TimeQuest Timing Analyzer report for AD7687
Wed May 02 12:46:11 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'CLK'
 13. Slow 1200mV 100C Model Hold: 'CLK'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'CLK'
 27. Slow 1200mV -40C Model Hold: 'CLK'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'CLK'
 40. Fast 1200mV -40C Model Hold: 'CLK'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; AD7687                                              ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C25E144I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 431.03 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -1.320 ; -26.053             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.418 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -36.410                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'CLK'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.320 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.248      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.291 ; state[1]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.219      ;
; -1.265 ; ST[1]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.194      ;
; -1.262 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.190      ;
; -1.255 ; ST[1]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.184      ;
; -1.172 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.100      ;
; -1.131 ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.060      ;
; -1.121 ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.050      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.114 ; state[1]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.042      ;
; -1.083 ; state[2]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.011      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.082 ; state[2]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.010      ;
; -1.071 ; state[1]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.999      ;
; -0.999 ; state[1]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.927      ;
; -0.980 ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.908      ;
; -0.965 ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.894      ;
; -0.955 ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.884      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.944 ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.872      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.943 ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.871      ;
; -0.899 ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.827      ;
; -0.889 ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.818      ;
; -0.864 ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.792      ;
; -0.858 ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.786      ;
; -0.855 ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.784      ;
; -0.850 ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.340      ; 2.188      ;
; -0.848 ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.777      ;
; -0.846 ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.774      ;
; -0.838 ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.767      ;
; -0.830 ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.758      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.805 ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.733      ;
; -0.766 ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.694      ;
; -0.765 ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.693      ;
; -0.730 ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.658      ;
; -0.729 ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.657      ;
; -0.635 ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.340      ; 1.973      ;
; -0.496 ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.340      ; 1.834      ;
; -0.450 ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.377      ;
; -0.450 ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.377      ;
; -0.450 ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.377      ;
; -0.450 ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.377      ;
; -0.450 ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.377      ;
; -0.409 ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.336      ;
; -0.385 ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.312      ;
; -0.380 ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.308      ;
; -0.374 ; state[1]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.302      ;
; -0.318 ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.497     ; 0.819      ;
; -0.258 ; state[0]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.186      ;
; -0.251 ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.179      ;
; -0.250 ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.178      ;
; -0.234 ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.162      ;
; -0.229 ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.157      ;
; -0.217 ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.145      ;
; -0.193 ; state[0]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.121      ;
; -0.129 ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.056      ;
; -0.059 ; state[2]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.987      ;
; -0.056 ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.984      ;
; -0.056 ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.984      ;
; -0.054 ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.982      ;
; -0.053 ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.981      ;
; -0.053 ; state[1]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.981      ;
; -0.047 ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.975      ;
; -0.033 ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 0.961      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'CLK'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.418 ; state[2]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; CNV~reg0               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.674      ;
; 0.422 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.678      ;
; 0.463 ; SHIFT_REG_REC[2]~reg0  ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.719      ;
; 0.464 ; SHIFT_REG_REC[4]~reg0  ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.720      ;
; 0.464 ; SHIFT_REG_REC[11]~reg0 ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.720      ;
; 0.464 ; SHIFT_REG_REC[14]~reg0 ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.720      ;
; 0.465 ; SHIFT_REG_REC[7]~reg0  ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.721      ;
; 0.465 ; SHIFT_REG_REC[10]~reg0 ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.721      ;
; 0.466 ; SHIFT_REG_REC[1]~reg0  ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.722      ;
; 0.590 ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.846      ;
; 0.591 ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.847      ;
; 0.605 ; state[1]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.861      ;
; 0.618 ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.874      ;
; 0.635 ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.891      ;
; 0.638 ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.894      ;
; 0.640 ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.896      ;
; 0.641 ; state[2]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.897      ;
; 0.675 ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.931      ;
; 0.676 ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.932      ;
; 0.682 ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.938      ;
; 0.686 ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.942      ;
; 0.688 ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.943      ;
; 0.691 ; state[0]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.947      ;
; 0.710 ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.966      ;
; 0.795 ; state[1]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.051      ;
; 0.848 ; state[1]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.104      ;
; 0.854 ; state[0]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.110      ;
; 0.867 ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.123      ;
; 0.875 ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; -0.340     ; 0.721      ;
; 0.919 ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.174      ;
; 0.928 ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.183      ;
; 0.928 ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.183      ;
; 0.928 ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.183      ;
; 0.928 ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.183      ;
; 0.928 ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.183      ;
; 0.939 ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.194      ;
; 0.994 ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.250      ;
; 1.001 ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.257      ;
; 1.017 ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.273      ;
; 1.017 ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.273      ;
; 1.021 ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.277      ;
; 1.021 ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.277      ;
; 1.118 ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.374      ;
; 1.122 ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.378      ;
; 1.145 ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.401      ;
; 1.149 ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.405      ;
; 1.195 ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.497      ; 1.878      ;
; 1.310 ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.497      ; 1.993      ;
; 1.337 ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.594      ;
; 1.347 ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.604      ;
; 1.350 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.606      ;
; 1.359 ; state[1]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.615      ;
; 1.383 ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.640      ;
; 1.422 ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.497      ; 2.105      ;
; 1.460 ; state[2]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.716      ;
; 1.464 ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.721      ;
; 1.464 ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.721      ;
; 1.474 ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.731      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.482 ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.738      ;
; 1.510 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.766      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.597 ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.853      ;
; 1.608 ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.865      ;
; 1.618 ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.875      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.652 ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.908      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.752 ; state[1]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.008      ;
; 1.767 ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
; 1.767 ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
; 1.767 ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
; 1.767 ; state[2]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
; 1.767 ; state[2]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.023      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; CNV~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; enable                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[2]                   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0                   ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0                 ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0                 ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0                 ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ST[3]~reg0                 ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ST[4]~reg0                 ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; enable                     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; state[0]                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; state[1]                   ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; state[2]                   ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; CNV~reg0                   ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; ST[0]~reg0                 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; ST[1]~reg0                 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; ST[2]~reg0                 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; ST[3]~reg0                 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; ST[4]~reg0                 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; enable                     ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state[0]                   ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state[1]                   ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; state[2]                   ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0|clk ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0|clk  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0|clk             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 3.203 ; 3.530 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.536 ; 1.669 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -0.931 ; -1.222 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 0.433  ; 0.334  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 6.444 ; 6.401 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 7.649 ; 7.625 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 8.619 ; 8.693 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 7.143 ; 7.125 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 6.599 ; 6.629 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 6.441 ; 6.400 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 7.812 ; 7.944 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 6.779 ; 6.752 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 6.433 ; 6.454 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 6.174 ; 6.164 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 7.101 ; 7.106 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 6.490 ; 6.492 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 6.537 ; 6.553 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 6.595 ; 6.587 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 8.249 ; 8.342 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 6.147 ; 6.131 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 6.503 ; 6.506 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 6.835 ; 6.814 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 8.619 ; 8.693 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 8.710 ; 8.796 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 7.054 ; 7.007 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 7.005 ; 6.998 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 8.710 ; 8.796 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 6.731 ; 6.695 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 6.759 ; 6.734 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 7.324 ; 7.292 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 7.064 ; 7.017 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 6.593 ; 6.642 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 7.324 ; 7.292 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 6.721 ; 6.685 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 6.759 ; 6.734 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 7.232 ; 7.189 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.506 ; 6.340 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 6.298 ; 6.256 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.369 ; 6.203 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 6.013 ; 5.997 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 6.966 ; 6.948 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 6.448 ; 6.475 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 6.291 ; 6.252 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 7.663 ; 7.794 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 6.618 ; 6.591 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 6.284 ; 6.303 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 6.038 ; 6.028 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 6.926 ; 6.930 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 6.342 ; 6.344 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 6.388 ; 6.403 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 6.443 ; 6.435 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 8.083 ; 8.176 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 6.013 ; 5.997 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 6.355 ; 6.358 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 6.670 ; 6.649 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 8.439 ; 8.514 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 6.572 ; 6.536 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 6.881 ; 6.835 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 6.834 ; 6.826 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 8.527 ; 8.612 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 6.572 ; 6.536 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 6.598 ; 6.574 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 6.439 ; 6.484 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 6.891 ; 6.845 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 6.439 ; 6.484 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 7.140 ; 7.109 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 6.562 ; 6.526 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 6.598 ; 6.574 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 7.052 ; 7.010 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.369 ; 6.203 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                      ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 493.1 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -1.028 ; -19.614             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.344 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -36.410                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'CLK'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.028 ; state[1]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.028 ; state[1]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.028 ; state[1]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.028 ; state[1]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.028 ; state[1]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.028 ; state[1]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.966      ;
; -1.008 ; ST[1]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.947      ;
; -0.977 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.915      ;
; -0.975 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.913      ;
; -0.966 ; ST[1]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.905      ;
; -0.893 ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.832      ;
; -0.871 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.809      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.860 ; state[1]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.798      ;
; -0.851 ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.790      ;
; -0.841 ; state[2]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.779      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.838 ; state[2]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.776      ;
; -0.835 ; state[1]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.773      ;
; -0.763 ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.702      ;
; -0.749 ; state[1]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.687      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.736 ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.674      ;
; -0.721 ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.660      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.705 ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.643      ;
; -0.697 ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.636      ;
; -0.687 ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.626      ;
; -0.659 ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.598      ;
; -0.637 ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.576      ;
; -0.633 ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.303      ; 1.936      ;
; -0.621 ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.560      ;
; -0.617 ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.556      ;
; -0.612 ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.551      ;
; -0.589 ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.528      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.580 ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.518      ;
; -0.579 ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.518      ;
; -0.546 ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.485      ;
; -0.514 ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.453      ;
; -0.513 ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.452      ;
; -0.506 ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.445      ;
; -0.504 ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.443      ;
; -0.443 ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.303      ; 1.746      ;
; -0.341 ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.303      ; 1.644      ;
; -0.293 ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.231      ;
; -0.293 ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.231      ;
; -0.293 ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.231      ;
; -0.293 ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.231      ;
; -0.293 ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.231      ;
; -0.205 ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.143      ;
; -0.193 ; state[1]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.131      ;
; -0.181 ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.119      ;
; -0.175 ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.113      ;
; -0.146 ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.442     ; 0.704      ;
; -0.124 ; state[0]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 1.062      ;
; -0.069 ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.008      ;
; -0.068 ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.007      ;
; -0.059 ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.998      ;
; -0.058 ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.997      ;
; -0.048 ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.061     ; 0.987      ;
; -0.015 ; state[0]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.953      ;
; 0.026  ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.912      ;
; 0.079  ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.859      ;
; 0.080  ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.858      ;
; 0.081  ; state[1]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.857      ;
; 0.083  ; state[2]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.855      ;
; 0.088  ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.850      ;
; 0.089  ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.849      ;
; 0.091  ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.847      ;
; 0.101  ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 0.837      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'CLK'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; state[2]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.574      ;
; 0.345 ; CNV~reg0               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.574      ;
; 0.358 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.588      ;
; 0.415 ; SHIFT_REG_REC[2]~reg0  ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.645      ;
; 0.415 ; SHIFT_REG_REC[14]~reg0 ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.645      ;
; 0.416 ; SHIFT_REG_REC[4]~reg0  ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.646      ;
; 0.416 ; SHIFT_REG_REC[10]~reg0 ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.646      ;
; 0.416 ; SHIFT_REG_REC[11]~reg0 ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.646      ;
; 0.417 ; SHIFT_REG_REC[1]~reg0  ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.647      ;
; 0.417 ; SHIFT_REG_REC[7]~reg0  ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.647      ;
; 0.524 ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.754      ;
; 0.525 ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.755      ;
; 0.531 ; state[1]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.761      ;
; 0.547 ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.777      ;
; 0.553 ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.783      ;
; 0.561 ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.791      ;
; 0.563 ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.793      ;
; 0.569 ; state[2]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.799      ;
; 0.598 ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.827      ;
; 0.598 ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.827      ;
; 0.605 ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.834      ;
; 0.608 ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.837      ;
; 0.612 ; state[0]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.842      ;
; 0.620 ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.849      ;
; 0.625 ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.854      ;
; 0.701 ; state[1]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.931      ;
; 0.728 ; state[0]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.958      ;
; 0.760 ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.990      ;
; 0.762 ; state[1]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.992      ;
; 0.780 ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; -0.303     ; 0.645      ;
; 0.826 ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.055      ;
; 0.838 ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.067      ;
; 0.868 ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.868 ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.868 ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.868 ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.868 ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.097      ;
; 0.876 ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.105      ;
; 0.883 ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.112      ;
; 0.883 ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.112      ;
; 0.884 ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.113      ;
; 0.897 ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.126      ;
; 0.898 ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.127      ;
; 0.966 ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.195      ;
; 0.980 ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.209      ;
; 0.987 ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.216      ;
; 1.001 ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.230      ;
; 1.045 ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.655      ;
; 1.142 ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.372      ;
; 1.166 ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.776      ;
; 1.175 ; state[1]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.405      ;
; 1.178 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.408      ;
; 1.182 ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.412      ;
; 1.208 ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.438      ;
; 1.241 ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.471      ;
; 1.251 ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.861      ;
; 1.253 ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.483      ;
; 1.291 ; state[2]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.521      ;
; 1.293 ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.523      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.335 ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.565      ;
; 1.353 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.583      ;
; 1.380 ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.610      ;
; 1.420 ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.650      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.431 ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.661      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.455 ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.685      ;
; 1.535 ; ST[1]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.765      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.550 ; state[1]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.780      ;
; 1.575 ; ST[1]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.805      ;
; 1.576 ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.806      ;
; 1.576 ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.806      ;
; 1.576 ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.806      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; CNV~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ST[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; enable                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; state[2]                   ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0                   ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0                 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0                 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0                 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ST[3]~reg0                 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ST[4]~reg0                 ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; enable                     ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; state[0]                   ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; state[1]                   ;
; 0.250  ; 0.436        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; state[2]                   ;
; 0.266  ; 0.452        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; 0.327  ; 0.545        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; enable                     ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; state[0]                   ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; state[1]                   ;
; 0.344  ; 0.562        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; state[2]                   ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; CNV~reg0                   ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ST[0]~reg0                 ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ST[1]~reg0                 ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ST[2]~reg0                 ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ST[3]~reg0                 ;
; 0.345  ; 0.563        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ST[4]~reg0                 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0|clk               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[3]~reg0|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[4]~reg0|clk             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0|clk ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0|clk  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0|clk  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 2.648 ; 2.830 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.343 ; 1.644 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -0.685 ; -0.843 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 0.377  ; 0.154  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 6.010 ; 5.899 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 7.078 ; 6.956 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 8.150 ; 8.038 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 6.654 ; 6.545 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 6.156 ; 6.092 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 5.984 ; 5.902 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 7.390 ; 7.435 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 6.329 ; 6.198 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 6.006 ; 5.950 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 5.759 ; 5.674 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 6.645 ; 6.469 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 6.057 ; 5.988 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 6.109 ; 6.042 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 6.130 ; 6.062 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 7.763 ; 7.798 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 5.743 ; 5.660 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 6.071 ; 5.989 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 6.346 ; 6.269 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 8.150 ; 8.038 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 8.230 ; 8.170 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 6.578 ; 6.438 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 6.549 ; 6.410 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 8.230 ; 8.170 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 6.276 ; 6.136 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 6.319 ; 6.166 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 6.843 ; 6.666 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 6.588 ; 6.448 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 6.160 ; 6.114 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 6.843 ; 6.666 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 6.266 ; 6.126 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 6.319 ; 6.166 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 6.764 ; 6.534 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.257 ; 5.861 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 5.883 ; 5.776 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.131 ; 5.745 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 5.625 ; 5.546 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 6.497 ; 6.392 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 6.023 ; 5.961 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 5.854 ; 5.775 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 7.259 ; 7.306 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 6.187 ; 6.059 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 5.875 ; 5.821 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 5.641 ; 5.559 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 6.489 ; 6.320 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 5.928 ; 5.860 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 5.977 ; 5.913 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 5.997 ; 5.932 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 7.617 ; 7.655 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 5.625 ; 5.546 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 5.941 ; 5.862 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 6.201 ; 6.127 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 7.990 ; 7.886 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 6.136 ; 6.001 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 6.426 ; 6.291 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 6.398 ; 6.263 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 8.067 ; 8.013 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 6.136 ; 6.001 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 6.178 ; 6.030 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 6.025 ; 5.980 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 6.436 ; 6.301 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 6.025 ; 5.980 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 6.680 ; 6.509 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 6.126 ; 5.991 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 6.178 ; 6.030 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 6.603 ; 6.382 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.131 ; 5.745 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -0.073 ; -0.368              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.179 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -30.328                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'CLK'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.073 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.026      ;
; -0.061 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.014      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.039 ; state[1]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.992      ;
; -0.032 ; ST[1]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.986      ;
; -0.017 ; ST[1]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.971      ;
; -0.017 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.970      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.028  ; state[2]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.925      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.032  ; state[1]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.921      ;
; 0.035  ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.919      ;
; 0.050  ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.904      ;
; 0.055  ; state[2]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.898      ;
; 0.061  ; state[1]               ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.892      ;
; 0.067  ; state[1]               ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.886      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.865      ;
; 0.094  ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.860      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.098  ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.855      ;
; 0.111  ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.843      ;
; 0.124  ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.830      ;
; 0.131  ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.823      ;
; 0.131  ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.823      ;
; 0.152  ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.802      ;
; 0.154  ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.800      ;
; 0.157  ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 0.979      ;
; 0.158  ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.796      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.158  ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.795      ;
; 0.163  ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.791      ;
; 0.166  ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.788      ;
; 0.173  ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.781      ;
; 0.185  ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.769      ;
; 0.194  ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.760      ;
; 0.195  ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.759      ;
; 0.229  ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.725      ;
; 0.230  ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.724      ;
; 0.232  ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 0.904      ;
; 0.292  ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 0.844      ;
; 0.337  ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.616      ;
; 0.341  ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.612      ;
; 0.352  ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.601      ;
; 0.353  ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.353  ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.353  ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.353  ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.353  ; state[1]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.353  ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.600      ;
; 0.392  ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.225     ; 0.371      ;
; 0.401  ; state[0]               ; state[2]               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.552      ;
; 0.418  ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.536      ;
; 0.419  ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.535      ;
; 0.429  ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.525      ;
; 0.430  ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.524      ;
; 0.435  ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 1.000        ; -0.034     ; 0.519      ;
; 0.439  ; state[0]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.514      ;
; 0.467  ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.486      ;
; 0.498  ; state[2]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.455      ;
; 0.501  ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.452      ;
; 0.502  ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.451      ;
; 0.504  ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.449      ;
; 0.511  ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.442      ;
; 0.512  ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.441      ;
; 0.513  ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.440      ;
; 0.518  ; state[1]               ; enable                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 0.435      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'CLK'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; state[2]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.296      ;
; 0.180 ; CNV~reg0               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.296      ;
; 0.183 ; state[0]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.300      ;
; 0.195 ; SHIFT_REG_REC[2]~reg0  ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; SHIFT_REG_REC[10]~reg0 ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.312      ;
; 0.195 ; SHIFT_REG_REC[14]~reg0 ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.312      ;
; 0.196 ; SHIFT_REG_REC[4]~reg0  ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.313      ;
; 0.196 ; SHIFT_REG_REC[7]~reg0  ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.313      ;
; 0.196 ; SHIFT_REG_REC[11]~reg0 ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.313      ;
; 0.197 ; SHIFT_REG_REC[1]~reg0  ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.314      ;
; 0.249 ; SHIFT_REG_REC[9]~reg0  ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.366      ;
; 0.250 ; SHIFT_REG_REC[5]~reg0  ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.367      ;
; 0.256 ; SHIFT_REG_REC[3]~reg0  ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.373      ;
; 0.261 ; SHIFT_REG_REC[12]~reg0 ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.378      ;
; 0.261 ; SHIFT_REG_REC[13]~reg0 ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.378      ;
; 0.262 ; SHIFT_REG_REC[8]~reg0  ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.379      ;
; 0.263 ; state[1]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.380      ;
; 0.269 ; state[2]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.386      ;
; 0.289 ; ST[1]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.405      ;
; 0.290 ; ST[4]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.406      ;
; 0.293 ; ST[3]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.409      ;
; 0.294 ; ST[2]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.410      ;
; 0.297 ; state[1]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.413      ;
; 0.298 ; state[0]               ; enable                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.415      ;
; 0.305 ; ST[0]~reg0             ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.421      ;
; 0.341 ; state[1]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.458      ;
; 0.357 ; state[0]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.474      ;
; 0.359 ; SHIFT_REG_REC[6]~reg0  ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.476      ;
; 0.359 ; state[1]               ; state[2]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.476      ;
; 0.378 ; SHIFT_REG_REC[0]~reg0  ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; -0.148     ; 0.312      ;
; 0.380 ; enable                 ; ST[0]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.496      ;
; 0.380 ; enable                 ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.496      ;
; 0.380 ; enable                 ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.496      ;
; 0.380 ; enable                 ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.496      ;
; 0.380 ; enable                 ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.496      ;
; 0.387 ; state[0]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.503      ;
; 0.393 ; state[2]               ; CNV~reg0               ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.509      ;
; 0.433 ; ST[1]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.549      ;
; 0.437 ; ST[3]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.553      ;
; 0.447 ; ST[0]~reg0             ; ST[1]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.563      ;
; 0.447 ; ST[2]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.563      ;
; 0.449 ; ST[0]~reg0             ; ST[2]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.565      ;
; 0.449 ; ST[2]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.565      ;
; 0.491 ; ST[1]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.607      ;
; 0.493 ; ST[1]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.609      ;
; 0.507 ; ST[0]~reg0             ; ST[3]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.623      ;
; 0.509 ; ST[0]~reg0             ; ST[4]~reg0             ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.625      ;
; 0.515 ; state[0]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.822      ;
; 0.563 ; state[1]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.680      ;
; 0.563 ; state[2]               ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.680      ;
; 0.564 ; state[2]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.871      ;
; 0.596 ; ST[3]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.713      ;
; 0.612 ; ST[4]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.729      ;
; 0.614 ; state[2]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.731      ;
; 0.614 ; ST[3]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.731      ;
; 0.618 ; ST[4]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.735      ;
; 0.643 ; state[0]               ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.760      ;
; 0.645 ; state[1]               ; SHIFT_REG_REC[0]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.952      ;
; 0.648 ; ST[0]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.765      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; state[0]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.766      ;
; 0.664 ; ST[0]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.781      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[14]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.698 ; state[2]               ; SHIFT_REG_REC[15]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.815      ;
; 0.711 ; ST[2]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.828      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.718 ; state[0]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.835      ;
; 0.729 ; ST[2]~reg0             ; state[0]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.846      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[1]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[2]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[3]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[7]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[8]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; state[2]               ; SHIFT_REG_REC[13]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.884      ;
; 0.775 ; ST[1]~reg0             ; state[1]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.892      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[4]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[5]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[6]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[9]~reg0  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[10]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[11]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
; 0.788 ; state[1]               ; SHIFT_REG_REC[12]~reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.905      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; CNV~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ST[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ST[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ST[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ST[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ST[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; enable                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; state[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; state[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; state[2]                   ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0                   ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0                 ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0                 ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0                 ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ST[3]~reg0                 ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ST[4]~reg0                 ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; enable                     ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; state[0]                   ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; state[1]                   ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; state[2]                   ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[0]~reg0|clk  ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CNV~reg0|clk               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0|clk  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[0]~reg0|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[1]~reg0|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[2]~reg0|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[3]~reg0|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; ST[4]~reg0|clk             ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; enable|clk                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; state[0]|clk               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; state[1]|clk               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; state[2]|clk               ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]  ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; CNV~reg0                   ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[10]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[11]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[12]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[13]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[14]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[15]~reg0     ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[1]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[2]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[3]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[4]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[5]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[6]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[7]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[8]~reg0      ;
; 0.647  ; 0.863        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; SHIFT_REG_REC[9]~reg0      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 1.441 ; 2.007 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 0.770 ; 1.003 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -0.410 ; -0.957 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 0.148  ; -0.116 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 3.123 ; 3.230 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.741 ; 3.863 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 4.349 ; 4.572 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 3.479 ; 3.589 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 3.237 ; 3.353 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 3.137 ; 3.229 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 4.009 ; 4.174 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 3.307 ; 3.425 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 3.170 ; 3.268 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 3.003 ; 3.092 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 3.495 ; 3.646 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 3.166 ; 3.292 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 3.203 ; 3.322 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 3.213 ; 3.331 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 4.190 ; 4.413 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 2.990 ; 3.077 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 3.176 ; 3.291 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 3.336 ; 3.472 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 4.349 ; 4.572 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 4.412 ; 4.629 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 3.453 ; 3.590 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 3.421 ; 3.554 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 4.412 ; 4.629 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 3.292 ; 3.399 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 3.283 ; 3.420 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 3.560 ; 3.708 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 3.463 ; 3.600 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 3.259 ; 3.376 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 3.560 ; 3.708 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 3.282 ; 3.389 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 3.283 ; 3.420 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 3.496 ; 3.651 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.478 ; 3.317 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 3.054 ; 3.158 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.414 ; 3.246 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 2.925 ; 3.010 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 3.394 ; 3.500 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 3.163 ; 3.276 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 3.065 ; 3.154 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 3.936 ; 4.098 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 3.229 ; 3.343 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 3.097 ; 3.192 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 2.938 ; 3.025 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 3.410 ; 3.555 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 3.095 ; 3.217 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 3.131 ; 3.246 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 3.140 ; 3.255 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 4.110 ; 4.328 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 2.925 ; 3.010 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 3.104 ; 3.216 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 3.256 ; 3.388 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 4.264 ; 4.481 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 3.208 ; 3.319 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 3.371 ; 3.503 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 3.339 ; 3.467 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 4.325 ; 4.536 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 3.216 ; 3.319 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 3.208 ; 3.339 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 3.184 ; 3.297 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 3.381 ; 3.513 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 3.184 ; 3.297 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 3.473 ; 3.616 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 3.206 ; 3.309 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 3.208 ; 3.339 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 3.411 ; 3.560 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.414 ; 3.246 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.320  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.320  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -26.053 ; 0.0   ; 0.0      ; 0.0     ; -36.41              ;
;  CLK             ; -26.053 ; 0.000 ; N/A      ; N/A     ; -36.410             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA_IN   ; CLK        ; 3.203 ; 3.530 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 1.536 ; 1.669 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA_IN   ; CLK        ; -0.410 ; -0.843 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 0.433  ; 0.334  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 6.444 ; 6.401 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 7.649 ; 7.625 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 8.619 ; 8.693 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 7.143 ; 7.125 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 6.599 ; 6.629 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 6.441 ; 6.400 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 7.812 ; 7.944 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 6.779 ; 6.752 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 6.433 ; 6.454 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 6.174 ; 6.164 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 7.101 ; 7.106 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 6.490 ; 6.492 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 6.537 ; 6.553 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 6.595 ; 6.587 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 8.249 ; 8.342 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 6.147 ; 6.131 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 6.503 ; 6.506 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 6.835 ; 6.814 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 8.619 ; 8.693 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 8.710 ; 8.796 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 7.054 ; 7.007 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 7.005 ; 6.998 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 8.710 ; 8.796 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 6.731 ; 6.695 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 6.759 ; 6.734 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 7.324 ; 7.292 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 7.064 ; 7.017 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 6.593 ; 6.642 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 7.324 ; 7.292 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 6.721 ; 6.685 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 6.759 ; 6.734 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 7.232 ; 7.189 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 6.506 ; 6.340 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; CNV                ; CLK        ; 3.054 ; 3.158 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.414 ; 3.246 ; Rise       ; CLK             ;
; SHIFT_REG_REC[*]   ; CLK        ; 2.925 ; 3.010 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[0]  ; CLK        ; 3.394 ; 3.500 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[1]  ; CLK        ; 3.163 ; 3.276 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[2]  ; CLK        ; 3.065 ; 3.154 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[3]  ; CLK        ; 3.936 ; 4.098 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[4]  ; CLK        ; 3.229 ; 3.343 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[5]  ; CLK        ; 3.097 ; 3.192 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[6]  ; CLK        ; 2.938 ; 3.025 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[7]  ; CLK        ; 3.410 ; 3.555 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[8]  ; CLK        ; 3.095 ; 3.217 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[9]  ; CLK        ; 3.131 ; 3.246 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[10] ; CLK        ; 3.140 ; 3.255 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[11] ; CLK        ; 4.110 ; 4.328 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[12] ; CLK        ; 2.925 ; 3.010 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[13] ; CLK        ; 3.104 ; 3.216 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[14] ; CLK        ; 3.256 ; 3.388 ; Rise       ; CLK             ;
;  SHIFT_REG_REC[15] ; CLK        ; 4.264 ; 4.481 ; Rise       ; CLK             ;
; ST[*]              ; CLK        ; 3.208 ; 3.319 ; Rise       ; CLK             ;
;  ST[0]             ; CLK        ; 3.371 ; 3.503 ; Rise       ; CLK             ;
;  ST[1]             ; CLK        ; 3.339 ; 3.467 ; Rise       ; CLK             ;
;  ST[2]             ; CLK        ; 4.325 ; 4.536 ; Rise       ; CLK             ;
;  ST[3]             ; CLK        ; 3.216 ; 3.319 ; Rise       ; CLK             ;
;  ST[4]             ; CLK        ; 3.208 ; 3.339 ; Rise       ; CLK             ;
; port_b[*]          ; CLK        ; 3.184 ; 3.297 ; Rise       ; CLK             ;
;  port_b[0]         ; CLK        ; 3.381 ; 3.513 ; Rise       ; CLK             ;
;  port_b[1]         ; CLK        ; 3.184 ; 3.297 ; Rise       ; CLK             ;
;  port_b[2]         ; CLK        ; 3.473 ; 3.616 ; Rise       ; CLK             ;
;  port_b[3]         ; CLK        ; 3.206 ; 3.309 ; Rise       ; CLK             ;
;  port_b[4]         ; CLK        ; 3.208 ; 3.339 ; Rise       ; CLK             ;
; sr_out             ; CLK        ; 3.411 ; 3.560 ; Rise       ; CLK             ;
; SCK                ; CLK        ; 3.414 ; 3.246 ; Fall       ; CLK             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CNV               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sr_out            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_b[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_b[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_b[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_b[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_b[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_a[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ST[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ST[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ST[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ST[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ST[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SHIFT_REG_REC[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_OUT_DAC[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CNV               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SCK               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sr_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; port_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; port_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ST[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ST[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ST[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.33 V              ; -0.0026 V           ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.33 V             ; -0.0026 V          ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; ST[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ST[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.33 V              ; -0.00253 V          ; 0.117 V                              ; 0.066 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.33 V             ; -0.00253 V         ; 0.117 V                             ; 0.066 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.33 V              ; -0.00253 V          ; 0.117 V                              ; 0.066 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.33 V             ; -0.00253 V         ; 0.117 V                             ; 0.066 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.33 V              ; -0.0026 V           ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.33 V             ; -0.0026 V          ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.33 V              ; -0.00253 V          ; 0.117 V                              ; 0.066 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.33 V             ; -0.00253 V         ; 0.117 V                             ; 0.066 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.33 V              ; -0.0026 V           ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.33 V             ; -0.0026 V          ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.35 V              ; -0.0054 V           ; 0.116 V                              ; 0.008 V                              ; 4.62e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.35 V             ; -0.0054 V          ; 0.116 V                             ; 0.008 V                             ; 4.62e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-07 V                   ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-10 s                   ; 3.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-07 V                  ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-10 s                  ; 3.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-06 V                   ; 2.34 V              ; -0.00694 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-06 V                  ; 2.34 V             ; -0.00694 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CNV               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SCK               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; sr_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; port_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; port_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ST[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ST[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ST[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.65 V              ; -0.0148 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.65 V             ; -0.0148 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; ST[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ST[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.65 V              ; -0.0152 V           ; 0.203 V                              ; 0.172 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.65 V             ; -0.0152 V          ; 0.203 V                             ; 0.172 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SHIFT_REG_REC[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.65 V              ; -0.0152 V           ; 0.203 V                              ; 0.172 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.65 V             ; -0.0152 V          ; 0.203 V                             ; 0.172 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SHIFT_REG_REC[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.65 V              ; -0.0148 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.65 V             ; -0.0148 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; DATA_OUT_DAC[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; DATA_OUT_DAC[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.65 V              ; -0.0152 V           ; 0.203 V                              ; 0.172 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.65 V             ; -0.0152 V          ; 0.203 V                             ; 0.172 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; DATA_OUT_DAC[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; DATA_OUT_DAC[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.65 V              ; -0.0148 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.65 V             ; -0.0148 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; DATA_OUT_DAC[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.75 V              ; -0.058 V            ; 0.171 V                              ; 0.08 V                               ; 2.62e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.75 V             ; -0.058 V           ; 0.171 V                             ; 0.08 V                              ; 2.62e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.95e-09 V                   ; 2.79 V              ; -0.0522 V           ; 0.185 V                              ; 0.064 V                              ; 2.64e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.95e-09 V                  ; 2.79 V             ; -0.0522 V          ; 0.185 V                             ; 0.064 V                             ; 2.64e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-09 V                   ; 2.73 V              ; -0.0184 V           ; 0.231 V                              ; 0.028 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-09 V                  ; 2.73 V             ; -0.0184 V          ; 0.231 V                             ; 0.028 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 119      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 119      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed May 02 12:46:09 2018
Info: Command: quartus_sta AD7687 -c AD7687
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AD7687.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.320       -26.053 CLK 
Info (332146): Worst-case hold slack is 0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.418         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 CLK 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.028       -19.614 CLK 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 CLK 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.073        -0.368 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.328 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 556 megabytes
    Info: Processing ended: Wed May 02 12:46:11 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


