Fitter report for test3
Wed Oct 21 13:17:07 2020
Quartus Prime Version 15.1.2 Build 193 02/01/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Differential I/O Receiver with Dynamic Phase Alignment
 23. Differential I/O Transmitter
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. Fitter HSLP Summary
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+-----------------------------------+-------------------------------------------------+
; Fitter Status                     ; Successful - Wed Oct 21 13:17:07 2020           ;
; Quartus Prime Version             ; 15.1.2 Build 193 02/01/2016 SJ Standard Edition ;
; Revision Name                     ; test3                                           ;
; Top-level Entity Name             ; switch_top                                      ;
; Family                            ; Stratix IV                                      ;
; Device                            ; EP4SGX230KF40C2                                 ;
; Timing Models                     ; Final                                           ;
; Logic utilization                 ; 4 %                                             ;
;     Combinational ALUTs           ; 3,522 / 182,400 ( 2 % )                         ;
;     Memory ALUTs                  ; 32 / 91,200 ( < 1 % )                           ;
;     Dedicated logic registers     ; 5,805 / 182,400 ( 3 % )                         ;
; Total registers                   ; 5805                                            ;
; Total pins                        ; 33 / 888 ( 4 % )                                ;
; Total virtual pins                ; 18                                              ;
; Total block memory bits           ; 49,408 / 14,625,792 ( < 1 % )                   ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                               ;
; Total GXB Receiver Channel PCS    ; 0 / 24 ( 0 % )                                  ;
; Total GXB Receiver Channel PMA    ; 0 / 36 ( 0 % )                                  ;
; Total GXB Transmitter Channel PCS ; 0 / 24 ( 0 % )                                  ;
; Total GXB Transmitter Channel PMA ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                        ; 2 / 8 ( 25 % )                                  ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                   ;
+-----------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4SGX230KF40C2                       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                 ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                   ; Off                                   ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; SKIP_CRC_CHECK_IN_HC                                                       ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processors 3-6         ;   1.9%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; mdc[0]   ; Missing drive strength and slew rate ;
; mdc[1]   ; Missing drive strength and slew rate ;
; mdc[2]   ; Missing drive strength and slew rate ;
; mdc[3]   ; Missing drive strength and slew rate ;
; rst      ; Missing drive strength and slew rate ;
; fan_ctrl ; Missing drive strength and slew rate ;
; mdio[0]  ; Missing drive strength and slew rate ;
; mdio[1]  ; Missing drive strength and slew rate ;
; mdio[2]  ; Missing drive strength and slew rate ;
; mdio[3]  ; Missing drive strength and slew rate ;
; int[0]   ; Missing drive strength and slew rate ;
; int[1]   ; Missing drive strength and slew rate ;
; int[2]   ; Missing drive strength and slew rate ;
; int[3]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+--------------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------------------------------------------------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                 ; Action     ; Operation   ; Reason                 ; Node Port    ; Node Port Name                                                                                                  ; Destination Node                                                                                                                                                                            ; Destination Port ; Destination Port Name                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+--------------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------------------------------------------------------------+
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_tx|ALTLVDS_TX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ;
;    transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; LOCKED       ; GEx4|\gx:0:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; LOCKED           ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ;
;    transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; LOCKED       ; GEx4|\gx:1:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; LOCKED           ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                          ; Merged PLL ; PLL Merging ; PLL Usage Optimization ;              ;                                                                                                                 ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;                  ;                                                                                                                 ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[0] ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[1] ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK          ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; CLK              ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/clk[2] ;
;    transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                       ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; LOCKED       ; GEx4|\gx:2:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; LOCKED           ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll/locked ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg0FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a0~portb_address_reg1FITTER_CREATED_FF ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a1~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a2~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a3~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a4~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a5~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a6~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~FITTER_CREATED_MLAB_CELL0           ; Created    ; Placement   ; Location assignment    ; PORTBDATAOUT ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ram_block5a7~porta_datain_reg0FITTER_CREATED_FF  ; Created    ; Placement   ; Location assignment    ; Q            ;                                                                                                                 ;                                                                                                                                                                                             ;                  ;                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+--------------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; switch_top     ;              ; tx[1](n)   ; LVDS          ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                       ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 9621 ) ; 0.00 % ( 0 / 9621 )        ; 0.00 % ( 0 / 9621 )      ;
;     -- Achieved                      ; 0.00 % ( 0 / 9621 ) ; 0.00 % ( 0 / 9621 )        ; 0.00 % ( 0 / 9621 )      ;
;                                      ;                     ;                            ;                          ;
; Routing (by net)                     ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                     ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                   ;                            ;                          ;
+--------------------------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; transceivers:GEx4              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; transceivers:GEx4              ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 144 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 165 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 210 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 3135 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; transceivers:GEx4              ; 0.00 % ( 0 / 5947 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in M:/FPGADESIGN/Switch/test3.pin.


+--------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                      ;
+-----------------------------------------------------------------------------------+--------------------------------+
; Resource                                                                          ; Usage                          ;
+-----------------------------------------------------------------------------------+--------------------------------+
; ALUTs Used                                                                        ; 3,554 / 182,400 ( 2 % )        ;
;     -- Combinational ALUTs                                                        ; 3,522 / 182,400 ( 2 % )        ;
;     -- Memory ALUTs                                                               ; 32 / 91,200 ( < 1 % )          ;
;     -- LUT_REGs                                                                   ; 0 / 182,400 ( 0 % )            ;
; Dedicated logic registers                                                         ; 5,805 / 182,400 ( 3 % )        ;
;                                                                                   ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                                ;
;     -- 7 input functions                                                          ; 24                             ;
;     -- 6 input functions                                                          ; 720                            ;
;     -- 5 input functions                                                          ; 723                            ;
;     -- 4 input functions                                                          ; 605                            ;
;     -- <=3 input functions                                                        ; 1450                           ;
;                                                                                   ;                                ;
; Combinational ALUTs by mode                                                       ;                                ;
;     -- normal mode                                                                ; 3071                           ;
;     -- extended LUT mode                                                          ; 24                             ;
;     -- arithmetic mode                                                            ; 331                            ;
;     -- shared arithmetic mode                                                     ; 96                             ;
;                                                                                   ;                                ;
; Logic utilization                                                                 ; 6,494 / 182,400 ( 4 % )        ;
;     -- Difficulty Clustering Design                                               ; Low                            ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 6945                           ;
;         -- Combinational with no register                                         ; 1140                           ;
;         -- Register only                                                          ; 3391                           ;
;         -- Combinational with a register                                          ; 2414                           ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -891                           ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 440                            ;
;         -- Unavailable due to Memory LAB use                                      ; 48                             ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 23                             ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 268                            ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 9                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 74                             ;
;         -- Unavailable due to LAB input limits                                    ; 0                              ;
;         -- Unavailable due to Virtual IOs                                         ; 18                             ;
;                                                                                   ;                                ;
; Total registers*                                                                  ; 5805                           ;
;     -- Dedicated logic registers                                                  ; 5,805 / 182,400 ( 3 % )        ;
;     -- I/O registers                                                              ; 0 / 4,864 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0                              ;
;                                                                                   ;                                ;
; Memory LAB cells by mode                                                          ;                                ;
;     -- 64-address deep                                                            ; 0                              ;
;     -- 32-address deep                                                            ; 32                             ;
;                                                                                   ;                                ;
; ALMs:  partially or completely used                                               ; 4,048 / 91,200 ( 4 % )         ;
;                                                                                   ;                                ;
; Total LABs:  partially or completely used                                         ; 520 / 9,120 ( 6 % )            ;
;     -- Logic LABs                                                                 ; 516 / 520 ( 99 % )             ;
;     -- Memory LABs                                                                ; 4 / 520 ( < 1 % )              ;
;                                                                                   ;                                ;
; Virtual pins                                                                      ; 18                             ;
; I/O pins                                                                          ; 33 / 888 ( 4 % )               ;
;     -- Clock pins                                                                 ; 2 / 28 ( 7 % )                 ;
;     -- Dedicated input pins                                                       ; 4 / 60 ( 7 % )                 ;
;                                                                                   ;                                ;
; Global signals                                                                    ; 19                             ;
; M9K blocks                                                                        ; 14 / 1,235 ( 1 % )             ;
; M144K blocks                                                                      ; 0 / 22 ( 0 % )                 ;
; Total MLAB memory bits                                                            ; 128                            ;
; Total block memory bits                                                           ; 49,408 / 14,625,792 ( < 1 % )  ;
; Total block memory implementation bits                                            ; 129,024 / 14,625,792 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 1,288 ( 0 % )              ;
; PLLs                                                                              ; 2 / 8 ( 25 % )                 ;
; Global clocks                                                                     ; 12 / 16 ( 75 % )               ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                 ;
; Periphery clocks                                                                  ; 4 / 88 ( 5 % )                 ;
; SERDES transmitters                                                               ; 4 / 88 ( 5 % )                 ;
; SERDES receivers                                                                  ; 4 / 88 ( 5 % )                 ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                  ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                                                         ; 0 / 24 ( 0 % )                 ;
; GXB Receiver channel PMAs                                                         ; 0 / 36 ( 0 % )                 ;
; GXB Transmitter channel PCSs                                                      ; 0 / 24 ( 0 % )                 ;
; GXB Transmitter channel PMAs                                                      ; 0 / 36 ( 0 % )                 ;
; HSSI CMU PLLs                                                                     ; 0 / 12 ( 0 % )                 ;
; HSSI ATX PLLs                                                                     ; 0 / 2 ( 0 % )                  ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                  ;
; Average interconnect usage (total/H/V)                                            ; 0.7% / 0.8% / 0.6%             ;
; Peak interconnect usage (total/H/V)                                               ; 12.0% / 12.8% / 10.7%          ;
;                                                                                   ;                                ;
; Programmable power technology high-speed tiles                                    ; 181 / 5,978                    ;
; Programmable power technology low-power tiles                                     ; 5,797 / 5,978                  ;
;     -- low-power tiles that are used by the design                                ; 471 / 5,797                    ;
;     -- unused tiles (low-power)                                                   ; 5,326 / 5,797                  ;
;                                                                                   ;                                ;
; Programmable power technology high-speed LAB tiles                                ; 167 / 4,560                    ;
; Programmable power technology low-power LAB tiles                                 ; 4,393 / 4,560                  ;
;     -- low-power LAB tiles that are used by the design                            ; 471 / 4,393                    ;
;     -- unused LAB tiles (low-power)                                               ; 3,922 / 4,393                  ;
;                                                                                   ;                                ;
; Maximum fan-out                                                                   ; 2789                           ;
; Highest non-global fan-out                                                        ; 574                            ;
; Total fan-out                                                                     ; 33056                          ;
; Average fan-out                                                                   ; 2.84                           ;
+-----------------------------------------------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; transceivers:GEx4     ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                    ; Low                    ; Low                            ; Low                   ; Low                            ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Logic utilization                                                                 ; 68 / 182400 ( < 1 % ) ; 119 / 182400 ( < 1 % ) ; 166 / 182400 ( < 1 % ) ; 2272 / 182400 ( 1 % )          ; 3869 / 182400 ( 2 % ) ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 49                    ; 123                    ; 147                    ; 2614                           ; 4012                  ; 0                              ;
;         -- Combinational with no register                                         ; 10                    ; 51                     ; 41                     ; 107                            ; 931                   ; 0                              ;
;         -- Register only                                                          ; 18                    ; 32                     ; 43                     ; 2169                           ; 1129                  ; 0                              ;
;         -- Combinational with a register                                          ; 21                    ; 40                     ; 63                     ; 338                            ; 1952                  ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -4                    ; -20                    ; -9                     ; -380                           ; -478                  ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 23                    ; 16                     ; 28                     ; 38                             ; 335                   ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                      ; 0                      ; 0                              ; 48                    ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                     ; 4                      ; 1                      ; 0                              ; 18                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 4                     ; 7                      ; 9                      ; 26                             ; 222                   ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                     ; 0                      ; 0                      ; 0                              ; 8                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ; 5                      ; 18                     ; 12                             ; 39                    ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;         -- Unavailable due to Virtual IOs                                         ; 18                    ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; ALUTs Used                                                                        ; 31 / 182400 ( < 1 % ) ; 91 / 182400 ( < 1 % )  ; 104 / 182400 ( < 1 % ) ; 445 / 182400 ( < 1 % )         ; 2883 / 182400 ( 2 % ) ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 31 / 182400 ( < 1 % ) ; 91 / 182400 ( < 1 % )  ; 104 / 182400 ( < 1 % ) ; 445 / 182400 ( < 1 % )         ; 2851 / 182400 ( 2 % ) ; 0 / 182400 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 0 / 91200 ( 0 % )     ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )              ; 32 / 91200 ( < 1 % )  ; 0 / 91200 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 182400 ( 0 % )    ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )    ; 0 / 182400 ( 0 % )             ;
; Dedicated logic registers                                                         ; 39 / 182400 ( < 1 % ) ; 72 / 182400 ( < 1 % )  ; 106 / 182400 ( < 1 % ) ; 2507 / 182400 ( 1 % )          ; 3081 / 182400 ( 2 % ) ; 0 / 182400 ( 0 % )             ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- 7 input functions                                                          ; 0                     ; 4                      ; 1                      ; 0                              ; 19                    ; 0                              ;
;     -- 6 input functions                                                          ; 4                     ; 12                     ; 20                     ; 90                             ; 594                   ; 0                              ;
;     -- 5 input functions                                                          ; 3                     ; 15                     ; 24                     ; 223                            ; 458                   ; 0                              ;
;     -- 4 input functions                                                          ; 1                     ; 17                     ; 13                     ; 18                             ; 556                   ; 0                              ;
;     -- <=3 input functions                                                        ; 23                    ; 43                     ; 46                     ; 114                            ; 1224                  ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- normal mode                                                                ; 11                    ; 87                     ; 103                    ; 363                            ; 2507                  ; 0                              ;
;     -- extended LUT mode                                                          ; 0                     ; 4                      ; 1                      ; 0                              ; 19                    ; 0                              ;
;     -- arithmetic mode                                                            ; 20                    ; 0                      ; 0                      ; 82                             ; 229                   ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                      ; 0                      ; 0                              ; 96                    ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Total registers                                                                   ; 39                    ; 72                     ; 106                    ; 2507                           ; 3081                  ; 0                              ;
;     -- Dedicated logic registers                                                  ; 39 / 182400 ( < 1 % ) ; 72 / 182400 ( < 1 % )  ; 106 / 182400 ( < 1 % ) ; 2507 / 182400 ( 1 % )          ; 3081 / 182400 ( 2 % ) ; 0 / 182400 ( 0 % )             ;
;     -- I/O registers                                                              ; 0                     ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                      ; 0                      ; 0                              ; 32                    ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 38 / 91200 ( < 1 % )  ; 83 / 91200 ( < 1 % )   ; 92 / 91200 ( < 1 % )   ; 1477 / 91200 ( 2 % )           ; 2358 / 91200 ( 3 % )  ; 0 / 91200 ( 0 % )              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 19 / 9120 ( < 1 % )   ; 11 / 9120 ( < 1 % )    ; 12 / 9120 ( < 1 % )    ; 194 / 9120 ( 2 % )             ; 312 / 9120 ( 3 % )    ; 0 / 9120 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 19                    ; 11                     ; 12                     ; 194                            ; 308                   ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                      ; 0                      ; 0                              ; 4                     ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Virtual pins                                                                      ; 18                    ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
; I/O pins                                                                          ; 25                    ; 0                      ; 0                      ; 0                              ; 8                     ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 1288 ( 0 % )      ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )      ; 0 / 1288 ( 0 % )               ;
; Total block memory bits                                                           ; 0                     ; 0                      ; 0                      ; 47104                          ; 2304                  ; 0                              ;
; Total block memory implementation bits                                            ; 0                     ; 0                      ; 0                      ; 55296                          ; 73728                 ; 0                              ;
; JTAG                                                                              ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                                                               ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                 ;
; SERDES receiver                                                                   ; 0 / 88 ( 0 % )        ; 0 / 88 ( 0 % )         ; 0 / 88 ( 0 % )         ; 0 / 88 ( 0 % )                 ; 0 / 88 ( 0 % )        ; 4 / 88 ( 4 % )                 ;
; SERDES transmitter                                                                ; 0 / 88 ( 0 % )        ; 0 / 88 ( 0 % )         ; 0 / 88 ( 0 % )         ; 0 / 88 ( 0 % )                 ; 0 / 88 ( 0 % )        ; 4 / 88 ( 4 % )                 ;
; M9K block                                                                         ; 0 / 1235 ( 0 % )      ; 0 / 1235 ( 0 % )       ; 0 / 1235 ( 0 % )       ; 6 / 1235 ( < 1 % )             ; 8 / 1235 ( < 1 % )    ; 0 / 1235 ( 0 % )               ;
; Clock enable block                                                                ; 2 / 216 ( < 1 % )     ; 2 / 216 ( < 1 % )      ; 0 / 216 ( 0 % )        ; 1 / 216 ( < 1 % )              ; 4 / 216 ( 1 % )       ; 8 / 216 ( 3 % )                ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Connections                                                                       ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Input Connections                                                          ; 84                    ; 63                     ; 159                    ; 3149                           ; 3789                  ; 61                             ;
;     -- Registered Input Connections                                               ; 42                    ; 28                     ; 115                    ; 2651                           ; 3660                  ; 0                              ;
;     -- Output Connections                                                         ; 1778                  ; 87                     ; 267                    ; 34                             ; 401                   ; 4738                           ;
;     -- Registered Output Connections                                              ; 58                    ; 86                     ; 267                    ; 0                              ; 229                   ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Internal Connections                                                              ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Total Connections                                                          ; 2081                  ; 640                    ; 1111                   ; 11270                          ; 20558                 ; 4827                           ;
;     -- Registered Connections                                                     ; 160                   ; 408                    ; 853                    ; 6307                           ; 13736                 ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; External Connections                                                              ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 30                     ; 145                    ; 1004                           ; 635                   ; 48                             ;
;     -- pzdyqx:nabboc                                                              ; 30                    ; 0                      ; 36                     ; 0                              ; 84                    ; 0                              ;
;     -- sld_hub:auto_hub                                                           ; 145                   ; 36                     ; 20                     ; 225                            ; 0                     ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0                                             ; 1004                  ; 0                      ; 225                    ; 64                             ; 297                   ; 1593                           ;
;     -- transceivers:GEx4                                                          ; 635                   ; 84                     ; 0                      ; 297                            ; 16                    ; 3158                           ;
;     -- hard_block:auto_generated_inst                                             ; 48                    ; 0                      ; 0                      ; 1593                           ; 3158                  ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Partition Interface                                                               ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Input Ports                                                                ; 11                    ; 11                     ; 77                     ; 620                            ; 43                    ; 61                             ;
;     -- Output Ports                                                               ; 11                    ; 4                      ; 95                     ; 383                            ; 161                   ; 58                             ;
;     -- Bidir Ports                                                                ; 8                     ; 0                      ; 0                      ; 0                              ; 8                     ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 2                      ; 3                      ; 128                            ; 39                    ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 3                      ; 49                     ; 369                            ; 72                    ; 0                              ;
;                                                                                   ;                       ;                        ;                        ;                                ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                        ;                        ;                                ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                      ; 1                      ; 16                             ; 18                    ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                      ; 36                     ; 2                              ; 4                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                      ; 0                      ; 16                             ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                      ; 0                      ; 1                              ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                      ; 53                     ; 186                            ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                      ; 0                      ; 0                              ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 2                      ; 58                     ; 200                            ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                      ; 51                     ; 371                            ; 116                   ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_100      ; A21   ; 7C       ; 66           ; 96           ; 0            ; 23                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
; reset_n      ; AH5   ; 5C       ; 119          ; 39           ; 93           ; 568                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_phy_in ; AG5   ; 5C       ; 119          ; 41           ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rx[0]        ; U31   ; 1C       ; 0            ; 60           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[0](n)     ; V31   ; 1C       ; 0            ; 60           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[1]        ; N33   ; 1C       ; 0            ; 65           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[1](n)     ; N34   ; 1C       ; 0            ; 65           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[2]        ; K34   ; 1C       ; 0            ; 67           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[2](n)     ; K35   ; 1C       ; 0            ; 67           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[3]        ; J34   ; 1C       ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; rx[3](n)     ; J35   ; 1C       ; 0            ; 68           ; 93           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; fan_ctrl ; AP20  ; 4C       ; 70           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mdc[0]   ; R30   ; 1C       ; 0            ; 60           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mdc[1]   ; J6    ; 6C       ; 119          ; 68           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mdc[2]   ; K6    ; 6C       ; 119          ; 67           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mdc[3]   ; N7    ; 6C       ; 119          ; 65           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rst      ; V29   ; 1C       ; 0            ; 55           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[0]    ; T30   ; 1C       ; 0            ; 65           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[0](n) ; T31   ; 1C       ; 0            ; 65           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[1]    ; R32   ; 1C       ; 0            ; 64           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[1](n) ; R33   ; 1C       ; 0            ; 64           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[2]    ; M32   ; 1C       ; 0            ; 68           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[2](n) ; L32   ; 1C       ; 0            ; 68           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[3]    ; P31   ; 1C       ; 0            ; 67           ; 31           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx[3](n) ; P32   ; 1C       ; 0            ; 67           ; 62           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; int[0]  ; B20   ; 7C       ; 66           ; 96           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 1.8 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; int[1]  ; AG30  ; 2C       ; 0            ; 29           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; int[2]  ; AE30  ; 2C       ; 0            ; 28           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; int[3]  ; AE31  ; 2C       ; 0            ; 28           ; 62           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; mdio[0] ; W32   ; 1C       ; 0            ; 53           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; mdio[1] ; J5    ; 6C       ; 119          ; 68           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; mdio[2] ; K5    ; 6C       ; 119          ; 67           ; 93           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; mdio[3] ; N8    ; 6C       ; 119          ; 65           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 3         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+
; Location ; Pin Name                                       ; Reserved As         ; User Signal Name      ; Pin Type                  ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+
; J29      ; TDI                                            ; -                   ; altera_reserved_tdi   ; JTAG Pin                  ;
; N27      ; TMS                                            ; -                   ; altera_reserved_tms   ; JTAG Pin                  ;
; A32      ; TRST                                           ; -                   ; altera_reserved_ntrst ; JTAG Pin                  ;
; G30      ; TCK                                            ; -                   ; altera_reserved_tck   ; JTAG Pin                  ;
; F30      ; TDO                                            ; -                   ; altera_reserved_tdo   ; JTAG Pin                  ;
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0     ; As input tri-stated ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; V29      ; DQ13L, DIFFIO_TX_L21p, DIFFOUT_L41p, CRC_ERROR ; Use as regular IO   ; rst                   ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                         ; -                   ; -                     ; Dedicated Programming Pin ;
; AN29     ; nCE                                            ; -                   ; -                     ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                     ; -                   ; -                     ; Dedicated Programming Pin ;
; AT11     ; nCEO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AR11     ; DCLK                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AP11     ; nCSO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; AN11     ; ASDO                                           ; -                   ; -                     ; Dedicated Programming Pin ;
; A8       ; MSEL2                                          ; -                   ; -                     ; Dedicated Programming Pin ;
; H11      ; MSEL1                                          ; -                   ; -                     ; Dedicated Programming Pin ;
; J11      ; MSEL0                                          ; -                   ; -                     ; Dedicated Programming Pin ;
+----------+------------------------------------------------+---------------------+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 1A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 20 / 42 ( 48 % ) ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 3 / 42 ( 7 % )   ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 1 / 32 ( 3 % )   ; 1.8V          ; --           ; 2.5V          ;
; 4B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 2 / 42 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 6 / 42 ( 14 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 2 / 32 ( 6 % )   ; 1.8V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; QL11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL1      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL0      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QL10     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QR10     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QR0      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR1      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR2      ; 0 / 24 ( 0 % )   ; --            ; --           ; --            ;
; QR11     ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
+----------+------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 652        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A19      ; 662        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A20      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 665        ; 7C       ; clk_100                         ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 667        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A23      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 679        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 727        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 726        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 735        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 733        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 884        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 885        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 478        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 93         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 806        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 807        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 882        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 883        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 477        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 462        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 463        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 464        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB12     ; 467        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB13     ; 468        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 94         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 808        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB37     ; 809        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 880        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 881        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 475        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 476        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 461        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 472        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 95         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 96         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 810        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC39     ; 811        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 878        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 879        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 812        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD37     ; 813        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 876        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 877        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AE10     ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 302        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 135        ; 2C       ; int[2]                          ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AE31     ; 136        ; 2C       ; int[3]                          ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 814        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE39     ; 815        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 874        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 875        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF36     ; 816        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF37     ; 817        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 872        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 873        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 469        ; 5C       ; reset_phy_in                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG6      ; 470        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG7      ; 459        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG8      ; 460        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG9      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 132        ; 2C       ; int[1]                          ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AG31     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG35     ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 818        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG39     ; 819        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 870        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 871        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 465        ; 5C       ; reset_n                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AH6      ; 466        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH8      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 424        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH11     ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 820        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH37     ; 821        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 868        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 869        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ26     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 822        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ39     ; 823        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 866        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 867        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 454        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK7      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK23     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 824        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 825        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 864        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 865        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL8      ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 117        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL35     ; 118        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 826        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 827        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 862        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 863        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 828        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 829        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 860        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 861        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN31     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 830        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN39     ; 831        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 858        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 859        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 391        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP11     ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 293        ; 4C       ; fan_ctrl                        ; output ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AP21     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 832        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP37     ; 833        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 856        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 857        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 384        ; 1A       ; ^DCLK                           ; bidir  ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 285        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR23     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 834        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR39     ; 835        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 854        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 855        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT29     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 836        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT37     ; 837        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 852        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 853        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AU22     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 838        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU39     ; 839        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 288        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV20     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 283        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV23     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV35     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AW18     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 286        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW21     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW25     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW35     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 922        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 923        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 663        ; 7C       ; int[0]                          ; bidir  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 666        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B23      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 731        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 734        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 732        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 768        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 769        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 920        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 921        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 556        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C7       ; 544        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 548        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C9       ; 552        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C10      ; 560        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C11      ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; C22      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 728        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 730        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 736        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 737        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C35      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 770        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 771        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 918        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 919        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 555        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 543        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D8       ; 547        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D9       ; 551        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D10      ; 559        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 729        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 740        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 743        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D34      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D35      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 772        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 773        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 916        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 917        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 739        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 742        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 774        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 775        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 914        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 915        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 635        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 723        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 741        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 738        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; F31      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F35      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 776        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 777        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 912        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 913        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 566        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 722        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 744        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 747        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 749        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; G31      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 778        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G39      ; 779        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 910        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 911        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 565        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H11      ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 745        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 746        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H35      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 780        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 781        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 908        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 909        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 516        ; 6C       ; mdio[1]                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 515        ; 6C       ; mdc[1]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 518        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 550        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 546        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 562        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J11      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 699        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 701        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 748        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 755        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J34      ; 56         ; 1C       ; rx[3]                           ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J35      ; 55         ; 1C       ; rx[3](n)                        ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 782        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 783        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 906        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 907        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 512        ; 6C       ; mdio[2]                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 511        ; 6C       ; mdc[2]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 549        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 545        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K10      ; 561        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; K12      ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 698        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 751        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 754        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 753        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 60         ; 1C       ; rx[2]                           ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K35      ; 59         ; 1C       ; rx[2](n)                        ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K36      ; 784        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 785        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 904        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 905        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 504        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 514        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 513        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L11      ; 554        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 655        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L20      ; 673        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 752        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 750        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 53         ; 1C       ; tx[2](n)                        ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L35      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 786        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 787        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 902        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 903        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 503        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 509        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M11      ; 553        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 558        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M13      ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; M19      ; 654        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M20      ; 672        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M21      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 705        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 700        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 756        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 761        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M31      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M32      ; 54         ; 1C       ; tx[2]                           ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M33      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M36      ; 788        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 789        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 900        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 901        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 500        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 499        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 508        ; 6C       ; mdc[3]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 507        ; 6C       ; mdio[3]                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N11      ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N12      ; 557        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N13      ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 704        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; N28      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N31      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 64         ; 1C       ; rx[1]                           ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N34      ; 63         ; 1C       ; rx[1](n)                        ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N35      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 790        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 791        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 898        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 899        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 496        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 724        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 760        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 49         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 58         ; 1C       ; tx[3]                           ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P32      ; 57         ; 1C       ; tx[3](n)                        ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 792        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P37      ; 793        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 896        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 897        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 492        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 491        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 495        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 505        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 502        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R11      ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R12      ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R13      ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R14      ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 708        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 725        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 50         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 74         ; 1C       ; mdc[0]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R31      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 66         ; 1C       ; tx[1]                           ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R33      ; 65         ; 1C       ; tx[1](n)                        ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R34      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 794        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R39      ; 795        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 894        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 895        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 490        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 522        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T13      ; 521        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 62         ; 1C       ; tx[0]                           ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T31      ; 61         ; 1C       ; tx[0](n)                        ; output ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 796        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T37      ; 797        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 892        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 893        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 488        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 489        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 76         ; 1C       ; rx[0]                           ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 798        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U39      ; 799        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 890        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 891        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 487        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 494        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V10      ; 493        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V11      ; 486        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V12      ; 485        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 69         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 86         ; 1C       ; rst                             ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V30      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V31      ; 75         ; 1C       ; rx[0](n)                        ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 800        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 801        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 888        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 889        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 480        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 479        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W7       ; 484        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 483        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 70         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 90         ; 1C       ; mdio[0]                         ; bidir  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W33      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W35      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 802        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 803        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 886        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 887        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 804        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 805        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                          ;
+-------------------------------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|pll1 ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
+-------------------------------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; GEx4|pll|altpll_component|auto_generated|pll1                                          ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll                                                                                    ;
; PLL type                      ; Top/Bottom                                                                             ; Left/Right                                                                                                                                                                                  ;
; PLL mode                      ; Normal                                                                                 ; Source Synchronous                                                                                                                                                                          ;
; Compensate clock              ; clock0                                                                                 ; DIFFIOCLK                                                                                                                                                                                   ;
; Compensated input/output pins ; --                                                                                     ; --                                                                                                                                                                                          ;
; Switchover type               ; --                                                                                     ; --                                                                                                                                                                                          ;
; Input frequency 0             ; 100.0 MHz                                                                              ; 125.0 MHz                                                                                                                                                                                   ;
; Input frequency 1             ; --                                                                                     ; --                                                                                                                                                                                          ;
; Nominal PFD frequency         ; 100.0 MHz                                                                              ; 125.0 MHz                                                                                                                                                                                   ;
; Nominal VCO frequency         ; 1000.0 MHz                                                                             ; 1250.0 MHz                                                                                                                                                                                  ;
; VCO post scale K counter      ; --                                                                                     ; --                                                                                                                                                                                          ;
; VCO frequency control         ; Auto                                                                                   ; Auto                                                                                                                                                                                        ;
; VCO phase shift step          ; 125 ps                                                                                 ; 100 ps                                                                                                                                                                                      ;
; VCO multiply                  ; --                                                                                     ; --                                                                                                                                                                                          ;
; VCO divide                    ; --                                                                                     ; --                                                                                                                                                                                          ;
; DPA multiply                  ; --                                                                                     ; 10                                                                                                                                                                                          ;
; DPA divide                    ; --                                                                                     ; 1                                                                                                                                                                                           ;
; DPA divider counter value     ; --                                                                                     ; 1                                                                                                                                                                                           ;
; Freq min lock                 ; 60.02 MHz                                                                              ; 60.02 MHz                                                                                                                                                                                   ;
; Freq max lock                 ; 160.0 MHz                                                                              ; 160.0 MHz                                                                                                                                                                                   ;
; M VCO Tap                     ; 0                                                                                      ; 4                                                                                                                                                                                           ;
; M Initial                     ; 1                                                                                      ; 1                                                                                                                                                                                           ;
; M value                       ; 10                                                                                     ; 10                                                                                                                                                                                          ;
; N value                       ; 1                                                                                      ; 1                                                                                                                                                                                           ;
; Charge pump current           ; setting 1                                                                              ; setting 3                                                                                                                                                                                   ;
; Loop filter resistance        ; setting 28                                                                             ; setting 28                                                                                                                                                                                  ;
; Loop filter capacitance       ; setting 0                                                                              ; setting 0                                                                                                                                                                                   ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                    ; 2.38 MHz to 3.4 MHz                                                                                                                                                                         ;
; Bandwidth type                ; Medium                                                                                 ; High                                                                                                                                                                                        ;
; Real time reconfigurable      ; Off                                                                                    ; Off                                                                                                                                                                                         ;
; Scan chain MIF file           ; --                                                                                     ; --                                                                                                                                                                                          ;
; Preserve PLL counter order    ; Off                                                                                    ; Off                                                                                                                                                                                         ;
; PLL location                  ; PLL_T1                                                                                 ; PLL_L3                                                                                                                                                                                      ;
; Inclk0 signal                 ; clk_100                                                                                ; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]                                                                                          ;
; Inclk1 signal                 ; --                                                                                     ; --                                                                                                                                                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                                                          ; Global Clock                                                                                                                                                                                ;
; Inclk1 signal type            ; --                                                                                     ; --                                                                                                                                                                                          ;
+-------------------------------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------+
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]                                                                                               ; clock0       ; 5    ; 4   ; 125.0 MHz        ; 0 (0 ps)       ; 5.63 (125 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; GEx4|pll|altpll_component|auto_generated|pll1|clk[0]                                                            ;
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[1]                                                                                               ; clock1       ; 2    ; 5   ; 40.0 MHz         ; 0 (0 ps)       ; 1.80 (125 ps)    ; 50/50      ; C1      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; GEx4|pll|altpll_component|auto_generated|pll1|clk[1]                                                            ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll      ; clock0       ; 10   ; 1   ; 1250.0 MHz       ; -180 (-400 ps) ; 45.00 (100 ps)   ; 50/50      ; C3      ; Bypass        ; --         ; --            ; 1       ; 0       ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[0] ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 ; clock1       ; 1    ; 1   ; 125.0 MHz        ; 288 (6400 ps)  ; 4.50 (100 ps)    ; 10/90      ; C5      ; 10            ; 1/9 Even   ; --            ; 9       ; 4       ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[1] ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK2 ; clock2       ; 1    ; 1   ; 125.0 MHz        ; -18 (-400 ps)  ; 4.50 (100 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[2] ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Differential I/O Receiver with Dynamic Phase Alignment                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                          ; Clock0                                                                                                                                                                                      ; Data Realigner                                                                                                                                               ; Reset                                                                                                                                                  ; Data Width ; Data Pin ; Data Rate   ; Source LVDS PLL                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|pulse_count[0] ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset ; 10         ; rx[0]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|pulse_count[0] ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset ; 10         ; rx[1]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|pulse_count[0] ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset ; 10         ; rx[2]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|pulse_count[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset ; 10         ; rx[3]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Differential I/O Transmitter                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                              ; Clock0                                                                                                                                                                                      ; Enable0                                                                                                                                                                                          ; Data Width ; Data Pin ; Data Rate   ; Source LVDS PLL                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|tx_out[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 ; 10         ; tx[0]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|tx_out[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 ; 10         ; tx[1]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|tx_out[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 ; 10         ; tx[2]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|tx_out[0] ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 ; 10         ; tx[3]    ; 1250.0 Mbps ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs       ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Library Name ;
;                                                                                                                                         ;                     ;              ;          ;            ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                                        ;              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |switch_top                                                                                                                             ; 3522 (31)           ; 32 (0)       ; 0 (0)    ; 4048 (20)  ; 5805 (21)                 ; 0 (0)         ; 49408             ; 14   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 33   ; 18           ; 1140 (10)                      ; 3391 (0)           ; 2414 (21)                     ; |switch_top                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 91 (0)              ; 0 (0)        ; 0 (0)    ; 83 (0)     ; 72 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 51 (0)                         ; 32 (0)             ; 40 (0)                        ; |switch_top|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 91 (12)             ; 0 (0)        ; 0 (0)    ; 83 (10)    ; 72 (9)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 51 (4)                         ; 32 (1)             ; 40 (8)                        ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 49 (24)             ; 0 (0)        ; 0 (0)    ; 38 (18)    ; 28 (8)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (23)                        ; 7 (7)              ; 21 (1)                        ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                   ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 20 (20)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 20 (20)                       ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                 ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 1 (1)                         ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                               ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 18 (18)             ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (17)                        ; 12 (12)            ; 1 (1)                         ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                               ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 9 (9)                         ; |switch_top|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                               ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 104 (1)             ; 0 (0)        ; 0 (0)    ; 92 (1)     ; 106 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (1)                         ; 43 (0)             ; 63 (0)                        ; |switch_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 103 (0)             ; 0 (0)        ; 0 (0)    ; 91 (0)     ; 106 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 43 (0)             ; 63 (0)                        ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 103 (0)             ; 0 (0)        ; 0 (0)    ; 91 (0)     ; 106 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (0)                         ; 43 (0)             ; 63 (0)                        ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 103 (1)             ; 0 (0)        ; 0 (0)    ; 91 (3)     ; 106 (6)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (1)                         ; 43 (3)             ; 63 (0)                        ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 102 (0)             ; 0 (0)        ; 0 (0)    ; 90 (0)     ; 100 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 39 (0)                         ; 40 (0)             ; 63 (0)                        ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 102 (67)            ; 0 (0)        ; 0 (0)    ; 90 (66)    ; 100 (72)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 39 (30)                        ; 40 (39)            ; 63 (37)                       ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 9 (9)                         ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 14 (14)    ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 1 (1)              ; 18 (18)                       ; |switch_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 445 (2)             ; 0 (0)        ; 0 (0)    ; 1477 (355) ; 2507 (369)                ; 0 (0)         ; 47104             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 107 (2)                        ; 2169 (364)         ; 338 (0)                       ; |switch_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 443 (0)             ; 0 (0)        ; 0 (0)    ; 1372 (0)   ; 2138 (0)                  ; 0 (0)         ; 47104             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 105 (0)                        ; 1805 (0)           ; 338 (0)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 443 (68)            ; 0 (0)        ; 0 (0)    ; 1372 (559) ; 2138 (812)                ; 0 (0)         ; 47104             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 105 (27)                       ; 1805 (767)         ; 338 (41)                      ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 29 (28)    ; 52 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 52 (52)            ; 1 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; work         ;
;                   |decode_asf:auto_generated|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated                                                                                                                   ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 47104             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; work         ;
;                |altsyncram_nc84:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 47104             ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 10 (10)            ; 3 (3)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 64 (64)             ; 0 (0)        ; 0 (0)    ; 49 (49)    ; 49 (49)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 16 (16)            ; 40 (40)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 227 (2)             ; 0 (0)        ; 0 (0)    ; 567 (1)    ; 939 (2)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (0)                         ; 739 (0)            ; 205 (2)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 184 (0)             ; 0 (0)        ; 0 (0)    ; 547 (0)    ; 920 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 724 (0)            ; 197 (0)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 382 (382)  ; 552 (552)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 540 (540)          ; 12 (12)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 184 (0)             ; 0 (0)        ; 0 (0)    ; 289 (0)    ; 368 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 184 (0)            ; 185 (0)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 48 (40)    ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (22)                        ; 10 (0)             ; 18 (18)                       ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)      ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                            ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 41 (11)             ; 0 (0)        ; 0 (0)    ; 136 (9)    ; 240 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (11)                        ; 216 (0)            ; 24 (0)                        ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 6 (0)      ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 8 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; work         ;
;                   |cntr_6fi:auto_generated|                                                                                             ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated                                                             ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)      ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; work         ;
;                   |cntr_i3j:auto_generated|                                                                                             ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i3j:auto_generated                                                                                      ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)      ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; work         ;
;                   |cntr_edi:auto_generated|                                                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_edi:auto_generated                                                                            ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)      ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; work         ;
;                   |cntr_vvi:auto_generated|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated                                                                               ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 0 (0)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 94 (94)    ; 184 (184)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 183 (183)          ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)      ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 1 (1)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 20 (20)             ; 0 (0)        ; 0 (0)    ; 18 (18)    ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 8 (8)                         ; |switch_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; work         ;
;    |switchcore:sw_core|                                                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 18 (18)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 18 (18)            ; 0 (0)                         ; |switch_top|switchcore:sw_core                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |transceivers:GEx4|                                                                                                                  ; 2851 (3)            ; 32 (0)       ; 0 (0)    ; 2358 (2)   ; 3081 (2)                  ; 0 (0)         ; 2304              ; 8    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 931 (1)                        ; 1129 (0)           ; 1952 (2)                      ; |switch_top|transceivers:GEx4                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |clk_decoup:\decoup:0:rx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 66 (2)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (1)                         ; 44 (0)             ; 56 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 65 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 44 (0)             ; 52 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 65 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 44 (0)             ; 52 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 65 (28)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (12)                        ; 44 (18)            ; 52 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 9 (9)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 1 (1)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 1 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:0:tx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 61 (2)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (1)                         ; 43 (0)             ; 57 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 61 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 43 (0)             ; 53 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 61 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 43 (0)             ; 53 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 61 (31)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (9)                         ; 43 (22)            ; 53 (7)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 7 (7)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 2 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 2 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:1:rx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 66 (5)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (1)                         ; 40 (0)             ; 61 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 63 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 40 (0)             ; 57 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 63 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 40 (0)             ; 57 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 63 (29)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (7)                         ; 40 (19)            ; 57 (9)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 2 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 6 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 6 (6)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:1:tx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 59 (3)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 38 (0)             ; 62 (5)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 59 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 38 (0)             ; 58 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 59 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (0)                         ; 38 (0)             ; 58 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 59 (25)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (8)                         ; 38 (18)            ; 58 (9)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:2:rx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 61 (3)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (1)                         ; 42 (0)             ; 58 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 60 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 42 (0)             ; 54 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 60 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 42 (0)             ; 54 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 60 (27)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (10)                        ; 42 (20)            ; 54 (6)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:2:tx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 63 (3)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18 (1)                         ; 44 (0)             ; 56 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 44 (0)             ; 52 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 44 (0)             ; 52 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 62 (29)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (11)                        ; 44 (22)            ; 52 (5)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 6 (6)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 1 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:3:rx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 65 (3)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (1)                         ; 40 (0)             ; 60 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 40 (0)             ; 56 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 40 (0)             ; 56 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 62 (28)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (8)                         ; 40 (16)            ; 56 (9)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 7 (7)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 9 (9)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 4 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 1 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clk_decoup:\decoup:3:tx|                                                                                                         ; 74 (5)              ; 0 (0)        ; 0 (0)    ; 62 (3)     ; 100 (4)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (1)                         ; 43 (0)             ; 57 (4)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx                                                                                                                                                                                                                                                                                                  ; work         ;
;          |clksync:fifo|                                                                                                                 ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 43 (0)             ; 53 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo                                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 69 (0)              ; 0 (0)        ; 0 (0)    ; 62 (0)     ; 96 (0)                    ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 43 (0)             ; 53 (0)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                             ; work         ;
;                |dcfifo_8c02:auto_generated|                                                                                             ; 69 (16)             ; 0 (0)        ; 0 (0)    ; 62 (29)    ; 96 (34)                   ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (8)                         ; 43 (21)            ; 53 (8)                        ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated                                                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rdptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rdptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:rs_dgwp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:rs_dgwp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:wrptr_g_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:wrptr_g_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_gray2bin_odb:ws_dgrp_gray2bin|                                                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_gray2bin_odb:ws_dgrp_gray2bin                                                                                                                                                                                                  ; work         ;
;                   |a_graycounter_jgc:wrptr_g1p|                                                                                         ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_jgc:wrptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |a_graycounter_n27:rdptr_g1p|                                                                                         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 7 (7)      ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 7 (7)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p                                                                                                                                                                                                      ; work         ;
;                   |alt_synch_pipe_tnl:rs_dgwp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 3 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_ed9:dffpipe12|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12                                                                                                                                                                                 ; work         ;
;                   |alt_synch_pipe_unl:ws_dgrp|                                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)     ; 12 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 1 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                                                                                                                                                                       ; work         ;
;                      |dffpipe_fd9:dffpipe17|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)    ; 12 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe17                                                                                                                                                                                 ; work         ;
;                   |altsyncram_f7d1:fifo_ram|                                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 288               ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram                                                                                                                                                                                                         ; work         ;
;                   |cmpr_936:rdfull_eq_comp|                                                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|cmpr_936:rdfull_eq_comp                                                                                                                                                                                                          ; work         ;
;                   |dffpipe_3dc:wraclr|                                                                                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_8d9:wrfull_reg|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_dd9:rs_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:rs_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_brp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 5 (5)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_brp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_dd9:ws_bwp|                                                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:ws_bwp                                                                                                                                                                                                               ; work         ;
;                   |mux_gv7:rdemp_eq_comp_lsb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:rdemp_eq_comp_msb_mux|                                                                                       ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                    ; work         ;
;                   |mux_gv7:wrfull_eq_comp_lsb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                   ; work         ;
;                   |mux_gv7:wrfull_eq_comp_msb_mux|                                                                                      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|mux_gv7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                   ; work         ;
;       |clkgen:pll|                                                                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clkgen:pll                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clkgen:pll|altpll:altpll_component                                                                                                                                                                                                                                                                                       ; work         ;
;             |clkgen_altpll:auto_generated|                                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated                                                                                                                                                                                                                                                          ; work         ;
;       |phy_setup:setup_phy|                                                                                                             ; 120 (8)             ; 0 (0)        ; 0 (0)    ; 78 (5)     ; 79 (9)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 46 (0)                         ; 5 (1)              ; 74 (8)                        ; |switch_top|transceivers:GEx4|phy_setup:setup_phy                                                                                                                                                                                                                                                                                                      ; work         ;
;          |mdio:mdio0|                                                                                                                   ; 37 (37)             ; 0 (0)        ; 0 (0)    ; 24 (24)    ; 25 (25)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 1 (1)              ; 24 (24)                       ; |switch_top|transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0                                                                                                                                                                                                                                                                                           ; work         ;
;          |mdio:mdio1|                                                                                                                   ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 17 (17)    ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 14 (14)                       ; |switch_top|transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1                                                                                                                                                                                                                                                                                           ; work         ;
;          |mdio:mdio2|                                                                                                                   ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 17 (17)    ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 14 (14)                       ; |switch_top|transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2                                                                                                                                                                                                                                                                                           ; work         ;
;          |mdio:mdio3|                                                                                                                   ; 25 (25)             ; 0 (0)        ; 0 (0)    ; 17 (17)    ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 14 (14)                       ; |switch_top|transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3                                                                                                                                                                                                                                                                                           ; work         ;
;       |tse:\gx:0:GE|                                                                                                                    ; 534 (0)             ; 8 (0)        ; 0 (0)    ; 450 (0)    ; 550 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 181 (0)                        ; 189 (0)            ; 361 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_tse_pcs_pma:altera_tse_pcs_pma_inst|                                                                                   ; 534 (9)             ; 8 (0)        ; 0 (0)    ; 450 (12)   ; 550 (20)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 181 (1)                        ; 189 (17)           ; 361 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|                                                       ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 14 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (3)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer                                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:rx_locked_altera_std_synchronizer|                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|altera_std_synchronizer:rx_locked_altera_std_synchronizer                                                                                                                                    ; work         ;
;             |altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|                                                                         ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 44 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 34 (0)             ; 33 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx                                                                                                                                                                                                                ; work         ;
;                |altlvds_rx:ALTLVDS_RX_component|                                                                                        ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 44 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 34 (0)             ; 33 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                                                ; work         ;
;                   |lvds_rx_qpv3:auto_generated|                                                                                         ; 37 (28)             ; 0 (0)        ; 0 (0)    ; 44 (39)    ; 67 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 34 (34)            ; 33 (24)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated                                                                                                                                                    ; work         ;
;                      |accum_0tf:lock_cnt_accum53a|                                                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a                                                                                                                        ; work         ;
;             |altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx                                                                                                                                                                                                                ; work         ;
;                |altlvds_tx:ALTLVDS_TX_component|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component                                                                                                                                                                                ; work         ;
;                   |lvds_tx_re92:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (10)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated                                                                                                                                                    ; work         ;
;                      |altclkctrl_30a:coreclk_buf|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf                                                                                                                         ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|                                                                ; 477 (1)             ; 8 (0)        ; 0 (0)    ; 385 (10)   ; 435 (9)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 176 (1)                        ; 121 (1)            ; 317 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst                                                                                                                                                                                                       ; work         ;
;                |altera_tse_pcs_control:U_REG|                                                                                           ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)      ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 4 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG                                                                                                                                                                          ; work         ;
;                   |altera_tse_mdio_reg:U_REG|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG                                                                                                                                                ; work         ;
;                   |altera_tse_pcs_host_control:U_CTRL|                                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL                                                                                                                                       ; work         ;
;                |altera_tse_top_pcs:U_PCS|                                                                                               ; 472 (0)             ; 8 (0)        ; 0 (0)    ; 376 (0)    ; 420 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 175 (0)                        ; 118 (0)            ; 305 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS                                                                                                                                                                              ; work         ;
;                   |altera_tse_top_autoneg:U_AUTONEG|                                                                                    ; 129 (127)           ; 0 (0)        ; 0 (0)    ; 94 (91)    ; 113 (104)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (32)                        ; 25 (21)            ; 96 (95)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG                                                                                                                                             ; work         ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_1                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_2                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3                                                                                                            ; work         ;
;                   |altera_tse_top_rx:U_RX|                                                                                              ; 235 (0)             ; 8 (0)        ; 0 (0)    ; 208 (4)    ; 193 (11)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 108 (0)                        ; 51 (7)             ; 143 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX                                                                                                                                                       ; work         ;
;                      |altera_tse_dec10b8b:U_DECOD|                                                                                      ; 131 (5)             ; 0 (0)        ; 0 (0)    ; 98 (6)     ; 88 (5)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 55 (3)                         ; 16 (1)             ; 77 (3)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD                                                                                                                           ; work         ;
;                         |altera_tse_align_sync:U_ALIGN|                                                                                 ; 68 (68)             ; 0 (0)        ; 0 (0)    ; 51 (51)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 12 (12)            ; 28 (28)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN                                                                                             ; work         ;
;                         |altera_tse_dec_func:U_DEC|                                                                                     ; 58 (58)             ; 0 (0)        ; 0 (0)    ; 43 (43)    ; 48 (48)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 3 (3)              ; 46 (46)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC                                                                                                 ; work         ;
;                      |altera_tse_rx_encapsulation:U_FRM|                                                                                ; 77 (71)             ; 8 (0)        ; 0 (0)    ; 93 (71)    ; 76 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 44 (43)                        ; 25 (14)            ; 51 (38)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altshift_taps:gmii_data_reg1_rtl_0|                                                                            ; 6 (0)               ; 8 (0)        ; 0 (0)    ; 22 (0)     ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 11 (0)             ; 13 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0                                                                                  ; work         ;
;                            |shift_taps_q0v:auto_generated|                                                                              ; 6 (4)               ; 8 (0)        ; 0 (0)    ; 22 (3)     ; 24 (2)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 11 (0)             ; 13 (3)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated                                                    ; work         ;
;                               |altsyncram_2s91:altsyncram4|                                                                             ; 0 (0)               ; 8 (8)        ; 0 (0)    ; 20 (20)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4                        ; work         ;
;                               |cntr_4lf:cntr1|                                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|cntr_4lf:cntr1                                     ; work         ;
;                      |altera_tse_rx_sync:U_SYNC|                                                                                        ; 27 (27)             ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 3 (3)              ; 18 (18)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC                                                                                                                             ; work         ;
;                   |altera_tse_top_tx:U_TX|                                                                                              ; 108 (0)             ; 0 (0)        ; 0 (0)    ; 85 (15)    ; 114 (19)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 34 (0)                         ; 42 (10)            ; 74 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX                                                                                                                                                       ; work         ;
;                      |altera_tse_enc8b10b:U_ENCOD|                                                                                      ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 20 (20)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 14 (14)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_enc8b10b:U_ENCOD                                                                                                                           ; work         ;
;                      |altera_tse_tx_encapsulation:U_FRM|                                                                                ; 87 (74)             ; 0 (0)        ; 0 (0)    ; 67 (53)    ; 84 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (24)                        ; 32 (0)             ; 60 (50)                       ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_1                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_2|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_2                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_4|                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_5|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_5                                                                                    ; work         ;
;                         |altera_std_synchronizer_bundle:U_SYNC_3|                                                                       ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 43 (0)     ; 48 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 25 (0)             ; 23 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3                                                                             ; work         ;
;                            |altera_std_synchronizer:sync[0].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[10].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[11].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[12].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[12].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[13].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[13].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[14].u|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[14].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[15].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[15].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[1].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[2].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[3].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[4].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[5].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[6].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[7].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[8].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[9].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                           ; work         ;
;       |tse:\gx:1:GE|                                                                                                                    ; 534 (0)             ; 8 (0)        ; 0 (0)    ; 440 (0)    ; 550 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 194 (0)                        ; 204 (0)            ; 348 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_tse_pcs_pma:altera_tse_pcs_pma_inst|                                                                                   ; 534 (9)             ; 8 (0)        ; 0 (0)    ; 440 (13)   ; 550 (20)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 194 (1)                        ; 204 (18)           ; 348 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|                                                       ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 14 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (3)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer                                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:rx_locked_altera_std_synchronizer|                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|altera_std_synchronizer:rx_locked_altera_std_synchronizer                                                                                                                                    ; work         ;
;             |altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|                                                                         ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 43 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 35 (0)             ; 32 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx                                                                                                                                                                                                                ; work         ;
;                |altlvds_rx:ALTLVDS_RX_component|                                                                                        ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 43 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 35 (0)             ; 32 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                                                ; work         ;
;                   |lvds_rx_qpv3:auto_generated|                                                                                         ; 37 (28)             ; 0 (0)        ; 0 (0)    ; 43 (38)    ; 67 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (4)                          ; 35 (35)            ; 32 (24)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated                                                                                                                                                    ; work         ;
;                      |accum_0tf:lock_cnt_accum53a|                                                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a                                                                                                                        ; work         ;
;             |altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx                                                                                                                                                                                                                ; work         ;
;                |altlvds_tx:ALTLVDS_TX_component|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component                                                                                                                                                                                ; work         ;
;                   |lvds_tx_re92:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (10)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated                                                                                                                                                    ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|                                                                ; 477 (1)             ; 8 (0)        ; 0 (0)    ; 374 (10)   ; 435 (9)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 188 (1)                        ; 134 (1)            ; 305 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst                                                                                                                                                                                                       ; work         ;
;                |altera_tse_pcs_control:U_REG|                                                                                           ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)      ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 4 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG                                                                                                                                                                          ; work         ;
;                   |altera_tse_mdio_reg:U_REG|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG                                                                                                                                                ; work         ;
;                   |altera_tse_pcs_host_control:U_CTRL|                                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL                                                                                                                                       ; work         ;
;                |altera_tse_top_pcs:U_PCS|                                                                                               ; 472 (0)             ; 8 (0)        ; 0 (0)    ; 369 (0)    ; 420 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 187 (0)                        ; 131 (0)            ; 293 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS                                                                                                                                                                              ; work         ;
;                   |altera_tse_top_autoneg:U_AUTONEG|                                                                                    ; 129 (127)           ; 0 (0)        ; 0 (0)    ; 94 (93)    ; 113 (104)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (39)                        ; 31 (26)            ; 89 (88)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG                                                                                                                                             ; work         ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_1                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_2                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3                                                                                                            ; work         ;
;                   |altera_tse_top_rx:U_RX|                                                                                              ; 235 (0)             ; 8 (0)        ; 0 (0)    ; 195 (4)    ; 193 (11)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 115 (0)                        ; 59 (7)             ; 135 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX                                                                                                                                                       ; work         ;
;                      |altera_tse_dec10b8b:U_DECOD|                                                                                      ; 129 (5)             ; 0 (0)        ; 0 (0)    ; 94 (4)     ; 88 (5)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 56 (4)                         ; 19 (2)             ; 74 (2)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD                                                                                                                           ; work         ;
;                         |altera_tse_align_sync:U_ALIGN|                                                                                 ; 68 (68)             ; 0 (0)        ; 0 (0)    ; 48 (48)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 42 (42)                        ; 14 (14)            ; 26 (26)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN                                                                                             ; work         ;
;                         |altera_tse_dec_func:U_DEC|                                                                                     ; 56 (56)             ; 0 (0)        ; 0 (0)    ; 42 (42)    ; 48 (48)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 3 (3)              ; 46 (46)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC                                                                                                 ; work         ;
;                      |altera_tse_rx_encapsulation:U_FRM|                                                                                ; 77 (71)             ; 8 (0)        ; 0 (0)    ; 83 (61)    ; 76 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 47 (46)                        ; 30 (19)            ; 46 (33)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altshift_taps:gmii_data_reg1_rtl_0|                                                                            ; 6 (0)               ; 8 (0)        ; 0 (0)    ; 22 (0)     ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 11 (0)             ; 13 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0                                                                                  ; work         ;
;                            |shift_taps_q0v:auto_generated|                                                                              ; 6 (4)               ; 8 (0)        ; 0 (0)    ; 22 (3)     ; 24 (2)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 11 (0)             ; 13 (3)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated                                                    ; work         ;
;                               |altsyncram_2s91:altsyncram4|                                                                             ; 0 (0)               ; 8 (8)        ; 0 (0)    ; 20 (20)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4                        ; work         ;
;                               |cntr_4lf:cntr1|                                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|cntr_4lf:cntr1                                     ; work         ;
;                      |altera_tse_rx_sync:U_SYNC|                                                                                        ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 20 (20)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 3 (3)              ; 17 (17)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC                                                                                                                             ; work         ;
;                   |altera_tse_top_tx:U_TX|                                                                                              ; 108 (0)             ; 0 (0)        ; 0 (0)    ; 86 (13)    ; 114 (19)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 32 (0)                         ; 41 (11)            ; 76 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX                                                                                                                                                       ; work         ;
;                      |altera_tse_enc8b10b:U_ENCOD|                                                                                      ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 13 (13)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_enc8b10b:U_ENCOD                                                                                                                           ; work         ;
;                      |altera_tse_tx_encapsulation:U_FRM|                                                                                ; 87 (74)             ; 0 (0)        ; 0 (0)    ; 62 (49)    ; 84 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (22)                        ; 30 (0)             ; 63 (52)                       ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_1                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_2|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_2                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_4|                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_5|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_5                                                                                    ; work         ;
;                         |altera_std_synchronizer_bundle:U_SYNC_3|                                                                       ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 43 (0)     ; 48 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 23 (0)             ; 25 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3                                                                             ; work         ;
;                            |altera_std_synchronizer:sync[0].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[10].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[11].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[12].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[12].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[13].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[13].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[14].u|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[14].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[15].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[15].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[1].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[2].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[3].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[4].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[5].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[6].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[7].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[8].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[9].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                           ; work         ;
;       |tse:\gx:2:GE|                                                                                                                    ; 534 (0)             ; 8 (0)        ; 0 (0)    ; 451 (0)    ; 550 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 191 (0)                        ; 198 (0)            ; 353 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_tse_pcs_pma:altera_tse_pcs_pma_inst|                                                                                   ; 534 (9)             ; 8 (0)        ; 0 (0)    ; 451 (17)   ; 550 (20)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 191 (0)                        ; 198 (17)           ; 353 (9)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|                                                       ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 14 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (3)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer                                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:rx_locked_altera_std_synchronizer|                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|altera_std_synchronizer:rx_locked_altera_std_synchronizer                                                                                                                                    ; work         ;
;             |altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|                                                                         ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 44 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 33 (0)             ; 34 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx                                                                                                                                                                                                                ; work         ;
;                |altlvds_rx:ALTLVDS_RX_component|                                                                                        ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 44 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 33 (0)             ; 34 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                                                ; work         ;
;                   |lvds_rx_qpv3:auto_generated|                                                                                         ; 37 (28)             ; 0 (0)        ; 0 (0)    ; 44 (39)    ; 67 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 33 (33)            ; 34 (25)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated                                                                                                                                                    ; work         ;
;                      |accum_0tf:lock_cnt_accum53a|                                                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a                                                                                                                        ; work         ;
;             |altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx                                                                                                                                                                                                                ; work         ;
;                |altlvds_tx:ALTLVDS_TX_component|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component                                                                                                                                                                                ; work         ;
;                   |lvds_tx_re92:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (10)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated                                                                                                                                                    ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|                                                                ; 477 (1)             ; 8 (0)        ; 0 (0)    ; 387 (10)   ; 435 (9)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 187 (1)                        ; 131 (1)            ; 308 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst                                                                                                                                                                                                       ; work         ;
;                |altera_tse_pcs_control:U_REG|                                                                                           ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)      ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 4 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG                                                                                                                                                                          ; work         ;
;                   |altera_tse_mdio_reg:U_REG|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG                                                                                                                                                ; work         ;
;                   |altera_tse_pcs_host_control:U_CTRL|                                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL                                                                                                                                       ; work         ;
;                |altera_tse_top_pcs:U_PCS|                                                                                               ; 472 (0)             ; 8 (0)        ; 0 (0)    ; 383 (0)    ; 420 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 186 (0)                        ; 128 (0)            ; 296 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS                                                                                                                                                                              ; work         ;
;                   |altera_tse_top_autoneg:U_AUTONEG|                                                                                    ; 129 (127)           ; 0 (0)        ; 0 (0)    ; 102 (100)  ; 113 (104)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 28 (24)            ; 90 (88)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG                                                                                                                                             ; work         ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_1                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_2                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3                                                                                                            ; work         ;
;                   |altera_tse_top_rx:U_RX|                                                                                              ; 235 (0)             ; 8 (0)        ; 0 (0)    ; 200 (2)    ; 193 (11)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 108 (0)                        ; 56 (6)             ; 140 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX                                                                                                                                                       ; work         ;
;                      |altera_tse_dec10b8b:U_DECOD|                                                                                      ; 129 (5)             ; 0 (0)        ; 0 (0)    ; 93 (5)     ; 88 (5)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 47 (4)                         ; 12 (2)             ; 83 (2)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD                                                                                                                           ; work         ;
;                         |altera_tse_align_sync:U_ALIGN|                                                                                 ; 68 (68)             ; 0 (0)        ; 0 (0)    ; 46 (46)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 7 (7)              ; 35 (35)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN                                                                                             ; work         ;
;                         |altera_tse_dec_func:U_DEC|                                                                                     ; 56 (56)             ; 0 (0)        ; 0 (0)    ; 44 (44)    ; 48 (48)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 3 (3)              ; 46 (46)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC                                                                                                 ; work         ;
;                      |altera_tse_rx_encapsulation:U_FRM|                                                                                ; 77 (71)             ; 8 (0)        ; 0 (0)    ; 90 (68)    ; 76 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 48 (47)                        ; 35 (24)            ; 42 (29)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altshift_taps:gmii_data_reg1_rtl_0|                                                                            ; 6 (0)               ; 8 (0)        ; 0 (0)    ; 22 (0)     ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 11 (0)             ; 13 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0                                                                                  ; work         ;
;                            |shift_taps_q0v:auto_generated|                                                                              ; 6 (4)               ; 8 (0)        ; 0 (0)    ; 22 (3)     ; 24 (2)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 11 (0)             ; 13 (3)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated                                                    ; work         ;
;                               |altsyncram_2s91:altsyncram4|                                                                             ; 0 (0)               ; 8 (8)        ; 0 (0)    ; 20 (20)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4                        ; work         ;
;                               |cntr_4lf:cntr1|                                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|cntr_4lf:cntr1                                     ; work         ;
;                      |altera_tse_rx_sync:U_SYNC|                                                                                        ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 3 (3)              ; 16 (16)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC                                                                                                                             ; work         ;
;                   |altera_tse_top_tx:U_TX|                                                                                              ; 108 (0)             ; 0 (0)        ; 0 (0)    ; 92 (17)    ; 114 (19)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 38 (0)                         ; 44 (10)            ; 72 (2)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX                                                                                                                                                       ; work         ;
;                      |altera_tse_enc8b10b:U_ENCOD|                                                                                      ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 19 (19)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 14 (14)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_enc8b10b:U_ENCOD                                                                                                                           ; work         ;
;                      |altera_tse_tx_encapsulation:U_FRM|                                                                                ; 87 (74)             ; 0 (0)        ; 0 (0)    ; 70 (56)    ; 84 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 31 (30)                        ; 34 (0)             ; 56 (44)                       ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_1                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_2|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_2                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_4|                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_5|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_5                                                                                    ; work         ;
;                         |altera_std_synchronizer_bundle:U_SYNC_3|                                                                       ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 45 (0)     ; 48 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 27 (0)             ; 21 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3                                                                             ; work         ;
;                            |altera_std_synchronizer:sync[0].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[10].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[11].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[12].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[12].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[13].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[13].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[14].u|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[14].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[15].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[15].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[1].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[2].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[3].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[4].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[5].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[6].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[7].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[8].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[9].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                           ; work         ;
;       |tse:\gx:3:GE|                                                                                                                    ; 534 (0)             ; 8 (0)        ; 0 (0)    ; 442 (0)    ; 550 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 191 (0)                        ; 199 (0)            ; 351 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altera_tse_pcs_pma:altera_tse_pcs_pma_inst|                                                                                   ; 534 (9)             ; 8 (0)        ; 0 (0)    ; 442 (14)   ; 550 (20)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 191 (1)                        ; 199 (17)           ; 351 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst                                                                                                                                                                                                                                                                  ; work         ;
;             |altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|                                                       ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)      ; 14 (12)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (3)              ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer                                                                                                                                                                                              ; work         ;
;                |altera_std_synchronizer:rx_locked_altera_std_synchronizer|                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|altera_std_synchronizer:rx_locked_altera_std_synchronizer                                                                                                                                    ; work         ;
;             |altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|                                                                         ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 40 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 36 (0)             ; 31 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx                                                                                                                                                                                                                ; work         ;
;                |altlvds_rx:ALTLVDS_RX_component|                                                                                        ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 40 (0)     ; 67 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 36 (0)             ; 31 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                                                ; work         ;
;                   |lvds_rx_qpv3:auto_generated|                                                                                         ; 37 (28)             ; 0 (0)        ; 0 (0)    ; 40 (35)    ; 67 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (5)                          ; 36 (36)            ; 31 (23)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated                                                                                                                                                    ; work         ;
;                      |accum_0tf:lock_cnt_accum53a|                                                                                      ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 5 (5)      ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a                                                                                                                        ; work         ;
;             |altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx                                                                                                                                                                                                                ; work         ;
;                |altlvds_tx:ALTLVDS_TX_component|                                                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (0)     ; 10 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (0)             ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component                                                                                                                                                                                ; work         ;
;                   |lvds_tx_re92:auto_generated|                                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 10 (10)    ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated                                                                                                                                                    ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                       ; work         ;
;             |altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|                                                                ; 477 (1)             ; 8 (0)        ; 0 (0)    ; 375 (10)   ; 435 (9)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 184 (1)                        ; 129 (1)            ; 309 (8)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst                                                                                                                                                                                                       ; work         ;
;                |altera_tse_pcs_control:U_REG|                                                                                           ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)      ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 4 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG                                                                                                                                                                          ; work         ;
;                   |altera_tse_mdio_reg:U_REG|                                                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG                                                                                                                                                ; work         ;
;                   |altera_tse_pcs_host_control:U_CTRL|                                                                                  ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL                                                                                                                                       ; work         ;
;                |altera_tse_top_pcs:U_PCS|                                                                                               ; 472 (0)             ; 8 (0)        ; 0 (0)    ; 371 (0)    ; 420 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 183 (0)                        ; 126 (0)            ; 297 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS                                                                                                                                                                              ; work         ;
;                   |altera_tse_top_autoneg:U_AUTONEG|                                                                                    ; 129 (127)           ; 0 (0)        ; 0 (0)    ; 96 (93)    ; 113 (104)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 38 (37)                        ; 29 (25)            ; 91 (90)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG                                                                                                                                             ; work         ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                 ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_1                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_2                                                                                                            ; work         ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                                                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3                                                                                                            ; work         ;
;                   |altera_tse_top_rx:U_RX|                                                                                              ; 235 (0)             ; 8 (0)        ; 0 (0)    ; 198 (4)    ; 193 (11)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 112 (0)                        ; 56 (8)             ; 138 (0)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX                                                                                                                                                       ; work         ;
;                      |altera_tse_dec10b8b:U_DECOD|                                                                                      ; 129 (5)             ; 0 (0)        ; 0 (0)    ; 93 (5)     ; 88 (5)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 53 (4)                         ; 15 (1)             ; 77 (2)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD                                                                                                                           ; work         ;
;                         |altera_tse_align_sync:U_ALIGN|                                                                                 ; 68 (68)             ; 0 (0)        ; 0 (0)    ; 50 (50)    ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 11 (11)            ; 28 (28)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN                                                                                             ; work         ;
;                         |altera_tse_dec_func:U_DEC|                                                                                     ; 56 (56)             ; 0 (0)        ; 0 (0)    ; 40 (40)    ; 48 (48)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 3 (3)              ; 47 (47)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC                                                                                                 ; work         ;
;                      |altera_tse_rx_encapsulation:U_FRM|                                                                                ; 77 (71)             ; 8 (0)        ; 0 (0)    ; 88 (66)    ; 76 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 46 (45)                        ; 29 (18)            ; 47 (34)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altshift_taps:gmii_data_reg1_rtl_0|                                                                            ; 6 (0)               ; 8 (0)        ; 0 (0)    ; 22 (0)     ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 11 (0)             ; 13 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0                                                                                  ; work         ;
;                            |shift_taps_q0v:auto_generated|                                                                              ; 6 (4)               ; 8 (0)        ; 0 (0)    ; 22 (3)     ; 24 (2)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 11 (0)             ; 13 (3)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated                                                    ; work         ;
;                               |altsyncram_2s91:altsyncram4|                                                                             ; 0 (0)               ; 8 (8)        ; 0 (0)    ; 20 (20)    ; 20 (20)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 9 (9)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4                        ; work         ;
;                               |cntr_4lf:cntr1|                                                                                          ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)      ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|cntr_4lf:cntr1                                     ; work         ;
;                      |altera_tse_rx_sync:U_SYNC|                                                                                        ; 29 (29)             ; 0 (0)        ; 0 (0)    ; 20 (20)    ; 18 (18)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 4 (4)              ; 16 (16)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC                                                                                                                             ; work         ;
;                   |altera_tse_top_tx:U_TX|                                                                                              ; 108 (0)             ; 0 (0)        ; 0 (0)    ; 86 (13)    ; 114 (19)                  ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 33 (0)                         ; 41 (11)            ; 75 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX                                                                                                                                                       ; work         ;
;                      |altera_tse_enc8b10b:U_ENCOD|                                                                                      ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 20 (20)    ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 1 (1)              ; 12 (12)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_enc8b10b:U_ENCOD                                                                                                                           ; work         ;
;                      |altera_tse_tx_encapsulation:U_FRM|                                                                                ; 87 (74)             ; 0 (0)        ; 0 (0)    ; 62 (49)    ; 84 (24)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 24 (21)                        ; 29 (0)             ; 63 (53)                       ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM                                                                                                                     ; work         ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_1                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_2|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_2                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_4|                                                                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4                                                                                    ; work         ;
;                         |altera_std_synchronizer:U_SYNC_5|                                                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_5                                                                                    ; work         ;
;                         |altera_std_synchronizer_bundle:U_SYNC_3|                                                                       ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 42 (0)     ; 48 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 22 (0)             ; 27 (0)                        ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3                                                                             ; work         ;
;                            |altera_std_synchronizer:sync[0].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[10].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[11].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[12].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (3)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[12].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[13].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[13].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[14].u|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[14].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[15].u|                                                                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[15].u                                          ; work         ;
;                            |altera_std_synchronizer:sync[1].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[2].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[3].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[4].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[5].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[6].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 4 (4)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[7].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 1 (1)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[8].u|                                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                           ; work         ;
;                            |altera_std_synchronizer:sync[9].u|                                                                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 3 (3)      ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 2 (2)                         ; |switch_top|transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+------------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                                   ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-----------+------------------------+--------+--------+-----------------+----------------------+
; Name         ; Pin Type ; D1 ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5        ; D5 Fine Delay Chain ; D6        ; D6 Fine Delay Chain ; D6 OE     ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-----------+------------------------+--------+--------+-----------------+----------------------+
; tx[0]        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[1]        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[2]        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[3]        ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; mdc[0]       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; mdc[1]       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; mdc[2]       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; mdc[3]       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rst          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; fan_ctrl     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 95 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; mdio[0]      ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; mdio[1]      ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; mdio[2]      ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; mdio[3]      ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps               ; --     ; --     ; --              ; --                   ;
; int[0]       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 95 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; int[1]       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; int[2]       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; int[3]       ; Bidir    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; reset_phy_in ; Input    ; -- ; --                  ; (0) 222 ps ; --          ; (7) 1849 ps ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; clk_100      ; Input    ; -- ; --                  ; (0) 201 ps ; (0) 81 ps   ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; reset_n      ; Input    ; -- ; --                  ; (0) 222 ps ; (7) 1849 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[0]        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[1]        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[2]        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[3]        ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[0](n)     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[1](n)     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[2](n)     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; tx[3](n)     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 96 ps ; (0) 0 ps            ; (0) 89 ps ; (0) 0 ps            ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[0](n)     ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[1](n)     ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[2](n)     ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
; rx[3](n)     ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --        ; --                  ; --        ; --                  ; --        ; --                     ; --     ; --     ; --              ; --                   ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+-----------+---------------------+-----------+---------------------+-----------+------------------------+--------+--------+-----------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; mdio[0]                                                                                                                                                                                                                               ;                   ;         ;
; mdio[1]                                                                                                                                                                                                                               ;                   ;         ;
; mdio[2]                                                                                                                                                                                                                               ;                   ;         ;
; mdio[3]                                                                                                                                                                                                                               ;                   ;         ;
; int[0]                                                                                                                                                                                                                                ;                   ;         ;
; int[1]                                                                                                                                                                                                                                ;                   ;         ;
; int[2]                                                                                                                                                                                                                                ;                   ;         ;
; int[3]                                                                                                                                                                                                                                ;                   ;         ;
; reset_phy_in                                                                                                                                                                                                                          ;                   ;         ;
;      - rst~output                                                                                                                                                                                                                     ; 1                 ; 7       ;
; clk_100                                                                                                                                                                                                                               ;                   ;         ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk                                                                                                                                                                      ; 0                 ; 0       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk                                                                                                                                                                      ; 0                 ; 0       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk                                                                                                                                                                      ; 0                 ; 0       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk                                                                                                                                                                      ; 0                 ; 0       ;
; reset_n                                                                                                                                                                                                                               ;                   ;         ;
;      - fan_cnt[19]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[18]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[17]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[16]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[15]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[14]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[13]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[12]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[11]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[10]                                                                                                                                                                                                                    ; 0                 ; 7       ;
;      - fan_cnt[9]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[8]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[7]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[6]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[5]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[4]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[3]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[2]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[1]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_cnt[0]                                                                                                                                                                                                                     ; 0                 ; 7       ;
;      - fan_ctrl~reg0                                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_ctrl[0]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_ctrl[1]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[0]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[1]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[2]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[3]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[4]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[5]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[6]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[7]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[8]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[9]                                                                                                                                                                                                  ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[10]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[11]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[12]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[13]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[14]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - switchcore:sw_core|tx_data[15]                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk                                                                                                                                                                      ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk                                                                                                                                                                      ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk                                                                                                                                                                      ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk                                                                                                                                                                      ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|rdreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|wrreq                                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a0                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_8d9:rdfull_reg|dffe10a[0]                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_brp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[4]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[3]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[2]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[1]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_dd9:rs_bwp|dffe11a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[1]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[5]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[0]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[2]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[3]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[4]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[8]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[7]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|clkdiv_cnt[6]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[0]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[1]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[2]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[3]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[5]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdptr_g[4]                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[0]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[1]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[2]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[3]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[5]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rs_dgwp_reg[4]                                                                                                       ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|rdstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|wrstate.modifyIFG                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a0                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_lsb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|rdemp_eq_comp_msb_aeb                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a1                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a3                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a5                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a4                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe14a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio~reg0                                                                                                                                                                     ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio~reg0                                                                                                                                                                     ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio~reg0                                                                                                                                                                     ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio~reg0                                                                                                                                                                     ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|mdio_control[12]                   ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|mdio_control[12]                   ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|mdio_control[12]                   ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|mdio_control[12]                   ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|parity6                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[0]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[1]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[2]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[3]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[5]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a[4]                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[5]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|state.idle                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_frame[0]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[1]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_frame[15]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[0]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[2]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_frame[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_frame[19]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[3]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|frame_cnt[4]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[5]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|state.idle                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_frame[0]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[1]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_frame[15]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[0]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[2]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_frame[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_frame[19]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[3]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|frame_cnt[4]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[5]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|state.idle                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[2]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[1]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_frame[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_frame[0]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[3]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_frame[15]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_frame[19]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[0]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|frame_cnt[4]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[5]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|state.idle                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_frame[0]                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[1]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_frame[15]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[0]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[2]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_frame[10]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_frame[19]                                                                                                                                                                ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[3]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|frame_cnt[4]                                                                                                                                                                  ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|reg_wr                    ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|reg_wr                    ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|reg_wr                    ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|reg_wr                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|start                                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|state.write                                                                                                                                                                   ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|state.accs                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|data_in[0]                                                                                                                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|data_in[15]                                                                                                                                                                              ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|reg_addr[4]                                                                                                                                                                              ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|state.write                                                                                                                                                                   ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|state.accs                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|state.write                                                                                                                                                                   ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|state.accs                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|state.write                                                                                                                                                                   ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|state.accs                                                                                                                                                                    ; 0                 ; 7       ;
;      - transceivers:GEx4|write                                                                                                                                                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_IDLE       ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_IDLE       ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_IDLE       ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_IDLE       ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|done                                                                                                                                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|state.go                                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|cmd_cnt[1]                                                                                                                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|cmd_cnt[0]                                                                                                                                                                               ; 0                 ; 7       ;
;      - transceivers:GEx4|pcs_setup_ok                                                                                                                                                                                                 ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_WAIT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_WAIT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_WAIT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_WAIT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|state.finished                                                                                                                                                                           ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE ; 0                 ; 7       ;
;      - transceivers:GEx4|phy_setup:setup_phy|state.wait_mdio                                                                                                                                                                          ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
;      - transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[1]                                                                        ; 0                 ; 7       ;
; rx[0]                                                                                                                                                                                                                                 ;                   ;         ;
; rx[1]                                                                                                                                                                                                                                 ;                   ;         ;
; rx[2]                                                                                                                                                                                                                                 ;                   ;         ;
; rx[3]                                                                                                                                                                                                                                 ;                   ;         ;
; rx[0](n)                                                                                                                                                                                                                              ;                   ;         ;
; rx[1](n)                                                                                                                                                                                                                              ;                   ;         ;
; rx[2](n)                                                                                                                                                                                                                              ;                   ;         ;
; rx[3](n)                                                                                                                                                                                                                              ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~4                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X114_Y34_N12 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y95_N125      ; 1059    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y95_N125      ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_100                                                                                                                                                                                                                                                                                                                                                    ; PIN_A21               ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk_100                                                                                                                                                                                                                                                                                                                                                    ; PIN_A21               ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                        ; MLABCELL_X52_Y95_N30  ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                        ; FF_X53_Y16_N31        ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                        ; FF_X53_Y16_N3         ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                        ; FF_X56_Y16_N29        ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                        ; FF_X56_Y16_N27        ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                        ; FF_X58_Y5_N15         ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                        ; FF_X58_Y5_N25         ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                        ; FF_X59_Y1_N39         ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                        ; FF_X59_Y1_N27         ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                     ; FF_X52_Y95_N11        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N30   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                                                                                                        ; FF_X46_Y69_N13        ; 86      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y71_N26  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y71_N36   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                      ; FF_X46_Y69_N1         ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                     ; FF_X47_Y71_N37        ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X48_Y71_N38   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y71_N16   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y69_N0    ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y71_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y71_N22   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                                                                                                                                                    ; PIN_AH5               ; 568     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X50_Y72_N7         ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X48_Y73_N16   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; MLABCELL_X50_Y72_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X47_Y69_N13        ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X46_Y72_N28   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                           ; MLABCELL_X47_Y72_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                           ; MLABCELL_X47_Y72_N24  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                             ; FF_X48_Y69_N29        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                             ; MLABCELL_X47_Y69_N28  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                             ; MLABCELL_X50_Y69_N34  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X46_Y73_N4    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; MLABCELL_X50_Y72_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                    ; MLABCELL_X47_Y72_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; MLABCELL_X47_Y72_N20  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X46_Y72_N0    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1 ; LABCELL_X46_Y72_N2    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X47_Y72_N1         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X47_Y73_N27        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X47_Y72_N19        ; 72      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]        ; FF_X47_Y72_N11        ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X47_Y73_N38  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X47_Y73_N11        ; 64      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X46_Y72_N32   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                                                                                      ; MLABCELL_X55_Y67_N32  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                                                                                      ; MLABCELL_X55_Y67_N34  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X53_Y68_N13        ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X55_Y65_N9         ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X51_Y72_N6    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X55_Y67_N18  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; LABCELL_X51_Y72_N18   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X51_Y72_N16   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X53_Y68_N11        ; 845     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X52_Y69_N22  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                              ; LABCELL_X51_Y72_N34   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]~1                                                                                                                                                                                        ; LABCELL_X56_Y65_N6    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X55_Y64_N36  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X55_Y64_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X56_Y64_N2    ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; LABCELL_X53_Y68_N36   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X53_Y68_N28   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|cout_actual                                                                 ; LABCELL_X56_Y62_N4    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_edi:auto_generated|cout_actual                                                                                ; MLABCELL_X52_Y68_N18  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                                                                                   ; LABCELL_X53_Y68_N16   ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X53_Y68_N30   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X56_Y62_N10   ; 183     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X56_Y62_N16   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X53_Y68_N18   ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; LABCELL_X53_Y68_N2    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; LABCELL_X53_Y68_N26   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                             ; MLABCELL_X52_Y71_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; MLABCELL_X52_Y71_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; MLABCELL_X52_Y69_N0   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                                  ; LABCELL_X51_Y72_N30   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]~0                                                                                                                                                                                                                           ; LABCELL_X51_Y72_N12   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X52_Y69_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; LABCELL_X53_Y68_N6    ; 574     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X55_Y58_N21        ; 51      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X50_Y60_N12  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; MLABCELL_X55_Y58_N26  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X64_Y51_N21        ; 51      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X60_Y51_N30  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; LABCELL_X64_Y51_N20   ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X48_Y52_N13        ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X50_Y50_N2   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; LABCELL_X48_Y52_N0    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X58_Y49_N1         ; 51      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X60_Y48_N18  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; MLABCELL_X58_Y49_N0   ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X35_Y58_N5         ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X47_Y56_N2   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; MLABCELL_X35_Y58_N34  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X68_Y57_N35        ; 51      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; LABCELL_X64_Y58_N8    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; MLABCELL_X68_Y60_N14  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X51_Y51_N15        ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; LABCELL_X51_Y49_N30   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; MLABCELL_X52_Y51_N12  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|dffpipe_3dc:wraclr|dffe16a[0]                                                                                                                                                                                                                    ; FF_X67_Y52_N17        ; 51      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                    ; MLABCELL_X60_Y50_N34  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                    ; LABCELL_X61_Y53_N38   ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                         ; PLL_T1                ; 2785    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                         ; PLL_T1                ; 26      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|Equal0~1                                                                                                                                                                                                                                                                                                  ; MLABCELL_X66_Y60_N34  ; 13      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk                                                                                                                                                                                                                                                                                                  ; FF_X66_Y60_N27        ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_frame[16]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X114_Y43_N34 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|state.idle                                                                                                                                                                                                                                                                                                ; FF_X115_Y43_N1        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk                                                                                                                                                                                                                                                                                                  ; FF_X64_Y60_N17        ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_frame[16]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X114_Y42_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|state.idle                                                                                                                                                                                                                                                                                                ; FF_X114_Y42_N35       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk                                                                                                                                                                                                                                                                                                  ; FF_X73_Y60_N29        ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_frame[16]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X112_Y43_N32  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|state.idle                                                                                                                                                                                                                                                                                                ; FF_X112_Y43_N9        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk                                                                                                                                                                                                                                                                                                  ; FF_X66_Y60_N39        ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_frame[16]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X114_Y47_N34 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|state.idle                                                                                                                                                                                                                                                                                                ; FF_X114_Y47_N17       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|state.go                                                                                                                                                                                                                                                                                                             ; FF_X115_Y43_N27       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~1                                                                                                                                                                ; MLABCELL_X4_Y58_N26   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~2                                                                                                                                                                ; MLABCELL_X4_Y58_N14   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~3                                                                                                                                                                ; MLABCELL_X4_Y58_N32   ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_cella[7]~1                                                                                                                         ; MLABCELL_X15_Y58_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_out_reg54a                                                                                                                                                    ; FF_X15_Y58_N19        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                                                                                                                                                    ; SERDESRX_X0_Y60_N125  ; 457     ; Clock                      ; yes    ; Periphery Clock      ; PCLK17           ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X18_Y63_N25        ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X21_Y56_N23        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                    ; FF_X40_Y57_N29        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_ability_out[7]~1                                                                                                                                         ; MLABCELL_X43_Y57_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_sync_cnt[9]~0                                                                                                                                            ; MLABCELL_X40_Y57_N22  ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[1]~1                                                                                                                                             ; MLABCELL_X40_Y57_N26  ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[1]~2                                                                                                                                             ; MLABCELL_X40_Y57_N34  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[1]~0                                                                                                                                         ; LABCELL_X38_Y57_N2    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[1]~1                                                                                                                                         ; LABCELL_X38_Y57_N36   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[1]~2                                                                                                                                         ; MLABCELL_X40_Y57_N36  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_match_reg[11]~0                                                                                                                                          ; LABCELL_X41_Y57_N36   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|state.STM_TYP_AUTONEG_ENA                                                                                                                                   ; FF_X37_Y57_N27        ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|align_det[3]~3                                                                                              ; LABCELL_X29_Y57_N32   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[0]~6                                                                                               ; LABCELL_X29_Y56_N18   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CC~0                                                                                                           ; MLABCELL_X37_Y56_N34  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CD~0                                                                                                           ; MLABCELL_X37_Y56_N38  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC|sync_acqurd                                                                                                                                 ; FF_X36_Y58_N7         ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4|dreg[1]                                                                                            ; FF_X47_Y62_N3         ; 23      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|always0~0                                                                                                                                                                                                             ; MLABCELL_X45_Y57_N20  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~1                                                                                                                                                                ; MLABCELL_X9_Y61_N22   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~2                                                                                                                                                                ; MLABCELL_X9_Y61_N32   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~3                                                                                                                                                                ; MLABCELL_X9_Y61_N30   ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_cella[7]~1                                                                                                                         ; LABCELL_X10_Y61_N36   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_out_reg54a                                                                                                                                                    ; FF_X10_Y61_N39        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                                                                                                                                                    ; SERDESRX_X0_Y65_N125  ; 457     ; Clock                      ; yes    ; Periphery Clock      ; PCLK14           ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X58_Y63_N27        ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X26_Y60_N37        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                    ; FF_X34_Y60_N17        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_ability_out[7]~1                                                                                                                                         ; MLABCELL_X35_Y60_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_sync_cnt[15]~0                                                                                                                                           ; LABCELL_X34_Y60_N18   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[6]~1                                                                                                                                             ; LABCELL_X34_Y60_N8    ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[6]~2                                                                                                                                             ; LABCELL_X34_Y60_N6    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[5]~0                                                                                                                                         ; MLABCELL_X33_Y60_N18  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[5]~1                                                                                                                                         ; MLABCELL_X33_Y60_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[5]~2                                                                                                                                         ; LABCELL_X34_Y60_N2    ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_match_reg[10]~0                                                                                                                                          ; LABCELL_X31_Y60_N0    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|state.STM_TYP_AUTONEG_ENA                                                                                                                                   ; FF_X36_Y60_N31        ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|align_det[1]~3                                                                                              ; MLABCELL_X20_Y62_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[1]~6                                                                                               ; LABCELL_X18_Y60_N8    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CC~0                                                                                                           ; MLABCELL_X33_Y62_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CD~0                                                                                                           ; MLABCELL_X33_Y62_N26  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC|sync_acqurd                                                                                                                                 ; FF_X36_Y61_N27        ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4|dreg[1]                                                                                            ; FF_X59_Y59_N19        ; 23      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|always0~0                                                                                                                                                                                                             ; LABCELL_X44_Y60_N2    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~1                                                                                                                                                                ; LABCELL_X8_Y65_N28    ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~2                                                                                                                                                                ; LABCELL_X8_Y65_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~3                                                                                                                                                                ; LABCELL_X8_Y65_N36    ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_cella[7]~1                                                                                                                         ; MLABCELL_X7_Y66_N16   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_out_reg54a                                                                                                                                                    ; FF_X7_Y66_N19         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                                                                                                                                                    ; SERDESRX_X0_Y67_N125  ; 457     ; Clock                      ; yes    ; Periphery Clock      ; PCLK13           ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X14_Y62_N35        ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X10_Y60_N23        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                    ; FF_X12_Y59_N29        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_ability_out[7]~1                                                                                                                                         ; MLABCELL_X11_Y59_N38  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_sync_cnt[5]~0                                                                                                                                            ; LABCELL_X12_Y59_N28   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[8]~1                                                                                                                                             ; LABCELL_X12_Y59_N36   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[8]~2                                                                                                                                             ; LABCELL_X12_Y59_N24   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[11]~0                                                                                                                                        ; MLABCELL_X13_Y60_N8   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[11]~1                                                                                                                                        ; MLABCELL_X13_Y60_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[11]~2                                                                                                                                        ; LABCELL_X12_Y59_N22   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_match_reg[5]~0                                                                                                                                           ; MLABCELL_X13_Y59_N24  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|state.STM_TYP_AUTONEG_ENA                                                                                                                                   ; FF_X11_Y59_N35        ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|align_det[2]~3                                                                                              ; LABCELL_X2_Y63_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[0]~6                                                                                               ; LABCELL_X5_Y62_N38    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CC~0                                                                                                           ; LABCELL_X10_Y58_N36   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CD~0                                                                                                           ; MLABCELL_X9_Y58_N22   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC|sync_acqurd                                                                                                                                 ; FF_X7_Y59_N3          ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4|dreg[1]                                                                                            ; FF_X16_Y61_N31        ; 23      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|always0~0                                                                                                                                                                                                             ; MLABCELL_X15_Y59_N4   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~1                                                                                                                                                                ; MLABCELL_X4_Y68_N34   ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~2                                                                                                                                                                ; MLABCELL_X4_Y68_N12   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|_~3                                                                                                                                                                ; MLABCELL_X4_Y68_N8    ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_cella[7]~1                                                                                                                         ; LABCELL_X14_Y65_N36   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_out_reg54a                                                                                                                                                    ; FF_X14_Y65_N39        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                                                                                                                                                                ; PLL_L3                ; 8       ; Clock                      ; yes    ; DIFFIOCLK            ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK2                                                                                                                                                           ; PLL_L3                ; 40      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                                                                                                                                                    ; SERDESRX_X0_Y68_N125  ; 457     ; Clock                      ; yes    ; Periphery Clock      ; PCLK12           ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X30_Y61_N17        ; 24      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_reset_synchronizer_chain[0]                                                                                                                                                                                                    ; FF_X21_Y65_N11        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                    ; FF_X36_Y51_N27        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_ability_out[8]~1                                                                                                                                         ; MLABCELL_X35_Y51_N38  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_sync_cnt[14]~0                                                                                                                                           ; LABCELL_X36_Y51_N36   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[4]~1                                                                                                                                             ; LABCELL_X36_Y51_N28   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|link_timer[4]~2                                                                                                                                             ; LABCELL_X36_Y51_N34   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[0]~0                                                                                                                                         ; MLABCELL_X37_Y51_N16  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[0]~1                                                                                                                                         ; MLABCELL_X37_Y51_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_ability_reg[0]~2                                                                                                                                         ; LABCELL_X36_Y51_N22   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|rx_match_reg[0]~0                                                                                                                                           ; LABCELL_X38_Y51_N16   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|state.STM_TYP_AUTONEG_ENA                                                                                                                                   ; FF_X34_Y51_N35        ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|align_det[2]~3                                                                                              ; MLABCELL_X23_Y63_N34  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[0]~6                                                                                               ; MLABCELL_X25_Y60_N2   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CC~0                                                                                                           ; MLABCELL_X35_Y55_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|nextstate.STM_TYP_AN_CD~0                                                                                                           ; LABCELL_X36_Y55_N28   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_sync:U_SYNC|sync_acqurd                                                                                                                                 ; FF_X31_Y54_N1         ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_tx:U_TX|altera_tse_tx_encapsulation:U_FRM|altera_std_synchronizer:U_SYNC_4|dreg[1]                                                                                            ; FF_X45_Y55_N3         ; 23      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|always0~0                                                                                                                                                                                                             ; LABCELL_X41_Y53_N22   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                      ; Location             ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                              ; JTAG_X0_Y95_N125     ; 1059    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_100                                                                                                                                                                                                                   ; PIN_A21              ; 18      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                       ; MLABCELL_X52_Y95_N30 ; 17      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                       ; FF_X59_Y1_N27        ; 20      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                     ; FF_X53_Y68_N11       ; 845     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                        ; PLL_T1               ; 2785    ; 51                                   ; Global Clock         ; GCLK15           ; --                        ;
; transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                        ; PLL_T1               ; 26      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk                                                                                                                                                                 ; FF_X66_Y60_N27       ; 15      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk                                                                                                                                                                 ; FF_X64_Y60_N17       ; 14      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk                                                                                                                                                                 ; FF_X73_Y60_N29       ; 14      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk                                                                                                                                                                 ; FF_X66_Y60_N39       ; 14      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                   ; SERDESRX_X0_Y60_N125 ; 457     ; 0                                    ; Periphery Clock      ; PCLK17           ; --                        ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|outclk ; CLKCTRL_G3           ; 40      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                   ; SERDESRX_X0_Y65_N125 ; 457     ; 0                                    ; Periphery Clock      ; PCLK14           ; --                        ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                   ; SERDESRX_X0_Y67_N125 ; 457     ; 0                                    ; Periphery Clock      ; PCLK13           ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll                               ; PLL_L3               ; 8       ; 0                                    ; DIFFIOCLK            ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1                          ; PLL_L3               ; 8       ; 0                                    ; DIFFIOCLK            ; --               ; --                        ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK                   ; SERDESRX_X0_Y68_N125 ; 457     ; 0                                    ; Periphery Clock      ; PCLK12           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 574     ;
; reset_n~input                                                                                                                 ; 568     ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+-------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location                                                                                       ; Duty Cycle Dependency ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+-------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 184          ; 256          ; 184          ; yes                    ; no                      ; yes                    ; no                      ; 47104 ; 256                         ; 184                         ; 256                         ; 184                         ; 47104               ; 6          ; 0            ; 0          ; None ; M9K_X62_Y57_N0, M9K_X57_Y58_N0, M9K_X62_Y58_N0, M9K_X57_Y54_N0, M9K_X62_Y55_N0, M9K_X57_Y56_N0 ; on                    ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X49_Y57_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
; transceivers:GEx4|clk_decoup:\decoup:0:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y51_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Unsupported Port Usage               ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X49_Y52_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
; transceivers:GEx4|clk_decoup:\decoup:1:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y52_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Unsupported Port Usage               ;
; transceivers:GEx4|clk_decoup:\decoup:2:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X42_Y56_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
; transceivers:GEx4|clk_decoup:\decoup:2:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y59_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Unsupported Port Usage               ;
; transceivers:GEx4|clk_decoup:\decoup:3:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X49_Y51_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
; transceivers:GEx4|clk_decoup:\decoup:3:tx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 288   ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 1          ; 0            ; 0          ; None ; M9K_X57_Y53_N0                                                                                 ; on                    ; Don't care           ; New data        ; New data        ; No - Unsupported Port Usage               ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; --           ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0          ; 0            ; 8          ; None ; LAB_X40_Y54_N0                                                                                 ;                       ;                      ;                 ;                 ;                                           ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; --           ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0          ; 0            ; 8          ; None ; LAB_X43_Y60_N0                                                                                 ;                       ;                      ;                 ;                 ;                                           ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; --           ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0          ; 0            ; 8          ; None ; LAB_X17_Y58_N0                                                                                 ;                       ;                      ;                 ;                 ;                                           ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_rx_encapsulation:U_FRM|altshift_taps:gmii_data_reg1_rtl_0|shift_taps_q0v:auto_generated|altsyncram_2s91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; --           ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32    ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 0          ; 0            ; 8          ; None ; LAB_X40_Y53_N0                                                                                 ;                       ;                      ;                 ;                 ;                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------------------------------------------------------------------------------------+-----------------------+----------------------+-----------------+-----------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+----------------------------------------------+---------------------------+
; Routing Resource Type                        ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 8,232 / 696,780 ( 1 % )   ;
; C12 interconnects                            ; 76 / 25,466 ( < 1 % )     ;
; C4 interconnects                             ; 2,831 / 471,240 ( < 1 % ) ;
; DIFFIOCLKs                                   ; 2 / 32 ( 6 % )            ;
; DQS I/O configuration shift register outputs ; 0 / 104 ( 0 % )           ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )           ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )            ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )           ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )            ;
; Direct links                                 ; 1,837 / 696,780 ( < 1 % ) ;
; GXB block output buffers                     ; 0 / 8,740 ( 0 % )         ;
; Global clocks                                ; 12 / 16 ( 75 % )          ;
; I/O clock divider clock outputs              ; 0 / 104 ( 0 % )           ;
; I/O configuration shift register outputs     ; 0 / 624 ( 0 % )           ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PCLK controls                 ; 0 / 134 ( 0 % )           ;
; Interquad TXRX PCSRX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PCSTX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )            ;
; Interquad TXRX clocks                        ; 0 / 96 ( 0 % )            ;
; Interquad clock inputs                       ; 0 / 88 ( 0 % )            ;
; Interquad clock outputs                      ; 0 / 12 ( 0 % )            ;
; Interquad clocks                             ; 0 / 48 ( 0 % )            ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )            ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )            ;
; Interquad global clock MUXs                  ; 0 / 8 ( 0 % )             ;
; Interquad quadrant clock MUXs                ; 0 / 16 ( 0 % )            ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )             ;
; Local interconnects                          ; 3,492 / 182,400 ( 2 % )   ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )           ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )            ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 1 / 8 ( 13 % )            ;
; PLL_RX_TX_SCLOCKs                            ; 1 / 8 ( 13 % )            ;
; Periphery clocks                             ; 8 / 176 ( 5 % )           ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 161 / 26,410 ( < 1 % )    ;
; R20/C12 interconnect drivers                 ; 203 / 45,220 ( < 1 % )    ;
; R4 interconnects                             ; 6,069 / 794,580 ( < 1 % ) ;
; Spine clocks                                 ; 36 / 416 ( 9 % )          ;
+----------------------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.82) ; Number of LABs  (Total = 520) ;
+----------------------------------+-------------------------------+
; 1                                ; 45                            ;
; 2                                ; 26                            ;
; 3                                ; 17                            ;
; 4                                ; 14                            ;
; 5                                ; 13                            ;
; 6                                ; 22                            ;
; 7                                ; 18                            ;
; 8                                ; 34                            ;
; 9                                ; 44                            ;
; 10                               ; 287                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 520) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 230                           ;
; 1 Clock                            ; 393                           ;
; 1 Clock enable                     ; 136                           ;
; 1 Sync. clear                      ; 62                            ;
; 1 Sync. load                       ; 28                            ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 16                            ;
; 2 Clocks                           ; 98                            ;
; 3 Clock enables                    ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.23) ; Number of LABs  (Total = 520) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 22                            ;
; 2                                            ; 22                            ;
; 3                                            ; 10                            ;
; 4                                            ; 18                            ;
; 5                                            ; 3                             ;
; 6                                            ; 9                             ;
; 7                                            ; 4                             ;
; 8                                            ; 13                            ;
; 9                                            ; 7                             ;
; 10                                           ; 11                            ;
; 11                                           ; 10                            ;
; 12                                           ; 14                            ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 10                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 10                            ;
; 20                                           ; 13                            ;
; 21                                           ; 7                             ;
; 22                                           ; 24                            ;
; 23                                           ; 14                            ;
; 24                                           ; 20                            ;
; 25                                           ; 12                            ;
; 26                                           ; 16                            ;
; 27                                           ; 22                            ;
; 28                                           ; 23                            ;
; 29                                           ; 27                            ;
; 30                                           ; 36                            ;
; 31                                           ; 20                            ;
; 32                                           ; 20                            ;
; 33                                           ; 18                            ;
; 34                                           ; 19                            ;
; 35                                           ; 16                            ;
; 36                                           ; 8                             ;
; 37                                           ; 2                             ;
; 38                                           ; 3                             ;
; 39                                           ; 2                             ;
; 40                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.34) ; Number of LABs  (Total = 520) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 74                            ;
; 2                                               ; 53                            ;
; 3                                               ; 50                            ;
; 4                                               ; 62                            ;
; 5                                               ; 41                            ;
; 6                                               ; 32                            ;
; 7                                               ; 21                            ;
; 8                                               ; 34                            ;
; 9                                               ; 25                            ;
; 10                                              ; 26                            ;
; 11                                              ; 20                            ;
; 12                                              ; 12                            ;
; 13                                              ; 14                            ;
; 14                                              ; 8                             ;
; 15                                              ; 10                            ;
; 16                                              ; 7                             ;
; 17                                              ; 6                             ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 5                             ;
; 21                                              ; 1                             ;
; 22                                              ; 8                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.35) ; Number of LABs  (Total = 520) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 34                            ;
; 3                                            ; 47                            ;
; 4                                            ; 29                            ;
; 5                                            ; 26                            ;
; 6                                            ; 35                            ;
; 7                                            ; 25                            ;
; 8                                            ; 15                            ;
; 9                                            ; 23                            ;
; 10                                           ; 21                            ;
; 11                                           ; 26                            ;
; 12                                           ; 21                            ;
; 13                                           ; 22                            ;
; 14                                           ; 21                            ;
; 15                                           ; 15                            ;
; 16                                           ; 16                            ;
; 17                                           ; 16                            ;
; 18                                           ; 11                            ;
; 19                                           ; 5                             ;
; 20                                           ; 16                            ;
; 21                                           ; 12                            ;
; 22                                           ; 6                             ;
; 23                                           ; 10                            ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 6                             ;
; 30                                           ; 4                             ;
; 31                                           ; 5                             ;
; 32                                           ; 1                             ;
; 33                                           ; 1                             ;
; 34                                           ; 3                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------------+
; Fitter HSLP Summary                                                           ;
+--------------------------------------------------------+---------------+------+
; Resource                                               ; Usage         ; %    ;
+--------------------------------------------------------+---------------+------+
;                                                        ;               ;      ;
; Programmable power technology high-speed tiles         ; 181 / 5,978   ; 3 %  ;
; Programmable power technology low-power tiles          ; 5,797 / 5,978 ; 97 % ;
;     -- low-power tiles that are used by the design     ; 471 / 5,797   ; 8 %  ;
;     -- unused tiles (low-power)                        ; 5,326 / 5,797 ; 92 % ;
;                                                        ;               ;      ;
; Programmable power technology high-speed LAB tiles     ; 167 / 4,560   ; 4 %  ;
; Programmable power technology low-power LAB tiles      ; 4,393 / 4,560 ; 96 % ;
;     -- low-power LAB tiles that are used by the design ; 471 / 4,393   ; 11 % ;
;     -- unused LAB tiles (low-power)                    ; 3,922 / 4,393 ; 89 % ;
;                                                        ;               ;      ;
+--------------------------------------------------------+---------------+------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 33           ; 0            ; 33           ; 0            ; 0            ; 38        ; 33           ; 0            ; 38        ; 38        ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 4            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31           ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 5            ; 38           ; 5            ; 38           ; 38           ; 0         ; 5            ; 38           ; 0         ; 0         ; 38           ; 24           ; 38           ; 38           ; 38           ; 38           ; 24           ; 38           ; 38           ; 38           ; 34           ; 24           ; 38           ; 38           ; 38           ; 38           ; 38           ; 7            ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; tx[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdc[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdc[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdc[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdc[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rst                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; fan_ctrl              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdio[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdio[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdio[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; mdio[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; int[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; int[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; int[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; int[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; reset_phy_in          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_100               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rx[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[0](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[1](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[2](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; tx[3](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[0](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[1](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[2](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; rx[3](n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; clk125              ; clk125               ; 538.7             ;
; altera_reserved_tck ; altera_reserved_tck  ; 148.9             ;
; clk_100,clk125      ; clk125               ; 15.1              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                      ; Destination Register                                                                                                                                                                                                                                                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                                                                                                                                                ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_d[2]~reg0                                                                                                                                                                                      ; 6.269             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                                                                                                                                                ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 6.252             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                                                                                                                                                ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 6.146             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_mdio_reg:U_REG|an_enable                                                                                                                                                ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 5.412             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_done                                                                                                                                               ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_d[2]~reg0                                                                                                                                                                                      ; 3.353             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_done                                                                                                                                               ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 3.126             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_done                                                                                                                                               ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 3.073             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_autoneg:U_AUTONEG|an_done                                                                                                                                               ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|gmii_rx_dv~reg0                                                                                                                                                                                        ; 2.706             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[0]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[0]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[1]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[1]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[2]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[2]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[3]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[3]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[5]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[5]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[6]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[6]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[8]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[8]                                                                                                                                            ; 2.053             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[3]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[3]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[6]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[6]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[1]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[1]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[3]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[3]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[4]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[4]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[5]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[5]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[8]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[8]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[9]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[9]                                                                                                                                            ; 2.042             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[2]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[2]                                                                                                                                            ; 2.038             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[1]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[1]                                                                                                                                            ; 2.038             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[3]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[3]                                                                                                                                            ; 2.038             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[5]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[5]                                                                                                                                            ; 2.038             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[8]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[8]                                                                                                                                            ; 2.038             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[9]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[9]                                                                                                                                            ; 1.997             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[0]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[0]                                                                                                                                            ; 1.979             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[7]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[7]                                                                                                                                            ; 1.979             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[5]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[5]                                                                                                                                            ; 1.979             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset                                                                                                                                                                                               ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                 ; 1.910             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[6]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[6]                                                                                                                                            ; 1.909             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[8]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[8]                                                                                                                                            ; 1.902             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[1]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[1]                                                                                                                                            ; 1.869             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[2]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[2]                                                                                                                                            ; 1.729             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset                                                                                                                                                                                               ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                 ; 1.652             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[4]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[4]                                                                                                                                            ; 1.643             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[7]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[7]                                                                                                                                            ; 1.617             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset                                                                                                                                                                                               ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                 ; 1.616             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_lvds_reset_sequencer:the_altera_tse_lvds_reset_sequencer|rx_reset                                                                                                                                                                                               ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                 ; 1.568             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[4]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[4]                                                                                                                                            ; 1.214             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[9]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[9]                                                                                                                                            ; 1.214             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[0]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[0]                                                                                                                                            ; 1.164             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[9]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[9]                                                                                                                                            ; 1.081             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[4]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[4]                                                                                                                                            ; 1.016             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[7]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[7]                                                                                                                                            ; 0.979             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                          ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.853             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[0]                                                                                                                                          ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.853             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                          ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.761             ;
; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[0]                                                                                                                                          ; transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.761             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[6]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[6]                                                                                                                                            ; 0.726             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                          ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pad_regr1a[1]                                                                                                                                       ; 0.721             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[0]                                                                                                                                          ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pad_regr1a[1]                                                                                                                                       ; 0.721             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[2]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[2]                                                                                                                                            ; 0.684             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[0]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[0]                                                                                                                                            ; 0.620             ;
; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|tbi_tx_d_flip[7]                                                                                                                                                                                                                                                           ; transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|txreg[7]                                                                                                                                            ; 0.619             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[1]                                                                                                                                          ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.548             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|lock_state_mc55a[0]                                                                                                                                          ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|accum_0tf:lock_cnt_accum53a|acc_ffa[0]                                                                                                              ; 0.548             ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                 ; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a2~porta_address_reg0                                                                                                                                                                          ; 0.381             ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                 ; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a2~porta_address_reg0                                                                                                                                                                          ; 0.381             ;
; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                 ; transceivers:GEx4|clk_decoup:\decoup:1:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a2~porta_address_reg0                                                                                                                                                                          ; 0.381             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|counter_reg_bit[4]                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[183]                                                                                                      ; 0.327             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|counter_reg_bit[6]                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[183]                                                                                                      ; 0.314             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                                   ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][38]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a38~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a40~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][42]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a42~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][45]                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a45~porta_datain_reg0                                                                                                                  ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][110]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a110~porta_datain_reg0                                                                                                                 ; 0.286             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][104]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a104~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][172]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a172~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][174]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a174~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][175]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a175~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][176]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a176~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][178]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nc84:auto_generated|ram_block1a178~porta_datain_reg0                                                                                                                 ; 0.272             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                           ; 0.267             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[8]                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC|rd_out_3b_posx                                                                                   ; 0.263             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|din_reg[4]                                                                                            ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[5]                                                                                  ; 0.262             ;
; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|a_graycounter_n27:rdptr_g1p|counter5a2                                                                                                                                                                                                     ; transceivers:GEx4|clk_decoup:\decoup:0:rx|clksync:fifo|dcfifo:dcfifo_component|dcfifo_8c02:auto_generated|altsyncram_f7d1:fifo_ram|ram_block9a8~portb_address_reg0                                                                                                                                                                          ; 0.261             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg        ; 0.253             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg        ; 0.253             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg        ; 0.253             ;
; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_align_sync:U_ALIGN|dout_int[4]                                                                                           ; transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_top_pcs:U_PCS|altera_tse_top_rx:U_RX|altera_tse_dec10b8b:U_DECOD|altera_tse_dec_func:U_DEC|kout_3b_pos                                                                                      ; 0.247             ;
; transceivers:GEx4|phy_setup:setup_phy|cmd_cnt[0]                                                                                                                                                                                                                                                                                                     ; transceivers:GEx4|phy_setup:setup_phy|data_in[0]                                                                                                                                                                                                                                                                                            ; 0.239             ;
; transceivers:GEx4|phy_setup:setup_phy|cmd_cnt[1]                                                                                                                                                                                                                                                                                                     ; transceivers:GEx4|phy_setup:setup_phy|data_in[0]                                                                                                                                                                                                                                                                                            ; 0.238             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|counter_reg_bit[7]                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[183]                                                                                                      ; 0.237             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|counter_reg_bit[5]                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[183]                                                                                                      ; 0.237             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_6fi:auto_generated|counter_reg_bit[3]                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[183]                                                                                                      ; 0.237             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                    ; 0.236             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                    ; 0.236             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                    ; 0.236             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                    ; 0.236             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                             ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                    ; 0.236             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4] ; 0.236             ;
; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_IDLE                                                                                                                             ; transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_top_1000_base_x:altera_tse_top_1000_base_x_inst|altera_tse_pcs_control:U_REG|altera_tse_pcs_host_control:U_CTRL|state.STM_TYPE_NEXT_CYCLE                                                                                                              ; 0.235             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4SGX230KF40C2 for design "test3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-400 ps) for transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK2 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-400 ps) for transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK2 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-400 ps) for transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK2 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll~CLK2 port File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines. File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines. File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines. File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
Critical Warning (21214): Placement of some of the LVDS pin or pins  related to the instance "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]" may not comply to the existing ALTLVDS DPA mode (with or without Soft CDR) pin restriction guidelines. File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4SGX180KF40C2 is compatible
    Info (176445): Device EP4SGX290KF40C2 is compatible
    Info (176445): Device EP4SGX360KF40C2 is compatible
    Info (176445): Device EP4SGX530KH40C2 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location W30
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 8 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "tx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx[0](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 9
    Warning (176118): Pin "tx[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx[1](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 9
    Warning (176118): Pin "tx[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx[2](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 9
    Warning (176118): Pin "tx[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "tx[3](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 9
    Warning (176118): Pin "rx[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx[0](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 10
    Warning (176118): Pin "rx[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx[1](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 10
    Warning (176118): Pin "rx[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx[2](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 10
    Warning (176118): Pin "rx[3]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "rx[3](n)" File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 10
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_tx_re92.tdf Line: 49
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (176131): Successfully merged LVDS PLL transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll and LVDS PLL transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (176449): Merged following Clock Control Blocks
    Info (176450): Merged Clock Control Block transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 with transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 File: M:/FPGADESIGN/Switch/db/altclkctrl_30a.tdf Line: 32
    Info (176450): Merged Clock Control Block transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 with transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 File: M:/FPGADESIGN/Switch/db/altclkctrl_30a.tdf Line: 32
    Info (176450): Merged Clock Control Block transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 with transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 File: M:/FPGADESIGN/Switch/db/altclkctrl_30a.tdf Line: 32
Info (15535): Implemented PLL "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" as Left/Right PLL type File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -180 degrees (-400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 288 degrees (6400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK1 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-400 ps) for transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK2 port File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (15535): Implemented PLL "transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|pll1" as Top/Bottom PLL type File: M:/FPGADESIGN/Switch/db/clkgen_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 5, clock division of 4, and phase shift of 0 degrees (0 ps) for transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0] port File: M:/FPGADESIGN/Switch/db/clkgen_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[1] port File: M:/FPGADESIGN/Switch/db/clkgen_altpll.v Line: 46
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_8c02
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe12|dffe13a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'test3.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at test3.sdc(104): *ws_dgrp|dffpipe_fd9:dffpipe19|dffe20a* could not be matched with a keeper File: M:/FPGADESIGN/Switch/test3.sdc Line: 104
Warning (332049): Ignored set_false_path at test3.sdc(104): Argument <to> is an empty collection File: M:/FPGADESIGN/Switch/test3.sdc Line: 104
    Info (332050): set_false_path -from [get_keepers {*rdptr_g*}] -to [get_keepers {*ws_dgrp|dffpipe_fd9:dffpipe19|dffe20a*}] File: M:/FPGADESIGN/Switch/test3.sdc Line: 104
Warning (332174): Ignored filter at test3.sdc(105): *rs_dgwp|dffpipe_ed9:dffpipe14|dffe15a* could not be matched with a keeper File: M:/FPGADESIGN/Switch/test3.sdc Line: 105
Warning (332049): Ignored set_false_path at test3.sdc(105): Argument <to> is an empty collection File: M:/FPGADESIGN/Switch/test3.sdc Line: 105
    Info (332050): set_false_path -from [get_keepers {*delayed_wrptr_g*}] -to [get_keepers {*rs_dgwp|dffpipe_ed9:dffpipe14|dffe15a*}] File: M:/FPGADESIGN/Switch/test3.sdc Line: 105
Warning (332060): Node: transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio~reg0 is being clocked by transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk
Warning (332060): Node: transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio~reg0 is being clocked by transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk
Warning (332060): Node: transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio~reg0 is being clocked by transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk
Warning (332060): Node: transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio~reg0 is being clocked by transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll  from: inclk[0]  to: observablevcoout
    Info (332098): Cell: GEx4|pll|altpll_component|auto_generated|pll1  from: inclk[0]  to: observablevcoout
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: clk125 with period: 8.000 found on PLL node: GEx4|pll|altpll_component|auto_generated|pll1|clk[0] does not match the period requirement: 10.000
    Warning (332056): Node: GEx4|pll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
    Warning (332056): Node: GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
    Warning (332056): Node: GEx4|\gx:3:GE|altera_tse_pcs_pma_inst|the_altera_tse_pma_lvds_rx|ALTLVDS_RX_component|auto_generated|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    8.000       clk125
    Info (332111):   10.000      clk_100
Info (176353): Automatically promoted node clk_100~input (placed in PIN A21 (CLK12p, DIFFIO_RX_T24p, DIFFOUT_T48p)) File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
Info (176353): Automatically promoted node transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_T1) File: M:/FPGADESIGN/Switch/db/clkgen_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_T1) File: M:/FPGADESIGN/Switch/db/clkgen_altpll.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK (placed in SERDESRX_X0_Y60_N125) File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
    Info (176355): Automatically promoted destinations to use location or clock signal Periphery Clock CLKCTRL_X0_Y60_N127
        Info (176370): Assigned fan-out of node transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK to Periphery Clock region from (0, 49) to (59, 72)
Info (176353): Automatically promoted node transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK (placed in SERDESRX_X0_Y65_N125) File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
    Info (176355): Automatically promoted destinations to use location or clock signal Periphery Clock CLKCTRL_X0_Y65_N127
        Info (176370): Assigned fan-out of node transceivers:GEx4|tse:\gx:1:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK to Periphery Clock region from (0, 49) to (59, 72)
Info (176353): Automatically promoted node transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK (placed in SERDESRX_X0_Y67_N125) File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
    Info (176355): Automatically promoted destinations to use location or clock signal Periphery Clock CLKCTRL_X0_Y67_N127
        Info (176370): Assigned fan-out of node transceivers:GEx4|tse:\gx:2:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK to Periphery Clock region from (0, 49) to (59, 72)
Info (176353): Automatically promoted node transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll~CLK2 (placed in counter C0 of PLL_L3) File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (176355): Automatically promoted transceivers:GEx4|tse:\gx:0:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_tx:the_altera_tse_pma_lvds_tx|altlvds_tx:ALTLVDS_TX_component|lvds_tx_re92:auto_generated|altclkctrl_30a:coreclk_buf|sd58 to use location or clock signal Global Clock CLKCTRL_G3 File: M:/FPGADESIGN/Switch/db/altclkctrl_30a.tdf Line: 32
Info (176353): Automatically promoted node transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK (placed in SERDESRX_X0_Y68_N125) File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 188
    Info (176355): Automatically promoted destinations to use location or clock signal Periphery Clock CLKCTRL_X0_Y68_N127
        Info (176370): Assigned fan-out of node transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|rx[0]~DIVFWDCLK to Periphery Clock region from (0, 49) to (59, 72)
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7  File: c:/altera/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/altera/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0  File: c:/altera/15.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 828
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk  File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio0|mdio_clk~0 File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node mdc[0]~output File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 11
Info (176353): Automatically promoted node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk  File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio1|mdio_clk~0 File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node mdc[1]~output File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 11
Info (176353): Automatically promoted node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk  File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio2|mdio_clk~0 File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node mdc[2]~output File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 11
Info (176353): Automatically promoted node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk  File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node transceivers:GEx4|phy_setup:setup_phy|mdio:mdio3|mdio_clk~0 File: M:/FPGADESIGN/Switch/mdio.vhd Line: 49
        Info (176357): Destination node mdc[3]~output File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 11
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/altera/15.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 852
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset File: c:/altera/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 629
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/altera/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/altera/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15055): PLL "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
    Info (15024): Input port INCLK[0] of node "transceivers:GEx4|tse:\gx:3:GE|altera_tse_pcs_pma:altera_tse_pcs_pma_inst|altera_tse_pma_lvds_rx:the_altera_tse_pma_lvds_rx|altlvds_rx:ALTLVDS_RX_component|lvds_rx_qpv3:auto_generated|pll" is driven by transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock enable block type node transceivers:GEx4|clkgen:pll|altpll:altpll_component|clkgen_altpll:auto_generated|wire_pll1_clk[0]~clkctrl File: M:/FPGADESIGN/Switch/db/lvds_rx_qpv3.tdf Line: 203
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Warning (170052): Fitter has implemented the following 32 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 32 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X48_Y48 to location X59_Y59
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 5.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin mdio[0] has a permanently enabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 12
    Info (169065): Pin mdio[1] has a permanently enabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 12
    Info (169065): Pin mdio[2] has a permanently enabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 12
    Info (169065): Pin mdio[3] has a permanently enabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 12
    Info (169065): Pin int[0] has a permanently disabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 13
    Info (169065): Pin int[1] has a permanently disabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 13
    Info (169065): Pin int[2] has a permanently disabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 13
    Info (169065): Pin int[3] has a permanently disabled output enable File: M:/FPGADESIGN/Switch/switch_top.vhd Line: 13
Info (144001): Generated suppressed messages file M:/FPGADESIGN/Switch/test3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 2507 megabytes
    Info: Processing ended: Wed Oct 21 13:17:12 2020
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in M:/FPGADESIGN/Switch/test3.fit.smsg.


