ii 
 
 
英文摘要 
Keywords: process variation, design-for-yield, yield optimization, analog design automation, 
automatic layout techniques 
Compared with digital circuits, analog circuits are often much smaller. However, designing 
analog circuits is often more complex because it needs comprehensive circuit analysis and proper 
tradeoff between different performances. In addition, the available commercial EDA tools to 
support analog circuit design are still much less than those for digital circuits. Therefore, 
designing analog parts often requires more time than designing digital parts while implementing 
a SOC system. If proper design automation tools can be developed for analog circuits, they will 
be helpful to shorten the design cycle significantly. However, with continuously shrinking device 
size, the device parameter variations have more and more impacts on the chip performance and 
yield. Traditional analog automation techniques often do not consider the process variation 
effects. Hence, the yield of the generated circuits is often not too high. In order to generate the 
required analog designs that can be used for mass production, the process variation and layout 
effects should be considered into the design automation algorithms. 
Although there are a lot of analog designers in Taiwan, not so many people is studying 
analog design automation techniques. Therefore, this proposal for analog synthesis platform can 
help to build the related technology about analog CAD for Taiwan’s industry. However, since 
designing analog circuits is more difficult than designing digital circuits, the experts with rich 
analog design experience are required to develop a practical and high-performance synthesis tool. 
Hence, this proposal incorporates analog design experts and EDA experts to study the possible 
issues in their own field and support each other to form a comprehensive and practical analog 
design automation platform. With the numerous design challenges in advanced VLSI process, 
hope this design automation platform can save considerable design time for analog circuits and 
improve the overall yield of SOC designs. This 3-year joint project, entitled “Advanced Design 
Automation System for Nano-CMOS Analog Circuits with Process Variation, Yield and Layout 
Consideration”, is composed of four sub-projects, whose names are listed as follows. 
 
Sub-project 1: Analog design and automation techniques considering process variation effects 
Sub-project 2: Yield-aware sizing techniques for analog design automation 
Sub-project 3: Yield-aware automatic generator for analog regular array blocks 
Sub-project 4: Layout automation techniques for analog circuits considering process variation 
 
2 
 
的設計難度較數位電路高上許多，更需要具有豐富設計經驗的專家參與自動化工具的開
發，才有成功的機會。以往大部分的 EDA 工具研究專案，通常都只有 EDA 專長的教授參與，
而為了同時追求研究的卓越性與實用性，本整合計畫特別結合設計專長與 EDA 專長之教
授，分別發展各領域的重要課題，並相互支援與合作，以開發從設計到佈局的完整類比設
計自動化技術。本計畫共包含總計畫及四個子計畫，其名稱如下︰ 
總計畫︰結合製程變異、良率與佈局考量的前瞻類比積體電路設計自動化系統 
子計畫一︰結合製程變異考量之類比電路設計與自動化技術 
子計畫二︰良率導向之類比積體電路設計自動化技術 
子計畫三︰良率導向之類比陣列區塊電路自動產生器 
子計畫四︰考量製程變異之類比積體電路佈局自動化技術 
以下我們將針對各個子計畫的內容簡介其背景及目的。 
 子計畫一︰結合製程變異考量之類比電路設計與自動化技術 (鄭國興教授主持) 
在先進製程下，數位電路隨著 EDA 工具的發展，通常只需適時更新電路的資料庫便可
將現有電路直接套用，大大降低設計者重新設計的困擾。但在類比電路設計，現行 EDA 工
具卻仍無法完全支援，乃因當製程 scale down 時，其類比電路的電氣特性會完全不同，故
往往現有電路在套用先進製程時都必須重新去設計，也因此增加了設計上的成本，若能將
類比電路的設計，進立一套可遵行的模式，一方面方便設計者於 GUI 介面操作便可完成類
比電路的設計，另一方面於製程的演進下，也可降低其設計的複雜度。 
此三年計畫中，將發展混合訊號電路設計及設計自動化技術，預計針對類比電路，如
OP 放大器、鎖相迴路，做先期技術與架構的探討。然後將傳統混合訊號電路流程導入具有
自動化設計的觀念，簡化混合訊號電路設計的流程，進而提升 IP 設計、生產之效率及良率。
並且在後期將針對穩壓器的電路做論文之研究與架構的探討，建立設計流程。 
在第一年將分析與探討混合訊號 OP 放大器並完成其演算法與自動化之設計，此外將針
對鎖相迴路做研究與探討，並對其架構做分類整理。第二年將針對鎖相迴路做電路設計，
並將其電路建立演算法做自動化的設計，此外會對 OP 放大器做 PVT 的研究與探討。第三年，
將分析鎖相迴路電路對 PVT 的敏感度及探討其參數限度對電路的影響，實現具高可靠性之
4 
 
路自動佈局擺置和繞線平台，以達到混合訊號積體電路設計快速、高精確度、高良率、高
品質的需求。配合子計畫一、二的電路可行性設計與名目設計，利用空間相關性所產生的
佈局擺置和繞線訊息，在實體層設計時進一步提昇設計良率。與子計畫四進行整體電路的
自動化佈局。 
 子計畫四︰考量製程變異之類比積體電路佈局自動化技術 (陳泰蓁教授主持) 
由於需要考慮較高靈敏度的電器性能，因此類比設計比一般的數位設計有更為複雜的
佈局細節。製程與溫度的變異會造成在原設計應有相同行為卻在實際佈局下呈現嚴重不匹
配（mismatch）的情形。這些不好的影響，可以藉由匹配（match）與對稱（symmetry）的
佈局來減輕。因此，類比電路下，產生符合匹配與對稱的擺置與繞線是非常重要的。 
類比電路的佈局設計是一個容易出錯且耗費時間的過程。某些元件與繞線必須放置在
距離很近且對稱於一個軸（axis）或一個中心點，以減少寄生(parasitic)不匹配的影響。
如果控制不當，會造成電路效能的嚴重下降。例如，未能在不同電路中充分平衡熱耦合
（coupling）會引入不必要的振動（oscillation）。此外，電路也可以藉由對稱的佈局且
放置在鄰近區域來降低對熱梯度（gradient）或製程變異的敏感度。 
在這三年的計畫，我們的目標是研發類比電路的佈局方法。這些方法可以產生符合設
計規則且通過效能模擬驗證的佈局結果。除了計畫產生共質心(common centroid)與對稱的
擺置，我們也處理對稱繞線以及數個類比電路佈局的重要特性，如元件合併（為了降低面
積共享元件間的空間），元件集群（為了更好的匹配和繞線特性集群同類的元件），以及擁
擠導向(congestion-aware)的擺置與繞線。我們將整合我們的佈局方法到一個類比設計自
動化平台。使用其他子計畫的設計經驗與方法，我們會考慮在擺置與繞線的步驟中對稱的
限制，共質心的限制，元件合併，元件集群，負載(loading)匹配，線段匹配線以及佈局的
製程變異。 
 
二、 研究方法及成果 
以下將概略介紹各個子計畫在本年度之研究方法與成果，供各位委員參考，因為篇幅
有限，完整的介紹請參閱各子計畫的成果報告。 
6 
 
表一. OPA 常用電路規格 
 
 
From SR
I      ,I        tD6,D9
Assign mirror ratio K=2  
I      ,I      ,I   D4,D5 D3,D2
D7,D8
D1
From GB 
(assign gm  /gm  =2)
gm    t6
From Av, OSR
gm  , gd    , gm  
gd   , gm   , gm       
3
6
5,4
7
7
6
5
3,2
From M3 table, I      , gm    
W  ,L  ,W  ,L 3 3
D3,D2
2 2
From M1 table, I   ,V    
W  ,L   1 1
D1
From M9 table, I   , gd
W  ,L  9 9
D9 6
S3
3
From M8 table, I   ,V
W  ,L  8 8
D8 GS9
From M6 table, Adm
W  ,L  ,W  ,L
W  ,L  ,W  ,L 
6 6 7 7
5 5 4 4
All MOS sizes are 
determined
3
 
圖三. Design procedure 
計畫成果 
透過自動化設計，表為各項模擬所得到的數據(含 Bias circuit 自動化)，由表中(CL為 1 
pF 的 case 下)可發現其規格符合預期規格數據(表：Typical@CL 1 pF); Power：123.97 uW，
Gain：39.26 dB，Bandwidth：55.52 MHz，PM：74.36°。最終本子計畫將利用設計自動化
流程完成運算放大器之實體設計，並應用於各式類比電路設計中所需要的運算放大器。 
8 
 
減少整個 SOC 設計流程所需耗費的時間。 
在本年度的計畫中，我們已經發展了一套技術，可以改善合成工具中設計空間搜尋 
(design space searching) 之 時 間 過 長 的 問 題 ， 成 功 地 將 電 路 規 格  (circuit 
specification)映射至設計空間限制 (constraint)，可以去除不符合電路規格之設計參
數，亦不會將合理的設計參數排除，可以成功加速電路設計參數優化之流程。相關的論文
已發表在 2011 VLSI/CAD Symposium 之中，並已經將延伸的版本投稿至 IEEE 的國際研討會
之中審查。 
主要創新技術 
 Fast automatic OPA sizing flow and tool 
 Search space reduction of SA-based OP synthesis 
 Bias-driven OPA Synthesis Procedure 
計畫成果 
Possible Bias Point Range
DC operating point range
 In typical approaches, the target is to f ind a DC operating point 
that makes all transistors stay in saturation mode
 Not all possible points can achieve the required spec.
 The ranges of DC operating points will further reduced
 The efficiency of the SA-based approach can be further improved 
with reduced searching space
 
圖五  傳統空間搜尋與本計畫研發技術之比較 
10 
 
到所要求的元件匹配。BVCR 遵照設計規則(design rule)且著重於每個元件間的繞線的長度
平衡。除此之外，BVCR 的自動繞線機制可大幅降低佈局時間及人力成本，以加速產品上
市的時效，和(II)提出一種維持比值良率的繞線方法。透過四個步驟分別為通道分配、導線
建立、導線連接與極板伸出，以進行平衡導線的繞線長度與電容導線上相對應的 via 個數
和減少由於交錯或重疊的寄生電容。佈局完成後透過 Calibre 萃取寄生電容並送入 SPICE 
做驗證，結果顯示電容比值的準確度是非常接近所要求的。 
主要創新技術 
 Balanced-Via Channel Routing (BVCR) 
 Ratio-Keeping 
計畫成果 
 
圖八  Array Block Capacitors (ABC) 
 
 
圖九  Single Ratio (8:8) 
12 
 
計畫成果 
 
圖十一 Routing instance with obstacles. 
 
圖十二 Routing topology without considering space restriction (previous work). 2 overflows are 
incurred. 
14 
 
鼓勵多一點人員投入這方面的領域，相信可以早日突破這層障礙。除此之外，透過群計畫
的合作，參與的學生也能獲得整個流程之中各項相關設計技術的最新知識，對整個領域的
人才培育絕對有相當大的助益。也非常感謝國科會的支持，致使我們研究群可以持續有不
錯的成果。未來，我們將繼續朝向良率導向之類比電路設計自動化持續努力，期望能發展
出更多有用的技術，並培育更多的 SOC 相關人才，以對整個國家及產業有更大的幫助。 
 
四、 參考文獻 
因為篇幅有限，此處僅羅列幾個較具代表性的參考資料，供評審委員參考，完整的參
考資料請參閱各子計畫的計畫書。 
 結合製程變異考量之類比電路設計與自動化技術 (子計畫一) 
[1] D. Ghai, S. P. Mohanty, E. Kougianos, “Parasitic Aware Process Variation Tolerant Voltage 
Controlled Oscillator (VCO) Design,” IEEE Int’l Symposium on Quality Electronic Design 
(ISQED), 2008. 
[2] C. Park, J. Lee, Y. Kim, “ Modified Reduced Constellation PLL for Higher Order QAM”, 
IEEE Int’l Symposium on Circuits and Systems, pp.2144 – 2147, May 2007. 
[3] Telba A.A., Qasim S.M., Noras J.M, Almashary B., E. –E. M.A., “Behavioural Modelling 
and Simulation of Dual Cascaded PLL Based Frequency Synthesizer”, 14th Int’l Conf. on 
Mixed Design of Integrated Circuits and Systems (MIXDES), pp.407 – 411, Jun. 2007. 
[4] S. Desai, P. Trivedi, and V. -V. Kanael, “A Dual-Supply 0.2-to-4GHz PLL Clock Multiplier 
in a 65nm Dual-Oxide CMOS Process”, IEEE Int’l Symposium on Circuits and Systems, pp. 
308-605, Feb. 2007. 
[5] C. Cao, Y. Ding, and K. K. O, “A 50-GHz Phase-Locked Loop in 0.13-μm CMOS”, IEEE J. 
of Solid-State Circuits, vol. 42, NO. 8, pp.1649-1656, Aug. 2007. 
[6] T. Wu, K. Mayaram, and U.-K. Moon, “An On-chip Calibration Technique for Reducing 
Supply Voltage Sensitivity in Ring Oscillators”, IEEE J. of Solid-State Circuits, vol. 42, no. 
4, pp.775-783, Apr. 2007. 
[7] H.C. Lai and Z.M. Lin, “An ultra-low temperature-coefficient CMOS voltage reference”, 
IEEE Conf. Electron Devices and Solid-State Circuits, pp. 369 – 372, Dec. 2007. 
[8] Sai Kit Lau, P. K. T. Mok, and Ka Nang Leung, “A low-dropout regulator for SoC with 
Q-reduction”, IEEE J. Solid-State Circuits, vol. 42, no. 3, pp. 658 – 664, Mar. 2007 
[9] Rodriguez P., Pou J., Bergas J., Candela J.I., Burgos R.P., Boroyevich D., “Decoupled 
Double Synchronous Reference Frame PLL for Power Converters Control”, IEEE Trans. 
on Power Electronics, vol. 22, no.2, pp.584 – 592, Mar. 2007.  
16 
 
[2] M. J. V. Dort and D. B. M. Klaassen, “Circuit sensitivity analysis in terms of process 
parameters,” IEEE International Electron Devices Meeting, pp. 941-944, 1995. 
[3] J. S. Doh, D. W. Kim, S. H. Lee, J. B. Lee and Y. K. Park, ”A unified statistical model for 
inter-die and intra-die process variation,” in Proc. SISPAD, pp. 131-134, Sept. 2005. 
[4] P. Friedberg, Y. Cao, J. Cain, R. Wang, J. Rabaey and C. Spanos, "Modeling within-die 
spatial correlation effects for process-design co-optimization," in Proc. ISQED, pp.516 – 
521, Mar. 2005. 
[5] J. f. Luo, S. Sinha, Q. Su, J. Kawa, and C. Chiang, "An IC manufacturing yield model 
considering intra-die variations," in Proc. DAC, pp. 749-754, July 2006. 
[6] A. Cathignol, S. Bordez, K. Rochereau and G. Ghibaudo, “From MOSFET matching test 
structure to matching data utilization: not an ordinary task,” in Proc. ICMTS, pp. 230-233, 
Mar. 2007. 
[7] J. Xiong, V. Zolotov and L. He, “Robust extraction of spatial correlation,” IEEE Trans. 
Computer-Aided Design Integrated Circuits Syst., vol. 26, no. 4, pp. 619-630, Apr. 2007. 
[8] S. R. Sarangi, B. Greskamp and R. Teodorescu, “VARIUS: a model of process variation 
and resulting timing errors for microarchitects,” IEEE Trans. Semicond. Manuf., vol. 21, no. 
1, pp. 3–13, Feb. 2008. 
[9] S. Reda and S. R. Nassif, “Analyzing the Impact of Process Variations on Parametric 
Measurements: Novel Models and Applications,” in Proc. DATE, pp.375-380, Apr. 2009. 
[10] N. Drego, A. Chandrakasan and D. Boning, “Lack of Spatial Correlation in MOSFET 
Threshold Voltage Variation and Implications for Voltage Scaling,” IEEE Trans. Semicond. 
Manuf., vol. 22, no. 2, pp. 245–255, May. 2009. 
 考量製程變異之類比積體電路佈局自動化技術 (子計畫四) 
[1] K. Lampaert, G. Gielen, and W. M. Sansen, Analog Layout Generation for Performance 
and Manufacturability, Kluwer Academic Publishers, 1999. 
[2] J. Lienig, G. Jerke, and T. Adler, “Electromigration avoidance in analog circuits: two 
methodologies for current-driven routing,” in Proc. Int’l Conference on VLSI Design, pp. 
372—378, 2002. 
[3] J. Lienig and G. Jerke, “Current-driven wire planning for electromigration avoidance in 
analog circuits,” in Proc. IEEE/ACM Asia South Pacific Design Automation Conference, 
pp. 783—788, 2003. 
[4] D. Long, Y. Zeng, C. Du, X. Hong, and S. Dong, “A novel performance-driven automatic 
layout tool for analog circuit,” in Proc. Int’l Conference on Communications, Circuits, and 
Systems, pp. 1344—1348, 2004. 
[5] M. Smith, L. Schreiner, E. Barke, and V. M. Bexten, “Algorithms for automatic length 
compaction of busses in analog integrated circuits,” in Proc. ACM Int’l Symposium on 
Physical Design (ISPD), pp. 159—165, 2007. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/25
國科會補助計畫
計畫名稱: 總計畫(I)
計畫主持人: 劉建男
計畫編號: 99-2221-E-008-103- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
2010: 
國家晶片系統設計中心晶片製作成果:優良晶片 x1、佳作晶片 x1 
2011: 
九十九學年度全國大學校院積體電路設計競賽:研究所組全客戶設計-優等 
國家晶片系統設計中心晶片製作成果:優良晶片 x1、佳作晶片 x1 
第十屆旺宏金矽獎: 設計組-評審團金獎 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
