`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: ALU
// Tool Versions: Vivado 2017.4.1
// Description: Arithmetic and logic computation module
// 
//////////////////////////////////////////////////////////////////////////////////

//  åŠŸèƒ½è¯´æ˜
    //  ç®—æ•°è¿ç®—å’Œé?»è¾‘è¿ç®—åŠŸèƒ½éƒ¨ä»¶
// è¾“å…¥
    // op1               ç¬¬ä¸€ä¸ªæ“ä½œæ•°
    // op2               ç¬¬äºŒä¸ªæ“ä½œæ•°
    // ALU_func          è¿ç®—ç±»å‹
// è¾“å‡º
    // ALU_out           è¿ç®—ç»“æœ
// å®éªŒè¦æ±‚
    // è¡¥å…¨æ¨¡å—

`include "Parameters.v"   
module ALU(
    input wire [31:0] op1,
    input wire [31:0] op2,
    input wire [3:0] ALU_func,
    output reg [31:0] ALU_out
    );

    // TODO: Complete this module
    always@(op1 or op2 or ALU_func)
    case (ALU_func)
        `SLL:
            ALU_out=(op1<<op2[4:0]);
        `SRL:
            ALU_out=(op1>>op2[4:0]);
        `SRA:
            ALU_out=({{32{op1[31]}},op1}>>op2[4:0]);
        `ADD:
            ALU_out=op1+op2;
        `SUB:
            ALU_out=op1-op2;
        `XOR:
            ALU_out=op1^op2;
        `OR:
            ALU_out=op1|op2;
        `AND:
            ALU_out=op1&op2;
        `SLT:
            ALU_out=(($signed(op1)< $signed(op2))?32'b 1:32'b 0);
        `SLTU:
            ALU_out=((op1<op2)?32'b 1:32'b 0);
        `LUI: 
            ALU_out=op2;
        default: 
            ALU_out=32'b 0;
    endcase 

endmodule
