<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1544812229">
  <File Type="VDS-TIMING-PB" Name="lenet5top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lenet5top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="lenet5top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="lenet5top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="lenet5top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="lenet5top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="lenet5top.vds"/>
  <File Type="REPORTS-TCL" Name="lenet5top_reports.tcl"/>
  <File Type="PA-TCL" Name="lenet5top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/lenetSynthMatlab_0_2/lenetSynthMatlab_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/BBUART_TX.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/BBUART_TX.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/MLUART_RX.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/MLUART_RX.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/UART.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/UART.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/fall_edge_det.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/fall_edge_det.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/lenet5top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lenet5VHDL8Bit/lenet5VHDL8Bit.srcs/sources_1/new/lenet5top.vhd"/>
        <Attr Name="ImportTime" Val="1544401394"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/rise_edge_det.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/rise_edge_det.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/sig_stretcher.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/sig_stretcher.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/synchro_2s.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/synchro_2s.vhd"/>
        <Attr Name="ImportTime" Val="1542142790"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../checkerRow.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../checker4Row.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Part3/fifo.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Desktop/Ex4/Part3/fifo.vhd"/>
        <Attr Name="ImportTime" Val="1542142801"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/image_ram/image_ram.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/score_ram/score_ram.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/serializer.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../testROM.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_checker.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lenet5top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="testROM"/>
</GenRun>
