<?xml version="1.0" encoding="UTF-8"?>
<deploy
 date="2024.03.20.07:25:32"
 outputDirectory="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/">
 <perimeter>
  <parameter
     name="AUTO_GENERATION_ID"
     type="Integer"
     defaultValue="0"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_UNIQUE_ID"
     type="String"
     defaultValue=""
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_FAMILY"
     type="String"
     defaultValue="Agilex 5"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE"
     type="String"
     defaultValue="A5ED065BB32AE4SR0"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_DEVICE_SPEEDGRADE"
     type="String"
     defaultValue="4"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_BOARD"
     type="String"
     defaultValue="default"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_ST_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_ST_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_ST_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_LITE_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_LITE_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_AXI_LITE_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_RATE"
     type="Long"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_CLOCK_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_CLK_RESET_DOMAIN"
     type="Integer"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_PIO_MASTER_ADDRESS_MAP"
     type="AddressMap"
     defaultValue=""
     onHdl="0"
     affectsHdl="1" />
  <parameter
     name="AUTO_PIO_MASTER_ADDRESS_WIDTH"
     type="AddressWidthType"
     defaultValue="-1"
     onHdl="0"
     affectsHdl="1" />
  <interface name="axi_st_clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="Clk_i" direction="input" role="clk" width="1" />
  </interface>
  <interface name="axi_lite_clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="outclk_0" direction="input" role="clk" width="1" />
  </interface>
  <interface name="clk" kind="clock" start="0">
   <property name="clockRate" value="0" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="coreclkout_hip" direction="input" role="clk" width="1" />
  </interface>
  <interface name="reset" kind="reset" start="0">
   <property name="associatedClock" value="clk" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port name="Rstn_i" direction="input" role="reset_n" width="1" />
  </interface>
  <interface name="pio_master_clk" kind="clock" start="1">
   <property name="associatedDirectClock" value="" />
   <property name="clockRate" value="0" />
   <property name="clockRateKnown" value="false" />
   <property name="externallyDriven" value="false" />
   <property name="ptfSchematicName" value="" />
   <port name="pio_clk" direction="output" role="clk" width="1" />
  </interface>
  <interface name="pio_master_reset" kind="reset" start="1">
   <property name="associatedClock" value="pio_master_clk" />
   <property name="associatedDirectReset" value="" />
   <property name="associatedResetSinks" value="none" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port name="pio_rst_n" direction="output" role="reset_n" width="1" />
  </interface>
  <interface name="pio_axi_st_areset_n" kind="reset" start="1">
   <property name="associatedClock" value="clk" />
   <property name="associatedDirectReset" value="" />
   <property name="associatedResetSinks" value="none" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port
       name="pio_axi_st_areset_n"
       direction="output"
       role="reset_n"
       width="1" />
  </interface>
  <interface name="pio_axi_lite_areset_n" kind="reset" start="1">
   <property name="associatedClock" value="clk" />
   <property name="associatedDirectReset" value="" />
   <property name="associatedResetSinks" value="none" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port
       name="pio_axi_lite_areset_n"
       direction="output"
       role="reset_n"
       width="1" />
  </interface>
  <interface name="pio_subsystem_cold_rst_n" kind="reset" start="1">
   <property name="associatedClock" value="clk" />
   <property name="associatedDirectReset" value="" />
   <property name="associatedResetSinks" value="none" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port
       name="pio_subsystem_cold_rst_n"
       direction="output"
       role="reset_n"
       width="1" />
  </interface>
  <interface name="pio_subsystem_warm_rst_n" kind="reset" start="1">
   <property name="associatedClock" value="clk" />
   <property name="associatedDirectReset" value="" />
   <property name="associatedResetSinks" value="none" />
   <property name="synchronousEdges" value="DEASSERT" />
   <port
       name="pio_subsystem_warm_rst_n"
       direction="output"
       role="reset_n"
       width="1" />
  </interface>
  <interface name="ninit_done" kind="reset" start="0">
   <property name="associatedClock" value="clk" />
   <property name="synchronousEdges" value="NONE" />
   <port name="ninit_done" direction="input" role="reset" width="1" />
  </interface>
  <interface name="pio_subsystem_cold_rst_ack_n" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_subsystem_cold_rst_ack_n"
       direction="input"
       role="subsystem_cold_rst_ack_n"
       width="1" />
  </interface>
  <interface name="pio_subsystem_warm_rst_ack_n" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_subsystem_warm_rst_ack_n"
       direction="input"
       role="subsystem_warm_rst_ack_n"
       width="1" />
  </interface>
  <interface name="pio_initiate_warmrst_req" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_initiate_warmrst_req"
       direction="input"
       role="initiate_warmrst_req"
       width="1" />
  </interface>
  <interface name="pio_subsystem_rst_rdy" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_subsystem_rst_rdy"
       direction="input"
       role="subsystem_rst_rdy"
       width="1" />
  </interface>
  <interface name="pio_subsystem_rst_req" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_subsystem_rst_req"
       direction="output"
       role="subsystem_rst_req"
       width="1" />
  </interface>
  <interface name="pio_initiate_rst_req_rdy" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port
       name="pio_initiate_rst_req_rdy"
       direction="output"
       role="initiate_rst_req_rdy"
       width="1" />
  </interface>
  <interface name="pio_pll_locked" kind="conduit" start="0">
   <property name="associatedClock" value="" />
   <property name="associatedReset" value="" />
   <property name="prSafe" value="false" />
   <port name="pio_pll_locked" direction="input" role="export" width="1" />
  </interface>
  <interface name="pio_master" kind="avalon" start="1">
   <property name="adaptsTo" value="" />
   <property name="addressGroup" value="0" />
   <property name="addressUnits" value="SYMBOLS" />
   <property name="alwaysBurstMaxBurst" value="false" />
   <property name="associatedClock" value="pio_master_clk" />
   <property name="associatedReset" value="pio_master_reset" />
   <property name="bitsPerSymbol" value="8" />
   <property name="burstOnBurstBoundariesOnly" value="false" />
   <property name="burstcountUnits" value="WORDS" />
   <property name="constantBurstBehavior" value="false" />
   <property name="dBSBigEndian" value="false" />
   <property name="doStreamReads" value="false" />
   <property name="doStreamWrites" value="false" />
   <property name="holdTime" value="0" />
   <property name="interleaveBursts" value="false" />
   <property name="isAsynchronous" value="false" />
   <property name="isBigEndian" value="false" />
   <property name="isReadable" value="false" />
   <property name="isWriteable" value="false" />
   <property name="linewrapBursts" value="false" />
   <property name="maxAddressWidth" value="32" />
   <property name="maximumPendingReadTransactions" value="0" />
   <property name="maximumPendingWriteTransactions" value="0" />
   <property name="minimumReadLatency" value="1" />
   <property name="minimumResponseLatency" value="1" />
   <property name="prSafe" value="false" />
   <property name="readLatency" value="0" />
   <property name="readWaitTime" value="1" />
   <property name="registerIncomingSignals" value="false" />
   <property name="registerOutgoingSignals" value="false" />
   <property name="setupTime" value="0" />
   <property name="timingUnits" value="Cycles" />
   <property name="waitrequestAllowance" value="0" />
   <property name="writeWaitTime" value="0" />
   <port name="pio_address_o" direction="output" role="address" width="64" />
   <port name="pio_read_o" direction="output" role="read" width="1" />
   <port name="pio_readdata_i" direction="input" role="readdata" width="512" />
   <port
       name="pio_readdatavalid_i"
       direction="input"
       role="readdatavalid"
       width="1" />
   <port name="pio_write_o" direction="output" role="write" width="1" />
   <port
       name="pio_writedata_o"
       direction="output"
       role="writedata"
       width="512" />
   <port
       name="pio_waitrequest_i"
       direction="input"
       role="waitrequest"
       width="1" />
   <port
       name="pio_byteenable_o"
       direction="output"
       role="byteenable"
       width="64" />
   <port name="pio_response_i" direction="input" role="response" width="2" />
   <port
       name="pio_burstcount_o"
       direction="output"
       role="burstcount"
       width="4" />
  </interface>
  <interface name="rx_pio" kind="axi4stream" start="0">
   <property name="associatedClock" value="axi_st_clk" />
   <property name="associatedReset" value="reset" />
   <port name="pio_rx_tvalid_i" direction="input" role="tvalid" width="1" />
   <port name="pio_rx_tready_o" direction="output" role="tready" width="1" />
   <port name="pio_rx_tdata_i" direction="input" role="tdata" width="256" />
   <port name="pio_rx_tkeep_i" direction="input" role="tkeep" width="32" />
   <port name="pio_rx_tlast_i" direction="input" role="tlast" width="1" />
  </interface>
  <interface name="tx_pio" kind="axi4stream" start="1">
   <property name="associatedClock" value="axi_st_clk" />
   <property name="associatedReset" value="reset" />
   <port name="pio_tx_tvalid_o" direction="output" role="tvalid" width="1" />
   <port name="pio_tx_tready_i" direction="input" role="tready" width="1" />
   <port name="pio_tx_tdata_o" direction="output" role="tdata" width="256" />
   <port name="pio_tx_tkeep_o" direction="output" role="tkeep" width="32" />
   <port name="pio_tx_tlast_o" direction="output" role="tlast" width="1" />
  </interface>
  <interface name="tx_crdt_pio" kind="axi4stream" start="0">
   <property name="associatedClock" value="axi_st_clk" />
   <property name="associatedReset" value="reset" />
   <port name="pio_txcrdt_tvalid" direction="input" role="tvalid" width="1" />
   <port name="pio_txcrdt_tdata" direction="input" role="tdata" width="19" />
  </interface>
  <interface name="ctrlshadow_pio" kind="axi4stream" start="0">
   <property name="associatedClock" value="axi_st_clk" />
   <property name="associatedReset" value="reset" />
   <port
       name="pio_ctrlshadow_tvalid_i"
       direction="input"
       role="tvalid"
       width="1" />
   <port
       name="pio_ctrlshadow_tdata_i"
       direction="input"
       role="tdata"
       width="40" />
  </interface>
  <interface name="cplto_pio" kind="axi4stream" start="0">
   <property name="associatedClock" value="axi_st_clk" />
   <property name="associatedReset" value="reset" />
   <port name="pio_cplto_tvalid_i" direction="input" role="tvalid" width="1" />
   <port name="pio_cplto_tdata_i" direction="input" role="tdata" width="30" />
  </interface>
 </perimeter>
 <entity kind="pcie_ed_pio0" version="1.0" name="pcie_ed_pio0">
  <parameter name="AUTO_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_GENERATION_ID" value="0" />
  <parameter name="AUTO_DEVICE_FAMILY" value="Agilex 5" />
  <parameter name="AUTO_BOARD" value="default" />
  <parameter name="AUTO_AXI_ST_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_AXI_ST_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_UNIQUE_ID" value="" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="4" />
  <parameter name="AUTO_AXI_LITE_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_AXI_LITE_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_DEVICE" value="A5ED065BB32AE4SR0" />
  <parameter name="AUTO_AXI_LITE_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_CLK_RESET_DOMAIN" value="-1" />
  <parameter name="AUTO_PIO_MASTER_ADDRESS_MAP" value="" />
  <parameter name="AUTO_AXI_ST_CLK_CLOCK_RATE" value="-1" />
  <parameter name="AUTO_CLK_CLOCK_DOMAIN" value="-1" />
  <parameter name="AUTO_PIO_MASTER_ADDRESS_WIDTH" value="-1" />
  <generatedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/synth/pcie_ed_pio0.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/synth/pcie_ed_pio0.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0.ip" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/intel_pcie/avmm_bridge_ed_sm/intel_pcie_bam/intel_pcie_bam_hw.tcl" />
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/megafunctions/intelclkctrl/intelclkctrl_hw.tcl" />
  </childSourceFiles>
  <messages>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">"Generating: intel_pio_clkCtrl"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intelclkctrl_200_f3nubzq"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Generating top-level entity pcie_ed_pio0_intelclkctrl_200_f3nubzq.</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Verilog entity generation was successful</message>
  </messages>
 </entity>
 <entity
   kind="intel_pcie_pio_gts"
   version="23.4"
   name="pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay">
  <parameter name="VFNUM_WIDTH" value="11" />
  <parameter name="PIPELINE_EN" value="true" />
  <parameter name="DATA_WIDTH" value="256" />
  <parameter name="PLD_FREQ" value="350" />
  <parameter name="PFNUM_WIDTH" value="2" />
  <parameter name="DEVICE_FAMILY" value="Agilex 5" />
  <parameter name="DEVICE_DIE_TYPES" value="MAIN_SM7" />
  <generatedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_hwtcl_pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_avmm_intf_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_cpl_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_sch_intf_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_fifos.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_rw.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_v2_crdt_intf.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/alt_mlab.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/fim_resync.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_tx_adaptor.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_tx_packer.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_rx_adaptor.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_reset_sync.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sdc"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_rx_st_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_tx_st_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_adapter_credit.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_async_fifo.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_fifo_read_ctrl.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_fifo_write_ctrl.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_sc_bitsync.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_cii_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_err_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_flr_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_int_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/alt_ehipc3_mlab.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/sync_bit.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/sync_pulse.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_dcfifo.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_cfg_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_gpx3.sv"
       attributes="" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_hwtcl_pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_avmm_intf_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_cpl_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_sch_intf_pipeline.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_fifos.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_rw.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_bam_v2_crdt_intf.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/alt_mlab.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/fim_resync.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_tx_adaptor.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_tx_packer.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcied_rx_adaptor.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_reset_sync.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_std_synchronizer_nocut.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sdc"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_rx_st_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_tx_st_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_adapter_credit.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_async_fifo.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_fifo_read_ctrl.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_fifo_write_ctrl.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altpcie_sc_bitsync.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_cii_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_err_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_flr_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/intel_pcie_int_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/alt_ehipc3_mlab.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/sync_bit.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/sync_pulse.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_dcfifo.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_cfg_if.sv"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_gpx3.sv"
       attributes="" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/intel_pcie/avmm_bridge_ed_sm/intel_pcie_bam/intel_pcie_bam_hw.tcl" />
  </sourceFiles>
  <childSourceFiles>
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/megafunctions/intelclkctrl/intelclkctrl_hw.tcl" />
  </childSourceFiles>
  <instantiator instantiator="pcie_ed_pio0" as="pio0" />
  <messages>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">"Generating: intel_pio_clkCtrl"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intelclkctrl_200_f3nubzq"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Generating top-level entity pcie_ed_pio0_intelclkctrl_200_f3nubzq.</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Verilog entity generation was successful</message>
  </messages>
 </entity>
 <entity
   kind="intel_pcie_pio_gts_intelclkctrl"
   version="23.4"
   name="pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja">
  <parameter name="GLITCH_FREE_SWITCHOVER" value="true" />
  <parameter name="NUM_CLOCKS" value="1" />
  <parameter name="CLOCK_DIVIDER_OUTPUTS" value="2" />
  <parameter name="device_family" value="" />
  <parameter name="ENABLE_TYPE" value="2" />
  <parameter name="ENABLE" value="false" />
  <parameter name="ENABLE_REGISTER_TYPE" value="1" />
  <parameter name="CLOCK_DIVIDER" value="true" />
  <generatedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intel_pcie_pio_gts_234/synth/pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja.v"
       attributes="CONTAINS_INLINE_CONFIGURATION" />
  </childGeneratedFiles>
  <sourceFiles/>
  <childSourceFiles>
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/megafunctions/intelclkctrl/intelclkctrl_hw.tcl" />
  </childSourceFiles>
  <instantiator
     instantiator="pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay"
     as="intel_pio_clkCtrl" />
  <messages>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja"</message>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intelclkctrl_200_f3nubzq"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Generating top-level entity pcie_ed_pio0_intelclkctrl_200_f3nubzq.</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Verilog entity generation was successful</message>
  </messages>
 </entity>
 <entity
   kind="intelclkctrl"
   version="2.0.0"
   name="pcie_ed_pio0_intelclkctrl_200_f3nubzq">
  <parameter name="GLITCH_FREE_SWITCHOVER" value="true" />
  <parameter name="NUM_CLOCKS" value="1" />
  <parameter name="CLOCK_DIVIDER_OUTPUTS" value="2" />
  <parameter name="device_family" value="" />
  <parameter name="ENABLE_TYPE" value="2" />
  <parameter name="ENABLE" value="false" />
  <parameter name="ENABLE_REGISTER_TYPE" value="1" />
  <parameter name="CLOCK_DIVIDER" value="true" />
  <generatedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq_parameters.tcl"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </generatedFiles>
  <childGeneratedFiles>
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq.v"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq_parameters.tcl"
       attributes="" />
   <file
       path="/tmp/arc_903661062/alt9802_2313877265033587028.dir/0002_intel_pcie_gts_0_gen/ip/pcie_ed/pcie_ed_pio0/intelclkctrl_200/synth/pcie_ed_pio0_intelclkctrl_200_f3nubzq.sdc"
       attributes="NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION" />
  </childGeneratedFiles>
  <sourceFiles>
   <file
       path="/nfs/site/disks/swbld_archive_4/acds/23.4.1/205/linux64/ip/altera/megafunctions/intelclkctrl/intelclkctrl_hw.tcl" />
  </sourceFiles>
  <childSourceFiles/>
  <instantiator
     instantiator="pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja"
     as="intel_pio_clkCtrl" />
  <messages>
   <message level="Info" culprit="pcie_ed_pio0">"Generating: pcie_ed_pio0_intelclkctrl_200_f3nubzq"</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Generating top-level entity pcie_ed_pio0_intelclkctrl_200_f3nubzq.</message>
   <message level="Info" culprit="intel_pio_clkCtrl">Verilog entity generation was successful</message>
  </messages>
 </entity>
</deploy>
