TimeQuest Timing Analyzer report for 3ph
Tue Oct 08 15:23:15 2013
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 38. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 61. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Progagation Delay
 83. Minimum Progagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Slow Corner Signal Integrity Metrics
 87. Fast Corner Signal Integrity Metrics
 88. Setup Transfers
 89. Hold Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths
 93. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; 3ph                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16Q240C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clk_                                             ; Base      ; 33.333  ; 30.0 MHz   ; 0.000 ; 16.666  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clk_ }                                             ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333   ; 50.00      ; 1         ; 5           ;       ;        ;           ;            ; false    ; clk_   ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 333.330 ; 3.0 MHz    ; 0.000 ; 166.665 ; 50.00      ; 10        ; 1           ;       ;        ;           ;            ; false    ; clk_   ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[1] } ;
+--------------------------------------------------+-----------+---------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 80.08 MHz  ; 80.08 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 129.94 MHz ; 129.94 MHz      ; inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -5.822  ; -313.511      ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 325.634 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.454 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.454 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 2.465   ; 0.000         ;
; clk_                                             ; 16.527  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 166.364 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.822 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.375     ;
; -5.808 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.361     ;
; -5.750 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.303     ;
; -5.714 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.267     ;
; -5.684 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.237     ;
; -5.653 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 12.191     ;
; -5.639 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 12.177     ;
; -5.597 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 12.151     ;
; -5.583 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 12.137     ;
; -5.581 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 12.119     ;
; -5.546 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.099     ;
; -5.545 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 12.083     ;
; -5.540 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.093     ;
; -5.531 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 12.076     ;
; -5.525 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 12.079     ;
; -5.517 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 12.062     ;
; -5.515 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 12.053     ;
; -5.502 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 12.055     ;
; -5.497 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 12.049     ;
; -5.493 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 12.043     ;
; -5.489 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 12.043     ;
; -5.480 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 12.030     ;
; -5.459 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 12.004     ;
; -5.459 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 12.013     ;
; -5.456 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 12.008     ;
; -5.456 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 12.008     ;
; -5.443 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.987     ;
; -5.429 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.973     ;
; -5.423 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 11.968     ;
; -5.415 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.965     ;
; -5.393 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 11.938     ;
; -5.383 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.940     ;
; -5.380 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.930     ;
; -5.377 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 11.915     ;
; -5.371 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.915     ;
; -5.371 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 11.909     ;
; -5.369 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.926     ;
; -5.349 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.899     ;
; -5.345 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 11.898     ;
; -5.335 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.879     ;
; -5.333 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 11.871     ;
; -5.328 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.130     ; 11.865     ;
; -5.321 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 11.875     ;
; -5.315 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 11.869     ;
; -5.313 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.130     ; 11.850     ;
; -5.312 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.875     ;
; -5.311 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.868     ;
; -5.305 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.849     ;
; -5.304 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.856     ;
; -5.302 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.846     ;
; -5.298 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.861     ;
; -5.296 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.130     ; 11.833     ;
; -5.291 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.843     ;
; -5.288 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.832     ;
; -5.280 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 11.833     ;
; -5.277 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 11.831     ;
; -5.275 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.832     ;
; -5.272 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 11.825     ;
; -5.266 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.816     ;
; -5.263 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.114     ; 11.816     ;
; -5.255 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 11.800     ;
; -5.254 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.804     ;
; -5.252 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.802     ;
; -5.249 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 11.794     ;
; -5.245 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.802     ;
; -5.240 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.790     ;
; -5.240 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.803     ;
; -5.240 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.790     ;
; -5.234 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.784     ;
; -5.231 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.783     ;
; -5.230 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.774     ;
; -5.226 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.096     ; 11.797     ;
; -5.226 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.776     ;
; -5.220 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.770     ;
; -5.218 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.770     ;
; -5.216 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.778     ;
; -5.215 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.118     ; 11.764     ;
; -5.212 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.096     ; 11.783     ;
; -5.211 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.768     ;
; -5.211 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.761     ;
; -5.211 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.122     ; 11.756     ;
; -5.206 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.750     ;
; -5.205 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.755     ;
; -5.204 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.767     ;
; -5.202 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.764     ;
; -5.198 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.761     ;
; -5.198 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.118     ; 11.747     ;
; -5.197 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.110     ; 11.754     ;
; -5.194 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.738     ;
; -5.194 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.744     ;
; -5.191 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.743     ;
; -5.184 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.747     ;
; -5.182 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.732     ;
; -5.176 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.097     ; 11.746     ;
; -5.176 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.129     ; 11.714     ;
; -5.174 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 11.737     ;
; -5.173 ; single_port_ram_with_init:inst10|\main:count[11] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.115     ; 11.725     ;
; -5.168 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.718     ;
; -5.167 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.123     ; 11.711     ;
; -5.167 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.717     ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                           ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                                                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 325.634 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.981      ;
; 325.715 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.900      ;
; 325.733 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.882      ;
; 325.807 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.808      ;
; 325.829 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.423      ;
; 325.890 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.362      ;
; 325.928 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.324      ;
; 325.952 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.663      ;
; 326.002 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.250      ;
; 326.048 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.567      ;
; 326.095 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.520      ;
; 326.147 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.105      ;
; 326.185 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.430      ;
; 326.241 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.374      ;
; 326.243 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 7.009      ;
; 326.290 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.962      ;
; 326.339 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.276      ;
; 326.380 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.872      ;
; 326.391 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.224      ;
; 326.436 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.816      ;
; 326.472 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 7.148      ;
; 326.485 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.130      ;
; 326.534 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.718      ;
; 326.537 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 7.078      ;
; 326.586 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.666      ;
; 326.617 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 7.003      ;
; 326.620 ; three_state_moore_state_machine:inst1|count[7]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 7.000      ;
; 326.632 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 6.983      ;
; 326.669 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.951      ;
; 326.680 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.572      ;
; 326.683 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 6.932      ;
; 326.701 ; three_state_moore_state_machine:inst1|count[11]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.919      ;
; 326.732 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.520      ;
; 326.732 ; three_state_moore_state_machine:inst1|count[15]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.888      ;
; 326.765 ; three_state_moore_state_machine:inst1|count[14]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.855      ;
; 326.778 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.237      ; 6.837      ;
; 326.810 ; three_state_moore_state_machine:inst1|count[6]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.810      ;
; 326.823 ; three_state_moore_state_machine:inst1|count[16]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.782      ;
; 326.826 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.788      ;
; 326.827 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.425      ;
; 326.866 ; three_state_moore_state_machine:inst1|count[8]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.754      ;
; 326.878 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.374      ;
; 326.925 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.689      ;
; 326.973 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.079     ; 6.279      ;
; 326.974 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.640      ;
; 326.985 ; three_state_moore_state_machine:inst1|count[20]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.620      ;
; 326.992 ; three_state_moore_state_machine:inst1|count[19]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.613      ;
; 327.021 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.080     ; 6.230      ;
; 327.036 ; three_state_moore_state_machine:inst1|count[9]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.584      ;
; 327.070 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.544      ;
; 327.119 ; three_state_moore_state_machine:inst1|count_ADDR[21] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.495      ;
; 327.120 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.080     ; 6.131      ;
; 327.159 ; three_state_moore_state_machine:inst1|count[5]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.242      ; 6.461      ;
; 327.160 ; three_state_moore_state_machine:inst1|count[26]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.445      ;
; 327.168 ; three_state_moore_state_machine:inst1|count[23]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.437      ;
; 327.169 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.080     ; 6.082      ;
; 327.189 ; three_state_moore_state_machine:inst1|count[18]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.416      ;
; 327.214 ; three_state_moore_state_machine:inst1|count_ADDR[20] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.400      ;
; 327.262 ; three_state_moore_state_machine:inst1|count_ADDR[23] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.352      ;
; 327.265 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.080     ; 5.986      ;
; 327.302 ; three_state_moore_state_machine:inst1|count[17]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.303      ;
; 327.314 ; three_state_moore_state_machine:inst1|count_ADDR[21] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.080     ; 5.937      ;
; 327.341 ; three_state_moore_state_machine:inst1|count[25]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.264      ;
; 327.352 ; three_state_moore_state_machine:inst1|count_ADDR[22] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.236      ; 6.262      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.353 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.128      ;
; 327.360 ; three_state_moore_state_machine:inst1|count[22]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.245      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.362 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.119      ;
; 327.372 ; three_state_moore_state_machine:inst1|count[28]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.227      ; 6.233      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
; 327.406 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.235      ; 6.075      ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                 ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[1] ; single_port_ram_with_init:inst10|\main:PWMA_D10[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[2] ; single_port_ram_with_init:inst10|\main:PWMA_D10[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[3] ; single_port_ram_with_init:inst10|\main:PWMA_D10[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[4] ; single_port_ram_with_init:inst10|\main:PWMA_D10[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[5] ; single_port_ram_with_init:inst10|\main:PWMA_D10[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[6] ; single_port_ram_with_init:inst10|\main:PWMA_D10[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[7] ; single_port_ram_with_init:inst10|\main:PWMA_D10[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D10[8] ; single_port_ram_with_init:inst10|\main:PWMA_D10[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_W7[10] ; single_port_ram_with_init:inst10|\main:PWMA_W7[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[0]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[9]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[10] ; single_port_ram_with_init:inst12|\main:PWMA_D8[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[11] ; single_port_ram_with_init:inst12|\main:PWMA_D8[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[12] ; single_port_ram_with_init:inst12|\main:PWMA_D8[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[13] ; single_port_ram_with_init:inst12|\main:PWMA_D8[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[14] ; single_port_ram_with_init:inst12|\main:PWMA_D8[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_D8[15] ; single_port_ram_with_init:inst12|\main:PWMA_D8[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_W7[12] ; single_port_ram_with_init:inst12|\main:PWMA_W7[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst12|\main:PWMA_W7[15] ; single_port_ram_with_init:inst12|\main:PWMA_W7[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[1] ; single_port_ram_with_init:inst13|\main:PWMA_W12[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[2] ; single_port_ram_with_init:inst13|\main:PWMA_W12[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[3] ; single_port_ram_with_init:inst13|\main:PWMA_W12[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[4] ; single_port_ram_with_init:inst13|\main:PWMA_W12[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[5] ; single_port_ram_with_init:inst13|\main:PWMA_W12[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[6] ; single_port_ram_with_init:inst13|\main:PWMA_W12[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[7] ; single_port_ram_with_init:inst13|\main:PWMA_W12[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W12[8] ; single_port_ram_with_init:inst13|\main:PWMA_W12[8] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[0]  ; single_port_ram_with_init:inst13|\main:PWMA_D3[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[1]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[2]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[3]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[4]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[5]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[6]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[7]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_W3[8]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[9]  ; single_port_ram_with_init:inst13|\main:PWMA_D3[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[10] ; single_port_ram_with_init:inst13|\main:PWMA_D3[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[11] ; single_port_ram_with_init:inst13|\main:PWMA_D3[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[12] ; single_port_ram_with_init:inst13|\main:PWMA_D3[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[13] ; single_port_ram_with_init:inst13|\main:PWMA_D3[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[14] ; single_port_ram_with_init:inst13|\main:PWMA_D3[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D3[15] ; single_port_ram_with_init:inst13|\main:PWMA_D3[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[0]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[1]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[2]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[3]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[4]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[5]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[6]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[7]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[8]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[9]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[10] ; single_port_ram_with_init:inst13|\main:PWMA_D1[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[11] ; single_port_ram_with_init:inst13|\main:PWMA_D1[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[12] ; single_port_ram_with_init:inst13|\main:PWMA_D1[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[13] ; single_port_ram_with_init:inst13|\main:PWMA_D1[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[14] ; single_port_ram_with_init:inst13|\main:PWMA_D1[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst13|\main:PWMA_D1[15] ; single_port_ram_with_init:inst13|\main:PWMA_D1[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[0]  ; single_port_ram_with_init:inst14|\main:PWMA_D8[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W8[9]  ; single_port_ram_with_init:inst14|\main:PWMA_W8[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[9]  ; single_port_ram_with_init:inst14|\main:PWMA_D8[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[10] ; single_port_ram_with_init:inst14|\main:PWMA_D8[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[11] ; single_port_ram_with_init:inst14|\main:PWMA_D8[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[12] ; single_port_ram_with_init:inst14|\main:PWMA_D8[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[13] ; single_port_ram_with_init:inst14|\main:PWMA_D8[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[14] ; single_port_ram_with_init:inst14|\main:PWMA_D8[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D8[15] ; single_port_ram_with_init:inst14|\main:PWMA_D8[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[0]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[1]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[1]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[2]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[2]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[3]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[3]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[4]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[4]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[5]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[5]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[6]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[6]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[7]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[7]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[8]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_W5[8]  ; single_port_ram_with_init:inst14|\main:PWMA_W5[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[9]  ; single_port_ram_with_init:inst14|\main:PWMA_D5[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[10] ; single_port_ram_with_init:inst14|\main:PWMA_D5[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[11] ; single_port_ram_with_init:inst14|\main:PWMA_D5[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[12] ; single_port_ram_with_init:inst14|\main:PWMA_D5[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[13] ; single_port_ram_with_init:inst14|\main:PWMA_D5[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[14] ; single_port_ram_with_init:inst14|\main:PWMA_D5[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst14|\main:PWMA_D5[15] ; single_port_ram_with_init:inst14|\main:PWMA_D5[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D12[3] ; single_port_ram_with_init:inst10|\main:PWMA_D12[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; single_port_ram_with_init:inst10|\main:PWMA_D12[9] ; single_port_ram_with_init:inst10|\main:PWMA_D12[9] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.454 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[0]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.502 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|DIN             ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.793      ;
; 0.503 ; three_state_moore_state_machine:inst1|output_buff[12] ; three_state_moore_state_machine:inst1|output_buff[13] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.794      ;
; 0.503 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; three_state_moore_state_machine:inst1|output_buff[11] ; three_state_moore_state_machine:inst1|output_buff[12] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; three_state_moore_state_machine:inst1|output_buff[20] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.795      ;
; 0.505 ; three_state_moore_state_machine:inst1|output_buff[9]  ; three_state_moore_state_machine:inst1|output_buff[10] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.796      ;
; 0.505 ; three_state_moore_state_machine:inst1|output_buff[10] ; three_state_moore_state_machine:inst1|output_buff[11] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.796      ;
; 0.505 ; three_state_moore_state_machine:inst1|output_buff[16] ; three_state_moore_state_machine:inst1|output_buff[17] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.796      ;
; 0.505 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.796      ;
; 0.528 ; three_state_moore_state_machine:inst1|count_ADDR[2]   ; three_state_moore_state_machine:inst1|addrD[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.819      ;
; 0.642 ; three_state_moore_state_machine:inst1|output_buff[7]  ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.934      ;
; 0.645 ; three_state_moore_state_machine:inst1|output_buff[14] ; three_state_moore_state_machine:inst1|output_buff[15] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.936      ;
; 0.680 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.972      ;
; 0.693 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.985      ;
; 0.717 ; three_state_moore_state_machine:inst1|state.waiting   ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.009      ;
; 0.723 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|addrD[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.014      ;
; 0.726 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.018      ;
; 0.729 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.021      ;
; 0.729 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.021      ;
; 0.729 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.021      ;
; 0.735 ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.026      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.027      ;
; 0.737 ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; three_state_moore_state_machine:inst1|output_buff[15] ; three_state_moore_state_machine:inst1|output_buff[16] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; three_state_moore_state_machine:inst1|output_buff[5]  ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; three_state_moore_state_machine:inst1|output_buff[6]  ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; three_state_moore_state_machine:inst1|output_buff[13] ; three_state_moore_state_machine:inst1|output_buff[14] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.034      ;
; 0.745 ; three_state_moore_state_machine:inst1|output_buff[17] ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.036      ;
; 0.745 ; three_state_moore_state_machine:inst1|output_buff[19] ; three_state_moore_state_machine:inst1|output_buff[20] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.036      ;
; 0.746 ; three_state_moore_state_machine:inst1|output_buff[18] ; three_state_moore_state_machine:inst1|output_buff[19] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.037      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[11]       ; three_state_moore_state_machine:inst1|count[11]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.052      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[13]       ; three_state_moore_state_machine:inst1|count[13]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.052      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[15]       ; three_state_moore_state_machine:inst1|count[15]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.052      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[19]       ; three_state_moore_state_machine:inst1|count[19]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[27]       ; three_state_moore_state_machine:inst1|count[27]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; three_state_moore_state_machine:inst1|count[29]       ; three_state_moore_state_machine:inst1|count[29]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.052      ;
; 0.762 ; three_state_moore_state_machine:inst1|count[5]        ; three_state_moore_state_machine:inst1|count[5]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.053      ;
; 0.762 ; three_state_moore_state_machine:inst1|count[17]       ; three_state_moore_state_machine:inst1|count[17]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; three_state_moore_state_machine:inst1|count[21]       ; three_state_moore_state_machine:inst1|count[21]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; three_state_moore_state_machine:inst1|count[16]       ; three_state_moore_state_machine:inst1|count[16]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; three_state_moore_state_machine:inst1|count[31]       ; three_state_moore_state_machine:inst1|count[31]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[6]        ; three_state_moore_state_machine:inst1|count[6]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[7]        ; three_state_moore_state_machine:inst1|count[7]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[9]        ; three_state_moore_state_machine:inst1|count[9]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[18]       ; three_state_moore_state_machine:inst1|count[18]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[22]       ; three_state_moore_state_machine:inst1|count[22]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[23]       ; three_state_moore_state_machine:inst1|count[23]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[25]       ; three_state_moore_state_machine:inst1|count[25]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; three_state_moore_state_machine:inst1|count[12]       ; three_state_moore_state_machine:inst1|count[12]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; three_state_moore_state_machine:inst1|count[14]       ; three_state_moore_state_machine:inst1|count[14]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; three_state_moore_state_machine:inst1|count[20]       ; three_state_moore_state_machine:inst1|count[20]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; three_state_moore_state_machine:inst1|count[28]       ; three_state_moore_state_machine:inst1|count[28]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; three_state_moore_state_machine:inst1|count[30]       ; three_state_moore_state_machine:inst1|count[30]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; three_state_moore_state_machine:inst1|count[8]        ; three_state_moore_state_machine:inst1|count[8]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; three_state_moore_state_machine:inst1|count[10]       ; three_state_moore_state_machine:inst1|count[10]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; three_state_moore_state_machine:inst1|count[24]       ; three_state_moore_state_machine:inst1|count[24]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; three_state_moore_state_machine:inst1|count[26]       ; three_state_moore_state_machine:inst1|count[26]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.785 ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.076      ;
; 0.793 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.085      ;
; 0.814 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.106      ;
; 0.907 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[3]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.199      ;
; 0.988 ; three_state_moore_state_machine:inst1|state.sync      ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.280      ;
; 1.009 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[4]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.301      ;
; 1.010 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.302      ;
; 1.010 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.302      ;
; 1.023 ; three_state_moore_state_machine:inst1|addrD[2]        ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.315      ;
; 1.089 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.381      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[0]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[10]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[11]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[12]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[13]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[14]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[15]                                                                       ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[9]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][0]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][10]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][11]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][12]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][13]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][14]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][15]                                                                              ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][9]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|PWMA[7]                                                                                  ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[0]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[10]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[11]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[12]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[13]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[14]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[15]                                                                        ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[9]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[1]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[2]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[3]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[4]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[5]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[6]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[7]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W8[8]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][1]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][2]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][3]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][4]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][5]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][6]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][7]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[15][8]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][0]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][10]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][11]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][12]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][13]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][14]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][15]                                                                               ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][9]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[1]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[2]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[3]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[4]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[5]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[6]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[7]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D3[8]                                                                         ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][1]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][2]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][3]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][4]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][5]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][6]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][7]                                                                                ;
; 3.032 ; 3.252        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|ram[6][8]                                                                                ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[0]                                                                         ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[10]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[11]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[12]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[13]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[14]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[15]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_D4[9]                                                                         ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[0]                                                                         ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[10]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[11]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[12]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[13]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[14]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[15]                                                                        ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[9]                                                                         ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][0]                                                                                ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][10]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][11]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][12]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][13]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][14]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][15]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][9]                                                                                ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][0]                                                                                ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][10]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][11]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][12]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][13]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][14]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][15]                                                                               ;
; 3.033 ; 3.253        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[8][9]                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 16.527 ; 16.527       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.527 ; 16.527       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.527 ; 16.527       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.558 ; 16.558       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|o                                               ;
; 16.590 ; 16.590       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|i                                               ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|i                                               ;
; 16.741 ; 16.741       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.775 ; 16.775       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|o                                               ;
; 16.804 ; 16.804       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.804 ; 16.804       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.804 ; 16.804       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; clk_  ; Rise       ; clk_                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                          ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|DIN                                                                                 ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[1]                                                                            ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[2]                                                                            ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[10]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[11]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[12]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[13]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[14]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[15]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[16]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[17]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[18]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[19]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[20]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[21]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[22]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[23]                                                                     ;
; 166.364 ; 166.584      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[9]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[10]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[11]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[12]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[13]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[14]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[15]                                                                           ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[5]                                                                            ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[6]                                                                            ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[7]                                                                            ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[8]                                                                            ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[9]                                                                            ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[0]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[10]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[11]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[12]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[13]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[14]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[15]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[16]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[17]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[18]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[19]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[1]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[20]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[21]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[22]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[23]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[24]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[25]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[26]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[27]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[28]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[29]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[30]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[31]                                                                      ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[3]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[4]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[5]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[6]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[7]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[8]                                                                       ;
; 166.365 ; 166.585      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[9]                                                                       ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[0]                                                                            ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[1]                                                                            ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[2]                                                                            ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[3]                                                                            ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[4]                                                                            ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[4]                                                                      ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[5]                                                                      ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[6]                                                                      ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[7]                                                                      ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[8]                                                                      ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.dataTrans                                                                     ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.sync                                                                          ;
; 166.366 ; 166.586      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.waiting                                                                       ;
; 166.368 ; 166.588      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|NSYNC                                                                               ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[16]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[17]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[18]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[19]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[20]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[21]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[22]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[23]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[24]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[25]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[26]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[27]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[28]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[29]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[30]                                                                           ;
; 166.369 ; 166.589      ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[31]                                                                           ;
; 166.426 ; 166.661      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ;
; 166.428 ; 166.663      ; 0.235          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; 13.861 ; 13.827 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; 12.901 ; 13.920 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; 13.745 ; 13.464 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; 10.716 ; 10.471 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; 8.121  ; 8.397  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; 10.584 ; 10.306 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; 7.770  ; 8.416  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; 8.730  ; 8.868  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; 7.560  ; 7.980  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; 7.895  ; 8.090  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; 8.443  ; 8.792  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; 7.952  ; 8.158  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; 9.518  ; 9.392  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; 9.282  ; 9.148  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; 8.014  ; 8.177  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; 10.054 ; 9.933  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; 9.779  ; 9.833  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; 10.716 ; 10.471 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; 9.662  ; 9.583  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; 9.824  ; 9.707  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; 13.074 ; 13.387 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; 12.204 ; 12.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; 11.138 ; 11.466 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; 11.731 ; 11.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; 11.131 ; 11.541 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; 12.679 ; 13.006 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; 11.083 ; 11.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; 11.562 ; 11.750 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; 11.119 ; 11.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; 13.074 ; 13.387 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; 11.289 ; 11.609 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; 12.378 ; 12.545 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; 11.448 ; 11.752 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; 13.047 ; 13.331 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; 11.081 ; 11.164 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; 12.677 ; 12.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; 10.561 ; 10.636 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; 11.341 ; 11.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; 10.148 ; 10.183 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; 10.982 ; 11.191 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; 10.056 ; 10.119 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; 11.312 ; 11.469 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; 10.203 ; 10.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; 11.723 ; 11.907 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; 10.264 ; 10.325 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; 9.166  ; 9.077  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; 8.332  ; 8.467  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; 13.734 ; 14.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; 12.616 ; 13.530 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; 13.173 ; 14.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; 13.356 ; 13.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; 13.734 ; 13.429 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; 10.440 ; 10.604 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; 9.965  ; 10.625 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; 12.820 ; 13.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; 13.175 ; 14.243 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+------------+---------+---------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+---------+---------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; -5.961  ; -6.332  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; -6.053  ; -6.125  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; -5.431  ; -5.697  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; -3.532  ; -3.840  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; -3.559  ; -3.848  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; -4.165  ; -4.408  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; -3.719  ; -4.092  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; -3.704  ; -4.021  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; -3.827  ; -4.150  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; -3.591  ; -3.884  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; -3.561  ; -3.858  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; -3.575  ; -3.864  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; -3.540  ; -3.840  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; -3.565  ; -3.856  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; -3.571  ; -3.868  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; -3.560  ; -3.861  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; -3.584  ; -3.872  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; -3.600  ; -3.895  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; -3.532  ; -3.840  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; -3.550  ; -3.845  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; -7.802  ; -7.864  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; -9.365  ; -9.659  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; -8.528  ; -8.817  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; -9.104  ; -9.256  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; -8.539  ; -8.927  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; -9.820  ; -10.110 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; -8.683  ; -8.738  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; -8.943  ; -9.119  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; -8.715  ; -8.838  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; -10.068 ; -10.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; -8.699  ; -9.003  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; -9.665  ; -9.808  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; -8.851  ; -9.133  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; -10.104 ; -10.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; -8.697  ; -8.799  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; -9.956  ; -10.080 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; -8.202  ; -8.288  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; -8.766  ; -8.908  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; -7.894  ; -7.932  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; -8.438  ; -8.630  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; -7.802  ; -7.864  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; -8.773  ; -8.963  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; -7.924  ; -7.978  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; -9.151  ; -9.349  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; -7.982  ; -8.033  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; -3.447  ; -3.787  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; -4.221  ; -4.591  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; -3.682  ; -3.996  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; -3.968  ; -4.219  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; -4.214  ; -4.565  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; -3.897  ; -4.310  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; -3.682  ; -3.996  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; -4.023  ; -4.331  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; -5.226  ; -5.520  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; -6.609  ; -7.014  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; -7.076  ; -7.472  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+---------+---------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 6.738 ; 6.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 5.386 ; 5.028 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 5.224 ; 4.996 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 5.678 ; 5.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 5.850 ; 5.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 6.050 ; 5.591 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 5.414 ; 5.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 5.605 ; 5.342 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 5.861 ; 5.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 5.554 ; 5.256 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 5.489 ; 5.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 6.425 ; 5.931 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 6.738 ; 6.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 5.786 ; 5.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 6.452 ; 5.985 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 5.277 ; 5.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 5.943 ; 5.693 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 8.433 ; 7.764 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.287 ; 5.053 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.591 ; 5.293 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 8.108 ; 7.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 6.149 ; 5.784 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.895 ; 5.555 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 6.400 ; 5.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.389 ; 5.146 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.943 ; 5.610 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.286 ; 5.075 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 8.433 ; 7.764 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.593 ; 5.315 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 6.442 ; 5.990 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.602 ; 5.330 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.533 ; 5.252 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 6.182 ; 5.932 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.649 ; 5.440 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 6.134 ; 5.772 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.816 ; 5.505 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 6.392 ; 5.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 8.294 ; 7.670 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.182 ; 5.810 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.230 ; 5.873 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 6.206 ; 5.827 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 8.326 ; 7.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 8.304 ; 8.811 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 4.636 ; 4.917 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 5.159 ; 5.357 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 4.414 ; 4.663 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 4.773 ; 5.033 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 4.426 ; 4.655 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 4.440 ; 4.679 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 5.635 ; 5.945 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 5.222 ; 5.478 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 4.893 ; 5.127 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 8.304 ; 8.811 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 5.134 ; 5.424 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 5.809 ; 6.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 7.418 ; 8.028 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 6.977 ; 7.487 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 5.602 ; 5.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 4.387 ; 4.662 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 4.093 ; 4.335 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 5.961 ; 6.414 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 5.640 ; 5.909 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 4.915 ; 5.225 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 7.418 ; 8.028 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 4.236 ; 4.455 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 4.666 ; 4.974 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 4.632 ; 4.965 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 5.544 ; 5.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 8.041 ; 8.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 5.990 ; 6.172 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 8.041 ; 8.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 5.203 ; 5.481 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 4.375 ; 4.692 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 6.205 ; 6.509 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 7.435 ; 7.758 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 5.315 ; 5.699 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 6.566 ; 7.046 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 5.445 ; 5.659 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 6.600 ; 7.098 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 5.959 ; 6.208 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 5.791 ; 6.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 7.811 ; 8.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 6.249 ; 6.532 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 4.886 ; 5.119 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 7.811 ; 8.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 5.724 ; 6.163 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 6.550 ; 6.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 6.002 ; 6.428 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 5.455 ; 5.815 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 5.168 ; 5.464 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 5.946 ; 6.302 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 4.708 ; 4.999 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 5.048 ; 5.268 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 6.261 ; 6.664 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 6.443 ; 6.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 5.133 ; 5.419 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 5.580 ; 5.764 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 5.278 ; 5.484 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 5.507 ; 5.870 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 5.415 ; 5.693 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 4.987 ; 5.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 5.288 ; 5.547 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 4.902 ; 5.185 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 5.687 ; 6.095 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 6.443 ; 6.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 4.630 ; 4.818 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 5.842 ; 6.092 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 6.989 ; 6.605 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 7.367 ; 6.974 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 2.852 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 5.418 ; 5.100 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 5.329 ; 5.027 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 2.649 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 4.647 ; 4.422 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 4.802 ; 4.452 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 4.647 ; 4.422 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 5.083 ; 4.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 5.248 ; 4.908 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 5.440 ; 4.993 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 4.830 ; 4.631 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 5.013 ; 4.754 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 5.257 ; 4.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 4.963 ; 4.670 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 4.902 ; 4.610 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 5.799 ; 5.319 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 6.101 ; 5.570 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 5.187 ; 4.855 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 5.825 ; 5.370 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 4.697 ; 4.463 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 5.337 ; 5.090 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 4.708 ; 4.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 4.708 ; 4.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.999 ; 4.706 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 7.504 ; 6.893 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 5.535 ; 5.178 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.291 ; 4.959 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 5.776 ; 5.300 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.807 ; 4.567 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.338 ; 5.012 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.708 ; 4.499 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 7.819 ; 7.159 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.003 ; 4.730 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 5.818 ; 5.377 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.011 ; 4.744 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.945 ; 4.669 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 5.575 ; 5.328 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.063 ; 4.855 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 5.533 ; 5.178 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.228 ; 4.921 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.781 ; 5.348 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 7.688 ; 7.071 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.579 ; 5.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.623 ; 5.273 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.601 ; 5.229 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 7.718 ; 7.133 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 3.874 ; 4.112 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 4.087 ; 4.363 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 4.588 ; 4.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 3.874 ; 4.120 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 4.218 ; 4.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 3.886 ; 4.112 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 3.899 ; 4.136 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 5.042 ; 5.346 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 4.649 ; 4.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 4.333 ; 4.565 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 7.681 ; 8.185 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 4.564 ; 4.850 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 5.212 ; 5.571 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 3.555 ; 3.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 6.403 ; 6.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 5.005 ; 5.308 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 3.839 ; 4.109 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 3.555 ; 3.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 5.349 ; 5.790 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 5.040 ; 5.305 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 4.344 ; 4.648 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 6.826 ; 7.428 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 3.692 ; 3.909 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 4.105 ; 4.407 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 4.073 ; 4.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 4.948 ; 5.301 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 3.826 ; 4.136 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 5.377 ; 5.557 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 7.423 ; 8.076 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 4.621 ; 4.894 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 3.826 ; 4.136 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 5.582 ; 5.881 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 6.764 ; 7.080 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 4.729 ; 5.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 5.929 ; 6.396 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 4.854 ; 5.066 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 6.041 ; 6.536 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 5.348 ; 5.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 5.186 ; 5.574 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 4.146 ; 4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 5.635 ; 5.914 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 4.327 ; 4.558 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 7.207 ; 7.789 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 5.132 ; 5.561 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 5.924 ; 6.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 5.399 ; 5.816 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 4.874 ; 5.227 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 4.597 ; 4.889 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 5.346 ; 5.695 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 4.146 ; 4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 4.474 ; 4.692 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 5.639 ; 6.032 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 4.070 ; 4.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 4.554 ; 4.835 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 4.983 ; 5.165 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 4.692 ; 4.896 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 4.912 ; 5.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 4.823 ; 5.097 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 4.412 ; 4.679 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 4.701 ; 4.956 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 4.332 ; 4.610 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 5.085 ; 5.484 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 5.811 ; 6.329 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 4.070 ; 4.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 5.235 ; 5.480 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 6.342 ; 5.967 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 6.715 ; 6.331 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 2.390 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 4.834 ; 4.523 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 4.760 ; 4.463 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 2.187 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 8.769 ; 8.758 ;       ;
; RST2       ; LED1        ;       ; 8.646 ; 8.601 ;       ;
; xrd        ; Data[0]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[1]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[2]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[3]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[4]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[5]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[6]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[7]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[8]     ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[9]     ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[10]    ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[11]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[12]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[13]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[14]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[15]    ; 7.719 ; 7.719 ; 8.001 ; 7.741 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 8.549 ; 8.532 ;       ;
; RST2       ; LED1        ;       ; 8.431 ; 8.381 ;       ;
; xrd        ; Data[0]     ; 7.011 ; 7.057 ; 7.271 ; 7.271 ;
; xrd        ; Data[1]     ; 7.011 ; 7.057 ; 7.271 ; 7.271 ;
; xrd        ; Data[2]     ; 7.011 ; 7.057 ; 7.271 ; 7.271 ;
; xrd        ; Data[3]     ; 6.985 ; 7.031 ; 7.256 ; 7.256 ;
; xrd        ; Data[4]     ; 6.985 ; 7.031 ; 7.256 ; 7.256 ;
; xrd        ; Data[5]     ; 6.985 ; 7.031 ; 7.256 ; 7.256 ;
; xrd        ; Data[6]     ; 6.985 ; 7.031 ; 7.256 ; 7.256 ;
; xrd        ; Data[7]     ; 6.985 ; 7.031 ; 7.256 ; 7.256 ;
; xrd        ; Data[8]     ; 7.017 ; 7.063 ; 7.284 ; 7.284 ;
; xrd        ; Data[9]     ; 7.017 ; 7.063 ; 7.284 ; 7.284 ;
; xrd        ; Data[10]    ; 7.017 ; 7.063 ; 7.284 ; 7.284 ;
; xrd        ; Data[11]    ; 6.998 ; 7.044 ; 7.273 ; 7.273 ;
; xrd        ; Data[12]    ; 6.998 ; 7.044 ; 7.273 ; 7.273 ;
; xrd        ; Data[13]    ; 6.998 ; 7.044 ; 7.273 ; 7.273 ;
; xrd        ; Data[14]    ; 6.998 ; 7.044 ; 7.273 ; 7.273 ;
; xrd        ; Data[15]    ; 7.008 ; 7.054 ; 7.283 ; 7.283 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                    ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 5.351 ; 5.351 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 6.150 ; 6.150 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.398 ; 5.398 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 6.292 ; 6.292 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 5.721 ; 5.721 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 6.505 ; 6.505 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 5.351 ; 5.351 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.448 ; 5.448 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 6.696 ; 6.696 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.454 ; 5.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 5.534 ; 5.534 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 6.432 ; 6.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 6.135 ; 6.135 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.619 ; 5.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.427 ; 5.427 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 5.511 ; 5.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 6.456 ; 6.456 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 5.409 ; 5.409 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.394 ; 5.394 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 6.397 ; 6.397 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 6.868 ; 6.868 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.631 ; 6.631 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.812 ; 6.812 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.794 ; 5.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 6.826 ; 6.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.243 ; 4.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.010 ; 5.056 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.288 ; 4.334 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 5.146 ; 5.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 4.599 ; 4.645 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.351 ; 5.397 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.243 ; 4.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.337 ; 4.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.535 ; 5.581 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.344 ; 4.390 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.420 ; 4.466 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.283 ; 5.329 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 4.997 ; 5.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 4.502 ; 4.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.318 ; 4.364 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 4.425 ; 4.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.331 ; 5.360 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 4.327 ; 4.356 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 4.312 ; 4.341 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.276 ; 5.305 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 5.726 ; 5.755 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.500 ; 5.529 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.673 ; 5.702 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 4.695 ; 4.724 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 5.686 ; 5.715 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                           ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.992     ; 5.252     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.757     ; 6.017     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.058     ; 5.318     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 5.795     ; 6.055     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 5.348     ; 5.608     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.938     ; 6.198     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.992     ; 5.252     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.120     ; 5.380     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 6.136     ; 6.396     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.118     ; 5.378     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 5.202     ; 5.462     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.955     ; 6.215     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 5.713     ; 5.973     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.216     ; 5.476     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.058     ; 5.318     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 5.193     ; 5.433     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.982     ; 6.222     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 5.103     ; 5.343     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.098     ; 5.338     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.927     ; 6.167     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 6.451     ; 6.691     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.099     ; 6.339     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.215     ; 6.455     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.450     ; 5.690     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 6.407     ; 6.647     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.148     ; 4.148     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 4.882     ; 4.882     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.211     ; 4.211     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 4.918     ; 4.918     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 4.490     ; 4.490     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.056     ; 5.056     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.148     ; 4.148     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.272     ; 4.272     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.248     ; 5.248     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.270     ; 4.270     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.351     ; 4.351     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.074     ; 5.074     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 4.841     ; 4.841     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 4.365     ; 4.365     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.213     ; 4.213     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 4.350     ; 4.350     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.107     ; 5.107     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 4.263     ; 4.263     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 4.258     ; 4.258     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.054     ; 5.054     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 5.556     ; 5.556     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.219     ; 5.219     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.329     ; 5.329     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 4.595     ; 4.595     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 5.513     ; 5.513     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 85.93 MHz  ; 85.93 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 142.88 MHz ; 142.88 MHz      ; inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -4.971  ; -250.617      ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 326.331 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.403 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 2.465   ; 0.000         ;
; clk_                                             ; 16.507  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 166.365 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                       ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -4.971 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.536     ;
; -4.960 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.525     ;
; -4.913 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.478     ;
; -4.874 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.439     ;
; -4.846 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.411     ;
; -4.720 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.285     ;
; -4.703 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.268     ;
; -4.698 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.249     ;
; -4.692 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.257     ;
; -4.687 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.238     ;
; -4.680 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.243     ;
; -4.675 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.238     ;
; -4.674 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.237     ;
; -4.640 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 11.206     ;
; -4.640 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.191     ;
; -4.629 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 11.195     ;
; -4.601 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.152     ;
; -4.582 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 11.148     ;
; -4.580 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 11.141     ;
; -4.574 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.131     ;
; -4.573 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 11.124     ;
; -4.569 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 11.130     ;
; -4.563 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.120     ;
; -4.550 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.103     ; 11.115     ;
; -4.543 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 11.109     ;
; -4.532 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.089     ;
; -4.522 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 11.083     ;
; -4.521 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.078     ;
; -4.516 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.073     ;
; -4.515 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 11.081     ;
; -4.495 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 11.064     ;
; -4.484 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 11.053     ;
; -4.483 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 11.044     ;
; -4.477 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.034     ;
; -4.474 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.031     ;
; -4.468 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 11.031     ;
; -4.455 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 11.016     ;
; -4.449 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 11.006     ;
; -4.447 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 10.998     ;
; -4.437 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 11.006     ;
; -4.435 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.992     ;
; -4.430 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 10.981     ;
; -4.419 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 10.970     ;
; -4.407 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.119     ; 10.956     ;
; -4.407 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.964     ;
; -4.402 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.119     ; 10.951     ;
; -4.401 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.119     ; 10.950     ;
; -4.398 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 10.967     ;
; -4.397 ; single_port_ram_with_init:inst10|\main:count[11] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 10.960     ;
; -4.389 ; single_port_ram_with_init:inst10|\main:count[15] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.105     ; 10.952     ;
; -4.389 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 10.955     ;
; -4.372 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 10.938     ;
; -4.370 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 10.939     ;
; -4.366 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.088     ; 10.946     ;
; -4.364 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.112     ; 10.920     ;
; -4.361 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.102     ; 10.927     ;
; -4.355 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.088     ; 10.935     ;
; -4.353 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.095     ; 10.926     ;
; -4.353 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.112     ; 10.909     ;
; -4.349 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 10.913     ;
; -4.344 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 10.908     ;
; -4.343 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 10.907     ;
; -4.342 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.095     ; 10.915     ;
; -4.335 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 10.904     ;
; -4.329 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 10.890     ;
; -4.324 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 10.893     ;
; -4.323 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.094     ; 10.897     ;
; -4.323 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.885     ;
; -4.323 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.885     ;
; -4.323 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.880     ;
; -4.312 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 10.873     ;
; -4.312 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.094     ; 10.886     ;
; -4.312 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.874     ;
; -4.312 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.874     ;
; -4.311 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.873     ;
; -4.308 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.088     ; 10.888     ;
; -4.306 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.112     ; 10.862     ;
; -4.306 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.863     ;
; -4.305 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 10.886     ;
; -4.305 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.867     ;
; -4.301 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.092     ; 10.877     ;
; -4.301 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.107     ; 10.862     ;
; -4.300 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.862     ;
; -4.295 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.852     ;
; -4.295 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.095     ; 10.868     ;
; -4.294 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 10.858     ;
; -4.294 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 10.875     ;
; -4.294 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.106     ; 10.856     ;
; -4.290 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.092     ; 10.866     ;
; -4.289 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.109     ; 10.848     ;
; -4.284 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.109     ; 10.843     ;
; -4.283 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 10.838     ;
; -4.283 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.104     ; 10.847     ;
; -4.283 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.109     ; 10.842     ;
; -4.281 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.111     ; 10.838     ;
; -4.278 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 10.833     ;
; -4.277 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.117     ; 10.828     ;
; -4.277 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.099     ; 10.846     ;
; -4.277 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst11|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.113     ; 10.832     ;
; -4.269 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.088     ; 10.849     ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                            ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                                                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 326.331 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 7.250      ;
; 326.393 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 7.188      ;
; 326.421 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 7.160      ;
; 326.481 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 7.100      ;
; 326.566 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.695      ;
; 326.575 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.686      ;
; 326.605 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.976      ;
; 326.656 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.605      ;
; 326.693 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.888      ;
; 326.716 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.545      ;
; 326.728 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.853      ;
; 326.811 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.770      ;
; 326.840 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.421      ;
; 326.854 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.727      ;
; 326.928 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.333      ;
; 326.931 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.655      ;
; 326.944 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.637      ;
; 326.963 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.298      ;
; 326.985 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.596      ;
; 327.046 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.215      ;
; 327.070 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.511      ;
; 327.072 ; three_state_moore_state_machine:inst1|count[7]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.514      ;
; 327.089 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.172      ;
; 327.097 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.489      ;
; 327.111 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.470      ;
; 327.134 ; three_state_moore_state_machine:inst1|count[11]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.452      ;
; 327.147 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.439      ;
; 327.179 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.082      ;
; 327.198 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.383      ;
; 327.206 ; three_state_moore_state_machine:inst1|count[15]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.380      ;
; 327.220 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 6.041      ;
; 327.229 ; three_state_moore_state_machine:inst1|count[14]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.357      ;
; 327.237 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.344      ;
; 327.244 ; three_state_moore_state_machine:inst1|count[16]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 6.328      ;
; 327.245 ; three_state_moore_state_machine:inst1|count[6]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.341      ;
; 327.275 ; three_state_moore_state_machine:inst1|count[8]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.311      ;
; 327.305 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 5.956      ;
; 327.324 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.212      ; 6.257      ;
; 327.346 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 5.915      ;
; 327.359 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 6.220      ;
; 327.429 ; three_state_moore_state_machine:inst1|count[9]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.157      ;
; 327.430 ; three_state_moore_state_machine:inst1|count[20]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 6.142      ;
; 327.433 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 5.828      ;
; 327.434 ; three_state_moore_state_machine:inst1|count[19]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 6.138      ;
; 327.449 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 6.130      ;
; 327.472 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 5.789      ;
; 327.487 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 6.092      ;
; 327.552 ; three_state_moore_state_machine:inst1|count[5]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.217      ; 6.034      ;
; 327.559 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.071     ; 5.702      ;
; 327.574 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 6.005      ;
; 327.594 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.073     ; 5.665      ;
; 327.596 ; three_state_moore_state_machine:inst1|count[26]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.976      ;
; 327.601 ; three_state_moore_state_machine:inst1|count[18]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.971      ;
; 327.608 ; three_state_moore_state_machine:inst1|count[23]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.964      ;
; 327.611 ; three_state_moore_state_machine:inst1|count_ADDR[21] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 5.968      ;
; 327.684 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.073     ; 5.575      ;
; 327.699 ; three_state_moore_state_machine:inst1|count_ADDR[20] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 5.880      ;
; 327.710 ; three_state_moore_state_machine:inst1|count[17]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.862      ;
; 327.722 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.073     ; 5.537      ;
; 327.734 ; three_state_moore_state_machine:inst1|count_ADDR[23] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 5.845      ;
; 327.762 ; three_state_moore_state_machine:inst1|count[25]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.810      ;
; 327.789 ; three_state_moore_state_machine:inst1|count[22]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.783      ;
; 327.800 ; three_state_moore_state_machine:inst1|count[28]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.203      ; 5.772      ;
; 327.809 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.073     ; 5.450      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.211      ; 5.649      ;
; 327.816 ; three_state_moore_state_machine:inst1|count_ADDR[22] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.210      ; 5.763      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[0]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[1]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[3]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[4]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[5]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[6]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[7]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[8]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[9]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[10]                                                                      ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
; 327.818 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|count_ADDR[11]                                                                      ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.065     ; 5.449      ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                    ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[0]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[0]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[1]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[2]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[3]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[4]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[5]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[6]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[7]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[8]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[9]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[9]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[10] ; single_port_ram_with_init:inst10|\main:PWMA_D10[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[10] ; single_port_ram_with_init:inst10|\main:PWMA_W10[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[11] ; single_port_ram_with_init:inst10|\main:PWMA_D10[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[11] ; single_port_ram_with_init:inst10|\main:PWMA_W10[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[12] ; single_port_ram_with_init:inst10|\main:PWMA_D10[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[12] ; single_port_ram_with_init:inst10|\main:PWMA_W10[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[13] ; single_port_ram_with_init:inst10|\main:PWMA_W10[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[13] ; single_port_ram_with_init:inst10|\main:PWMA_D10[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[14] ; single_port_ram_with_init:inst10|\main:PWMA_W10[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[14] ; single_port_ram_with_init:inst10|\main:PWMA_D10[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_D10[15] ; single_port_ram_with_init:inst10|\main:PWMA_D10[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W10[15] ; single_port_ram_with_init:inst10|\main:PWMA_W10[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst10|\main:PWMA_W7[10]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[1]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[2]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[3]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[4]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[5]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[6]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[7]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst11|\main:PWMA_W12[8]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[0]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[1]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[2]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[3]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[5]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[6]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[7]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[8]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[9]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[10]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[11]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[12]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[13]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[14]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D7[15]  ; single_port_ram_with_init:inst12|\main:PWMA_D7[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[1]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[2]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[3]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[4]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[5]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[6]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[7]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst12|\main:PWMA_D2[8]   ; single_port_ram_with_init:inst12|\main:PWMA_D2[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[1]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[2]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[3]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[4]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[5]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[6]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[7]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W12[8]  ; single_port_ram_with_init:inst13|\main:PWMA_W12[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[1]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[2]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[3]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[4]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[5]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[6]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[7]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W11[8]  ; single_port_ram_with_init:inst13|\main:PWMA_W11[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[0]   ; single_port_ram_with_init:inst13|\main:PWMA_W3[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[9]   ; single_port_ram_with_init:inst13|\main:PWMA_W3[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[10]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[11]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[12]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[13]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[14]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_W3[15]  ; single_port_ram_with_init:inst13|\main:PWMA_W3[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[0]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[1]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[2]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[3]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[4]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[5]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[6]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[7]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[8]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[9]   ; single_port_ram_with_init:inst13|\main:PWMA_D1[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[10]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[11]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[12]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; single_port_ram_with_init:inst13|\main:PWMA_D1[13]  ; single_port_ram_with_init:inst13|\main:PWMA_D1[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.403 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[0]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.470 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|DIN             ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.736      ;
; 0.471 ; three_state_moore_state_machine:inst1|output_buff[12] ; three_state_moore_state_machine:inst1|output_buff[13] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.737      ;
; 0.471 ; three_state_moore_state_machine:inst1|output_buff[20] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.737      ;
; 0.471 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; three_state_moore_state_machine:inst1|output_buff[9]  ; three_state_moore_state_machine:inst1|output_buff[10] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; three_state_moore_state_machine:inst1|output_buff[10] ; three_state_moore_state_machine:inst1|output_buff[11] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; three_state_moore_state_machine:inst1|output_buff[11] ; three_state_moore_state_machine:inst1|output_buff[12] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; three_state_moore_state_machine:inst1|output_buff[16] ; three_state_moore_state_machine:inst1|output_buff[17] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.739      ;
; 0.493 ; three_state_moore_state_machine:inst1|count_ADDR[2]   ; three_state_moore_state_machine:inst1|addrD[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.759      ;
; 0.600 ; three_state_moore_state_machine:inst1|output_buff[7]  ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.865      ;
; 0.601 ; three_state_moore_state_machine:inst1|output_buff[14] ; three_state_moore_state_machine:inst1|output_buff[15] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.867      ;
; 0.632 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.897      ;
; 0.639 ; three_state_moore_state_machine:inst1|state.waiting   ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.904      ;
; 0.647 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.912      ;
; 0.647 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|addrD[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.912      ;
; 0.662 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.927      ;
; 0.663 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.928      ;
; 0.663 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.928      ;
; 0.663 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.928      ;
; 0.683 ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.948      ;
; 0.683 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.948      ;
; 0.684 ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.949      ;
; 0.684 ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.949      ;
; 0.684 ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.949      ;
; 0.684 ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.949      ;
; 0.685 ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.950      ;
; 0.685 ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.950      ;
; 0.685 ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.950      ;
; 0.685 ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.950      ;
; 0.686 ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.951      ;
; 0.687 ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.952      ;
; 0.687 ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.952      ;
; 0.688 ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.953      ;
; 0.688 ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.953      ;
; 0.688 ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.953      ;
; 0.688 ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.953      ;
; 0.688 ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.953      ;
; 0.689 ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.954      ;
; 0.689 ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.954      ;
; 0.689 ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.954      ;
; 0.689 ; three_state_moore_state_machine:inst1|output_buff[13] ; three_state_moore_state_machine:inst1|output_buff[14] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; three_state_moore_state_machine:inst1|output_buff[15] ; three_state_moore_state_machine:inst1|output_buff[16] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.955      ;
; 0.690 ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.955      ;
; 0.690 ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.955      ;
; 0.690 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.955      ;
; 0.691 ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.956      ;
; 0.691 ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.956      ;
; 0.691 ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.956      ;
; 0.691 ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.956      ;
; 0.691 ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.956      ;
; 0.692 ; three_state_moore_state_machine:inst1|output_buff[17] ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.958      ;
; 0.692 ; three_state_moore_state_machine:inst1|output_buff[6]  ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.957      ;
; 0.693 ; three_state_moore_state_machine:inst1|output_buff[5]  ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.958      ;
; 0.695 ; three_state_moore_state_machine:inst1|output_buff[18] ; three_state_moore_state_machine:inst1|output_buff[19] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; three_state_moore_state_machine:inst1|output_buff[19] ; three_state_moore_state_machine:inst1|output_buff[20] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.961      ;
; 0.706 ; three_state_moore_state_machine:inst1|count[13]       ; three_state_moore_state_machine:inst1|count[13]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.971      ;
; 0.706 ; three_state_moore_state_machine:inst1|count[15]       ; three_state_moore_state_machine:inst1|count[15]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.971      ;
; 0.707 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; three_state_moore_state_machine:inst1|count[5]        ; three_state_moore_state_machine:inst1|count[5]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; three_state_moore_state_machine:inst1|count[11]       ; three_state_moore_state_machine:inst1|count[11]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; three_state_moore_state_machine:inst1|count[19]       ; three_state_moore_state_machine:inst1|count[19]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; three_state_moore_state_machine:inst1|count[29]       ; three_state_moore_state_machine:inst1|count[29]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; three_state_moore_state_machine:inst1|count[17]       ; three_state_moore_state_machine:inst1|count[17]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; three_state_moore_state_machine:inst1|count[21]       ; three_state_moore_state_machine:inst1|count[21]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; three_state_moore_state_machine:inst1|count[27]       ; three_state_moore_state_machine:inst1|count[27]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; three_state_moore_state_machine:inst1|count[31]       ; three_state_moore_state_machine:inst1|count[31]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; three_state_moore_state_machine:inst1|count[6]        ; three_state_moore_state_machine:inst1|count[6]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; three_state_moore_state_machine:inst1|count[7]        ; three_state_moore_state_machine:inst1|count[7]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; three_state_moore_state_machine:inst1|count[9]        ; three_state_moore_state_machine:inst1|count[9]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; three_state_moore_state_machine:inst1|count[22]       ; three_state_moore_state_machine:inst1|count[22]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; three_state_moore_state_machine:inst1|count[14]       ; three_state_moore_state_machine:inst1|count[14]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; three_state_moore_state_machine:inst1|count[16]       ; three_state_moore_state_machine:inst1|count[16]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; three_state_moore_state_machine:inst1|count[23]       ; three_state_moore_state_machine:inst1|count[23]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; three_state_moore_state_machine:inst1|count[25]       ; three_state_moore_state_machine:inst1|count[25]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; three_state_moore_state_machine:inst1|count[12]       ; three_state_moore_state_machine:inst1|count[12]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; three_state_moore_state_machine:inst1|count[18]       ; three_state_moore_state_machine:inst1|count[18]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; three_state_moore_state_machine:inst1|count[30]       ; three_state_moore_state_machine:inst1|count[30]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; three_state_moore_state_machine:inst1|count[8]        ; three_state_moore_state_machine:inst1|count[8]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; three_state_moore_state_machine:inst1|count[10]       ; three_state_moore_state_machine:inst1|count[10]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; three_state_moore_state_machine:inst1|count[20]       ; three_state_moore_state_machine:inst1|count[20]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; three_state_moore_state_machine:inst1|count[28]       ; three_state_moore_state_machine:inst1|count[28]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; three_state_moore_state_machine:inst1|count[24]       ; three_state_moore_state_machine:inst1|count[24]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.980      ;
; 0.715 ; three_state_moore_state_machine:inst1|count[26]       ; three_state_moore_state_machine:inst1|count[26]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.980      ;
; 0.734 ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.999      ;
; 0.739 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.004      ;
; 0.764 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.029      ;
; 0.846 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[3]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.111      ;
; 0.907 ; three_state_moore_state_machine:inst1|addrD[2]        ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.175      ;
; 0.920 ; three_state_moore_state_machine:inst1|state.sync      ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.185      ;
; 0.949 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.214      ;
; 0.949 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.214      ;
; 0.950 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[4]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.215      ;
; 1.003 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.270      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.465 ; 6.666        ; 4.201          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[1]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[2]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[3]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[4]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[5]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[6]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[7]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D3[8]                                                                         ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][1]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][2]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][3]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][4]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][5]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][6]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][7]                                                                                ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[6][8]                                                                                ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[11][11]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[11][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[11][6]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[11][9]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[15][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][10]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][12]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][14]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[16][8]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][10]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][12]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][14]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][15]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[17][8]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[18][11]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[18][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[18][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[18][4]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][11]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][12]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][14]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][15]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][4]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][5]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][6]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][7]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[19][9]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[20][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[20][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[20][5]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][12]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][14]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][15]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][5]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][6]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[21][8]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[22][1]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][11]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][15]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][4]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[26][8]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][10]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][11]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][12]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][14]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][15]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][4]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][5]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][6]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][7]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][8]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[27][9]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[29][13]                                                                        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[29][2]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[29][3]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[29][5]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[30][1]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[5][13]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[5][1]                                                                          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[5][3]                                                                          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[5][5]                                                                          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[7][13]                                                                         ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[7][1]                                                                          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_input_with_init:inst20|ram[7][5]                                                                          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst10|PWMA[7]                                                                                  ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst10|PWMA[9]                                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 16.507 ; 16.507       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.507 ; 16.507       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.507 ; 16.507       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.558 ; 16.558       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|o                                               ;
; 16.583 ; 16.583       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|i                                               ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|i                                               ;
; 16.749 ; 16.749       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.775 ; 16.775       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|o                                               ;
; 16.825 ; 16.825       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.825 ; 16.825       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.825 ; 16.825       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; clk_  ; Rise       ; clk_                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------------------------+
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|DIN             ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[0]        ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[1]        ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[2]        ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[3]        ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[4]        ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[16]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[17]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[18]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[19]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[20]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[21]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[22]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[23]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[24]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[25]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[26]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[27]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[28]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[29]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[30]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[31]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[10] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[11] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[12] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[13] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[14] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[15] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[16] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[17] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[18] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[19] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[20] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[21] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[22] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[23] ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[4]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[5]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[6]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[7]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[8]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[9]  ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.dataTrans ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.sync      ;
; 166.365 ; 166.581      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.waiting   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[1]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[2]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[10]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[11]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[12]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[13]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[14]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[15]       ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[5]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[6]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[7]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[8]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[9]        ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[0]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[10]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[11]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[12]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[13]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[14]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[15]  ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[1]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[2]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[3]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[4]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[5]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[6]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[7]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[8]   ;
; 166.366 ; 166.582      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[9]   ;
; 166.367 ; 166.583      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|NSYNC           ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[16]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[17]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[18]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[19]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[20]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[21]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[22]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[23]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[24]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[25]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[26]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[27]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[28]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[29]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[30]       ;
; 166.368 ; 166.584      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[31]       ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[0]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[10]       ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[11]       ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[1]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[2]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[3]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[4]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[5]        ;
; 166.427 ; 166.657      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[6]        ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; 12.970 ; 12.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; 11.701 ; 12.896 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; 12.796 ; 12.198 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; 9.866  ; 9.229  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; 7.337  ; 7.341  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; 9.713  ; 9.133  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; 7.060  ; 7.543  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; 7.920  ; 7.881  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; 6.792  ; 7.028  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; 7.167  ; 7.066  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; 7.636  ; 7.751  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; 7.187  ; 7.139  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; 8.695  ; 8.271  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; 8.495  ; 8.077  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; 7.274  ; 7.136  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; 9.275  ; 8.733  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; 8.958  ; 8.650  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; 9.866  ; 9.229  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; 8.831  ; 8.422  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; 9.051  ; 8.468  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; 12.168 ; 12.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; 11.323 ; 11.448 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; 10.284 ; 10.401 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; 10.878 ; 10.762 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; 10.253 ; 10.490 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; 11.760 ; 11.893 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; 10.252 ; 9.801  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; 10.721 ; 10.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; 10.261 ; 9.923  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; 12.168 ; 12.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; 10.420 ; 10.526 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; 11.513 ; 11.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; 10.584 ; 10.663 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; 12.159 ; 12.222 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; 10.236 ; 9.825  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; 11.801 ; 11.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; 9.747  ; 9.359  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; 10.499 ; 10.434 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; 9.350  ; 8.932  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; 10.173 ; 10.136 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; 9.270  ; 8.878  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; 10.506 ; 10.392 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; 9.425  ; 8.999  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; 10.883 ; 10.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; 9.472  ; 9.058  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; 8.412  ; 7.962  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; 7.608  ; 7.465  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; 12.740 ; 12.890 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; 11.671 ; 12.433 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; 12.249 ; 12.890 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; 12.387 ; 12.747 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; 12.740 ; 12.293 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; 9.573  ; 9.581  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; 8.928  ; 9.635  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; 11.425 ; 12.830 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; 11.780 ; 13.144 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; -5.300 ; -5.592 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; -5.453 ; -5.351 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; -4.841 ; -4.929 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; -3.038 ; -3.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; -3.065 ; -3.253 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; -3.647 ; -3.758 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; -3.275 ; -3.504 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; -3.198 ; -3.420 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; -3.305 ; -3.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; -3.096 ; -3.287 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; -3.073 ; -3.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; -3.079 ; -3.269 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; -3.043 ; -3.251 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; -3.070 ; -3.259 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; -3.076 ; -3.272 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; -3.061 ; -3.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; -3.088 ; -3.274 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; -3.100 ; -3.297 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; -3.038 ; -3.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; -3.052 ; -3.254 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; -7.180 ; -6.851 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; -8.335 ; -8.450 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; -7.614 ; -7.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; -8.214 ; -8.097 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; -7.600 ; -7.825 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; -8.752 ; -8.869 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; -8.023 ; -7.639 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; -8.066 ; -7.967 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; -8.028 ; -7.749 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; -8.975 ; -9.068 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; -7.775 ; -7.877 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; -8.769 ; -8.597 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; -7.931 ; -8.001 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; -9.025 ; -9.083 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; -8.024 ; -7.695 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; -9.049 ; -8.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; -7.554 ; -7.240 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; -7.871 ; -7.783 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; -7.259 ; -6.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; -7.571 ; -7.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; -7.180 ; -6.851 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; -7.900 ; -7.830 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; -7.305 ; -6.946 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; -8.249 ; -8.177 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; -7.347 ; -6.995 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; -2.959 ; -3.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; -3.721 ; -3.952 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; -3.232 ; -3.425 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; -3.516 ; -3.624 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; -3.726 ; -3.933 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; -3.439 ; -3.697 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; -3.232 ; -3.425 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; -3.512 ; -3.697 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; -4.646 ; -4.783 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; -5.879 ; -6.219 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; -6.336 ; -6.644 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 6.706 ; 5.971 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 5.405 ; 4.914 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 5.216 ; 4.883 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 5.680 ; 5.147 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 5.841 ; 5.346 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 6.047 ; 5.430 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 5.414 ; 5.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 5.602 ; 5.206 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 5.861 ; 5.382 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 5.547 ; 5.113 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 5.497 ; 5.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 6.401 ; 5.739 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 6.706 ; 5.971 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 5.792 ; 5.272 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 6.418 ; 5.789 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 5.278 ; 4.924 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 5.934 ; 5.488 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 8.414 ; 7.589 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.286 ; 4.952 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.595 ; 5.131 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 8.109 ; 7.302 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 6.149 ; 5.575 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.880 ; 5.389 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 6.373 ; 5.711 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.373 ; 5.032 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.932 ; 5.435 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.297 ; 4.953 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 8.414 ; 7.589 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.592 ; 5.181 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 6.431 ; 5.761 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.603 ; 5.198 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.540 ; 5.125 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 6.125 ; 5.754 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.611 ; 5.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 6.127 ; 5.604 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.815 ; 5.375 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 6.395 ; 5.775 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 8.271 ; 7.490 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.173 ; 5.648 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.215 ; 5.722 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 6.208 ; 5.662 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 8.316 ; 7.567 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 8.053 ; 8.774 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 4.587 ; 4.946 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 5.055 ; 5.339 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 4.399 ; 4.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 4.726 ; 5.049 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 4.404 ; 4.689 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 4.417 ; 4.717 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 5.458 ; 5.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 5.094 ; 5.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 4.824 ; 5.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 8.053 ; 8.774 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 5.060 ; 5.419 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 5.677 ; 6.143 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 7.246 ; 8.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 6.856 ; 7.493 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 5.426 ; 5.899 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 4.341 ; 4.707 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 4.067 ; 4.382 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 5.732 ; 6.413 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 5.443 ; 5.905 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 4.846 ; 5.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 7.246 ; 8.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 4.208 ; 4.499 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 4.590 ; 5.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 4.559 ; 5.022 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 5.363 ; 5.892 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 7.862 ; 8.663 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 5.781 ; 6.085 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 7.862 ; 8.663 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 5.066 ; 5.490 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 4.336 ; 4.739 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 6.014 ; 6.464 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 7.033 ; 7.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 5.150 ; 5.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 6.336 ; 6.974 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 5.277 ; 5.675 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 6.530 ; 7.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 5.728 ; 6.237 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 5.590 ; 6.179 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 7.662 ; 8.364 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 6.061 ; 6.480 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 4.801 ; 5.150 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 7.662 ; 8.364 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 5.580 ; 6.147 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 6.287 ; 6.862 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 5.802 ; 6.410 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 5.341 ; 5.809 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 5.074 ; 5.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 5.773 ; 6.285 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 4.627 ; 5.025 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 4.914 ; 5.278 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 6.011 ; 6.636 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 6.156 ; 7.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 4.989 ; 5.461 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 5.387 ; 5.768 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 5.164 ; 5.450 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 5.364 ; 5.834 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 5.265 ; 5.676 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 4.912 ; 5.244 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 5.123 ; 5.569 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 4.793 ; 5.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 5.528 ; 6.080 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 6.156 ; 7.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 4.535 ; 4.857 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 5.618 ; 6.075 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 6.951 ; 6.325 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 7.328 ; 6.667 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 2.994 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 5.444 ; 4.975 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 5.360 ; 4.951 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 2.765 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 4.705 ; 4.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 4.887 ; 4.410 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 4.705 ; 4.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 5.151 ; 4.632 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 5.305 ; 4.823 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 5.502 ; 4.903 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 4.895 ; 4.576 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 5.075 ; 4.689 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 5.325 ; 4.859 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 5.023 ; 4.601 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 4.974 ; 4.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 5.843 ; 5.201 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 6.136 ; 5.423 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 5.258 ; 4.752 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 5.860 ; 5.249 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 4.766 ; 4.419 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 5.395 ; 4.961 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 4.773 ; 4.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 4.773 ; 4.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.070 ; 4.618 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 7.573 ; 6.780 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 5.602 ; 5.045 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.344 ; 4.866 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 5.817 ; 5.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.857 ; 4.523 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.393 ; 4.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.784 ; 4.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 7.865 ; 7.056 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.068 ; 4.667 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 5.873 ; 5.224 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.078 ; 4.682 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.017 ; 4.612 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 5.586 ; 5.223 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.093 ; 4.796 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 5.591 ; 5.082 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.292 ; 4.862 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.849 ; 5.246 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 7.733 ; 6.966 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.635 ; 5.124 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.677 ; 5.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.669 ; 5.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 7.776 ; 7.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 3.925 ; 4.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 4.106 ; 4.457 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 4.555 ; 4.835 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 3.925 ; 4.226 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 4.238 ; 4.556 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 3.930 ; 4.211 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 3.942 ; 4.237 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 4.938 ; 5.417 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 4.593 ; 4.993 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 4.333 ; 4.642 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 7.505 ; 8.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 4.559 ; 4.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 5.152 ; 5.607 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 3.597 ; 3.906 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 6.353 ; 6.982 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 4.902 ; 5.362 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 3.860 ; 4.218 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 3.597 ; 3.906 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 5.195 ; 5.855 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 4.918 ; 5.368 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 4.344 ; 4.701 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 6.726 ; 7.506 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 3.732 ; 4.017 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 4.099 ; 4.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 4.068 ; 4.519 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 4.840 ; 5.354 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 3.854 ; 4.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 5.242 ; 5.540 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 7.319 ; 8.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 4.555 ; 4.968 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 3.854 ; 4.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 5.465 ; 5.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 6.443 ; 7.126 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 4.637 ; 5.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 5.775 ; 6.394 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 4.759 ; 5.147 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 6.040 ; 6.612 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 5.191 ; 5.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 5.059 ; 5.631 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 4.135 ; 4.523 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 5.521 ; 5.931 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 4.311 ; 4.654 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 7.131 ; 7.822 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 5.060 ; 5.612 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 5.737 ; 6.297 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 5.272 ; 5.863 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 4.829 ; 5.287 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 4.575 ; 4.967 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 5.245 ; 5.744 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 4.135 ; 4.523 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 4.410 ; 4.767 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 5.463 ; 6.070 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 4.045 ; 4.361 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 4.481 ; 4.941 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 4.863 ; 5.235 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 4.649 ; 4.930 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 4.841 ; 5.298 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 4.746 ; 5.147 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 4.407 ; 4.732 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 4.609 ; 5.044 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 4.292 ; 4.685 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 4.999 ; 5.535 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 5.602 ; 6.427 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 4.045 ; 4.361 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 5.086 ; 5.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 6.372 ; 5.765 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 6.743 ; 6.102 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 2.591 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 4.925 ; 4.469 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 4.856 ; 4.456 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 2.364 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 8.288 ; 8.073 ;       ;
; RST2       ; LED1        ;       ; 8.179 ; 7.935 ;       ;
; xrd        ; Data[0]     ; 6.916 ; 6.916 ; 7.013 ; 6.914 ;
; xrd        ; Data[1]     ; 6.916 ; 6.916 ; 7.013 ; 6.914 ;
; xrd        ; Data[2]     ; 6.916 ; 6.916 ; 7.013 ; 6.914 ;
; xrd        ; Data[3]     ; 6.890 ; 6.890 ; 6.998 ; 6.899 ;
; xrd        ; Data[4]     ; 6.890 ; 6.890 ; 6.998 ; 6.899 ;
; xrd        ; Data[5]     ; 6.890 ; 6.890 ; 6.998 ; 6.899 ;
; xrd        ; Data[6]     ; 6.890 ; 6.890 ; 6.998 ; 6.899 ;
; xrd        ; Data[7]     ; 6.890 ; 6.890 ; 6.998 ; 6.899 ;
; xrd        ; Data[8]     ; 6.922 ; 6.922 ; 7.030 ; 6.931 ;
; xrd        ; Data[9]     ; 6.922 ; 6.922 ; 7.030 ; 6.931 ;
; xrd        ; Data[10]    ; 6.922 ; 6.922 ; 7.030 ; 6.931 ;
; xrd        ; Data[11]    ; 6.904 ; 6.904 ; 7.014 ; 6.915 ;
; xrd        ; Data[12]    ; 6.904 ; 6.904 ; 7.014 ; 6.915 ;
; xrd        ; Data[13]    ; 6.904 ; 6.904 ; 7.014 ; 6.915 ;
; xrd        ; Data[14]    ; 6.904 ; 6.904 ; 7.014 ; 6.915 ;
; xrd        ; Data[15]    ; 6.914 ; 6.914 ; 7.024 ; 6.925 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 8.090 ; 7.877 ;       ;
; RST2       ; LED1        ;       ; 7.984 ; 7.744 ;       ;
; xrd        ; Data[0]     ; 6.437 ; 6.437 ; 6.666 ; 6.535 ;
; xrd        ; Data[1]     ; 6.437 ; 6.437 ; 6.666 ; 6.535 ;
; xrd        ; Data[2]     ; 6.437 ; 6.437 ; 6.666 ; 6.535 ;
; xrd        ; Data[3]     ; 6.412 ; 6.412 ; 6.651 ; 6.520 ;
; xrd        ; Data[4]     ; 6.412 ; 6.412 ; 6.651 ; 6.520 ;
; xrd        ; Data[5]     ; 6.412 ; 6.412 ; 6.651 ; 6.520 ;
; xrd        ; Data[6]     ; 6.412 ; 6.412 ; 6.651 ; 6.520 ;
; xrd        ; Data[7]     ; 6.412 ; 6.412 ; 6.651 ; 6.520 ;
; xrd        ; Data[8]     ; 6.443 ; 6.443 ; 6.682 ; 6.551 ;
; xrd        ; Data[9]     ; 6.443 ; 6.443 ; 6.682 ; 6.551 ;
; xrd        ; Data[10]    ; 6.443 ; 6.443 ; 6.682 ; 6.551 ;
; xrd        ; Data[11]    ; 6.425 ; 6.425 ; 6.667 ; 6.536 ;
; xrd        ; Data[12]    ; 6.425 ; 6.425 ; 6.667 ; 6.536 ;
; xrd        ; Data[13]    ; 6.425 ; 6.425 ; 6.667 ; 6.536 ;
; xrd        ; Data[14]    ; 6.425 ; 6.425 ; 6.667 ; 6.536 ;
; xrd        ; Data[15]    ; 6.435 ; 6.435 ; 6.677 ; 6.546 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                    ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.990 ; 4.990 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.746 ; 5.746 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.035 ; 5.035 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 5.911 ; 5.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 5.334 ; 5.334 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 6.094 ; 6.094 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.990 ; 4.990 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.080 ; 5.080 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 6.286 ; 6.286 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.090 ; 5.090 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 5.156 ; 5.156 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 6.041 ; 6.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 5.755 ; 5.755 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.262 ; 5.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.078 ; 5.078 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 5.132 ; 5.132 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 6.030 ; 6.030 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 5.040 ; 5.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.025 ; 5.025 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 6.000 ; 6.000 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 6.460 ; 6.460 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.228 ; 6.228 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.415 ; 6.415 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.411 ; 5.411 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 6.414 ; 6.414 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.160 ; 4.160 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 4.886 ; 4.886 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.203 ; 4.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 5.044 ; 5.044 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 4.491 ; 4.491 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.220 ; 5.220 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.160 ; 4.160 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.247 ; 4.247 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.405 ; 5.405 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.256 ; 4.256 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.319 ; 4.319 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.171 ; 5.171 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 4.896 ; 4.896 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 4.422 ; 4.422 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.245 ; 4.245 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 4.319 ; 4.319 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.181 ; 5.181 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 4.230 ; 4.230 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 4.215 ; 4.215 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.151 ; 5.151 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 5.593 ; 5.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.370 ; 5.370 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.551 ; 5.551 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 4.587 ; 4.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 5.549 ; 5.549 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                           ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 4.669     ; 4.768     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.378     ; 5.477     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.727     ; 4.826     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 5.386     ; 5.485     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 4.987     ; 5.086     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.525     ; 5.624     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 4.669     ; 4.768     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.791     ; 4.890     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.723     ; 5.822     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.791     ; 4.890     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.875     ; 4.974     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.551     ; 5.650     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 5.314     ; 5.413     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 4.867     ; 4.966     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.739     ; 4.838     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 4.868     ; 4.939     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.570     ; 5.641     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 4.781     ; 4.852     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 4.784     ; 4.855     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 5.507     ; 5.578     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 5.972     ; 6.043     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 5.688     ; 5.759     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.773     ; 5.844     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 5.094     ; 5.165     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 5.964     ; 6.035     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 3.947     ; 4.078     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 4.628     ; 4.759     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 4.003     ; 4.134     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 4.635     ; 4.766     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 4.253     ; 4.384     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 4.770     ; 4.901     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 3.947     ; 4.078     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 4.065     ; 4.196     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 4.959     ; 5.090     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 4.064     ; 4.195     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.145     ; 4.276     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 4.795     ; 4.926     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 4.567     ; 4.698     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 4.138     ; 4.269     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 4.015     ; 4.146     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 4.134     ; 4.270     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 4.807     ; 4.943     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 4.050     ; 4.186     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 4.052     ; 4.188     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 4.746     ; 4.882     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 5.193     ; 5.329     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 4.920     ; 5.056     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 5.002     ; 5.138     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 4.351     ; 4.487     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 5.186     ; 5.322     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 1.188   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 329.967 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.187 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 3.079   ; 0.000         ;
; clk_                                             ; 16.074  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; 166.416 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 1.188 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.410      ;
; 1.191 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.407      ;
; 1.220 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.378      ;
; 1.245 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.352      ;
; 1.245 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.353      ;
; 1.251 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.346      ;
; 1.252 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.346      ;
; 1.255 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.343      ;
; 1.262 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.336      ;
; 1.269 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.323      ;
; 1.272 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.320      ;
; 1.281 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.313      ;
; 1.284 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.314      ;
; 1.284 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.310      ;
; 1.301 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.291      ;
; 1.309 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.288      ;
; 1.309 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.289      ;
; 1.313 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.281      ;
; 1.315 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.282      ;
; 1.326 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.265      ;
; 1.326 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.266      ;
; 1.326 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.272      ;
; 1.332 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.266      ;
; 1.332 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.259      ;
; 1.335 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.257      ;
; 1.338 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.255      ;
; 1.338 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.256      ;
; 1.338 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.254      ;
; 1.339 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.259      ;
; 1.340 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.258      ;
; 1.342 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.252      ;
; 1.343 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.249      ;
; 1.344 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.249      ;
; 1.345 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.249      ;
; 1.355 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.239      ;
; 1.356 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.241      ;
; 1.367 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.225      ;
; 1.373 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.224      ;
; 1.374 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.220      ;
; 1.392 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.199      ;
; 1.392 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.200      ;
; 1.394 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.049     ; 5.210      ;
; 1.396 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.202      ;
; 1.397 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.049     ; 5.207      ;
; 1.398 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.193      ;
; 1.399 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.200      ;
; 1.399 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.194      ;
; 1.399 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.195      ;
; 1.402 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.197      ;
; 1.403 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.195      ;
; 1.404 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.194      ;
; 1.404 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.194      ;
; 1.405 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.188      ;
; 1.409 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.190      ;
; 1.409 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst12|PWMA[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.183      ;
; 1.412 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.187      ;
; 1.413 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.179      ;
; 1.415 ; single_port_ram_with_init:inst10|\main:count[15] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.182      ;
; 1.416 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.178      ;
; 1.417 ; single_port_ram_with_init:inst10|\main:count[11] ; single_port_ram_with_init:inst13|PWMA[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.180      ;
; 1.420 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.172      ;
; 1.420 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.177      ;
; 1.421 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.061     ; 5.171      ;
; 1.425 ; single_port_ram_with_init:inst10|\main:count[6]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.169      ;
; 1.426 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.049     ; 5.178      ;
; 1.431 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.168      ;
; 1.432 ; single_port_ram_with_init:inst10|\main:count[4]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.162      ;
; 1.433 ; single_port_ram_with_init:inst10|\main:count[7]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.059     ; 5.161      ;
; 1.437 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.056     ; 5.160      ;
; 1.437 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.154      ;
; 1.438 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.053     ; 5.162      ;
; 1.439 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.052     ; 5.162      ;
; 1.441 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.158      ;
; 1.441 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.053     ; 5.159      ;
; 1.442 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.052     ; 5.159      ;
; 1.444 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.051     ; 5.158      ;
; 1.447 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.051     ; 5.155      ;
; 1.449 ; single_port_ram_with_init:inst10|\main:count[8]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.144      ;
; 1.451 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.050     ; 5.152      ;
; 1.451 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.049     ; 5.153      ;
; 1.453 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst11|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 5.170      ;
; 1.454 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst13|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.062     ; 5.137      ;
; 1.456 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst11|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 5.167      ;
; 1.456 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.142      ;
; 1.456 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.143      ;
; 1.457 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.050     ; 5.146      ;
; 1.462 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.136      ;
; 1.466 ; single_port_ram_with_init:inst10|\main:count[9]  ; single_port_ram_with_init:inst11|PWMA[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.060     ; 5.127      ;
; 1.466 ; single_port_ram_with_init:inst10|\main:count[10] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.132      ;
; 1.466 ; single_port_ram_with_init:inst10|\main:count[0]  ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.133      ;
; 1.468 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.047     ; 5.138      ;
; 1.468 ; single_port_ram_with_init:inst10|\main:count[3]  ; single_port_ram_with_init:inst12|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.130      ;
; 1.468 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst10|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.049     ; 5.136      ;
; 1.470 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst10|PWMA[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.053     ; 5.130      ;
; 1.471 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst12|PWMA[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.052     ; 5.130      ;
; 1.471 ; single_port_ram_with_init:inst10|\main:count[12] ; single_port_ram_with_init:inst10|PWMA[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.047     ; 5.135      ;
; 1.472 ; single_port_ram_with_init:inst10|\main:count[14] ; single_port_ram_with_init:inst14|PWMA[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.055     ; 5.126      ;
; 1.473 ; single_port_ram_with_init:inst10|\main:count[2]  ; single_port_ram_with_init:inst14|PWMA[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.052     ; 5.128      ;
; 1.473 ; single_port_ram_with_init:inst10|\main:count[1]  ; single_port_ram_with_init:inst14|PWMA[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.054     ; 5.126      ;
; 1.476 ; single_port_ram_with_init:inst10|\main:count[13] ; single_port_ram_with_init:inst14|PWMA[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.051     ; 5.126      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                            ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                                                                                                                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 329.967 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.478      ;
; 330.009 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.436      ;
; 330.016 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.429      ;
; 330.050 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.395      ;
; 330.080 ; three_state_moore_state_machine:inst1|count_ADDR[1]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.202      ;
; 330.117 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.328      ;
; 330.122 ; three_state_moore_state_machine:inst1|count_ADDR[2]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.160      ;
; 330.129 ; three_state_moore_state_machine:inst1|count_ADDR[0]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.153      ;
; 330.163 ; three_state_moore_state_machine:inst1|count_ADDR[3]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.119      ;
; 330.163 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.282      ;
; 330.182 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.263      ;
; 330.230 ; three_state_moore_state_machine:inst1|count_ADDR[5]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.052      ;
; 330.230 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.215      ;
; 330.250 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.195      ;
; 330.276 ; three_state_moore_state_machine:inst1|count_ADDR[4]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 3.006      ;
; 330.295 ; three_state_moore_state_machine:inst1|count_ADDR[7]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.987      ;
; 330.298 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.147      ;
; 330.323 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.122      ;
; 330.343 ; three_state_moore_state_machine:inst1|count_ADDR[6]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.939      ;
; 330.350 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.100      ;
; 330.363 ; three_state_moore_state_machine:inst1|count_ADDR[9]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.919      ;
; 330.366 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.079      ;
; 330.380 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.070      ;
; 330.390 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.055      ;
; 330.400 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.050      ;
; 330.411 ; three_state_moore_state_machine:inst1|count_ADDR[8]  ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.871      ;
; 330.418 ; three_state_moore_state_machine:inst1|count[7]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.032      ;
; 330.435 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 3.010      ;
; 330.436 ; three_state_moore_state_machine:inst1|count_ADDR[11] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.846      ;
; 330.439 ; three_state_moore_state_machine:inst1|count[15]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.011      ;
; 330.440 ; three_state_moore_state_machine:inst1|count[14]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 3.010      ;
; 330.453 ; three_state_moore_state_machine:inst1|count[11]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.997      ;
; 330.458 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 2.987      ;
; 330.479 ; three_state_moore_state_machine:inst1|count_ADDR[10] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.803      ;
; 330.498 ; three_state_moore_state_machine:inst1|count[16]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.943      ;
; 330.503 ; three_state_moore_state_machine:inst1|count_ADDR[13] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.779      ;
; 330.503 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.106      ; 2.942      ;
; 330.503 ; three_state_moore_state_machine:inst1|count[6]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.947      ;
; 330.522 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.922      ;
; 330.525 ; three_state_moore_state_machine:inst1|count[8]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.925      ;
; 330.548 ; three_state_moore_state_machine:inst1|count_ADDR[12] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.734      ;
; 330.548 ; three_state_moore_state_machine:inst1|count[19]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.893      ;
; 330.551 ; three_state_moore_state_machine:inst1|count[20]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.890      ;
; 330.570 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.874      ;
; 330.571 ; three_state_moore_state_machine:inst1|count_ADDR[15] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.711      ;
; 330.593 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.851      ;
; 330.596 ; three_state_moore_state_machine:inst1|count[9]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.854      ;
; 330.612 ; three_state_moore_state_machine:inst1|count[26]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.829      ;
; 330.613 ; three_state_moore_state_machine:inst1|count[23]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.828      ;
; 330.616 ; three_state_moore_state_machine:inst1|count_ADDR[14] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.035     ; 2.666      ;
; 330.635 ; three_state_moore_state_machine:inst1|count_ADDR[17] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.036     ; 2.646      ;
; 330.635 ; three_state_moore_state_machine:inst1|count[18]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.806      ;
; 330.637 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.807      ;
; 330.655 ; three_state_moore_state_machine:inst1|count[5]       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.795      ;
; 330.660 ; three_state_moore_state_machine:inst1|count_ADDR[21] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.784      ;
; 330.683 ; three_state_moore_state_machine:inst1|count_ADDR[16] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.036     ; 2.598      ;
; 330.685 ; three_state_moore_state_machine:inst1|count[17]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.756      ;
; 330.690 ; three_state_moore_state_machine:inst1|count[25]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.751      ;
; 330.701 ; three_state_moore_state_machine:inst1|count[28]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.740      ;
; 330.701 ; three_state_moore_state_machine:inst1|count[22]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.740      ;
; 330.706 ; three_state_moore_state_machine:inst1|count_ADDR[19] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.036     ; 2.575      ;
; 330.706 ; three_state_moore_state_machine:inst1|count_ADDR[20] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.738      ;
; 330.725 ; three_state_moore_state_machine:inst1|count_ADDR[23] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.719      ;
; 330.750 ; three_state_moore_state_machine:inst1|count_ADDR[18] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.036     ; 2.531      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.754 ; three_state_moore_state_machine:inst1|count[10]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.642      ;
; 330.760 ; three_state_moore_state_machine:inst1|count[31]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.681      ;
; 330.773 ; three_state_moore_state_machine:inst1|count_ADDR[21] ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; -0.036     ; 2.508      ;
; 330.773 ; three_state_moore_state_machine:inst1|count_ADDR[22] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.671      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.784 ; three_state_moore_state_machine:inst1|count[12]      ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.612      ;
; 330.792 ; three_state_moore_state_machine:inst1|count_ADDR[25] ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.105      ; 2.652      ;
; 330.798 ; three_state_moore_state_machine:inst1|count[24]      ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.102      ; 2.643      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
; 330.804 ; three_state_moore_state_machine:inst1|count[13]      ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 333.330      ; 0.111      ; 2.592      ;
+---------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                    ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[1]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[2]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[3]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[4]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[5]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[6]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[7]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; single_port_ram_with_init:inst13|\main:PWMA_W4[8]   ; single_port_ram_with_init:inst13|\main:PWMA_W4[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[0]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[0]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[0]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[1]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[1]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[2]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[2]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[3]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[3]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[4]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[4]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[5]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[5]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[6]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[6]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[7]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[7]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[8]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[8]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[9]  ; single_port_ram_with_init:inst10|\main:PWMA_W10[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[9]  ; single_port_ram_with_init:inst10|\main:PWMA_D10[9]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[10] ; single_port_ram_with_init:inst10|\main:PWMA_D10[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[10] ; single_port_ram_with_init:inst10|\main:PWMA_W10[10] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[11] ; single_port_ram_with_init:inst10|\main:PWMA_D10[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[11] ; single_port_ram_with_init:inst10|\main:PWMA_W10[11] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[12] ; single_port_ram_with_init:inst10|\main:PWMA_D10[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[12] ; single_port_ram_with_init:inst10|\main:PWMA_W10[12] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[13] ; single_port_ram_with_init:inst10|\main:PWMA_W10[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[13] ; single_port_ram_with_init:inst10|\main:PWMA_D10[13] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[14] ; single_port_ram_with_init:inst10|\main:PWMA_W10[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[14] ; single_port_ram_with_init:inst10|\main:PWMA_D10[14] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D10[15] ; single_port_ram_with_init:inst10|\main:PWMA_D10[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W10[15] ; single_port_ram_with_init:inst10|\main:PWMA_W10[15] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[0]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[0]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[1]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[2]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[3]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[4]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[4]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[5]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[6]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[6]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[7]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[8]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[9]   ; single_port_ram_with_init:inst10|\main:PWMA_D7[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[9]   ; single_port_ram_with_init:inst10|\main:PWMA_W7[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[10]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[10]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[11]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[11]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[12]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[12]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[13]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[13]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[14]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[14]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_W7[15]  ; single_port_ram_with_init:inst10|\main:PWMA_W7[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst10|\main:PWMA_D7[15]  ; single_port_ram_with_init:inst10|\main:PWMA_D7[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[1]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[1]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[2]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[2]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[3]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[3]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[4]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[4]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[5]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[5]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[6]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[6]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[7]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[7]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst11|\main:PWMA_W12[8]  ; single_port_ram_with_init:inst11|\main:PWMA_W12[8]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[0]   ; single_port_ram_with_init:inst12|\main:PWMA_D8[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[9]   ; single_port_ram_with_init:inst12|\main:PWMA_D8[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[10]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[11]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[12]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[13]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[14]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D8[15]  ; single_port_ram_with_init:inst12|\main:PWMA_D8[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[0]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D7[1]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[1]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[2]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D7[2]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[3]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D7[3]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[4]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D7[5]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[5]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_W7[6]   ; single_port_ram_with_init:inst12|\main:PWMA_W7[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; single_port_ram_with_init:inst12|\main:PWMA_D7[6]   ; single_port_ram_with_init:inst12|\main:PWMA_D7[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.187 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[0]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; three_state_moore_state_machine:inst1|output_buff[23] ; three_state_moore_state_machine:inst1|DIN             ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[9]  ; three_state_moore_state_machine:inst1|output_buff[10] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[11] ; three_state_moore_state_machine:inst1|output_buff[12] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[12] ; three_state_moore_state_machine:inst1|output_buff[13] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[16] ; three_state_moore_state_machine:inst1|output_buff[17] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[20] ; three_state_moore_state_machine:inst1|output_buff[21] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; three_state_moore_state_machine:inst1|output_buff[21] ; three_state_moore_state_machine:inst1|output_buff[22] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; three_state_moore_state_machine:inst1|output_buff[10] ; three_state_moore_state_machine:inst1|output_buff[11] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; three_state_moore_state_machine:inst1|output_buff[22] ; three_state_moore_state_machine:inst1|output_buff[23] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.316      ;
; 0.207 ; three_state_moore_state_machine:inst1|count_ADDR[2]   ; three_state_moore_state_machine:inst1|addrD[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.326      ;
; 0.254 ; three_state_moore_state_machine:inst1|output_buff[7]  ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.373      ;
; 0.255 ; three_state_moore_state_machine:inst1|output_buff[14] ; three_state_moore_state_machine:inst1|output_buff[15] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.375      ;
; 0.272 ; three_state_moore_state_machine:inst1|state.waiting   ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.391      ;
; 0.275 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|addrD[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.394      ;
; 0.279 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.398      ;
; 0.281 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.400      ;
; 0.282 ; three_state_moore_state_machine:inst1|count[4]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.401      ;
; 0.284 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.403      ;
; 0.284 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.403      ;
; 0.284 ; three_state_moore_state_machine:inst1|state.dataTrans ; three_state_moore_state_machine:inst1|output_buff[8]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.403      ;
; 0.292 ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; three_state_moore_state_machine:inst1|count_ADDR[13]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.411      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; three_state_moore_state_machine:inst1|count_ADDR[3]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; three_state_moore_state_machine:inst1|count_ADDR[5]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; three_state_moore_state_machine:inst1|count_ADDR[11]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; three_state_moore_state_machine:inst1|count_ADDR[19]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; three_state_moore_state_machine:inst1|count_ADDR[21]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; three_state_moore_state_machine:inst1|count_ADDR[29]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; three_state_moore_state_machine:inst1|count_ADDR[31]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.412      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; three_state_moore_state_machine:inst1|count_ADDR[6]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; three_state_moore_state_machine:inst1|count_ADDR[7]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; three_state_moore_state_machine:inst1|count_ADDR[9]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; three_state_moore_state_machine:inst1|count_ADDR[17]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; three_state_moore_state_machine:inst1|count_ADDR[22]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; three_state_moore_state_machine:inst1|count_ADDR[23]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; three_state_moore_state_machine:inst1|count_ADDR[27]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; three_state_moore_state_machine:inst1|count_ADDR[8]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; three_state_moore_state_machine:inst1|count_ADDR[12]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; three_state_moore_state_machine:inst1|count_ADDR[14]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; three_state_moore_state_machine:inst1|count_ADDR[18]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; three_state_moore_state_machine:inst1|count_ADDR[24]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; three_state_moore_state_machine:inst1|count_ADDR[25]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; three_state_moore_state_machine:inst1|count_ADDR[30]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; three_state_moore_state_machine:inst1|output_buff[15] ; three_state_moore_state_machine:inst1|output_buff[16] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; three_state_moore_state_machine:inst1|output_buff[4]  ; three_state_moore_state_machine:inst1|output_buff[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; three_state_moore_state_machine:inst1|count_ADDR[4]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; three_state_moore_state_machine:inst1|count_ADDR[10]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; three_state_moore_state_machine:inst1|count_ADDR[20]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; three_state_moore_state_machine:inst1|count_ADDR[26]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; three_state_moore_state_machine:inst1|count_ADDR[28]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; three_state_moore_state_machine:inst1|output_buff[13] ; three_state_moore_state_machine:inst1|output_buff[14] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; three_state_moore_state_machine:inst1|output_buff[18] ; three_state_moore_state_machine:inst1|output_buff[19] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; three_state_moore_state_machine:inst1|output_buff[19] ; three_state_moore_state_machine:inst1|output_buff[20] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; three_state_moore_state_machine:inst1|output_buff[17] ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; three_state_moore_state_machine:inst1|output_buff[5]  ; three_state_moore_state_machine:inst1|output_buff[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; three_state_moore_state_machine:inst1|output_buff[6]  ; three_state_moore_state_machine:inst1|output_buff[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.417      ;
; 0.304 ; three_state_moore_state_machine:inst1|count[29]       ; three_state_moore_state_machine:inst1|count[29]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; three_state_moore_state_machine:inst1|count[31]       ; three_state_moore_state_machine:inst1|count[31]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[5]        ; three_state_moore_state_machine:inst1|count[5]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[13]       ; three_state_moore_state_machine:inst1|count[13]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[15]       ; three_state_moore_state_machine:inst1|count[15]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[17]       ; three_state_moore_state_machine:inst1|count[17]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[19]       ; three_state_moore_state_machine:inst1|count[19]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[21]       ; three_state_moore_state_machine:inst1|count[21]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; three_state_moore_state_machine:inst1|count[27]       ; three_state_moore_state_machine:inst1|count[27]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; three_state_moore_state_machine:inst1|count_ADDR[1]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[6]        ; three_state_moore_state_machine:inst1|count[6]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[7]        ; three_state_moore_state_machine:inst1|count[7]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[11]       ; three_state_moore_state_machine:inst1|count[11]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[16]       ; three_state_moore_state_machine:inst1|count[16]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[18]       ; three_state_moore_state_machine:inst1|count[18]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[22]       ; three_state_moore_state_machine:inst1|count[22]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[23]       ; three_state_moore_state_machine:inst1|count[23]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; three_state_moore_state_machine:inst1|count[25]       ; three_state_moore_state_machine:inst1|count[25]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[8]        ; three_state_moore_state_machine:inst1|count[8]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[9]        ; three_state_moore_state_machine:inst1|count[9]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[14]       ; three_state_moore_state_machine:inst1|count[14]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[20]       ; three_state_moore_state_machine:inst1|count[20]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[24]       ; three_state_moore_state_machine:inst1|count[24]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[28]       ; three_state_moore_state_machine:inst1|count[28]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; three_state_moore_state_machine:inst1|count[30]       ; three_state_moore_state_machine:inst1|count[30]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; three_state_moore_state_machine:inst1|count[10]       ; three_state_moore_state_machine:inst1|count[10]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; three_state_moore_state_machine:inst1|count[12]       ; three_state_moore_state_machine:inst1|count[12]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; three_state_moore_state_machine:inst1|count[26]       ; three_state_moore_state_machine:inst1|count[26]       ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; three_state_moore_state_machine:inst1|count_ADDR[0]   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.435      ;
; 0.321 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.dataTrans ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.440      ;
; 0.329 ; three_state_moore_state_machine:inst1|count[3]        ; three_state_moore_state_machine:inst1|state.waiting   ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.448      ;
; 0.352 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[3]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.471      ;
; 0.388 ; three_state_moore_state_machine:inst1|state.sync      ; three_state_moore_state_machine:inst1|output_buff[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.507      ;
; 0.395 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[4]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.514      ;
; 0.398 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[2]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.517      ;
; 0.398 ; three_state_moore_state_machine:inst1|count[0]        ; three_state_moore_state_machine:inst1|count[1]        ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.517      ;
; 0.413 ; three_state_moore_state_machine:inst1|addrD[2]        ; three_state_moore_state_machine:inst1|output_buff[18] ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.533      ;
; 0.440 ; three_state_moore_state_machine:inst1|count_ADDR[15]  ; three_state_moore_state_machine:inst1|count_ADDR[16]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.560      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 3.079 ; 3.309        ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.079 ; 3.309        ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.081 ; 3.311        ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[0]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[10]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[11]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[12]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[13]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[14]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[15]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|\main:PWMA_W4[9]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][0]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][10]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][11]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][12]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][13]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][14]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][15]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst11|ram[7][9]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[0]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[10]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[11]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[12]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[13]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[14]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[15]                                                                       ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_D10[9]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[1]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[2]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[3]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[4]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[5]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[6]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[7]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W10[8]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[1]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[2]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[3]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[4]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[5]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[6]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[7]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|\main:PWMA_W3[8]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][1]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][2]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][3]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][4]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][5]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][6]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][7]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[19][8]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][0]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][10]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][11]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][12]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][13]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][14]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][15]                                                                              ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[20][9]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][1]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][2]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][3]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][4]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][5]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][6]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][7]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst12|ram[5][8]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[1]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[2]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[3]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[4]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[5]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[6]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[7]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W10[8]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[0]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[10]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[11]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[12]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[13]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[14]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[15]                                                                        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|\main:PWMA_W1[9]                                                                         ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][1]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][2]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][3]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][4]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][5]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][6]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][7]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[19][8]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][0]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][10]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][11]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][12]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][13]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][14]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][15]                                                                               ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst13|ram[1][9]                                                                                ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; single_port_ram_with_init:inst14|\main:PWMA_D4[0]                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+
; 16.074 ; 16.074       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.074 ; 16.074       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.074 ; 16.074       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.108 ; 16.108       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|o                                               ;
; 16.117 ; 16.117       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|i                                               ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; clk_  ; Rise       ; clk_~input|i                                               ;
; 17.216 ; 17.216       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 17.225 ; 17.225       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; clk_~input|o                                               ;
; 17.257 ; 17.257       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.257 ; 17.257       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.257 ; 17.257       ; 0.000          ; High Pulse Width ; clk_  ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; clk_  ; Rise       ; clk_                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                           ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ;
; 166.416 ; 166.646      ; 0.230          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[0]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[10]                                                                           ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[11]                                                                           ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[1]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[2]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[3]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[4]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[5]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[6]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[7]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[8]                                                                            ;
; 166.449 ; 166.679      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|Ddata[9]                                                                            ;
; 166.450 ; 166.680      ; 0.230          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|altsyncram:ram_rtl_0|altsyncram_i1l1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[0]                                                                            ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[1]                                                                            ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[2]                                                                            ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[3]                                                                            ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[4]                                                                            ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[16]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[17]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[18]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[19]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[20]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[21]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[22]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[23]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[24]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[25]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[26]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[27]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[28]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[29]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[30]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[31]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[4]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[5]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[6]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[7]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[8]                                                                      ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.dataTrans                                                                     ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.sync                                                                          ;
; 166.450 ; 166.666      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|state.waiting                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|DIN                                                                                 ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[1]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|addrD[2]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[10]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[11]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[12]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[13]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[14]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[15]                                                                           ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[5]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[6]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[7]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[8]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count[9]                                                                            ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[0]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[10]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[11]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[12]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[13]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[14]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[15]                                                                      ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[1]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[2]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[3]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[4]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[5]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[6]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[7]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[8]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|count_ADDR[9]                                                                       ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[10]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[11]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[12]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[13]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[14]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[15]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[16]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[17]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[18]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[19]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[20]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[21]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[22]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[23]                                                                     ;
; 166.451 ; 166.667      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; three_state_moore_state_machine:inst1|output_buff[9]                                                                      ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; 6.289 ; 7.202 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; 6.346 ; 6.816 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; 6.091 ; 7.234 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; 4.840 ; 5.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; 3.676 ; 4.591 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; 4.840 ; 5.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; 3.712 ; 4.485 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; 4.046 ; 4.952 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; 3.570 ; 4.452 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; 3.647 ; 4.645 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; 4.024 ; 5.073 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; 3.651 ; 4.620 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; 4.363 ; 5.411 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; 4.263 ; 5.260 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; 3.657 ; 4.639 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; 4.527 ; 5.561 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; 4.466 ; 5.518 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; 4.797 ; 5.865 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; 4.352 ; 5.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; 4.384 ; 5.456 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; 5.963 ; 6.808 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; 5.516 ; 6.390 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; 5.114 ; 5.947 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; 5.303 ; 6.193 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; 5.172 ; 6.044 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; 5.780 ; 6.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; 4.868 ; 5.954 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; 5.242 ; 6.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; 4.898 ; 6.027 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; 5.963 ; 6.808 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; 5.185 ; 6.039 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; 5.584 ; 6.522 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; 5.250 ; 6.113 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; 5.956 ; 6.797 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; 4.890 ; 5.972 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; 5.692 ; 6.634 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; 4.637 ; 5.684 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; 5.125 ; 5.983 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; 4.455 ; 5.486 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; 4.966 ; 5.821 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; 4.409 ; 5.446 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; 5.117 ; 5.985 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; 4.471 ; 5.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; 5.316 ; 6.233 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; 4.522 ; 5.566 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; 4.044 ; 5.038 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; 3.888 ; 4.881 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; 6.409 ; 7.246 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; 6.195 ; 6.814 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; 6.409 ; 7.063 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; 6.349 ; 6.892 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; 6.209 ; 7.246 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; 4.818 ; 5.827 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; 4.805 ; 5.416 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; 6.243 ; 6.678 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; 6.441 ; 6.888 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; -2.864 ; -3.625 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; -2.875 ; -3.711 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; -2.544 ; -3.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; -1.783 ; -2.525 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; -1.788 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; -2.039 ; -2.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; -1.868 ; -2.700 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; -1.857 ; -2.594 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; -1.897 ; -2.647 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; -1.803 ; -2.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; -1.792 ; -2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; -1.794 ; -2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; -1.783 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; -1.784 ; -2.525 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; -1.786 ; -2.529 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; -1.792 ; -2.538 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; -1.796 ; -2.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; -1.804 ; -2.557 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; -1.786 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; -1.790 ; -2.532 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; -3.469 ; -4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; -4.236 ; -5.093 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; -3.865 ; -4.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; -4.103 ; -4.986 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; -3.927 ; -4.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; -4.490 ; -5.395 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; -3.869 ; -4.878 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; -4.046 ; -4.935 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; -3.897 ; -4.948 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; -4.570 ; -5.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; -3.968 ; -4.817 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; -4.347 ; -5.275 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; -4.031 ; -4.887 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; -4.592 ; -5.428 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; -3.898 ; -4.908 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; -4.449 ; -5.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; -3.653 ; -4.632 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; -3.952 ; -4.799 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; -3.514 ; -4.474 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; -3.805 ; -4.657 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; -3.469 ; -4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; -3.946 ; -4.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; -3.522 ; -4.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; -4.129 ; -5.010 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; -3.570 ; -4.534 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; -1.716 ; -2.446 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; -2.004 ; -2.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; -1.871 ; -2.685 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; -1.954 ; -2.776 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; -2.098 ; -2.955 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; -1.973 ; -2.828 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; -1.871 ; -2.685 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; -2.018 ; -2.812 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; -2.490 ; -3.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; -3.130 ; -3.842 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; -3.349 ; -4.082 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 3.032 ; 3.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 2.460 ; 2.481 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 2.424 ; 2.475 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 2.586 ; 2.633 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 2.655 ; 2.723 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 2.728 ; 2.783 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 2.536 ; 2.597 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 2.588 ; 2.657 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 2.686 ; 2.776 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 2.552 ; 2.616 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 2.508 ; 2.553 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 2.880 ; 2.961 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 3.032 ; 3.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 2.636 ; 2.694 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 2.926 ; 3.003 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 2.449 ; 2.504 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 2.717 ; 2.803 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 4.373 ; 4.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 2.478 ; 2.522 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 2.568 ; 2.625 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 4.208 ; 4.068 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 2.812 ; 2.892 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 2.694 ; 2.771 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 2.912 ; 2.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 2.532 ; 2.591 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 2.729 ; 2.808 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 2.483 ; 2.536 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.373 ; 4.245 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 2.610 ; 2.691 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 2.926 ; 3.004 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 2.621 ; 2.679 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 2.586 ; 2.635 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 2.894 ; 3.015 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 2.655 ; 2.733 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 2.844 ; 2.909 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 2.718 ; 2.787 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 2.924 ; 3.003 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 4.315 ; 4.219 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 2.835 ; 2.916 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 2.882 ; 2.996 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 2.855 ; 2.931 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 4.363 ; 4.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 4.539 ; 4.588 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 2.302 ; 2.299 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 2.601 ; 2.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 2.191 ; 2.201 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 2.373 ; 2.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 2.199 ; 2.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 2.209 ; 2.209 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 2.763 ; 2.692 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 2.577 ; 2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 2.424 ; 2.413 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 4.539 ; 4.588 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 2.567 ; 2.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 2.915 ; 2.857 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 4.038 ; 4.171 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 3.824 ; 3.974 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 2.812 ; 2.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 2.171 ; 2.179 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 2.018 ; 2.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 2.953 ; 2.885 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 2.804 ; 2.719 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 2.468 ; 2.433 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 4.038 ; 4.171 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 2.084 ; 2.094 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 2.300 ; 2.291 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 2.279 ; 2.286 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 2.774 ; 2.692 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 4.405 ; 4.482 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 3.030 ; 2.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 4.405 ; 4.482 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 2.580 ; 2.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 2.156 ; 2.164 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 3.127 ; 3.001 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 3.752 ; 3.515 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 2.627 ; 2.565 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 3.337 ; 3.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 2.722 ; 2.642 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 3.646 ; 3.824 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 2.968 ; 2.871 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 2.898 ; 2.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 4.322 ; 4.415 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 3.155 ; 3.029 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 2.434 ; 2.414 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 4.322 ; 4.415 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 2.883 ; 2.833 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 3.274 ; 3.149 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 3.009 ; 2.929 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 2.744 ; 2.698 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 2.601 ; 2.560 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 3.005 ; 2.924 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 2.315 ; 2.320 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 2.499 ; 2.467 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 3.145 ; 3.038 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 3.225 ; 3.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 2.511 ; 2.471 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 2.779 ; 2.680 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 2.644 ; 2.569 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 2.758 ; 2.714 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 2.709 ; 2.631 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 2.483 ; 2.460 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 2.599 ; 2.544 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 2.432 ; 2.394 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 2.844 ; 2.781 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 3.225 ; 3.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 2.284 ; 2.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 2.890 ; 2.787 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 3.177 ; 3.286 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 3.334 ; 3.475 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 1.445 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 2.499 ; 2.539 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 2.497 ; 2.507 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 1.392 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 2.151 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 2.186 ; 2.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 2.151 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 2.307 ; 2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 2.373 ; 2.436 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 2.443 ; 2.492 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 2.258 ; 2.314 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 2.308 ; 2.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 2.402 ; 2.485 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 2.273 ; 2.332 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 2.231 ; 2.271 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 2.589 ; 2.662 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 2.734 ; 2.804 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 2.354 ; 2.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 2.633 ; 2.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 2.174 ; 2.224 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 2.432 ; 2.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 2.202 ; 2.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 2.202 ; 2.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 2.289 ; 2.341 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 3.925 ; 3.779 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 2.524 ; 2.597 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 2.410 ; 2.481 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 2.620 ; 2.677 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 2.255 ; 2.308 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 2.444 ; 2.516 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 2.210 ; 2.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.085 ; 3.951 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 2.330 ; 2.405 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 2.634 ; 2.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 2.341 ; 2.393 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 2.307 ; 2.351 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 2.606 ; 2.719 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 2.376 ; 2.448 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 2.560 ; 2.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 2.439 ; 2.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 2.637 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 4.031 ; 3.928 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 2.551 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 2.597 ; 2.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 2.571 ; 2.641 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 4.076 ; 3.977 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 1.929 ; 1.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 2.036 ; 2.037 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 2.323 ; 2.276 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 1.929 ; 1.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 2.105 ; 2.107 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 1.937 ; 1.944 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 1.947 ; 1.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 2.475 ; 2.411 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 2.300 ; 2.261 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 2.153 ; 2.146 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 4.235 ; 4.292 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 2.291 ; 2.273 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 2.625 ; 2.573 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 1.758 ; 1.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 3.546 ; 3.701 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 2.521 ; 2.452 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 1.906 ; 1.916 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 1.758 ; 1.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 2.656 ; 2.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 2.512 ; 2.434 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 2.190 ; 2.160 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 3.751 ; 3.890 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 1.821 ; 1.835 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 2.029 ; 2.024 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 2.008 ; 2.018 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 2.484 ; 2.408 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 1.890 ; 1.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 2.729 ; 2.609 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 4.102 ; 4.188 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 2.298 ; 2.264 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 1.890 ; 1.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 2.823 ; 2.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 3.423 ; 3.198 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 2.343 ; 2.286 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 3.025 ; 2.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 2.434 ; 2.361 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 3.376 ; 3.557 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 2.671 ; 2.581 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 2.604 ; 2.538 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 2.043 ; 2.052 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 2.855 ; 2.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 2.164 ; 2.148 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 4.028 ; 4.127 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 2.595 ; 2.549 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 2.971 ; 2.854 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 2.717 ; 2.644 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 2.463 ; 2.421 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 2.324 ; 2.288 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 2.713 ; 2.638 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 2.043 ; 2.052 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 2.220 ; 2.193 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 2.841 ; 2.742 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 2.014 ; 1.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 2.232 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 2.488 ; 2.397 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 2.359 ; 2.291 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 2.468 ; 2.430 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 2.421 ; 2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 2.204 ; 2.185 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 2.316 ; 2.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 2.155 ; 2.122 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 2.552 ; 2.494 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 2.916 ; 2.804 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 2.014 ; 1.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 2.595 ; 2.501 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 2.875 ; 2.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 3.030 ; 3.163 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 1.220 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 2.223 ; 2.258 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 2.227 ; 2.234 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 1.167 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 4.237 ; 5.007 ;       ;
; RST2       ; LED1        ;       ; 4.174 ; 4.947 ;       ;
; xrd        ; Data[0]     ; 4.463 ; 4.444 ; 5.261 ; 5.261 ;
; xrd        ; Data[1]     ; 4.463 ; 4.444 ; 5.261 ; 5.261 ;
; xrd        ; Data[2]     ; 4.463 ; 4.444 ; 5.261 ; 5.261 ;
; xrd        ; Data[3]     ; 4.462 ; 4.443 ; 5.261 ; 5.261 ;
; xrd        ; Data[4]     ; 4.462 ; 4.443 ; 5.261 ; 5.261 ;
; xrd        ; Data[5]     ; 4.462 ; 4.443 ; 5.261 ; 5.261 ;
; xrd        ; Data[6]     ; 4.462 ; 4.443 ; 5.261 ; 5.261 ;
; xrd        ; Data[7]     ; 4.462 ; 4.443 ; 5.261 ; 5.261 ;
; xrd        ; Data[8]     ; 4.479 ; 4.460 ; 5.282 ; 5.282 ;
; xrd        ; Data[9]     ; 4.479 ; 4.460 ; 5.282 ; 5.282 ;
; xrd        ; Data[10]    ; 4.479 ; 4.460 ; 5.282 ; 5.282 ;
; xrd        ; Data[11]    ; 4.480 ; 4.461 ; 5.279 ; 5.279 ;
; xrd        ; Data[12]    ; 4.480 ; 4.461 ; 5.279 ; 5.279 ;
; xrd        ; Data[13]    ; 4.480 ; 4.461 ; 5.279 ; 5.279 ;
; xrd        ; Data[14]    ; 4.480 ; 4.461 ; 5.279 ; 5.279 ;
; xrd        ; Data[15]    ; 4.490 ; 4.471 ; 5.289 ; 5.289 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 4.135 ; 4.895 ;       ;
; RST2       ; LED1        ;       ; 4.074 ; 4.837 ;       ;
; xrd        ; Data[0]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[1]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[2]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[3]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[4]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[5]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[6]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[7]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[8]     ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[9]     ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[10]    ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[11]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[12]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[13]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[14]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[15]    ; 3.539 ; 3.539 ; 4.460 ; 4.328 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                    ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 3.168 ; 3.149 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 3.522 ; 3.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 3.194 ; 3.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 3.540 ; 3.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 3.337 ; 3.318 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 3.633 ; 3.614 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 3.168 ; 3.149 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 3.223 ; 3.204 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 3.730 ; 3.711 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 3.246 ; 3.227 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 3.293 ; 3.274 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 3.632 ; 3.613 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 3.503 ; 3.484 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 3.286 ; 3.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 3.214 ; 3.195 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 3.301 ; 3.274 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 3.686 ; 3.659 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 3.244 ; 3.217 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 3.257 ; 3.230 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 3.626 ; 3.599 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 3.855 ; 3.828 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 3.716 ; 3.689 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 3.793 ; 3.766 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 3.407 ; 3.380 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 3.835 ; 3.808 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 2.027 ; 2.027 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 2.366 ; 2.366 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 2.051 ; 2.051 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 2.383 ; 2.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 2.189 ; 2.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 2.473 ; 2.473 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 2.027 ; 2.027 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 2.079 ; 2.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 2.566 ; 2.566 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 2.103 ; 2.103 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 2.148 ; 2.148 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 2.473 ; 2.473 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 2.349 ; 2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 2.141 ; 2.141 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 2.071 ; 2.071 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 2.131 ; 2.131 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 2.499 ; 2.499 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 2.074 ; 2.074 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 2.087 ; 2.087 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 2.442 ; 2.442 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 2.660 ; 2.660 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 2.528 ; 2.528 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 2.602 ; 2.602 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 2.231 ; 2.231 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 2.642 ; 2.642 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                           ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 3.304     ; 3.304     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 3.691     ; 3.691     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 3.317     ; 3.317     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 3.699     ; 3.699     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 3.459     ; 3.459     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 3.810     ; 3.810     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 3.304     ; 3.304     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 3.328     ; 3.328     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 3.890     ; 3.890     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 3.374     ; 3.374     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 3.428     ; 3.428     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 3.794     ; 3.794     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 3.659     ; 3.659     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 3.415     ; 3.415     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 3.335     ; 3.335     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 3.430     ; 3.430     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 3.863     ; 3.863     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 3.365     ; 3.365     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 3.417     ; 3.417     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 3.805     ; 3.805     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 4.055     ; 4.055     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 3.882     ; 3.882     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 3.940     ; 3.940     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 3.556     ; 3.556     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 4.036     ; 4.036     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+
; IO1[*]    ; clk_       ; 2.158     ; 2.290     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 2.528     ; 2.660     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 2.170     ; 2.302     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 2.536     ; 2.668     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 2.306     ; 2.438     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 2.643     ; 2.775     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 2.158     ; 2.290     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 2.180     ; 2.312     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 2.720     ; 2.852     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 2.226     ; 2.358     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 2.278     ; 2.410     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 2.628     ; 2.760     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 2.499     ; 2.631     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 2.265     ; 2.397     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 2.187     ; 2.319     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 2.254     ; 2.371     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 2.670     ; 2.787     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 2.191     ; 2.308     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 2.241     ; 2.358     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 2.613     ; 2.730     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 2.853     ; 2.970     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 2.687     ; 2.804     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 2.744     ; 2.861     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 2.375     ; 2.492     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 2.834     ; 2.951     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -5.822   ; 0.186 ; N/A      ; N/A     ; 2.465               ;
;  clk_                                             ; N/A      ; N/A   ; N/A      ; N/A     ; 16.074              ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -5.822   ; 0.186 ; N/A      ; N/A     ; 2.465               ;
;  inst|altpll_component|auto_generated|pll1|clk[1] ; 325.634  ; 0.187 ; N/A      ; N/A     ; 166.364             ;
; Design-wide TNS                                   ; -313.511 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_                                             ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -313.511 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; 13.861 ; 13.827 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; 12.901 ; 13.920 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; 13.745 ; 13.464 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; 10.716 ; 10.471 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; 8.121  ; 8.397  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; 10.584 ; 10.306 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; 7.770  ; 8.416  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; 8.730  ; 8.868  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; 7.560  ; 7.980  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; 7.895  ; 8.090  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; 8.443  ; 8.792  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; 7.952  ; 8.158  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; 9.518  ; 9.392  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; 9.282  ; 9.148  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; 8.014  ; 8.177  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; 10.054 ; 9.933  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; 9.779  ; 9.833  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; 10.716 ; 10.471 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; 9.662  ; 9.583  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; 9.824  ; 9.707  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; 13.074 ; 13.387 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; 12.204 ; 12.531 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; 11.138 ; 11.466 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; 11.731 ; 11.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; 11.131 ; 11.541 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; 12.679 ; 13.006 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; 11.083 ; 11.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; 11.562 ; 11.750 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; 11.119 ; 11.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; 13.074 ; 13.387 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; 11.289 ; 11.609 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; 12.378 ; 12.545 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; 11.448 ; 11.752 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; 13.047 ; 13.331 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; 11.081 ; 11.164 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; 12.677 ; 12.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; 10.561 ; 10.636 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; 11.341 ; 11.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; 10.148 ; 10.183 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; 10.982 ; 11.191 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; 10.056 ; 10.119 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; 11.312 ; 11.469 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; 10.203 ; 10.262 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; 11.723 ; 11.907 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; 10.264 ; 10.325 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; 9.166  ; 9.077  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; 8.332  ; 8.467  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; 13.734 ; 14.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; 12.616 ; 13.530 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; 13.173 ; 14.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; 13.356 ; 13.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; 13.734 ; 13.429 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; 10.440 ; 10.604 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; 9.965  ; 10.625 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; 12.820 ; 13.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; 13.175 ; 14.243 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; ADDr5       ; clk_       ; -2.864 ; -3.625 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr6       ; clk_       ; -2.875 ; -3.711 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADDr7       ; clk_       ; -2.544 ; -3.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; Data[*]     ; clk_       ; -1.783 ; -2.525 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]    ; clk_       ; -1.788 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]    ; clk_       ; -2.039 ; -2.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]    ; clk_       ; -1.868 ; -2.700 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]    ; clk_       ; -1.857 ; -2.594 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]    ; clk_       ; -1.897 ; -2.647 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]    ; clk_       ; -1.803 ; -2.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]    ; clk_       ; -1.792 ; -2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]    ; clk_       ; -1.794 ; -2.533 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]    ; clk_       ; -1.783 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]    ; clk_       ; -1.784 ; -2.525 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10]   ; clk_       ; -1.786 ; -2.529 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11]   ; clk_       ; -1.792 ; -2.538 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12]   ; clk_       ; -1.796 ; -2.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13]   ; clk_       ; -1.804 ; -2.557 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14]   ; clk_       ; -1.786 ; -2.527 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15]   ; clk_       ; -1.790 ; -2.532 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]      ; clk_       ; -3.469 ; -4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]     ; clk_       ; -4.236 ; -5.093 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]     ; clk_       ; -3.865 ; -4.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]     ; clk_       ; -4.103 ; -4.986 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]     ; clk_       ; -3.927 ; -4.794 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]     ; clk_       ; -4.490 ; -5.395 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]     ; clk_       ; -3.869 ; -4.878 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]     ; clk_       ; -4.046 ; -4.935 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]     ; clk_       ; -3.897 ; -4.948 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]     ; clk_       ; -4.570 ; -5.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]     ; clk_       ; -3.968 ; -4.817 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]    ; clk_       ; -4.347 ; -5.275 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]    ; clk_       ; -4.031 ; -4.887 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]    ; clk_       ; -4.592 ; -5.428 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]    ; clk_       ; -3.898 ; -4.908 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]    ; clk_       ; -4.449 ; -5.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]    ; clk_       ; -3.653 ; -4.632 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]    ; clk_       ; -3.952 ; -4.799 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]    ; clk_       ; -3.514 ; -4.474 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]    ; clk_       ; -3.805 ; -4.657 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]    ; clk_       ; -3.469 ; -4.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]    ; clk_       ; -3.946 ; -4.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]    ; clk_       ; -3.522 ; -4.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]    ; clk_       ; -4.129 ; -5.010 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]    ; clk_       ; -3.570 ; -4.534 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST         ; clk_       ; -1.716 ; -2.446 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; RST2        ; clk_       ; -2.004 ; -2.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; address[*]  ; clk_       ; -1.871 ; -2.685 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[0] ; clk_       ; -1.954 ; -2.776 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[1] ; clk_       ; -2.098 ; -2.955 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[2] ; clk_       ; -1.973 ; -2.828 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[3] ; clk_       ; -1.871 ; -2.685 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  address[4] ; clk_       ; -2.018 ; -2.812 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xrd         ; clk_       ; -2.490 ; -3.270 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xwe         ; clk_       ; -3.130 ; -3.842 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xzcs2       ; clk_       ; -3.349 ; -4.082 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 6.738 ; 6.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 5.405 ; 5.028 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 5.224 ; 4.996 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 5.680 ; 5.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 5.850 ; 5.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 6.050 ; 5.591 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 5.414 ; 5.214 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 5.605 ; 5.342 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 5.861 ; 5.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 5.554 ; 5.256 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 5.497 ; 5.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 6.425 ; 5.931 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 6.738 ; 6.192 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 5.792 ; 5.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 6.452 ; 5.985 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 5.278 ; 5.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 5.943 ; 5.693 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 8.433 ; 7.764 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 5.287 ; 5.053 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 5.595 ; 5.293 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 8.109 ; 7.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 6.149 ; 5.784 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 5.895 ; 5.555 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 6.400 ; 5.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 5.389 ; 5.146 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 5.943 ; 5.610 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 5.297 ; 5.075 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 8.433 ; 7.764 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 5.593 ; 5.315 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 6.442 ; 5.990 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 5.603 ; 5.330 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 5.540 ; 5.252 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 6.182 ; 5.932 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 5.649 ; 5.440 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 6.134 ; 5.772 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 5.816 ; 5.505 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 6.395 ; 5.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 8.294 ; 7.670 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 6.182 ; 5.810 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 6.230 ; 5.873 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 6.208 ; 5.827 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 8.326 ; 7.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 8.304 ; 8.811 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 4.636 ; 4.946 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 5.159 ; 5.357 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 4.414 ; 4.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 4.773 ; 5.049 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 4.426 ; 4.689 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 4.440 ; 4.717 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 5.635 ; 5.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 5.222 ; 5.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 4.893 ; 5.138 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 8.304 ; 8.811 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 5.134 ; 5.424 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 5.809 ; 6.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 7.418 ; 8.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 6.977 ; 7.493 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 5.602 ; 5.911 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 4.387 ; 4.707 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 4.093 ; 4.382 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 5.961 ; 6.414 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 5.640 ; 5.909 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 4.915 ; 5.225 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 7.418 ; 8.040 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 4.236 ; 4.499 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 4.666 ; 5.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 4.632 ; 5.022 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 5.544 ; 5.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 8.041 ; 8.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 5.990 ; 6.172 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 8.041 ; 8.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 5.203 ; 5.490 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 4.375 ; 4.739 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 6.205 ; 6.509 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 7.435 ; 7.758 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 5.315 ; 5.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 6.566 ; 7.046 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 5.445 ; 5.675 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 6.600 ; 7.108 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 5.959 ; 6.237 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 5.791 ; 6.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 7.811 ; 8.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 6.249 ; 6.532 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 4.886 ; 5.150 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 7.811 ; 8.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 5.724 ; 6.163 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 6.550 ; 6.900 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 6.002 ; 6.428 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 5.455 ; 5.815 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 5.168 ; 5.476 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 5.946 ; 6.302 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 4.708 ; 5.025 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 5.048 ; 5.278 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 6.261 ; 6.664 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 6.443 ; 7.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 5.133 ; 5.461 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 5.580 ; 5.768 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 5.278 ; 5.484 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 5.507 ; 5.870 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 5.415 ; 5.693 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 4.987 ; 5.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 5.288 ; 5.569 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 4.902 ; 5.196 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 5.687 ; 6.095 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 6.443 ; 7.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 4.630 ; 4.857 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 5.842 ; 6.092 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 6.989 ; 6.605 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 7.367 ; 6.974 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 2.994 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 5.444 ; 5.100 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 5.360 ; 5.027 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 2.765 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data[*]   ; clk_       ; 2.151 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[0]  ; clk_       ; 2.186 ; 2.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[1]  ; clk_       ; 2.151 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[2]  ; clk_       ; 2.307 ; 2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[3]  ; clk_       ; 2.373 ; 2.436 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[4]  ; clk_       ; 2.443 ; 2.492 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[5]  ; clk_       ; 2.258 ; 2.314 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[6]  ; clk_       ; 2.308 ; 2.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[7]  ; clk_       ; 2.402 ; 2.485 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[8]  ; clk_       ; 2.273 ; 2.332 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[9]  ; clk_       ; 2.231 ; 2.271 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[10] ; clk_       ; 2.589 ; 2.662 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[11] ; clk_       ; 2.734 ; 2.804 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[12] ; clk_       ; 2.354 ; 2.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[13] ; clk_       ; 2.633 ; 2.703 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[14] ; clk_       ; 2.174 ; 2.224 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  Data[15] ; clk_       ; 2.432 ; 2.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; IO1[*]    ; clk_       ; 2.202 ; 2.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[0]   ; clk_       ; 2.202 ; 2.242 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[1]   ; clk_       ; 2.289 ; 2.341 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[2]   ; clk_       ; 3.925 ; 3.779 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[3]   ; clk_       ; 2.524 ; 2.597 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[4]   ; clk_       ; 2.410 ; 2.481 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[5]   ; clk_       ; 2.620 ; 2.677 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[6]   ; clk_       ; 2.255 ; 2.308 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[7]   ; clk_       ; 2.444 ; 2.516 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[8]   ; clk_       ; 2.210 ; 2.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[9]   ; clk_       ; 4.085 ; 3.951 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[10]  ; clk_       ; 2.330 ; 2.405 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[11]  ; clk_       ; 2.634 ; 2.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[12]  ; clk_       ; 2.341 ; 2.393 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[13]  ; clk_       ; 2.307 ; 2.351 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[14]  ; clk_       ; 2.606 ; 2.719 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[15]  ; clk_       ; 2.376 ; 2.448 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[16]  ; clk_       ; 2.560 ; 2.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[17]  ; clk_       ; 2.439 ; 2.503 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[18]  ; clk_       ; 2.637 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[19]  ; clk_       ; 4.031 ; 3.928 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[20]  ; clk_       ; 2.551 ; 2.626 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[21]  ; clk_       ; 2.597 ; 2.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[22]  ; clk_       ; 2.571 ; 2.641 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  IO1[23]  ; clk_       ; 4.076 ; 3.977 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA[*]   ; clk_       ; 1.929 ; 1.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[0]  ; clk_       ; 2.036 ; 2.037 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[1]  ; clk_       ; 2.323 ; 2.276 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[2]  ; clk_       ; 1.929 ; 1.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[3]  ; clk_       ; 2.105 ; 2.107 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[4]  ; clk_       ; 1.937 ; 1.944 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[5]  ; clk_       ; 1.947 ; 1.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[6]  ; clk_       ; 2.475 ; 2.411 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[7]  ; clk_       ; 2.300 ; 2.261 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[8]  ; clk_       ; 2.153 ; 2.146 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[9]  ; clk_       ; 4.235 ; 4.292 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[10] ; clk_       ; 2.291 ; 2.273 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMA[11] ; clk_       ; 2.625 ; 2.573 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB[*]   ; clk_       ; 1.758 ; 1.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[0]  ; clk_       ; 3.546 ; 3.701 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[1]  ; clk_       ; 2.521 ; 2.452 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[2]  ; clk_       ; 1.906 ; 1.916 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[3]  ; clk_       ; 1.758 ; 1.785 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[4]  ; clk_       ; 2.656 ; 2.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[5]  ; clk_       ; 2.512 ; 2.434 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[6]  ; clk_       ; 2.190 ; 2.160 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[7]  ; clk_       ; 3.751 ; 3.890 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[8]  ; clk_       ; 1.821 ; 1.835 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[9]  ; clk_       ; 2.029 ; 2.024 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[10] ; clk_       ; 2.008 ; 2.018 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMB[11] ; clk_       ; 2.484 ; 2.408 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC[*]   ; clk_       ; 1.890 ; 1.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[0]  ; clk_       ; 2.729 ; 2.609 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[1]  ; clk_       ; 4.102 ; 4.188 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[2]  ; clk_       ; 2.298 ; 2.264 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[3]  ; clk_       ; 1.890 ; 1.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[4]  ; clk_       ; 2.823 ; 2.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[5]  ; clk_       ; 3.423 ; 3.198 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[6]  ; clk_       ; 2.343 ; 2.286 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[7]  ; clk_       ; 3.025 ; 2.910 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[8]  ; clk_       ; 2.434 ; 2.361 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[9]  ; clk_       ; 3.376 ; 3.557 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[10] ; clk_       ; 2.671 ; 2.581 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMC[11] ; clk_       ; 2.604 ; 2.538 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD[*]   ; clk_       ; 2.043 ; 2.052 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[0]  ; clk_       ; 2.855 ; 2.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[1]  ; clk_       ; 2.164 ; 2.148 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[2]  ; clk_       ; 4.028 ; 4.127 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[3]  ; clk_       ; 2.595 ; 2.549 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[4]  ; clk_       ; 2.971 ; 2.854 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[5]  ; clk_       ; 2.717 ; 2.644 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[6]  ; clk_       ; 2.463 ; 2.421 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[7]  ; clk_       ; 2.324 ; 2.288 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[8]  ; clk_       ; 2.713 ; 2.638 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[9]  ; clk_       ; 2.043 ; 2.052 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[10] ; clk_       ; 2.220 ; 2.193 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWMD[11] ; clk_       ; 2.841 ; 2.742 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWME[*]   ; clk_       ; 2.014 ; 1.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[0]  ; clk_       ; 2.232 ; 2.197 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[1]  ; clk_       ; 2.488 ; 2.397 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[2]  ; clk_       ; 2.359 ; 2.291 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[3]  ; clk_       ; 2.468 ; 2.430 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[4]  ; clk_       ; 2.421 ; 2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[5]  ; clk_       ; 2.204 ; 2.185 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[6]  ; clk_       ; 2.316 ; 2.267 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[7]  ; clk_       ; 2.155 ; 2.122 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[8]  ; clk_       ; 2.552 ; 2.494 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[9]  ; clk_       ; 2.916 ; 2.804 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[10] ; clk_       ; 2.014 ; 1.991 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  PWME[11] ; clk_       ; 2.595 ; 2.501 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; flag      ; clk_       ; 2.875 ; 2.976 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; xint2     ; clk_       ; 3.030 ; 3.163 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; CLK2      ; clk_       ; 1.220 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; DIN       ; clk_       ; 2.223 ; 2.258 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; NSYNC     ; clk_       ; 2.227 ; 2.234 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; CLK2      ; clk_       ;       ; 1.167 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 8.769 ; 8.758 ;       ;
; RST2       ; LED1        ;       ; 8.646 ; 8.601 ;       ;
; xrd        ; Data[0]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[1]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[2]     ; 7.722 ; 7.722 ; 7.989 ; 7.729 ;
; xrd        ; Data[3]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[4]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[5]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[6]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[7]     ; 7.695 ; 7.695 ; 7.973 ; 7.713 ;
; xrd        ; Data[8]     ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[9]     ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[10]    ; 7.728 ; 7.728 ; 8.003 ; 7.743 ;
; xrd        ; Data[11]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[12]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[13]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[14]    ; 7.709 ; 7.709 ; 7.991 ; 7.731 ;
; xrd        ; Data[15]    ; 7.719 ; 7.719 ; 8.001 ; 7.741 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RST        ; LED1        ;       ; 4.135 ; 4.895 ;       ;
; RST2       ; LED1        ;       ; 4.074 ; 4.837 ;       ;
; xrd        ; Data[0]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[1]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[2]     ; 3.512 ; 3.512 ; 4.433 ; 4.301 ;
; xrd        ; Data[3]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[4]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[5]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[6]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[7]     ; 3.511 ; 3.511 ; 4.433 ; 4.301 ;
; xrd        ; Data[8]     ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[9]     ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[10]    ; 3.528 ; 3.528 ; 4.453 ; 4.321 ;
; xrd        ; Data[11]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[12]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[13]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[14]    ; 3.529 ; 3.529 ; 4.450 ; 4.318 ;
; xrd        ; Data[15]    ; 3.539 ; 3.539 ; 4.460 ; 4.328 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; xint2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NSYNC         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIN           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flag          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWME[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[23]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[22]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[21]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[20]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[19]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[18]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[17]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[16]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[15]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[14]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[13]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[12]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[11]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[10]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[9]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[8]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IO1[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; XA15                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA14                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA13                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA12                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA16                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA11                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA10                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA9                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA8                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[15]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[14]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[13]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[12]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[11]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[10]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[9]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[8]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Data[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[23]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[22]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[21]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[20]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[19]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[18]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[17]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[16]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[15]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[14]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[13]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[12]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[11]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[10]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[9]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[8]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IO1[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; xwe                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; xzcs2                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADDr7                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADDr5                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADDr6                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; address[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; address[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; address[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; address[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; address[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; xrd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xint2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; NSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; DIN           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; CLK2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.12 V              ; -0.0417 V           ; 0.221 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.59e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.12 V             ; -0.0417 V          ; 0.221 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.59e-10 s                 ; No                        ; Yes                       ;
; flag          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMA[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; PWMA[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.12 V              ; -0.0417 V           ; 0.221 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.59e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.12 V             ; -0.0417 V          ; 0.221 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.59e-10 s                 ; No                        ; Yes                       ;
; PWMA[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMB[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMB[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMC[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMC[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMC[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; PWMD[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMD[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWME[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWME[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; Data[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[23]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; IO1[22]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[21]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[20]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[19]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; IO1[18]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[17]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[16]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; IO1[15]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.12 V              ; -0.0417 V           ; 0.221 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.59e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.12 V             ; -0.0417 V          ; 0.221 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.59e-10 s                 ; No                        ; Yes                       ;
; IO1[14]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.12 V              ; -0.0417 V           ; 0.221 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.59e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.12 V             ; -0.0417 V          ; 0.221 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.59e-10 s                 ; No                        ; Yes                       ;
; IO1[13]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[12]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[11]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[10]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; IO1[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; IO1[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; IO1[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0396 V           ; 0.18 V                               ; 0.073 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0396 V          ; 0.18 V                              ; 0.073 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xint2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; NSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; DIN           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; CLK2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; flag          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LED1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMA[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; PWMA[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; PWMA[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMB[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMB[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMC[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMC[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMC[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; PWMD[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMD[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWME[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWME[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; Data[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[23]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; IO1[22]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[21]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[20]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[19]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; IO1[18]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[17]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[16]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; IO1[15]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; IO1[14]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; IO1[13]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[12]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[11]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[10]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; IO1[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; IO1[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; IO1[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 2164473  ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 3976     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 2164473  ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 3976     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 53    ; 53    ;
; Unconstrained Input Port Paths  ; 29222 ; 29222 ;
; Unconstrained Output Ports      ; 106   ; 106   ;
; Unconstrained Output Port Paths ; 147   ; 147   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Oct 08 15:22:59 2013
Info: Command: quartus_sta 3ph -c 3ph
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "sd_C" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity sd_C -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity sd_C -section_id "Root Region" was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '3ph.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 33.333 -waveform {0.000 16.666} -name clk_ clk_
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 5 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[1]} {inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.822
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.822      -313.511 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   325.634         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.454         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.465         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.527         0.000 clk_ 
    Info (332119):   166.364         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.971
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.971      -250.617 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   326.331         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.465         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.507         0.000 clk_ 
    Info (332119):   166.365         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.188         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   329.967         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.079         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.074         0.000 clk_ 
    Info (332119):   166.416         0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 407 megabytes
    Info: Processing ended: Tue Oct 08 15:23:15 2013
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:13


