在[[电子学|电子学]]中，'''鉴频鉴相器'''（{{lang|en|Phase Frequency Detector}}）是一种能将两种输入[[信号|信号]]的[[相位|相位]]进行比较并输出[[频率|频率]]误差和相位误差信息的设备，是[[锁相环|锁相环]]电路的一个关键部件。它有两个不同的输入信号。在锁相环中，输入信号通常一个来自[[压控振荡器|压控振荡器]]，另一个由外部信号源提供，其输出信号将指导后续环路如何调整来继续锁相。

在锁相环中，鉴频鉴相器输出的相差信号被[[积分电路|积分电路]]平滑，反馈到[[环路滤波器|环路滤波器]]和[[分频电路|分频电路]]（可能存在）。通过环路滤波器和分频电路后，平滑的信号继续被馈送到[[压控振荡器|压控振荡器]]，该振荡器产生一个与输入电压成比例的频率输出信号。压控振荡器的输出信号继续被反馈到鉴频鉴相器，以使频率稳定。

早期的锁相环的相位比较器，也提供了一个频率误差输出和一个相位误差信号，鉴频鉴相器就是在此基础上改进的。

==参考资料==
* {{cite paper
 |author     = Devon Fernandez and Sanjeev Manandhar
 |date       = 8 December 2003
 |url        = http://www.eece.maine.edu/vlsi/DPLL2003/Devon_Sanjeev.pdf
 |title      = Digital Phase Locked Loop
 |accessdate = 2006-04-25
}}{{dead link|date=2018年4月 |bot=InternetArchiveBot |fix-attempted=yes }}
* {{cite news
 |first       = Zeljko
 |last        = Zilic
 |url         = http://www.techonline.com/community/related_content/14627
 |title       = Phase- and Delay-Locked Loop Clock Control in Digital Systems
 |work        = TechOnLine
 |date        = 2001-08-17
 |accessdate  = 2006-04-25
 |deadurl     = yes
 |archiveurl  = https://web.archive.org/web/20060515003348/http://www.techonline.com/community/related_content/14627
 |archivedate = 2006-05-15
}}
* {{cite news
  | author=Mike Curtin and Paul O'Brien
  | url=http://www.analog.com/library/analogDialogue/archives/33-07/phase3/
  | title=Phase Locked Loops for High-Frequency Receivers and Transmitters-3
  | work=Analog Dialogue
  | publisher=Analog Devices
  | date=July/August 1999
  | accessdate=2006-04-25
 }}

[[Category:模拟电路|J]]