TimeQuest Timing Analyzer report for MIPS32
Fri Sep 12 02:27:57 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock1'
 13. Slow Model Hold: 'clock1'
 14. Slow Model Minimum Pulse Width: 'clock1'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock1'
 24. Fast Model Hold: 'clock1'
 25. Fast Model Minimum Pulse Width: 'clock1'
 26. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Fri Sep 12 02:27:56 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock1              ; Base ; 80.000  ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.18 MHz ; 46.18 MHz       ; clock1     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 58.347 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.499 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 36.933 ; 0.000         ;
; altera_reserved_tck ; 97.223 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock1'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 58.347 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.034      ; 21.727     ;
; 58.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 21.674     ;
; 58.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.034      ; 21.655     ;
; 58.420 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 21.623     ;
; 58.467 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 21.602     ;
; 58.468 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.570     ;
; 58.560 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 21.517     ;
; 58.575 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.022      ; 21.487     ;
; 58.608 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 21.464     ;
; 58.647 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.022      ; 21.415     ;
; 58.648 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.009     ; 21.383     ;
; 58.721 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 21.322     ;
; 58.769 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 21.269     ;
; 58.788 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 21.277     ;
; 58.943 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.030      ; 21.127     ;
; 58.949 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.009     ; 21.082     ;
; 59.004 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 21.065     ;
; 59.015 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.030      ; 21.055     ;
; 59.016 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.001     ; 21.023     ;
; 59.062 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 21.015     ;
; 59.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.993     ;
; 59.077 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.961     ;
; 59.110 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.962     ;
; 59.150 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.927     ;
; 59.156 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.917     ;
; 59.161 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.916     ;
; 59.164 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.913     ;
; 59.184 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.893     ;
; 59.198 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.874     ;
; 59.209 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.863     ;
; 59.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.860     ;
; 59.217 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.860     ;
; 59.217 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.855     ;
; 59.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.840     ;
; 59.265 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.807     ;
; 59.290 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.775     ;
; 59.293 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.784     ;
; 59.315 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.762     ;
; 59.317 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.001     ; 20.722     ;
; 59.341 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.731     ;
; 59.347 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 20.696     ;
; 59.363 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.709     ;
; 59.365 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.712     ;
; 59.376 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.693     ;
; 59.378 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.687     ;
; 59.378 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.660     ;
; 59.389 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.676     ;
; 59.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.673     ;
; 59.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.643     ;
; 59.412 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.653     ;
; 59.413 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.659     ;
; 59.445 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.620     ;
; 59.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.621     ;
; 59.449 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.589     ;
; 59.484 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.593     ;
; 59.499 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.037      ; 20.578     ;
; 59.521 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.544     ;
; 59.532 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.540     ;
; 59.543 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.522     ;
; 59.547 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.525     ;
; 59.575 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; -0.009     ; 20.456     ;
; 59.589 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.483     ;
; 59.593 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.472     ;
; 59.658 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.415     ;
; 59.712 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.353     ;
; 59.719 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.353     ;
; 59.727 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.025      ; 20.338     ;
; 59.746 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.327     ;
; 59.750 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.288     ;
; 59.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.316     ;
; 59.759 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.034      ; 20.315     ;
; 59.760 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.313     ;
; 59.780 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.293     ;
; 59.807 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.265     ;
; 59.807 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.262     ;
; 59.813 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.260     ;
; 59.818 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.251     ;
; 59.818 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.254     ;
; 59.821 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.251     ;
; 59.841 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.231     ;
; 59.851 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.222     ;
; 59.874 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.198     ;
; 59.889 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.184     ;
; 59.890 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.179     ;
; 59.891 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.147     ;
; 59.911 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.162     ;
; 59.923 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.150     ;
; 59.928 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; 0.002      ; 20.114     ;
; 59.943 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; -0.001     ; 20.096     ;
; 59.950 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.122     ;
; 59.961 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 20.112     ;
; 59.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.100     ;
; 60.004 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX           ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; -0.002     ; 20.034     ;
; 60.022 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.050     ;
; 60.031 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26] ; clock1       ; clock1      ; 80.000       ; 0.032      ; 20.041     ;
; 60.036 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[24]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28] ; clock1       ; clock1      ; 80.000       ; 0.003      ; 20.007     ;
; 60.050 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25] ; clock1       ; clock1      ; 80.000       ; 0.022      ; 20.012     ;
; 60.068 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[19] ; clock1       ; clock1      ; 80.000       ; 0.036      ; 20.008     ;
; 60.069 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22] ; clock1       ; clock1      ; 80.000       ; 0.029      ; 20.000     ;
; 60.080 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31] ; clock1       ; clock1      ; 80.000       ; 0.033      ; 19.993     ;
+--------+-----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock1'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.805      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.055      ;
; 0.767 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.073      ;
; 0.790 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.096      ;
; 0.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.097      ;
; 0.791 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.097      ;
; 0.891 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.197      ;
; 0.892 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.198      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[4]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.207      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.212      ;
; 0.910 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.216      ;
; 0.918 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.224      ;
; 1.057 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.363      ;
; 1.060 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.366      ;
; 1.065 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.371      ;
; 1.066 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.372      ;
; 1.067 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.373      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.374      ;
; 1.070 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[13]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.376      ;
; 1.075 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.381      ;
; 1.076 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[7]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.383      ;
; 1.104 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[1]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.410      ;
; 1.165 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.471      ;
; 1.173 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[14]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.480      ;
; 1.200 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.506      ;
; 1.218 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.524      ;
; 1.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.540      ;
; 1.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.543      ;
; 1.237 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[15]                                                               ; clock1       ; clock1      ; 0.000        ; 0.034      ; 1.580      ;
; 1.246 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.552      ;
; 1.256 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.562      ;
; 1.258 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.564      ;
; 1.261 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.567      ;
; 1.301 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.005     ; 1.602      ;
; 1.361 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.667      ;
; 1.372 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.003     ; 1.675      ;
; 1.425 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~porta_address_reg1  ; clock1       ; clock1      ; 0.000        ; 0.084      ; 1.776      ;
; 1.432 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~porta_address_reg2  ; clock1       ; clock1      ; 0.000        ; 0.075      ; 1.774      ;
; 1.441 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; clock1       ; clock1      ; 0.000        ; -0.034     ; 1.713      ;
; 1.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.753      ;
; 1.453 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg0 ; clock1       ; clock1      ; 0.000        ; 0.086      ; 1.806      ;
; 1.465 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~porta_address_reg0 ; clock1       ; clock1      ; 0.000        ; 0.081      ; 1.813      ;
; 1.469 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.774      ;
; 1.470 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.775      ;
; 1.472 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.777      ;
; 1.474 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.034     ; 1.746      ;
; 1.482 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[1]                                                                      ; clock1       ; clock1      ; 0.000        ; -0.005     ; 1.783      ;
; 1.483 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.788      ;
; 1.483 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.789      ;
; 1.487 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.792      ;
; 1.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.793      ;
; 1.505 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.811      ;
; 1.507 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                        ; clock1       ; clock1      ; 0.000        ; 0.001      ; 1.814      ;
; 1.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.813      ;
; 1.512 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.818      ;
; 1.523 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.829      ;
; 1.525 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.830      ;
; 1.526 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.832      ;
; 1.530 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.836      ;
; 1.530 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.836      ;
; 1.534 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.839      ;
; 1.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.841      ;
; 1.535 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.841      ;
; 1.539 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.845      ;
; 1.544 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.850      ;
; 1.545 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.851      ;
; 1.546 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.852      ;
; 1.550 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.856      ;
; 1.553 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.003     ; 1.856      ;
; 1.554 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.860      ;
; 1.555 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.861      ;
; 1.562 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.868      ;
; 1.562 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[3]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.008      ; 1.876      ;
; 1.567 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.873      ;
; 1.568 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]       ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.874      ;
; 1.579 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                               ; clock1       ; clock1      ; 0.000        ; -0.001     ; 1.884      ;
; 1.580 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                                ; clock1       ; clock1      ; 0.000        ; 0.003      ; 1.889      ;
; 1.582 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                              ; clock1       ; clock1      ; 0.000        ; 0.008      ; 1.896      ;
; 1.582 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.888      ;
; 1.584 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; clock1       ; clock1      ; 0.000        ; 0.007      ; 1.897      ;
; 1.585 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; 0.008      ; 1.899      ;
; 1.595 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.008     ; 1.893      ;
; 1.596 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.902      ;
; 1.597 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]                                                              ; clock1       ; clock1      ; 0.000        ; 0.008      ; 1.911      ;
; 1.597 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.002      ; 1.905      ;
; 1.598 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]                                                               ; clock1       ; clock1      ; 0.000        ; -0.008     ; 1.896      ;
; 1.598 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.904      ;
; 1.599 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]                                                                ; clock1       ; clock1      ; 0.000        ; -0.034     ; 1.871      ;
; 1.600 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; clock1       ; clock1      ; 0.000        ; 0.034      ; 1.940      ;
; 1.603 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 1.909      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.223 ; 100.000      ; 2.777          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 18.541 ; 18.541 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 12.408 ; 12.408 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 18.541 ; 18.541 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 20.060 ; 20.060 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 17.366 ; 17.366 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 15.567 ; 15.567 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 14.919 ; 14.919 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 17.366 ; 17.366 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 14.848 ; 14.848 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 21.136 ; 21.136 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 19.254 ; 19.254 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 20.297 ; 20.297 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 18.463 ; 18.463 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 16.856 ; 16.856 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 16.775 ; 16.775 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 17.552 ; 17.552 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 17.585 ; 17.585 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 17.654 ; 17.654 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 17.077 ; 17.077 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 18.580 ; 18.580 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 17.932 ; 17.932 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 20.328 ; 20.328 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 17.624 ; 17.624 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 21.136 ; 21.136 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 17.207 ; 17.207 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 17.191 ; 17.191 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 17.969 ; 17.969 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 18.547 ; 18.547 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 18.816 ; 18.816 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 19.150 ; 19.150 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 18.648 ; 18.648 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 18.317 ; 18.317 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 19.389 ; 19.389 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 19.274 ; 19.274 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 17.985 ; 17.985 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 17.041 ; 17.041 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 18.446 ; 18.446 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 17.452 ; 17.452 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 19.203 ; 19.203 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 19.320 ; 19.320 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 17.556 ; 17.556 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 33.362 ; 33.362 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 26.223 ; 26.223 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 25.554 ; 25.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 26.264 ; 26.264 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 25.265 ; 25.265 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 25.612 ; 25.612 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 25.811 ; 25.811 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 25.902 ; 25.902 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 27.360 ; 27.360 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 25.585 ; 25.585 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 27.497 ; 27.497 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 27.633 ; 27.633 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 27.031 ; 27.031 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 28.182 ; 28.182 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 27.444 ; 27.444 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 28.205 ; 28.205 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 28.004 ; 28.004 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 26.760 ; 26.760 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 26.530 ; 26.530 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 28.680 ; 28.680 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 30.140 ; 30.140 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 30.213 ; 30.213 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 28.607 ; 28.607 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 30.508 ; 30.508 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 29.219 ; 29.219 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 31.675 ; 31.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 31.173 ; 31.173 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 31.502 ; 31.502 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 32.781 ; 32.781 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 31.235 ; 31.235 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 33.142 ; 33.142 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 33.362 ; 33.362 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 29.094 ; 29.094 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 13.171 ; 13.171 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 9.642  ; 9.642  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 12.150 ; 12.150 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 12.539 ; 12.539 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 10.890 ; 10.890 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.996 ; 11.996 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 10.174 ; 10.174 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 10.594 ; 10.594 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 11.922 ; 11.922 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.159 ; 10.159 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 10.911 ; 10.911 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.491 ; 11.491 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 13.171 ; 13.171 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 9.347  ; 9.347  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.472 ; 10.472 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.249  ; 9.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 10.736 ; 10.736 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 11.966 ; 11.966 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 11.641 ; 11.641 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 12.908 ; 12.908 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 11.643 ; 11.643 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 11.311 ; 11.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 12.486 ; 12.486 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 10.521 ; 10.521 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 11.132 ; 11.132 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.888 ; 10.888 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 10.619 ; 10.619 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 10.227 ; 10.227 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 11.281 ; 11.281 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 11.980 ; 11.980 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 19.588 ; 19.588 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 13.213 ; 13.213 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 17.998 ; 17.998 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 15.502 ; 15.502 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 14.376 ; 14.376 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 15.065 ; 15.065 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 15.640 ; 15.640 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 16.182 ; 16.182 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 15.848 ; 15.848 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 17.579 ; 17.579 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 16.046 ; 16.046 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 17.305 ; 17.305 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 16.592 ; 16.592 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 17.104 ; 17.104 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 17.101 ; 17.101 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 16.164 ; 16.164 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 17.298 ; 17.298 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 17.504 ; 17.504 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 18.045 ; 18.045 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 18.425 ; 18.425 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 18.683 ; 18.683 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 16.321 ; 16.321 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 18.505 ; 18.505 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 17.967 ; 17.967 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 17.605 ; 17.605 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 19.219 ; 19.219 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 19.588 ; 19.588 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 19.040 ; 19.040 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 18.999 ; 18.999 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 18.661 ; 18.661 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 12.408 ; 12.408 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 24.184 ; 24.184 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 15.136 ; 15.136 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 15.136 ; 15.136 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 14.000 ; 14.000 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 19.576 ; 19.576 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 19.576 ; 19.576 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 13.554 ; 13.554 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 16.692 ; 16.692 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 17.365 ; 17.365 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 15.069 ; 15.069 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 17.314 ; 17.314 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 17.074 ; 17.074 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 17.074 ; 17.074 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 16.150 ; 16.150 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 28.475 ; 28.475 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 26.527 ; 26.527 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 27.065 ; 27.065 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 26.266 ; 26.266 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 26.867 ; 26.867 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 26.864 ; 26.864 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 26.171 ; 26.171 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 26.847 ; 26.847 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 26.847 ; 26.847 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 27.755 ; 27.755 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 27.755 ; 27.755 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 27.795 ; 27.795 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 28.399 ; 28.399 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 27.032 ; 27.032 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 25.436 ; 25.436 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 27.247 ; 27.247 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 25.641 ; 25.641 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 25.906 ; 25.906 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 25.750 ; 25.750 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 25.198 ; 25.198 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 26.299 ; 26.299 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 25.539 ; 25.539 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 26.109 ; 26.109 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 26.759 ; 26.759 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 27.323 ; 27.323 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 26.211 ; 26.211 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 28.475 ; 28.475 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 25.195 ; 25.195 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 25.662 ; 25.662 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 27.530 ; 27.530 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 27.159 ; 27.159 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 25.205 ; 25.205 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 18.782 ; 18.782 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 19.016 ; 19.016 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 18.772 ; 18.772 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 29.430 ; 29.430 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 26.225 ; 26.225 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 26.205 ; 26.205 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 25.219 ; 25.219 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 27.698 ; 27.698 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 28.542 ; 28.542 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 28.791 ; 28.791 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 28.071 ; 28.071 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 27.804 ; 27.804 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 29.430 ; 29.430 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 28.709 ; 28.709 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 29.215 ; 29.215 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 28.535 ; 28.535 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 27.317 ; 27.317 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 28.483 ; 28.483 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 26.679 ; 26.679 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 27.278 ; 27.278 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 28.099 ; 28.099 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 28.066 ; 28.066 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 26.499 ; 26.499 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 27.274 ; 27.274 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 26.379 ; 26.379 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 27.987 ; 27.987 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 26.861 ; 26.861 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 28.636 ; 28.636 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 27.803 ; 27.803 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 27.875 ; 27.875 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 26.908 ; 26.908 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 28.311 ; 28.311 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 27.848 ; 27.848 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 27.428 ; 27.428 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 27.273 ; 27.273 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 28.306 ; 28.306 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 25.339 ; 25.339 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 17.324 ; 17.324 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 19.401 ; 19.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 15.141 ; 15.141 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 15.191 ; 15.191 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 18.013 ; 18.013 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 15.954 ; 15.954 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 14.598 ; 14.598 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 15.992 ; 15.992 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 16.858 ; 16.858 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 14.567 ; 14.567 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 15.407 ; 15.407 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 15.044 ; 15.044 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 17.159 ; 17.159 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 15.895 ; 15.895 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 15.076 ; 15.076 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 15.907 ; 15.907 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 14.985 ; 14.985 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 18.510 ; 18.510 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 16.965 ; 16.965 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 17.018 ; 17.018 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 17.795 ; 17.795 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 17.511 ; 17.511 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 16.965 ; 16.965 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 17.026 ; 17.026 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 18.104 ; 18.104 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 16.424 ; 16.424 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 16.343 ; 16.343 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 18.741 ; 18.741 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 18.386 ; 18.386 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 17.498 ; 17.498 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 19.401 ; 19.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 17.780 ; 17.780 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 16.623 ; 16.623 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 18.810 ; 18.810 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 18.521 ; 18.521 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 20.487 ; 20.487 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 12.650 ; 12.650 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 11.395 ; 11.395 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 10.858 ; 10.858 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.096 ; 10.096 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 10.630 ; 10.630 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.415 ; 10.415 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 10.938 ; 10.938 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 10.266 ; 10.266 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 10.256 ; 10.256 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 10.673 ; 10.673 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.659 ; 11.659 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 11.842 ; 11.842 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 11.485 ; 11.485 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 11.732 ; 11.732 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.990 ; 11.990 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 12.221 ; 12.221 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 12.643 ; 12.643 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 11.247 ; 11.247 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 12.633 ; 12.633 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 12.208 ; 12.208 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 12.650 ; 12.650 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 12.557 ; 12.557 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 20.275 ; 20.275 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 18.632 ; 18.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 19.631 ; 19.631 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 18.239 ; 18.239 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 18.429 ; 18.429 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 19.080 ; 19.080 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 19.012 ; 19.012 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 19.292 ; 19.292 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 18.411 ; 18.411 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 19.890 ; 19.890 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 20.275 ; 20.275 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 18.485 ; 18.485 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 19.450 ; 19.450 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 18.560 ; 18.560 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 19.076 ; 19.076 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 18.366 ; 18.366 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 19.097 ; 19.097 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 18.477 ; 18.477 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 17.480 ; 17.480 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 18.379 ; 18.379 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 18.136 ; 18.136 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 19.805 ; 19.805 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 17.845 ; 17.845 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 19.032 ; 19.032 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 19.162 ; 19.162 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 16.913 ; 16.913 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 18.742 ; 18.742 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 17.485 ; 17.485 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 16.274 ; 16.274 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 17.127 ; 17.127 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 16.735 ; 16.735 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 18.338 ; 18.338 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 14.779 ; 14.779 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 13.511 ; 13.511 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 12.947 ; 12.947 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 11.564 ; 11.564 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 12.941 ; 12.941 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 14.779 ; 14.779 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 37.099 ; 37.099 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 12.037 ; 12.037 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 12.037 ; 12.037 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 14.097 ; 14.097 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 12.522 ; 12.522 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 12.218 ; 12.218 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 12.466 ; 12.466 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 12.569 ; 12.569 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 14.654 ; 14.654 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 12.218 ; 12.218 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 9.997  ; 9.997  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 12.427 ; 12.427 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 13.966 ; 13.966 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 10.613 ; 10.613 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 12.748 ; 12.748 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 9.997  ; 9.997  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 11.056 ; 11.056 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 10.800 ; 10.800 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 10.862 ; 10.862 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 11.684 ; 11.684 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 10.327 ; 10.327 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 12.372 ; 12.372 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 11.263 ; 11.263 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 12.647 ; 12.647 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 11.223 ; 11.223 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 13.870 ; 13.870 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 10.659 ; 10.659 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 10.485 ; 10.485 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 12.942 ; 12.942 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 12.269 ; 12.269 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 12.150 ; 12.150 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 13.969 ; 13.969 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 12.362 ; 12.362 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 12.345 ; 12.345 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 14.495 ; 14.495 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 12.569 ; 12.569 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 12.734 ; 12.734 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 11.655 ; 11.655 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 12.117 ; 12.117 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 12.128 ; 12.128 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 13.075 ; 13.075 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 12.669 ; 12.669 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 11.368 ; 11.368 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 13.249 ; 13.249 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 13.935 ; 13.935 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 13.734 ; 13.734 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 14.438 ; 14.438 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 13.868 ; 13.868 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 13.249 ; 13.249 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 13.372 ; 13.372 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 14.077 ; 14.077 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 15.087 ; 15.087 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 13.918 ; 13.918 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 14.887 ; 14.887 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 14.649 ; 14.649 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 14.037 ; 14.037 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 15.707 ; 15.707 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 14.342 ; 14.342 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 15.594 ; 15.594 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 14.718 ; 14.718 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 14.217 ; 14.217 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 15.386 ; 15.386 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 14.430 ; 14.430 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 16.026 ; 16.026 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 14.100 ; 14.100 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 13.261 ; 13.261 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 15.465 ; 15.465 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 13.987 ; 13.987 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 16.143 ; 16.143 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 14.565 ; 14.565 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 15.993 ; 15.993 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 17.411 ; 17.411 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 15.647 ; 15.647 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 17.408 ; 17.408 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 16.719 ; 16.719 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 13.440 ; 13.440 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 9.249  ; 9.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 9.642  ; 9.642  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 12.150 ; 12.150 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 12.539 ; 12.539 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 10.890 ; 10.890 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.996 ; 11.996 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 10.174 ; 10.174 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 10.594 ; 10.594 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 11.922 ; 11.922 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.159 ; 10.159 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 10.911 ; 10.911 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.491 ; 11.491 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 13.171 ; 13.171 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 9.347  ; 9.347  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.472 ; 10.472 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.249  ; 9.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 10.736 ; 10.736 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 11.966 ; 11.966 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 11.641 ; 11.641 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 12.908 ; 12.908 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 11.643 ; 11.643 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 11.311 ; 11.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 12.486 ; 12.486 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 10.521 ; 10.521 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 11.132 ; 11.132 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.888 ; 10.888 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 10.619 ; 10.619 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 10.227 ; 10.227 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 11.281 ; 11.281 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 11.980 ; 11.980 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 11.230 ; 11.230 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 15.534 ; 15.534 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 12.956 ; 12.956 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 11.284 ; 11.284 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 11.502 ; 11.502 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 11.974 ; 11.974 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 12.358 ; 12.358 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 12.281 ; 12.281 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 13.930 ; 13.930 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 12.305 ; 12.305 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 13.125 ; 13.125 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 12.317 ; 12.317 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 13.719 ; 13.719 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 13.001 ; 13.001 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 12.490 ; 12.490 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 11.457 ; 11.457 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 12.992 ; 12.992 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 12.719 ; 12.719 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 13.449 ; 13.449 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 13.377 ; 13.377 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 13.555 ; 13.555 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 11.082 ; 11.082 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 13.599 ; 13.599 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 13.129 ; 13.129 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 12.433 ; 12.433 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 13.534 ; 13.534 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 14.251 ; 14.251 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 13.756 ; 13.756 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 13.129 ; 13.129 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 13.002 ; 13.002 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 12.037 ; 12.037 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 14.956 ; 14.956 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 11.226 ; 11.226 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 12.263 ; 12.263 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 11.226 ; 11.226 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 10.135 ; 10.135 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 15.773 ; 15.773 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 10.135 ; 10.135 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 12.270 ; 12.270 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 13.903 ; 13.903 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 11.041 ; 11.041 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 14.265 ; 14.265 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 12.561 ; 12.561 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 13.978 ; 13.978 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 12.561 ; 12.561 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 11.611 ; 11.611 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 13.399 ; 13.399 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 14.785 ; 14.785 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 14.098 ; 14.098 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 11.631 ; 11.631 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 15.253 ; 15.253 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 14.080 ; 14.080 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 11.611 ; 11.611 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 11.611 ; 11.611 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 15.501 ; 15.501 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 15.501 ; 15.501 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 15.541 ; 15.541 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 16.308 ; 16.308 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 14.995 ; 14.995 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 13.705 ; 13.705 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 15.155 ; 15.155 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 13.579 ; 13.579 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 13.727 ; 13.727 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 13.921 ; 13.921 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 13.091 ; 13.091 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 13.164 ; 13.164 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 13.695 ; 13.695 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 13.224 ; 13.224 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 15.323 ; 15.323 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 14.380 ; 14.380 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 14.015 ; 14.015 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 14.952 ; 14.952 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 13.869 ; 13.869 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 12.955 ; 12.955 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 15.951 ; 15.951 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 14.970 ; 14.970 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 13.879 ; 13.879 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 13.033 ; 13.033 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 13.308 ; 13.308 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 13.023 ; 13.023 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 10.809 ; 10.809 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 10.829 ; 10.829 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 10.809 ; 10.809 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 10.854 ; 10.854 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 15.402 ; 15.402 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 15.095 ; 15.095 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 15.510 ; 15.510 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 14.781 ; 14.781 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 12.409 ; 12.409 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 16.147 ; 16.147 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 15.232 ; 15.232 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 14.819 ; 14.819 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 14.141 ; 14.141 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 13.398 ; 13.398 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 13.670 ; 13.670 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 12.992 ; 12.992 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 13.627 ; 13.627 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 12.404 ; 12.404 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 15.012 ; 15.012 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 13.308 ; 13.308 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 13.770 ; 13.770 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 13.283 ; 13.283 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 14.171 ; 14.171 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 13.757 ; 13.757 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 15.361 ; 15.361 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 14.890 ; 14.890 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 14.295 ; 14.295 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 13.408 ; 13.408 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 14.952 ; 14.952 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 13.630 ; 13.630 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 12.521 ; 12.521 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 13.324 ; 13.324 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 14.006 ; 14.006 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 15.139 ; 15.139 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 14.275 ; 14.275 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 11.222 ; 11.222 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 15.141 ; 15.141 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 15.191 ; 15.191 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 18.013 ; 18.013 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 15.072 ; 15.072 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 12.499 ; 12.499 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 13.465 ; 13.465 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 14.626 ; 14.626 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 11.446 ; 11.446 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 12.553 ; 12.553 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 11.987 ; 11.987 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 14.041 ; 14.041 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 12.677 ; 12.677 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 11.766 ; 11.766 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 12.183 ; 12.183 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 11.222 ; 11.222 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 15.060 ; 15.060 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 13.321 ; 13.321 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 13.260 ; 13.260 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 13.949 ; 13.949 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 13.525 ; 13.525 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 12.945 ; 12.945 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 12.866 ; 12.866 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 13.915 ; 13.915 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 12.444 ; 12.444 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 11.584 ; 11.584 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 13.778 ; 13.778 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 13.769 ; 13.769 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 12.366 ; 12.366 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 14.589 ; 14.589 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 13.041 ; 13.041 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 11.286 ; 11.286 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 13.761 ; 13.761 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 14.077 ; 14.077 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 12.756 ; 12.756 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 10.096 ; 10.096 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 11.395 ; 11.395 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 10.858 ; 10.858 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.096 ; 10.096 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 10.630 ; 10.630 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.415 ; 10.415 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 10.938 ; 10.938 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 10.266 ; 10.266 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 10.256 ; 10.256 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 10.673 ; 10.673 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.659 ; 11.659 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 11.842 ; 11.842 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 11.485 ; 11.485 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 11.732 ; 11.732 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.990 ; 11.990 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 12.221 ; 12.221 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 12.643 ; 12.643 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 11.247 ; 11.247 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 12.633 ; 12.633 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 12.208 ; 12.208 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 12.650 ; 12.650 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 12.557 ; 12.557 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 9.723  ; 9.723  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 11.994 ; 11.994 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 12.248 ; 12.248 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 11.247 ; 11.247 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 12.075 ; 12.075 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 11.713 ; 11.713 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 11.618 ; 11.618 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 11.899 ; 11.899 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 10.621 ; 10.621 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 11.812 ; 11.812 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 12.486 ; 12.486 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 11.637 ; 11.637 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 12.519 ; 12.519 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 10.306 ; 10.306 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 11.196 ; 11.196 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 11.395 ; 11.395 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 11.074 ; 11.074 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 11.722 ; 11.722 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 11.057 ; 11.057 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 10.561 ; 10.561 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 11.021 ; 11.021 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 10.735 ; 10.735 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 12.403 ; 12.403 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 11.252 ; 11.252 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 12.019 ; 12.019 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 12.294 ; 12.294 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 10.780 ; 10.780 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 11.309 ; 11.309 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 10.163 ; 10.163 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 9.723  ; 9.723  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 10.149 ; 10.149 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 10.145 ; 10.145 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 10.593 ; 10.593 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 9.603  ; 9.603  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 11.980 ; 11.980 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 10.693 ; 10.693 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 9.603  ; 9.603  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 11.438 ; 11.438 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 12.384 ; 12.384 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 16.811 ; 16.811 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock1 ; 73.800 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock1 ; 0.203 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock1              ; 37.873 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock1'                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 73.800 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.040     ; 6.190      ;
; 73.800 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.040     ; 6.190      ;
; 73.800 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.040     ; 6.190      ;
; 73.800 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.040     ; 6.190      ;
; 73.800 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.040     ; 6.190      ;
; 73.860 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.068     ; 6.102      ;
; 73.860 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.068     ; 6.102      ;
; 73.860 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.068     ; 6.102      ;
; 73.860 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.068     ; 6.102      ;
; 73.860 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.068     ; 6.102      ;
; 73.982 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.013      ;
; 73.982 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.013      ;
; 73.982 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.013      ;
; 73.982 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.013      ;
; 73.982 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 6.013      ;
; 74.071 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.036     ; 5.923      ;
; 74.071 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.036     ; 5.923      ;
; 74.071 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.036     ; 5.923      ;
; 74.071 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.036     ; 5.923      ;
; 74.071 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; -0.036     ; 5.923      ;
; 74.131 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.064     ; 5.835      ;
; 74.131 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.064     ; 5.835      ;
; 74.131 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.064     ; 5.835      ;
; 74.131 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.064     ; 5.835      ;
; 74.131 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.064     ; 5.835      ;
; 74.153 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.153 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.153 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.153 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.153 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.842      ;
; 74.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.826      ;
; 74.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.826      ;
; 74.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.826      ;
; 74.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.826      ;
; 74.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.826      ;
; 74.253 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.746      ;
; 74.253 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.746      ;
; 74.253 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.746      ;
; 74.253 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.746      ;
; 74.253 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.746      ;
; 74.270 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; 0.033      ; 5.793      ;
; 74.330 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.665      ;
; 74.330 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]                                                         ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; 0.005      ; 5.705      ;
; 74.330 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.665      ;
; 74.330 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.665      ;
; 74.330 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.665      ;
; 74.330 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; clock1       ; clock1      ; 80.000       ; -0.004     ; 5.665      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[24]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.605      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[24]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.605      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[24]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.605      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[24]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.605      ;
; 74.351 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[24]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.605      ;
; 74.357 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.628      ;
; 74.357 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.628      ;
; 74.357 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.628      ;
; 74.357 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.628      ;
; 74.357 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.628      ;
; 74.359 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.626      ;
; 74.359 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.626      ;
; 74.359 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.626      ;
; 74.359 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.626      ;
; 74.359 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                           ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.626      ;
; 74.368 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.617      ;
; 74.368 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.617      ;
; 74.368 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.617      ;
; 74.368 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.617      ;
; 74.368 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.617      ;
; 74.376 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.580      ;
; 74.376 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.580      ;
; 74.376 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.580      ;
; 74.376 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.580      ;
; 74.376 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]                                                            ; clock1       ; clock1      ; 80.000       ; -0.074     ; 5.580      ;
; 74.381 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]                                                            ; clock1       ; clock1      ; 80.000       ; 0.027      ; 5.676      ;
; 74.382 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.065     ; 5.583      ;
; 74.382 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.065     ; 5.583      ;
; 74.382 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.065     ; 5.583      ;
; 74.382 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.065     ; 5.583      ;
; 74.382 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[2]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.065     ; 5.583      ;
; 74.424 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.575      ;
; 74.424 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.575      ;
; 74.424 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.575      ;
; 74.424 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.575      ;
; 74.424 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.575      ;
; 74.433 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.552      ;
; 74.433 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.552      ;
; 74.433 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.552      ;
; 74.433 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.552      ;
; 74.433 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.552      ;
; 74.439 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.071     ; 5.520      ;
; 74.439 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.071     ; 5.520      ;
; 74.439 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.071     ; 5.520      ;
; 74.439 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.071     ; 5.520      ;
; 74.439 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[8]                                                                 ; clock1       ; clock1      ; 80.000       ; -0.071     ; 5.520      ;
; 74.440 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.559      ;
; 74.440 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.559      ;
; 74.440 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.559      ;
; 74.440 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.559      ;
; 74.440 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ; clock1       ; clock1      ; 80.000       ; 0.000      ; 5.559      ;
; 74.441 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                            ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]                                                            ; clock1       ; clock1      ; 80.000       ; -0.001     ; 5.588      ;
; 74.442 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                            ; clock1       ; clock1      ; 80.000       ; -0.045     ; 5.543      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock1'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.351      ;
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.375      ;
; 0.238 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.386      ;
; 0.246 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.394      ;
; 0.306 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.454      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.455      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[4] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[4]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.457      ;
; 0.311 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.459      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.461      ;
; 0.317 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[25]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.465      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[7]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.466      ;
; 0.331 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[1]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.479      ;
; 0.343 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[5]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.492      ;
; 0.345 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[14]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.493      ;
; 0.352 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[0]       ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.500      ;
; 0.357 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.505      ;
; 0.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.506      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.506      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[21]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[49]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[13]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[29]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.512      ;
; 0.390 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[15]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[15]                                                               ; clock1       ; clock1      ; 0.000        ; 0.033      ; 0.571      ;
; 0.392 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[16]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.541      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a9~porta_address_reg1  ; clock1       ; clock1      ; 0.000        ; 0.052      ; 0.585      ;
; 0.400 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[20]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[20]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.549      ;
; 0.403 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a0~porta_address_reg2  ; clock1       ; clock1      ; 0.000        ; 0.045      ; 0.583      ;
; 0.403 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[1]                                                            ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.551      ;
; 0.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg0 ; clock1       ; clock1      ; 0.000        ; 0.055      ; 0.599      ;
; 0.413 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[45]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.561      ;
; 0.414 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[5]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[5]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.562      ;
; 0.415 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.562      ;
; 0.416 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.563      ;
; 0.418 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.566      ;
; 0.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~porta_address_reg0 ; clock1       ; clock1      ; 0.000        ; 0.050      ; 0.604      ;
; 0.422 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.569      ;
; 0.425 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.573      ;
; 0.430 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.577      ;
; 0.433 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                   ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.580      ;
; 0.436 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[67]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.581      ;
; 0.437 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.585      ;
; 0.439 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; clock1       ; clock1      ; 0.000        ; -0.033     ; 0.554      ;
; 0.441 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[57]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.586      ;
; 0.442 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.590      ;
; 0.443 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[1]                                                                      ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.588      ;
; 0.444 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.592      ;
; 0.444 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.593      ;
; 0.445 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.593      ;
; 0.447 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.595      ;
; 0.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.596      ;
; 0.453 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[29]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemWrite_EX                                                                        ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.600      ;
; 0.455 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.603      ;
; 0.460 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.034     ; 0.574      ;
; 0.463 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.002      ; 0.613      ;
; 0.471 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.619      ;
; 0.474 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.622      ;
; 0.481 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.629      ;
; 0.482 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.630      ;
; 0.485 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[29]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[29]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.633      ;
; 0.487 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]      ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[73]                                                                     ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.635      ;
; 0.488 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[3]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.006      ; 0.642      ;
; 0.490 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; clock1       ; clock1      ; 0.000        ; 0.033      ; 0.671      ;
; 0.491 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[11]      ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.639      ;
; 0.492 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[55]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                 ; clock1       ; clock1      ; 0.000        ; -0.003     ; 0.637      ;
; 0.492 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; clock1       ; clock1      ; 0.000        ; 0.006      ; 0.646      ;
; 0.492 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.640      ;
; 0.497 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]                                                               ; clock1       ; clock1      ; 0.000        ; -0.001     ; 0.644      ;
; 0.497 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                                ; clock1       ; clock1      ; 0.000        ; 0.003      ; 0.649      ;
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]                                                              ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.652      ;
; 0.499 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[18]                                                              ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.652      ;
; 0.500 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[21]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.648      ;
; 0.500 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[14]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[19]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.650      ;
; 0.502 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[30]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.650      ;
; 0.503 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[28]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.651      ;
; 0.504 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]                                                               ; clock1       ; clock1      ; 0.000        ; -0.005     ; 0.647      ;
; 0.504 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[16]                                                              ; clock1       ; clock1      ; 0.000        ; 0.005      ; 0.657      ;
; 0.507 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[23]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.028      ; 0.683      ;
; 0.507 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[9]                                                                    ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.656      ;
; 0.507 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[74]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                               ; clock1       ; clock1      ; 0.000        ; -0.002     ; 0.654      ;
; 0.508 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[50]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[19]                                                                 ; clock1       ; clock1      ; 0.000        ; 0.000      ; 0.656      ;
; 0.511 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3      ; clock1       ; clock1      ; 0.000        ; 0.058      ; 0.704      ;
; 0.511 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1]  ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1      ; clock1       ; clock1      ; 0.000        ; 0.058      ; 0.704      ;
; 0.511 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~porta_address_reg3 ; clock1       ; clock1      ; 0.000        ; 0.057      ; 0.703      ;
; 0.512 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.661      ;
; 0.513 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]                                                                   ; clock1       ; clock1      ; 0.000        ; 0.001      ; 0.662      ;
; 0.515 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a18~porta_address_reg2 ; clock1       ; clock1      ; 0.000        ; 0.062      ; 0.712      ;
; 0.515 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_lfh1:auto_generated|ram_block1a27~porta_address_reg1 ; clock1       ; clock1      ; 0.000        ; 0.057      ; 0.707      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock1'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; clock1 ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 6.841  ; 6.841  ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 5.186  ; 5.186  ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 6.841  ; 6.841  ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 7.260  ; 7.260  ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 6.533  ; 6.533  ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 6.028  ; 6.028  ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.823  ; 5.823  ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 6.533  ; 6.533  ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.765  ; 5.765  ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 7.779  ; 7.779  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 7.082  ; 7.082  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 7.329  ; 7.329  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 6.619  ; 6.619  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 6.842  ; 6.842  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 6.330  ; 6.330  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 6.319  ; 6.319  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 6.529  ; 6.529  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 6.558  ; 6.558  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 6.559  ; 6.559  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 6.428  ; 6.428  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 6.880  ; 6.880  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 6.651  ; 6.651  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 7.369  ; 7.369  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 6.552  ; 6.552  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 7.779  ; 7.779  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 6.414  ; 6.414  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 6.424  ; 6.424  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 6.752  ; 6.752  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 6.809  ; 6.809  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 6.970  ; 6.970  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 7.149  ; 7.149  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 6.836  ; 6.836  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 6.669  ; 6.669  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 7.106  ; 7.106  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 7.076  ; 7.076  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 6.659  ; 6.659  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 6.374  ; 6.374  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 6.803  ; 6.803  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 6.515  ; 6.515  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 7.056  ; 7.056  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 7.096  ; 7.096  ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 6.520  ; 6.520  ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 10.300 ; 10.300 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 9.149  ; 9.149  ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 8.225  ; 8.225  ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 8.362  ; 8.362  ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 8.265  ; 8.265  ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 8.382  ; 8.382  ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 8.372  ; 8.372  ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 8.320  ; 8.320  ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 8.675  ; 8.675  ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 8.625  ; 8.625  ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 8.979  ; 8.979  ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 8.984  ; 8.984  ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 8.775  ; 8.775  ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 9.146  ; 9.146  ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 9.060  ; 9.060  ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 9.523  ; 9.523  ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 9.449  ; 9.449  ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 9.037  ; 9.037  ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 9.008  ; 9.008  ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 9.035  ; 9.035  ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 9.329  ; 9.329  ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 9.293  ; 9.293  ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 8.956  ; 8.956  ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 9.560  ; 9.560  ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 9.267  ; 9.267  ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 9.862  ; 9.862  ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 9.446  ; 9.446  ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 9.958  ; 9.958  ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 10.010 ; 10.010 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 9.547  ; 9.547  ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 10.300 ; 10.300 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 10.161 ; 10.161 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 9.234  ; 9.234  ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 5.349  ; 5.349  ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.249  ; 4.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 5.070  ; 5.070  ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.945  ; 4.945  ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.470  ; 4.470  ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.926  ; 4.926  ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.462  ; 4.462  ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.531  ; 4.531  ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.330  ; 4.330  ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.027  ; 5.027  ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.336  ; 4.336  ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.587  ; 4.587  ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.783  ; 4.783  ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 5.349  ; 5.349  ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.080  ; 4.080  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.533  ; 4.533  ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.188  ; 4.188  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.537  ; 4.537  ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.284  ; 4.284  ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.706  ; 4.706  ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.618  ; 4.618  ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 5.164  ; 5.164  ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.617  ; 4.617  ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.793  ; 4.793  ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.896  ; 4.896  ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.558  ; 4.558  ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.257  ; 4.257  ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.829  ; 4.829  ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.553  ; 4.553  ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.479  ; 4.479  ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.396  ; 4.396  ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.861  ; 4.861  ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.930  ; 4.930  ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 7.474  ; 7.474  ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.538  ; 4.538  ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.538  ; 4.538  ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 5.256  ; 5.256  ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 6.830  ; 6.830  ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.955  ; 5.955  ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 5.723  ; 5.723  ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 5.906  ; 5.906  ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 5.978  ; 5.978  ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 6.237  ; 6.237  ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 6.127  ; 6.127  ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 6.699  ; 6.699  ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 6.218  ; 6.218  ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 6.467  ; 6.467  ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 6.371  ; 6.371  ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 6.698  ; 6.698  ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 6.474  ; 6.474  ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 6.576  ; 6.576  ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 6.420  ; 6.420  ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 6.539  ; 6.539  ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 6.562  ; 6.562  ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 6.762  ; 6.762  ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 7.012  ; 7.012  ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 7.114  ; 7.114  ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 6.505  ; 6.505  ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 7.121  ; 7.121  ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 7.033  ; 7.033  ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 6.857  ; 6.857  ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 7.370  ; 7.370  ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 7.474  ; 7.474  ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 7.340  ; 7.340  ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 7.149  ; 7.149  ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 7.287  ; 7.287  ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 5.186  ; 5.186  ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 8.963  ; 8.963  ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 6.071  ; 6.071  ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 6.071  ; 6.071  ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 5.465  ; 5.465  ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 7.265  ; 7.265  ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 7.265  ; 7.265  ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 5.275  ; 5.275  ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 6.309  ; 6.309  ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 6.591  ; 6.591  ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 5.817  ; 5.817  ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 6.289  ; 6.289  ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 6.436  ; 6.436  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 6.436  ; 6.436  ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 6.125  ; 6.125  ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 10.097 ; 10.097 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 9.494  ; 9.494  ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 9.882  ; 9.882  ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 9.571  ; 9.571  ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 9.742  ; 9.742  ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 9.798  ; 9.798  ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 9.578  ; 9.578  ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 9.722  ; 9.722  ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 9.722  ; 9.722  ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 10.014 ; 10.014 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 10.014 ; 10.014 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 10.054 ; 10.054 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 10.097 ; 10.097 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 9.776  ; 9.776  ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 9.275  ; 9.275  ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 9.866  ; 9.866  ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 9.254  ; 9.254  ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 9.401  ; 9.401  ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 9.437  ; 9.437  ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 9.271  ; 9.271  ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 9.432  ; 9.432  ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 9.327  ; 9.327  ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 9.348  ; 9.348  ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 9.781  ; 9.781  ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 9.733  ; 9.733  ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 9.403  ; 9.403  ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 10.004 ; 10.004 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 9.307  ; 9.307  ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 9.471  ; 9.471  ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 9.907  ; 9.907  ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 9.814  ; 9.814  ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 9.317  ; 9.317  ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 6.908  ; 6.908  ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 6.919  ; 6.919  ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 6.898  ; 6.898  ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 10.594 ; 10.594 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 9.633  ; 9.633  ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 9.613  ; 9.613  ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 9.199  ; 9.199  ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 9.836  ; 9.836  ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 10.250 ; 10.250 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 10.135 ; 10.135 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 9.946  ; 9.946  ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 10.035 ; 10.035 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 10.594 ; 10.594 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 10.075 ; 10.075 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 10.513 ; 10.513 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 10.128 ; 10.128 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 9.865  ; 9.865  ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 10.303 ; 10.303 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 9.647  ; 9.647  ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 9.789  ; 9.789  ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 9.977  ; 9.977  ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 10.084 ; 10.084 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 9.587  ; 9.587  ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 9.784  ; 9.784  ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 9.572  ; 9.572  ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 9.889  ; 9.889  ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 9.695  ; 9.695  ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 10.075 ; 10.075 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 9.839  ; 9.839  ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 10.058 ; 10.058 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 9.665  ; 9.665  ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 9.970  ; 9.970  ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 10.040 ; 10.040 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 9.807  ; 9.807  ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 9.805  ; 9.805  ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 10.020 ; 10.020 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 9.326  ; 9.326  ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 6.299  ; 6.299  ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 7.338  ; 7.338  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 6.093  ; 6.093  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 6.143  ; 6.143  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 6.632  ; 6.632  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 6.079  ; 6.079  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.613  ; 5.613  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 6.099  ; 6.099  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 6.315  ; 6.315  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 5.614  ; 5.614  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.897  ; 5.897  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 5.882  ; 5.882  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 6.479  ; 6.479  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 6.089  ; 6.089  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 5.836  ; 5.836  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 6.176  ; 6.176  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 5.773  ; 5.773  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 7.025  ; 7.025  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 6.541  ; 6.541  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 6.546  ; 6.546  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 6.631  ; 6.631  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 6.669  ; 6.669  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 6.565  ; 6.565  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 6.589  ; 6.589  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 6.956  ; 6.956  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 6.385  ; 6.385  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 6.372  ; 6.372  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 7.096  ; 7.096  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 6.924  ; 6.924  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 6.770  ; 6.770  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 7.338  ; 7.338  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 6.861  ; 6.861  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 6.513  ; 6.513  ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 7.247  ; 7.247  ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 6.821  ; 6.821  ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 7.355  ; 7.355  ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 5.238  ; 5.238  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.716  ; 4.716  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.615  ; 4.615  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.384  ; 4.384  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.628  ; 4.628  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.484  ; 4.484  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.506  ; 4.506  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.525  ; 4.525  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.515  ; 4.515  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 4.514  ; 4.514  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 4.514  ; 4.514  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 4.504  ; 4.504  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.890  ; 4.890  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.894  ; 4.894  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.787  ; 4.787  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.679  ; 4.679  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 5.003  ; 5.003  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 5.014  ; 5.014  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.067  ; 5.067  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.754  ; 4.754  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 5.059  ; 5.059  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.961  ; 4.961  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.961  ; 4.961  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.196  ; 5.196  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 4.804  ; 4.804  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.774  ; 4.774  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 5.186  ; 5.186  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 5.067  ; 5.067  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 5.014  ; 5.014  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.055  ; 5.055  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.754  ; 4.754  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 5.238  ; 5.238  ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 5.131  ; 5.131  ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 7.310  ; 7.310  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 6.792  ; 6.792  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 7.036  ; 7.036  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 6.738  ; 6.738  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 6.735  ; 6.735  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 7.139  ; 7.139  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 7.041  ; 7.041  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 6.963  ; 6.963  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 6.859  ; 6.859  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 7.176  ; 7.176  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 7.310  ; 7.310  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 6.890  ; 6.890  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 7.117  ; 7.117  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 7.035  ; 7.035  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 6.881  ; 6.881  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 6.942  ; 6.942  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 6.787  ; 6.787  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 6.918  ; 6.918  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 6.972  ; 6.972  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 6.516  ; 6.516  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 6.831  ; 6.831  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 6.811  ; 6.811  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 7.186  ; 7.186  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 6.653  ; 6.653  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 6.962  ; 6.962  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 6.807  ; 6.807  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 6.370  ; 6.370  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 7.034  ; 7.034  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 6.494  ; 6.494  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 6.112  ; 6.112  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 6.454  ; 6.454  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 6.299  ; 6.299  ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 6.818  ; 6.818  ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 5.588  ; 5.588  ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 5.253  ; 5.253  ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 5.065  ; 5.065  ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.704  ; 4.704  ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 5.144  ; 5.144  ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 5.588  ; 5.588  ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 11.241 ; 11.241 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.576 ; 5.576 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 5.138 ; 5.138 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 5.006 ; 5.006 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.109 ; 5.109 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.035 ; 5.035 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.759 ; 5.759 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.006 ; 5.006 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.361 ; 4.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.521 ; 5.521 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.533 ; 4.533 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 5.125 ; 5.125 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.361 ; 4.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.602 ; 4.602 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.584 ; 4.584 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.619 ; 4.619 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 5.074 ; 5.074 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.755 ; 4.755 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 5.161 ; 5.161 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.693 ; 4.693 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 5.711 ; 5.711 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.489 ; 4.489 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.518 ; 4.518 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.269 ; 5.269 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.998 ; 4.998 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 5.073 ; 5.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.616 ; 5.616 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 5.064 ; 5.064 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 5.110 ; 5.110 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.965 ; 4.965 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.967 ; 4.967 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.311 ; 5.311 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.750 ; 4.750 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.487 ; 5.487 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.383 ; 5.383 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.520 ; 5.520 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.479 ; 5.479 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.359 ; 5.359 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.305 ; 5.305 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.501 ; 5.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.671 ; 5.671 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.829 ; 5.829 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.752 ; 5.752 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.573 ; 5.573 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.947 ; 5.947 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.676 ; 5.676 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 6.067 ; 6.067 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.731 ; 5.731 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.511 ; 5.511 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.773 ; 5.773 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 5.673 ; 5.673 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 6.072 ; 6.072 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.526 ; 5.526 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.953 ; 5.953 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.513 ; 5.513 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 6.143 ; 6.143 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.611 ; 5.611 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 6.186 ; 6.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 6.353 ; 6.353 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.923 ; 5.923 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 6.557 ; 6.557 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 6.224 ; 6.224 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.339 ; 5.339 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.080 ; 4.080 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.945 ; 4.945 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.470 ; 4.470 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.926 ; 4.926 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.462 ; 4.462 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.531 ; 4.531 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.330 ; 4.330 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.027 ; 5.027 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.587 ; 4.587 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.783 ; 4.783 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 5.349 ; 5.349 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.080 ; 4.080 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.533 ; 4.533 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.188 ; 4.188 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.537 ; 4.537 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.284 ; 4.284 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.706 ; 4.706 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.618 ; 4.618 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 5.164 ; 5.164 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.617 ; 4.617 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.793 ; 4.793 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.896 ; 4.896 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.558 ; 4.558 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.257 ; 4.257 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.829 ; 4.829 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.479 ; 4.479 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.396 ; 4.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.861 ; 4.861 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.930 ; 4.930 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 6.095 ; 6.095 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.187 ; 5.187 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 4.740 ; 4.740 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.791 ; 4.791 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.824 ; 4.824 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.042 ; 5.042 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.954 ; 4.954 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.977 ; 4.977 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 5.092 ; 5.092 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.351 ; 5.351 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.089 ; 5.089 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.053 ; 5.053 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 4.826 ; 4.826 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.043 ; 5.043 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.929 ; 4.929 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 5.351 ; 5.351 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 4.700 ; 4.700 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 5.414 ; 5.414 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 5.326 ; 5.326 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 5.007 ; 5.007 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 5.372 ; 5.372 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 5.559 ; 5.559 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.282 ; 5.282 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.799 ; 5.799 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.662 ; 4.662 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.269 ; 5.269 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.662 ; 4.662 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 6.165 ; 6.165 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 4.979 ; 4.979 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.423 ; 5.423 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.277 ; 5.277 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.517 ; 5.517 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 4.838 ; 4.838 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.960 ; 5.960 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 5.994 ; 5.994 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 5.994 ; 5.994 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 6.034 ; 6.034 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 6.075 ; 6.075 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.432 ; 5.432 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.843 ; 5.843 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 5.236 ; 5.236 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.358 ; 5.358 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.284 ; 5.284 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.094 ; 5.094 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 5.412 ; 5.412 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.106 ; 5.106 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 6.020 ; 6.020 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.530 ; 5.530 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 5.420 ; 5.420 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 5.656 ; 5.656 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 5.547 ; 5.547 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.296 ; 5.296 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 6.021 ; 6.021 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 5.557 ; 5.557 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.277 ; 5.277 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.267 ; 5.267 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 4.735 ; 4.735 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 4.715 ; 4.715 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.806 ; 5.806 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.857 ; 5.857 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.767 ; 5.767 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.669 ; 5.669 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.075 ; 5.075 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 6.239 ; 6.239 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.639 ; 5.639 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.901 ; 5.901 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.525 ; 5.525 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.382 ; 5.382 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.172 ; 5.172 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.332 ; 5.332 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 5.783 ; 5.783 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.280 ; 5.280 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.322 ; 5.322 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.376 ; 5.376 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.364 ; 5.364 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.768 ; 5.768 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.566 ; 5.566 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.640 ; 5.640 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.243 ; 5.243 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.654 ; 5.654 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.425 ; 5.425 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.004 ; 5.004 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.284 ; 5.284 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.841 ; 5.841 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.433 ; 5.433 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.578 ; 4.578 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 6.093 ; 6.093 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 6.143 ; 6.143 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 6.632 ; 6.632 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.822 ; 5.822 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.016 ; 5.016 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.377 ; 5.377 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.655 ; 5.655 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.054 ; 5.054 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.927 ; 4.927 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.502 ; 5.502 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.578 ; 4.578 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.914 ; 5.914 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.295 ; 5.295 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.348 ; 5.348 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.336 ; 5.336 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 5.210 ; 5.210 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.188 ; 5.188 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.534 ; 5.534 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.007 ; 5.007 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.775 ; 4.775 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 5.401 ; 5.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.316 ; 5.316 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 5.008 ; 5.008 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 5.658 ; 5.658 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.197 ; 5.197 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.666 ; 4.666 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.556 ; 5.556 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.172 ; 5.172 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.615 ; 4.615 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.628 ; 4.628 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.484 ; 4.484 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.506 ; 4.506 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.525 ; 4.525 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.515 ; 4.515 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 4.504 ; 4.504 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.890 ; 4.890 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.679 ; 4.679 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 5.059 ; 5.059 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.961 ; 4.961 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.961 ; 4.961 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.196 ; 5.196 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 4.804 ; 4.804 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.055 ; 5.055 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 5.238 ; 5.238 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 5.131 ; 5.131 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.812 ; 4.812 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.879 ; 4.879 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.694 ; 4.694 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.840 ; 4.840 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 5.002 ; 5.002 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.878 ; 4.878 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.588 ; 4.588 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 5.039 ; 5.039 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.752 ; 4.752 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.739 ; 4.739 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.812 ; 4.812 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.522 ; 4.522 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.646 ; 4.646 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 5.020 ; 5.020 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 4.925 ; 4.925 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 4.850 ; 4.850 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.574 ; 4.574 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 4.864 ; 4.864 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.379 ; 4.379 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.418 ; 4.418 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.566 ; 4.566 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 4.795 ; 4.795 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 4.392 ; 4.392 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.714 ; 4.714 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 6.295 ; 6.295 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 58.347 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.223              ;
;  clock1              ; 58.347 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock1              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 18.541 ; 18.541 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 12.408 ; 12.408 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 18.541 ; 18.541 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 20.060 ; 20.060 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 17.366 ; 17.366 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 15.567 ; 15.567 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 14.919 ; 14.919 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 17.366 ; 17.366 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 14.848 ; 14.848 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 21.136 ; 21.136 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 19.254 ; 19.254 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 20.297 ; 20.297 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 17.886 ; 17.886 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 18.463 ; 18.463 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 16.856 ; 16.856 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 16.775 ; 16.775 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 17.552 ; 17.552 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 17.585 ; 17.585 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 17.654 ; 17.654 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 17.077 ; 17.077 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 18.580 ; 18.580 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 17.932 ; 17.932 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 20.328 ; 20.328 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 17.624 ; 17.624 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 21.136 ; 21.136 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 17.207 ; 17.207 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 17.191 ; 17.191 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 17.969 ; 17.969 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 18.547 ; 18.547 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 18.816 ; 18.816 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 19.150 ; 19.150 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 18.648 ; 18.648 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 18.317 ; 18.317 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 19.389 ; 19.389 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 19.274 ; 19.274 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 17.985 ; 17.985 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 17.041 ; 17.041 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 18.446 ; 18.446 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 17.452 ; 17.452 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 19.203 ; 19.203 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 19.320 ; 19.320 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 17.556 ; 17.556 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 33.362 ; 33.362 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 26.223 ; 26.223 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 25.554 ; 25.554 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 26.264 ; 26.264 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 25.265 ; 25.265 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 25.612 ; 25.612 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 25.811 ; 25.811 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 25.902 ; 25.902 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 27.360 ; 27.360 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 25.585 ; 25.585 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 27.497 ; 27.497 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 27.633 ; 27.633 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 27.031 ; 27.031 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 28.182 ; 28.182 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 27.444 ; 27.444 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 28.205 ; 28.205 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 28.004 ; 28.004 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 26.760 ; 26.760 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 26.530 ; 26.530 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 28.680 ; 28.680 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 30.140 ; 30.140 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 30.213 ; 30.213 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 28.607 ; 28.607 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 30.508 ; 30.508 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 29.219 ; 29.219 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 31.675 ; 31.675 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 31.173 ; 31.173 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 31.502 ; 31.502 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 32.781 ; 32.781 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 31.235 ; 31.235 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 33.142 ; 33.142 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 33.362 ; 33.362 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 29.094 ; 29.094 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 13.171 ; 13.171 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 9.642  ; 9.642  ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 12.150 ; 12.150 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 12.539 ; 12.539 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 10.890 ; 10.890 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 11.996 ; 11.996 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 10.174 ; 10.174 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 10.594 ; 10.594 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 11.922 ; 11.922 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 10.159 ; 10.159 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 10.911 ; 10.911 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 11.491 ; 11.491 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 13.171 ; 13.171 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 9.347  ; 9.347  ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 10.472 ; 10.472 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 9.249  ; 9.249  ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 10.736 ; 10.736 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 10.028 ; 10.028 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 11.966 ; 11.966 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 11.641 ; 11.641 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 12.908 ; 12.908 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 11.643 ; 11.643 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 11.311 ; 11.311 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 12.486 ; 12.486 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 10.521 ; 10.521 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 10.009 ; 10.009 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 11.132 ; 11.132 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 10.888 ; 10.888 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 10.619 ; 10.619 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 10.227 ; 10.227 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 11.281 ; 11.281 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 11.980 ; 11.980 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 19.588 ; 19.588 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 10.526 ; 10.526 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 13.213 ; 13.213 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 17.998 ; 17.998 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 15.502 ; 15.502 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 14.376 ; 14.376 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 15.065 ; 15.065 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 15.640 ; 15.640 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 16.182 ; 16.182 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 15.848 ; 15.848 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 17.579 ; 17.579 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 16.046 ; 16.046 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 17.305 ; 17.305 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 16.592 ; 16.592 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 17.717 ; 17.717 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 17.104 ; 17.104 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 17.101 ; 17.101 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 16.164 ; 16.164 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 17.298 ; 17.298 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 17.504 ; 17.504 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 18.045 ; 18.045 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 18.425 ; 18.425 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 18.683 ; 18.683 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 16.321 ; 16.321 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 18.505 ; 18.505 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 17.967 ; 17.967 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 17.605 ; 17.605 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 19.219 ; 19.219 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 19.588 ; 19.588 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 19.040 ; 19.040 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 18.999 ; 18.999 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 18.661 ; 18.661 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 12.408 ; 12.408 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 24.184 ; 24.184 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 15.136 ; 15.136 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 15.136 ; 15.136 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 14.000 ; 14.000 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 19.576 ; 19.576 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 19.576 ; 19.576 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 13.554 ; 13.554 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 16.692 ; 16.692 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 17.365 ; 17.365 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 15.069 ; 15.069 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 17.314 ; 17.314 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 17.074 ; 17.074 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 17.074 ; 17.074 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 16.150 ; 16.150 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 28.475 ; 28.475 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 26.527 ; 26.527 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 27.065 ; 27.065 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 26.266 ; 26.266 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 26.867 ; 26.867 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 26.864 ; 26.864 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 26.171 ; 26.171 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 26.847 ; 26.847 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 26.847 ; 26.847 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 27.755 ; 27.755 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 27.755 ; 27.755 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 27.795 ; 27.795 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 28.399 ; 28.399 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 27.032 ; 27.032 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 25.436 ; 25.436 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 27.247 ; 27.247 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 25.641 ; 25.641 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 25.906 ; 25.906 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 25.750 ; 25.750 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 25.198 ; 25.198 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 26.299 ; 26.299 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 25.539 ; 25.539 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 26.109 ; 26.109 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 26.759 ; 26.759 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 27.323 ; 27.323 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 26.211 ; 26.211 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 28.475 ; 28.475 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 25.195 ; 25.195 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 25.662 ; 25.662 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 27.530 ; 27.530 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 27.159 ; 27.159 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 25.205 ; 25.205 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 18.782 ; 18.782 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 19.016 ; 19.016 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 18.772 ; 18.772 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 29.430 ; 29.430 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 26.225 ; 26.225 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 26.205 ; 26.205 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 25.219 ; 25.219 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 27.698 ; 27.698 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 28.542 ; 28.542 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 28.791 ; 28.791 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 28.071 ; 28.071 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 27.804 ; 27.804 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 29.430 ; 29.430 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 28.709 ; 28.709 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 29.215 ; 29.215 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 28.535 ; 28.535 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 27.317 ; 27.317 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 28.483 ; 28.483 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 26.679 ; 26.679 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 27.278 ; 27.278 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 28.099 ; 28.099 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 28.066 ; 28.066 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 26.499 ; 26.499 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 27.274 ; 27.274 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 26.379 ; 26.379 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 27.987 ; 27.987 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 26.861 ; 26.861 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 28.636 ; 28.636 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 27.803 ; 27.803 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 27.875 ; 27.875 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 26.908 ; 26.908 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 28.311 ; 28.311 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 27.848 ; 27.848 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 27.428 ; 27.428 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 27.273 ; 27.273 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 28.306 ; 28.306 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 25.339 ; 25.339 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 17.324 ; 17.324 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 19.401 ; 19.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 15.141 ; 15.141 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 15.191 ; 15.191 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 18.013 ; 18.013 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 15.954 ; 15.954 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 14.598 ; 14.598 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 15.992 ; 15.992 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 16.858 ; 16.858 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 14.567 ; 14.567 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 15.407 ; 15.407 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 15.044 ; 15.044 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 17.159 ; 17.159 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 15.895 ; 15.895 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 15.076 ; 15.076 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 15.907 ; 15.907 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 14.985 ; 14.985 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 18.510 ; 18.510 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 16.965 ; 16.965 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 17.018 ; 17.018 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 17.795 ; 17.795 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 17.511 ; 17.511 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 16.965 ; 16.965 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 17.026 ; 17.026 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 18.104 ; 18.104 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 16.424 ; 16.424 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 16.343 ; 16.343 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 18.741 ; 18.741 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 18.386 ; 18.386 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 17.498 ; 17.498 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 19.401 ; 19.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 17.780 ; 17.780 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 16.623 ; 16.623 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 18.810 ; 18.810 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 18.521 ; 18.521 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 20.487 ; 20.487 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 12.650 ; 12.650 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 11.395 ; 11.395 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 10.858 ; 10.858 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 10.096 ; 10.096 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 10.630 ; 10.630 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 10.415 ; 10.415 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 10.938 ; 10.938 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 10.266 ; 10.266 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 10.256 ; 10.256 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 10.683 ; 10.683 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 10.673 ; 10.673 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 11.659 ; 11.659 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 11.842 ; 11.842 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 11.485 ; 11.485 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 11.732 ; 11.732 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 11.990 ; 11.990 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 12.221 ; 12.221 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 11.947 ; 11.947 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 12.643 ; 12.643 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 11.277 ; 11.277 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 11.247 ; 11.247 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 12.633 ; 12.633 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 12.223 ; 12.223 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 12.176 ; 12.176 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 12.208 ; 12.208 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 11.227 ; 11.227 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 12.650 ; 12.650 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 12.557 ; 12.557 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 20.275 ; 20.275 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 18.632 ; 18.632 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 19.631 ; 19.631 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 18.239 ; 18.239 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 18.429 ; 18.429 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 19.080 ; 19.080 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 19.012 ; 19.012 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 19.292 ; 19.292 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 18.411 ; 18.411 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 19.890 ; 19.890 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 20.275 ; 20.275 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 18.485 ; 18.485 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 19.450 ; 19.450 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 18.560 ; 18.560 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 18.570 ; 18.570 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 19.076 ; 19.076 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 18.366 ; 18.366 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 19.097 ; 19.097 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 18.477 ; 18.477 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 17.480 ; 17.480 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 18.379 ; 18.379 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 18.136 ; 18.136 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 19.805 ; 19.805 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 17.845 ; 17.845 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 19.032 ; 19.032 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 19.162 ; 19.162 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 16.913 ; 16.913 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 18.742 ; 18.742 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 17.485 ; 17.485 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 16.274 ; 16.274 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 17.127 ; 17.127 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 16.735 ; 16.735 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 18.338 ; 18.338 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 14.779 ; 14.779 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 13.511 ; 13.511 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 12.947 ; 12.947 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 11.564 ; 11.564 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 12.941 ; 12.941 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 14.779 ; 14.779 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 37.099 ; 37.099 ; Rise       ; clock1          ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  ALUOp_ID[0]                    ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
;  ALUOp_ID[1]                    ; clock1     ; 5.576 ; 5.576 ; Rise       ; clock1          ;
; ALUSrc_ID                       ; clock1     ; 5.138 ; 5.138 ; Rise       ; clock1          ;
; ALU_Control_EX[*]               ; clock1     ; 5.006 ; 5.006 ; Rise       ; clock1          ;
;  ALU_Control_EX[0]              ; clock1     ; 5.109 ; 5.109 ; Rise       ; clock1          ;
;  ALU_Control_EX[1]              ; clock1     ; 5.035 ; 5.035 ; Rise       ; clock1          ;
;  ALU_Control_EX[2]              ; clock1     ; 5.759 ; 5.759 ; Rise       ; clock1          ;
;  ALU_Control_EX[3]              ; clock1     ; 5.006 ; 5.006 ; Rise       ; clock1          ;
; ALU_Data_2_EX[*]                ; clock1     ; 4.361 ; 4.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[0]               ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[1]               ; clock1     ; 5.521 ; 5.521 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[2]               ; clock1     ; 4.533 ; 4.533 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[3]               ; clock1     ; 5.125 ; 5.125 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[4]               ; clock1     ; 4.361 ; 4.361 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[5]               ; clock1     ; 4.602 ; 4.602 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[6]               ; clock1     ; 4.584 ; 4.584 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[7]               ; clock1     ; 4.619 ; 4.619 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[8]               ; clock1     ; 4.810 ; 4.810 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[9]               ; clock1     ; 4.501 ; 4.501 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[10]              ; clock1     ; 5.074 ; 5.074 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[11]              ; clock1     ; 4.755 ; 4.755 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[12]              ; clock1     ; 5.161 ; 5.161 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[13]              ; clock1     ; 4.693 ; 4.693 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[14]              ; clock1     ; 5.711 ; 5.711 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[15]              ; clock1     ; 4.489 ; 4.489 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[16]              ; clock1     ; 4.518 ; 4.518 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[17]              ; clock1     ; 5.269 ; 5.269 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[18]              ; clock1     ; 4.998 ; 4.998 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[19]              ; clock1     ; 5.073 ; 5.073 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[20]              ; clock1     ; 5.616 ; 5.616 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[21]              ; clock1     ; 5.064 ; 5.064 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[22]              ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[23]              ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[24]              ; clock1     ; 5.170 ; 5.170 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[25]              ; clock1     ; 5.110 ; 5.110 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[26]              ; clock1     ; 4.792 ; 4.792 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[27]              ; clock1     ; 4.965 ; 4.965 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[28]              ; clock1     ; 4.967 ; 4.967 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[29]              ; clock1     ; 5.311 ; 5.311 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[30]              ; clock1     ; 5.184 ; 5.184 ; Rise       ; clock1          ;
;  ALU_Data_2_EX[31]              ; clock1     ; 4.750 ; 4.750 ; Rise       ; clock1          ;
; ALU_Result_EX[*]                ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[0]               ; clock1     ; 5.487 ; 5.487 ; Rise       ; clock1          ;
;  ALU_Result_EX[1]               ; clock1     ; 5.383 ; 5.383 ; Rise       ; clock1          ;
;  ALU_Result_EX[2]               ; clock1     ; 5.520 ; 5.520 ; Rise       ; clock1          ;
;  ALU_Result_EX[3]               ; clock1     ; 5.479 ; 5.479 ; Rise       ; clock1          ;
;  ALU_Result_EX[4]               ; clock1     ; 5.359 ; 5.359 ; Rise       ; clock1          ;
;  ALU_Result_EX[5]               ; clock1     ; 5.305 ; 5.305 ; Rise       ; clock1          ;
;  ALU_Result_EX[6]               ; clock1     ; 5.501 ; 5.501 ; Rise       ; clock1          ;
;  ALU_Result_EX[7]               ; clock1     ; 5.671 ; 5.671 ; Rise       ; clock1          ;
;  ALU_Result_EX[8]               ; clock1     ; 5.484 ; 5.484 ; Rise       ; clock1          ;
;  ALU_Result_EX[9]               ; clock1     ; 5.829 ; 5.829 ; Rise       ; clock1          ;
;  ALU_Result_EX[10]              ; clock1     ; 5.752 ; 5.752 ; Rise       ; clock1          ;
;  ALU_Result_EX[11]              ; clock1     ; 5.573 ; 5.573 ; Rise       ; clock1          ;
;  ALU_Result_EX[12]              ; clock1     ; 5.947 ; 5.947 ; Rise       ; clock1          ;
;  ALU_Result_EX[13]              ; clock1     ; 5.676 ; 5.676 ; Rise       ; clock1          ;
;  ALU_Result_EX[14]              ; clock1     ; 6.067 ; 6.067 ; Rise       ; clock1          ;
;  ALU_Result_EX[15]              ; clock1     ; 5.731 ; 5.731 ; Rise       ; clock1          ;
;  ALU_Result_EX[16]              ; clock1     ; 5.511 ; 5.511 ; Rise       ; clock1          ;
;  ALU_Result_EX[17]              ; clock1     ; 5.773 ; 5.773 ; Rise       ; clock1          ;
;  ALU_Result_EX[18]              ; clock1     ; 5.673 ; 5.673 ; Rise       ; clock1          ;
;  ALU_Result_EX[19]              ; clock1     ; 6.072 ; 6.072 ; Rise       ; clock1          ;
;  ALU_Result_EX[20]              ; clock1     ; 5.526 ; 5.526 ; Rise       ; clock1          ;
;  ALU_Result_EX[21]              ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[22]              ; clock1     ; 5.953 ; 5.953 ; Rise       ; clock1          ;
;  ALU_Result_EX[23]              ; clock1     ; 5.513 ; 5.513 ; Rise       ; clock1          ;
;  ALU_Result_EX[24]              ; clock1     ; 6.143 ; 6.143 ; Rise       ; clock1          ;
;  ALU_Result_EX[25]              ; clock1     ; 5.611 ; 5.611 ; Rise       ; clock1          ;
;  ALU_Result_EX[26]              ; clock1     ; 6.186 ; 6.186 ; Rise       ; clock1          ;
;  ALU_Result_EX[27]              ; clock1     ; 6.353 ; 6.353 ; Rise       ; clock1          ;
;  ALU_Result_EX[28]              ; clock1     ; 5.923 ; 5.923 ; Rise       ; clock1          ;
;  ALU_Result_EX[29]              ; clock1     ; 6.557 ; 6.557 ; Rise       ; clock1          ;
;  ALU_Result_EX[30]              ; clock1     ; 6.224 ; 6.224 ; Rise       ; clock1          ;
;  ALU_Result_EX[31]              ; clock1     ; 5.339 ; 5.339 ; Rise       ; clock1          ;
; ALU_Result_WB[*]                ; clock1     ; 4.080 ; 4.080 ; Rise       ; clock1          ;
;  ALU_Result_WB[0]               ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  ALU_Result_WB[1]               ; clock1     ; 5.070 ; 5.070 ; Rise       ; clock1          ;
;  ALU_Result_WB[2]               ; clock1     ; 4.945 ; 4.945 ; Rise       ; clock1          ;
;  ALU_Result_WB[3]               ; clock1     ; 4.470 ; 4.470 ; Rise       ; clock1          ;
;  ALU_Result_WB[4]               ; clock1     ; 4.926 ; 4.926 ; Rise       ; clock1          ;
;  ALU_Result_WB[5]               ; clock1     ; 4.462 ; 4.462 ; Rise       ; clock1          ;
;  ALU_Result_WB[6]               ; clock1     ; 4.531 ; 4.531 ; Rise       ; clock1          ;
;  ALU_Result_WB[7]               ; clock1     ; 4.330 ; 4.330 ; Rise       ; clock1          ;
;  ALU_Result_WB[8]               ; clock1     ; 5.027 ; 5.027 ; Rise       ; clock1          ;
;  ALU_Result_WB[9]               ; clock1     ; 4.336 ; 4.336 ; Rise       ; clock1          ;
;  ALU_Result_WB[10]              ; clock1     ; 4.587 ; 4.587 ; Rise       ; clock1          ;
;  ALU_Result_WB[11]              ; clock1     ; 4.783 ; 4.783 ; Rise       ; clock1          ;
;  ALU_Result_WB[12]              ; clock1     ; 5.349 ; 5.349 ; Rise       ; clock1          ;
;  ALU_Result_WB[13]              ; clock1     ; 4.080 ; 4.080 ; Rise       ; clock1          ;
;  ALU_Result_WB[14]              ; clock1     ; 4.533 ; 4.533 ; Rise       ; clock1          ;
;  ALU_Result_WB[15]              ; clock1     ; 4.188 ; 4.188 ; Rise       ; clock1          ;
;  ALU_Result_WB[16]              ; clock1     ; 4.537 ; 4.537 ; Rise       ; clock1          ;
;  ALU_Result_WB[17]              ; clock1     ; 4.284 ; 4.284 ; Rise       ; clock1          ;
;  ALU_Result_WB[18]              ; clock1     ; 4.706 ; 4.706 ; Rise       ; clock1          ;
;  ALU_Result_WB[19]              ; clock1     ; 4.618 ; 4.618 ; Rise       ; clock1          ;
;  ALU_Result_WB[20]              ; clock1     ; 5.164 ; 5.164 ; Rise       ; clock1          ;
;  ALU_Result_WB[21]              ; clock1     ; 4.617 ; 4.617 ; Rise       ; clock1          ;
;  ALU_Result_WB[22]              ; clock1     ; 4.793 ; 4.793 ; Rise       ; clock1          ;
;  ALU_Result_WB[23]              ; clock1     ; 4.896 ; 4.896 ; Rise       ; clock1          ;
;  ALU_Result_WB[24]              ; clock1     ; 4.558 ; 4.558 ; Rise       ; clock1          ;
;  ALU_Result_WB[25]              ; clock1     ; 4.257 ; 4.257 ; Rise       ; clock1          ;
;  ALU_Result_WB[26]              ; clock1     ; 4.829 ; 4.829 ; Rise       ; clock1          ;
;  ALU_Result_WB[27]              ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  ALU_Result_WB[28]              ; clock1     ; 4.479 ; 4.479 ; Rise       ; clock1          ;
;  ALU_Result_WB[29]              ; clock1     ; 4.396 ; 4.396 ; Rise       ; clock1          ;
;  ALU_Result_WB[30]              ; clock1     ; 4.861 ; 4.861 ; Rise       ; clock1          ;
;  ALU_Result_WB[31]              ; clock1     ; 4.930 ; 4.930 ; Rise       ; clock1          ;
; Branch_Dest_EX[*]               ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[0]              ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[1]              ; clock1     ; 4.538 ; 4.538 ; Rise       ; clock1          ;
;  Branch_Dest_EX[2]              ; clock1     ; 4.650 ; 4.650 ; Rise       ; clock1          ;
;  Branch_Dest_EX[3]              ; clock1     ; 6.095 ; 6.095 ; Rise       ; clock1          ;
;  Branch_Dest_EX[4]              ; clock1     ; 5.187 ; 5.187 ; Rise       ; clock1          ;
;  Branch_Dest_EX[5]              ; clock1     ; 4.740 ; 4.740 ; Rise       ; clock1          ;
;  Branch_Dest_EX[6]              ; clock1     ; 4.791 ; 4.791 ; Rise       ; clock1          ;
;  Branch_Dest_EX[7]              ; clock1     ; 4.824 ; 4.824 ; Rise       ; clock1          ;
;  Branch_Dest_EX[8]              ; clock1     ; 5.042 ; 5.042 ; Rise       ; clock1          ;
;  Branch_Dest_EX[9]              ; clock1     ; 4.954 ; 4.954 ; Rise       ; clock1          ;
;  Branch_Dest_EX[10]             ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
;  Branch_Dest_EX[11]             ; clock1     ; 4.977 ; 4.977 ; Rise       ; clock1          ;
;  Branch_Dest_EX[12]             ; clock1     ; 5.092 ; 5.092 ; Rise       ; clock1          ;
;  Branch_Dest_EX[13]             ; clock1     ; 4.962 ; 4.962 ; Rise       ; clock1          ;
;  Branch_Dest_EX[14]             ; clock1     ; 5.351 ; 5.351 ; Rise       ; clock1          ;
;  Branch_Dest_EX[15]             ; clock1     ; 5.089 ; 5.089 ; Rise       ; clock1          ;
;  Branch_Dest_EX[16]             ; clock1     ; 5.053 ; 5.053 ; Rise       ; clock1          ;
;  Branch_Dest_EX[17]             ; clock1     ; 4.826 ; 4.826 ; Rise       ; clock1          ;
;  Branch_Dest_EX[18]             ; clock1     ; 5.043 ; 5.043 ; Rise       ; clock1          ;
;  Branch_Dest_EX[19]             ; clock1     ; 4.929 ; 4.929 ; Rise       ; clock1          ;
;  Branch_Dest_EX[20]             ; clock1     ; 5.165 ; 5.165 ; Rise       ; clock1          ;
;  Branch_Dest_EX[21]             ; clock1     ; 5.283 ; 5.283 ; Rise       ; clock1          ;
;  Branch_Dest_EX[22]             ; clock1     ; 5.351 ; 5.351 ; Rise       ; clock1          ;
;  Branch_Dest_EX[23]             ; clock1     ; 4.700 ; 4.700 ; Rise       ; clock1          ;
;  Branch_Dest_EX[24]             ; clock1     ; 5.414 ; 5.414 ; Rise       ; clock1          ;
;  Branch_Dest_EX[25]             ; clock1     ; 5.326 ; 5.326 ; Rise       ; clock1          ;
;  Branch_Dest_EX[26]             ; clock1     ; 5.007 ; 5.007 ; Rise       ; clock1          ;
;  Branch_Dest_EX[27]             ; clock1     ; 5.372 ; 5.372 ; Rise       ; clock1          ;
;  Branch_Dest_EX[28]             ; clock1     ; 5.559 ; 5.559 ; Rise       ; clock1          ;
;  Branch_Dest_EX[29]             ; clock1     ; 5.440 ; 5.440 ; Rise       ; clock1          ;
;  Branch_Dest_EX[30]             ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Branch_Dest_EX[31]             ; clock1     ; 5.282 ; 5.282 ; Rise       ; clock1          ;
; Branch_ID                       ; clock1     ; 5.045 ; 5.045 ; Rise       ; clock1          ;
; Comparetor_ID                   ; clock1     ; 5.799 ; 5.799 ; Rise       ; clock1          ;
; ForwardA_EX[*]                  ; clock1     ; 4.662 ; 4.662 ; Rise       ; clock1          ;
;  ForwardA_EX[0]                 ; clock1     ; 5.269 ; 5.269 ; Rise       ; clock1          ;
;  ForwardA_EX[1]                 ; clock1     ; 4.662 ; 4.662 ; Rise       ; clock1          ;
; ForwardB_EX[*]                  ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
;  ForwardB_EX[0]                 ; clock1     ; 6.165 ; 6.165 ; Rise       ; clock1          ;
;  ForwardB_EX[1]                 ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
; ForwardC                        ; clock1     ; 4.979 ; 4.979 ; Rise       ; clock1          ;
; ForwardD                        ; clock1     ; 5.491 ; 5.491 ; Rise       ; clock1          ;
; Forward_Mem_to_Mem              ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
; ID_Control_NOP                  ; clock1     ; 5.423 ; 5.423 ; Rise       ; clock1          ;
; ID_Register_Write_to_Read[*]    ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[0]   ; clock1     ; 5.633 ; 5.633 ; Rise       ; clock1          ;
;  ID_Register_Write_to_Read[1]   ; clock1     ; 5.137 ; 5.137 ; Rise       ; clock1          ;
; Instruction_IF[*]               ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[0]              ; clock1     ; 5.277 ; 5.277 ; Rise       ; clock1          ;
;  Instruction_IF[1]              ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Instruction_IF[2]              ; clock1     ; 5.517 ; 5.517 ; Rise       ; clock1          ;
;  Instruction_IF[3]              ; clock1     ; 4.838 ; 4.838 ; Rise       ; clock1          ;
;  Instruction_IF[4]              ; clock1     ; 5.960 ; 5.960 ; Rise       ; clock1          ;
;  Instruction_IF[5]              ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  Instruction_IF[6]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[7]              ; clock1     ; 4.818 ; 4.818 ; Rise       ; clock1          ;
;  Instruction_IF[8]              ; clock1     ; 5.994 ; 5.994 ; Rise       ; clock1          ;
;  Instruction_IF[9]              ; clock1     ; 5.994 ; 5.994 ; Rise       ; clock1          ;
;  Instruction_IF[10]             ; clock1     ; 6.034 ; 6.034 ; Rise       ; clock1          ;
;  Instruction_IF[11]             ; clock1     ; 6.075 ; 6.075 ; Rise       ; clock1          ;
;  Instruction_IF[12]             ; clock1     ; 5.852 ; 5.852 ; Rise       ; clock1          ;
;  Instruction_IF[13]             ; clock1     ; 5.432 ; 5.432 ; Rise       ; clock1          ;
;  Instruction_IF[14]             ; clock1     ; 5.843 ; 5.843 ; Rise       ; clock1          ;
;  Instruction_IF[15]             ; clock1     ; 5.236 ; 5.236 ; Rise       ; clock1          ;
;  Instruction_IF[16]             ; clock1     ; 5.358 ; 5.358 ; Rise       ; clock1          ;
;  Instruction_IF[17]             ; clock1     ; 5.554 ; 5.554 ; Rise       ; clock1          ;
;  Instruction_IF[18]             ; clock1     ; 5.284 ; 5.284 ; Rise       ; clock1          ;
;  Instruction_IF[19]             ; clock1     ; 5.094 ; 5.094 ; Rise       ; clock1          ;
;  Instruction_IF[20]             ; clock1     ; 5.412 ; 5.412 ; Rise       ; clock1          ;
;  Instruction_IF[21]             ; clock1     ; 5.106 ; 5.106 ; Rise       ; clock1          ;
;  Instruction_IF[22]             ; clock1     ; 6.020 ; 6.020 ; Rise       ; clock1          ;
;  Instruction_IF[23]             ; clock1     ; 5.530 ; 5.530 ; Rise       ; clock1          ;
;  Instruction_IF[24]             ; clock1     ; 5.420 ; 5.420 ; Rise       ; clock1          ;
;  Instruction_IF[25]             ; clock1     ; 5.656 ; 5.656 ; Rise       ; clock1          ;
;  Instruction_IF[26]             ; clock1     ; 5.547 ; 5.547 ; Rise       ; clock1          ;
;  Instruction_IF[27]             ; clock1     ; 5.296 ; 5.296 ; Rise       ; clock1          ;
;  Instruction_IF[28]             ; clock1     ; 6.021 ; 6.021 ; Rise       ; clock1          ;
;  Instruction_IF[29]             ; clock1     ; 5.831 ; 5.831 ; Rise       ; clock1          ;
;  Instruction_IF[31]             ; clock1     ; 5.557 ; 5.557 ; Rise       ; clock1          ;
; MemRead_ID                      ; clock1     ; 5.277 ; 5.277 ; Rise       ; clock1          ;
; MemWrite_ID                     ; clock1     ; 5.288 ; 5.288 ; Rise       ; clock1          ;
; MemtoReg_ID                     ; clock1     ; 5.267 ; 5.267 ; Rise       ; clock1          ;
; Next_PC_IF[*]                   ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  Next_PC_IF[0]                  ; clock1     ; 4.735 ; 4.735 ; Rise       ; clock1          ;
;  Next_PC_IF[1]                  ; clock1     ; 4.715 ; 4.715 ; Rise       ; clock1          ;
;  Next_PC_IF[2]                  ; clock1     ; 4.553 ; 4.553 ; Rise       ; clock1          ;
;  Next_PC_IF[3]                  ; clock1     ; 5.806 ; 5.806 ; Rise       ; clock1          ;
;  Next_PC_IF[4]                  ; clock1     ; 5.857 ; 5.857 ; Rise       ; clock1          ;
;  Next_PC_IF[5]                  ; clock1     ; 5.767 ; 5.767 ; Rise       ; clock1          ;
;  Next_PC_IF[6]                  ; clock1     ; 5.669 ; 5.669 ; Rise       ; clock1          ;
;  Next_PC_IF[7]                  ; clock1     ; 5.075 ; 5.075 ; Rise       ; clock1          ;
;  Next_PC_IF[8]                  ; clock1     ; 6.239 ; 6.239 ; Rise       ; clock1          ;
;  Next_PC_IF[9]                  ; clock1     ; 5.639 ; 5.639 ; Rise       ; clock1          ;
;  Next_PC_IF[10]                 ; clock1     ; 5.901 ; 5.901 ; Rise       ; clock1          ;
;  Next_PC_IF[11]                 ; clock1     ; 5.525 ; 5.525 ; Rise       ; clock1          ;
;  Next_PC_IF[12]                 ; clock1     ; 5.382 ; 5.382 ; Rise       ; clock1          ;
;  Next_PC_IF[13]                 ; clock1     ; 5.528 ; 5.528 ; Rise       ; clock1          ;
;  Next_PC_IF[14]                 ; clock1     ; 5.172 ; 5.172 ; Rise       ; clock1          ;
;  Next_PC_IF[15]                 ; clock1     ; 5.332 ; 5.332 ; Rise       ; clock1          ;
;  Next_PC_IF[16]                 ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Next_PC_IF[17]                 ; clock1     ; 5.783 ; 5.783 ; Rise       ; clock1          ;
;  Next_PC_IF[18]                 ; clock1     ; 5.280 ; 5.280 ; Rise       ; clock1          ;
;  Next_PC_IF[19]                 ; clock1     ; 5.355 ; 5.355 ; Rise       ; clock1          ;
;  Next_PC_IF[20]                 ; clock1     ; 5.322 ; 5.322 ; Rise       ; clock1          ;
;  Next_PC_IF[21]                 ; clock1     ; 5.376 ; 5.376 ; Rise       ; clock1          ;
;  Next_PC_IF[22]                 ; clock1     ; 5.364 ; 5.364 ; Rise       ; clock1          ;
;  Next_PC_IF[23]                 ; clock1     ; 5.768 ; 5.768 ; Rise       ; clock1          ;
;  Next_PC_IF[24]                 ; clock1     ; 5.566 ; 5.566 ; Rise       ; clock1          ;
;  Next_PC_IF[25]                 ; clock1     ; 5.640 ; 5.640 ; Rise       ; clock1          ;
;  Next_PC_IF[26]                 ; clock1     ; 5.243 ; 5.243 ; Rise       ; clock1          ;
;  Next_PC_IF[27]                 ; clock1     ; 5.654 ; 5.654 ; Rise       ; clock1          ;
;  Next_PC_IF[28]                 ; clock1     ; 5.425 ; 5.425 ; Rise       ; clock1          ;
;  Next_PC_IF[29]                 ; clock1     ; 5.004 ; 5.004 ; Rise       ; clock1          ;
;  Next_PC_IF[30]                 ; clock1     ; 5.284 ; 5.284 ; Rise       ; clock1          ;
;  Next_PC_IF[31]                 ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
; PCSrc_MEM                       ; clock1     ; 5.841 ; 5.841 ; Rise       ; clock1          ;
; PC_Enable                       ; clock1     ; 5.433 ; 5.433 ; Rise       ; clock1          ;
; PC_Plus_4_IF[*]                 ; clock1     ; 4.578 ; 4.578 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[0]                ; clock1     ; 6.093 ; 6.093 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[1]                ; clock1     ; 6.143 ; 6.143 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[2]                ; clock1     ; 6.632 ; 6.632 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[3]                ; clock1     ; 5.822 ; 5.822 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[4]                ; clock1     ; 5.016 ; 5.016 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[5]                ; clock1     ; 5.377 ; 5.377 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[6]                ; clock1     ; 5.655 ; 5.655 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[7]                ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[8]                ; clock1     ; 5.054 ; 5.054 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[9]                ; clock1     ; 4.927 ; 4.927 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[10]               ; clock1     ; 5.502 ; 5.502 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[11]               ; clock1     ; 5.072 ; 5.072 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[12]               ; clock1     ; 4.784 ; 4.784 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[13]               ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[14]               ; clock1     ; 4.578 ; 4.578 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[15]               ; clock1     ; 5.914 ; 5.914 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[16]               ; clock1     ; 5.385 ; 5.385 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[17]               ; clock1     ; 5.295 ; 5.295 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[18]               ; clock1     ; 5.348 ; 5.348 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[19]               ; clock1     ; 5.336 ; 5.336 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[20]               ; clock1     ; 5.210 ; 5.210 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[21]               ; clock1     ; 5.188 ; 5.188 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[22]               ; clock1     ; 5.534 ; 5.534 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[23]               ; clock1     ; 5.007 ; 5.007 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[24]               ; clock1     ; 4.775 ; 4.775 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[25]               ; clock1     ; 5.401 ; 5.401 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[26]               ; clock1     ; 5.316 ; 5.316 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[27]               ; clock1     ; 5.008 ; 5.008 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[28]               ; clock1     ; 5.658 ; 5.658 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[29]               ; clock1     ; 5.197 ; 5.197 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[30]               ; clock1     ; 4.666 ; 4.666 ; Rise       ; clock1          ;
;  PC_Plus_4_IF[31]               ; clock1     ; 5.481 ; 5.481 ; Rise       ; clock1          ;
; RegDst_ID                       ; clock1     ; 5.556 ; 5.556 ; Rise       ; clock1          ;
; RegWrite_ID                     ; clock1     ; 5.172 ; 5.172 ; Rise       ; clock1          ;
; Sign_Extend_Instruction_ID[*]   ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[0]  ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[1]  ; clock1     ; 4.615 ; 4.615 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[2]  ; clock1     ; 4.384 ; 4.384 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[3]  ; clock1     ; 4.628 ; 4.628 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[4]  ; clock1     ; 4.484 ; 4.484 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[5]  ; clock1     ; 4.506 ; 4.506 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[6]  ; clock1     ; 4.525 ; 4.525 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[7]  ; clock1     ; 4.515 ; 4.515 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[8]  ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[9]  ; clock1     ; 4.514 ; 4.514 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[10] ; clock1     ; 4.504 ; 4.504 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[11] ; clock1     ; 4.890 ; 4.890 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[12] ; clock1     ; 4.894 ; 4.894 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[13] ; clock1     ; 4.787 ; 4.787 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[14] ; clock1     ; 4.679 ; 4.679 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[15] ; clock1     ; 5.003 ; 5.003 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[16] ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[17] ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[18] ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[19] ; clock1     ; 5.059 ; 5.059 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[20] ; clock1     ; 4.961 ; 4.961 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[21] ; clock1     ; 4.961 ; 4.961 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[22] ; clock1     ; 5.196 ; 5.196 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[23] ; clock1     ; 4.804 ; 4.804 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[24] ; clock1     ; 4.774 ; 4.774 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[25] ; clock1     ; 5.186 ; 5.186 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[26] ; clock1     ; 5.067 ; 5.067 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[27] ; clock1     ; 5.014 ; 5.014 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[28] ; clock1     ; 5.055 ; 5.055 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[29] ; clock1     ; 4.754 ; 4.754 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[30] ; clock1     ; 5.238 ; 5.238 ; Rise       ; clock1          ;
;  Sign_Extend_Instruction_ID[31] ; clock1     ; 5.131 ; 5.131 ; Rise       ; clock1          ;
; Write_Data_MUX_MEM[*]           ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[0]          ; clock1     ; 4.812 ; 4.812 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[1]          ; clock1     ; 4.879 ; 4.879 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[2]          ; clock1     ; 4.694 ; 4.694 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[3]          ; clock1     ; 4.840 ; 4.840 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[4]          ; clock1     ; 5.002 ; 5.002 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[5]          ; clock1     ; 4.878 ; 4.878 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[6]          ; clock1     ; 4.802 ; 4.802 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[7]          ; clock1     ; 4.588 ; 4.588 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[8]          ; clock1     ; 4.866 ; 4.866 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[9]          ; clock1     ; 5.039 ; 5.039 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[10]         ; clock1     ; 4.946 ; 4.946 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[11]         ; clock1     ; 5.111 ; 5.111 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[12]         ; clock1     ; 4.606 ; 4.606 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[13]         ; clock1     ; 4.752 ; 4.752 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[14]         ; clock1     ; 4.739 ; 4.739 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[15]         ; clock1     ; 4.695 ; 4.695 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[16]         ; clock1     ; 4.789 ; 4.789 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[17]         ; clock1     ; 4.812 ; 4.812 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[18]         ; clock1     ; 4.522 ; 4.522 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[19]         ; clock1     ; 4.716 ; 4.716 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[20]         ; clock1     ; 4.646 ; 4.646 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[21]         ; clock1     ; 5.020 ; 5.020 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[22]         ; clock1     ; 4.723 ; 4.723 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[23]         ; clock1     ; 4.925 ; 4.925 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[24]         ; clock1     ; 4.850 ; 4.850 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[25]         ; clock1     ; 4.574 ; 4.574 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[26]         ; clock1     ; 4.864 ; 4.864 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[27]         ; clock1     ; 4.379 ; 4.379 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[28]         ; clock1     ; 4.249 ; 4.249 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[29]         ; clock1     ; 4.418 ; 4.418 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[30]         ; clock1     ; 4.372 ; 4.372 ; Rise       ; clock1          ;
;  Write_Data_MUX_MEM[31]         ; clock1     ; 4.566 ; 4.566 ; Rise       ; clock1          ;
; Write_Register_EX[*]            ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  Write_Register_EX[0]           ; clock1     ; 4.795 ; 4.795 ; Rise       ; clock1          ;
;  Write_Register_EX[1]           ; clock1     ; 4.392 ; 4.392 ; Rise       ; clock1          ;
;  Write_Register_EX[2]           ; clock1     ; 4.148 ; 4.148 ; Rise       ; clock1          ;
;  Write_Register_EX[3]           ; clock1     ; 4.714 ; 4.714 ; Rise       ; clock1          ;
;  Write_Register_EX[4]           ; clock1     ; 4.875 ; 4.875 ; Rise       ; clock1          ;
; Zero_EX                         ; clock1     ; 6.295 ; 6.295 ; Rise       ; clock1          ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 2826365  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock1     ; clock1   ; 2826365  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 351   ; 351   ;
; Unconstrained Output Port Paths ; 28716 ; 28716 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Fri Sep 12 02:27:55 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 58.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    58.347         0.000 clock1 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 clock1 
    Info (332119):    97.223         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 58.347
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 58.347 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.318      3.318  R        clock network delay
    Info (332115):      3.622      0.304     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115):      3.622      0.000 FF  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[11]|regout
    Info (332115):      4.775      1.153 FF    IC  EX_Forward_Unit|Equal6~0|dataa
    Info (332115):      5.426      0.651 FF  CELL  EX_Forward_Unit|Equal6~0|combout
    Info (332115):      5.818      0.392 FF    IC  EX_Forward_Unit|Equal6~2|dataa
    Info (332115):      6.432      0.614 FF  CELL  EX_Forward_Unit|Equal6~2|combout
    Info (332115):      6.807      0.375 FF    IC  EX_Forward_Unit|ForwardB_EX[1]~8|datab
    Info (332115):      7.431      0.624 FF  CELL  EX_Forward_Unit|ForwardB_EX[1]~8|combout
    Info (332115):      7.843      0.412 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~1|dataa
    Info (332115):      8.490      0.647 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~1|combout
    Info (332115):      9.667      1.177 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[4]~10|datab
    Info (332115):     10.291      0.624 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[4]~10|combout
    Info (332115):     10.654      0.363 FF    IC  EX_ALU_Mux|ALU_Data_2_EX[4]~11|datad
    Info (332115):     10.860      0.206 FF  CELL  EX_ALU_Mux|ALU_Data_2_EX[4]~11|combout
    Info (332115):     12.403      1.543 FF    IC  EX_ALU|Mult0|auto_generated|mac_mult5|dataa[4]
    Info (332115):     17.115      4.712 FF  CELL  EX_ALU|Mult0|auto_generated|mac_mult5|dataout[9]
    Info (332115):     17.115      0.000 FF    IC  EX_ALU|Mult0|auto_generated|mac_out6|dataa[9]
    Info (332115):     17.511      0.396 FF  CELL  EX_ALU|Mult0|auto_generated|mac_out6|dataout[9]
    Info (332115):     19.337      1.826 FF    IC  EX_ALU|Mult0|auto_generated|op_2~10|datab
    Info (332115):     20.043      0.706 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~10|cout
    Info (332115):     20.043      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~12|cin
    Info (332115):     20.129      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~12|cout
    Info (332115):     20.129      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~14|cin
    Info (332115):     20.215      0.086 FR  CELL  EX_ALU|Mult0|auto_generated|op_2~14|cout
    Info (332115):     20.215      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_2~16|cin
    Info (332115):     20.301      0.086 RF  CELL  EX_ALU|Mult0|auto_generated|op_2~16|cout
    Info (332115):     20.301      0.000 FF    IC  EX_ALU|Mult0|auto_generated|op_2~18|cin
    Info (332115):     20.807      0.506 FF  CELL  EX_ALU|Mult0|auto_generated|op_2~18|combout
    Info (332115):     21.837      1.030 FF    IC  EX_ALU|Mult0|auto_generated|op_1~18|datab
    Info (332115):     22.433      0.596 FR  CELL  EX_ALU|Mult0|auto_generated|op_1~18|cout
    Info (332115):     22.433      0.000 RR    IC  EX_ALU|Mult0|auto_generated|op_1~20|cin
    Info (332115):     22.939      0.506 RR  CELL  EX_ALU|Mult0|auto_generated|op_1~20|combout
    Info (332115):     24.002      1.063 RR    IC  EX_ALU|Mux3~2|datad
    Info (332115):     24.208      0.206 RR  CELL  EX_ALU|Mux3~2|combout
    Info (332115):     24.585      0.377 RR    IC  EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]|sdata
    Info (332115):     25.045      0.460 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.352      3.352  R        clock network delay
    Info (332115):     83.392      0.040     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.045
    Info (332115): Data Required Time :    83.392
    Info (332115): Slack              :    58.347 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.351      3.351  R        clock network delay
    Info (332115):      3.655      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.655      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.655      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      4.048      0.393 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      4.048      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.156      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.351      3.351  R        clock network delay
    Info (332115):      3.657      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.156
    Info (332115): Data Required Time :     3.657
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.581      1.346 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.416      0.835 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.581      1.346 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.416      0.835 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.223
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.223 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.777
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.223
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 73.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    73.800         0.000 clock1 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 clock1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 clock1 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 73.800
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 73.800 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.883      0.117     uTco  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_boi1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      3.706      1.823 FF  CELL  ID_Registers|Register_File_rtl_1|auto_generated|ram_block1a0|portbdataout[26]
    Info (332115):      4.018      0.312 FF    IC  ID_Registers|Read_Data_2_ID[26]~54|datad
    Info (332115):      4.075      0.057 FF  CELL  ID_Registers|Read_Data_2_ID[26]~54|combout
    Info (332115):      4.654      0.579 FF    IC  ID_Registers|Read_Data_2_ID[26]~55|datad
    Info (332115):      4.711      0.057 FF  CELL  ID_Registers|Read_Data_2_ID[26]~55|combout
    Info (332115):      5.062      0.351 FF    IC  ID_Read_data_Mux|Read_Data_2_MUX_ID[26]~27|datad
    Info (332115):      5.119      0.057 FF  CELL  ID_Read_data_Mux|Read_Data_2_MUX_ID[26]~27|combout
    Info (332115):      5.231      0.112 FF    IC  ID_Read_data_Mux|Equal0~16|dataa
    Info (332115):      5.410      0.179 FF  CELL  ID_Read_data_Mux|Equal0~16|combout
    Info (332115):      5.718      0.308 FF    IC  ID_Read_data_Mux|Equal0~19|dataa
    Info (332115):      5.897      0.179 FF  CELL  ID_Read_data_Mux|Equal0~19|combout
    Info (332115):      6.200      0.303 FF    IC  ID_Read_data_Mux|Equal0~20|datad
    Info (332115):      6.257      0.057 FF  CELL  ID_Read_data_Mux|Equal0~20|combout
    Info (332115):      6.450      0.193 FF    IC  IF_Instruction_Memory|Instruction_IF[0]~8|datad
    Info (332115):      6.507      0.057 FR  CELL  IF_Instruction_Memory|Instruction_IF[0]~8|combout
    Info (332115):      6.929      0.422 RR    IC  IF_Instruction_Memory|Instruction_IF[25]~52|datad
    Info (332115):      6.986      0.057 RR  CELL  IF_Instruction_Memory|Instruction_IF[25]~52|combout
    Info (332115):      7.779      0.793 RR    IC  IF_ID_Pipeline_Stage|Instruction_ID[25]|sdata
    Info (332115):      7.956      0.177 RR  CELL  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.726      1.726  R        clock network delay
    Info (332115):     81.756      0.030     uTsu  IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[25]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.956
    Info (332115): Data Required Time :    81.756
    Info (332115): Slack              :    73.800 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {clock1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : clock1
    Info (332115): Latch Clock  : clock1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.727      1.727  R        clock network delay
    Info (332115):      1.862      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.862      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.862      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      2.038      0.176 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      2.038      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.078      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.727      1.727  R        clock network delay
    Info (332115):      1.875      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.078
    Info (332115): Data Required Time :     1.875
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {clock1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : clock1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.351      0.737 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.758      0.407 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.351      0.737 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.758      0.407 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_boi1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Fri Sep 12 02:27:57 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


