Fitter report for proyecto
Fri Aug 07 15:17:52 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM
 27. |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM
 28. |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM
 29. |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|altsyncram_qmg2:altsyncram1|ALTSYNCRAM
 30. |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|altsyncram_rmg2:altsyncram1|ALTSYNCRAM
 31. |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|altsyncram_smg2:altsyncram1|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Interconnect Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing
 46. Advanced Data - General
 47. Advanced Data - Placement Preparation
 48. Advanced Data - Placement
 49. Advanced Data - Routing
 50. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 07 15:17:52 2020   ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                      ; proyecto                                ;
; Top-level Entity Name              ; prueba_overcurrent                      ;
; Family                             ; Cyclone III                             ;
; Device                             ; EP3C16F484C7                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 3,918 / 15,408 ( 25 % )                 ;
;     Total combinational functions  ; 3,132 / 15,408 ( 20 % )                 ;
;     Dedicated logic registers      ; 2,154 / 15,408 ( 14 % )                 ;
; Total registers                    ; 2154                                    ;
; Total pins                         ; 31 / 347 ( 9 % )                        ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 137,216 / 516,096 ( 27 % )              ;
; Embedded Multiplier 9-bit elements ; 6 / 112 ( 5 % )                         ;
; Total PLLs                         ; 0 / 4 ( 0 % )                           ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP3C16F484C7                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                               ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                                   ; Off                                   ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; I/O Assignment Warnings                                       ;
+------------------------+--------------------------------------+
; Pin Name               ; Reason                               ;
+------------------------+--------------------------------------+
; response_time_test[0]  ; Missing drive strength and slew rate ;
; response_time_test[1]  ; Missing drive strength and slew rate ;
; response_time_test[2]  ; Missing drive strength and slew rate ;
; response_time_test[3]  ; Missing drive strength and slew rate ;
; response_time_test[4]  ; Missing drive strength and slew rate ;
; response_time_test[5]  ; Missing drive strength and slew rate ;
; response_time_test[6]  ; Missing drive strength and slew rate ;
; response_time_test[7]  ; Missing drive strength and slew rate ;
; response_time_test[8]  ; Missing drive strength and slew rate ;
; response_time_test[9]  ; Missing drive strength and slew rate ;
; response_time_test[10] ; Missing drive strength and slew rate ;
; fault_time_test[0]     ; Missing drive strength and slew rate ;
; fault_time_test[1]     ; Missing drive strength and slew rate ;
; fault_time_test[2]     ; Missing drive strength and slew rate ;
; fault_time_test[3]     ; Missing drive strength and slew rate ;
; fault_time_test[4]     ; Missing drive strength and slew rate ;
; fault_time_test[5]     ; Missing drive strength and slew rate ;
; fault_time_test[6]     ; Missing drive strength and slew rate ;
; fault_time_test[7]     ; Missing drive strength and slew rate ;
; fault_time_test[8]     ; Missing drive strength and slew rate ;
; fault_time_test[9]     ; Missing drive strength and slew rate ;
; fault_time_test[10]    ; Missing drive strength and slew rate ;
; OVERCURRENT            ; Missing drive strength and slew rate ;
; altera_reserved_tdo    ; Missing drive strength and slew rate ;
+------------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                 ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+
; Node                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                         ; Destination Port ; Destination Port Name ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+
; RMS_3:rms_instantiation|Xn[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|lpm_mult:Mult0|mult_gr01:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Xn[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Xn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|lpm_mult:Mult1|mult_gr01:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Yn[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Yn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|lpm_mult:Mult2|mult_gr01:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
; RMS_3:rms_instantiation|Zn[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RMS_3:rms_instantiation|Zn[0]                                            ; DATAOUT          ;                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 5541 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 5541 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 5261    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 280     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/walte/Desktop/ProyectoDL2_G4/quartus/proyecto.pin.


+-------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                     ;
+---------------------------------------------+---------------------------------------------------------------------+
; Resource                                    ; Usage                                                               ;
+---------------------------------------------+---------------------------------------------------------------------+
; Total logic elements                        ; 3,918 / 15,408 ( 25 % )                                             ;
;     -- Combinational with no register       ; 1764                                                                ;
;     -- Register only                        ; 786                                                                 ;
;     -- Combinational with a register        ; 1368                                                                ;
;                                             ;                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                     ;
;     -- 4 input functions                    ; 352                                                                 ;
;     -- 3 input functions                    ; 2389                                                                ;
;     -- <=2 input functions                  ; 391                                                                 ;
;     -- Register only                        ; 786                                                                 ;
;                                             ;                                                                     ;
; Logic elements by mode                      ;                                                                     ;
;     -- normal mode                          ; 1007                                                                ;
;     -- arithmetic mode                      ; 2125                                                                ;
;                                             ;                                                                     ;
; Total registers*                            ; 2,154 / 17,068 ( 13 % )                                             ;
;     -- Dedicated logic registers            ; 2,154 / 15,408 ( 14 % )                                             ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )                                                   ;
;                                             ;                                                                     ;
; Total LABs:  partially or completely used   ; 750 / 963 ( 78 % )                                                  ;
; User inserted logic elements                ; 0                                                                   ;
; Virtual pins                                ; 0                                                                   ;
; I/O pins                                    ; 31 / 347 ( 9 % )                                                    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                      ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                      ;
; Global signals                              ; 10                                                                  ;
; M9Ks                                        ; 22 / 56 ( 39 % )                                                    ;
; Total block memory bits                     ; 137,216 / 516,096 ( 27 % )                                          ;
; Total block memory implementation bits      ; 202,752 / 516,096 ( 39 % )                                          ;
; Embedded Multiplier 9-bit elements          ; 6 / 112 ( 5 % )                                                     ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                       ;
; Global clocks                               ; 10 / 20 ( 50 % )                                                    ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                     ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                       ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 11%                                                     ;
; Peak interconnect usage (total/H/V)         ; 29% / 27% / 30%                                                     ;
; Maximum fan-out node                        ; mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX~clkctrl ;
; Maximum fan-out                             ; 1831                                                                ;
; Highest non-global fan-out signal           ; RMS_3:rms_instantiation|new_sample~0                                ;
; Highest non-global fan-out                  ; 1632                                                                ;
; Total fan-out                               ; 16954                                                               ;
; Average fan-out                             ; 2.86                                                                ;
+---------------------------------------------+---------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:sld_hub_inst  ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 3733 / 15408 ( 24 % ) ; 185 / 15408 ( 1 % )   ;
;     -- Combinational with no register       ; 1688                  ; 76                    ;
;     -- Register only                        ; 772                   ; 14                    ;
;     -- Combinational with a register        ; 1273                  ; 95                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 286                   ; 66                    ;
;     -- 3 input functions                    ; 2308                  ; 81                    ;
;     -- <=2 input functions                  ; 367                   ; 24                    ;
;     -- Register only                        ; 772                   ; 14                    ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 841                   ; 166                   ;
;     -- arithmetic mode                      ; 2120                  ; 5                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 2045                  ; 109                   ;
;     -- Dedicated logic registers            ; 2045 / 15408 ( 13 % ) ; 109 / 15408 ( < 1 % ) ;
;     -- I/O registers                        ; 0                     ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 738 / 963 ( 76 % )    ; 19 / 963 ( 1 % )      ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 31                    ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 6 / 112 ( 5 % )       ; 0 / 112 ( 0 % )       ;
; Total memory bits                           ; 137216                ; 0                     ;
; Total RAM block bits                        ; 202752                ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; M9K                                         ; 22 / 56 ( 39 % )      ; 0 / 56 ( 0 % )        ;
; Clock control block                         ; 10 / 24 ( 41 % )      ; 0 / 24 ( 0 % )        ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 409                   ; 171                   ;
;     -- Registered Input Connections         ; 216                   ; 117                   ;
;     -- Output Connections                   ; 355                   ; 225                   ;
;     -- Registered Output Connections        ; 20                    ; 224                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 16354                 ; 1191                  ;
;     -- Registered Connections               ; 4400                  ; 792                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 368                   ; 396                   ;
;     -- sld_hub:sld_hub_inst                 ; 396                   ; 0                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 71                    ; 40                    ;
;     -- Output Ports                         ; 48                    ; 55                    ;
;     -- Bidir Ports                          ; 0                     ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 3                     ;
;     -- Registered Output Ports              ; 0                     ; 45                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 8                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 22                    ;
+---------------------------------------------+-----------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk             ; G21   ; 6        ; 41           ; 15           ; 0            ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enable          ; J6    ; 1        ; 0            ; 24           ; 0            ; 198                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fault_I_A       ; G4    ; 1        ; 0            ; 23           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fault_I_B       ; G5    ; 1        ; 0            ; 27           ; 21           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fault_I_C       ; J7    ; 1        ; 0            ; 22           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset           ; E4    ; 1        ; 0            ; 26           ; 0            ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; signal_select   ; H5    ; 1        ; 0            ; 27           ; 0            ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; signal_select_2 ; H6    ; 1        ; 0            ; 25           ; 21           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; OVERCURRENT            ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; fault_time_test[0]     ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[10]    ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[1]     ; F19   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[2]     ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[3]     ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[4]     ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[5]     ; E9    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[6]     ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[7]     ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[8]     ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; fault_time_test[9]     ; H7    ; 1        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[0]  ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[10] ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[1]  ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[2]  ; W8    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[3]  ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[4]  ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[5]  ; AA7   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[6]  ; A8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[7]  ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[8]  ; G18   ; 6        ; 41           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; response_time_test[9]  ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
+------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+-----------------------------------------+------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As            ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                      ; Use as regular IO      ; reset                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                 ; As input tri-stated    ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO             ; As input tri-stated    ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                 ; -                      ; -                       ; Dedicated Programming Pin ;
; K1       ; DATA0                                   ; As input tri-stated    ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                 ; -                      ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                     ; -                      ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                     ; -                      ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                     ; -                      ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                     ; -                      ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                     ; -                      ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                               ; -                      ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                   ; -                      ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                   ; -                      ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                   ; -                      ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                   ; -                      ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                       ; Use as programming pin ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R16n, nCEO                       ; -                      ; fault_time_test[1]      ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                      ; Use as regular IO      ; response_time_test[8]   ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                      ; Use as regular IO      ; response_time_test[6]   ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                     ; Use as regular IO      ; fault_time_test[8]      ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                      ; Use as regular IO      ; fault_time_test[10]     ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                     ; Use as regular IO      ; fault_time_test[3]      ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                     ; Use as regular IO      ; fault_time_test[4]      ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO      ; response_time_test[9]   ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                      ; Use as regular IO      ; response_time_test[1]   ; Dual Purpose Pin          ;
+----------+-----------------------------------------+------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 33 ( 48 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 46 ( 7 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; fault_time_test[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; fault_time_test[8]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; response_time_test[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; response_time_test[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; response_time_test[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; OVERCURRENT                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; fault_time_test[4]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; fault_time_test[10]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; fault_time_test[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; response_time_test[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; response_time_test[9]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; response_time_test[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; fault_time_test[7]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; fault_time_test[5]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; fault_time_test[1]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; fault_I_A                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; fault_I_B                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; fault_time_test[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; response_time_test[10]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; response_time_test[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; response_time_test[8]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; signal_select                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; signal_select_2                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; fault_time_test[9]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; fault_time_test[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; response_time_test[4]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; enable                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; fault_I_C                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; response_time_test[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                           ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |prueba_overcurrent                                                    ; 3918 (45)   ; 2154 (0)                  ; 0 (0)         ; 137216      ; 22   ; 6            ; 0       ; 3         ; 31   ; 0            ; 1764 (45)    ; 786 (0)           ; 1368 (0)         ; |prueba_overcurrent                                                                                                                                                                                           ; work         ;
;    |RMS_3:rms_instantiation|                                           ; 2965 (2561) ; 1632 (1631)               ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1333 (930)   ; 702 (702)         ; 930 (929)        ; |prueba_overcurrent|RMS_3:rms_instantiation                                                                                                                                                                   ; work         ;
;       |contador_binario:address_counter|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |prueba_overcurrent|RMS_3:rms_instantiation|contador_binario:address_counter                                                                                                                                  ; work         ;
;       |lpm_div:t1|                                                     ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_div:t1                                                                                                                                                        ; work         ;
;          |lpm_divide:lpm_divide_component|                             ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_div:t1|lpm_divide:lpm_divide_component                                                                                                                        ; work         ;
;             |lpm_divide_ejr:auto_generated|                            ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_div:t1|lpm_divide:lpm_divide_component|lpm_divide_ejr:auto_generated                                                                                          ; work         ;
;                |sign_div_unsign_qlh:divider|                           ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_div:t1|lpm_divide:lpm_divide_component|lpm_divide_ejr:auto_generated|sign_div_unsign_qlh:divider                                                              ; work         ;
;                   |alt_u_div_u5f:divider|                              ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_div:t1|lpm_divide:lpm_divide_component|lpm_divide_ejr:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_u5f:divider                                        ; work         ;
;       |lpm_mult:Mult0|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult0                                                                                                                                                    ; work         ;
;          |mult_gr01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult0|mult_gr01:auto_generated                                                                                                                           ; work         ;
;       |lpm_mult:Mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult1                                                                                                                                                    ; work         ;
;          |mult_gr01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult1|mult_gr01:auto_generated                                                                                                                           ; work         ;
;       |lpm_mult:Mult2|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult2                                                                                                                                                    ; work         ;
;          |mult_gr01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|lpm_mult:Mult2|mult_gr01:auto_generated                                                                                                                           ; work         ;
;       |sqrt_wizard:sqrt|                                               ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt                                                                                                                                                  ; work         ;
;          |altsqrt:altsqrt_component|                                   ; 298 (129)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (129)    ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component                                                                                                                        ; work         ;
;             |lpm_add_sub:subtractors[10]|                              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[10]                                                                                            ; work         ;
;                |add_sub_hpc:auto_generated|                            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[10]|add_sub_hpc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[11]|                              ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[11]                                                                                            ; work         ;
;                |add_sub_ipc:auto_generated|                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[11]|add_sub_ipc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[12]|                              ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[12]                                                                                            ; work         ;
;                |add_sub_jpc:auto_generated|                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[12]|add_sub_jpc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[13]|                              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[13]                                                                                            ; work         ;
;                |add_sub_kpc:auto_generated|                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[13]|add_sub_kpc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[14]|                              ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[14]                                                                                            ; work         ;
;                |add_sub_lpc:auto_generated|                            ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[14]|add_sub_lpc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[15]|                              ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[15]                                                                                            ; work         ;
;                |add_sub_mpc:auto_generated|                            ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[15]|add_sub_mpc:auto_generated                                                                 ; work         ;
;             |lpm_add_sub:subtractors[2]|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[2]                                                                                             ; work         ;
;                |add_sub_2oc:auto_generated|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[2]|add_sub_2oc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[3]|                               ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[3]                                                                                             ; work         ;
;                |add_sub_3oc:auto_generated|                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[3]|add_sub_3oc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[4]|                               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[4]                                                                                             ; work         ;
;                |add_sub_4oc:auto_generated|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[4]|add_sub_4oc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[5]|                               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[5]                                                                                             ; work         ;
;                |add_sub_5oc:auto_generated|                            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[5]|add_sub_5oc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[6]|                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[6]                                                                                             ; work         ;
;                |add_sub_6oc:auto_generated|                            ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[6]|add_sub_6oc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[7]|                               ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[7]                                                                                             ; work         ;
;                |add_sub_epc:auto_generated|                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[7]|add_sub_epc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[8]|                               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[8]                                                                                             ; work         ;
;                |add_sub_fpc:auto_generated|                            ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[8]|add_sub_fpc:auto_generated                                                                  ; work         ;
;             |lpm_add_sub:subtractors[9]|                               ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[9]                                                                                             ; work         ;
;                |add_sub_gpc:auto_generated|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[9]|add_sub_gpc:auto_generated                                                                  ; work         ;
;    |filter:filtro1|                                                    ; 80 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 18 (0)            ; 46 (0)           ; |prueba_overcurrent|filter:filtro1                                                                                                                                                                            ; work         ;
;       |mean:suma_4_inst|                                               ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 32 (32)          ; |prueba_overcurrent|filter:filtro1|mean:suma_4_inst                                                                                                                                                           ; work         ;
;       |samples:samples_inst|                                           ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 46 (46)          ; |prueba_overcurrent|filter:filtro1|samples:samples_inst                                                                                                                                                       ; work         ;
;    |filter:filtro2|                                                    ; 80 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 18 (0)            ; 46 (0)           ; |prueba_overcurrent|filter:filtro2                                                                                                                                                                            ; work         ;
;       |mean:suma_4_inst|                                               ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 32 (32)          ; |prueba_overcurrent|filter:filtro2|mean:suma_4_inst                                                                                                                                                           ; work         ;
;       |samples:samples_inst|                                           ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 46 (46)          ; |prueba_overcurrent|filter:filtro2|samples:samples_inst                                                                                                                                                       ; work         ;
;    |filter:filtro3|                                                    ; 80 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 18 (0)            ; 46 (0)           ; |prueba_overcurrent|filter:filtro3                                                                                                                                                                            ; work         ;
;       |mean:suma_4_inst|                                               ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 32 (32)          ; |prueba_overcurrent|filter:filtro3|mean:suma_4_inst                                                                                                                                                           ; work         ;
;       |samples:samples_inst|                                           ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 46 (46)          ; |prueba_overcurrent|filter:filtro3|samples:samples_inst                                                                                                                                                       ; work         ;
;    |mu_emulator:emulador|                                              ; 225 (0)     ; 134 (0)                   ; 0 (0)         ; 1536        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 12 (0)            ; 122 (0)          ; |prueba_overcurrent|mu_emulator:emulador                                                                                                                                                                      ; work         ;
;       |FREQ_DIV:ready_signal_inst|                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |prueba_overcurrent|mu_emulator:emulador|FREQ_DIV:ready_signal_inst                                                                                                                                           ; work         ;
;       |contador_binario:address_counter|                               ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |prueba_overcurrent|mu_emulator:emulador|contador_binario:address_counter                                                                                                                                     ; work         ;
;       |signal_IA:I_A_signal_rom|                                       ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_o8f1:auto_generated|                           ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated                                                                              ; work         ;
;                |altsyncram_qmg2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|altsyncram_qmg2:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 70 (46)     ; 41 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (14)      ; 4 (4)             ; 37 (28)          ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |signal_IB:I_B_signal_rom|                                       ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_q8f1:auto_generated|                           ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated                                                                              ; work         ;
;                |altsyncram_rmg2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|altsyncram_rmg2:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 70 (46)     ; 41 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (14)      ; 4 (4)             ; 37 (28)          ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |signal_IC:I_C_signal_rom|                                       ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_s8f1:auto_generated|                           ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated                                                                              ; work         ;
;                |altsyncram_smg2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|altsyncram_smg2:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 70 (46)     ; 41 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (14)      ; 4 (4)             ; 37 (28)          ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |overcurrent_selector:overcurrent_inst|                             ; 188 (124)   ; 46 (1)                    ; 0 (0)         ; 135168      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (123)    ; 0 (0)             ; 46 (1)           ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst                                                                                                                                                     ; work         ;
;       |FREQ_DIV:timer_clock|                                           ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock                                                                                                                                ; work         ;
;       |IDMT_SI_200_01_rom:IDMT_LUP_I_A|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A|altsyncram:altsyncram_component                                                                                     ; work         ;
;             |altsyncram_72b1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated                                                      ; work         ;
;       |IDMT_SI_200_01_rom:IDMT_LUP_I_B|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B|altsyncram:altsyncram_component                                                                                     ; work         ;
;             |altsyncram_72b1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated                                                      ; work         ;
;       |IDMT_SI_200_01_rom:IDMT_LUP_I_C|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C|altsyncram:altsyncram_component                                                                                     ; work         ;
;             |altsyncram_72b1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 45056       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated                                                      ; work         ;
;       |contador_binario:timer_counter_A|                               ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_A                                                                                                                    ; work         ;
;       |contador_binario:timer_counter_B|                               ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_B                                                                                                                    ; work         ;
;       |contador_binario:timer_counter_C|                               ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_C                                                                                                                    ; work         ;
;    |ram_dq:ram_dq_i|                                                   ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|ram_dq:ram_dq_i                                                                                                                                                                           ; work         ;
;       |altsyncram:altsyncram_component|                                ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|ram_dq:ram_dq_i|altsyncram:altsyncram_component                                                                                                                                           ; work         ;
;          |altsyncram_9uj1:auto_generated|                              ; 70 (0)      ; 41 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 37 (0)           ; |prueba_overcurrent|ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated                                                                                                            ; work         ;
;             |altsyncram_b5a2:altsyncram1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |prueba_overcurrent|ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|altsyncram_b5a2:altsyncram1                                                                                ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                ; 70 (46)     ; 41 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (14)      ; 4 (4)             ; 37 (28)          ; |prueba_overcurrent|ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                  ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|    ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |prueba_overcurrent|ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                               ; work         ;
;    |sld_hub:sld_hub_inst|                                              ; 185 (137)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (57)      ; 14 (14)           ; 95 (69)          ; |prueba_overcurrent|sld_hub:sld_hub_inst                                                                                                                                                                      ; work         ;
;       |sld_rom_sr:hub_info_reg|                                        ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |prueba_overcurrent|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                              ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |prueba_overcurrent|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                            ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+
; response_time_test[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; response_time_test[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fault_time_test[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OVERCURRENT            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                    ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; enable                 ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; reset                  ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; signal_select          ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; signal_select_2        ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; fault_I_B              ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; fault_I_C              ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; fault_I_A              ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
+------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                            ;                   ;         ;
; enable                                                                                                                         ;                   ;         ;
;      - ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|altsyncram_b5a2:altsyncram1|ram_block3a0 ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[15]                                                                            ; 1                 ; 6       ;
;      - overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_A|count_tmp[8]~47                                  ; 1                 ; 6       ;
;      - overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_C|count_tmp[5]~67                                  ; 1                 ; 6       ;
;      - overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_B|count_tmp[9]~67                                  ; 1                 ; 6       ;
;      - RMS_3:rms_instantiation|new_sample~0                                                                                    ; 1                 ; 6       ;
;      - mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~24                                                   ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_3[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_2[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_1[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_3[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_2[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_1[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[1]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[0]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_3[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_2[15]                                                                            ; 1                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_1[15]                                                                            ; 1                 ; 6       ;
; reset                                                                                                                          ;                   ;         ;
;      - RMS_3:rms_instantiation|new_sample~0                                                                                    ; 0                 ; 6       ;
;      - mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~23                                                   ; 0                 ; 6       ;
;      - mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~24                                                   ; 0                 ; 6       ;
;      - reset~inputclkctrl                                                                                                      ; 1                 ; 0       ;
; signal_select                                                                                                                  ;                   ;         ;
;      - data_in[0]~37                                                                                                           ; 0                 ; 6       ;
;      - data_in[0]~38                                                                                                           ; 0                 ; 6       ;
;      - data_in[0]~3                                                                                                            ; 0                 ; 6       ;
;      - data_in[1]~39                                                                                                           ; 0                 ; 6       ;
;      - data_in[1]~40                                                                                                           ; 0                 ; 6       ;
;      - data_in[2]~41                                                                                                           ; 0                 ; 6       ;
;      - data_in[2]~42                                                                                                           ; 0                 ; 6       ;
;      - data_in[3]~43                                                                                                           ; 0                 ; 6       ;
;      - data_in[3]~44                                                                                                           ; 0                 ; 6       ;
;      - data_in[4]~45                                                                                                           ; 0                 ; 6       ;
;      - data_in[4]~46                                                                                                           ; 0                 ; 6       ;
;      - data_in[5]~47                                                                                                           ; 0                 ; 6       ;
;      - data_in[5]~48                                                                                                           ; 0                 ; 6       ;
;      - data_in[6]~49                                                                                                           ; 0                 ; 6       ;
;      - data_in[6]~50                                                                                                           ; 0                 ; 6       ;
;      - data_in[7]~51                                                                                                           ; 0                 ; 6       ;
;      - data_in[7]~52                                                                                                           ; 0                 ; 6       ;
;      - data_in[8]~53                                                                                                           ; 0                 ; 6       ;
;      - data_in[8]~54                                                                                                           ; 0                 ; 6       ;
;      - data_in[9]~55                                                                                                           ; 0                 ; 6       ;
;      - data_in[9]~56                                                                                                           ; 0                 ; 6       ;
;      - data_in[10]~57                                                                                                          ; 0                 ; 6       ;
;      - data_in[10]~58                                                                                                          ; 0                 ; 6       ;
;      - data_in[11]~59                                                                                                          ; 0                 ; 6       ;
;      - data_in[11]~60                                                                                                          ; 0                 ; 6       ;
;      - data_in[12]~61                                                                                                          ; 0                 ; 6       ;
;      - data_in[12]~62                                                                                                          ; 0                 ; 6       ;
;      - data_in[13]~63                                                                                                          ; 0                 ; 6       ;
;      - data_in[13]~64                                                                                                          ; 0                 ; 6       ;
; signal_select_2                                                                                                                ;                   ;         ;
;      - data_in[0]~37                                                                                                           ; 1                 ; 6       ;
;      - data_in[0]~38                                                                                                           ; 1                 ; 6       ;
;      - data_in[0]~3                                                                                                            ; 1                 ; 6       ;
;      - data_in[1]~39                                                                                                           ; 1                 ; 6       ;
;      - data_in[1]~40                                                                                                           ; 1                 ; 6       ;
;      - data_in[2]~41                                                                                                           ; 1                 ; 6       ;
;      - data_in[2]~42                                                                                                           ; 1                 ; 6       ;
;      - data_in[3]~43                                                                                                           ; 1                 ; 6       ;
;      - data_in[3]~44                                                                                                           ; 1                 ; 6       ;
;      - data_in[4]~45                                                                                                           ; 1                 ; 6       ;
;      - data_in[4]~46                                                                                                           ; 1                 ; 6       ;
;      - data_in[5]~47                                                                                                           ; 1                 ; 6       ;
;      - data_in[5]~48                                                                                                           ; 1                 ; 6       ;
;      - data_in[6]~49                                                                                                           ; 1                 ; 6       ;
;      - data_in[6]~50                                                                                                           ; 1                 ; 6       ;
;      - data_in[7]~51                                                                                                           ; 1                 ; 6       ;
;      - data_in[7]~52                                                                                                           ; 1                 ; 6       ;
;      - data_in[8]~53                                                                                                           ; 1                 ; 6       ;
;      - data_in[8]~54                                                                                                           ; 1                 ; 6       ;
;      - data_in[9]~55                                                                                                           ; 1                 ; 6       ;
;      - data_in[9]~56                                                                                                           ; 1                 ; 6       ;
;      - data_in[10]~57                                                                                                          ; 1                 ; 6       ;
;      - data_in[10]~58                                                                                                          ; 1                 ; 6       ;
;      - data_in[11]~59                                                                                                          ; 1                 ; 6       ;
;      - data_in[11]~60                                                                                                          ; 1                 ; 6       ;
;      - data_in[12]~61                                                                                                          ; 1                 ; 6       ;
;      - data_in[12]~62                                                                                                          ; 1                 ; 6       ;
;      - data_in[13]~63                                                                                                          ; 1                 ; 6       ;
;      - data_in[13]~64                                                                                                          ; 1                 ; 6       ;
; fault_I_B                                                                                                                      ;                   ;         ;
;      - filter:filtro2|samples:samples_inst|Xn_0[2]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[3]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[4]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[5]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[6]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[7]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[8]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[9]                                                                             ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[10]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[11]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[12]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[13]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[14]                                                                            ; 1                 ; 6       ;
;      - filter:filtro2|samples:samples_inst|Xn_0[15]                                                                            ; 1                 ; 6       ;
; fault_I_C                                                                                                                      ;                   ;         ;
;      - filter:filtro3|samples:samples_inst|Xn_0[2]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[3]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[4]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[5]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[6]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[7]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[8]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[9]                                                                             ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[10]                                                                            ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[11]                                                                            ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[12]                                                                            ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[13]                                                                            ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[14]                                                                            ; 0                 ; 6       ;
;      - filter:filtro3|samples:samples_inst|Xn_0[15]                                                                            ; 0                 ; 6       ;
; fault_I_A                                                                                                                      ;                   ;         ;
;      - filter:filtro1|samples:samples_inst|Xn_0[2]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[3]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[4]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[5]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[6]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[7]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[8]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[9]                                                                             ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[10]                                                                            ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[11]                                                                            ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[12]                                                                            ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[13]                                                                            ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[14]                                                                            ; 0                 ; 6       ;
;      - filter:filtro1|samples:samples_inst|Xn_0[15]                                                                            ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; RMS_3:rms_instantiation|Mux50~0                                                                                                                                                                              ; LCCOMB_X22_Y4_N30  ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; RMS_3:rms_instantiation|Mux52~0                                                                                                                                                                              ; LCCOMB_X22_Y4_N10  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; RMS_3:rms_instantiation|Mux52~1                                                                                                                                                                              ; LCCOMB_X22_Y4_N22  ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; RMS_3:rms_instantiation|Mux52~2                                                                                                                                                                              ; LCCOMB_X22_Y4_N28  ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; RMS_3:rms_instantiation|contador_binario:address_counter|count_tmp[0]                                                                                                                                        ; FF_X22_Y4_N5       ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RMS_3:rms_instantiation|new_sample~0                                                                                                                                                                         ; LCCOMB_X12_Y18_N8  ; 1632    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                 ; JTAG_X1_Y15_N0     ; 277     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                 ; JTAG_X1_Y15_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                          ; PIN_G21            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                          ; PIN_G21            ; 38      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; data_in[0]~3                                                                                                                                                                                                 ; LCCOMB_X15_Y18_N30 ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; enable                                                                                                                                                                                                       ; PIN_J6             ; 198     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fault_I_A                                                                                                                                                                                                    ; PIN_G4             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fault_I_B                                                                                                                                                                                                    ; PIN_G5             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fault_I_C                                                                                                                                                                                                    ; PIN_J7             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX                                                                                                                                                  ; FF_X40_Y15_N7      ; 1831    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; mu_emulator:emulador|FREQ_DIV:ready_signal_inst|LessThan0~0                                                                                                                                                  ; LCCOMB_X40_Y15_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~23                                                                                                                                        ; LCCOMB_X12_Y23_N28 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~24                                                                                                                                        ; LCCOMB_X12_Y23_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X22_Y15_N10 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LCCOMB_X21_Y15_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X21_Y15_N16 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                           ; LCCOMB_X21_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                           ; LCCOMB_X21_Y15_N22 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~33                                                ; LCCOMB_X22_Y15_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~19      ; LCCOMB_X16_Y26_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~29 ; LCCOMB_X16_Y26_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~30 ; LCCOMB_X16_Y26_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X16_Y23_N24 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LCCOMB_X20_Y19_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X20_Y19_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                           ; LCCOMB_X20_Y19_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                           ; LCCOMB_X14_Y23_N8  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~33                                                ; LCCOMB_X16_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~22      ; LCCOMB_X7_Y8_N20   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~34 ; LCCOMB_X7_Y8_N8    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~35 ; LCCOMB_X7_Y8_N28   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X23_Y18_N18 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LCCOMB_X22_Y18_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X22_Y18_N16 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                           ; LCCOMB_X22_Y18_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                           ; LCCOMB_X22_Y18_N20 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]~33                                               ; LCCOMB_X23_Y18_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~21      ; LCCOMB_X8_Y25_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~29 ; LCCOMB_X8_Y25_N18  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~30 ; LCCOMB_X8_Y25_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX                                                                                                                                       ; FF_X19_Y28_N27     ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|LessThan0~3                                                                                                                                       ; LCCOMB_X19_Y28_N24 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_A|count_tmp[8]~46                                                                                                                       ; LCCOMB_X11_Y25_N28 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_A|count_tmp[8]~47                                                                                                                       ; LCCOMB_X11_Y25_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_B|count_tmp[9]~66                                                                                                                       ; LCCOMB_X11_Y15_N28 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_B|count_tmp[9]~67                                                                                                                       ; LCCOMB_X11_Y15_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_C|count_tmp[5]~66                                                                                                                       ; LCCOMB_X11_Y22_N28 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; overcurrent_selector:overcurrent_inst|contador_binario:timer_counter_C|count_tmp[5]~67                                                                                                                       ; LCCOMB_X11_Y22_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                            ; LCCOMB_X24_Y7_N0   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                      ; LCCOMB_X23_Y15_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                         ; LCCOMB_X23_Y15_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                         ; LCCOMB_X23_Y15_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                         ; LCCOMB_X26_Y7_N8   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]~33                                                                             ; LCCOMB_X24_Y7_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~19                                    ; LCCOMB_X16_Y10_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~32                               ; LCCOMB_X16_Y10_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~39                               ; LCCOMB_X17_Y10_N12 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                        ; PIN_E4             ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                 ; FF_X20_Y20_N7      ; 72      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                           ; FF_X21_Y15_N19     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~171                                                                                                                                                                       ; LCCOMB_X20_Y17_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                           ; FF_X21_Y15_N25     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]                                                                                                                                                                           ; FF_X20_Y19_N7      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~178                                                                                                                                                                       ; LCCOMB_X20_Y17_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][3]                                                                                                                                                                           ; FF_X20_Y19_N5      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]                                                                                                                                                                           ; FF_X22_Y18_N27     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]~185                                                                                                                                                                       ; LCCOMB_X20_Y17_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][3]                                                                                                                                                                           ; FF_X22_Y18_N25     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][0]                                                                                                                                                                           ; FF_X23_Y15_N15     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][0]~192                                                                                                                                                                       ; LCCOMB_X20_Y17_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][3]                                                                                                                                                                           ; FF_X23_Y15_N5      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~44                                                                                                                                                                          ; LCCOMB_X20_Y20_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[7]~45                                                                                                                                                                          ; LCCOMB_X21_Y18_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~32                                                                                                                                                                             ; LCCOMB_X22_Y17_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~146                                                                                                                                                                ; LCCOMB_X21_Y17_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~153                                                                                                                                                                ; LCCOMB_X21_Y17_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[3][0]~160                                                                                                                                                                ; LCCOMB_X21_Y17_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[4][0]~167                                                                                                                                                                ; LCCOMB_X21_Y17_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~33                                                                                                                                                   ; LCCOMB_X20_Y22_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~35                                                                                                                                              ; LCCOMB_X19_Y22_N28 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~36                                                                                                                                              ; LCCOMB_X19_Y22_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                      ; FF_X23_Y17_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                     ; FF_X23_Y17_N13     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                      ; FF_X21_Y17_N9      ; 54      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                      ; FF_X21_Y17_N7      ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                               ; LCCOMB_X22_Y17_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                     ; FF_X22_Y21_N1      ; 41      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                        ;
+------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RMS_3:rms_instantiation|Mux50~0                                        ; LCCOMB_X22_Y4_N30  ; 14      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; RMS_3:rms_instantiation|Mux52~0                                        ; LCCOMB_X22_Y4_N10  ; 32      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; RMS_3:rms_instantiation|Mux52~1                                        ; LCCOMB_X22_Y4_N22  ; 14      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; RMS_3:rms_instantiation|Mux52~2                                        ; LCCOMB_X22_Y4_N28  ; 14      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; altera_internal_jtag~TCKUTAP                                           ; JTAG_X1_Y15_N0     ; 277     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                    ; PIN_G21            ; 38      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; data_in[0]~3                                                           ; LCCOMB_X15_Y18_N30 ; 14      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX            ; FF_X40_Y15_N7      ; 1831    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX ; FF_X19_Y28_N27     ; 33      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; reset                                                                  ; PIN_E4             ; 2       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RMS_3:rms_instantiation|new_sample~0                                                                                                                           ; 1632    ;
; enable~input                                                                                                                                                   ; 198     ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                   ; 72      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                        ; 54      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                        ; 50      ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                       ; 41      ;
; RMS_3:rms_instantiation|STATE[1]                                                                                                                               ; 35      ;
; RMS_3:rms_instantiation|STATE[0]                                                                                                                               ; 35      ;
; sld_hub:sld_hub_inst|Equal9~0                                                                                                                                  ; 33      ;
; signal_select_2~input                                                                                                                                          ; 29      ;
; signal_select~input                                                                                                                                            ; 29      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                   ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                   ; 22      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[3]|add_sub_3oc:auto_generated|op_1~10                               ; 22      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[14]|add_sub_lpc:auto_generated|op_1~34                              ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[13]|add_sub_kpc:auto_generated|op_1~32                              ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[12]|add_sub_jpc:auto_generated|op_1~30                              ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[11]|add_sub_ipc:auto_generated|op_1~28                              ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[10]|add_sub_hpc:auto_generated|op_1~26                              ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[9]|add_sub_gpc:auto_generated|op_1~24                               ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[8]|add_sub_fpc:auto_generated|op_1~22                               ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[7]|add_sub_epc:auto_generated|op_1~20                               ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[6]|add_sub_6oc:auto_generated|op_1~18                               ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[5]|add_sub_5oc:auto_generated|op_1~16                               ; 20      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[4]|add_sub_4oc:auto_generated|op_1~14                               ; 20      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                        ; 18      ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                           ; 17      ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2             ; 17      ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2             ; 17      ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2             ; 17      ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]~33                               ; 16      ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]~33 ; 16      ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]~33  ; 16      ;
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~33  ; 16      ;
; RMS_3:rms_instantiation|sqrt_wizard:sqrt|altsqrt:altsqrt_component|lpm_add_sub:subtractors[2]|add_sub_2oc:auto_generated|op_1~0                                ; 16      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                        ; 15      ;
; fault_I_A~input                                                                                                                                                ; 14      ;
; fault_I_C~input                                                                                                                                                ; 14      ;
; fault_I_B~input                                                                                                                                                ; 14      ;
; sld_hub:sld_hub_inst|irsr_reg[7]                                                                                                                               ; 14      ;
; sld_hub:sld_hub_inst|irsr_reg[2]                                                                                                                               ; 14      ;
; sld_hub:sld_hub_inst|irsr_reg[1]                                                                                                                               ; 14      ;
; sld_hub:sld_hub_inst|irsr_reg[0]                                                                                                                               ; 14      ;
; RMS_3:rms_instantiation|out_2[12]                                                                                                                              ; 14      ;
; RMS_3:rms_instantiation|out_2[13]                                                                                                                              ; 14      ;
; RMS_3:rms_instantiation|out_3[12]                                                                                                                              ; 14      ;
; RMS_3:rms_instantiation|out_3[13]                                                                                                                              ; 14      ;
; RMS_3:rms_instantiation|out_1[12]                                                                                                                              ; 14      ;
; RMS_3:rms_instantiation|out_1[13]                                                                                                                              ; 14      ;
; sld_hub:sld_hub_inst|irsr_reg[8]                                                                                                                               ; 13      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                           ; Location                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------------------------------------------------------------------------------------------+
; mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|altsyncram_qmg2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; ../mif/mu_sample_I_A_200A.mif ; M9K_X25_Y15_N0                                                                                 ;
; mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|altsyncram_rmg2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; ../mif/mu_sample_I_B_200A.mif ; M9K_X13_Y23_N0                                                                                 ;
; mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|altsyncram_smg2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; ../mif/mu_sample_I_C_200A.mif ; M9K_X25_Y18_N0                                                                                 ;
; overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM            ; Single Clock ; 4096         ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 45056 ; 4096                        ; 11                          ; --                          ; --                          ; 45056               ; 6    ; ../mif/IDMT_SI_200_01.mif     ; M9K_X25_Y21_N0, M9K_X13_Y22_N0, M9K_X25_Y22_N0, M9K_X13_Y24_N0, M9K_X13_Y25_N0, M9K_X25_Y25_N0 ;
; overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM            ; Single Clock ; 4096         ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 45056 ; 4096                        ; 11                          ; --                          ; --                          ; 45056               ; 6    ; ../mif/IDMT_SI_200_01.mif     ; M9K_X25_Y17_N0, M9K_X13_Y14_N0, M9K_X25_Y16_N0, M9K_X25_Y14_N0, M9K_X13_Y15_N0, M9K_X13_Y13_N0 ;
; overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM            ; Single Clock ; 4096         ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 45056 ; 4096                        ; 11                          ; --                          ; --                          ; 45056               ; 6    ; ../mif/IDMT_SI_200_01.mif     ; M9K_X13_Y19_N0, M9K_X13_Y16_N0, M9K_X13_Y18_N0, M9K_X13_Y17_N0, M9K_X13_Y20_N0, M9K_X13_Y21_N0 ;
; ram_dq:ram_dq_i|altsyncram:altsyncram_component|altsyncram_9uj1:auto_generated|altsyncram_b5a2:altsyncram1|ALTSYNCRAM                               ; M9K  ; True Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                          ; M9K_X25_Y7_N0                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_A|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_C|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|overcurrent_selector:overcurrent_inst|IDMT_SI_200_01_rom:IDMT_LUP_I_B|altsyncram:altsyncram_component|altsyncram_72b1:auto_generated|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|mu_emulator:emulador|signal_IA:I_A_signal_rom|altsyncram:altsyncram_component|altsyncram_o8f1:auto_generated|altsyncram_qmg2:altsyncram1|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|mu_emulator:emulador|signal_IB:I_B_signal_rom|altsyncram:altsyncram_component|altsyncram_q8f1:auto_generated|altsyncram_rmg2:altsyncram1|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |prueba_overcurrent|mu_emulator:emulador|signal_IC:I_C_signal_rom|altsyncram:altsyncram_component|altsyncram_s8f1:auto_generated|altsyncram_smg2:altsyncram1|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; RMS_3:rms_instantiation|Yn[0]                                                ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    RMS_3:rms_instantiation|lpm_mult:Mult1|mult_gr01:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; RMS_3:rms_instantiation|Zn[0]                                                ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    RMS_3:rms_instantiation|lpm_mult:Mult2|mult_gr01:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; RMS_3:rms_instantiation|Xn[0]                                                ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    RMS_3:rms_instantiation|lpm_mult:Mult0|mult_gr01:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 6,260 / 47,787 ( 13 % ) ;
; C16 interconnects          ; 50 / 1,804 ( 3 % )      ;
; C4 interconnects           ; 3,596 / 31,272 ( 11 % ) ;
; Direct links               ; 1,190 / 47,787 ( 2 % )  ;
; Global clocks              ; 10 / 20 ( 50 % )        ;
; Local interconnects        ; 1,332 / 15,408 ( 9 % )  ;
; R24 interconnects          ; 67 / 1,775 ( 4 % )      ;
; R4 interconnects           ; 4,606 / 41,310 ( 11 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 5.22) ; Number of LABs  (Total = 750) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 520                           ;
; 2                                          ; 5                             ;
; 3                                          ; 3                             ;
; 4                                          ; 2                             ;
; 5                                          ; 2                             ;
; 6                                          ; 0                             ;
; 7                                          ; 2                             ;
; 8                                          ; 4                             ;
; 9                                          ; 1                             ;
; 10                                         ; 1                             ;
; 11                                         ; 2                             ;
; 12                                         ; 2                             ;
; 13                                         ; 3                             ;
; 14                                         ; 3                             ;
; 15                                         ; 31                            ;
; 16                                         ; 169                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 750) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 633                           ;
; 1 Clock enable                     ; 609                           ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 6                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 3                             ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 7.64) ; Number of LABs  (Total = 750) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 200                           ;
; 2                                           ; 325                           ;
; 3                                           ; 3                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 0                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 38                            ;
; 16                                          ; 46                            ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
; 19                                          ; 3                             ;
; 20                                          ; 3                             ;
; 21                                          ; 2                             ;
; 22                                          ; 7                             ;
; 23                                          ; 7                             ;
; 24                                          ; 2                             ;
; 25                                          ; 2                             ;
; 26                                          ; 0                             ;
; 27                                          ; 8                             ;
; 28                                          ; 4                             ;
; 29                                          ; 0                             ;
; 30                                          ; 11                            ;
; 31                                          ; 30                            ;
; 32                                          ; 36                            ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.45) ; Number of LABs  (Total = 750) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 529                           ;
; 2                                               ; 6                             ;
; 3                                               ; 3                             ;
; 4                                               ; 4                             ;
; 5                                               ; 7                             ;
; 6                                               ; 5                             ;
; 7                                               ; 4                             ;
; 8                                               ; 5                             ;
; 9                                               ; 6                             ;
; 10                                              ; 6                             ;
; 11                                              ; 9                             ;
; 12                                              ; 6                             ;
; 13                                              ; 9                             ;
; 14                                              ; 12                            ;
; 15                                              ; 34                            ;
; 16                                              ; 48                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 27                            ;
; 27                                              ; 15                            ;
; 28                                              ; 12                            ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 7.88) ; Number of LABs  (Total = 750) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 1                             ;
; 2                                           ; 17                            ;
; 3                                           ; 517                           ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 9                             ;
; 14                                          ; 4                             ;
; 15                                          ; 33                            ;
; 16                                          ; 34                            ;
; 17                                          ; 4                             ;
; 18                                          ; 14                            ;
; 19                                          ; 6                             ;
; 20                                          ; 5                             ;
; 21                                          ; 4                             ;
; 22                                          ; 5                             ;
; 23                                          ; 4                             ;
; 24                                          ; 4                             ;
; 25                                          ; 3                             ;
; 26                                          ; 4                             ;
; 27                                          ; 1                             ;
; 28                                          ; 8                             ;
; 29                                          ; 0                             ;
; 30                                          ; 27                            ;
; 31                                          ; 3                             ;
; 32                                          ; 15                            ;
; 33                                          ; 1                             ;
; 34                                          ; 3                             ;
; 35                                          ; 3                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass             ; 9            ; 0            ; 9            ; 0            ; 0            ; 35        ; 9            ; 0            ; 35        ; 35        ; 0            ; 23           ; 0            ; 0            ; 8            ; 0            ; 23           ; 8            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable     ; 26           ; 35           ; 26           ; 35           ; 35           ; 0         ; 26           ; 35           ; 0         ; 0         ; 35           ; 12           ; 35           ; 35           ; 27           ; 35           ; 12           ; 27           ; 35           ; 35           ; 35           ; 12           ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; response_time_test[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; response_time_test[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_time_test[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OVERCURRENT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_select          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal_select_2        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_I_B              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_I_C              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fault_I_A              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 0.0157748         ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                        ;
+------------------------------------------------------------------+---------------------------+
; Name                                                             ; Value                     ;
+------------------------------------------------------------------+---------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                        ;
; Mid Wire Use - Fit Attempt 1                                     ; 16                        ;
; Mid Slack - Fit Attempt 1                                        ; 13312                     ;
; Internal Atom Count - Fit Attempt 1                              ; 5286                      ;
; LE/ALM Count - Fit Attempt 1                                     ; 3918                      ;
; LAB Count - Fit Attempt 1                                        ; 750                       ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.460                     ;
; Inputs per LAB - Fit Attempt 1                                   ; 7.013                     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.857                     ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:739;1:11                ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:116;1:596;2:21;3:12;4:5 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:116;1:596;2:20;3:13;4:5 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:710;1:31;2:3;3:6        ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:75;1:659;2:9;3:7        ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:117;1:610;2:16;3:7      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:117;1:608;2:25          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:114;1:611;2:25          ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:114;1:616;2:20          ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:648;1:102               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:732;1:18                ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:630;1:120               ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:709;2:30;3:9;5:1    ;
; LEs in Chains - Fit Attempt 1                                    ; 2262                      ;
; LEs in Long Chains - Fit Attempt 1                               ; 1713                      ;
; LABs with Chains - Fit Attempt 1                                 ; 174                       ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 7                         ;
; Time - Fit Attempt 1                                             ; 3                         ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.094                     ;
+------------------------------------------------------------------+---------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Early Slack - Fit Attempt 1         ; 13996  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 9      ;
; Mid Slack - Fit Attempt 1           ; 14000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 9      ;
; Mid Slack - Fit Attempt 1           ; 14000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 10     ;
; Late Slack - Fit Attempt 1          ; 14000  ;
; Peak Regional Wire - Fit Attempt 1  ; 34.447 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 6      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.609  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Auto Fit Point 8 - Fit Attempt 1    ; f0          ;
; Early Slack - Fit Attempt 1         ; 17431       ;
; Early Wire Use - Fit Attempt 1      ; 11          ;
; Peak Regional Wire - Fit Attempt 1  ; 26          ;
; Mid Slack - Fit Attempt 1           ; 53          ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 11          ;
; Time - Fit Attempt 1                ; 5           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 2.094       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Fri Aug 07 15:17:21 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off proyecto -c proyecto
Info: Selected device EP3C16F484C7 for design "proyecto"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16F484I7 is compatible
    Info: Device EP3C16F484A7 is compatible
    Info: Device EP3C40F484C7 is compatible
    Info: Device EP3C40F484I7 is compatible
    Info: Device EP3C40F484A7 is compatible
    Info: Device EP3C55F484C7 is compatible
    Info: Device EP3C55F484I7 is compatible
    Info: Device EP3C80F484C7 is compatible
    Info: Device EP3C80F484I7 is compatible
    Info: Device EP3C120F484C7 is compatible
    Info: Device EP3C120F484I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 22 pins of 31 total pins
    Info: Pin response_time_test[0] not assigned to an exact location on the device
    Info: Pin response_time_test[1] not assigned to an exact location on the device
    Info: Pin response_time_test[2] not assigned to an exact location on the device
    Info: Pin response_time_test[3] not assigned to an exact location on the device
    Info: Pin response_time_test[4] not assigned to an exact location on the device
    Info: Pin response_time_test[5] not assigned to an exact location on the device
    Info: Pin response_time_test[6] not assigned to an exact location on the device
    Info: Pin response_time_test[7] not assigned to an exact location on the device
    Info: Pin response_time_test[8] not assigned to an exact location on the device
    Info: Pin response_time_test[9] not assigned to an exact location on the device
    Info: Pin response_time_test[10] not assigned to an exact location on the device
    Info: Pin fault_time_test[0] not assigned to an exact location on the device
    Info: Pin fault_time_test[1] not assigned to an exact location on the device
    Info: Pin fault_time_test[2] not assigned to an exact location on the device
    Info: Pin fault_time_test[3] not assigned to an exact location on the device
    Info: Pin fault_time_test[4] not assigned to an exact location on the device
    Info: Pin fault_time_test[5] not assigned to an exact location on the device
    Info: Pin fault_time_test[6] not assigned to an exact location on the device
    Info: Pin fault_time_test[7] not assigned to an exact location on the device
    Info: Pin fault_time_test[8] not assigned to an exact location on the device
    Info: Pin fault_time_test[9] not assigned to an exact location on the device
    Info: Pin fault_time_test[10] not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "rms_instantiation|out_1[0]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[1]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[2]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[3]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[4]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[5]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[6]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[7]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[8]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[9]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[10]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[11]|combout" is a latch
    Warning: Node "rms_instantiation|NXSTATE[0]|combout" is a latch
    Warning: Node "rms_instantiation|NXSTATE[1]|combout" is a latch
    Warning: Node "rms_instantiation|divide[31]|combout" is a latch
    Warning: Node "rms_instantiation|divide[29]|combout" is a latch
    Warning: Node "rms_instantiation|divide[30]|combout" is a latch
    Warning: Node "rms_instantiation|divide[28]|combout" is a latch
    Warning: Node "rms_instantiation|divide[27]|combout" is a latch
    Warning: Node "rms_instantiation|divide[25]|combout" is a latch
    Warning: Node "rms_instantiation|divide[26]|combout" is a latch
    Warning: Node "rms_instantiation|divide[23]|combout" is a latch
    Warning: Node "rms_instantiation|divide[24]|combout" is a latch
    Warning: Node "rms_instantiation|divide[21]|combout" is a latch
    Warning: Node "rms_instantiation|divide[22]|combout" is a latch
    Warning: Node "rms_instantiation|divide[19]|combout" is a latch
    Warning: Node "rms_instantiation|divide[20]|combout" is a latch
    Warning: Node "rms_instantiation|divide[18]|combout" is a latch
    Warning: Node "rms_instantiation|divide[17]|combout" is a latch
    Warning: Node "rms_instantiation|divide[16]|combout" is a latch
    Warning: Node "rms_instantiation|divide[15]|combout" is a latch
    Warning: Node "rms_instantiation|divide[14]|combout" is a latch
    Warning: Node "rms_instantiation|divide[13]|combout" is a latch
    Warning: Node "rms_instantiation|divide[12]|combout" is a latch
    Warning: Node "rms_instantiation|divide[11]|combout" is a latch
    Warning: Node "rms_instantiation|divide[10]|combout" is a latch
    Warning: Node "rms_instantiation|divide[9]|combout" is a latch
    Warning: Node "rms_instantiation|divide[8]|combout" is a latch
    Warning: Node "rms_instantiation|divide[7]|combout" is a latch
    Warning: Node "rms_instantiation|divide[6]|combout" is a latch
    Warning: Node "rms_instantiation|divide[5]|combout" is a latch
    Warning: Node "rms_instantiation|divide[4]|combout" is a latch
    Warning: Node "rms_instantiation|divide[3]|combout" is a latch
    Warning: Node "rms_instantiation|divide[2]|combout" is a latch
    Warning: Node "data_in[0]|combout" is a latch
    Warning: Node "data_in[1]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[0]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[0]|combout" is a latch
    Warning: Node "data_in[2]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[1]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[1]|combout" is a latch
    Warning: Node "data_in[3]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[2]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[2]|combout" is a latch
    Warning: Node "data_in[4]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[3]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[3]|combout" is a latch
    Warning: Node "data_in[5]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[4]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[4]|combout" is a latch
    Warning: Node "data_in[6]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[5]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[5]|combout" is a latch
    Warning: Node "data_in[7]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[6]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[6]|combout" is a latch
    Warning: Node "data_in[8]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[7]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[7]|combout" is a latch
    Warning: Node "data_in[9]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[8]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[8]|combout" is a latch
    Warning: Node "data_in[10]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[9]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[9]|combout" is a latch
    Warning: Node "data_in[11]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[10]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[10]|combout" is a latch
    Warning: Node "data_in[12]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[11]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[11]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[12]|combout" is a latch
    Warning: Node "data_in[13]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[12]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[12]|combout" is a latch
    Warning: Node "rms_instantiation|out_1[13]|combout" is a latch
    Warning: Node "rms_instantiation|out_3[13]|combout" is a latch
    Warning: Node "rms_instantiation|out_2[13]|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
Info: Reading SDC File: 'rms_3.sdc'
Warning: Node: mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX was determined to be a clock but was found without an associated clock assignment.
Warning: Node: overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX was determined to be a clock but was found without an associated clock assignment.
Warning: Node: RMS_3:rms_instantiation|STATE[0] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: signal_select was determined to be a clock but was found without an associated clock assignment.
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From clk (Rise) to clk (Rise) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 2 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
    Info:   20.000          clk
Info: Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RMS_3:rms_instantiation|STATE[0]
        Info: Destination node RMS_3:rms_instantiation|STATE[1]
        Info: Destination node overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX
        Info: Destination node mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX
Info: Automatically promoted node mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mu_emulator:emulador|FREQ_DIV:ready_signal_inst|CLK_OUT_AUX~0
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_OUT_AUX~0
Info: Automatically promoted node RMS_3:rms_instantiation|Mux52~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node data_in[0]~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node RMS_3:rms_instantiation|Mux50~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node RMS_3:rms_instantiation|Mux52~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node RMS_3:rms_instantiation|Mux52~2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node reset~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RMS_3:rms_instantiation|new_sample~0
        Info: Destination node mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~23
        Info: Destination node mu_emulator:emulador|contador_binario:address_counter|count_tmp[0]~24
Info: Pin reset~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 81 registers into blocks of type Embedded multiplier output
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 22 (unused VREF, 2.5V VCCIO, 0 input, 22 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  21 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.841
    Info: -setup
    Info: -npaths 1
Info: Path #1: Setup slack is 17.841 
    Info: ===================================================================
    Info: From Node    : overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_COUNTER[1]
    Info: To Node      : overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_COUNTER[10]
    Info: Launch Clock : clk
    Info: Latch Clock  : clk
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.579      2.579  R        clock network delay
    Info:      2.811      0.232     uTco  overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_COUNTER[1]
    Info:      2.811      0.000 FF  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[1]|q
    Info:      3.064      0.253 FF    IC  overcurrent_inst|timer_clock|CLK_COUNTER[1]~24|dataa
    Info:      3.562      0.498 FR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[1]~24|cout
    Info:      3.562      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[2]~26|cin
    Info:      3.628      0.066 RF  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[2]~26|cout
    Info:      3.628      0.000 FF    IC  overcurrent_inst|timer_clock|CLK_COUNTER[3]~28|cin
    Info:      3.694      0.066 FR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[3]~28|cout
    Info:      3.694      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[4]~30|cin
    Info:      3.760      0.066 RF  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[4]~30|cout
    Info:      3.760      0.000 FF    IC  overcurrent_inst|timer_clock|CLK_COUNTER[5]~32|cin
    Info:      3.826      0.066 FR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[5]~32|cout
    Info:      3.826      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[6]~34|cin
    Info:      3.892      0.066 RF  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[6]~34|cout
    Info:      3.892      0.000 FF    IC  overcurrent_inst|timer_clock|CLK_COUNTER[7]~36|cin
    Info:      3.958      0.066 FR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[7]~36|cout
    Info:      3.958      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[8]~38|cin
    Info:      4.024      0.066 RF  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[8]~38|cout
    Info:      4.024      0.000 FF    IC  overcurrent_inst|timer_clock|CLK_COUNTER[9]~40|cin
    Info:      4.090      0.066 FR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[9]~40|cout
    Info:      4.090      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[10]~42|cin
    Info:      4.626      0.536 RR  CELL  overcurrent_inst|timer_clock|CLK_COUNTER[10]~42|combout
    Info:      4.626      0.000 RR    IC  overcurrent_inst|timer_clock|CLK_COUNTER[10]|d
    Info:      4.713      0.087 RR  CELL  overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_COUNTER[10]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.000     20.000           latch edge time
    Info:     22.536      2.536  R        clock network delay
    Info:     22.554      0.018     uTsu  overcurrent_selector:overcurrent_inst|FREQ_DIV:timer_clock|CLK_COUNTER[10]
    Info: 
    Info: Data Arrival Time  :     4.713
    Info: Data Required Time :    22.554
    Info: Slack              :    17.841 
    Info: ===================================================================
    Info: 
Info: Fitter routing operations beginning
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 25% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 101 warnings
    Info: Peak virtual memory: 330 megabytes
    Info: Processing ended: Fri Aug 07 15:17:58 2020
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:33


