══════════════════════════════════════
        СБРОС И ИНИЦИАЛИЗАЦИЯ
══════════════════════════════════════
 При инициализации или сбросе  процес-
сора регистры имеют значения,представ-
ленные  в  таблице.80386  начнет затем
выполнение команд вблизи вершины физи-
ческой памяти,в ячейке FFFFFFF0h.Когда
первая команда межсегментного перехода
или  CALL   выполнена,адресные   линии
А20-31  "опускаются"  вниз  физической
памяти,и 80386 будет выполнять  коман-
ды только  в нижнем  мегабайте памяти.
Это  дает  возможность  системотехнику
использовать ПЗУ в вершине  физической
памяти для инициализации системы и по-
заботиться о СБРОСАХ.
 Подача высокого уровня на вывод СБРОС
как минимум 78 тактов сбрасывает 80386.
СБРОС  вынуждает  80386  закончить все
выполнение  и  действие  с  локальными
шинами.Пока действует СБРОС,не  проис-
ходит выполнение команд или действия с
шинами.Между 350 и 450 тактовыми пери-
одами,когда СБРОС становится  недейст-
вующим,80386 начнет выполнять  команды
в физической вершине памяти.
СНОСКИ:
1.Регистр EFLAGS.Старшие 14бит EFLAGS
 неопределены.VM(бит 17) и RF(бит 16)
 равны нулю,как и все другие опреде-
 ленные биты.
2.CRО(Слово  Состояния  Машины).Все из
 определенных полей  в CRO  равны 0(PG
 бит31,TS  бит3,EM  бит2,MP  бит1 и PE
 бит0),кроме  ET  бит4(тип  расширения
 процессора).ET  бит   устанавливается
 во  время  СБРОСА  согласно  типу со-
 процессора в системе.Если сопроцессор
 типа  80387,значит  бит  будет 1;если
 сопроцессор 80287  или    сопроцессор
 вообще  отсутствует,ET  будет   0.Все
 другие биты неопределены.
3.Регистр сегмента кода(CS)будет иметь
 свой  базовый   адрес   установленным
 FFF00000h и предел 0FFFFh.Все неопре-
 деленные  биты  зарезервированы   для
 INTEL и не должны использоваться.
