Classic Timing Analyzer report for floating_point_Divider
Tue Nov 07 12:19:13 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From     ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.303 ns                         ; St       ; RegF1[1] ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.919 ns                         ; RegF2[6] ; V        ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.524 ns                        ; E1[1]    ; RegE1[1] ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 269.11 MHz ( period = 3.716 ns ) ; RegF1[0] ; RegF1[1] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;          ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From      ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegF1[0]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.532 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 269.69 MHz ( period = 3.708 ns )                    ; RegF1[1]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.524 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; RegF1[2]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 274.12 MHz ( period = 3.648 ns )                    ; RegF1[4]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.464 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 275.56 MHz ( period = 3.629 ns )                    ; RegF1[3]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.445 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 279.41 MHz ( period = 3.579 ns )                    ; RegF1[5]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.395 ns                ;
; N/A                                     ; 290.61 MHz ( period = 3.441 ns )                    ; RegF1[0]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 291.29 MHz ( period = 3.433 ns )                    ; RegF1[1]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.250 ns                ;
; N/A                                     ; 293.60 MHz ( period = 3.406 ns )                    ; RegF1[0]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.223 ns                ;
; N/A                                     ; 294.29 MHz ( period = 3.398 ns )                    ; RegF1[1]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.215 ns                ;
; N/A                                     ; 294.81 MHz ( period = 3.392 ns )                    ; RegF1[2]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 296.47 MHz ( period = 3.373 ns )                    ; RegF1[4]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.190 ns                ;
; N/A                                     ; 296.65 MHz ( period = 3.371 ns )                    ; RegF1[0]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.188 ns                ;
; N/A                                     ; 297.35 MHz ( period = 3.363 ns )                    ; RegF1[1]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.89 MHz ( period = 3.357 ns )                    ; RegF1[2]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 298.15 MHz ( period = 3.354 ns )                    ; RegF1[3]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 298.42 MHz ( period = 3.351 ns )                    ; RegF1[6]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.167 ns                ;
; N/A                                     ; 299.58 MHz ( period = 3.338 ns )                    ; RegF1[4]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.155 ns                ;
; N/A                                     ; 299.76 MHz ( period = 3.336 ns )                    ; RegF1[0]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.153 ns                ;
; N/A                                     ; 300.48 MHz ( period = 3.328 ns )                    ; RegF1[1]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 301.02 MHz ( period = 3.322 ns )                    ; RegF1[2]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 301.30 MHz ( period = 3.319 ns )                    ; RegF1[3]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 302.66 MHz ( period = 3.304 ns )                    ; RegF1[5]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.121 ns                ;
; N/A                                     ; 302.76 MHz ( period = 3.303 ns )                    ; RegF1[4]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 302.94 MHz ( period = 3.301 ns )                    ; RegF1[0]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.118 ns                ;
; N/A                                     ; 303.67 MHz ( period = 3.293 ns )                    ; RegF1[1]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 304.23 MHz ( period = 3.287 ns )                    ; RegF1[2]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 304.51 MHz ( period = 3.284 ns )                    ; RegF1[3]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 305.90 MHz ( period = 3.269 ns )                    ; RegF1[5]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.086 ns                ;
; N/A                                     ; 306.00 MHz ( period = 3.268 ns )                    ; RegF1[4]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 306.18 MHz ( period = 3.266 ns )                    ; RegF1[0]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 306.94 MHz ( period = 3.258 ns )                    ; RegF1[1]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; RegF1[2]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.60 MHz ( period = 3.251 ns )                    ; RegF1[7]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 307.79 MHz ( period = 3.249 ns )                    ; RegF1[3]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.066 ns                ;
; N/A                                     ; 309.21 MHz ( period = 3.234 ns )                    ; RegF1[5]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 3.051 ns                ;
; N/A                                     ; 309.31 MHz ( period = 3.233 ns )                    ; RegF1[4]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 310.85 MHz ( period = 3.217 ns )                    ; RegF1[2]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 3.034 ns                ;
; N/A                                     ; 311.14 MHz ( period = 3.214 ns )                    ; RegF1[3]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 312.60 MHz ( period = 3.199 ns )                    ; RegF1[5]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegF1[4]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 3.015 ns                ;
; N/A                                     ; 314.56 MHz ( period = 3.179 ns )                    ; RegF1[3]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.996 ns                ;
; N/A                                     ; 316.06 MHz ( period = 3.164 ns )                    ; RegF1[5]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 319.59 MHz ( period = 3.129 ns )                    ; RegF1[5]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 324.78 MHz ( period = 3.079 ns )                    ; RegF2[7]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 325.10 MHz ( period = 3.076 ns )                    ; RegF1[6]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.893 ns                ;
; N/A                                     ; 328.84 MHz ( period = 3.041 ns )                    ; RegF1[6]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; RegF2[6]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 332.67 MHz ( period = 3.006 ns )                    ; RegF1[6]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 334.11 MHz ( period = 2.993 ns )                    ; RegF1[0]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.810 ns                ;
; N/A                                     ; 335.01 MHz ( period = 2.985 ns )                    ; RegF1[1]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.802 ns                ;
; N/A                                     ; 336.02 MHz ( period = 2.976 ns )                    ; RegF1[7]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 336.59 MHz ( period = 2.971 ns )                    ; RegF1[6]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 339.67 MHz ( period = 2.944 ns )                    ; RegF1[2]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.761 ns                ;
; N/A                                     ; 340.02 MHz ( period = 2.941 ns )                    ; RegF1[7]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 340.60 MHz ( period = 2.936 ns )                    ; RegF1[6]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.753 ns                ;
; N/A                                     ; 340.95 MHz ( period = 2.933 ns )                    ; RegF1[0]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.749 ns                ;
; N/A                                     ; 340.95 MHz ( period = 2.933 ns )                    ; RegF1[0]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.749 ns                ;
; N/A                                     ; 341.88 MHz ( period = 2.925 ns )                    ; RegF1[4]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.742 ns                ;
; N/A                                     ; 341.88 MHz ( period = 2.925 ns )                    ; RegF1[1]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 341.88 MHz ( period = 2.925 ns )                    ; RegF1[1]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 344.12 MHz ( period = 2.906 ns )                    ; RegF1[3]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.723 ns                ;
; N/A                                     ; 344.12 MHz ( period = 2.906 ns )                    ; RegF1[7]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.722 ns                ;
; N/A                                     ; 344.71 MHz ( period = 2.901 ns )                    ; RegF1[6]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.718 ns                ;
; N/A                                     ; 346.74 MHz ( period = 2.884 ns )                    ; RegF1[2]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 346.74 MHz ( period = 2.884 ns )                    ; RegF1[2]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 348.31 MHz ( period = 2.871 ns )                    ; RegF1[7]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.687 ns                ;
; N/A                                     ; 349.04 MHz ( period = 2.865 ns )                    ; RegF1[4]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.681 ns                ;
; N/A                                     ; 349.04 MHz ( period = 2.865 ns )                    ; RegF1[4]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.681 ns                ;
; N/A                                     ; 350.14 MHz ( period = 2.856 ns )                    ; RegF1[5]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; 351.37 MHz ( period = 2.846 ns )                    ; RegF1[3]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.662 ns                ;
; N/A                                     ; 351.37 MHz ( period = 2.846 ns )                    ; RegF1[3]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.662 ns                ;
; N/A                                     ; 352.61 MHz ( period = 2.836 ns )                    ; RegF1[7]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.652 ns                ;
; N/A                                     ; 356.63 MHz ( period = 2.804 ns )                    ; RegF2[7]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.620 ns                ;
; N/A                                     ; 357.02 MHz ( period = 2.801 ns )                    ; RegF1[7]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.617 ns                ;
; N/A                                     ; 357.65 MHz ( period = 2.796 ns )                    ; RegF1[5]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; 357.65 MHz ( period = 2.796 ns )                    ; RegF1[5]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.612 ns                ;
; N/A                                     ; 361.14 MHz ( period = 2.769 ns )                    ; RegF2[7]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.585 ns                ;
; N/A                                     ; 365.76 MHz ( period = 2.734 ns )                    ; RegF2[7]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.550 ns                ;
; N/A                                     ; 370.51 MHz ( period = 2.699 ns )                    ; RegF2[7]  ; RegE1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.515 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 371.61 MHz ( period = 2.691 ns )                    ; RegF2[0]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.506 ns                ;
; N/A                                     ; 375.38 MHz ( period = 2.664 ns )                    ; RegF2[7]  ; RegE1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.480 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 376.51 MHz ( period = 2.656 ns )                    ; RegF2[1]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.471 ns                ;
; N/A                                     ; 377.64 MHz ( period = 2.648 ns )                    ; RegF1[0]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.465 ns                ;
; N/A                                     ; 378.79 MHz ( period = 2.640 ns )                    ; RegF1[1]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.457 ns                ;
; N/A                                     ; 380.37 MHz ( period = 2.629 ns )                    ; RegF2[7]  ; RegE1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.445 ns                ;
; N/A                                     ; 380.52 MHz ( period = 2.628 ns )                    ; RegF1[6]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.445 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 381.53 MHz ( period = 2.621 ns )                    ; RegF2[2]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.436 ns                ;
; N/A                                     ; 384.76 MHz ( period = 2.599 ns )                    ; RegF1[2]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.416 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 386.70 MHz ( period = 2.586 ns )                    ; RegF2[3]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.401 ns                ;
; N/A                                     ; 387.60 MHz ( period = 2.580 ns )                    ; RegF1[4]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.397 ns                ;
; N/A                                     ; 389.41 MHz ( period = 2.568 ns )                    ; RegF1[6]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.384 ns                ;
; N/A                                     ; 389.41 MHz ( period = 2.568 ns )                    ; RegF1[6]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.384 ns                ;
; N/A                                     ; 390.47 MHz ( period = 2.561 ns )                    ; RegF1[3]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.378 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 392.00 MHz ( period = 2.551 ns )                    ; RegF2[4]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.366 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 393.55 MHz ( period = 2.541 ns )                    ; state.000 ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 395.57 MHz ( period = 2.528 ns )                    ; RegF1[7]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.344 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 397.46 MHz ( period = 2.516 ns )                    ; RegF2[5]  ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.331 ns                ;
; N/A                                     ; 398.25 MHz ( period = 2.511 ns )                    ; RegF1[5]  ; state.001          ; CLK        ; CLK      ; None                        ; None                      ; 2.328 ns                ;
; N/A                                     ; 405.19 MHz ( period = 2.468 ns )                    ; RegF1[7]  ; RegF1[0]           ; CLK        ; CLK      ; None                        ; None                      ; 2.283 ns                ;
; N/A                                     ; 405.19 MHz ( period = 2.468 ns )                    ; RegF1[7]  ; RegF1[0]~DUPLICATE ; CLK        ; CLK      ; None                        ; None                      ; 2.283 ns                ;
; N/A                                     ; 413.91 MHz ( period = 2.416 ns )                    ; RegF2[0]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.232 ns                ;
; N/A                                     ; 414.77 MHz ( period = 2.411 ns )                    ; RegF2[6]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.227 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[6]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[2]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 417.36 MHz ( period = 2.396 ns )                    ; state.001 ; RegF1[1]           ; CLK        ; CLK      ; None                        ; None                      ; 2.211 ns                ;
; N/A                                     ; 419.99 MHz ( period = 2.381 ns )                    ; RegF2[0]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.197 ns                ;
; N/A                                     ; 419.99 MHz ( period = 2.381 ns )                    ; RegF2[1]  ; RegE1[5]           ; CLK        ; CLK      ; None                        ; None                      ; 2.197 ns                ;
; N/A                                     ; 420.88 MHz ( period = 2.376 ns )                    ; RegF2[6]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.192 ns                ;
; N/A                                     ; 424.45 MHz ( period = 2.356 ns )                    ; RegF2[7]  ; RegF1[7]           ; CLK        ; CLK      ; None                        ; None                      ; 2.172 ns                ;
; N/A                                     ; 426.26 MHz ( period = 2.346 ns )                    ; RegF2[0]  ; RegE1[3]           ; CLK        ; CLK      ; None                        ; None                      ; 2.162 ns                ;
; N/A                                     ; 426.26 MHz ( period = 2.346 ns )                    ; RegF2[1]  ; RegE1[4]           ; CLK        ; CLK      ; None                        ; None                      ; 2.162 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;                    ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+-------+--------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                 ; To Clock ;
+-------+--------------+------------+-------+--------------------+----------+
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[5]           ; CLK      ;
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[6]           ; CLK      ;
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[4]           ; CLK      ;
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[3]           ; CLK      ;
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[2]           ; CLK      ;
; N/A   ; None         ; 5.303 ns   ; St    ; RegF1[1]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[0]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[1]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[2]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[3]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[4]           ; CLK      ;
; N/A   ; None         ; 4.901 ns   ; St    ; RegE1[5]           ; CLK      ;
; N/A   ; None         ; 4.545 ns   ; St    ; RegE2[0]           ; CLK      ;
; N/A   ; None         ; 4.369 ns   ; St    ; RegF1[0]           ; CLK      ;
; N/A   ; None         ; 4.369 ns   ; St    ; RegF1[0]~DUPLICATE ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[7]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[6]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[5]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[4]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[3]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[2]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[1]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegF2[0]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegE2[1]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegE2[2]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegE2[3]           ; CLK      ;
; N/A   ; None         ; 4.270 ns   ; St    ; RegE2[4]           ; CLK      ;
; N/A   ; None         ; 4.235 ns   ; St    ; state.001          ; CLK      ;
; N/A   ; None         ; 3.926 ns   ; St    ; RegF1[7]           ; CLK      ;
; N/A   ; None         ; 3.428 ns   ; F2[3] ; RegF2[3]           ; CLK      ;
; N/A   ; None         ; 3.355 ns   ; F1[5] ; RegF1[5]           ; CLK      ;
; N/A   ; None         ; 3.347 ns   ; F1[7] ; RegF1[7]           ; CLK      ;
; N/A   ; None         ; 3.331 ns   ; E2[1] ; RegE2[1]           ; CLK      ;
; N/A   ; None         ; 3.317 ns   ; F2[1] ; RegF2[1]           ; CLK      ;
; N/A   ; None         ; 3.291 ns   ; St    ; state.100          ; CLK      ;
; N/A   ; None         ; 3.197 ns   ; F1[4] ; RegF1[4]           ; CLK      ;
; N/A   ; None         ; 3.193 ns   ; E1[4] ; RegE1[4]           ; CLK      ;
; N/A   ; None         ; 3.192 ns   ; E1[4] ; RegE1[5]           ; CLK      ;
; N/A   ; None         ; 3.177 ns   ; E2[0] ; RegE2[0]           ; CLK      ;
; N/A   ; None         ; 3.151 ns   ; E1[0] ; RegE1[0]           ; CLK      ;
; N/A   ; None         ; 3.139 ns   ; E1[3] ; RegE1[3]           ; CLK      ;
; N/A   ; None         ; 3.125 ns   ; E2[3] ; RegE2[3]           ; CLK      ;
; N/A   ; None         ; 3.083 ns   ; St    ; state.000          ; CLK      ;
; N/A   ; None         ; 3.067 ns   ; F1[0] ; RegF1[0]           ; CLK      ;
; N/A   ; None         ; 3.066 ns   ; F1[0] ; RegF1[0]~DUPLICATE ; CLK      ;
; N/A   ; None         ; 3.055 ns   ; F2[4] ; RegF2[4]           ; CLK      ;
; N/A   ; None         ; 3.051 ns   ; F1[2] ; RegF1[2]           ; CLK      ;
; N/A   ; None         ; 3.020 ns   ; E1[2] ; RegE1[2]           ; CLK      ;
; N/A   ; None         ; 2.999 ns   ; F2[6] ; RegF2[6]           ; CLK      ;
; N/A   ; None         ; 2.993 ns   ; F1[1] ; RegF1[1]           ; CLK      ;
; N/A   ; None         ; 2.988 ns   ; E2[4] ; RegE2[4]           ; CLK      ;
; N/A   ; None         ; 2.980 ns   ; E2[2] ; RegE2[2]           ; CLK      ;
; N/A   ; None         ; 2.980 ns   ; F2[0] ; RegF2[0]           ; CLK      ;
; N/A   ; None         ; 2.952 ns   ; F1[6] ; RegF1[6]           ; CLK      ;
; N/A   ; None         ; 2.922 ns   ; F2[7] ; RegF2[7]           ; CLK      ;
; N/A   ; None         ; 2.911 ns   ; F1[3] ; RegF1[3]           ; CLK      ;
; N/A   ; None         ; 2.836 ns   ; F2[2] ; RegF2[2]           ; CLK      ;
; N/A   ; None         ; 2.819 ns   ; F2[5] ; RegF2[5]           ; CLK      ;
; N/A   ; None         ; 2.763 ns   ; E1[1] ; RegE1[1]           ; CLK      ;
+-------+--------------+------------+-------+--------------------+----------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+--------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To      ; From Clock ;
+-------+--------------+------------+--------------------+---------+------------+
; N/A   ; None         ; 6.919 ns   ; RegF2[6]           ; V       ; CLK        ;
; N/A   ; None         ; 6.903 ns   ; RegE1[4]           ; V       ; CLK        ;
; N/A   ; None         ; 6.796 ns   ; RegE1[5]           ; V       ; CLK        ;
; N/A   ; None         ; 6.535 ns   ; RegF2[7]           ; V       ; CLK        ;
; N/A   ; None         ; 6.456 ns   ; state.100          ; V       ; CLK        ;
; N/A   ; None         ; 6.313 ns   ; RegE1[2]           ; Eout[2] ; CLK        ;
; N/A   ; None         ; 6.255 ns   ; state.100          ; Done    ; CLK        ;
; N/A   ; None         ; 6.229 ns   ; RegE1[0]           ; Eout[0] ; CLK        ;
; N/A   ; None         ; 6.223 ns   ; RegF1[5]           ; Fout[5] ; CLK        ;
; N/A   ; None         ; 6.221 ns   ; RegE1[1]           ; Eout[1] ; CLK        ;
; N/A   ; None         ; 6.219 ns   ; RegF1[2]           ; Fout[2] ; CLK        ;
; N/A   ; None         ; 6.215 ns   ; RegF1[1]           ; Fout[1] ; CLK        ;
; N/A   ; None         ; 6.162 ns   ; RegF1[3]           ; Fout[3] ; CLK        ;
; N/A   ; None         ; 6.149 ns   ; RegF1[4]           ; Fout[4] ; CLK        ;
; N/A   ; None         ; 6.108 ns   ; RegF1[0]~DUPLICATE ; Fout[0] ; CLK        ;
; N/A   ; None         ; 6.042 ns   ; RegF1[7]           ; Fout[7] ; CLK        ;
; N/A   ; None         ; 6.025 ns   ; RegF1[6]           ; Fout[6] ; CLK        ;
; N/A   ; None         ; 6.000 ns   ; RegE1[3]           ; Eout[3] ; CLK        ;
; N/A   ; None         ; 5.966 ns   ; RegE1[4]           ; Eout[4] ; CLK        ;
+-------+--------------+------------+--------------------+---------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+-------+--------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                 ; To Clock ;
+---------------+-------------+-----------+-------+--------------------+----------+
; N/A           ; None        ; -2.524 ns ; E1[1] ; RegE1[1]           ; CLK      ;
; N/A           ; None        ; -2.580 ns ; F2[5] ; RegF2[5]           ; CLK      ;
; N/A           ; None        ; -2.597 ns ; F2[2] ; RegF2[2]           ; CLK      ;
; N/A           ; None        ; -2.672 ns ; F1[3] ; RegF1[3]           ; CLK      ;
; N/A           ; None        ; -2.683 ns ; F2[7] ; RegF2[7]           ; CLK      ;
; N/A           ; None        ; -2.713 ns ; F1[6] ; RegF1[6]           ; CLK      ;
; N/A           ; None        ; -2.741 ns ; E2[2] ; RegE2[2]           ; CLK      ;
; N/A           ; None        ; -2.741 ns ; F2[0] ; RegF2[0]           ; CLK      ;
; N/A           ; None        ; -2.749 ns ; E2[4] ; RegE2[4]           ; CLK      ;
; N/A           ; None        ; -2.754 ns ; F1[1] ; RegF1[1]           ; CLK      ;
; N/A           ; None        ; -2.760 ns ; F2[6] ; RegF2[6]           ; CLK      ;
; N/A           ; None        ; -2.781 ns ; E1[2] ; RegE1[2]           ; CLK      ;
; N/A           ; None        ; -2.812 ns ; F1[2] ; RegF1[2]           ; CLK      ;
; N/A           ; None        ; -2.816 ns ; F2[4] ; RegF2[4]           ; CLK      ;
; N/A           ; None        ; -2.827 ns ; F1[0] ; RegF1[0]~DUPLICATE ; CLK      ;
; N/A           ; None        ; -2.828 ns ; F1[0] ; RegF1[0]           ; CLK      ;
; N/A           ; None        ; -2.844 ns ; St    ; state.000          ; CLK      ;
; N/A           ; None        ; -2.886 ns ; E2[3] ; RegE2[3]           ; CLK      ;
; N/A           ; None        ; -2.900 ns ; E1[3] ; RegE1[3]           ; CLK      ;
; N/A           ; None        ; -2.912 ns ; E1[0] ; RegE1[0]           ; CLK      ;
; N/A           ; None        ; -2.938 ns ; E2[0] ; RegE2[0]           ; CLK      ;
; N/A           ; None        ; -2.953 ns ; E1[4] ; RegE1[5]           ; CLK      ;
; N/A           ; None        ; -2.954 ns ; E1[4] ; RegE1[4]           ; CLK      ;
; N/A           ; None        ; -2.958 ns ; F1[4] ; RegF1[4]           ; CLK      ;
; N/A           ; None        ; -3.052 ns ; St    ; state.100          ; CLK      ;
; N/A           ; None        ; -3.078 ns ; F2[1] ; RegF2[1]           ; CLK      ;
; N/A           ; None        ; -3.092 ns ; E2[1] ; RegE2[1]           ; CLK      ;
; N/A           ; None        ; -3.108 ns ; F1[7] ; RegF1[7]           ; CLK      ;
; N/A           ; None        ; -3.116 ns ; F1[5] ; RegF1[5]           ; CLK      ;
; N/A           ; None        ; -3.189 ns ; F2[3] ; RegF2[3]           ; CLK      ;
; N/A           ; None        ; -3.687 ns ; St    ; RegF1[7]           ; CLK      ;
; N/A           ; None        ; -3.996 ns ; St    ; state.001          ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[7]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[6]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[5]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[4]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[3]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[2]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[1]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegF2[0]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegE2[1]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegE2[2]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegE2[3]           ; CLK      ;
; N/A           ; None        ; -4.031 ns ; St    ; RegE2[4]           ; CLK      ;
; N/A           ; None        ; -4.130 ns ; St    ; RegF1[0]           ; CLK      ;
; N/A           ; None        ; -4.130 ns ; St    ; RegF1[0]~DUPLICATE ; CLK      ;
; N/A           ; None        ; -4.306 ns ; St    ; RegE2[0]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[0]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[1]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[2]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[3]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[4]           ; CLK      ;
; N/A           ; None        ; -4.662 ns ; St    ; RegE1[5]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[5]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[6]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[4]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[3]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[2]           ; CLK      ;
; N/A           ; None        ; -5.064 ns ; St    ; RegF1[1]           ; CLK      ;
+---------------+-------------+-----------+-------+--------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Tue Nov 07 12:19:12 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off floating_point_Divider -c floating_point_Divider --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 269.11 MHz between source register "RegF1[0]" and destination register "RegF1[5]" (period= 3.716 ns)
    Info: + Longest register to register delay is 3.532 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y13_N17; Fanout = 4; REG Node = 'RegF1[0]'
        Info: 2: + IC(0.215 ns) + CELL(0.309 ns) = 0.524 ns; Loc. = LCCOMB_X25_Y13_N0; Fanout = 2; COMB Node = 'Add0~2'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 0.559 ns; Loc. = LCCOMB_X25_Y13_N2; Fanout = 2; COMB Node = 'Add0~6'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 0.594 ns; Loc. = LCCOMB_X25_Y13_N4; Fanout = 2; COMB Node = 'Add0~10'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 0.629 ns; Loc. = LCCOMB_X25_Y13_N6; Fanout = 2; COMB Node = 'Add0~14'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 0.664 ns; Loc. = LCCOMB_X25_Y13_N8; Fanout = 2; COMB Node = 'Add0~18'
        Info: 7: + IC(0.000 ns) + CELL(0.125 ns) = 0.789 ns; Loc. = LCCOMB_X25_Y13_N10; Fanout = 1; COMB Node = 'Add0~21'
        Info: 8: + IC(0.561 ns) + CELL(0.309 ns) = 1.659 ns; Loc. = LCCOMB_X26_Y13_N12; Fanout = 1; COMB Node = 'Add1~26'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 1.783 ns; Loc. = LCCOMB_X26_Y13_N14; Fanout = 1; COMB Node = 'Add1~30'
        Info: 10: + IC(0.000 ns) + CELL(0.125 ns) = 1.908 ns; Loc. = LCCOMB_X26_Y13_N16; Fanout = 17; COMB Node = 'Add1~33'
        Info: 11: + IC(0.349 ns) + CELL(0.053 ns) = 2.310 ns; Loc. = LCCOMB_X27_Y13_N6; Fanout = 7; COMB Node = 'RegF1[5]~2'
        Info: 12: + IC(0.476 ns) + CELL(0.746 ns) = 3.532 ns; Loc. = LCFF_X25_Y13_N25; Fanout = 6; REG Node = 'RegF1[5]'
        Info: Total cell delay = 1.931 ns ( 54.67 % )
        Info: Total interconnect delay = 1.601 ns ( 45.33 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.490 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 31; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.675 ns) + CELL(0.618 ns) = 2.490 ns; Loc. = LCFF_X25_Y13_N25; Fanout = 6; REG Node = 'RegF1[5]'
            Info: Total cell delay = 1.472 ns ( 59.12 % )
            Info: Total interconnect delay = 1.018 ns ( 40.88 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.490 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 31; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.675 ns) + CELL(0.618 ns) = 2.490 ns; Loc. = LCFF_X25_Y13_N17; Fanout = 4; REG Node = 'RegF1[0]'
            Info: Total cell delay = 1.472 ns ( 59.12 % )
            Info: Total interconnect delay = 1.018 ns ( 40.88 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "RegF1[5]" (data pin = "St", clock pin = "CLK") is 5.303 ns
    Info: + Longest pin to register delay is 7.703 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_N22; Fanout = 3; PIN Node = 'St'
        Info: 2: + IC(4.466 ns) + CELL(0.366 ns) = 5.696 ns; Loc. = LCCOMB_X26_Y13_N18; Fanout = 18; COMB Node = 'Load~0'
        Info: 3: + IC(0.557 ns) + CELL(0.228 ns) = 6.481 ns; Loc. = LCCOMB_X27_Y13_N6; Fanout = 7; COMB Node = 'RegF1[5]~2'
        Info: 4: + IC(0.476 ns) + CELL(0.746 ns) = 7.703 ns; Loc. = LCFF_X25_Y13_N25; Fanout = 6; REG Node = 'RegF1[5]'
        Info: Total cell delay = 2.204 ns ( 28.61 % )
        Info: Total interconnect delay = 5.499 ns ( 71.39 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.490 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 31; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.675 ns) + CELL(0.618 ns) = 2.490 ns; Loc. = LCFF_X25_Y13_N25; Fanout = 6; REG Node = 'RegF1[5]'
        Info: Total cell delay = 1.472 ns ( 59.12 % )
        Info: Total interconnect delay = 1.018 ns ( 40.88 % )
Info: tco from clock "CLK" to destination pin "V" through register "RegF2[6]" is 6.919 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.491 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 31; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X26_Y13_N19; Fanout = 3; REG Node = 'RegF2[6]'
        Info: Total cell delay = 1.472 ns ( 59.09 % )
        Info: Total interconnect delay = 1.019 ns ( 40.91 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.334 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y13_N19; Fanout = 3; REG Node = 'RegF2[6]'
        Info: 2: + IC(0.687 ns) + CELL(0.228 ns) = 0.915 ns; Loc. = LCCOMB_X27_Y13_N4; Fanout = 1; COMB Node = 'V~0'
        Info: 3: + IC(1.383 ns) + CELL(2.036 ns) = 4.334 ns; Loc. = PIN_V9; Fanout = 0; PIN Node = 'V'
        Info: Total cell delay = 2.264 ns ( 52.24 % )
        Info: Total interconnect delay = 2.070 ns ( 47.76 % )
Info: th for register "RegE1[1]" (data pin = "E1[1]", clock pin = "CLK") is -2.524 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.491 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 31; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X27_Y13_N21; Fanout = 3; REG Node = 'RegE1[1]'
        Info: Total cell delay = 1.472 ns ( 59.09 % )
        Info: Total interconnect delay = 1.019 ns ( 40.91 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.164 ns
        Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_K1; Fanout = 1; PIN Node = 'E1[1]'
        Info: 2: + IC(4.035 ns) + CELL(0.309 ns) = 5.164 ns; Loc. = LCFF_X27_Y13_N21; Fanout = 3; REG Node = 'RegE1[1]'
        Info: Total cell delay = 1.129 ns ( 21.86 % )
        Info: Total interconnect delay = 4.035 ns ( 78.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 228 megabytes
    Info: Processing ended: Tue Nov 07 12:19:13 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


