{
  "design": {
    "design_info": {
      "boundary_crc": "0x156E4FFD156E4FFD",
      "device": "xc7a100tcsg324-1",
      "name": "full_add_1B",
      "synth_flow_mode": "Hierarchical",
      "tool_version": "2019.1",
      "validated": "true"
    },
    "design_tree": {
      "xup_and2_1": "",
      "xup_and2_2": "",
      "xup_or3_0": "",
      "xup_xor2_0": "",
      "xup_xor2_1": "",
      "xup_and2_0": ""
    },
    "ports": {
      "A": {
        "direction": "I"
      },
      "B": {
        "direction": "I"
      },
      "CIN": {
        "direction": "I"
      },
      "S": {
        "direction": "O"
      },
      "COUT": {
        "direction": "O"
      }
    },
    "components": {
      "xup_and2_1": {
        "vlnv": "xilinx.com:xup:xup_and2:1.0",
        "xci_name": "full_add_1B_xup_and2_1_1"
      },
      "xup_and2_2": {
        "vlnv": "xilinx.com:xup:xup_and2:1.0",
        "xci_name": "full_add_1B_xup_and2_2_1"
      },
      "xup_or3_0": {
        "vlnv": "xilinx.com:xup:xup_or3:1.0",
        "xci_name": "full_add_1B_xup_or3_0_1"
      },
      "xup_xor2_0": {
        "vlnv": "xilinx.com:xup:xup_xor2:1.0",
        "xci_name": "full_add_1B_xup_xor2_0_1"
      },
      "xup_xor2_1": {
        "vlnv": "xilinx.com:xup:xup_xor2:1.0",
        "xci_name": "full_add_1B_xup_xor2_1_1"
      },
      "xup_and2_0": {
        "vlnv": "xilinx.com:xup:xup_and2:1.0",
        "xci_name": "full_add_1B_xup_and2_0_2"
      }
    },
    "nets": {
      "xup_and2_2_y": {
        "ports": [
          "xup_and2_2/y",
          "xup_or3_0/b"
        ]
      },
      "xup_and2_1_y": {
        "ports": [
          "xup_and2_1/y",
          "xup_or3_0/a"
        ]
      },
      "xup_xor2_1_y": {
        "ports": [
          "xup_xor2_1/y",
          "xup_xor2_0/a"
        ]
      },
      "xup_or3_0_y": {
        "ports": [
          "xup_or3_0/y",
          "COUT"
        ]
      },
      "xup_xor2_0_y": {
        "ports": [
          "xup_xor2_0/y",
          "S"
        ]
      },
      "A_1": {
        "ports": [
          "A",
          "xup_xor2_1/a",
          "xup_and2_2/a",
          "xup_and2_0/a"
        ]
      },
      "B_1": {
        "ports": [
          "B",
          "xup_xor2_1/b",
          "xup_and2_1/b",
          "xup_and2_0/b"
        ]
      },
      "CIN_1": {
        "ports": [
          "CIN",
          "xup_xor2_0/b",
          "xup_and2_1/a",
          "xup_and2_2/b"
        ]
      },
      "xup_and2_0_y": {
        "ports": [
          "xup_and2_0/y",
          "xup_or3_0/c"
        ]
      }
    }
  }
}