TimeQuest Timing Analyzer report for Camera_Init
Tue Dec 11 16:15:05 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Camera_Init                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.24 MHz ; 116.24 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.603 ; -818.951           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.136 ; -29.990               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.105 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -203.460                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                            ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -7.603 ; ind_reg[1] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.082     ; 8.519      ;
; -7.503 ; ind_reg[3] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.513     ; 7.988      ;
; -7.434 ; ind_reg[2] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.351      ;
; -7.327 ; ind_reg[5] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.244      ;
; -7.292 ; ind_reg[0] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.209      ;
; -7.280 ; ind_reg[1] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.197      ;
; -7.280 ; ind_reg[1] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.197      ;
; -7.280 ; ind_reg[1] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 8.197      ;
; -7.199 ; ind_reg[4] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.513     ; 7.684      ;
; -7.180 ; ind_reg[3] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.666      ;
; -7.180 ; ind_reg[3] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.666      ;
; -7.180 ; ind_reg[3] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.666      ;
; -7.153 ; ind_reg[1] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.153 ; ind_reg[1] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.333      ; 8.484      ;
; -7.127 ; ind_reg[7] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.613      ;
; -7.111 ; ind_reg[2] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 8.029      ;
; -7.111 ; ind_reg[2] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 8.029      ;
; -7.111 ; ind_reg[2] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 8.029      ;
; -7.086 ; ind_reg[1] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.086 ; ind_reg[1] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.080     ; 8.004      ;
; -7.053 ; ind_reg[3] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.053 ; ind_reg[3] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; -0.098     ; 7.953      ;
; -7.004 ; ind_reg[5] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.922      ;
; -7.004 ; ind_reg[5] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.922      ;
; -7.004 ; ind_reg[5] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.922      ;
; -6.986 ; ind_reg[3] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.986 ; ind_reg[3] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.511     ; 7.473      ;
; -6.984 ; ind_reg[2] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.984 ; ind_reg[2] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.316      ;
; -6.969 ; ind_reg[6] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 7.886      ;
; -6.969 ; ind_reg[0] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.887      ;
; -6.969 ; ind_reg[0] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.887      ;
; -6.969 ; ind_reg[0] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 7.887      ;
; -6.917 ; ind_reg[2] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.917 ; ind_reg[2] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.079     ; 7.836      ;
; -6.881 ; ind_reg[1] ; state_reg.sending ; clk          ; clk         ; 1.000        ; -0.097     ; 7.782      ;
; -6.877 ; ind_reg[5] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.877 ; ind_reg[5] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.209      ;
; -6.876 ; ind_reg[4] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.362      ;
; -6.876 ; ind_reg[4] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.362      ;
; -6.876 ; ind_reg[4] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.512     ; 7.362      ;
; -6.842 ; ind_reg[0] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
; -6.842 ; ind_reg[0] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.334      ; 8.174      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; I2C:I2c_inst|state_reg.idle                             ; I2C:I2c_inst|state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.sending                                       ; state_reg.sending                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C:I2c_inst|state_reg.addr                             ; I2C:I2c_inst|state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C:I2c_inst|state_reg.start                            ; I2C:I2c_inst|state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state_reg.idle                                          ; state_reg.idle                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.wr1_ack                          ; I2C:I2c_inst|state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.wr1                              ; I2C:I2c_inst|state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.addr_ack                         ; I2C:I2c_inst|state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.wr2_ack                          ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|state_reg.stop                             ; I2C:I2c_inst|state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; I2C:I2c_inst|noAck_reg                                  ; I2C:I2c_inst|noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.429 ; I2C:I2c_inst|addr_reg[6]                                ; I2C:I2c_inst|addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; I2C:I2c_inst|addr_reg[5]                                ; I2C:I2c_inst|addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.637 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.921      ;
; 0.637 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.921      ;
; 0.637 ; I2C:I2c_inst|data_reg[4]                                ; I2C:I2c_inst|data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.637 ; I2C:I2c_inst|data_reg[2]                                ; I2C:I2c_inst|data_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.638 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; I2C:I2c_inst|data_reg[3]                                ; I2C:I2c_inst|data_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.926      ;
; 0.642 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.644 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.655 ; I2C:I2c_inst|tick_reg[3]                                ; I2C:I2c_inst|tick_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|tick_reg[5]                                ; I2C:I2c_inst|tick_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|tick_reg[13]                               ; I2C:I2c_inst|tick_reg[13]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|tick_reg[15]                               ; I2C:I2c_inst|tick_reg[15]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|tick_reg[19]                               ; I2C:I2c_inst|tick_reg[19]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C:I2c_inst|tick_reg[21]                               ; I2C:I2c_inst|tick_reg[21]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C:I2c_inst|tick_reg[29]                               ; I2C:I2c_inst|tick_reg[29]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; I2C:I2c_inst|bit_count_reg[3]                           ; I2C:I2c_inst|bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|bit_count_reg[5]                           ; I2C:I2c_inst|bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|bit_count_reg[13]                          ; I2C:I2c_inst|bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; I2C:I2c_inst|bit_count_reg[15]                          ; I2C:I2c_inst|bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; I2C:I2c_inst|tick_reg[1]                                ; I2C:I2c_inst|tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|tick_reg[11]                               ; I2C:I2c_inst|tick_reg[11]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|tick_reg[17]                               ; I2C:I2c_inst|tick_reg[17]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; I2C:I2c_inst|tick_reg[27]                               ; I2C:I2c_inst|tick_reg[27]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; I2C:I2c_inst|bit_count_reg[1]                           ; I2C:I2c_inst|bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|bit_count_reg[11]                          ; I2C:I2c_inst|bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|bit_count_reg[19]                          ; I2C:I2c_inst|bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|bit_count_reg[21]                          ; I2C:I2c_inst|bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; I2C:I2c_inst|bit_count_reg[29]                          ; I2C:I2c_inst|bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; I2C:I2c_inst|tick_reg[22]                               ; I2C:I2c_inst|tick_reg[22]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; I2C:I2c_inst|tick_reg[31]                               ; I2C:I2c_inst|tick_reg[31]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; I2C:I2c_inst|bit_count_reg[27]                          ; I2C:I2c_inst|bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; I2C:I2c_inst|bit_count_reg[17]                          ; I2C:I2c_inst|bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; I2C:I2c_inst|tick_reg[6]                                ; I2C:I2c_inst|tick_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|tick_reg[7]                                ; I2C:I2c_inst|tick_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|tick_reg[9]                                ; I2C:I2c_inst|tick_reg[9]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|tick_reg[23]                               ; I2C:I2c_inst|tick_reg[23]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; I2C:I2c_inst|tick_reg[25]                               ; I2C:I2c_inst|tick_reg[25]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; I2C:I2c_inst|bit_count_reg[6]                           ; I2C:I2c_inst|bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|bit_count_reg[7]                           ; I2C:I2c_inst|bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|bit_count_reg[9]                           ; I2C:I2c_inst|bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|bit_count_reg[22]                          ; I2C:I2c_inst|bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; I2C:I2c_inst|bit_count_reg[31]                          ; I2C:I2c_inst|bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; I2C:I2c_inst|tick_reg[16]                               ; I2C:I2c_inst|tick_reg[16]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; I2C:I2c_inst|bit_count_reg[23]                          ; I2C:I2c_inst|bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; I2C:I2c_inst|bit_count_reg[25]                          ; I2C:I2c_inst|bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; I2C:I2c_inst|tick_reg[14]                               ; I2C:I2c_inst|tick_reg[14]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; I2C:I2c_inst|tick_reg[2]                                ; I2C:I2c_inst|tick_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; I2C:I2c_inst|tick_reg[18]                               ; I2C:I2c_inst|tick_reg[18]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C:I2c_inst|tick_reg[20]                               ; I2C:I2c_inst|tick_reg[20]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; I2C:I2c_inst|bit_count_reg[2]                           ; I2C:I2c_inst|bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; I2C:I2c_inst|bit_count_reg[14]                          ; I2C:I2c_inst|bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; I2C:I2c_inst|bit_count_reg[16]                          ; I2C:I2c_inst|bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; I2C:I2c_inst|tick_reg[30]                               ; I2C:I2c_inst|tick_reg[30]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C:I2c_inst|tick_reg[4]                                ; I2C:I2c_inst|tick_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|tick_reg[8]                                ; I2C:I2c_inst|tick_reg[8]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|tick_reg[10]                               ; I2C:I2c_inst|tick_reg[10]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|tick_reg[12]                               ; I2C:I2c_inst|tick_reg[12]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|tick_reg[24]                               ; I2C:I2c_inst|tick_reg[24]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C:I2c_inst|tick_reg[26]                               ; I2C:I2c_inst|tick_reg[26]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C:I2c_inst|tick_reg[28]                               ; I2C:I2c_inst|tick_reg[28]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; I2C:I2c_inst|bit_count_reg[4]                           ; I2C:I2c_inst|bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|bit_count_reg[8]                           ; I2C:I2c_inst|bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|bit_count_reg[10]                          ; I2C:I2c_inst|bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|bit_count_reg[12]                          ; I2C:I2c_inst|bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; I2C:I2c_inst|bit_count_reg[18]                          ; I2C:I2c_inst|bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.136 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.469      ;
; -1.136 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.469      ;
; -1.136 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.469      ;
; -1.136 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.469      ;
; -1.136 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.469      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -1.108 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.440      ;
; -0.985 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.318      ;
; -0.985 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.318      ;
; -0.985 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.318      ;
; -0.985 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.318      ;
; -0.985 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.318      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.957 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.334      ; 2.289      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.801 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.334      ; 2.133      ;
; -0.761 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.094      ;
; -0.761 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.335      ; 2.094      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.650 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.334      ; 1.982      ;
; -0.610 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.335      ; 1.943      ;
; -0.610 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.335      ; 1.943      ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.105 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.515      ; 1.806      ;
; 1.105 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.515      ; 1.806      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.147 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.846      ;
; 1.257 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.515      ; 1.958      ;
; 1.257 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.515      ; 1.958      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.299 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.998      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.438 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.137      ;
; 1.465 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.165      ;
; 1.465 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.165      ;
; 1.465 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.165      ;
; 1.465 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.165      ;
; 1.465 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.165      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.590 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.289      ;
; 1.617 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.317      ;
; 1.617 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.317      ;
; 1.617 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.317      ;
; 1.617 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.317      ;
; 1.617 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.514      ; 2.317      ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 127.23 MHz ; 127.23 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.860 ; -735.639          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.951 ; -24.520              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.987 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -203.460                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                             ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.860 ; ind_reg[1] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.074     ; 7.785      ;
; -6.790 ; ind_reg[3] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.470     ; 7.319      ;
; -6.719 ; ind_reg[2] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.645      ;
; -6.620 ; ind_reg[5] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.546      ;
; -6.607 ; ind_reg[0] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.534      ;
; -6.556 ; ind_reg[1] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.482      ;
; -6.556 ; ind_reg[1] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.482      ;
; -6.556 ; ind_reg[1] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.482      ;
; -6.524 ; ind_reg[4] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.470     ; 7.053      ;
; -6.486 ; ind_reg[3] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.469     ; 7.016      ;
; -6.486 ; ind_reg[3] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.469     ; 7.016      ;
; -6.486 ; ind_reg[3] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.469     ; 7.016      ;
; -6.442 ; ind_reg[1] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.442 ; ind_reg[1] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.309      ; 7.750      ;
; -6.415 ; ind_reg[2] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.342      ;
; -6.415 ; ind_reg[2] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.342      ;
; -6.415 ; ind_reg[2] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.342      ;
; -6.372 ; ind_reg[3] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.372 ; ind_reg[3] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; -0.087     ; 7.284      ;
; -6.370 ; ind_reg[1] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.370 ; ind_reg[1] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.072     ; 7.297      ;
; -6.360 ; ind_reg[7] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.469     ; 6.890      ;
; -6.330 ; ind_reg[6] ; ind_reg[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 7.256      ;
; -6.316 ; ind_reg[5] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.243      ;
; -6.316 ; ind_reg[5] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.243      ;
; -6.316 ; ind_reg[5] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.072     ; 7.243      ;
; -6.303 ; ind_reg[0] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.071     ; 7.231      ;
; -6.303 ; ind_reg[0] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.071     ; 7.231      ;
; -6.303 ; ind_reg[0] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.071     ; 7.231      ;
; -6.301 ; ind_reg[2] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.301 ; ind_reg[2] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.610      ;
; -6.300 ; ind_reg[3] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.300 ; ind_reg[3] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.468     ; 6.831      ;
; -6.229 ; ind_reg[2] ; ind_reg[1]        ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[16]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[17]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[23]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[24]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[28]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[29]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.229 ; ind_reg[2] ; ind_reg[31]       ; clk          ; clk         ; 1.000        ; -0.071     ; 7.157      ;
; -6.220 ; ind_reg[4] ; ind_reg[2]        ; clk          ; clk         ; 1.000        ; -0.469     ; 6.750      ;
; -6.220 ; ind_reg[4] ; ind_reg[5]        ; clk          ; clk         ; 1.000        ; -0.469     ; 6.750      ;
; -6.220 ; ind_reg[4] ; ind_reg[6]        ; clk          ; clk         ; 1.000        ; -0.469     ; 6.750      ;
; -6.211 ; ind_reg[1] ; state_reg.sending ; clk          ; clk         ; 1.000        ; -0.085     ; 7.125      ;
; -6.202 ; ind_reg[5] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.202 ; ind_reg[5] ; ind_reg[15]       ; clk          ; clk         ; 1.000        ; 0.310      ; 7.511      ;
; -6.189 ; ind_reg[0] ; ind_reg[3]        ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[4]        ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[8]        ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[9]        ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[10]       ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[11]       ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[12]       ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[13]       ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
; -6.189 ; ind_reg[0] ; ind_reg[14]       ; clk          ; clk         ; 1.000        ; 0.311      ; 7.499      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; I2C:I2c_inst|state_reg.idle                             ; I2C:I2c_inst|state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state_reg.sending                                       ; state_reg.sending                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C:I2c_inst|state_reg.addr                             ; I2C:I2c_inst|state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C:I2c_inst|state_reg.start                            ; I2C:I2c_inst|state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C:I2c_inst|noAck_reg                                  ; I2C:I2c_inst|noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state_reg.idle                                          ; state_reg.idle                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.wr1_ack                          ; I2C:I2c_inst|state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.wr1                              ; I2C:I2c_inst|state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.addr_ack                         ; I2C:I2c_inst|state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.wr2_ack                          ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I2C:I2c_inst|state_reg.stop                             ; I2C:I2c_inst|state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.396 ; I2C:I2c_inst|addr_reg[6]                                ; I2C:I2c_inst|addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; I2C:I2c_inst|addr_reg[5]                                ; I2C:I2c_inst|addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.582 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; I2C:I2c_inst|data_reg[4]                                ; I2C:I2c_inst|data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; I2C:I2c_inst|data_reg[2]                                ; I2C:I2c_inst|data_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; I2C:I2c_inst|data_reg[3]                                ; I2C:I2c_inst|data_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.584 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.845      ;
; 0.586 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.845      ;
; 0.587 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.598 ; I2C:I2c_inst|tick_reg[3]                                ; I2C:I2c_inst|tick_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C:I2c_inst|tick_reg[13]                               ; I2C:I2c_inst|tick_reg[13]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C:I2c_inst|tick_reg[15]                               ; I2C:I2c_inst|tick_reg[15]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C:I2c_inst|bit_count_reg[3]                           ; I2C:I2c_inst|bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C:I2c_inst|bit_count_reg[13]                          ; I2C:I2c_inst|bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; I2C:I2c_inst|bit_count_reg[15]                          ; I2C:I2c_inst|bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; I2C:I2c_inst|tick_reg[5]                                ; I2C:I2c_inst|tick_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|tick_reg[11]                               ; I2C:I2c_inst|tick_reg[11]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|tick_reg[19]                               ; I2C:I2c_inst|tick_reg[19]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|tick_reg[21]                               ; I2C:I2c_inst|tick_reg[21]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|tick_reg[29]                               ; I2C:I2c_inst|tick_reg[29]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|bit_count_reg[5]                           ; I2C:I2c_inst|bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|bit_count_reg[11]                          ; I2C:I2c_inst|bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|bit_count_reg[19]                          ; I2C:I2c_inst|bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|bit_count_reg[21]                          ; I2C:I2c_inst|bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; I2C:I2c_inst|bit_count_reg[29]                          ; I2C:I2c_inst|bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; I2C:I2c_inst|tick_reg[6]                                ; I2C:I2c_inst|tick_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C:I2c_inst|tick_reg[27]                               ; I2C:I2c_inst|tick_reg[27]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C:I2c_inst|tick_reg[31]                               ; I2C:I2c_inst|tick_reg[31]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C:I2c_inst|bit_count_reg[27]                          ; I2C:I2c_inst|bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C:I2c_inst|bit_count_reg[6]                           ; I2C:I2c_inst|bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; I2C:I2c_inst|bit_count_reg[31]                          ; I2C:I2c_inst|bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; I2C:I2c_inst|tick_reg[1]                                ; I2C:I2c_inst|tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C:I2c_inst|tick_reg[17]                               ; I2C:I2c_inst|tick_reg[17]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C:I2c_inst|tick_reg[22]                               ; I2C:I2c_inst|tick_reg[22]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C:I2c_inst|bit_count_reg[1]                           ; I2C:I2c_inst|bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C:I2c_inst|bit_count_reg[17]                          ; I2C:I2c_inst|bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; I2C:I2c_inst|bit_count_reg[22]                          ; I2C:I2c_inst|bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; I2C:I2c_inst|tick_reg[7]                                ; I2C:I2c_inst|tick_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; I2C:I2c_inst|tick_reg[9]                                ; I2C:I2c_inst|tick_reg[9]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; I2C:I2c_inst|bit_count_reg[7]                           ; I2C:I2c_inst|bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; I2C:I2c_inst|bit_count_reg[9]                           ; I2C:I2c_inst|bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; I2C:I2c_inst|tick_reg[14]                               ; I2C:I2c_inst|tick_reg[14]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|tick_reg[2]                                ; I2C:I2c_inst|tick_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|tick_reg[16]                               ; I2C:I2c_inst|tick_reg[16]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|tick_reg[23]                               ; I2C:I2c_inst|tick_reg[23]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|tick_reg[25]                               ; I2C:I2c_inst|tick_reg[25]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|bit_count_reg[2]                           ; I2C:I2c_inst|bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|bit_count_reg[14]                          ; I2C:I2c_inst|bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|bit_count_reg[16]                          ; I2C:I2c_inst|bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|bit_count_reg[23]                          ; I2C:I2c_inst|bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|bit_count_reg[25]                          ; I2C:I2c_inst|bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; I2C:I2c_inst|tick_reg[30]                               ; I2C:I2c_inst|tick_reg[30]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[4]                                ; I2C:I2c_inst|tick_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[8]                                ; I2C:I2c_inst|tick_reg[8]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[10]                               ; I2C:I2c_inst|tick_reg[10]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[12]                               ; I2C:I2c_inst|tick_reg[12]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[18]                               ; I2C:I2c_inst|tick_reg[18]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|tick_reg[20]                               ; I2C:I2c_inst|tick_reg[20]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[4]                           ; I2C:I2c_inst|bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[8]                           ; I2C:I2c_inst|bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[10]                          ; I2C:I2c_inst|bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[12]                          ; I2C:I2c_inst|bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[18]                          ; I2C:I2c_inst|bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[20]                          ; I2C:I2c_inst|bit_count_reg[20]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; I2C:I2c_inst|bit_count_reg[30]                          ; I2C:I2c_inst|bit_count_reg[30]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; I2C:I2c_inst|tick_reg[24]                               ; I2C:I2c_inst|tick_reg[24]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                 ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.951 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.260      ;
; -0.951 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.260      ;
; -0.951 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.260      ;
; -0.951 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.260      ;
; -0.951 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.260      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.927 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.235      ;
; -0.811 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.120      ;
; -0.811 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.120      ;
; -0.811 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.120      ;
; -0.811 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.120      ;
; -0.811 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.310      ; 2.120      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.787 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.095      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.639 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.948      ;
; -0.599 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.312      ; 1.910      ;
; -0.599 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.312      ; 1.910      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.499 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.310      ; 1.808      ;
; -0.459 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.312      ; 1.770      ;
; -0.459 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.312      ; 1.770      ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                 ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.987 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.630      ;
; 0.987 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.630      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.022 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.663      ;
; 1.124 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.767      ;
; 1.124 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.472      ; 1.767      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.159 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.800      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.285 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.469      ; 1.925      ;
; 1.313 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.470      ; 1.954      ;
; 1.313 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.470      ; 1.954      ;
; 1.313 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.470      ; 1.954      ;
; 1.313 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.470      ; 1.954      ;
; 1.313 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.470      ; 1.954      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.422 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.469      ; 2.062      ;
; 1.450 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.470      ; 2.091      ;
; 1.450 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.470      ; 2.091      ;
; 1.450 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.470      ; 2.091      ;
; 1.450 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.470      ; 2.091      ;
; 1.450 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.470      ; 2.091      ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.192 ; -323.747          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.061 ; -0.737               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.551 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -170.012                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+--------+---------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.192 ; ind_reg[1]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.043     ; 4.136      ;
; -3.114 ; ind_reg[3]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.857      ;
; -3.114 ; ind_reg[2]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.042     ; 4.059      ;
; -3.072 ; ind_reg[5]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.042     ; 4.017      ;
; -3.021 ; ind_reg[1]                                              ; ind_reg[2]               ; clk          ; clk         ; 1.000        ; -0.043     ; 3.965      ;
; -3.021 ; ind_reg[1]                                              ; ind_reg[5]               ; clk          ; clk         ; 1.000        ; -0.043     ; 3.965      ;
; -3.021 ; ind_reg[1]                                              ; ind_reg[6]               ; clk          ; clk         ; 1.000        ; -0.043     ; 3.965      ;
; -2.987 ; ind_reg[0]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.933      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[3]               ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[4]               ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[8]               ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[9]               ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[10]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[11]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[12]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[13]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[14]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.976 ; ind_reg[1]                                              ; ind_reg[15]              ; clk          ; clk         ; 1.000        ; 0.151      ; 4.114      ;
; -2.963 ; ind_reg[4]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.706      ;
; -2.954 ; ind_reg[7]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.697      ;
; -2.943 ; ind_reg[3]                                              ; ind_reg[2]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.686      ;
; -2.943 ; ind_reg[2]                                              ; ind_reg[2]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.888      ;
; -2.943 ; ind_reg[3]                                              ; ind_reg[5]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.686      ;
; -2.943 ; ind_reg[2]                                              ; ind_reg[5]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.888      ;
; -2.943 ; ind_reg[3]                                              ; ind_reg[6]               ; clk          ; clk         ; 1.000        ; -0.244     ; 3.686      ;
; -2.943 ; ind_reg[2]                                              ; ind_reg[6]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.888      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[1]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[16]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[17]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[23]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[24]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[28]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[29]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.923 ; ind_reg[1]                                              ; ind_reg[31]              ; clk          ; clk         ; 1.000        ; -0.042     ; 3.868      ;
; -2.901 ; ind_reg[5]                                              ; ind_reg[2]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.846      ;
; -2.901 ; ind_reg[5]                                              ; ind_reg[5]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.846      ;
; -2.901 ; ind_reg[5]                                              ; ind_reg[6]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.846      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[3]               ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[3]               ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[4]               ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[4]               ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[8]               ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[8]               ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[9]               ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[9]               ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[10]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[10]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[11]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[11]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[12]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[12]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[13]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[13]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[14]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[14]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.898 ; ind_reg[3]                                              ; ind_reg[15]              ; clk          ; clk         ; 1.000        ; -0.050     ; 3.835      ;
; -2.898 ; ind_reg[2]                                              ; ind_reg[15]              ; clk          ; clk         ; 1.000        ; 0.152      ; 4.037      ;
; -2.876 ; ind_reg[1]                                              ; state_reg.sending        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.808      ;
; -2.876 ; ind_reg[6]                                              ; ind_reg[0]               ; clk          ; clk         ; 1.000        ; -0.042     ; 3.821      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[3]               ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[4]               ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[8]               ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[9]               ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[10]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[11]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[12]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[13]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[14]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.856 ; ind_reg[5]                                              ; ind_reg[15]              ; clk          ; clk         ; 1.000        ; 0.152      ; 3.995      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[1]               ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[1]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[16]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[16]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[17]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[17]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[23]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[23]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[24]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[24]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[28]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[28]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[29]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[29]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.845 ; ind_reg[3]                                              ; ind_reg[31]              ; clk          ; clk         ; 1.000        ; -0.243     ; 3.589      ;
; -2.845 ; ind_reg[2]                                              ; ind_reg[31]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[7] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[6] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[5] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[4] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[3] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[2] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.835 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|data_reg[1] ; clk          ; clk         ; 1.000        ; -0.265     ; 3.557      ;
; -2.816 ; ind_reg[0]                                              ; ind_reg[2]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.762      ;
; -2.816 ; ind_reg[0]                                              ; ind_reg[5]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.762      ;
; -2.816 ; ind_reg[0]                                              ; ind_reg[6]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.762      ;
; -2.803 ; ind_reg[5]                                              ; ind_reg[1]               ; clk          ; clk         ; 1.000        ; -0.041     ; 3.749      ;
; -2.803 ; ind_reg[5]                                              ; ind_reg[16]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.749      ;
; -2.803 ; ind_reg[5]                                              ; ind_reg[17]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.749      ;
; -2.803 ; ind_reg[5]                                              ; ind_reg[23]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.749      ;
; -2.803 ; ind_reg[5]                                              ; ind_reg[24]              ; clk          ; clk         ; 1.000        ; -0.041     ; 3.749      ;
+--------+---------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; I2C:I2c_inst|noAck_reg                                  ; I2C:I2c_inst|noAck_reg                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.idle                             ; I2C:I2c_inst|state_reg.idle                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state_reg.sending                                       ; state_reg.sending                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.addr                             ; I2C:I2c_inst|state_reg.addr                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.start                            ; I2C:I2c_inst|state_reg.start                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.wr1_ack                          ; I2C:I2c_inst|state_reg.wr1_ack                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.wr1                              ; I2C:I2c_inst|state_reg.wr1                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.addr_ack                         ; I2C:I2c_inst|state_reg.addr_ack                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.wr2_ack                          ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I2C:I2c_inst|state_reg.stop                             ; I2C:I2c_inst|state_reg.stop                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state_reg.idle                                          ; state_reg.idle                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; I2C:I2c_inst|addr_reg[6]                                ; I2C:I2c_inst|addr_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; I2C:I2c_inst|addr_reg[5]                                ; I2C:I2c_inst|addr_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.289 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.423      ;
; 0.289 ; I2C:I2c_inst|data_reg[4]                                ; I2C:I2c_inst|data_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; I2C:I2c_inst|data_reg[2]                                ; I2C:I2c_inst|data_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; I2C:I2c_inst|data_reg[3]                                ; I2C:I2c_inst|data_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.428      ;
; 0.298 ; I2C:I2c_inst|tick_reg[15]                               ; I2C:I2c_inst|tick_reg[15]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; I2C:I2c_inst|tick_reg[31]                               ; I2C:I2c_inst|tick_reg[31]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; I2C:I2c_inst|bit_count_reg[15]                          ; I2C:I2c_inst|bit_count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; I2C:I2c_inst|tick_reg[3]                                ; I2C:I2c_inst|tick_reg[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|tick_reg[5]                                ; I2C:I2c_inst|tick_reg[5]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|tick_reg[13]                               ; I2C:I2c_inst|tick_reg[13]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|tick_reg[17]                               ; I2C:I2c_inst|tick_reg[17]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C:I2c_inst|tick_reg[19]                               ; I2C:I2c_inst|tick_reg[19]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C:I2c_inst|tick_reg[21]                               ; I2C:I2c_inst|tick_reg[21]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C:I2c_inst|tick_reg[27]                               ; I2C:I2c_inst|tick_reg[27]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C:I2c_inst|tick_reg[29]                               ; I2C:I2c_inst|tick_reg[29]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; I2C:I2c_inst|bit_count_reg[3]                           ; I2C:I2c_inst|bit_count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|bit_count_reg[5]                           ; I2C:I2c_inst|bit_count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|bit_count_reg[13]                          ; I2C:I2c_inst|bit_count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; I2C:I2c_inst|bit_count_reg[31]                          ; I2C:I2c_inst|bit_count_reg[31]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; I2C:I2c_inst|tick_reg[1]                                ; I2C:I2c_inst|tick_reg[1]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|tick_reg[6]                                ; I2C:I2c_inst|tick_reg[6]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|tick_reg[7]                                ; I2C:I2c_inst|tick_reg[7]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|tick_reg[11]                               ; I2C:I2c_inst|tick_reg[11]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|tick_reg[16]                               ; I2C:I2c_inst|tick_reg[16]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C:I2c_inst|tick_reg[22]                               ; I2C:I2c_inst|tick_reg[22]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C:I2c_inst|tick_reg[23]                               ; I2C:I2c_inst|tick_reg[23]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C:I2c_inst|tick_reg[25]                               ; I2C:I2c_inst|tick_reg[25]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[27]                          ; I2C:I2c_inst|bit_count_reg[27]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[1]                           ; I2C:I2c_inst|bit_count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[6]                           ; I2C:I2c_inst|bit_count_reg[6]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[7]                           ; I2C:I2c_inst|bit_count_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[11]                          ; I2C:I2c_inst|bit_count_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[17]                          ; I2C:I2c_inst|bit_count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[19]                          ; I2C:I2c_inst|bit_count_reg[19]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[21]                          ; I2C:I2c_inst|bit_count_reg[21]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|bit_count_reg[29]                          ; I2C:I2c_inst|bit_count_reg[29]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; I2C:I2c_inst|state_reg.wr2                              ; I2C:I2c_inst|state_reg.wr2_ack                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; I2C:I2c_inst|tick_reg[14]                               ; I2C:I2c_inst|tick_reg[14]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|tick_reg[30]                               ; I2C:I2c_inst|tick_reg[30]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C:I2c_inst|tick_reg[2]                                ; I2C:I2c_inst|tick_reg[2]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|tick_reg[8]                                ; I2C:I2c_inst|tick_reg[8]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|tick_reg[9]                                ; I2C:I2c_inst|tick_reg[9]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|tick_reg[18]                               ; I2C:I2c_inst|tick_reg[18]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C:I2c_inst|tick_reg[20]                               ; I2C:I2c_inst|tick_reg[20]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C:I2c_inst|tick_reg[24]                               ; I2C:I2c_inst|tick_reg[24]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[2]                           ; I2C:I2c_inst|bit_count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[8]                           ; I2C:I2c_inst|bit_count_reg[8]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[9]                           ; I2C:I2c_inst|bit_count_reg[9]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[14]                          ; I2C:I2c_inst|bit_count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[16]                          ; I2C:I2c_inst|bit_count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[22]                          ; I2C:I2c_inst|bit_count_reg[22]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[23]                          ; I2C:I2c_inst|bit_count_reg[23]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; I2C:I2c_inst|bit_count_reg[25]                          ; I2C:I2c_inst|bit_count_reg[25]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; I2C:I2c_inst|tick_reg[4]                                ; I2C:I2c_inst|tick_reg[4]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|tick_reg[10]                               ; I2C:I2c_inst|tick_reg[10]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|tick_reg[12]                               ; I2C:I2c_inst|tick_reg[12]                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|tick_reg[26]                               ; I2C:I2c_inst|tick_reg[26]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; I2C:I2c_inst|tick_reg[28]                               ; I2C:I2c_inst|tick_reg[28]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; I2C:I2c_inst|bit_count_reg[4]                           ; I2C:I2c_inst|bit_count_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|bit_count_reg[10]                          ; I2C:I2c_inst|bit_count_reg[10]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|bit_count_reg[12]                          ; I2C:I2c_inst|bit_count_reg[12]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; I2C:I2c_inst|bit_count_reg[18]                          ; I2C:I2c_inst|bit_count_reg[18]                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                 ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.202      ;
; -0.061 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.202      ;
; -0.061 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.202      ;
; -0.061 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.202      ;
; -0.061 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.202      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; -0.048 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.187      ;
; 0.013  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.128      ;
; 0.013  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.128      ;
; 0.013  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.128      ;
; 0.013  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.128      ;
; 0.013  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.128      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.026  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 1.000        ; 0.152      ; 1.113      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.124  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.016      ;
; 0.145  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.145  ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.156      ; 0.998      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.197  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 1.000        ; 0.153      ; 0.943      ;
; 0.215  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 1.000        ; 0.156      ; 0.928      ;
; 0.215  ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 1.000        ; 0.156      ; 0.928      ;
+--------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                 ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.551 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.881      ;
; 0.551 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.881      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.572 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.900      ;
; 0.621 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[5]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.951      ;
; 0.621 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[0]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.951      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[25] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[27] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[28] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[29] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[30] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[31] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[26] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[24] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[23] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[22] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[21] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[20] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[19] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[18] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[17] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.642 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[16] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.970      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.722 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.049      ;
; 0.730 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.058      ;
; 0.730 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.058      ;
; 0.730 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.058      ;
; 0.730 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.058      ;
; 0.730 ; state_reg.sending           ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.058      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[15] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[14] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[13] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[12] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[11] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[10] ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[9]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[8]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.789 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[7]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.116      ;
; 0.797 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[1]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.125      ;
; 0.797 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[2]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.125      ;
; 0.797 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[3]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.125      ;
; 0.797 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[4]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.125      ;
; 0.797 ; I2C:I2c_inst|state_reg.idle ; I2C:I2c_inst|I2C_Clk_gen:I2C_Clk_gen_inst|count_reg[6]  ; clk          ; clk         ; 0.000        ; 0.244      ; 1.125      ;
+-------+-----------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.603   ; 0.181 ; -1.136   ; 0.551   ; -3.000              ;
;  clk             ; -7.603   ; 0.181 ; -1.136   ; 0.551   ; -3.000              ;
; Design-wide TNS  ; -818.951 ; 0.0   ; -29.99   ; 0.0     ; -203.46             ;
;  clk             ; -818.951 ; 0.000 ; -29.990  ; 0.000   ; -203.460            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47885    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47885    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 165   ; 165  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Tue Dec 11 16:15:01 2018
Info: Command: quartus_sta Camera_Init -c Camera_Init
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Camera_Init.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.603            -818.951 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332146): Worst-case recovery slack is -1.136
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.136             -29.990 clk 
Info (332146): Worst-case removal slack is 1.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.105               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -203.460 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.860
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.860            -735.639 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332146): Worst-case recovery slack is -0.951
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.951             -24.520 clk 
Info (332146): Worst-case removal slack is 0.987
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.987               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -203.460 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.192            -323.747 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332146): Worst-case recovery slack is -0.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.061              -0.737 clk 
Info (332146): Worst-case removal slack is 0.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.551               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -170.012 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Tue Dec 11 16:15:05 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


