TimeQuest Timing Analyzer report for Rubikscam
Tue Dec 10 18:46:34 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 16. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 17. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 36. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 37. Fast Model Setup: 'CLOCK_50'
 38. Fast Model Hold: 'CLOCK_50'
 39. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 40. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 41. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 42. Fast Model Minimum Pulse Width: 'CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Progagation Delay
 60. Minimum Progagation Delay
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Rubikscam                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; CLOCK_50                             ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                        ; { CLOCK_50 }                             ;
; pll_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[0] } ;
; pll_inst|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[1] } ;
+--------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                    ;
+------------+-----------------+--------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note ;
+------------+-----------------+--------------------------------------+------+
; 7.21 MHz   ; 7.21 MHz        ; pll_inst|altpll_component|pll|clk[0] ;      ;
; 205.38 MHz ; 205.38 MHz      ; CLOCK_50                             ;      ;
; 324.68 MHz ; 324.68 MHz      ; pll_inst|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; -98.689 ; -1651.465     ;
; pll_inst|altpll_component|pll|clk[1] ; 4.861   ; 0.000         ;
; CLOCK_50                             ; 15.131  ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; CLOCK_50                             ; 0.391 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; CLOCK_50                             ; 9.000  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 17.873 ; 0.000         ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -98.689 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.714    ;
; -98.618 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.643    ;
; -98.579 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.604    ;
; -98.548 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.573    ;
; -98.508 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.533    ;
; -98.477 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.502    ;
; -98.477 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.502    ;
; -98.459 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.484    ;
; -98.406 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.431    ;
; -98.388 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.413    ;
; -98.370 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.395    ;
; -98.349 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.374    ;
; -98.318 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.343    ;
; -98.317 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.342    ;
; -98.299 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.324    ;
; -98.278 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.303    ;
; -98.247 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.272    ;
; -98.247 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.272    ;
; -98.246 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.271    ;
; -98.246 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.271    ;
; -98.207 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.232    ;
; -98.176 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.201    ;
; -98.176 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.201    ;
; -98.175 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.200    ;
; -98.175 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.200    ;
; -98.140 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.165    ;
; -98.136 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.161    ;
; -98.135 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.160    ;
; -98.105 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.130    ;
; -98.105 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.130    ;
; -98.104 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.129    ;
; -98.104 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.129    ;
; -98.069 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.094    ;
; -98.065 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.090    ;
; -98.064 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.089    ;
; -98.034 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.059    ;
; -98.034 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.059    ;
; -98.033 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.058    ;
; -98.033 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.058    ;
; -98.016 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.041    ;
; -97.998 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.023    ;
; -97.994 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.019    ;
; -97.994 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 138.019    ;
; -97.963 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.988    ;
; -97.963 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.988    ;
; -97.962 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.987    ;
; -97.945 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.970    ;
; -97.927 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.952    ;
; -97.923 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.948    ;
; -97.923 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.948    ;
; -97.905 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.930    ;
; -97.892 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.917    ;
; -97.892 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.917    ;
; -97.891 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.916    ;
; -97.874 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.899    ;
; -97.874 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.899    ;
; -97.856 ; ENGINE:engine_inst|point_reg[0][16]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.881    ;
; -97.856 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.881    ;
; -97.834 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.859    ;
; -97.821 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.846    ;
; -97.803 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.828    ;
; -97.803 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.828    ;
; -97.785 ; ENGINE:engine_inst|point_reg[0][17]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.810    ;
; -97.785 ; ENGINE:engine_inst|point_reg[0][16]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.810    ;
; -97.785 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.810    ;
; -97.764 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.789    ;
; -97.763 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.788    ;
; -97.732 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.757    ;
; -97.732 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.757    ;
; -97.732 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.757    ;
; -97.731 ; ENGINE:engine_inst|point_reg[0][18]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.756    ;
; -97.714 ; ENGINE:engine_inst|point_reg[0][17]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.739    ;
; -97.714 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.739    ;
; -97.693 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.718    ;
; -97.692 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.717    ;
; -97.661 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.686    ;
; -97.661 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.686    ;
; -97.661 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.686    ;
; -97.660 ; ENGINE:engine_inst|point_reg[0][18]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.685    ;
; -97.626 ; ENGINE:engine_inst|point_reg[0][16]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.651    ;
; -97.622 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.647    ;
; -97.621 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.646    ;
; -97.590 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.615    ;
; -97.590 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.615    ;
; -97.590 ; ENGINE:engine_inst|point_reg[0][11]              ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.615    ;
; -97.563 ; ENGINE:engine_inst|point_reg[0][19]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.013     ; 137.586    ;
; -97.555 ; ENGINE:engine_inst|point_reg[0][17]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.580    ;
; -97.555 ; ENGINE:engine_inst|point_reg[0][16]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.580    ;
; -97.553 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 137.590    ;
; -97.551 ; ENGINE:engine_inst|point_reg[0][14]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.576    ;
; -97.550 ; ENGINE:engine_inst|point_reg[0][12]              ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.575    ;
; -97.519 ; ENGINE:engine_inst|point_reg[0][15]              ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.544    ;
; -97.519 ; ENGINE:engine_inst|point_reg[0][13]              ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.544    ;
; -97.501 ; ENGINE:engine_inst|point_reg[0][18]              ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.526    ;
; -97.498 ; ENGINE:engine_inst|point_reg[0][20]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.013     ; 137.521    ;
; -97.492 ; ENGINE:engine_inst|point_reg[0][19]              ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.013     ; 137.515    ;
; -97.487 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 137.524    ;
; -97.484 ; ENGINE:engine_inst|point_reg[0][17]              ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.509    ;
; -97.484 ; ENGINE:engine_inst|point_reg[0][16]              ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 137.509    ;
; -97.482 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 137.519    ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                             ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 4.861 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 5.192      ;
; 4.948 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.128      ;
; 4.950 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 5.103      ;
; 4.972 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.104      ;
; 5.003 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.073      ;
; 5.016 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.060      ;
; 5.021 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 5.032      ;
; 5.025 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.051      ;
; 5.046 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.030      ;
; 5.047 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.029      ;
; 5.070 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 5.006      ;
; 5.090 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.986      ;
; 5.092 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.961      ;
; 5.109 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.944      ;
; 5.114 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.962      ;
; 5.114 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.962      ;
; 5.119 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.934      ;
; 5.123 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.953      ;
; 5.138 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.915      ;
; 5.145 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.931      ;
; 5.163 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.890      ;
; 5.167 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.886      ;
; 5.188 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.888      ;
; 5.198 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.855      ;
; 5.208 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.845      ;
; 5.212 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.864      ;
; 5.214 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.839      ;
; 5.237 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.839      ;
; 5.239 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.837      ;
; 5.247 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.806      ;
; 5.247 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.806      ;
; 5.252 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.824      ;
; 5.256 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.797      ;
; 5.269 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.784      ;
; 5.270 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.806      ;
; 5.279 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.774      ;
; 5.295 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.781      ;
; 5.311 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.765      ;
; 5.313 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.763      ;
; 5.314 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.762      ;
; 5.323 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.730      ;
; 5.326 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.750      ;
; 5.327 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.726      ;
; 5.336 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.717      ;
; 5.337 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.716      ;
; 5.337 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.739      ;
; 5.339 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.737      ;
; 5.340 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.713      ;
; 5.342 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.734      ;
; 5.344 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.732      ;
; 5.350 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.703      ;
; 5.357 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.719      ;
; 5.372 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.704      ;
; 5.385 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.691      ;
; 5.398 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.655      ;
; 5.400 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.676      ;
; 5.405 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.648      ;
; 5.407 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.646      ;
; 5.409 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.667      ;
; 5.411 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.642      ;
; 5.412 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.664      ;
; 5.413 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.640      ;
; 5.419 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.634      ;
; 5.421 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.632      ;
; 5.424 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.652      ;
; 5.469 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.584      ;
; 5.470 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.606      ;
; 5.474 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.587      ;
; 5.478 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.575      ;
; 5.489 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.587      ;
; 5.490 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.563      ;
; 5.490 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.563      ;
; 5.514 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.539      ;
; 5.520 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.556      ;
; 5.538 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.538      ;
; 5.541 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.535      ;
; 5.545 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.516      ;
; 5.549 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.504      ;
; 5.591 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.470      ;
; 5.596 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.480      ;
; 5.616 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.445      ;
; 5.644 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.417      ;
; 5.662 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.399      ;
; 5.667 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.386      ;
; 5.687 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.374      ;
; 5.713 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.340      ;
; 5.715 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.346      ;
; 5.725 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.328      ;
; 5.733 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.328      ;
; 5.738 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.315      ;
; 5.753 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.308      ;
; 5.758 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.303      ;
; 5.785 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.276      ;
; 5.786 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.275      ;
; 5.787 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.266      ;
; 5.796 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.257      ;
; 5.804 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.257      ;
; 5.811 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.017      ; 4.242      ;
; 5.824 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.025      ; 4.237      ;
; 5.834 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 4.242      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.131 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.904      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.145 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.884      ;
; 15.159 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.876      ;
; 15.170 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.865      ;
; 15.179 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.856      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.845      ;
; 15.257 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.778      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.758      ;
; 15.301 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 4.721      ;
; 15.340 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 4.682      ;
; 15.376 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.653      ;
; 15.387 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.643      ;
; 15.387 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.643      ;
; 15.387 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.643      ;
; 15.401 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.634      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.415 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.614      ;
; 15.426 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.604      ;
; 15.426 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.604      ;
; 15.426 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.604      ;
; 15.427 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 4.595      ;
; 15.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.562      ;
; 15.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.562      ;
; 15.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.562      ;
; 15.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.562      ;
; 15.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.562      ;
; 15.502 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.527      ;
; 15.506 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.523      ;
; 15.506 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.523      ;
; 15.506 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.523      ;
; 15.506 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.523      ;
; 15.506 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.523      ;
; 15.513 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.517      ;
; 15.513 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.517      ;
; 15.513 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.517      ;
; 15.571 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 4.451      ;
; 15.593 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.436      ;
; 15.593 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.436      ;
; 15.593 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.436      ;
; 15.593 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.436      ;
; 15.593 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.436      ;
; 15.646 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.383      ;
; 15.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.373      ;
; 15.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.373      ;
; 15.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 4.373      ;
; 15.737 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.292      ;
; 15.737 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.292      ;
; 15.737 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.292      ;
; 15.737 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.292      ;
; 15.737 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.292      ;
; 15.800 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 4.235      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.215      ;
; 15.970 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 4.052      ;
; 15.973 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 4.069      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
; 15.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 4.047      ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.526 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.549 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.576 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.842      ;
; 0.581 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.847      ;
; 0.672 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.937      ;
; 0.695 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.961      ;
; 0.696 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.962      ;
; 0.696 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.962      ;
; 0.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.769 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.034      ;
; 0.803 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.812 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.834 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.109      ;
; 0.847 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.112      ;
; 0.852 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.118      ;
; 0.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.857 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.871 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.880 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.146      ;
; 0.881 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.147      ;
; 0.893 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.160      ;
; 0.954 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.220      ;
; 0.964 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.230      ;
; 0.968 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.234      ;
; 0.971 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.238      ;
; 0.978 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.243      ;
; 0.980 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.247      ;
; 0.981 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.248      ;
; 0.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.249      ;
; 0.982 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.249      ;
; 0.983 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.250      ;
; 0.988 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.253      ;
; 1.002 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.269      ;
; 1.051 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.317      ;
; 1.054 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.325      ;
; 1.061 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.327      ;
; 1.064 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.331      ;
; 1.082 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.348      ;
; 1.123 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.390      ;
; 1.153 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.420      ;
; 1.168 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.435      ;
; 1.188 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.217 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.219 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.486      ;
; 1.220 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.229 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.237 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.504      ;
; 1.257 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.523      ;
; 1.259 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.530      ;
; 1.266 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.532      ;
; 1.268 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.288 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.557      ;
; 1.300 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.309 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.575      ;
; 1.328 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.594      ;
; 1.329 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.330 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.336 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.014     ; 1.588      ;
; 1.348 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.614      ;
; 1.371 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 1.643      ;
; 1.371 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.637      ;
; 1.380 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.646      ;
; 1.383 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.389 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.655      ;
; 1.397 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.412 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[3]                 ; VGA_OUT:vga_inst|screen_pos_y[3]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[2]                 ; VGA_OUT:vga_inst|screen_pos_y[2]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[4]                 ; VGA_OUT:vga_inst|screen_pos_y[4]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[8]                 ; VGA_OUT:vga_inst|screen_pos_y[8]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[7]                 ; VGA_OUT:vga_inst|screen_pos_y[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[6]                 ; VGA_OUT:vga_inst|screen_pos_y[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[5]                 ; VGA_OUT:vga_inst|screen_pos_y[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[0]                 ; VGA_OUT:vga_inst|screen_pos_y[0]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[9]                 ; VGA_OUT:vga_inst|screen_pos_y[9]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[1]                 ; VGA_OUT:vga_inst|screen_pos_y[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|VGA_VS                          ; VGA_OUT:vga_inst|VGA_VS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|VGA_BLANK                       ; VGA_OUT:vga_inst|VGA_BLANK                                                                                                                       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; vga_data_g[2]                                    ; VGA_OUT:vga_inst|VGA_G[2]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.795      ;
; 0.532 ; vga_data_g[2]                                    ; VGA_OUT:vga_inst|VGA_R[2]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.797      ;
; 0.561 ; ENGINE:engine_inst|current_point_address[9]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.665 ; vga_data_g[0]                                    ; VGA_OUT:vga_inst|VGA_R[0]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.930      ;
; 0.808 ; VGA_OUT:vga_inst|screen_pos_x[6]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.821 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.826 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.829 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[0]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.095      ;
; 0.838 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_OUT:vga_inst|screen_pos_x[7]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; VGA_OUT:vga_inst|screen_pos_x[0]                 ; VGA_OUT:vga_inst|screen_pos_x[0]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; VGA_OUT:vga_inst|screen_pos_x[1]                 ; VGA_OUT:vga_inst|screen_pos_x[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.852 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[1]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.867 ; ENGINE:engine_inst|current_point_address[8]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.905 ; VGA_OUT:vga_inst|VGA_HS                          ; VGA_OUT:vga_inst|VGA_HS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.171      ;
; 0.930 ; ENGINE:engine_inst|result_screen_x[17]           ; ENGINE:engine_inst|SCREEN_X[1]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.195      ;
; 0.935 ; ENGINE:engine_inst|result_screen_y[18]           ; ENGINE:engine_inst|SCREEN_Y[2]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.196      ;
; 0.937 ; ENGINE:engine_inst|result_screen_y[17]           ; ENGINE:engine_inst|SCREEN_Y[1]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.198      ;
; 0.943 ; ENGINE:engine_inst|result_screen_y[22]           ; ENGINE:engine_inst|SCREEN_Y[6]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.204      ;
; 0.972 ; ENGINE:engine_inst|result_screen_y[20]           ; ENGINE:engine_inst|SCREEN_Y[4]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.233      ;
; 0.984 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|ram_rdaddress[1]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.255      ;
; 0.987 ; ENGINE:engine_inst|result_screen_y[21]           ; ENGINE:engine_inst|SCREEN_Y[5]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.248      ;
; 1.007 ; ENGINE:engine_inst|point_reg[1][4]               ; ENGINE:engine_inst|point_reg[0][4]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.275      ;
; 1.019 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|ram_rdaddress[2]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.290      ;
; 1.021 ; ENGINE:engine_inst|point_reg[1][1]               ; ENGINE:engine_inst|point_reg[0][1]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.288      ;
; 1.022 ; ENGINE:engine_inst|point_reg[1][3]               ; ENGINE:engine_inst|point_reg[0][3]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.287      ;
; 1.028 ; VGA_OUT:vga_inst|screen_pos_y[1]                 ; VGA_OUT:vga_inst|VGA_VS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.287      ;
; 1.056 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|ram_rdaddress[5]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.327      ;
; 1.061 ; ENGINE:engine_inst|result_screen_y[24]           ; ENGINE:engine_inst|SCREEN_Y[8]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.322      ;
; 1.070 ; ENGINE:engine_inst|result_screen_y[19]           ; ENGINE:engine_inst|SCREEN_Y[3]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.331      ;
; 1.125 ; ENGINE:engine_inst|point_reg[2][15]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][15]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.396      ;
; 1.134 ; ENGINE:engine_inst|point_reg[2][2]~_Duplicate_4  ; ENGINE:engine_inst|point_reg[1][2]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.400      ;
; 1.139 ; ENGINE:engine_inst|ram_rdaddress[5]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg5 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.113      ; 1.486      ;
; 1.141 ; ENGINE:engine_inst|ram_rdaddress[4]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg4 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.113      ; 1.488      ;
; 1.151 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|ram_rdaddress[0]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.413      ;
; 1.157 ; ENGINE:engine_inst|result_screen_y[23]           ; ENGINE:engine_inst|SCREEN_Y[7]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.418      ;
; 1.158 ; ENGINE:engine_inst|point_reg[2][14]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][14]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.429      ;
; 1.160 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|ram_rdaddress[4]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.431      ;
; 1.164 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|ram_rdaddress[3]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.426      ;
; 1.179 ; ENGINE:engine_inst|ram_rdaddress[1]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg1 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.113      ; 1.526      ;
; 1.184 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.450      ;
; 1.187 ; ENGINE:engine_inst|ram_rdaddress[2]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg2 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.113      ; 1.534      ;
; 1.191 ; VGA_OUT:vga_inst|screen_pos_x[6]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.457      ;
; 1.204 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.209 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.212 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[1]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.224 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.228 ; VGA_OUT:vga_inst|screen_pos_x[0]                 ; VGA_OUT:vga_inst|screen_pos_x[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.494      ;
; 1.238 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; ENGINE:engine_inst|point_reg[1][0]               ; ENGINE:engine_inst|point_reg[0][0]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.509      ;
; 1.239 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.240 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.241 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.507      ;
; 1.253 ; ENGINE:engine_inst|current_point_address[8]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.521      ;
; 1.262 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.528      ;
; 1.275 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.280 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.546      ;
; 1.283 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.295 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.563      ;
; 1.309 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.312 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.578      ;
; 1.326 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.592      ;
; 1.333 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[3]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.602      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[0]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[1]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.343 ; ENGINE:engine_inst|point_reg[2][0]~_Duplicate_4  ; ENGINE:engine_inst|point_reg[1][0]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.610      ;
; 1.344 ; ENGINE:engine_inst|result_screen_x[19]           ; ENGINE:engine_inst|SCREEN_X[3]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.604      ;
; 1.346 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.612      ;
; 1.349 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][17]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.624      ;
; 1.354 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.620      ;
; 1.380 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.383 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.390 ; ENGINE:engine_inst|point_reg[1][6]               ; ENGINE:engine_inst|point_reg[0][6]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.659      ;
; 1.398 ; ENGINE:engine_inst|point_reg[1][22]              ; ENGINE:engine_inst|point_reg[0][22]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.672      ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; rw[0]                            ; rw[0]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rw[1]                            ; rw[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.663 ; ENGINE:engine_inst|SCREEN_X[5]   ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.929      ;
; 0.690 ; rw[0]                            ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.692 ; rw[0]                            ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.958      ;
; 0.699 ; rw[1]                            ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.964      ;
; 0.809 ; rw[1]                            ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.836 ; rw[1]                            ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; rw[1]                            ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.851 ; rw[0]                            ; SRAM_OE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.116      ;
; 0.855 ; rw[0]                            ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.120      ;
; 0.871 ; rw[0]                            ; rw[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.137      ;
; 0.873 ; rw[0]                            ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.139      ;
; 0.996 ; rw[0]                            ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.261      ;
; 1.005 ; rw[1]                            ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.270      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.102 ; rw[1]                            ; SRAM_OE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.367      ;
; 1.154 ; rw[0]                            ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.409      ;
; 1.164 ; rw[0]                            ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.420      ;
; 1.301 ; VGA_OUT:vga_inst|screen_pos_x[1] ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 1.592      ;
; 1.311 ; rw[1]                            ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 1.566      ;
; 1.345 ; rw[1]                            ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.601      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.710 ; rw[0]                            ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.975      ;
; 1.763 ; ENGINE:engine_inst|SCREEN_X[4]   ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 2.072      ;
; 1.925 ; ENGINE:engine_inst|SCREEN_X[2]   ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.043      ; 2.234      ;
; 1.946 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.228      ;
; 2.123 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 2.404      ;
; 2.146 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.438      ;
; 2.184 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.476      ;
; 2.194 ; ENGINE:engine_inst|SCREEN_X[3]   ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.486      ;
; 2.273 ; ENGINE:engine_inst|SCREEN_X[6]   ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.041      ; 2.580      ;
; 2.375 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 2.657      ;
; 2.405 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.688      ;
; 2.447 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.738      ;
; 2.451 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.742      ;
; 2.454 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 2.745      ;
; 2.477 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.769      ;
; 2.493 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.785      ;
; 2.504 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 2.787      ;
; 2.567 ; ENGINE:engine_inst|SCREEN_X[8]   ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.042      ; 2.875      ;
; 2.571 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 2.852      ;
; 2.573 ; ENGINE:engine_inst|SCREEN_X[9]   ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.042      ; 2.881      ;
; 2.588 ; ENGINE:engine_inst|SCREEN_X[1]   ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.030      ; 2.884      ;
; 2.602 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.894      ;
; 2.624 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 2.905      ;
; 2.655 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 2.947      ;
; 2.662 ; rw[1]                            ; vga_data_g[3]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.662 ; rw[1]                            ; vga_data_g[4]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.662 ; rw[1]                            ; vga_data_g[5]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.662 ; rw[1]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.662 ; rw[1]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.662 ; rw[1]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 2.897      ;
; 2.719 ; rw[1]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.988      ;
; 2.720 ; rw[1]                            ; vga_data_g[0]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.989      ;
; 2.720 ; rw[1]                            ; vga_data_g[1]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.989      ;
; 2.720 ; rw[1]                            ; vga_data_g[2]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.989      ;
; 2.741 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.022      ;
; 2.748 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.031      ;
; 2.766 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 3.072      ;
; 2.772 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 3.064      ;
; 2.780 ; ENGINE:engine_inst|SCREEN_X[7]   ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.042      ; 3.088      ;
; 2.792 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.075      ;
; 2.792 ; rw[0]                            ; vga_data_g[3]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.792 ; rw[0]                            ; vga_data_g[4]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.792 ; rw[0]                            ; vga_data_g[5]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.792 ; rw[0]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.792 ; rw[0]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.792 ; rw[0]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.031     ; 3.027      ;
; 2.802 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.085      ;
; 2.813 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.096      ;
; 2.830 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 3.121      ;
; 2.833 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 3.124      ;
; 2.834 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 3.125      ;
; 2.835 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.017      ; 3.118      ;
; 2.840 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.025      ; 3.131      ;
; 2.845 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 3.137      ;
; 2.849 ; rw[0]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.118      ;
; 2.850 ; rw[0]                            ; vga_data_g[0]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.119      ;
; 2.850 ; rw[0]                            ; vga_data_g[1]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.119      ;
; 2.850 ; rw[0]                            ; vga_data_g[2]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 3.119      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[0]                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[0]                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[1]                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[1]                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[0]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[0]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[6]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[6]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[7]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[7]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[8]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[8]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[9]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[9]          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0|clk     ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[0]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[0]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[10]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[10]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[11]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[11]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[12]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[12]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[13]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[13]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[14]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[14]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[15]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[15]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[16]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[16]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[17]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[17]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[18]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[18]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[19]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[19]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[1]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[1]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[20]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[20]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[21]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[21]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[22]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[22]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[23]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[23]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[24]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[24]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[25]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[25]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[26]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[26]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[27]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[27]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[28]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[28]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[29]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[29]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[2]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[2]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[30]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[30]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[31]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[31]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[3]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[3]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[4]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[4]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[5]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[5]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[6]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[6]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[7]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[7]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[8]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[8]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[9]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[9]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg19 ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.631 ; 4.631 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 4.631 ; 4.631 ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; 5.799 ; 5.799 ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; 5.799 ; 5.799 ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 5.706 ; 5.706 ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; 0.598 ; 0.598 ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; 0.454 ; 0.454 ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; 0.141 ; 0.141 ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; 0.542 ; 0.542 ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; 0.766 ; 0.766 ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; 0.887 ; 0.887 ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; 0.533 ; 0.533 ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; 0.360 ; 0.360 ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; 1.495 ; 1.495 ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; 1.741 ; 1.741 ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; 1.196 ; 1.196 ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; 1.084 ; 1.084 ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; 1.261 ; 1.261 ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; 5.328 ; 5.328 ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; 5.706 ; 5.706 ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; 5.391 ; 5.391 ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 6.136 ; 6.136 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.026 ; 6.026 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 5.833 ; 5.833 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 6.136 ; 6.136 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.052 ; 6.052 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.027 ; 6.027 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.515 ; 5.515 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.886 ; 5.886 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 6.122 ; 6.122 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; -4.079 ; -4.079 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; -4.079 ; -4.079 ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; -3.680 ; -3.680 ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; -3.680 ; -3.680 ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 0.089  ; 0.089  ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; -0.368 ; -0.368 ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; -0.224 ; -0.224 ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; 0.089  ; 0.089  ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; -0.312 ; -0.312 ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; -0.536 ; -0.536 ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; -0.657 ; -0.657 ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; -0.303 ; -0.303 ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; -0.130 ; -0.130 ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; -1.265 ; -1.265 ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; -1.511 ; -1.511 ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; -0.966 ; -0.966 ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; -0.854 ; -0.854 ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; -1.031 ; -1.031 ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; -5.098 ; -5.098 ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; -5.476 ; -5.476 ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; -5.161 ; -5.161 ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; -5.285 ; -5.285 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -5.796 ; -5.796 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -5.586 ; -5.586 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -5.603 ; -5.603 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -5.906 ; -5.906 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -5.822 ; -5.822 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -5.797 ; -5.797 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -5.285 ; -5.285 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -5.656 ; -5.656 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -5.892 ; -5.892 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -5.731 ; -5.731 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 7.836  ; 7.836  ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 2.703  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.703  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.716  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.716  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 5.679  ; 5.679  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 5.371  ; 5.371  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.414  ; 5.414  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.980  ; 4.980  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.337  ; 5.337  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.404  ; 5.404  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.679  ; 5.679  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.625  ; 5.625  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.643  ; 5.643  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 5.665  ; 5.665  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 5.637  ; 5.637  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 5.927  ; 5.927  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 2.937  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.695  ; 6.695  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.917  ; 4.917  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.560  ; 4.560  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.695  ; 6.695  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.129  ; 5.129  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.179  ; 5.179  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.117  ; 5.117  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.156  ; 5.156  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 4.719  ; 4.719  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 5.113  ; 5.113  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.902  ; 5.902  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 6.283  ; 6.283  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.283  ; 6.283  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.313  ; 5.313  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.233  ; 6.233  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.146  ; 5.146  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 5.146  ; 5.146  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.194  ; 5.194  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.098  ; 5.098  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 5.119  ; 5.119  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 4.933  ; 4.933  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 4.738  ; 4.738  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.161  ; 6.161  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 2.703  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 2.703  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 2.716  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 2.716  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;        ; 2.937  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.769  ; 4.769  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.532  ; 4.532  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.565  ; 4.565  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.753  ; 4.753  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.539  ; 4.539  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.769  ; 4.769  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.522  ; 4.522  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.536  ; 4.536  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.534  ; 4.534  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.504  ; 4.504  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.550  ; 4.550  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.417  ; 4.417  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.281  ; 4.281  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.266  ; 4.266  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.281  ; 4.281  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.293  ; 4.293  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.033  ; 6.033  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.033  ; 6.033  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.024  ; 6.024  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.024  ; 6.024  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.773  ; 4.773  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 4.999  ; 4.999  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 7.836 ; 7.836 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 8.755 ; 8.755 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 7.836 ; 7.836 ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 2.703 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.703 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.716 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.716 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 4.980 ; 4.980 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 5.371 ; 5.371 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.414 ; 5.414 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.980 ; 4.980 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.337 ; 5.337 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.404 ; 5.404 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.679 ; 5.679 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.625 ; 5.625 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.643 ; 5.643 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 5.665 ; 5.665 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 5.637 ; 5.637 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 5.927 ; 5.927 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 2.937 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 4.560 ; 4.560 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.917 ; 4.917 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.560 ; 4.560 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.892 ; 4.892 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.129 ; 5.129 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.179 ; 5.179 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.117 ; 5.117 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.156 ; 5.156 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 4.719 ; 4.719 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 5.113 ; 5.113 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.902 ; 5.902 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 4.738 ; 4.738 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.283 ; 6.283 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.313 ; 5.313 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.233 ; 6.233 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.146 ; 5.146 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 5.146 ; 5.146 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.194 ; 5.194 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.098 ; 5.098 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 5.119 ; 5.119 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 4.933 ; 4.933 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 4.738 ; 4.738 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.161 ; 6.161 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;       ; 2.703 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;       ; 2.703 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;       ; 2.716 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;       ; 2.716 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;       ; 2.937 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.266 ; 4.266 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.532 ; 4.532 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.565 ; 4.565 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.753 ; 4.753 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.539 ; 4.539 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.769 ; 4.769 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.522 ; 4.522 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.536 ; 4.536 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.534 ; 4.534 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.504 ; 4.504 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.299 ; 4.299 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.326 ; 4.326 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.266 ; 4.266 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.293 ; 4.293 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.894 ; 5.894 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.913 ; 5.913 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.913 ; 5.913 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.903 ; 5.903 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.903 ; 5.903 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.894 ; 5.894 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.894 ; 5.894 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 4.999 ; 4.999 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.883 ;    ;    ; 8.883 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.850 ;    ;    ; 8.850 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.815 ;    ;    ; 8.815 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.908 ;    ;    ; 8.908 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.891 ;    ;    ; 8.891 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.932 ;    ;    ; 8.932 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.883 ;    ;    ; 8.883 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.850 ;    ;    ; 8.850 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.815 ;    ;    ; 8.815 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.908 ;    ;    ; 8.908 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.891 ;    ;    ; 8.891 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.932 ;    ;    ; 8.932 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 7.068 ;      ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 7.068 ;      ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 4.635 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 4.635 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 4.645 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 4.895 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 4.875 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 5.789 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 5.789 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.789 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.751 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 5.802 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.802 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 7.068 ;      ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 7.068 ;      ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 4.505 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 4.505 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 4.515 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 4.765 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 4.745 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 5.659 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 5.659 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.659 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.621 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 5.672 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.672 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 7.068     ;           ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 7.068     ;           ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 4.635     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 4.635     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 4.645     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 4.895     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 4.875     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 5.789     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 5.789     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.789     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.751     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 5.802     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.802     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 7.068     ;           ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 7.068     ;           ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 4.505     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 4.505     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 4.515     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 4.765     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 4.745     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 5.659     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 5.659     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.659     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.621     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 5.672     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.672     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; -22.284 ; -368.704      ;
; pll_inst|altpll_component|pll|clk[1] ; 7.763   ; 0.000         ;
; CLOCK_50                             ; 17.711  ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; CLOCK_50                             ; 0.215 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; CLOCK_50                             ; 9.000  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 17.873 ; 0.000         ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -22.284 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.314     ;
; -22.251 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.281     ;
; -22.249 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.279     ;
; -22.217 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.247     ;
; -22.216 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.246     ;
; -22.195 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.225     ;
; -22.182 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.212     ;
; -22.160 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.190     ;
; -22.155 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.185     ;
; -22.148 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.178     ;
; -22.126 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.156     ;
; -22.122 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.152     ;
; -22.120 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.150     ;
; -22.113 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.143     ;
; -22.091 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.121     ;
; -22.091 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.121     ;
; -22.088 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.118     ;
; -22.087 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.117     ;
; -22.085 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.115     ;
; -22.066 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.096     ;
; -22.056 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.086     ;
; -22.053 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.083     ;
; -22.052 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.082     ;
; -22.050 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.080     ;
; -22.039 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.069     ;
; -22.031 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.061     ;
; -22.019 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.049     ;
; -22.018 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.048     ;
; -22.017 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.047     ;
; -22.015 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.045     ;
; -22.004 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.034     ;
; -21.997 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.027     ;
; -21.996 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.026     ;
; -21.984 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.014     ;
; -21.983 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.013     ;
; -21.982 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.012     ;
; -21.980 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 62.010     ;
; -21.962 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.992     ;
; -21.962 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.992     ;
; -21.961 ; ENGINE:engine_inst|point_reg[2][25]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.991     ;
; -21.961 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.991     ;
; -21.949 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.979     ;
; -21.948 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.978     ;
; -21.947 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.977     ;
; -21.945 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.975     ;
; -21.927 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.957     ;
; -21.927 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.957     ;
; -21.926 ; ENGINE:engine_inst|point_reg[2][25]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.956     ;
; -21.926 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.956     ;
; -21.916 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.937     ;
; -21.914 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.944     ;
; -21.913 ; ENGINE:engine_inst|point_reg[2][26]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.943     ;
; -21.913 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.943     ;
; -21.912 ; ENGINE:engine_inst|point_reg[2][18]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.942     ;
; -21.910 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.940     ;
; -21.892 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.922     ;
; -21.892 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.922     ;
; -21.891 ; ENGINE:engine_inst|point_reg[2][27]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.921     ;
; -21.891 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.921     ;
; -21.881 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.902     ;
; -21.879 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.909     ;
; -21.878 ; ENGINE:engine_inst|point_reg[2][26]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.908     ;
; -21.878 ; ENGINE:engine_inst|point_reg[2][19]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.908     ;
; -21.875 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.905     ;
; -21.866 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.887     ;
; -21.857 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.887     ;
; -21.857 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.887     ;
; -21.856 ; ENGINE:engine_inst|point_reg[2][27]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.886     ;
; -21.856 ; ENGINE:engine_inst|point_reg[2][20]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.886     ;
; -21.847 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.868     ;
; -21.844 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.874     ;
; -21.843 ; ENGINE:engine_inst|point_reg[2][28]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.873     ;
; -21.840 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.870     ;
; -21.832 ; ENGINE:engine_inst|point_reg[2][25]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.862     ;
; -21.831 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.852     ;
; -21.822 ; ENGINE:engine_inst|point_reg[2][29]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.852     ;
; -21.822 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.852     ;
; -21.822 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.852     ;
; -21.812 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.833     ;
; -21.812 ; ENGINE:engine_inst|point_reg[0][8]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.833     ;
; -21.809 ; ENGINE:engine_inst|point_reg[2][21]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.839     ;
; -21.808 ; ENGINE:engine_inst|point_reg[2][28]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.838     ;
; -21.805 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[20] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.835     ;
; -21.797 ; ENGINE:engine_inst|point_reg[2][25]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.827     ;
; -21.787 ; ENGINE:engine_inst|point_reg[2][29]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.817     ;
; -21.787 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.808     ;
; -21.787 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[18] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.817     ;
; -21.787 ; ENGINE:engine_inst|point_reg[2][22]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.817     ;
; -21.784 ; ENGINE:engine_inst|point_reg[2][26]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.814     ;
; -21.777 ; ENGINE:engine_inst|point_reg[0][9]               ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.798     ;
; -21.771 ; ENGINE:engine_inst|point_reg[2][30]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.801     ;
; -21.770 ; ENGINE:engine_inst|point_reg[2][24]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[19] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.800     ;
; -21.762 ; ENGINE:engine_inst|point_reg[2][27]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.792     ;
; -21.762 ; ENGINE:engine_inst|point_reg[2][25]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[21] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.792     ;
; -21.757 ; ENGINE:engine_inst|point_reg[0][10]              ; ENGINE:engine_inst|result_screen_x[25] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.778     ;
; -21.752 ; ENGINE:engine_inst|point_reg[0][6]               ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.773     ;
; -21.752 ; ENGINE:engine_inst|point_reg[2][23]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[17] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.782     ;
; -21.749 ; ENGINE:engine_inst|point_reg[2][26]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[22] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.779     ;
; -21.737 ; ENGINE:engine_inst|point_reg[0][7]               ; ENGINE:engine_inst|result_screen_x[23] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.011     ; 61.758     ;
; -21.736 ; ENGINE:engine_inst|point_reg[2][30]~_Duplicate_2 ; ENGINE:engine_inst|result_screen_x[24] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.002     ; 61.766     ;
+---------+--------------------------------------------------+----------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                             ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 7.763 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.308      ;
; 7.764 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.284      ;
; 7.767 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.304      ;
; 7.775 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.296      ;
; 7.783 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.288      ;
; 7.791 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.280      ;
; 7.791 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.280      ;
; 7.801 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.270      ;
; 7.810 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.261      ;
; 7.817 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.231      ;
; 7.817 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.254      ;
; 7.826 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.245      ;
; 7.838 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.233      ;
; 7.846 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.225      ;
; 7.846 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.225      ;
; 7.852 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.196      ;
; 7.872 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.199      ;
; 7.877 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.171      ;
; 7.881 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.190      ;
; 7.884 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.163      ;
; 7.887 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.161      ;
; 7.894 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.177      ;
; 7.903 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.145      ;
; 7.909 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.162      ;
; 7.915 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.156      ;
; 7.917 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.154      ;
; 7.917 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.154      ;
; 7.921 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.150      ;
; 7.922 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.126      ;
; 7.922 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.149      ;
; 7.923 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.148      ;
; 7.924 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.123      ;
; 7.929 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.118      ;
; 7.930 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.118      ;
; 7.937 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.110      ;
; 7.942 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.106      ;
; 7.943 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.128      ;
; 7.949 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.122      ;
; 7.952 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.119      ;
; 7.952 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.119      ;
; 7.954 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.117      ;
; 7.954 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.117      ;
; 7.956 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.092      ;
; 7.958 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.113      ;
; 7.962 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.109      ;
; 7.962 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.109      ;
; 7.965 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.083      ;
; 7.971 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 2.085      ;
; 7.972 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.075      ;
; 7.977 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.094      ;
; 7.988 ; ENGINE:engine_inst|SCREEN_Y[4]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.083      ;
; 7.991 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.057      ;
; 7.994 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.053      ;
; 7.995 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.053      ;
; 7.997 ; ENGINE:engine_inst|SCREEN_Y[2]   ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.074      ;
; 7.999 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.048      ;
; 8.000 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.048      ;
; 8.006 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 2.050      ;
; 8.007 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.040      ;
; 8.009 ; ENGINE:engine_inst|SCREEN_Y[7]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.062      ;
; 8.012 ; ENGINE:engine_inst|SCREEN_Y[5]   ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.059      ;
; 8.026 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.022      ;
; 8.028 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 2.028      ;
; 8.030 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.018      ;
; 8.032 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.015      ;
; 8.035 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.013      ;
; 8.037 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.010      ;
; 8.041 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.030      ;
; 8.041 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 2.015      ;
; 8.042 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.029      ;
; 8.042 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.005      ;
; 8.045 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 2.002      ;
; 8.048 ; ENGINE:engine_inst|SCREEN_Y[6]   ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.023      ;
; 8.049 ; ENGINE:engine_inst|SCREEN_Y[3]   ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 2.022      ;
; 8.061 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 1.987      ;
; 8.061 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.995      ;
; 8.063 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 1.985      ;
; 8.063 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.993      ;
; 8.065 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 1.983      ;
; 8.076 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 1.971      ;
; 8.076 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.980      ;
; 8.096 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.960      ;
; 8.098 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.958      ;
; 8.099 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 1.949      ;
; 8.100 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 1.948      ;
; 8.108 ; ENGINE:engine_inst|SCREEN_X[7]   ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 1.964      ;
; 8.111 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.945      ;
; 8.112 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.944      ;
; 8.115 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 1.932      ;
; 8.124 ; ENGINE:engine_inst|SCREEN_X[7]   ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.040      ; 1.948      ;
; 8.131 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.925      ;
; 8.132 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.924      ;
; 8.133 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.923      ;
; 8.145 ; ENGINE:engine_inst|SCREEN_Y[8]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.039      ; 1.926      ;
; 8.147 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.909      ;
; 8.160 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 1.887      ;
; 8.165 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.891      ;
; 8.166 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.890      ;
; 8.167 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.024      ; 1.889      ;
; 8.167 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 10.000       ; 0.015      ; 1.880      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.711 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 2.319      ;
; 17.719 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 2.311      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.720 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.304      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.728 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.296      ;
; 17.763 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 2.267      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.772 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.252      ;
; 17.825 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.200      ;
; 17.829 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.196      ;
; 17.829 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.196      ;
; 17.829 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.196      ;
; 17.833 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.192      ;
; 17.837 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.188      ;
; 17.837 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.188      ;
; 17.837 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.188      ;
; 17.845 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 2.185      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.170      ;
; 17.877 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.148      ;
; 17.878 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.148      ;
; 17.878 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.148      ;
; 17.878 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.148      ;
; 17.878 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.148      ;
; 17.878 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.148      ;
; 17.880 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 2.138      ;
; 17.881 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.144      ;
; 17.881 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.144      ;
; 17.881 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.144      ;
; 17.886 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.140      ;
; 17.886 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.140      ;
; 17.886 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.140      ;
; 17.886 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.140      ;
; 17.886 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.140      ;
; 17.888 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 2.130      ;
; 17.899 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.132      ;
; 17.905 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.126      ;
; 17.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.096      ;
; 17.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.096      ;
; 17.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.096      ;
; 17.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.096      ;
; 17.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.096      ;
; 17.932 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 2.086      ;
; 17.959 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.066      ;
; 17.963 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.062      ;
; 17.963 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.062      ;
; 17.963 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 2.062      ;
; 18.005 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.002     ; 2.025      ;
; 18.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.014      ;
; 18.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.014      ;
; 18.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.014      ;
; 18.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.014      ;
; 18.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.014      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                            ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                             ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.008     ; 2.010      ;
; 18.014 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.014     ; 2.004      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
; 18.074 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.007     ; 1.951      ;
+--------+------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.256 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.266 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.418      ;
; 0.271 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.423      ;
; 0.315 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.468      ;
; 0.315 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.469      ;
; 0.317 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.470      ;
; 0.332 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.485      ;
; 0.357 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.508      ;
; 0.362 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.394 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.397 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.550      ;
; 0.402 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.555      ;
; 0.403 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.556      ;
; 0.408 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.559      ;
; 0.410 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.413 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.431 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.583      ;
; 0.435 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.438 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.589      ;
; 0.442 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.593      ;
; 0.446 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.597      ;
; 0.447 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.598      ;
; 0.452 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.603      ;
; 0.461 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.612      ;
; 0.462 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.616      ;
; 0.464 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.616      ;
; 0.467 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.618      ;
; 0.473 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.625      ;
; 0.479 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.631      ;
; 0.496 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.653      ;
; 0.500 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.654      ;
; 0.502 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.652      ;
; 0.509 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.526 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.677      ;
; 0.526 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.532 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.701      ;
; 0.555 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.567 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.580 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.590 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.592 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.600 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.606 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.613 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.624 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.013     ; 0.763      ;
; 0.625 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.776      ;
; 0.627 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.633 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.636 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.786      ;
; 0.640 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.799      ;
; 0.645 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.799      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                                                                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[3]                 ; VGA_OUT:vga_inst|screen_pos_y[3]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[2]                 ; VGA_OUT:vga_inst|screen_pos_y[2]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[4]                 ; VGA_OUT:vga_inst|screen_pos_y[4]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[8]                 ; VGA_OUT:vga_inst|screen_pos_y[8]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[7]                 ; VGA_OUT:vga_inst|screen_pos_y[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[6]                 ; VGA_OUT:vga_inst|screen_pos_y[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[5]                 ; VGA_OUT:vga_inst|screen_pos_y[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[0]                 ; VGA_OUT:vga_inst|screen_pos_y[0]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[9]                 ; VGA_OUT:vga_inst|screen_pos_y[9]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[1]                 ; VGA_OUT:vga_inst|screen_pos_y[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|VGA_VS                          ; VGA_OUT:vga_inst|VGA_VS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|VGA_BLANK                       ; VGA_OUT:vga_inst|VGA_BLANK                                                                                                                       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; vga_data_g[2]                                    ; VGA_OUT:vga_inst|VGA_G[2]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.395      ;
; 0.246 ; vga_data_g[2]                                    ; VGA_OUT:vga_inst|VGA_R[2]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.397      ;
; 0.261 ; ENGINE:engine_inst|current_point_address[9]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.327 ; vga_data_g[0]                                    ; VGA_OUT:vga_inst|VGA_R[0]                                                                                                                        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.478      ;
; 0.362 ; VGA_OUT:vga_inst|screen_pos_x[6]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.369 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_OUT:vga_inst|screen_pos_x[7]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[0]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; VGA_OUT:vga_inst|screen_pos_x[0]                 ; VGA_OUT:vga_inst|screen_pos_x[0]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_OUT:vga_inst|screen_pos_x[1]                 ; VGA_OUT:vga_inst|screen_pos_x[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.380 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[1]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.389 ; ENGINE:engine_inst|current_point_address[8]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.396 ; VGA_OUT:vga_inst|VGA_HS                          ; VGA_OUT:vga_inst|VGA_HS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.548      ;
; 0.423 ; ENGINE:engine_inst|result_screen_x[17]           ; ENGINE:engine_inst|SCREEN_X[1]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.574      ;
; 0.429 ; ENGINE:engine_inst|result_screen_y[18]           ; ENGINE:engine_inst|SCREEN_Y[2]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.575      ;
; 0.430 ; ENGINE:engine_inst|result_screen_y[17]           ; ENGINE:engine_inst|SCREEN_Y[1]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.576      ;
; 0.434 ; ENGINE:engine_inst|result_screen_y[22]           ; ENGINE:engine_inst|SCREEN_Y[6]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.580      ;
; 0.454 ; ENGINE:engine_inst|point_reg[1][4]               ; ENGINE:engine_inst|point_reg[0][4]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.608      ;
; 0.457 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|ram_rdaddress[1]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.613      ;
; 0.465 ; ENGINE:engine_inst|result_screen_y[20]           ; ENGINE:engine_inst|SCREEN_Y[4]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.611      ;
; 0.466 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|ram_rdaddress[2]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.622      ;
; 0.468 ; VGA_OUT:vga_inst|screen_pos_y[1]                 ; VGA_OUT:vga_inst|VGA_VS                                                                                                                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.613      ;
; 0.471 ; ENGINE:engine_inst|point_reg[1][1]               ; ENGINE:engine_inst|point_reg[0][1]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.624      ;
; 0.473 ; ENGINE:engine_inst|point_reg[1][3]               ; ENGINE:engine_inst|point_reg[0][3]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.624      ;
; 0.475 ; ENGINE:engine_inst|result_screen_y[21]           ; ENGINE:engine_inst|SCREEN_Y[5]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.621      ;
; 0.489 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|ram_rdaddress[5]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.645      ;
; 0.497 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; VGA_OUT:vga_inst|screen_pos_x[6]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; ENGINE:engine_inst|ram_rdaddress[5]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg5 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.089      ; 0.730      ;
; 0.504 ; ENGINE:engine_inst|ram_rdaddress[4]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg4 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.089      ; 0.731      ;
; 0.507 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; ENGINE:engine_inst|result_screen_y[24]           ; ENGINE:engine_inst|SCREEN_Y[8]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.654      ;
; 0.510 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[1]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; ENGINE:engine_inst|result_screen_y[19]           ; ENGINE:engine_inst|SCREEN_Y[3]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.659      ;
; 0.514 ; VGA_OUT:vga_inst|screen_pos_x[0]                 ; VGA_OUT:vga_inst|screen_pos_x[1]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.525 ; ENGINE:engine_inst|ram_rdaddress[1]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg1 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.089      ; 0.752      ;
; 0.525 ; ENGINE:engine_inst|result_screen_y[23]           ; ENGINE:engine_inst|SCREEN_Y[7]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.671      ;
; 0.529 ; ENGINE:engine_inst|current_point_address[8]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; ENGINE:engine_inst|ram_rdaddress[2]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg2 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.089      ; 0.758      ;
; 0.532 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[5]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; ENGINE:engine_inst|point_reg[2][15]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][15]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.701      ;
; 0.545 ; ENGINE:engine_inst|current_point_address[7]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|ram_rdaddress[0]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.694      ;
; 0.546 ; VGA_OUT:vga_inst|screen_pos_x[5]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[2]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; ENGINE:engine_inst|point_reg[2][2]~_Duplicate_4  ; ENGINE:engine_inst|point_reg[1][2]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.553 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|ram_rdaddress[4]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.709      ;
; 0.553 ; ENGINE:engine_inst|point_reg[2][14]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][14]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.709      ;
; 0.555 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|ram_rdaddress[3]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.704      ;
; 0.556 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; ENGINE:engine_inst|point_reg[1][0]               ; ENGINE:engine_inst|point_reg[0][0]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.717      ;
; 0.563 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; VGA_OUT:vga_inst|screen_pos_x[4]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[6]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.577 ; ENGINE:engine_inst|current_point_address[2]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[3]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.590 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; ENGINE:engine_inst|current_point_address[6]      ; ENGINE:engine_inst|current_point_address[9]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.605 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[3]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; VGA_OUT:vga_inst|screen_pos_x[3]                 ; VGA_OUT:vga_inst|screen_pos_x[7]                                                                                                                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.614 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; ENGINE:engine_inst|current_point_address[0]      ; ENGINE:engine_inst|current_point_address[4]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.625 ; ENGINE:engine_inst|current_point_address[1]      ; ENGINE:engine_inst|current_point_address[5]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.627 ; ENGINE:engine_inst|ram_rdaddress[3]              ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~portb_address_reg3 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.097      ; 0.862      ;
; 0.633 ; ENGINE:engine_inst|current_point_address[5]      ; ENGINE:engine_inst|current_point_address[8]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; ENGINE:engine_inst|point_reg[2][0]~_Duplicate_4  ; ENGINE:engine_inst|point_reg[1][0]                                                                                                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.787      ;
; 0.641 ; ENGINE:engine_inst|point_reg[2][17]~_Duplicate_4 ; ENGINE:engine_inst|point_reg[1][17]                                                                                                              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.799      ;
; 0.641 ; ENGINE:engine_inst|result_screen_x[19]           ; ENGINE:engine_inst|SCREEN_X[3]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.787      ;
; 0.648 ; ENGINE:engine_inst|result_screen_x[20]           ; ENGINE:engine_inst|SCREEN_X[4]                                                                                                                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 0.787      ;
; 0.649 ; ENGINE:engine_inst|current_point_address[4]      ; ENGINE:engine_inst|current_point_address[7]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; ENGINE:engine_inst|current_point_address[3]      ; ENGINE:engine_inst|current_point_address[6]                                                                                                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
+-------+--------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; rw[0]                            ; rw[0]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rw[1]                            ; rw[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.310 ; ENGINE:engine_inst|SCREEN_X[5]   ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.462      ;
; 0.310 ; rw[0]                            ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.462      ;
; 0.311 ; rw[0]                            ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.463      ;
; 0.327 ; rw[1]                            ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.478      ;
; 0.377 ; rw[1]                            ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rw[1]                            ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; rw[1]                            ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.392 ; rw[0]                            ; rw[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; rw[0]                            ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; rw[0]                            ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.549      ;
; 0.419 ; rw[0]                            ; SRAM_OE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.572      ;
; 0.446 ; rw[0]                            ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.597      ;
; 0.455 ; rw[1]                            ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.608      ;
; 0.522 ; rw[0]                            ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.665      ;
; 0.527 ; rw[0]                            ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.671      ;
; 0.577 ; VGA_OUT:vga_inst|screen_pos_x[1] ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.751      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.591 ; rw[1]                            ; SRAM_OE_N~reg0     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.744      ;
; 0.628 ; rw[1]                            ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.771      ;
; 0.639 ; rw[1]                            ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 0.783      ;
; 0.803 ; ENGINE:engine_inst|SCREEN_X[4]   ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 0.994      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.809 ; rw[0]                            ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.962      ;
; 0.856 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 1.023      ;
; 0.875 ; ENGINE:engine_inst|SCREEN_X[2]   ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.066      ;
; 0.936 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.102      ;
; 0.950 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.125      ;
; 0.965 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.140      ;
; 0.994 ; ENGINE:engine_inst|SCREEN_X[3]   ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.170      ;
; 1.016 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 1.183      ;
; 1.021 ; ENGINE:engine_inst|SCREEN_X[6]   ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.038      ; 1.211      ;
; 1.071 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.239      ;
; 1.074 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.250      ;
; 1.075 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.250      ;
; 1.075 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.251      ;
; 1.082 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.257      ;
; 1.089 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.265      ;
; 1.090 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.256      ;
; 1.098 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.266      ;
; 1.123 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.289      ;
; 1.126 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.301      ;
; 1.159 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.334      ;
; 1.167 ; ENGINE:engine_inst|SCREEN_X[8]   ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 1.359      ;
; 1.170 ; ENGINE:engine_inst|SCREEN_X[9]   ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 1.362      ;
; 1.180 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.346      ;
; 1.200 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.368      ;
; 1.206 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.374      ;
; 1.207 ; ENGINE:engine_inst|SCREEN_X[1]   ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.026      ; 1.385      ;
; 1.209 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.385      ;
; 1.209 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.377      ;
; 1.212 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.388      ;
; 1.215 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.391      ;
; 1.216 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.391      ;
; 1.220 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.395      ;
; 1.223 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.391      ;
; 1.227 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.403      ;
; 1.232 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.408      ;
; 1.238 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.406      ;
; 1.241 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.409      ;
; 1.244 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.420      ;
; 1.250 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.426      ;
; 1.256 ; ENGINE:engine_inst|SCREEN_X[7]   ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 1.448      ;
; 1.258 ; ENGINE:engine_inst|SCREEN_Y[1]   ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.039      ; 1.449      ;
; 1.260 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.436      ;
; 1.262 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.438      ;
; 1.273 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.441      ;
; 1.277 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 1.452      ;
; 1.279 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.455      ;
; 1.279 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.447      ;
; 1.280 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.456      ;
; 1.283 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.459      ;
; 1.285 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.461      ;
; 1.292 ; VGA_OUT:vga_inst|screen_pos_y[8] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 1.459      ;
; 1.297 ; VGA_OUT:vga_inst|screen_pos_x[9] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.473      ;
; 1.306 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.024      ; 1.482      ;
; 1.307 ; ENGINE:engine_inst|SCREEN_X[8]   ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 1.499      ;
; 1.308 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.016      ; 1.476      ;
; 1.310 ; ENGINE:engine_inst|SCREEN_X[9]   ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.040      ; 1.502      ;
; 1.310 ; rw[1]                            ; vga_data_g[3]      ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.027     ; 1.435      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[0]                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[0]                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[1]                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; rw[1]                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[0]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[0]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[6]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[6]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[7]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[7]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[8]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[8]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[9]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; vga_data_g[9]          ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[0]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[10]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[11]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[12]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[13]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[14]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[15]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[16]~reg0|clk ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[1]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[2]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[3]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[4]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[5]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[6]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[7]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[8]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_ADDR[9]~reg0|clk  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_OE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0|clk     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; SRAM_WE_N~reg0|clk     ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[0]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[0]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[10]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[10]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[11]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[11]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[12]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[12]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[13]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[13]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[14]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[14]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[15]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[15]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[16]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[16]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[17]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[17]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[18]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[18]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[19]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[19]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[1]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[1]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[20]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[20]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[21]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[21]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[22]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[22]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[23]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[23]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[24]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[24]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[25]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[25]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[26]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[26]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[27]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[27]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[28]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[28]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[29]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[29]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[2]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[2]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[30]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[30]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[31]                         ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[31]                         ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[3]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[3]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[4]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[4]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[5]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[5]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[6]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[6]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[7]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[7]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[8]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[8]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[9]                          ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|q_b[9]                          ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; ENGINE:engine_inst|triangle_ram:triangle_ram_inst|altsyncram:altsyncram_component|altsyncram_4vr1:auto_generated|ram_block1a0~porta_datain_reg19 ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 2.437  ; 2.437  ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 2.437  ; 2.437  ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; 3.088  ; 3.088  ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; 3.088  ; 3.088  ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 3.067  ; 3.067  ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; 0.007  ; 0.007  ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; -0.084 ; -0.084 ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; -0.227 ; -0.227 ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; 0.004  ; 0.004  ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; 0.103  ; 0.103  ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; 0.188  ; 0.188  ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; -0.003 ; -0.003 ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; -0.100 ; -0.100 ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; 0.452  ; 0.452  ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; 0.499  ; 0.499  ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; 0.322  ; 0.322  ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; 0.277  ; 0.277  ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; 0.359  ; 0.359  ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; 2.870  ; 2.870  ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; 3.067  ; 3.067  ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; 2.907  ; 2.907  ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 3.662  ; 3.662  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 3.541  ; 3.541  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 3.454  ; 3.454  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 3.464  ; 3.464  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 3.617  ; 3.617  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 3.598  ; 3.598  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 3.595  ; 3.595  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 3.288  ; 3.288  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 3.490  ; 3.490  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 3.662  ; 3.662  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 3.559  ; 3.559  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; -2.180 ; -2.180 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; -2.180 ; -2.180 ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; -2.024 ; -2.024 ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; -2.024 ; -2.024 ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 0.347  ; 0.347  ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; 0.113  ; 0.113  ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; 0.204  ; 0.204  ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; 0.347  ; 0.347  ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; 0.116  ; 0.116  ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; 0.017  ; 0.017  ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; -0.068 ; -0.068 ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; 0.123  ; 0.123  ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; 0.220  ; 0.220  ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; -0.332 ; -0.332 ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; -0.379 ; -0.379 ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; -0.202 ; -0.202 ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; -0.157 ; -0.157 ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; -0.239 ; -0.239 ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; -2.750 ; -2.750 ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; -2.947 ; -2.947 ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; -2.787 ; -2.787 ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; -3.168 ; -3.168 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.421 ; -3.421 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.334 ; -3.334 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.344 ; -3.344 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.497 ; -3.497 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.478 ; -3.478 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.475 ; -3.475 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -3.168 ; -3.168 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.370 ; -3.370 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -3.542 ; -3.542 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -3.439 ; -3.439 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 5.386 ; 5.386 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 5.386 ; 5.386 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 5.555 ; 5.555 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 5.555 ; 5.555 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.860 ; 2.860 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.691 ; 2.691 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.545 ; 2.545 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.662 ; 2.662 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 2.860 ; 2.860 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 2.817 ; 2.817 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 2.825 ; 2.825 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 2.842 ; 2.842 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 2.818 ; 2.818 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 2.976 ; 2.976 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 1.473 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 3.354 ; 3.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.492 ; 2.492 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.354 ; 2.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 3.354 ; 3.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.476 ; 2.476 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 2.564 ; 2.564 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 2.432 ; 2.432 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 2.572 ; 2.572 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 3.154 ; 3.154 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.154 ; 3.154 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.689 ; 2.689 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.120 ; 3.120 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 2.631 ; 2.631 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 2.559 ; 2.559 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 2.494 ; 2.494 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 2.412 ; 2.412 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 3.091 ; 3.091 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;       ; 1.473 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.413 ; 2.413 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.340 ; 2.340 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.402 ; 2.402 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.317 ; 2.317 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.413 ; 2.413 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.321 ; 2.321 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.291 ; 2.291 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.205 ; 2.205 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.269 ; 2.269 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.194 ; 2.194 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.235 ; 2.235 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.186 ; 2.186 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.203 ; 2.203 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 3.014 ; 3.014 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 3.004 ; 3.004 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.421 ; 2.421 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 4.651 ; 4.651 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.545 ; 2.545 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.691 ; 2.691 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.545 ; 2.545 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.662 ; 2.662 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 2.860 ; 2.860 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 2.817 ; 2.817 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 2.825 ; 2.825 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 2.842 ; 2.842 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 2.818 ; 2.818 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 2.976 ; 2.976 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 1.473 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.354 ; 2.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.492 ; 2.492 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.354 ; 2.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 3.354 ; 3.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.476 ; 2.476 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 2.564 ; 2.564 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 2.432 ; 2.432 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 2.572 ; 2.572 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.412 ; 2.412 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.154 ; 3.154 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.689 ; 2.689 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.120 ; 3.120 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 2.631 ; 2.631 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 2.559 ; 2.559 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 2.494 ; 2.494 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 2.412 ; 2.412 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 3.091 ; 3.091 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;       ; 1.473 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.340 ; 2.340 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.402 ; 2.402 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.317 ; 2.317 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.413 ; 2.413 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.321 ; 2.321 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.291 ; 2.291 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.205 ; 2.205 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.269 ; 2.269 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.194 ; 2.194 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.235 ; 2.235 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.186 ; 2.186 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.203 ; 2.203 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.951 ; 2.951 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.951 ; 2.951 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.421 ; 2.421 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.057 ;    ;    ; 5.057 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.015 ;    ;    ; 5.015 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.997 ;    ;    ; 4.997 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.070 ;    ;    ; 5.070 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.050 ;    ;    ; 5.050 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.053 ;    ;    ; 5.053 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.071 ;    ;    ; 5.071 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.057 ;    ;    ; 5.057 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.015 ;    ;    ; 5.015 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.997 ;    ;    ; 4.997 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.070 ;    ;    ; 5.070 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.050 ;    ;    ; 5.050 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.053 ;    ;    ; 5.053 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.071 ;    ;    ; 5.071 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 3.927 ;      ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 3.927 ;      ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 2.329 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 2.329 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 2.339 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 2.453 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 2.433 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 2.864 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 2.864 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 2.864 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 2.847 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 2.899 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 2.899 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 3.927 ;      ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 3.927 ;      ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 2.276 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 2.276 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 2.286 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 2.400 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 2.380 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 2.811 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 2.811 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 2.811 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 2.794 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 2.846 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 2.846 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 3.927     ;           ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 3.927     ;           ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 2.329     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 2.329     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 2.339     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 2.453     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 2.433     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 2.864     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 2.864     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 2.864     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 2.847     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 2.899     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 2.899     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 3.927     ;           ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 3.927     ;           ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 2.276     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 2.276     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 2.286     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 2.400     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 2.380     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 2.811     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 2.811     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 2.811     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 2.794     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 2.846     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 2.846     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+---------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                 ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -98.689   ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50                             ; 15.131    ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  pll_inst|altpll_component|pll|clk[0] ; -98.689   ; 0.215 ; N/A      ; N/A     ; 17.873              ;
;  pll_inst|altpll_component|pll|clk[1] ; 4.861     ; 0.215 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                       ; -1651.465 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                             ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[0] ; -1651.465 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[1] ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.631 ; 4.631 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; 4.631 ; 4.631 ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; 5.799 ; 5.799 ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; 5.799 ; 5.799 ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 5.706 ; 5.706 ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; 0.598 ; 0.598 ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; 0.454 ; 0.454 ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; 0.141 ; 0.141 ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; 0.542 ; 0.542 ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; 0.766 ; 0.766 ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; 0.887 ; 0.887 ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; 0.533 ; 0.533 ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; 0.360 ; 0.360 ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; 1.495 ; 1.495 ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; 1.741 ; 1.741 ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; 1.196 ; 1.196 ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; 1.084 ; 1.084 ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; 1.261 ; 1.261 ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; 5.328 ; 5.328 ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; 5.706 ; 5.706 ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; 5.391 ; 5.391 ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; 6.136 ; 6.136 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.026 ; 6.026 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 5.816 ; 5.816 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 5.833 ; 5.833 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 6.136 ; 6.136 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.052 ; 6.052 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.027 ; 6.027 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 5.515 ; 5.515 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 5.886 ; 5.886 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 6.122 ; 6.122 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 5.961 ; 5.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; -2.180 ; -2.180 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15] ; CLOCK_50   ; -2.180 ; -2.180 ; Rise       ; CLOCK_50                             ;
; KEY[*]      ; CLOCK_50   ; -2.024 ; -2.024 ; Rise       ; CLOCK_50                             ;
;  KEY[0]     ; CLOCK_50   ; -2.024 ; -2.024 ; Rise       ; CLOCK_50                             ;
; SW[*]       ; CLOCK_50   ; 0.347  ; 0.347  ; Rise       ; CLOCK_50                             ;
;  SW[0]      ; CLOCK_50   ; 0.113  ; 0.113  ; Rise       ; CLOCK_50                             ;
;  SW[1]      ; CLOCK_50   ; 0.204  ; 0.204  ; Rise       ; CLOCK_50                             ;
;  SW[2]      ; CLOCK_50   ; 0.347  ; 0.347  ; Rise       ; CLOCK_50                             ;
;  SW[3]      ; CLOCK_50   ; 0.116  ; 0.116  ; Rise       ; CLOCK_50                             ;
;  SW[4]      ; CLOCK_50   ; 0.017  ; 0.017  ; Rise       ; CLOCK_50                             ;
;  SW[5]      ; CLOCK_50   ; -0.068 ; -0.068 ; Rise       ; CLOCK_50                             ;
;  SW[6]      ; CLOCK_50   ; 0.123  ; 0.123  ; Rise       ; CLOCK_50                             ;
;  SW[7]      ; CLOCK_50   ; 0.220  ; 0.220  ; Rise       ; CLOCK_50                             ;
;  SW[8]      ; CLOCK_50   ; -0.332 ; -0.332 ; Rise       ; CLOCK_50                             ;
;  SW[9]      ; CLOCK_50   ; -0.379 ; -0.379 ; Rise       ; CLOCK_50                             ;
;  SW[10]     ; CLOCK_50   ; -0.202 ; -0.202 ; Rise       ; CLOCK_50                             ;
;  SW[11]     ; CLOCK_50   ; -0.157 ; -0.157 ; Rise       ; CLOCK_50                             ;
;  SW[12]     ; CLOCK_50   ; -0.239 ; -0.239 ; Rise       ; CLOCK_50                             ;
;  SW[13]     ; CLOCK_50   ; -2.750 ; -2.750 ; Rise       ; CLOCK_50                             ;
;  SW[14]     ; CLOCK_50   ; -2.947 ; -2.947 ; Rise       ; CLOCK_50                             ;
;  SW[15]     ; CLOCK_50   ; -2.787 ; -2.787 ; Rise       ; CLOCK_50                             ;
; SRAM_DQ[*]  ; CLOCK_50   ; -3.168 ; -3.168 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.421 ; -3.421 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.334 ; -3.334 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.344 ; -3.344 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.497 ; -3.497 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.478 ; -3.478 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.475 ; -3.475 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -3.168 ; -3.168 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.370 ; -3.370 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -3.542 ; -3.542 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -3.439 ; -3.439 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 10.784 ; 10.784 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 7.836  ; 7.836  ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 2.703  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.703  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.716  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.716  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 5.679  ; 5.679  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 5.371  ; 5.371  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.414  ; 5.414  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 4.980  ; 4.980  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.337  ; 5.337  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.404  ; 5.404  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.679  ; 5.679  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.625  ; 5.625  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.643  ; 5.643  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 5.665  ; 5.665  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 5.637  ; 5.637  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 5.927  ; 5.927  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 2.937  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 6.695  ; 6.695  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 4.917  ; 4.917  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 4.560  ; 4.560  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 6.695  ; 6.695  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.892  ; 4.892  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.129  ; 5.129  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.179  ; 5.179  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.117  ; 5.117  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 5.156  ; 5.156  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 4.719  ; 4.719  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 5.113  ; 5.113  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 5.902  ; 5.902  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 6.283  ; 6.283  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 6.283  ; 6.283  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.313  ; 5.313  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.233  ; 6.233  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.146  ; 5.146  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 5.146  ; 5.146  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.194  ; 5.194  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.098  ; 5.098  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 5.119  ; 5.119  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 4.933  ; 4.933  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 4.738  ; 4.738  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 6.161  ; 6.161  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 2.703  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 2.703  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 2.716  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 2.716  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;        ; 2.937  ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.769  ; 4.769  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.532  ; 4.532  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.565  ; 4.565  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.753  ; 4.753  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 4.539  ; 4.539  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.769  ; 4.769  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.522  ; 4.522  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.536  ; 4.536  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 4.534  ; 4.534  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 4.504  ; 4.504  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 4.550  ; 4.550  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.299  ; 4.299  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.417  ; 4.417  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.281  ; 4.281  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.326  ; 4.326  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.266  ; 4.266  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.281  ; 4.281  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.293  ; 4.293  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.043  ; 6.043  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.033  ; 6.033  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.033  ; 6.033  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.024  ; 6.024  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.024  ; 6.024  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.773  ; 4.773  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 4.999  ; 4.999  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+----------------+------------+-------+-------+------------+--------------------------------------+
; GPIO_0[*]      ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50                             ;
;  GPIO_0[14]    ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50                             ;
; GPIO_1[*]      ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[14]    ; CLOCK_50   ; 4.651 ; 4.651 ; Rise       ; CLOCK_50                             ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50                             ;
; GPIO_0[*]      ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.283 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.294 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.545 ; 2.545 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.691 ; 2.691 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.717 ; 2.717 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.545 ; 2.545 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.662 ; 2.662 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[4]      ; CLOCK_50   ; 2.731 ; 2.731 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[5]      ; CLOCK_50   ; 2.860 ; 2.860 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_50   ; 2.817 ; 2.817 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_50   ; 2.825 ; 2.825 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_50   ; 2.842 ; 2.842 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_50   ; 2.818 ; 2.818 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_50   ; 2.976 ; 2.976 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ; 1.473 ;       ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.354 ; 2.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.492 ; 2.492 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.354 ; 2.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 3.354 ; 3.354 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.476 ; 2.476 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[4]      ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[5]      ; CLOCK_50   ; 2.622 ; 2.622 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_50   ; 2.564 ; 2.564 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_50   ; 2.594 ; 2.594 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_50   ; 2.432 ; 2.432 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_50   ; 2.572 ; 2.572 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 2.971 ; 2.971 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.412 ; 2.412 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.154 ; 3.154 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.689 ; 2.689 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.120 ; 3.120 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[4]      ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[5]      ; CLOCK_50   ; 2.631 ; 2.631 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_50   ; 2.559 ; 2.559 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_50   ; 2.494 ; 2.494 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_50   ; 2.412 ; 2.412 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 3.091 ; 3.091 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_0[11]    ; CLOCK_50   ;       ; 1.283 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
;  GPIO_1[11]    ; CLOCK_50   ;       ; 1.294 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_50   ;       ; 1.473 ; Fall       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.318 ; 2.318 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.340 ; 2.340 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.402 ; 2.402 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.317 ; 2.317 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.413 ; 2.413 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.321 ; 2.321 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.291 ; 2.291 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.323 ; 2.323 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.205 ; 2.205 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.269 ; 2.269 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.194 ; 2.194 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.235 ; 2.235 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.174 ; 2.174 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.186 ; 2.186 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.203 ; 2.203 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.951 ; 2.951 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.951 ; 2.951 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.943 ; 2.943 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 2.421 ; 2.421 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+----------------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.883 ;    ;    ; 8.883 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.850 ;    ;    ; 8.850 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.815 ;    ;    ; 8.815 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.908 ;    ;    ; 8.908 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.891 ;    ;    ; 8.891 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.932 ;    ;    ; 8.932 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.057 ;    ;    ; 5.057 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.015 ;    ;    ; 5.015 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.997 ;    ;    ; 4.997 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.070 ;    ;    ; 5.070 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.050 ;    ;    ; 5.050 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.053 ;    ;    ; 5.053 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.071 ;    ;    ; 5.071 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                             ; CLOCK_50                             ; 827          ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 30           ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2187         ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 78           ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                             ; CLOCK_50                             ; 827          ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 30           ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2187         ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 78           ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 88    ; 88   ;
; Unconstrained Output Port Paths ; 121   ; 121  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec 10 18:46:27 2013
Info: Command: quartus_sta Rubikscam -c Rubikscam
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Rubikscam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[0]} {pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[1]} {pll_inst|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -98.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -98.689     -1651.465 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     4.861         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    15.131         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 pll_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.284      -368.704 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.763         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    17.711         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):    17.873         0.000 pll_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 359 megabytes
    Info: Processing ended: Tue Dec 10 18:46:34 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


