# Re_RISCV
RISC-V based cpu processor

## コンパイル
```
 iverilog <module file>.v <testbench>.v
```

## シミュレーション
```
vvp a.out
```

## シミュレーション（波形）
```
gtkwave <シミュレーション時に出力されるファイル>.vcd
```
