
DLsim Logic Circuit Analysis (Version 3.02)
Copyright (c) 1990 CADsim Technologies. All rights reserved.

Memory     = 305512
Signals    = 66          Externals  = 3           Elements   = 58    
Probes     = 5           Buses      = 1           Macros     = 1     
Sim length = 779         Step time  = 1           Samples    = 121   


    $ state_1                                                             

    A C   A N A L Y S I S 


                CR/R%
                LEOEI
                KSEGN
                 E __
                 T HS
                   OT
                   LA
                   DT
                    E
                     
                     
                     
                     
                     
                     
                     
                     
                     
                     
                     
      TIME
         0      001ZT
        12      101ZT
        16      001ZT
        20      01010
        32      11010
        36      01010
        40      00010
        52      10010
        54      10011
        56      00011
        72      10011
        74      10012
        76      00012
        92      10012
        94      10003
        96      00003
       112      10003
       114      10004
       116      00004
       132      10004
       134      10005
       136      00005
       152      10005
       154      10006
       156      00006
       172      10006
       174      10007
       176      00007
       192      10007
       194      10018
       196      00018
       212      10018
       214      10019
       216      00019
       232      10019
       234      10010
       236      00010
       252      10010
       254      10011
       256      00011
       272      10011
       274      10012
       276      00012
       292      10012
       294      10003
       296      00003
       300      01003
       312      11003
       314      11000
       316      01000
       320      00000
       332      10000
       334      10001
       336      00001
       352      10001
       354      10002
       356      00002
       372      10002
       374      10003
       376      00003
       392      10003
       394      10004
       396      00004
       412      10004
       414      10005
       416      00005
       432      10005
       434      10006
       436      00006
       452      10006
       454      10007
       456      00007
       472      10007
       474      10018
       476      00018
       492      10018
       494      10019
       496      00019
       512      10019
       514      10010
       516      00010
       532      10010
       534      10011
       536      00011
       552      10011
       554      10012
       556      00012
       572      10012
       574      10003
       576      00003
       592      10003
       594      10004
       596      00004
       612      10004
       614      10005
       616      00005
       632      10005
       634      10006
       636      00006
       652      10006
       654      10007
       656      00007
       672      10007
       674      10018
       676      00018
       692      10018
       694      10019
       696      00019
       712      10019
       714      10010
       716      00010
       732      10010
       734      10011
       736      00011
       752      10011
       754      10012
       756      00012
       772      10012
       774      10003
       776      00003
       779      00003
 
Simulation Completed Normally.
