# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Proyecto_Maquinas_Estado.srcs/sources_1/new/Project_FSM.vhd" \
"../../../../Proyecto_Maquinas_Estado.srcs/sim_1/new/maquina_estados_tb.vhd" \

# Do not sort compile order
nosort
