module Sim8Or ; 	// 11

wire o ;
reg [7:0] i ;

OrGate8In O(i[7],i[6],i[5],i[4],i[3],i[2],i[1],i[0],o) ;

initial 
begin 
for(i=0;i<255;i=i+1)
	#100 ;
#100 ;
end

endmodule 