Fitter report for DCF_decoder
Sun Jun 07 21:07:01 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 07 21:07:01 2020           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; DCF_decoder                                     ;
; Top-level Entity Name              ; DCF_decoder                                     ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,104 / 22,320 ( 5 % )                          ;
;     Total combinational functions  ; 1,061 / 22,320 ( 5 % )                          ;
;     Dedicated logic registers      ; 427 / 22,320 ( 2 % )                            ;
; Total registers                    ; 427                                             ;
; Total pins                         ; 20 / 154 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 512 / 608,256 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processor 3            ;   2.3%      ;
;     Processor 4            ;   2.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED[5]     ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; LED[6]     ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; LED[7]     ; PIN_L3        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1572 ) ; 0.00 % ( 0 / 1572 )        ; 0.00 % ( 0 / 1572 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1572 ) ; 0.00 % ( 0 / 1572 )        ; 0.00 % ( 0 / 1572 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1560 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/quartus17/project/ex4_DCF/output_files/DCF_decoder.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,104 / 22,320 ( 5 % )  ;
;     -- Combinational with no register       ; 677                     ;
;     -- Register only                        ; 43                      ;
;     -- Combinational with a register        ; 384                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 519                     ;
;     -- 3 input functions                    ; 147                     ;
;     -- <=2 input functions                  ; 395                     ;
;     -- Register only                        ; 43                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 883                     ;
;     -- arithmetic mode                      ; 178                     ;
;                                             ;                         ;
; Total registers*                            ; 427 / 23,018 ( 2 % )    ;
;     -- Dedicated logic registers            ; 427 / 22,320 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 92 / 1,395 ( 7 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 20 / 154 ( 13 % )       ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 66 ( 2 % )          ;
; Total block memory bits                     ; 512 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 11                      ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2.6% / 2.4% / 2.8%      ;
; Peak interconnect usage (total/H/V)         ; 25.4% / 22.3% / 30.4%   ;
; Maximum fan-out                             ; 483                     ;
; Highest non-global fan-out                  ; 483                     ;
; Total fan-out                               ; 4947                    ;
; Average fan-out                             ; 3.11                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1104 / 22320 ( 5 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 677                  ; 0                              ;
;     -- Register only                        ; 43                   ; 0                              ;
;     -- Combinational with a register        ; 384                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 519                  ; 0                              ;
;     -- 3 input functions                    ; 147                  ; 0                              ;
;     -- <=2 input functions                  ; 395                  ; 0                              ;
;     -- Register only                        ; 43                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 883                  ; 0                              ;
;     -- arithmetic mode                      ; 178                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 427                  ; 0                              ;
;     -- Dedicated logic registers            ; 427 / 22320 ( 2 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 92 / 1395 ( 7 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 20                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 512                  ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 1 / 66 ( 1 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 10 / 24 ( 41 % )     ; 1 / 24 ( 4 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 340                  ; 1                              ;
;     -- Registered Input Connections         ; 331                  ; 0                              ;
;     -- Output Connections                   ; 9                    ; 332                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4944                 ; 340                            ;
;     -- Registered Connections               ; 1572                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 16                   ; 333                            ;
;     -- hard_block:auto_generated_inst       ; 333                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 1                              ;
;     -- Output Ports                         ; 8                    ; 1                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DCF77_Signal ; N15   ; 5        ; 53           ; 9            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 483                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_Enable_out ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS_out     ; F9    ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW_out     ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]         ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]         ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]         ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]         ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]         ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+
; LCD_Data_IO[0] ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[1] ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[2] ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[3] ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[4] ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[5] ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[6] ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
; LCD_Data_IO[7] ; B7    ; 8        ; 18           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; lcddriver:inst5|LCD_RW_out~0 (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; LCD_RS_out              ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; LCD_Data_IO[3]          ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; LCD_Enable_out          ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; LCD_RW_out              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; LCD_Data_IO[5]          ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; LCD_Data_IO[7]          ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; LCD_Data_IO[1]          ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; LCD_Data_IO[2]          ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; LCD_Data_IO[6]          ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 14 ( 43 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % )  ; 2.5V          ; --           ;
; 8        ; 10 / 24 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 232        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 220        ; 8        ; LCD_Data_IO[5]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 237        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 233        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 221        ; 8        ; LCD_Data_IO[7]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; LCD_Data_IO[4]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; LCD_Data_IO[3]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; LCD_Data_IO[6]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; LCD_Data_IO[0]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; LCD_Data_IO[2]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; LCD_Data_IO[1]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; LCD_Enable_out                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; LCD_RW_out                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; LCD_RS_out                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 140        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 137        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 117        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 133        ; 5        ; DCF77_Signal                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 76         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 74         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 116        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------+
; Name                          ; Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; inst3|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                   ;
; Compensate clock              ; clock0                                                                   ;
; Compensated input/output pins ; --                                                                       ;
; Switchover type               ; --                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                 ;
; Input frequency 1             ; --                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                 ;
; Nominal VCO frequency         ; 600.0 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                        ;
; VCO frequency control         ; Auto                                                                     ;
; VCO phase shift step          ; 208 ps                                                                   ;
; VCO multiply                  ; --                                                                       ;
; VCO divide                    ; --                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                ;
; M VCO Tap                     ; 0                                                                        ;
; M Initial                     ; 1                                                                        ;
; M value                       ; 12                                                                       ;
; N value                       ; 1                                                                        ;
; Charge pump current           ; setting 1                                                                ;
; Loop filter resistance        ; setting 27                                                               ;
; Loop filter capacitance       ; setting 0                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                       ;
; Bandwidth type                ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                      ;
; PLL location                  ; PLL_4                                                                    ;
; Inclk0 signal                 ; CLOCK_50                                                                 ;
; Inclk1 signal                 ; --                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; LCD_RS_out     ; Incomplete set of assignments ;
; LCD_RW_out     ; Incomplete set of assignments ;
; LCD_Enable_out ; Incomplete set of assignments ;
; LED[4]         ; Incomplete set of assignments ;
; LED[3]         ; Incomplete set of assignments ;
; LED[2]         ; Incomplete set of assignments ;
; LED[1]         ; Incomplete set of assignments ;
; LED[0]         ; Incomplete set of assignments ;
; LCD_Data_IO[7] ; Incomplete set of assignments ;
; LCD_Data_IO[6] ; Incomplete set of assignments ;
; LCD_Data_IO[5] ; Incomplete set of assignments ;
; LCD_Data_IO[4] ; Incomplete set of assignments ;
; LCD_Data_IO[3] ; Incomplete set of assignments ;
; LCD_Data_IO[2] ; Incomplete set of assignments ;
; LCD_Data_IO[1] ; Incomplete set of assignments ;
; LCD_Data_IO[0] ; Incomplete set of assignments ;
; KEY[0]         ; Incomplete set of assignments ;
; DCF77_Signal   ; Incomplete set of assignments ;
; CLOCK_50       ; Incomplete set of assignments ;
; KEY[1]         ; Incomplete set of assignments ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                        ; Entity Name      ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |DCF_decoder                                ; 1104 (1)    ; 427 (0)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 20   ; 0            ; 677 (1)      ; 43 (0)            ; 384 (0)          ; |DCF_decoder                                                                                                                               ; DCF_decoder      ; work         ;
;    |Clk_10M:inst3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|Clk_10M:inst3                                                                                                                 ; Clk_10M          ; work         ;
;       |altpll:altpll_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|Clk_10M:inst3|altpll:altpll_component                                                                                         ; altpll           ; work         ;
;          |Clk_10M_altpll:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated                                                           ; Clk_10M_altpll   ; work         ;
;    |GenClockDCF:inst1|                      ; 239 (239)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 30 (30)           ; 136 (136)        ; |DCF_decoder|GenClockDCF:inst1                                                                                                             ; GenClockDCF      ; work         ;
;    |LCDsteuerung:inst4|                     ; 216 (216)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 3 (3)             ; 83 (83)          ; |DCF_decoder|LCDsteuerung:inst4                                                                                                            ; LCDsteuerung     ; work         ;
;    |dcf77_decoder:inst|                     ; 198 (198)   ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (191)    ; 0 (0)             ; 7 (7)            ; |DCF_decoder|dcf77_decoder:inst                                                                                                            ; dcf77_decoder    ; work         ;
;    |lcddriver:inst5|                        ; 136 (103)   ; 80 (55)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (48)      ; 8 (8)             ; 72 (46)          ; |DCF_decoder|lcddriver:inst5                                                                                                               ; lcddriver        ; work         ;
;       |FIFO:MAP_FIFO|                       ; 34 (0)      ; 25 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO                                                                                                 ; FIFO             ; work         ;
;          |scfifo:scfifo_component|          ; 34 (0)      ; 25 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component                                                                         ; scfifo           ; work         ;
;             |scfifo_so01:auto_generated|    ; 34 (0)      ; 25 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 26 (0)           ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated                                              ; scfifo_so01      ; work         ;
;                |a_dpfifo_3v01:dpfifo|       ; 34 (20)     ; 25 (11)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 26 (12)          ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo                         ; a_dpfifo_3v01    ; work         ;
;                   |altsyncram_rpb1:FIFOram| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|altsyncram_rpb1:FIFOram ; altsyncram_rpb1  ; work         ;
;                   |cntr_0ob:wr_ptr|         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr         ; cntr_0ob         ; work         ;
;                   |cntr_co7:usedw_counter|  ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter  ; cntr_co7         ; work         ;
;                   |cntr_vnb:rd_ptr_msb|     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DCF_decoder|lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_vnb:rd_ptr_msb     ; cntr_vnb         ; work         ;
;    |led:inst10|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|led:inst10                                                                                                                    ; led              ; work         ;
;    |led:inst11|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|led:inst11                                                                                                                    ; led              ; work         ;
;    |led:inst6|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|led:inst6                                                                                                                     ; led              ; work         ;
;    |led:inst8|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DCF_decoder|led:inst8                                                                                                                     ; led              ; work         ;
;    |timeAndDateClock:inst2|                 ; 313 (313)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 221 (221)    ; 2 (2)             ; 90 (90)          ; |DCF_decoder|timeAndDateClock:inst2                                                                                                        ; timeAndDateClock ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; LCD_RS_out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW_out     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Enable_out ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[7] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_Data_IO[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]         ; Input    ; (0) 0 ps      ; (1) 382 ps    ; --                    ; --  ; --   ;
; DCF77_Signal   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LCD_Data_IO[7]                                                                                                                                         ;                   ;         ;
;      - lcddriver:inst5|Selector17~0                                                                                                                    ; 0                 ; 6       ;
;      - lcddriver:inst5|lcd_states~41                                                                                                                   ; 0                 ; 6       ;
;      - lcddriver:inst5|Selector16~0                                                                                                                    ; 0                 ; 6       ;
; LCD_Data_IO[6]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[5]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[4]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[3]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[2]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[1]                                                                                                                                         ;                   ;         ;
; LCD_Data_IO[0]                                                                                                                                         ;                   ;         ;
; KEY[0]                                                                                                                                                 ;                   ;         ;
;      - lcddriver:inst5|lcd_states.set0                                                                                                                 ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.onoff0                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.clear0                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.mode0                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.blink0                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.blinkOff0                                                                                                            ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.shift0                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.wrad0                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.wrcr0                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.wrcr1                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.rd_bf0                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.rd_bf1                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.check                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[0]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[1]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[2]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[3]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[4]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[5]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[6]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[7]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[8]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[9]                                                                                                               ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[10]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[11]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[12]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[13]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[14]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[15]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[16]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[17]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[18]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[19]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[20]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[21]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[22]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[23]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[24]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[25]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[26]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[27]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[28]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[29]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[30]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|sync_counter[31]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[0]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[1]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[2]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[3]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[4]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[5]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[6]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[7]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[8]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[9]                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[10]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[11]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[12]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[13]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[14]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[15]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[16]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[17]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[18]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[19]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[20]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[21]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[22]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[23]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[24]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[25]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[26]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[27]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[28]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[29]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[30]                                                                                                                   ; 0                 ; 0       ;
;      - GenClockDCF:inst1|fir_out[31]                                                                                                                   ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|write_Count_R[0]                                                                                                             ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|write_Count_R[1]                                                                                                             ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|write_Count_R[2]                                                                                                             ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|write_Count_R[3]                                                                                                             ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|write_Count_R[4]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[7]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[8]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[9]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[10]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[11]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[12]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[13]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[14]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[15]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[16]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[17]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[18]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[19]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[20]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[21]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[22]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[23]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[24]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[25]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[26]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[27]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[28]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[29]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[30]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[31]                                                                                                             ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[6]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[5]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[4]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[3]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[2]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[1]                                                                                                              ; 0                 ; 0       ;
;      - GenClockDCF:inst1|async_counter[0]                                                                                                              ; 0                 ; 0       ;
;      - led:inst11|LED0~0                                                                                                                               ; 1                 ; 1       ;
;      - GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                                                                           ; 0                 ; 0       ;
;      - led:inst8|LED0~0                                                                                                                                ; 1                 ; 1       ;
;      - led:inst6|LED0~0                                                                                                                                ; 1                 ; 1       ;
;      - lcddriver:inst5|lcd_states.wrad1                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_enable                                                                                                                      ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.hold                                                                                                                 ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.set1                                                                                                                 ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.mode1                                                                                                                ; 0                 ; 0       ;
;      - lcddriver:inst5|Display_On_R                                                                                                                    ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|display_on_out                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|empty_dff                                 ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.clear1                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.shift1                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.onoff1                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.blink1                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|lcd_states.blinkOff1                                                                                                            ; 0                 ; 0       ;
;      - GenClockDCF:inst1|int_minute_start                                                                                                              ; 0                 ; 0       ;
;      - dcf77_decoder:inst|dcf_value~0                                                                                                                  ; 1                 ; 1       ;
;      - led:inst10|LED0~1                                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[31]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[30]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[29]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[28]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[27]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[26]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[25]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[24]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[23]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[22]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[21]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[20]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[19]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[18]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[17]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[16]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[12]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[15]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[14]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[13]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[9]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[8]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[11]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[10]                                                                                                                   ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[7]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[6]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[5]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[4]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[3]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[2]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[1]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|clk_count[0]                                                                                                                    ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|usedw_is_1_dff                            ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Valid_out                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|full_dff                                  ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|usedw_is_0_dff                            ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|usedw_is_2_dff                            ; 0                 ; 0       ;
;      - GenClockDCF:inst1|detected_edge                                                                                                                 ; 0                 ; 0       ;
;      - dcf77_decoder:inst|always0~0                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|DCF_intern                                                                                                                    ; 0                 ; 0       ;
;      - GenClockDCF:inst1|last_DCF                                                                                                                      ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|update_Ready_R                                                                                                               ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter|counter_reg_bit[1] ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter|counter_reg_bit[0] ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter|counter_reg_bit[4] ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter|counter_reg_bit[3] ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_co7:usedw_counter|counter_reg_bit[2] ; 0                 ; 0       ;
;      - dcf77_decoder:inst|p1~0                                                                                                                         ; 0                 ; 0       ;
;      - dcf77_decoder:inst|data_dcf[21]~2                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[7]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_mode_out[1]                                                                                                             ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr|counter_reg_bit[0]        ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr|counter_reg_bit[1]        ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr|counter_reg_bit[2]        ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr|counter_reg_bit[3]        ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_0ob:wr_ptr|counter_reg_bit[4]        ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|low_addressa[0]                           ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|rd_ptr_lsb                                ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_vnb:rd_ptr_msb|counter_reg_bit[0]    ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|low_addressa[1]                           ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_vnb:rd_ptr_msb|counter_reg_bit[1]    ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|low_addressa[2]                           ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_vnb:rd_ptr_msb|counter_reg_bit[2]    ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|low_addressa[3]                           ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|cntr_vnb:rd_ptr_msb|counter_reg_bit[3]    ; 0                 ; 0       ;
;      - lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|low_addressa[4]                           ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|address_row_out                                                                                                              ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[2]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[1]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[3]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[6]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[5]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[4]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|address_Col_out[3]                                                                                                           ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|address_Col_out[2]                                                                                                           ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|address_Col_out[1]                                                                                                           ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|address_Col_out[0]                                                                                                           ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|data_Out[0]                                                                                                                  ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|dcf_Enable_R                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|minute_Start_R                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_High_R[2]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_High_R[0]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_High_R[1]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_High_R[2]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_High_R[0]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_High_R[1]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_Low_R[0]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_Low_R[1]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_Low_R[2]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|sec_Low_R[3]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|weekday_R[2]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|weekday_R[0]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|weekday_R[1]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_Low_R[0]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_Low_R[1]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_Low_R[2]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|min_Low_R[3]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_Low_R[0]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_Low_R[1]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_Low_R[2]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_Low_R[3]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_Low_R[1]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_Low_R[0]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_Low_R[2]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_Low_R[3]                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_High_R[0]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|hour_High_R[1]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|month_Low_R[1]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|month_Low_R[0]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|month_Low_R[2]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|month_Low_R[3]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|month_High_R                                                                                                                 ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_High_R[0]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|day_High_R[1]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_Low_R[0]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_Low_R[1]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_Low_R[2]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_Low_R[3]                                                                                                                ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_High_R[0]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_High_R[1]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_High_R[2]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|year_High_R[3]                                                                                                               ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateDayLow                                                                                                         ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateMonthHigh                                                                                                      ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateMonthLow                                                                                                       ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateMinuteStart                                                                                                    ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateDCFenable                                                                                                      ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateHourLow                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateHourHigh                                                                                                       ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateDayHigh                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateSecLow                                                                                                         ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateMinHigh                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateYearHigh                                                                                                       ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateSecHigh                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateMinLow                                                                                                         ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateYearLow                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.updateWeekday                                                                                                        ; 0                 ; 0       ;
;      - LCDsteuerung:inst4|state_R.writeFrame                                                                                                           ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[0]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[31]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[30]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[29]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[28]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[27]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[26]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[25]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[24]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[23]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[22]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[21]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[20]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[19]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[18]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[17]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[16]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[15]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[14]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[13]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[12]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[11]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[10]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[9]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[8]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[7]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[6]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[5]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[4]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[3]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[2]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[1]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|cycle_cnt[0]                                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[31]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                                          ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[4]~211                                                                                                   ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[11]~7                                                                                                    ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[12]~12                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[13]~17                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[41]~42                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[39]~32                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[40]~37                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[8]~62                                                                                                    ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[7]~57                                                                                                    ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[10]~72                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[9]~67                                                                                                    ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[15]~82                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[14]~77                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[17]~92                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[16]~87                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[21]~102                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[20]~97                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[23]~112                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[22]~107                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[18]~22                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[19]~27                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[27]~122                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[26]~117                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[29]~132                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[28]~127                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[30]~2                                                                                                    ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[24]~47                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[25]~52                                                                                                   ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[32]~142                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[31]~137                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[34]~152                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[33]~147                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[36]~162                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[35]~157                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[38]~172                                                                                                  ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[37]~167                                                                                                  ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[30]                                                                                                                ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[30]~0                                                                                                    ; 1                 ; 1       ;
;      - GenClockDCF:inst1|delay_line[29]                                                                                                                ; 0                 ; 0       ;
;      - timeAndDateClock:inst2|min_count[4]~0                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[5]~3                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[6]~6                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|weekday_count[2]~8                                                                                                       ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|weekday_count[0]~2                                                                                                       ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|weekday_count[1]~5                                                                                                       ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[1]~12                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[0]~9                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[3]~18                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|min_count[2]~15                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[1]~9                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[0]~6                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[3]~15                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[2]~12                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[1]~9                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[0]~6                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[3]~15                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[2]~12                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[4]~0                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|hour_count[5]~3                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|mon_count[1]~6                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|mon_count[0]~3                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|mon_count[3]~12                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|mon_count[2]~9                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|mon_count[4]~0                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[4]~0                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|day_count[5]~3                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[1]~3                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[0]~0                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[3]~9                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[2]~6                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[5]~15                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[4]~12                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[7]~21                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|year_count[6]~18                                                                                                         ; 1                 ; 1       ;
;      - GenClockDCF:inst1|delay_line[28]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[27]                                                                                                                ; 0                 ; 0       ;
;      - dcf77_decoder:inst|data_valid~0                                                                                                                 ; 1                 ; 1       ;
;      - GenClockDCF:inst1|delay_line[26]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[25]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[24]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[23]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[22]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[21]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[20]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[19]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[18]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[17]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[16]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[15]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[14]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[13]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[12]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[11]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[10]                                                                                                                ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[9]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[8]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[7]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[6]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[5]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[4]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[3]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[2]                                                                                                                 ; 0                 ; 0       ;
;      - GenClockDCF:inst1|delay_line[1]                                                                                                                 ; 0                 ; 0       ;
;      - dcf77_decoder:inst|data_dcf[21]~41                                                                                                              ; 0                 ; 0       ;
;      - dcf77_decoder:inst|flag                                                                                                                         ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[11]~6                                                                                                    ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[11]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[12]~11                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[12]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[13]~16                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[13]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[41]~41                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[41]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[39]~31                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[39]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[40]~36                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[40]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[8]~61                                                                                                    ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[8]                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[7]~56                                                                                                    ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[7]                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[10]~71                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[10]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[9]~66                                                                                                    ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[9]                                                                                                           ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[15]~81                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[15]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[14]~76                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[14]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[17]~91                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[17]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[16]~86                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[16]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[21]~101                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[21]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[20]~96                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[20]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[23]~111                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[23]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[22]~106                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[22]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[18]~21                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[18]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[19]~26                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[19]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[27]~121                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[27]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[26]~116                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[26]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[29]~131                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[29]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[28]~126                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[28]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[30]~1                                                                                                    ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[30]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[24]~46                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[24]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[25]~51                                                                                                   ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[25]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[32]~141                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[32]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[31]~136                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[31]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[34]~151                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[34]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[33]~146                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[33]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[36]~161                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[36]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[35]~156                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[35]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[38]~171                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[38]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|timeAndDate_Out[37]~166                                                                                                  ; 1                 ; 1       ;
;      - dcf77_decoder:inst|timeAndDate_out[37]                                                                                                          ; 1                 ; 1       ;
;      - timeAndDateClock:inst2|weekday_count[0]~1                                                                                                       ; 1                 ; 1       ;
; DCF77_Signal                                                                                                                                           ;                   ;         ;
;      - led:inst6|LED0~0                                                                                                                                ; 0                 ; 6       ;
;      - dcf77_decoder:inst|dcf_value~0                                                                                                                  ; 0                 ; 6       ;
;      - GenClockDCF:inst1|delay_line[0]                                                                                                                 ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                                 ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                           ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|wire_pll1_clk[0]                               ; PLL_4              ; 332     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                             ; FF_X49_Y20_N3      ; 50      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                                              ; FF_X52_Y14_N23     ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                                              ; FF_X52_Y14_N23     ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GenClockDCF:inst1|Equal0~10                                                                                        ; LCCOMB_X51_Y19_N28 ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; GenClockDCF:inst1|LessThan4~8                                                                                      ; LCCOMB_X51_Y24_N24 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; GenClockDCF:inst1|fir_out[31]~41                                                                                   ; LCCOMB_X52_Y15_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; GenClockDCF:inst1|sync_counter[0]~82                                                                               ; LCCOMB_X52_Y14_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                             ; PIN_J15            ; 483     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|day_High_R[1]~0                                                                                 ; LCCOMB_X47_Y17_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|day_Low_R[2]~0                                                                                  ; LCCOMB_X45_Y18_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|hour_High_R[0]~0                                                                                ; LCCOMB_X48_Y15_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|hour_Low_R[2]~0                                                                                 ; LCCOMB_X45_Y18_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|min_High_R[2]~0                                                                                 ; LCCOMB_X43_Y17_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|min_Low_R[3]~0                                                                                  ; LCCOMB_X44_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|month_Low_R[3]~0                                                                                ; LCCOMB_X50_Y15_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|sec_High_R[0]~0                                                                                 ; LCCOMB_X46_Y16_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|sec_Low_R[2]~0                                                                                  ; LCCOMB_X43_Y17_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|state_R.check                                                                                   ; FF_X46_Y15_N17     ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|weekday_R[0]~0                                                                                  ; LCCOMB_X43_Y15_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|write_Count_R[1]~13                                                                             ; LCCOMB_X45_Y18_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|write_Count_R[1]~22                                                                             ; LCCOMB_X43_Y15_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|year_High_R[0]~0                                                                                ; LCCOMB_X43_Y17_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCDsteuerung:inst4|year_Low_R[3]~0                                                                                 ; LCCOMB_X44_Y15_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|always0~0                                                                                       ; LCCOMB_X52_Y14_N6  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[21]~28                                                                                 ; LCCOMB_X47_Y14_N12 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[22]~29                                                                                 ; LCCOMB_X49_Y13_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[23]~30                                                                                 ; LCCOMB_X49_Y14_N8  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[24]~31                                                                                 ; LCCOMB_X47_Y14_N20 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[25]~32                                                                                 ; LCCOMB_X47_Y14_N6  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[26]~33                                                                                 ; LCCOMB_X49_Y13_N30 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[27]~34                                                                                 ; LCCOMB_X49_Y13_N14 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[28]~4                                                                                  ; LCCOMB_X47_Y14_N2  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[29]~35                                                                                 ; LCCOMB_X47_Y14_N8  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[30]~36                                                                                 ; LCCOMB_X49_Y13_N6  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[31]~37                                                                                 ; LCCOMB_X49_Y14_N28 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[32]~38                                                                                 ; LCCOMB_X47_Y15_N22 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[33]~39                                                                                 ; LCCOMB_X47_Y14_N0  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[34]~40                                                                                 ; LCCOMB_X49_Y16_N0  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[35]~5                                                                                  ; LCCOMB_X48_Y15_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[36]~6                                                                                  ; LCCOMB_X47_Y15_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[37]~7                                                                                  ; LCCOMB_X47_Y14_N30 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[38]~8                                                                                  ; LCCOMB_X49_Y14_N6  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[39]~9                                                                                  ; LCCOMB_X49_Y14_N12 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[40]~10                                                                                 ; LCCOMB_X47_Y15_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[41]~11                                                                                 ; LCCOMB_X47_Y14_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[42]~12                                                                                 ; LCCOMB_X49_Y14_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[43]~13                                                                                 ; LCCOMB_X48_Y15_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[44]~14                                                                                 ; LCCOMB_X49_Y14_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[45]~15                                                                                 ; LCCOMB_X49_Y14_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[46]~16                                                                                 ; LCCOMB_X50_Y14_N30 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[47]~17                                                                                 ; LCCOMB_X49_Y14_N26 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[48]~18                                                                                 ; LCCOMB_X51_Y14_N12 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[49]~19                                                                                 ; LCCOMB_X51_Y14_N22 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[50]~20                                                                                 ; LCCOMB_X50_Y14_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[51]~21                                                                                 ; LCCOMB_X51_Y14_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[52]~22                                                                                 ; LCCOMB_X50_Y14_N14 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[53]~23                                                                                 ; LCCOMB_X51_Y13_N22 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[54]~24                                                                                 ; LCCOMB_X50_Y14_N24 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[55]~25                                                                                 ; LCCOMB_X52_Y14_N26 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[56]~26                                                                                 ; LCCOMB_X51_Y14_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[57]~27                                                                                 ; LCCOMB_X51_Y14_N26 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_dcf[58]~3                                                                                  ; LCCOMB_X51_Y14_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|data_valid~0                                                                                    ; LCCOMB_X48_Y14_N24 ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dcf77_decoder:inst|p1~0                                                                                            ; LCCOMB_X47_Y15_N20 ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; dcf77_decoder:inst|timeAndDate_out[41]~2                                                                           ; LCCOMB_X52_Y17_N6  ; 35      ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; dcf77_decoder:inst|timeAndDate_out[43]~0                                                                           ; LCCOMB_X47_Y17_N12 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|_~11         ; LCCOMB_X37_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|_~13         ; LCCOMB_X40_Y15_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|valid_rreq~0 ; LCCOMB_X37_Y16_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|valid_wreq   ; LCCOMB_X40_Y15_N2  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|LCD_RW_out~0                                                                                       ; LCCOMB_X38_Y16_N16 ; 9       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; lcddriver:inst5|clk_enable                                                                                         ; FF_X39_Y15_N1      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; led:inst10|LED0~1                                                                                                  ; LCCOMB_X48_Y14_N30 ; 36      ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; timeAndDateClock:inst2|Equal14~0                                                                                   ; LCCOMB_X46_Y13_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|Equal2~0                                                                                    ; LCCOMB_X44_Y17_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|Equal4~0                                                                                    ; LCCOMB_X48_Y17_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|day_carry                                                                                   ; FF_X48_Y16_N21     ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; timeAndDateClock:inst2|day_count~25                                                                                ; LCCOMB_X50_Y18_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|hour_carry                                                                                  ; FF_X49_Y17_N19     ; 7       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; timeAndDateClock:inst2|min_carry                                                                                   ; FF_X44_Y17_N3      ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; timeAndDateClock:inst2|mon_carry                                                                                   ; FF_X50_Y18_N31     ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; timeAndDateClock:inst2|timeAndDate_Out[30]~0                                                                       ; LCCOMB_X48_Y14_N14 ; 70      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|timeAndDate_Out[4]~211                                                                      ; LCCOMB_X44_Y17_N10 ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; timeAndDateClock:inst2|year_carry                                                                                  ; FF_X44_Y14_N5      ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 332     ; 243                                  ; Global Clock         ; GCLK18           ; --                        ;
; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                               ; FF_X49_Y20_N3      ; 50      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                ; FF_X52_Y14_N23     ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; dcf77_decoder:inst|p1~0                                                              ; LCCOMB_X47_Y15_N20 ; 3       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; dcf77_decoder:inst|timeAndDate_out[41]~2                                             ; LCCOMB_X52_Y17_N6  ; 35      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; led:inst10|LED0~1                                                                    ; LCCOMB_X48_Y14_N30 ; 36      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; timeAndDateClock:inst2|day_carry                                                     ; FF_X48_Y16_N21     ; 10      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; timeAndDateClock:inst2|hour_carry                                                    ; FF_X49_Y17_N19     ; 7       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; timeAndDateClock:inst2|min_carry                                                     ; FF_X44_Y17_N3      ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; timeAndDateClock:inst2|mon_carry                                                     ; FF_X50_Y18_N31     ; 6       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; timeAndDateClock:inst2|year_carry                                                    ; FF_X44_Y14_N5      ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; lcddriver:inst5|FIFO:MAP_FIFO|scfifo:scfifo_component|scfifo_so01:auto_generated|a_dpfifo_3v01:dpfifo|altsyncram_rpb1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X33_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,753 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 39 / 2,597 ( 2 % )     ;
; C4 interconnects      ; 1,263 / 46,848 ( 3 % ) ;
; Direct links          ; 299 / 71,559 ( < 1 % ) ;
; Global clocks         ; 11 / 20 ( 55 % )       ;
; Local interconnects   ; 672 / 24,624 ( 3 % )   ;
; R24 interconnects     ; 54 / 2,496 ( 2 % )     ;
; R4 interconnects      ; 1,433 / 62,424 ( 2 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.00) ; Number of LABs  (Total = 92) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 5                            ;
; 3                                           ; 7                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 4                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 4                            ;
; 15                                          ; 4                            ;
; 16                                          ; 51                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.80) ; Number of LABs  (Total = 92) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 59                           ;
; 1 Clock                            ; 47                           ;
; 1 Clock enable                     ; 25                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Async. clears                    ; 7                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 21                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.53) ; Number of LABs  (Total = 92) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 3                            ;
; 3                                            ; 8                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 9                            ;
; 17                                           ; 2                            ;
; 18                                           ; 7                            ;
; 19                                           ; 6                            ;
; 20                                           ; 6                            ;
; 21                                           ; 8                            ;
; 22                                           ; 4                            ;
; 23                                           ; 6                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.11) ; Number of LABs  (Total = 92) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 12                           ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 4                            ;
; 7                                               ; 3                            ;
; 8                                               ; 9                            ;
; 9                                               ; 15                           ;
; 10                                              ; 4                            ;
; 11                                              ; 8                            ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 9                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.96) ; Number of LABs  (Total = 92) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 3                            ;
; 4                                            ; 6                            ;
; 5                                            ; 4                            ;
; 6                                            ; 5                            ;
; 7                                            ; 3                            ;
; 8                                            ; 4                            ;
; 9                                            ; 5                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 7                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 5                            ;
; 17                                           ; 8                            ;
; 18                                           ; 4                            ;
; 19                                           ; 3                            ;
; 20                                           ; 6                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 20        ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 20        ; 20        ; 0            ; 16           ; 0            ; 0            ; 12           ; 0            ; 16           ; 12           ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 0         ; 0         ; 20           ; 4            ; 20           ; 20           ; 8            ; 20           ; 4            ; 8            ; 20           ; 20           ; 20           ; 4            ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD_RS_out         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW_out         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Enable_out     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_Data_IO[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DCF77_Signal       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                           ; Destination Clock(s)                                                                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
; I/O                                                                                                                                                                       ; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                              ; 154.5             ;
; I/O                                                                                                                                                                       ; dcf77_decoder:inst|counter_decoder[0]                                                                                     ; 118.4             ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                                                                                                     ; dcf77_decoder:inst|counter_decoder[0]                                                                                     ; 118.3             ;
; dcf77_decoder:inst|counter_decoder[0]                                                                                                                                     ; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                              ; 65.3              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,I/O                                                                                                                                 ; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                              ; 60.5              ;
; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                                                                              ; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                              ; 41.1              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|year_carry,I/O                                                  ; timeAndDateClock:inst2|year_carry                                                                                         ; 28.1              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                                        ; dcf77_decoder:inst|counter_decoder[0]                                                                                     ; 27.7              ;
; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                                                                              ; dcf77_decoder:inst|counter_decoder[0]                                                                                     ; 26.5              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|day_carry,I/O                                                   ; timeAndDateClock:inst2|day_carry                                                                                          ; 22.0              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out                                                                                                                                     ; KEY[0],dcf77_decoder:inst|counter_decoder[0]                                                                              ; 15.1              ;
; inst3|altpll_component|auto_generated|pll1|clk[0],GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|day_carry,I/O ; timeAndDateClock:inst2|day_carry                                                                                          ; 14.1              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|day_carry,I/O                                                   ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 12.9              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|year_carry,I/O                                                  ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 11.8              ;
; I/O                                                                                                                                                                       ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|day_carry                                                   ; 11.6              ;
; I/O                                                                                                                                                                       ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|min_carry                                                   ; 10.5              ;
; I/O                                                                                                                                                                       ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|year_carry                                                  ; 10.2              ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 9.1               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|min_carry,I/O                                                   ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 8.9               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|day_carry                                                   ; 8.6               ;
; I/O                                                                                                                                                                       ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|hour_carry                                                  ; 8.3               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|hour_carry,I/O                                                  ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 8.0               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|min_carry                                                   ; 8.0               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|year_carry                                                  ; 7.9               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|mon_carry,I/O                                                   ; GenClockDCF:inst1|CLK_ENA_HZ_async_out                                                                                    ; 7.8               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,KEY[0],dcf77_decoder:inst|counter_decoder[0],timeAndDateClock:inst2|min_carry,I/O                                                   ; timeAndDateClock:inst2|min_carry                                                                                          ; 7.2               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|hour_carry                                                  ; 6.7               ;
; I/O                                                                                                                                                                       ; inst3|altpll_component|auto_generated|pll1|clk[0],GenClockDCF:inst1|CLK_ENA_HZ_async_out,timeAndDateClock:inst2|mon_carry ; 6.1               ;
; GenClockDCF:inst1|CLK_ENA_HZ_sync_out,dcf77_decoder:inst|counter_decoder[0],I/O                                                                                           ; timeAndDateClock:inst2|day_carry                                                                                          ; 4.7               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                             ;
+------------------------------------------------+------------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                                 ; Delay Added in ns ;
+------------------------------------------------+------------------------------------------------------+-------------------+
; dcf77_decoder:inst|counter_decoder[5]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|counter_decoder[4]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|counter_decoder[3]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|counter_decoder[0]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|counter_decoder[1]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|counter_decoder[2]          ; dcf77_decoder:inst|p2                                ; 5.510             ;
; dcf77_decoder:inst|data_dcf[33]                ; dcf77_decoder:inst|p2                                ; 4.572             ;
; dcf77_decoder:inst|data_dcf[27]                ; dcf77_decoder:inst|p1                                ; 4.460             ;
; dcf77_decoder:inst|data_dcf[29]                ; dcf77_decoder:inst|p2                                ; 4.452             ;
; dcf77_decoder:inst|data_dcf[31]                ; dcf77_decoder:inst|p2                                ; 4.399             ;
; KEY[0]                                         ; timeAndDateClock:inst2|timeAndDate_Out[29]~131       ; 4.351             ;
; dcf77_decoder:inst|data_dcf[39]                ; dcf77_decoder:inst|p3                                ; 4.323             ;
; dcf77_decoder:inst|data_dcf[37]                ; dcf77_decoder:inst|p3                                ; 4.295             ;
; dcf77_decoder:inst|data_dcf[21]                ; dcf77_decoder:inst|p1                                ; 4.244             ;
; dcf77_decoder:inst|data_dcf[41]                ; dcf77_decoder:inst|p3                                ; 4.169             ;
; dcf77_decoder:inst|data_dcf[25]                ; dcf77_decoder:inst|p1                                ; 4.154             ;
; dcf77_decoder:inst|data_dcf[53]                ; dcf77_decoder:inst|p3                                ; 4.019             ;
; dcf77_decoder:inst|data_dcf[47]                ; dcf77_decoder:inst|p3                                ; 3.985             ;
; dcf77_decoder:inst|data_dcf[23]                ; dcf77_decoder:inst|p1                                ; 3.929             ;
; dcf77_decoder:inst|data_dcf[49]                ; dcf77_decoder:inst|p3                                ; 3.860             ;
; dcf77_decoder:inst|data_dcf[57]                ; dcf77_decoder:inst|p3                                ; 3.848             ;
; dcf77_decoder:inst|data_dcf[45]                ; dcf77_decoder:inst|p3                                ; 3.833             ;
; dcf77_decoder:inst|data_dcf[51]                ; dcf77_decoder:inst|p3                                ; 3.809             ;
; dcf77_decoder:inst|data_dcf[55]                ; dcf77_decoder:inst|p3                                ; 3.767             ;
; timeAndDateClock:inst2|date[1]                 ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 3.758             ;
; timeAndDateClock:inst2|date[0]                 ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 3.681             ;
; dcf77_decoder:inst|data_dcf[43]                ; dcf77_decoder:inst|p3                                ; 3.672             ;
; dcf77_decoder:inst|data_dcf[26]                ; dcf77_decoder:inst|p1                                ; 3.591             ;
; dcf77_decoder:inst|data_dcf[30]                ; dcf77_decoder:inst|p2                                ; 3.580             ;
; dcf77_decoder:inst|data_dcf[42]                ; dcf77_decoder:inst|p3                                ; 3.343             ;
; dcf77_decoder:inst|data_dcf[38]                ; dcf77_decoder:inst|p3                                ; 3.340             ;
; dcf77_decoder:inst|data_dcf[32]                ; dcf77_decoder:inst|p2                                ; 3.332             ;
; dcf77_decoder:inst|data_dcf[52]                ; dcf77_decoder:inst|p3                                ; 3.306             ;
; dcf77_decoder:inst|data_dcf[56]                ; dcf77_decoder:inst|p3                                ; 3.249             ;
; dcf77_decoder:inst|flag                        ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 3.226             ;
; dcf77_decoder:inst|result                      ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 3.226             ;
; dcf77_decoder:inst|data_dcf[24]                ; dcf77_decoder:inst|p1                                ; 3.212             ;
; dcf77_decoder:inst|data_dcf[22]                ; dcf77_decoder:inst|p1                                ; 3.155             ;
; dcf77_decoder:inst|data_dcf[50]                ; dcf77_decoder:inst|p3                                ; 3.146             ;
; dcf77_decoder:inst|data_dcf[46]                ; dcf77_decoder:inst|p3                                ; 3.118             ;
; dcf77_decoder:inst|data_dcf[36]                ; dcf77_decoder:inst|p3                                ; 3.108             ;
; dcf77_decoder:inst|data_dcf[48]                ; dcf77_decoder:inst|p3                                ; 3.091             ;
; dcf77_decoder:inst|data_dcf[44]                ; dcf77_decoder:inst|p3                                ; 3.067             ;
; dcf77_decoder:inst|data_dcf[54]                ; dcf77_decoder:inst|p3                                ; 3.039             ;
; dcf77_decoder:inst|data_dcf[40]                ; dcf77_decoder:inst|p3                                ; 2.982             ;
; GenClockDCF:inst1|int_minute_start             ; dcf77_decoder:inst|dcf_value                         ; 2.817             ;
; dcf77_decoder:inst|data_dcf[34]                ; dcf77_decoder:inst|p2                                ; 2.691             ;
; timeAndDateClock:inst2|day_count[0]~_emulated  ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; timeAndDateClock:inst2|day_count[1]~_emulated  ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; timeAndDateClock:inst2|day_count[4]~_emulated  ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; dcf77_decoder:inst|timeAndDate_out[24]         ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; timeAndDateClock:inst2|timeAndDate_Out[24]~46  ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; dcf77_decoder:inst|timeAndDate_out[20]         ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; timeAndDateClock:inst2|timeAndDate_Out[20]~96  ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; dcf77_decoder:inst|timeAndDate_out[21]         ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; timeAndDateClock:inst2|timeAndDate_Out[21]~101 ; timeAndDateClock:inst2|day_count[4]~_emulated        ; 2.303             ;
; dcf77_decoder:inst|dcf_value                   ; dcf77_decoder:inst|data_dcf[34]                      ; 2.275             ;
; dcf77_decoder:inst|timeAndDate_out[30]         ; timeAndDateClock:inst2|timeAndDate_Out[30]~1         ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[22]         ; timeAndDateClock:inst2|timeAndDate_Out[22]~106       ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[9]          ; timeAndDateClock:inst2|timeAndDate_Out[9]~66         ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[10]         ; timeAndDateClock:inst2|timeAndDate_Out[10]~71        ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[7]          ; timeAndDateClock:inst2|timeAndDate_Out[7]~56         ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[8]          ; timeAndDateClock:inst2|timeAndDate_Out[8]~61         ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[13]         ; timeAndDateClock:inst2|timeAndDate_Out[13]~16        ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[12]         ; timeAndDateClock:inst2|timeAndDate_Out[12]~11        ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[11]         ; timeAndDateClock:inst2|timeAndDate_Out[11]~6         ; 1.856             ;
; dcf77_decoder:inst|timeAndDate_out[34]         ; timeAndDateClock:inst2|timeAndDate_Out[34]~151       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[32]         ; timeAndDateClock:inst2|timeAndDate_Out[32]~141       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[31]         ; timeAndDateClock:inst2|timeAndDate_Out[31]~136       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[33]         ; timeAndDateClock:inst2|timeAndDate_Out[33]~146       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[36]         ; timeAndDateClock:inst2|timeAndDate_Out[36]~161       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[37]         ; timeAndDateClock:inst2|timeAndDate_Out[37]~166       ; 1.832             ;
; dcf77_decoder:inst|timeAndDate_out[38]         ; timeAndDateClock:inst2|timeAndDate_Out[38]~171       ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[29]         ; timeAndDateClock:inst2|timeAndDate_Out[29]~131       ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[28]         ; timeAndDateClock:inst2|timeAndDate_Out[28]~126       ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[26]         ; timeAndDateClock:inst2|timeAndDate_Out[26]~116       ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[27]         ; timeAndDateClock:inst2|timeAndDate_Out[27]~121       ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[19]         ; timeAndDateClock:inst2|timeAndDate_Out[19]~26        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[18]         ; timeAndDateClock:inst2|timeAndDate_Out[18]~21        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[16]         ; timeAndDateClock:inst2|timeAndDate_Out[16]~86        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[17]         ; timeAndDateClock:inst2|timeAndDate_Out[17]~91        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[14]         ; timeAndDateClock:inst2|timeAndDate_Out[14]~76        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[15]         ; timeAndDateClock:inst2|timeAndDate_Out[15]~81        ; 1.831             ;
; dcf77_decoder:inst|timeAndDate_out[25]         ; timeAndDateClock:inst2|timeAndDate_Out[25]~51        ; 1.824             ;
; dcf77_decoder:inst|timeAndDate_out[40]         ; timeAndDateClock:inst2|timeAndDate_Out[40]~36        ; 1.824             ;
; dcf77_decoder:inst|timeAndDate_out[41]         ; timeAndDateClock:inst2|timeAndDate_Out[41]~41        ; 1.824             ;
; dcf77_decoder:inst|timeAndDate_out[39]         ; timeAndDateClock:inst2|timeAndDate_Out[39]~31        ; 1.823             ;
; timeAndDateClock:inst2|day_count[5]~_emulated  ; timeAndDateClock:inst2|day_count[5]~_emulated        ; 1.701             ;
; timeAndDateClock:inst2|timeAndDate_Out[25]~51  ; timeAndDateClock:inst2|day_count[5]~_emulated        ; 1.701             ;
; timeAndDateClock:inst2|mon_count[2]~_emulated  ; timeAndDateClock:inst2|timeAndDate_Out[28]~_emulated ; 1.691             ;
; timeAndDateClock:inst2|timeAndDate_Out[28]~126 ; timeAndDateClock:inst2|timeAndDate_Out[28]~_emulated ; 1.691             ;
; timeAndDateClock:inst2|mon_count[4]~_emulated  ; timeAndDateClock:inst2|timeAndDate_Out[30]~_emulated ; 1.674             ;
; timeAndDateClock:inst2|mon_count[1]~_emulated  ; timeAndDateClock:inst2|timeAndDate_Out[27]~_emulated ; 1.674             ;
; timeAndDateClock:inst2|timeAndDate_Out[30]~1   ; timeAndDateClock:inst2|timeAndDate_Out[30]~_emulated ; 1.674             ;
; timeAndDateClock:inst2|timeAndDate_Out[27]~121 ; timeAndDateClock:inst2|timeAndDate_Out[27]~_emulated ; 1.674             ;
; timeAndDateClock:inst2|year_count[3]~_emulated ; timeAndDateClock:inst2|timeAndDate_Out[34]~_emulated ; 1.602             ;
; timeAndDateClock:inst2|timeAndDate_Out[34]~151 ; timeAndDateClock:inst2|timeAndDate_Out[34]~_emulated ; 1.602             ;
; timeAndDateClock:inst2|year_count[0]~_emulated ; timeAndDateClock:inst2|timeAndDate_Out[31]~_emulated ; 1.562             ;
; timeAndDateClock:inst2|timeAndDate_Out[31]~136 ; timeAndDateClock:inst2|timeAndDate_Out[31]~_emulated ; 1.562             ;
; timeAndDateClock:inst2|timeAndDate_Out[32]~141 ; timeAndDateClock:inst2|timeAndDate_Out[32]~_emulated ; 1.557             ;
+------------------------------------------------+------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "DCF_decoder"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/quartus17/project/ex4_DCF/db/clk_10m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|wire_pll1_clk[0] port File: D:/quartus17/project/ex4_DCF/db/clk_10m_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 114 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DCF_decoder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clk_10M:inst3|altpll:altpll_component|Clk_10M_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: D:/quartus17/project/ex4_DCF/db/clk_10m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node GenClockDCF:inst1|CLK_ENA_HZ_async_out  File: D:/quartus17/project/ex4_DCF/GenClockDCF.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node led:inst10|LED0~1  File: D:/quartus17/project/ex4_DCF/led.v Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[4]~211 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[11]~7 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[12]~12 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[13]~17 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[41]~42 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[39]~32 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[40]~37 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[8]~62 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[7]~57 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176357): Destination node timeAndDateClock:inst2|timeAndDate_Out[10]~72 File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 63
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node dcf77_decoder:inst|timeAndDate_out[41]~2  File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 54
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timeAndDateClock:inst2|day_carry  File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timeAndDateClock:inst2|min_carry  File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timeAndDateClock:inst2|year_carry  File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timeAndDateClock:inst2|hour_carry  File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timeAndDateClock:inst2|mon_carry  File: D:/quartus17/project/ex4_DCF/timeanddateclock.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dcf77_decoder:inst|p1~0  File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 41
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node GenClockDCF:inst1|CLK_ENA_HZ_sync_out  File: D:/quartus17/project/ex4_DCF/GenClockDCF.v Line: 31
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dcf77_decoder:inst|counter_decoder[1] File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 47
        Info (176357): Destination node dcf77_decoder:inst|counter_decoder[2] File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 47
        Info (176357): Destination node dcf77_decoder:inst|counter_decoder[3] File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 47
        Info (176357): Destination node dcf77_decoder:inst|counter_decoder[4] File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 47
        Info (176357): Destination node dcf77_decoder:inst|counter_decoder[5] File: D:/quartus17/project/ex4_DCF/dcf77_decoder.v Line: 47
        Info (176357): Destination node led:inst8|LED0~0 File: D:/quartus17/project/ex4_DCF/led.v Line: 18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170089): 9e+02 ns of routing delay (approximately 1.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 5.35 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/quartus17/project/ex4_DCF/output_files/DCF_decoder.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5592 megabytes
    Info: Processing ended: Sun Jun 07 21:07:02 2020
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/quartus17/project/ex4_DCF/output_files/DCF_decoder.fit.smsg.


