Timing Analyzer report for banco_de_pruebas_simplificado
Tue Apr  8 14:56:45 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'
 14. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 15. Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 16. Slow 1200mV 85C Model Setup: 'pix_clk_i'
 17. Slow 1200mV 85C Model Hold: 'clk_50'
 18. Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'
 19. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 20. Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 21. Slow 1200mV 85C Model Hold: 'pix_clk_i'
 22. Slow 1200mV 85C Model Recovery: 'clk_50'
 23. Slow 1200mV 85C Model Recovery: 'pix_clk_i'
 24. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 25. Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 26. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 27. Slow 1200mV 85C Model Removal: 'clk_50'
 28. Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 29. Slow 1200mV 85C Model Removal: 'pix_clk_i'
 30. Slow 1200mV 85C Model Metastability Summary
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk_50'
 38. Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 39. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 40. Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 41. Slow 1200mV 0C Model Setup: 'pix_clk_i'
 42. Slow 1200mV 0C Model Hold: 'clk_50'
 43. Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 44. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 45. Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 46. Slow 1200mV 0C Model Hold: 'pix_clk_i'
 47. Slow 1200mV 0C Model Recovery: 'clk_50'
 48. Slow 1200mV 0C Model Recovery: 'pix_clk_i'
 49. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 50. Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 51. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 52. Slow 1200mV 0C Model Removal: 'clk_50'
 53. Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 54. Slow 1200mV 0C Model Removal: 'pix_clk_i'
 55. Slow 1200mV 0C Model Metastability Summary
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk_50'
 62. Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'
 63. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 64. Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 65. Fast 1200mV 0C Model Setup: 'pix_clk_i'
 66. Fast 1200mV 0C Model Hold: 'clk_50'
 67. Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'
 68. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 69. Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 70. Fast 1200mV 0C Model Hold: 'pix_clk_i'
 71. Fast 1200mV 0C Model Recovery: 'clk_50'
 72. Fast 1200mV 0C Model Recovery: 'pix_clk_i'
 73. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 74. Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 75. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'
 76. Fast 1200mV 0C Model Removal: 'clk_50'
 77. Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'
 78. Fast 1200mV 0C Model Removal: 'pix_clk_i'
 79. Fast 1200mV 0C Model Metastability Summary
 80. Multicorner Timing Analysis Summary
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Recovery Transfers
 89. Removal Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths Summary
 93. Clock Status Summary
 94. Unconstrained Input Ports
 95. Unconstrained Output Ports
 96. Unconstrained Input Ports
 97. Unconstrained Output Ports
 98. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; banco_de_pruebas_simplificado                          ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; Clock Name                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                            ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+
; clk_50                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }                                                         ;
; divisor:inst13|clk_int                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:inst13|clk_int }                                         ;
; pix_clk_i                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pix_clk_i }                                                      ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int }   ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Programador_controlador_block:inst1|controlador:inst|clk_int_2 } ;
+----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                            ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 160.38 MHz ; 160.38 MHz      ; clk_50                                                         ;                                                               ;
; 240.5 MHz  ; 240.5 MHz       ; divisor:inst13|clk_int                                         ;                                                               ;
; 314.27 MHz ; 314.27 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 325.63 MHz ; 325.63 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 448.23 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                     ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -5.235 ; -3778.712     ;
; divisor:inst13|clk_int                                         ; -3.158 ; -14.606       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.644 ; -33.731       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -2.182 ; -40.559       ;
; pix_clk_i                                                      ; -1.680 ; -14.645       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                     ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.384 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.402 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.406 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.406 ; 0.000         ;
; pix_clk_i                                                      ; 0.440 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                  ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -4.069 ; -2053.256     ;
; pix_clk_i                                                      ; -2.602 ; -24.166       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.053 ; -21.731       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.030 ; -13.314       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                  ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.024 ; 0.000         ;
; clk_50                                                         ; 1.167 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 1.218 ; 0.000         ;
; pix_clk_i                                                      ; 1.889 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                       ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1453.927     ;
; pix_clk_i                                                      ; -3.000 ; -15.850       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -35.980       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -32.125       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                                                                        ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.235 ; algo_3_final:inst|cuenta[3]                    ; algo_3_final:inst|state.escritura_1                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.718      ;
; -5.210 ; algo_3_final:inst|indice_histograma[0]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 6.158      ;
; -5.202 ; algo_3_final:inst|reg_ancho_3[0]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.538      ;
; -5.174 ; algo_3_final:inst|reg_anterior[0]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.510      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.130 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.622      ;
; -5.126 ; algo_3_final:inst|indice_histograma[3]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.100     ; 6.064      ;
; -5.118 ; algo_3_final:inst|reg_anterior[1]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.454      ;
; -5.085 ; algo_3_final:inst|reg_anterior[2]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.421      ;
; -5.075 ; algo_3_final:inst|cuenta[5]                    ; algo_3_final:inst|state.escritura_1                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.558      ;
; -5.052 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[8]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.535      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.046 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.534      ;
; -5.043 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.526      ;
; -5.042 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.515     ; 5.525      ;
; -5.038 ; algo_3_final:inst|reg_ancho_1[1]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.339      ; 6.375      ;
; -5.011 ; algo_3_final:inst|reg_ancho_1[2]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.339      ; 6.348      ;
; -5.005 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[0]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.508     ; 5.495      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.004 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.506     ; 5.496      ;
; -5.001 ; algo_3_final:inst|reg_ancho_3[1]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.337      ;
; -4.993 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[3]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.503     ; 5.488      ;
; -4.993 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[2]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.503     ; 5.488      ;
; -4.992 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[1]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.503     ; 5.487      ;
; -4.988 ; algo_3_final:inst|reg_anterior[3]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.324      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.502     ; 5.481      ;
; -4.985 ; algo_3_final:inst|reg_ancho_2[1]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 6.323      ;
; -4.968 ; algo_3_final:inst|indice_histograma[3]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.093     ; 5.913      ;
; -4.967 ; algo_3_final:inst|reg_ancho_1[0]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 6.305      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.957 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.445      ;
; -4.952 ; algo_3_final:inst|indice_histograma[2]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.093     ; 5.897      ;
; -4.947 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[13]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 5.860      ;
; -4.946 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[12]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 5.859      ;
; -4.945 ; algo_3_final:inst|reg_anterior[4]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.281      ;
; -4.942 ; algo_3_final:inst|reg_ancho_3[4]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.278      ;
; -4.934 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[16]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 5.854      ;
; -4.934 ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; Controlador_sram_CIC_UART:inst16|count_mem[13]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 5.847      ;
; -4.933 ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; Controlador_sram_CIC_UART:inst16|count_mem[12]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.085     ; 5.846      ;
; -4.933 ; algo_3_final:inst|indice_histograma[0]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 5.874      ;
; -4.921 ; Controlador_sram_CIC_UART:inst16|count_mem[19] ; Controlador_sram_CIC_UART:inst16|count_mem[16]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.078     ; 5.841      ;
; -4.921 ; algo_3_final:inst|reg_ancho_3[2]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.338      ; 6.257      ;
; -4.906 ; algo_3_final:inst|indice_histograma[1]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.093     ; 5.851      ;
; -4.906 ; algo_3_final:inst|reg_ancho_1[3]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.339      ; 6.243      ;
; -4.904 ; algo_3_final:inst|reg_ancho_2[0]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 6.242      ;
; -4.894 ; algo_3_final:inst|cuenta[1]                    ; algo_3_final:inst|state.escritura_1                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.537     ; 5.355      ;
; -4.887 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.375      ;
; -4.887 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.375      ;
; -4.887 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.510     ; 5.375      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -3.158 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 4.075      ;
; -3.099 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 4.016      ;
; -2.838 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.755      ;
; -2.837 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.754      ;
; -2.830 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.747      ;
; -2.818 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.082     ; 3.734      ;
; -2.799 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.716      ;
; -2.775 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.692      ;
; -2.383 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.300      ;
; -2.368 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 3.285      ;
; -1.811 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.728      ;
; -1.805 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.722      ;
; -1.752 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.669      ;
; -1.746 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.663      ;
; -1.694 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.611      ;
; -1.639 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.556      ;
; -1.539 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.456      ;
; -1.510 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.427      ;
; -1.469 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.386      ;
; -1.467 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.384      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.369      ;
; -1.446 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 2.363      ;
; -1.378 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 3.048      ; 5.156      ;
; -1.226 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 3.049      ; 5.005      ;
; -1.040 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.957      ;
; -0.999 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.916      ;
; -0.997 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.914      ;
; -0.944 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.861      ;
; -0.925 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 3.048      ; 5.203      ;
; -0.885 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.802      ;
; -0.871 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.788      ;
; -0.864 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.781      ;
; -0.827 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.082     ; 1.743      ;
; -0.818 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.735      ;
; -0.815 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.732      ;
; -0.811 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.728      ;
; -0.784 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.701      ;
; -0.783 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.082     ; 1.699      ;
; -0.733 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 3.049      ; 5.012      ;
; -0.729 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.646      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.633      ;
; -0.541 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.082     ; 1.457      ;
; -0.350 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.267      ;
; -0.195 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.112      ;
; -0.164 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 1.081      ;
; -0.127 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.082     ; 1.043      ;
; 0.082  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.835      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.081     ; 0.765      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.246      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.621 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.223      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.618 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.224      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.464 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 3.070      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.458 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 3.060      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.271 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.873      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.241 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.847      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.226 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.832      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.158 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.760      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.151 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.392     ; 2.757      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.071 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.073     ; 2.996      ;
; -2.027 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.402     ; 2.623      ;
; -2.024 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.402     ; 2.620      ;
; -2.019 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.398     ; 2.619      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -2.004 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 2.608      ;
; -1.982 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.402     ; 2.578      ;
; -1.979 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.402     ; 2.575      ;
; -1.976 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.398     ; 2.576      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.907 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.390     ; 2.515      ;
; -1.903 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 2.505      ;
; -1.892 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.398     ; 2.492      ;
; -1.861 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.402     ; 2.457      ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -2.182 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 3.101      ;
; -2.182 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 3.101      ;
; -2.159 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 3.078      ;
; -2.159 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 3.078      ;
; -2.154 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 3.077      ;
; -2.154 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 3.077      ;
; -2.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 3.052      ;
; -2.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 3.052      ;
; -2.000 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.923      ;
; -2.000 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.923      ;
; -1.996 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.915      ;
; -1.996 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.915      ;
; -1.809 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.728      ;
; -1.809 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.728      ;
; -1.802 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 2.723      ;
; -1.802 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 2.723      ;
; -1.778 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.701      ;
; -1.778 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.701      ;
; -1.771 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.694      ;
; -1.771 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.694      ;
; -1.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.635      ;
; -1.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.635      ;
; -1.667 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 2.588      ;
; -1.667 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 2.588      ;
; -1.654 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.573      ;
; -1.653 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.572      ;
; -1.653 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.572      ;
; -1.652 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.571      ;
; -1.651 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.570      ;
; -1.651 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.570      ;
; -1.650 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.569      ;
; -1.642 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.561      ;
; -1.642 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.561      ;
; -1.641 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.560      ;
; -1.639 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.558      ;
; -1.565 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.679      ;
; -1.565 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.679      ;
; -1.502 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.419      ;
; -1.502 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.419      ;
; -1.454 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.568      ;
; -1.454 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.568      ;
; -1.408 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.520      ;
; -1.315 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.238      ;
; -1.314 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.237      ;
; -1.314 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.237      ;
; -1.313 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.236      ;
; -1.312 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.235      ;
; -1.300 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.219      ;
; -1.299 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.218      ;
; -1.299 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.218      ;
; -1.299 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.413      ;
; -1.299 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.413      ;
; -1.298 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.217      ;
; -1.297 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.216      ;
; -1.297 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.216      ;
; -1.296 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.215      ;
; -1.288 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.207      ;
; -1.288 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.207      ;
; -1.287 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.206      ;
; -1.285 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.079     ; 2.204      ;
; -1.209 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 2.130      ;
; -1.149 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.066      ;
; -1.149 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.066      ;
; -1.147 ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.064      ;
; -1.120 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 2.043      ;
; -1.118 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.081     ; 2.035      ;
; -1.107 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.219      ;
; -1.066 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.178      ;
; -1.065 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.177      ;
; -1.063 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.175      ;
; -1.062 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.174      ;
; -1.062 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.174      ;
; -1.059 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.171      ;
; -1.057 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.169      ;
; -1.057 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.169      ;
; -1.055 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.167      ;
; -1.055 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.167      ;
; -1.054 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.166      ;
; -1.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.157      ;
; -1.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.157      ;
; -1.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.157      ;
; -1.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.157      ;
; -1.043 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.157      ;
; -1.034 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.077     ; 1.955      ;
; -1.022 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 2.132      ;
; -1.022 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 2.132      ;
; -1.000 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.116      ;
; -0.998 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.114      ;
; -0.997 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.113      ;
; -0.997 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.113      ;
; -0.995 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.111      ;
; -0.961 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.884      ;
; -0.960 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.883      ;
; -0.960 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.883      ;
; -0.959 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.882      ;
; -0.958 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.881      ;
; -0.958 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 2.068      ;
; -0.794 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.906      ;
; -0.793 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.075     ; 1.716      ;
; -0.793 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.905      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pix_clk_i'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.680 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.493      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.598 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.325      ; 2.411      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.231 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.131     ; 2.118      ;
; -1.205 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.292      ; 1.985      ;
; -1.123 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.292      ; 1.903      ;
; -0.705 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.122     ; 1.601      ;
; 0.241  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
; 0.241  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.043     ; 0.734      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; divisor:inst13|cuenta[1]                             ; divisor:inst13|cuenta[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|state.errase        ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[26][0]                   ; algo_3_final:inst|histogram[26][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[30][0]                   ; algo_3_final:inst|histogram[30][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[29][0]                   ; algo_3_final:inst|histogram[29][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|eventos[0]                         ; algo_3_final:inst|eventos[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|data_a_escribir[0]                 ; algo_3_final:inst|data_a_escribir[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.fin_escritura_histograma     ; algo_3_final:inst|state.fin_escritura_histograma     ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[4][0]                    ; algo_3_final:inst|histogram[4][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[32][0]                   ; algo_3_final:inst|histogram[32][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[1][0]                    ; algo_3_final:inst|histogram[1][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|state.lectura_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1              ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|state.lectura_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3              ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|state.lectura_anterior             ; algo_3_final:inst|state.lectura_anterior             ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[19][0]                   ; algo_3_final:inst|histogram[19][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[13][0]                   ; algo_3_final:inst|histogram[13][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[9][0]                    ; algo_3_final:inst|histogram[9][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[11][0]                   ; algo_3_final:inst|histogram[11][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[6][0]                    ; algo_3_final:inst|histogram[6][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[2][0]                    ; algo_3_final:inst|histogram[2][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[5][0]                    ; algo_3_final:inst|histogram[5][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[7][0]                    ; algo_3_final:inst|histogram[7][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|state.lectura_cantidad_energia     ; algo_3_final:inst|state.lectura_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[18][0]                   ; algo_3_final:inst|histogram[18][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[31][0]                   ; algo_3_final:inst|histogram[31][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[22][0]                   ; algo_3_final:inst|histogram[22][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[23][0]                   ; algo_3_final:inst|histogram[23][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[17][0]                   ; algo_3_final:inst|histogram[17][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[21][0]                   ; algo_3_final:inst|histogram[21][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[20][0]                   ; algo_3_final:inst|histogram[20][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[28][0]                   ; algo_3_final:inst|histogram[28][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[15][0]                   ; algo_3_final:inst|histogram[15][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[10][0]                   ; algo_3_final:inst|histogram[10][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[14][0]                   ; algo_3_final:inst|histogram[14][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[3][0]                    ; algo_3_final:inst|histogram[3][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; divisor:inst13|cuenta[0]                             ; divisor:inst13|cuenta[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.099      ; 0.674      ;
; 0.390 ; algo_3_final:inst|histogram[27][0]                   ; algo_3_final:inst|histogram[27][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.390 ; algo_3_final:inst|histogram[25][0]                   ; algo_3_final:inst|histogram[25][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.390 ; algo_3_final:inst|histogram[24][0]                   ; algo_3_final:inst|histogram[24][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.390 ; algo_3_final:inst|histogram[16][0]                   ; algo_3_final:inst|histogram[16][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.390 ; algo_3_final:inst|histogram[12][0]                   ; algo_3_final:inst|histogram[12][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.390 ; algo_3_final:inst|histogram[8][0]                    ; algo_3_final:inst|histogram[8][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 0.669      ;
; 0.391 ; algo_3_final:inst|pix_count_int[0]                   ; algo_3_final:inst|pix_count_int[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.674      ;
; 0.392 ; sram_CIC:inst17|pix_cnt_int[0]                       ; sram_CIC:inst17|pix_cnt_int[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; divisor:inst13|cuenta[3]                             ; divisor:inst13|cuenta[3]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; divisor:inst13|cuenta[2]                             ; divisor:inst13|cuenta[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.end_histograma               ; algo_3_final:inst|state.end_histograma               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_ancho_2              ; algo_3_final:inst|state.lectura_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_memorias_histograma  ; algo_3_final:inst|state.lectura_memorias_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_mem[0]                         ; algo_3_final:inst|dir_mem[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|img[1]                     ; coordinador_mod_tes:inst8|img[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decod_control:inst4|cntrl_envio_int                  ; decod_control:inst4|cntrl_envio_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decod_control:inst4|cntrl_reset_int                  ; decod_control:inst4|cntrl_reset_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|state.envio_uart_4         ; coordinador_mod_tes:inst8|state.envio_uart_4         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; coordinador_mod_tes:inst8|state.envio_uart_2         ; coordinador_mod_tes:inst8|state.envio_uart_2         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_DV                               ; UART_RX:inst11|r_RX_DV                               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[0]                          ; UART_RX:inst11|r_RX_Byte[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[1]                          ; UART_RX:inst11|r_RX_Byte[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[2]                          ; UART_RX:inst11|r_RX_Byte[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[3]                          ; UART_RX:inst11|r_RX_Byte[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[6]                          ; UART_RX:inst11|r_RX_Byte[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[5]                          ; UART_RX:inst11|r_RX_Byte[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[7]                          ; UART_RX:inst11|r_RX_Byte[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[4]                          ; UART_RX:inst11|r_RX_Byte[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[2]                        ; UART_RX:inst11|r_Bit_Index[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[1]                        ; UART_RX:inst11|r_Bit_Index[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[0]                        ; UART_RX:inst11|r_Bit_Index[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_Idle                      ; UART_RX:inst11|r_SM_Main.s_Idle                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart_tx:inst12|data_to_send[7]                       ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:inst12|fsm_state.FSM_START                   ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; prueba_1:inst15|inicio                               ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|state.trigger_cam          ; coordinador_mod_tes:inst8|state.trigger_cam          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|flag_trigger_wait          ; coordinador_mod_tes:inst8|flag_trigger_wait          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; algo_3_final:inst|indice[0]                          ; algo_3_final:inst|indice[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|flag_borrado_2             ; coordinador_mod_tes:inst8|flag_borrado_2             ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; uart_tx:inst12|fsm_state.FSM_SEND                    ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:inst12|fsm_state.FSM_STOP                    ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:inst12|bit_counter[3]                        ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:inst12|bit_counter[1]                        ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:inst12|bit_counter[2]                        ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:inst12|bit_counter[0]                        ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; Controlador_sram_CIC_UART:inst16|count_mem[15]       ; Controlador_sram_CIC_UART:inst16|count_mem[15]       ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.444 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.711      ;
; 0.645 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.912      ;
; 0.662 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 0.929      ;
; 0.665 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 0.931      ;
; 0.782 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.049      ;
; 0.800 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.067      ;
; 0.908 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.175      ;
; 0.953 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.220      ;
; 0.967 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.234      ;
; 1.049 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.315      ;
; 1.055 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 3.196      ; 4.689      ;
; 1.077 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.344      ;
; 1.115 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.382      ;
; 1.119 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.386      ;
; 1.146 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.412      ;
; 1.158 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.425      ;
; 1.162 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.429      ;
; 1.181 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 3.195      ; 4.814      ;
; 1.234 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.501      ;
; 1.250 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.517      ;
; 1.258 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 1.524      ;
; 1.290 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.557      ;
; 1.296 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.563      ;
; 1.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.620      ;
; 1.368 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.635      ;
; 1.381 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.648      ;
; 1.383 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.650      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.690      ;
; 1.441 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.708      ;
; 1.447 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.714      ;
; 1.472 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.739      ;
; 1.475 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.742      ;
; 1.548 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.815      ;
; 1.550 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.817      ;
; 1.559 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 3.196      ; 4.693      ;
; 1.615 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 3.195      ; 4.748      ;
; 1.662 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 1.929      ;
; 2.544 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 2.811      ;
; 2.594 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 2.861      ;
; 2.643 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 2.910      ;
; 2.658 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 2.925      ;
; 2.761 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.028      ;
; 2.848 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.115      ;
; 2.907 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.174      ;
; 2.979 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.246      ;
; 2.995 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.081      ; 3.262      ;
; 3.004 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.080      ; 3.270      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.406 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.669      ;
; 0.411 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.674      ;
; 0.432 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3      ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.695      ;
; 0.440 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.703      ;
; 0.453 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.716      ;
; 0.469 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.732      ;
; 0.470 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.733      ;
; 0.604 ; Programador_controlador_block:inst1|programador:inst1|state.start      ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.867      ;
; 0.605 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2      ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.868      ;
; 0.606 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.869      ;
; 0.621 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans    ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.884      ;
; 0.634 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1      ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 0.897      ;
; 0.644 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 0.909      ;
; 0.666 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.758      ;
; 0.780 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.872      ;
; 0.781 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.873      ;
; 0.846 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.111      ;
; 0.872 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.964      ;
; 0.884 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.149      ;
; 0.889 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.152      ;
; 0.933 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.194      ;
; 0.935 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.196      ;
; 0.937 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.198      ;
; 0.994 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.090      ;
; 1.005 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.101      ;
; 1.006 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.271      ;
; 1.021 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.284      ;
; 1.035 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.123      ;
; 1.086 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.351      ;
; 1.091 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.354      ;
; 1.139 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.227      ;
; 1.140 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.405      ;
; 1.152 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.250      ;
; 1.155 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.253      ;
; 1.159 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.255      ;
; 1.162 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.427      ;
; 1.211 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.307      ;
; 1.212 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.306      ;
; 1.214 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.308      ;
; 1.243 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.339      ;
; 1.245 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.341      ;
; 1.266 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.354      ;
; 1.299 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.395      ;
; 1.313 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.401      ;
; 1.332 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.424      ;
; 1.335 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.427      ;
; 1.354 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.448      ;
; 1.356 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.450      ;
; 1.377 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.638      ;
; 1.380 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.472      ;
; 1.382 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.474      ;
; 1.393 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.658      ;
; 1.430 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.693      ;
; 1.457 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.547      ;
; 1.476 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.077      ; 1.739      ;
; 1.481 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.575      ;
; 1.495 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.593      ;
; 1.497 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.595      ;
; 1.498 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.592      ;
; 1.568 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.079      ; 1.833      ;
; 1.573 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.663      ;
; 1.582 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.843      ;
; 1.595 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.856      ;
; 1.595 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.856      ;
; 1.595 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.856      ;
; 1.621 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.075      ; 1.882      ;
; 1.623 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.717      ;
; 1.633 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.729      ;
; 1.640 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.734      ;
; 1.668 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.764      ;
; 1.670 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.760      ;
; 1.670 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.766      ;
; 1.680 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.774      ;
; 1.684 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.780      ;
; 1.692 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.788      ;
; 1.694 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.790      ;
; 1.694 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.782      ;
; 1.700 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.796      ;
; 1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.855      ;
; 1.777 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.869      ;
; 1.790 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.886      ;
; 1.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.893      ;
; 1.812 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.902      ;
; 1.822 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.916      ;
; 1.832 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.928      ;
; 1.846 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.936      ;
; 1.885 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.120     ; 1.971      ;
; 1.904 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 2.000      ;
; 1.937 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 2.033      ;
; 1.938 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.120     ; 2.024      ;
; 1.954 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 2.050      ;
; 1.954 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 2.044      ;
; 1.968 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 2.058      ;
; 1.977 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 2.073      ;
; 1.981 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 2.077      ;
; 1.985 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 2.073      ;
; 1.992 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 2.084      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.669      ;
; 0.411 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.674      ;
; 0.461 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.724      ;
; 0.616 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.294      ; 1.126      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.889      ;
; 0.645 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.908      ;
; 0.683 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.946      ;
; 0.690 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.953      ;
; 0.698 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 0.961      ;
; 0.837 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.102      ;
; 0.838 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.105      ;
; 0.847 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.114      ;
; 0.853 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.083      ; 1.122      ;
; 0.854 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.117      ;
; 0.897 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.075      ; 1.158      ;
; 0.908 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.292      ; 1.416      ;
; 0.952 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.217      ;
; 0.963 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.563      ;
; 0.983 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.248      ;
; 0.996 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.259      ;
; 1.029 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.292      ;
; 1.067 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.324      ;
; 1.084 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.343      ;
; 1.085 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.342      ;
; 1.092 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.698      ;
; 1.093 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.699      ;
; 1.094 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.700      ;
; 1.095 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.701      ;
; 1.096 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.702      ;
; 1.126 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.726      ;
; 1.126 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.726      ;
; 1.152 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.411      ;
; 1.158 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.760      ;
; 1.160 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.762      ;
; 1.161 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.763      ;
; 1.164 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.766      ;
; 1.165 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.428      ;
; 1.165 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.767      ;
; 1.166 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.768      ;
; 1.167 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.769      ;
; 1.168 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.770      ;
; 1.168 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.770      ;
; 1.170 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.772      ;
; 1.176 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.778      ;
; 1.231 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.081      ; 1.498      ;
; 1.240 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.505      ;
; 1.298 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.077      ; 1.561      ;
; 1.298 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 1.902      ;
; 1.298 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 1.902      ;
; 1.298 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 1.902      ;
; 1.298 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 1.902      ;
; 1.298 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 1.902      ;
; 1.310 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.575      ;
; 1.311 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.917      ;
; 1.312 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.918      ;
; 1.313 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.919      ;
; 1.314 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.920      ;
; 1.315 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 1.921      ;
; 1.321 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.921      ;
; 1.321 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.921      ;
; 1.368 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.633      ;
; 1.371 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.971      ;
; 1.374 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.976      ;
; 1.376 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.978      ;
; 1.378 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.980      ;
; 1.385 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.987      ;
; 1.388 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.075      ; 1.649      ;
; 1.392 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.994      ;
; 1.394 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.996      ;
; 1.396 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.998      ;
; 1.399 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 2.001      ;
; 1.400 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 2.002      ;
; 1.403 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 2.005      ;
; 1.404 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 2.006      ;
; 1.422 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.687      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.688      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.688      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.688      ;
; 1.424 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.079      ; 1.689      ;
; 1.424 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 2.026      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pix_clk_i'                                                                                                                       ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.043      ; 0.669      ;
; 1.152 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 1.362      ;
; 1.464 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.534      ; 1.714      ;
; 1.544 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.534      ; 1.794      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 1.800 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.100      ; 2.086      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.054 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.338      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
; 2.134 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.568      ; 2.418      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                                  ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.069 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.978      ;
; -4.069 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.978      ;
; -4.069 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.978      ;
; -4.069 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.978      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.978      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.978      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.978      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.055 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.979      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.973      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.973      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.973      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.973      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.960      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.958      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.958      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.960      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.960      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.958      ;
; -4.054 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.960      ;
; -3.951 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.860      ;
; -3.951 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.860      ;
; -3.951 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.860      ;
; -3.951 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 4.860      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.860      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.860      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.075     ; 4.860      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.937 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.074     ; 4.861      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.841      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.839      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.839      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.841      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.841      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 4.839      ;
; -3.935 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.092     ; 4.841      ;
; -3.934 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.853      ;
; -3.934 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.853      ;
; -3.934 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.853      ;
; -3.934 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 4.853      ;
; -3.684 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 4.980      ;
; -3.684 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2                     ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 4.980      ;
; -3.684 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; 0.298      ; 4.980      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                     ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3                 ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3                     ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior                    ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                           ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.676 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                          ; clk_50       ; clk_50      ; 1.000        ; 0.325      ; 4.999      ;
; -3.674 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.286      ; 4.958      ;
; -3.674 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_dir_histograma       ; clk_50       ; clk_50      ; 1.000        ; 0.286      ; 4.958      ;
; -3.674 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_2          ; clk_50       ; clk_50      ; 1.000        ; 0.286      ; 4.958      ;
; -3.674 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1          ; clk_50       ; clk_50      ; 1.000        ; 0.286      ; 4.958      ;
; -3.673 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 4.960      ;
; -3.673 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 4.960      ;
; -3.673 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 4.960      ;
; -3.673 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.289      ; 4.960      ;
; -3.665 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                             ; clk_50       ; clk_50      ; 1.000        ; 0.330      ; 4.993      ;
; -3.665 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                             ; clk_50       ; clk_50      ; 1.000        ; 0.330      ; 4.993      ;
; -3.665 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                             ; clk_50       ; clk_50      ; 1.000        ; 0.330      ; 4.993      ;
; -3.665 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                             ; clk_50       ; clk_50      ; 1.000        ; 0.330      ; 4.993      ;
; -3.665 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice               ; clk_50       ; clk_50      ; 1.000        ; 0.317      ; 4.980      ;
; -3.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]                             ; clk_50       ; clk_50      ; 1.000        ; 0.351      ; 5.000      ;
; -3.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                             ; clk_50       ; clk_50      ; 1.000        ; 0.351      ; 5.000      ;
; -3.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                             ; clk_50       ; clk_50      ; 1.000        ; 0.351      ; 5.000      ;
; -3.643 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                             ; clk_50       ; clk_50      ; 1.000        ; 0.358      ; 4.999      ;
; -3.643 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                             ; clk_50       ; clk_50      ; 1.000        ; 0.358      ; 4.999      ;
; -3.643 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                            ; clk_50       ; clk_50      ; 1.000        ; 0.358      ; 4.999      ;
; -3.643 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                             ; clk_50       ; clk_50      ; 1.000        ; 0.358      ; 4.999      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[10]                       ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[9]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[8]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[7]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[6]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[5]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[4]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[3]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[2]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[1]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_energia[0]                        ; clk_50       ; clk_50      ; 1.000        ; 0.342      ; 4.981      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[6]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[1]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[2]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[3]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[4]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[5]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[10]                           ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
; -3.641 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|eventos[7]                            ; clk_50       ; clk_50      ; 1.000        ; 0.343      ; 4.982      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pix_clk_i'                                                                                                                              ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.602 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.329      ; 3.419      ;
; -2.428 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.281      ; 3.197      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.194      ;
; -2.328 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.281      ; 3.097      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.296 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.314      ; 3.098      ;
; -2.223 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.329      ; 3.040      ;
; -1.660 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.340      ; 2.488      ;
; -1.506 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.340      ; 2.334      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.053 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.167      ;
; -1.053 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.167      ;
; -1.053 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.167      ;
; -1.053 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.167      ;
; -1.053 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.167      ;
; -1.038 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.154      ;
; -1.038 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.154      ;
; -1.038 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.154      ;
; -1.038 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.154      ;
; -1.038 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 2.154      ;
; -0.872 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.982      ;
; -0.872 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.982      ;
; -0.872 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.982      ;
; -0.872 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.982      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
; -0.649 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.761      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.030 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 1.634      ;
; -1.030 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 1.634      ;
; -1.030 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.394     ; 1.634      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
; -0.852 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.396     ; 1.454      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.024 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.396      ; 1.626      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.832      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.832      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.832      ;
; 1.232 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.394      ; 1.832      ;
; 1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 2.029      ;
; 1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 2.029      ;
; 1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 2.029      ;
; 1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 2.029      ;
; 1.423 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.400      ; 2.029      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 2.033      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 2.033      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 2.033      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 2.033      ;
; 1.429 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.398      ; 2.033      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                                 ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.167 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]    ; clk_50       ; clk_50      ; 0.000        ; 0.474      ; 1.827      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]      ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.351 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.510      ; 2.047      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.379 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.514      ; 2.079      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.412 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.518      ; 2.116      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.426 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]         ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 1.690      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en            ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.518 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                ; clk_50       ; clk_50      ; 0.000        ; -0.366     ; 1.338      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin            ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment  ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb  ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb  ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.562 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                  ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.827      ;
; 1.685 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.368     ; 1.503      ;
; 1.685 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en           ; clk_50       ; clk_50      ; 0.000        ; -0.368     ; 1.503      ;
; 1.685 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                ; clk_50       ; clk_50      ; 0.000        ; -0.368     ; 1.503      ;
; 1.781 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.047      ;
; 1.781 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.047      ;
; 1.781 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 2.047      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 1.874 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]        ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 2.146      ;
; 2.380 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_anterior[10]   ; clk_50       ; clk_50      ; 0.000        ; 0.535      ; 3.101      ;
; 2.388 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio      ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 2.667      ;
; 2.388 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int  ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 2.667      ;
; 2.388 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int  ; clk_50       ; clk_50      ; 0.000        ; 0.093      ; 2.667      ;
; 2.538 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.405      ; 3.129      ;
; 2.538 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.405      ; 3.129      ;
; 2.538 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.405      ; 3.129      ;
; 2.538 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.405      ; 3.129      ;
; 2.543 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[8]    ; clk_50       ; clk_50      ; 0.000        ; 0.411      ; 3.140      ;
; 2.543 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[9]    ; clk_50       ; clk_50      ; 0.000        ; 0.411      ; 3.140      ;
; 2.543 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[10]   ; clk_50       ; clk_50      ; 0.000        ; 0.411      ; 3.140      ;
; 2.543 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.411      ; 3.140      ;
; 2.552 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|reg_anterior[10]   ; clk_50       ; clk_50      ; 0.000        ; 0.535      ; 3.273      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_2[6]     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_1[6]     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_2[5]     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_2[4]     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_2[3]     ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
; 2.586 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_ancho_2[10]    ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 2.870      ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.218 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.310      ;
; 1.413 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.507      ;
; 1.413 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.507      ;
; 1.413 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.507      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pix_clk_i'                                                                                                                              ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.889 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.584      ; 2.189      ;
; 2.041 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.584      ; 2.341      ;
; 2.547 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.574      ; 2.837      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.591 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 2.865      ;
; 2.628 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.524      ; 2.868      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.784 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.558      ; 3.058      ;
; 2.817 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.524      ; 3.057      ;
; 2.906 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.574      ; 3.196      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                             ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                     ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
; 174.61 MHz ; 174.61 MHz      ; clk_50                                                         ;                                                               ;
; 263.02 MHz ; 263.02 MHz      ; divisor:inst13|clk_int                                         ;                                                               ;
; 342.23 MHz ; 342.23 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ;                                                               ;
; 356.89 MHz ; 356.89 MHz      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ;                                                               ;
; 486.85 MHz ; 250.0 MHz       ; pix_clk_i                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -4.727 ; -3388.432     ;
; divisor:inst13|clk_int                                         ; -2.802 ; -12.309       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.362 ; -29.267       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.922 ; -33.758       ;
; pix_clk_i                                                      ; -1.496 ; -13.013       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.337 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.354 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.357 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.358 ; 0.000         ;
; pix_clk_i                                                      ; 0.387 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.584 ; -1773.610     ;
; pix_clk_i                                                      ; -2.269 ; -21.666       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.847 ; -10.629       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.833 ; -16.716       ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.918 ; 0.000         ;
; clk_50                                                         ; 1.066 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 1.113 ; 0.000         ;
; pix_clk_i                                                      ; 1.759 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1451.111     ;
; pix_clk_i                                                      ; -3.000 ; -15.850       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.285 ; -35.980       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.285 ; -32.125       ;
; divisor:inst13|clk_int                                         ; -1.285 ; -14.135       ;
+----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                         ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.727 ; algo_3_final:inst|indice_histograma[0]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.091     ; 5.666      ;
; -4.682 ; algo_3_final:inst|indice_histograma[3]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.103     ; 5.609      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.654 ; sram_CIC:inst17|pix_cnt_int[10]                ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.191      ;
; -4.648 ; algo_3_final:inst|cuenta[3]                    ; algo_3_final:inst|state.escritura_1                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.470     ; 5.177      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[2]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; sram_CIC:inst17|pix_cnt_int[0]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.129      ;
; -4.596 ; algo_3_final:inst|reg_ancho_3[0]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 5.904      ;
; -4.556 ; algo_3_final:inst|indice_histograma[3]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 5.492      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.554 ; sram_CIC:inst17|pix_cnt_int[13]                ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 5.095      ;
; -4.543 ; algo_3_final:inst|reg_anterior[0]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 5.851      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.539 ; sram_CIC:inst17|pix_cnt_int[8]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.462     ; 5.076      ;
; -4.522 ; algo_3_final:inst|indice_histograma[2]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 5.458      ;
; -4.516 ; algo_3_final:inst|indice_histograma[0]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.100     ; 5.446      ;
; -4.508 ; algo_3_final:inst|cuenta[5]                    ; algo_3_final:inst|state.escritura_1                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.470     ; 5.037      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.497 ; sram_CIC:inst17|pix_cnt_int[9]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 5.030      ;
; -4.496 ; algo_3_final:inst|reg_anterior[1]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 5.804      ;
; -4.474 ; algo_3_final:inst|reg_anterior[2]              ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 5.782      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.462 ; sram_CIC:inst17|pix_cnt_int[3]                 ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.466     ; 4.995      ;
; -4.455 ; algo_3_final:inst|reg_ancho_1[1]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 5.764      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[19]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[18]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[17]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[16]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[15]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[14]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[13]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[12]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[11]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.446 ; sram_CIC:inst17|pix_cnt_int[12]                ; sram_CIC:inst17|add_count[10]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.458     ; 4.987      ;
; -4.444 ; algo_3_final:inst|reg_ancho_1[2]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.310      ; 5.753      ;
; -4.438 ; algo_3_final:inst|indice_histograma[1]         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0 ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 5.374      ;
; -4.422 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[6]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 4.952      ;
; -4.420 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[4]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.469     ; 4.950      ;
; -4.417 ; algo_3_final:inst|indice[1]                    ; algo_3_final:inst|dir_mem_1[8]                                                               ; clk_50       ; clk_50      ; 1.000        ; -0.470     ; 4.946      ;
; -4.409 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[13]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.076     ; 5.332      ;
; -4.407 ; Controlador_sram_CIC_UART:inst16|count_mem[18] ; Controlador_sram_CIC_UART:inst16|count_mem[12]                                               ; clk_50       ; clk_50      ; 1.000        ; -0.076     ; 5.330      ;
; -4.406 ; algo_3_final:inst|reg_ancho_1[0]               ; algo_3_final:inst|data_a_escribir[0]                                                         ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 5.716      ;
+--------+------------------------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.802 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.728      ;
; -2.753 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.679      ;
; -2.535 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.462      ;
; -2.531 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.458      ;
; -2.486 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.412      ;
; -2.486 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.412      ;
; -2.482 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.408      ;
; -2.457 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.384      ;
; -2.118 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 3.045      ;
; -2.075 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 3.001      ;
; -1.536 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.462      ;
; -1.530 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.456      ;
; -1.487 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.413      ;
; -1.481 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.407      ;
; -1.453 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.379      ;
; -1.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.280      ;
; -1.316 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.242      ;
; -1.249 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 2.739      ; 4.700      ;
; -1.240 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.166      ;
; -1.220 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.146      ;
; -1.214 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.140      ;
; -1.202 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.128      ;
; -1.199 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 2.125      ;
; -1.089 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 2.739      ; 4.540      ;
; -0.880 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 2.739      ; 4.831      ;
; -0.833 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.759      ;
; -0.795 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.721      ;
; -0.792 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.718      ;
; -0.740 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.666      ;
; -0.722 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 2.739      ; 4.673      ;
; -0.691 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.617      ;
; -0.677 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.604      ;
; -0.673 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.600      ;
; -0.634 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.560      ;
; -0.627 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.553      ;
; -0.623 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.550      ;
; -0.620 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.547      ;
; -0.605 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.532      ;
; -0.594 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.520      ;
; -0.553 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.479      ;
; -0.538 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.465      ;
; -0.403 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.329      ;
; -0.209 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 1.135      ;
; -0.075 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 1.002      ;
; -0.043 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.970      ;
; -0.010 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.936      ;
; 0.170  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.757      ;
; 0.243  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.362 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.993      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.343 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.978      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.338 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.969      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.198 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.833      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.188 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.819      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.016 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.647      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -2.001 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.636      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.609      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.915 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.364     ; 2.550      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.368     ; 2.541      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.802 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.065     ; 2.736      ;
; -1.767 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.373     ; 2.393      ;
; -1.766 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.373     ; 2.392      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.366     ; 2.396      ;
; -1.758 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.369     ; 2.388      ;
; -1.738 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.373     ; 2.364      ;
; -1.737 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.373     ; 2.363      ;
; -1.731 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.369     ; 2.361      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.661 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.362     ; 2.298      ;
; -1.659 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|state.idle    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 2.291      ;
; -1.644 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.369     ; 2.274      ;
; -1.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.373     ; 2.253      ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -1.922 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.850      ;
; -1.922 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.850      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.832      ;
; -1.900 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.832      ;
; -1.898 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.826      ;
; -1.898 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.826      ;
; -1.854 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.786      ;
; -1.854 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.786      ;
; -1.755 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.687      ;
; -1.755 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.687      ;
; -1.748 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.676      ;
; -1.748 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.676      ;
; -1.576 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.504      ;
; -1.576 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.504      ;
; -1.576 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.506      ;
; -1.576 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.506      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.491      ;
; -1.559 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.491      ;
; -1.531 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.463      ;
; -1.531 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.463      ;
; -1.472 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.400      ;
; -1.472 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.400      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.382      ;
; -1.452 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 2.382      ;
; -1.382 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.310      ;
; -1.381 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.309      ;
; -1.381 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.309      ;
; -1.380 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.308      ;
; -1.380 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.308      ;
; -1.379 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.307      ;
; -1.379 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.307      ;
; -1.357 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.285      ;
; -1.357 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.285      ;
; -1.356 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.284      ;
; -1.354 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.282      ;
; -1.323 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.438      ;
; -1.323 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.438      ;
; -1.264 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 2.190      ;
; -1.264 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 2.190      ;
; -1.213 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.328      ;
; -1.213 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.328      ;
; -1.193 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.306      ;
; -1.109 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.037      ;
; -1.108 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.036      ;
; -1.108 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.036      ;
; -1.107 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.035      ;
; -1.107 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.035      ;
; -1.106 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.034      ;
; -1.106 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.034      ;
; -1.075 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.190      ;
; -1.075 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 2.190      ;
; -1.072 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.004      ;
; -1.072 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.000      ;
; -1.072 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 2.000      ;
; -1.071 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.003      ;
; -1.071 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.003      ;
; -1.071 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.999      ;
; -1.070 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.002      ;
; -1.069 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 2.001      ;
; -1.069 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.071     ; 1.997      ;
; -1.022 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.952      ;
; -1.005 ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.931      ;
; -0.991 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.917      ;
; -0.991 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.917      ;
; -0.974 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.073     ; 1.900      ;
; -0.938 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 2.051      ;
; -0.935 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.867      ;
; -0.898 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.069     ; 1.828      ;
; -0.885 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.998      ;
; -0.878 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.991      ;
; -0.877 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.990      ;
; -0.876 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.989      ;
; -0.876 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.989      ;
; -0.874 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.987      ;
; -0.873 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.986      ;
; -0.873 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.986      ;
; -0.870 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.983      ;
; -0.868 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.981      ;
; -0.866 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.979      ;
; -0.840 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.955      ;
; -0.840 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.955      ;
; -0.840 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.955      ;
; -0.840 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.955      ;
; -0.840 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.955      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.948      ;
; -0.837 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.948      ;
; -0.808 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.925      ;
; -0.806 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.923      ;
; -0.805 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.916      ;
; -0.805 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.922      ;
; -0.805 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.922      ;
; -0.804 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.921      ;
; -0.758 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.690      ;
; -0.757 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.689      ;
; -0.757 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.689      ;
; -0.756 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.688      ;
; -0.755 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.687      ;
; -0.669 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.067     ; 1.601      ;
; -0.630 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.743      ;
; -0.623 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.736      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.496 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.287      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.418 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.302      ; 2.209      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.054 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.130     ; 1.943      ;
; -1.045 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.284      ; 1.818      ;
; -0.967 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.284      ; 1.740      ;
; -0.539 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.110     ; 1.448      ;
; 0.321  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
; 0.321  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.039     ; 0.659      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; divisor:inst13|cuenta[1]                            ; divisor:inst13|cuenta[1]                            ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; Controlador_sram_CIC_UART:inst16|count_mem[1]       ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; Controlador_sram_CIC_UART:inst16|count_mem[0]       ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; Controlador_sram_CIC_UART:inst16|count_mem[2]       ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; Controlador_sram_CIC_UART:inst16|state.wait_done    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|state.errase       ; Controlador_sram_CIC_UART:inst16|state.errase       ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait ; Controlador_sram_CIC_UART:inst16|state.trigger_wait ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; Controlador_sram_CIC_UART:inst16|count_mem[6]       ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; Controlador_sram_CIC_UART:inst16|count_mem[8]       ; Controlador_sram_CIC_UART:inst16|count_mem[8]       ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; Controlador_sram_CIC_UART:inst16|count_mem[9]       ; Controlador_sram_CIC_UART:inst16|count_mem[9]       ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; Controlador_sram_CIC_UART:inst16|count_mem[10]      ; Controlador_sram_CIC_UART:inst16|count_mem[10]      ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; Controlador_sram_CIC_UART:inst16|count_mem[11]      ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.343 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.083      ; 0.597      ;
; 0.348 ; divisor:inst13|cuenta[0]                            ; divisor:inst13|cuenta[0]                            ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.608      ;
; 0.349 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.608      ;
; 0.352 ; sram_CIC:inst17|pix_cnt_int[0]                      ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.608      ;
; 0.353 ; divisor:inst13|cuenta[3]                            ; divisor:inst13|cuenta[3]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; divisor:inst13|cuenta[2]                            ; divisor:inst13|cuenta[2]                            ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.355 ; prueba_1:inst15|inicio                              ; prueba_1:inst15|inicio                              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.trigger_cam         ; coordinador_mod_tes:inst8|state.trigger_cam         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3_final:inst|state.end_histograma              ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; algo_3_final:inst|dir_mem[0]                        ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|flag_borrado_2            ; coordinador_mod_tes:inst8|flag_borrado_2            ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decod_control:inst4|cntrl_envio_int                 ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decod_control:inst4|cntrl_reset_int                 ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[15]      ; Controlador_sram_CIC_UART:inst16|count_mem[15]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[3]       ; Controlador_sram_CIC_UART:inst16|count_mem[3]       ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; Controlador_sram_CIC_UART:inst16|count_mem[4]       ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; Controlador_sram_CIC_UART:inst16|count_mem[5]       ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[7]       ; Controlador_sram_CIC_UART:inst16|count_mem[7]       ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[14]      ; Controlador_sram_CIC_UART:inst16|count_mem[14]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[17]      ; Controlador_sram_CIC_UART:inst16|count_mem[17]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; Controlador_sram_CIC_UART:inst16|count_mem[16]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[19]      ; Controlador_sram_CIC_UART:inst16|count_mem[19]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; Controlador_sram_CIC_UART:inst16|count_mem[18]      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; Controlador_sram_CIC_UART:inst16|state.escritura    ; Controlador_sram_CIC_UART:inst16|state.escritura    ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; testigo_error:inst14|error_led                      ; testigo_error:inst14|error_led                      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; coordinador_mod_tes:inst8|state.lectura_histograma  ; coordinador_mod_tes:inst8|state.lectura_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.401 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.644      ;
; 0.590 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.833      ;
; 0.606 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.849      ;
; 0.614 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.857      ;
; 0.706 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 0.949      ;
; 0.741 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 0.985      ;
; 0.820 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.063      ;
; 0.869 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.113      ;
; 0.878 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.122      ;
; 0.974 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.218      ;
; 0.980 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.223      ;
; 1.008 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.252      ;
; 1.024 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.268      ;
; 1.039 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 2.871      ; 4.314      ;
; 1.057 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.300      ;
; 1.062 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.305      ;
; 1.064 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.307      ;
; 1.129 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.372      ;
; 1.143 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 2.870      ; 4.417      ;
; 1.144 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.387      ;
; 1.163 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 1.406      ;
; 1.187 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.431      ;
; 1.201 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.445      ;
; 1.237 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.481      ;
; 1.241 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.485      ;
; 1.271 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.515      ;
; 1.273 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.517      ;
; 1.309 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.553      ;
; 1.313 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.557      ;
; 1.333 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.577      ;
; 1.342 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.586      ;
; 1.344 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.588      ;
; 1.408 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.652      ;
; 1.410 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.654      ;
; 1.444 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 2.871      ; 4.219      ;
; 1.485 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 2.870      ; 4.259      ;
; 1.506 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 1.750      ;
; 2.300 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.544      ;
; 2.351 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.595      ;
; 2.388 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.631      ;
; 2.400 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.644      ;
; 2.488 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.732      ;
; 2.564 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.073      ; 2.808      ;
; 2.626 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.869      ;
; 2.689 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.932      ;
; 2.704 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.947      ;
; 2.727 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.072      ; 2.970      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.597      ;
; 0.368 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.608      ;
; 0.425 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.665      ;
; 0.572 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.812      ;
; 0.587 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.248      ; 1.036      ;
; 0.591 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.831      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.866      ;
; 0.630 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.870      ;
; 0.636 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 0.876      ;
; 0.748 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 0.990      ;
; 0.750 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 0.994      ;
; 0.756 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.075      ; 1.002      ;
; 0.757 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.001      ;
; 0.777 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.017      ;
; 0.826 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 1.064      ;
; 0.846 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.246      ; 1.293      ;
; 0.865 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.107      ;
; 0.873 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.429      ;
; 0.904 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.144      ;
; 0.913 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.155      ;
; 0.916 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.156      ;
; 0.955 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.189      ;
; 0.969 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 1.205      ;
; 0.970 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.063      ; 1.204      ;
; 0.983 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.545      ;
; 0.984 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.546      ;
; 0.985 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.547      ;
; 0.986 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.548      ;
; 0.988 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.550      ;
; 0.998 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.554      ;
; 0.998 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.554      ;
; 1.023 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.065      ; 1.259      ;
; 1.040 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.598      ;
; 1.042 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.600      ;
; 1.044 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.602      ;
; 1.051 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.609      ;
; 1.062 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.620      ;
; 1.064 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.304      ;
; 1.064 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.622      ;
; 1.066 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.624      ;
; 1.069 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.627      ;
; 1.070 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.628      ;
; 1.072 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.630      ;
; 1.073 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.631      ;
; 1.088 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.073      ; 1.332      ;
; 1.114 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.356      ;
; 1.168 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.408      ;
; 1.179 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.741      ;
; 1.180 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.742      ;
; 1.181 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.423      ;
; 1.181 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.743      ;
; 1.182 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.744      ;
; 1.184 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.746      ;
; 1.185 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.745      ;
; 1.185 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.745      ;
; 1.185 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.745      ;
; 1.185 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.745      ;
; 1.185 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.745      ;
; 1.194 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.750      ;
; 1.194 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.750      ;
; 1.218 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.774      ;
; 1.220 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.462      ;
; 1.236 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.794      ;
; 1.238 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.796      ;
; 1.240 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.798      ;
; 1.247 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.805      ;
; 1.258 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.816      ;
; 1.260 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.818      ;
; 1.262 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.820      ;
; 1.264 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.067      ; 1.502      ;
; 1.265 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.823      ;
; 1.266 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.824      ;
; 1.268 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.826      ;
; 1.269 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.827      ;
; 1.286 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.844      ;
; 1.295 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.069      ; 1.535      ;
; 1.296 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.538      ;
; 1.298 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.540      ;
; 1.298 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.540      ;
; 1.299 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.071      ; 1.541      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.358 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.597      ;
; 0.358 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.597      ;
; 0.358 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.597      ;
; 0.358 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.597      ;
; 0.369 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.608      ;
; 0.400 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3      ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.639      ;
; 0.407 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.646      ;
; 0.411 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.650      ;
; 0.424 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.663      ;
; 0.434 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.673      ;
; 0.553 ; Programador_controlador_block:inst1|programador:inst1|state.start      ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.792      ;
; 0.554 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2      ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.793      ;
; 0.554 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.793      ;
; 0.570 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans    ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.809      ;
; 0.581 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1      ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 0.820      ;
; 0.593 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 0.834      ;
; 0.619 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.696      ;
; 0.719 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.796      ;
; 0.720 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.797      ;
; 0.784 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.025      ;
; 0.802 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 0.879      ;
; 0.806 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.047      ;
; 0.825 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.064      ;
; 0.864 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.101      ;
; 0.865 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.102      ;
; 0.865 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.102      ;
; 0.901 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 0.982      ;
; 0.909 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.150      ;
; 0.916 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 0.997      ;
; 0.936 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.009      ;
; 0.944 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.183      ;
; 0.975 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.216      ;
; 0.989 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.228      ;
; 1.035 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.276      ;
; 1.053 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.126      ;
; 1.060 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.301      ;
; 1.063 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.146      ;
; 1.063 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.146      ;
; 1.070 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.151      ;
; 1.103 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.182      ;
; 1.106 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.185      ;
; 1.129 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.210      ;
; 1.140 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.221      ;
; 1.142 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.215      ;
; 1.143 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.224      ;
; 1.206 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.279      ;
; 1.207 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.288      ;
; 1.222 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.299      ;
; 1.225 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.302      ;
; 1.230 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.309      ;
; 1.233 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.312      ;
; 1.236 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.473      ;
; 1.247 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.324      ;
; 1.249 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.326      ;
; 1.270 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.509      ;
; 1.292 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.533      ;
; 1.317 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.392      ;
; 1.348 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.427      ;
; 1.354 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.437      ;
; 1.355 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.434      ;
; 1.356 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.108     ; 1.439      ;
; 1.377 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.068      ; 1.616      ;
; 1.423 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.498      ;
; 1.435 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.672      ;
; 1.439 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.676      ;
; 1.444 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.070      ; 1.685      ;
; 1.462 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.699      ;
; 1.462 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.699      ;
; 1.462 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.066      ; 1.699      ;
; 1.475 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.554      ;
; 1.482 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.561      ;
; 1.505 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.586      ;
; 1.508 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.583      ;
; 1.515 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.594      ;
; 1.523 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.604      ;
; 1.524 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.605      ;
; 1.525 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.606      ;
; 1.531 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.612      ;
; 1.534 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.615      ;
; 1.539 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.620      ;
; 1.540 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.613      ;
; 1.602 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.679      ;
; 1.629 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.706      ;
; 1.633 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.714      ;
; 1.635 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.710      ;
; 1.642 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.721      ;
; 1.643 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.716      ;
; 1.652 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.727      ;
; 1.661 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.742      ;
; 1.709 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.120     ; 1.780      ;
; 1.742 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.823      ;
; 1.763 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.120     ; 1.834      ;
; 1.771 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.846      ;
; 1.776 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.857      ;
; 1.783 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.864      ;
; 1.794 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.875      ;
; 1.797 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.110     ; 1.878      ;
; 1.798 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.116     ; 1.873      ;
; 1.808 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.118     ; 1.881      ;
; 1.812 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.120     ; 1.883      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.039      ; 0.597      ;
; 1.066 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.022      ; 1.259      ;
; 1.349 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.501      ; 1.551      ;
; 1.423 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.501      ; 1.625      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.664 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.078      ; 1.913      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.921 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.141      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
; 1.995 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.519      ; 2.215      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                                   ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.584 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.503      ;
; -3.584 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.503      ;
; -3.584 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.503      ;
; -3.584 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.503      ;
; -3.571 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.500      ;
; -3.571 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.500      ;
; -3.571 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.500      ;
; -3.571 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.500      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.503      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.503      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.503      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.568 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.504      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.484      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.482      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.482      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.484      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.484      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.482      ;
; -3.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.484      ;
; -3.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.332      ;
; -3.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.332      ;
; -3.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.332      ;
; -3.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 4.332      ;
; -3.398 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.327      ;
; -3.398 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.327      ;
; -3.398 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.327      ;
; -3.398 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.070     ; 4.327      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.064     ; 4.332      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.397 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 4.333      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.313      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.311      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.311      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.313      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.313      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.084     ; 4.311      ;
; -3.396 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.082     ; 4.313      ;
; -3.235 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.505      ;
; -3.235 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2                     ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.505      ;
; -3.235 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 4.505      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                     ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3                 ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3                     ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior                    ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                           ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.227 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                          ; clk_50       ; clk_50      ; 1.000        ; 0.300      ; 4.526      ;
; -3.221 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.262      ; 4.482      ;
; -3.221 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_dir_histograma       ; clk_50       ; clk_50      ; 1.000        ; 0.262      ; 4.482      ;
; -3.221 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_2          ; clk_50       ; clk_50      ; 1.000        ; 0.262      ; 4.482      ;
; -3.221 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1          ; clk_50       ; clk_50      ; 1.000        ; 0.262      ; 4.482      ;
; -3.220 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 4.484      ;
; -3.220 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 4.484      ;
; -3.220 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 4.484      ;
; -3.220 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.265      ; 4.484      ;
; -3.217 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                             ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.520      ;
; -3.217 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                             ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.520      ;
; -3.217 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                             ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.520      ;
; -3.217 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                             ; clk_50       ; clk_50      ; 1.000        ; 0.304      ; 4.520      ;
; -3.215 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice               ; clk_50       ; clk_50      ; 1.000        ; 0.291      ; 4.505      ;
; -3.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]                             ; clk_50       ; clk_50      ; 1.000        ; 0.328      ; 4.526      ;
; -3.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                             ; clk_50       ; clk_50      ; 1.000        ; 0.328      ; 4.526      ;
; -3.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                             ; clk_50       ; clk_50      ; 1.000        ; 0.328      ; 4.526      ;
; -3.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                             ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 4.526      ;
; -3.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                             ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 4.526      ;
; -3.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                            ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 4.526      ;
; -3.194 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                             ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 4.526      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.nuevo_pix                       ; clk_50       ; clk_50      ; 1.000        ; 0.311      ; 4.500      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]                     ; clk_50       ; clk_50      ; 1.000        ; 0.324      ; 4.513      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[0]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[1]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[2]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[3]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[4]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[5]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[6]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
; -3.190 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[7]                       ; clk_50       ; clk_50      ; 1.000        ; 0.323      ; 4.512      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                               ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.269 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.316      ; 3.074      ;
; -2.173 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.273      ; 2.935      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.153 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.933      ;
; -2.029 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.273      ; 2.791      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -2.012 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.291      ; 2.792      ;
; -1.936 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.316      ; 2.741      ;
; -1.421 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.327      ; 2.237      ;
; -1.282 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.327      ; 2.098      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.847 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.481      ;
; -0.847 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.481      ;
; -0.847 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.365     ; 1.481      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
; -0.674 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.367     ; 1.306      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.833 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.948      ;
; -0.833 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.948      ;
; -0.833 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.948      ;
; -0.833 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.948      ;
; -0.833 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.116      ; 1.948      ;
; -0.823 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.940      ;
; -0.823 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.940      ;
; -0.823 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.940      ;
; -0.823 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.940      ;
; -0.823 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.118      ; 1.940      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.783      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.783      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.783      ;
; -0.672 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.112      ; 1.783      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
; -0.479 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.114      ; 1.592      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 0.918 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.367      ; 1.476      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.679      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.679      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.679      ;
; 1.123 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.365      ; 1.679      ;
; 1.296 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.858      ;
; 1.296 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.858      ;
; 1.296 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.858      ;
; 1.296 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.858      ;
; 1.296 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.371      ; 1.858      ;
; 1.307 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.867      ;
; 1.307 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.867      ;
; 1.307 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.867      ;
; 1.307 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.867      ;
; 1.307 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.369      ; 1.867      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                 ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.066 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.431      ; 1.668      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]                     ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.227 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.467      ; 1.865      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[8]                      ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[10]                     ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.246 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.471      ; 1.888      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[4]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[5]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[6]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.291 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[9]                      ; clk_50       ; clk_50      ; 0.000        ; 0.475      ; 1.937      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.296 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 1.536      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.388 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.339     ; 1.220      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo                ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment                 ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb                 ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb                 ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.427 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                                 ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 1.668      ;
; 1.545 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.342     ; 1.374      ;
; 1.545 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.342     ; 1.374      ;
; 1.545 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.342     ; 1.374      ;
; 1.623 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.865      ;
; 1.623 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.865      ;
; 1.623 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 1.865      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 1.718 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]                       ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 1.968      ;
; 2.144 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.399      ;
; 2.144 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.399      ;
; 2.144 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 2.399      ;
; 2.201 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 2.863      ;
; 2.289 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.491      ; 2.951      ;
; 2.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.365      ; 2.863      ;
; 2.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.365      ; 2.863      ;
; 2.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.365      ; 2.863      ;
; 2.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.365      ; 2.863      ;
; 2.333 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.371      ; 2.872      ;
; 2.333 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.371      ; 2.872      ;
; 2.333 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.371      ; 2.872      ;
; 2.333 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.371      ; 2.872      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[12] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[11] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[10] ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
; 2.340 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 2.589      ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.113 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.114     ; 1.190      ;
; 1.296 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.375      ;
; 1.296 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.375      ;
; 1.296 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.112     ; 1.375      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.759 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.546      ; 2.006      ;
; 1.888 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.546      ; 2.135      ;
; 2.372 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.536      ; 2.609      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.429 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.639      ;
; 2.449 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.491      ; 2.641      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.549 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.509      ; 2.759      ;
; 2.567 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.491      ; 2.759      ;
; 2.707 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.536      ; 2.944      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                      ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -2.193 ; -1424.972     ;
; divisor:inst13|clk_int                                         ; -1.059 ; -3.062        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.717 ; -7.554        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.504 ; -6.316        ;
; pix_clk_i                                                      ; -0.169 ; -1.352        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                      ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; clk_50                                                         ; 0.172 ; 0.000         ;
; divisor:inst13|clk_int                                         ; 0.181 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.184 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.185 ; 0.000         ;
; pix_clk_i                                                      ; 0.199 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                   ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -1.667 ; -725.097      ;
; pix_clk_i                                                      ; -0.774 ; -6.923        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -0.044 ; -0.395        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -0.010 ; -0.030        ;
+----------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                   ;
+----------------------------------------------------------------+-------+---------------+
; Clock                                                          ; Slack ; End Point TNS ;
+----------------------------------------------------------------+-------+---------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.487 ; 0.000         ;
; clk_50                                                         ; 0.551 ; 0.000         ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 0.560 ; 0.000         ;
; pix_clk_i                                                      ; 0.737 ; 0.000         ;
+----------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                        ;
+----------------------------------------------------------------+--------+---------------+
; Clock                                                          ; Slack  ; End Point TNS ;
+----------------------------------------------------------------+--------+---------------+
; clk_50                                                         ; -3.000 ; -1137.126     ;
; pix_clk_i                                                      ; -3.000 ; -15.884       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -1.000 ; -28.000       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; -1.000 ; -25.000       ;
; divisor:inst13|clk_int                                         ; -1.000 ; -11.000       ;
+----------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                            ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.193 ; algo_3_final:inst|indice_histograma[0]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.030     ; 3.172      ;
; -2.127 ; algo_3_final:inst|indice_histograma[3]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.040     ; 3.096      ;
; -2.120 ; algo_3_final:inst|cuenta[3]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.264     ; 2.843      ;
; -2.067 ; coordinador_mod_tes:inst8|state.reset_histograma ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.058      ; 3.134      ;
; -2.063 ; algo_3_final:inst|indice_histograma[3]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.033     ; 3.039      ;
; -2.055 ; algo_3_final:inst|reg_ancho_3[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.192      ;
; -2.054 ; algo_3_final:inst|indice_histograma[2]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.033     ; 3.030      ;
; -2.052 ; algo_3_final:inst|reg_anterior[0]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 3.190      ;
; -2.044 ; algo_3_final:inst|indice_histograma[0]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 3.016      ;
; -2.035 ; algo_3_final:inst|cuenta[5]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.264     ; 2.758      ;
; -2.024 ; algo_3_final:inst|reg_anterior[1]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.161      ;
; -2.004 ; algo_3_final:inst|indice_histograma[1]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.033     ; 2.980      ;
; -2.003 ; algo_3_final:inst|reg_anterior[2]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 3.141      ;
; -1.989 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.241     ; 2.735      ;
; -1.987 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.241     ; 2.733      ;
; -1.985 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[8]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.242     ; 2.730      ;
; -1.980 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 2.737      ;
; -1.976 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 2.733      ;
; -1.976 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 2.733      ;
; -1.975 ; algo_3_final:inst|indice[1]                      ; algo_3_final:inst|dir_mem_1[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.230     ; 2.732      ;
; -1.969 ; algo_3_final:inst|reg_ancho_2[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.110      ;
; -1.966 ; algo_3_final:inst|reg_ancho_1[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.105      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[19]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[18]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[17]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[16]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[15]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[14]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[13]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[12]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[11]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.963 ; sram_CIC:inst17|pix_cnt_int[10]                  ; sram_CIC:inst17|add_count[10]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.711      ;
; -1.959 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.096      ;
; -1.954 ; algo_3_final:inst|reg_ancho_1[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.093      ;
; -1.949 ; algo_3_final:inst|reg_ancho_3[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.086      ;
; -1.935 ; algo_3_final:inst|reg_anterior[4]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.151      ; 3.073      ;
; -1.930 ; algo_3_final:inst|reg_ancho_1[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.071      ;
; -1.927 ; algo_3_final:inst|cuenta[1]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.275     ; 2.639      ;
; -1.926 ; algo_3_final:inst|cuenta[6]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.264     ; 2.649      ;
; -1.924 ; algo_3_final:inst|reg_ancho_2[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.065      ;
; -1.918 ; captura_pixeles_2:inst10|register_0[4]           ; algo_3_final:inst|data_a_escribir[10]                                                         ; pix_clk_i    ; clk_50      ; 0.500        ; -0.428     ; 1.967      ;
; -1.918 ; captura_pixeles_2:inst10|register_0[4]           ; algo_3_final:inst|data_a_escribir[5]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -0.428     ; 1.967      ;
; -1.918 ; captura_pixeles_2:inst10|register_0[4]           ; algo_3_final:inst|data_a_escribir[3]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -0.428     ; 1.967      ;
; -1.918 ; captura_pixeles_2:inst10|register_0[4]           ; algo_3_final:inst|data_a_escribir[7]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -0.428     ; 1.967      ;
; -1.918 ; captura_pixeles_2:inst10|register_0[4]           ; algo_3_final:inst|data_a_escribir[1]                                                          ; pix_clk_i    ; clk_50      ; 0.500        ; -0.428     ; 1.967      ;
; -1.917 ; algo_3_final:inst|reg_ancho_3[4]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.054      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[19]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[18]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[17]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[16]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[15]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[14]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[13]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[12]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[11]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; sram_CIC:inst17|pix_cnt_int[2]                   ; sram_CIC:inst17|add_count[10]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.660      ;
; -1.916 ; algo_3_final:inst|cuenta[4]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.264     ; 2.639      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[19]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[18]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[17]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[16]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[15]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[14]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[13]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[12]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[11]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.914 ; sram_CIC:inst17|pix_cnt_int[0]                   ; sram_CIC:inst17|add_count[10]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.243     ; 2.658      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[19]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[18]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[17]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[16]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[15]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[14]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[13]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[12]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[11]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.913 ; sram_CIC:inst17|pix_cnt_int[13]                  ; sram_CIC:inst17|add_count[10]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.236     ; 2.664      ;
; -1.910 ; algo_3_final:inst|reg_ancho_2[3]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.154      ; 3.051      ;
; -1.909 ; algo_3_final:inst|indice[2]                      ; algo_3_final:inst|dir_mem_2[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.220     ; 2.676      ;
; -1.909 ; algo_3_final:inst|indice[2]                      ; algo_3_final:inst|dir_mem_2[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.220     ; 2.676      ;
; -1.904 ; algo_3_final:inst|reg_ancho_3[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.041      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[19]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[18]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[17]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[16]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[15]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[14]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[13]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[12]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[11]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; sram_CIC:inst17|pix_cnt_int[8]                   ; sram_CIC:inst17|add_count[10]                                                                 ; clk_50       ; clk_50      ; 1.000        ; -0.239     ; 2.647      ;
; -1.899 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.038      ;
; -1.894 ; Controlador_sram_CIC_UART:inst16|count_mem[18]   ; Controlador_sram_CIC_UART:inst16|count_mem[13]                                                ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 2.835      ;
; -1.892 ; Controlador_sram_CIC_UART:inst16|count_mem[18]   ; Controlador_sram_CIC_UART:inst16|count_mem[12]                                                ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 2.833      ;
; -1.892 ; coordinador_mod_tes:inst8|state.reset_histograma ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.065      ; 2.966      ;
; -1.890 ; Controlador_sram_CIC_UART:inst16|count_mem[19]   ; Controlador_sram_CIC_UART:inst16|count_mem[13]                                                ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 2.831      ;
; -1.890 ; algo_3_final:inst|reg_ancho_1[4]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.152      ; 3.029      ;
; -1.889 ; algo_3_final:inst|reg_anterior[5]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.150      ; 3.026      ;
; -1.888 ; Controlador_sram_CIC_UART:inst16|count_mem[19]   ; Controlador_sram_CIC_UART:inst16|count_mem[12]                                                ; clk_50       ; clk_50      ; 1.000        ; -0.046     ; 2.829      ;
; -1.879 ; algo_3_final:inst|cuenta[0]                      ; algo_3_final:inst|state.escritura_1                                                           ; clk_50       ; clk_50      ; 1.000        ; -0.275     ; 2.591      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -1.059 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 2.004      ;
; -1.026 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.971      ;
; -0.997 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.942      ;
; -0.981 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.926      ;
; -0.980 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.925      ;
; -0.962 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.907      ;
; -0.904 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.849      ;
; -0.866 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.811      ;
; -0.760 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.705      ;
; -0.685 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.630      ;
; -0.559 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.500        ; 1.606      ; 2.757      ;
; -0.510 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.500        ; 1.606      ; 2.708      ;
; -0.359 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.304      ;
; -0.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.298      ;
; -0.326 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.271      ;
; -0.320 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.265      ;
; -0.294 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.239      ;
; -0.294 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.239      ;
; -0.224 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.169      ;
; -0.214 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.159      ;
; -0.209 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.154      ;
; -0.206 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.151      ;
; -0.166 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.111      ;
; -0.160 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 1.105      ;
; -0.005 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.950      ;
; 0.010  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.935      ;
; 0.013  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.932      ;
; 0.055  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.890      ;
; 0.084  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.861      ;
; 0.088  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.857      ;
; 0.088  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.857      ;
; 0.093  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.852      ;
; 0.095  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 1.000        ; 1.606      ; 2.603      ;
; 0.102  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.843      ;
; 0.106  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.839      ;
; 0.114  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.831      ;
; 0.120  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.825      ;
; 0.128  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.817      ;
; 0.160  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.785      ;
; 0.170  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.775      ;
; 0.219  ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 1.000        ; 1.606      ; 2.479      ;
; 0.229  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.716      ;
; 0.332  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.613      ;
; 0.413  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.532      ;
; 0.427  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.518      ;
; 0.439  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.506      ;
; 0.551  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.394      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 1.000        ; -0.042     ; 0.359      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                             ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.717 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.523      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.716 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.518      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.714 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.516      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.654 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.460      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.626 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.428      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.572 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.378      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.548 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.350      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.533 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.339      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.517 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 1.319      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.514 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.181     ; 1.320      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.463 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.415      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.444 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 1.248      ;
; -0.436 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.191     ; 1.232      ;
; -0.432 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.191     ; 1.228      ;
; -0.431 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.b_trans ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.187     ; 1.231      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[3]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[0]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[2]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[1]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.427 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|data[7]       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.179     ; 1.235      ;
; -0.414 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.191     ; 1.210      ;
; -0.410 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.191     ; 1.206      ;
; -0.405 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.187     ; 1.205      ;
; -0.404 ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1  ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.189     ; 1.202      ;
; -0.385 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.337      ;
; -0.385 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.035     ; 1.337      ;
+--------+------------------------------------------------------------------------+---------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.504 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.451      ;
; -0.504 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.451      ;
; -0.503 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.454      ;
; -0.503 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.454      ;
; -0.502 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.449      ;
; -0.502 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.449      ;
; -0.491 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.442      ;
; -0.491 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.442      ;
; -0.440 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.391      ;
; -0.440 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.391      ;
; -0.414 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.361      ;
; -0.414 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.361      ;
; -0.359 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.310      ;
; -0.359 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.310      ;
; -0.340 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.287      ;
; -0.339 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.286      ;
; -0.339 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.286      ;
; -0.338 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.285      ;
; -0.338 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.285      ;
; -0.337 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.284      ;
; -0.337 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.284      ;
; -0.336 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.283      ;
; -0.336 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.283      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.280      ;
; -0.333 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.280      ;
; -0.332 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.279      ;
; -0.331 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.278      ;
; -0.321 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.270      ;
; -0.319 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.270      ;
; -0.319 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.270      ;
; -0.303 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.250      ;
; -0.303 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.250      ;
; -0.257 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.202      ;
; -0.256 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.201      ;
; -0.255 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.204      ;
; -0.255 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.204      ;
; -0.242 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.272      ;
; -0.242 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.272      ;
; -0.203 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.233      ;
; -0.203 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.233      ;
; -0.180 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.208      ;
; -0.168 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.115      ;
; -0.167 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.114      ;
; -0.167 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.114      ;
; -0.166 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.113      ;
; -0.166 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.113      ;
; -0.165 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.112      ;
; -0.165 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.112      ;
; -0.161 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.108      ;
; -0.161 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.108      ;
; -0.160 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.107      ;
; -0.159 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.040     ; 1.106      ;
; -0.155 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 1.104      ;
; -0.150 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.101      ;
; -0.149 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.100      ;
; -0.148 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.099      ;
; -0.147 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.098      ;
; -0.137 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.167      ;
; -0.137 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.167      ;
; -0.135 ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.080      ;
; -0.109 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 1.060      ;
; -0.094 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.122      ;
; -0.090 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.035      ;
; -0.085 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.030      ;
; -0.084 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.042     ; 1.029      ;
; -0.034 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 1.060      ;
; -0.030 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.038     ; 0.979      ;
; -0.021 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.049      ;
; -0.020 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.048      ;
; -0.017 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.045      ;
; -0.016 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.044      ;
; -0.013 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.041      ;
; -0.012 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.040      ;
; -0.011 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.039      ;
; -0.010 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.038      ;
; -0.008 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.038      ;
; -0.008 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.038      ;
; -0.008 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.038      ;
; -0.008 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.038      ;
; -0.008 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.038      ;
; -0.003 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.031      ;
; 0.000  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.028      ;
; 0.001  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 1.027      ;
; 0.017  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 1.009      ;
; 0.018  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 1.008      ;
; 0.022  ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.929      ;
; 0.023  ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.928      ;
; 0.023  ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.928      ;
; 0.024  ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.927      ;
; 0.025  ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.926      ;
; 0.025  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.007      ;
; 0.027  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.005      ;
; 0.028  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.004      ;
; 0.028  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.004      ;
; 0.030  ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.002      ;
; 0.066  ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; -0.036     ; 0.885      ;
; 0.067  ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.961      ;
; 0.070  ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.958      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pix_clk_i'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.169 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.162      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.134 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.516      ; 1.127      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; -0.078 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.093     ; 0.992      ;
; 0.064  ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.515      ; 0.928      ;
; 0.102  ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.515      ; 0.890      ;
; 0.163  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.068     ; 0.776      ;
; 0.633  ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
; 0.633  ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 1.000        ; -0.024     ; 0.350      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; divisor:inst13|cuenta[1]                             ; divisor:inst13|cuenta[1]                             ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.307      ;
; 0.174 ; algo_3_final:inst|eventos[0]                         ; algo_3_final:inst|eventos[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|data_a_escribir[0]                 ; algo_3_final:inst|data_a_escribir[0]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; Controlador_sram_CIC_UART:inst16|count_mem[1]        ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; Controlador_sram_CIC_UART:inst16|count_mem[0]        ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; Controlador_sram_CIC_UART:inst16|count_mem[2]        ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; Controlador_sram_CIC_UART:inst16|state.wait_done     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|state.errase        ; Controlador_sram_CIC_UART:inst16|state.errase        ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; Controlador_sram_CIC_UART:inst16|state.trigger_wait  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[32][0]                   ; algo_3_final:inst|histogram[32][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_ancho_1              ; algo_3_final:inst|state.lectura_ancho_1              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_ancho_3              ; algo_3_final:inst|state.lectura_ancho_3              ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.lectura_anterior             ; algo_3_final:inst|state.lectura_anterior             ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|state.fin_escritura_histograma     ; algo_3_final:inst|state.fin_escritura_histograma     ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; Controlador_sram_CIC_UART:inst16|count_mem[6]        ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; Controlador_sram_CIC_UART:inst16|count_mem[8]        ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; Controlador_sram_CIC_UART:inst16|count_mem[9]        ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; Controlador_sram_CIC_UART:inst16|count_mem[10]       ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; Controlador_sram_CIC_UART:inst16|count_mem[11]       ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[26][0]                   ; algo_3_final:inst|histogram[26][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[30][0]                   ; algo_3_final:inst|histogram[30][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[29][0]                   ; algo_3_final:inst|histogram[29][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[21][0]                   ; algo_3_final:inst|histogram[21][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[13][0]                   ; algo_3_final:inst|histogram[13][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[9][0]                    ; algo_3_final:inst|histogram[9][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[11][0]                   ; algo_3_final:inst|histogram[11][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[15][0]                   ; algo_3_final:inst|histogram[15][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[6][0]                    ; algo_3_final:inst|histogram[6][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[4][0]                    ; algo_3_final:inst|histogram[4][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[2][0]                    ; algo_3_final:inst|histogram[2][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[5][0]                    ; algo_3_final:inst|histogram[5][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[1][0]                    ; algo_3_final:inst|histogram[1][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[7][0]                    ; algo_3_final:inst|histogram[7][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|state.lectura_cantidad_energia     ; algo_3_final:inst|state.lectura_cantidad_energia     ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[19][0]                   ; algo_3_final:inst|histogram[19][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[27][0]                   ; algo_3_final:inst|histogram[27][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[18][0]                   ; algo_3_final:inst|histogram[18][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[31][0]                   ; algo_3_final:inst|histogram[31][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[22][0]                   ; algo_3_final:inst|histogram[22][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[23][0]                   ; algo_3_final:inst|histogram[23][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[25][0]                   ; algo_3_final:inst|histogram[25][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[17][0]                   ; algo_3_final:inst|histogram[17][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[24][0]                   ; algo_3_final:inst|histogram[24][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[16][0]                   ; algo_3_final:inst|histogram[16][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[20][0]                   ; algo_3_final:inst|histogram[20][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[28][0]                   ; algo_3_final:inst|histogram[28][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[10][0]                   ; algo_3_final:inst|histogram[10][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[14][0]                   ; algo_3_final:inst|histogram[14][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[12][0]                   ; algo_3_final:inst|histogram[12][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[8][0]                    ; algo_3_final:inst|histogram[8][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[3][0]                    ; algo_3_final:inst|histogram[3][0]                    ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.179 ; divisor:inst13|cuenta[0]                             ; divisor:inst13|cuenta[0]                             ; clk_50       ; clk_50      ; 0.000        ; 0.051      ; 0.314      ;
; 0.181 ; algo_3_final:inst|pix_count_int[0]                   ; algo_3_final:inst|pix_count_int[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; divisor:inst13|cuenta[3]                             ; divisor:inst13|cuenta[3]                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; divisor:inst13|cuenta[2]                             ; divisor:inst13|cuenta[2]                             ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; sram_CIC:inst17|pix_cnt_int[0]                       ; sram_CIC:inst17|pix_cnt_int[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.314      ;
; 0.183 ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; Controlador_sram_CIC_UART:inst16|state.UART_mandando ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Controlador_sram_CIC_UART:inst16|count_mem[12]       ; Controlador_sram_CIC_UART:inst16|count_mem[12]       ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Controlador_sram_CIC_UART:inst16|count_mem[13]       ; Controlador_sram_CIC_UART:inst16|count_mem[13]       ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; Controlador_sram_CIC_UART:inst16|cuenta_vueltas[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; prueba_1:inst15|inicio                               ; prueba_1:inst15|inicio                               ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|state.trigger_cam          ; coordinador_mod_tes:inst8|state.trigger_cam          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; coordinador_mod_tes:inst8|flag_esp_fin_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3_final:inst|state.end_histograma               ; algo_3_final:inst|state.end_histograma               ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3_final:inst|state.lectura_ancho_2              ; algo_3_final:inst|state.lectura_ancho_2              ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3_final:inst|state.lectura_memorias_histograma  ; algo_3_final:inst|state.lectura_memorias_histograma  ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3_final:inst|indice[0]                          ; algo_3_final:inst|indice[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; algo_3_final:inst|dir_mem[0]                         ; algo_3_final:inst|dir_mem[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|flag_borrado_2             ; coordinador_mod_tes:inst8|flag_borrado_2             ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|img[1]                     ; coordinador_mod_tes:inst8|img[1]                     ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decod_control:inst4|cntrl_envio_int                  ; decod_control:inst4|cntrl_envio_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decod_control:inst4|cntrl_reset_int                  ; decod_control:inst4|cntrl_reset_int                  ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; coordinador_mod_tes:inst8|state.esp_fin_escritura    ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|state.envio_uart_4         ; coordinador_mod_tes:inst8|state.envio_uart_4         ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; coordinador_mod_tes:inst8|state.envio_uart_2         ; coordinador_mod_tes:inst8|state.envio_uart_2         ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_DV                               ; UART_RX:inst11|r_RX_DV                               ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[0]                          ; UART_RX:inst11|r_RX_Byte[0]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[1]                          ; UART_RX:inst11|r_RX_Byte[1]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[2]                          ; UART_RX:inst11|r_RX_Byte[2]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[3]                          ; UART_RX:inst11|r_RX_Byte[3]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[6]                          ; UART_RX:inst11|r_RX_Byte[6]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[5]                          ; UART_RX:inst11|r_RX_Byte[5]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[7]                          ; UART_RX:inst11|r_RX_Byte[7]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_RX_Byte[4]                          ; UART_RX:inst11|r_RX_Byte[4]                          ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit               ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits              ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_Bit_Index[2]                        ; UART_RX:inst11|r_Bit_Index[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_Bit_Index[1]                        ; UART_RX:inst11|r_Bit_Index[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_Bit_Index[0]                        ; UART_RX:inst11|r_Bit_Index[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_Idle                      ; UART_RX:inst11|r_SM_Main.s_Idle                      ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; uart_tx:inst12|data_to_send[7]                       ; uart_tx:inst12|data_to_send[7]                       ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|fsm_state.FSM_START                   ; uart_tx:inst12|fsm_state.FSM_START                   ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|fsm_state.FSM_SEND                    ; uart_tx:inst12|fsm_state.FSM_SEND                    ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; uart_tx:inst12|fsm_state.FSM_IDLE                    ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|fsm_state.FSM_STOP                    ; uart_tx:inst12|fsm_state.FSM_STOP                    ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|bit_counter[3]                        ; uart_tx:inst12|bit_counter[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|bit_counter[1]                        ; uart_tx:inst12|bit_counter[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|bit_counter[2]                        ; uart_tx:inst12|bit_counter[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:inst12|bit_counter[0]                        ; uart_tx:inst12|bit_counter[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:inst13|clk_int'                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.202 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.328      ;
; 0.294 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.420      ;
; 0.297 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.303 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.429      ;
; 0.353 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.479      ;
; 0.356 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.482      ;
; 0.374 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; 0.000        ; 1.684      ; 2.267      ;
; 0.386 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; 0.000        ; 1.684      ; 2.279      ;
; 0.412 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.538      ;
; 0.438 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.564      ;
; 0.449 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.575      ;
; 0.470 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.596      ;
; 0.504 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.630      ;
; 0.511 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.637      ;
; 0.514 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.640      ;
; 0.528 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.655      ;
; 0.536 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.662      ;
; 0.564 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.690      ;
; 0.564 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.690      ;
; 0.572 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.698      ;
; 0.579 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.705      ;
; 0.585 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.711      ;
; 0.614 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.740      ;
; 0.624 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.750      ;
; 0.626 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.752      ;
; 0.631 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.757      ;
; 0.644 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.770      ;
; 0.655 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.781      ;
; 0.673 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.799      ;
; 0.676 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.802      ;
; 0.681 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.807      ;
; 0.717 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.843      ;
; 0.719 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.845      ;
; 0.787 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 0.913      ;
; 1.039 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int ; -0.500       ; 1.684      ; 2.432      ;
; 1.075 ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int ; -0.500       ; 1.684      ; 2.468      ;
; 1.178 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[3]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.304      ;
; 1.189 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[4]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.315      ;
; 1.235 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[1]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.361      ;
; 1.264 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[4] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.390      ;
; 1.282 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int[2]   ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.408      ;
; 1.346 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int         ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.472      ;
; 1.392 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[1] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.518      ;
; 1.427 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[3] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.553      ;
; 1.427 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[0] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.553      ;
; 1.435 ; Programador_controlador_block:inst1|controlador:inst|cuenta_int_2[2] ; Programador_controlador_block:inst1|controlador:inst|clk_int_2       ; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int ; 0.000        ; 0.042      ; 1.561      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.184 ; Programador_controlador_block:inst1|programador:inst1|state.error      ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; Programador_controlador_block:inst1|programador:inst1|state.ack_3      ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.314      ;
; 0.195 ; Programador_controlador_block:inst1|programador:inst1|state.stop_1     ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.318      ;
; 0.206 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.329      ;
; 0.210 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.333      ;
; 0.216 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.339      ;
; 0.264 ; Programador_controlador_block:inst1|programador:inst1|state.start      ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.387      ;
; 0.266 ; Programador_controlador_block:inst1|programador:inst1|state.ack_2      ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.389      ;
; 0.266 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.389      ;
; 0.277 ; Programador_controlador_block:inst1|programador:inst1|state.b_trans    ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.400      ;
; 0.280 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.405      ;
; 0.281 ; Programador_controlador_block:inst1|programador:inst1|state.ack_1      ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.404      ;
; 0.286 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.349      ;
; 0.337 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.400      ;
; 0.339 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.402      ;
; 0.379 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.504      ;
; 0.385 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.448      ;
; 0.392 ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin    ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.517      ;
; 0.405 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.528      ;
; 0.423 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.490      ;
; 0.424 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.545      ;
; 0.425 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.546      ;
; 0.426 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.547      ;
; 0.432 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.499      ;
; 0.443 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.502      ;
; 0.444 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2  ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.567      ;
; 0.445 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.570      ;
; 0.484 ; Programador_controlador_block:inst1|programador:inst1|state.stop_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.609      ;
; 0.486 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.609      ;
; 0.493 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.035     ; 0.562      ;
; 0.494 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.553      ;
; 0.494 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.035     ; 0.563      ;
; 0.498 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.565      ;
; 0.507 ; Programador_controlador_block:inst1|programador:inst1|count[1]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.632      ;
; 0.512 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.637      ;
; 0.531 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.598      ;
; 0.537 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.604      ;
; 0.539 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.606      ;
; 0.552 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.611      ;
; 0.564 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.629      ;
; 0.566 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.631      ;
; 0.568 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.635      ;
; 0.580 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.639      ;
; 0.600 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.663      ;
; 0.602 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.665      ;
; 0.612 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.675      ;
; 0.614 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.677      ;
; 0.617 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.738      ;
; 0.627 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.692      ;
; 0.627 ; Programador_controlador_block:inst1|programador:inst1|count[2]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.752      ;
; 0.629 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.694      ;
; 0.639 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.762      ;
; 0.657 ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3  ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.039      ; 0.780      ;
; 0.664 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.035     ; 0.733      ;
; 0.666 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.035     ; 0.735      ;
; 0.689 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.750      ;
; 0.698 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.763      ;
; 0.703 ; Programador_controlador_block:inst1|programador:inst1|count[0]         ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.041      ; 0.828      ;
; 0.706 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.771      ;
; 0.727 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; Programador_controlador_block:inst1|programador:inst1|state.start_2    ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.848      ;
; 0.730 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.851      ;
; 0.731 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.798      ;
; 0.736 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.797      ;
; 0.736 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; 0.037      ; 0.857      ;
; 0.745 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.812      ;
; 0.759 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[5]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.826      ;
; 0.761 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[7]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.828      ;
; 0.761 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.826      ;
; 0.769 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[2]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.836      ;
; 0.769 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.834      ;
; 0.771 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|programador:inst1|data[0]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.838      ;
; 0.774 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.841      ;
; 0.792 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.851      ;
; 0.796 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.857      ;
; 0.805 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.870      ;
; 0.811 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.878      ;
; 0.816 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.879      ;
; 0.819 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.882      ;
; 0.821 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.882      ;
; 0.835 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.894      ;
; 0.840 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.907      ;
; 0.852 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.913      ;
; 0.854 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.921      ;
; 0.860 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.927      ;
; 0.861 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|programador:inst1|data[4]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.926      ;
; 0.862 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.929      ;
; 0.879 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.942      ;
; 0.893 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[3]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.960      ;
; 0.894 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.047     ; 0.951      ;
; 0.901 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|programador:inst1|data[1]         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.037     ; 0.968      ;
; 0.902 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|count[1]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.963      ;
; 0.902 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|count[0]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.963      ;
; 0.902 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|programador:inst1|count[2]        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.043     ; 0.963      ;
; 0.910 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.045     ; 0.969      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock                                                   ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.314      ;
; 0.207 ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.329      ;
; 0.278 ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.400      ;
; 0.296 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.418      ;
; 0.304 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.097      ; 0.515      ;
; 0.312 ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.434      ;
; 0.320 ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.442      ;
; 0.322 ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.444      ;
; 0.366 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.492      ;
; 0.369 ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.044      ; 0.497      ;
; 0.369 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.493      ;
; 0.369 ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.495      ;
; 0.403 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.523      ;
; 0.406 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.528      ;
; 0.415 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.702      ;
; 0.428 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.552      ;
; 0.429 ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.553      ;
; 0.447 ; coordinador_mod_tes:inst8|state.esp_borrado_1                          ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.095      ; 0.656      ;
; 0.459 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.581      ;
; 0.469 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.591      ;
; 0.478 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.771      ;
; 0.479 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.772      ;
; 0.480 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.773      ;
; 0.481 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.774      ;
; 0.482 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.775      ;
; 0.484 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.032      ; 0.600      ;
; 0.488 ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.034      ; 0.606      ;
; 0.489 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.776      ;
; 0.489 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.776      ;
; 0.492 ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.032      ; 0.608      ;
; 0.510 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.799      ;
; 0.512 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.801      ;
; 0.514 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.803      ;
; 0.515 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.804      ;
; 0.517 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.806      ;
; 0.518 ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.034      ; 0.636      ;
; 0.519 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.808      ;
; 0.520 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.809      ;
; 0.522 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.811      ;
; 0.522 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.811      ;
; 0.525 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.814      ;
; 0.526 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.815      ;
; 0.535 ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.657      ;
; 0.546 ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.670      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.042      ; 0.686      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.875      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.875      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.875      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.875      ;
; 0.584 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.875      ;
; 0.601 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|count[0]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.725      ;
; 0.616 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.909      ;
; 0.617 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.910      ;
; 0.618 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.911      ;
; 0.619 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.912      ;
; 0.620 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.913      ;
; 0.622 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.909      ;
; 0.628 ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.752      ;
; 0.631 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.918      ;
; 0.631 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.918      ;
; 0.638 ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.038      ; 0.760      ;
; 0.640 ; Programador_controlador_block:inst1|programador:inst1|state.idle_2     ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.929      ;
; 0.643 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.767      ;
; 0.644 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.768      ;
; 0.644 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.768      ;
; 0.644 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.768      ;
; 0.645 ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.769      ;
; 0.659 ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.036      ; 0.779      ;
; 0.668 ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|count[1]          ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.040      ; 0.792      ;
; 0.668 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.957      ;
; 0.669 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.958      ;
; 0.672 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.961      ;
; 0.672 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.961      ;
; 0.674 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.963      ;
; 0.675 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.964      ;
; 0.679 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.968      ;
; 0.679 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.968      ;
; 0.680 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.969      ;
; 0.683 ; Programador_controlador_block:inst1|programador:inst1|state.idle       ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.972      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pix_clk_i'                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|pix_valid_int ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; captura_pixeles_2:inst10|error         ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.024      ; 0.307      ;
; 0.524 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|error         ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.011      ; 0.619      ;
; 0.553 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.649      ; 0.816      ;
; 0.587 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.649      ; 0.850      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.846 ; algo_3_final:inst|state.escritura_1    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.110      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[3] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[5] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[2] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[4] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[7] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[6] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[0] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.858 ; captura_pixeles_2:inst10|pix_valid_int ; captura_pixeles_2:inst10|register_0[1] ; pix_clk_i    ; pix_clk_i   ; 0.000        ; 0.038      ; 0.980      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
; 0.883 ; algo_3_final:inst|state.dir_ancho_2    ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.650      ; 1.147      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                                   ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.667 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.601      ;
; -1.667 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.601      ;
; -1.667 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.601      ;
; -1.667 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.601      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.597      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.597      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.597      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.601      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.601      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.601      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.597      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.652 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.602      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.582      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.580      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.580      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.582      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.582      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.580      ;
; -1.651 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.582      ;
; -1.635 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_1                     ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.569      ;
; -1.635 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_2                     ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.569      ;
; -1.635 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_anterior                      ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.569      ;
; -1.635 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|ignorar_ancho_1                       ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 2.569      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma                  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.erase                           ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.565      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_2               ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.565      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.escritura_erase_1               ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.565      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_ancho_2                 ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma     ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                           ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.569      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.569      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                            ; clk_50       ; clk_50      ; 1.000        ; -0.038     ; 2.569      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_memorias_energia_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|indice[0]                             ; clk_50       ; clk_50      ; 1.000        ; -0.042     ; 2.565      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                            ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.620 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.histograma_gen                  ; clk_50       ; clk_50      ; 1.000        ; -0.037     ; 2.570      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[8]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.550      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[0]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.548      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[1]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.548      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[5]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.550      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[6]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.550      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[7]                 ; clk_50       ; clk_50      ; 1.000        ; -0.058     ; 2.548      ;
; -1.619 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_histograma_int[9]                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.550      ;
; -1.485 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_cantidad_energia        ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 2.604      ;
; -1.485 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_2                     ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 2.604      ;
; -1.485 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_cantidad_energia            ; clk_50       ; clk_50      ; 1.000        ; 0.132      ; 2.604      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                     ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_ancho_3                 ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_3                     ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_anterior                ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_anterior                    ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.casos                           ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.474 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.filtro                          ; clk_50       ; clk_50      ; 1.000        ; 0.162      ; 2.623      ;
; -1.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.121      ; 2.580      ;
; -1.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_dir_histograma       ; clk_50       ; clk_50      ; 1.000        ; 0.121      ; 2.580      ;
; -1.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_2          ; clk_50       ; clk_50      ; 1.000        ; 0.121      ; 2.580      ;
; -1.472 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.escritura_histograma_1          ; clk_50       ; clk_50      ; 1.000        ; 0.121      ; 2.580      ;
; -1.471 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.124      ; 2.582      ;
; -1.471 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.124      ; 2.582      ;
; -1.471 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.124      ; 2.582      ;
; -1.471 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|indice_histograma[1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.124      ; 2.582      ;
; -1.468 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.incremento_indice               ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 2.604      ;
; -1.467 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[4]                             ; clk_50       ; clk_50      ; 1.000        ; 0.163      ; 2.617      ;
; -1.467 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[3]                             ; clk_50       ; clk_50      ; 1.000        ; 0.163      ; 2.617      ;
; -1.467 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[6]                             ; clk_50       ; clk_50      ; 1.000        ; 0.163      ; 2.617      ;
; -1.467 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[5]                             ; clk_50       ; clk_50      ; 1.000        ; 0.163      ; 2.617      ;
; -1.464 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[0]                             ; clk_50       ; clk_50      ; 1.000        ; 0.173      ; 2.624      ;
; -1.464 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[1]                             ; clk_50       ; clk_50      ; 1.000        ; 0.173      ; 2.624      ;
; -1.464 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[2]                             ; clk_50       ; clk_50      ; 1.000        ; 0.173      ; 2.624      ;
; -1.459 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[8]                             ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 2.623      ;
; -1.459 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[7]                             ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 2.623      ;
; -1.459 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[10]                            ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 2.623      ;
; -1.459 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta[9]                             ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 2.623      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[19]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[18]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[11]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[12]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[13]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[14]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[15]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[16]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[17]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_count_int[20]                     ; clk_50       ; clk_50      ; 1.000        ; 0.166      ; 2.611      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[0]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[1]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[2]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[3]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[4]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[5]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[6]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[7]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
; -1.458 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cuenta_pixel[8]                       ; clk_50       ; clk_50      ; 1.000        ; 0.165      ; 2.610      ;
+--------+--------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pix_clk_i'                                                                                                                               ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.774 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.529      ; 1.780      ;
; -0.685 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.501      ; 1.663      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.683 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.662      ;
; -0.651 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; 0.500        ; 0.501      ; 1.629      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.649 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; 0.500        ; 0.502      ; 1.628      ;
; -0.575 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.529      ; 1.581      ;
; -0.225 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.543      ; 1.245      ;
; -0.135 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; 0.500        ; 0.543      ; 1.155      ;
+--------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.074      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.074      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.074      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.074      ;
; -0.044 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.043      ; 1.074      ;
; -0.035 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.067      ;
; -0.035 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.067      ;
; -0.035 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.067      ;
; -0.035 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.067      ;
; -0.035 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.045      ; 1.067      ;
; 0.050  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 0.976      ;
; 0.050  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 0.976      ;
; 0.050  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 0.976      ;
; 0.050  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.039      ; 0.976      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
; 0.171  ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 1.000        ; 0.041      ; 0.857      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.010 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 0.814      ;
; -0.010 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 0.814      ;
; -0.010 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.183     ; 0.814      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
; 0.085  ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 1.000        ; -0.185     ; 0.717      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int_2'                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                ; Launch Clock                                                 ; Latch Clock                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_1E       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_02       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.487 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_ganancia ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.185      ; 0.776      ;
; 0.577 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.done        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.864      ;
; 0.577 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.864      ;
; 0.577 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dw_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.864      ;
; 0.577 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.idle        ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.183      ; 0.864      ;
; 0.661 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_81       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.954      ;
; 0.661 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.954      ;
; 0.661 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_35       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.954      ;
; 0.661 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_00_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.954      ;
; 0.661 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_07       ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.189      ; 0.954      ;
; 0.665 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_3      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.956      ;
; 0.665 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.956      ;
; 0.665 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_1      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.956      ;
; 0.665 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.dp_BA_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.956      ;
; 0.665 ; Programador_controlador_block:inst1|programador:inst1|state.error ; Programador_controlador_block:inst1|controlador:inst|state.stop_2      ; Programador_controlador_block:inst1|controlador:inst|clk_int ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 0.000        ; 0.187      ; 0.956      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                                                 ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[1]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[2]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[3]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[4]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[5]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[6]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.551 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|vec_salida_lsb[7]                   ; clk_50       ; clk_50      ; 0.000        ; 0.227      ; 0.862      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[19]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[12]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[13]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[16]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[17]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[18]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[20]                     ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.636 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.243      ; 0.963      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[8]                      ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[10]                     ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.646 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|data_reg[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.246      ; 0.976      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[1]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[2]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[3]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[4]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[5]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[6]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.669 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[9]                      ; clk_50       ; clk_50      ; 0.000        ; 0.250      ; 1.003      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[9]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[8]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[7]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[6]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[5]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[4]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[3]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[2]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[1]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.683 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.806      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[15]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[14]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[12]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[10]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[9]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[8]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[7]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[6]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[5]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[4]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[3]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[2]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[1]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[0]~en                           ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.716 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_LB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.166     ; 0.634      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.fin                           ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.espero_proximo                ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.add_increment                 ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_msb                 ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|state.escritura_lsb                 ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.738 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|lsb                                 ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.862      ;
; 0.785 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[13]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.168     ; 0.701      ;
; 0.785 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_DQ[11]~en                          ; clk_50       ; clk_50      ; 0.000        ; -0.168     ; 0.701      ;
; 0.785 ; Controlador_sram_CIC_UART:inst16|state.reset_state ; sram:inst18|SRAM_UB_N                               ; clk_50       ; clk_50      ; 0.000        ; -0.168     ; 0.701      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[11]                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.963      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[14]                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.963      ;
; 0.838 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|pix_cnt_int[15]                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.963      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[19]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[18]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[17]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[16]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[15]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[14]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[13]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[12]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[11]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 0.886 ; prueba_1:inst15|trigger_o                          ; sram_CIC:inst17|add_count[10]                       ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 1.016      ;
; 1.135 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio                     ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.268      ;
; 1.135 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_envio_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.268      ;
; 1.135 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|cntrl_reset_int                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 1.268      ;
; 1.161 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|reg_anterior[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.265      ; 1.510      ;
; 1.214 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[1]                  ; clk_50       ; clk_50      ; 0.000        ; 0.210      ; 1.514      ;
; 1.214 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[3]                  ; clk_50       ; clk_50      ; 0.000        ; 0.210      ; 1.514      ;
; 1.214 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[4]                  ; clk_50       ; clk_50      ; 0.000        ; 0.210      ; 1.514      ;
; 1.214 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[5]                  ; clk_50       ; clk_50      ; 0.000        ; 0.210      ; 1.514      ;
; 1.217 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[8]                   ; clk_50       ; clk_50      ; 0.000        ; 0.217      ; 1.524      ;
; 1.217 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[9]                   ; clk_50       ; clk_50      ; 0.000        ; 0.217      ; 1.524      ;
; 1.217 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|energia_temp[10]                  ; clk_50       ; clk_50      ; 0.000        ; 0.217      ; 1.524      ;
; 1.217 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; algo_3_final:inst|cantidad_temp[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.217      ; 1.524      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[12] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[11] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[10] ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[9]  ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[8]  ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
; 1.244 ; coordinador_mod_tes:inst8|state.reset_todo         ; decod_control:inst4|\mantenimiento:cuenta_envio[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.045      ; 1.373      ;
+-------+----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Programador_controlador_block:inst1|controlador:inst|clk_int'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                               ; Launch Clock                                                   ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_1    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_trans   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_fin   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_3     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_2     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.ack_1     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_3 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.b_write_1 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.start_2   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.560 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.stop_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.041     ; 0.623      ;
; 0.639 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle_2    ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.704      ;
; 0.639 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.idle      ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.704      ;
; 0.639 ; Programador_controlador_block:inst1|controlador:inst|state.idle ; Programador_controlador_block:inst1|programador:inst1|state.error     ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int ; 0.000        ; -0.039     ; 0.704      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------+----------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pix_clk_i'                                                                                                                               ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.737 ; algo_3_final:inst|state.dir_ancho_2              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.678      ; 1.029      ;
; 0.809 ; algo_3_final:inst|state.escritura_1              ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.678      ; 1.101      ;
; 1.106 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.664      ; 1.384      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.145 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.395      ;
; 1.146 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.635      ; 1.395      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[3] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[5] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[2] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[4] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[7] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[6] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[0] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.246 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|register_0[1] ; clk_50       ; pix_clk_i   ; -0.500       ; 0.636      ; 1.496      ;
; 1.247 ; coordinador_mod_tes:inst8|state.reset_todo       ; captura_pixeles_2:inst10|error         ; clk_50       ; pix_clk_i   ; -0.500       ; 0.635      ; 1.496      ;
; 1.257 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; captura_pixeles_2:inst10|pix_valid_int ; clk_50       ; pix_clk_i   ; -0.500       ; 0.664      ; 1.535      ;
+-------+--------------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Clock                                                           ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack                                                ; -5.235    ; 0.172 ; -4.069    ; 0.487   ; -3.000              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -2.644    ; 0.184 ; -1.030    ; 0.560   ; -1.285              ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -2.182    ; 0.185 ; -1.053    ; 0.487   ; -1.285              ;
;  clk_50                                                         ; -5.235    ; 0.172 ; -4.069    ; 0.551   ; -3.000              ;
;  divisor:inst13|clk_int                                         ; -3.158    ; 0.181 ; N/A       ; N/A     ; -1.285              ;
;  pix_clk_i                                                      ; -1.680    ; 0.199 ; -2.602    ; 0.737   ; -3.000              ;
; Design-wide TNS                                                 ; -3882.253 ; 0.0   ; -2112.467 ; 0.0     ; -1552.017           ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int   ; -33.731   ; 0.000 ; -13.314   ; 0.000   ; -32.125             ;
;  Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; -40.559   ; 0.000 ; -21.731   ; 0.000   ; -35.980             ;
;  clk_50                                                         ; -3778.712 ; 0.000 ; -2053.256 ; 0.000   ; -1453.927           ;
;  divisor:inst13|clk_int                                         ; -14.606   ; 0.000 ; N/A       ; N/A     ; -14.135             ;
;  pix_clk_i                                                      ; -14.645   ; 0.000 ; -24.166   ; 0.000   ; -15.884             ;
+-----------------------------------------------------------------+-----------+-------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sw          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_o       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Trigger_camara  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_CAM         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sca_cam         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_programador ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; error_led       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ce_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_pix[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_addr[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda_cam         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_dq[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda_cam                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sram_dq[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_clk_i               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; line_valid_i            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; frame_valid_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pix_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Trigger_camara  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CLK_CAM         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sca_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_programador ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; error_led       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ce_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_lb_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_pix[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sram_addr[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sram_addr[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_addr[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_addr[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda_cam         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sram_dq[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_dq[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                             ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 39650    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 175      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 16       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 108      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 69       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 178      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 56       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 133      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                              ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 39650    ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; clk_50                                                         ; 1        ; 1        ; 0        ; 0        ;
; pix_clk_i                                                      ; clk_50                                                         ; 0        ; 175      ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; clk_50                                                         ; 16       ; 0        ; 0        ; 0        ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; 108      ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; divisor:inst13|clk_int                                         ; 1        ; 1        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 18       ; 0        ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; 0        ; 0        ; 0        ; 12       ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 69       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 178      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 2        ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 56       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 133      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                          ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 965      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 26       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                           ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                     ; To Clock                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
; clk_50                                                         ; clk_50                                                         ; 965      ; 0        ; 0        ; 0        ;
; clk_50                                                         ; pix_clk_i                                                      ; 0        ; 0        ; 22       ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; 15       ; 0        ; 0        ; 0        ;
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; 26       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------+----------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 890   ; 890  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                 ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Target                                                         ; Clock                                                          ; Type ; Status      ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+
; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Programador_controlador_block:inst1|controlador:inst|clk_int   ; Base ; Constrained ;
; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Programador_controlador_block:inst1|controlador:inst|clk_int_2 ; Base ; Constrained ;
; clk_50                                                         ; clk_50                                                         ; Base ; Constrained ;
; divisor:inst13|clk_int                                         ; divisor:inst13|clk_int                                         ; Base ; Constrained ;
; pix_clk_i                                                      ; pix_clk_i                                                      ; Base ; Constrained ;
+----------------------------------------------------------------+----------------------------------------------------------------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; CLK_CAM         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; UART_RX_I     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; frame_valid_i ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; line_valid_i  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pix_data[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; CLK_CAM         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Trigger_camara  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; error_led       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_pix[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_programador ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sca_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda_cam         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[16]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[17]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[18]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_addr[19]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_dq[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_lb_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_oe_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_ub_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sram_we_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Apr  8 14:56:11 2025
Info: Command: quartus_sta banco_de_pruebas_simplificado -c banco_de_pruebas_simplificado
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'banco_de_pruebas_simplificado.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int_2 Programador_controlador_block:inst1|controlador:inst|clk_int_2
    Info (332105): create_clock -period 1.000 -name Programador_controlador_block:inst1|controlador:inst|clk_int Programador_controlador_block:inst1|controlador:inst|clk_int
    Info (332105): create_clock -period 1.000 -name divisor:inst13|clk_int divisor:inst13|clk_int
    Info (332105): create_clock -period 1.000 -name pix_clk_i pix_clk_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.235           -3778.712 clk_50 
    Info (332119):    -3.158             -14.606 divisor:inst13|clk_int 
    Info (332119):    -2.644             -33.731 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -2.182             -40.559 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.680             -14.645 pix_clk_i 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk_50 
    Info (332119):     0.402               0.000 divisor:inst13|clk_int 
    Info (332119):     0.406               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.406               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.440               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -4.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.069           -2053.256 clk_50 
    Info (332119):    -2.602             -24.166 pix_clk_i 
    Info (332119):    -1.053             -21.731 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.030             -13.314 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 1.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.024               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.167               0.000 clk_50 
    Info (332119):     1.218               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.889               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1453.927 clk_50 
    Info (332119):    -3.000             -15.850 pix_clk_i 
    Info (332119):    -1.285             -35.980 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -32.125 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.727           -3388.432 clk_50 
    Info (332119):    -2.802             -12.309 divisor:inst13|clk_int 
    Info (332119):    -2.362             -29.267 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.922             -33.758 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.496             -13.013 pix_clk_i 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk_50 
    Info (332119):     0.354               0.000 divisor:inst13|clk_int 
    Info (332119):     0.357               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.358               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.387               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -3.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.584           -1773.610 clk_50 
    Info (332119):    -2.269             -21.666 pix_clk_i 
    Info (332119):    -0.847             -10.629 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.833             -16.716 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
Info (332146): Worst-case removal slack is 0.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.918               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     1.066               0.000 clk_50 
    Info (332119):     1.113               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     1.759               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1451.111 clk_50 
    Info (332119):    -3.000             -15.850 pix_clk_i 
    Info (332119):    -1.285             -35.980 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.285             -32.125 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.285             -14.135 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.193           -1424.972 clk_50 
    Info (332119):    -1.059              -3.062 divisor:inst13|clk_int 
    Info (332119):    -0.717              -7.554 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -0.504              -6.316 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.169              -1.352 pix_clk_i 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk_50 
    Info (332119):     0.181               0.000 divisor:inst13|clk_int 
    Info (332119):     0.184               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.185               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.199               0.000 pix_clk_i 
Info (332146): Worst-case recovery slack is -1.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.667            -725.097 clk_50 
    Info (332119):    -0.774              -6.923 pix_clk_i 
    Info (332119):    -0.044              -0.395 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -0.010              -0.030 Programador_controlador_block:inst1|controlador:inst|clk_int 
Info (332146): Worst-case removal slack is 0.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.487               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):     0.551               0.000 clk_50 
    Info (332119):     0.560               0.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):     0.737               0.000 pix_clk_i 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1137.126 clk_50 
    Info (332119):    -3.000             -15.884 pix_clk_i 
    Info (332119):    -1.000             -28.000 Programador_controlador_block:inst1|controlador:inst|clk_int_2 
    Info (332119):    -1.000             -25.000 Programador_controlador_block:inst1|controlador:inst|clk_int 
    Info (332119):    -1.000             -11.000 divisor:inst13|clk_int 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4860 megabytes
    Info: Processing ended: Tue Apr  8 14:56:45 2025
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:09


