digraph "CFG for '_Z20cudaComputeXGradientPiPhii' function" {
	label="CFG for '_Z20cudaComputeXGradientPiPhii' function";

	Node0x4b4a590 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = mul i32 %5, %10\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %13 = add i32 %11, %12\l  %14 = icmp eq i32 %13, 0\l  br i1 %14, label %53, label %15\l|{<s0>T|<s1>F}}"];
	Node0x4b4a590:s0 -> Node0x4b4c4a0;
	Node0x4b4a590:s1 -> Node0x4b4c530;
	Node0x4b4c530 [shape=record,color="#b70d28ff", style=filled, fillcolor="#e8765c70",label="{%15:\l15:                                               \l  %16 = add nsw i32 %13, -1\l  %17 = sext i32 %16 to i64\l  %18 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %17\l  %19 = load i8, i8 addrspace(1)* %18, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %20 = zext i8 %19 to i32\l  %21 = sext i32 %13 to i64\l  %22 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %21\l  %23 = load i8, i8 addrspace(1)* %22, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %24 = zext i8 %23 to i32\l  %25 = add nsw i32 %13, 1\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %26\l  %28 = load i8, i8 addrspace(1)* %27, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %29 = zext i8 %28 to i32\l  %30 = shl nsw i32 %2, 1\l  %31 = add nsw i32 %13, %30\l  %32 = add nsw i32 %31, -1\l  %33 = sext i32 %32 to i64\l  %34 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %33\l  %35 = load i8, i8 addrspace(1)* %34, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %36 = zext i8 %35 to i32\l  %37 = sext i32 %31 to i64\l  %38 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %37\l  %39 = load i8, i8 addrspace(1)* %38, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %40 = zext i8 %39 to i32\l  %41 = add nsw i32 %31, 1\l  %42 = sext i32 %41 to i64\l  %43 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %42\l  %44 = load i8, i8 addrspace(1)* %43, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %45 = zext i8 %44 to i32\l  %46 = sub nsw i32 %24, %40\l  %47 = shl nsw i32 %46, 1\l  %48 = add nuw nsw i32 %29, %20\l  %49 = add nuw nsw i32 %36, %45\l  %50 = sub nsw i32 %48, %49\l  %51 = add nsw i32 %50, %47\l  %52 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %21\l  store i32 %51, i32 addrspace(1)* %52, align 4, !tbaa !10\l  br label %53\l}"];
	Node0x4b4c530 -> Node0x4b4c4a0;
	Node0x4b4c4a0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%53:\l53:                                               \l  ret void\l}"];
}
