n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 12.8906;
av .compile_point_starttime_stamp "Fri Sep  1 13:16:40 2023";
av .compile_point_endtime_stamp "Fri Sep  1 13:16:53 2023";
av .compile_point_realtime_used 12.711;
