段模組製程將在外框周圍之IC晶片與顯示
器連接，為了將系統電路整合於面板上，
各大面板廠均極力的研發新穎的技術來取
代外接式IC晶片。目前主要是藉由複晶矽
薄膜電晶體具有高驅動電流與製程方面的
相容性，而可同時在玻璃基板上製作畫素
元件及驅動元件將電路驅動系統整合於面
板上，來簡化整個製程步驟。 
系統面板(SOP)必須包含驅動電路、中
央處理器及記憶體.....等等，在驅動電路漸
趨成熟下，將記憶體製作於玻璃基板上勢
必為未來趨勢，本研究將快閃記憶體與薄
膜電晶體之技術整合，希望能將記憶體整
合在面板上。 
 
三、實驗流程 
 1. 先在六吋P型矽晶圓表面上沉積一
層濕氧化層400nm當作緩衝層，用低壓化學
氣相沉積系統 (LPCVD)沉積一層非晶矽
50nm，用固相結晶技術(SPC)使非晶矽再結
晶形成複晶矽。 
 2. 接著使用電子束微影直寫技術曝
光，並微影、蝕刻而定義出多重奈米線之
主動層。 
 3. 再沉積O/N/O多層閘極介電層，沉
積前會先去除原生氧化層，利用低壓化學
氣相沉積系統 (LPCVD)沉積穿遂氧化層
5nm、氮化矽儲存層10nm、控制氧化層
10nm。 
 4. 再用 LPCVD沉積複晶矽薄膜
150nm當作閘極電極層，電子束微影直寫系
統定義出閘極圖案，自我對準的離子摻雜
形成源極、汲極，再用快速熱退火系統
(RTA)活化摻雜的離子。 
 5. 最後覆蓋一層二氧化矽當作保護
層，避免水氣進入，圖案化接觸窗口，再
沉積金屬電極並圖案化，具有多條奈米線
與記憶特性之薄膜電晶體被製作完成。 
6. 利用HP4156C精準半導體參數分
析儀對此元件進行電性上的分析，掃瞄式
電子顯微鏡與穿透式電子顯微鏡對其進行
結構上的分析。 
 
四、結果與討論 
 1. 圖1. 具有十條奈米線薄膜電晶體
之(a)俯視示意圖(b)SEM圖，俯視此元件的
結構，圖中顯示了此元件的閘極、源極及
汲極之圖案，亦可以明顯看出其具有十條
奈米線通道與其閘極通道長度為5.25µm。 
 2. 圖2. 具有十條奈米線薄膜電晶體
之單一通道的TEM截面圖，其截面方向為
垂直通道，可以精確的得知其閘極介電層
O/N/O三層的厚度分別為5nm/8nm/10nm，
且其通道寬度具有奈米尺寸65nm。另外可
以看出通道側壁與上方均被閘極包覆著而
有著類似Ω的形狀，所以閘極具有比較好的
控制能力，不像傳統薄膜電晶體只有上方
被閘極覆蓋，此結構大大地改善了傳統薄
膜電晶體的特性。 
 2
隨著寫入電壓的提升而有飽和的現象產
生。 
 9. 圖9為元件操作在寫入電壓之下的
能帶圖，起初當電子被捕獲於捕獲層中之
後，便會由於庫倫力相斥效應而使得穿邃
電流JIN減少，經過長時間之後，將與電子
從捕獲層至閘極層的電流密度相等，因此
捕獲層內的電量便不會在改變。 
10. 圖10為具有十條奈米線薄膜電晶
體與傳統結構電晶體之SONOS材料在不同
閘極電壓下的抹除特性，很明顯的可發現
奈米線抹除效率比傳統的好很多。 
11. 圖11與圖12為對於傳統以及具有十條
奈米線的SONOS-TFTs所做的電場模擬。可
發現在角落處的電場會較高，也由於此角
落的高電場，使得電子在角落處比平面來
的更容易被注入電荷儲存層。 
12. 圖13為在80oC下的十條奈米線結構與
標準結構之SONOS-TFTs之電荷保持特性
圖。兩者的記憶窗口在十年之後皆無閉合
的現象。此時兩者的記憶窗口都是被開在
相同的3.9V之時，由此結果發現這些元件
皆可具有十年的判別能力。 
 
13. 圖 14 為 十 條 奈 米 線 結 構 之
SONOS-TFTs耐操度特性圖。在105次的寫
入/抹除後期繼一窗口仍維持於0.8V。再寫
入與抹除的次數增加之時，發現其臨界電
壓會有一起增加的現象，但記憶窗口卻沒
有明顯的發生閉合。 
五、結論 
    本研究計畫已經成功的利用奈米線結
構並堆疊O/N/O三層介電質來取代傳統氧
化層介電質而改善薄膜電晶體起始電壓、
導通電流的基本特性，且將ＳＯＮＯＳ非
揮發性記憶體的特性與薄膜電晶體互相整
合，使單一薄膜電晶體能夠同時具有驅動
與記憶特性，故其能將驅動與記憶特性整
合在同一基板，而不需要其他額外的製程
步驟，可以有效的節省許多成本，對系統
面板整合之技術將有更進一步的突破。 
 
六、計畫成果自評 
本計畫已完成多通道奈米線結合SONOS薄
膜電晶體製作，並完成絕大部分之物性以
及電性之量測，證明此電晶體不僅具有開
關特性外，也擁有記憶體的特性。根據本
實驗結果的顯示，本計畫的達成程度自評
比例為97%。研究成果已發表於文獻如本
文最後所列。 
 
七、Reference 
[1]Yung-Chen Wu, Chun-Yen Chang, 
Ting-Chang Chang, Po-Tsun Liu, Chi-Shen 
Chen, Chun-Hao Tu and Simon Min Sze, 
“High performance and High reability 
polysilicon Thin-Film-Transistors with 
Multiple Nano-wire Channel”, p. 
777-780,(2004) IEDM. 
[2] A. J. Walker, S. Nallamothu, E. H. Chen, 
M. Mahajani, S. B. Herner, M. Clark, J.  
 4
  
 
Vg-Id
[Linear ; Vd=0.1v ; x10_W
14v]
=1µm L=5µm]
[FN Program ; Vs,d=ground , Vg=
Vg
-2 0 2 4 6
Id
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
Standard
Vg=14v; t1=500µs
Vg=14v; t2=1ms
Vg=14v; t3=5ms
Vg=14v; t8=1s
 
圖4. 具有十條奈米線之薄膜電晶體在相同
寫入電壓下對不同寫入時間的Vg-Id圖 
 
Vg-Id
[Linear ; Vd=0.1v ; x10_W =5
-14v]
=1µm L µm]
[FN Erase ; Vs,d=ground , Vg=
Vg ( volt )
-2 0 2 4 6
Id
 ( 
A
 )
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
Standard(Vt=4.12v)
Vg=-14v; t3=5ms
Vg=-14v; t5=50ms
Vg=-14v; t8=1s
 
圖5. 具有十條奈米線薄膜電晶體在相同寫
入電壓下對不同抹除時間的Vg-Id圖 
 
 P ro g ram  T im e  - δV t
[x10_W =65n m   L =5µm ]
T im e
10 -4 10 -3 10 -2 10 -1 10 0 10 1
δV t
0
1
2
3
4
P  ; V g = 10v
P  ; V g = 12v
P  ; V g = 14v
 
(a) 
 6
  
 
 
 
 
 
 
 
 
 
 
 
 
 
圖10 具有十條奈米線薄膜電晶體與傳統
結構電晶體之SONOS材料在不同閘極電壓
下的抹除特性 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖11 對於標準的SONOS-TFTs所做的電場
模擬 
Time ( s )
10-4 10-3 10-2 10-1 100 101
U
V T
 ( 
V 
)   
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖12對於具有十條奈米線的SONOS-TFTs
所做的電場模擬 
 
 
 
 
 
 
 
 
 
 
 
圖13 在80oC下的十條奈米線結構與標準
結構之SONOS-TFTs之保持特性圖。兩者的 
記憶窗口在十年之後皆無閉合的現象。 
-1.4
2
0
-0.8
6
4
-0.2
0.0
E ; VG= -10v ; standard
E ; VG= -12v
E ; VG= -14v
E ; VG= -10v ; nanowires
E ; VG= -12v
E ; VG= -14v
-1.
-1.
-0.
-0.
Position (nm)
-75 -50 -25 0
E 
(M
V/
cm
)
0
2
4
6
8
10
12
A
A’
O
O
N
Position (nm)
-75 -50 -25 0
E 
(M
V/
cm
)
0
2
4
6
8
10
12
A A’
Si substrateOO N
G
DS
E 
(M
V/
cm
)
B B’
Si substrate
OO N
G
DS
E 
(M
V/
cm
)
B
B’
o
N
o
Time ( s )
100 101 102 103 104 105 106 107 108
U
V T
 ( 
V 
) 
1.0
1.5
2.0
2.5
03.
1.0
1.5
2.0
2.5
3.0
Standard
Nanowires
 8
