/********************************************************************************
 * Broadcom Proprietary and Confidential. (c)2016 Broadcom. All rights reserved.
 *
 * This program is the proprietary software of Broadcom and/or its
 * licensors, and may only be used, duplicated, modified or distributed pursuant
 * to the terms and conditions of a separate, written license agreement executed
 * between you and Broadcom (an "Authorized License").  Except as set forth in
 * an Authorized License, Broadcom grants no license (express or implied), right
 * to use, or waiver of any kind with respect to the Software, and Broadcom
 * expressly reserves all rights in and to the Software and all intellectual
 * property rights therein.  IF YOU HAVE NO AUTHORIZED LICENSE, THEN YOU
 * HAVE NO RIGHT TO USE THIS SOFTWARE IN ANY WAY, AND SHOULD IMMEDIATELY
 * NOTIFY BROADCOM AND DISCONTINUE ALL USE OF THE SOFTWARE.
 *
 * Except as expressly set forth in the Authorized License,
 *
 * 1. This program, including its structure, sequence and organization,
 *    constitutes the valuable trade secrets of Broadcom, and you shall use all
 *    reasonable efforts to protect the confidentiality thereof, and to use
 *    this information only in connection with your use of Broadcom integrated
 *    circuit products.
 *
 * 2. TO THE MAXIMUM EXTENT PERMITTED BY LAW, THE SOFTWARE IS PROVIDED "AS IS"
 *    AND WITH ALL FAULTS AND BROADCOM MAKES NO PROMISES, REPRESENTATIONS OR
 *    WARRANTIES, EITHER EXPRESS, IMPLIED, STATUTORY, OR OTHERWISE, WITH RESPECT
 *    TO THE SOFTWARE.  BROADCOM SPECIFICALLY DISCLAIMS ANY AND ALL IMPLIED
 *    WARRANTIES OF TITLE, MERCHANTABILITY, NONINFRINGEMENT, FITNESS FOR A
 *    PARTICULAR PURPOSE, LACK OF VIRUSES, ACCURACY OR COMPLETENESS, QUIET
 *    ENJOYMENT, QUIET POSSESSION OR CORRESPONDENCE TO DESCRIPTION. YOU ASSUME
 *    THE ENTIRE RISK ARISING OUT OF USE OR PERFORMANCE OF THE SOFTWARE.
 *
 * 3. TO THE MAXIMUM EXTENT PERMITTED BY LAW, IN NO EVENT SHALL BROADCOM OR ITS
 *    LICENSORS BE LIABLE FOR (i) CONSEQUENTIAL, INCIDENTAL, SPECIAL, INDIRECT,
 *    OR EXEMPLARY DAMAGES WHATSOEVER ARISING OUT OF OR IN ANY WAY RELATING TO
 *    YOUR USE OF OR INABILITY TO USE THE SOFTWARE EVEN IF BROADCOM HAS BEEN
 *    ADVISED OF THE POSSIBILITY OF SUCH DAMAGES; OR (ii) ANY AMOUNT IN EXCESS
 *    OF THE AMOUNT ACTUALLY PAID FOR THE SOFTWARE ITSELF OR U.S. $1, WHICHEVER
 *    IS GREATER. THESE LIMITATIONS SHALL APPLY NOTWITHSTANDING ANY FAILURE OF
 *    ESSENTIAL PURPOSE OF ANY LIMITED REMEDY.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 * The launch point for all information concerning RDB is found at:
 *   http://bcgbu.broadcom.com/RDB/SitePages/Home.aspx
 *
 * Date:           Generated on               Thu Sep 15 15:41:24 2016
 *                 Full Compile MD5 Checksum  9fc7af7ed35d1e7168d11678a688ca95
 *                     (minus title and desc)
 *                 MD5 Checksum               29af1775ea2997cb77970d772974b329
 *
 * lock_release:   n/a
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     1119
 *                 unknown                    unknown
 *                 Perl Interpreter           5.014001
 *                 Operating System           linux
 *                 Script Source              /home/pntruong/sbin/combo_header.pl
 *                 DVTSWVER                   n/a
 *
 *
********************************************************************************/

#ifndef BCHP_HDMI_TX_AUTO_I2C_H__
#define BCHP_HDMI_TX_AUTO_I2C_H__

/***************************************************************************
 *HDMI_TX_AUTO_I2C - HDMI Tx Auto I2C Control Registers
 ***************************************************************************/
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG            0x206fa400 /* [RW][32] I2C CH0 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG       0x206fa404 /* [RW][32] I2C CH0 REG0 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_WD        0x206fa408 /* [RW][32] I2C CH0 REG0 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG       0x206fa40c /* [RW][32] I2C CH0 REG1 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_WD        0x206fa410 /* [RW][32] I2C CH0 REG1 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG       0x206fa414 /* [RW][32] I2C CH0 REG2 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_WD        0x206fa418 /* [RW][32] I2C CH0 REG2 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG       0x206fa41c /* [RW][32] I2C CH0 REG3 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_WD        0x206fa420 /* [RW][32] I2C CH0 REG3 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG       0x206fa424 /* [RW][32] I2C CH0 REG4 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_WD        0x206fa428 /* [RW][32] I2C CH0 REG4 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG       0x206fa42c /* [RW][32] I2C CH0 REG5 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_WD        0x206fa430 /* [RW][32] I2C CH0 REG5 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG       0x206fa434 /* [RW][32] I2C CH0 REG6 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_WD        0x206fa438 /* [RW][32] I2C CH0 REG6 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG       0x206fa43c /* [RW][32] I2C CH0 REG7 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_WD        0x206fa440 /* [RW][32] I2C CH0 REG7 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG       0x206fa444 /* [RW][32] I2C CH0 REG8 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_WD        0x206fa448 /* [RW][32] I2C CH0 REG8 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG       0x206fa44c /* [RW][32] I2C CH0 REG9 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_WD        0x206fa450 /* [RW][32] I2C CH0 REG9 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG      0x206fa454 /* [RW][32] I2C CH0 REG10 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_WD       0x206fa458 /* [RW][32] I2C CH0 REG10 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG      0x206fa45c /* [RW][32] I2C CH0 REG11 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_WD       0x206fa460 /* [RW][32] I2C CH0 REG11 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG      0x206fa464 /* [RW][32] I2C CH0 REG12 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_WD       0x206fa468 /* [RW][32] I2C CH0 REG12 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG      0x206fa46c /* [RW][32] I2C CH0 REG13 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_WD       0x206fa470 /* [RW][32] I2C CH0 REG13 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_0           0x206fa474 /* [RO][32] I2C CH0 Read Data 0 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_1           0x206fa478 /* [RO][32] I2C CH0 Read Data 1 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_2           0x206fa47c /* [RO][32] I2C CH0 Read Data 2 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_3           0x206fa480 /* [RO][32] I2C CH0 Read Data 3 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_4           0x206fa484 /* [RO][32] I2C CH0 Read Data 4 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_5           0x206fa488 /* [RO][32] I2C CH0 Read Data 5 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_6           0x206fa48c /* [RO][32] I2C CH0 Read Data 6 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_7           0x206fa490 /* [RO][32] I2C CH0 Read Data 7 */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_STAT           0x206fa494 /* [RO][32] I2C CH0 Stat */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG            0x206fa498 /* [RW][32] I2C CH1 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG       0x206fa49c /* [RW][32] I2C CH1 REG0 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_WD        0x206fa4a0 /* [RW][32] I2C CH1 REG0 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG       0x206fa4a4 /* [RW][32] I2C CH1 REG1 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_WD        0x206fa4a8 /* [RW][32] I2C CH1 REG1 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG       0x206fa4ac /* [RW][32] I2C CH1 REG2 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_WD        0x206fa4b0 /* [RW][32] I2C CH1 REG2 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG       0x206fa4b4 /* [RW][32] I2C CH1 REG3 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_WD        0x206fa4b8 /* [RW][32] I2C CH1 REG3 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG       0x206fa4bc /* [RW][32] I2C CH1 REG4 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_WD        0x206fa4c0 /* [RW][32] I2C CH1 REG4 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG       0x206fa4c4 /* [RW][32] I2C CH1 REG5 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_WD        0x206fa4c8 /* [RW][32] I2C CH1 REG5 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG       0x206fa4cc /* [RW][32] I2C CH1 REG6 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_WD        0x206fa4d0 /* [RW][32] I2C CH1 REG6 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG       0x206fa4d4 /* [RW][32] I2C CH1 REG7 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_WD        0x206fa4d8 /* [RW][32] I2C CH1 REG7 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG       0x206fa4dc /* [RW][32] I2C CH1 REG8 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_WD        0x206fa4e0 /* [RW][32] I2C CH1 REG8 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG       0x206fa4e4 /* [RW][32] I2C CH1 REG9 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_WD        0x206fa4e8 /* [RW][32] I2C CH1 REG9 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG      0x206fa4ec /* [RW][32] I2C CH1 REG10 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_WD       0x206fa4f0 /* [RW][32] I2C CH1 REG10 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG      0x206fa4f4 /* [RW][32] I2C CH1 REG11 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_WD       0x206fa4f8 /* [RW][32] I2C CH1 REG11 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG      0x206fa4fc /* [RW][32] I2C CH1 REG12 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_WD       0x206fa500 /* [RW][32] I2C CH1 REG12 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG      0x206fa504 /* [RW][32] I2C CH1 REG13 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_WD       0x206fa508 /* [RW][32] I2C CH1 REG13 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_0           0x206fa50c /* [RO][32] I2C CH1 Read Data 0 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_1           0x206fa510 /* [RO][32] I2C CH1 Read Data 1 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_2           0x206fa514 /* [RO][32] I2C CH1 Read Data 2 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_3           0x206fa518 /* [RO][32] I2C CH1 Read Data 3 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_4           0x206fa51c /* [RO][32] I2C CH1 Read Data 4 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_5           0x206fa520 /* [RO][32] I2C CH1 Read Data 5 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_6           0x206fa524 /* [RO][32] I2C CH1 Read Data 6 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_7           0x206fa528 /* [RO][32] I2C CH1 Read Data 7 */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_STAT           0x206fa52c /* [RO][32] I2C CH1 Stat */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG            0x206fa530 /* [RW][32] I2C CH2 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG       0x206fa534 /* [RW][32] I2C CH2 REG0 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_WD        0x206fa538 /* [RW][32] I2C CH2 REG0 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG       0x206fa53c /* [RW][32] I2C CH2 REG1 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_WD        0x206fa540 /* [RW][32] I2C CH2 REG1 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG       0x206fa544 /* [RW][32] I2C CH2 REG2 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_WD        0x206fa548 /* [RW][32] I2C CH2 REG2 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG       0x206fa54c /* [RW][32] I2C CH2 REG3 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_WD        0x206fa550 /* [RW][32] I2C CH2 REG3 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG       0x206fa554 /* [RW][32] I2C CH2 REG4 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_WD        0x206fa558 /* [RW][32] I2C CH2 REG4 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG       0x206fa55c /* [RW][32] I2C CH2 REG5 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_WD        0x206fa560 /* [RW][32] I2C CH2 REG5 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG       0x206fa564 /* [RW][32] I2C CH2 REG6 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_WD        0x206fa568 /* [RW][32] I2C CH2 REG6 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG       0x206fa56c /* [RW][32] I2C CH2 REG7 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_WD        0x206fa570 /* [RW][32] I2C CH2 REG7 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG       0x206fa574 /* [RW][32] I2C CH2 REG8 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_WD        0x206fa578 /* [RW][32] I2C CH2 REG8 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG       0x206fa57c /* [RW][32] I2C CH2 REG9 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_WD        0x206fa580 /* [RW][32] I2C CH2 REG9 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG      0x206fa584 /* [RW][32] I2C CH2 REG10 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_WD       0x206fa588 /* [RW][32] I2C CH2 REG10 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG      0x206fa58c /* [RW][32] I2C CH2 REG11 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_WD       0x206fa590 /* [RW][32] I2C CH2 REG11 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG      0x206fa594 /* [RW][32] I2C CH2 REG12 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_WD       0x206fa598 /* [RW][32] I2C CH2 REG12 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG      0x206fa59c /* [RW][32] I2C CH2 REG13 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_WD       0x206fa5a0 /* [RW][32] I2C CH2 REG13 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_0           0x206fa5a4 /* [RO][32] I2C CH2 Read Data 0 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_1           0x206fa5a8 /* [RO][32] I2C CH2 Read Data 1 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_2           0x206fa5ac /* [RO][32] I2C CH2 Read Data 2 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_3           0x206fa5b0 /* [RO][32] I2C CH2 Read Data 3 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_4           0x206fa5b4 /* [RO][32] I2C CH2 Read Data 4 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_5           0x206fa5b8 /* [RO][32] I2C CH2 Read Data 5 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_6           0x206fa5bc /* [RO][32] I2C CH2 Read Data 6 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_7           0x206fa5c0 /* [RO][32] I2C CH2 Read Data 7 */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_STAT           0x206fa5c4 /* [RO][32] I2C CH2 Stat */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG            0x206fa5c8 /* [RW][32] I2C CH3 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG       0x206fa5cc /* [RW][32] I2C CH3 REG0 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_WD        0x206fa5d0 /* [RW][32] I2C CH3 REG0 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG       0x206fa5d4 /* [RW][32] I2C CH3 REG1 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_WD        0x206fa5d8 /* [RW][32] I2C CH3 REG1 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG       0x206fa5dc /* [RW][32] I2C CH3 REG2 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_WD        0x206fa5e0 /* [RW][32] I2C CH3 REG2 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG       0x206fa5e4 /* [RW][32] I2C CH3 REG3 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_WD        0x206fa5e8 /* [RW][32] I2C CH3 REG3 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG       0x206fa5ec /* [RW][32] I2C CH3 REG4 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_WD        0x206fa5f0 /* [RW][32] I2C CH3 REG4 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG       0x206fa5f4 /* [RW][32] I2C CH3 REG5 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_WD        0x206fa5f8 /* [RW][32] I2C CH3 REG5 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG       0x206fa5fc /* [RW][32] I2C CH3 REG6 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_WD        0x206fa600 /* [RW][32] I2C CH3 REG6 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG       0x206fa604 /* [RW][32] I2C CH3 REG7 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_WD        0x206fa608 /* [RW][32] I2C CH3 REG7 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG       0x206fa60c /* [RW][32] I2C CH3 REG8 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_WD        0x206fa610 /* [RW][32] I2C CH3 REG8 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG       0x206fa614 /* [RW][32] I2C CH3 REG9 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_WD        0x206fa618 /* [RW][32] I2C CH3 REG9 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG      0x206fa61c /* [RW][32] I2C CH3 REG10 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_WD       0x206fa620 /* [RW][32] I2C CH3 REG10 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG      0x206fa624 /* [RW][32] I2C CH3 REG11 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_WD       0x206fa628 /* [RW][32] I2C CH3 REG11 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG      0x206fa62c /* [RW][32] I2C CH3 REG12 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_WD       0x206fa630 /* [RW][32] I2C CH3 REG12 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG      0x206fa634 /* [RW][32] I2C CH3 REG13 Configuration */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_WD       0x206fa638 /* [RW][32] I2C CH3 REG13 Write Data */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_0           0x206fa63c /* [RO][32] I2C CH3 Read Data 0 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_1           0x206fa640 /* [RO][32] I2C CH3 Read Data 1 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_2           0x206fa644 /* [RO][32] I2C CH3 Read Data 2 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_3           0x206fa648 /* [RO][32] I2C CH3 Read Data 3 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_4           0x206fa64c /* [RO][32] I2C CH3 Read Data 4 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_5           0x206fa650 /* [RO][32] I2C CH3 Read Data 5 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_6           0x206fa654 /* [RO][32] I2C CH3 Read Data 6 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_7           0x206fa658 /* [RO][32] I2C CH3 Read Data 7 */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_STAT           0x206fa65c /* [RO][32] I2C CH3 Stat */
#define BCHP_HDMI_TX_AUTO_I2C_START              0x206fa660 /* [RW][32] I2C Start */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR 0x206fa664 /* [RW][32] Channel Done Status Clear */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT 0x206fa668 /* [RO][32] Channel Done Status */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0 0x206fa66c /* [RW][32] HDCP2 Auto I2C Control Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS   0x206fa670 /* [RO][32] HDCP2 RxStatus Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0    0x206fa674 /* [RO][32] HDCP2 Status 0 Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0 0x206fa678 /* [RW][32] HDCP2 Write FIFO I2C Control Register 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0 0x206fa67c /* [RW][32] HDCP2 Write FIFO I2C Configuration Register 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0 0x206fa680 /* [RO][32] HDCP2 Write FIFO Status Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD 0x206fa684 /* [RW][32] HDCP2 CMD Write register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA 0x206fa688 /* [RW][32] HDCP2 CMD Write register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0 0x206fa68c /* [RW][32] HDCP2 Timeout Configuration 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1 0x206fa690 /* [RW][32] HDCP2 Timeout Configuration 1 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2 0x206fa694 /* [RW][32] HDCP2 Timeout Configuration 2 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0 0x206fa698 /* [RW][32] HDCP2 ENC_EN_DELAY Configuration 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1 0x206fa69c /* [RW][32] HDCP2 ENC_EN_DELAY Configuration 1 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_0 0x206fa6a0 /* [RO][32] HDCP2 Timer_0 and Timer_1 Current Value */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_1 0x206fa6a4 /* [RO][32] HDCP2 Timer_2 and ENC_EN Timer Current Value */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO     0x206fa6a8 /* [RW][32] HDCP2TX_RXINFO */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS     0x206fa6ac /* [RW][32] HDCP2TX_RXCAPS */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS     0x206fa6b0 /* [RW][32] HDCP2TX_TXCAPS */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0 0x206fa6b4 /* [RW][32] HDCP2 Read FIFO I2C Control Register 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0 0x206fa6b8 /* [RW][32] HDCP2 Read FIFO I2C Configuration Register 0 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0 0x206fa6bc /* [RO][32] HDCP2 Read FIFO Status Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1 0x206fa6c0 /* [RO][32] HDCP2 Read FIFO Read Register 1 */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD 0x206fa6c4 /* [RO][32] HDCP2 Read FIFO Read Command Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA 0x206fa6c8 /* [RO][32] HDCP2 Read FIFO Read Data Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG 0x206fa6cc /* [RW][32] HDCP2 Read Message Manual Control */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL 0x206fa6d0 /* [RW][32] HDCP2 FSM Over-ride Control Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0      0x206fa6d4 /* [RW][32] HDCP2 Write Message M0 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1      0x206fa6d8 /* [RW][32] HDCP2 Write Message M1 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2      0x206fa6dc /* [RW][32] HDCP2 Write Message M2 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0      0x206fa6e0 /* [RW][32] HDCP2 Read Message M0 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1      0x206fa6e4 /* [RW][32] HDCP2 Read Message M1 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2      0x206fa6e8 /* [RW][32] HDCP2 Read Message M2 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3      0x206fa6ec /* [RW][32] HDCP2 Read Message M3 Over-ride Register */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG  0x206fa6f0 /* [RO][32] HDCP2 FSM Debug Register */
#define BCHP_HDMI_TX_AUTO_I2C_SPARE_REG2         0x206fa6fc /* [RW][32] SPARE_REG2   Register */

/***************************************************************************
 *CH0_CFG - I2C CH0 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_CFG :: reserved0 [31:29] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_reserved0_MASK               0xe0000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_reserved0_SHIFT              29

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: PAUSE_ARBITER [28:28] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_PAUSE_ARBITER_MASK           0x10000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_PAUSE_ARBITER_SHIFT          28
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_PAUSE_ARBITER_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: ENABLE [27:27] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_ENABLE_MASK                  0x08000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_ENABLE_SHIFT                 27
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_ENABLE_DEFAULT               0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: TRIGGER_SRC [26:26] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TRIGGER_SRC_MASK             0x04000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TRIGGER_SRC_SHIFT            26
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TRIGGER_SRC_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: MODE [25:24] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_MASK                    0x03000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_SHIFT                   24
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_DEFAULT                 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_WRITE                   0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_READ                    1
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_SCDC_UPDATE_0           2
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_MODE_HDCP22_RXSTATUS         3

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: reserved1 [23:21] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_reserved1_MASK               0x00e00000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_reserved1_SHIFT              21

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: RD_ADDR_OFFSET [20:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_RD_ADDR_OFFSET_MASK          0x001f0000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_RD_ADDR_OFFSET_SHIFT         16
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_RD_ADDR_OFFSET_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_CFG :: TIMER [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TIMER_MASK                   0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TIMER_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_CFG_TIMER_DEFAULT                0x00000000

/***************************************************************************
 *CH0_REG0_CFG - I2C CH0 REG0 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG0_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG0_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG0_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG0_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG0_WD - I2C CH0 REG0 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG0_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG0_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG1_CFG - I2C CH0 REG1 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG1_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG1_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG1_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG1_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG1_WD - I2C CH0 REG1 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG1_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG1_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG2_CFG - I2C CH0 REG2 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG2_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG2_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG2_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG2_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG2_WD - I2C CH0 REG2 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG2_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG2_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG3_CFG - I2C CH0 REG3 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG3_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG3_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG3_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG3_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG3_WD - I2C CH0 REG3 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG3_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG3_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG4_CFG - I2C CH0 REG4 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG4_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG4_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG4_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG4_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG4_WD - I2C CH0 REG4 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG4_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG4_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG5_CFG - I2C CH0 REG5 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG5_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG5_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG5_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG5_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG5_WD - I2C CH0 REG5 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG5_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG5_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG6_CFG - I2C CH0 REG6 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG6_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG6_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG6_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG6_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG6_WD - I2C CH0 REG6 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG6_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG6_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG7_CFG - I2C CH0 REG7 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG7_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG7_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG7_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG7_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG7_WD - I2C CH0 REG7 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG7_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG7_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG8_CFG - I2C CH0 REG8 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG8_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG8_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG8_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG8_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG8_WD - I2C CH0 REG8 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG8_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG8_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG9_CFG - I2C CH0 REG9 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG9_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH0_REG9_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG9_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH0_REG9_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH0_REG9_WD - I2C CH0 REG9 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG9_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG9_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH0_REG10_CFG - I2C CH0 REG10 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG10_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH0_REG10_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG10_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH0_REG10_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH0_REG10_WD - I2C CH0 REG10 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG10_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG10_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH0_REG11_CFG - I2C CH0 REG11 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG11_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH0_REG11_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG11_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH0_REG11_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH0_REG11_WD - I2C CH0 REG11 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG11_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG11_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH0_REG12_CFG - I2C CH0 REG12 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG12_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH0_REG12_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG12_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH0_REG12_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH0_REG12_WD - I2C CH0 REG12 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG12_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG12_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH0_REG13_CFG - I2C CH0 REG13 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG13_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH0_REG13_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH0_REG13_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH0_REG13_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH0_REG13_WD - I2C CH0 REG13 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_REG13_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_REG13_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH0_RD_0 - I2C CH0 Read Data 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_0 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_0_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_0_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_0_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_1 - I2C CH0 Read Data 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_1 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_1_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_1_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_1_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_2 - I2C CH0 Read Data 2
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_2 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_2_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_2_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_2_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_3 - I2C CH0 Read Data 3
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_3 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_3_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_3_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_3_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_4 - I2C CH0 Read Data 4
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_4 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_4_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_4_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_4_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_5 - I2C CH0 Read Data 5
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_5 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_5_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_5_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_5_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_6 - I2C CH0 Read Data 6
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_6 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_6_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_6_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_6_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_RD_7 - I2C CH0 Read Data 7
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_RD_7 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_7_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_7_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH0_RD_7_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH0_STAT - I2C CH0 Stat
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH0_STAT :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_STAT_reserved0_MASK              0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_CH0_STAT_reserved0_SHIFT             16

/* HDMI_TX_AUTO_I2C :: CH0_STAT :: STATUS [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH0_STAT_STATUS_MASK                 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH0_STAT_STATUS_SHIFT                0

/***************************************************************************
 *CH1_CFG - I2C CH1 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_CFG :: reserved0 [31:29] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_reserved0_MASK               0xe0000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_reserved0_SHIFT              29

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: PAUSE_ARBITER [28:28] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_PAUSE_ARBITER_MASK           0x10000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_PAUSE_ARBITER_SHIFT          28
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_PAUSE_ARBITER_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: ENABLE [27:27] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_ENABLE_MASK                  0x08000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_ENABLE_SHIFT                 27
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_ENABLE_DEFAULT               0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: TRIGGER_SRC [26:26] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TRIGGER_SRC_MASK             0x04000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TRIGGER_SRC_SHIFT            26
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TRIGGER_SRC_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: MODE [25:24] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_MASK                    0x03000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_SHIFT                   24
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_DEFAULT                 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_WRITE                   0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_READ                    1
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_SCDC_UPDATE_0           2
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_MODE_HDCP22_RXSTATUS         3

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: reserved1 [23:21] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_reserved1_MASK               0x00e00000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_reserved1_SHIFT              21

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: RD_ADDR_OFFSET [20:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_RD_ADDR_OFFSET_MASK          0x001f0000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_RD_ADDR_OFFSET_SHIFT         16
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_RD_ADDR_OFFSET_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_CFG :: TIMER [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TIMER_MASK                   0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TIMER_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_CFG_TIMER_DEFAULT                0x00000000

/***************************************************************************
 *CH1_REG0_CFG - I2C CH1 REG0 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG0_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG0_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG0_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG0_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG0_WD - I2C CH1 REG0 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG0_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG0_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG1_CFG - I2C CH1 REG1 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG1_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG1_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG1_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG1_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG1_WD - I2C CH1 REG1 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG1_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG1_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG2_CFG - I2C CH1 REG2 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG2_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG2_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG2_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG2_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG2_WD - I2C CH1 REG2 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG2_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG2_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG3_CFG - I2C CH1 REG3 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG3_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG3_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG3_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG3_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG3_WD - I2C CH1 REG3 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG3_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG3_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG4_CFG - I2C CH1 REG4 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG4_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG4_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG4_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG4_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG4_WD - I2C CH1 REG4 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG4_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG4_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG5_CFG - I2C CH1 REG5 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG5_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG5_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG5_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG5_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG5_WD - I2C CH1 REG5 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG5_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG5_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG6_CFG - I2C CH1 REG6 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG6_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG6_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG6_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG6_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG6_WD - I2C CH1 REG6 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG6_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG6_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG7_CFG - I2C CH1 REG7 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG7_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG7_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG7_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG7_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG7_WD - I2C CH1 REG7 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG7_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG7_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG8_CFG - I2C CH1 REG8 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG8_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG8_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG8_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG8_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG8_WD - I2C CH1 REG8 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG8_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG8_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG9_CFG - I2C CH1 REG9 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG9_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH1_REG9_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG9_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH1_REG9_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH1_REG9_WD - I2C CH1 REG9 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG9_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG9_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH1_REG10_CFG - I2C CH1 REG10 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG10_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH1_REG10_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG10_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH1_REG10_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH1_REG10_WD - I2C CH1 REG10 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG10_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG10_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH1_REG11_CFG - I2C CH1 REG11 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG11_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH1_REG11_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG11_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH1_REG11_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH1_REG11_WD - I2C CH1 REG11 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG11_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG11_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH1_REG12_CFG - I2C CH1 REG12 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG12_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH1_REG12_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG12_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH1_REG12_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH1_REG12_WD - I2C CH1 REG12 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG12_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG12_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH1_REG13_CFG - I2C CH1 REG13 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG13_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH1_REG13_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH1_REG13_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH1_REG13_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH1_REG13_WD - I2C CH1 REG13 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_REG13_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_REG13_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH1_RD_0 - I2C CH1 Read Data 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_0 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_0_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_0_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_0_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_1 - I2C CH1 Read Data 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_1 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_1_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_1_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_1_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_2 - I2C CH1 Read Data 2
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_2 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_2_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_2_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_2_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_3 - I2C CH1 Read Data 3
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_3 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_3_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_3_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_3_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_4 - I2C CH1 Read Data 4
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_4 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_4_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_4_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_4_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_5 - I2C CH1 Read Data 5
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_5 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_5_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_5_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_5_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_6 - I2C CH1 Read Data 6
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_6 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_6_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_6_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_6_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_RD_7 - I2C CH1 Read Data 7
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_RD_7 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_7_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_7_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH1_RD_7_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH1_STAT - I2C CH1 Stat
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH1_STAT :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_STAT_reserved0_MASK              0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_CH1_STAT_reserved0_SHIFT             16

/* HDMI_TX_AUTO_I2C :: CH1_STAT :: STATUS [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH1_STAT_STATUS_MASK                 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH1_STAT_STATUS_SHIFT                0

/***************************************************************************
 *CH2_CFG - I2C CH2 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_CFG :: reserved0 [31:29] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_reserved0_MASK               0xe0000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_reserved0_SHIFT              29

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: PAUSE_ARBITER [28:28] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_PAUSE_ARBITER_MASK           0x10000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_PAUSE_ARBITER_SHIFT          28
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_PAUSE_ARBITER_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: ENABLE [27:27] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_ENABLE_MASK                  0x08000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_ENABLE_SHIFT                 27
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_ENABLE_DEFAULT               0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: TRIGGER_SRC [26:26] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TRIGGER_SRC_MASK             0x04000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TRIGGER_SRC_SHIFT            26
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TRIGGER_SRC_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: MODE [25:24] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_MASK                    0x03000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_SHIFT                   24
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_DEFAULT                 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_WRITE                   0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_READ                    1
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_SCDC_UPDATE_0           2
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_MODE_HDCP22_RXSTATUS         3

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: reserved1 [23:21] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_reserved1_MASK               0x00e00000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_reserved1_SHIFT              21

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: RD_ADDR_OFFSET [20:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_RD_ADDR_OFFSET_MASK          0x001f0000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_RD_ADDR_OFFSET_SHIFT         16
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_RD_ADDR_OFFSET_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_CFG :: TIMER [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TIMER_MASK                   0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TIMER_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_CFG_TIMER_DEFAULT                0x00000000

/***************************************************************************
 *CH2_REG0_CFG - I2C CH2 REG0 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG0_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG0_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG0_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG0_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG0_WD - I2C CH2 REG0 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG0_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG0_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG1_CFG - I2C CH2 REG1 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG1_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG1_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG1_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG1_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG1_WD - I2C CH2 REG1 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG1_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG1_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG2_CFG - I2C CH2 REG2 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG2_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG2_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG2_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG2_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG2_WD - I2C CH2 REG2 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG2_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG2_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG3_CFG - I2C CH2 REG3 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG3_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG3_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG3_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG3_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG3_WD - I2C CH2 REG3 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG3_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG3_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG4_CFG - I2C CH2 REG4 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG4_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG4_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG4_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG4_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG4_WD - I2C CH2 REG4 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG4_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG4_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG5_CFG - I2C CH2 REG5 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG5_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG5_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG5_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG5_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG5_WD - I2C CH2 REG5 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG5_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG5_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG6_CFG - I2C CH2 REG6 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG6_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG6_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG6_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG6_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG6_WD - I2C CH2 REG6 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG6_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG6_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG7_CFG - I2C CH2 REG7 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG7_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG7_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG7_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG7_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG7_WD - I2C CH2 REG7 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG7_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG7_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG8_CFG - I2C CH2 REG8 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG8_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG8_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG8_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG8_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG8_WD - I2C CH2 REG8 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG8_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG8_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG9_CFG - I2C CH2 REG9 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG9_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH2_REG9_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG9_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH2_REG9_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH2_REG9_WD - I2C CH2 REG9 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG9_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG9_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH2_REG10_CFG - I2C CH2 REG10 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG10_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH2_REG10_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG10_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH2_REG10_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH2_REG10_WD - I2C CH2 REG10 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG10_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG10_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH2_REG11_CFG - I2C CH2 REG11 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG11_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH2_REG11_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG11_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH2_REG11_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH2_REG11_WD - I2C CH2 REG11 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG11_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG11_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH2_REG12_CFG - I2C CH2 REG12 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG12_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH2_REG12_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG12_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH2_REG12_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH2_REG12_WD - I2C CH2 REG12 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG12_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG12_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH2_REG13_CFG - I2C CH2 REG13 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG13_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH2_REG13_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH2_REG13_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH2_REG13_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH2_REG13_WD - I2C CH2 REG13 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_REG13_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_REG13_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH2_RD_0 - I2C CH2 Read Data 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_0 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_0_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_0_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_0_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_1 - I2C CH2 Read Data 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_1 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_1_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_1_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_1_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_2 - I2C CH2 Read Data 2
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_2 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_2_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_2_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_2_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_3 - I2C CH2 Read Data 3
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_3 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_3_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_3_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_3_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_4 - I2C CH2 Read Data 4
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_4 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_4_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_4_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_4_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_5 - I2C CH2 Read Data 5
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_5 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_5_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_5_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_5_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_6 - I2C CH2 Read Data 6
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_6 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_6_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_6_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_6_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_RD_7 - I2C CH2 Read Data 7
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_RD_7 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_7_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_7_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH2_RD_7_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH2_STAT - I2C CH2 Stat
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH2_STAT :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_STAT_reserved0_MASK              0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_CH2_STAT_reserved0_SHIFT             16

/* HDMI_TX_AUTO_I2C :: CH2_STAT :: STATUS [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH2_STAT_STATUS_MASK                 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH2_STAT_STATUS_SHIFT                0

/***************************************************************************
 *CH3_CFG - I2C CH3 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_CFG :: reserved0 [31:29] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_reserved0_MASK               0xe0000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_reserved0_SHIFT              29

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: PAUSE_ARBITER [28:28] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_PAUSE_ARBITER_MASK           0x10000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_PAUSE_ARBITER_SHIFT          28
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_PAUSE_ARBITER_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: ENABLE [27:27] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_ENABLE_MASK                  0x08000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_ENABLE_SHIFT                 27
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_ENABLE_DEFAULT               0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: TRIGGER_SRC [26:26] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TRIGGER_SRC_MASK             0x04000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TRIGGER_SRC_SHIFT            26
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TRIGGER_SRC_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: MODE [25:24] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_MASK                    0x03000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_SHIFT                   24
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_DEFAULT                 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_WRITE                   0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_READ                    1
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_SCDC_UPDATE_0           2
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_MODE_HDCP22_RXSTATUS         3

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: reserved1 [23:21] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_reserved1_MASK               0x00e00000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_reserved1_SHIFT              21

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: RD_ADDR_OFFSET [20:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_RD_ADDR_OFFSET_MASK          0x001f0000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_RD_ADDR_OFFSET_SHIFT         16
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_RD_ADDR_OFFSET_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_CFG :: TIMER [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TIMER_MASK                   0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TIMER_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_CFG_TIMER_DEFAULT                0x00000000

/***************************************************************************
 *CH3_REG0_CFG - I2C CH3 REG0 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG0_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG0_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG0_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG0_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG0_WD - I2C CH3 REG0 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG0_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG0_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG1_CFG - I2C CH3 REG1 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG1_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG1_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG1_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG1_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG1_WD - I2C CH3 REG1 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG1_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG1_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG2_CFG - I2C CH3 REG2 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG2_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG2_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG2_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG2_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG2_WD - I2C CH3 REG2 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG2_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG2_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG3_CFG - I2C CH3 REG3 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG3_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG3_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG3_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG3_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG3_WD - I2C CH3 REG3 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG3_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG3_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG4_CFG - I2C CH3 REG4 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG4_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG4_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG4_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG4_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG4_WD - I2C CH3 REG4 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG4_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG4_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG5_CFG - I2C CH3 REG5 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG5_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG5_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG5_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG5_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG5_WD - I2C CH3 REG5 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG5_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG5_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG6_CFG - I2C CH3 REG6 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG6_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG6_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG6_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG6_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG6_WD - I2C CH3 REG6 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG6_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG6_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG7_CFG - I2C CH3 REG7 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG7_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG7_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG7_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG7_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG7_WD - I2C CH3 REG7 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG7_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG7_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG8_CFG - I2C CH3 REG8 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG8_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG8_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG8_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG8_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG8_WD - I2C CH3 REG8 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG8_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG8_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG9_CFG - I2C CH3 REG9 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG9_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_reserved0_MASK          0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_reserved0_SHIFT         9

/* HDMI_TX_AUTO_I2C :: CH3_REG9_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_EN_MASK              0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_EN_SHIFT             8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_EN_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG9_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_reserved1_MASK          0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_reserved1_SHIFT         5

/* HDMI_TX_AUTO_I2C :: CH3_REG9_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_ADDR_OFFSET_MASK     0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_ADDR_OFFSET_SHIFT    0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_CFG_WR_ADDR_OFFSET_DEFAULT  0x00000000

/***************************************************************************
 *CH3_REG9_WD - I2C CH3 REG9 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG9_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_WD_DATA_MASK                0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_WD_DATA_SHIFT               0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG9_WD_DATA_DEFAULT             0x00000000

/***************************************************************************
 *CH3_REG10_CFG - I2C CH3 REG10 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG10_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH3_REG10_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG10_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH3_REG10_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH3_REG10_WD - I2C CH3 REG10 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG10_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG10_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH3_REG11_CFG - I2C CH3 REG11 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG11_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH3_REG11_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG11_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH3_REG11_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH3_REG11_WD - I2C CH3 REG11 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG11_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG11_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH3_REG12_CFG - I2C CH3 REG12 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG12_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH3_REG12_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG12_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH3_REG12_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH3_REG12_WD - I2C CH3 REG12 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG12_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG12_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH3_REG13_CFG - I2C CH3 REG13 Configuration
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG13_CFG :: reserved0 [31:09] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_reserved0_MASK         0xfffffe00
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_reserved0_SHIFT        9

/* HDMI_TX_AUTO_I2C :: CH3_REG13_CFG :: WR_EN [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_EN_MASK             0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_EN_SHIFT            8
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_EN_DEFAULT          0x00000000

/* HDMI_TX_AUTO_I2C :: CH3_REG13_CFG :: reserved1 [07:05] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_reserved1_MASK         0x000000e0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_reserved1_SHIFT        5

/* HDMI_TX_AUTO_I2C :: CH3_REG13_CFG :: WR_ADDR_OFFSET [04:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_ADDR_OFFSET_MASK    0x0000001f
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_ADDR_OFFSET_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_CFG_WR_ADDR_OFFSET_DEFAULT 0x00000000

/***************************************************************************
 *CH3_REG13_WD - I2C CH3 REG13 Write Data
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_REG13_WD :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_WD_DATA_MASK               0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_WD_DATA_SHIFT              0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_REG13_WD_DATA_DEFAULT            0x00000000

/***************************************************************************
 *CH3_RD_0 - I2C CH3 Read Data 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_0 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_0_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_0_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_0_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_1 - I2C CH3 Read Data 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_1 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_1_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_1_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_1_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_2 - I2C CH3 Read Data 2
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_2 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_2_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_2_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_2_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_3 - I2C CH3 Read Data 3
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_3 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_3_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_3_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_3_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_4 - I2C CH3 Read Data 4
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_4 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_4_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_4_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_4_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_5 - I2C CH3 Read Data 5
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_5 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_5_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_5_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_5_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_6 - I2C CH3 Read Data 6
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_6 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_6_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_6_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_6_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_RD_7 - I2C CH3 Read Data 7
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_RD_7 :: DATA [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_7_DATA_MASK                   0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_7_DATA_SHIFT                  0
#define BCHP_HDMI_TX_AUTO_I2C_CH3_RD_7_DATA_DEFAULT                0x00000000

/***************************************************************************
 *CH3_STAT - I2C CH3 Stat
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: CH3_STAT :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_STAT_reserved0_MASK              0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_CH3_STAT_reserved0_SHIFT             16

/* HDMI_TX_AUTO_I2C :: CH3_STAT :: STATUS [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_CH3_STAT_STATUS_MASK                 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_CH3_STAT_STATUS_SHIFT                0

/***************************************************************************
 *START - I2C Start
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: START :: reserved0 [31:04] */
#define BCHP_HDMI_TX_AUTO_I2C_START_reserved0_MASK                 0xfffffff0
#define BCHP_HDMI_TX_AUTO_I2C_START_reserved0_SHIFT                4

/* HDMI_TX_AUTO_I2C :: START :: CH3 [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_START_CH3_MASK                       0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_START_CH3_SHIFT                      3
#define BCHP_HDMI_TX_AUTO_I2C_START_CH3_DEFAULT                    0x00000000

/* HDMI_TX_AUTO_I2C :: START :: CH2 [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_START_CH2_MASK                       0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_START_CH2_SHIFT                      2
#define BCHP_HDMI_TX_AUTO_I2C_START_CH2_DEFAULT                    0x00000000

/* HDMI_TX_AUTO_I2C :: START :: CH1 [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_START_CH1_MASK                       0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_START_CH1_SHIFT                      1
#define BCHP_HDMI_TX_AUTO_I2C_START_CH1_DEFAULT                    0x00000000

/* HDMI_TX_AUTO_I2C :: START :: CH0 [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_START_CH0_MASK                       0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_START_CH0_SHIFT                      0
#define BCHP_HDMI_TX_AUTO_I2C_START_CH0_DEFAULT                    0x00000000

/***************************************************************************
 *TRANSACTION_DONE_STAT_CLEAR - Channel Done Status Clear
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT_CLEAR :: reserved0 [31:04] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_reserved0_MASK 0xfffffff0
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_reserved0_SHIFT 4

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT_CLEAR :: CH3 [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH3_MASK 0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH3_SHIFT 3
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH3_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT_CLEAR :: CH2 [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH2_MASK 0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH2_SHIFT 2
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH2_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT_CLEAR :: CH1 [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH1_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH1_SHIFT 1
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH1_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT_CLEAR :: CH0 [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH0_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH0_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CLEAR_CH0_DEFAULT 0x00000000

/***************************************************************************
 *TRANSACTION_DONE_STAT - Channel Done Status
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT :: reserved0 [31:04] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_reserved0_MASK 0xfffffff0
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_reserved0_SHIFT 4

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT :: CH3 [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH3_MASK       0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH3_SHIFT      3
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH3_DEFAULT    0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT :: CH2 [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH2_MASK       0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH2_SHIFT      2
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH2_DEFAULT    0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT :: CH1 [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH1_MASK       0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH1_SHIFT      1
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH1_DEFAULT    0x00000000

/* HDMI_TX_AUTO_I2C :: TRANSACTION_DONE_STAT :: CH0 [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH0_MASK       0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH0_SHIFT      0
#define BCHP_HDMI_TX_AUTO_I2C_TRANSACTION_DONE_STAT_CH0_DEFAULT    0x00000000

/***************************************************************************
 *HDCP2TX_AUTO_I2C_CTRL0 - HDCP2 Auto I2C Control Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_AUTO_I2C_CTRL0 :: reserved0 [31:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_reserved0_MASK 0xfffffffc
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_reserved0_SHIFT 2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_AUTO_I2C_CTRL0 :: RELEASE_BSC [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_RELEASE_BSC_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_RELEASE_BSC_SHIFT 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_RELEASE_BSC_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_AUTO_I2C_CTRL0 :: SW_INIT_READ_WRITE_FIFOS [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_SW_INIT_READ_WRITE_FIFOS_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_SW_INIT_READ_WRITE_FIFOS_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_AUTO_I2C_CTRL0_SW_INIT_READ_WRITE_FIFOS_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_RXSTATUS - HDCP2 RxStatus Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXSTATUS :: reserved0 [31:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_reserved0_MASK      0xfffff000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_reserved0_SHIFT     12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXSTATUS :: REAUTH_REQ [11:11] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_REAUTH_REQ_MASK     0x00000800
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_REAUTH_REQ_SHIFT    11
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_REAUTH_REQ_DEFAULT  0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXSTATUS :: READY [10:10] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_READY_MASK          0x00000400
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_READY_SHIFT         10
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_READY_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXSTATUS :: MESSAGE_SIZE [09:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_MESSAGE_SIZE_MASK   0x000003ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_MESSAGE_SIZE_SHIFT  0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXSTATUS_MESSAGE_SIZE_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_STATUS0 - HDCP2 Status 0 Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: reserved0 [31:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_reserved0_MASK       0xffffff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_reserved0_SHIFT      8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: AUTO_I2C_ACTIVE [07:07] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_AUTO_I2C_ACTIVE_MASK 0x00000080
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_AUTO_I2C_ACTIVE_SHIFT 7

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: TIMER_2_ACTIVE [06:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_2_ACTIVE_MASK  0x00000040
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_2_ACTIVE_SHIFT 6

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: TIMER_1_ACTIVE [05:05] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_1_ACTIVE_MASK  0x00000020
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_1_ACTIVE_SHIFT 5

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: TIMER_0_ACTIVE [04:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_0_ACTIVE_MASK  0x00000010
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_TIMER_0_ACTIVE_SHIFT 4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: reserved1 [03:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_reserved1_MASK       0x0000000c
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_reserved1_SHIFT      2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: ENC_EN_TIMER_ACTIVE [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_ENC_EN_TIMER_ACTIVE_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_ENC_EN_TIMER_ACTIVE_SHIFT 1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_STATUS0 :: DETECTED_RASM [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_DETECTED_RASM_MASK   0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_STATUS0_DETECTED_RASM_SHIFT  0

/***************************************************************************
 *HDCP2TX_WR_FIFO_I2C_CTRL0 - HDCP2 Write FIFO I2C Control Register 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CTRL0 :: reserved0 [31:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_reserved0_MASK 0xfffffff8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_reserved0_SHIFT 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CTRL0 :: WM_DISABLE [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_WM_DISABLE_MASK 0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_WM_DISABLE_SHIFT 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_WM_DISABLE_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CTRL0 :: FIFO_RESET [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_FIFO_RESET_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_FIFO_RESET_SHIFT 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_FIFO_RESET_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CTRL0 :: START [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_START_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_START_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CTRL0_START_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_WR_FIFO_I2C_CFG0 - HDCP2 Write FIFO I2C Configuration Register 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CFG0 :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_reserved0_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_reserved0_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CFG0 :: OFFSET [15:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_OFFSET_MASK 0x0000ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_OFFSET_SHIFT 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_OFFSET_DEFAULT 0x00000060

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_I2C_CFG0 :: ADDRESS [07:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_ADDRESS_MASK 0x000000ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_ADDRESS_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_I2C_CFG0_ADDRESS_DEFAULT 0x00000074

/***************************************************************************
 *HDCP2TX_WR_FIFO_STATUS0 - HDCP2 Write FIFO Status Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: reserved0 [31:25] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_reserved0_MASK 0xfe000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_reserved0_SHIFT 25

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: WORD_CNT [24:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_WORD_CNT_MASK 0x01ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_WORD_CNT_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: MSG_CNT [15:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_MSG_CNT_MASK 0x0000f000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_MSG_CNT_SHIFT 12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: reserved1 [11:09] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_reserved1_MASK 0x00000e00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_reserved1_SHIFT 9

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: I2C_NACK [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_I2C_NACK_MASK 0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_I2C_NACK_SHIFT 8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: TIMEOUT_2_FAILURE [07:07] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_2_FAILURE_MASK 0x00000080
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_2_FAILURE_SHIFT 7

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: TIMEOUT_1_FAILURE [06:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_1_FAILURE_MASK 0x00000040
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_1_FAILURE_SHIFT 6

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: TIMEOUT_0_FAILURE [05:05] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_0_FAILURE_MASK 0x00000020
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_TIMEOUT_0_FAILURE_SHIFT 5

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: ACTIVE [04:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_ACTIVE_MASK  0x00000010
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_ACTIVE_SHIFT 4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: FULL [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_FULL_MASK    0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_FULL_SHIFT   3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: EMPTY [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_EMPTY_MASK   0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_EMPTY_SHIFT  2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: UNDERFLOW [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_UNDERFLOW_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_UNDERFLOW_SHIFT 1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_STATUS0 :: OVERFLOW [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_OVERFLOW_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_STATUS0_OVERFLOW_SHIFT 0

/***************************************************************************
 *HDCP2TX_WR_FIFO_WRITE_CMD - HDCP2 CMD Write register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_CMD :: reserved0 [31:18] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_reserved0_MASK 0xfffc0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_reserved0_SHIFT 18

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_CMD :: SIZE [17:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_SIZE_MASK  0x0003ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_SIZE_SHIFT 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_SIZE_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_CMD :: reserved1 [07:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_reserved1_MASK 0x000000f0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_reserved1_SHIFT 4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_CMD :: TYPE [03:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_MASK  0x0000000f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_DEFAULT 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_DATA  0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_HEADER 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_CMD_TYPE_FOOTER 2

/***************************************************************************
 *HDCP2TX_WR_FIFO_WRITE_DATA - HDCP2 CMD Write register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_DATA :: BYTE3 [31:24] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE3_MASK 0xff000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE3_SHIFT 24
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE3_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_DATA :: BYTE2 [23:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE2_MASK 0x00ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE2_SHIFT 16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE2_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_DATA :: BYTE1 [15:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE1_MASK 0x0000ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE1_SHIFT 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE1_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WR_FIFO_WRITE_DATA :: BYTE0 [07:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE0_MASK 0x000000ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE0_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WR_FIFO_WRITE_DATA_BYTE0_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_TIMEOUT_CFG0 - HDCP2 Timeout Configuration 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG0 :: PERIOD_0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_PERIOD_0_MASK   0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_PERIOD_0_SHIFT  16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_PERIOD_0_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG0 :: reserved0 [15:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_reserved0_MASK  0x0000f000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_reserved0_SHIFT 12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG0 :: MSG_ID_0 [11:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_MSG_ID_0_MASK   0x00000ff0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_MSG_ID_0_SHIFT  4
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_MSG_ID_0_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG0 :: STOP_0 [03:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_MASK     0x0000000c
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_SHIFT    2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_DEFAULT  0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_USE_READY_SET 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_USE_START_READ_MESSAGE 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_STOP_0_USE_STOP_READ_MESSAGE 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG0 :: START_0 [01:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_MASK    0x00000003
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_DEFAULT 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_USE_STOP_WRITE_MESSAGE 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG0_START_0_USE_START_WRITE_MESSAGE 2

/***************************************************************************
 *HDCP2TX_TIMEOUT_CFG1 - HDCP2 Timeout Configuration 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG1 :: PERIOD_1 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_PERIOD_1_MASK   0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_PERIOD_1_SHIFT  16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_PERIOD_1_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG1 :: reserved0 [15:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_reserved0_MASK  0x0000f000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_reserved0_SHIFT 12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG1 :: MSG_ID_1 [11:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_MSG_ID_1_MASK   0x00000ff0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_MSG_ID_1_SHIFT  4
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_MSG_ID_1_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG1 :: STOP_1 [03:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_MASK     0x0000000c
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_SHIFT    2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_DEFAULT  0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_USE_MSG_READY_SET 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_USE_START_READ2_MESSAGE 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_STOP_1_USE_STOP_READ2_MESSAGE 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG1 :: START_1 [01:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_MASK    0x00000003
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_DEFAULT 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_USE_STOP_WRITE_MESSAGE 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_USE_START_WRITE_MESSAGE 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG1_START_1_USE_START_READ1_MESSAGE 3

/***************************************************************************
 *HDCP2TX_TIMEOUT_CFG2 - HDCP2 Timeout Configuration 2
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: PERIOD_2 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_PERIOD_2_MASK   0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_PERIOD_2_SHIFT  16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_PERIOD_2_DEFAULT 0x00000bb8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: reserved0 [15:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_reserved0_MASK  0x0000c000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_reserved0_SHIFT 14

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: STOP_2_EN_READY [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_EN_READY_MASK 0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_EN_READY_SHIFT 13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_EN_READY_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: RESET_TIMER [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_RESET_TIMER_MASK 0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_RESET_TIMER_SHIFT 12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_RESET_TIMER_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: MSG_ID_2 [11:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_MSG_ID_2_MASK   0x00000ff0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_MSG_ID_2_SHIFT  4
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_MSG_ID_2_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: STOP_2 [03:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_MASK     0x0000000c
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_SHIFT    2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_DEFAULT  0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_USE_MSG_READY_SET 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_USE_START_READ_MESSAGE 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_STOP_2_USE_STOP_READ_MESSAGE 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TIMEOUT_CFG2 :: START_2 [01:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_MASK    0x00000003
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_SHIFT   0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_DEFAULT 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_USE_STOP_WRITE_MESSAGE 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TIMEOUT_CFG2_START_2_USE_START_WRITE_MESSAGE 2

/***************************************************************************
 *HDCP2TX_ENC_EN_DELAY_CFG0 - HDCP2 ENC_EN_DELAY Configuration 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG0 :: DELAY [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_DELAY_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_DELAY_SHIFT 16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_DELAY_DEFAULT 0x000000c8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG0 :: reserved0 [15:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_reserved0_MASK 0x0000fffc
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_reserved0_SHIFT 2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG0 :: START_ENC_EN_DLY [01:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_MASK 0x00000003
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_DEFAULT 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_USE_STOP_WRITE_MESSAGE 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG0_START_ENC_EN_DLY_USE_START_WRITE_MESSAGE 2

/***************************************************************************
 *HDCP2TX_ENC_EN_DELAY_CFG1 - HDCP2 ENC_EN_DELAY Configuration 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG1 :: RASM_DELAY [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_RASM_DELAY_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_RASM_DELAY_SHIFT 16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_RASM_DELAY_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG1 :: reserved0 [15:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_reserved0_MASK 0x0000f000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_reserved0_SHIFT 12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG1 :: MSG_ID_RASM [11:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_MSG_ID_RASM_MASK 0x00000ff0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_MSG_ID_RASM_SHIFT 4
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_MSG_ID_RASM_DEFAULT 0x00000010

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG1 :: reserved1 [03:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_reserved1_MASK 0x0000000c
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_reserved1_SHIFT 2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_ENC_EN_DELAY_CFG1 :: START_RASM [01:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_MASK 0x00000003
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_DEFAULT 0x00000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_DISABLED 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_USE_STOP_WRITE_MESSAGE 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_ENC_EN_DELAY_CFG1_START_RASM_USE_START_WRITE_MESSAGE 2

/***************************************************************************
 *HDCP2TX_CURRENT_TIMER_0 - HDCP2 Timer_0 and Timer_1 Current Value
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_CURRENT_TIMER_0 :: VALUE_1 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_0_VALUE_1_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_0_VALUE_1_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_CURRENT_TIMER_0 :: VALUE_0 [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_0_VALUE_0_MASK 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_0_VALUE_0_SHIFT 0

/***************************************************************************
 *HDCP2TX_CURRENT_TIMER_1 - HDCP2 Timer_2 and ENC_EN Timer Current Value
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_CURRENT_TIMER_1 :: VALUE_ENC_EN [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_1_VALUE_ENC_EN_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_1_VALUE_ENC_EN_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_CURRENT_TIMER_1 :: VALUE_2 [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_1_VALUE_2_MASK 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_CURRENT_TIMER_1_VALUE_2_SHIFT 0

/***************************************************************************
 *HDCP2TX_RXINFO - HDCP2TX_RXINFO
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: reserved0 [31:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_reserved0_MASK        0xfffff000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_reserved0_SHIFT       12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: DEPTH [11:09] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_DEPTH_MASK            0x00000e00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_DEPTH_SHIFT           9

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: reserved1 [08:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_reserved1_MASK        0x00000100
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_reserved1_SHIFT       8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: DEVICE_COUNT [07:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_DEVICE_COUNT_MASK     0x000000f0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_DEVICE_COUNT_SHIFT    4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: MAX_DEVS_EXCEEDED [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_MAX_DEVS_EXCEEDED_MASK 0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_MAX_DEVS_EXCEEDED_SHIFT 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: MAX_CASCADE_EXCEEDED [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_MAX_CASCADE_EXCEEDED_MASK 0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_MAX_CASCADE_EXCEEDED_SHIFT 2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: HDCP2_0_REPEATER_DOWNSTREAM [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_HDCP2_0_REPEATER_DOWNSTREAM_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_HDCP2_0_REPEATER_DOWNSTREAM_SHIFT 1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXINFO :: HDCP1_DEVICE_DOWNSTREAM [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_HDCP1_DEVICE_DOWNSTREAM_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXINFO_HDCP1_DEVICE_DOWNSTREAM_SHIFT 0

/***************************************************************************
 *HDCP2TX_RXCAPS - HDCP2TX_RXCAPS
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXCAPS :: reserved0 [31:24] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_reserved0_MASK        0xff000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_reserved0_SHIFT       24

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXCAPS :: VERSION [23:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_VERSION_MASK          0x00ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_VERSION_SHIFT         16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXCAPS :: RECEIVER_CAPABILITY_MASK [15:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_RECEIVER_CAPABILITY_MASK_MASK 0x0000fffc
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_RECEIVER_CAPABILITY_MASK_SHIFT 2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXCAPS :: reserved1 [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_reserved1_MASK        0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_reserved1_SHIFT       1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RXCAPS :: REPEATER [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_REPEATER_MASK         0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RXCAPS_REPEATER_SHIFT        0

/***************************************************************************
 *HDCP2TX_TXCAPS - HDCP2TX_TXCAPS
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_TXCAPS :: reserved0 [31:24] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_reserved0_MASK        0xff000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_reserved0_SHIFT       24

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TXCAPS :: VERSION [23:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_VERSION_MASK          0x00ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_VERSION_SHIFT         16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_TXCAPS :: TRANSMITTER_CAPABILITY_MASK [15:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_TRANSMITTER_CAPABILITY_MASK_MASK 0x0000ffff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_TXCAPS_TRANSMITTER_CAPABILITY_MASK_SHIFT 0

/***************************************************************************
 *HDCP2TX_RD_FIFO_I2C_CTRL0 - HDCP2 Read FIFO I2C Control Register 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CTRL0 :: reserved0 [31:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_reserved0_MASK 0xfffffff8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_reserved0_SHIFT 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CTRL0 :: RM_DISABLE [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_RM_DISABLE_MASK 0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_RM_DISABLE_SHIFT 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_RM_DISABLE_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CTRL0 :: FIFO_RESET [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_FIFO_RESET_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_FIFO_RESET_SHIFT 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_FIFO_RESET_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CTRL0 :: READ [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_READ_MASK  0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_READ_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CTRL0_READ_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_RD_FIFO_I2C_CFG0 - HDCP2 Read FIFO I2C Configuration Register 0
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CFG0 :: reserved0 [31:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_reserved0_MASK 0xffff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_reserved0_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CFG0 :: OFFSET [15:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_OFFSET_MASK 0x0000ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_OFFSET_SHIFT 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_OFFSET_DEFAULT 0x00000080

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_I2C_CFG0 :: ADDRESS [07:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_ADDRESS_MASK 0x000000ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_ADDRESS_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_I2C_CFG0_ADDRESS_DEFAULT 0x00000074

/***************************************************************************
 *HDCP2TX_RD_FIFO_STATUS0 - HDCP2 Read FIFO Status Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS0 :: reserved0 [31:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_reserved0_MASK 0xfffffffe
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_reserved0_SHIFT 1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS0 :: READ_TYPE [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_READ_TYPE_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_READ_TYPE_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_READ_TYPE_DATA 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS0_READ_TYPE_COMMAND 1

/***************************************************************************
 *HDCP2TX_RD_FIFO_STATUS1 - HDCP2 Read FIFO Read Register 1
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: reserved0 [31:25] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved0_MASK 0xfe000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved0_SHIFT 25

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: RD_WORD_CNT [24:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_RD_WORD_CNT_MASK 0x01ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_RD_WORD_CNT_SHIFT 16

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: RD_MSG_CNT [15:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_RD_MSG_CNT_MASK 0x0000f000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_RD_MSG_CNT_SHIFT 12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: reserved1 [11:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved1_MASK 0x00000f00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved1_SHIFT 8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: I2C_NACK [07:07] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_I2C_NACK_MASK 0x00000080
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_I2C_NACK_SHIFT 7

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: reserved2 [06:05] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved2_MASK 0x00000060
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_reserved2_SHIFT 5

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: ACTIVE [04:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_ACTIVE_MASK  0x00000010
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_ACTIVE_SHIFT 4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: FULL [03:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_FULL_MASK    0x00000008
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_FULL_SHIFT   3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: EMPTY [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_EMPTY_MASK   0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_EMPTY_SHIFT  2

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: UNDERFLOW [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_UNDERFLOW_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_UNDERFLOW_SHIFT 1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_STATUS1 :: OVERFLOW [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_OVERFLOW_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_STATUS1_OVERFLOW_SHIFT 0

/***************************************************************************
 *HDCP2TX_RD_FIFO_READ_CMD - HDCP2 Read FIFO Read Command Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_CMD :: reserved0 [31:18] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_reserved0_MASK 0xfffc0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_reserved0_SHIFT 18

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_CMD :: SIZE [17:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_SIZE_MASK   0x0003ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_SIZE_SHIFT  8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_SIZE_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_CMD :: reserved1 [07:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_reserved1_MASK 0x000000f0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_reserved1_SHIFT 4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_CMD :: TYPE [03:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_MASK   0x0000000f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_SHIFT  0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_DEFAULT 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_DATA   0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_HEADER 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_CMD_TYPE_FOOTER 2

/***************************************************************************
 *HDCP2TX_RD_FIFO_READ_DATA - HDCP2 Read FIFO Read Data Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_DATA :: BYTE3 [31:24] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE3_MASK 0xff000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE3_SHIFT 24
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE3_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_DATA :: BYTE2 [23:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE2_MASK 0x00ff0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE2_SHIFT 16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE2_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_DATA :: BYTE1 [15:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE1_MASK 0x0000ff00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE1_SHIFT 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE1_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_FIFO_READ_DATA :: BYTE0 [07:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE0_MASK 0x000000ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE0_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_FIFO_READ_DATA_BYTE0_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_RD_MSG_MANUAL_CFG - HDCP2 Read Message Manual Control
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_MSG_MANUAL_CFG :: reserved0 [31:17] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_reserved0_MASK 0xfffe0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_reserved0_SHIFT 17

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_MSG_MANUAL_CFG :: START [16:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_START_MASK 0x00010000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_START_SHIFT 16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_START_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_MSG_MANUAL_CFG :: reserved1 [15:10] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_reserved1_MASK 0x0000fc00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_reserved1_SHIFT 10

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RD_MSG_MANUAL_CFG :: BYTE_CNT [09:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_BYTE_CNT_MASK 0x000003ff
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_BYTE_CNT_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RD_MSG_MANUAL_CFG_BYTE_CNT_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_FSM_OVERRIDE_CTL - HDCP2 FSM Over-ride Control Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_OVERRIDE_CTL :: reserved0 [31:03] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_reserved0_MASK 0xfffffff8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_reserved0_SHIFT 3

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_OVERRIDE_CTL :: SEL_LEGACY [02:02] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_SEL_LEGACY_MASK 0x00000004
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_SEL_LEGACY_SHIFT 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_SEL_LEGACY_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_OVERRIDE_CTL :: WM_OVERRIDE [01:01] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_WM_OVERRIDE_MASK 0x00000002
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_WM_OVERRIDE_SHIFT 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_WM_OVERRIDE_DEFAULT 0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_OVERRIDE_CTL :: RM_OVERRIDE [00:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_RM_OVERRIDE_MASK 0x00000001
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_RM_OVERRIDE_SHIFT 0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_OVERRIDE_CTL_RM_OVERRIDE_DEFAULT 0x00000000

/***************************************************************************
 *HDCP2TX_WM_M0 - HDCP2 Write Message M0 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTL_DEFAULT            0x000000e0

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_START_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_NO_STOP_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M0 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M0_CNT1_DEFAULT           0x00000001

/***************************************************************************
 *HDCP2TX_WM_M1 - HDCP2 Write Message M1 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTL_DEFAULT            0x000000e0

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_START_DEFAULT       0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_NO_STOP_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M1 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M1_CNT1_DEFAULT           0x00000020

/***************************************************************************
 *HDCP2TX_WM_M2 - HDCP2 Write Message M2 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTL_DEFAULT            0x000000e0

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_START_DEFAULT       0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_NO_STOP_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_WM_M2 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_WM_M2_CNT1_DEFAULT           0x00000020

/***************************************************************************
 *HDCP2TX_RM_M0 - HDCP2 Read Message M0 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTL_DEFAULT            0x000000e0

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_RESTART_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_START_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_NO_STOP_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M0 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M0_CNT1_DEFAULT           0x00000001

/***************************************************************************
 *HDCP2TX_RM_M1 - HDCP2 Read Message M1 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTL_DEFAULT            0x000000e1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_START_DEFAULT       0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_NO_STOP_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M1 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M1_CNT1_DEFAULT           0x00000001

/***************************************************************************
 *HDCP2TX_RM_M2 - HDCP2 Read Message M2 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTL_DEFAULT            0x000000e1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_START_DEFAULT       0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_NO_STOP_DEFAULT        0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M2 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M2_CNT1_DEFAULT           0x00000020

/***************************************************************************
 *HDCP2TX_RM_M3 - HDCP2 Read Message M3 Over-ride Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: reserved0 [31:31] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_reserved0_MASK         0x80000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_reserved0_SHIFT        31

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: CTL [30:20] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTL_MASK               0x7ff00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTL_SHIFT              20
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTL_DEFAULT            0x000000e1

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: CTLHI [19:16] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTLHI_MASK             0x000f0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTLHI_SHIFT            16
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CTLHI_DEFAULT          0x0000000c

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: reserved1 [15:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_reserved1_MASK         0x00008000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_reserved1_SHIFT        15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: RESTART [14:14] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_RESTART_MASK           0x00004000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_RESTART_SHIFT          14
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_RESTART_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: NO_START [13:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_START_MASK          0x00002000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_START_SHIFT         13
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_START_DEFAULT       0x00000001

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: NO_STOP [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_STOP_MASK           0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_STOP_SHIFT          12
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_NO_STOP_DEFAULT        0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: CNT2 [11:06] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT2_MASK              0x00000fc0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT2_SHIFT             6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT2_DEFAULT           0x00000000

/* HDMI_TX_AUTO_I2C :: HDCP2TX_RM_M3 :: CNT1 [05:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT1_MASK              0x0000003f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT1_SHIFT             0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_RM_M3_CNT1_DEFAULT           0x00000020

/***************************************************************************
 *HDCP2TX_FSM_DEBUG - HDCP2 FSM Debug Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: reserved0 [31:30] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_reserved0_MASK     0xc0000000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_reserved0_SHIFT    30

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: ARB_REQ [29:21] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_REQ_MASK       0x3fe00000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_REQ_SHIFT      21

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: ARB_GRANT [20:17] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_MASK     0x001e0000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_SHIFT    17
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_PJ 1
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_RI_A 2
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_RI_B 3
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_CH0 4
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_CH1 5
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_CH2 6
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_CH3 7
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_WM 8
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_ARB_GRANT_ARB_GRANT_RM 9

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: WR_DELAY [16:15] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_DELAY_MASK      0x00018000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_DELAY_SHIFT     15

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: WR_TIMER2 [14:13] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_TIMER2_MASK     0x00006000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_TIMER2_SHIFT    13

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: DS [12:12] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_DS_MASK            0x00001000
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_DS_SHIFT           12

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: RD_MSG [11:08] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_RD_MSG_MASK        0x00000f00
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_RD_MSG_SHIFT       8

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: WR_MSG [07:04] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_MSG_MASK        0x000000f0
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_WR_MSG_SHIFT       4

/* HDMI_TX_AUTO_I2C :: HDCP2TX_FSM_DEBUG :: RW_CTL [03:00] */
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_RW_CTL_MASK        0x0000000f
#define BCHP_HDMI_TX_AUTO_I2C_HDCP2TX_FSM_DEBUG_RW_CTL_SHIFT       0

/***************************************************************************
 *SPARE_REG2 - SPARE_REG2   Register
 ***************************************************************************/
/* HDMI_TX_AUTO_I2C :: SPARE_REG2 :: SPARE_31_0 [31:00] */
#define BCHP_HDMI_TX_AUTO_I2C_SPARE_REG2_SPARE_31_0_MASK           0xffffffff
#define BCHP_HDMI_TX_AUTO_I2C_SPARE_REG2_SPARE_31_0_SHIFT          0
#define BCHP_HDMI_TX_AUTO_I2C_SPARE_REG2_SPARE_31_0_DEFAULT        0x00000000

#endif /* #ifndef BCHP_HDMI_TX_AUTO_I2C_H__ */

/* End of File */
