Fitter report for First_project
Fri Nov 27 22:23:34 2015
Quartus II 64-Bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 27 22:23:34 2015          ;
; Quartus II 64-Bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Full Version ;
; Revision Name                      ; First_project                                  ;
; Top-level Entity Name              ; First_project                                  ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6E22C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 454 / 6,272 ( 7 % )                            ;
;     Total combinational functions  ; 407 / 6,272 ( 6 % )                            ;
;     Dedicated logic registers      ; 347 / 6,272 ( 6 % )                            ;
; Total registers                    ; 347                                            ;
; Total pins                         ; 25 / 92 ( 27 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; led0          ; Missing drive strength ;
; led1          ; Missing drive strength ;
; MISO          ; Missing drive strength ;
; OUT_final[0]  ; Missing drive strength ;
; OUT_final[1]  ; Missing drive strength ;
; OUT_final[2]  ; Missing drive strength ;
; OUT_final[3]  ; Missing drive strength ;
; PWM_out       ; Missing drive strength ;
; PWM_out2      ; Missing drive strength ;
; PWM_out3      ; Missing drive strength ;
; PWM_out4      ; Missing drive strength ;
; PWM_out5      ; Missing drive strength ;
; PWM_out6      ; Missing drive strength ;
; PWM_out7      ; Missing drive strength ;
; PWM_out8      ; Missing drive strength ;
; PWM_out9      ; Missing drive strength ;
; PWM_out_vent  ; Missing drive strength ;
; flag_five_sec ; Missing drive strength ;
; Data_H_test   ; Missing drive strength ;
; Data_H        ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; mstate[0]  ; PIN_72        ; QSF Assignment ;
; Location ;                ;              ; mstate[1]  ; PIN_71        ; QSF Assignment ;
; Location ;                ;              ; mstate[2]  ; PIN_70        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 821 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 821 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 811     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Smart_home/First_project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+---------------------------------------------+-----------------------------------------------+
; Resource                                    ; Usage                                         ;
+---------------------------------------------+-----------------------------------------------+
; Total logic elements                        ; 454 / 6,272 ( 7 % )                           ;
;     -- Combinational with no register       ; 107                                           ;
;     -- Register only                        ; 47                                            ;
;     -- Combinational with a register        ; 300                                           ;
;                                             ;                                               ;
; Logic element usage by number of LUT inputs ;                                               ;
;     -- 4 input functions                    ; 116                                           ;
;     -- 3 input functions                    ; 159                                           ;
;     -- <=2 input functions                  ; 132                                           ;
;     -- Register only                        ; 47                                            ;
;                                             ;                                               ;
; Logic elements by mode                      ;                                               ;
;     -- normal mode                          ; 228                                           ;
;     -- arithmetic mode                      ; 179                                           ;
;                                             ;                                               ;
; Total registers*                            ; 347 / 6,684 ( 5 % )                           ;
;     -- Dedicated logic registers            ; 347 / 6,272 ( 6 % )                           ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                               ;
;                                             ;                                               ;
; Total LABs:  partially or completely used   ; 35 / 392 ( 9 % )                              ;
; User inserted logic elements                ; 0                                             ;
; Virtual pins                                ; 0                                             ;
; I/O pins                                    ; 25 / 92 ( 27 % )                              ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )                                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                 ;
; Global signals                              ; 5                                             ;
; M9Ks                                        ; 0 / 30 ( 0 % )                                ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )                           ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )                                ;
; PLLs                                        ; 0 / 2 ( 0 % )                                 ;
; Global clocks                               ; 5 / 10 ( 50 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                 ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                  ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%                                  ;
; Maximum fan-out node                        ; frqdiv:FGD|clk1M~clkctrl                      ;
; Maximum fan-out                             ; 273                                           ;
; Highest non-global fan-out signal           ; SPI_slave:SPI_MODULE|byte_data_received[15]~0 ;
; Highest non-global fan-out                  ; 88                                            ;
; Total fan-out                               ; 2243                                          ;
; Average fan-out                             ; 2.64                                          ;
+---------------------------------------------+-----------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 454 / 6272 ( 7 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 107                ; 0                              ;
;     -- Register only                        ; 47                 ; 0                              ;
;     -- Combinational with a register        ; 300                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 116                ; 0                              ;
;     -- 3 input functions                    ; 159                ; 0                              ;
;     -- <=2 input functions                  ; 132                ; 0                              ;
;     -- Register only                        ; 47                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 228                ; 0                              ;
;     -- arithmetic mode                      ; 179                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 347                ; 0                              ;
;     -- Dedicated logic registers            ; 347 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 35 / 392 ( 8 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 25                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; Clock control block                         ; 5 / 12 ( 41 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 1                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 1                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2238               ; 5                              ;
;     -- Registered Connections               ; 995                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 5                  ; 0                              ;
;     -- Output Ports                         ; 19                 ; 0                              ;
;     -- Bidir Ports                          ; 1                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; MOSI   ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SCK    ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SSEL   ; 67    ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk50M ; 23    ; 1        ; 0            ; 11           ; 7            ; 44                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; key0   ; 7     ; 1        ; 0            ; 21           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Data_H_test   ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISO          ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUT_final[0]  ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUT_final[1]  ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUT_final[2]  ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OUT_final[3]  ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out       ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out2      ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out3      ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out4      ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out5      ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out6      ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out7      ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out8      ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out9      ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_out_vent  ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flag_five_sec ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led0          ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1          ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+
; Data_H ; 28    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; Humidity:Hum|Data_H_write (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 11 ( 73 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 8 ( 63 % )  ; 3.3V          ; --           ;
; 3        ; 7 / 11 ( 64 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 14 ( 64 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; led0                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; led1                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; key0                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk50M                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; Data_H                                                    ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; PWM_out8                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; PWM_out4                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; PWM_out                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; PWM_out2                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; PWM_out5                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; PWM_out3                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; SCK                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; PWM_out9                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; MOSI                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; OUT_final[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; OUT_final[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; flag_five_sec                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; PWM_out_vent                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; OUT_final[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; OUT_final[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; Data_H_test                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; PWM_out6                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; PWM_out7                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; SSEL                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; MISO                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                 ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
; |First_project             ; 454 (0)     ; 347 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 25   ; 0            ; 107 (0)      ; 47 (0)            ; 300 (0)          ; |First_project                      ;              ;
;    |Energy_saver:E_s|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |First_project|Energy_saver:E_s     ;              ;
;    |Humidity:Hum|          ; 151 (151)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 41 (41)           ; 72 (72)          ; |First_project|Humidity:Hum         ;              ;
;    |PWM:p_w_m|             ; 88 (88)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 88 (88)          ; |First_project|PWM:p_w_m            ;              ;
;    |RELAY:RL|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |First_project|RELAY:RL             ;              ;
;    |SETPOS:STPS|           ; 40 (40)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 22 (22)          ; |First_project|SETPOS:STPS          ;              ;
;    |SPI_slave:SPI_MODULE|  ; 137 (137)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 131 (131)        ; |First_project|SPI_slave:SPI_MODULE ;              ;
;    |five_sec:F_S|          ; 45 (45)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 24 (24)          ; |First_project|five_sec:F_S         ;              ;
;    |frqdiv:FGD|            ; 67 (67)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 44 (44)          ; |First_project|frqdiv:FGD           ;              ;
;    |stepdirdriver:SDRV|    ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |First_project|stepdirdriver:SDRV   ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; led0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISO          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_final[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_final[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_final[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_final[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out5      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out6      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out7      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out8      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out9      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_out_vent  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_five_sec ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Data_H_test   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Data_H        ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; key0          ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; clk50M        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SSEL          ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; SCK           ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; MOSI          ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                       ;
+----------------------------------------+-------------------+---------+
; Source Pin / Fanout                    ; Pad To Core Index ; Setting ;
+----------------------------------------+-------------------+---------+
; Data_H                                 ;                   ;         ;
;      - Humidity:Hum|Data_H_test        ; 1                 ; 6       ;
;      - Humidity:Hum|data_rec[0]~feeder ; 1                 ; 6       ;
; key0                                   ;                   ;         ;
;      - SETPOS:STPS|M_EN~1              ; 1                 ; 6       ;
;      - SETPOS:STPS|dev_state~0         ; 1                 ; 6       ;
;      - SETPOS:STPS|DIR~1               ; 1                 ; 6       ;
;      - led0~output                     ; 1                 ; 6       ;
; clk50M                                 ;                   ;         ;
; SSEL                                   ;                   ;         ;
;      - SPI_slave:SPI_MODULE|SSELr[0]   ; 0                 ; 6       ;
; SCK                                    ;                   ;         ;
;      - SPI_slave:SPI_MODULE|SCKr[0]    ; 1                 ; 6       ;
; MOSI                                   ;                   ;         ;
;      - SPI_slave:SPI_MODULE|MOSIr[0]   ; 0                 ; 6       ;
+----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Humidity:Hum|Data_H_write                     ; FF_X16_Y12_N25     ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|HYM2[39]~2                       ; LCCOMB_X18_Y13_N2  ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|HYM[33]~1                        ; LCCOMB_X18_Y13_N20 ; 39      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|data_rec[1]~0                    ; LCCOMB_X18_Y13_N14 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|id_gorb[4]~10                    ; LCCOMB_X18_Y13_N30 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|id_gorb[4]~8                     ; LCCOMB_X18_Y12_N30 ; 6       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|shet[4]~39                       ; LCCOMB_X18_Y13_N8  ; 16      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; Humidity:Hum|shet[4]~40                       ; LCCOMB_X18_Y13_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RELAY:RL|Q                                    ; LCCOMB_X9_Y11_N26  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; SETPOS:STPS|angle_current[2]~33               ; LCCOMB_X9_Y11_N2   ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SPI_slave:SPI_MODULE|HYM_send[0]~1            ; LCCOMB_X16_Y13_N24 ; 40      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; SPI_slave:SPI_MODULE|byte_data_received[15]~0 ; LCCOMB_X16_Y13_N6  ; 88      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; clk50M                                        ; PIN_23             ; 44      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; frqdiv:FGD|clk1M                              ; FF_X1_Y11_N15      ; 273     ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; frqdiv:FGD|clk1hz                             ; FF_X8_Y11_N7       ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; frqdiv:FGD|clk1hz                             ; FF_X8_Y11_N7       ; 13      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; frqdiv:FGD|clk25M                             ; FF_X33_Y11_N23     ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; stepdirdriver:SDRV|Add0~2                     ; LCCOMB_X17_Y3_N2   ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                  ;
+-------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name              ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RELAY:RL|Q        ; LCCOMB_X9_Y11_N26 ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk50M            ; PIN_23            ; 44      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; frqdiv:FGD|clk1M  ; FF_X1_Y11_N15     ; 273     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; frqdiv:FGD|clk1hz ; FF_X8_Y11_N7      ; 13      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; frqdiv:FGD|clk25M ; FF_X33_Y11_N23    ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; SPI_slave:SPI_MODULE|byte_data_received[15]~0 ; 88      ;
; Humidity:Hum|protocol[1]                      ; 45      ;
; Humidity:Hum|protocol[2]                      ; 44      ;
; SPI_slave:SPI_MODULE|SSELr[1]                 ; 43      ;
; SPI_slave:SPI_MODULE|SSELr[2]                 ; 41      ;
; Humidity:Hum|HYM2[39]~2                       ; 40      ;
; SPI_slave:SPI_MODULE|HYM_send[0]~1            ; 40      ;
; Humidity:Hum|HYM[33]~1                        ; 39      ;
; Humidity:Hum|shet[4]~40                       ; 16      ;
; Humidity:Hum|shet[4]~39                       ; 16      ;
; SETPOS:STPS|LessThan0~14                      ; 13      ;
; PWM:p_w_m|cnt[0]                              ; 12      ;
; SETPOS:STPS|angle_current[2]~33               ; 11      ;
; PWM:p_w_m|cnt[1]                              ; 11      ;
; PWM:p_w_m|cnt[2]                              ; 11      ;
; PWM:p_w_m|cnt[3]                              ; 11      ;
; PWM:p_w_m|cnt[4]                              ; 11      ;
; PWM:p_w_m|cnt[5]                              ; 11      ;
; PWM:p_w_m|cnt[6]                              ; 11      ;
; PWM:p_w_m|cnt[7]                              ; 11      ;
; five_sec:F_S|Equal0~7                         ; 10      ;
; Humidity:Hum|shet[0]                          ; 10      ;
; Humidity:Hum|mstate.001                       ; 9       ;
; SETPOS:STPS|DIR                               ; 9       ;
; Humidity:Hum|shet[5]                          ; 9       ;
; Humidity:Hum|Equal0~0                         ; 8       ;
; Humidity:Hum|mstate.010                       ; 8       ;
; stepdirdriver:SDRV|state[0]                   ; 8       ;
; Humidity:Hum|shet[3]                          ; 8       ;
; stepdirdriver:SDRV|state[1]                   ; 7       ;
; Humidity:Hum|shet[4]                          ; 7       ;
; Humidity:Hum|shet[6]                          ; 7       ;
; Humidity:Hum|id_gorb[4]~10                    ; 6       ;
; Humidity:Hum|id_gorb[4]~8                     ; 6       ;
; frqdiv:FGD|Equal0~10                          ; 6       ;
; stepdirdriver:SDRV|state[2]                   ; 6       ;
; SETPOS:STPS|M_EN                              ; 6       ;
; Humidity:Hum|shet[2]                          ; 6       ;
; Humidity:Hum|shet[1]                          ; 6       ;
; frqdiv:FGD|z[0]                               ; 5       ;
; frqdiv:FGD|z[1]                               ; 5       ;
; Humidity:Hum|data_rec[1]                      ; 5       ;
; stepdirdriver:SDRV|Add0~2                     ; 5       ;
; SETPOS:STPS|dev_state                         ; 5       ;
; key0~input                                    ; 4       ;
; frqdiv:FGD|j[1]                               ; 4       ;
; frqdiv:FGD|j[2]                               ; 4       ;
; frqdiv:FGD|j[0]                               ; 4       ;
; frqdiv:FGD|Equal2~0                           ; 4       ;
; Humidity:Hum|LessThan4~3                      ; 4       ;
; Humidity:Hum|always2~5                        ; 4       ;
; Humidity:Hum|always2~2                        ; 4       ;
; Humidity:Hum|HYM2[39]~0                       ; 4       ;
; Humidity:Hum|data_rec[2]                      ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[0]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[1]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[2]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[3]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[4]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[5]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[6]    ; 4       ;
; SPI_slave:SPI_MODULE|byte_data_received[7]    ; 4       ;
; frqdiv:FGD|clk1hz                             ; 4       ;
; Humidity:Hum|shet[13]                         ; 4       ;
; Humidity:Hum|shet[14]                         ; 4       ;
; Humidity:Hum|shet[10]                         ; 4       ;
; Humidity:Hum|shet[9]                          ; 4       ;
; SETPOS:STPS|angle_current[3]                  ; 4       ;
; SETPOS:STPS|angle_current[4]                  ; 4       ;
; SETPOS:STPS|angle_current[5]                  ; 4       ;
; SETPOS:STPS|angle_current[6]                  ; 4       ;
; SETPOS:STPS|angle_current[7]                  ; 4       ;
; SETPOS:STPS|angle_current[8]                  ; 4       ;
; SETPOS:STPS|angle_current[9]                  ; 4       ;
; SETPOS:STPS|angle_current[10]                 ; 4       ;
; Humidity:Hum|Equal6~3                         ; 3       ;
; Humidity:Hum|data_rec[1]~0                    ; 3       ;
; Humidity:Hum|shet[4]~18                       ; 3       ;
; five_sec:F_S|five_sec[21]                     ; 3       ;
; five_sec:F_S|five_sec[17]                     ; 3       ;
; five_sec:F_S|five_sec[22]                     ; 3       ;
; five_sec:F_S|five_sec[19]                     ; 3       ;
; five_sec:F_S|five_sec[13]                     ; 3       ;
; five_sec:F_S|five_sec[10]                     ; 3       ;
; five_sec:F_S|five_sec[14]                     ; 3       ;
; five_sec:F_S|five_sec[11]                     ; 3       ;
; five_sec:F_S|five_sec[5]                      ; 3       ;
; five_sec:F_S|five_sec[7]                      ; 3       ;
; five_sec:F_S|five_sec[6]                      ; 3       ;
; five_sec:F_S|five_sec[9]                      ; 3       ;
; SPI_slave:SPI_MODULE|SCKr[1]                  ; 3       ;
; frqdiv:FGD|Equal0~7                           ; 3       ;
; frqdiv:FGD|Equal0~4                           ; 3       ;
; five_sec:F_S|flag_five_sec                    ; 3       ;
; Humidity:Hum|shet[15]                         ; 3       ;
; SETPOS:STPS|LessThan1~16                      ; 3       ;
; Data_H~input                                  ; 2       ;
; Humidity:Hum|HYM~39                           ; 2       ;
; Humidity:Hum|HYM[0]                           ; 2       ;
; Humidity:Hum|HYM[1]                           ; 2       ;
; Humidity:Hum|HYM[2]                           ; 2       ;
; SPI_slave:SPI_MODULE|HYM_send[0]              ; 2       ;
; Humidity:Hum|HYM[3]                           ; 2       ;
; Humidity:Hum|HYM[4]                           ; 2       ;
; Humidity:Hum|HYM[5]                           ; 2       ;
; Humidity:Hum|HYM[6]                           ; 2       ;
; Humidity:Hum|HYM[7]                           ; 2       ;
; Humidity:Hum|HYM[8]                           ; 2       ;
; Humidity:Hum|HYM[9]                           ; 2       ;
; Humidity:Hum|HYM[10]                          ; 2       ;
; Humidity:Hum|HYM[11]                          ; 2       ;
; Humidity:Hum|HYM[12]                          ; 2       ;
; Humidity:Hum|HYM[13]                          ; 2       ;
; Humidity:Hum|HYM[14]                          ; 2       ;
; Humidity:Hum|HYM[15]                          ; 2       ;
; Humidity:Hum|HYM[16]                          ; 2       ;
; Humidity:Hum|HYM[17]                          ; 2       ;
; Humidity:Hum|HYM[18]                          ; 2       ;
; Humidity:Hum|HYM[19]                          ; 2       ;
; Humidity:Hum|HYM[20]                          ; 2       ;
; Humidity:Hum|HYM[21]                          ; 2       ;
; Humidity:Hum|HYM[22]                          ; 2       ;
; Humidity:Hum|HYM[23]                          ; 2       ;
; Humidity:Hum|HYM[24]                          ; 2       ;
; Humidity:Hum|HYM[25]                          ; 2       ;
; Humidity:Hum|HYM[26]                          ; 2       ;
; Humidity:Hum|HYM[27]                          ; 2       ;
; Humidity:Hum|HYM[28]                          ; 2       ;
; Humidity:Hum|HYM[29]                          ; 2       ;
; Humidity:Hum|HYM[30]                          ; 2       ;
; Humidity:Hum|HYM[31]                          ; 2       ;
; Humidity:Hum|HYM[32]                          ; 2       ;
; Humidity:Hum|HYM[33]                          ; 2       ;
; Humidity:Hum|HYM[34]                          ; 2       ;
; Humidity:Hum|HYM[35]                          ; 2       ;
; Humidity:Hum|HYM[36]                          ; 2       ;
; Humidity:Hum|HYM[37]                          ; 2       ;
; Humidity:Hum|Equal6~5                         ; 2       ;
; Humidity:Hum|Equal6~4                         ; 2       ;
; Humidity:Hum|Equal6~2                         ; 2       ;
; Humidity:Hum|HYM[38]                          ; 2       ;
; Humidity:Hum|Data_H_write                     ; 2       ;
; Humidity:Hum|Data_H_REG                       ; 2       ;
; frqdiv:FGD|z[2]                               ; 2       ;
; frqdiv:FGD|z[5]                               ; 2       ;
; frqdiv:FGD|z[3]                               ; 2       ;
; frqdiv:FGD|z[4]                               ; 2       ;
; Humidity:Hum|HYM2[39]~1                       ; 2       ;
; Humidity:Hum|always2~0                        ; 2       ;
; Humidity:Hum|Equal5~1                         ; 2       ;
; Humidity:Hum|LessThan4~0                      ; 2       ;
; Humidity:Hum|shet[4]~19                       ; 2       ;
; five_sec:F_S|Equal0~3                         ; 2       ;
; five_sec:F_S|five_sec[20]                     ; 2       ;
; five_sec:F_S|five_sec[16]                     ; 2       ;
; five_sec:F_S|five_sec[18]                     ; 2       ;
; five_sec:F_S|five_sec[15]                     ; 2       ;
; five_sec:F_S|five_sec[12]                     ; 2       ;
; five_sec:F_S|five_sec[0]                      ; 2       ;
; five_sec:F_S|five_sec[1]                      ; 2       ;
; five_sec:F_S|five_sec[2]                      ; 2       ;
; five_sec:F_S|five_sec[3]                      ; 2       ;
; five_sec:F_S|five_sec[4]                      ; 2       ;
; five_sec:F_S|five_sec[8]                      ; 2       ;
; SETPOS:STPS|Equal0~0                          ; 2       ;
; SPI_slave:SPI_MODULE|SCKr[2]                  ; 2       ;
; frqdiv:FGD|clk1hz~0                           ; 2       ;
; frqdiv:FGD|Equal0~9                           ; 2       ;
; frqdiv:FGD|i[31]                              ; 2       ;
; frqdiv:FGD|i[30]                              ; 2       ;
; frqdiv:FGD|i[29]                              ; 2       ;
; frqdiv:FGD|i[28]                              ; 2       ;
; frqdiv:FGD|Equal0~8                           ; 2       ;
; frqdiv:FGD|i[27]                              ; 2       ;
; frqdiv:FGD|i[26]                              ; 2       ;
; frqdiv:FGD|i[25]                              ; 2       ;
; frqdiv:FGD|i[24]                              ; 2       ;
; frqdiv:FGD|i[23]                              ; 2       ;
; frqdiv:FGD|i[22]                              ; 2       ;
; frqdiv:FGD|i[21]                              ; 2       ;
; frqdiv:FGD|i[20]                              ; 2       ;
; frqdiv:FGD|i[19]                              ; 2       ;
; frqdiv:FGD|i[18]                              ; 2       ;
; frqdiv:FGD|i[17]                              ; 2       ;
; frqdiv:FGD|i[16]                              ; 2       ;
; frqdiv:FGD|i[13]                              ; 2       ;
; frqdiv:FGD|i[12]                              ; 2       ;
; frqdiv:FGD|i[15]                              ; 2       ;
; frqdiv:FGD|i[14]                              ; 2       ;
; frqdiv:FGD|i[11]                              ; 2       ;
; frqdiv:FGD|i[10]                              ; 2       ;
; frqdiv:FGD|i[9]                               ; 2       ;
; frqdiv:FGD|i[8]                               ; 2       ;
; frqdiv:FGD|i[7]                               ; 2       ;
; frqdiv:FGD|i[5]                               ; 2       ;
; frqdiv:FGD|i[6]                               ; 2       ;
; frqdiv:FGD|i[4]                               ; 2       ;
; frqdiv:FGD|i[3]                               ; 2       ;
; frqdiv:FGD|i[2]                               ; 2       ;
; frqdiv:FGD|i[1]                               ; 2       ;
; frqdiv:FGD|i[0]                               ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[80]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[81]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[82]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[83]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[84]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[85]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[86]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[72]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[73]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[74]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[75]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[76]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[77]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[78]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[79]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[64]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[65]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[66]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[67]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[68]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[69]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[70]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[71]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[56]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[57]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[58]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[59]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[60]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[61]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[62]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[63]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[48]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[49]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[50]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[51]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[52]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[53]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[54]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[55]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[40]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[41]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[42]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[43]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[44]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[45]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[46]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[47]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[32]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[33]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[34]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[35]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[36]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[37]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[38]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[39]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[24]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[25]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[26]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[27]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[28]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[29]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[30]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[31]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[16]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[17]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[18]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[19]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[20]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[21]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[22]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[23]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[8]    ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[9]    ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[10]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[11]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[12]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[13]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[14]   ; 2       ;
; SPI_slave:SPI_MODULE|byte_data_received[15]   ; 2       ;
; Humidity:Hum|id_gorb[5]                       ; 2       ;
; Humidity:Hum|id_gorb[4]                       ; 2       ;
; Humidity:Hum|id_gorb[3]                       ; 2       ;
; Humidity:Hum|id_gorb[2]                       ; 2       ;
; Humidity:Hum|id_gorb[1]                       ; 2       ;
; Humidity:Hum|id_gorb[0]                       ; 2       ;
; Humidity:Hum|shet[12]                         ; 2       ;
; Humidity:Hum|shet[11]                         ; 2       ;
; Humidity:Hum|shet[8]                          ; 2       ;
; Humidity:Hum|shet[7]                          ; 2       ;
; SETPOS:STPS|angle_current[2]                  ; 2       ;
; SETPOS:STPS|angle_current[1]                  ; 2       ;
; SETPOS:STPS|angle_current[0]                  ; 2       ;
; MOSI~input                                    ; 1       ;
; SCK~input                                     ; 1       ;
; SSEL~input                                    ; 1       ;
; Humidity:Hum|protocol[0]~0                    ; 1       ;
; stepdirdriver:SDRV|state[3]~3                 ; 1       ;
; stepdirdriver:SDRV|state[0]~2                 ; 1       ;
; PWM:p_w_m|cnt[0]~21                           ; 1       ;
; Humidity:Hum|HYM~42                           ; 1       ;
; Humidity:Hum|HYM~41                           ; 1       ;
; Humidity:Hum|HYM~40                           ; 1       ;
; Humidity:Hum|HYM~38                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[0]~41           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[0]~40           ; 1       ;
; Humidity:Hum|HYM2[0]                          ; 1       ;
; Humidity:Hum|HYM~37                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~39              ; 1       ;
; Humidity:Hum|HYM2[1]                          ; 1       ;
; Humidity:Hum|HYM~36                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~38              ; 1       ;
; Humidity:Hum|HYM2[2]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[1]              ; 1       ;
; Humidity:Hum|HYM~35                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~37              ; 1       ;
; Humidity:Hum|HYM2[3]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[2]              ; 1       ;
; Humidity:Hum|HYM~34                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~36              ; 1       ;
; Humidity:Hum|HYM2[4]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[3]              ; 1       ;
; Humidity:Hum|HYM~33                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~35              ; 1       ;
; Humidity:Hum|HYM2[5]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[4]              ; 1       ;
; Humidity:Hum|HYM~32                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~34              ; 1       ;
; Humidity:Hum|HYM2[6]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[5]              ; 1       ;
; Humidity:Hum|HYM~31                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~33              ; 1       ;
; Humidity:Hum|HYM2[7]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[6]              ; 1       ;
; Humidity:Hum|HYM~30                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~32              ; 1       ;
; Humidity:Hum|HYM2[8]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[7]              ; 1       ;
; Humidity:Hum|HYM~29                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~31              ; 1       ;
; Humidity:Hum|HYM2[9]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[8]              ; 1       ;
; Humidity:Hum|HYM~28                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~30              ; 1       ;
; Humidity:Hum|HYM2[10]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[9]              ; 1       ;
; Humidity:Hum|HYM~27                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~29              ; 1       ;
; Humidity:Hum|HYM2[11]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[10]             ; 1       ;
; Humidity:Hum|HYM~26                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~28              ; 1       ;
; Humidity:Hum|HYM2[12]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[11]             ; 1       ;
; Humidity:Hum|HYM~25                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~27              ; 1       ;
; Humidity:Hum|HYM2[13]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[12]             ; 1       ;
; Humidity:Hum|HYM~24                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~26              ; 1       ;
; Humidity:Hum|HYM2[14]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[13]             ; 1       ;
; Humidity:Hum|HYM~23                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~25              ; 1       ;
; Humidity:Hum|HYM2[15]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[14]             ; 1       ;
; Humidity:Hum|HYM~22                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~24              ; 1       ;
; Humidity:Hum|HYM2[16]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[15]             ; 1       ;
; Humidity:Hum|HYM~21                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~23              ; 1       ;
; Humidity:Hum|HYM2[17]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[16]             ; 1       ;
; Humidity:Hum|HYM~20                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~22              ; 1       ;
; Humidity:Hum|HYM2[18]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[17]             ; 1       ;
; Humidity:Hum|HYM~19                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~21              ; 1       ;
; Humidity:Hum|HYM2[19]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[18]             ; 1       ;
; Humidity:Hum|HYM~18                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~20              ; 1       ;
; Humidity:Hum|HYM2[20]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[19]             ; 1       ;
; Humidity:Hum|HYM~17                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~19              ; 1       ;
; Humidity:Hum|HYM2[21]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[20]             ; 1       ;
; Humidity:Hum|HYM~16                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~18              ; 1       ;
; Humidity:Hum|HYM2[22]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[21]             ; 1       ;
; Humidity:Hum|HYM~15                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~17              ; 1       ;
; Humidity:Hum|HYM2[23]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[22]             ; 1       ;
; Humidity:Hum|HYM~14                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~16              ; 1       ;
; Humidity:Hum|HYM2[24]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[23]             ; 1       ;
; Humidity:Hum|HYM~13                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~15              ; 1       ;
; Humidity:Hum|HYM2[25]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[24]             ; 1       ;
; Humidity:Hum|HYM~12                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~14              ; 1       ;
; Humidity:Hum|HYM2[26]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[25]             ; 1       ;
; Humidity:Hum|HYM~11                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~13              ; 1       ;
; Humidity:Hum|HYM2[27]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[26]             ; 1       ;
; Humidity:Hum|HYM~10                           ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~12              ; 1       ;
; Humidity:Hum|HYM2[28]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[27]             ; 1       ;
; Humidity:Hum|HYM~9                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~11              ; 1       ;
; Humidity:Hum|HYM2[29]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[28]             ; 1       ;
; Humidity:Hum|HYM~8                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~10              ; 1       ;
; Humidity:Hum|HYM2[30]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[29]             ; 1       ;
; Humidity:Hum|HYM~7                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~9               ; 1       ;
; Humidity:Hum|HYM2[31]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[30]             ; 1       ;
; Humidity:Hum|HYM~6                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~8               ; 1       ;
; Humidity:Hum|HYM2[32]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[31]             ; 1       ;
; Humidity:Hum|HYM~5                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~7               ; 1       ;
; Humidity:Hum|HYM2[33]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[32]             ; 1       ;
; Humidity:Hum|HYM~4                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~6               ; 1       ;
; Humidity:Hum|HYM2[34]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[33]             ; 1       ;
; Humidity:Hum|HYM~3                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~5               ; 1       ;
; Humidity:Hum|HYM2[35]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[34]             ; 1       ;
; Humidity:Hum|mstate~13                        ; 1       ;
; Humidity:Hum|HYM~2                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~4               ; 1       ;
; Humidity:Hum|HYM2[36]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[35]             ; 1       ;
; Humidity:Hum|Data_H_write~0                   ; 1       ;
; Humidity:Hum|Data_H_REG~2                     ; 1       ;
; Humidity:Hum|Data_H_REG~1                     ; 1       ;
; Humidity:Hum|Data_H_REG~0                     ; 1       ;
; frqdiv:FGD|j~2                                ; 1       ;
; frqdiv:FGD|j[2]~1                             ; 1       ;
; frqdiv:FGD|j~0                                ; 1       ;
; SPI_slave:SPI_MODULE|MOSIr[0]                 ; 1       ;
; frqdiv:FGD|z~2                                ; 1       ;
; frqdiv:FGD|z~1                                ; 1       ;
; frqdiv:FGD|z~0                                ; 1       ;
; Humidity:Hum|mstate~12                        ; 1       ;
; Humidity:Hum|mstate~11                        ; 1       ;
; Humidity:Hum|id_gorb[4]~9                     ; 1       ;
; Humidity:Hum|shet[4]~38                       ; 1       ;
; Humidity:Hum|shet[4]~37                       ; 1       ;
; Humidity:Hum|shet[4]~36                       ; 1       ;
; Humidity:Hum|shet[4]~35                       ; 1       ;
; Humidity:Hum|shet[4]~34                       ; 1       ;
; Humidity:Hum|Equal6~1                         ; 1       ;
; Humidity:Hum|Equal6~0                         ; 1       ;
; Humidity:Hum|data_rec[0]                      ; 1       ;
; Humidity:Hum|protocol[0]                      ; 1       ;
; Humidity:Hum|HYM~0                            ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~3               ; 1       ;
; Humidity:Hum|HYM2[37]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[36]             ; 1       ;
; five_sec:F_S|five_sec~8                       ; 1       ;
; five_sec:F_S|five_sec~7                       ; 1       ;
; five_sec:F_S|five_sec~6                       ; 1       ;
; five_sec:F_S|five_sec~5                       ; 1       ;
; five_sec:F_S|five_sec~4                       ; 1       ;
; five_sec:F_S|five_sec~3                       ; 1       ;
; five_sec:F_S|five_sec~2                       ; 1       ;
; five_sec:F_S|five_sec~1                       ; 1       ;
; five_sec:F_S|five_sec~0                       ; 1       ;
; frqdiv:FGD|clk25M~0                           ; 1       ;
; stepdirdriver:SDRV|Add0~4                     ; 1       ;
; SETPOS:STPS|DIR~1                             ; 1       ;
; SETPOS:STPS|DIR~0                             ; 1       ;
; stepdirdriver:SDRV|Add0~3                     ; 1       ;
; SPI_slave:SPI_MODULE|MOSIr[1]                 ; 1       ;
; SETPOS:STPS|dev_state~0                       ; 1       ;
; SPI_slave:SPI_MODULE|SCKr[0]                  ; 1       ;
; frqdiv:FGD|clk1M~0                            ; 1       ;
; SPI_slave:SPI_MODULE|SSELr[0]                 ; 1       ;
; Humidity:Hum|LessThan4~2                      ; 1       ;
; Humidity:Hum|LessThan4~1                      ; 1       ;
; Humidity:Hum|always2~4                        ; 1       ;
; Humidity:Hum|always2~3                        ; 1       ;
; Humidity:Hum|always2~1                        ; 1       ;
; Humidity:Hum|LessThan3~0                      ; 1       ;
; Humidity:Hum|Equal5~0                         ; 1       ;
; Humidity:Hum|HYM[39]                          ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~2               ; 1       ;
; Humidity:Hum|HYM2[38]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[37]             ; 1       ;
; frqdiv:FGD|i~6                                ; 1       ;
; frqdiv:FGD|i~5                                ; 1       ;
; frqdiv:FGD|i~4                                ; 1       ;
; frqdiv:FGD|i~3                                ; 1       ;
; frqdiv:FGD|i~2                                ; 1       ;
; frqdiv:FGD|i~1                                ; 1       ;
; frqdiv:FGD|i~0                                ; 1       ;
; five_sec:F_S|flag_five_sec~0                  ; 1       ;
; five_sec:F_S|Equal1~3                         ; 1       ;
; five_sec:F_S|Equal1~2                         ; 1       ;
; five_sec:F_S|Equal1~1                         ; 1       ;
; five_sec:F_S|Equal1~0                         ; 1       ;
; five_sec:F_S|Equal0~6                         ; 1       ;
; five_sec:F_S|Equal0~5                         ; 1       ;
; five_sec:F_S|Equal0~4                         ; 1       ;
; five_sec:F_S|Equal0~2                         ; 1       ;
; five_sec:F_S|Equal0~1                         ; 1       ;
; five_sec:F_S|Equal0~0                         ; 1       ;
; frqdiv:FGD|clk25M                             ; 1       ;
; stepdirdriver:SDRV|Mux0~0                     ; 1       ;
; stepdirdriver:SDRV|Mux1~0                     ; 1       ;
; stepdirdriver:SDRV|Mux2~0                     ; 1       ;
; stepdirdriver:SDRV|state[3]                   ; 1       ;
; stepdirdriver:SDRV|Add0~1                     ; 1       ;
; stepdirdriver:SDRV|Mux3~0                     ; 1       ;
; SETPOS:STPS|M_EN~1                            ; 1       ;
; SETPOS:STPS|M_EN~0                            ; 1       ;
; SETPOS:STPS|Equal0~5                          ; 1       ;
; SETPOS:STPS|Equal0~4                          ; 1       ;
; SETPOS:STPS|Equal0~3                          ; 1       ;
; SETPOS:STPS|Equal0~2                          ; 1       ;
; SETPOS:STPS|Equal0~1                          ; 1       ;
; frqdiv:FGD|clk1M                              ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send~0               ; 1       ;
; Humidity:Hum|HYM2[39]                         ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[38]             ; 1       ;
; frqdiv:FGD|clk1hz~1                           ; 1       ;
; frqdiv:FGD|Equal0~6                           ; 1       ;
; frqdiv:FGD|Equal0~5                           ; 1       ;
; frqdiv:FGD|Equal0~3                           ; 1       ;
; frqdiv:FGD|Equal0~2                           ; 1       ;
; frqdiv:FGD|Equal0~1                           ; 1       ;
; frqdiv:FGD|Equal0~0                           ; 1       ;
; Humidity:Hum|Data_H_test                      ; 1       ;
; SPI_slave:SPI_MODULE|byte_data_received[87]   ; 1       ;
; Energy_saver:E_s|OUT_final[3]~3               ; 1       ;
; stepdirdriver:SDRV|OUT[3]                     ; 1       ;
; Energy_saver:E_s|OUT_final[2]~2               ; 1       ;
; stepdirdriver:SDRV|OUT[2]                     ; 1       ;
; Energy_saver:E_s|OUT_final[1]~1               ; 1       ;
; stepdirdriver:SDRV|OUT[1]                     ; 1       ;
; Energy_saver:E_s|OUT_final[0]~0               ; 1       ;
; stepdirdriver:SDRV|OUT[0]                     ; 1       ;
; SPI_slave:SPI_MODULE|HYM_send[39]             ; 1       ;
; frqdiv:FGD|Add2~10                            ; 1       ;
; frqdiv:FGD|Add2~9                             ; 1       ;
; frqdiv:FGD|Add2~8                             ; 1       ;
; frqdiv:FGD|Add2~7                             ; 1       ;
; frqdiv:FGD|Add2~6                             ; 1       ;
; frqdiv:FGD|Add2~5                             ; 1       ;
; frqdiv:FGD|Add2~4                             ; 1       ;
; frqdiv:FGD|Add2~3                             ; 1       ;
; frqdiv:FGD|Add2~2                             ; 1       ;
; frqdiv:FGD|Add2~1                             ; 1       ;
; frqdiv:FGD|Add2~0                             ; 1       ;
; Humidity:Hum|id_gorb[5]~19                    ; 1       ;
; Humidity:Hum|id_gorb[4]~18                    ; 1       ;
; Humidity:Hum|id_gorb[4]~17                    ; 1       ;
; Humidity:Hum|id_gorb[3]~16                    ; 1       ;
; Humidity:Hum|id_gorb[3]~15                    ; 1       ;
; Humidity:Hum|id_gorb[2]~14                    ; 1       ;
; Humidity:Hum|id_gorb[2]~13                    ; 1       ;
; Humidity:Hum|id_gorb[1]~12                    ; 1       ;
; Humidity:Hum|id_gorb[1]~11                    ; 1       ;
; Humidity:Hum|id_gorb[0]~7                     ; 1       ;
; Humidity:Hum|id_gorb[0]~6                     ; 1       ;
; Humidity:Hum|shet[15]~57                      ; 1       ;
; Humidity:Hum|shet[14]~56                      ; 1       ;
; Humidity:Hum|shet[14]~55                      ; 1       ;
; Humidity:Hum|shet[13]~54                      ; 1       ;
; Humidity:Hum|shet[13]~53                      ; 1       ;
; Humidity:Hum|shet[12]~52                      ; 1       ;
; Humidity:Hum|shet[12]~51                      ; 1       ;
; Humidity:Hum|shet[11]~50                      ; 1       ;
; Humidity:Hum|shet[11]~49                      ; 1       ;
; Humidity:Hum|shet[10]~48                      ; 1       ;
; Humidity:Hum|shet[10]~47                      ; 1       ;
; Humidity:Hum|shet[9]~46                       ; 1       ;
; Humidity:Hum|shet[9]~45                       ; 1       ;
; Humidity:Hum|shet[8]~44                       ; 1       ;
; Humidity:Hum|shet[8]~43                       ; 1       ;
; Humidity:Hum|shet[7]~42                       ; 1       ;
; Humidity:Hum|shet[7]~41                       ; 1       ;
; Humidity:Hum|shet[6]~33                       ; 1       ;
; Humidity:Hum|shet[6]~32                       ; 1       ;
; Humidity:Hum|shet[5]~31                       ; 1       ;
; Humidity:Hum|shet[5]~30                       ; 1       ;
; Humidity:Hum|shet[4]~29                       ; 1       ;
; Humidity:Hum|shet[4]~28                       ; 1       ;
; Humidity:Hum|shet[3]~27                       ; 1       ;
; Humidity:Hum|shet[3]~26                       ; 1       ;
; Humidity:Hum|shet[2]~25                       ; 1       ;
; Humidity:Hum|shet[2]~24                       ; 1       ;
; Humidity:Hum|shet[1]~23                       ; 1       ;
; Humidity:Hum|shet[1]~22                       ; 1       ;
; Humidity:Hum|shet[0]~21                       ; 1       ;
; Humidity:Hum|shet[0]~20                       ; 1       ;
; five_sec:F_S|Add0~44                          ; 1       ;
; five_sec:F_S|Add0~43                          ; 1       ;
; five_sec:F_S|Add0~42                          ; 1       ;
; five_sec:F_S|Add0~41                          ; 1       ;
; five_sec:F_S|Add0~40                          ; 1       ;
; five_sec:F_S|Add0~39                          ; 1       ;
; five_sec:F_S|Add0~38                          ; 1       ;
; five_sec:F_S|Add0~37                          ; 1       ;
; five_sec:F_S|Add0~36                          ; 1       ;
; five_sec:F_S|Add0~35                          ; 1       ;
; five_sec:F_S|Add0~34                          ; 1       ;
; five_sec:F_S|Add0~33                          ; 1       ;
; five_sec:F_S|Add0~32                          ; 1       ;
; five_sec:F_S|Add0~31                          ; 1       ;
; five_sec:F_S|Add0~30                          ; 1       ;
; five_sec:F_S|Add0~29                          ; 1       ;
; five_sec:F_S|Add0~28                          ; 1       ;
; five_sec:F_S|Add0~27                          ; 1       ;
; five_sec:F_S|Add0~26                          ; 1       ;
; five_sec:F_S|Add0~25                          ; 1       ;
; five_sec:F_S|Add0~24                          ; 1       ;
; five_sec:F_S|Add0~23                          ; 1       ;
; five_sec:F_S|Add0~22                          ; 1       ;
; five_sec:F_S|Add0~21                          ; 1       ;
; five_sec:F_S|Add0~20                          ; 1       ;
; five_sec:F_S|Add0~19                          ; 1       ;
; five_sec:F_S|Add0~18                          ; 1       ;
; five_sec:F_S|Add0~17                          ; 1       ;
; five_sec:F_S|Add0~16                          ; 1       ;
; five_sec:F_S|Add0~15                          ; 1       ;
; five_sec:F_S|Add0~14                          ; 1       ;
; five_sec:F_S|Add0~13                          ; 1       ;
; five_sec:F_S|Add0~12                          ; 1       ;
; five_sec:F_S|Add0~11                          ; 1       ;
; five_sec:F_S|Add0~10                          ; 1       ;
; five_sec:F_S|Add0~9                           ; 1       ;
; five_sec:F_S|Add0~8                           ; 1       ;
; five_sec:F_S|Add0~7                           ; 1       ;
; five_sec:F_S|Add0~6                           ; 1       ;
; five_sec:F_S|Add0~5                           ; 1       ;
; five_sec:F_S|Add0~4                           ; 1       ;
; five_sec:F_S|Add0~3                           ; 1       ;
; five_sec:F_S|Add0~2                           ; 1       ;
; five_sec:F_S|Add0~1                           ; 1       ;
; five_sec:F_S|Add0~0                           ; 1       ;
; SETPOS:STPS|angle_current[10]~31              ; 1       ;
; SETPOS:STPS|angle_current[9]~30               ; 1       ;
; SETPOS:STPS|angle_current[9]~29               ; 1       ;
; SETPOS:STPS|angle_current[8]~28               ; 1       ;
; SETPOS:STPS|angle_current[8]~27               ; 1       ;
; SETPOS:STPS|angle_current[7]~26               ; 1       ;
; SETPOS:STPS|angle_current[7]~25               ; 1       ;
; SETPOS:STPS|angle_current[6]~24               ; 1       ;
; SETPOS:STPS|angle_current[6]~23               ; 1       ;
; SETPOS:STPS|angle_current[5]~22               ; 1       ;
; SETPOS:STPS|angle_current[5]~21               ; 1       ;
; SETPOS:STPS|angle_current[4]~20               ; 1       ;
; SETPOS:STPS|angle_current[4]~19               ; 1       ;
; SETPOS:STPS|angle_current[3]~18               ; 1       ;
; SETPOS:STPS|angle_current[3]~17               ; 1       ;
; SETPOS:STPS|angle_current[2]~16               ; 1       ;
; SETPOS:STPS|angle_current[2]~15               ; 1       ;
; SETPOS:STPS|angle_current[1]~14               ; 1       ;
; SETPOS:STPS|angle_current[1]~13               ; 1       ;
; SETPOS:STPS|angle_current[0]~12               ; 1       ;
; SETPOS:STPS|angle_current[0]~11               ; 1       ;
; frqdiv:FGD|Add0~62                            ; 1       ;
; frqdiv:FGD|Add0~61                            ; 1       ;
; frqdiv:FGD|Add0~60                            ; 1       ;
; frqdiv:FGD|Add0~59                            ; 1       ;
; frqdiv:FGD|Add0~58                            ; 1       ;
; frqdiv:FGD|Add0~57                            ; 1       ;
; frqdiv:FGD|Add0~56                            ; 1       ;
; frqdiv:FGD|Add0~55                            ; 1       ;
; frqdiv:FGD|Add0~54                            ; 1       ;
; frqdiv:FGD|Add0~53                            ; 1       ;
; frqdiv:FGD|Add0~52                            ; 1       ;
; frqdiv:FGD|Add0~51                            ; 1       ;
; frqdiv:FGD|Add0~50                            ; 1       ;
; frqdiv:FGD|Add0~49                            ; 1       ;
; frqdiv:FGD|Add0~48                            ; 1       ;
; frqdiv:FGD|Add0~47                            ; 1       ;
; frqdiv:FGD|Add0~46                            ; 1       ;
; frqdiv:FGD|Add0~45                            ; 1       ;
; frqdiv:FGD|Add0~44                            ; 1       ;
; frqdiv:FGD|Add0~43                            ; 1       ;
; frqdiv:FGD|Add0~42                            ; 1       ;
; frqdiv:FGD|Add0~41                            ; 1       ;
; frqdiv:FGD|Add0~40                            ; 1       ;
; frqdiv:FGD|Add0~39                            ; 1       ;
; frqdiv:FGD|Add0~38                            ; 1       ;
; frqdiv:FGD|Add0~37                            ; 1       ;
; frqdiv:FGD|Add0~36                            ; 1       ;
; frqdiv:FGD|Add0~35                            ; 1       ;
; frqdiv:FGD|Add0~34                            ; 1       ;
; frqdiv:FGD|Add0~33                            ; 1       ;
; frqdiv:FGD|Add0~32                            ; 1       ;
; frqdiv:FGD|Add0~31                            ; 1       ;
; frqdiv:FGD|Add0~30                            ; 1       ;
; frqdiv:FGD|Add0~29                            ; 1       ;
; frqdiv:FGD|Add0~28                            ; 1       ;
; frqdiv:FGD|Add0~27                            ; 1       ;
; frqdiv:FGD|Add0~26                            ; 1       ;
; frqdiv:FGD|Add0~25                            ; 1       ;
; frqdiv:FGD|Add0~24                            ; 1       ;
; frqdiv:FGD|Add0~23                            ; 1       ;
; frqdiv:FGD|Add0~22                            ; 1       ;
; frqdiv:FGD|Add0~21                            ; 1       ;
; frqdiv:FGD|Add0~20                            ; 1       ;
; frqdiv:FGD|Add0~19                            ; 1       ;
; frqdiv:FGD|Add0~18                            ; 1       ;
; frqdiv:FGD|Add0~17                            ; 1       ;
; frqdiv:FGD|Add0~16                            ; 1       ;
; frqdiv:FGD|Add0~15                            ; 1       ;
; frqdiv:FGD|Add0~14                            ; 1       ;
; frqdiv:FGD|Add0~13                            ; 1       ;
; frqdiv:FGD|Add0~12                            ; 1       ;
; frqdiv:FGD|Add0~11                            ; 1       ;
; frqdiv:FGD|Add0~10                            ; 1       ;
; frqdiv:FGD|Add0~9                             ; 1       ;
; frqdiv:FGD|Add0~8                             ; 1       ;
; frqdiv:FGD|Add0~7                             ; 1       ;
; frqdiv:FGD|Add0~6                             ; 1       ;
; frqdiv:FGD|Add0~5                             ; 1       ;
; frqdiv:FGD|Add0~4                             ; 1       ;
; frqdiv:FGD|Add0~3                             ; 1       ;
; frqdiv:FGD|Add0~2                             ; 1       ;
; frqdiv:FGD|Add0~1                             ; 1       ;
; frqdiv:FGD|Add0~0                             ; 1       ;
; PWM:p_w_m|cnt[7]~19                           ; 1       ;
; PWM:p_w_m|cnt[6]~18                           ; 1       ;
; PWM:p_w_m|cnt[6]~17                           ; 1       ;
; PWM:p_w_m|cnt[5]~16                           ; 1       ;
; PWM:p_w_m|cnt[5]~15                           ; 1       ;
; PWM:p_w_m|cnt[4]~14                           ; 1       ;
; PWM:p_w_m|cnt[4]~13                           ; 1       ;
; PWM:p_w_m|cnt[3]~12                           ; 1       ;
; PWM:p_w_m|cnt[3]~11                           ; 1       ;
; PWM:p_w_m|cnt[2]~10                           ; 1       ;
; PWM:p_w_m|cnt[2]~9                            ; 1       ;
; PWM:p_w_m|cnt[1]~8                            ; 1       ;
; PWM:p_w_m|cnt[1]~7                            ; 1       ;
; SETPOS:STPS|LessThan0~13                      ; 1       ;
; SETPOS:STPS|LessThan0~11                      ; 1       ;
; SETPOS:STPS|LessThan0~9                       ; 1       ;
; SETPOS:STPS|LessThan0~7                       ; 1       ;
; SETPOS:STPS|LessThan0~5                       ; 1       ;
; SETPOS:STPS|LessThan0~3                       ; 1       ;
; SETPOS:STPS|LessThan0~1                       ; 1       ;
; SETPOS:STPS|LessThan1~15                      ; 1       ;
; SETPOS:STPS|LessThan1~13                      ; 1       ;
; SETPOS:STPS|LessThan1~11                      ; 1       ;
; SETPOS:STPS|LessThan1~9                       ; 1       ;
; SETPOS:STPS|LessThan1~7                       ; 1       ;
; SETPOS:STPS|LessThan1~5                       ; 1       ;
; SETPOS:STPS|LessThan1~3                       ; 1       ;
; SETPOS:STPS|LessThan1~1                       ; 1       ;
; PWM:p_w_m|LessThan9~14                        ; 1       ;
; PWM:p_w_m|LessThan9~13                        ; 1       ;
; PWM:p_w_m|LessThan9~11                        ; 1       ;
; PWM:p_w_m|LessThan9~9                         ; 1       ;
; PWM:p_w_m|LessThan9~7                         ; 1       ;
; PWM:p_w_m|LessThan9~5                         ; 1       ;
; PWM:p_w_m|LessThan9~3                         ; 1       ;
; PWM:p_w_m|LessThan9~1                         ; 1       ;
; PWM:p_w_m|LessThan8~14                        ; 1       ;
; PWM:p_w_m|LessThan8~13                        ; 1       ;
; PWM:p_w_m|LessThan8~11                        ; 1       ;
; PWM:p_w_m|LessThan8~9                         ; 1       ;
; PWM:p_w_m|LessThan8~7                         ; 1       ;
; PWM:p_w_m|LessThan8~5                         ; 1       ;
; PWM:p_w_m|LessThan8~3                         ; 1       ;
; PWM:p_w_m|LessThan8~1                         ; 1       ;
; PWM:p_w_m|LessThan7~14                        ; 1       ;
; PWM:p_w_m|LessThan7~13                        ; 1       ;
; PWM:p_w_m|LessThan7~11                        ; 1       ;
; PWM:p_w_m|LessThan7~9                         ; 1       ;
; PWM:p_w_m|LessThan7~7                         ; 1       ;
; PWM:p_w_m|LessThan7~5                         ; 1       ;
; PWM:p_w_m|LessThan7~3                         ; 1       ;
; PWM:p_w_m|LessThan7~1                         ; 1       ;
; PWM:p_w_m|LessThan6~14                        ; 1       ;
; PWM:p_w_m|LessThan6~13                        ; 1       ;
; PWM:p_w_m|LessThan6~11                        ; 1       ;
; PWM:p_w_m|LessThan6~9                         ; 1       ;
; PWM:p_w_m|LessThan6~7                         ; 1       ;
; PWM:p_w_m|LessThan6~5                         ; 1       ;
; PWM:p_w_m|LessThan6~3                         ; 1       ;
; PWM:p_w_m|LessThan6~1                         ; 1       ;
; PWM:p_w_m|LessThan5~14                        ; 1       ;
; PWM:p_w_m|LessThan5~13                        ; 1       ;
; PWM:p_w_m|LessThan5~11                        ; 1       ;
; PWM:p_w_m|LessThan5~9                         ; 1       ;
; PWM:p_w_m|LessThan5~7                         ; 1       ;
; PWM:p_w_m|LessThan5~5                         ; 1       ;
; PWM:p_w_m|LessThan5~3                         ; 1       ;
; PWM:p_w_m|LessThan5~1                         ; 1       ;
; PWM:p_w_m|LessThan4~14                        ; 1       ;
; PWM:p_w_m|LessThan4~13                        ; 1       ;
; PWM:p_w_m|LessThan4~11                        ; 1       ;
; PWM:p_w_m|LessThan4~9                         ; 1       ;
; PWM:p_w_m|LessThan4~7                         ; 1       ;
; PWM:p_w_m|LessThan4~5                         ; 1       ;
; PWM:p_w_m|LessThan4~3                         ; 1       ;
; PWM:p_w_m|LessThan4~1                         ; 1       ;
; PWM:p_w_m|LessThan3~14                        ; 1       ;
; PWM:p_w_m|LessThan3~13                        ; 1       ;
; PWM:p_w_m|LessThan3~11                        ; 1       ;
; PWM:p_w_m|LessThan3~9                         ; 1       ;
; PWM:p_w_m|LessThan3~7                         ; 1       ;
; PWM:p_w_m|LessThan3~5                         ; 1       ;
; PWM:p_w_m|LessThan3~3                         ; 1       ;
; PWM:p_w_m|LessThan3~1                         ; 1       ;
; PWM:p_w_m|LessThan2~14                        ; 1       ;
; PWM:p_w_m|LessThan2~13                        ; 1       ;
; PWM:p_w_m|LessThan2~11                        ; 1       ;
; PWM:p_w_m|LessThan2~9                         ; 1       ;
; PWM:p_w_m|LessThan2~7                         ; 1       ;
; PWM:p_w_m|LessThan2~5                         ; 1       ;
; PWM:p_w_m|LessThan2~3                         ; 1       ;
; PWM:p_w_m|LessThan2~1                         ; 1       ;
; PWM:p_w_m|LessThan1~14                        ; 1       ;
; PWM:p_w_m|LessThan1~13                        ; 1       ;
; PWM:p_w_m|LessThan1~11                        ; 1       ;
; PWM:p_w_m|LessThan1~9                         ; 1       ;
; PWM:p_w_m|LessThan1~7                         ; 1       ;
; PWM:p_w_m|LessThan1~5                         ; 1       ;
; PWM:p_w_m|LessThan1~3                         ; 1       ;
; PWM:p_w_m|LessThan1~1                         ; 1       ;
; PWM:p_w_m|LessThan0~14                        ; 1       ;
; PWM:p_w_m|LessThan0~13                        ; 1       ;
; PWM:p_w_m|LessThan0~11                        ; 1       ;
; PWM:p_w_m|LessThan0~9                         ; 1       ;
; PWM:p_w_m|LessThan0~7                         ; 1       ;
; PWM:p_w_m|LessThan0~5                         ; 1       ;
; PWM:p_w_m|LessThan0~3                         ; 1       ;
; PWM:p_w_m|LessThan0~1                         ; 1       ;
+-----------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 434 / 32,401 ( 1 % )   ;
; C16 interconnects          ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 158 / 21,816 ( < 1 % ) ;
; Direct links               ; 173 / 32,401 ( < 1 % ) ;
; Global clocks              ; 5 / 10 ( 50 % )        ;
; Local interconnects        ; 302 / 10,320 ( 3 % )   ;
; R24 interconnects          ; 11 / 1,289 ( < 1 % )   ;
; R4 interconnects           ; 174 / 28,186 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.97) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 23                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.94) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 6                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 6                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.57) ; Number of LABs  (Total = 35) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 0                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 3                            ;
; 10                                              ; 4                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.86) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 4                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 5                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
; 17                                          ; 2                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 25           ; 25           ; 25           ; 25           ; 19           ; 25           ; 25           ; 19           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MISO               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_final[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_final[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_final[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_final[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out3           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out4           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out5           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out6           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out7           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out8           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out9           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_out_vent       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flag_five_sec      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data_H_test        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Data_H             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50M             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSEL               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Nov 27 22:23:31 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off First_project -c First_project
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "First_project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'First_project.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111): 1000000.000       clk1hz
    Info (332111): 1000.000        clk1M
    Info (332111):   40.000       clk25M
    Info (332111):   20.000       clk50M
Info (176353): Automatically promoted node clk50M~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node frqdiv:FGD|clk1M 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frqdiv:FGD|clk1M~0
Info (176353): Automatically promoted node frqdiv:FGD|clk1hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SETPOS:STPS|M_EN
        Info (176357): Destination node frqdiv:FGD|clk1hz~1
        Info (176357): Destination node RELAY:RL|Q
        Info (176357): Destination node led1~output
Info (176353): Automatically promoted node frqdiv:FGD|clk25M 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frqdiv:FGD|clk25M~0
Info (176353): Automatically promoted node RELAY:RL|Q 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "mstate[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mstate[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mstate[2]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 6 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin Data_H uses I/O standard 3.3-V LVCMOS at 28
    Info (169178): Pin key0 uses I/O standard 3.3-V LVTTL at 7
    Info (169178): Pin clk50M uses I/O standard 3.3-V LVTTL at 23
    Info (169178): Pin SSEL uses I/O standard 3.3-V LVTTL at 67
    Info (169178): Pin SCK uses I/O standard 3.3-V LVTTL at 49
    Info (169178): Pin MOSI uses I/O standard 3.3-V LVTTL at 51
Info (144001): Generated suppressed messages file C:/Smart_home/First_project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 546 megabytes
    Info: Processing ended: Fri Nov 27 22:23:35 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Smart_home/First_project.fit.smsg.


