,Bit Positions -->,63:57,56:55,54,53,52:0,should be 64,,Misc. IR bits,,,,
,Num Signals -->,5,,,,,,,,,,,
,Num Bits -->,7,2,1,1,53,64, ,,,,,
State,Description,J,MOD,DEC,EVCOND,UNUSED,,,L,P,A,,
0,"Data processing Immediate 
Rd = Rn (OP) shift_imm",104,,,,,,,,,,,
1,,,,,,,,,,,,,"NOTE
All empty slots are assumed to contain 0's. Any value that is a ""don't care"" may as well be a 0 too."
2,,,,,,,,,,,,,
3,,,,,,,,,,,,,
4,,,,,,,,,,,,,
5,,,,,,,,,,,,,"SUPER MEGA NOTE!!!!
PLEASE if you add a signal, add it one by one to the RIGHT of the unused bits column! This makes sure that the verilog implementation of the state machine doesn't break!!!!!!!! "
6,,,,,,,,,,,,,
7,,,,,,,,,,,,,
8,"Data processing Immediate 
Shift   Rd = Rn (OP) shift_imm",104,,,,,,,,,,,
9,,,,,,,,,,,,,
10,,,,,,,,,,,,,
11,,,,,,,,,,,,,
12,,,,,,,,,,,,,
13,,,,,,,,,,,,,
14,,,,,,,,,,,,,
15,,,,,,,,,,,,,
16,"Data Processing register shift
Rd = Rn (OP) shift_imm",104,,,,,,,,,,,
17,,,,,,,,,,,,,
18,,,,,,,,,,,,,
19,,,,,,,,,,,,,
20,,,,,,,,,,,,,
21,,,,,,,,,,,,,
22,,,,,,,,,,,,,
23,,,,,,,,,,,,,
24,"Multiply 
Rd = Rm * Rs",25,,,,,,,,,,,
25,Rd = Rd + Rn,104,,,,,,,,,,,
26,,,,,,,,,,,,,
27,,,,,,,,,,,,,
28,,,,,,,,,,,,,
29,,,,,,,,,,,,,
30,,,,,,,,,,,,,
31,,,,,,,,,,,,,
32,"Multiply long 
Mul <- Rs * Rm",34,1,,,,,,,,X,,
33,,,,,,,,,,,,,
34,RdLo <- RdLo + MulLo,36,,,,,,,,,,,
35,RdLo <- RdLo + RdHi,34,,,,,,,,,,,
36,RdHi <- C + MulHi,104,,,,,,,,,,,
37,,,,,,,,,,,,,
38,,,,,,,,,,,,,
39,,,,,,,,,,,,,
40,"Ld/St W UB
Ld/St (Addr 2)",41,2,,,,,,,X,,,
41,AR = Rn,42,,,,,,,,,,,
42,Rn = Rn (U) B Bus,44,,,,,,,,,,,
43,"AR= Rn (U) B Bus
Rn (W) B Bus",44,,,,,,,,,,,
44,Rd (L) (B) Data,104,,,,,,,,,,,
45,,,,,,,,,,,,,
46,,,,,,,,,,,,,
47,,,,,,,,,,,,,
48,"Ld/St HW SB
Ld/St (Addr 2)",49,2,,,,,,,X,,,
49,AR = Rn,50,,,,,,,,,,,
50,Rn = Rn (U) B Bus,52,,,,,,,,,,,
51,"AR= Rn (U) B Bus
Rn (W) B Bus",52,,,,,,,,,,,
52,Rd (L) (S) (H) Data,104,,,,,,,,,,,
53,,,,,,,,,,,,,
54,,,,,,,,,,,,,
55,,,,,,,,,,,,,
56,"Branch/ Link
BL",57,3,,,,,,X,,,,
57,PC <- PC + offset,104,,,,,,,,,,,
58,,,,,,,,,,,,,
59,,,,,,,,,,,,,
60,,,,,,,,,,,,,
61,R14 <- PC,57,,,,,,,,,,,
62,,,,,,,,,,,,,
63,,,,,,,,,,,,,
64,"Swap
MRDR <- M[Rm]
MWDR <- Rn",65,,,,,,,,,,,
65,"M[Rm] <- MWDR
Rn <- MWDR",104,,,,,,,,,,,
66,,,,,,,,,,,,,
67,,,,,,,,,,,,,
68,,,,,,,,,,,,,
69,,,,,,,,,,,,,
70,,,,,,,,,,,,,
71,,,,,,,,,,,,,
72,,,,,,,,,,,,,
73,,,,,,,,,,,,,
74,,,,,,,,,,,,,
75,,,,,,,,,,,,,
76,,,,,,,,,,,,,
77,,,,,,,,,,,,,
78,,,,,,,,,,,,,
79,,,,,,,,,,,,,
80,,,,,,,,,,,,,
81,,,,,,,,,,,,,
82,,,,,,,,,,,,,
83,,,,,,,,,,,,,
84,,,,,,,,,,,,,
85,,,,,,,,,,,,,
86,,,,,,,,,,,,,
87,,,,,,,,,,,,,
88,,,,,,,,,,,,,
89,,,,,,,,,,,,,
90,,,,,,,,,,,,,
91,,,,,,,,,,,,,
92,,,,,,,,,,,,,
93,,,,,,,,,,,,,
94,,,,,,,,,,,,,
95,,,,,,,,,,,,,
96,,,,,,,,,,,,,
97,,,,,,,,,,,,,
98,,,,,,,,,,,,,
99,,,,,,,,,,,,,
100,,,,,,,,,,,,,
101,,,,,,,,,,,,,
102,,,,,,,,,,,,,
103,,,,,,,,,,,,,
104,"Fetch 
MAR <- PC
PC <- PC + 4",105,,,,,,,,,,,
105,DEC <- M[MAR],106,,,,,,,,,,,
106,Check COND && Decode Branch,,,1,1,,,,,,,,
107,,,,,,,,,,,,,
108,,,,,,,,,,,,,
109,,,,,,,,,,,,,
110,,,,,,,,,,,,,
111,,,,,,,,,,,,,
112,,,,,,,,,,,,,
113,,,,,,,,,,,,,
114,,,,,,,,,,,,,
115,,,,,,,,,,,,,
116,,,,,,,,,,,,,
117,,,,,,,,,,,,,
118,,,,,,,,,,,,,
119,,,,,,,,,,,,,
120,,,,,,,,,,,,,
121,,,,,,,,,,,,,
122,,,,,,,,,,,,,
123,,,,,,,,,,,,,
124,,,,,,,,,,,,,
125,,,,,,,,,,,,,
126,,,,,,,,,,,,,
127,,,,,,,,,,,,,