---
comments: true 
---


# <strong>实验 6：完整流水线 CPU</strong>


## <strong>实验目的</strong>

在本次实验中，我们将结合前递模块与段间寄存器控制模块，得到一个能正常运行的完整流水线 CPU。

## <strong>实验内容</strong>

!!! Question "任务 1：前递模块（2 分）"

    根据实验文档的内容，根据传入的信号与优先级的判断，正确进行前递模块的设计。

!!! Question "任务 2：加入前递的流水线（3 分）"

    将前递模块正确接入 CPU，形成加入前递的流水线，并通过对应仿真测试。

    ??? Note "LA32R 的测试汇编程序"

        [在这里](./testcases/la_1.s)。
  

    ??? Note "RV32I 的测试汇编程序"

        [在这里](./testcases/rv_1.s)。


!!! Question "任务 3：段间寄存器控制模块（2 分）"

    根据实验文档的内容，根据传入的信号，正确根据输入信号进行段间寄存器的控制模块设计。

!!! Question "任务 4：完整流水线 CPU"

    将段间寄存器控制模块正确接入 CPU，形成最终的流水线 CPU，并通过仿真、上板测试。

    ??? Note "LA32R 的测试汇编程序"

        [在这里](./testcases/la_2.s)。
  

    ??? Note "RV32I 的测试汇编程序"

        [在这里](./testcases/rv_2.s)。


## <strong>实验检查与提交</strong>

本次实验布置时间为 2024-04-22，持续<strong>两</strong>周。相应的 DDL 节点如下：


|       组别    |     检查 DDL        |     报告提交 DDL      |
| :----------: | :-----------------: | :-------------------: |
|    周一组    |      2024-05-06      |     2024-05-13       |
|    周三组    |      2024-05-08      |     2024-05-15       |

检查与报告延迟一周以内（含）的，至多只能得到 80% 分数；延迟一周以上、两周以内（含）的，至多只能得到 60% 分数；延迟超过两周的不得分。

!!! Warning "提醒"

    实验的 DDL 为当天晚上 21:30。助教有权利在 21:30 准时停止检查，请大家合理安排好自己的时间。能否线上检查、能否在其他时间检查请咨询本组的助教。


!!! Success "关于实验报告"

    实验报告需要大家提交 PDF 格式。我们推荐大家使用 Markdown 或者 Latex 撰写实验报告，这样可以直接导出为 PDF。大家也可以使用 Word、WPS 等进行报告撰写，最后转换为 PDF 格式。我们不推荐也不拒绝大家手写实验报告，但请将其拍照扫描成 PDF 文件后再上传。我们不接受任何因为文件格式错误而导致成绩异常的申诉请求！

    在实验报告中，你需要给出每一项任务的答案，并附上必要的说明过程（或截图）。

    <strong>特别地：实验报告的字数和排版与最终得分无关。影响得分的仅有内容正确性与完整性。</strong>


实验报告提交的地址在[这里](https://soc.ustc.edu.cn/)。
