**可测试性设计**（）是一种[集成电路设计](../Page/集成电路设计.md "wikilink")技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。总之，在设计阶段添加这些结构虽然增加了电路的复杂程度，看似增加了成本，但是往往能够在测试阶段节约更多的时间和金钱。

## 参考文献

  - [IEEE Std 1149.1 (JTAG) Testability
    Primer](http://focus.ti.com/lit/an/ssya002c/ssya002c.pdf) A
    technical presentation on Design-for-Test centered on JTAG and
    Boundary Scan
  - *Electronic Design Automation For Integrated Circuits Handbook*, by
    Lavagno, Martin and Scheffer, ISBN 0-8493-3096-3 A survey of the
    field of [electronic design
    automation](https://zh.wikipedia.org/wiki/electronic_design_automation "wikilink").
    This summary was derived (with permission) from Vol I, Chapter 21,
    *Design For Test*, by Bernd Koenemann.

## 延伸阅读

  -
## 相关条目

  - [扫描链](https://zh.wikipedia.org/wiki/扫描链 "wikilink")

  - [内建自测试](../Page/内建自测试.md "wikilink")

  - [电子测试设备](../Page/电子测试设备.md "wikilink")

  - [ATPG](https://zh.wikipedia.org/wiki/ATPG "wikilink")

  -
  -
  -
[Category:電子設計自動化](https://zh.wikipedia.org/wiki/Category:電子設計自動化 "wikilink")