<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚ò™Ô∏è üë©üèΩ‚Äçü§ù‚Äçüë®üèø üß¢ Encore une fois sur les retards dans le code source du projet FPGA ou une simple question pour un entretien pour un job de d√©veloppeur FPGA üö¢ üëºüèæ üë®üèæ‚Äç‚öñÔ∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Il y a quelque temps, lors d'une discussion en compagnie de d√©veloppeurs professionnels de FPGA, une discussion a surgi sur la r√©ussite d'une intervie...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Encore une fois sur les retards dans le code source du projet FPGA ou une simple question pour un entretien pour un job de d√©veloppeur FPGA</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/419875/"><img src="https://habrastorage.org/webt/z6/f-/6r/z6f-6rzaupd6oxldcxbx5dkz0ew.png"><br><br>  Il y a quelque temps, lors d'une discussion en compagnie de d√©veloppeurs professionnels de FPGA, une discussion a surgi sur la r√©ussite d'une interview.  Quelles questions y sont pos√©es et ce qui pourrait √™tre pos√©.  J'ai propos√© deux questions: <br><br><ol><li>  Donnez un exemple de code synchrone sans utiliser de d√©lais, ce qui donnera des r√©sultats diff√©rents lors de la mod√©lisation et lorsque vous travaillez dans un √©quipement r√©el </li><li>  Corrigez ce code avec des retards. </li></ol><br>  Apr√®s cette question, une discussion anim√©e a suivi, √† la suite de laquelle j'ai d√©cid√© d'examiner cette question plus en d√©tail. <br><a name="habracut"></a><br>  J'ai d√©j√† abord√© ce sujet un peu dans l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">article pr√©c√©dent</a> .  Maintenant plus en d√©tail.  Voici un exemple de texte: <br><br><pre><code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">library</span></span> IEEE; <span class="hljs-keyword"><span class="hljs-keyword">use</span></span> IEEE.STD_LOGIC_1164.<span class="hljs-keyword"><span class="hljs-keyword">all</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">entity</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> delta_delay; <span class="hljs-keyword"><span class="hljs-keyword">architecture</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">of</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk1 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>:=<span class="hljs-string"><span class="hljs-string">'0'</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk2 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1; <span class="hljs-comment"><span class="hljs-comment">--    clk1 signal a : std_logic; signal b : std_logic; signal c : std_logic; signal d : std_logic; begin ---    --- clk1 &lt;= not clk1 after 5 ns; pr_a: process begin a &lt;= '0' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); a &lt;= '1' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); end process; ---   -    --- clk2 &lt;= clk1; --    ,        ---  1 -     --- b &lt;= a when rising_edge( clk1 ); c &lt;= b when rising_edge( clk1 ); d &lt;= b when rising_edge( clk2 ); ---  2 -     --- -- --clk2 &lt;= clk1; --b &lt;= a after 1 ns when rising_edge( clk1 ); --c &lt;= b after 1 ns when rising_edge( clk1 ); --d &lt;= b after 1 ns when rising_edge( clk2 ); ---  3 -          alias --- --b &lt;= a when rising_edge( clk1 ); --c &lt;= b when rising_edge( clk1 ); --d &lt;= b when rising_edge( clk3 ); end delta_delay;</span></span></code> </pre> <br>  Pour plus de simplicit√©, tout le code est plac√© dans un seul composant. <br><br>  Les signaux <b>clk1</b> et <b>a</b> sont des signaux d'exposition de test.  <b>clk1</b> est une fr√©quence d'horloge de 100 MHz, le signal <b>a</b> contient deux cycles d'horloge √† 0 et quatre cycles d'horloge √† 1. Le signal <b>a</b> est g√©n√©r√© avec un retard de 1 nc par rapport au front montant de <b>clk1</b> .  Ces deux signaux suffisent √† d√©crire le probl√®me. <br><br>  Diff√©rentes options de code synth√©tis√©es peuvent √™tre non comment√©es et mod√©lis√©es. <br>  Consid√©rez la premi√®re option, il s'agit d'un code synth√©tis√© sans d√©lai et utilisant la r√©affectation de la fr√©quence d'horloge. <br><br>  Voici les r√©sultats de la simulation pour l'option 1: <br><br><img src="https://habrastorage.org/webt/34/ew/l_/34ewl_wuqjudvf6ehn6gw5cf164.png"><br><br>  Le diagramme montre visuellement que les signaux d'horloge <b>clk1</b> et <b>clk2</b> co√Øncident, mais en fait <b>clk2 est</b> retard√© par rapport √† <b>clk1</b> de la valeur du retard delta.  Le signal <b>c</b> retarde le signal <b>b</b> d'un cycle d'horloge.  C'est correct.  Mais le signal <b>d</b> doit co√Øncider avec le signal <b>c</b> , mais cela ne se produit pas.  Cela fonctionne plus t√¥t. <br><br>  Souvenons-nous du retard delta.  Il s'agit d'un concept fondamental, il est bas√© sur le travail de simulateurs d'√©v√©nements, que nous utilisons lors de la mod√©lisation de circuits logiques. <br><br>  Le simulateur a le concept de temps de mod√®le.  Tous les √©v√©nements du syst√®me sont associ√©s √† cette heure de mod√®le.  Regardons la formation de la fr√©quence d'horloge: <br><br><pre> <code class="vhdl hljs">clk1 &lt;= <span class="hljs-keyword"><span class="hljs-keyword">not</span></span> clk1 <span class="hljs-keyword"><span class="hljs-keyword">after</span></span> <span class="hljs-number"><span class="hljs-number">5</span></span> ns;</code> </pre> <br>  Supposons maintenant que nous <b>mod√©lisons</b> uniquement <b>clk1</b> , il n'y a pas d'autres signaux. <br>  Au moment initial du temps, <b>clk1</b> est 0, il est d√©fini lorsque le signal est d√©clar√©.  Le simulateur voit la n√©cessit√© d'inverser le signal.  Le mot cl√© after donne des instructions pour affecter une nouvelle valeur en 5 ns par rapport √† l'heure actuelle du mod√®le.  Le simulateur le voit et note qu'√† l'instant 5 ns, la valeur de <b>clk1</b> sera 1. Bien qu'il s'agisse d'un mod√®le futur, il pourrait d'ailleurs encore changer.  Ensuite, le simulateur balaye les signaux restants.  Le simulateur verra que pour un instant donn√© dans le temps du mod√®le, tout est fait et il peut calculer l'instant suivant.  La question se pose - quel est le moment suivant?  En principe, diff√©rentes options sont possibles.  Par exemple, Simulink a un mode √† pas fixe.  Dans ce cas, le temps du mod√®le augmentera d'une certaine quantit√© et les calculs se poursuivront. <br><br>  Les syst√®mes de simulation de circuits num√©riques font diff√©remment.  Ils passent √† l'√©v√©nement suivant, qu'ils ont d√©j√† plac√© dans le futur sur leur axe de temps mod√®le.  Dans ce cas, ce sera 5 ns.  Le simulateur verra que <b>clk1</b> a chang√© et calculera une nouvelle valeur pour lui, ce sera 0 qui sera √©galement plac√© avec un retard de 5 ns sur l'axe du temps.  C'est-√†-dire  ce sera 10 ns.  Ainsi, le processus se poursuivra jusqu'√† la fin du temps de simulation sp√©cifi√©. <br><br>  Ajoutons maintenant les signaux <b>a</b> et <b>b</b> . <br><br>  Le signal <b>a</b> est affect√© dans le processus.  Pour le signal <b>b</b> , la construction conditionnelle quand est utilis√©e;  La fonction rise_edge ( <b>clk1</b> ) analyse <b>clk1</b> et retourne <b>vrai</b> lorsque le front est fixe, c'est-√†-dire  la valeur pr√©c√©dente est 0 et la valeur actuelle est 1. <br><br>  Au moment du mod√®le 5 ns, <b>clk1</b> changera.  Il deviendra √©gal √† 1 et pour le moment de 10 ns un √©v√©nement sera cr√©√© pour le mettre √† 0. Mais c'est plus tard.  Alors que nous sommes encore dans le moment de 5 ns et nous continuons les calculs.  Le simulateur passe √† la ligne <pre> <code class="vhdl hljs">b&lt;=a <span class="hljs-keyword"><span class="hljs-keyword">when</span></span> rising_edge(clk1);</code> </pre>  Puisqu'il existe une fonction qui d√©pend de <b>clk1,</b> le simulateur calculera la valeur de la fonction, veillera √† ce qu'elle renvoie vrai et affectera <pre> <code class="vhdl hljs">b&lt;=a;</code> </pre> <br><br>  Ici commence la partie la plus int√©ressante - quand il est n√©cessaire de changer la valeur de <b>b</b> .  Il semblerait n√©cessaire de le changer maintenant, √† ce stade.  Mais nous avons des processus parall√®les.  Peut-√™tre avons-nous encore besoin de la valeur de <b>b</b> pour calculer d'autres signaux.  Et voici le concept de retard delta.  Il s'agit de la valeur minimale de d√©calage de l'heure du mod√®le.  Cette valeur n'a m√™me pas la dimension du temps.  Ce n'est qu'un delta.  Mais il peut y en avoir beaucoup.  Et tellement que le simulateur s'arr√™te simplement par erreur ou se fige. <br>  Ainsi, une nouvelle valeur de <b>b</b> sera fix√©e pour le moment 5 ns + 1 (1 est le premier retard delta).  Le simulateur verra qu'il n'y a d√©j√† rien √† calculer pour l'instant 5 ns et ira √† l'instant suivant, et ce sera 5 ns + 1;  √Ä ce moment, la hausse_edge (ckl1) ne fonctionne pas.  Et la valeur de b sera fix√©e √† 1. Apr√®s cela, le simulateur passera √† l'instant 10 nc. <br><br>  Ajoutons maintenant les signaux <b>c</b> , <b>d</b> et voyons pourquoi ils sont diff√©rents. <br>  Il est pr√©f√©rable de consid√©rer le moment du temps du mod√®le 25 ns en tenant compte des retards delta <br><br><table><tbody><tr><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  0 </th><th>  1 </th><th>  0 </th><th>  vrai </th><th>  faux </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  1 </th><th>  1 </th><th>  1 </th><th>  faux </th><th>  vrai </th><th>  1 </th><th>  0 </th><th>  0 </th></tr><tr><th>  2 </th><th>  1 </th><th>  0 </th><th>  faux </th><th>  faux </th><th>  1 </th><th>  0 </th><th>  1 </th></tr></tbody></table><br>  Remarque: re - rise_edge <br><br>  Le tableau montre qu'au moment o√π la fonction mont√©e_cr√™te ( <b>clk2</b> ) est d√©clench√©e, la valeur de <b>b est</b> d√©j√† 1. Et donc, elle sera affect√©e au signal <b>d</b> . <br><br>  Bas√© sur le bon sens, ce n'est pas le comportement que nous attendions du code.  Apr√®s tout, nous avons simplement r√©affect√© le signal <b>clk1</b> √† <b>clk2</b> et nous nous <b>attendions</b> √† ce que les signaux <b>c</b> et <b>d</b> soient les m√™mes.  Mais suivant la logique du simulateur, ce n'est pas le cas.  Il s'agit d'une caract√©ristique <b>PRINCIPALE</b> .  Cette fonctionnalit√©, bien s√ªr, doit √™tre connue des d√©veloppeurs de projets FPGA et c'est donc une bonne et n√©cessaire question pour un entretien. <br><br>  Que se passera-t-il pendant la synth√®se?  Mais le synth√©tiseur suivra le bon sens, il fera les signaux <b>clk2</b> et <b>clk1</b> un signal et donc <b>c</b> et <b>d</b> seront √©galement les m√™mes.  Et avec certains r√©glages de synth√©tiseur, ils seront √©galement combin√©s en un seul signal. <br><br>  C'est juste le cas lorsque la mod√©lisation et le travail dans des √©quipements r√©els conduiront √† des r√©sultats diff√©rents.  Je tiens √† noter que la raison des diff√©rents r√©sultats est la logique diff√©rente du simulateur et du synth√©tiseur.  Il s'agit d'une diff√©rence de BASE.  Cela n'a rien √† voir avec les contraintes de temps.  Et si votre projet dans le mod√®le et dans le fer montre des r√©sultats diff√©rents, alors v√©rifiez, peut-√™tre qu'un design comme celui-ci s'est gliss√© l√†-dedans <br><br><pre> <code class="vhdl hljs">clk2 &lt;= clk1</code> </pre> <br>  Maintenant, la deuxi√®me question est de corriger ce code avec des retards. <br>  Il s'agit de l'option 2. Elle peut √™tre non comment√©e et mod√©lis√©e. <br>  Voici le r√©sultat. <br><br><img src="https://habrastorage.org/webt/vu/4z/t0/vu4zt0pe3gxnpav3vje3kwoi_ye.png"><br><br>  Le r√©sultat est correct.  Que s'est-il pass√©?  Faisons un tableau √† nouveau pour un intervalle de 25 √† 36 ns <br><table><tbody><tr><th>  le temps </th><th>  delta </th><th>  clk1 </th><th>  clk2 </th><th>  re (clk1) </th><th>  re (clk2) </th><th>  b </th><th>  c </th><th>  d </th></tr><tr><th>  25 </th><th>  0 </th><th>  1 </th><th>  0 </th><th>  vrai </th><th>  faux </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  25 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  faux </th><th>  vrai </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  26 </th><th>  0 </th><th>  1 </th><th>  1 </th><th>  faux </th><th>  faux </th><th>  1 </th><th>  0 </th><th>  0 </th></tr><tr><th>  35 </th><th>  0 </th><th>  1 </th><th>  0 </th><th>  vrai </th><th>  faux </th><th>  1 </th><th>  0 </th><th>  0 </th></tr><tr><th>  35 </th><th>  1 </th><th>  1 </th><th>  1 </th><th>  faux </th><th>  vrai </th><th>  1 </th><th>  0 </th><th>  0 </th></tr><tr><th>  36 </th><th>  0 </th><th>  1 </th><th>  1 </th><th>  faux </th><th>  faux </th><th>  1 </th><th>  1 </th><th>  1 </th></tr></tbody></table><br>  On voit que la valeur de <b>b</b> ne change pas aux moments des fronts <b>clk1</b> , <b>clk2</b> .  Un retard de 1 ns prend le moment o√π le signal change au-del√† de la zone de r√©ponse de front.  Ce code se rapproche de la r√©alit√©.  Dans un circuit r√©el, il y a un certain temps pour que le d√©clencheur se d√©clenche et que le signal se propage.  Ce temps doit √™tre inf√©rieur √† la p√©riode de la fr√©quence d'horloge, en fait, c'est ce que fait le traceur, et c'est ce que l'analyse de temps v√©rifie. <br><br>  La cause de l'erreur est la r√©affectation du signal d'horloge par l'affectation habituelle √† laquelle appara√Æt un retard delta.  Cependant, le langage VHDL a une construction d'alias.  Cela vous permet d'obtenir un nom diff√©rent pour le signal.  Voici l'annonce: <br><br><pre> <code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1;</code> </pre> <br>  Dans l'exemple de texte, vous pouvez d√©commenter l'option 3 - cela fonctionnera correctement. <br><br>  Cet exemple est √©crit en VHDL.  Peut-√™tre que c'est le probl√®me uniquement de cette langue?  Mais voici les m√™mes options dans Verilog. <br><br><div class="spoiler">  <b class="spoiler_title">Texte masqu√©</b> <div class="spoiler_text"><pre> <code class="hljs delphi">`timescale <span class="hljs-number"><span class="hljs-number">1</span></span> ns / <span class="hljs-number"><span class="hljs-number">1</span></span> ps module delta_delay_2 (); reg clk1 = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; reg clk2; wire clk3; reg a = 1'</span></span>b0; reg b; reg c; reg d; initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> forever clk1 = <span class="hljs-string"><span class="hljs-string">#5</span></span> ~clk1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">repeat</span></span>(<span class="hljs-number"><span class="hljs-number">10</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-string"><span class="hljs-string">#20</span></span> a = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; #60 a = 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-comment"><span class="hljs-comment">//   -    --- always @(clk1) clk2 &lt;= clk1; //  1 -     always @(posedge clk2) d &lt;= b; always @(posedge clk1) begin c &lt;= b; b &lt;= a; end //  2 -     //always @(posedge clk1) b = #1 a; // //always @(posedge clk1) c = #1 b; // //always @(posedge clk2) d = #1 b; //  3 -     //      assign //assign clk3 = clk1; // //always @(posedge clk3) d &lt;= b; // //always @(posedge clk1) //begin // c &lt;= b; // b &lt;= a; //end endmodule</span></span></code> </pre><br><br></div></div><br><ul><li>  Option 1 - pas de retard.  Cela ne fonctionne pas correctement. </li><li>  Option 2 - avec retards.  Cela fonctionne correctement. </li><li>  Option 3 - r√©affectation par fil.  Cela fonctionne correctement. </li></ul><br>  Verilog a le concept de reg et wire.  Dans ce cas, la r√©affectation du signal d'horloge par le fil semble plus naturelle.  Ceci est analogue √† une affectation d'alias dans VHDL.  Cela soulage quelque peu la tension du probl√®me, mais vous devez toujours le savoir. <br>  Verilog a √©galement le concept d'affectation bloquante et non bloquante.  L'affectation des signaux <b>b</b> et <b>c</b> peut √™tre √©crite d'une autre mani√®re: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> c = b; b = a; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  Et vous pouvez le faire: <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> b = a; c = b; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br>  Selon l'ordre des lignes, le r√©sultat sera diff√©rent. <br><br>  Revenant au sujet de l'entretien, je tiens √† souligner une fois de plus que ces questions visent √† comprendre l'essence du probl√®me.  Et √† partir de la compr√©hension du probl√®me, on peut tirer diverses conclusions, par exemple, quel style de code utiliser.  Personnellement, j'utilise toujours l'attribution de retard. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Des exemples de fichiers sont disponibles ici.</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr419875/">https://habr.com/ru/post/fr419875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr419865/index.html">Comment √©crire accidentellement une interface graphique Web pour Haproxy</a></li>
<li><a href="../fr419867/index.html">Six autres mythes sur la blockchain, o√π sera-t-elle toujours appliqu√©e</a></li>
<li><a href="../fr419869/index.html">La r√©volution de l'IA ne sera pas faite par des dro√Ødes, mais par des grille-pain</a></li>
<li><a href="../fr419871/index.html">Comment Google essaie de d√©velopper un moteur de recherche censur√© pour la Chine</a></li>
<li><a href="../fr419873/index.html">Tester uniquement par des m√©thodes publiques est mauvais</a></li>
<li><a href="../fr419877/index.html">Comment nous avons r√©invent√© la ¬´maison intelligente¬ª</a></li>
<li><a href="../fr419879/index.html">PWA est facile. Bonjour joomla</a></li>
<li><a href="../fr419883/index.html">Obtenez la diff√©rence entre les fichiers binaires en utilisant vcdiff</a></li>
<li><a href="../fr419885/index.html">Traduction du livre d'Andrew Un, Passion for Machine Learning, Chapitres 15-19</a></li>
<li><a href="../fr419893/index.html">Comment faire des recherches d'utilisateurs sur Github en utilisant VanillaJS</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>