{
    "hands_on_practices": [
        {
            "introduction": "我们如何对一个由多个处理器执行相同程序的系统进行分类？这究竟是一个指令流还是多个？这个基础问题是理解弗林分类法的核心。本练习通过分析一个用于实现容错的三模冗余（TMR）系统，来探讨这一问题 。此实践旨在通过一个看似模糊但极具启发性的例子，让您深入理解区分多指令流多数据流（MIMD）和单指令流多数据流（SIMD）架构的关键：系统的分类取决于其硬件结构，特别是独立控制单元（如程序计数器）的数量，而非软件所执行的行为。",
            "id": "3643557",
            "problem": "一个面向可靠性的计算机系统使用三模冗余（TMR），其中 $N=3$ 个相同的处理副本在相同的传感器输入流上执行相同的已编译二进制文件。每个副本都有自己的程序计数器、指令缓存和流水线，并且它们在独立的时钟上运行。输入分配器为每个副本提供一份相同的传感器数据副本，因此每个副本在同一时间读取各自包含相同值的缓冲区。在每 $K$ 条指令的周期之后，一个多数表决器会比较三个输出来屏蔽可能存在的单个故障副本。\n\n为了尝试实现锁步协调，系统软件在每条指令后插入一个屏障，强制所有副本等待，直到最慢的副本完成该指令的退役。设在无故障操作中，每个副本的每条指令基本退役时间为 $\\tau$，每条指令的同步开销为 $\\beta>0$，代表由屏障协调消息引起的可测量延迟。系统中没有硬件指令广播单元；每个副本独立地获取和解码指令。\n\n使用 Flynn 分类法的核心定义：\n- 单指令单数据 (SISD): 一个指令流作用于一个数据流。\n- 单指令多数据 (SIMD): 一个指令流广播到多个处理单元，锁步作用于多个数据流。\n- 多指令单数据 (MISD): 多个指令流作用于一个数据流。\n- 多指令多数据 (MIMD): 多个指令流作用于多个数据流，通常是异步的。\n\n将该 TMR 系统归入这些类别之一。您的分类必须基于第一性原理：发出单一指令流的单一控制单元在结构上是否存在，由独立程序计数器所蕴含的不同指令流的数量，以及输入分配器所提供的数据流的性质。考虑同步开销 $\\beta$ 在区分结构化广播和软件锁步方面的作用。\n\n选择最合适的分类。\n\nA. $SIMD$: 单一指令流控制三个执行通道处理多个数据流；每指令同步开销 $\\beta$ 不会改变其 SIMD 性质。\n\nB. $MIMD$: 三个独立的指令流（每个副本一个）在三个复制的数据流上执行相同的代码；每指令同步开销 $\\beta$ 是一种协调成本，但其结构仍然是 $MIMD$。\n\nC. $SISD$: 尽管存在物理复制，但相同的程序和相同的数据在总体上意味着一个指令流和一个数据流。\n\nD. $MISD$: 三个不同的指令流在一个共享数据流上操作以实现故障屏蔽；时序偏差导致各副本间产生实际不同的指令序列。",
            "solution": "用户希望我根据 Flynn 分类法对一个三模冗余（TMR）系统进行分类。\n\n### 问题验证\n\n**步骤1：提取已知条件**\n- 系统类型：三模冗余 (TMR)\n- 副本数量：$N=3$ 个相同的处理副本。\n- 执行模型：副本在相同的传感器输入流上执行相同的已编译二进制文件。\n- 副本架构：每个副本都有自己的程序计数器、指令缓存和流水线。它们在独立的时钟上运行。\n- 数据输入：输入分配器为每个副本提供一份相同的传感器数据副本。每个副本从其包含相同值的自有缓冲区中读取数据。\n- 故障屏蔽：多数表决器在每 $K$ 条指令后比较输出。\n- 同步：每条指令后插入一个软件屏障，强制所有副本等待最慢的副本完成该指令的退役。\n- 时序：每条指令的基本退役时间为 $\\tau$。每条指令的同步开销为 $\\beta > 0$。\n- 指令获取：没有硬件指令广播单元。每个副本独立地获取和解码指令。\n- Flynn 分类法定义：\n    - SISD: 单指令单数据\n    - SIMD: 单指令多数据\n    - MISD: 多指令单数据\n    - MIMD: 多指令多数据\n\n**步骤2：使用提取的已知条件进行验证**\n- **科学依据**：该问题基于计算机体系结构的既定概念，特别是容错系统（TMR）和并行处理分类（Flynn 分类法）。所有描述的组件（副本、程序计数器、屏障、表决器）都是该领域的标准组件。\n- **问题定义明确**：该问题对系统的体系结构和操作提供了清晰而详细的描述。它还提供了执行分类所需的 Flynn 分类法定义。关于独立程序计数器和缺少硬件广播单元的细节是至关重要且定义明确的，这使得唯一分类成为可能。\n- **客观性**：对 TMR 系统的描述是技术性的、精确的，并且没有主观或含糊的语言。\n\n问题陈述在内部是一致的、科学上是合理的，并且定义明确。它提供了足够的信息，可以根据所提供的定义进行严格的分类。\n\n**结论：** 问题有效。\n\n### 解答推导\n\n根据 Flynn 分类法对所描述的 TMR 系统进行分类，取决于对其指令流和数据流的结构分析，而这种分析是由硬件实现决定的。\n\n**1. 指令流分析：**\n\nFlynn 分类法根据系统中的控制单元数量来区分单指令流和多指令流。具有单指令流的系统有一个控制单元，负责获取、解码并向一个或多个处理元件发出指令。相反，具有多指令流的系统有多个独立的控制单元。\n\n问题陈述“每个副本都有自己的程序计数器、指令缓存和流水线”，并且“每个副本独立地获取和解码指令”。这是具有多个控制单元的系统的决定性特征。每个副本的程序计数器决定了该特定副本的控制流。尽管所有副本都执行相同的已编译二进制文件，但它们是通过独立的、分离的取指-解码-执行周期来完成的。时钟速度、内存访问延迟或缓存行为的微小变化都可能导致它们的程序计数器暂时指向不同的指令，从而证实了它们的独立性。缺少“硬件指令广播单元”进一步证实了不存在单一的指令来源。\n\n因此，该系统具有**多条指令流**（具体来说是 $3$ 条）。这一结论立即排除了 SISD（单指令单数据）和 SIMD（单指令多数据）的分类。\n\n**2. 数据流分析：**\n\nFlynn 分类法根据被处理的不同数据序列的数量来区分单数据流和多数据流。\n\n问题陈述“输入分配器为每个副本提供一份相同的传感器数据副本，因此每个副本读取各自包含相同值的缓冲区”。从硬件角度来看，这意味着有 $3$ 个独立的内存缓冲区，每个处理副本都访问自己的缓冲区。尽管这些数据流的*内容*是相同的，但它们是物理上不同的流。每个处理器都在自己的私有数据副本上操作。\n\n因此，该系统具有**多条数据流**。这一结论与发现多条指令流相结合，指向了 MIMD 分类。\n\n**3. 综合分类与同步的作用：**\n\n- **多指令流**和**多数据流**是 **MIMD**（多指令多数据）的定义。\n- 所描述的系统是 MIMD 的一个特定的、常见的子类，称为 SPMD（单程序多数据），其中所有处理器执行相同的程序。Flynn 的原始分类法不包括 SPMD 作为顶级类别，因此 MIMD 是正确的通用分类。\n- 必须考虑软件屏障及其相关开销 $\\beta > 0$ 的作用。这个屏障迫使副本进入一种锁步执行形式。有人可能会认为这使得系统表现得像一台 SIMD 机器。然而，这是不正确的。在真正的 SIMD 体系结构中，锁步是由单个控制单元广播指令所产生的基本结构属性。同步是隐式的且高效的。在所描述的系统中，锁步是在一个本身是异步的（独立的时钟、独立的PC）硬件体系结构上由*软件强制执行*的。非零同步开销 $\\beta$ 的存在，证明了这是在 MIMD 结构之上由软件强制实施的协调。这是为了使 MIMD 系统为了表决而同步运行所付出的代价，而不是改变其基本体系结构分类的一个特征。\n\n**结论：** 具有独立控制单元（程序计数器）和复制数据流的 TMR 系统，在结构上是一种 MIMD 体系结构。\n\n### 逐项分析选项\n\n**A. SIMD: 单一指令流控制三个执行通道处理多个数据流；每指令同步开销 $\\beta$ 不会改变其 SIMD 性质。**\n\n**不正确。** 前提“单一指令流”是错误的。问题明确指出， $N=3$ 个副本中的每一个都有自己的程序计数器并独立获取指令。这定义了一个具有多条指令流的系统，与 SIMD 的定义相矛盾。\n\n**B. MIMD: 三个独立的指令流（每个副本一个）在三个复制的数据流上执行相同的代码；每指令同步开销 $\\beta$ 是一种协调成本，但其结构仍然是 MIMD。**\n\n**正确。** 此选项准确地反映了分析。\n- “三个独立的指令流”：正确，因为有独立的程序计数器和取指单元。\n- “执行相同的代码”：正确，这是系统的 SPMD 性质。\n- “在三个复制的数据流上”：正确，因为每个副本都有自己带有数据副本的缓冲区。\n- “同步……是一种协调成本，但其结构仍然是 MIMD”：正确。软件屏障强制执行一种行为，但不会改变其底层具有多个控制单元的 MIMD 硬件体系结构。\n\n**C. SISD: 尽管存在物理复制，但相同的程序和相同的数据在总体上意味着一个指令流和一个数据流。**\n\n**不正确。** 这个选项混淆了逻辑功能（一个程序，一个概念上的数据源）和物理硬件结构。Flynn 分类法是对硬件实现进行分类。一个拥有 $3$ 个处理器、$3$ 个程序计数器和 $3$ 个数据缓冲区的系统不是一个单流系统。SISD 描述的是一个单一的、非复制的单处理器。\n\n**D. MISD: 三个不同的指令流在一个共享数据流上操作以实现故障屏蔽；时序偏差导致各副本间产生实际不同的指令序列。**\n\n**不正确。** 虽然该系统确实有“三个不同的指令流”，但“单个共享数据流”的说法不如选项 B 中的“多个复制的数据流”准确。问题描述了每个副本都有独立的缓冲区。此外，经典的 MISD 模型（例如，收缩阵列）涉及不同的处理器在单个数据流通过它们时执行*不同*的操作。而在这里，处理器对相同的数据副本执行*相同*的操作，这更符合 SPMD 风格的 MIMD 计算的特征。",
            "answer": "$$\\boxed{B}$$"
        },
        {
            "introduction": "在弗林的分类法中，多指令流单数据流（MISD）通常被认为是最难以捉摸的类别，理论上存在但现实中罕见。一个看似完美的MISD候选者是处理流水线，其中多个不同的处理阶段作用于同一个数据流。本练习  旨在探讨流水线架构的分类及其与吞吐量之间的关系。通过这个思想实验，您将更深刻地理解为何真正的MISD架构如此罕见，以及为何流水线并行通常被归类为MIMD，因为它在同一时刻处理的是位于流水线不同位置的不同数据项。",
            "id": "3643547",
            "problem": "一个流式分析加速器摄入单个有序数据流 $\\{x_k\\}_{k=1}^{\\infty}$，并对每个数据项应用一系列 $m$ 个确定性滤波器 $f_1, f_2, \\dots, f_m$，产生输出 $y_k = f_m(f_{m-1}(\\dots f_1(x_k)\\dots))$。每个滤波器 $f_i$ 被实现为一个专用的处理单元（一个流水线阶段），它为其滤波器执行一个独特的程序，并具有一个恒定的单位项目服务时间 $t_i > 0$。数据项按顺序流经各个阶段，阶段之间有无限容量的先进先出（first-in first-out）缓冲区。流水线被驱动，以至于在初始瞬态之后，它保持饱和（即缓冲区不会使任何阶段“饿死”）。数据流没有分支、复制或合并，也没有反馈路径。\n\n仅使用下方的基本定义，回答概念分类问题并推导性能结果。\n\n使用的基本定义：\n1) 在 Flynn 分类法中，指令流是处理单元执行的操作序列，数据流是被操作的数据项序列。单指令单数据流（SISD）指一个指令流作用于一个数据流；单指令多数据流（SIMD）指一个指令流锁步应用于多个数据流；多指令单数据流（MISD）指多个指令流应用于同一个数据流；多指令多数据流（MIMD）指多个指令流应用于多个数据流。\n2) 在稳态下，对于一个具有无限缓冲区且除服务外无阻塞的确定性流水线，每个阶段 $i$ 能以不大于 $1/t_i$ 项/秒的平均速率完成项目，并且每个项目必须按顺序被每个阶段处理。\n\n任务：\na) 基于 Flynn 分类法的定义，判断所描述的流水线是否是多指令单数据流（MISD）的一个实例。从第一性原理出发证明你的结论，明确指出在稳态的某一给定时刻存在的指令流和数据流。\n\nb) 推导流水线稳态吞吐量 $T$（单位为项/秒）的闭式表达式，作为 $t_1, t_2, \\dots, t_m$ 的函数。不要引入所述之外的任何假设。你的表达式必须简化为仅依赖于 $t_1, \\dots, t_m$。\n\nc) 对于一个具体案例，$m=5$ 个阶段的服务时间分别为 $t_1 = 2.3\\,\\mathrm{ms}$，$t_2 = 4.7\\,\\mathrm{ms}$，$t_3 = 1.1\\,\\mathrm{ms}$，$t_4 = 3.9\\,\\mathrm{ms}$ 和 $t_5 = 2.8\\,\\mathrm{ms}$，计算吞吐量 $T$ 的数值（单位为项/秒）。用数值表示最终吞吐量（单位为项/秒），并将你的答案四舍五入到四位有效数字。",
            "solution": "我们从基本定义和所述的操作模型开始。\n\n对于 (a) 部分，我们必须通过确定稳态下指令流和数据流的数量，根据 Flynn 分类法对该架构进行分类。指令流是处理单元执行的操作序列，数据流是被操作的数据项序列。\n\n在给定的加速器中，有 $m$ 个流水线阶段，每个阶段都将一个独特的滤波器 $f_i$ 实现为一个专用的处理单元。因此，在稳态下，有 $m$ 个不同的程序并发执行，每个阶段一个。也就是说，每个阶段有一个指令流，共 $m$ 个指令流。至于在稳态的某一给定时刻的数据流，当流水线被填满时，不同的阶段同时对处于流水线不同位置的不同数据项 $x_k$ 进行操作。因此，多个不同的数据项在各个阶段被并行处理，这意味着多个数据流同时处于活动状态。关键是，同一个数据项 $x_k$ 不会同时被多个阶段操作；它会顺序地穿过各个阶段。因此，在流水线被填满的任何时刻，我们观察到多个指令流和多个数据流。根据定义，这是多指令多数据流（MIMD），而不是多指令单数据流（MISD）。因此，所描述的流水线不是 MISD。\n\n对于 (b) 部分，我们根据服务时间 $t_1, \\dots, t_m$ 推导稳态吞吐量 $T$（单位为项/秒）。每个阶段 $i$ 都有一个确定性的单位项目服务时间 $t_i$，因此其最大可持续完成率为 $1/t_i$ 项/秒。每个项目必须按顺序通过每个阶段。在具有无限缓冲区且无额外阻塞的稳态下，整个流水线的长期离开率不能超过任何单个阶段的完成率，因为每个阶段都必须处理每个项目。因此，我们有一个上界\n$$\nT \\leq \\min_{1 \\leq i \\leq m} \\frac{1}{t_i}.\n$$\n我们证明在给定假设下可以达到等号。令 $t_{\\max} = \\max_{1 \\leq i \\leq m} t_i$。在初始填充后，最慢的阶段（服务时间为 $t_{\\max}$ 的阶段）决定了已完成项目离开该阶段的速率。由于每个项目都必须通过这个最慢的阶段，并且该阶段不能被其他阶段加速，因此整个流水线的离开过程受此瓶颈的限制。在有无限缓冲区的情况下，较快的阶段可以吸收和释放工作，从而使它们永远不会成为限制因素；它们可能会在瓶颈之前建立队列，但离开率会稳定在瓶颈速率。因此，在稳态下，\n$$\nT = \\min_{1 \\leq i \\leq m} \\frac{1}{t_i} = \\frac{1}{\\max_{1 \\leq i \\leq m} t_i}.\n$$\n这就是以 $t_1, \\dots, t_m$ 表示的闭式表达式。\n\n对于 (c) 部分，我们计算 $m=5$ 时的数值吞吐量，其服务时间为\n$$\nt_1 = 2.3\\,\\mathrm{ms}, \\quad t_2 = 4.7\\,\\mathrm{ms}, \\quad t_3 = 1.1\\,\\mathrm{ms}, \\quad t_4 = 3.9\\,\\mathrm{ms}, \\quad t_5 = 2.8\\,\\mathrm{ms}.\n$$\n首先，确定\n$$\nt_{\\max} = \\max\\{t_1, t_2, t_3, t_4, t_5\\} = 4.7\\,\\mathrm{ms}.\n$$\n将 $t_{\\max}$ 转换为秒：\n$$\nt_{\\max} = 4.7 \\times 10^{-3}\\,\\mathrm{s}.\n$$\n应用吞吐量表达式：\n$$\nT = \\frac{1}{t_{\\max}} = \\frac{1}{4.7 \\times 10^{-3}} = \\frac{1}{0.0047}.\n$$\n数值计算：\n$$\nT \\approx 212.765957\\ \\text{项/秒}.\n$$\n四舍五入到四位有效数字得到\n$$\nT \\approx 212.8\\ \\text{项/秒}.\n$$\n所要求的最终答案是吞吐量的数值，单位为项/秒，并四舍五入到四位有效数字。",
            "answer": "$$\\boxed{212.8}$$"
        },
        {
            "introduction": "在掌握了理论基础后，让我们将目光投向现代计算中最重要的并行架构之一：图形处理器（GPU）。本练习将探讨GPU如何利用单指令多线程（SIMT）模型来实现弗林分类法中的SIMD原则，特别是在处理包含条件分支的代码时。您将分析“分支分化”这一现象，并理解即使不同线程执行不同路径，底层硬件在每个时刻仍然执行单一指令，保持了其SIMD的本质。通过这个实践 ，您将具体地分析架构选择对性能的影响，并量化由分支分化引起的效率损失，从而将抽象的分类法与现代并行编程的实际挑战联系起来。",
            "id": "3643609",
            "problem": "图形处理单元 (GPU, Graphics Processing Unit) 通过向一个称为线程束 (warp) 的固定大小的通道 (lane) 组发布一条通用指令，并动态屏蔽对当前指令不活跃的通道，来执行单指令多线程 (SIMT, Single Instruction Multiple Threads) 代码。根据 Flynn 分类法，单指令多数据 (SIMD, Single Instruction Multiple Data)、单指令单数据 (SISD, Single Instruction Single Data)、多指令单数据 (MISD, Multiple Instruction Single Data) 和多指令多数据 (MIMD, Multiple Instruction Multiple Data) 是对并行执行进行分类的四种架构类别。在 SIMT 模型中，一个线程束一次发布一条指令；在控制流分化的情况下，线程束会串行化执行各个路径，为每条路径发布指令时使用一个通道掩码，该掩码仅启用分配给该路径的通道。考虑单个线程束的以下科学真实情景。\n\n线程束大小为 $w = 64$。一个 SIMT 条件语句将线程束分裂成三个不相交的路径组，大小分别为 $a = 10$、$b = 22$ 和 $c = 32$，满足 $a + b + c = w$。在条件语句之前，有 $u = 12$ 条对所有通道统一的指令。路径 $1$ 执行 $l_{1} = 40$ 条指令，路径 $2$ 执行 $l_{2} = 18$ 条指令，路径 $3$ 执行 $l_{3} = 10$ 条指令。在再聚合之后，又有 $v = 28$ 条对所有通道统一的指令。假设每条发布的指令消耗一个发射槽且具有相同的延迟，线程束使用适当的掩码串行执行这三条路径，并且路径之间没有停顿或隐藏的并行性。\n\n使用 Flynn 分类法的定义和所描述的 SIMT 掩码行为，判断在分化区域中的掩码执行在硬件指令发射层面上是否仍然是单指令多数据 (SIMD) 的一个实例，并定性地证明你的决定。然后，将整个区域的线程束执行效率定义为该区域内有用的通道操作数除以已发射的总可用通道槽数，其中每个指令发射时每个活跃通道计为一个有用的通道操作。根据给定值计算此效率。将最终效率表示为无单位的最简分数。无需四舍五入。",
            "solution": "推理的基本依据是 Flynn 分类法，它根据机器同时处理的指令和数据的多样性对机器进行分类，以及 SIMT 执行规则，即 GPU 线程束一次向其所有通道发布一条通用指令，并通过动态掩码仅启用应执行该指令的通道。\n\n根据定义，单指令多数据 (SIMD) 的特点是发布一条指令，该指令并行地应用于多个通道中的多个数据元素。在 SIMT 下的线程束中，即使存在分化，硬件每个周期也只发布一条指令，并通过一个通道掩码来确定哪些通道对该指令是活跃的。尽管各路径在时间上是串行执行的，但在任何给定的指令发射时刻，硬件仍然将一条指令应用于当前活跃通道集合中的多个数据元素。因此，在硬件指令发射层面上，掩码执行仍然是单指令多数据 (SIMD) 的一个实例。它不是单指令单数据 (SISD)，因为可以有多个通道处于活跃状态；它不是多指令单数据 (MISD)，因为一次只发布一条指令；它也不是多指令多数据 (MIMD)，因为不会同时向不同通道发布多条不同的指令。\n\n我们现在计算效率。设效率 $E$ 定义为\n$$\nE = \\frac{\\text{total useful lane-operations over the region}}{\\text{total available lane slots issued over the region}}.\n$$\n每条发布的指令提供 $w$ 个通道槽。每次指令发布时，每个活跃通道都会产生一次有用的通道操作。我们对统一和分化段进行求和：\n\n- 在分化之前，有 $u$ 条统一指令，所有 $w$ 个通道都处于活跃状态，贡献了 $u \\cdot w$ 次有用的通道操作。\n- 在分化执行期间，线程束串行化执行这 $3$ 条路径。路径 $1$ 发布 $l_{1}$ 条指令，有 $a$ 个活跃通道，贡献了 $a \\cdot l_{1}$ 次有用的通道操作。路径 $2$ 贡献了 $b \\cdot l_{2}$ 次，路径 $3$ 贡献了 $c \\cdot l_{3}$ 次。\n- 在再聚合之后，有 $v$ 条统一指令，所有 $w$ 个通道都处于活跃状态，贡献了 $v \\cdot w$ 次有用的通道操作。\n\n该区域内发布的指令总数为 $u + l_{1} + l_{2} + l_{3} + v$，每条指令提供 $w$ 个通道槽，因此分母为 $\\left(u + l_{1} + l_{2} + l_{3} + v\\right) \\cdot w$。\n\n因此，\n$$\nE = \\frac{u \\cdot w + a \\cdot l_{1} + b \\cdot l_{2} + c \\cdot l_{3} + v \\cdot w}{\\left(u + l_{1} + l_{2} + l_{3} + v\\right) \\cdot w}.\n$$\n\n代入给定值 $w = 64$, $a = 10$, $b = 22$, $c = 32$, $u = 12$, $l_{1} = 40$, $l_{2} = 18$, $l_{3} = 10$, $v = 28$：\n$$\n\\text{numerator} = 12 \\cdot 64 + 10 \\cdot 40 + 22 \\cdot 18 + 32 \\cdot 10 + 28 \\cdot 64.\n$$\n各项计算如下：\n$$\n12 \\cdot 64 = 768,\\quad 10 \\cdot 40 = 400,\\quad 22 \\cdot 18 = 396,\\quad 32 \\cdot 10 = 320,\\quad 28 \\cdot 64 = 1792.\n$$\n求和：\n$$\n768 + 400 + 396 + 320 + 1792 = 3676.\n$$\n分母为\n$$\n\\left(12 + 40 + 18 + 10 + 28\\right) \\cdot 64 = 108 \\cdot 64 = 6912.\n$$\n因此，\n$$\nE = \\frac{3676}{6912}.\n$$\n我们通过计算 $\\gcd(3676, 6912)$ 来化简分数。使用欧几里得算法：\n$$\n6912 - 3676 = 3236,\\quad 3676 - 3236 = 440,\\quad 3236 - 7 \\cdot 440 = 156,\n$$\n$$\n440 - 2 \\cdot 156 = 128,\\quad 156 - 128 = 28,\\quad 128 - 4 \\cdot 28 = 16,\n$$\n$$\n28 - 16 = 12,\\quad 16 - 12 = 4,\\quad 12 - 3 \\cdot 4 = 0 \\Rightarrow \\gcd = 4.\n$$\n将分子和分母除以 $4$：\n$$\nE = \\frac{3676 / 4}{6912 / 4} = \\frac{919}{1728}.\n$$\n这就是最简分数。因为效率是无量纲的，所以不需要单位。",
            "answer": "$$\\boxed{\\frac{919}{1728}}$$"
        }
    ]
}