Fitter report for mkrvidor4000_top
Sun Jul 17 15:19:39 2022
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 17 15:19:39 2022       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; mkrvidor4000_top                            ;
; Top-level Entity Name              ; mkrvidor4000_top                            ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL016YU256C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,180 / 15,408 ( 14 % )                     ;
;     Total combinational functions  ; 2,049 / 15,408 ( 13 % )                     ;
;     Dedicated logic registers      ; 837 / 15,408 ( 5 % )                        ;
; Total registers                    ; 845                                         ;
; Total pins                         ; 79 / 163 ( 48 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 516,096 ( 2 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL016YU256C8G                       ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processor 3            ;   4.0%      ;
;     Processor 4            ;   4.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3145 ) ; 0.00 % ( 0 / 3145 )        ; 0.00 % ( 0 / 3145 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3145 ) ; 0.00 % ( 0 / 3145 )        ; 0.00 % ( 0 / 3145 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3128 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/mipi-demo-master/output_files/mkrvidor4000_top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 2,180 / 15,408 ( 14 % )  ;
;     -- Combinational with no register       ; 1343                     ;
;     -- Register only                        ; 131                      ;
;     -- Combinational with a register        ; 706                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1024                     ;
;     -- 3 input functions                    ; 510                      ;
;     -- <=2 input functions                  ; 515                      ;
;     -- Register only                        ; 131                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1641                     ;
;     -- arithmetic mode                      ; 408                      ;
;                                             ;                          ;
; Total registers*                            ; 845 / 16,148 ( 5 % )     ;
;     -- Dedicated logic registers            ; 837 / 15,408 ( 5 % )     ;
;     -- I/O registers                        ; 8 / 740 ( 1 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 174 / 963 ( 18 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 79 / 163 ( 48 % )        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 8,192 / 516,096 ( 2 % )  ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 2 / 4 ( 50 % )           ;
; Global signals                              ; 6                        ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 2.9% / 2.4% / 3.5%       ;
; Peak interconnect usage (total/H/V)         ; 6.4% / 6.1% / 6.9%       ;
; Maximum fan-out                             ; 302                      ;
; Highest non-global fan-out                  ; 82                       ;
; Total fan-out                               ; 9239                     ;
; Average fan-out                             ; 2.87                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2180 / 15408 ( 14 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1343                  ; 0                              ;
;     -- Register only                        ; 131                   ; 0                              ;
;     -- Combinational with a register        ; 706                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1024                  ; 0                              ;
;     -- 3 input functions                    ; 510                   ; 0                              ;
;     -- <=2 input functions                  ; 515                   ; 0                              ;
;     -- Register only                        ; 131                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1641                  ; 0                              ;
;     -- arithmetic mode                      ; 408                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 845                   ; 0                              ;
;     -- Dedicated logic registers            ; 837 / 15408 ( 5 % )   ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 174 / 963 ( 18 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 79                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 8192                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 2 / 56 ( 3 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry       ; 4 / 336 ( 1 % )       ; 0 / 336 ( 0 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 650                   ; 2                              ;
;     -- Registered Input Connections         ; 590                   ; 0                              ;
;     -- Output Connections                   ; 47                    ; 605                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9245                  ; 619                            ;
;     -- Registered Connections               ; 4403                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 90                    ; 607                            ;
;     -- hard_block:auto_generated_inst       ; 607                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 2                              ;
;     -- Output Ports                         ; 27                    ; 4                              ;
;     -- Bidir Ports                          ; 45                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_48MHZ  ; E2    ; 1        ; 0            ; 14           ; 0            ; 94                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; HDMI_HPD   ; N11   ; 4        ; 35           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; MIPI_CLK   ; E1    ; 1        ; 0            ; 14           ; 7            ; 157                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; MIPI_D[0]  ; C9    ; 7        ; 23           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; MIPI_D[1]  ; D9    ; 7        ; 23           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; RESETn     ; M2    ; 2        ; 0            ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; SAM_INT_IN ; M1    ; 2        ; 0            ; 14           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_CLK       ; T5    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HDMI_TX[0]     ; M7    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HDMI_TX[1]     ; R5    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HDMI_TX[2]     ; P6    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SAM_INT_OUT    ; C16   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[0]  ; B4    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[10] ; L3    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[11] ; F3    ; 1        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[1]  ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[2]  ; B3    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[3]  ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[4]  ; A2    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[5]  ; L6    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[6]  ; L1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[7]  ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[8]  ; D1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_ADDR[9]  ; C3    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_BA[0]    ; L2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_BA[1]    ; K6    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_CASn     ; A5    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_CKE      ; B1    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_CLK      ; D3    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_CSn      ; B5    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_DQM[0]   ; P11   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_DQM[1]   ; P15   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_RASn     ; G2    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_WEn      ; G1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+
; HDMI_SCL     ; D16   ; 6        ; 41           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; HDMI_SDA     ; N9    ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MIPI_GP[0]   ; K10   ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MIPI_GP[1]   ; M10   ; 4        ; 35           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MIPI_SCL     ; T14   ; 4        ; 35           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock|scl_internal                                        ;
; MIPI_SDA     ; P9    ; 4        ; 30           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|sda_internal                                                    ;
; MKR_AREF     ; A13   ; 7        ; 28           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[0]     ; J16   ; 5        ; 41           ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[1]     ; L8    ; 3        ; 19           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[2]     ; B10   ; 7        ; 26           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[3]     ; R1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[4]     ; D15   ; 6        ; 41           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[5]     ; L11   ; 4        ; 39           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_A[6]     ; P3    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[0]     ; R11   ; 4        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[10]    ; A11   ; 7        ; 30           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[11]    ; A15   ; 7        ; 28           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[12]    ; K5    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[13]    ; T15   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[14]    ; R6    ; 3        ; 16           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[1]     ; R3    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[2]     ; T11   ; 4        ; 26           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[3]     ; R7    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[4]     ; M8    ; 3        ; 19           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[5]     ; J14   ; 5        ; 41           ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[6]     ; N5    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[7]     ; B13   ; 7        ; 37           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[8]     ; T13   ; 4        ; 30           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; MKR_D[9]     ; P8    ; 3        ; 21           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                                                                 ;
; SDRAM_DQ[0]  ; B6    ; 8        ; 9            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[10] ; D6    ; 8        ; 5            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[11] ; C6    ; 8        ; 11           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[12] ; E7    ; 8        ; 7            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[13] ; A6    ; 8        ; 9            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[14] ; C2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[15] ; F8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[1]  ; A3    ; 8        ; 3            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[2]  ; A4    ; 8        ; 3            ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[3]  ; E8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[4]  ; C8    ; 8        ; 14           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[5]  ; D8    ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[6]  ; B7    ; 8        ; 11           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[7]  ; E9    ; 7        ; 21           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[8]  ; E6    ; 8        ; 7            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
; SDRAM_DQ[9]  ; A7    ; 8        ; 11           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING (inverted) ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R21n, DEV_OE         ; Use as regular IO        ; MKR_A[0]                ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T12n, DATA2          ; Use as regular IO        ; SDRAM_DQ[3]             ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T12p, DATA3          ; Use as regular IO        ; SDRAM_DQ[15]            ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4          ; Use as regular IO        ; SDRAM_DQ[6]             ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; SDRAM_DQ[12]            ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6           ; Use as regular IO        ; SDRAM_DQ[8]             ; Dual Purpose Pin          ;
; A5       ; DATA7                       ; Use as regular IO        ; SDRAM_CASn              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 11 / 18 ( 61 % )  ; 2.5V          ; --           ;
; 3        ; 13 / 25 ( 52 % )  ; 2.5V          ; --           ;
; 4        ; 12 / 27 ( 44 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 20 ( 15 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 14 ( 29 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 24 ( 33 % )   ; 2.5V          ; --           ;
; 8        ; 21 / 23 ( 91 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; SDRAM_ADDR[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 358        ; 8        ; SDRAM_DQ[1]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 354        ; 8        ; SDRAM_DQ[2]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 349        ; 8        ; SDRAM_CASn                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 339        ; 8        ; SDRAM_DQ[13]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; SDRAM_DQ[9]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 296        ; 7        ; MKR_D[10]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; MKR_AREF                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; MKR_D[11]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; SDRAM_CKE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; SDRAM_ADDR[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 355        ; 8        ; SDRAM_ADDR[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 351        ; 8        ; SDRAM_CSn                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 340        ; 8        ; SDRAM_DQ[0]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; SDRAM_DQ[6]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; MKR_A[2]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 282        ; 7        ; MKR_D[7]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; SDRAM_DQ[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 362        ; 8        ; SDRAM_ADDR[9]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; SDRAM_DQ[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; SDRAM_DQ[4]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 309        ; 7        ; MIPI_D[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; SAM_INT_OUT                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 14         ; 1        ; SDRAM_ADDR[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; SDRAM_CLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 352        ; 8        ; SDRAM_DQ[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; SDRAM_DQ[5]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 310        ; 7        ; MIPI_D[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; MKR_A[4]                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 260        ; 6        ; HDMI_SCL                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 39         ; 1        ; MIPI_CLK                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 38         ; 1        ; CLK_48MHZ                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; SDRAM_DQ[8]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 345        ; 8        ; SDRAM_DQ[12]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 332        ; 8        ; SDRAM_DQ[3]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 315        ; 7        ; SDRAM_DQ[7]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; SDRAM_ADDR[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; SDRAM_DQ[15]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; SDRAM_WEn                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 24         ; 1        ; SDRAM_RASn                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; SDRAM_ADDR[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 44         ; 2        ; SDRAM_ADDR[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; MKR_D[5]                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 216        ; 5        ; MKR_A[0]                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; MKR_D[12]                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 48         ; 2        ; SDRAM_BA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 150        ; 4        ; MIPI_GP[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; SDRAM_ADDR[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 57         ; 2        ; SDRAM_BA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; SDRAM_ADDR[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; SDRAM_ADDR[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 128        ; 3        ; MKR_A[1]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; MKR_A[5]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; SAM_INT_IN                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 40         ; 2        ; RESETn                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 120        ; 3        ; HDMI_TX[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 131        ; 3        ; MKR_D[4]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 164        ; 4        ; MIPI_GP[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; MKR_D[6]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 105        ; 3        ; SDRAM_ADDR[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 141        ; 4        ; HDMI_SDA                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; HDMI_HPD                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; MKR_A[6]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; HDMI_TX[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; MKR_D[9]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 154        ; 4        ; MIPI_SDA                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; SDRAM_DQM[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; SDRAM_DQM[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; MKR_A[3]                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; MKR_D[1]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; HDMI_TX[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 123        ; 3        ; MKR_D[14]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 126        ; 3        ; MKR_D[3]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 145        ; 4        ; MKR_D[0]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; HDMI_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; MKR_D[2]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; MKR_D[8]                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 166        ; 4        ; MIPI_SCL                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 167        ; 4        ; MKR_D[13]                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; Name                          ; mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 ; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; mem_pll|altpll_component|auto_generated|pll1                               ; hdmi_pll|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                     ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                     ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                         ; --                                                                            ;
; Switchover type               ; --                                                                         ; --                                                                            ;
; Input frequency 0             ; 48.0 MHz                                                                   ; 48.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                         ; --                                                                            ;
; Nominal PFD frequency         ; 16.0 MHz                                                                   ; 24.0 MHz                                                                      ;
; Nominal VCO frequency         ; 560.0 MHz                                                                  ; 504.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                          ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                       ; Auto                                                                          ;
; VCO phase shift step          ; 223 ps                                                                     ; 248 ps                                                                        ;
; VCO multiply                  ; --                                                                         ; --                                                                            ;
; VCO divide                    ; --                                                                         ; --                                                                            ;
; Freq min lock                 ; 29.4 MHz                                                                   ; 28.57 MHz                                                                     ;
; Freq max lock                 ; 55.73 MHz                                                                  ; 61.92 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                          ; 0                                                                             ;
; M Initial                     ; 1                                                                          ; 1                                                                             ;
; M value                       ; 35                                                                         ; 21                                                                            ;
; N value                       ; 3                                                                          ; 2                                                                             ;
; Charge pump current           ; setting 1                                                                  ; setting 1                                                                     ;
; Loop filter resistance        ; setting 24                                                                 ; setting 24                                                                    ;
; Loop filter capacitance       ; setting 0                                                                  ; setting 0                                                                     ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                         ; 450 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                                     ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                        ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                         ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                        ; Off                                                                           ;
; PLL location                  ; PLL_3                                                                      ; PLL_1                                                                         ;
; Inclk0 signal                 ; CLK_48MHZ                                                                  ; CLK_48MHZ                                                                     ;
; Inclk1 signal                 ; --                                                                         ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                              ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                         ; --                                                                            ;
+-------------------------------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|wire_pll1_clk[0]               ; clock0       ; 35   ; 12   ; 140.0 MHz        ; 0 (0 ps)    ; 11.25 (223 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; mem_pll|altpll_component|auto_generated|pll1|clk[0]  ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 21   ; 40   ; 25.2 MHz         ; 0 (0 ps)    ; 2.25 (248 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 21   ; 8    ; 126.0 MHz        ; 0 (0 ps)    ; 11.25 (248 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; hdmi_pll|altpll_component|auto_generated|pll1|clk[1] ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 1000 ; 0.05 MHz         ; 0 (0 ps)    ; 0.09 (248 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; hdmi_pll|altpll_component|auto_generated|pll1|clk[2] ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C2      ; 21            ; 10/11 Odd    ; --            ; 1       ; 0       ;                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; RESETn         ; Incomplete set of assignments ;
; SAM_INT_IN     ; Incomplete set of assignments ;
; SAM_INT_OUT    ; Incomplete set of assignments ;
; SDRAM_CLK      ; Incomplete set of assignments ;
; SDRAM_ADDR[0]  ; Incomplete set of assignments ;
; SDRAM_ADDR[1]  ; Incomplete set of assignments ;
; SDRAM_ADDR[2]  ; Incomplete set of assignments ;
; SDRAM_ADDR[3]  ; Incomplete set of assignments ;
; SDRAM_ADDR[4]  ; Incomplete set of assignments ;
; SDRAM_ADDR[5]  ; Incomplete set of assignments ;
; SDRAM_ADDR[6]  ; Incomplete set of assignments ;
; SDRAM_ADDR[7]  ; Incomplete set of assignments ;
; SDRAM_ADDR[8]  ; Incomplete set of assignments ;
; SDRAM_ADDR[9]  ; Incomplete set of assignments ;
; SDRAM_ADDR[10] ; Incomplete set of assignments ;
; SDRAM_ADDR[11] ; Incomplete set of assignments ;
; SDRAM_BA[0]    ; Incomplete set of assignments ;
; SDRAM_BA[1]    ; Incomplete set of assignments ;
; SDRAM_CASn     ; Incomplete set of assignments ;
; SDRAM_CKE      ; Incomplete set of assignments ;
; SDRAM_CSn      ; Incomplete set of assignments ;
; SDRAM_DQM[0]   ; Incomplete set of assignments ;
; SDRAM_DQM[1]   ; Incomplete set of assignments ;
; SDRAM_RASn     ; Incomplete set of assignments ;
; SDRAM_WEn      ; Incomplete set of assignments ;
; HDMI_TX[0]     ; Incomplete set of assignments ;
; HDMI_TX[1]     ; Incomplete set of assignments ;
; HDMI_TX[2]     ; Incomplete set of assignments ;
; HDMI_CLK       ; Incomplete set of assignments ;
; HDMI_HPD       ; Incomplete set of assignments ;
; MKR_AREF       ; Incomplete set of assignments ;
; MKR_A[0]       ; Incomplete set of assignments ;
; MKR_A[1]       ; Incomplete set of assignments ;
; MKR_A[2]       ; Incomplete set of assignments ;
; MKR_A[3]       ; Incomplete set of assignments ;
; MKR_A[4]       ; Incomplete set of assignments ;
; MKR_A[5]       ; Incomplete set of assignments ;
; MKR_A[6]       ; Incomplete set of assignments ;
; MKR_D[0]       ; Incomplete set of assignments ;
; MKR_D[1]       ; Incomplete set of assignments ;
; MKR_D[2]       ; Incomplete set of assignments ;
; MKR_D[3]       ; Incomplete set of assignments ;
; MKR_D[4]       ; Incomplete set of assignments ;
; MKR_D[5]       ; Incomplete set of assignments ;
; MKR_D[6]       ; Incomplete set of assignments ;
; MKR_D[7]       ; Incomplete set of assignments ;
; MKR_D[8]       ; Incomplete set of assignments ;
; MKR_D[9]       ; Incomplete set of assignments ;
; MKR_D[10]      ; Incomplete set of assignments ;
; MKR_D[11]      ; Incomplete set of assignments ;
; MKR_D[12]      ; Incomplete set of assignments ;
; MKR_D[13]      ; Incomplete set of assignments ;
; MKR_D[14]      ; Incomplete set of assignments ;
; HDMI_SDA       ; Incomplete set of assignments ;
; HDMI_SCL       ; Incomplete set of assignments ;
; MIPI_GP[1]     ; Incomplete set of assignments ;
; SDRAM_DQ[0]    ; Incomplete set of assignments ;
; SDRAM_DQ[1]    ; Incomplete set of assignments ;
; SDRAM_DQ[2]    ; Incomplete set of assignments ;
; SDRAM_DQ[3]    ; Incomplete set of assignments ;
; SDRAM_DQ[4]    ; Incomplete set of assignments ;
; SDRAM_DQ[5]    ; Incomplete set of assignments ;
; SDRAM_DQ[6]    ; Incomplete set of assignments ;
; SDRAM_DQ[7]    ; Incomplete set of assignments ;
; SDRAM_DQ[8]    ; Incomplete set of assignments ;
; SDRAM_DQ[9]    ; Incomplete set of assignments ;
; SDRAM_DQ[10]   ; Incomplete set of assignments ;
; SDRAM_DQ[11]   ; Incomplete set of assignments ;
; SDRAM_DQ[12]   ; Incomplete set of assignments ;
; SDRAM_DQ[13]   ; Incomplete set of assignments ;
; SDRAM_DQ[14]   ; Incomplete set of assignments ;
; SDRAM_DQ[15]   ; Incomplete set of assignments ;
; MIPI_SDA       ; Incomplete set of assignments ;
; MIPI_SCL       ; Incomplete set of assignments ;
; MIPI_GP[0]     ; Incomplete set of assignments ;
; CLK_48MHZ      ; Incomplete set of assignments ;
; MIPI_CLK       ; Incomplete set of assignments ;
; MIPI_D[0]      ; Incomplete set of assignments ;
; MIPI_D[1]      ; Incomplete set of assignments ;
; RESETn         ; Missing location assignment   ;
; SAM_INT_IN     ; Missing location assignment   ;
; SAM_INT_OUT    ; Missing location assignment   ;
; SDRAM_CLK      ; Missing location assignment   ;
; SDRAM_ADDR[0]  ; Missing location assignment   ;
; SDRAM_ADDR[1]  ; Missing location assignment   ;
; SDRAM_ADDR[2]  ; Missing location assignment   ;
; SDRAM_ADDR[3]  ; Missing location assignment   ;
; SDRAM_ADDR[4]  ; Missing location assignment   ;
; SDRAM_ADDR[5]  ; Missing location assignment   ;
; SDRAM_ADDR[6]  ; Missing location assignment   ;
; SDRAM_ADDR[7]  ; Missing location assignment   ;
; SDRAM_ADDR[8]  ; Missing location assignment   ;
; SDRAM_ADDR[9]  ; Missing location assignment   ;
; SDRAM_ADDR[10] ; Missing location assignment   ;
; SDRAM_ADDR[11] ; Missing location assignment   ;
; SDRAM_BA[0]    ; Missing location assignment   ;
; SDRAM_BA[1]    ; Missing location assignment   ;
; SDRAM_CASn     ; Missing location assignment   ;
; SDRAM_CKE      ; Missing location assignment   ;
; SDRAM_CSn      ; Missing location assignment   ;
; SDRAM_DQM[0]   ; Missing location assignment   ;
; SDRAM_DQM[1]   ; Missing location assignment   ;
; SDRAM_RASn     ; Missing location assignment   ;
; SDRAM_WEn      ; Missing location assignment   ;
; HDMI_TX[0]     ; Missing location assignment   ;
; HDMI_TX[1]     ; Missing location assignment   ;
; HDMI_TX[2]     ; Missing location assignment   ;
; HDMI_CLK       ; Missing location assignment   ;
; HDMI_HPD       ; Missing location assignment   ;
; MKR_AREF       ; Missing location assignment   ;
; MKR_A[0]       ; Missing location assignment   ;
; MKR_A[1]       ; Missing location assignment   ;
; MKR_A[2]       ; Missing location assignment   ;
; MKR_A[3]       ; Missing location assignment   ;
; MKR_A[4]       ; Missing location assignment   ;
; MKR_A[5]       ; Missing location assignment   ;
; MKR_A[6]       ; Missing location assignment   ;
; MKR_D[0]       ; Missing location assignment   ;
; MKR_D[1]       ; Missing location assignment   ;
; MKR_D[2]       ; Missing location assignment   ;
; MKR_D[3]       ; Missing location assignment   ;
; MKR_D[4]       ; Missing location assignment   ;
; MKR_D[5]       ; Missing location assignment   ;
; MKR_D[6]       ; Missing location assignment   ;
; MKR_D[7]       ; Missing location assignment   ;
; MKR_D[8]       ; Missing location assignment   ;
; MKR_D[9]       ; Missing location assignment   ;
; MKR_D[10]      ; Missing location assignment   ;
; MKR_D[11]      ; Missing location assignment   ;
; MKR_D[12]      ; Missing location assignment   ;
; MKR_D[13]      ; Missing location assignment   ;
; MKR_D[14]      ; Missing location assignment   ;
; HDMI_SDA       ; Missing location assignment   ;
; HDMI_SCL       ; Missing location assignment   ;
; MIPI_GP[1]     ; Missing location assignment   ;
; SDRAM_DQ[0]    ; Missing location assignment   ;
; SDRAM_DQ[1]    ; Missing location assignment   ;
; SDRAM_DQ[2]    ; Missing location assignment   ;
; SDRAM_DQ[3]    ; Missing location assignment   ;
; SDRAM_DQ[4]    ; Missing location assignment   ;
; SDRAM_DQ[5]    ; Missing location assignment   ;
; SDRAM_DQ[6]    ; Missing location assignment   ;
; SDRAM_DQ[7]    ; Missing location assignment   ;
; SDRAM_DQ[8]    ; Missing location assignment   ;
; SDRAM_DQ[9]    ; Missing location assignment   ;
; SDRAM_DQ[10]   ; Missing location assignment   ;
; SDRAM_DQ[11]   ; Missing location assignment   ;
; SDRAM_DQ[12]   ; Missing location assignment   ;
; SDRAM_DQ[13]   ; Missing location assignment   ;
; SDRAM_DQ[14]   ; Missing location assignment   ;
; SDRAM_DQ[15]   ; Missing location assignment   ;
; MIPI_SDA       ; Missing location assignment   ;
; MIPI_SCL       ; Missing location assignment   ;
; MIPI_GP[0]     ; Missing location assignment   ;
; CLK_48MHZ      ; Missing location assignment   ;
; MIPI_CLK       ; Missing location assignment   ;
; MIPI_D[0]      ; Missing location assignment   ;
; MIPI_D[1]      ; Missing location assignment   ;
+----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
; Compilation Hierarchy Node                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                            ; Entity Name                     ; Library Name ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
; |mkrvidor4000_top                                                          ; 2180 (48)   ; 837 (36)                  ; 8 (8)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 79   ; 0            ; 1343 (12)    ; 131 (0)           ; 706 (29)         ; |mkrvidor4000_top                                                                                                                                              ; mkrvidor4000_top                ; work         ;
;    |arbiter:arbiter|                                                       ; 522 (135)   ; 275 (61)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (63)     ; 46 (3)            ; 237 (68)         ; |mkrvidor4000_top|arbiter:arbiter                                                                                                                              ; arbiter                         ; work         ;
;       |as4c4m16sa_controller:as4c4m16sa|                                   ; 249 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (0)      ; 31 (0)            ; 81 (0)           ; |mkrvidor4000_top|arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa                                                                                             ; as4c4m16sa_controller           ; work         ;
;          |sdram_controller:sdram_controller|                               ; 249 (249)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 31 (31)           ; 81 (81)          ; |mkrvidor4000_top|arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller                                                           ; sdram_controller                ; work         ;
;       |fifo:mipi_write_fifo|                                               ; 77 (46)     ; 56 (16)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 11 (1)            ; 45 (19)          ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo                                                                                                         ; fifo                            ; work         ;
;          |altsyncram:buffer_rtl_0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|altsyncram:buffer_rtl_0                                                                                 ; altsyncram                      ; work         ;
;             |altsyncram_qrd1:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|altsyncram:buffer_rtl_0|altsyncram_qrd1:auto_generated                                                  ; altsyncram_qrd1                 ; work         ;
;          |gray_code_chain:gray_code_chain_receiver|                        ; 21 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (8)           ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_receiver                                                                ; gray_code_chain                 ; work         ;
;             |gray_code:degray_code_receiver|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_receiver|gray_code:degray_code_receiver                                 ; gray_code                       ; work         ;
;             |gray_code:gray_code_receiver|                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_receiver|gray_code:gray_code_receiver                                   ; gray_code                       ; work         ;
;          |gray_code_chain:gray_code_chain_sender|                          ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 14 (1)           ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender                                                                  ; gray_code_chain                 ; work         ;
;             |gray_code:degray_code_receiver|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|gray_code:degray_code_receiver                                   ; gray_code                       ; work         ;
;             |gray_code:gray_code_receiver|                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|gray_code:gray_code_receiver                                     ; gray_code                       ; work         ;
;       |fifo:pixel_read_fifo|                                               ; 66 (41)     ; 48 (16)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (17)      ; 1 (1)             ; 47 (22)          ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo                                                                                                         ; fifo                            ; work         ;
;          |altsyncram:buffer_rtl_0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|altsyncram:buffer_rtl_0                                                                                 ; altsyncram                      ; work         ;
;             |altsyncram_eie1:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|altsyncram:buffer_rtl_0|altsyncram_eie1:auto_generated                                                  ; altsyncram_eie1                 ; work         ;
;          |gray_code_chain:gray_code_chain_receiver|                        ; 18 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 17 (5)           ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver                                                                ; gray_code_chain                 ; work         ;
;             |gray_code:degray_code_receiver|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|gray_code:degray_code_receiver                                 ; gray_code                       ; work         ;
;             |gray_code:gray_code_receiver|                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|gray_code:gray_code_receiver                                   ; gray_code                       ; work         ;
;          |gray_code_chain:gray_code_chain_sender|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (3)           ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender                                                                  ; gray_code_chain                 ; work         ;
;             |gray_code:degray_code_receiver|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|gray_code:degray_code_receiver                                   ; gray_code                       ; work         ;
;             |gray_code:gray_code_receiver|                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |mkrvidor4000_top|arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|gray_code:gray_code_receiver                                     ; gray_code                       ; work         ;
;    |camera:camera|                                                         ; 351 (309)   ; 115 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 236 (226)    ; 24 (11)           ; 91 (72)          ; |mkrvidor4000_top|camera:camera                                                                                                                                ; camera                          ; work         ;
;       |d_phy_receiver:lane_receivers[0].d_phy_receiver|                    ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 12 (12)          ; |mkrvidor4000_top|camera:camera|d_phy_receiver:lane_receivers[0].d_phy_receiver                                                                                ; d_phy_receiver                  ; work         ;
;       |d_phy_receiver:lane_receivers[1].d_phy_receiver|                    ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 11 (11)          ; |mkrvidor4000_top|camera:camera|d_phy_receiver:lane_receivers[1].d_phy_receiver                                                                                ; d_phy_receiver                  ; work         ;
;    |hdmi:hdmi|                                                             ; 837 (84)    ; 337 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 500 (34)     ; 60 (4)            ; 277 (33)         ; |mkrvidor4000_top|hdmi:hdmi                                                                                                                                    ; hdmi                            ; work         ;
;       |packet_assembler:true_hdmi_output.packet_assembler|                 ; 255 (255)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (202)    ; 1 (1)             ; 52 (52)          ; |mkrvidor4000_top|hdmi:hdmi|packet_assembler:true_hdmi_output.packet_assembler                                                                                 ; packet_assembler                ; work         ;
;       |packet_picker:true_hdmi_output.packet_picker|                       ; 235 (180)   ; 152 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (67)      ; 33 (32)           ; 119 (81)         ; |mkrvidor4000_top|hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker                                                                                       ; packet_picker                   ; work         ;
;          |audio_clock_regeneration_packet:audio_clock_regeneration_packet| ; 42 (42)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 38 (38)          ; |mkrvidor4000_top|hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet                       ; audio_clock_regeneration_packet ; work         ;
;          |audio_sample_packet:audio_sample_packet|                         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_packet:audio_sample_packet                                               ; audio_sample_packet             ; work         ;
;       |serializer:serializer|                                              ; 60 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 41 (0)           ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer                                                                                                              ; serializer                      ; work         ;
;          |altlvds_tx:ALTLVDS_TX_component|                                 ; 60 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 41 (0)           ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component                                                                              ; altlvds_tx                      ; work         ;
;             |altlvds_tx_inst_lvds_tx:auto_generated|                       ; 60 (19)     ; 55 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (13)           ; 41 (6)           ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated                                       ; altlvds_tx_inst_lvds_tx         ; work         ;
;                |altlvds_tx_inst_cntr:cntr2|                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_cntr:cntr2            ; altlvds_tx_inst_cntr            ; work         ;
;                |altlvds_tx_inst_ddio_out:ddio_out|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_ddio_out:ddio_out     ; altlvds_tx_inst_ddio_out        ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg12|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg12 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg13|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg13 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg14|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg14 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg15|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg15 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg16|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg16 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg17|                     ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg17 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg18|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg18 ; altlvds_tx_inst_shift_reg       ; work         ;
;                |altlvds_tx_inst_shift_reg:shift_reg19|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mkrvidor4000_top|hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg19 ; altlvds_tx_inst_shift_reg       ; work         ;
;       |tmds_channel:tmds_gen[0].tmds_channel|                              ; 127 (127)   ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 20 (20)          ; |mkrvidor4000_top|hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel                                                                                              ; tmds_channel                    ; work         ;
;       |tmds_channel:tmds_gen[1].tmds_channel|                              ; 51 (51)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 4 (4)             ; 6 (6)            ; |mkrvidor4000_top|hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel                                                                                              ; tmds_channel                    ; work         ;
;       |tmds_channel:tmds_gen[2].tmds_channel|                              ; 39 (39)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 4 (4)             ; 7 (7)            ; |mkrvidor4000_top|hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel                                                                                              ; tmds_channel                    ; work         ;
;    |hdmi_pll:hdmi_pll|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|hdmi_pll:hdmi_pll                                                                                                                            ; hdmi_pll                        ; work         ;
;       |altpll:altpll_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|hdmi_pll:hdmi_pll|altpll:altpll_component                                                                                                    ; altpll                          ; work         ;
;          |hdmi_pll_altpll:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated                                                                     ; hdmi_pll_altpll                 ; work         ;
;    |mem_pll:mem_pll|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|mem_pll:mem_pll                                                                                                                              ; mem_pll                         ; work         ;
;       |altpll:altpll_component|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|mem_pll:mem_pll|altpll:altpll_component                                                                                                      ; altpll                          ; work         ;
;          |mem_pll_altpll:auto_generated|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mkrvidor4000_top|mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated                                                                        ; mem_pll_altpll                  ; work         ;
;    |ov5647:ov5647|                                                         ; 419 (254)   ; 64 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 355 (228)    ; 1 (0)             ; 63 (26)          ; |mkrvidor4000_top|ov5647:ov5647                                                                                                                                ; ov5647                          ; work         ;
;       |i2c_master:i2c_master|                                              ; 165 (5)     ; 38 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (2)      ; 1 (1)             ; 37 (3)           ; |mkrvidor4000_top|ov5647:ov5647|i2c_master:i2c_master                                                                                                          ; i2c_master                      ; work         ;
;          |i2c_core:core|                                                   ; 161 (126)   ; 36 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (100)    ; 0 (0)             ; 36 (26)          ; |mkrvidor4000_top|ov5647:ov5647|i2c_master:i2c_master|i2c_core:core                                                                                            ; i2c_core                        ; work         ;
;             |clock:clock|                                                  ; 35 (35)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 10 (10)          ; |mkrvidor4000_top|ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock                                                                                ; clock                           ; work         ;
;    |sawtooth:sawtooth|                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |mkrvidor4000_top|sawtooth:sawtooth                                                                                                                            ; sawtooth                        ; work         ;
+----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+----------------+----------+---------------+---------------+-----------------------+----------+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+----------+------+
; RESETn         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SAM_INT_IN     ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; SAM_INT_OUT    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CASn     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_CSn      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_RASn     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_WEn      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; HDMI_TX[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HDMI_TX[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HDMI_TX[2]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HDMI_CLK       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; HDMI_HPD       ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_AREF       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[0]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[1]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[2]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[3]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[4]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[5]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_A[6]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[0]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[1]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[2]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[3]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[4]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[5]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[6]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[7]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[8]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[9]       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[10]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[11]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[12]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[13]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MKR_D[14]      ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; HDMI_SDA       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; HDMI_SCL       ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; MIPI_GP[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SDRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SDRAM_DQ[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SDRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; MIPI_SDA       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; MIPI_SCL       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; MIPI_GP[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; CLK_48MHZ      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; MIPI_CLK       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; MIPI_D[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; MIPI_D[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
+----------------+----------+---------------+---------------+-----------------------+----------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RESETn                                                                                                         ;                   ;         ;
; SAM_INT_IN                                                                                                     ;                   ;         ;
; HDMI_HPD                                                                                                       ;                   ;         ;
; MKR_AREF                                                                                                       ;                   ;         ;
; MKR_A[0]                                                                                                       ;                   ;         ;
; MKR_A[1]                                                                                                       ;                   ;         ;
; MKR_A[2]                                                                                                       ;                   ;         ;
; MKR_A[3]                                                                                                       ;                   ;         ;
; MKR_A[4]                                                                                                       ;                   ;         ;
; MKR_A[5]                                                                                                       ;                   ;         ;
; MKR_A[6]                                                                                                       ;                   ;         ;
; MKR_D[0]                                                                                                       ;                   ;         ;
; MKR_D[1]                                                                                                       ;                   ;         ;
; MKR_D[2]                                                                                                       ;                   ;         ;
; MKR_D[3]                                                                                                       ;                   ;         ;
; MKR_D[4]                                                                                                       ;                   ;         ;
; MKR_D[5]                                                                                                       ;                   ;         ;
; MKR_D[6]                                                                                                       ;                   ;         ;
; MKR_D[7]                                                                                                       ;                   ;         ;
; MKR_D[8]                                                                                                       ;                   ;         ;
; MKR_D[9]                                                                                                       ;                   ;         ;
; MKR_D[10]                                                                                                      ;                   ;         ;
; MKR_D[11]                                                                                                      ;                   ;         ;
; MKR_D[12]                                                                                                      ;                   ;         ;
; MKR_D[13]                                                                                                      ;                   ;         ;
; MKR_D[14]                                                                                                      ;                   ;         ;
; HDMI_SDA                                                                                                       ;                   ;         ;
; HDMI_SCL                                                                                                       ;                   ;         ;
; MIPI_GP[1]                                                                                                     ;                   ;         ;
; SDRAM_DQ[0]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[0]         ; 0                 ; 6       ;
; SDRAM_DQ[1]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[1]         ; 0                 ; 6       ;
; SDRAM_DQ[2]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[2]         ; 0                 ; 6       ;
; SDRAM_DQ[3]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[3]~feeder  ; 0                 ; 6       ;
; SDRAM_DQ[4]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[4]~feeder  ; 0                 ; 6       ;
; SDRAM_DQ[5]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[5]~feeder  ; 0                 ; 6       ;
; SDRAM_DQ[6]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[6]         ; 0                 ; 6       ;
; SDRAM_DQ[7]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[7]~feeder  ; 0                 ; 6       ;
; SDRAM_DQ[8]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[8]~feeder  ; 0                 ; 6       ;
; SDRAM_DQ[9]                                                                                                    ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[9]~feeder  ; 1                 ; 6       ;
; SDRAM_DQ[10]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[10]        ; 0                 ; 6       ;
; SDRAM_DQ[11]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[11]~feeder ; 0                 ; 6       ;
; SDRAM_DQ[12]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[12]        ; 0                 ; 6       ;
; SDRAM_DQ[13]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[13]~feeder ; 1                 ; 6       ;
; SDRAM_DQ[14]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[14]        ; 0                 ; 6       ;
; SDRAM_DQ[15]                                                                                                   ;                   ;         ;
;      - arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[15]~feeder ; 0                 ; 6       ;
; MIPI_SDA                                                                                                       ;                   ;         ;
;      - ov5647:ov5647|i2c_master:i2c_master|interrupt~0                                                         ; 1                 ; 6       ;
;      - ov5647:ov5647|rom_counter~8                                                                             ; 1                 ; 6       ;
;      - ov5647:ov5647|always0~6                                                                                 ; 1                 ; 6       ;
;      - ov5647:ov5647|always0~8                                                                                 ; 1                 ; 6       ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|always1~5                                             ; 1                 ; 6       ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|latched_data~0                                        ; 1                 ; 6       ;
;      - ov5647:ov5647|always0~9                                                                                 ; 1                 ; 6       ;
; MIPI_SCL                                                                                                       ;                   ;         ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock|counter[5]~4                              ; 1                 ; 6       ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock|always1~0                                 ; 1                 ; 6       ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock|counter[6]~11                             ; 1                 ; 6       ;
;      - ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|clock:clock|counter[7]~13                             ; 1                 ; 6       ;
; MIPI_GP[0]                                                                                                     ;                   ;         ;
; CLK_48MHZ                                                                                                      ;                   ;         ;
; MIPI_CLK                                                                                                       ;                   ;         ;
; MIPI_D[0]                                                                                                      ;                   ;         ;
;      - camera:camera|d_phy_receiver:lane_receivers[0].d_phy_receiver|dataout_h~feeder                          ; 1                 ; 6       ;
;      - camera:camera|d_phy_receiver:lane_receivers[0].d_phy_receiver|dataout_l~feeder                          ; 1                 ; 6       ;
; MIPI_D[1]                                                                                                      ;                   ;         ;
;      - camera:camera|d_phy_receiver:lane_receivers[1].d_phy_receiver|dataout_l                                 ; 0                 ; 6       ;
;      - camera:camera|d_phy_receiver:lane_receivers[1].d_phy_receiver|dataout_h                                 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_48MHZ                                                                                                                        ; PIN_E2             ; 92      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLK_48MHZ                                                                                                                        ; PIN_E2             ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MIPI_CLK                                                                                                                         ; PIN_E1             ; 157     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|address~10                                    ; LCCOMB_X7_Y22_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|address~25                                    ; LCCOMB_X7_Y22_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|countdown[14]~4                               ; LCCOMB_X9_Y20_N8   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|data_read[0]~0                                ; LCCOMB_X8_Y23_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|destination_state~29                          ; LCCOMB_X9_Y20_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|last_row_address[11]~0                        ; LCCOMB_X11_Y20_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|refresh_timer[10]~21                          ; LCCOMB_X11_Y20_N18 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_IDLE                              ; FF_X9_Y25_N17      ; 55      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_READING                           ; FF_X9_Y25_N31      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_UNINIT                            ; FF_X9_Y25_N15      ; 38      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WAITING                           ; FF_X8_Y22_N19      ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING                           ; FF_X9_Y25_N25      ; 51      ; Clock enable, Output enable           ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state~34                                      ; LCCOMB_X9_Y25_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|step[2]~1                                     ; LCCOMB_X8_Y23_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|fifo:mipi_write_fifo|always0~0                                                                                   ; LCCOMB_X20_Y24_N4  ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|fifo:mipi_write_fifo|always1~3                                                                                   ; LCCOMB_X15_Y24_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|fifo:pixel_read_fifo|always0~2                                                                                   ; LCCOMB_X17_Y19_N22 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|fifo:pixel_read_fifo|always1~0                                                                                   ; LCCOMB_X14_Y19_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|mipi_address[4]~6                                                                                                ; LCCOMB_X12_Y21_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|pixel_address[19]~8                                                                                              ; LCCOMB_X12_Y21_N24 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; arbiter:arbiter|sdram_countup[2]~1                                                                                               ; LCCOMB_X12_Y21_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|Decoder2~1                                                                                                         ; LCCOMB_X20_Y21_N2  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; camera:camera|Decoder3~0                                                                                                         ; LCCOMB_X21_Y23_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; camera:camera|Decoder3~1                                                                                                         ; LCCOMB_X21_Y23_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; camera:camera|image_data[0][7]~13                                                                                                ; LCCOMB_X21_Y23_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|image_data[1][0]~14                                                                                                ; LCCOMB_X21_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|image_data[2][1]~19                                                                                                ; LCCOMB_X21_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|image_data[3][5]~28                                                                                                ; LCCOMB_X21_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|packet_header[0][1]~3                                                                                              ; LCCOMB_X20_Y21_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|packet_header[1][2]~17                                                                                             ; LCCOMB_X21_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|packet_header[2][5]~8                                                                                              ; LCCOMB_X20_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; camera:camera|reset[0]                                                                                                           ; FF_X20_Y21_N17     ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|Equal2~3                                                                                                               ; LCCOMB_X11_Y10_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|cx[0]                                                                                                                  ; FF_X10_Y10_N7      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|mode[0]                                                                                                                ; FF_X10_Y8_N15      ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|mode[2]                                                                                                                ; FF_X10_Y8_N1       ; 29      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_assembler:true_hdmi_output.packet_assembler|counter[4]                                                          ; FF_X20_Y11_N9      ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_assembler:true_hdmi_output.packet_assembler|parity[3][3]~13                                                     ; LCCOMB_X19_Y10_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_assembler:true_hdmi_output.packet_assembler|parity[4][4]~45                                                     ; LCCOMB_X17_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|always4~3                                                                 ; LCCOMB_X21_Y10_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet|always2~0 ; LCCOMB_X22_Y9_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][8]~0                                    ; LCCOMB_X21_Y13_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][1][0][8]~0                                    ; LCCOMB_X24_Y13_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][2][0][8]~0                                    ; LCCOMB_X24_Y13_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][8]~0                                    ; LCCOMB_X22_Y12_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[1][0][0][8]~0                                    ; LCCOMB_X22_Y13_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[1][1][0][8]~0                                    ; LCCOMB_X26_Y13_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[1][2][0][8]~0                                    ; LCCOMB_X26_Y13_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[1][3][0][8]~0                                    ; LCCOMB_X22_Y13_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][8]~1                                       ; LCCOMB_X23_Y12_N14 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|Equal3~0                                                                         ; LCCOMB_X11_Y8_N26  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|Mux1~0                                                                           ; LCCOMB_X11_Y8_N4   ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|true_hdmi_output.data_island_period                                                                                    ; FF_X12_Y8_N13      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi:hdmi|true_hdmi_output.packet_enable                                                                                         ; LCCOMB_X10_Y8_N26  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[0]                                        ; PLL_1              ; 302     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[1]                                        ; PLL_1              ; 59      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2]                                        ; PLL_1              ; 24      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|wire_pll1_clk[0]                                           ; PLL_3              ; 211     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ov5647:ov5647|byte_counter~14                                                                                                    ; LCCOMB_X30_Y6_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|data_tx[0]~24                                                                                                      ; LCCOMB_X30_Y6_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|data_tx[6]~13                                                                                                      ; LCCOMB_X30_Y5_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|i2c_master:i2c_master|i2c_core:core|latched_transfer_continues~3                                                   ; LCCOMB_X31_Y2_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|rom_counter[1]~12                                                                                                  ; LCCOMB_X30_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|rom_counter[5]~11                                                                                                  ; LCCOMB_X30_Y4_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|sensor_state[2]                                                                                                    ; FF_X30_Y4_N17      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ov5647:ov5647|transfer_continues~1                                                                                               ; LCCOMB_X30_Y5_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK_48MHZ                                                                                 ; PIN_E2   ; 92      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; MIPI_CLK                                                                                  ; PIN_E1   ; 157     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 302     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 59      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 24      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|wire_pll1_clk[0]    ; PLL_3    ; 211     ; 17                                   ; Global Clock         ; GCLK13           ; --                        ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; arbiter:arbiter|fifo:mipi_write_fifo|altsyncram:buffer_rtl_0|altsyncram_qrd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X13_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; arbiter:arbiter|fifo:pixel_read_fifo|altsyncram:buffer_rtl_0|altsyncram_eie1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X13_Y19_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,569 / 47,787 ( 5 % ) ;
; C16 interconnects     ; 10 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 1,138 / 31,272 ( 4 % ) ;
; Direct links          ; 570 / 47,787 ( 1 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )        ;
; Local interconnects   ; 1,136 / 15,408 ( 7 % ) ;
; R24 interconnects     ; 10 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 1,044 / 41,310 ( 3 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 174) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 7                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 7                             ;
; 10                                          ; 4                             ;
; 11                                          ; 2                             ;
; 12                                          ; 2                             ;
; 13                                          ; 3                             ;
; 14                                          ; 8                             ;
; 15                                          ; 14                            ;
; 16                                          ; 97                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.21) ; Number of LABs  (Total = 174) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 119                           ;
; 1 Clock enable                     ; 54                            ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 14                            ;
; 2 Clock enables                    ; 9                             ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.70) ; Number of LABs  (Total = 174) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 8                             ;
; 2                                            ; 14                            ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 24                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 6                             ;
; 20                                           ; 14                            ;
; 21                                           ; 8                             ;
; 22                                           ; 7                             ;
; 23                                           ; 10                            ;
; 24                                           ; 4                             ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.80) ; Number of LABs  (Total = 174) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 24                            ;
; 2                                               ; 9                             ;
; 3                                               ; 11                            ;
; 4                                               ; 9                             ;
; 5                                               ; 11                            ;
; 6                                               ; 9                             ;
; 7                                               ; 14                            ;
; 8                                               ; 11                            ;
; 9                                               ; 19                            ;
; 10                                              ; 8                             ;
; 11                                              ; 4                             ;
; 12                                              ; 10                            ;
; 13                                              ; 5                             ;
; 14                                              ; 8                             ;
; 15                                              ; 3                             ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.39) ; Number of LABs  (Total = 174) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 9                             ;
; 3                                            ; 11                            ;
; 4                                            ; 10                            ;
; 5                                            ; 10                            ;
; 6                                            ; 6                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 10                            ;
; 16                                           ; 11                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 8                             ;
; 20                                           ; 6                             ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 4            ; 0            ; 0            ; 0            ; 79        ; 0            ; 0            ; 79        ; 79        ; 0            ; 72           ; 0            ; 0            ; 52           ; 0            ; 72           ; 52           ; 0            ; 0            ; 28           ; 72           ; 0            ; 0            ; 0            ; 0            ; 0            ; 79        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 79           ; 75           ; 79           ; 79           ; 79           ; 0         ; 79           ; 79           ; 0         ; 0         ; 79           ; 7            ; 79           ; 79           ; 27           ; 79           ; 7            ; 27           ; 79           ; 79           ; 51           ; 7            ; 79           ; 79           ; 79           ; 79           ; 79           ; 0         ; 79           ; 79           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RESETn             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SAM_INT_IN         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SAM_INT_OUT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CASn         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CSn          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RASn         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WEn          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_TX[0]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_TX[1]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_TX[2]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_CLK           ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_HPD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_AREF           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_A[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MKR_D[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_SDA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HDMI_SCL           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_GP[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_SDA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_SCL           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_GP[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_48MHZ          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_CLK           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_D[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIPI_D[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ; mem_pll|altpll_component|auto_generated|pll1|clk[0]  ; 21.1              ;
; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ; hdmi_pll|altpll_component|auto_generated|pll1|clk[1] ; 7.0               ;
; mem_pll|altpll_component|auto_generated|pll1|clk[0]  ; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ; 4.6               ;
; mem_pll|altpll_component|auto_generated|pll1|clk[0]  ; I/O                                                  ; 1.9               ;
; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ; hdmi_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.5               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                     ; Destination Register                                                                                                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[7]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][6]                                                           ; 1.757             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[3]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][2]                                                           ; 1.757             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[2]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][1]                                                           ; 1.757             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[5]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][5]                                                           ; 1.741             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[1]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][1]                                                           ; 1.741             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[6]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][5]                                                           ; 1.580             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[4]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][3]                                                           ; 1.503             ;
; arbiter:arbiter|fifo:pixel_read_fifo|receiver[0]                                                                                                                    ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_receiver|value_chain[0][0]                                                           ; 0.592             ;
; hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel|tmds[4]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg16|shift_reg[2] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel|tmds[8]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg16|shift_reg[4] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[1]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg15|shift_reg[0] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[4]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg14|shift_reg[2] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[8]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg14|shift_reg[4] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|tmds[9]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg13|shift_reg[4] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|tmds[2]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg12|shift_reg[1] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|tmds[4]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg12|shift_reg[2] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[0].tmds_channel|tmds[6]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg12|shift_reg[3] ; 0.530             ;
; hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel|tmds[1]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg17|shift_reg[0] ; 0.528             ;
; hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel|tmds[5]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg17|shift_reg[2] ; 0.528             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[5]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg15|shift_reg[2] ; 0.528             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[7]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][6]                                                             ; 0.468             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[4]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][3]                                                             ; 0.468             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[2]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][1]                                                             ; 0.468             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[6]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][5]                                                             ; 0.468             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[5]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][4]                                                             ; 0.291             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[3]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][2]                                                             ; 0.291             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[1]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][1]                                                             ; 0.247             ;
; arbiter:arbiter|fifo:pixel_read_fifo|sender[0]                                                                                                                      ; arbiter:arbiter|fifo:pixel_read_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][0]                                                             ; 0.232             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[4]                                                                   ; SDRAM_DQ[4]                                                                                                                                               ; 0.219             ;
; hdmi:hdmi|tmds_channel:tmds_gen[2].tmds_channel|tmds[9]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg17|shift_reg[4] ; 0.213             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[9]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg15|shift_reg[4] ; 0.213             ;
; hdmi:hdmi|tmds_channel:tmds_gen[1].tmds_channel|tmds[7]                                                                                                             ; hdmi:hdmi|serializer:serializer|altlvds_tx:ALTLVDS_TX_component|altlvds_tx_inst_lvds_tx:auto_generated|altlvds_tx_inst_shift_reg:shift_reg15|shift_reg[3] ; 0.212             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[15]                                                                  ; SDRAM_DQ[15]                                                                                                                                              ; 0.193             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[2]                                                                   ; SDRAM_DQ[2]                                                                                                                                               ; 0.175             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|address[0]                                                                       ; SDRAM_ADDR[0]                                                                                                                                             ; 0.175             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[13]                                                                  ; SDRAM_DQ[13]                                                                                                                                              ; 0.168             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[9]                                                                   ; SDRAM_DQ[9]                                                                                                                                               ; 0.167             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[5]                                                                   ; SDRAM_DQ[5]                                                                                                                                               ; 0.167             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[1]                                                                   ; SDRAM_DQ[1]                                                                                                                                               ; 0.161             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet|clk_audio_counter_wrap_synchronizer_chain[0] ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet|cycle_time_stamp_counter[14]       ; 0.109             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][11]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][11]                                                                 ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][13]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][13]                                                                 ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][9]                                                                         ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][9]                                                                  ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][14]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][14]                                                                 ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][12]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][12]                                                                 ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][0][0][10]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][10]                                                                 ; 0.108             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet|clk_audio_counter_wrap_synchronizer_chain[1] ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_clock_regeneration_packet:audio_clock_regeneration_packet|cycle_time_stamp_counter[14]       ; 0.108             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[8]                                                                   ; SDRAM_DQ[8]                                                                                                                                               ; 0.101             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[6]                                                                   ; SDRAM_DQ[6]                                                                                                                                               ; 0.085             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_info_frame_sent                                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|packet_type[2]                                                                                     ; 0.083             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[3]                                                                   ; SDRAM_DQ[3]                                                                                                                                               ; 0.082             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[10]                                                                  ; SDRAM_DQ[10]                                                                                                                                              ; 0.077             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|sample_buffer_ready                                                                                          ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|packet_type[2]                                                                                     ; 0.077             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][11]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][11]                                                                 ; 0.064             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][13]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][13]                                                                 ; 0.064             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][14]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][14]                                                                 ; 0.064             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][12]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][12]                                                                 ; 0.064             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][10]                                                                        ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][10]                                                                 ; 0.064             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[0][3][0][8]                                                                         ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[3][0][8]                                                                  ; 0.064             ;
; arbiter:arbiter|sdram_countup[0]                                                                                                                                    ; arbiter:arbiter|sdram_countup[2]                                                                                                                          ; 0.063             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[0]                                                                   ; SDRAM_DQ[0]                                                                                                                                               ; 0.057             ;
; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_buffer[1][0][0][8]                                                                         ; hdmi:hdmi|packet_picker:true_hdmi_output.packet_picker|audio_sample_word_packet[0][0][8]                                                                  ; 0.052             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|internal_dq[12]                                                                  ; SDRAM_DQ[12]                                                                                                                                              ; 0.026             ;
; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][3]                                                                       ; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|captured_value[0]                                                             ; 0.025             ;
; arbiter:arbiter|fifo:mipi_write_fifo|receiver[7]                                                                                                                    ; arbiter:arbiter|fifo:mipi_write_fifo|altsyncram:buffer_rtl_0|altsyncram_qrd1:auto_generated|ram_block1a15~portb_address_reg0                              ; 0.022             ;
; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][5]                                                                       ; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|captured_value[5]                                                             ; 0.020             ;
; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|value_chain[0][6]                                                                       ; arbiter:arbiter|fifo:mipi_write_fifo|gray_code_chain:gray_code_chain_sender|captured_value[5]                                                             ; 0.020             ;
; arbiter:arbiter|as4c4m16sa_controller:as4c4m16sa|sdram_controller:sdram_controller|state.STATE_WRITING                                                              ; SDRAM_DQ[13]                                                                                                                                              ; 0.013             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 68 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL016YU256C8G for design "mkrvidor4000_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/intelFPGA_lite/mipi-demo-master/db/mem_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 35, clock division of 12, and phase shift of 0 degrees (0 ps) for mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA_lite/mipi-demo-master/db/mem_pll_altpll.v Line: 44
Info (15535): Implemented PLL "hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 21, clock division of 40, and phase shift of 0 degrees (0 ps) for hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 21, clock division of 8, and phase shift of 0 degrees (0 ps) for hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 1000, and phase shift of 0 degrees (0 ps) for hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2] port File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256C8G is compatible
    Info (176445): Device 10CL010YU256C8G is compatible
    Info (176445): Device 10CL025YU256C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 79 pins of 79 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (176127): The parameters of the PLL hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 and the PLL mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 78
    Info (176120): The values of the parameter "M" do not match for the PLL atoms mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 and PLL hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 is 35
        Info (176121): The value of the parameter "M" for the PLL atom hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 is 21
    Info (176120): The values of the parameter "N" do not match for the PLL atoms mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 and PLL hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 is 3
        Info (176121): The value of the parameter "N" for the PLL atom hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 is 2
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 and PLL hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 is 17943
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 is 16149
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 and PLL hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1 is 34013
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|pll1 is 34996
Critical Warning (176598): PLL "mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_E2" File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 50
Info (332104): Reading SDC File: 'syn/mkrvidor4000_quartus/mipi-demo.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {mem_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 12 -multiply_by 35 -duty_cycle 50.00 -name {mem_pll|altpll_component|auto_generated|pll1|clk[0]} {mem_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {hdmi_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 40 -multiply_by 21 -duty_cycle 50.00 -name {hdmi_pll|altpll_component|auto_generated|pll1|clk[0]} {hdmi_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {hdmi_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 8 -multiply_by 21 -duty_cycle 50.00 -name {hdmi_pll|altpll_component|auto_generated|pll1|clk[1]} {hdmi_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {hdmi_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1000 -duty_cycle 50.00 -name {hdmi_pll|altpll_component|auto_generated|pll1|clk[2]} {hdmi_pll|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: MIPI_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register arbiter:arbiter|fifo:mipi_write_fifo|sender[3] is being clocked by MIPI_CLK
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.833    CLK_48MHZ
    Info (332111):   39.681 hdmi_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    7.936 hdmi_pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111): 20833.000 hdmi_pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    7.142 mem_pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    7.142    SDRAM_CLK
Info (176353): Automatically promoted node CLK_48MHZ~input (placed in PIN E2 (CLK0, DIFFCLK_0p)) File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node hdmi_pll:hdmi_pll|altpll:altpll_component|hdmi_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_1) File: C:/intelFPGA_lite/mipi-demo-master/db/hdmi_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node mem_pll:mem_pll|altpll:altpll_component|mem_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3) File: C:/intelFPGA_lite/mipi-demo-master/db/mem_pll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info (176353): Automatically promoted node MIPI_CLK~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 76 (unused VREF, 2.5V VCCIO, 5 input, 26 output, 45 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  22 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169064): Following 27 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin MKR_AREF has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 22
    Info (169065): Pin MKR_A[0] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[1] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[2] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[3] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[4] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[5] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_A[6] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 23
    Info (169065): Pin MKR_D[0] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[1] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[2] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[3] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[4] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[5] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[6] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[7] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[8] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[9] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[10] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[11] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[12] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[13] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin MKR_D[14] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 24
    Info (169065): Pin HDMI_SDA has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 29
    Info (169065): Pin HDMI_SCL has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 30
    Info (169065): Pin MIPI_GP[1] has a permanently disabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 41
    Info (169065): Pin MIPI_GP[0] has a permanently enabled output enable File: C:/intelFPGA_lite/mipi-demo-master/top/mkrvidor4000/mkrvidor4000_top.sv Line: 41
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/mipi-demo-master/output_files/mkrvidor4000_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5486 megabytes
    Info: Processing ended: Sun Jul 17 15:19:40 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/mipi-demo-master/output_files/mkrvidor4000_top.fit.smsg.


