//******************************************************************************
// Pin Constraints for Papilio RetroCade - Dual Target Test
// FPGA: GW2AR-LV18QN88C8/I7 (88-pin QFN package)
//******************************************************************************

// ESP32 GPIO Connections (SPI Interface)
IO_LOC "spi_cs"    A9;   // ESP32 GPIO10
IO_LOC "spi_clk"   B12;  // ESP32 GPIO12
IO_LOC "spi_mosi"  B11;  // ESP32 GPIO11
IO_LOC "spi_miso"  C12;  // ESP32 GPIO13

IO_PORT "spi_cs"   PULL_MODE=UP IO_TYPE=LVCMOS33;
IO_PORT "spi_clk"  PULL_MODE=UP IO_TYPE=LVCMOS33;
IO_PORT "spi_mosi" PULL_MODE=UP IO_TYPE=LVCMOS33;
IO_PORT "spi_miso" PULL_MODE=UP IO_TYPE=LVCMOS33;

// PMOD Connector Outputs (for visual test pattern display)
IO_LOC "pmod_out[0]" N9;
IO_LOC "pmod_out[1]" R9;
IO_LOC "pmod_out[2]" N8;
IO_LOC "pmod_out[3]" L9;

IO_PORT "pmod_out[0]" IO_TYPE=LVCMOS33;
IO_PORT "pmod_out[1]" IO_TYPE=LVCMOS33;
IO_PORT "pmod_out[2]" IO_TYPE=LVCMOS33;
IO_PORT "pmod_out[3]" IO_TYPE=LVCMOS33;
