---
title: verilog之奇奇怪怪的注意点
date: 2024-07-23 17:53:00
tags:
-TBD
---



## force语句

如果对wire就行force，那么整个wire逻辑都会是被传递；



## == 判断语句

如果32bits data中，高bit是Z或者X，那么在进行比较的时候，就可能出现问题；

```verilog
wait(top_sim.ac7843x.MTCMOS_wrap.protsys.pbr_right_inf_u.master3_right[31:0] == 32'h6);
# 在上述语句中，如果只有低3bits有效，高29bits是Z态，那么上面的比较就不会成立，可能会一直比较，修改进行如下的修改：
wait(top_sim.ac7843x.MTCMOS_wrap.protsys.pbr_right_inf_u.master3_right[2:0] == 3'b110);
```



## 波形dump

```verilog
    $fsdbAutoSwitchDumpfile(100,"top_sim.fsdb",200);
    $fsdbDumpvars(0, top_sim,"+mda");
```



{% asset_img image-20240724121740011.png %}



$fsdbDumpvars

depth表示要加载波形的层次；0表示当前instance下的所有变量一级其他module实例的波形，1表示当前instance中的变量的波形，不包括当前instance中的其他module实例的波形，2表示包含当前instance以及其中的第一级子instance的波形；以此类推。



$fsdbAutoSwitchDumpfile(File_Size,"file_name", Max_file_number[, log_file_name])

file_size的单位是M。log file是可选的，建议加上。



## 反标延时

$sdf_annotate






---

参考博客：

1. [fsdbAutoSwitchDumpfile](https://www.jianshu.com/p/909f4d15a1c4)
