---
title: Job 
description: 做题心得，从做题中学习
date: 2025-08-04
image: 
categories:
    - IC
tags:
    - 
---



## 前端

## 验证

## 后端
### URL
[牛客———【数字IC后端岗】校招笔试如何准备？](https://www.nowcoder.com/discuss/353158032005734400)

### 1、什么是天线效应？如何修复？【华为海思】
（生产过程中）由于等离子刻蚀法使金属刻蚀过程中收集大量空间静电电荷，当金属积累的静电电荷超过一定数量，形成的电势超过它所接连门栅所能承受的击穿电压时，晶体管就会被击穿，导致器件损坏，这就是天线效应。


在芯片生产过程中，暴露的金属线或者多晶硅（polysilicon）等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。

修复的方法:核心原理，释放天线上的电荷。  
[天线效应产生原因及解决办法](https://blog.csdn.net/qq_38328278/article/details/118544550#:~:text=%E4%B8%89%E3%80%81%E8%A7%A3%E5%86%B3%E5%8A%9E%E6%B3%95%20*%203.1%20%E8%B7%B3%E7%BA%BF%E6%B3%95%20%E5%B0%86%E6%9C%89%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E9%87%91%E5%B1%9E%E7%BA%BF%E6%89%93%E6%96%AD%EF%BC%8C%E9%80%9A%E8%BF%87%E9%80%9A%E5%AD%94%E5%90%91%E4%B8%8A%E6%88%96%E5%90%91%E4%B8%8B%EF%BC%8C%E5%86%8D%E9%80%9A%E8%BF%87%E9%80%9A%E5%AD%94%E5%9B%9E%E5%88%B0%E8%AF%A5%E5%B1%82%E3%80%82%20%E8%B7%B3%E7%BA%BF%E7%BC%A9%E5%B0%8F%E4%BA%86%E9%87%91%E5%B1%9E%E8%BF%9E%E7%BA%BF%E7%9A%84%E9%95%BF%E5%BA%A6%EF%BC%8C%E5%9B%A0%E8%80%8C%E8%B5%B7%E5%88%B0%E5%87%8F%E5%B0%8F%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BD%9C%E7%94%A8%E3%80%82%20%E4%BD%86%E9%80%9A%E5%AD%94%E7%9A%84%E7%94%B5%E9%98%BB%E8%BE%83%E5%A4%A7%EF%BC%8C%E4%BC%9A%E5%BD%B1%E5%93%8D%E8%8A%AF%E7%89%87%E7%9A%84%E6%97%B6%E5%BA%8F%EF%BC%8C%E5%B9%B6%E4%B8%94%E5%8F%AF%E8%83%BD%E5%9C%A8%E5%85%B6%E4%BB%96%E5%B1%82%E5%B8%A6%E6%9D%A5%E4%B8%B2%E6%89%B0%E7%9A%84%E5%BD%B1%E5%93%8D%E3%80%82,%E7%A7%91%E5%AD%A6%E5%90%88%E7%90%86%E7%9A%84PCB%E8%AE%BE%E8%AE%A1%E9%9C%80%E4%BB%8E%E7%94%B5%E6%BA%90%E6%8E%A7%E5%88%B6%E5%85%A5%E6%89%8B%EF%BC%8C%E7%A1%AE%E4%BF%9D%E5%9B%9E%E6%B5%81%E8%B7%AF%E5%BE%84%E4%BC%98%E5%8C%96%EF%BC%8C%E6%89%8D%E8%83%BD%E5%AE%9E%E7%8E%B0%E9%AB%98%E5%8F%AF%E9%9D%A0%E6%B7%B7%E5%90%88%E4%BF%A1%E5%8F%B7%E7%B3%BB%E7%BB%9F%E3%80%82%20%E7%BB%A7%E7%BB%AD%E8%AE%BF%E9%97%AE%20%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BA%A7%E7%94%9F%E6%9C%BA%E7%90%86%E5%8F%8A%E6%B6%88%E9%99%A4%E6%96%B9%E6%B3%95%20%E5%AF%BC%E8%AF%BB%EF%BC%9A%E9%9A%8F%E7%9D%80%E5%B7%A5%E8%89%BA%E6%8A%80%E6%9C%AF%E7%9A%84%E5%8F%91%E5%B1%95%EF%BC%8C%E6%A0%85%E7%9A%84%E5%B0%BA%E5%AF%B8%E8%B6%8A%E6%9D%A5%E8%B6%8A%E5%B0%8F%EF%BC%8C%E9%87%91%E5%B1%9E%E7%9A%84%E5%B1%82%E6%95%B0%E8%B6%8A%E6%9D%A5%E8%B6%8A%E5%A4%9A%EF%BC%8C%E5%8F%91%E7%94%9F%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E5%8F%AF%E8%83%BD%E6%80%A7%E5%B0%B1%E8%B6%8A%E5%A4%A7%E3%80%82%20%E8%80%8C%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E5%88%99%E4%BC%9A%E5%AF%B9%E5%B0%8F%E5%9E%8B%E6%8A%80%E6%9C%AF%E9%A2%86%E5%9F%9F%E4%BA%A7%E7%94%9F%E9%9D%9E%E5%B8%B8%E5%A4%A7%E7%9A%84%E5%BD%B1%E5%93%8D%EF%BC%8C%E5%9B%A0%E4%B8%BA%E6%B3%84%E7%94%B5%E6%89%80%E5%B8%A6%E6%9D%A5%E7%9A%84%E6%8D%9F%E5%AE%B3%E5%BE%88%E5%8F%AF%E8%83%BD%E6%B3%A2%E5%8F%8A%E6%95%B4%E4%B8%AA%E6%A0%85%E6%9E%81%E3%80%82%20%E5%9B%A0%E6%AD%A4%EF%BC%8C%E6%9C%AC%E6%96%87%E5%AF%B9%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BA%A7%E7%94%9F%E6%9C%BA%E7%90%86%E5%8F%8A%E6%B6%88%E9%99%A4%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E6%96%B9%E6%B3%95%E5%81%9A%E5%87%BA%E4%BA%86%E8%AE%A8%E8%AE%BA%E3%80%82%201.%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%AE%80%E5%8D%95%E4%BB%8B%E7%BB%8D%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E6%88%96%E7%AD%89%E7%A6%BB%E5%AD%90%E5%AF%BC%E8%87%B4%E6%A0%85%E6%B0%A7%E6%8D%9F%E4%BC%A4%E6%98%AF%E6%8C%87%EF%BC%9A%E5%9C%A8MOS%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%94%9F%E4%BA%A7%E8%BF%87%E7%A8%8B%E4%B8%AD%EF%BC%8C%E4%B8%80%E7%A7%8D%E5%8F%AF%E6%BD%9C%E5%9C%A8%E5%BD%B1%E5%93%8D%E4%BA%A7%E5%93%81%E4%BA%A7%E9%87%8F%E5%92%8C%E5%8F%AF%E9%9D%A0%E6%80%A7%E7%9A%84%E6%95%88%E5%BA%94%E3%80%82)

（1）插入Diode二极管（保护二极管，反偏二极管）；
原理:在有天线效应的金属线上插入一个反向偏置的二极管。当金属线上积累的电荷达到一定程度时，二极管会导通(>0.7v)，形成到地的通路，从而释放积累的电荷，减少天线效应。  

优点:可以有效抑制电荷积累，降低天线效应。  
缺点:增加了芯片面积，不适用于大规模集成电路。


（2）向上跳线法  
原理：跳线法通过打断有天线效应的金属线，然后通过通孔将其连接到其他金属层，再回到原层，以此来改变金属布线的长度和路径，从而降低天线效应。  
类型：跳线法主要分为向上跳线和向下跳线两种方式。向上跳线是将金属线连接到天线层上一层，向下跳线则连接到下一层。

优点:相对简单，容易实现。  
缺点:通孔会增加电阻，可能影响芯片的时序和串扰问题。


（3）size up cell  
原理：增加 cell 的栅极面积（denominator 增大）→ 减小天线比  
通过将原先的 cell 替换为更大版本的 cell（比如从 NAND2_X1 换成 NAND2_X4）：

$ \text{Antenna Ratio} = \frac{\text{未连接金属的面积}}{\text{栅极面积}} $

栅极面积增加（例如变成原来的 2 倍或 4 倍）；

天线比自然降低，可能就会小于工艺允许的最大值；

这样就避免了额外插入天线二极管、或断线、或插入 buffer 的复杂处理。

### 2、芯片tapeout前要做哪些检查？【华为海思】
时序（setup/hold）检查，后仿，DRC/LVS，电气规则检查ERC，DFM（可制造性设计），LEC（等价性检查）


<details>
<summary>点击展开所有详细信息</summary>

✅ 1. 时序检查（Setup/Hold）

目的：确保芯片在工作频率下功能正确，不发生时序错误。

• Setup 检查：确保数据在时钟边沿到来前已稳定，满足 最小建立时间 要求。  
• Hold 检查：确保数据在时钟边沿后仍保持足够时间不变，满足 保持时间 要求。  
• 采用 STA 工具（如 PrimeTime），在多个 PVT（工艺、供电、温度）条件下验证时序。  
• 执行 OCV、cross corner 分析及多模多库（MMMC）分析，增强时序可靠性。

────────────────────────

✅ 2. 后仿（Gate-level simulation with SDF）

目的：验证综合、布局布线后，在真实延迟条件下芯片功能是否正确。

• 生成 post-layout netlist 和时延文件（SDF）后执行门级仿真。  
• 验证异步复位、锁存器、启动序列、扫描链、低功耗控制等关键功能。  
• 检查 glitch、亚稳态及不可预测状态。  
• 包括 scan chain、ATPG 模式及功能全覆盖仿真。

────────────────────────

✅ 3. DRC（Design Rule Check）设计规则检查

目的：确保芯片物理布局满足 Foundry 提供的制造工艺设计规则。

• 检查项目：金属宽度、间距、过孔密度、器件间隔、TSV/Pad 限制等。  
• 通过 PDK 中的规则文件和工具（如 Calibre、IC Validator）自动检查。  
• 所有 DRC 错误必须 100% 修复，才能提交流片申请。

────────────────────────

✅ 4. LVS（Layout Versus Schematic）版图与原理图对比

目的：确保最终版图与 RTL 描述的功能一致。

• 核对版图中每个晶体管及连接是否与 netlist 匹配。  
• 避免误连、漏连和短接等错误。  
• 工具有 Calibre LVS 和 PVS LVS。  
• ECO 修改后需重新进行 LVS 校验。

────────────────────────

✅ 5. ERC（Electrical Rule Check）电气规则检查

目的：捕捉常见电气错误，如浮空输入、短路和电压兼容性问题。

• 常见检查：  
  – 输入未驱动或浮空；  
  – 电源与地的短接；  
  – 跨电压域连接（需使用隔离 cell）；  
  – IO 驱动中的电压不匹配。  
• 对低功耗设计（多电压/多电源域）尤为重要。  
• 常用工具包括 Calibre ERC 和 Synopsys IC Validator。

────────────────────────

✅ 6. DFM（Design for Manufacturability）可制造性检查

目的：提升芯片良率和生产可控性，预防制造缺陷。

• 包含检查：  
  – 密度检查（metal density / slotting）；  
  – 填充检查（dummy fill）；  
  – 边缘放置错误；  
  – 光刻热点检测。  
• 根据 DFM 报告，工厂会反馈是否需要调整设计。

────────────────────────

✅ 7. LEC（Logic Equivalence Check）等价性检查

目的：确保综合后的 gate-level netlist 与 RTL 功能完全等价。

• 检查流程：  
  – 比较 RTL（黄金模型）和 gate-level netlist（目标模型）的输入、输出及逻辑路径。  
• 应用于综合后验证、ECO 及 Scan 插入后验证。  
• 常用工具：Cadence Conformal、Synopsys Formality。

────────────────────────

补充性检查

检查项              说明  
────────────────────────  
IR Drop 分析       检查供电网络是否存在过大的电压下降，防止功能异常。  
EM（电迁移）分析   检查金属线因电流过大而可能出现的迁移问题。  
Crosstalk / SI 分析 分析耦合电容引起的时序干扰。  
Antenna Check      检查天线效应，判断是否需要增加 diode 或断开连接。  
Package/IO Check   验证 IO 电压、电流是否符合 Pad 规则以及电源完整性。

────────────────────────

总结

华为海思等先进芯片设计公司在 Tapeout 前必须确保以下几点：  
功能正确（LEC、后仿） + 时序正确（STA） + 物理可靠（DRC/LVS/ERC/DFM） + 电气完整（IR Drop、EM、SI） + 制造可行（DFM）。

缺一不可，否则可能导致芯片白流（白片）和巨额损失。如果在流程中的任何工具或步骤遇到问题，请提供具体日志或报错信息，以便进一步分析解决。

</details>





