{'CRC_OUT': {'CDeps': [[[], [], ['RESET'], ['startCRC']],
                       [[], [], ['RESET']]],
             'CLines': [[None, None, '36:C', '41:C'], [None, None, '36:C']],
             'Clocked': True,
             'DDeps': [['nextCRC32_D64', 'data_del', 'CRC_OUT'], []],
             'DLines': ['42:D', '37:D'],
             'Expressions': [<pyverilog.vparser.ast.NonblockingSubstitution object at 0x7f218efd0510>,
                             <pyverilog.vparser.ast.NonblockingSubstitution object at 0x7f218ebc6f50>]},
 'CRC_REG': {'CDeps': [[[], [], ['RESET']]],
             'CLines': [[None, None, '36:C']],
             'Clocked': True,
             'DDeps': [[]],
             'DLines': ['38:D'],
             'Expressions': [<pyverilog.vparser.ast.NonblockingSubstitution object at 0x7f218efd00d0>]},
 'data_del': {'CDeps': [],
              'CLines': [],
              'Clocked': False,
              'DDeps': [['DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN',
                         'DATA_IN']],
              'DLines': ['18:D'],
              'Expressions': [<pyverilog.vparser.ast.Assign object at 0x7f218ebc6790>]},
 'startCRC': {'CDeps': [[[]]],
              'CLines': [[None]],
              'Clocked': False,
              'DDeps': [['START']],
              'DLines': ['31:D'],
              'Expressions': [<pyverilog.vparser.ast.NonblockingSubstitution object at 0x7f218ebc6ad0>]}}
