Simulator report for MIC1
Sat Aug 24 13:03:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.2 us       ;
; Simulation Netlist Size     ; 924 nodes    ;
; Simulation Coverage         ;      25.77 % ;
; Total Number of Transitions ; 1820         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C70F896I8 ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                                 ; Timing        ;
; Start time                                                                                 ; 0 ns                                                   ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                    ;               ;
; Vector input source                                                                        ; C:/Users/dirce/Downloads/DUDA/MIC-1-main/bank_regs.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                     ; On            ;
; Check outputs                                                                              ; Off                                                    ; Off           ;
; Report simulation coverage                                                                 ; On                                                     ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                     ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                     ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                     ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                    ; Off           ;
; Detect glitches                                                                            ; Off                                                    ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                    ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                    ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                    ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                    ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                     ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                             ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                    ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                    ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                   ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      25.77 % ;
; Total nodes checked                                 ; 924          ;
; Total output ports checked                          ; 904          ;
; Total output ports with complete 1/0-value coverage ; 233          ;
; Total output ports with no 1/0-value coverage       ; 423          ;
; Total output ports with no 1-value coverage         ; 441          ;
; Total output ports with no 0-value coverage         ; 653          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                    ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; Node Name                                                            ; Output Port Name                                                     ; Output Port Type ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst1 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst1 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst3 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst3 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst1 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst1 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst3 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst3 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst1 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst1 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst3 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst3 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst1 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst1 ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst3 ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst3 ; regout           ;
; |bank_regs|MDR:inst1|inst1                                           ; |bank_regs|MDR:inst1|inst1                                           ; combout          ;
; |bank_regs|PC:inst2|inst1                                            ; |bank_regs|PC:inst2|inst1                                            ; combout          ;
; |bank_regs|SP:inst4|inst2                                            ; |bank_regs|SP:inst4|inst2                                            ; combout          ;
; |bank_regs|LV:inst5|inst8                                            ; |bank_regs|LV:inst5|inst8                                            ; combout          ;
; |bank_regs|MBR:inst3|inst                                            ; |bank_regs|MBR:inst3|inst                                            ; combout          ;
; |bank_regs|MBR:inst3|inst8                                           ; |bank_regs|MBR:inst3|inst8                                           ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~26               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~26               ; combout          ;
; |bank_regs|CPP:inst6|inst8                                           ; |bank_regs|CPP:inst6|inst8                                           ; combout          ;
; |bank_regs|TOS:inst7|inst6                                           ; |bank_regs|TOS:inst7|inst6                                           ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~28               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~28               ; combout          ;
; |bank_regs|OPC:inst8|inst8                                           ; |bank_regs|OPC:inst8|inst8                                           ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~29               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~29               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~30               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~30               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~31               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~31               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~32               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~32               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~33               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~33               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~34               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~34               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~35               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[30]~35               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~39               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~39               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~40               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~40               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~41               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~41               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~42               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~42               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~43               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~43               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~44               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~44               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~45               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[28]~45               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~46               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~46               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~47               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~47               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~48               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~48               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~49               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~49               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~50               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[27]~50               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~51               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~51               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~54               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~54               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~55               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~55               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~56               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~56               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~57               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~57               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~58               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~58               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~59               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~59               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~60               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[25]~60               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~61               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~61               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~64               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~64               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~65               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~65               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~69               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~69               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~70               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~70               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~71               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~71               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~72               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~72               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~73               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~73               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~74               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~74               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~75               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[22]~75               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~79               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~79               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~80               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~80               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~81               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~81               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~82               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~82               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~83               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~83               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~84               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~84               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~85               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[20]~85               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~86               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~86               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~87               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~87               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~88               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~88               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~89               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~89               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~90               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[19]~90               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~91               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~91               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~94               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~94               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~95               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~95               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~96               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~96               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~97               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~97               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~98               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~98               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~99               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~99               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~100              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[17]~100              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~101              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~101              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~104              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~104              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~105              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~105              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~109              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~109              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~110              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~110              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~111              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~111              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~112              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~112              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~113              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~113              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~114              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~114              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~115              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[14]~115              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~119              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~119              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~120              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~120              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~121              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~121              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~122              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~122              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~123              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~123              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~124              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~124              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~125              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[12]~125              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~126              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~126              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~127              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~127              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~128              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~128              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~129              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~129              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~130              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[11]~130              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~131              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~131              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~134              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~134              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~135              ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~135              ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~136               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~136               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~137               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~137               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~138               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~138               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~139               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~139               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~140               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[9]~140               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~141               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~141               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~144               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~144               ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~145               ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~145               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~14                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~14                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~15                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~15                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~16                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~16                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~17                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~17                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~18                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~18                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~19                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[6]~19                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~23                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~23                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~24                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~24                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~25                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~25                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~26                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~26                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~27                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~27                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~28                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~28                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~29                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~29                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~30                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~30                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~31                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[4]~31                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~32                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~32                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~33                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~33                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~34                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~34                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~35                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~35                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~36                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~36                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~37                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[3]~37                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~38                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~38                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~41                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~41                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~42                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~42                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~43                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~43                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~44                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~44                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~45                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~45                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~46                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~46                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~47                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~47                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~48                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~48                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~49                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[1]~49                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~50                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~50                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~54                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~54                ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~55                ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~55                ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|inst15                       ; |bank_regs|MAR:inst|register_32bit:inst|inst15                       ; combout          ;
; |bank_regs|MBR:inst3|inst40                                          ; |bank_regs|MBR:inst3|inst40                                          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|inst15                     ; |bank_regs|MBR:inst3|register_32bit:inst7|inst15                     ; combout          ;
; |bank_regs|MDR:inst1|inst13                                          ; |bank_regs|MDR:inst1|inst13                                          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[30]~1               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[30]~1               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[28]~3               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[28]~3               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[26]~5               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[26]~5               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[24]~7               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[24]~7               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[22]~9               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[22]~9               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[20]~11              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[20]~11              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[18]~13              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[18]~13              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[16]~15              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[16]~15              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[14]~17              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[14]~17              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[12]~19              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[12]~19              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[10]~21              ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[10]~21              ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[8]~23               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[8]~23               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[6]~25               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[6]~25               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[4]~27               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[4]~27               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[2]~29               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[2]~29               ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[0]~31               ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[0]~31               ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|inst15                       ; |bank_regs|H:inst9|register_32bit:inst1|inst15                       ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|inst15                      ; |bank_regs|PC:inst2|register_32bit:inst6|inst15                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst15                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst15                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|inst15                      ; |bank_regs|LV:inst5|register_32bit:inst6|inst15                      ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|inst15                      ; |bank_regs|SP:inst4|register_32bit:inst6|inst15                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|inst15                      ; |bank_regs|TOS:inst7|register_32bit:inst|inst15                      ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|inst15                     ; |bank_regs|CPP:inst6|register_32bit:inst6|inst15                     ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|inst15                      ; |bank_regs|OPC:inst8|register_32bit:inst|inst15                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst15                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst15                     ; combout          ;
; |bank_regs|OUT_B[31]                                                 ; |bank_regs|OUT_B[31]                                                 ; padio            ;
; |bank_regs|OUT_B[30]                                                 ; |bank_regs|OUT_B[30]                                                 ; padio            ;
; |bank_regs|OUT_B[29]                                                 ; |bank_regs|OUT_B[29]                                                 ; padio            ;
; |bank_regs|OUT_B[28]                                                 ; |bank_regs|OUT_B[28]                                                 ; padio            ;
; |bank_regs|OUT_B[27]                                                 ; |bank_regs|OUT_B[27]                                                 ; padio            ;
; |bank_regs|OUT_B[26]                                                 ; |bank_regs|OUT_B[26]                                                 ; padio            ;
; |bank_regs|OUT_B[25]                                                 ; |bank_regs|OUT_B[25]                                                 ; padio            ;
; |bank_regs|OUT_B[24]                                                 ; |bank_regs|OUT_B[24]                                                 ; padio            ;
; |bank_regs|OUT_B[23]                                                 ; |bank_regs|OUT_B[23]                                                 ; padio            ;
; |bank_regs|OUT_B[22]                                                 ; |bank_regs|OUT_B[22]                                                 ; padio            ;
; |bank_regs|OUT_B[21]                                                 ; |bank_regs|OUT_B[21]                                                 ; padio            ;
; |bank_regs|OUT_B[20]                                                 ; |bank_regs|OUT_B[20]                                                 ; padio            ;
; |bank_regs|OUT_B[19]                                                 ; |bank_regs|OUT_B[19]                                                 ; padio            ;
; |bank_regs|OUT_B[18]                                                 ; |bank_regs|OUT_B[18]                                                 ; padio            ;
; |bank_regs|OUT_B[17]                                                 ; |bank_regs|OUT_B[17]                                                 ; padio            ;
; |bank_regs|OUT_B[16]                                                 ; |bank_regs|OUT_B[16]                                                 ; padio            ;
; |bank_regs|OUT_B[15]                                                 ; |bank_regs|OUT_B[15]                                                 ; padio            ;
; |bank_regs|OUT_B[14]                                                 ; |bank_regs|OUT_B[14]                                                 ; padio            ;
; |bank_regs|OUT_B[13]                                                 ; |bank_regs|OUT_B[13]                                                 ; padio            ;
; |bank_regs|OUT_B[12]                                                 ; |bank_regs|OUT_B[12]                                                 ; padio            ;
; |bank_regs|OUT_B[11]                                                 ; |bank_regs|OUT_B[11]                                                 ; padio            ;
; |bank_regs|OUT_B[10]                                                 ; |bank_regs|OUT_B[10]                                                 ; padio            ;
; |bank_regs|OUT_B[9]                                                  ; |bank_regs|OUT_B[9]                                                  ; padio            ;
; |bank_regs|OUT_B[8]                                                  ; |bank_regs|OUT_B[8]                                                  ; padio            ;
; |bank_regs|OUT_B[6]                                                  ; |bank_regs|OUT_B[6]                                                  ; padio            ;
; |bank_regs|OUT_B[5]                                                  ; |bank_regs|OUT_B[5]                                                  ; padio            ;
; |bank_regs|OUT_B[4]                                                  ; |bank_regs|OUT_B[4]                                                  ; padio            ;
; |bank_regs|OUT_B[3]                                                  ; |bank_regs|OUT_B[3]                                                  ; padio            ;
; |bank_regs|OUT_B[2]                                                  ; |bank_regs|OUT_B[2]                                                  ; padio            ;
; |bank_regs|OUT_B[1]                                                  ; |bank_regs|OUT_B[1]                                                  ; padio            ;
; |bank_regs|OUT_B[0]                                                  ; |bank_regs|OUT_B[0]                                                  ; padio            ;
; |bank_regs|MIR[6]                                                    ; |bank_regs|MIR[6]~corein                                             ; combout          ;
; |bank_regs|MIR[3]                                                    ; |bank_regs|MIR[3]~corein                                             ; combout          ;
; |bank_regs|MIR[0]                                                    ; |bank_regs|MIR[0]~corein                                             ; combout          ;
; |bank_regs|MIR[2]                                                    ; |bank_regs|MIR[2]~corein                                             ; combout          ;
; |bank_regs|MIR[1]                                                    ; |bank_regs|MIR[1]~corein                                             ; combout          ;
; |bank_regs|CLOCK                                                     ; |bank_regs|CLOCK~corein                                              ; combout          ;
; |bank_regs|MIR[7]                                                    ; |bank_regs|MIR[7]~corein                                             ; combout          ;
; |bank_regs|MIR[15]                                                   ; |bank_regs|MIR[15]~corein                                            ; combout          ;
; |bank_regs|MIR[9]                                                    ; |bank_regs|MIR[9]~corein                                             ; combout          ;
; |bank_regs|MIR[4]                                                    ; |bank_regs|MIR[4]~corein                                             ; combout          ;
; |bank_regs|MIR[5]                                                    ; |bank_regs|MIR[5]~corein                                             ; combout          ;
; |bank_regs|MIR[8]                                                    ; |bank_regs|MIR[8]~corein                                             ; combout          ;
; |bank_regs|MIR[11]                                                   ; |bank_regs|MIR[11]~corein                                            ; combout          ;
; |bank_regs|MIR[10]                                                   ; |bank_regs|MIR[10]~corein                                            ; combout          ;
; |bank_regs|MIR[13]                                                   ; |bank_regs|MIR[13]~corein                                            ; combout          ;
; |bank_regs|MIR[12]                                                   ; |bank_regs|MIR[12]~corein                                            ; combout          ;
; |bank_regs|MIR[14]                                                   ; |bank_regs|MIR[14]~corein                                            ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|inst15~clkctrl               ; |bank_regs|MAR:inst|register_32bit:inst|inst15~clkctrl               ; outclk           ;
; |bank_regs|H:inst9|register_32bit:inst1|inst15~clkctrl               ; |bank_regs|H:inst9|register_32bit:inst1|inst15~clkctrl               ; outclk           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|inst15~clkctrl             ; |bank_regs|CPP:inst6|register_32bit:inst6|inst15~clkctrl             ; outclk           ;
; |bank_regs|LV:inst5|register_32bit:inst6|inst15~clkctrl              ; |bank_regs|LV:inst5|register_32bit:inst6|inst15~clkctrl              ; outclk           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst15~clkctrl             ; |bank_regs|MDR:inst1|register_32bit:inst6|inst15~clkctrl             ; outclk           ;
; |bank_regs|TOS:inst7|register_32bit:inst|inst15~clkctrl              ; |bank_regs|TOS:inst7|register_32bit:inst|inst15~clkctrl              ; outclk           ;
; |bank_regs|PC:inst2|register_32bit:inst6|inst15~clkctrl              ; |bank_regs|PC:inst2|register_32bit:inst6|inst15~clkctrl              ; outclk           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|inst15~clkctrl             ; |bank_regs|MBR:inst3|register_32bit:inst7|inst15~clkctrl             ; outclk           ;
; |bank_regs|SP:inst4|register_32bit:inst6|inst15~clkctrl              ; |bank_regs|SP:inst4|register_32bit:inst6|inst15~clkctrl              ; outclk           ;
; |bank_regs|OPC:inst8|register_32bit:inst|inst15~clkctrl              ; |bank_regs|OPC:inst8|register_32bit:inst|inst15~clkctrl              ; outclk           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst15~clkctrl             ; |bank_regs|MBR:inst3|register_32bit:inst6|inst15~clkctrl             ; outclk           ;
; |bank_regs|MBR:inst3|inst40~feeder                                   ; |bank_regs|MBR:inst3|inst40~feeder                                   ; combout          ;
; |bank_regs|MDR:inst1|inst13~feeder                                   ; |bank_regs|MDR:inst1|inst13~feeder                                   ; combout          ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                     ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1            ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1            ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst3            ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst3            ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst2          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst         ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1        ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst1            ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst1            ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst3            ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst3            ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~25                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~25                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~27                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~27                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst1           ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst1          ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst1          ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst1           ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~37                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~37                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~38                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~38                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst3           ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst3          ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst3          ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst3           ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~52                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~52                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~53                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~53                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~62                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~62                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~63                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~63                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~67                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~67                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~68                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~68                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~77                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~77                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~78                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~78                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~92                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~92                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~93                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~93                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~102                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~102                     ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~103                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~103                     ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~107                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~107                     ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~108                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~108                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~117                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~117                     ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~118                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~118                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~132                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~132                     ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~133                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~133                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~142                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~142                      ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~143                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~143                      ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~9                        ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~9                        ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~10                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~10                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~11                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~11                       ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~21                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~21                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~22                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~22                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~39                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~39                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~40                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~40                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst1        ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~51                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~51                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~52                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~52                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~53                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~53                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[31]~0                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[31]~0                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[29]~2                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[29]~2                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[27]~4                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[27]~4                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[25]~6                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[25]~6                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[23]~8                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[23]~8                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[21]~10                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[21]~10                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[19]~12                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[19]~12                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[17]~14                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[17]~14                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[15]~16                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[15]~16                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[13]~18                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[13]~18                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[11]~20                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[11]~20                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[9]~22                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[9]~22                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[7]~24                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[7]~24                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[5]~26                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[5]~26                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[3]~28                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[3]~28                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[1]~30                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[1]~30                      ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst~0        ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst~0        ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst~0        ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst~0        ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst~0       ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst~0       ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3~0       ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3~0       ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3~0       ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3~0       ; combout          ;
; |bank_regs|MDR_OUT[27]                                                      ; |bank_regs|MDR_OUT[27]                                                      ; padio            ;
; |bank_regs|MDR_OUT[26]                                                      ; |bank_regs|MDR_OUT[26]                                                      ; padio            ;
; |bank_regs|MDR_OUT[25]                                                      ; |bank_regs|MDR_OUT[25]                                                      ; padio            ;
; |bank_regs|MDR_OUT[24]                                                      ; |bank_regs|MDR_OUT[24]                                                      ; padio            ;
; |bank_regs|MDR_OUT[19]                                                      ; |bank_regs|MDR_OUT[19]                                                      ; padio            ;
; |bank_regs|MDR_OUT[18]                                                      ; |bank_regs|MDR_OUT[18]                                                      ; padio            ;
; |bank_regs|MDR_OUT[17]                                                      ; |bank_regs|MDR_OUT[17]                                                      ; padio            ;
; |bank_regs|MDR_OUT[16]                                                      ; |bank_regs|MDR_OUT[16]                                                      ; padio            ;
; |bank_regs|MDR_OUT[11]                                                      ; |bank_regs|MDR_OUT[11]                                                      ; padio            ;
; |bank_regs|MDR_OUT[10]                                                      ; |bank_regs|MDR_OUT[10]                                                      ; padio            ;
; |bank_regs|MDR_OUT[9]                                                       ; |bank_regs|MDR_OUT[9]                                                       ; padio            ;
; |bank_regs|MDR_OUT[8]                                                       ; |bank_regs|MDR_OUT[8]                                                       ; padio            ;
; |bank_regs|MDR_OUT[3]                                                       ; |bank_regs|MDR_OUT[3]                                                       ; padio            ;
; |bank_regs|MDR_OUT[2]                                                       ; |bank_regs|MDR_OUT[2]                                                       ; padio            ;
; |bank_regs|MDR_OUT[1]                                                       ; |bank_regs|MDR_OUT[1]                                                       ; padio            ;
; |bank_regs|MDR_OUT[0]                                                       ; |bank_regs|MDR_OUT[0]                                                       ; padio            ;
; |bank_regs|MAR[30]                                                          ; |bank_regs|MAR[30]                                                          ; padio            ;
; |bank_regs|MAR[28]                                                          ; |bank_regs|MAR[28]                                                          ; padio            ;
; |bank_regs|MAR[27]                                                          ; |bank_regs|MAR[27]                                                          ; padio            ;
; |bank_regs|MAR[25]                                                          ; |bank_regs|MAR[25]                                                          ; padio            ;
; |bank_regs|MAR[22]                                                          ; |bank_regs|MAR[22]                                                          ; padio            ;
; |bank_regs|MAR[20]                                                          ; |bank_regs|MAR[20]                                                          ; padio            ;
; |bank_regs|MAR[19]                                                          ; |bank_regs|MAR[19]                                                          ; padio            ;
; |bank_regs|MAR[17]                                                          ; |bank_regs|MAR[17]                                                          ; padio            ;
; |bank_regs|MAR[14]                                                          ; |bank_regs|MAR[14]                                                          ; padio            ;
; |bank_regs|MAR[12]                                                          ; |bank_regs|MAR[12]                                                          ; padio            ;
; |bank_regs|MAR[11]                                                          ; |bank_regs|MAR[11]                                                          ; padio            ;
; |bank_regs|MAR[9]                                                           ; |bank_regs|MAR[9]                                                           ; padio            ;
; |bank_regs|MAR[6]                                                           ; |bank_regs|MAR[6]                                                           ; padio            ;
; |bank_regs|MAR[4]                                                           ; |bank_regs|MAR[4]                                                           ; padio            ;
; |bank_regs|MAR[3]                                                           ; |bank_regs|MAR[3]                                                           ; padio            ;
; |bank_regs|MAR[1]                                                           ; |bank_regs|MAR[1]                                                           ; padio            ;
; |bank_regs|MBR_OUT[5]                                                       ; |bank_regs|MBR_OUT[5]                                                       ; padio            ;
; |bank_regs|MBR_OUT[4]                                                       ; |bank_regs|MBR_OUT[4]                                                       ; padio            ;
; |bank_regs|MBR_OUT[3]                                                       ; |bank_regs|MBR_OUT[3]                                                       ; padio            ;
; |bank_regs|MBR_OUT[2]                                                       ; |bank_regs|MBR_OUT[2]                                                       ; padio            ;
; |bank_regs|OUT_A[30]                                                        ; |bank_regs|OUT_A[30]                                                        ; padio            ;
; |bank_regs|OUT_A[28]                                                        ; |bank_regs|OUT_A[28]                                                        ; padio            ;
; |bank_regs|OUT_A[27]                                                        ; |bank_regs|OUT_A[27]                                                        ; padio            ;
; |bank_regs|OUT_A[25]                                                        ; |bank_regs|OUT_A[25]                                                        ; padio            ;
; |bank_regs|OUT_A[22]                                                        ; |bank_regs|OUT_A[22]                                                        ; padio            ;
; |bank_regs|OUT_A[20]                                                        ; |bank_regs|OUT_A[20]                                                        ; padio            ;
; |bank_regs|OUT_A[19]                                                        ; |bank_regs|OUT_A[19]                                                        ; padio            ;
; |bank_regs|OUT_A[17]                                                        ; |bank_regs|OUT_A[17]                                                        ; padio            ;
; |bank_regs|OUT_A[14]                                                        ; |bank_regs|OUT_A[14]                                                        ; padio            ;
; |bank_regs|OUT_A[12]                                                        ; |bank_regs|OUT_A[12]                                                        ; padio            ;
; |bank_regs|OUT_A[11]                                                        ; |bank_regs|OUT_A[11]                                                        ; padio            ;
; |bank_regs|OUT_A[9]                                                         ; |bank_regs|OUT_A[9]                                                         ; padio            ;
; |bank_regs|OUT_A[6]                                                         ; |bank_regs|OUT_A[6]                                                         ; padio            ;
; |bank_regs|OUT_A[4]                                                         ; |bank_regs|OUT_A[4]                                                         ; padio            ;
; |bank_regs|OUT_A[3]                                                         ; |bank_regs|OUT_A[3]                                                         ; padio            ;
; |bank_regs|OUT_A[1]                                                         ; |bank_regs|OUT_A[1]                                                         ; padio            ;
; |bank_regs|PC[30]                                                           ; |bank_regs|PC[30]                                                           ; padio            ;
; |bank_regs|PC[28]                                                           ; |bank_regs|PC[28]                                                           ; padio            ;
; |bank_regs|PC[27]                                                           ; |bank_regs|PC[27]                                                           ; padio            ;
; |bank_regs|PC[25]                                                           ; |bank_regs|PC[25]                                                           ; padio            ;
; |bank_regs|PC[22]                                                           ; |bank_regs|PC[22]                                                           ; padio            ;
; |bank_regs|PC[20]                                                           ; |bank_regs|PC[20]                                                           ; padio            ;
; |bank_regs|PC[19]                                                           ; |bank_regs|PC[19]                                                           ; padio            ;
; |bank_regs|PC[17]                                                           ; |bank_regs|PC[17]                                                           ; padio            ;
; |bank_regs|PC[14]                                                           ; |bank_regs|PC[14]                                                           ; padio            ;
; |bank_regs|PC[12]                                                           ; |bank_regs|PC[12]                                                           ; padio            ;
; |bank_regs|PC[11]                                                           ; |bank_regs|PC[11]                                                           ; padio            ;
; |bank_regs|PC[9]                                                            ; |bank_regs|PC[9]                                                            ; padio            ;
; |bank_regs|PC[6]                                                            ; |bank_regs|PC[6]                                                            ; padio            ;
; |bank_regs|PC[4]                                                            ; |bank_regs|PC[4]                                                            ; padio            ;
; |bank_regs|PC[3]                                                            ; |bank_regs|PC[3]                                                            ; padio            ;
; |bank_regs|PC[1]                                                            ; |bank_regs|PC[1]                                                            ; padio            ;
; |bank_regs|IN_C[31]                                                         ; |bank_regs|IN_C[31]~corein                                                  ; combout          ;
; |bank_regs|LOAD                                                             ; |bank_regs|LOAD~corein                                                      ; combout          ;
; |bank_regs|IN_C[30]                                                         ; |bank_regs|IN_C[30]~corein                                                  ; combout          ;
; |bank_regs|IN_C[29]                                                         ; |bank_regs|IN_C[29]~corein                                                  ; combout          ;
; |bank_regs|IN_C[28]                                                         ; |bank_regs|IN_C[28]~corein                                                  ; combout          ;
; |bank_regs|IN_C[27]                                                         ; |bank_regs|IN_C[27]~corein                                                  ; combout          ;
; |bank_regs|IN_C[26]                                                         ; |bank_regs|IN_C[26]~corein                                                  ; combout          ;
; |bank_regs|IN_C[25]                                                         ; |bank_regs|IN_C[25]~corein                                                  ; combout          ;
; |bank_regs|IN_C[24]                                                         ; |bank_regs|IN_C[24]~corein                                                  ; combout          ;
; |bank_regs|IN_C[23]                                                         ; |bank_regs|IN_C[23]~corein                                                  ; combout          ;
; |bank_regs|IN_C[22]                                                         ; |bank_regs|IN_C[22]~corein                                                  ; combout          ;
; |bank_regs|IN_C[21]                                                         ; |bank_regs|IN_C[21]~corein                                                  ; combout          ;
; |bank_regs|IN_C[20]                                                         ; |bank_regs|IN_C[20]~corein                                                  ; combout          ;
; |bank_regs|IN_C[19]                                                         ; |bank_regs|IN_C[19]~corein                                                  ; combout          ;
; |bank_regs|IN_C[18]                                                         ; |bank_regs|IN_C[18]~corein                                                  ; combout          ;
; |bank_regs|IN_C[17]                                                         ; |bank_regs|IN_C[17]~corein                                                  ; combout          ;
; |bank_regs|IN_C[16]                                                         ; |bank_regs|IN_C[16]~corein                                                  ; combout          ;
; |bank_regs|IN_C[15]                                                         ; |bank_regs|IN_C[15]~corein                                                  ; combout          ;
; |bank_regs|IN_C[14]                                                         ; |bank_regs|IN_C[14]~corein                                                  ; combout          ;
; |bank_regs|IN_C[13]                                                         ; |bank_regs|IN_C[13]~corein                                                  ; combout          ;
; |bank_regs|IN_C[12]                                                         ; |bank_regs|IN_C[12]~corein                                                  ; combout          ;
; |bank_regs|IN_C[11]                                                         ; |bank_regs|IN_C[11]~corein                                                  ; combout          ;
; |bank_regs|IN_C[10]                                                         ; |bank_regs|IN_C[10]~corein                                                  ; combout          ;
; |bank_regs|IN_C[9]                                                          ; |bank_regs|IN_C[9]~corein                                                   ; combout          ;
; |bank_regs|IN_C[8]                                                          ; |bank_regs|IN_C[8]~corein                                                   ; combout          ;
; |bank_regs|IN_C[7]                                                          ; |bank_regs|IN_C[7]~corein                                                   ; combout          ;
; |bank_regs|IN_C[6]                                                          ; |bank_regs|IN_C[6]~corein                                                   ; combout          ;
; |bank_regs|IN_C[5]                                                          ; |bank_regs|IN_C[5]~corein                                                   ; combout          ;
; |bank_regs|IN_C[4]                                                          ; |bank_regs|IN_C[4]~corein                                                   ; combout          ;
; |bank_regs|IN_C[3]                                                          ; |bank_regs|IN_C[3]~corein                                                   ; combout          ;
; |bank_regs|IN_C[2]                                                          ; |bank_regs|IN_C[2]~corein                                                   ; combout          ;
; |bank_regs|IN_C[1]                                                          ; |bank_regs|IN_C[1]~corein                                                   ; combout          ;
; |bank_regs|IN_C[0]                                                          ; |bank_regs|IN_C[0]~corein                                                   ; combout          ;
; |bank_regs|MBR_IN[7]                                                        ; |bank_regs|MBR_IN[7]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[6]                                                        ; |bank_regs|MBR_IN[6]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[5]                                                        ; |bank_regs|MBR_IN[5]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[4]                                                        ; |bank_regs|MBR_IN[4]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[3]                                                        ; |bank_regs|MBR_IN[3]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[2]                                                        ; |bank_regs|MBR_IN[2]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[1]                                                        ; |bank_regs|MBR_IN[1]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[0]                                                        ; |bank_regs|MBR_IN[0]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[31]                                                       ; |bank_regs|MDR_IN[31]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[30]                                                       ; |bank_regs|MDR_IN[30]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[29]                                                       ; |bank_regs|MDR_IN[29]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[28]                                                       ; |bank_regs|MDR_IN[28]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[27]                                                       ; |bank_regs|MDR_IN[27]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[26]                                                       ; |bank_regs|MDR_IN[26]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[25]                                                       ; |bank_regs|MDR_IN[25]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[24]                                                       ; |bank_regs|MDR_IN[24]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[23]                                                       ; |bank_regs|MDR_IN[23]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[22]                                                       ; |bank_regs|MDR_IN[22]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[21]                                                       ; |bank_regs|MDR_IN[21]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[20]                                                       ; |bank_regs|MDR_IN[20]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[19]                                                       ; |bank_regs|MDR_IN[19]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[18]                                                       ; |bank_regs|MDR_IN[18]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[17]                                                       ; |bank_regs|MDR_IN[17]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[16]                                                       ; |bank_regs|MDR_IN[16]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[15]                                                       ; |bank_regs|MDR_IN[15]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[14]                                                       ; |bank_regs|MDR_IN[14]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[13]                                                       ; |bank_regs|MDR_IN[13]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[12]                                                       ; |bank_regs|MDR_IN[12]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[11]                                                       ; |bank_regs|MDR_IN[11]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[10]                                                       ; |bank_regs|MDR_IN[10]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[9]                                                        ; |bank_regs|MDR_IN[9]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[8]                                                        ; |bank_regs|MDR_IN[8]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[7]                                                        ; |bank_regs|MDR_IN[7]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[6]                                                        ; |bank_regs|MDR_IN[6]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[5]                                                        ; |bank_regs|MDR_IN[5]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[4]                                                        ; |bank_regs|MDR_IN[4]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[3]                                                        ; |bank_regs|MDR_IN[3]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[2]                                                        ; |bank_regs|MDR_IN[2]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[1]                                                        ; |bank_regs|MDR_IN[1]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[0]                                                        ; |bank_regs|MDR_IN[0]~corein                                                 ; combout          ;
; |bank_regs|LOAD~clkctrl                                                     ; |bank_regs|LOAD~clkctrl                                                     ; outclk           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst~feeder      ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst~feeder      ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst~feeder    ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst~feeder     ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst~feeder     ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1~feeder    ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1~feeder    ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1~feeder     ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1~feeder     ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder     ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder     ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2~feeder     ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2~feeder     ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2~feeder   ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3~feeder ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst~feeder    ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst~feeder  ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3~feeder ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1~feeder  ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst~feeder  ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst~feeder    ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst~feeder   ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3~feeder ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1~feeder   ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1~feeder  ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1~feeder  ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2~feeder  ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst~feeder  ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst~feeder  ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3~feeder ; combout          ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                     ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst             ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst             ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1            ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1            ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2            ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2            ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst3            ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst3            ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst           ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst           ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst2          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst2          ; regout           ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3          ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst         ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst         ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3        ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst             ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst             ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst1            ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst1            ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2            ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2            ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst3            ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst3            ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst20|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst           ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst           ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2          ; regout           ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3          ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst            ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst            ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst2           ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst2           ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3         ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst           ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst           ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst1          ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst1          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst2          ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst2          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst3          ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst|inst3          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst18|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst1        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst1        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst3        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst21|inst3        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst20|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst1        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst1        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst3        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst22|inst3        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst23|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst1        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst1        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst3        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst2        ; |bank_regs|MDR:inst1|register_32bit:inst6|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~24                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~24                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst            ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst            ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst            ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst            ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~25                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~25                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst            ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst            ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst           ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst           ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~27                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[31]~27                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst            ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst            ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1           ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst1           ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst1          ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst1          ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst1           ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst1           ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~36                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~36                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst2           ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst2           ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst2           ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst2           ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~37                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~37                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst2           ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst2           ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2          ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~38                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[29]~38                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst2           ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst2           ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3           ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst3           ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst3          ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst3          ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst3           ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst|inst3           ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~52                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~52                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~53                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[26]~53                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst1         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst18|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~62                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~62                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst18|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~63                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[24]~63                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst18|inst3         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~66                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~66                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~67                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~67                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~68                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[23]~68                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~76                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~76                      ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~77                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~77                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~78                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[21]~78                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst21|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~92                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~92                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~93                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[18]~93                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst1         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst20|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~102                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~102                     ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst20|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~103                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[16]~103                     ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst20|inst3         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~106                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~106                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst          ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~107                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~107                     ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~108                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[15]~108                     ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~116                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~116                     ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~117                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~117                     ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~118                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[13]~118                     ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst22|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst22|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~132                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~132                     ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~133                     ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[10]~133                     ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst1         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst23|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst3         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~142                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~142                      ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst23|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~143                      ; |bank_regs|MBR:inst3|register_32bit:inst6|inst9[8]~143                      ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst23|inst3         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~8                        ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~8                        ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~9                        ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~9                        ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~10                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~10                       ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst          ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~11                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~11                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~12                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~12                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst         ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~13                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[7]~13                       ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst1        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst1         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~20                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~20                       ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst2         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~21                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~21                       ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~22                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[5]~22                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst25|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst          ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst          ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst         ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst         ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst          ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst          ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst1         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst1         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst1         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst1         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~39                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~39                       ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst1         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst1         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst1        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst1        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~40                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[2]~40                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst1        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst1        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst2         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst2         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst2        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst2        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2         ; regout           ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3         ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3         ; regout           ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst3         ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst24|inst3         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~51                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~51                       ; combout          ;
; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst3         ; |bank_regs|TOS:inst7|register_32bit:inst|register_4bit:inst24|inst3         ; regout           ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst3        ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst3        ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~52                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~52                       ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst3        ; |bank_regs|MBR:inst3|register_32bit:inst6|register_4bit:inst24|inst3        ; regout           ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3         ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3         ; regout           ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~53                       ; |bank_regs|MDR:inst1|register_32bit:inst6|inst9[0]~53                       ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[31]~0                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[31]~0                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[29]~2                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[29]~2                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[27]~4                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[27]~4                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[25]~6                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[25]~6                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[23]~8                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[23]~8                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[21]~10                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[21]~10                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[19]~12                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[19]~12                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[17]~14                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[17]~14                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[15]~16                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[15]~16                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[13]~18                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[13]~18                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[11]~20                     ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[11]~20                     ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[9]~22                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[9]~22                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[7]~24                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[7]~24                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[5]~26                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[5]~26                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[3]~28                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[3]~28                      ; combout          ;
; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[1]~30                      ; |bank_regs|MDR:inst1|register_32bit:inst6|inst14[1]~30                      ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst~0        ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst~0        ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst~0        ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst~0        ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst~0       ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst~0       ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3~0       ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3~0       ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3~0       ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3~0       ; combout          ;
; |bank_regs|MDR_OUT[31]                                                      ; |bank_regs|MDR_OUT[31]                                                      ; padio            ;
; |bank_regs|MDR_OUT[30]                                                      ; |bank_regs|MDR_OUT[30]                                                      ; padio            ;
; |bank_regs|MDR_OUT[29]                                                      ; |bank_regs|MDR_OUT[29]                                                      ; padio            ;
; |bank_regs|MDR_OUT[28]                                                      ; |bank_regs|MDR_OUT[28]                                                      ; padio            ;
; |bank_regs|MDR_OUT[23]                                                      ; |bank_regs|MDR_OUT[23]                                                      ; padio            ;
; |bank_regs|MDR_OUT[22]                                                      ; |bank_regs|MDR_OUT[22]                                                      ; padio            ;
; |bank_regs|MDR_OUT[21]                                                      ; |bank_regs|MDR_OUT[21]                                                      ; padio            ;
; |bank_regs|MDR_OUT[20]                                                      ; |bank_regs|MDR_OUT[20]                                                      ; padio            ;
; |bank_regs|MDR_OUT[15]                                                      ; |bank_regs|MDR_OUT[15]                                                      ; padio            ;
; |bank_regs|MDR_OUT[14]                                                      ; |bank_regs|MDR_OUT[14]                                                      ; padio            ;
; |bank_regs|MDR_OUT[13]                                                      ; |bank_regs|MDR_OUT[13]                                                      ; padio            ;
; |bank_regs|MDR_OUT[12]                                                      ; |bank_regs|MDR_OUT[12]                                                      ; padio            ;
; |bank_regs|MDR_OUT[7]                                                       ; |bank_regs|MDR_OUT[7]                                                       ; padio            ;
; |bank_regs|MDR_OUT[6]                                                       ; |bank_regs|MDR_OUT[6]                                                       ; padio            ;
; |bank_regs|MDR_OUT[5]                                                       ; |bank_regs|MDR_OUT[5]                                                       ; padio            ;
; |bank_regs|MDR_OUT[4]                                                       ; |bank_regs|MDR_OUT[4]                                                       ; padio            ;
; |bank_regs|OUT_B[7]                                                         ; |bank_regs|OUT_B[7]                                                         ; padio            ;
; |bank_regs|MAR[31]                                                          ; |bank_regs|MAR[31]                                                          ; padio            ;
; |bank_regs|MAR[30]                                                          ; |bank_regs|MAR[30]                                                          ; padio            ;
; |bank_regs|MAR[29]                                                          ; |bank_regs|MAR[29]                                                          ; padio            ;
; |bank_regs|MAR[28]                                                          ; |bank_regs|MAR[28]                                                          ; padio            ;
; |bank_regs|MAR[27]                                                          ; |bank_regs|MAR[27]                                                          ; padio            ;
; |bank_regs|MAR[26]                                                          ; |bank_regs|MAR[26]                                                          ; padio            ;
; |bank_regs|MAR[25]                                                          ; |bank_regs|MAR[25]                                                          ; padio            ;
; |bank_regs|MAR[24]                                                          ; |bank_regs|MAR[24]                                                          ; padio            ;
; |bank_regs|MAR[23]                                                          ; |bank_regs|MAR[23]                                                          ; padio            ;
; |bank_regs|MAR[22]                                                          ; |bank_regs|MAR[22]                                                          ; padio            ;
; |bank_regs|MAR[21]                                                          ; |bank_regs|MAR[21]                                                          ; padio            ;
; |bank_regs|MAR[20]                                                          ; |bank_regs|MAR[20]                                                          ; padio            ;
; |bank_regs|MAR[19]                                                          ; |bank_regs|MAR[19]                                                          ; padio            ;
; |bank_regs|MAR[18]                                                          ; |bank_regs|MAR[18]                                                          ; padio            ;
; |bank_regs|MAR[17]                                                          ; |bank_regs|MAR[17]                                                          ; padio            ;
; |bank_regs|MAR[16]                                                          ; |bank_regs|MAR[16]                                                          ; padio            ;
; |bank_regs|MAR[15]                                                          ; |bank_regs|MAR[15]                                                          ; padio            ;
; |bank_regs|MAR[14]                                                          ; |bank_regs|MAR[14]                                                          ; padio            ;
; |bank_regs|MAR[13]                                                          ; |bank_regs|MAR[13]                                                          ; padio            ;
; |bank_regs|MAR[12]                                                          ; |bank_regs|MAR[12]                                                          ; padio            ;
; |bank_regs|MAR[11]                                                          ; |bank_regs|MAR[11]                                                          ; padio            ;
; |bank_regs|MAR[10]                                                          ; |bank_regs|MAR[10]                                                          ; padio            ;
; |bank_regs|MAR[9]                                                           ; |bank_regs|MAR[9]                                                           ; padio            ;
; |bank_regs|MAR[8]                                                           ; |bank_regs|MAR[8]                                                           ; padio            ;
; |bank_regs|MAR[7]                                                           ; |bank_regs|MAR[7]                                                           ; padio            ;
; |bank_regs|MAR[6]                                                           ; |bank_regs|MAR[6]                                                           ; padio            ;
; |bank_regs|MAR[5]                                                           ; |bank_regs|MAR[5]                                                           ; padio            ;
; |bank_regs|MAR[4]                                                           ; |bank_regs|MAR[4]                                                           ; padio            ;
; |bank_regs|MAR[3]                                                           ; |bank_regs|MAR[3]                                                           ; padio            ;
; |bank_regs|MAR[2]                                                           ; |bank_regs|MAR[2]                                                           ; padio            ;
; |bank_regs|MAR[1]                                                           ; |bank_regs|MAR[1]                                                           ; padio            ;
; |bank_regs|MAR[0]                                                           ; |bank_regs|MAR[0]                                                           ; padio            ;
; |bank_regs|MBR_OUT[7]                                                       ; |bank_regs|MBR_OUT[7]                                                       ; padio            ;
; |bank_regs|MBR_OUT[6]                                                       ; |bank_regs|MBR_OUT[6]                                                       ; padio            ;
; |bank_regs|MBR_OUT[5]                                                       ; |bank_regs|MBR_OUT[5]                                                       ; padio            ;
; |bank_regs|MBR_OUT[4]                                                       ; |bank_regs|MBR_OUT[4]                                                       ; padio            ;
; |bank_regs|MBR_OUT[3]                                                       ; |bank_regs|MBR_OUT[3]                                                       ; padio            ;
; |bank_regs|MBR_OUT[2]                                                       ; |bank_regs|MBR_OUT[2]                                                       ; padio            ;
; |bank_regs|MBR_OUT[1]                                                       ; |bank_regs|MBR_OUT[1]                                                       ; padio            ;
; |bank_regs|MBR_OUT[0]                                                       ; |bank_regs|MBR_OUT[0]                                                       ; padio            ;
; |bank_regs|OUT_A[31]                                                        ; |bank_regs|OUT_A[31]                                                        ; padio            ;
; |bank_regs|OUT_A[30]                                                        ; |bank_regs|OUT_A[30]                                                        ; padio            ;
; |bank_regs|OUT_A[29]                                                        ; |bank_regs|OUT_A[29]                                                        ; padio            ;
; |bank_regs|OUT_A[28]                                                        ; |bank_regs|OUT_A[28]                                                        ; padio            ;
; |bank_regs|OUT_A[27]                                                        ; |bank_regs|OUT_A[27]                                                        ; padio            ;
; |bank_regs|OUT_A[26]                                                        ; |bank_regs|OUT_A[26]                                                        ; padio            ;
; |bank_regs|OUT_A[25]                                                        ; |bank_regs|OUT_A[25]                                                        ; padio            ;
; |bank_regs|OUT_A[24]                                                        ; |bank_regs|OUT_A[24]                                                        ; padio            ;
; |bank_regs|OUT_A[23]                                                        ; |bank_regs|OUT_A[23]                                                        ; padio            ;
; |bank_regs|OUT_A[22]                                                        ; |bank_regs|OUT_A[22]                                                        ; padio            ;
; |bank_regs|OUT_A[21]                                                        ; |bank_regs|OUT_A[21]                                                        ; padio            ;
; |bank_regs|OUT_A[20]                                                        ; |bank_regs|OUT_A[20]                                                        ; padio            ;
; |bank_regs|OUT_A[19]                                                        ; |bank_regs|OUT_A[19]                                                        ; padio            ;
; |bank_regs|OUT_A[18]                                                        ; |bank_regs|OUT_A[18]                                                        ; padio            ;
; |bank_regs|OUT_A[17]                                                        ; |bank_regs|OUT_A[17]                                                        ; padio            ;
; |bank_regs|OUT_A[16]                                                        ; |bank_regs|OUT_A[16]                                                        ; padio            ;
; |bank_regs|OUT_A[15]                                                        ; |bank_regs|OUT_A[15]                                                        ; padio            ;
; |bank_regs|OUT_A[14]                                                        ; |bank_regs|OUT_A[14]                                                        ; padio            ;
; |bank_regs|OUT_A[13]                                                        ; |bank_regs|OUT_A[13]                                                        ; padio            ;
; |bank_regs|OUT_A[12]                                                        ; |bank_regs|OUT_A[12]                                                        ; padio            ;
; |bank_regs|OUT_A[11]                                                        ; |bank_regs|OUT_A[11]                                                        ; padio            ;
; |bank_regs|OUT_A[10]                                                        ; |bank_regs|OUT_A[10]                                                        ; padio            ;
; |bank_regs|OUT_A[9]                                                         ; |bank_regs|OUT_A[9]                                                         ; padio            ;
; |bank_regs|OUT_A[8]                                                         ; |bank_regs|OUT_A[8]                                                         ; padio            ;
; |bank_regs|OUT_A[7]                                                         ; |bank_regs|OUT_A[7]                                                         ; padio            ;
; |bank_regs|OUT_A[6]                                                         ; |bank_regs|OUT_A[6]                                                         ; padio            ;
; |bank_regs|OUT_A[5]                                                         ; |bank_regs|OUT_A[5]                                                         ; padio            ;
; |bank_regs|OUT_A[4]                                                         ; |bank_regs|OUT_A[4]                                                         ; padio            ;
; |bank_regs|OUT_A[3]                                                         ; |bank_regs|OUT_A[3]                                                         ; padio            ;
; |bank_regs|OUT_A[2]                                                         ; |bank_regs|OUT_A[2]                                                         ; padio            ;
; |bank_regs|OUT_A[1]                                                         ; |bank_regs|OUT_A[1]                                                         ; padio            ;
; |bank_regs|OUT_A[0]                                                         ; |bank_regs|OUT_A[0]                                                         ; padio            ;
; |bank_regs|PC[31]                                                           ; |bank_regs|PC[31]                                                           ; padio            ;
; |bank_regs|PC[30]                                                           ; |bank_regs|PC[30]                                                           ; padio            ;
; |bank_regs|PC[29]                                                           ; |bank_regs|PC[29]                                                           ; padio            ;
; |bank_regs|PC[28]                                                           ; |bank_regs|PC[28]                                                           ; padio            ;
; |bank_regs|PC[27]                                                           ; |bank_regs|PC[27]                                                           ; padio            ;
; |bank_regs|PC[26]                                                           ; |bank_regs|PC[26]                                                           ; padio            ;
; |bank_regs|PC[25]                                                           ; |bank_regs|PC[25]                                                           ; padio            ;
; |bank_regs|PC[24]                                                           ; |bank_regs|PC[24]                                                           ; padio            ;
; |bank_regs|PC[23]                                                           ; |bank_regs|PC[23]                                                           ; padio            ;
; |bank_regs|PC[22]                                                           ; |bank_regs|PC[22]                                                           ; padio            ;
; |bank_regs|PC[21]                                                           ; |bank_regs|PC[21]                                                           ; padio            ;
; |bank_regs|PC[20]                                                           ; |bank_regs|PC[20]                                                           ; padio            ;
; |bank_regs|PC[19]                                                           ; |bank_regs|PC[19]                                                           ; padio            ;
; |bank_regs|PC[18]                                                           ; |bank_regs|PC[18]                                                           ; padio            ;
; |bank_regs|PC[17]                                                           ; |bank_regs|PC[17]                                                           ; padio            ;
; |bank_regs|PC[16]                                                           ; |bank_regs|PC[16]                                                           ; padio            ;
; |bank_regs|PC[15]                                                           ; |bank_regs|PC[15]                                                           ; padio            ;
; |bank_regs|PC[14]                                                           ; |bank_regs|PC[14]                                                           ; padio            ;
; |bank_regs|PC[13]                                                           ; |bank_regs|PC[13]                                                           ; padio            ;
; |bank_regs|PC[12]                                                           ; |bank_regs|PC[12]                                                           ; padio            ;
; |bank_regs|PC[11]                                                           ; |bank_regs|PC[11]                                                           ; padio            ;
; |bank_regs|PC[10]                                                           ; |bank_regs|PC[10]                                                           ; padio            ;
; |bank_regs|PC[9]                                                            ; |bank_regs|PC[9]                                                            ; padio            ;
; |bank_regs|PC[8]                                                            ; |bank_regs|PC[8]                                                            ; padio            ;
; |bank_regs|PC[7]                                                            ; |bank_regs|PC[7]                                                            ; padio            ;
; |bank_regs|PC[6]                                                            ; |bank_regs|PC[6]                                                            ; padio            ;
; |bank_regs|PC[5]                                                            ; |bank_regs|PC[5]                                                            ; padio            ;
; |bank_regs|PC[4]                                                            ; |bank_regs|PC[4]                                                            ; padio            ;
; |bank_regs|PC[3]                                                            ; |bank_regs|PC[3]                                                            ; padio            ;
; |bank_regs|PC[2]                                                            ; |bank_regs|PC[2]                                                            ; padio            ;
; |bank_regs|PC[1]                                                            ; |bank_regs|PC[1]                                                            ; padio            ;
; |bank_regs|PC[0]                                                            ; |bank_regs|PC[0]                                                            ; padio            ;
; |bank_regs|IN_C[31]                                                         ; |bank_regs|IN_C[31]~corein                                                  ; combout          ;
; |bank_regs|IN_C[30]                                                         ; |bank_regs|IN_C[30]~corein                                                  ; combout          ;
; |bank_regs|IN_C[29]                                                         ; |bank_regs|IN_C[29]~corein                                                  ; combout          ;
; |bank_regs|IN_C[28]                                                         ; |bank_regs|IN_C[28]~corein                                                  ; combout          ;
; |bank_regs|IN_C[27]                                                         ; |bank_regs|IN_C[27]~corein                                                  ; combout          ;
; |bank_regs|IN_C[26]                                                         ; |bank_regs|IN_C[26]~corein                                                  ; combout          ;
; |bank_regs|IN_C[25]                                                         ; |bank_regs|IN_C[25]~corein                                                  ; combout          ;
; |bank_regs|IN_C[24]                                                         ; |bank_regs|IN_C[24]~corein                                                  ; combout          ;
; |bank_regs|IN_C[23]                                                         ; |bank_regs|IN_C[23]~corein                                                  ; combout          ;
; |bank_regs|IN_C[22]                                                         ; |bank_regs|IN_C[22]~corein                                                  ; combout          ;
; |bank_regs|IN_C[21]                                                         ; |bank_regs|IN_C[21]~corein                                                  ; combout          ;
; |bank_regs|IN_C[20]                                                         ; |bank_regs|IN_C[20]~corein                                                  ; combout          ;
; |bank_regs|IN_C[19]                                                         ; |bank_regs|IN_C[19]~corein                                                  ; combout          ;
; |bank_regs|IN_C[18]                                                         ; |bank_regs|IN_C[18]~corein                                                  ; combout          ;
; |bank_regs|IN_C[17]                                                         ; |bank_regs|IN_C[17]~corein                                                  ; combout          ;
; |bank_regs|IN_C[16]                                                         ; |bank_regs|IN_C[16]~corein                                                  ; combout          ;
; |bank_regs|IN_C[15]                                                         ; |bank_regs|IN_C[15]~corein                                                  ; combout          ;
; |bank_regs|IN_C[14]                                                         ; |bank_regs|IN_C[14]~corein                                                  ; combout          ;
; |bank_regs|IN_C[13]                                                         ; |bank_regs|IN_C[13]~corein                                                  ; combout          ;
; |bank_regs|IN_C[12]                                                         ; |bank_regs|IN_C[12]~corein                                                  ; combout          ;
; |bank_regs|IN_C[11]                                                         ; |bank_regs|IN_C[11]~corein                                                  ; combout          ;
; |bank_regs|IN_C[10]                                                         ; |bank_regs|IN_C[10]~corein                                                  ; combout          ;
; |bank_regs|IN_C[9]                                                          ; |bank_regs|IN_C[9]~corein                                                   ; combout          ;
; |bank_regs|IN_C[8]                                                          ; |bank_regs|IN_C[8]~corein                                                   ; combout          ;
; |bank_regs|IN_C[7]                                                          ; |bank_regs|IN_C[7]~corein                                                   ; combout          ;
; |bank_regs|IN_C[6]                                                          ; |bank_regs|IN_C[6]~corein                                                   ; combout          ;
; |bank_regs|IN_C[5]                                                          ; |bank_regs|IN_C[5]~corein                                                   ; combout          ;
; |bank_regs|IN_C[4]                                                          ; |bank_regs|IN_C[4]~corein                                                   ; combout          ;
; |bank_regs|IN_C[3]                                                          ; |bank_regs|IN_C[3]~corein                                                   ; combout          ;
; |bank_regs|IN_C[2]                                                          ; |bank_regs|IN_C[2]~corein                                                   ; combout          ;
; |bank_regs|IN_C[1]                                                          ; |bank_regs|IN_C[1]~corein                                                   ; combout          ;
; |bank_regs|IN_C[0]                                                          ; |bank_regs|IN_C[0]~corein                                                   ; combout          ;
; |bank_regs|MBR_IN[7]                                                        ; |bank_regs|MBR_IN[7]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[6]                                                        ; |bank_regs|MBR_IN[6]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[5]                                                        ; |bank_regs|MBR_IN[5]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[4]                                                        ; |bank_regs|MBR_IN[4]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[3]                                                        ; |bank_regs|MBR_IN[3]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[2]                                                        ; |bank_regs|MBR_IN[2]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[1]                                                        ; |bank_regs|MBR_IN[1]~corein                                                 ; combout          ;
; |bank_regs|MBR_IN[0]                                                        ; |bank_regs|MBR_IN[0]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[31]                                                       ; |bank_regs|MDR_IN[31]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[30]                                                       ; |bank_regs|MDR_IN[30]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[29]                                                       ; |bank_regs|MDR_IN[29]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[28]                                                       ; |bank_regs|MDR_IN[28]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[27]                                                       ; |bank_regs|MDR_IN[27]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[26]                                                       ; |bank_regs|MDR_IN[26]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[25]                                                       ; |bank_regs|MDR_IN[25]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[24]                                                       ; |bank_regs|MDR_IN[24]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[23]                                                       ; |bank_regs|MDR_IN[23]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[22]                                                       ; |bank_regs|MDR_IN[22]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[21]                                                       ; |bank_regs|MDR_IN[21]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[20]                                                       ; |bank_regs|MDR_IN[20]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[19]                                                       ; |bank_regs|MDR_IN[19]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[18]                                                       ; |bank_regs|MDR_IN[18]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[17]                                                       ; |bank_regs|MDR_IN[17]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[16]                                                       ; |bank_regs|MDR_IN[16]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[15]                                                       ; |bank_regs|MDR_IN[15]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[14]                                                       ; |bank_regs|MDR_IN[14]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[13]                                                       ; |bank_regs|MDR_IN[13]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[12]                                                       ; |bank_regs|MDR_IN[12]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[11]                                                       ; |bank_regs|MDR_IN[11]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[10]                                                       ; |bank_regs|MDR_IN[10]~corein                                                ; combout          ;
; |bank_regs|MDR_IN[9]                                                        ; |bank_regs|MDR_IN[9]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[8]                                                        ; |bank_regs|MDR_IN[8]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[7]                                                        ; |bank_regs|MDR_IN[7]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[6]                                                        ; |bank_regs|MDR_IN[6]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[5]                                                        ; |bank_regs|MDR_IN[5]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[4]                                                        ; |bank_regs|MDR_IN[4]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[3]                                                        ; |bank_regs|MDR_IN[3]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[2]                                                        ; |bank_regs|MDR_IN[2]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[1]                                                        ; |bank_regs|MDR_IN[1]~corein                                                 ; combout          ;
; |bank_regs|MDR_IN[0]                                                        ; |bank_regs|MDR_IN[0]~corein                                                 ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst~feeder      ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst~feeder      ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst~feeder    ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst~feeder     ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst~feeder     ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1~feeder    ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst1~feeder    ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1~feeder     ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst1~feeder     ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder     ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder     ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2~feeder     ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst|inst2~feeder     ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2~feeder   ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst|inst2~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst|inst3~feeder    ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst1~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst18|inst1~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst2~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst2~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst18|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst18|inst3~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst18|inst3~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst18|inst3~feeder ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst1~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst1~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst2~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst21|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst21|inst3~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst21|inst3~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst21|inst3~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst~feeder    ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst~feeder  ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst1~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst20|inst1~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst20|inst2~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst20|inst3~feeder ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst20|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst22|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst22|inst1~feeder  ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst2~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst22|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst22|inst3~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst~feeder    ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst~feeder   ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst~feeder  ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst1~feeder   ; combout          ;
; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1~feeder  ; |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst23|inst1~feeder  ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst1~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst2~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst2~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst23|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst23|inst3~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst23|inst3~feeder ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst23|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst~feeder    ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst~feeder   ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst1~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst1~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst2~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst2~feeder   ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst25|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst25|inst3~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst3~feeder ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst25|inst3~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst~feeder    ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst~feeder    ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst~feeder    ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst~feeder    ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst~feeder   ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst~feeder  ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst~feeder  ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst1~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst1~feeder   ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst1~feeder  ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst1~feeder  ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst2~feeder  ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst2~feeder   ; combout          ;
; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2~feeder ; |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst24|inst2~feeder ; combout          ;
; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3~feeder   ; |bank_regs|MAR:inst|register_32bit:inst|register_4bit:inst24|inst3~feeder   ; combout          ;
; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3~feeder   ; |bank_regs|H:inst9|register_32bit:inst1|register_4bit:inst24|inst3~feeder   ; combout          ;
; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; |bank_regs|PC:inst2|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3~feeder  ; |bank_regs|OPC:inst8|register_32bit:inst|register_4bit:inst24|inst3~feeder  ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst~feeder  ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst~feeder  ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst25|inst1~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst1~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst2~feeder ; combout          ;
; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3~feeder ; |bank_regs|MBR:inst3|register_32bit:inst7|register_4bit:inst24|inst3~feeder ; combout          ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 13:03:54 2024
Info: Command: quartus_sim --simulation_results_format=VWF MIC1 -c MIC1
Info (324025): Using vector source file "C:/Users/dirce/Downloads/DUDA/MIC-1-main/bank_regs.vwf"
Info (328054): Inverted registers were found during simulation
    Info (328055): Register: |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst
    Info (328055): Register: |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst
    Info (328055): Register: |bank_regs|CPP:inst6|register_32bit:inst6|register_4bit:inst25|inst
    Info (328055): Register: |bank_regs|SP:inst4|register_32bit:inst6|register_4bit:inst25|inst3
    Info (328055): Register: |bank_regs|LV:inst5|register_32bit:inst6|register_4bit:inst25|inst3
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      25.77 %
Info (328052): Number of transitions in simulation is 1820
Info (324045): Vector file MIC1.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4483 megabytes
    Info: Processing ended: Sat Aug 24 13:03:54 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


