Vivado Simulator v2024.1
Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
Copyright 2022-2024 Advanced Micro Devices, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2024.1/bin/unwrapped/win64.o/xelab.exe --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot testbench_top_level_func_impl xil_defaultlib.testbench_top_level xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Pass Through NonSizing Optimizer
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.OBUF
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module unisims_ver.GND
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.x_lut3_mux8
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.LUT4
Compiling module unisims_ver.LUT5
Compiling module unisims_ver.LUT6
Compiling module unisims_ver.FDRE_default
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=1,DOB_REG=1,REA...
Compiling module xil_defaultlib.big_bram_HD160
Compiling module unisims_ver.CARRY4
Compiling module unisims_ver.MUXF7
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__1
Compiling module xil_defaultlib.big_bram_HD216
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__2
Compiling module xil_defaultlib.big_bram_HD174
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__11
Compiling module xil_defaultlib.big_bram_HD181
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__12
Compiling module xil_defaultlib.big_bram_HD188
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__13
Compiling module xil_defaultlib.big_bram_HD195
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__14
Compiling module xil_defaultlib.big_bram_HD202
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__15
Compiling module xil_defaultlib.big_bram_HD209
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__16
Compiling module xil_defaultlib.big_bram_HD223
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__3
Compiling module xil_defaultlib.big_bram_HD230
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__4
Compiling module xil_defaultlib.big_bram_HD237
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__5
Compiling module xil_defaultlib.big_bram_HD244
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__6
Compiling module xil_defaultlib.big_bram_HD251
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__7
Compiling module xil_defaultlib.big_bram_HD258
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__8
Compiling module xil_defaultlib.big_bram_HD265
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__9
Compiling module xil_defaultlib.big_bram_HD167
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__10
Compiling module xil_defaultlib.big_ram__xdcDup__1
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=1,DOB_REG=1,REA...
Compiling module xil_defaultlib.big_bram_HD55
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__17
Compiling module xil_defaultlib.big_bram_HD62
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__18
Compiling module xil_defaultlib.big_bram_HD125
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__27
Compiling module xil_defaultlib.big_bram_HD132
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__28
Compiling module xil_defaultlib.big_bram_HD139
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__29
Compiling module xil_defaultlib.big_bram_HD146
Compiling module unisims_ver.MUXF8
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__30
Compiling module xil_defaultlib.big_bram_HD153
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__31
Compiling module xil_defaultlib.big_bram
Compiling module xil_defaultlib.managed_stream_ram
Compiling module xil_defaultlib.big_bram_HD69
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__19
Compiling module xil_defaultlib.big_bram_HD76
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__20
Compiling module xil_defaultlib.big_bram_HD83
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__21
Compiling module xil_defaultlib.big_bram_HD90
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__22
Compiling module xil_defaultlib.big_bram_HD97
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__23
Compiling module xil_defaultlib.big_bram_HD104
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__24
Compiling module xil_defaultlib.big_bram_HD111
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__25
Compiling module xil_defaultlib.big_bram_HD118
Compiling module xil_defaultlib.managed_stream_ram__xdcDup__26
Compiling module xil_defaultlib.big_ram
Compiling module unisims_ver.PLLE2_ADV(CLKFBOUT_MULT=51,CLKIN...
Compiling module xil_defaultlib.clk_wiz_0_clk_wiz
Compiling module xil_defaultlib.clk_wiz_0
Compiling module xil_defaultlib.fifo_generator_0_xpm_cdc_gray
Compiling module xil_defaultlib.fifo_generator_0_xpm_cdc_gray__2
Compiling module unisims_ver.FDPE_default
Compiling module unisims_ver.FDCE_default
Compiling module unisims_ver.RB18_INTERNAL_VLOG(RAM_MODE="SDP...
Compiling module unisims_ver.RAMB18E1(RAM_MODE="SDP",READ_WID...
Compiling module xil_defaultlib.fifo_generator_0
Compiling module unisims_ver.FDSE_default
Compiling module xil_defaultlib.uart_tx
Compiling module xil_defaultlib.frame_buffer
Compiling module unisims_ver.FDRE(IS_C_INVERTED=1'b1)
Compiling module xil_defaultlib.mux_shift_32
Compiling module xil_defaultlib.mux_shift_33
Compiling module xil_defaultlib.mux_shift_34
Compiling module xil_defaultlib.mux_shift_35
Compiling module xil_defaultlib.mux_shift_36
Compiling module xil_defaultlib.mux_shift_37
Compiling module xil_defaultlib.mux_shift_38
Compiling module xil_defaultlib.mux_shift_39
Compiling module xil_defaultlib.mux_shift_40
Compiling module xil_defaultlib.mux_shift_41
Compiling module xil_defaultlib.mux_shift_42
Compiling module xil_defaultlib.mux_shift_43
Compiling module xil_defaultlib.mux_shift_44
Compiling module xil_defaultlib.mux_shift_45
Compiling module xil_defaultlib.mux_shift_46
Compiling module xil_defaultlib.mux_shift_47
Compiling module xil_defaultlib.mux_shift_48
Compiling module xil_defaultlib.mux_shift_49
Compiling module xil_defaultlib.mux_shift_50
Compiling module xil_defaultlib.mux_shift_51
Compiling module xil_defaultlib.mux_shift_52
Compiling module xil_defaultlib.mux_shift_53
Compiling module xil_defaultlib.mux_shift_54
Compiling module xil_defaultlib.mux_shift_55
Compiling module xil_defaultlib.mux_shift_56
Compiling module xil_defaultlib.mux_shift_57
Compiling module xil_defaultlib.mux_shift_58
Compiling module xil_defaultlib.mux_shift_59
Compiling module xil_defaultlib.mux_shift_60
Compiling module xil_defaultlib.mux_shift_61
Compiling module xil_defaultlib.mux_shift_62
Compiling module xil_defaultlib.i2s_bus
Compiling module xil_defaultlib.mux_shift
Compiling module xil_defaultlib.mux_shift_1
Compiling module xil_defaultlib.mux_shift_2
Compiling module xil_defaultlib.mux_shift_3
Compiling module xil_defaultlib.mux_shift_4
Compiling module xil_defaultlib.mux_shift_5
Compiling module xil_defaultlib.mux_shift_6
Compiling module xil_defaultlib.mux_shift_7
Compiling module xil_defaultlib.mux_shift_8
Compiling module xil_defaultlib.mux_shift_9
Compiling module xil_defaultlib.mux_shift_10
Compiling module xil_defaultlib.mux_shift_11
Compiling module xil_defaultlib.mux_shift_12
Compiling module xil_defaultlib.mux_shift_13
Compiling module xil_defaultlib.mux_shift_14
Compiling module xil_defaultlib.mux_shift_15
Compiling module xil_defaultlib.mux_shift_16
Compiling module xil_defaultlib.mux_shift_17
Compiling module xil_defaultlib.mux_shift_18
Compiling module xil_defaultlib.mux_shift_19
Compiling module xil_defaultlib.mux_shift_20
Compiling module xil_defaultlib.mux_shift_21
Compiling module xil_defaultlib.mux_shift_22
Compiling module xil_defaultlib.mux_shift_23
Compiling module xil_defaultlib.mux_shift_24
Compiling module xil_defaultlib.mux_shift_25
Compiling module xil_defaultlib.mux_shift_26
Compiling module xil_defaultlib.mux_shift_27
Compiling module xil_defaultlib.mux_shift_28
Compiling module xil_defaultlib.mux_shift_29
Compiling module xil_defaultlib.mux_shift_30
Compiling module xil_defaultlib.mux_shift_31
Compiling module xil_defaultlib.i2s_bus_0
Compiling module xil_defaultlib.fifo_generator_0_xpm_cdc_gray__2...
Compiling module xil_defaultlib.fifo_generator_0_HD2
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_1
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_2
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_11
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_12
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_13
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_14
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_15
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_16
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_3
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_4
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_5
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_6
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_7
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_8
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_9
Compiling module unisims_ver.RB18_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB18E1(DOA_REG=1,DOB_REG=1,INI...
Compiling module xil_defaultlib.blk_mem_gen_10
Compiling module xil_defaultlib.rom
Compiling module unisims_ver.OBUFT
Compiling module xil_defaultlib.simple_io
Compiling module xil_defaultlib.testbench_top_level
Compiling module xil_defaultlib.glbl
Built simulation snapshot testbench_top_level_func_impl
