+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                     ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; register_13                               ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst32                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_12                               ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst31                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_11                               ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst30                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_10                               ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst29                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_9                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst28                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_8                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst27                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_7                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst20                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_6                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst19                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_5                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst18                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_4                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst17                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_3                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst16                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_2                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst15                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_1                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst14                                    ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
; register_0                                ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|lpm_decode_component|auto_generated ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2                                     ; 4     ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                      ; 16    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 15    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
