
module RAT_FlagReg_0_0(IN_FLAG,LD,SET,CLR,CLK,OUT_FLAG);

  input  IN_FLAG;
  input  LD;
  input  SET;
  input  CLR;
  input  CLK;
  output OUT_FLAG;


endmodule

