# SystemVerilog —— 第0章 设计新特性

- 添加接口（interface）从而将通信和协议检查进一步封装 
- 添加类似C语言的数据类型，如 int、byte 等
- 添加用户自定义类型，枚举类型，结构体类型
- 添加类型转换（ $cast(T, S) 或 '() ）
- 添加包（package）从而使多个设计之间可以共享公共类型和方法
- 添加方便的赋值操作符和运算操作符，如++，+=，===， ==？、inside等
	- 可以使用 '0, '1, 'x, 'z来给向量填充0，1，x, z
	- ===号可以比较X，Z。==号无法比较X，Z
	- ==？号X会匹配成0，1，Z
	- 添加 inside，用来判断数值是否在某一集合里，结果为0或1
		- if ( a inside {3'b100, 3'b101} )
	- $onehot(v1)
		- 判断v1是否为独热码（只有一个1，其余都为0，例如0010）

- 添加 priority 和 unique case 语句
	- unique case
		- 要求每次case选择必须且只能满足一条选项，即不能有重叠的选项
		- 可以并行执行，并且case必须完备
	- priority case
		- 表示必须至少有一个case满足选项
		- 有多个选项满足时，只第一个满足的分支会被执行

- 添加 always_comb、always_latch、always_ff等过程语句块
	- 组合逻辑语句块 always_comb、
		- 后面可以不加敏感列表，自动嵌入敏感列表
		- 禁止与其他过程块共享变量
		- 检查过程块是否是组合逻辑
		- 会在仿真的0时刻触发一次，无论敏感列表是否发生变化

	- 锁存逻辑语句块 always_latch
		- 自动嵌入敏感列表
		- 检查过程块是否是锁存逻辑

	- 时序逻辑语句块 always_ff
		- 敏感列表必须指明 posedge 或 negedge
		- 会检查是否是时序逻辑
