{"patent_id": "10-2024-7040310", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0021312", "출원번호": "10-2024-7040310", "발명의 명칭": "반도체 칩을 포함하는 시스템 및 시스템을 제조하는 방법", "출원인": "프라운호퍼-게젤샤프트 추르 푀르데룽 데어 안제", "발명자": "짐머만, 헤이코"}}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 투영층(111), 적어도 하나의 제2 디지털 인공 신경망(50), 및첫 번째 훈련된 디지털 인공 신경망(17)을 제공하는 단계(121);첫 번째 훈련된 디지털 인공 신경망(17)의 상태를 결정하는 단계(122), 상기 상태는 적어도 첫 번째 훈련된 디지털 인공 신경망(17)의 디지털 노드에 대한 정보와 첫 번째 훈련된 디지털 인공 신경망(17)의 디지털 노드 간의 디지털 연결 아키텍처에 대한 정보를 포함하고;상기 첫 번째 훈련된 디지털 인공 신경망(17)의 상태에 따라 설계된 아날로그 인공 신경망(10)을 갖는 아날로그전기 회로를 포함하는 반도체 칩(40)을 제조하는 단계(123), 상기 아날로그 전기 회로는 적어도 하나의 입력 신호를 수신하도록 구성된 적어도 하나의 입력(20)과 적어도 하나의 아날로그 출력 신호를 제공하도록 구성된 적어도 하나의 출력(26)을 포함하고, 여기서 아날로그 인공 신경망(10)은 입력(20)을 출력(26)에 전기적으로 연결하고, 여기서 반도체 칩(40), 특히 아날로그 인공 신경망(10)은 제2 디지털 인공 신경망(50)에 재귀적으로 결합되어 반도체 칩(40)의 출력이 제2 디지털 인공 신경망(50)의 적어도 하나의 은닉층에 제공되고, 여기서 반도체칩(40)의 입력(20)과 제2 디지털 인공 신경망(50)의 입력층은 입력 투영층(111)에 전기적으로 연결된,에 의해 획득 가능한 적어도 하나의 반도체 칩(40)을 포함하는 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 아날로그 인공 신경망(10)은 아날로그 전자 노드와 아날로그 전자 노드 간의 아날로그 연결 아키텍처를 포함하고, 반도체 칩(40)을 제조하는 단계에서 아날로그 전자 노드와 아날로그 연결 아키텍처는 첫 번째로 훈련된 디지털 인공 신경망(17)의 디지털 노드와 디지털 연결 아키텍처에 대응하도록 제조된, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서, 상기 아날로그 인공 신경망(10)은 적어도 하나의 아날로그 전자 스위치(34) 및/또는 적어도 하나의 아날로그 전자 노드를 포함하는, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서, 입력(20)은 센서 어레이의 각 센서(21, 23)로부터 동시에 아날로그 인공 신경망(10)에 센서 데이터 신호를 제공하도록 구성된 상기 센서 어레이를 포함하는, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제4항 중 어느 한 항에 있어서, 상기 아날로그 전기 회로는 아날로그 인공 신경망(10)이 훈련될 수 없도록 고정된 특성을 갖는 전자 부품만을포함하는, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서, 상기 아날로그 전기 회로는 아날로그 인공 신경망(10)이 훈련될 수 있도록 변경 가능한 특성을 갖는 적어도 하공개특허 10-2025-0021312-3-나의 전자 부품을 포함하는, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6항 중 어느 한 항에 있어서, 적어도 하나의 컨트롤러(35)를 포함하고, 상기 컨트롤러(35)는 상기 반도체 칩(40)에 적어도 하나의 제어 신호를 제공하도록 구성되고, 상기 제어 신호는 바람직하게는 상기 반도체 칩(40)의 센서 어레이에 대한 시작 신호이고, 상기 컨트롤러(35)는 바람직하게는 아날로그 전기 제어 회로, 디지털 전기 제어 회로, 제어 프로그램 및 프로세서 중 적어도 하나를 포함하고, 여기서 상기 반도체 칩(40)은 바람직하게는 시작 신호를 수신하도록 구성된 제어 입력(36)을 추가로 포함하고,더 바람직하게는 상기 센서 어레이는 시작 신호를 수신할 때 센서 데이터 신호를 제공하도록 추가로 구성된, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 한 항에 있어서, 상기 시스템(110)은 또한 상기 반도체 칩(40)을 제2 디지털 인공 신경망(50)에 재귀적으로 결합하도록 구성된데이터를 제어하고 전송하기 위한 적어도 하나의 인터페이스(112)를 더 포함하고, 여기서 상기 인터페이스(112)는 바람직하게는 아날로그 인공 신경망(10)에 대한 적어도 하나의 아날로그 제어신호를 제공하도록 구성되고, 여기서 상기 인터페이스(112)는 더 바람직하게는 상기 반도체 칩(40)으로부터 아날로그 출력 신호를 수신하고,상기 아날로그 출력 신호로부터 디지털 제어 신호를 생성하고, 적어도 하나의 디지털 제어 신호를 제2 디지털인공 신경망(50)의 적어도 하나의 은닉층에 있는 적어도 하나의 디지털 노드에 제공하도록 구성되어서 상기 인터페이스(112)가 상기 반도체 칩(40)을 제2 디지털 인공 신경망(50)에 재귀적으로 결합한, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 있어서, 상기 입력 투영 층(111)은 픽셀 어레이, 후각 센서 어레이, 압력 센서 어레이, 초음파 센서 어레이, 온도 센서어레이 및 음향 센서 어레이 중 적어도 하나를 포함하는, 시스템."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항 내지 제9항 중 어느 한 항에 따른 시스템을 제조하는 방법에 있어서, 상기 방법은,제2 디지털 인공 신경망에 아날로그 인공 신경망의 출력을 제공하지 않고 제2 디지털 인공 신경망을 별도로 훈련하는 단계(131);별도로 훈련된 아날로그 인공 신경망을 갖는 반도체 칩을 제공하는 단계(132), 여기서 상기 아날로그 인공 신경망의 훈련은 상기 아날로그 인공 신경망의 출력을 상기 제2 디지털 인공 신경망에 제공하지 않고 수행되고;상기 반도체 칩을 상기 별도로 훈련된 제2 디지털 인공 신경망에 재귀적으로 연결하여 상기 아날로그 인공 신경망의 출력이 상기 제2 디지털 인공 신경망의 적어도 하나의 은닉층에 제공되도록 하는 단계(133); 및상기 재귀적으로 연결된 반도체 칩의 아날로그 인공 신경망과 상기 별도로 훈련된 제2 디지털 인공 신경망을 함께 훈련하는 단계를 포함하는 방법."}
{"patent_id": "10-2024-7040310", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서, 상기 반도체 칩에 별도로 훈련된 아날로그 인공 신경망을 제공하는 단계(132)는,상기 제1 디지털 인공 신경망을 별도로 훈련하는 하위 단계를 적어도 포함하는, 방법.공개특허 10-2025-0021312-4-청구항 12 제10항 또는 제11항에 있어서, 제1 훈련 데이터 세트는 반도체 칩에 별도로 훈련된 아날로그 인공 신경망을 제공하는데 사용되고, 바람직하게는 두 번째 디지털 인공 신경망은 두 번째 훈련 데이터 세트로 훈련되고, 더 바람직하게는 세 번째 훈련 데이터세트는 아날로그 인공 신경망과 별도로 훈련된 두 번째 디지털 인공 신경망을 함께 훈련하는 데 사용되는,방법."}
{"patent_id": "10-2024-7040310", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 입력 투영층, 적어도 하나의 제2 디지털 인공 신경망, 및 적어도 하나의 반도체 칩을 포 함하는 시스템에 관한 것으로, 상기 반도체 칩은 훈련된 제1 디지털 인공 신경망으로부터 매핑된 아날 로그 인공 신경망을 갖고, 여기서 아날로그 전기 회로는 적어도 하나의 입력 신호를 수신하도록 구성된 적어 (뒷면에 계속)"}
{"patent_id": "10-2024-7040310", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 반도체 칩을 포함하는 시스템 및 이 시스템을 제조하는 방법에 관한 것이다. 인공 지능은 예를 들어 이미지 인식이나 기계 변수 모니터링 등 기술적 응용 분야에서 패턴을 인식하는 데 사용 될 수 있다. 생물학적 뉴런의 기능을 모방하는 인공 신경망은 인공 지능을 제공할 수 있다. 이러한 신경망은 훈 련 데이터로 훈련될 수 있으며, 훈련은 신경망을 적응시켜 작업 수행 능력을 향상시킨다. 서로 다른 인공 신경망이 수행할 작업의 하위 작업을 분배하기 위해 결합될 수 있다. 예를 들어 작업이 이미지 인식인 경우 첫 번째 하위 작업은 이미지 요소의 대략적인 분류이고 두 번째 하위 작업은 이미지 요소의 인식일 수 있다. 예를 들어 인간의 뇌에서 뇌의 첫 번째 부분은 이미지 요소를 위험하거나 무해한 요소로 대략적으로 분류하고, 뇌의 두 번째 부분은 동일한 이미지의 이미지 요소를 인식한다. 뇌의 첫 번째 부분은 예를 들어 위험 한 이미지 요소의 인식을 가속화하기 위해 뇌의 두 번째 부분에 영향을 미칠 수 있다. 이 구조는 첫 번째 및 두 번째 인공 신경망으로 형성될 수 있으며, 여기서 첫 번째 인공 신경망은 두 번째 인공 신경망에 재귀적으로 결합된다. 두 인공 신경망 모두 동일한 데이터를 기반으로 하는 동일한 입력을 받는다. 첫 번째 인공 신경망은 두 번째 인공 신경망의 결과에 영향을 미칠 수 있으며, 여기서 두 번째 인공 신경망은 첫 번째 인공 신경망에 영향을 미치지 않는다. 이러한 아키텍처는 WO 2020/233850 A1에서 알 수 있다. 첫 번째 인공 신경망이 두 번째 인공 신경망에 영향을 미치므로, 첫 번째 인공 신경망은 두 번째 인공 신경망보 다 먼저 출력을 제공해야 한다. 첫 번째 인공 신경망이 두 번째 인공 신경망보다 덜 복잡하거나, 첫 번째 인공 신경망의 입력 데이터가 서브 샘플링되거나, 첫 번째 인공 신경망이 두 번째 인공 신경망에 영향을 미치는 출력 을 생성한 후에 두 번째 인공 신경망이 시작되는 경우, 첫 번째 인공 신경망은 두 번째 인공 신경망보다 먼저 출력을 제공할 수 있다. 다른 인공 신경망과 동일한 복잡성을 포함하고 동일한 입력 데이터 샘플링을 사용하며 다른 인공 신경망이 작동 하는 동안 작업을 완료할 수 있는 빠르게 처리하는 인공 신경망을 제공해야 할 필요가 있다. 본 발명의 목적은 독립 청구항의 주제에 의해 해결된다. 추가 실시예는 종속 청구항 및 다음 설명에 포함된다. 본 발명에 따르면, 입력 투영층, 적어도 하나의 제2 디지털 인공 신경망, 및 적어도 다음 단계: 첫 번째로 훈련 된 디지털 인공 신경망을 제공하는 단계, 첫 번째로 훈련된 디지털 인공 신경망의 상태를 결정하는 단계, 여기 서 상태는 적어도 첫 번째로 훈련된 디지털 인공 신경망의 디지털 노드에 대한 정보와 첫 번째로 훈련된 디지털 인공 신경망의 디지털 노드 간의 디지털 연결 아키텍처에 대한 정보를 포함하고, 첫 번째로 훈련된 디지털 인공 신경망의 상태에 따라 설계된 아날로그 인공 신경망을 갖는 아날로그 전기 회로를 포함하는 반도체 칩을 제조하 는 단계, 여기서 아날로그 전기 회로는 적어도 하나의 입력 신호를 수신하도록 구성된 적어도 하나의 입력과 적 어도 하나의 아날로그 출력 신호를 제공하도록 구성된 적어도 하나의 출력을 포함하고, 여기서 아날로그 인공 신경망은 입력을 출력에 전기적으로 연결하고, 여기서 반도체 칩, 특히 아날로그 인공 신경망은 제2 디지털 인 공 신경망에 재귀적으로 결합되고, 여기서 반도체 칩의 입력과 제2 디지털 인공망의 입력층은 입력 투영층에 전 기적으로 연결된-에 의해 획득된 적어도 하나의 반도체 칩을 포함하는 시스템이 제공된다. 본 명세서에서 사용되는 용어 \"디지털 인공 신경망\"은 소프트웨어 기반 인공 신경망을 포함하며, 여기서 소프트 웨어는 정보 기술(IT) 플랫폼 또는 마이크로프로세서에서 실행된다. 따라서 디지털 인공 신경망은 디지털 전자 회로의 플랫폼, 예를 들어 랜덤 액세스 메모리에만 존재한다. 따라서 노드와 노드 간의 연결은 가상으로만 존재 하며 삭제될 수 있다. 소프트웨어 기반 인공 신경망의 아키텍처로 인해 IT 플랫폼 또는 마이크로프로세서는 디 지털 인공 신경망의 각 노드를 순차적으로 처리한다. 본 명세서에서 사용되는 용어 \"아날로그 인공 신경망\"은 아날로그 하드웨어 예를 들어 하드와이어드 마이크로칩 에 형성된 인공 신경망을 포함한다. 아날로그 인공 신경망은 아날로그 전기 회로와 같은 물리적인 존재이다. 즉, 반도체 칩의 아날로그 전선과 구성 요소들 자체가 아날로그 인공 신경망을 형성한다. 따라서, 아날로그 인 공 신경망의 노드와 그 노드 간의 연결은 완전히 삭제될 수 없다. 아날로그 인공 신경망의 각 계층에 있는 노드 는 입력 데이터를 동시에 처리한다. 이 단계는 아날로그 전기 회로를 포함하는 반도체 칩을 제공한다. 이러한 아날로그 전기 회로는 프로그래밍할 수 없으며 아날로그 인공 신경망을 형성한다. 이러한 아날로그 인공 신경망은 아날로그 인공 신경망의 입력층에 서 전기 신호가 인공 신경망 계층의 모든 노드를 통해 동시에 전파되도록 비슷하게 작동한다. 따라서 계층의 수 는 전기 신호의 처리 속도를 결정한다. 디지털 인공 신경망에서 계층의 노드는 신호를 차례로 처리한다. 따라서 노드의 수는 디지털 인공 신경망에서 전기 신호의 처리 속도를 결정한다. 노드의 수는 일반적으로 계층의 수보 다 많기 때문에 디지털 인공 신경망은 동일한 복잡성을 갖는 아날로그 인공 신경망보다 느리다. 결과적으로 아 날로그 인공 신경망이 디지털 인공 신경망과 동일한 수의 노드와 계층을 갖는 경우 반도체 칩의 아날로그 인공 신경망은 IT 플랫폼 또는 마이크로프로세서에서 실행되는 해당 디지털 인공 신경망보다 빠르다. 두 인공 신경망 모두 입력 데이터에 대해 동일한 샘플링을 가질 수 있으며 동일한 복잡성을 가질 수 있다. 반도체 칩을 제조하기 위해, 일반적으로 알려진 바와 같이 제1 디지털 인공 신경망이 훈련된다. 첫 번째 훈련된 디지털 인공 신경망은 디지털 마스터 인공 신경망이라고도 불릴 수 있다. 그런 다음, 첫 번째 훈련된 디지털 인 공 신경망의 상태가 결정된다. 그 상태는 첫 번째 훈련된 디지털 인공 신경망을 실행하는 프로그램에서 읽어낼 수 있다. 그 상태는 첫 번째 훈련된 디지털 인공 신경망의 적어도 디지털 노드와 디지털 노드 간의 디지털 연결, 소위 디지털 연결 아키텍처에 대한 정보를 포함한다. 적어도 디지털 노드에 대한 정보는 예를 들어 바이 어스, 가중치, 전달 함수 및 활성화 함수를 포함할 수 있다. 디지털 노드와 디지털 연결 아키텍처에 대한 정보 는 첫 번째 디지털 인공 신경망을 완전히 결정한다. 그 정보에 따라 아날로그 인공 신경망이 설계된다. 설계된 아날로그 인공 신경망은 반도체 칩의 아날로그 전기 회로로 제공된다. 물론, 이 방법에 의해 제조되는 반도체 칩은 하나 이상의 아날로그 인공 신경망을 포함할 수 있다. 하나 이상의 아날로그 인공 신경망 각각은 서로 다 른 훈련된 디지털 인공 신경망을 기반으로 할 수 있다. 여러 개의 아날로그 인공 신경망 중 일부는 동일하게 훈 련된 디지털 인공 신경망을 기반으로 할 수 있다. 따라서, 반도체 칩은 첫 번째로 훈련된 디지털 인공 신경망의 상태에 따라 설계된 아날로그 인공 신경망을 갖는 아날로그 전기 회로를 포함한다. 위에서 언급했듯이, 아날로그 인공 신경망은 첫 번째로 훈련된 디지털 인공 신경망보다 훨씬 빠르게 동작한다. 따라서 본 발명은 동일한 복잡도를 포함하고 다른 인공 신경망과 동일한 입력 데이터 샘플링을 사용할 수 있으 며 다른 인공 신경망의 작동 중에 작동을 완료할 수 있는 고속 처리 인공 신경망을 제공한다. 입력은 예를 들어 신호를 수신하도록 구성된 전기 커넥터를 포함할 수 있다. 신호는 전기 신호, 광학 신호, 음 향 신호, 후각 신호 등일 수 있다. 또한, 출력은 예를 들어 전기 신호를 제공하도록 구성된 전기 커넥터를 포함 할 수 있다. 입력은 아날로그 인공 신경망의 입력층에 전기적으로 연결될 수 있다. 또는 입력은 아날로그 인공 신경망의 입력층일 수 있다. 출력은 아날로그 인공 신경망의 출력 계층에 전기적으로 연결될 수 있다. 또는 출 력은 아날로그 인공 신경망의 출력층일 수 있다. 반도체 칩은 동일한 복잡도를 갖고 입력 데이터에 동일한 샘플링을 사용하는 두 번째 디지털 인공 신경망에 재 귀적으로 결합된다. 결합은 예를 들어 아날로그-디지털 인터페이스를 통해 수행될 수 있다. 그런 다음, 아날로 그 인공 신경망은 두 번째 디지털 인공 신경망이 작동하는 동안 두 번째 디지털 인공 신경망의 작동에 영향을 미치는 전기 신호를 출력할 수 있다. 아날로그 인공 신경망과 두 번째 디지털 인공 신경망은 입력 투영층의 동일한 입력 데이터로 동작한다. 입력 투 영층은 아날로그 인공 신경망의 입력층에 입력 데이터를 동시에 제공할 수 있으며, 제2 디지털 인공 신경망의 입력층의 디지털 노드는 입력 데이터를 순차적으로 수신할 수 있다. 따라서 아날로그 인공 신경망과 제2 디지털 인공 신경망은 모두 동일한 샘플링으로 입력 데이터를 수신한다. 더욱이 아날로그 인공 신경망은 제2 디지털 인 공 신경망보다 빠르게 동작한다. 따라서 아날로그 인공 신경망은 제2 디지털 인공 신경망이 출력을 제공하기 전 에 제2 디지털 인공 신경망의 동작에 영향을 미치는 출력을 제공한다. 아날로그 인공 신경망은 고정된 아날로그 전자 회로에 구현되므로 인공 지능에 대한 도덕적 윤리적 기본 규칙은 아날로그 인공 신경망에 영구적으로 구현될 수 있다. 이러한 규칙은 알려진 한계 내에서만 변경되거나 변경 불가능할 수도 있다. 더욱이, 아날로그 인공 신경망은 외부 액세스 연결이 필요하지 않은 반도체 칩에서 실행되기 때문에 아날로그 인공 신경망을 해킹하는 것은 불가능하다. 예를 들어, 아날로그 인공 신경망은 아날로그 전자 노드와 아날로그 전자 노드 간의 아날로그 연결 아키텍처를 포함할 수 있으며, 반도체 칩을 제조하는 단계에서 아날로그 전자 노드와 아날로그 연결 아키텍처는 첫 번째로 훈련된 디지털 인공 신경망의 디지털 노드와 디지털 연결 아키텍처에 대응하도록 제조된다. 아날로그 전기 부품은 아날로그 전자 노드와 이러한 아날로그 전자 노드 간의 아날로그 연결 아키텍처를 형성할 수 있다. 아날로그 전자 노드의 바이어스, 가중치, 전달 함수 및 활성화 함수는 첫 번째 훈련된 디지털 인공 신 경망의 디지털 노드의 바이어스, 가중치, 전달 함수 및 활성화 함수에 대응된다. 나아가, 아날로그 연결 아키텍 처를 형성하는 아날로그 전자 노드 간의 전선은 디지털 노드 간의 디지털 연결에 대응된다. 예를 들어, 반도체 칩의 아날로그 인공 신경망은 아날로그 전자 노드와 아날로그 전자 노드 간의 아날로그 연결 아키텍처를 포함할 수 있으며, 여기서 아날로그 전자 노드와 아날로그 연결 아키텍처는 각각 첫 번째로 훈련된 디지털 인공 신경망의 디지털 노드와 디지털 연결 아키텍처에 해당한다. 다른 예에서, 아날로그 인공 신경망은 적어도 하나의 아날로그 전자 스위치 및/또는 적어도 하나의 아날로그 전 자 노드를 포함할 수 있다. 아날로그 전자 스위치는 아날로그 인공 신경망의 다른 계층의 아날로그 노드 간의 전기적 연결을 중단하거나 설 정하도록 구성될 수 있다. 예를 들어, 스위치 어레이는 아날로그 인공 신경망의 입력층과 첫 번째 은닉층 사이 에 배열될 수 있다. 즉, 입력층의 각 노드와 첫 번째 은닉층의 각 노드 간의 전기적 연결은 아날로그 전자 스위 치를 포함한다는 것을 의미한다. 그런 다음, 스위치 어레이는 아날로그 인공 신경망을 통한 전기 신호의 전파를 제어할 수 있다. 아날로그 인공 신경망은 스위치 어레이가 입력층과 첫 번째 은닉층 간의 전기적 연결을 중단하 지 않는 경우에만 전기 신호를 처리한다. 따라서, 스위치 어레이는 아날로그 인공 신경망의 작동 시작을 제어할 수 있다. 물론, 아날로그 인공 신경망의 모든 전기적 연결은 전기 신호의 전파를 제어하기 위한 아날로그 전자 스위치를 포함할 수 있다. 아날로그 전자 스위치는 예를 들어 트랜지스터 및/또는 전계 효과 트랜지스터를 포함할 수 있다. 나아가, 제어 신호를 제공하는 컨트롤러는 아날로그 전자 스위치를 제어할 수 있다. 반도체 칩은 예를 들어 컨트롤러를 포함 할 수 있다. 또는 컨트롤러와 반도체 칩은 별도의 부품일 수 있다. 또한, 예를 들어 입력은 센서 어레이의 각 센서로부터 동시에 아날로그 인공 신경망에 센서 데이터 신호를 제공 하도록 구성된 센서 어레이를 포함할 수 있다. 센서 어레이의 모든 센서는 해당 센서 신호를 동시에 제공할 수 있다. 예를 들어, 센서 어레이는 픽셀 어레이를 포함할 수 있다. 해당 픽셀 어레이는 예를 들어 활성 픽셀 센서를 포함할 수 있다. 나아가, 센서 어레이의 센서 는 예를 들어 추가적으로 해당 센서 신호를 순차적으로 제공할 수 있다. 그런 다음 센서 어레이는 아날로그 인 공 신경망과 두 번째 디지털 인공 신경망에 대한 입력으로 동시에 작용할 수 있다. 또 다른 예에서, 센서 어레 이는 후각 센서 어레이, 압력 센서 어레이, 초음파 센서 어레이, 온도 센서 어레이 및/또는 음향 센서 어레이를 포함할 수 있다. 또 다른 예로, 아날로그 전기 회로는 고정된 특성을 가진 전자 부품만으로 포함할 수 있으므로 아날로그 인공 신경망은 훈련될 수 없다. 그 예에서, 아날로그 인공 신경망은 고정되어 있고 훈련되지 않을 수 있다. 이 예에서, 아날로그 인공 신경망을 갖춘 제조하기 쉽고 비용 효율적인 반도체 칩을 제공하여 아날로그 인공 신경망을 훈련할 수 있다. 또 다른 예로, 아날로그 전기 회로는 변화 가능한 특성을 갖는 적어도 하나의 전자 부품을 포함할 수 있다. 그 예에서, 아날로그 인공 신경망은 적어도 하나의 전자 부품의 특성을 변경하여 훈련될 수 있다. 변경 가능한 특성을 갖는 적어도 하나의 전자 부품은 예를 들어 조정 가능한 저항 또는 아날로그 전자 스위치일 수 있다. 조 정 가능한 저항은 예를 들어 두 노드를 전기적으로 연결하여 해당 노드 간의 전기적 연결의 가중치를 조정할 수 있다. 아날로그 전자 스위치는 예를 들어 두 노드 간의 전기적 연결을 켜고 끌 수 있다. 아날로그 인공 신경망 에 변경 가능한 특성을 갖는 전자 부품이 적을수록 아날로그 인공 신경망의 훈련 역량이 적다. 본 발명의 제3 실시예에 따르면, 위의 설명에 따른 적어도 하나의 반도체 칩과 적어도 하나의 컨트롤러를 포함 하는 장치가 제공되며, 컨트롤러는 반도체 칩에 적어도 하나의 제어 신호를 제공하도록 구성되고, 제어 신호는 바람직하게는 반도체 칩의 센서 어레이에 대한 시작 신호이고, 컨트롤러는 바람직하게는 아날로그 전기 제어 회 로, 디지털 전기 제어 회로, 제어 프로그램 및 프로세서 중 적어도 하나를 포함하고, 여기서 반도체 칩은 바람 직하게는 시작 신호를 수신하도록 구성된 제어 입력을 추가로 포함하고, 더 바람직하게는 센서 어레이는 시작 신호를 수신할 때 센서 데이터 신호를 제공하도록 추가로 구성된다. 예를 들어, 컨트롤러는 아날로그 전기 회로를 리셋하기 위한 리셋 신호를 제공하도록 더 구성될 수 있다. 예를 들어, 시스템은 또한 반도체 칩을 제2 디지털 인공 신경망에 재귀적으로 결합하도록 구성된 데이터를 제어 하고 전송하기 위한 적어도 하나의 인터페이스를 더 포함할 수 있으며, 여기서 인터페이스는 바람직하게는 아날 로그 인공 신경망에 대한 적어도 하나의 아날로그 제어 신호를 제공하도록 구성되고, 여기서 인터페이스는 또한 바람직하게는 반도체 칩으로부터 아날로그 출력 신호를 수신하고, 아날로그 출력 신호로부터 디지털 제어 신호 를 생성하고, 적어도 하나의 디지털 제어 신호를 제2 디지털 인공 신경망의 적어도 하나의 은닉층에 있는 적어 도 하나의 디지털 노드에 제공하도록 구성되어, 인터페이스가 반도체 칩을 제2 디지털 인공 신경망에 재귀적으 로 결합한다. 인터페이스는 아날로그 인공 신경망의 아날로그 출력 신호를 디지털 제어 신호로 변환할 수 있다. 두 번째로 훈 련된 인공 신경망의 은닉층의 적어도 하나의 디지털 노드가 디지털 제어 신호를 수신한다. 그런 다음 디지털 신 호는 해당 디지털 노드의 작동에 영향을 미치고 결과적으로 해당 디지털 노드의 출력에 영향을 미친다. 따라서 아날로그 인공 신경망은 두 번째로 훈련된 인공 신경망의 작동에 영향을 미친다. 앞서 설명된 반도체 칩과 장치의 장점과 효과 및 추가 개발은 시스템의 장점과 효과 및 추가 개발에서 비롯된다. 이와 관련하여 앞의 설명을 참조한다. 또 다른 예에서, 입력 투영층은 픽셀 어레이, 후각 센서 어레이, 압력 센서 어레이, 초음파 센서 어레이, 온도 센서 어레이 및 음향 센서 어레이 중 적어도 하나를 포함할 수 있다. 본 발명의 또 다른 측면에 따르면, 위의 설명에 따른 시스템을 제조하는 방법이 제공되는데, 여기서 이 방법은 적어도 아날로그 인공 신경망의 출력을 제2 디지털 인공 신경망에 제공하지 않고, 제2 디지털 인공 신경망을 별 도로 훈련하는 단계; 별도로 훈련된 아날로그 인공 신경망을 갖는 반도체 칩을 제공하는 단계 - 여기서 아날로 그 인공 신경망의 훈련은 아날로그 인공 신경망의 출력을 제2 디지털 인공 신경망에 제공하지 않고 수행되고; 반도체 칩을 별도로 훈련된 제2 디지털 인공 신경망에 재귀적으로 연결하여, 아날로그 인공 신경망의 출력이 제 2 디지털 인공 신경망의 적어도 하나의 은닉층에 제공되는 단계; 및 재귀적으로 연결된 반도체 칩의 아날로그 인공 신경망과 별도로 훈련된 제2 디지털 인공 신경망을 함께 훈련하는 단계를 포함한다. 별도로 훈련된 제2 디지털 인공 신경망에 반도체 칩을 재귀적으로 연결하는 것은 아날로그 인공 신경망을 별도 로 훈련된 제2 디지털 인공 신경망에 재귀적으로 연결하는 것을 포함한다. 재귀적으로 연결된 반도체 칩의 아날로그 인공 신경망과 별도로 훈련된 제2 디지털 인공 신경망을 함께 훈련하 는 단계에서 아날로그 인공 신경망은 고정된 상태로 유지될 수 있다. 그런 다음 훈련은 별도로 훈련된 제2 디지 털 인공 신경망의 훈련을 포함하는 반면 아날로그 인공 신경망은 별도로 훈련된 제2 디지털 인공 신경망에 영향 을 미친다. 또는 아날로그 인공 신경망은 훈련이 아날로그 인공 신경망의 훈련도 포함하도록 훈련될 수 있다. 시스템을 제조하는 방법의 장점과 효과 및 추가 개발은 앞서 설명한 반도체 칩, 장치, 시스템 및 반도체 칩을 제조하는 방법의 장점과 효과 및 추가 개발에서 비롯된다. 이와 관련하여, 앞선 설명을 참조한다. 예를 들어, 별도로 훈련된 아날로그 인공 신경망을 반도체 칩에 제공하는 단계는 적어도 제1 디지털 인공 신경 망을 별도로 훈련하는 하위 단계를 포함할 수 있다. 따라서, 제1 디지털 인공 신경망은 아날로그 인공 신경망을 제조하기 전에 훈련된다. 그런 다음, 반도체 칩은 앞서 설명된 반도체 제조 방법에 따라 첫 번째 훈련된 디지털 인공 신경망을 사용하여 제조된다. 대안적으로 또는 추가적으로, 아날로그 인공 신경망은 조정 가능한 특성을 가진 아날로그 전자 부품을 포함하는 아날로그 전기 회로로 훈련될 수 있다. 또한, 예를 들어, 제1 훈련 데이터 세트를 사용하여 반도체 칩에 별도로 훈련된 아날로그 인공 신경망을 제공할 수 있으며, 여기서 바람직하게는 제2 디지털 인공 신경망은 제2 훈련 데이터 세트를 사용하여 훈련되고, 더욱 바람직하게는 제3 훈련 데이터 세트를 사용하여 아날로그 인공 신경망과 별도로 훈련된 제2 디지털 인공 신경망을 함께 훈련한다. 제1 훈련 데이터 세트는 아날로그 인공 신경망의 훈련에 적용될 수 있다. 제2 훈련 데이터 세트는 제2 디지털 인공 신경망의 훈련에 적용될 수 있다. 제3 훈련 데이터 세트는 아날로그 인공 신경망과 제2 디지털 인공 신경 망을 함께 훈련하도록 적용될 수 있다. 따라서 훈련은 더 높은 효율성으로 수행될 수 있다. 이하에서 본 발명은 첨부된 도면을 사용하여 실시예를 통해 설명된다. 도 1a, b는 아날로그 인공 신경망의 개략도를 보여준다. 도 2a, b는 디지털(a) 및 아날로그(b) 인공 신경망의 개략도를 보여준다. 도 3a, b는 센서 어레이의 개략도를 보여준다. 도 4는 센서 소자의 제어 회로의 예를 개략도를 보여준다. 도 5는 신경망의 노드를 나타내는 흐름도를 보여준다. 도 6a-h는 아날로그 전자 노드에 대한 아날로그 전기 회로의 개략도를 보여준다. 도 7a-g는 바이어스와 기능 진행의 다른 대안을 제공하기 위한 아날로그 전기 회로의 개략도를 보여준다. 도 8은 변경할 수 있는 특성을 가진 전기 부품의 개략도를 보여준다. 도 9a, b는 전환 가능한 전기 연결의 개략도를 보여준다. 도 10은 훈련된 디지털 인공 신경망에 재귀적으로 결합된 반도체 상의 아날로그 인공 신경망을 갖춘 시스템의 개략도를 보여준다. 도 11은 반도체 칩을 제조하기 위한 방법의 흐름도를 보여준다. 도 12는 시스템을 제조하기 위한 방법의 흐름도를 보여준다. 도 1a는 아날로그 인공 신경망 10의 개략적 도면을 보여준다. 아날로그 인공 신경망 10은 도 1c에 도시된 바와 같이 반도체 칩 40에 아날로그 전기 회로로 구현된다. 즉, 아날로그 인공 신경망 10은 소프트웨어를 수정하여 재프로그래밍할 수 없다. 아날로그 인공 신경망 10의 물리적 구조는 고정되어 있다. 아날로그 전기 회로는 고정 되어 아날로그 인공 신경망 10도 고정된다. 아날로그 전기 회로는 입력 20과 출력 26을 포함하며, 여기서 아날로그 인공 신경망 10은 입력 20을 출력 26에 전기적으로 연결한다. 도 1a에 도시된 바와 같이, 아날로그 인공 신경망 10은 입력층 11, 적어도 하나의 은닉층 12, 및 출력층 13을 포함할 수 있다. 모든 계층은 아날로그 전기적 부품으로 구성된 적어도 하나의 아날로그 전자 노드를 포함할 수 있다. 아날로그 전자 노드는 노드 입력 및 노드 출력을 포함한다. 도 1a는 은닉층 12에 있는 아날로그 전자 노드를 아날로그 전기 구성 요소의 예로 보여준다. 이는 아날로그 전 자 노드를 이러한 아날로그 전기 구성 요소로 제한하지 않는다. 게다가, 이 예는 두 개의 은닉층 12를 보여준다. 물론, 아날로그 인공 신경망도 하나 또는 두 개 이상의 은닉층 12를 포함할 수 있다. 입력층 11의 노드 입력은 입력 20에 전기적으로 연결될 수 있다. 도 1a에 도시된 예에 따르면, 입력 20은 입력 층 11일 수 있다. 입력 20으로부터의 전기 신호는 입력층 11의 노드 입력으로 전파될 수 있다. 입력 20은 센서 어레이, 예를 들어 물체 31에서 방출되거나 반사되는 빛을 수집하는 2차원 픽셀 어레이일 수 있 다. 이 예에서 물체 31은 이미지이다. 출력층 13의 노드 출력은 출력 26에 전기적으로 연결될 수 있다. 출력층 13의 노드 출력에서 나온 전기 신호는 출력 26으로 전파될 수 있다. 적어도 하나의 은닉층 12의 노드는 입력층 11의 노드 및/또는 출력층 13의 노드에 전기적으로 연결된다. 전선 18, 19는 노드 출력과 노드 입력 사이에 전기적 연결을 제공할 수 있다. 전선 18은 입력 20에 더 가까운 노드 출력을 출력 26에 더 가까운 노드 입력에 연결한다. 따라서 전기 신호는 전선 18을 따라 입력 20에서 출력 26을 향해 전방으로 전파된다. 전선 19는 출력 26에 더 가까운 노드 출력을 입력 20에 더 가까운 노드 입력에 연결한다. 이 예에서 전선 19는 은닉층 12의 노드만 연결한다. 따라서 전선 19는 동일한 노드 또는 입력 20에 더 가까운 노드의 노드 출력과 노 드 입력을 연결할 수 있다. 따라서 전기 신호는 출력 26에서 입력 20 방향으로 전선 19를 따라 역방향으로 전파 된다. 입력층 11과 도 1a에서 아래쪽에 있는 제1 은닉층 12 사이에, 아날로그 인공 신경망 10은 스위칭층 33을 포함할 수 있다. 스위칭층 33은 적어도 두 개의 스위칭 상태를 가질 수 있다. 제1 스위칭 상태에서, 스위칭층 33은 입 력층 11의 노드와 아날로그 인공 신경망 10의 나머지 노드 사이의 모든 전기적 연결을 차단할 수 있다. 제2 스 위칭 상태에서, 스위칭층 33은 입력층 11의 노드와 아날로그 인공 신경망 10의 나머지 노드, 예를 들어 제1 은 닉층 12의 노드 사이에 전기적 연결을 설정할 수 있다. 이는 아날로그 인공 신경망 10에 의한 입력 신호의 처리 를 시작 및 중지할 수 있다. 스위칭층 33은 입력층 11과 나머지 층 간의 모든 전기적 연결을 동시에 스위칭할 수 있다. 스위칭 층 33은 도 1b에 도시된 바와 같이 적어도 하나의 아날로그 전자 스위치 34를 포함할 수 있다. 아날로그 전자 스위치 34는 예를 들어 제어 신호 입력을 갖는 전계 효과 트랜지스터를 포함할 수 있다. 전계 효과 트랜지 스터의 게이트에서의 제어 신호는 아날로그 전자 스위치 34를 켜고 끌 수 있다. 예를 들어, 제어 신호가 음의 전압 UB를 갖는 경우 아날로그 전자 스위치 34는 꺼지고 드레인과 소스 간의 전기적 연결을 차단할 수 있다. 만 약 예를 들어, 제어 신호가 양의 전압 UB를 갖는 경우 아날로그 전자 스위치 34는 켜지고 드레인과 소스 간의 전기적 연결을 설정할 수 있다. 컨트롤러 35는 제어 입력 36을 통해 제어 신호를 제공할 수 있다. 컨트롤러 35는 반도체 칩 40의 부품일 수 있 다. 또는 컨트롤러 35와 반도체 칩 40은 장치의 별도 구성 요소일 수 있다(미도시). 또한, 컨트롤러 35는 제어 신호선 84를 통해 출력층 13에 출력 제어 신호를 제공할 수 있다. 컨트롤러 35는 또 한 아날로그 인공 신경망 10을 제어하기 위한 아날로그 전기 제어 회로를 포함할 수 있다. 또한, 컨트롤러 35는 제2 디지털 인공 신경망 50을 제어하기 위한 디지털 전기 제어 회로를 포함할 수 있다. 또한, 컨트롤러 35는 제 어 프로그램과 프로세서를 포함할 수 있으며, 프로세서에서 실행되는 제어 프로그램은 제어 회로를 제어할 수 있다. 아날로그 신호 처리 방식으로 인해 아날로그 인공 신경망 10은 동일한 네트워크 구조와 동일한 학습 수준을 갖 는 디지털 인공 신경망보다 훨씬 빠르다. 도 2a는 도 2b에 나타난 아날로그 인공 신경망 10을 제조하기 위한 마스터 역할을 하는 첫 번째 훈련된 디지털 인공 신경망 17의 개략도를 보여준다. 수직 화살표 14는 디지털 입력 신호를 나타낸다. 화살표 15는 첫 번째 훈련된 디지털 인공 신경망 17의 디지털 노드의 처리 순서를 나타낸다. 이는 디지털 입력 신호가 순차적으로 하나씩 공급됨을 보여준다. 나아가 디지털 노드는 순차적으로 하나씩 처리된다. 노드의 수는 처리 속도를 결정한다. 도 2b의 수직 화살표 16은 아날로그 인공 신경망 10의 아날로그 노드의 처리 순서를 보여준다. 한 계층(layer) 의 모든 노드는 동시에 동작한다. 따라서 계층의 수가 처리 속도를 결정한다. 노드의 수는 일반적으로 계층의 수보다 많으므로, 아날로그 인공 신경망 10은 첫 번째로 훈련된 디지털 인공 신 경망 17보다 훨씬 빠르게 신호를 처리한다. 결과적으로, 아날로그 인공 신경망 10은 첫 번째로 훈련된 디지털 인공 신경망 17보다 더 일찍 출력 데이터를 제공한다. 도 3a 및 3b는 아날로그 인공 신경망 10의 입력 계층 11의 각 노드에 동시에 입력 신호를 제공할 수 있는 입력 20의 센서 어레이의 예를 보여준다. 입력 20으로부터 동시에 신호를 수집하기 위해 입력 20은 전하 결합 소자로 작동하지 않을 수 있다. 도 3a는 포토다이오드 21의 2차원 배열의 픽셀 라인의 개략도를 나타낸다. 각 포토다이오드 21은 트랜지스터 22 의 베이스에 연결된다. 도 3b는 포토트랜지스터 23의 2차원 배열의 픽셀 라인의 개략도를 나타낸다. 두 예에서 각 픽셀은 결과 신호를 증폭하기 위한 트랜지스터 22, 23을 포함한다. 이러한 부품은 선행 기술에서 알려진 액 티브 픽셀 센서일 수 있다. 이러한 픽셀 아키텍처는 배열의 모든 픽셀을 동시에 읽을 수 있게 한다. 더욱이, 그 픽셀 아키텍처는 픽셀 신호를 순차적으로 제공할 수도 있게 한다.입력층 11이 입력 20의 센서 어레이 신호를 직접 처리하도록 아날로그 인공 신경망 10을 설계함으로써, 센서 어 레이 신호를 정규화할 필요는 없다. 따라서 입력층 11의 아날로그 노드는 센서 어레이의 센서가 될 수 있다. 이 는 아날로그 인공 신경망 10의 처리 속도를 더욱 가속화할 수 있다. 센서 어레이는 모든 종류와 개수의 센서 예를 들어, 후각 센서, 압력 센서, 초음파 센서, 온도 센서 및/또는 음 향 센서를 포함할 수 있음이 분명하다. 도 4는 입력 20의 제어 가능한 센서 21의 예를 보여준다. 해당 센서는 제1 전계 효과 트랜지스터 43의 베이스에 연결된 포토다이오드 21이다. 제1 전계 효과 트랜지스터 43은 포토다이오드 21의 신호를 증폭한다. 제2 전계 효 과 트랜지스터 42는 리셋 제어 신호가 적용되면 포토다이오드 21의 신호를 리셋할 수 있다. 제3 전계 효과 트랜 지스터 44는 판독(read-out) 제어 신호를 수신하면 제1 전계 효과 트랜지스터 43의 증폭을 켤 수 있다. 리셋 제어 신호와 판독(read-out) 제어 신호는 도 1a에 표시된 제어 입력 36을 통해 컨트롤러 35에 의해 제공될 수 있다. 수동 전기 부품, 예를 들어 저항 및/또는 커패시터는 명확성을 위해 도 4에서 제외되었다. 그러나 이러한 전자 회로의 수동 전기 부품의 치수는 선행 기술에 알려져 있다. 다음 논의는 아날로그 인공 신경망 10의 은닉층 12의 아날로그 노드의 설계 과정에 대한 것이다. 아날로그 전자 노드는 생물학적 뉴런의 기능을 모방하고 AND, NOR, OR, NAND 등과 같은 기본적인 수학 연산을 구현해야 한다. 따라서 아날로그 전자 노드를 나타내는 아날로그 전기 회로의 설계 과정에서 모든 노드 변수가 적응 가능해야 한다. 도 5는 디지털 인공 신경망을 프로그래밍하기 위한 노드의 기본적인 수학적 정의를 보여준다. 노드는 여러 이전 노드의 여러 입력 신호 x1, …,xn 을 연결하는데, 각 입력 신호는 가중치 w1j, …, wnj 로 가중치가 부여된다. 가 중치는 양수, 음수 또는 0일 수 있으며, 0은 해당 이전 노드와의 연결이 끊어짐을 의미한다. 전달 함수 ∑는 입력 신호를 연결하는데, 예를 들어 입력 신호를 합산한다. 그러나 전달 함수는 곱하거나, 부울 연산을 수행하거나, 미분하거나, 적분하거나, 다른 논리 연산을 수행할 수도 있다. 입력 신호. 활성화 함수 는 노드의 출력 신호 oj 를 결정한다. 출력 신호는 가우시안 벨 함수, 점프 함수, 직사각형 신호, 실린더 함수 또는 시그모이드 등일 수 있다. 바이어스 θj는 활성화 함수에 영향을 미칠 수 있다. 디지털 노드를 아날로그 회로 기술로 변환하기 위해 설계는 전기공학의 수동 4극 이론의 기본 회로 변형과 연산 증폭기의 아날로그 회로를 기반으로 할 수 있다. 도 3a 내지 도 5에 따른 예는 사용하기에 \"실용적인(sensible)\" 명확한 전달 함수를 갖는 알려진 전자 회로의 예를 보여준다. 예를 들어, 이러한 회로는 뉴런을 매핑할 수 있다. 그러나 전자적 의미에서 “실용적이지\" 않은 전자 회로를 사용하는 것도 생각할 수 있다. 예를 들어, 뉴런을 재생산하지 않는 기본 요소로 수동 및 능동 부 품을 갖는 전자 회로. 이러한 기본 요소는 정의된 입력 및 출력만 가질 수 있으며, 여기서 다른 기본 요소 간의 연결은 비일시적, 즉 파괴할 수 없지만 변경할 수 있다. 이러한 기본 요소 간에 구축되는 회로망은 기술적으로 정의된 객체가 해결되지 않은 예를 들어, 이러한 기본 요소가 뉴런을 에뮬레이트 하지 않은 것일 수 있다. 도 6a 내지 6h는 도 5와 함께 위에서 논의된 특성을 제공할 수 있는 기본적인 아날로그 전기 회로의 예를 보여 준다. 일부 또는 모든 예는 임의의 조합으로 결합하여 아날로그 전자 노드를 제공할 수 있다. 도 6a 및 6b는 수동 전자 부품을 보여주고, 도 6c 내지 6h는 연산 증폭기와 같은 능동 전자 부품을 보여준다. 도 6a는 입력 신호의 가중치를 위한 전압 분배기를 나타낸다. 도 6b는 바이어스 또는 임계값을 구현하기 위해 임의의 함수를 제로 라인 주위로 이동시키는 회로를 나타낸다. 도 6c는 두 개의 입력 Ue1 및 Ue2를 더하기 위한 연산 증폭기를 포함하는 회로를 나타낸다. 도 6e는 입력 V1 및 V2를 빼기 위한 연산 증폭기를 포함하는 회로를 나타낸다. 도 6d의 회로는 서로 다른 신호 혼합, 더하기 및 증폭의 조합을 나타낸다. 도 6f는 입력 신호를 미분 하는 연산 증폭기를 포함하는 회로이다. 도 6g는 적분기를 나타낸다. 도 6h는 함수 곡선의 인접 변환을 허용하 는 비반전 비교기를 나타낸다. 도 7a는 연산 증폭기를 갖는 회로의 또 다른 예를 보여준다. 이 예는 바이어스 구현으로 신호에 오프셋을 도입 할 수 있게 한다. 더욱이, 저항 및/또는 커패시터를 추가하고 추가 연산 증폭기와 연결하여 모든 기능을 구현할수 있다. 이러한 기능의 예는 도 7b 내지 7h에서 도시된다. 도 7b는 1차원 가우시안 벨을 보여준다. 도 7c는 원 뿔 함수를 보여준다. 도 7d는 원통 함수를 보여준다. 도 7e는 멕시칸 햇(hat) 함수를 보여준다. 도 7f는 쌍곡 탄젠트 함수를 보여준다. 도 7g는 온도 변수를 갖는 페르미 함수를 보여준다. 은닉층 12의 노드는 첫 번째로 훈련된 디지털 인공 신경망 17의 상태에 따라 구현될 수 있다. 이 상태는 적어도 첫 번째로 훈련된 디지털 인공 신경망 17의 디지털 노드에 대한 정보와 첫 번째로 훈련된 디지털 인공 신경망 17의 디지털 노드 간의 디지털 연결 아키텍처에 대한 정보를 포함한다. 첫 번째로 훈련된 디지털 인공 신경망 17의 각 디지털 노드의 상태가 결정된다. 정보는 바이어스, 전달 함수, 활성화 함수 및/또는 가중치에 대한 정보를 포함할 수 있다. 디지털 연결 아키텍 처에 대한 정보는 노드 간의 연결에 대한 정보를 포함할 수 있다. 첫 번째 훈련된 디지털 인공 신경망의 디지털 노드에 대한 정보는 예를 들어 위에서 논의한 회로와 같은 아날로 그 전기 회로를 사용하여 아날로그 전자 노드를 설계하는데 사용된다. 디지털 연결 아키텍처에 대한 정보는 노 드 간의 전선을 설계하는데 사용되어 아날로그 연결 아키텍처가 생성된다. 아날로그 전자 노드와 아날로그 연결 구조는 반도체 칩 40의 아날로그 전기 회로로 구현된다. 아날로그 전자 노드 및/또는 아날로그 연결 아키텍처는 고정된 특성을 갖는 적응 불가능한 전자 부품을 포함할 수 있다. 이 경우, 아날로그 인공 신경망 10은 학습할 수 없다. 학습할 수 있는 아날로그 인공 신경망 10을 제공하기 위해, 아날로그 전기 회로는 적응 가능한 전자 부품을 포 함할 수 있다. 이러한 전자 부품은 변경 가능한 특성을 가질 수 있다. 아날로그 인공 신경망 10은 훈련된 디지털 인공 신경망을 기반으로 하므로, 소수의 아날로그 전자 노드 및/또는 아날로그 연결 구조의 일부만이 변화 가능한 특성을 갖는 전자 부품을 필요로 한다. 이러한 아날로그 전자 노드 및/또는 아날로그 연결 구조의 일부는 예를 들어 디지털 전위계, 커패시터 다이오드 등에 연결될 수 있으며, 이는 변경 가능한 특성을 가진 전자 부품이다. 컨트롤러는 아날로그 인공 신경망 10의 훈련 중에 이러한 전자 부품을 제어할 수 있다. 도 8은 저항 RL1~RL3을 우회하여 가변 저항 RL을 생성하는 전계 효과 트랜지스터를 사용하는 예를 보여준다. 컨트 롤러는 해당 게이트에서 제어 신호를 사용하여 각 전계 효과 트랜지스터를 개별적으로 제어할 수 있다. 전계 효 과 트랜지스터를 켜면 해당 저항이 우회된다. 같은 방법으로, 노드 101 사이의 전기적 연결 102, 103은 도 9a에 도시된 바와 같이 설정되거나 중단될 수 있다. 회로 104는 전선 103에 있는 전계 효과 트랜지스터를 보여준다. 전계 효과 트랜지스터가 꺼지면 전계 효 과 트랜지스터는 전선 103을 차단한다. 도 9b는 회로 104를 갖는 라인 103을 나타낸다. 또한, 라인 103은 전압 분배기 105를 포함한다. 전압 분배기 105는 라인 103을 따라 전파되는 신호에 대한 가중치로 작용한다. 따라서 디지털 노드의 가중치를 아날로그 전 자 회로에 구현하기 위해서는 이러한 가중치를 아날로그 연결 아키텍처에 구현하는 것으로 충분할 수 있다. 이 는 아날로그 인공 신경망 10의 구현을 단순화한다. 라인 103은 예를 들어, 해당 전계 효과 트랜지스터에 의해 전환될 수 있는 복수의 다른 전압 분배기를 포함할 수 있다. 이런 다음, 라인 103의 가중치는 어떤 전압 분배기가 얼마나 활성화되어 있는지에 따라 변경될 수 있 다. 이는 아날로그 인공 신경망 10을 훈련하는 모범적인 방식일 수 있다. 아날로그 인공 신경망 10을 훈련하기 위해, 컨트롤러 35는 디지털 인공 신경망에 대해 알려진 바와 같이 구현될 수 있는 훈련 알고리즘을 포함할 수 있다. 그런 다음 컨트롤러 35는 변화 가능한 특성을 갖는 전자 부품을 제어 하여 훈련 프로세스를 수행할 수 있다. 최종 훈련 상태에서, 컨트롤러 35는 아날로그 인공 신경망 10이 신호를 처리할 때 반도체 칩 40에 해당 스위칭 신호를 제공할 수 있다. 도 10은 입력 투영층 111, 반도체 칩 40 및 제2 디지털 인공 신경망 50을 포함하는 시스템 110을 보여준다. 제2 디지털 인공 신경망 50은 훈련된 디지털 신경망일 수 있다. 또한, 시스템 110은 컨트롤러 35와 아날로그-디지털 인터페이스 112를 포함할 수 있다. 인터페이스 112는 반도 체 칩 40, 즉 아날로그 인공 신경망 10의 아날로그 출력 신호를 수신한다. 인터페이스 112는 아날로그 출력 신 호를 디지털 신호로 변환하여 제2 디지털 인공 신경망 50의 디지털 노드로 전송한다. 디지털 노드는 제2 디지털인공 신경망 50의 은닉층에 배열될 수 있다. 이로 인해 아날로그 인공 신경망 10이 제2 디지털 인공 신경망 50에 재귀적으로 결합된다. 예를 들어, 아날로그 인공 신경망 10은 이미지 31의 요소 예를 들어 위험하고 무해한 요소를 대략적으로 분류하 는 출력 신호를 제공할 수 있다. 제2 디지털 인공 신경망 50은 예를 들어 이미지 31의 이미지 요소를 식별할 수 있다. 아날로그 인공 신경망이 제공하는 이미지 요소의 카테고리는 제2 디지털 인공 신경망이 이미지 요소를 식 별하는 데 영향을 미칠 수 있다. 입력 투영층 111은 두 신경망 10, 50에 모두 입력 신호를 공급할 수 있다. 입력 투영층 111은 아날로그 인공 신 경망 10의 입력층 11일 수 있다. 아날로그 인공 신경망 10은 입력층 11의 모든 노드에 대해 동시에 입력 신호를 수신한다. 제2 디지털 인공 신경망 50은 순차적으로 입력 신호를 수신한다. 컨트롤러 35는 아날로그 인공 신경망 10을 제2 디지털 인공 신경망 50의 동작에 동기화할 수 있다. 예를 들어, 컨트롤러 35는 제2 디지털 인공 신경망 50이 동작을 시작할 때 아날로그 인공 신경망 10에 대한 시작 신호를 제 공할 수 있다. 시작 신호는 스위칭층 31이 아날로그 인공 신경망의 입력층 11과 제1 은닉층 12 사이에 연결을 설정하게 할 수 있다. 또한, 컨트롤러 35는 시스템 110의 동작 후에 아날로그 인공 신경망 10을 리셋할 수 있다. 도 11은 반도체 칩을 제조하는 방법 120에 대한 흐름도를 보여준다. 첫 번째 단계 121에서 첫 번째 훈련된 디지털 인공 신경망이 제공된다. 첫 번째 훈련된 디지털 인공 신경망은 충분한 정밀도로 특정 작업을 수행한다. 첫 번째 훈련된 디지털 인공 신경망은 IT 플랫폼에서 실행되는 소프트 웨어 기반 인공 신경망이다. 첫 번째로 훈련된 디지털 인공 신경망의 훈련은 기존 기술에서 알려진 바와 같이 훈련 데이터를 사용하여 수행 될 수 있다. 그런 다음, 추가 단계 122에서 첫 번째 훈련된 디지털 인공 신경망의 상태가 결정된다. 상태는 첫 번째 훈련된 디지털 인공 신경망의 디지털 노드와 디지털 연결 아키텍처에 대한 정보를 포함한다. 상태는 첫 번째로 훈련된 완전한 디지털 인공 신경망, 예를 들어 노드의 가중치, 전달 함수, 활성화 함수 및 바 이어스를 특성화한다. 나아가, 상태는 첫 번째로 훈련된 디지털 인공 신경망의 디지털 노드 간 연결, 즉 디지털 연결 아키텍처를 특성화한다. 추가 단계 123에서 반도체 칩이 제조된다. 제조 공정에서 아날로그 인공 신경망을 형성하는 아날로그 전기 회로 가 설계된다. 첫 번째 훈련된 디지털 인공 신경망의 상태가 아날로그 인공 신경망의 설계로 구현된다. 예를 들어, 아날로그 인공 신경망은 아날로그 전자 노드와 아날로그 전자 노드 간의 아날로그 연결 아키텍처를 포함할 수 있다. 아날로그 전자 노드는 첫 번째 훈련된 디지털 인공 신경망의 디지털 노드에 따라 설계된다. 첫 번째 훈련된 디지털 인공 신경망이 10개의 디지털 노드를 갖는 은닉층으로 구성된 경우, 아날로그 인공 신경망 은 첫 번째 훈련된 인공 신경망과 동일한 가중치, 전달 함수, 활성화 함수 및 바이어스를 갖는 10개의 아날로그 노드를 갖는 은닉층으로 구현된다. 따라서, 아날로그 연결 아키텍처는 디지털 연결 아키텍처에 따라 설계된다. 따라서, 특정 디지털 노드가 추가 디지털 노드 세트에 연결된 경우, 해당 아날로그 전자 노드는 해당 아날로그 전자 노드 세트에 연결된다. 방법 120의 결과는 위에서 설명한 바와 같은 반도체 칩이다. 도 12는 아날로그 인공 신경망이 제2 디지털 인공 신경망에 재귀적으로 연결되는 시스템을 제조하기 위한 방법 130의 흐름도를 보여준다. 단계 131에서 제2 디지털 인공 신경망은 별도로 훈련된다. 추가 단계 132에서 별도로 훈련된 아날로그 인공 신경망을 갖춘 반도체 칩이 제공된다. 반도체 칩은 별도로 훈 련된 아날로그 인공 신경망을 얼마든지 포함할 수 있다. 단계 132는 단계 131과 동시에 수행될 수 있다. 혹은, 단계 131과 단계 132는 어떠한 순서로든 수행될 수 있다. 반도체 칩에 별도로 훈련된 아날로그 인공 신경망을 제공하기 위해, 아날로그 인공 신경망은 훈련될 수 있다. 대안적으로 또는 추가적으로, 첫 번째 훈련된 디지털 인공 신경망은 반도체 칩을 제조하기 전에 훈련될 수있다. 또 다른 단계 133에서, 반도체 칩은 별도로 훈련된 제2 디지털 인공 신경망에 재귀적으로 결합된다. 위에서 설 명한 대로 인터페이스는 재귀적 결합에 사용될 수 있다. 단계 133 후, 단계 134에서 아날로그 인공 신경망과 별도로 훈련된 제2 디지털 인공 신경망이 함께 훈련된다. 그 훈련에서 별도로 훈련된 제2 디지털 인공 신경망은 아날로그 인공 신경망으로부터 입력을 받는다. 아날로그 인공 신경망의 별도 훈련 및/또는 아날로그 인공 신경망의 기반이 되는 제1 디지털 인공 신경망은 제1 훈련 데이터 세트를 사용할 수 있다. 제2 디지털 인공 신경망의 별도(separate) 훈련은 별도의 제2 훈련 데이터 세트를 사용하여 수행될 수 있다. 아날로그 인공 신경망과 제2 디지털 인공 신경망을 함께 훈련할 때 제3 훈련 데이터 세트를 사용할 수 있다. 각 훈련 데이터 세트는 특정 훈련 목적에 맞춰 최적화될 수 있다. 즉, 제1 훈련 데이터 세트는 제2 디지털 인공 신경망의 작동에 영향을 줄 수 있는 출력 신호를 제공하도록 최적화될 수 있다."}
