

| Fase                                                   | Semana                 | Actividad Principal                                                                                 | Entregable / Hito Concreto                                   | Estado        |
| :----------------------------------------------------- | :--------------------- | :-------------------------------------------------------------------------------------------------- | :----------------------------------------------------------- | :------------ |
| **üß† Fase 1:<br>Investigaci√≥n y Dise√±o**               | **25‚Äì31 Mar**          | Revisi√≥n bibliogr√°fica inicial y definici√≥n del plan.                                               | Cronograma inicial y estado del arte preliminar.             | ‚úÖ Hecho       |
|                                                        | **1‚Äì7 Abr**            | An√°lisis t√©cnico en profundidad del pattern matcher nativo de WL.                                   | Notebook de an√°lisis con ejemplos de cuellos de botella.     | ‚úÖ Hecho       |
|                                                        | **8‚Äì14 Abr**           | Definici√≥n formal de objetivos y resultados esperados.                                              | Documento de Objetivos Generales y Espec√≠ficos.              | ‚úÖ Hecho       |
|                                                        | **15‚Äì21 Abr**          | Redacci√≥n de la problem√°tica y justificaci√≥n t√©cnica.                                               | **Reporte T√©cnico #1:** Problem√°tica y Justificaci√≥n.        | ‚úÖ Hecho       |
|                                                        | **22‚Äì28 Abr**          | Investigaci√≥n de arquitecturas de VM (WASM, regex compilada).                                       | Documento de dise√±o arquitect√≥nico preliminar.               | ‚úÖ Hecho       |
|                                                        | **29 Abr‚Äì5 May**       | Dise√±o del Instruction Set (ISA) y la Representaci√≥n Intermedia (IR).                               | Borrador del conjunto de instrucciones y esquema de IR.      | ‚úÖ Hecho       |
|                                                        | **6‚Äì12 May**           | Redacci√≥n del proyecto de investigaci√≥n completo.                                                   | **Reporte T√©cnico #2:** Anteproyecto de Tesis.               | ‚úÖ Hecho       |
|                                                        | **13‚Äì19 May**          | Preparaci√≥n de la presentaci√≥n parcial.                                                             | Slides y material de apoyo.                                  | ‚úÖ Hecho       |
|                                                        | **20‚Äì24 May**          | **HITO DE REVISI√ìN**                                                                                | **Presentaci√≥n Parcial y Retroalimentaci√≥n.**                | ‚úÖ Hecho       |
| **‚öôÔ∏è Fase 2:<br>Implementaci√≥n del N√∫cleo (Stack VM)** | **27 May‚Äì2 Jun**       | Configuraci√≥n del entorno de desarrollo (paclet, GitHub, CI).                                       | Repositorio de c√≥digo p√∫blico y estructura inicial.          | ‚úÖ Hecho       |
|                                                        | **3‚Äì9 Jun**            | Implementaci√≥n del front-end (parser de patrones a IR).                                             | Funci√≥n `PatternToIR` para patrones b√°sicos.                 | ‚úÖ Hecho       |
|                                                        | **10‚Äì16 Jun**          | Implementaci√≥n del compilador de IR a bytecode.                                                     | Funci√≥n `IRToBytecode` con representaci√≥n textual.           | ‚úÖ Hecho       |
|                                                        | **17‚Äì23 Jun**          | Dise√±o e implementaci√≥n del loop principal de la VM.                                                | **Reporte T√©cnico #3:** Dise√±o de la VM.                     | ‚úÖ Hecho       |
|                                                        | **24‚Äì30 Jun**          | Implementaci√≥n de instrucciones b√°sicas (stack-based).                                              | Ejecutor capaz de correr bytecode simple.                    | ‚úÖ Hecho       |
|                                                        | **1‚Äì7 Jul**            | Integraci√≥n pipeline completo: Patr√≥n ‚Üí IR ‚Üí Bytecode ‚Üí Ejecuci√≥n.                                  | **Prototipo Alfa (Stack VM).**                               | ‚úÖ Hecho       |
|                                                        | **8‚Äì14 Jul**           | Ampliaci√≥n ISA para patrones compuestos.                                                            | Soporte para `f[x_, y_]`, `{a_, b_}` en stack VM.            | ‚úÖ Hecho       |
|                                                        | **15‚Äì19 Jul**          | **HITO DE REVISI√ìN**                                                                                | **Prototipo Funcional (Stack VM).**                          | ‚úÖ Hecho       |
|                                                        | **Jul‚ÄìAgo (paralelo)** | Iteraciones sobre ejecuci√≥n en stack.                                                               | Motor de ejecuci√≥n funcional.                                | ‚úÖ Hecho       |
| **‚öôÔ∏è Fase 2A:<br>Implementaci√≥n Low-Level (C++)**      | **Agosto (continuo)**  | Inicio de la implementaci√≥n en C++ del motor (estructura base, runtime, opcodes).                   | Repositorio C++ con prototipo funcional.                     | ‚úÖ En progreso |
|                                                        | **Agosto (continuo)**  | Desarrollo de herramientas de **debugging**: logging, trazas de ejecuci√≥n, inspecci√≥n de registros. | M√≥dulo de logging activo dentro de la implementaci√≥n en C++. | ‚úÖ En progreso |
| **‚öôÔ∏è Fase 2B:<br>Transici√≥n a VM de Registros**        | **26 Ago ‚Äì 1 Sep**     | Dise√±o formal del modelo de registros y comparaci√≥n con stack.                                      | Documento t√©cnico: modelo de registros y mapeo de opcodes.   | üîÑ            |
|                                                        | **2‚Äì8 Sep**            | Migraci√≥n del motor de ejecuci√≥n a registros.                                                       | Motor iterativo con registros b√°sicos.                       | üîÑ            |
|                                                        | **9‚Äì15 Sep**           | Reimplementaci√≥n de opcodes existentes en modelo de registros.                                      | Ejecutor capaz de correr casos simples en registros.         | üîÑ            |
|                                                        | **16‚Äì22 Sep**          | Extensi√≥n ISA para patrones compuestos/anidados (`f[x_, y_]`, `{a_, b_}`).                          | Conjunto de opcodes ampliado y probado.                      | üîÑ            |
|                                                        | **23‚Äì29 Sep**          | **HITO INTERMEDIO**: Comparaci√≥n stack vs registros.                                                | Reporte de equivalencia sem√°ntica preliminar.                | üîÑ            |
| **üß™ Fase 3:<br>Optimizaci√≥n y Validaci√≥n**            | **30 Sep ‚Äì 6 Oct**     | Implementaci√≥n de optimizaciones b√°sicas en IR/bytecode.                                            | Funci√≥n `OptimizeIR` con ejemplos.                           | üîÑ            |
|                                                        | **7‚Äì13 Oct**           | Sistema de logging y tracing (versi√≥n final, C++).                                                  | Logs detallados de ejecuci√≥n.                                | üîÑ            |
|                                                        | **14‚Äì20 Oct**          | Suite de pruebas (MatchQ vs VM).                                                                    | Pruebas de equivalencia sem√°ntica.                           | üîÑ            |
|                                                        | **21‚Äì27 Oct**          | Benchmarking preliminar de rendimiento.                                                             | **Reporte T√©cnico #4:** Resultados iniciales.                | üîÑ            |
|                                                        | **28 Oct ‚Äì 3 Nov**     | Optimizaci√≥n de memoria y gesti√≥n de registros.                                                     | Mejoras medibles en benchmarks.                              | üîÑ            |
|                                                        | **4‚Äì10 Nov**           | **HITO DE CALIDAD**                                                                                 | **Versi√≥n Beta del matcher con registros.**                  | üîÑ            |
| **üìù Fase 4:<br>Documentaci√≥n y Cierre**               | **11‚Äì17 Nov**          | Redacci√≥n de cap√≠tulos de implementaci√≥n.                                                           | Borrador de cap√≠tulos 3‚Äì4.                                   | üîÑ            |
|                                                        | **18‚Äì24 Nov**          | An√°lisis de resultados y redacci√≥n de conclusiones.                                                 | Borrador cap√≠tulos finales.                                  | üîÑ            |
|                                                        | **25 Nov ‚Äì 1 Dic**     | Revisi√≥n de estilo, citaciones, formato.                                                            | **Reporte T√©cnico #5:** Primer borrador completo.            | üîÑ            |
|                                                        | **2‚Äì8 Dic**            | Correcciones con asesor.                                                                            | Documento corregido final.                                   | üîÑ            |
|                                                        | **9‚Äì15 Dic**           | Preparaci√≥n de slides de defensa.                                                                   | Slides ejecutivas.                                           | üîÑ            |
|                                                        | **16‚Äì22 Dic**          | **HITO FINAL**                                                                                      | **Entrega de tesis y documentaci√≥n.**                        | üîÑ            |
|                                                        | **Enero 2026**         | **SUSTENTACI√ìN**                                                                                    | Defensa p√∫blica.                                             | üîÑ            |

---

## üîë Cambios clave

* **Nueva Fase 2A** en agosto ‚Üí refleja el avance en **C++ + debugging/logging**, que es un logro fuerte y muy alineado con tus objetivos de ‚Äúlow-level‚Äù.
* En **Fase 3 (Optimizaci√≥n/Validaci√≥n)** aclaro que el logging final ya ser√° el **logging en C++**, no solo en WL.
* Tu camino ahora se entiende como: **(1) Stack VM ‚Üí (2) Low-level C++ infra ‚Üí (3) Register VM ‚Üí (4) Optimizaci√≥n/Validaci√≥n ‚Üí (5) Documentaci√≥n**.
