module(
	input [5:0] opZero,
	input [5:0] opUm,
	input op,
	output reg [5:0] saida
);