# lab-scr1-sim

Исполнитель: Табунщик Сергей

## Вариант задания

Вид исключения | Тест | Reset Vector | Trap Vector | Обработчик
-------------- | ---- | ------------ | ----------- | ----------
Breakpoint | isa/rv32mi/sbreak.S | 0x800 | 0x6с0 | Вывод строки «break»

## Результаты работы

* **sim_results.txt** - результаты симуляции
* **test_results.txt** - результаты теста
* **sbreak.dump** - дамп-файл теста isa/rv32mi/sbreak.S
* **tracelog_core_0.log** - журнал трассировки ядра 

## Сборка
Сборка в полностью настроенном окружении выполняется с использованием GNU Make. Для запуска теста, находясь в каталоге ```scr1/``` необходимо выполнить команду:
```
make TARGETS="riscv_isa"
```
Генерация waveform файла выполняется с использованием Verilator. Для этого, находясь в каталоге ```scr1/``` необходимо выполнить команду:
```
make run_verilator_wf TARGETS="riscv_isa" TRACE=1
```
Просмотр waveform файла осуществляется с использованием GTKWave. Для этого, находясь в каталоге ```scr1/build/verilator_wf_AHB_MAX_imc_IPIC_1_TCM_1_VIRQ_1_TRACE_1/``` необходимо выполнить команду:
```
gtkwave ./simx.vcd
```
