digraph "CFG for '_Z14matrixMulCUDA3PfS_S_i' function" {
	label="CFG for '_Z14matrixMulCUDA3PfS_S_i' function";

	Node0x4d5cc40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 6\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 2, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = mul i32 %5, %10\l  %12 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %13 = add i32 %11, %12\l  %14 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %15 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %16 = bitcast i8 addrspace(4)* %15 to i16 addrspace(4)*\l  %17 = load i16, i16 addrspace(4)* %16, align 4, !range !4, !invariant.load !5\l  %18 = zext i16 %17 to i32\l  %19 = mul i32 %14, %18\l  %20 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %21 = add i32 %19, %20\l  %22 = icmp slt i32 %13, %3\l  %23 = icmp slt i32 %21, %3\l  %24 = select i1 %22, i1 %23, i1 false\l  br i1 %24, label %25, label %163\l|{<s0>T|<s1>F}}"];
	Node0x4d5cc40:s0 -> Node0x4d606e0;
	Node0x4d5cc40:s1 -> Node0x4d60770;
	Node0x4d606e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%25:\l25:                                               \l  %26 = icmp sgt i32 %3, 0\l  %27 = mul nsw i32 %13, %3\l  br i1 %26, label %28, label %56\l|{<s0>T|<s1>F}}"];
	Node0x4d606e0:s0 -> Node0x4d60a00;
	Node0x4d606e0:s1 -> Node0x4d60a50;
	Node0x4d60a00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%28:\l28:                                               \l  %29 = and i32 %3, 7\l  %30 = icmp ult i32 %3, 8\l  br i1 %30, label %33, label %31\l|{<s0>T|<s1>F}}"];
	Node0x4d60a00:s0 -> Node0x4d60d10;
	Node0x4d60a00:s1 -> Node0x4d60d60;
	Node0x4d60d60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%31:\l31:                                               \l  %32 = and i32 %3, -8\l  br label %61\l}"];
	Node0x4d60d60 -> Node0x4d5edb0;
	Node0x4d60d10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%33:\l33:                                               \l  %34 = phi float [ undef, %28 ], [ %159, %61 ]\l  %35 = phi i32 [ 0, %28 ], [ %160, %61 ]\l  %36 = phi float [ 0.000000e+00, %28 ], [ %159, %61 ]\l  %37 = icmp eq i32 %29, 0\l  br i1 %37, label %56, label %38\l|{<s0>T|<s1>F}}"];
	Node0x4d60d10:s0 -> Node0x4d60a50;
	Node0x4d60d10:s1 -> Node0x4d622e0;
	Node0x4d622e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%38:\l38:                                               \l  %39 = phi i32 [ %53, %38 ], [ %35, %33 ]\l  %40 = phi float [ %52, %38 ], [ %36, %33 ]\l  %41 = phi i32 [ %54, %38 ], [ 0, %33 ]\l  %42 = add nsw i32 %39, %27\l  %43 = sext i32 %42 to i64\l  %44 = getelementptr inbounds float, float addrspace(1)* %2, i64 %43\l  %45 = load float, float addrspace(1)* %44, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %46 = mul nsw i32 %39, %3\l  %47 = add nsw i32 %46, %21\l  %48 = sext i32 %47 to i64\l  %49 = getelementptr inbounds float, float addrspace(1)* %1, i64 %48\l  %50 = load float, float addrspace(1)* %49, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %51 = fmul contract float %45, %50\l  %52 = fadd contract float %40, %51\l  %53 = add nuw nsw i32 %39, 1\l  %54 = add i32 %41, 1\l  %55 = icmp eq i32 %54, %29\l  br i1 %55, label %56, label %38, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4d622e0:s0 -> Node0x4d60a50;
	Node0x4d622e0:s1 -> Node0x4d622e0;
	Node0x4d60a50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%56:\l56:                                               \l  %57 = phi float [ 0.000000e+00, %25 ], [ %34, %33 ], [ %52, %38 ]\l  %58 = add nsw i32 %27, %21\l  %59 = sext i32 %58 to i64\l  %60 = getelementptr inbounds float, float addrspace(1)* %0, i64 %59\l  store float %57, float addrspace(1)* %60, align 4, !tbaa !7\l  br label %163\l}"];
	Node0x4d60a50 -> Node0x4d60770;
	Node0x4d5edb0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#c5333470",label="{%61:\l61:                                               \l  %62 = phi i32 [ 0, %31 ], [ %160, %61 ]\l  %63 = phi float [ 0.000000e+00, %31 ], [ %159, %61 ]\l  %64 = phi i32 [ 0, %31 ], [ %161, %61 ]\l  %65 = add nsw i32 %62, %27\l  %66 = sext i32 %65 to i64\l  %67 = getelementptr inbounds float, float addrspace(1)* %2, i64 %66\l  %68 = load float, float addrspace(1)* %67, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %69 = mul nsw i32 %62, %3\l  %70 = add nsw i32 %69, %21\l  %71 = sext i32 %70 to i64\l  %72 = getelementptr inbounds float, float addrspace(1)* %1, i64 %71\l  %73 = load float, float addrspace(1)* %72, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %74 = fmul contract float %68, %73\l  %75 = fadd contract float %63, %74\l  %76 = or i32 %62, 1\l  %77 = add nsw i32 %76, %27\l  %78 = sext i32 %77 to i64\l  %79 = getelementptr inbounds float, float addrspace(1)* %2, i64 %78\l  %80 = load float, float addrspace(1)* %79, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %81 = mul nsw i32 %76, %3\l  %82 = add nsw i32 %81, %21\l  %83 = sext i32 %82 to i64\l  %84 = getelementptr inbounds float, float addrspace(1)* %1, i64 %83\l  %85 = load float, float addrspace(1)* %84, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %86 = fmul contract float %80, %85\l  %87 = fadd contract float %75, %86\l  %88 = or i32 %62, 2\l  %89 = add nsw i32 %88, %27\l  %90 = sext i32 %89 to i64\l  %91 = getelementptr inbounds float, float addrspace(1)* %2, i64 %90\l  %92 = load float, float addrspace(1)* %91, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %93 = mul nsw i32 %88, %3\l  %94 = add nsw i32 %93, %21\l  %95 = sext i32 %94 to i64\l  %96 = getelementptr inbounds float, float addrspace(1)* %1, i64 %95\l  %97 = load float, float addrspace(1)* %96, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %98 = fmul contract float %92, %97\l  %99 = fadd contract float %87, %98\l  %100 = or i32 %62, 3\l  %101 = add nsw i32 %100, %27\l  %102 = sext i32 %101 to i64\l  %103 = getelementptr inbounds float, float addrspace(1)* %2, i64 %102\l  %104 = load float, float addrspace(1)* %103, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %105 = mul nsw i32 %100, %3\l  %106 = add nsw i32 %105, %21\l  %107 = sext i32 %106 to i64\l  %108 = getelementptr inbounds float, float addrspace(1)* %1, i64 %107\l  %109 = load float, float addrspace(1)* %108, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %110 = fmul contract float %104, %109\l  %111 = fadd contract float %99, %110\l  %112 = or i32 %62, 4\l  %113 = add nsw i32 %112, %27\l  %114 = sext i32 %113 to i64\l  %115 = getelementptr inbounds float, float addrspace(1)* %2, i64 %114\l  %116 = load float, float addrspace(1)* %115, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %117 = mul nsw i32 %112, %3\l  %118 = add nsw i32 %117, %21\l  %119 = sext i32 %118 to i64\l  %120 = getelementptr inbounds float, float addrspace(1)* %1, i64 %119\l  %121 = load float, float addrspace(1)* %120, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %122 = fmul contract float %116, %121\l  %123 = fadd contract float %111, %122\l  %124 = or i32 %62, 5\l  %125 = add nsw i32 %124, %27\l  %126 = sext i32 %125 to i64\l  %127 = getelementptr inbounds float, float addrspace(1)* %2, i64 %126\l  %128 = load float, float addrspace(1)* %127, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %129 = mul nsw i32 %124, %3\l  %130 = add nsw i32 %129, %21\l  %131 = sext i32 %130 to i64\l  %132 = getelementptr inbounds float, float addrspace(1)* %1, i64 %131\l  %133 = load float, float addrspace(1)* %132, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %134 = fmul contract float %128, %133\l  %135 = fadd contract float %123, %134\l  %136 = or i32 %62, 6\l  %137 = add nsw i32 %136, %27\l  %138 = sext i32 %137 to i64\l  %139 = getelementptr inbounds float, float addrspace(1)* %2, i64 %138\l  %140 = load float, float addrspace(1)* %139, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %141 = mul nsw i32 %136, %3\l  %142 = add nsw i32 %141, %21\l  %143 = sext i32 %142 to i64\l  %144 = getelementptr inbounds float, float addrspace(1)* %1, i64 %143\l  %145 = load float, float addrspace(1)* %144, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %146 = fmul contract float %140, %145\l  %147 = fadd contract float %135, %146\l  %148 = or i32 %62, 7\l  %149 = add nsw i32 %148, %27\l  %150 = sext i32 %149 to i64\l  %151 = getelementptr inbounds float, float addrspace(1)* %2, i64 %150\l  %152 = load float, float addrspace(1)* %151, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %153 = mul nsw i32 %148, %3\l  %154 = add nsw i32 %153, %21\l  %155 = sext i32 %154 to i64\l  %156 = getelementptr inbounds float, float addrspace(1)* %1, i64 %155\l  %157 = load float, float addrspace(1)* %156, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %158 = fmul contract float %152, %157\l  %159 = fadd contract float %147, %158\l  %160 = add nuw nsw i32 %62, 8\l  %161 = add i32 %64, 8\l  %162 = icmp eq i32 %161, %32\l  br i1 %162, label %33, label %61, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4d5edb0:s0 -> Node0x4d60d10;
	Node0x4d5edb0:s1 -> Node0x4d5edb0;
	Node0x4d60770 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%163:\l163:                                              \l  ret void\l}"];
}
