/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
/*
 * Copyright (C) 2024 Igor Belwon <igor.belwon@mentallysanemainliners.org>
 *
 * Device Tree binding constants for Exynos990 clock controller.
 */

#ifndef _DT_BINDINGS_CLOCK_EXYNOS_990_H
#define _DT_BINDINGS_CLOCK_EXYNOS_990_H

/* CMU_TOP */
#define CLK_FOUT_SHARED0_PLL 0
#define CLK_FOUT_SHARED1_PLL 1
#define CLK_FOUT_SHARED2_PLL 2
#define CLK_FOUT_SHARED3_PLL 3
#define CLK_FOUT_SHARED4_PLL 4
#define CLK_FOUT_G3D_PLL 5
#define CLK_FOUT_MMC_PLL 6
#define CLK_MOUT_CMU_APM_BUS 7
#define CLK_MOUT_CMU_AUD_CPU 8
#define CLK_MOUT_CMU_BUS0_BUS 9
#define CLK_MOUT_CMU_BUS1_BUS 10
#define CLK_MOUT_CMU_BUS1_SSS 11
#define CLK_MOUT_CMU_CIS_CLK0 12
#define CLK_MOUT_CMU_CIS_CLK1 13
#define CLK_MOUT_CMU_CIS_CLK2 14
#define CLK_MOUT_CMU_CIS_CLK3 15
#define CLK_MOUT_CMU_CIS_CLK4 16
#define CLK_MOUT_CMU_CIS_CLK5 17
#define CLK_MOUT_CMU_CMU_BOOST 18
#define CLK_MOUT_CMU_CORE_BUS 19
#define CLK_MOUT_CMU_CPUCL0_DBG_BUS 20
#define CLK_MOUT_CMU_CPUCL0_SWITCH 21
#define CLK_MOUT_CMU_CPUCL1_SWITCH 22
#define CLK_MOUT_CMU_CPUCL2_BUSP 23
#define CLK_MOUT_CMU_CPUCL2_SWITCH 24
#define CLK_MOUT_CMU_CSIS_BUS 25
#define CLK_MOUT_CMU_CSIS_OIS_MCU 26
#define CLK_MOUT_CMU_DNC_BUS 27
#define CLK_MOUT_CMU_DNC_BUSM 28
#define CLK_MOUT_CMU_DNS_BUS 29
#define CLK_MOUT_CMU_DPU 30
#define CLK_MOUT_CMU_DPU_ALT 31
#define CLK_MOUT_CMU_DSP_BUS 32
#define CLK_MOUT_CMU_G2D_G2D 33
#define CLK_MOUT_CMU_G2D_MSCL 34
#define CLK_MOUT_CMU_HPM 35
#define CLK_MOUT_CMU_HSI0_BUS 36
#define CLK_MOUT_CMU_HSI0_DPGTC 37
#define CLK_MOUT_CMU_HSI0_USB31DRD 38
#define CLK_MOUT_CMU_HSI0_USBDP_DEBUG 39
#define CLK_MOUT_CMU_HSI1_BUS 40
#define CLK_MOUT_CMU_HSI1_MMC_CARD 41
#define CLK_MOUT_CMU_HSI1_PCIE 42
#define CLK_MOUT_CMU_HSI1_UFS_CARD 43
#define CLK_MOUT_CMU_HSI1_UFS_EMBD 44
#define CLK_MOUT_CMU_HSI2_BUS 45
#define CLK_MOUT_CMU_HSI2_PCIE 46
#define CLK_MOUT_CMU_IPP_BUS 47
#define CLK_MOUT_CMU_ITP_BUS 48
#define CLK_MOUT_CMU_MCSC_BUS 49
#define CLK_MOUT_CMU_MCSC_GDC 50
#define CLK_MOUT_CMU_CMU_BOOST_CPU 51
#define CLK_MOUT_CMU_MFC0_MFC0 52
#define CLK_MOUT_CMU_MFC0_WFD 53
#define CLK_MOUT_CMU_MIF_BUSP 54
#define CLK_MOUT_CMU_MIF_SWITCH 55
#define CLK_MOUT_CMU_NPU_BUS 56
#define CLK_MOUT_CMU_PERIC0_BUS 57
#define CLK_MOUT_CMU_PERIC0_IP 58
#define CLK_MOUT_CMU_PERIC1_BUS 59
#define CLK_MOUT_CMU_PERIC1_IP 60
#define CLK_MOUT_CMU_PERIS_BUS 61
#define CLK_MOUT_CMU_SSP_BUS 62
#define CLK_MOUT_CMU_TNR_BUS 63
#define CLK_MOUT_CMU_VRA_BUS 64
#define CLK_DOUT_CMU_APM_BUS 65
#define CLK_DOUT_CMU_AUD_CPU 66
#define CLK_DOUT_CMU_BUS0_BUS 67
#define CLK_DOUT_CMU_BUS1_BUS 68
#define CLK_DOUT_CMU_BUS1_SSS 69
#define CLK_DOUT_CMU_CIS_CLK0 70
#define CLK_DOUT_CMU_CIS_CLK1 71
#define CLK_DOUT_CMU_CIS_CLK2 72
#define CLK_DOUT_CMU_CIS_CLK3 73
#define CLK_DOUT_CMU_CIS_CLK4 74
#define CLK_DOUT_CMU_CIS_CLK5 75
#define CLK_DOUT_CMU_CMU_BOOST 76
#define CLK_DOUT_CMU_CORE_BUS 77
#define CLK_DOUT_CMU_CPUCL0_DBG_BUS 78
#define CLK_DOUT_CMU_CPUCL0_SWITCH 79
#define CLK_DOUT_CMU_CPUCL1_SWITCH 80
#define CLK_DOUT_CMU_CPUCL2_BUSP 81
#define CLK_DOUT_CMU_CPUCL2_SWITCH 82
#define CLK_DOUT_CMU_CSIS_BUS 83
#define CLK_DOUT_CMU_CSIS_OIS_MCU 84
#define CLK_DOUT_CMU_DNC_BUS 85
#define CLK_DOUT_CMU_DNC_BUSM 86
#define CLK_DOUT_CMU_DNS_BUS 87
#define CLK_DOUT_CMU_DSP_BUS 88
#define CLK_DOUT_CMU_G2D_G2D 89
#define CLK_DOUT_CMU_G2D_MSCL 90
#define CLK_DOUT_CMU_G3D_SWITCH 91
#define CLK_DOUT_CMU_HPM 92
#define CLK_DOUT_CMU_HSI0_BUS 93
#define CLK_DOUT_CMU_HSI0_DPGTC 94
#define CLK_DOUT_CMU_HSI0_USB31DRD 95
#define CLK_DOUT_CMU_HSI0_USBDP_DEBUG 96
#define CLK_DOUT_CMU_HSI1_BUS 97
#define CLK_DOUT_CMU_HSI1_MMC_CARD 98
#define CLK_DOUT_CMU_HSI1_PCIE 99
#define CLK_DOUT_CMU_HSI1_UFS_CARD 100
#define CLK_DOUT_CMU_HSI1_UFS_EMBD 101
#define CLK_DOUT_CMU_HSI2_BUS 102
#define CLK_DOUT_CMU_HSI2_PCIE 103
#define CLK_DOUT_CMU_IPP_BUS 104
#define CLK_DOUT_CMU_ITP_BUS 105
#define CLK_DOUT_CMU_MCSC_BUS 106
#define CLK_DOUT_CMU_MCSC_GDC 107
#define CLK_DOUT_CMU_CMU_BOOST_CPU 108
#define CLK_DOUT_CMU_MFC0_MFC0 109
#define CLK_DOUT_CMU_MFC0_WFD 110
#define CLK_DOUT_CMU_MIF_BUSP 111
#define CLK_DOUT_CMU_NPU_BUS 112
#define CLK_DOUT_CMU_OTP 113
#define CLK_DOUT_CMU_PERIC0_BUS 114
#define CLK_DOUT_CMU_PERIC0_IP 115
#define CLK_DOUT_CMU_PERIC1_BUS 116
#define CLK_DOUT_CMU_PERIC1_IP 117
#define CLK_DOUT_CMU_PERIS_BUS 118
#define CLK_DOUT_CMU_SSP_BUS 119
#define CLK_DOUT_CMU_TNR_BUS 120
#define CLK_DOUT_CMU_VRA_BUS 121
#define CLK_DOUT_CMU_DPU 122
#define CLK_DOUT_CMU_DPU_ALT 123
#define CLK_DOUT_CMU_SHARED0_DIV2 124
#define CLK_DOUT_CMU_SHARED0_DIV3 125
#define CLK_DOUT_CMU_SHARED0_DIV4 126
#define CLK_DOUT_CMU_SHARED1_DIV2 127
#define CLK_DOUT_CMU_SHARED1_DIV3 128
#define CLK_DOUT_CMU_SHARED1_DIV4 129
#define CLK_DOUT_CMU_SHARED2_DIV2 130
#define CLK_DOUT_CMU_SHARED4_DIV2 131
#define CLK_DOUT_CMU_SHARED4_DIV3 132
#define CLK_DOUT_CMU_SHARED4_DIV4 133
#define CLK_GOUT_CMU_G3D_BUS 134
#define CLK_GOUT_CMU_MIF_SWITCH 135
#define CLK_GOUT_CMU_APM_BUS 136
#define CLK_GOUT_CMU_AUD_CPU 137
#define CLK_GOUT_CMU_BUS0_BUS 138
#define CLK_GOUT_CMU_BUS1_BUS 139
#define CLK_GOUT_CMU_BUS1_SSS 140
#define CLK_GOUT_CMU_CIS_CLK0 141
#define CLK_GOUT_CMU_CIS_CLK1 142
#define CLK_GOUT_CMU_CIS_CLK2 143
#define CLK_GOUT_CMU_CIS_CLK3 144
#define CLK_GOUT_CMU_CIS_CLK4 145
#define CLK_GOUT_CMU_CIS_CLK5 146
#define CLK_GOUT_CMU_CORE_BUS 147
#define CLK_GOUT_CMU_CPUCL0_DBG_BUS 148
#define CLK_GOUT_CMU_CPUCL0_SWITCH 149
#define CLK_GOUT_CMU_CPUCL1_SWITCH 150
#define CLK_GOUT_CMU_CPUCL2_BUSP 151
#define CLK_GOUT_CMU_CPUCL2_SWITCH 152
#define CLK_GOUT_CMU_CSIS_BUS 153
#define CLK_GOUT_CMU_CSIS_OIS_MCU 154
#define CLK_GOUT_CMU_DNC_BUS 155
#define CLK_GOUT_CMU_DNC_BUSM 156
#define CLK_GOUT_CMU_DNS_BUS 157
#define CLK_GOUT_CMU_DPU 158
#define CLK_GOUT_CMU_DPU_BUS 159
#define CLK_GOUT_CMU_DSP_BUS 160
#define CLK_GOUT_CMU_G2D_G2D 161
#define CLK_GOUT_CMU_G2D_MSCL 162
#define CLK_GOUT_CMU_G3D_SWITCH 163
#define CLK_GOUT_CMU_HPM 164
#define CLK_GOUT_CMU_HSI0_BUS 165
#define CLK_GOUT_CMU_HSI0_DPGTC 166
#define CLK_GOUT_CMU_HSI0_USB31DRD 167
#define CLK_GOUT_CMU_HSI0_USBDP_DEBUG 168
#define CLK_GOUT_CMU_HSI1_BUS 169
#define CLK_GOUT_CMU_HSI1_MMC_CARD 170
#define CLK_GOUT_CMU_HSI1_PCIE 171
#define CLK_GOUT_CMU_HSI1_UFS_CARD 172
#define CLK_GOUT_CMU_HSI1_UFS_EMBD 173
#define CLK_GOUT_CMU_HSI2_BUS 174
#define CLK_GOUT_CMU_HSI2_PCIE 175
#define CLK_GOUT_CMU_IPP_BUS 176
#define CLK_GOUT_CMU_ITP_BUS 177
#define CLK_GOUT_CMU_MCSC_BUS 178
#define CLK_GOUT_CMU_MCSC_GDC 179
#define CLK_GOUT_CMU_MFC0_MFC0 180
#define CLK_GOUT_CMU_MFC0_WFD 181
#define CLK_GOUT_CMU_MIF_BUSP 182
#define CLK_GOUT_CMU_NPU_BUS 183
#define CLK_GOUT_CMU_PERIC0_BUS 184
#define CLK_GOUT_CMU_PERIC0_IP 185
#define CLK_GOUT_CMU_PERIC1_BUS 186
#define CLK_GOUT_CMU_PERIC1_IP 187
#define CLK_GOUT_CMU_PERIS_BUS 188
#define CLK_GOUT_CMU_SSP_BUS 189
#define CLK_GOUT_CMU_TNR_BUS 190
#define CLK_GOUT_CMU_VRA_BUS 191

/* CMU_HSI0 */
#define CLK_MOUT_HSI0_BUS_USER 0
#define CLK_MOUT_HSI0_USB31DRD_USER 1
#define CLK_MOUT_HSI0_USBDP_DEBUG_USER 2
#define CLK_MOUT_HSI0_DPGTC_USER 3
#define CLK_GOUT_HSI0_DP_LINK_DP_GTC_CLK 4
#define CLK_GOUT_HSI0_DP_LINK 5
#define CLK_GOUT_HSI0_PPMU_BUS1_ACLK 6
#define CLK_GOUT_HSI0_LHS_ACEL_CLK 7
#define CLK_GOUT_HSI0_BUS_CLK 8
#define CLK_GOUT_HSI0_VGEN_LITE_CLK 9
#define CLK_GOUT_HSI0_TZPC 10
#define CLK_GOUT_HSI0_LHM_AXI_CLK 11
#define CLK_GOUT_HSI0_PPMU_BUS1 12
#define CLK_GOUT_HSI0_SYSMMU_USB_CLK_S2 13
#define CLK_GOUT_HSI0_SYSREG 14
#define CLK_GOUT_HSI0_USB31DRD_ACLK_PHYCTRL 15
#define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_SCL_APB 16
#define CLK_GOUT_HSI0_USB31DRD_USB31DRD_REF_CLK_40 17
#define CLK_GOUT_HSI0_USB31DRD_REF_SOC_PLL	18
#define CLK_GOUT_HSI0_USB31DRD_USBPCS_APB_CLK 19
#define CLK_GOUT_HSI0_USB31DRD_BUS_CLK_EARLY 20
#define CLK_GOUT_HSI0_CMU 21
#define CLK_GOUT_HSI0_XIU_ACLK 22

#endif
