+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                              ;
+------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; comp|ramCtrl                       ; 79    ; 1              ; 1            ; 1              ; 75     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Spm|MemBlock_3                ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Spm|MemBlock_2                ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Spm|MemBlock_1                ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Spm|MemBlock                  ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Spm                           ; 51    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Deadline                      ; 37    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Timer                         ; 69    ; 1              ; 30           ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Keys                          ; 9     ; 28             ; 0            ; 28             ; 38     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|Leds                          ; 37    ; 23             ; 23           ; 23             ; 43     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|CpuInfo                       ; 36    ; 7              ; 27           ; 7              ; 34     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|UartCmp|uart|rxQueue          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|UartCmp|uart|txQueue          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|UartCmp|uart                  ; 70    ; 24             ; 55           ; 24             ; 35     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|UartCmp                       ; 70    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|HardlockOCPWrapper            ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|mmu                   ; 106   ; 0              ; 11           ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|burstBus              ; 108   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|wc             ; 181   ; 0              ; 2            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|burstReadBus2  ; 108   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|burstReadBus1  ; 108   ; 37             ; 0            ; 37             ; 108    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|bp             ; 72    ; 6              ; 2            ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|sc|MemBlock_3  ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|sc|MemBlock_2  ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|sc|MemBlock_1  ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|sc|MemBlock    ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|sc             ; 176   ; 1              ; 0            ; 1              ; 172    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm|MemBlock_3  ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm|MemBlock_2  ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm|MemBlock_1  ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm|MemBlock    ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm|tagMem      ; 38    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache|dm             ; 109   ; 6              ; 2            ; 6              ; 69     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|dcache                ; 180   ; 0              ; 0            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|exc                   ; 144   ; 0              ; 26           ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|writeback             ; 76    ; 0              ; 0            ; 0              ; 152    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|memory                ; 293   ; 6              ; 0            ; 6              ; 432    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|execute               ; 707   ; 4              ; 2            ; 4              ; 384    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|decode|rf             ; 98    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|decode                ; 366   ; 20             ; 0            ; 20             ; 457    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|fetch|MemBlock_1      ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|fetch|MemBlock        ; 48    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|fetch                 ; 253   ; 4              ; 10           ; 4              ; 280    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache|mem|mcacheOdd  ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache|mem|mcacheEven ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache|mem            ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache|repl           ; 222   ; 0              ; 2            ; 0              ; 219    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache|ctrl           ; 135   ; 2              ; 42           ; 2              ; 127    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0|icache                ; 168   ; 0              ; 0            ; 0              ; 190    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp|cores_0                       ; 143   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; comp                               ; 23    ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                           ; 1     ; 4              ; 0            ; 4              ; 5      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
