# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/src/mult_gen_0/sim/mult_gen_0.vhd" \
"../../../../tor_wizyjny.srcs/sources_1/ip/rgb2ycbcr_0/src/c_addsub_0/sim/c_addsub_0.vhd" \

# Do not sort compile order
nosort
