# ğŸ“š FPGA e Verilog â€“ Aula 12  
## Abordagem Estrutural no Verilog  

**ğŸ“… Data:** 27/09/2025  
**ğŸ“š Tema:** DescriÃ§Ã£o estrutural (portas, blocos e interconexÃµes)

---

### ğŸ“– Resumo da Aula
A **abordagem estrutural** descreve o circuito em termos de **portas lÃ³gicas**, **blocos/mÃ³dulos** e suas **interconexÃµes**.  
Ã‰ a forma de descriÃ§Ã£o que **mais se assemelha ao diagrama de portas** de um circuito digital.

---

## ğŸ”§ Primitivas do Verilog
No Verilog, **primitivas** sÃ£o portas embutidas na linguagem (nÃ£o precisam de mÃ³dulo externo):

| Tipo                         | Primitivas                          |
|-----------------------------|-------------------------------------|
| Portas multiâ€entrada        | `and`, `or`, `nand`, `nor`, `xor`, `xnor` |
| Porta de uma entrada        | `not`, `buf`                        |
| Portas triâ€state (nÃ£o usaremos no curso) | `bufif0`, `bufif1`, `notif0`, `notif1` |

**Sintaxe geral de instanciaÃ§Ã£o:**
```verilog
<primitiva> nome_instancia (ligacoes);
```
- **ligacoes**: lista separada por vÃ­rgulas. **O primeiro sinal Ã© SEMPRE a saÃ­da** da porta.
- **nome_instancia** Ã© recomendado (ex.: `u0`, `u1`), mas nÃ£o obrigatÃ³rio.

**Exemplos:**
```verilog
// AND de duas entradas
and  u0 (x, a, b);   // x = a AND b

// NOT (inversor)
not  u1 (y, x);      // y = ~x

// XOR de trÃªs entradas
xor  u2 (s, a, b, cin); // s = a ^ b ^ cin
```

> Para conectar saÃ­das e entradas entre portas, declare **variÃ¡veis do tipo `wire`** (fios internos).

---

## ğŸ§© Estrutura bÃ¡sica (relembrando)
```verilog
module nome_modulo (lista_de_portas);
    // declaraÃ§Ãµes de portas (input/output/inout)
    // declaraÃ§Ãµes internas (wire, reg, parameters)
    // instanciaÃ§Ã£o de portas/mÃ³dulos (conexÃµes estruturais)
endmodule
```

---

## ğŸ§  Exemplo 1 â€” Meio Somador (Half Adder) em abordagem estrutural
```verilog
module half_adder (a, b, s, cout);
    input  a, b;
    output s, cout;

    // s = a XOR b
    xor u0 (s, a, b);

    // cout = a AND b
    and u1 (cout, a, b);
endmodule
```

---

## ğŸ§  Exemplo 2 â€” Somador Completo (Full Adder) com portas
```verilog
module full_adder (a, b, cin, s, cout);
    input  a, b, cin;
    output s, cout;

    wire axb, g1, g2;

    // axb = a XOR b
    xor u0 (axb, a, b);

    // soma: s = (a XOR b) XOR cin
    xor u1 (s, axb, cin);

    // carry: cout = (a AND b) OR (cin AND (a XOR b))
    and u2 (g1, a, b);
    and u3 (g2, cin, axb);
    or  u4 (cout, g1, g2);
endmodule
```

> ObservaÃ§Ã£o: a descriÃ§Ã£o acima Ã© **100% estrutural** (apenas portas).  
> Alternativamente, poderÃ­amos montar o `full_adder` **hierarquicamente** instanciando **dois `half_adder`** e uma porta `or`.

---

## ğŸ—‚ï¸ Projeto da Aula
Nesta aula iniciamos o projeto:

**`Projeto/Projeto 01 - O primeiro circuito em Verilog`**  
Tarefa: **Descrever o Somador Completo (Full Adder) em Verilog** usando **abordagem estrutural** (portas).

**Imagem do diagrama:**  
Coloque a figura em `Aulas/Imagens/primeiroprojetoverilog.png` e referencie assim:

```markdown
![Diagrama â€“ Full Adder](./Imagens/primeiroprojetoverilog.png)
```

> Lembre-se: o caminho acima Ã© relativo ao arquivo da **Aula 12** dentro da pasta `Aulas/`.

---

## âœ… Dicas prÃ¡ticas
- Declare **`wire`** para todas as interligaÃ§Ãµes internas entre portas.  
- O **primeiro sinal** na lista de uma primitiva Ã© sempre a **saÃ­da**.  
- Nomeie as instÃ¢ncias (`u0`, `u1`, â€¦) para facilitar depuraÃ§Ã£o.  
- Para testar no **ModelSim**, crie um **testbench** simples que varie `a`, `b`, `cin` e confira `s`, `cout`.

---

## ğŸ ConclusÃ£o
A abordagem **estrutural** constrÃ³i o circuito **porta a porta**, espelhando o diagrama lÃ³gico.  
Ã‰ ideal para **compreensÃ£o de conexÃµes** e **verificaÃ§Ã£o de topologia**; nas prÃ³ximas aulas veremos **fluxo de dados (RTL)** e **comportamental**, que agilizam a descriÃ§Ã£o quando o circuito cresce.
