Replace Part C26 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C33 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C34 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C44 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C51 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C55 C0603C102K4RAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C0603C102K4RAC from Pasivos.IntLib
Replace Part C61 C1206C107M9PAC in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with C1206C107M9PAC from Pasivos.IntLib
Replace Part C63 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part C69 CL21A476MQYNNNE in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with CL21A476MQYNNNE from Pasivos.IntLib
Replace Part D3 LED_BLUE_0603 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with LED_BLUE_0603 from Integrated_Circuits.IntLib
Replace Part L3 HZ0603C651R-10 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with HZ0603C651R-10 from Pasivos.IntLib
Replace Part L4 HZ0603C651R-10 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with HZ0603C651R-10 from Pasivos.IntLib
Replace Part R16 EXB-38V101JV in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with EXB-38V101JV from Pasivos.IntLib
Replace Part R19 EXB-38V101JV in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with EXB-38V101JV from Pasivos.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U4 XC7A35TFTG256 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with XC7A35TFTG256 from Integrated_Circuits.IntLib
Replace Part U5 REF3012 in E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&Ports.SchDoc with REF3012 from Integrated_Circuits.IntLib
