Fitter report for DS18B20_LCD1602
Tue Sep 04 14:53:34 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 04 14:53:34 2012     ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; DS18B20_LCD1602                           ;
; Top-level Entity Name              ; DS18B20_LCD1602                           ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6E22C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 729 / 6,272 ( 12 % )                      ;
;     Total combinational functions  ; 726 / 6,272 ( 12 % )                      ;
;     Dedicated logic registers      ; 146 / 6,272 ( 2 % )                       ;
; Total registers                    ; 146                                       ;
; Total pins                         ; 29 / 92 ( 32 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 0 / 2 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; e        ; Missing drive strength ;
; d0       ; Missing drive strength ;
; d1       ; Missing drive strength ;
; d2       ; Missing drive strength ;
; d3       ; Missing drive strength ;
; d4       ; Missing drive strength ;
; d5       ; Missing drive strength ;
; d6       ; Missing drive strength ;
; d7       ; Missing drive strength ;
; rs       ; Missing drive strength ;
; rw       ; Missing drive strength ;
; baojing  ; Missing drive strength ;
; LCD_N    ; Missing drive strength ;
; LCD_P    ; Missing drive strength ;
; seg[7]   ; Missing drive strength ;
; seg[6]   ; Missing drive strength ;
; seg[5]   ; Missing drive strength ;
; seg[4]   ; Missing drive strength ;
; seg[3]   ; Missing drive strength ;
; seg[2]   ; Missing drive strength ;
; seg[1]   ; Missing drive strength ;
; seg[0]   ; Missing drive strength ;
; sel[3]   ; Missing drive strength ;
; sel[2]   ; Missing drive strength ;
; sel[1]   ; Missing drive strength ;
; sel[0]   ; Missing drive strength ;
; dq       ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 936 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 936 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 936     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Program/EP4CE6/vhdl/DS18B20/DS18B20_LCD1602.pin.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                         ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Total logic elements                        ; 729 / 6,272 ( 12 % )                                                                    ;
;     -- Combinational with no register       ; 583                                                                                     ;
;     -- Register only                        ; 3                                                                                       ;
;     -- Combinational with a register        ; 143                                                                                     ;
;                                             ;                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 282                                                                                     ;
;     -- 3 input functions                    ; 145                                                                                     ;
;     -- <=2 input functions                  ; 299                                                                                     ;
;     -- Register only                        ; 3                                                                                       ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 527                                                                                     ;
;     -- arithmetic mode                      ; 199                                                                                     ;
;                                             ;                                                                                         ;
; Total registers*                            ; 146 / 6,684 ( 2 % )                                                                     ;
;     -- Dedicated logic registers            ; 146 / 6,272 ( 2 % )                                                                     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                                                                         ;
;                                             ;                                                                                         ;
; Total LABs:  partially or completely used   ; 57 / 392 ( 15 % )                                                                       ;
; User inserted logic elements                ; 0                                                                                       ;
; Virtual pins                                ; 0                                                                                       ;
; I/O pins                                    ; 29 / 92 ( 32 % )                                                                        ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )                                                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                           ;
; Global signals                              ; 4                                                                                       ;
; M9Ks                                        ; 0 / 30 ( 0 % )                                                                          ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )                                                                     ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )                                                                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )                                                                          ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                           ;
; Global clocks                               ; 4 / 10 ( 40 % )                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                           ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                                                                            ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%                                                                            ;
; Maximum fan-out node                        ; BO:inst8|clk~clkctrl                                                                    ;
; Maximum fan-out                             ; 106                                                                                     ;
; Highest non-global fan-out signal           ; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[1] ;
; Highest non-global fan-out                  ; 33                                                                                      ;
; Total fan-out                               ; 2547                                                                                    ;
; Average fan-out                             ; 2.72                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 729 / 6272 ( 11 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 583                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;     -- Combinational with a register        ; 143                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 282                 ; 0                              ;
;     -- 3 input functions                    ; 145                 ; 0                              ;
;     -- <=2 input functions                  ; 299                 ; 0                              ;
;     -- Register only                        ; 3                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 527                 ; 0                              ;
;     -- arithmetic mode                      ; 199                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 146                 ; 0                              ;
;     -- Dedicated logic registers            ; 146 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 57 / 392 ( 14 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 29                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2547                ; 0                              ;
;     -- Registered Connections               ; 562                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 26                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; inclk ; 23    ; 1        ; 0            ; 11           ; 7            ; 7                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; reset ; 125   ; 7        ; 18           ; 24           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; LCD_N   ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_P   ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; baojing ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0      ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d1      ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d2      ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d3      ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d4      ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d5      ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d6      ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d7      ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; e       ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rs      ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; rw      ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg[0]  ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[1]  ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[2]  ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[3]  ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[4]  ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[5]  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[6]  ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg[7]  ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; sel[0]  ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; sel[1]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; sel[2]  ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; sel[3]  ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source      ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------+---------------------+
; dq   ; 2     ; 1        ; 0            ; 23           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; BO:inst8|DQ~en (inverted) ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                          ;
+----------+-----------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+------------------------+------------------+---------------------------+
; 9        ; nSTATUS               ; -                      ; -                ; Dedicated Programming Pin ;
; 14       ; nCONFIG               ; -                      ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                   ; -                      ; -                ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn  ; Use as regular IO      ; seg[5]           ; Dual Purpose Pin          ;
; 92       ; CONF_DONE             ; -                      ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0                 ; -                      ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1                 ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2                 ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3                 ; -                      ; -                ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE ; Use as regular IO      ; rs               ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR ; Use as regular IO      ; seg[4]           ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO      ; Use as programming pin ; e                ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR    ; Use as regular IO      ; d0               ; Dual Purpose Pin          ;
+----------+-----------------------+------------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 11 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 11 ( 9 % )  ; 3.3V          ; --           ;
; 4        ; 6 / 14 ( 43 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 13 ( 8 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 10 ( 80 % ) ; 3.3V          ; --           ;
; 7        ; 9 / 13 ( 69 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 12 ( 8 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; sel[2]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; dq             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; inclk          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; sel[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; seg[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 75         ; 4        ; seg[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; seg[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 83         ; 4        ; seg[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 84         ; 4        ; seg[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; baojing        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; seg[5]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; rs             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; seg[4]         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 138        ; 6        ; rw             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; e              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; d0             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; d1             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; d2             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; d3             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; d4             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; d5             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; d6             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; d7             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; LCD_P          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; LCD_N          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; seg[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; reset          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; sel[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; sel[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND            ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DS18B20_LCD1602                          ; 729 (2)     ; 146 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 29   ; 0            ; 583 (1)      ; 3 (0)             ; 143 (1)          ; |DS18B20_LCD1602                                                                                                                 ;              ;
;    |BO:inst8|                             ; 269 (269)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 2 (2)             ; 110 (110)        ; |DS18B20_LCD1602|BO:inst8                                                                                                        ;              ;
;    |CLK_DIV:inst|                         ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 17 (17)          ; |DS18B20_LCD1602|CLK_DIV:inst                                                                                                    ;              ;
;    |cont:inst1|                           ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |DS18B20_LCD1602|cont:inst1                                                                                                      ;              ;
;       |lpm_counter:lpm_counter_component| ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |DS18B20_LCD1602|cont:inst1|lpm_counter:lpm_counter_component                                                                    ;              ;
;          |cntr_bti:auto_generated|        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DS18B20_LCD1602|cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated                                            ;              ;
;    |lcdm_data:inst7|                      ; 435 (142)   ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 417 (124)    ; 0 (0)             ; 18 (18)          ; |DS18B20_LCD1602|lcdm_data:inst7                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_bkm:auto_generated|  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated                                                   ;              ;
;             |sign_div_unsign_3nh:divider| ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider                       ;              ;
;                |alt_u_div_85f:divider|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider ;              ;
;       |lpm_divide:Div1|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_1jm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated                                                   ;              ;
;             |sign_div_unsign_plh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider                       ;              ;
;                |alt_u_div_k2f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider ;              ;
;       |lpm_divide:Mod0|                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_ecm:auto_generated|  ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated                                                   ;              ;
;             |sign_div_unsign_3nh:divider| ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider                       ;              ;
;                |alt_u_div_85f:divider|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider ;              ;
;       |lpm_divide:Mod1|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_o9m:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated                                                   ;              ;
;             |sign_div_unsign_dkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;                |alt_u_div_sve:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider ;              ;
;       |lpm_divide:Mod2|                   ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod2                                                                                 ;              ;
;          |lpm_divide_ecm:auto_generated|  ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated                                                   ;              ;
;             |sign_div_unsign_3nh:divider| ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider                       ;              ;
;                |alt_u_div_85f:divider|    ; 163 (163)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 0 (0)            ; |DS18B20_LCD1602|lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; e       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d5      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d6      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rw      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; baojing ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_P   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dq      ; Bidir    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; reset   ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; inclk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; dq                                                                                             ;                   ;         ;
;      - BO:inst8|templ[0]~2                                                                     ; 1                 ; 6       ;
;      - BO:inst8|templ[3]~9                                                                     ; 1                 ; 6       ;
;      - BO:inst8|templ[4]~15                                                                    ; 1                 ; 6       ;
;      - BO:inst8|templ[5]~19                                                                    ; 1                 ; 6       ;
;      - BO:inst8|templ[6]~23                                                                    ; 1                 ; 6       ;
;      - BO:inst8|templ[7]~26                                                                    ; 1                 ; 6       ;
;      - BO:inst8|templ[1]~29                                                                    ; 1                 ; 6       ;
;      - BO:inst8|templ[2]~32                                                                    ; 1                 ; 6       ;
; reset                                                                                          ;                   ;         ;
;      - inst3                                                                                   ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[4] ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[2] ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[1] ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[5] ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[3] ; 1                 ; 6       ;
;      - cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[0] ; 1                 ; 6       ;
; inclk                                                                                          ;                   ;         ;
+------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; BO:inst8|DQ~12                                                                          ; LCCOMB_X8_Y18_N22  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|DQ~en                                                                          ; FF_X8_Y18_N19      ; 1       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; BO:inst8|Equal1~7                                                                       ; LCCOMB_X21_Y19_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|clk                                                                            ; FF_X33_Y12_N25     ; 106     ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; BO:inst8|count2[9]~1                                                                    ; LCCOMB_X11_Y17_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|current_templ[10]~0                                                            ; LCCOMB_X12_Y17_N18 ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|i[2]~1                                                                         ; LCCOMB_X10_Y18_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|init~2                                                                         ; LCCOMB_X11_Y17_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|j[0]~1                                                                         ; LCCOMB_X11_Y17_N4  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|k                                                                              ; FF_X12_Y17_N1      ; 22      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; BO:inst8|ng                                                                             ; FF_X23_Y17_N23     ; 1       ; Latch enable             ; no     ; --                   ; --               ; --                        ;
; BO:inst8|state[1]                                                                       ; FF_X11_Y17_N1      ; 25      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; BO:inst8|templ1[0]~25                                                                   ; LCCOMB_X12_Y17_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CLK_DIV:inst|CLK2                                                                       ; FF_X23_Y21_N27     ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; CLK_DIV:inst|U9                                                                         ; LCCOMB_X1_Y11_N14  ; 18      ; Clock                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[4] ; FF_X24_Y20_N27     ; 18      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; inclk                                                                                   ; PIN_23             ; 6       ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; inst13                                                                                  ; FF_X24_Y20_N11     ; 15      ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset                                                                                   ; PIN_125            ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                ;
+-----------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BO:inst8|clk    ; FF_X33_Y12_N25    ; 106     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; CLK_DIV:inst|U9 ; LCCOMB_X1_Y11_N14 ; 18      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; inclk           ; PIN_23            ; 6       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; inst13          ; FF_X24_Y20_N11    ; 15      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-----------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[0]                                                      ; 33      ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[1]                                                      ; 33      ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[3]                                                      ; 32      ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[2]                                                      ; 31      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; BO:inst8|state[1]                                                                                                                            ; 25      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; BO:inst8|k                                                                                                                                   ; 22      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[10]~18  ; 22      ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[5]                                                      ; 20      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_reg_bit[4]                                                      ; 18      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[6]~10   ; 17      ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[9]~8    ; 16      ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[8]~6    ; 16      ;
; BO:inst8|saomiao[0]                                                                                                                          ; 14      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[111]~2              ; 13      ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10   ; 13      ;
; BO:inst8|init                                                                                                                                ; 12      ;
; BO:inst8|current_templ[10]~0                                                                                                                 ; 12      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[111]~180            ; 12      ;
; BO:inst8|current_templ[5]                                                                                                                    ; 12      ;
; BO:inst8|current_templ[7]                                                                                                                    ; 12      ;
; BO:inst8|init~2                                                                                                                              ; 11      ;
; BO:inst8|saomiao[1]                                                                                                                          ; 11      ;
; BO:inst8|j[0]                                                                                                                                ; 11      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[112]~179            ; 11      ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~63              ; 11      ;
; lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[110]~3              ; 11      ;
; BO:inst8|current_templ[6]                                                                                                                    ; 11      ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; BO:inst8|count2[9]~1                                                                                                                         ; 10      ;
; BO:inst8|Equal19~2                                                                                                                           ; 10      ;
; BO:inst8|Equal1~7                                                                                                                            ; 10      ;
; BO:inst8|j[1]                                                                                                                                ; 10      ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[43]~64              ; 10      ;
; lcdm_data:inst7|Equal20~4                                                                                                                    ; 10      ;
; BO:inst8|current_templ[9]                                                                                                                    ; 10      ;
; BO:inst8|current_templ[8]                                                                                                                    ; 10      ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_9_result_int[9]~8    ; 10      ;
; BO:inst8|state[1]~1                                                                                                                          ; 9       ;
; BO:inst8|templ[7]                                                                                                                            ; 9       ;
; lcdm_data:inst7|WideNor3~2                                                                                                                   ; 9       ;
; BO:inst8|current_templ[10]                                                                                                                   ; 9       ;
; BO:inst8|Add6~2                                                                                                                              ; 9       ;
; dq~input                                                                                                                                     ; 8       ;
; BO:inst8|templ[0]~7                                                                                                                          ; 8       ;
; BO:inst8|templ[2]~4                                                                                                                          ; 8       ;
; BO:inst8|i[0]                                                                                                                                ; 8       ;
; BO:inst8|templ1[0]~25                                                                                                                        ; 8       ;
; BO:inst8|Equal22~0                                                                                                                           ; 8       ;
; BO:inst8|Equal21~1                                                                                                                           ; 8       ;
; lcdm_data:inst7|Equal30~7                                                                                                                    ; 8       ;
; lcdm_data:inst7|Equal14~0                                                                                                                    ; 8       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12   ; 8       ;
; reset~input                                                                                                                                  ; 7       ;
; BO:inst8|j[2]                                                                                                                                ; 7       ;
; lcdm_data:inst7|WideNor1~3                                                                                                                   ; 7       ;
; lcdm_data:inst7|Equal21~0                                                                                                                    ; 7       ;
; lcdm_data:inst7|Equal10~3                                                                                                                    ; 7       ;
; BO:inst8|Add5~2                                                                                                                              ; 7       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~20 ; 7       ;
; lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~20 ; 7       ;
; BO:inst8|i[1]                                                                                                                                ; 6       ;
; BO:inst8|i[3]                                                                                                                                ; 6       ;
; BO:inst8|state[0]                                                                                                                            ; 6       ;
; BO:inst8|Equal23~1                                                                                                                           ; 6       ;
; BO:inst8|Equal23~0                                                                                                                           ; 6       ;
; lcdm_data:inst7|Equal31~0                                                                                                                    ; 6       ;
; lcdm_data:inst7|WideNor2~3                                                                                                                   ; 6       ;
; BO:inst8|current_templ[4]                                                                                                                    ; 6       ;
; BO:inst8|Add5~0                                                                                                                              ; 6       ;
; BO:inst8|Add3~8                                                                                                                              ; 6       ;
; BO:inst8|var4[0]                                                                                                                             ; 5       ;
; BO:inst8|templ[3]~35                                                                                                                         ; 5       ;
; BO:inst8|templ[1]~10                                                                                                                         ; 5       ;
; BO:inst8|i[2]                                                                                                                                ; 5       ;
; BO:inst8|count_48[4]                                                                                                                         ; 5       ;
; BO:inst8|Equal17~0                                                                                                                           ; 5       ;
; BO:inst8|Add5~20                                                                                                                             ; 5       ;
; BO:inst8|Add3~12                                                                                                                             ; 5       ;
; BO:inst8|Add3~4                                                                                                                              ; 5       ;
; BO:inst8|Add6~6                                                                                                                              ; 5       ;
; BO:inst8|Add6~4                                                                                                                              ; 5       ;
; BO:inst8|Add6~0                                                                                                                              ; 5       ;
; BO:inst8|Equal16~2                                                                                                                           ; 4       ;
; BO:inst8|i[2]~1                                                                                                                              ; 4       ;
; BO:inst8|i~0                                                                                                                                 ; 4       ;
; BO:inst8|j[0]~1                                                                                                                              ; 4       ;
; BO:inst8|Equal4~0                                                                                                                            ; 4       ;
; BO:inst8|Equal0~0                                                                                                                            ; 4       ;
; BO:inst8|Equal18~0                                                                                                                           ; 4       ;
; lcdm_data:inst7|Equal31~1                                                                                                                    ; 4       ;
; BO:inst8|templ[2]                                                                                                                            ; 4       ;
; BO:inst8|templ[1]                                                                                                                            ; 4       ;
; BO:inst8|templ[6]                                                                                                                            ; 4       ;
; BO:inst8|templ[5]                                                                                                                            ; 4       ;
; BO:inst8|templ[4]                                                                                                                            ; 4       ;
; BO:inst8|templ[3]                                                                                                                            ; 4       ;
; BO:inst8|templ[0]                                                                                                                            ; 4       ;
; lcdm_data:inst7|Equal37~0                                                                                                                    ; 4       ;
; lcdm_data:inst7|Mux5~3                                                                                                                       ; 4       ;
; lcdm_data:inst7|Equal34~0                                                                                                                    ; 4       ;
; lcdm_data:inst7|WideNor3~0                                                                                                                   ; 4       ;
; lcdm_data:inst7|Equal30~6                                                                                                                    ; 4       ;
; lcdm_data:inst7|Equal30~0                                                                                                                    ; 4       ;
; lcdm_data:inst7|WideNor2~1                                                                                                                   ; 4       ;
; lcdm_data:inst7|Equal20~3                                                                                                                    ; 4       ;
; lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[113]~1              ; 4       ;
; lcdm_data:inst7|Equal10~2                                                                                                                    ; 4       ;
; lcdm_data:inst7|lpm_divide:Mod0|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[112]~0              ; 4       ;
; BO:inst8|Add5~16                                                                                                                             ; 4       ;
; BO:inst8|Add5~12                                                                                                                             ; 4       ;
; BO:inst8|Add5~10                                                                                                                             ; 4       ;
; BO:inst8|Add5~8                                                                                                                              ; 4       ;
; BO:inst8|Add5~4                                                                                                                              ; 4       ;
; BO:inst8|Add3~2                                                                                                                              ; 4       ;
; BO:inst8|Add3~0                                                                                                                              ; 4       ;
; lcdm_data:inst7|Add0~16                                                                                                                      ; 4       ;
; lcdm_data:inst7|Add0~14                                                                                                                      ; 4       ;
; lcdm_data:inst7|Add0~12                                                                                                                      ; 4       ;
; lcdm_data:inst7|Add0~10                                                                                                                      ; 4       ;
; lcdm_data:inst7|Add0~8                                                                                                                       ; 4       ;
; lcdm_data:inst7|Add0~2                                                                                                                       ; 4       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~69              ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[92]~200             ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[96]~196             ; 3       ;
; BO:inst8|Equal8~1                                                                                                                            ; 3       ;
; BO:inst8|Equal7~2                                                                                                                            ; 3       ;
; BO:inst8|Equal6~1                                                                                                                            ; 3       ;
; BO:inst8|Equal4~2                                                                                                                            ; 3       ;
; BO:inst8|Equal9~0                                                                                                                            ; 3       ;
; BO:inst8|Equal7~1                                                                                                                            ; 3       ;
; BO:inst8|i[4]                                                                                                                                ; 3       ;
; BO:inst8|Add4~0                                                                                                                              ; 3       ;
; BO:inst8|Equal10~0                                                                                                                           ; 3       ;
; BO:inst8|Equal19~1                                                                                                                           ; 3       ;
; BO:inst8|Add2~0                                                                                                                              ; 3       ;
; BO:inst8|WideOr12~0                                                                                                                          ; 3       ;
; BO:inst8|WideOr11~0                                                                                                                          ; 3       ;
; BO:inst8|Equal21~2                                                                                                                           ; 3       ;
; lcdm_data:inst7|Equal39~0                                                                                                                    ; 3       ;
; lcdm_data:inst7|Mux6~9                                                                                                                       ; 3       ;
; lcdm_data:inst7|Mux6~2                                                                                                                       ; 3       ;
; lcdm_data:inst7|Q[0]~3                                                                                                                       ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[113]~183            ; 3       ;
; lcdm_data:inst7|Q[0]~2                                                                                                                       ; 3       ;
; lcdm_data:inst7|Equal28~0                                                                                                                    ; 3       ;
; lcdm_data:inst7|Equal20~2                                                                                                                    ; 3       ;
; lcdm_data:inst7|Equal20~0                                                                                                                    ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~61              ; 3       ;
; lcdm_data:inst7|Q[0]~1                                                                                                                       ; 3       ;
; lcdm_data:inst7|Equal18~0                                                                                                                    ; 3       ;
; lcdm_data:inst7|WideNor1~0                                                                                                                   ; 3       ;
; lcdm_data:inst7|Mux5~2                                                                                                                       ; 3       ;
; BO:inst8|Add5~18                                                                                                                             ; 3       ;
; BO:inst8|Add5~14                                                                                                                             ; 3       ;
; BO:inst8|Add5~6                                                                                                                              ; 3       ;
; BO:inst8|Add3~18                                                                                                                             ; 3       ;
; BO:inst8|Add3~16                                                                                                                             ; 3       ;
; BO:inst8|Add3~14                                                                                                                             ; 3       ;
; BO:inst8|Add3~10                                                                                                                             ; 3       ;
; BO:inst8|Add3~6                                                                                                                              ; 3       ;
; BO:inst8|templ1[0]                                                                                                                           ; 3       ;
; BO:inst8|templ1[1]                                                                                                                           ; 3       ;
; BO:inst8|templ1[2]                                                                                                                           ; 3       ;
; BO:inst8|templ1[3]                                                                                                                           ; 3       ;
; BO:inst8|templ1[4]                                                                                                                           ; 3       ;
; BO:inst8|templ1[6]                                                                                                                           ; 3       ;
; BO:inst8|templ1[5]                                                                                                                           ; 3       ;
; BO:inst8|Add6~14                                                                                                                             ; 3       ;
; BO:inst8|Add6~12                                                                                                                             ; 3       ;
; BO:inst8|Add6~10                                                                                                                             ; 3       ;
; BO:inst8|Add6~8                                                                                                                              ; 3       ;
; BO:inst8|templ1[7]                                                                                                                           ; 3       ;
; lcdm_data:inst7|Add0~22                                                                                                                      ; 3       ;
; lcdm_data:inst7|Add0~20                                                                                                                      ; 3       ;
; lcdm_data:inst7|Add0~18                                                                                                                      ; 3       ;
; lcdm_data:inst7|Add0~6                                                                                                                       ; 3       ;
; lcdm_data:inst7|Add0~4                                                                                                                       ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[1]~0    ; 3       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[101]~216            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[90]~215             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[79]~214             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[68]~213             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[57]~212             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[46]~211             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[47]~210             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[48]~209             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~71              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~70              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~68              ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[78]~68              ; 2       ;
; BO:inst8|Add9~24                                                                                                                             ; 2       ;
; BO:inst8|Add9~23                                                                                                                             ; 2       ;
; BO:inst8|Add9~22                                                                                                                             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[102]~208            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[103]~207            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[105]~205            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[106]~204            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[107]~203            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[91]~201             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[93]~199             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[94]~198             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[95]~197             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[80]~195             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[81]~194             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[82]~193             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[83]~192             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[84]~191             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[69]~190             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[70]~189             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[71]~188             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[72]~187             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[58]~186             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[59]~185             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[60]~184             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~67              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~65              ; 2       ;
; BO:inst8|DQ~12                                                                                                                               ; 2       ;
; BO:inst8|Equal14~3                                                                                                                           ; 2       ;
; BO:inst8|Equal14~1                                                                                                                           ; 2       ;
; BO:inst8|Equal14~0                                                                                                                           ; 2       ;
; BO:inst8|Equal12~0                                                                                                                           ; 2       ;
; BO:inst8|i~2                                                                                                                                 ; 2       ;
; BO:inst8|templ[5]~20                                                                                                                         ; 2       ;
; BO:inst8|templ[4]~16                                                                                                                         ; 2       ;
; BO:inst8|templ[3]~11                                                                                                                         ; 2       ;
; BO:inst8|templ[0]~3                                                                                                                          ; 2       ;
; BO:inst8|state[1]~2                                                                                                                          ; 2       ;
; BO:inst8|Equal6~0                                                                                                                            ; 2       ;
; BO:inst8|Equal7~0                                                                                                                            ; 2       ;
; BO:inst8|Equal10~1                                                                                                                           ; 2       ;
; BO:inst8|state[1]~0                                                                                                                          ; 2       ;
; BO:inst8|count_48[2]                                                                                                                         ; 2       ;
; BO:inst8|count_48[1]                                                                                                                         ; 2       ;
; BO:inst8|count_48[0]                                                                                                                         ; 2       ;
; BO:inst8|count_48[3]                                                                                                                         ; 2       ;
; lcdm_data:inst7|Equal22~0                                                                                                                    ; 2       ;
; BO:inst8|WideOr6~0                                                                                                                           ; 2       ;
; BO:inst8|j[3]                                                                                                                                ; 2       ;
; lcdm_data:inst7|Mux0~3                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux1~4                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux3~1                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux3~0                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux5~11                                                                                                                      ; 2       ;
; lcdm_data:inst7|Equal35~0                                                                                                                    ; 2       ;
; lcdm_data:inst7|Mux5~7                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux6~15                                                                                                                      ; 2       ;
; lcdm_data:inst7|Mux5~5                                                                                                                       ; 2       ;
; lcdm_data:inst7|Mux5~4                                                                                                                       ; 2       ;
; lcdm_data:inst7|WideNor3~1                                                                                                                   ; 2       ;
; lcdm_data:inst7|WideNor1~2                                                                                                                   ; 2       ;
; lcdm_data:inst7|WideNor2~2                                                                                                                   ; 2       ;
; lcdm_data:inst7|Equal38~1                                                                                                                    ; 2       ;
; lcdm_data:inst7|Equal38~0                                                                                                                    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[101]~178            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[102]~177            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[103]~176            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[105]~174            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[106]~173            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[107]~172            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[100]~168            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[100]~167            ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[92]~160             ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[96]~156             ; 2       ;
; BO:inst8|current_templ[2]                                                                                                                    ; 2       ;
; BO:inst8|current_templ[3]                                                                                                                    ; 2       ;
; lcdm_data:inst7|Equal24~0                                                                                                                    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~60              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~58              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~55              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~54              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~53              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~47              ; 2       ;
; lcdm_data:inst7|WideNor1~1                                                                                                                   ; 2       ;
; CLK_DIV:inst|CLK2                                                                                                                            ; 2       ;
; inst13                                                                                                                                       ; 2       ;
; CLK_DIV:inst|Add0~32                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~30                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~28                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~26                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~24                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~22                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~20                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~18                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~16                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~14                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~12                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~10                                                                                                                         ; 2       ;
; CLK_DIV:inst|Add0~8                                                                                                                          ; 2       ;
; CLK_DIV:inst|Add0~6                                                                                                                          ; 2       ;
; CLK_DIV:inst|Add0~4                                                                                                                          ; 2       ;
; CLK_DIV:inst|Add0~2                                                                                                                          ; 2       ;
; CLK_DIV:inst|Add0~0                                                                                                                          ; 2       ;
; BO:inst8|Add1~46                                                                                                                             ; 2       ;
; BO:inst8|Add1~44                                                                                                                             ; 2       ;
; BO:inst8|Add1~42                                                                                                                             ; 2       ;
; BO:inst8|Add1~40                                                                                                                             ; 2       ;
; BO:inst8|Add1~38                                                                                                                             ; 2       ;
; BO:inst8|Add1~36                                                                                                                             ; 2       ;
; BO:inst8|Add1~34                                                                                                                             ; 2       ;
; BO:inst8|Add1~32                                                                                                                             ; 2       ;
; BO:inst8|Add1~30                                                                                                                             ; 2       ;
; BO:inst8|Add1~28                                                                                                                             ; 2       ;
; BO:inst8|Add1~26                                                                                                                             ; 2       ;
; BO:inst8|Add1~24                                                                                                                             ; 2       ;
; BO:inst8|Add1~22                                                                                                                             ; 2       ;
; BO:inst8|Add1~20                                                                                                                             ; 2       ;
; BO:inst8|Add1~18                                                                                                                             ; 2       ;
; BO:inst8|Add1~16                                                                                                                             ; 2       ;
; BO:inst8|Add1~14                                                                                                                             ; 2       ;
; BO:inst8|Add1~12                                                                                                                             ; 2       ;
; BO:inst8|Add1~10                                                                                                                             ; 2       ;
; BO:inst8|Add1~8                                                                                                                              ; 2       ;
; BO:inst8|Add1~6                                                                                                                              ; 2       ;
; BO:inst8|Add1~4                                                                                                                              ; 2       ;
; BO:inst8|Add1~2                                                                                                                              ; 2       ;
; BO:inst8|Add1~0                                                                                                                              ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[9]~16   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[5]~8    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[8]~14   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[7]~12   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[6]~10   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[5]~8    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[7]~12   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[6]~10   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[5]~8    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[6]~10   ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[5]~8    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[5]~8    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~10 ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_10_result_int[9]~8   ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[3]~12   ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[4]~10   ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[6]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_8_result_int[5]~0    ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[6]~2    ; 2       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|add_sub_7_result_int[5]~0    ; 2       ;
; inclk~input                                                                                                                                  ; 1       ;
; BO:inst8|i[0]~10                                                                                                                             ; 1       ;
; BO:inst8|saomiao[0]~0                                                                                                                        ; 1       ;
; BO:inst8|j[0]~2                                                                                                                              ; 1       ;
; inst13~0                                                                                                                                     ; 1       ;
; lcdm_data:inst7|Mux2~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux2~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[85]~71              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[86]~70              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[87]~69              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[79]~67              ; 1       ;
; BO:inst8|WideOr15                                                                                                                            ; 1       ;
; lcdm_data:inst7|Equal23~2                                                                                                                    ; 1       ;
; lcdm_data:inst7|Mux5~15                                                                                                                      ; 1       ;
; lcdm_data:inst7|WideOr4                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux6~17                                                                                                                      ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[104]~206            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[108]~202            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~66              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[88]~66              ; 1       ;
; BO:inst8|count1~0                                                                                                                            ; 1       ;
; BO:inst8|DQ~13                                                                                                                               ; 1       ;
; BO:inst8|DQ~11                                                                                                                               ; 1       ;
; BO:inst8|i~9                                                                                                                                 ; 1       ;
; BO:inst8|DQ~10                                                                                                                               ; 1       ;
; BO:inst8|Equal14~2                                                                                                                           ; 1       ;
; BO:inst8|DQ~9                                                                                                                                ; 1       ;
; BO:inst8|DQ~8                                                                                                                                ; 1       ;
; BO:inst8|DQ~7                                                                                                                                ; 1       ;
; BO:inst8|DQ~6                                                                                                                                ; 1       ;
; BO:inst8|DQ~5                                                                                                                                ; 1       ;
; BO:inst8|DQ~4                                                                                                                                ; 1       ;
; BO:inst8|DQ~3                                                                                                                                ; 1       ;
; BO:inst8|DQ~2                                                                                                                                ; 1       ;
; BO:inst8|count2~7                                                                                                                            ; 1       ;
; BO:inst8|count2~6                                                                                                                            ; 1       ;
; BO:inst8|count2~5                                                                                                                            ; 1       ;
; BO:inst8|count2~4                                                                                                                            ; 1       ;
; BO:inst8|count2~3                                                                                                                            ; 1       ;
; BO:inst8|count2~2                                                                                                                            ; 1       ;
; BO:inst8|count2~0                                                                                                                            ; 1       ;
; BO:inst8|init~1                                                                                                                              ; 1       ;
; BO:inst8|Equal16~3                                                                                                                           ; 1       ;
; BO:inst8|count1[10]                                                                                                                          ; 1       ;
; BO:inst8|count1[9]                                                                                                                           ; 1       ;
; BO:inst8|count1[8]                                                                                                                           ; 1       ;
; BO:inst8|Equal16~1                                                                                                                           ; 1       ;
; BO:inst8|count1[7]                                                                                                                           ; 1       ;
; BO:inst8|count1[6]                                                                                                                           ; 1       ;
; BO:inst8|Equal16~0                                                                                                                           ; 1       ;
; BO:inst8|count1[5]                                                                                                                           ; 1       ;
; BO:inst8|count1[4]                                                                                                                           ; 1       ;
; BO:inst8|count1[3]                                                                                                                           ; 1       ;
; BO:inst8|count1[0]                                                                                                                           ; 1       ;
; BO:inst8|count1[1]                                                                                                                           ; 1       ;
; BO:inst8|count1[2]                                                                                                                           ; 1       ;
; BO:inst8|init~0                                                                                                                              ; 1       ;
; BO:inst8|i~8                                                                                                                                 ; 1       ;
; BO:inst8|i~7                                                                                                                                 ; 1       ;
; BO:inst8|i~6                                                                                                                                 ; 1       ;
; BO:inst8|i~5                                                                                                                                 ; 1       ;
; BO:inst8|i~4                                                                                                                                 ; 1       ;
; BO:inst8|i~3                                                                                                                                 ; 1       ;
; BO:inst8|Equal8~0                                                                                                                            ; 1       ;
; BO:inst8|Add4~3                                                                                                                              ; 1       ;
; BO:inst8|Add4~2                                                                                                                              ; 1       ;
; BO:inst8|Add4~1                                                                                                                              ; 1       ;
; BO:inst8|state[0]~4                                                                                                                          ; 1       ;
; BO:inst8|count_48~2                                                                                                                          ; 1       ;
; BO:inst8|count_48~1                                                                                                                          ; 1       ;
; BO:inst8|count_48~0                                                                                                                          ; 1       ;
; BO:inst8|DQ~en                                                                                                                               ; 1       ;
; BO:inst8|ng                                                                                                                                  ; 1       ;
; BO:inst8|templ[2]~34                                                                                                                         ; 1       ;
; BO:inst8|templ[2]~33                                                                                                                         ; 1       ;
; BO:inst8|templ[2]~32                                                                                                                         ; 1       ;
; BO:inst8|templ[1]~31                                                                                                                         ; 1       ;
; BO:inst8|templ[1]~30                                                                                                                         ; 1       ;
; BO:inst8|templ[1]~29                                                                                                                         ; 1       ;
; BO:inst8|templ[7]~28                                                                                                                         ; 1       ;
; BO:inst8|templ[7]~27                                                                                                                         ; 1       ;
; BO:inst8|templ[7]~26                                                                                                                         ; 1       ;
; BO:inst8|templ[6]~25                                                                                                                         ; 1       ;
; BO:inst8|templ[6]~24                                                                                                                         ; 1       ;
; BO:inst8|templ[6]~23                                                                                                                         ; 1       ;
; BO:inst8|templ[5]~22                                                                                                                         ; 1       ;
; BO:inst8|templ[5]~21                                                                                                                         ; 1       ;
; BO:inst8|templ[5]~19                                                                                                                         ; 1       ;
; BO:inst8|templ[4]~18                                                                                                                         ; 1       ;
; BO:inst8|templ[4]~17                                                                                                                         ; 1       ;
; BO:inst8|templ[4]~15                                                                                                                         ; 1       ;
; BO:inst8|templ[3]~14                                                                                                                         ; 1       ;
; BO:inst8|templ[3]~13                                                                                                                         ; 1       ;
; BO:inst8|templ[3]~12                                                                                                                         ; 1       ;
; BO:inst8|templ[3]~9                                                                                                                          ; 1       ;
; BO:inst8|templ[0]~8                                                                                                                          ; 1       ;
; BO:inst8|templ[0]~6                                                                                                                          ; 1       ;
; BO:inst8|templ[0]~5                                                                                                                          ; 1       ;
; BO:inst8|templ[0]~2                                                                                                                          ; 1       ;
; BO:inst8|Add7~1                                                                                                                              ; 1       ;
; BO:inst8|Add7~0                                                                                                                              ; 1       ;
; BO:inst8|j~0                                                                                                                                 ; 1       ;
; BO:inst8|count3~2                                                                                                                            ; 1       ;
; BO:inst8|count3~1                                                                                                                            ; 1       ;
; BO:inst8|count3~0                                                                                                                            ; 1       ;
; BO:inst8|k~1                                                                                                                                 ; 1       ;
; BO:inst8|state[1]~3                                                                                                                          ; 1       ;
; BO:inst8|Equal4~1                                                                                                                            ; 1       ;
; BO:inst8|count2[8]                                                                                                                           ; 1       ;
; BO:inst8|count2[9]                                                                                                                           ; 1       ;
; BO:inst8|count2[7]                                                                                                                           ; 1       ;
; BO:inst8|count2[5]                                                                                                                           ; 1       ;
; BO:inst8|count2[6]                                                                                                                           ; 1       ;
; BO:inst8|count2[0]                                                                                                                           ; 1       ;
; BO:inst8|count2[1]                                                                                                                           ; 1       ;
; BO:inst8|count2[2]                                                                                                                           ; 1       ;
; BO:inst8|count2[3]                                                                                                                           ; 1       ;
; BO:inst8|count2[4]                                                                                                                           ; 1       ;
; BO:inst8|clk~0                                                                                                                               ; 1       ;
; BO:inst8|k~0                                                                                                                                 ; 1       ;
; BO:inst8|Equal19~0                                                                                                                           ; 1       ;
; BO:inst8|templ1[0]~24                                                                                                                        ; 1       ;
; CLK_DIV:inst|CLK2~0                                                                                                                          ; 1       ;
; CLK_DIV:inst|Equal0~5                                                                                                                        ; 1       ;
; CLK_DIV:inst|Equal0~4                                                                                                                        ; 1       ;
; CLK_DIV:inst|Equal0~3                                                                                                                        ; 1       ;
; CLK_DIV:inst|Equal0~2                                                                                                                        ; 1       ;
; CLK_DIV:inst|Equal0~1                                                                                                                        ; 1       ;
; CLK_DIV:inst|Equal0~0                                                                                                                        ; 1       ;
; CLK_DIV:inst|counter[0]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[1]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[2]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[3]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[4]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[5]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[6]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[7]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[8]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[9]                                                                                                                      ; 1       ;
; CLK_DIV:inst|counter[10]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[11]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[12]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[13]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[14]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[15]                                                                                                                     ; 1       ;
; CLK_DIV:inst|counter[16]                                                                                                                     ; 1       ;
; BO:inst8|Mux7~1                                                                                                                              ; 1       ;
; BO:inst8|WideOr11                                                                                                                            ; 1       ;
; BO:inst8|Mux7~0                                                                                                                              ; 1       ;
; BO:inst8|WideOr17                                                                                                                            ; 1       ;
; BO:inst8|WideOr23                                                                                                                            ; 1       ;
; BO:inst8|Mux6~1                                                                                                                              ; 1       ;
; BO:inst8|Mux6~0                                                                                                                              ; 1       ;
; BO:inst8|WideOr10~0                                                                                                                          ; 1       ;
; BO:inst8|WideOr16~0                                                                                                                          ; 1       ;
; BO:inst8|Mux5~1                                                                                                                              ; 1       ;
; BO:inst8|c~0                                                                                                                                 ; 1       ;
; BO:inst8|Mux5~0                                                                                                                              ; 1       ;
; BO:inst8|a~0                                                                                                                                 ; 1       ;
; BO:inst8|Mux4~1                                                                                                                              ; 1       ;
; BO:inst8|WideOr9                                                                                                                             ; 1       ;
; BO:inst8|Mux4~0                                                                                                                              ; 1       ;
; BO:inst8|WideOr21                                                                                                                            ; 1       ;
; BO:inst8|Mux3~1                                                                                                                              ; 1       ;
; BO:inst8|Mux3~0                                                                                                                              ; 1       ;
; BO:inst8|Mux2~1                                                                                                                              ; 1       ;
; BO:inst8|WideOr7                                                                                                                             ; 1       ;
; BO:inst8|Mux2~0                                                                                                                              ; 1       ;
; BO:inst8|WideOr19                                                                                                                            ; 1       ;
; BO:inst8|WideOr19~0                                                                                                                          ; 1       ;
; BO:inst8|WideOr13                                                                                                                            ; 1       ;
; BO:inst8|Mux1~1                                                                                                                              ; 1       ;
; BO:inst8|Mux1~0                                                                                                                              ; 1       ;
; BO:inst8|WideOr18                                                                                                                            ; 1       ;
; lcdm_data:inst7|Equal30~8                                                                                                                    ; 1       ;
; BO:inst8|WideOr12                                                                                                                            ; 1       ;
; BO:inst8|WideOr6                                                                                                                             ; 1       ;
; BO:inst8|Equal1~6                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[23]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[22]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[21]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[20]                                                                                                                 ; 1       ;
; BO:inst8|Equal1~5                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[19]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[18]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[17]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[16]                                                                                                                 ; 1       ;
; BO:inst8|Equal1~4                                                                                                                            ; 1       ;
; BO:inst8|Equal1~3                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[15]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[14]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[13]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[12]                                                                                                                 ; 1       ;
; BO:inst8|Equal1~2                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[11]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[10]                                                                                                                 ; 1       ;
; BO:inst8|fenping_saomiao[9]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[8]                                                                                                                  ; 1       ;
; BO:inst8|Equal1~1                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[7]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[6]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[5]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[4]                                                                                                                  ; 1       ;
; BO:inst8|Equal1~0                                                                                                                            ; 1       ;
; BO:inst8|fenping_saomiao[3]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[2]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[1]                                                                                                                  ; 1       ;
; BO:inst8|fenping_saomiao[0]                                                                                                                  ; 1       ;
; BO:inst8|Mux0~0                                                                                                                              ; 1       ;
; BO:inst8|Equal24~2                                                                                                                           ; 1       ;
; BO:inst8|Equal24~1                                                                                                                           ; 1       ;
; BO:inst8|Equal24~0                                                                                                                           ; 1       ;
; BO:inst8|Equal21~0                                                                                                                           ; 1       ;
; BO:inst8|count3[7]                                                                                                                           ; 1       ;
; BO:inst8|count3[5]                                                                                                                           ; 1       ;
; BO:inst8|count3[6]                                                                                                                           ; 1       ;
; BO:inst8|count3[2]                                                                                                                           ; 1       ;
; BO:inst8|count3[3]                                                                                                                           ; 1       ;
; BO:inst8|count3[4]                                                                                                                           ; 1       ;
; BO:inst8|count3[0]                                                                                                                           ; 1       ;
; BO:inst8|count3[1]                                                                                                                           ; 1       ;
; BO:inst8|clk                                                                                                                                 ; 1       ;
; lcdm_data:inst7|Mux8~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux8~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux8~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~4                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux1~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux2~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux2~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux3~4                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux3~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux3~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~8                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~7                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~4                                                                                                                       ; 1       ;
; lcdm_data:inst7|WideOr3                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux4~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux4~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~16                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux5~14                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux5~13                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux5~12                                                                                                                      ; 1       ;
; lcdm_data:inst7|Equal36~0                                                                                                                    ; 1       ;
; lcdm_data:inst7|Mux5~10                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux5~9                                                                                                                       ; 1       ;
; lcdm_data:inst7|WideNor2~4                                                                                                                   ; 1       ;
; lcdm_data:inst7|Mux5~8                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux0~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux5~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~14                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux6~13                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux6~12                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux6~11                                                                                                                      ; 1       ;
; lcdm_data:inst7|WideOr5~0                                                                                                                    ; 1       ;
; lcdm_data:inst7|Mux6~10                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux6~8                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~7                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~4                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux6~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~10                                                                                                                      ; 1       ;
; lcdm_data:inst7|Mux7~9                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~8                                                                                                                       ; 1       ;
; lcdm_data:inst7|Equal30~5                                                                                                                    ; 1       ;
; lcdm_data:inst7|Equal30~4                                                                                                                    ; 1       ;
; lcdm_data:inst7|Equal30~3                                                                                                                    ; 1       ;
; lcdm_data:inst7|Equal30~2                                                                                                                    ; 1       ;
; lcdm_data:inst7|Equal30~1                                                                                                                    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[116]~182            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[120]~181            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[104]~175            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[108]~171            ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[99]~170             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[99]~169             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[88]~166             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[88]~165             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[89]~164             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[89]~163             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[90]~162             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[91]~161             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[93]~159             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[94]~158             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[95]~157             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[77]~155             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[77]~154             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[78]~153             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[78]~152             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[79]~151             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[80]~150             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[81]~149             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[82]~148             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[83]~147             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[84]~146             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[66]~145             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[66]~144             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[67]~143             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[67]~142             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[68]~141             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[69]~140             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[70]~139             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[71]~138             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[72]~137             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[55]~136             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[55]~135             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[56]~134             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[56]~133             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[57]~132             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[58]~131             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[59]~130             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[60]~129             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[44]~128             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[44]~127             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[45]~126             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[45]~125             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[46]~124             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[47]~123             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[48]~122             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[33]~121             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[33]~120             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[34]~119             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[34]~118             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[35]~117             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[35]~116             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[36]~115             ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|StageOut[36]~114             ; 1       ;
; BO:inst8|current_templ[0]                                                                                                                    ; 1       ;
; BO:inst8|current_templ[1]                                                                                                                    ; 1       ;
; lcdm_data:inst7|Mux7~7                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~6                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|WideNor2~0                                                                                                                   ; 1       ;
; lcdm_data:inst7|Equal20~1                                                                                                                    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[47]~62              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~59              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[35]~57              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[35]~56              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[28]~52              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[28]~51              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[29]~50              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[29]~49              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~48              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~46              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[21]~45              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[21]~44              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[22]~43              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[22]~42              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[23]~41              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[23]~40              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[24]~39              ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[24]~38              ; 1       ;
; lcdm_data:inst7|WideOr6                                                                                                                      ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[85]~65              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[75]~64              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[65]~63              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[65]~62              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[75]~61              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[86]~60              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[87]~59              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[88]~58              ; 1       ;
; lcdm_data:inst7|Equal10~1                                                                                                                    ; 1       ;
; lcdm_data:inst7|Equal10~0                                                                                                                    ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[76]~57              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[66]~56              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[66]~55              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[76]~54              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[77]~53              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[77]~52              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[78]~51              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[79]~50              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[67]~49              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[67]~48              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[68]~47              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[68]~46              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[69]~45              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[69]~44              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[70]~43              ; 1       ;
; lcdm_data:inst7|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[70]~42              ; 1       ;
; lcdm_data:inst7|Mux7~4                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~2                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|Mux7~0                                                                                                                       ; 1       ;
; BO:inst8|seg[0]                                                                                                                              ; 1       ;
; BO:inst8|seg[1]                                                                                                                              ; 1       ;
; BO:inst8|seg[2]                                                                                                                              ; 1       ;
; BO:inst8|seg[3]                                                                                                                              ; 1       ;
; BO:inst8|seg[4]                                                                                                                              ; 1       ;
; BO:inst8|seg[5]                                                                                                                              ; 1       ;
; BO:inst8|seg[6]                                                                                                                              ; 1       ;
; BO:inst8|seg[7]                                                                                                                              ; 1       ;
; BO:inst8|LessThan0~1                                                                                                                         ; 1       ;
; BO:inst8|LessThan0~0                                                                                                                         ; 1       ;
; lcdm_data:inst7|RS                                                                                                                           ; 1       ;
; lcdm_data:inst7|Q[6]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[5]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[4]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[3]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[2]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[1]                                                                                                                         ; 1       ;
; lcdm_data:inst7|Q[0]                                                                                                                         ; 1       ;
; inst3                                                                                                                                        ; 1       ;
; BO:inst8|DQ~0                                                                                                                                ; 1       ;
; BO:inst8|Add5~19                                                                                                                             ; 1       ;
; BO:inst8|Add5~17                                                                                                                             ; 1       ;
; BO:inst8|Add5~15                                                                                                                             ; 1       ;
; BO:inst8|Add5~13                                                                                                                             ; 1       ;
; BO:inst8|Add5~11                                                                                                                             ; 1       ;
; BO:inst8|Add5~9                                                                                                                              ; 1       ;
; BO:inst8|Add5~7                                                                                                                              ; 1       ;
; BO:inst8|Add5~5                                                                                                                              ; 1       ;
; BO:inst8|Add5~3                                                                                                                              ; 1       ;
; BO:inst8|Add5~1                                                                                                                              ; 1       ;
; BO:inst8|Add0~8                                                                                                                              ; 1       ;
; BO:inst8|Add0~7                                                                                                                              ; 1       ;
; BO:inst8|Add0~6                                                                                                                              ; 1       ;
; BO:inst8|Add0~5                                                                                                                              ; 1       ;
; BO:inst8|Add0~4                                                                                                                              ; 1       ;
; BO:inst8|Add0~3                                                                                                                              ; 1       ;
; BO:inst8|Add0~2                                                                                                                              ; 1       ;
; BO:inst8|Add0~1                                                                                                                              ; 1       ;
; BO:inst8|Add0~0                                                                                                                              ; 1       ;
; BO:inst8|DQ~reg0                                                                                                                             ; 1       ;
; BO:inst8|Add9~20                                                                                                                             ; 1       ;
; BO:inst8|Add9~19                                                                                                                             ; 1       ;
; BO:inst8|Add9~18                                                                                                                             ; 1       ;
; BO:inst8|Add9~17                                                                                                                             ; 1       ;
; BO:inst8|Add9~16                                                                                                                             ; 1       ;
; BO:inst8|Add9~15                                                                                                                             ; 1       ;
; BO:inst8|Add9~14                                                                                                                             ; 1       ;
; BO:inst8|Add9~13                                                                                                                             ; 1       ;
; BO:inst8|Add9~12                                                                                                                             ; 1       ;
; BO:inst8|Add3~17                                                                                                                             ; 1       ;
; BO:inst8|Add3~15                                                                                                                             ; 1       ;
; BO:inst8|Add3~13                                                                                                                             ; 1       ;
; BO:inst8|Add3~11                                                                                                                             ; 1       ;
; BO:inst8|Add3~9                                                                                                                              ; 1       ;
; BO:inst8|Add3~7                                                                                                                              ; 1       ;
; BO:inst8|Add3~5                                                                                                                              ; 1       ;
; BO:inst8|Add3~3                                                                                                                              ; 1       ;
; BO:inst8|Add3~1                                                                                                                              ; 1       ;
; BO:inst8|templ1[7]~22                                                                                                                        ; 1       ;
; BO:inst8|templ1[6]~21                                                                                                                        ; 1       ;
; BO:inst8|templ1[6]~20                                                                                                                        ; 1       ;
; BO:inst8|templ1[5]~19                                                                                                                        ; 1       ;
; BO:inst8|templ1[5]~18                                                                                                                        ; 1       ;
; BO:inst8|templ1[4]~17                                                                                                                        ; 1       ;
; BO:inst8|templ1[4]~16                                                                                                                        ; 1       ;
; BO:inst8|templ1[3]~15                                                                                                                        ; 1       ;
; BO:inst8|templ1[3]~14                                                                                                                        ; 1       ;
; BO:inst8|templ1[2]~13                                                                                                                        ; 1       ;
; BO:inst8|templ1[2]~12                                                                                                                        ; 1       ;
; BO:inst8|templ1[1]~11                                                                                                                        ; 1       ;
; BO:inst8|templ1[1]~10                                                                                                                        ; 1       ;
; BO:inst8|templ1[0]~9                                                                                                                         ; 1       ;
; BO:inst8|templ1[0]~8                                                                                                                         ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita5                                                      ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita4~COUT                                                 ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita4                                                      ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita3~COUT                                                 ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita3                                                      ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita2~COUT                                                 ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita2                                                      ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita1~COUT                                                 ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita1                                                      ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita0~COUT                                                 ; 1       ;
; cont:inst1|lpm_counter:lpm_counter_component|cntr_bti:auto_generated|counter_comb_bita0                                                      ; 1       ;
; CLK_DIV:inst|Add0~31                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~29                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~27                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~25                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~23                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~21                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~19                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~17                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~15                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~13                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~11                                                                                                                         ; 1       ;
; CLK_DIV:inst|Add0~9                                                                                                                          ; 1       ;
; CLK_DIV:inst|Add0~7                                                                                                                          ; 1       ;
; CLK_DIV:inst|Add0~5                                                                                                                          ; 1       ;
; CLK_DIV:inst|Add0~3                                                                                                                          ; 1       ;
; CLK_DIV:inst|Add0~1                                                                                                                          ; 1       ;
; BO:inst8|Add1~45                                                                                                                             ; 1       ;
; BO:inst8|Add1~43                                                                                                                             ; 1       ;
; BO:inst8|Add1~41                                                                                                                             ; 1       ;
; BO:inst8|Add1~39                                                                                                                             ; 1       ;
; BO:inst8|Add1~37                                                                                                                             ; 1       ;
; BO:inst8|Add1~35                                                                                                                             ; 1       ;
; BO:inst8|Add1~33                                                                                                                             ; 1       ;
; BO:inst8|Add1~31                                                                                                                             ; 1       ;
; BO:inst8|Add1~29                                                                                                                             ; 1       ;
; BO:inst8|Add1~27                                                                                                                             ; 1       ;
; BO:inst8|Add1~25                                                                                                                             ; 1       ;
; BO:inst8|Add1~23                                                                                                                             ; 1       ;
; BO:inst8|Add1~21                                                                                                                             ; 1       ;
; BO:inst8|Add1~19                                                                                                                             ; 1       ;
; BO:inst8|Add1~17                                                                                                                             ; 1       ;
; BO:inst8|Add1~15                                                                                                                             ; 1       ;
; BO:inst8|Add1~13                                                                                                                             ; 1       ;
; BO:inst8|Add1~11                                                                                                                             ; 1       ;
; BO:inst8|Add1~9                                                                                                                              ; 1       ;
; BO:inst8|Add1~7                                                                                                                              ; 1       ;
; BO:inst8|Add1~5                                                                                                                              ; 1       ;
; BO:inst8|Add1~3                                                                                                                              ; 1       ;
; BO:inst8|Add1~1                                                                                                                              ; 1       ;
; BO:inst8|Add9~11                                                                                                                             ; 1       ;
; BO:inst8|Add9~10                                                                                                                             ; 1       ;
; BO:inst8|Add9~9                                                                                                                              ; 1       ;
; BO:inst8|Add9~8                                                                                                                              ; 1       ;
; BO:inst8|Add9~7                                                                                                                              ; 1       ;
; BO:inst8|Add9~6                                                                                                                              ; 1       ;
; BO:inst8|Add6~13                                                                                                                             ; 1       ;
; BO:inst8|Add6~11                                                                                                                             ; 1       ;
; BO:inst8|Add6~9                                                                                                                              ; 1       ;
; BO:inst8|Add6~7                                                                                                                              ; 1       ;
; BO:inst8|Add6~5                                                                                                                              ; 1       ;
; BO:inst8|Add6~3                                                                                                                              ; 1       ;
; BO:inst8|Add6~1                                                                                                                              ; 1       ;
; lcdm_data:inst7|Q[7]~0                                                                                                                       ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[10]~19 ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[10]~18 ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[9]~17  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[9]~16  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[8]~15  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[8]~14  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[7]~13  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[7]~12  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[6]~11  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[6]~10  ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[5]~9   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[5]~8   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[4]~7   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[4]~6   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[3]~5   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[3]~4   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[2]~3   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[2]~2   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[1]~1   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[1]~0   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[9]~17   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[8]~15   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[8]~14   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[7]~13   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[7]~12   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[6]~11   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[6]~10   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[4]~6    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[3]~4    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[2]~2    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[1]~0    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[8]~15   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[7]~13   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[6]~11   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_8_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[7]~13   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[6]~11   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_7_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[6]~11   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_6_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_5_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_4_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[2]~3    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod2|lpm_divide_ecm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_3_result_int[1]~1    ; 1       ;
; lcdm_data:inst7|Add0~21                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~19                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~17                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~15                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~13                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~11                                                                                                                      ; 1       ;
; lcdm_data:inst7|Add0~9                                                                                                                       ; 1       ;
; lcdm_data:inst7|Add0~7                                                                                                                       ; 1       ;
; lcdm_data:inst7|Add0~5                                                                                                                       ; 1       ;
; lcdm_data:inst7|Add0~3                                                                                                                       ; 1       ;
; lcdm_data:inst7|Add0~1                                                                                                                       ; 1       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[10]~9  ; 1       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[9]~7   ; 1       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[8]~5   ; 1       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[7]~3   ; 1       ;
; lcdm_data:inst7|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[6]~1   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[6]~11   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[6]~10   ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[5]~9    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[5]~8    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[4]~7    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[4]~6    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[3]~5    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[3]~4    ; 1       ;
; lcdm_data:inst7|lpm_divide:Mod1|lpm_divide_o9m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[2]~3    ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; Block interconnects        ; 796 / 32,401 ( 2 % ) ;
; C16 interconnects          ; 6 / 1,326 ( < 1 % )  ;
; C4 interconnects           ; 329 / 21,816 ( 2 % ) ;
; Direct links               ; 254 / 32,401 ( 1 % ) ;
; Global clocks              ; 4 / 10 ( 40 % )      ;
; Local interconnects        ; 415 / 10,320 ( 4 % ) ;
; R24 interconnects          ; 3 / 1,289 ( < 1 % )  ;
; R4 interconnects           ; 386 / 28,186 ( 1 % ) ;
+----------------------------+----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.79) ; Number of LABs  (Total = 57) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.72) ; Number of LABs  (Total = 57) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.14) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 16                           ;
; 17                                           ; 6                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.75) ; Number of LABs  (Total = 57) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 5                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 6                            ;
; 11                                              ; 3                            ;
; 12                                              ; 5                            ;
; 13                                              ; 4                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.81) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 6                            ;
; 3                                            ; 3                            ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16           ; 0            ; 16           ; 0            ; 0            ; 29        ; 16           ; 0            ; 29        ; 29        ; 0            ; 0            ; 0            ; 1            ; 3            ; 0            ; 0            ; 3            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 29        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 13           ; 29           ; 13           ; 29           ; 29           ; 0         ; 13           ; 29           ; 0         ; 0         ; 29           ; 29           ; 29           ; 28           ; 26           ; 29           ; 29           ; 26           ; 28           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 29           ; 0         ; 29           ; 29           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; e                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rw                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; baojing            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_P              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dq                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inclk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                       ;
+--------------------------+----------------------+-------------------+
; Source Clock(s)          ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------+----------------------+-------------------+
; BO:inst8|ng              ; BO:inst8|clk         ; 3.5               ;
; BO:inst8|clk,BO:inst8|ng ; BO:inst8|clk         ; 1.2               ;
+--------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                        ;
+---------------------------+----------------------+-------------------+
; Source Register           ; Destination Register ; Delay Added in ns ;
+---------------------------+----------------------+-------------------+
; CLK_DIV:inst|CLK2         ; CLK_DIV:inst|CLK2    ; 2.894             ;
; BO:inst8|clk              ; BO:inst8|clk         ; 2.127             ;
; BO:inst8|var4[0]          ; BO:inst8|seg[4]      ; 1.332             ;
; BO:inst8|var4[0]          ; BO:inst8|seg[5]      ; 1.151             ;
; BO:inst8|var4[0]          ; BO:inst8|seg[3]      ; 1.151             ;
; BO:inst8|var4[0]          ; BO:inst8|seg[0]      ; 1.033             ;
; inst13                    ; inst13               ; 0.965             ;
; BO:inst8|saomiao[1]       ; BO:inst8|seg[4]      ; 0.666             ;
; BO:inst8|current_templ[8] ; BO:inst8|seg[4]      ; 0.666             ;
; BO:inst8|current_templ[5] ; BO:inst8|seg[4]      ; 0.666             ;
; BO:inst8|count_48[4]      ; BO:inst8|clk         ; 0.535             ;
; BO:inst8|count_48[3]      ; BO:inst8|clk         ; 0.535             ;
; BO:inst8|count_48[0]      ; BO:inst8|clk         ; 0.535             ;
; BO:inst8|count_48[1]      ; BO:inst8|clk         ; 0.535             ;
; BO:inst8|count_48[2]      ; BO:inst8|clk         ; 0.535             ;
; BO:inst8|current_templ[4] ; BO:inst8|seg[0]      ; 0.517             ;
; BO:inst8|saomiao[1]       ; BO:inst8|seg[0]      ; 0.517             ;
; BO:inst8|current_templ[8] ; BO:inst8|seg[0]      ; 0.517             ;
; BO:inst8|current_templ[5] ; BO:inst8|seg[0]      ; 0.517             ;
+---------------------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 04 14:53:29 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DS18B20_LCD1602 -c DS18B20_LCD1602
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE6E22C8 for design "DS18B20_LCD1602"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10E22C8 is compatible
    Info: Device EP4CE15E22C8 is compatible
    Info: Device EP4CE22E22C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning: No exact pin location assignment(s) for 13 pins of 29 total pins
    Info: Pin baojing not assigned to an exact location on the device
    Info: Pin seg[7] not assigned to an exact location on the device
    Info: Pin seg[6] not assigned to an exact location on the device
    Info: Pin seg[5] not assigned to an exact location on the device
    Info: Pin seg[4] not assigned to an exact location on the device
    Info: Pin seg[3] not assigned to an exact location on the device
    Info: Pin seg[2] not assigned to an exact location on the device
    Info: Pin seg[1] not assigned to an exact location on the device
    Info: Pin seg[0] not assigned to an exact location on the device
    Info: Pin sel[3] not assigned to an exact location on the device
    Info: Pin sel[2] not assigned to an exact location on the device
    Info: Pin sel[1] not assigned to an exact location on the device
    Info: Pin sel[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst8|var4[0]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'DS18B20_LCD1602.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -rise_to [get_clocks {CLK_DIV:inst|CLK2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -fall_to [get_clocks {CLK_DIV:inst|CLK2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -rise_to [get_clocks {CLK_DIV:inst|CLK2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -fall_to [get_clocks {CLK_DIV:inst|CLK2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -rise_to [get_clocks {CLK_DIV:inst|CLK2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -fall_to [get_clocks {CLK_DIV:inst|CLK2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -rise_to [get_clocks {CLK_DIV:inst|CLK2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -fall_to [get_clocks {CLK_DIV:inst|CLK2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -rise_to [get_clocks {BO:inst8|clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -fall_to [get_clocks {BO:inst8|clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -rise_to [get_clocks {BO:inst8|clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -fall_to [get_clocks {BO:inst8|clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -rise_to [get_clocks {BO:inst8|clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inclk}] -fall_to [get_clocks {BO:inst8|clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -rise_to [get_clocks {BO:inst8|clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inclk}] -fall_to [get_clocks {BO:inst8|clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_DIV:inst|CLK2}] -rise_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_DIV:inst|CLK2}] -fall_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_DIV:inst|CLK2}] -rise_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_DIV:inst|CLK2}] -fall_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_DIV:inst|CLK2}] -rise_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK_DIV:inst|CLK2}] -fall_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_DIV:inst|CLK2}] -rise_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK_DIV:inst|CLK2}] -fall_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {BO:inst8|clk}] -rise_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {BO:inst8|clk}] -fall_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {BO:inst8|clk}] -rise_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {BO:inst8|clk}] -fall_to [get_clocks {inclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {BO:inst8|clk}] -rise_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {BO:inst8|clk}] -fall_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {BO:inst8|clk}] -rise_to [get_clocks {inclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {BO:inst8|clk}] -fall_to [get_clocks {inclk}] -hold 0.020
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node inclk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CLK_DIV:inst|U9
Info: Automatically promoted node BO:inst8|clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node BO:inst8|clk~0
Info: Automatically promoted node CLK_DIV:inst|U9 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node inst13 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node inst3
        Info: Destination node inst13~0
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 13 (unused VREF, 3.3V VCCIO, 0 input, 13 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  8 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  3 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  6 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 1% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 3 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin dq uses I/O standard 3.3-V LVTTL at 2
    Info: Pin reset uses I/O standard 3.3-V LVTTL at 125
    Info: Pin inclk uses I/O standard 3.3-V LVTTL at 23
Info: Generated suppressed messages file E:/Program/EP4CE6/vhdl/DS18B20/DS18B20_LCD1602.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Tue Sep 04 14:53:34 2012
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Program/EP4CE6/vhdl/DS18B20/DS18B20_LCD1602.fit.smsg.


