# 선행조사 — fir_mac_dp

요청: 8-tap FIR MAC datapath, 3-stage pipelined, 0.9V, 500MHz

## 무엇을 짓기 전인가

3-stage pipelined 8-tap FIR MAC datapath

## 찾아본 질의

- `FIR architecture low power CMOS`

## 가장 가까운 선행연구

| 무엇 | arXiv/DOI | 연도 | 우리가 다른 점 |
|---|---|---|---|
| **(아직 안 채움)** | | | |

> **이 표가 비어 있으면 코드를 쓰면 안 된다.** CLAUDE.md:
> "'없는 것 같다' 를 조사 결과라고 하지 않는다. 어디를 **아직 못 봤는지** 적는다."

## 아직 못 본 곳

- 상용 IP 카탈로그 (Synopsys DesignWare · Cadence · Arm)
- 해당 분야 표준 (자동차면 ISO 26262 · AEC-Q100, 통신이면 해당 규격)
- 특허 (이 구조가 이미 특허일 수 있다)
- 최근 3년 학회 (ISSCC · VLSI · DAC · DATE)

## 아직 못 지운 가능성

- Bit-widths for data_in, coeff_in, and data_out are unspecified, risking datapath overflow or truncation errors.
- Pipelining implementation details (where registers are placed across the 3 stages) are not defined, leading to potential timing closure failures at 500MHz.
- Area and power budgets are unspecified, which may lead to excessive power dissipation at 0.9V.

---
_이 파일은 `house/arch.py` 가 틀만 만든 것이다. 표를 채우는 것은 사람이나
`!연구` 기관의 몫이고, **채우기 전에는 RTL 을 짓지 않는다.**_
