Laboratorio 3: Crear compuertas de paso
########################################

En este laboratorio se crear√°n distintas compuertas de paso y se utilizar√°n para crear compuertas sequenciales

.. contents:: Contenidos del laboratorio
    :depth: 4

Objetivos
*********
*   Comprender el funcionamiento de los Latches y Flip Flops y Muxes
*   Reconocer las ventajas y desventajas de utilizar compuertas de paso
*   Comprender por medio de simulaciones el tiempo de setup

Procedimiento
*************

Creaci√≥n y simulaci√≥n: compuertas de paso
==========================================

..  note::
    Todas las celdas que construya deber√°n tener las siguientes caracter√≠sticas: Los transistores NMOS ocuparan la parte inferior de la celda y los PMOS la parte superior; las entradas y salidas se conectaran por medio de contactos de metal 2, aparte de esto  ning√∫n metal2 o 3 deber√° ser utilizado dentro de las celdas.

#.  Crear una compuerta de paso con las siguientes dimensiones que se indican en la tabla. Crear tanto la vista de layout como la de icono y esquem√°tico.

    .. list-table:: Dimensiones de la compuerta de paso
        :header-rows: 1
        :align: center

        * - PMOS
          - NMOS
        * - 10ùû¥
          - 10ùû¥

    .. figure:: ../img/Lab3_1.png
        :name: lab3_1
        :scale: 40 %
        :align: center
  
        √çcono y esquem√°tico de la compuerta de paso

    El  layout  de  esta  compuerta  es  un  poco  diferente  si  se  comparacon  una compuerta  como  una  NAND  o  NOR.  Se  debe  realizar  como  se  muestra continuaci√≥n.  Recuerde  agregar  los  taps  y  conectar  el  poso  P  a  tierra  y  el  N  a vdd


    .. figure:: ../img/Lab3_2.png
        :name: lab3_2
        :scale: 40 %
        :align: center

        Layout de la compuerta de paso

#.  Simule esta compuerta, para comprobar que funcione como se espera  
      
    .. figure:: ../img/Lab3_3.png
        :name: lab3_3
        :scale: 40 %
        :align: center
  
        Simulaci√≥n de la compuerta de paso

#.  Qu√© ocurre  con  los  niveles  de  voltaje  a  la  salida    si  solo  se  utilizaran    un transistor  de  paso.  Realice  una  simulaci√≥n  para  justificar  porque  se  usa  una compuerta de paso en lugar de un solo transistor de paso

    .. figure:: ../img/Lab3_4.png
        :name: lab3_4
        :scale: 40 %
        :align: center

        Simulaci√≥n del transitor de paso

#.  Cambie  el  voltaje  de  umbral  en  el  archivo  de  proceso.  Utilice  el  voltaje  de umbral por defecto ¬±200ùëöùëâ.Que sucede  con el voltaje de salida?

    .. figure:: ../img/Lab3_5.png
        :name: lab3_5
        :scale: 40 %
        :align: center

        Variaci√≥n del voltaje de umbral

#.  Utilizando compuertas de paso construya un mux 2:1, Sim√∫lela para comprobar que est√©n bien construida. Suponga que cuenta tanto con la entrada de selecci√≥n como con la entrada de selecci√≥n negada

    .. figure:: ../img/Lab3_6.png
        :name: lab3_6
        :scale: 30 %
        :align: center

        √çcono del mux2:1

    .. figure:: ../img/Lab3_7.png
        :name: lab3_7
        :scale: 40 %
        :align: center

        Layout del mux2:1

#.  Utilizando compuertas nand construya la misma compuerta  y el mismo mux 2:1

    .. figure:: ../img/Lab3_8.png
        :name: lab3_8
        :scale: 30 %
        :align: center

        Layout del mux2:1 usando compuertas nand

#.  Cu√°les   son   las   ventajas    y   desventajas   de   usar   compuertas   de   paso compar√°ndolas   con   compuertas   est√°ndar.   Comp√°relas   en √°rea,   tama√±o   y potencia

#.  Imagine  que  en  lugar  de  un  mux  2:1  tiene  un  mux  3:1,  o  que  no  cuenta  no cuenta tango con la  entrada negada, que podr√≠a suceder en ese caso, investigue sobre ‚Äúmux contention‚Äù y explique que suceder√≠a


Creaci√≥n y simulaci√≥n: latches y Flip Flops
===========================================

#.  Construya un latch de fase positiva, tanto el layout como el esquem√°tico

    .. figure:: ../img/Lab3_9.png   
        :name: lab3_9
        :scale: 40 %
        :align: center

        Layout del latch

#.  Simule  el  latch  que  acaba  de  construir,  haga  la  entrada  variar  de  forma  que pueda comprobar que el latch funciona como se espera

    .. figure:: ../img/Lab3_10.png   
        :name: lab3_10
        :scale: 40 %
        :align: center

        Simulaci√≥n del latch

#.  Realice  una  simulaci√≥n  que  le  permita  encontrar  el  tiempo  de  setup,  como referencia  puede  tomar  la  figura  a continuaci√≥n.  Que  representa  el  tiempo  de setup en el circuito?

    .. figure:: ../img/Lab3_11.png   
        :name: lab3_11
        :scale: 40 %
        :align: center

        Tiempo de setup del latch

#.  Utilizando la misma t√©cnica encuentre el tiempo de hold para el latch

#.  Analice qu√© efectos puede tener ruido en la se√±al de reloj. Qu√© pasa si durante la fase negativa del reloj se produce un evento de ruido. Explique

#.  Utilizando el latch que acaba de construir, construya un FF de flaco positivo

#.  Encuentre el tiempo de setup para el FF