mvn r2, r1
add r1, r2, r2, lsl 14
lsr r1, r1, 12
