Analysis & Synthesis report for Chen_Kevin_16x4SRAM
Tue Mar 05 22:38:07 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Logic Cells Representing Combinational Loops
  9. General Register Statistics
 10. Elapsed Time Per Partition
 11. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Mar 05 22:38:07 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Chen_Kevin_16x4SRAM                             ;
; Top-level Entity Name              ; Chen_Kevin_16x4SRAMFinal                        ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 211                                             ;
;     Total combinational functions  ; 211                                             ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 18                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                               ;
+----------------------------------------------------------------------------+--------------------------+---------------------+
; Option                                                                     ; Setting                  ; Default Value       ;
+----------------------------------------------------------------------------+--------------------------+---------------------+
; Device                                                                     ; EP2C35F672C6             ;                     ;
; Top-level entity name                                                      ; Chen_Kevin_16x4SRAMFinal ; Chen_Kevin_16x4SRAM ;
; Family name                                                                ; Cyclone II               ; Cyclone IV GX       ;
; Use smart compilation                                                      ; Off                      ; Off                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                       ; On                  ;
; Enable compact report table                                                ; Off                      ; Off                 ;
; Restructure Multiplexers                                                   ; Auto                     ; Auto                ;
; Create Debugging Nodes for IP Cores                                        ; Off                      ; Off                 ;
; Preserve fewer node names                                                  ; On                       ; On                  ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                      ; Off                 ;
; Verilog Version                                                            ; Verilog_2001             ; Verilog_2001        ;
; VHDL Version                                                               ; VHDL_1993                ; VHDL_1993           ;
; State Machine Processing                                                   ; Auto                     ; Auto                ;
; Safe State Machine                                                         ; Off                      ; Off                 ;
; Extract Verilog State Machines                                             ; On                       ; On                  ;
; Extract VHDL State Machines                                                ; On                       ; On                  ;
; Ignore Verilog initial constructs                                          ; Off                      ; Off                 ;
; Iteration limit for constant Verilog loops                                 ; 5000                     ; 5000                ;
; Iteration limit for non-constant Verilog loops                             ; 250                      ; 250                 ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                       ; On                  ;
; Infer RAMs from Raw Logic                                                  ; On                       ; On                  ;
; Parallel Synthesis                                                         ; On                       ; On                  ;
; DSP Block Balancing                                                        ; Auto                     ; Auto                ;
; NOT Gate Push-Back                                                         ; On                       ; On                  ;
; Power-Up Don't Care                                                        ; On                       ; On                  ;
; Remove Redundant Logic Cells                                               ; Off                      ; Off                 ;
; Remove Duplicate Registers                                                 ; On                       ; On                  ;
; Ignore CARRY Buffers                                                       ; Off                      ; Off                 ;
; Ignore CASCADE Buffers                                                     ; Off                      ; Off                 ;
; Ignore GLOBAL Buffers                                                      ; Off                      ; Off                 ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                      ; Off                 ;
; Ignore LCELL Buffers                                                       ; Off                      ; Off                 ;
; Ignore SOFT Buffers                                                        ; On                       ; On                  ;
; Limit AHDL Integers to 32 Bits                                             ; Off                      ; Off                 ;
; Optimization Technique                                                     ; Balanced                 ; Balanced            ;
; Carry Chain Length                                                         ; 70                       ; 70                  ;
; Auto Carry Chains                                                          ; On                       ; On                  ;
; Auto Open-Drain Pins                                                       ; On                       ; On                  ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                      ; Off                 ;
; Auto ROM Replacement                                                       ; On                       ; On                  ;
; Auto RAM Replacement                                                       ; On                       ; On                  ;
; Auto Shift Register Replacement                                            ; Auto                     ; Auto                ;
; Allow Shift Register Merging across Hierarchies                            ; Auto                     ; Auto                ;
; Auto Clock Enable Replacement                                              ; On                       ; On                  ;
; Strict RAM Replacement                                                     ; Off                      ; Off                 ;
; Allow Synchronous Control Signals                                          ; On                       ; On                  ;
; Force Use of Synchronous Clear Signals                                     ; Off                      ; Off                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                      ; Off                 ;
; Auto Resource Sharing                                                      ; Off                      ; Off                 ;
; Allow Any RAM Size For Recognition                                         ; Off                      ; Off                 ;
; Allow Any ROM Size For Recognition                                         ; Off                      ; Off                 ;
; Allow Any Shift Register Size For Recognition                              ; Off                      ; Off                 ;
; Use LogicLock Constraints during Resource Balancing                        ; On                       ; On                  ;
; Ignore translate_off and synthesis_off directives                          ; Off                      ; Off                 ;
; Timing-Driven Synthesis                                                    ; Off                      ; Off                 ;
; Report Parameter Settings                                                  ; On                       ; On                  ;
; Report Source Assignments                                                  ; On                       ; On                  ;
; Report Connectivity Checks                                                 ; On                       ; On                  ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                      ; Off                 ;
; Synchronization Register Chain Length                                      ; 2                        ; 2                   ;
; PowerPlay Power Optimization                                               ; Normal compilation       ; Normal compilation  ;
; HDL message level                                                          ; Level2                   ; Level2              ;
; Suppress Register Optimization Related Messages                            ; Off                      ; Off                 ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000                     ; 5000                ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000                     ; 5000                ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                      ; 100                 ;
; Clock MUX Protection                                                       ; On                       ; On                  ;
; Auto Gated Clock Conversion                                                ; Off                      ; Off                 ;
; Block Design Naming                                                        ; Auto                     ; Auto                ;
; SDC constraint protection                                                  ; Off                      ; Off                 ;
; Synthesis Effort                                                           ; Auto                     ; Auto                ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                       ; On                  ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                      ; Off                 ;
; Analysis & Synthesis Message Level                                         ; Medium                   ; Medium              ;
; Disable Register Merging Across Hierarchies                                ; Auto                     ; Auto                ;
; Resource Aware Inference For Block RAM                                     ; On                       ; On                  ;
; Synthesis Seed                                                             ; 1                        ; 1                   ;
+----------------------------------------------------------------------------+--------------------------+---------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                       ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                             ; Library ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------+---------+
; Chen_Kevin_D-Latch.bdf           ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_D-Latch.bdf       ;         ;
; Chen_Kevin_SRAM.bdf              ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_SRAM.bdf          ;         ;
; Chen_Kevin_16x4SRAM.bdf          ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_16x4SRAM.bdf      ;         ;
; Chen_Kevin_16x1SRAM.bdf          ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_16x1SRAM.bdf      ;         ;
; Chen_Kevin_Decode4to16.vhd       ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_Decode4to16.vhd   ;         ;
; Chen_Kevin_16x4SRAMFinal.bdf     ; yes             ; User Block Diagram/Schematic File  ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_16x4SRAMFinal.bdf ;         ;
; Chen_Kevin_Dec_to_Hex.vhd        ; yes             ; User VHDL File                     ; C:/Users/kille/Desktop/Chen_Kevin/Lab 2/Quartus Files/16x4 SRAM_ONLYFORPINS/Chen_Kevin_Dec_to_Hex.vhd    ;         ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                 ;
+---------------------------------------------+---------------+
; Resource                                    ; Usage         ;
+---------------------------------------------+---------------+
; Estimated Total logic elements              ; 211           ;
;                                             ;               ;
; Total combinational functions               ; 211           ;
; Logic element usage by number of LUT inputs ;               ;
;     -- 4 input functions                    ; 67            ;
;     -- 3 input functions                    ; 144           ;
;     -- <=2 input functions                  ; 0             ;
;                                             ;               ;
; Logic elements by mode                      ;               ;
;     -- normal mode                          ; 211           ;
;     -- arithmetic mode                      ; 0             ;
;                                             ;               ;
; Total registers                             ; 0             ;
;     -- Dedicated logic registers            ; 0             ;
;     -- I/O registers                        ; 0             ;
;                                             ;               ;
; I/O pins                                    ; 18            ;
; Embedded Multiplier 9-bit elements          ; 0             ;
; Maximum fan-out node                        ; Chen_Kevin_CS ;
; Maximum fan-out                             ; 20            ;
; Total fan-out                               ; 707           ;
; Average fan-out                             ; 3.09          ;
+---------------------------------------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                              ;
+----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                          ; Library Name ;
+----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Chen_Kevin_16x4SRAMFinal              ; 211 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 18   ; 0            ; |Chen_Kevin_16x4SRAMFinal                                                                                                    ; work         ;
;    |Chen_Kevin_16x4SRAM:inst|          ; 204 (4)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst                                                                           ; work         ;
;       |Chen_Kevin_16x1SRAM:inst1|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1                                                 ; work         ;
;          |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst                            ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x1SRAM:inst2|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2                                                 ; work         ;
;          |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst                            ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x1SRAM:inst3|      ; 42 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3                                                 ; work         ;
;          |Chen_Kevin_SRAM:inst10|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst11|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst12|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst13|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst14|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst15|      ; 12 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst1|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst2|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst3|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst4|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst5|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst6|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst7|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst8|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst9|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst                            ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_16x1SRAM:inst4|      ; 58 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4                                                 ; work         ;
;          |Chen_Kevin_SRAM:inst10|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst11|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst12|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst13|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst14|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst15|      ; 13 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15                          ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1 ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst  ; work         ;
;          |Chen_Kevin_SRAM:inst1|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst2|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst3|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst4|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst5|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst6|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst7|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst8|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst9|       ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9                           ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1  ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst   ; work         ;
;          |Chen_Kevin_SRAM:inst|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst                            ; work         ;
;             |Chen_Kevin_D-Latch:inst1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1   ; work         ;
;             |Chen_Kevin_D-Latch:inst|  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst    ; work         ;
;       |Chen_Kevin_Decode4to16:inst|    ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_Decode4to16:inst                                               ; work         ;
;    |Chen_Kevin_Dec_to_Hex:inst1|       ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Chen_Kevin_16x4SRAMFinal|Chen_Kevin_Dec_to_Hex:inst1                                                                        ; work         ;
+----------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                                                                     ;
+------------------------------------------------------------------------------------------------------------+-----+
; Logic Cell Name                                                                                            ;     ;
+------------------------------------------------------------------------------------------------------------+-----+
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~0 ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~0    ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~0    ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~0  ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~0    ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~0   ;     ;
; Number of logic cells representing combinational loops                                                     ; 128 ;
+------------------------------------------------------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 05 22:38:01 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Chen_Kevin_16x4SRAM -c Chen_Kevin_16x4SRAM
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_sr-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_SR-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_control_sr-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_Control_SR-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_d-latch.bdf
    Info (12023): Found entity 1: Chen_Kevin_D-Latch
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_SRAM
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x4sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x4SRAM
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x1sram.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x1SRAM
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_decode4to16.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Decode4to16-Arch
    Info (12023): Found entity 1: Chen_Kevin_Decode4to16
Info (12021): Found 1 design units, including 1 entities, in source file chen_kevin_16x4sramfinal.bdf
    Info (12023): Found entity 1: Chen_Kevin_16x4SRAMFinal
Info (12021): Found 2 design units, including 1 entities, in source file chen_kevin_dec_to_hex.vhd
    Info (12022): Found design unit 1: Chen_Kevin_Dec_to_Hex-Arc
    Info (12023): Found entity 1: Chen_Kevin_Dec_to_Hex
Info (12127): Elaborating entity "Chen_Kevin_16x4SRAMFinal" for the top level hierarchy
Info (12128): Elaborating entity "Chen_Kevin_Dec_to_Hex" for hierarchy "Chen_Kevin_Dec_to_Hex:inst1"
Info (12128): Elaborating entity "Chen_Kevin_16x4SRAM" for hierarchy "Chen_Kevin_16x4SRAM:inst"
Info (12128): Elaborating entity "Chen_Kevin_16x1SRAM" for hierarchy "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4"
Info (12128): Elaborating entity "Chen_Kevin_SRAM" for hierarchy "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15"
Info (12128): Elaborating entity "Chen_Kevin_D-Latch" for hierarchy "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1"
Info (12128): Elaborating entity "Chen_Kevin_Decode4to16" for hierarchy "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_Decode4to16:inst"
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|inst7" to the node "Chen_Kevin_Dec_to_Hex:inst1|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|inst8" to the node "Chen_Kevin_Dec_to_Hex:inst1|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|inst9" to the node "Chen_Kevin_Dec_to_Hex:inst1|Mux0" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|inst11" to the node "Chen_Kevin_Dec_to_Hex:inst1|Mux0" into an OR gate
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x4SRAM:inst|inst7" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x4SRAM:inst|inst8" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x4SRAM:inst|inst9" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|inst4" to the node "Chen_Kevin_16x4SRAM:inst|inst11" into an OR gate
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 229 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 11 input pins
    Info (21059): Implemented 7 output pins
    Info (21061): Implemented 211 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Tue Mar 05 22:38:07 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


