<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<?xml-stylesheet href="rptstyle.xsl" type="text/xsl" ?>
<doc>
<text>SmartTime Version 2021.2.0.11</text>
<text>Microsemi Corporation - Microsemi Libero Software Release v2021.2 (Version 2021.2.0.11)
Date: Sun Aug 22 16:31:39 2021 </text>
<table>
<header>
</header>
<row>
 <cell>Design</cell>
 <cell>SID_PLAYER</cell>
</row>
<row>
 <cell>Family</cell>
 <cell>SmartFusion2</cell>
</row>
<row>
 <cell>Die</cell>
 <cell>M2S010</cell>
</row>
<row>
 <cell>Package</cell>
 <cell>400 VF</cell>
</row>
<row>
 <cell>Temperature Range</cell>
 <cell>0 - 85 C</cell>
</row>
<row>
 <cell>Voltage Range</cell>
 <cell>1.14 - 1.26 V</cell>
</row>
<row>
 <cell>Speed Grade</cell>
 <cell>STD</cell>
</row>
</table>
<text></text>
<text></text>
<section>
<name>Coverage Summary</name>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>         1341</cell>
 <cell>           33</cell>
 <cell>         1374</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>          705</cell>
 <cell>            2</cell>
 <cell>          707</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>           65</cell>
 <cell>           65</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>         2046</cell>
 <cell>          100</cell>
 <cell>         2146</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>         1341</cell>
 <cell>           33</cell>
 <cell>         1374</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>          705</cell>
 <cell>            2</cell>
 <cell>          707</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           65</cell>
 <cell>           65</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>         2046</cell>
 <cell>          100</cell>
 <cell>         2146</cell>
</row>
</table>
<section>
<name>Clock domain: </name>
<text>SID_PLAYER_sb_0/CCC_0/GL0</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>         1341</cell>
 <cell>           33</cell>
 <cell>         1374</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>          705</cell>
 <cell>            2</cell>
 <cell>          707</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>           64</cell>
 <cell>           64</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>         2046</cell>
 <cell>           99</cell>
 <cell>         2145</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>         1341</cell>
 <cell>           33</cell>
 <cell>         1374</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>          705</cell>
 <cell>            2</cell>
 <cell>          707</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           64</cell>
 <cell>           64</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>         2046</cell>
 <cell>           99</cell>
 <cell>         2145</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>DQ[0]</item>
 <item>DQ[10]</item>
 <item>DQ[11]</item>
 <item>DQ[12]</item>
 <item>DQ[13]</item>
 <item>DQ[14]</item>
 <item>DQ[15]</item>
 <item>DQ[1]</item>
 <item>DQ[2]</item>
 <item>DQ[3]</item>
 <item>DQ[4]</item>
 <item>DQ[5]</item>
 <item>DQ[6]</item>
 <item>DQ[7]</item>
 <item>DQ[8]</item>
 <item>DQ[9]</item>
 <item>USER_BTN</item>
 <item>sid_data[0]</item>
 <item>sid_data[1]</item>
 <item>sid_data[2]</item>
 <item>sid_data[3]</item>
 <item>sid_data[4]</item>
 <item>sid_data[5]</item>
 <item>sid_data[6]</item>
 <item>sid_data[7]</item>
</list>
<text></text>
<text> - Min input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>DQ[0]</item>
 <item>DQ[10]</item>
 <item>DQ[11]</item>
 <item>DQ[12]</item>
 <item>DQ[13]</item>
 <item>DQ[14]</item>
 <item>DQ[15]</item>
 <item>DQ[1]</item>
 <item>DQ[2]</item>
 <item>DQ[3]</item>
 <item>DQ[4]</item>
 <item>DQ[5]</item>
 <item>DQ[6]</item>
 <item>DQ[7]</item>
 <item>DQ[8]</item>
 <item>DQ[9]</item>
 <item>USER_BTN</item>
 <item>sid_data[0]</item>
 <item>sid_data[1]</item>
 <item>sid_data[2]</item>
 <item>sid_data[3]</item>
 <item>sid_data[4]</item>
 <item>sid_data[5]</item>
 <item>sid_data[6]</item>
 <item>sid_data[7]</item>
</list>
<text></text>
<text></text>
<text> - Max output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>BA[0]</item>
 <item>BA[1]</item>
 <item>CAS_N</item>
 <item>CKE</item>
 <item>CS_N[0]</item>
 <item>DQM[0]</item>
 <item>DQM[1]</item>
 <item>DQ[0]</item>
 <item>DQ[10]</item>
 <item>DQ[11]</item>
 <item>DQ[12]</item>
 <item>DQ[13]</item>
 <item>DQ[14]</item>
 <item>DQ[15]</item>
 <item>DQ[1]</item>
 <item>DQ[2]</item>
 <item>DQ[3]</item>
 <item>DQ[4]</item>
 <item>DQ[5]</item>
 <item>DQ[6]</item>
 <item>DQ[7]</item>
 <item>DQ[8]</item>
 <item>DQ[9]</item>
 <item>LED[0]</item>
 <item>LED[1]</item>
 <item>LED[2]</item>
 <item>LED[3]</item>
 <item>LED[4]</item>
 <item>LED[5]</item>
 <item>LED[6]</item>
 <item>LED[7]</item>
 <item>MMUART_0_TXD</item>
 <item>RAS_N</item>
 <item>SA[0]</item>
 <item>SA[10]</item>
 <item>SA[11]</item>
 <item>SA[1]</item>
 <item>SA[2]</item>
 <item>SA[3]</item>
 <item>SA[4]</item>
 <item>SA[5]</item>
 <item>SA[6]</item>
 <item>SA[7]</item>
 <item>SA[8]</item>
 <item>SA[9]</item>
 <item>USER_LED</item>
 <item>WE_N</item>
 <item>sid_addr[0]</item>
 <item>sid_addr[1]</item>
 <item>sid_addr[2]</item>
 <item>sid_addr[3]</item>
 <item>sid_addr[4]</item>
 <item>sid_clk</item>
 <item>sid_cs_n</item>
 <item>sid_data[0]</item>
 <item>sid_data[1]</item>
 <item>sid_data[2]</item>
 <item>sid_data[3]</item>
 <item>sid_data[4]</item>
 <item>sid_data[5]</item>
 <item>sid_data[6]</item>
 <item>sid_data[7]</item>
 <item>sid_rst_n</item>
 <item>sid_rw</item>
</list>
<text></text>
<text> - Min output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>BA[0]</item>
 <item>BA[1]</item>
 <item>CAS_N</item>
 <item>CKE</item>
 <item>CS_N[0]</item>
 <item>DQM[0]</item>
 <item>DQM[1]</item>
 <item>DQ[0]</item>
 <item>DQ[10]</item>
 <item>DQ[11]</item>
 <item>DQ[12]</item>
 <item>DQ[13]</item>
 <item>DQ[14]</item>
 <item>DQ[15]</item>
 <item>DQ[1]</item>
 <item>DQ[2]</item>
 <item>DQ[3]</item>
 <item>DQ[4]</item>
 <item>DQ[5]</item>
 <item>DQ[6]</item>
 <item>DQ[7]</item>
 <item>DQ[8]</item>
 <item>DQ[9]</item>
 <item>LED[0]</item>
 <item>LED[1]</item>
 <item>LED[2]</item>
 <item>LED[3]</item>
 <item>LED[4]</item>
 <item>LED[5]</item>
 <item>LED[6]</item>
 <item>LED[7]</item>
 <item>MMUART_0_TXD</item>
 <item>RAS_N</item>
 <item>SA[0]</item>
 <item>SA[10]</item>
 <item>SA[11]</item>
 <item>SA[1]</item>
 <item>SA[2]</item>
 <item>SA[3]</item>
 <item>SA[4]</item>
 <item>SA[5]</item>
 <item>SA[6]</item>
 <item>SA[7]</item>
 <item>SA[8]</item>
 <item>SA[9]</item>
 <item>USER_LED</item>
 <item>WE_N</item>
 <item>sid_addr[0]</item>
 <item>sid_addr[1]</item>
 <item>sid_addr[2]</item>
 <item>sid_addr[3]</item>
 <item>sid_addr[4]</item>
 <item>sid_clk</item>
 <item>sid_cs_n</item>
 <item>sid_data[0]</item>
 <item>sid_data[1]</item>
 <item>sid_data[2]</item>
 <item>sid_data[3]</item>
 <item>sid_data[4]</item>
 <item>sid_data[5]</item>
 <item>sid_data[6]</item>
 <item>sid_data[7]</item>
 <item>sid_rst_n</item>
 <item>sid_rw</item>
</list>
<text></text>
<text></text>
<text> - Setup unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[0]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[10]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[11]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[12]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[13]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[14]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[15]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[16]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[17]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[18]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[19]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[1]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[20]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[21]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[22]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[23]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[24]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[25]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[26]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[27]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[28]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[29]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[2]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[30]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[31]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[3]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[4]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[5]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[6]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[7]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[8]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[9]:D</item>
 <item>SID_PLAYER_sb_0/SID_PLAYER_sb_MSS_0/MSS_ADLIB_INST/INST_MSS_010_IP:MGPIO8A_F2H_GPIN</item>
</list>
<text></text>
<text> - Recovery unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>SID_PLAYER_sb_0/CORERESETP_0/RESET_N_M2F_clk_base:ALn</item>
 <item>SID_PLAYER_sb_0/CORERESETP_0/RESET_N_M2F_q1:ALn</item>
</list>
<text></text>
<text> - Hold unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[0]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[10]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[11]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[12]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[13]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[14]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[15]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[16]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[17]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[18]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[19]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[1]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[20]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[21]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[22]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[23]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[24]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[25]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[26]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[27]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[28]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[29]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[2]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[30]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[31]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[3]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[4]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[5]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[6]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[7]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[8]:D</item>
 <item>CORESDR_AHB_C1_0/CORESDR_AHB_C1_0/genblk1.CoreSDR_0/dataout_latch[9]:D</item>
 <item>SID_PLAYER_sb_0/SID_PLAYER_sb_MSS_0/MSS_ADLIB_INST/INST_MSS_010_IP:MGPIO8A_F2H_GPIN</item>
</list>
<text></text>
<text> - Removal unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>SID_PLAYER_sb_0/CORERESETP_0/RESET_N_M2F_clk_base:ALn</item>
 <item>SID_PLAYER_sb_0/CORERESETP_0/RESET_N_M2F_q1:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>SID_PLAYER_sb_0/FABOSC_0/I_RCOSC_25_50MHZ/CLKOUT</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text></text>
<text> - Max output delay constraint missing on port:</text>
<text>   </text>
<list>
 <item>SDRCLK</item>
</list>
<text></text>
<text> - Min output delay constraint missing on port:</text>
<text>   </text>
<list>
 <item>SDRCLK</item>
</list>
<text></text>
<text></text>
</section>
</section>
<section>
<name>Input to Output</name>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<separator/>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
</table>
</section>
</section>
</doc>
