TimeQuest Timing Analyzer report for adc_det_project
Mon Jan 28 23:15:45 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; adc_det_project                                     ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.99 MHz ; 35.99 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -26.783 ; -452.372          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -179.953                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                  ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.783 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 28.229     ;
; -26.696 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 28.142     ;
; -26.663 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 28.095     ;
; -26.651 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 28.097     ;
; -26.589 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 28.021     ;
; -26.558 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 28.004     ;
; -26.527 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 27.959     ;
; -26.506 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 27.952     ;
; -26.455 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 27.887     ;
; -26.411 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 27.857     ;
; -26.380 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 27.812     ;
; -26.262 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 27.694     ;
; -26.257 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 27.703     ;
; -26.232 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.431      ; 27.664     ;
; -25.438 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 26.361     ;
; -25.351 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 26.274     ;
; -25.306 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 26.229     ;
; -25.213 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 26.136     ;
; -25.161 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 26.084     ;
; -25.066 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 25.989     ;
; -24.912 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 25.835     ;
; -24.644 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.541     ;
; -24.570 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.467     ;
; -24.508 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.405     ;
; -24.436 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.333     ;
; -24.361 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.258     ;
; -24.243 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.140     ;
; -24.213 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 25.110     ;
; -22.855 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.778     ;
; -22.768 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.691     ;
; -22.723 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.646     ;
; -22.630 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.553     ;
; -22.578 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.501     ;
; -22.483 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.406     ;
; -22.329 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.078     ; 23.252     ;
; -22.253 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 23.150     ;
; -22.154 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 23.051     ;
; -22.134 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 23.028     ;
; -22.074 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 22.971     ;
; -22.035 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 22.929     ;
; -21.955 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 22.849     ;
; -21.808 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 22.705     ;
; -21.734 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 22.631     ;
; -21.672 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 22.569     ;
; -21.600 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.104     ; 22.497     ;
; -20.365 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 21.285     ;
; -20.278 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 21.198     ;
; -20.242 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 21.136     ;
; -20.233 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 21.153     ;
; -20.140 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 21.060     ;
; -20.088 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 21.008     ;
; -19.993 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 20.913     ;
; -19.839 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.081     ; 20.759     ;
; -19.255 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 20.149     ;
; -19.181 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 20.075     ;
; -19.119 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.107     ; 20.013     ;
; -17.822 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.445      ; 19.268     ;
; -17.206 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 18.651     ;
; -15.861 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 16.783     ;
; -15.803 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.090     ; 16.714     ;
; -13.278 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 14.200     ;
; -12.963 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.090     ; 13.874     ;
; -10.788 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 11.707     ;
; -10.365 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 11.273     ;
; -7.974  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 9.419      ;
; -7.440  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 8.885      ;
; -6.607  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 7.529      ;
; -6.326  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 7.248      ;
; -6.164  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 7.083      ;
; -5.240  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 6.159      ;
; -5.193  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.118      ;
; -5.162  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.087      ;
; -5.038  ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 6.483      ;
; -5.023  ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 6.468      ;
; -4.996  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.921      ;
; -4.982  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 5.904      ;
; -4.965  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.890      ;
; -4.950  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.875      ;
; -4.948  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.869      ;
; -4.931  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.856      ;
; -4.919  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.844      ;
; -4.900  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.825      ;
; -4.870  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.795      ;
; -4.839  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.764      ;
; -4.792  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.717      ;
; -4.780  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.705      ;
; -4.762  ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.444      ; 6.207      ;
; -4.761  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.686      ;
; -4.749  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.674      ;
; -4.746  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.667      ;
; -4.736  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.661      ;
; -4.705  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.630      ;
; -4.700  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.621      ;
; -4.681  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.602      ;
; -4.659  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.079     ; 5.581      ;
; -4.620  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.541      ;
; -4.614  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.539      ;
; -4.583  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.508      ;
; -4.542  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.463      ;
; -4.530  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.080     ; 5.451      ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                   ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|lcd_rs                                    ; lcd1602:lcd1602|lcd_rs                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|lcd_en                                    ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|lcd_data[6]                               ; lcd1602:lcd1602|lcd_data[6]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; lcd1602:lcd1602|lcd_data[7]                               ; lcd1602:lcd1602|lcd_data[7]                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[0]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.501 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc_channel_sw[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.512 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.559 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.851      ;
; 0.701 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.724 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
; 0.727 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.019      ;
; 0.761 ; lcd1602:lcd1602|cnt[15]                                   ; lcd1602:lcd1602|cnt[15]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; lcd1602:lcd1602|cnt[5]                                    ; lcd1602:lcd1602|cnt[5]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; lcd1602:lcd1602|cnt[11]                                   ; lcd1602:lcd1602|cnt[11]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; lcd1602:lcd1602|cnt[19]                                   ; lcd1602:lcd1602|cnt[19]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; lcd1602:lcd1602|cnt[17]                                   ; lcd1602:lcd1602|cnt[17]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; lcd1602:lcd1602|cnt[21]                                   ; lcd1602:lcd1602|cnt[21]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; lcd1602:lcd1602|cnt[27]                                   ; lcd1602:lcd1602|cnt[27]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; lcd1602:lcd1602|cnt[29]                                   ; lcd1602:lcd1602|cnt[29]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; lcd1602:lcd1602|cnt[2]                                    ; lcd1602:lcd1602|cnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:lcd1602|cnt[6]                                    ; lcd1602:lcd1602|cnt[6]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:lcd1602|cnt[9]                                    ; lcd1602:lcd1602|cnt[9]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:lcd1602|cnt[16]                                   ; lcd1602:lcd1602|cnt[16]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; lcd1602:lcd1602|cnt[31]                                   ; lcd1602:lcd1602|cnt[31]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[12]                                   ; lcd1602:lcd1602|cnt[12]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[14]                                   ; lcd1602:lcd1602|cnt[14]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[18]                                   ; lcd1602:lcd1602|cnt[18]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[22]                                   ; lcd1602:lcd1602|cnt[22]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[23]                                   ; lcd1602:lcd1602|cnt[23]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; lcd1602:lcd1602|cnt[25]                                   ; lcd1602:lcd1602|cnt[25]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; lcd1602:lcd1602|cnt[8]                                    ; lcd1602:lcd1602|cnt[8]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; lcd1602:lcd1602|cnt[20]                                   ; lcd1602:lcd1602|cnt[20]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; lcd1602:lcd1602|cnt[30]                                   ; lcd1602:lcd1602|cnt[30]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]               ; lcd1602:lcd1602|lcd_data[0]                               ; clk          ; clk         ; 0.000        ; 0.143      ; 1.122      ;
; 0.767 ; lcd1602:lcd1602|cnt[24]                                   ; lcd1602:lcd1602|cnt[24]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; lcd1602:lcd1602|cnt[26]                                   ; lcd1602:lcd1602|cnt[26]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; lcd1602:lcd1602|cnt[28]                                   ; lcd1602:lcd1602|cnt[28]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.784 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.785 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.786 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; lcd1602:lcd1602|cnt[0]                                    ; lcd1602:lcd1602|cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.787 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.796 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.088      ;
; 0.842 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[3]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.134      ;
; 0.847 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.139      ;
; 0.866 ; lcd1602:lcd1602|state1[3]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.158      ;
; 0.927 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.219      ;
; 0.943 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[6]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.235      ;
; 0.949 ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.981 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.273      ;
; 0.981 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.273      ;
; 1.045 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.338      ;
; 1.062 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.354      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[11]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[12]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[13]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[14]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[15]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[16]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[17]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[18]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[19]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[20]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[21]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[22]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[23]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[24]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[25]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[26]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[27]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[28]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[29]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[30]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[31]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_clk_en                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_en                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_rs                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tlc1543_data ; clk        ; 2.965 ; 3.207 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; 5.200 ; 5.706 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; tlc1543_data ; clk        ; -1.907 ; -2.105 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; -1.764 ; -1.976 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 9.770 ; 9.773 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 8.992 ; 8.810 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.925 ; 8.681 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 9.281 ; 8.993 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.686 ; 8.514 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.650 ; 8.458 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.570 ; 8.406 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 9.770 ; 9.773 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.549 ; 8.358 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 8.507 ; 8.347 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 7.937 ; 7.858 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 7.370 ; 7.246 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 7.437 ; 7.288 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 8.246 ; 8.061 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 8.674 ; 8.497 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.604 ; 8.367 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.951 ; 8.672 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.374 ; 8.208 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.339 ; 8.154 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.267 ; 8.108 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 9.473 ; 9.478 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.246 ; 8.061 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 8.208 ; 8.052 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 7.661 ; 7.583 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 7.110 ; 6.990 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 7.175 ; 7.031 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.35 MHz ; 39.35 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -24.411 ; -408.142         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -179.953                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.411 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.835     ;
; -24.324 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.748     ;
; -24.312 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.724     ;
; -24.298 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.722     ;
; -24.287 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.699     ;
; -24.209 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.633     ;
; -24.194 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.606     ;
; -24.171 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.595     ;
; -24.171 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.583     ;
; -24.080 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.504     ;
; -24.069 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.481     ;
; -23.984 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.396     ;
; -23.944 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.422      ; 25.368     ;
; -23.939 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.410      ; 25.351     ;
; -23.186 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 24.117     ;
; -23.099 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 24.030     ;
; -23.073 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 24.004     ;
; -22.984 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 23.915     ;
; -22.946 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 23.877     ;
; -22.855 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 23.786     ;
; -22.719 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 23.650     ;
; -22.470 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.379     ;
; -22.445 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.354     ;
; -22.352 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.261     ;
; -22.329 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.238     ;
; -22.227 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.136     ;
; -22.142 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.051     ;
; -22.097 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 23.006     ;
; -20.844 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.775     ;
; -20.757 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.688     ;
; -20.731 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.662     ;
; -20.642 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.573     ;
; -20.604 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.535     ;
; -20.513 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.444     ;
; -20.377 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.071     ; 21.308     ;
; -20.338 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 21.247     ;
; -20.265 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 21.174     ;
; -20.255 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 21.163     ;
; -20.184 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 21.093     ;
; -20.182 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 21.090     ;
; -20.101 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 21.009     ;
; -19.851 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 20.760     ;
; -19.826 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 20.735     ;
; -19.733 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 20.642     ;
; -19.710 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.093     ; 20.619     ;
; -18.578 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.508     ;
; -18.495 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 19.403     ;
; -18.491 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.421     ;
; -18.465 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.395     ;
; -18.376 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.306     ;
; -18.338 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.268     ;
; -18.247 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.177     ;
; -18.133 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 19.063     ;
; -17.457 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 18.365     ;
; -17.432 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 18.340     ;
; -17.339 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.094     ; 18.247     ;
; -16.232 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.421      ; 17.655     ;
; -15.773 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.421      ; 17.196     ;
; -14.548 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 15.478     ;
; -14.390 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 15.310     ;
; -12.206 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 13.136     ;
; -11.771 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.082     ; 12.691     ;
; -9.940  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.073     ; 10.869     ;
; -9.436  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.083     ; 10.355     ;
; -7.421  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.421      ; 8.844      ;
; -6.953  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.421      ; 8.376      ;
; -6.141  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 7.071      ;
; -5.856  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 6.786      ;
; -5.735  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.073     ; 6.664      ;
; -4.883  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.073     ; 5.812      ;
; -4.822  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.758      ;
; -4.799  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.735      ;
; -4.700  ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.420      ; 6.122      ;
; -4.657  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.593      ;
; -4.646  ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.420      ; 6.068      ;
; -4.634  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.570      ;
; -4.616  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.552      ;
; -4.593  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.529      ;
; -4.584  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.520      ;
; -4.561  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.497      ;
; -4.543  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.479      ;
; -4.540  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.471      ;
; -4.520  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.456      ;
; -4.498  ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.420      ; 5.920      ;
; -4.490  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 5.420      ;
; -4.483  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.419      ;
; -4.472  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.408      ;
; -4.460  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.396      ;
; -4.449  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.385      ;
; -4.416  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.352      ;
; -4.393  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.329      ;
; -4.375  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.306      ;
; -4.334  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.265      ;
; -4.320  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.256      ;
; -4.302  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.233      ;
; -4.297  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.233      ;
; -4.288  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.072     ; 5.218      ;
; -4.261  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.192      ;
; -4.221  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 5.157      ;
; -4.201  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 5.132      ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|lcd_rs                                    ; lcd1602:lcd1602|lcd_rs                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|lcd_en                                    ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|lcd_data[6]                               ; lcd1602:lcd1602|lcd_data[6]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; lcd1602:lcd1602|lcd_data[7]                               ; lcd1602:lcd1602|lcd_data[7]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[0]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.467 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc_channel_sw[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.734      ;
; 0.472 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.513 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.780      ;
; 0.652 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.919      ;
; 0.662 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.929      ;
; 0.668 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.677 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]               ; lcd1602:lcd1602|lcd_data[0]                               ; clk          ; clk         ; 0.000        ; 0.135      ; 1.007      ;
; 0.706 ; lcd1602:lcd1602|cnt[5]                                    ; lcd1602:lcd1602|cnt[5]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; lcd1602:lcd1602|cnt[15]                                   ; lcd1602:lcd1602|cnt[15]                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; lcd1602:lcd1602|cnt[19]                                   ; lcd1602:lcd1602|cnt[19]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; lcd1602:lcd1602|cnt[21]                                   ; lcd1602:lcd1602|cnt[21]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; lcd1602:lcd1602|cnt[29]                                   ; lcd1602:lcd1602|cnt[29]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; lcd1602:lcd1602|cnt[11]                                   ; lcd1602:lcd1602|cnt[11]                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; lcd1602:lcd1602|cnt[17]                                   ; lcd1602:lcd1602|cnt[17]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; lcd1602:lcd1602|cnt[27]                                   ; lcd1602:lcd1602|cnt[27]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; lcd1602:lcd1602|cnt[22]                                   ; lcd1602:lcd1602|cnt[22]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; lcd1602:lcd1602|cnt[31]                                   ; lcd1602:lcd1602|cnt[31]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; lcd1602:lcd1602|cnt[6]                                    ; lcd1602:lcd1602|cnt[6]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; lcd1602:lcd1602|cnt[9]                                    ; lcd1602:lcd1602|cnt[9]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; lcd1602:lcd1602|cnt[23]                                   ; lcd1602:lcd1602|cnt[23]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; lcd1602:lcd1602|cnt[25]                                   ; lcd1602:lcd1602|cnt[25]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; lcd1602:lcd1602|cnt[16]                                   ; lcd1602:lcd1602|cnt[16]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; lcd1602:lcd1602|cnt[2]                                    ; lcd1602:lcd1602|cnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; lcd1602:lcd1602|cnt[14]                                   ; lcd1602:lcd1602|cnt[14]                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; lcd1602:lcd1602|cnt[18]                                   ; lcd1602:lcd1602|cnt[18]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; lcd1602:lcd1602|cnt[12]                                   ; lcd1602:lcd1602|cnt[12]                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; lcd1602:lcd1602|cnt[20]                                   ; lcd1602:lcd1602|cnt[20]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; lcd1602:lcd1602|cnt[26]                                   ; lcd1602:lcd1602|cnt[26]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; lcd1602:lcd1602|cnt[28]                                   ; lcd1602:lcd1602|cnt[28]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; lcd1602:lcd1602|cnt[30]                                   ; lcd1602:lcd1602|cnt[30]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; lcd1602:lcd1602|cnt[8]                                    ; lcd1602:lcd1602|cnt[8]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; lcd1602:lcd1602|cnt[24]                                   ; lcd1602:lcd1602|cnt[24]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.716 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.729 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.995      ;
; 0.734 ; lcd1602:lcd1602|cnt[0]                                    ; lcd1602:lcd1602|cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.000      ;
; 0.734 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.001      ;
; 0.745 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.788 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[3]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.055      ;
; 0.791 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.058      ;
; 0.808 ; lcd1602:lcd1602|state1[3]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.075      ;
; 0.864 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.865 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.866 ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.923 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.190      ;
; 0.923 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.190      ;
; 0.972 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 0.973 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[0]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[0]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[10]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[11]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[12]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[13]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[14]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[15]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[16]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[17]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[18]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[19]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[1]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[20]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[21]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[22]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[23]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[24]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[25]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[26]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[27]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[28]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[29]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[2]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[30]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[31]                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[3]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[4]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[5]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[6]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[7]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[8]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[9]                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_clk_en                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[0]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[1]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[2]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[3]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[4]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[5]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[6]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[7]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_en                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_rs                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[0]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[1]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[2]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[3]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[4]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[5]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[6]                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tlc1543_data ; clk        ; 2.667 ; 2.710 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; 4.623 ; 5.187 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; tlc1543_data ; clk        ; -1.688 ; -1.733 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; -1.546 ; -1.618 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 8.919 ; 8.734 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 8.320 ; 7.949 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.301 ; 7.799 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.606 ; 8.104 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.011 ; 7.689 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 7.969 ; 7.626 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 7.931 ; 7.574 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 8.919 ; 8.734 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 7.916 ; 7.524 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 7.854 ; 7.515 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 7.291 ; 7.084 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 6.742 ; 6.534 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 6.793 ; 6.580 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 7.617 ; 7.240 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 8.005 ; 7.648 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 7.983 ; 7.500 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 8.279 ; 7.797 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 7.705 ; 7.395 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 7.665 ; 7.334 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 7.632 ; 7.288 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 8.627 ; 8.451 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 7.617 ; 7.240 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 7.558 ; 7.231 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 7.017 ; 6.817 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 6.487 ; 6.286 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 6.536 ; 6.330 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.902 ; -130.779         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -129.779                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.902 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 12.061     ;
; -10.887 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 12.046     ;
; -10.843 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 12.002     ;
; -10.824 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 11.983     ;
; -10.791 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.948     ;
; -10.774 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 11.933     ;
; -10.753 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 11.912     ;
; -10.729 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.886     ;
; -10.719 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.876     ;
; -10.682 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.172      ; 11.841     ;
; -10.661 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.818     ;
; -10.656 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.813     ;
; -10.590 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.747     ;
; -10.582 ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 11.739     ;
; -10.289 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.241     ;
; -10.274 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.226     ;
; -10.230 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.182     ;
; -10.211 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.163     ;
; -10.161 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.113     ;
; -10.140 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.092     ;
; -10.069 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 11.021     ;
; -9.976  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.918     ;
; -9.914  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.856     ;
; -9.904  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.846     ;
; -9.846  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.788     ;
; -9.841  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.783     ;
; -9.775  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.717     ;
; -9.767  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 10.709     ;
; -9.222  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.174     ;
; -9.207  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.159     ;
; -9.163  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.115     ;
; -9.144  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.096     ;
; -9.094  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.046     ;
; -9.073  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 10.025     ;
; -9.002  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.035     ; 9.954      ;
; -8.956  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.898      ;
; -8.901  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.843      ;
; -8.888  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 9.829      ;
; -8.877  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.819      ;
; -8.833  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 9.774      ;
; -8.812  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.754      ;
; -8.809  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 9.750      ;
; -8.750  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.692      ;
; -8.740  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.682      ;
; -8.677  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.045     ; 9.619      ;
; -8.196  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 9.137      ;
; -8.162  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 9.113      ;
; -8.147  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 9.098      ;
; -8.103  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 9.054      ;
; -8.084  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 9.035      ;
; -8.034  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 8.985      ;
; -8.013  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 8.964      ;
; -7.942  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 8.893      ;
; -7.710  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 8.651      ;
; -7.648  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 8.589      ;
; -7.638  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.046     ; 8.579      ;
; -6.969  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.175      ; 8.131      ;
; -6.784  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.171      ; 7.942      ;
; -6.171  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 7.122      ;
; -6.154  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.040     ; 7.101      ;
; -5.109  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.036     ; 6.060      ;
; -4.943  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.040     ; 5.890      ;
; -4.058  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.037     ; 5.008      ;
; -3.847  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.041     ; 4.793      ;
; -2.923  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 4.080      ;
; -2.677  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.170      ; 3.834      ;
; -2.265  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.037     ; 3.215      ;
; -2.147  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.037     ; 3.097      ;
; -2.079  ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.038     ; 3.028      ;
; -1.772  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[3]                             ; clk          ; clk         ; 1.000        ; -0.038     ; 2.721      ;
; -1.689  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.646      ;
; -1.677  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.634      ;
; -1.649  ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.173      ; 2.809      ;
; -1.601  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.558      ;
; -1.597  ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.173      ; 2.757      ;
; -1.592  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.545      ;
; -1.589  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.546      ;
; -1.584  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.541      ;
; -1.572  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.529      ;
; -1.565  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[1]                             ; clk          ; clk         ; 1.000        ; -0.037     ; 2.515      ;
; -1.553  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.510      ;
; -1.551  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.508      ;
; -1.545  ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|lcd_data[0]                             ; clk          ; clk         ; 1.000        ; 0.173      ; 2.705      ;
; -1.541  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.498      ;
; -1.539  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.496      ;
; -1.515  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.472      ;
; -1.509  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.466      ;
; -1.504  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.457      ;
; -1.503  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.460      ;
; -1.497  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.454      ;
; -1.487  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.440      ;
; -1.464  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.421      ;
; -1.460  ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]               ; lcd1602:lcd1602|lcd_data[2]                             ; clk          ; clk         ; 1.000        ; -0.037     ; 2.410      ;
; -1.456  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.409      ;
; -1.454  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.407      ;
; -1.452  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.409      ;
; -1.439  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.396      ;
; -1.427  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6] ; clk          ; clk         ; 1.000        ; -0.030     ; 2.384      ;
; -1.418  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.371      ;
; -1.412  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr    ; clk          ; clk         ; 1.000        ; -0.034     ; 2.365      ;
+---------+-----------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; lcd1602:lcd1602|lcd_en                                    ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|state1[5]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|lcd_rs                                    ; lcd1602:lcd1602|lcd_rs                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|lcd_data[6]                               ; lcd1602:lcd1602|lcd_data[6]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd1602:lcd1602|lcd_data[7]                               ; lcd1602:lcd1602|lcd_data[7]                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[0]                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; tlc1543_top:tlc1543_top|tlc_channel_sw[3]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.231 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|lcd_en                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.352      ;
; 0.279 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]   ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.284 ; lcd1602:lcd1602|state1[1]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.291 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.303 ; lcd1602:lcd1602|cnt[15]                                   ; lcd1602:lcd1602|cnt[15]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; lcd1602:lcd1602|cnt[5]                                    ; lcd1602:lcd1602|cnt[5]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; lcd1602:lcd1602|cnt[31]                                   ; lcd1602:lcd1602|cnt[31]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; lcd1602:lcd1602|cnt[6]                                    ; lcd1602:lcd1602|cnt[6]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[11]                                   ; lcd1602:lcd1602|cnt[11]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[17]                                   ; lcd1602:lcd1602|cnt[17]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[19]                                   ; lcd1602:lcd1602|cnt[19]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[21]                                   ; lcd1602:lcd1602|cnt[21]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[27]                                   ; lcd1602:lcd1602|cnt[27]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; lcd1602:lcd1602|cnt[29]                                   ; lcd1602:lcd1602|cnt[29]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; lcd1602:lcd1602|cnt[2]                                    ; lcd1602:lcd1602|cnt[2]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[8]                                    ; lcd1602:lcd1602|cnt[8]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[9]                                    ; lcd1602:lcd1602|cnt[9]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[14]                                   ; lcd1602:lcd1602|cnt[14]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[16]                                   ; lcd1602:lcd1602|cnt[16]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[22]                                   ; lcd1602:lcd1602|cnt[22]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[23]                                   ; lcd1602:lcd1602|cnt[23]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; lcd1602:lcd1602|cnt[25]                                   ; lcd1602:lcd1602|cnt[25]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; lcd1602:lcd1602|cnt[12]                                   ; lcd1602:lcd1602|cnt[12]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; lcd1602:lcd1602|cnt[18]                                   ; lcd1602:lcd1602|cnt[18]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; lcd1602:lcd1602|cnt[20]                                   ; lcd1602:lcd1602|cnt[20]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; lcd1602:lcd1602|cnt[24]                                   ; lcd1602:lcd1602|cnt[24]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; lcd1602:lcd1602|cnt[30]                                   ; lcd1602:lcd1602|cnt[30]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; lcd1602:lcd1602|cnt[26]                                   ; lcd1602:lcd1602|cnt[26]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; lcd1602:lcd1602|cnt[28]                                   ; lcd1602:lcd1602|cnt[28]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.312 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543_ch_sw                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]               ; lcd1602:lcd1602|lcd_data[0]                               ; clk          ; clk         ; 0.000        ; 0.058      ; 0.457      ;
; 0.316 ; lcd1602:lcd1602|cnt[0]                                    ; lcd1602:lcd1602|cnt[0]                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.325 ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg   ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.347 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[3]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.351 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[1]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.363 ; lcd1602:lcd1602|state1[3]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.367 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[6]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; lcd1602:lcd1602|state1[4]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.389 ; lcd1602:lcd1602|state1[2]                                 ; lcd1602:lcd1602|state1[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.391 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[5]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.391 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.413 ; lcd1602:lcd1602|state1[0]                                 ; lcd1602:lcd1602|state1[4]                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.535      ;
; 0.431 ; lcd1602:lcd1602|state1[6]                                 ; lcd1602:lcd1602|state1[0]                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.550      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[16]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[17]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[18]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[19]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[20]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[21]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[22]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[23]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[24]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[25]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[26]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[27]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[28]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[29]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[30]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[31]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|cnt[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_clk_en                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_data[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_en                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|lcd_rs                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[4]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[5]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; lcd1602:lcd1602|state1[6]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tlc1543_data ; clk        ; 1.366 ; 2.016 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; 2.558 ; 2.987 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; tlc1543_data ; clk        ; -0.906 ; -1.496 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; -0.843 ; -1.422 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 4.772 ; 4.995 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 4.086 ; 4.231 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 4.053 ; 4.217 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.234 ; 4.421 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 4.007 ; 4.196 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 3.965 ; 4.142 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 3.971 ; 4.141 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.772 ; 4.995 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 3.930 ; 4.107 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 3.905 ; 4.056 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 3.692 ; 3.822 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 3.419 ; 3.507 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 3.448 ; 3.534 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 3.802 ; 3.973 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 3.950 ; 4.089 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 3.918 ; 4.076 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.091 ; 4.270 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 3.875 ; 4.056 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 3.834 ; 4.005 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 3.842 ; 4.007 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.646 ; 4.862 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 3.802 ; 3.973 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 3.774 ; 3.919 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 3.571 ; 3.696 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 3.310 ; 3.396 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 3.338 ; 3.421 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -26.783  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -26.783  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -452.372 ; 0.0   ; 0.0      ; 0.0     ; -179.953            ;
;  clk             ; -452.372 ; 0.000 ; N/A      ; N/A     ; -179.953            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; tlc1543_data ; clk        ; 2.965 ; 3.207 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; 5.200 ; 5.706 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; tlc1543_data ; clk        ; -0.906 ; -1.496 ; Rise       ; clk             ;
; tlc1543_eoc  ; clk        ; -0.843 ; -1.422 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 9.770 ; 9.773 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 8.992 ; 8.810 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 8.925 ; 8.681 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 9.281 ; 8.993 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 8.686 ; 8.514 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 8.650 ; 8.458 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 8.570 ; 8.406 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 9.770 ; 9.773 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 8.549 ; 8.358 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 8.507 ; 8.347 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 7.937 ; 7.858 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 7.370 ; 7.246 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 7.437 ; 7.288 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; lcd_data[*]  ; clk        ; 3.802 ; 3.973 ; Rise       ; clk             ;
;  lcd_data[0] ; clk        ; 3.950 ; 4.089 ; Rise       ; clk             ;
;  lcd_data[1] ; clk        ; 3.918 ; 4.076 ; Rise       ; clk             ;
;  lcd_data[2] ; clk        ; 4.091 ; 4.270 ; Rise       ; clk             ;
;  lcd_data[3] ; clk        ; 3.875 ; 4.056 ; Rise       ; clk             ;
;  lcd_data[4] ; clk        ; 3.834 ; 4.005 ; Rise       ; clk             ;
;  lcd_data[5] ; clk        ; 3.842 ; 4.007 ; Rise       ; clk             ;
;  lcd_data[6] ; clk        ; 4.646 ; 4.862 ; Rise       ; clk             ;
;  lcd_data[7] ; clk        ; 3.802 ; 3.973 ; Rise       ; clk             ;
; lcd_en       ; clk        ; 3.774 ; 3.919 ; Rise       ; clk             ;
; lcd_rs       ; clk        ; 3.571 ; 3.696 ; Rise       ; clk             ;
; tlc1543_addr ; clk        ; 3.310 ; 3.396 ; Rise       ; clk             ;
; tlc1543_clk  ; clk        ; 3.338 ; 3.421 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; lcd_rs        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rw        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tlc1543_clk   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tlc1543_cs_n  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tlc1543_addr  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tlc1543_eoc             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tlc1543_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_clk   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; tlc1543_cs_n  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_addr  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_clk   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_cs_n  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_addr  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; lcd_rs        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rw        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tlc1543_clk   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_cs_n  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tlc1543_addr  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 152   ; 152  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Mon Jan 28 23:15:42 2019
Info: Command: quartus_sta adc_det_project -c adc_det_project
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adc_det_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.783      -452.372 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -179.953 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -24.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.411      -408.142 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -179.953 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.902      -130.779 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -129.779 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 573 megabytes
    Info: Processing ended: Mon Jan 28 23:15:45 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


