n work BaseDesign verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 57.0156;
av .compile_point_starttime_stamp "Fri May 26 10:41:21 2023";
av .compile_point_endtime_stamp "Fri May 26 10:42:18 2023";
av .compile_point_realtime_used 56.766;
