+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|io_rtc_dffr                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_aon_porrst                                                                                                                     ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|dwakeup_deglitch                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|bootrom_deglitch                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|jtagpwd_deglitch                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|ResetCatchAndSync_1_1|reset_n_catch_reg|reg_2                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|ResetCatchAndSync_1_1|reset_n_catch_reg|reg_1                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|ResetCatchAndSync_1_1|reset_n_catch_reg|reg_0                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|ResetCatchAndSync_1_1|reset_n_catch_reg                                                                                          ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|ResetCatchAndSync_1_1                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|aonrst_catch|reset_n_catch_reg|reg_2                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|aonrst_catch|reset_n_catch_reg|reg_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|aonrst_catch|reset_n_catch_reg|reg_0                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|aonrst_catch|reset_n_catch_reg                                                                                                   ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|aonrst_catch                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_queue_1                                                                                                             ; 61    ; 1              ; 0            ; 1              ; 60     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_6_1|reg_0                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_6_1                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_5_1|reg_0                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_5_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_4_1|reg_0                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_4_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_3_1|reg_0                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_3_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_2_1|reg_0                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog|AsyncResetRegVec_2_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|wdog                                                                                                                  ; 202   ; 119            ; 72           ; 119            ; 194    ; 119             ; 119           ; 119             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1|reg_4                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1|reg_3                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1|reg_2                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1|reg_1                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1|reg_0                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|AsyncResetRegVec_1_1                                                                                       ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu|u_pmu_core                                                                                                 ; 640   ; 460            ; 432          ; 460            ; 618    ; 460             ; 460           ; 460             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|u_sirv_pmu                                                                                                            ; 641   ; 2              ; 0            ; 2              ; 617    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|rtc|AsyncResetRegVec_1|reg_0                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|rtc|AsyncResetRegVec_1                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon|rtc                                                                                                                   ; 233   ; 106            ; 142          ; 106            ; 225    ; 106             ; 106           ; 106             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper|u_sirv_aon                                                                                                                       ; 170   ; 87             ; 100          ; 87             ; 140    ; 87              ; 87            ; 87              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_sirv_aon_wrapper                                                                                                                                  ; 175   ; 169            ; 2            ; 169            ; 207    ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_lclkgen_regs|lfxoscen_dfflrs                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_lclkgen_regs                                                                                                                                  ; 45    ; 31             ; 31           ; 31             ; 35     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                                                      ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_i_icb_splt                                                                                                                         ; 141   ; 3              ; 0            ; 3              ; 160    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_sirv_gnrl_icb_buffer|outs_cnt_dfflr                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo                                                                                          ; 39    ; 0              ; 2            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo                                                                                          ; 65    ; 0              ; 2            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb|u_sirv_gnrl_icb_buffer                                                                                                               ; 102   ; 2              ; 0            ; 2              ; 98     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_1to2_icb                                                                                                                                      ; 136   ; 16             ; 0            ; 16             ; 134    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|buf_vld_dfflr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|buf_dat_dfflr                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|i_rdy_dfflr                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|i_vld_sync_dffr                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|u_i_vld_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|u_i_vld_sync|sync_gen[0].i_is_0.sync_dffr                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx|u_i_vld_sync                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_rx                                                                                                                                    ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|buf_nrdy_dfflr                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|o_rdy_sync_dffr                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|dat_dfflr                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|vld_dfflr                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|u_o_rdy_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|u_o_rdy_sync|sync_gen[0].i_is_0.sync_dffr                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx|u_o_rdy_sync                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top|u_aon_icb_cdc_tx                                                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_aon_top                                                                                                                                                     ; 81    ; 1              ; 0            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|dm_halt_int_gen[0].dm_debint_dfflr                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|dm_halt_int_gen[0].dm_haltnot_dfflr                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[6].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[5].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[4].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[3].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[2].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[1].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram|debug_ram_gen[0].ram_dfflr                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_ram                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_rom                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|sethaltnot_dfflr                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|cleardebint_dfflr                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|dm_hartid_dfflr                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|buf_vld_dfflr                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|buf_dat_dfflr                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|i_rdy_dfflr                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|i_vld_sync_dffr                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|u_i_vld_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|u_i_vld_sync|sync_gen[0].i_is_0.sync_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx|u_i_vld_sync                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_rx                                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|buf_nrdy_dfflr                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|o_rdy_sync_dffr                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|dat_dfflr                                                                                                                      ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|vld_dfflr                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|u_o_rdy_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|u_o_rdy_sync|sync_gen[0].i_is_0.sync_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx|u_o_rdy_sync                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm2dtm_cdc_tx                                                                                                                                ; 40    ; 2              ; 0            ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|buf_vld_dfflr                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|buf_dat_dfflr                                                                                 ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|i_rdy_dfflr                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|i_vld_sync_dffr                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|u_i_vld_sync|sync_gen[1].i_is_not_0.sync_dffr                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|u_i_vld_sync|sync_gen[0].i_is_0.sync_dffr                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx|u_i_vld_sync                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_rx                                                                                               ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|buf_nrdy_dfflr                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|o_rdy_sync_dffr                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|dat_dfflr                                                                                     ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|vld_dfflr                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|u_o_rdy_sync|sync_gen[1].i_is_not_0.sync_dffr                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|u_o_rdy_sync|sync_gen[0].i_is_0.sync_dffr                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx|u_o_rdy_sync                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm|u_jtag2debug_cdc_tx                                                                                               ; 45    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|jtag_dtm_gen.u_sirv_jtag_dtm                                                                                                                   ; 42    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|ebreakm_dfflr                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|step_dfflr                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|halt_dfflr                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|dcause_dfflr                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|fullreset_dfflr                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|ndreset_dfflr                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|dscratch_dfflr                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr|dpc_dfflr                                                                                                                     ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_sirv_debug_csr                                                                                                                               ; 75    ; 23             ; 1            ; 23             ; 101    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_pins                                                                                                                                    ; 9     ; 25             ; 1            ; 25             ; 29     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_ResetCatchAndSync_3_1|reset_n_catch_reg|reg_2                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_ResetCatchAndSync_3_1|reset_n_catch_reg|reg_1                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_ResetCatchAndSync_3_1|reset_n_catch_reg|reg_0                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_ResetCatchAndSync_3_1|reset_n_catch_reg                                                                                                 ; 6     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_jtag_ResetCatchAndSync_3_1                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_19                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_18                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_17                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_16                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_15                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_14                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_13                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_12                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_11                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_10                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_9                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_8                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_7                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_6                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_5                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_4                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_3                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_2                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_1                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_0                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1|reset_n_catch_reg                                                                                                   ; 23    ; 2              ; 0            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module|u_dm_ResetCatchAndSync_2_1                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_sirv_debug_module                                                                                                                                                ; 129   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_perips_expl_axi_slv                                                                                                        ; 144   ; 38             ; 140          ; 38             ; 42     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.vec_31_dfflr                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.vec_0_dfflrs                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.wptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.rptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo                                                                   ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                    ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                    ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.vec_31_dfflr                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.vec_0_dfflrs                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.wptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.rptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo                                                                   ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                    ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                    ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.vec_31_dfflr                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.vec_0_dfflrs                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.wptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.rptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo                                                                   ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.vec_31_dfflr                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.vec_0_dfflrs                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.wptr_vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.rptr_vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo                                                                      ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                       ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.vec_31_dfflr                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.vec_0_dfflrs                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.wptr_vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.rptr_vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo                                                                      ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer                                                                                    ; 186   ; 37             ; 0            ; 37             ; 184    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.fifo_rf[3].fifo_rf_dffl                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.fifo_rf[2].fifo_rf_dffl                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.vec_31_dfflr                                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.vec_0_dfflrs                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                                       ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                                       ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.wptr_vec_0_dfflrs                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.rptr_vec_0_dfflrs                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_expl_axi_icb2axi                                                                                                           ; 115   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mrom_top|u_sirv_mrom                                                                                                  ; 10    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mrom_top                                                                                                              ; 17    ; 0              ; 4            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                             ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_i_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                               ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_i_icb_splt                                                                                                  ; 424   ; 44             ; 0            ; 44             ; 747    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|outs_cnt_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                    ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                    ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_31_dfflr                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_0_dfflrs                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo                                                                   ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                    ; 80    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                    ; 80    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_31_dfflr                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_0_dfflrs                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.wptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.rptr_vec_0_dfflrs                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo                                                                   ; 82    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab|u_sirv_gnrl_icb_buffer                                                                                        ; 119   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems|u_sirv_mem_fab                                                                                                               ; 377   ; 130            ; 0            ; 130            ; 346    ; 130             ; 130           ; 130             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_mems                                                                                                                              ; 178   ; 1              ; 0            ; 1              ; 240    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|plloutdivby1_dfflrs                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|plloutdiv_dfflr                                                                                        ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_ASLEEP_dfflrs                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_RESET_dfflrs                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pllbypass_dfflrs                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_OD_0_dfflr                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_OD_1_dfflrs                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_0_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_1_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_2_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_3_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_4_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_5_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_6_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_M_7_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_N_0_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_N_1_dfflr                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|pll_N_42_dfflr                                                                                         ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs|hfxoscen_dfflrs                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_hclkgen_regs                                                                                                        ; 49    ; 14             ; 14           ; 14             ; 60     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_expl_axi_slv                                                                                                      ; 144   ; 38             ; 140          ; 38             ; 42     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.vec_31_dfflr                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.wptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo|dp_gt0.rptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_bresp_fifo                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                  ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                  ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.vec_31_dfflr                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.wptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo|dp_gt0.rptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_rdata_fifo                                                                 ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                  ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                  ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.vec_31_dfflr                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.wptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo|dp_gt0.rptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_wdata_fifo                                                                 ; 41    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                     ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                     ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.vec_31_dfflr                                                ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.vec_0_dfflrs                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.wptr_vec_0_dfflrs                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo|dp_gt0.rptr_vec_0_dfflrs                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_aw_fifo                                                                    ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                     ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                     ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.vec_31_dfflr                                                ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.vec_0_dfflrs                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.wptr_vec_0_dfflrs                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo|dp_gt0.rptr_vec_0_dfflrs                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer|o_axi_ar_fifo                                                                    ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_axi_buffer                                                                                  ; 186   ; 37             ; 0            ; 37             ; 184    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.vec_31_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.vec_0_dfflrs                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.wptr_vec_0_dfflrs                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo|dp_gt0.rptr_vec_0_dfflrs                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi|u_sirv_gnrl_rw_fifo                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_expl_axi_icb2axi                                                                                                         ; 115   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_comp_ch3                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_comp_ch2                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_comp_ch1                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_comp_ch0                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_counter                                                                                          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_prescaler                                                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_in_stage                                                                                         ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3|u_controller                                                                                       ; 8     ; 7              ; 0            ; 7              ; 13     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim3                                                                                                    ; 185   ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|i_clk_gate_timer3                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_comp_ch3                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_comp_ch2                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_comp_ch1                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_comp_ch0                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_counter                                                                                          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_prescaler                                                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_in_stage                                                                                         ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2|u_controller                                                                                       ; 8     ; 7              ; 0            ; 7              ; 13     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim2                                                                                                    ; 185   ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|i_clk_gate_timer2                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_comp_ch3                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_comp_ch2                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_comp_ch1                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_comp_ch0                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_counter                                                                                          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_prescaler                                                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_in_stage                                                                                         ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1|u_controller                                                                                       ; 8     ; 7              ; 0            ; 7              ; 13     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim1                                                                                                    ; 185   ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|i_clk_gate_timer1                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_comp_ch3                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_comp_ch2                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_comp_ch1                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_comp_ch0                                                                                         ; 43    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_counter                                                                                          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_prescaler                                                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_in_stage                                                                                         ; 67    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0|u_controller                                                                                       ; 8     ; 7              ; 0            ; 7              ; 13     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_tim0                                                                                                    ; 185   ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|i_clk_gate_timer0                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm|u_apb_if                                                                                                  ; 133   ; 2              ; 24           ; 2              ; 882    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_pwm                                                                                                           ; 103   ; 1              ; 0            ; 1              ; 52     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|apb_enable_dfflr                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                                ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb|u_rsp_fifo                                                                                               ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_pwm_apb_icb2apb                                                                                                          ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c1|byte_controller|bit_controller                                                                           ; 26    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c1|byte_controller                                                                                          ; 34    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c1                                                                                                          ; 71    ; 16             ; 44           ; 16             ; 37     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|apb_enable_dfflr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                               ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb|u_rsp_fifo                                                                                              ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c1_apb_icb2apb                                                                                                         ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c0|byte_controller|bit_controller                                                                           ; 26    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c0|byte_controller                                                                                          ; 34    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_i2c0                                                                                                          ; 71    ; 16             ; 44           ; 16             ; 37     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|apb_enable_dfflr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                               ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb|u_rsp_fifo                                                                                              ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_i2c0_apb_icb2apb                                                                                                         ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_spictrl|u_rxreg                                                                                        ; 27    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_spictrl|u_txreg                                                                                        ; 55    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_spictrl|u_clkgen                                                                                       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_spictrl                                                                                                ; 182   ; 0              ; 1            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_rxfifo                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_txfifo                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2|u_axiregs                                                                                                ; 167   ; 47             ; 30           ; 47             ; 221    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi2                                                                                                          ; 73    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|apb_enable_dfflr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                               ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb|u_rsp_fifo                                                                                              ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi2_apb_icb2apb                                                                                                         ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_spictrl|u_rxreg                                                                                        ; 27    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_spictrl|u_txreg                                                                                        ; 55    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_spictrl|u_clkgen                                                                                       ; 12    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_spictrl                                                                                                ; 182   ; 0              ; 1            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_rxfifo                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_txfifo                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1|u_axiregs                                                                                                ; 167   ; 47             ; 30           ; 47             ; 221    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_spi1                                                                                                          ; 73    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|apb_enable_dfflr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                               ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb|u_rsp_fifo                                                                                              ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_spi1_apb_icb2apb                                                                                                         ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2|uart_interrupt_i                                                                                        ; 22    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2|uart_tx_fifo_i                                                                                          ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2|uart_rx_fifo_i                                                                                          ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2|uart_tx_i                                                                                               ; 34    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2|uart_rx_i                                                                                               ; 27    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart2                                                                                                         ; 70    ; 24             ; 53           ; 24             ; 34     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|apb_enable_dfflr                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb|u_rsp_fifo                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart2_apb_icb2apb                                                                                                        ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1|uart_interrupt_i                                                                                        ; 22    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1|uart_tx_fifo_i                                                                                          ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1|uart_rx_fifo_i                                                                                          ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1|uart_tx_i                                                                                               ; 34    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1|uart_rx_i                                                                                               ; 27    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart1                                                                                                         ; 70    ; 24             ; 53           ; 24             ; 34     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|apb_enable_dfflr                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb|u_rsp_fifo                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart1_apb_icb2apb                                                                                                        ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0|uart_interrupt_i                                                                                        ; 22    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0|uart_tx_fifo_i                                                                                          ; 13    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0|uart_rx_fifo_i                                                                                          ; 14    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0|uart_tx_i                                                                                               ; 34    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0|uart_rx_i                                                                                               ; 27    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_uart0                                                                                                         ; 70    ; 24             ; 53           ; 24             ; 34     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|apb_enable_dfflr                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb|u_rsp_fifo                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_uart0_apb_icb2apb                                                                                                        ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_gpioB                                                                                                         ; 101   ; 0              ; 28           ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|apb_enable_dfflr                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb|u_rsp_fifo                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioB_apb_icb2apb                                                                                                        ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_perips_apb_gpioA                                                                                                         ; 101   ; 0              ; 28           ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|apb_enable_dfflr                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                                              ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_31_dfflr                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo|dp_gt0.vec_0_dfflrs                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb|u_rsp_fifo                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_gpioA_apb_icb2apb                                                                                                        ; 105   ; 1              ; 4            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|buf_vld_dfflr                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|buf_dat_dfflr                                                                                             ; 36    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|i_rdy_dfflr                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|i_vld_sync_dffr                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|u_i_vld_sync|sync_gen[1].i_is_not_0.sync_dffr                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|u_i_vld_sync|sync_gen[0].i_is_0.sync_dffr                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx|u_i_vld_sync                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_rx                                                                                                           ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|buf_nrdy_dfflr                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|o_rdy_sync_dffr                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|dat_dfflr                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|vld_dfflr                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|u_o_rdy_sync|sync_gen[1].i_is_not_0.sync_dffr                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|u_o_rdy_sync|sync_gen[0].i_is_0.sync_dffr                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx|u_o_rdy_sync                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_aon_icb_cdc_tx                                                                                                           ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|arb                                                                                     ; 64    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|flash                                                                                   ; 111   ; 12             ; 0            ; 12             ; 35     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|mac|phy                                                                                 ; 43    ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|mac                                                                                     ; 78    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|fifo|rxq                                                                                ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|fifo|txq                                                                                ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi|fifo                                                                                    ; 41    ; 5              ; 1            ; 5              ; 37     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|u_sirv_flash_qspi                                                                                         ; 283   ; 251            ; 94           ; 251            ; 228    ; 251             ; 251           ; 251             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|qspi_TLFragmenter_1|u_repeater                                                                            ; 55    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|qspi_TLFragmenter_1                                                                                       ; 193   ; 111            ; 111          ; 111            ; 191    ; 111             ; 111           ; 111             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|qspi_TLWidthWidget|Repeater_5_1                                                                           ; 82    ; 1              ; 0            ; 1              ; 80     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top|qspi_TLWidthWidget                                                                                        ; 234   ; 236            ; 52           ; 236            ; 233    ; 236             ; 236           ; 236             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_qspi0_top                                                                                                           ; 140   ; 0              ; 7            ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_buf_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                         ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_buf_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_buf_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                                           ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_buf_icb_splt                                                                                              ; 728   ; 52             ; 0            ; 52             ; 1379   ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|outs_cnt_dfflr                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                  ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                  ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_31_dfflr                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo                                                                 ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                                  ; 80    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                                  ; 80    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_31_dfflr                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_0_dfflrs                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.wptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.rptr_vec_0_dfflrs                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo                                                                 ; 82    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab|u_sirv_gnrl_icb_buffer                                                                                      ; 119   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips|u_sirv_ppi_fab                                                                                                             ; 673   ; 78             ; 0            ; 78             ; 1088   ; 78              ; 78            ; 78              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_perips                                                                                                                            ; 282   ; 2              ; 2            ; 2              ; 387    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_sirv_clint_top|u_sirv_clint                                                                                               ; 158   ; 178            ; 21           ; 178            ; 131    ; 178             ; 178           ; 178             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_sirv_clint_top|io_rtcToggle_dffr                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_sirv_clint_top                                                                                                            ; 70    ; 0              ; 6            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_aon_rtctoggle_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_aon_rtctoggle_sync|sync_gen[0].i_is_0.sync_dffr                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint|u_aon_rtctoggle_sync                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_clint                                                                                                                             ; 75    ; 1              ; 4            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_icb_rsp.u_buf_icb_rsp_buf|dp_gt_0.dat_dfflr                                             ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_icb_rsp.u_buf_icb_rsp_buf|dp_gt_0.vld_dfflr                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_icb_rsp.u_buf_icb_rsp_buf                                                               ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|irq_thod_dfflr                                                                               ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|enab_r_i[0].irq_enab_dfflr                                                                   ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[16].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[16].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[16].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[15].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[15].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[15].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[14].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[14].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[14].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[13].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[13].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[13].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[12].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[12].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[12].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[11].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[11].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[11].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[10].irq_prio_dfflr                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[10].irq_pend_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[10].u_LevelGateway_1_1                                                            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[9].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[9].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[9].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[8].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[8].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[8].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[7].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[7].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[7].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[6].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[6].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[6].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[5].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[5].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[5].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[4].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[4].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[4].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[3].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[3].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[3].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[2].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[2].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[2].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[1].irq_prio_dfflr                                                                 ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[1].irq_pend_dfflr                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|source_gen[1].u_LevelGateway_1_1                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_o_irq.plic_irq_prio_dffr                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_o_irq.plic_irq_id_dffr                                                                  ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_o_irq.plic_irq_o_dffr                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man|flop_i_irq.plic_irq_i_dffr                                                                   ; 19    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top|u_sirv_plic_man                                                                                              ; 78    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_sirv_plic_top                                                                                                              ; 85    ; 0              ; 8            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_wdg_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_wdg_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_wdg_irq_sync                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_rtc_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_rtc_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic|u_rtc_irq_sync                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_plic                                                                                                                              ; 89    ; 1              ; 4            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][7]__12|auto_generated|mux3                             ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][7]__12|auto_generated|decode2                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][7]__12|auto_generated                                  ; 39    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][15]__11|auto_generated|mux3                            ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][15]__11|auto_generated|decode2                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][15]__11|auto_generated                                 ; 39    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][23]__10|auto_generated|mux3                            ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][23]__10|auto_generated|decode2                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][23]__10|auto_generated                                 ; 39    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][31]__9|auto_generated|mux3                             ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][31]__9|auto_generated|decode2                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][31]__9|auto_generated                                  ; 39    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram|u_sirv_sim_ram                                                                 ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram|u_e203_dtcm_gnrl_ram                                                                                ; 57    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_dtcm_ram                                                                                                     ; 57    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][7]__8|auto_generated                                   ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][15]__7|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][23]__6|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][31]__5|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][39]__4|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][47]__3|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][55]__2|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram|mem_r[0][63]__1|auto_generated                                  ; 37    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram|u_sirv_sim_ram                                                                 ; 88    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram|u_e203_itcm_gnrl_ram                                                                                ; 92    ; 0              ; 4            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams|u_e203_itcm_ram                                                                                                     ; 92    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_srams                                                                                                                     ; 150   ; 0              ; 1            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_ram_clkgate                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage|dp_gt_0.dat_dfflr                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage|dp_gt_0.vld_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl                                                                ; 92    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                       ; 56    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.vec_31_dfflr                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.vec_0_dfflrs                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.wptr_vec_0_dfflrs                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.rptr_vec_0_dfflrs                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo                                                      ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf                                                                    ; 58    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_sram_icb_ctrl                                                                                      ; 92    ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_dtcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_dtcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_dtcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl|u_dtcm_icb_arbt                                                                                      ; 167   ; 21             ; 0            ; 21             ; 125    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_dtcm_ctrl                                                                                                      ; 146   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|ifu_holdup_dffl                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_ram_clkgate                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage|dp_gt_0.dat_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage|dp_gt_0.vld_dfflr                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl|u_e1_stage                                                     ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_sirv_1cyc_sram_ctrl                                                                ; 161   ; 0              ; 3            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                       ; 93    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.vec_31_dfflr                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.vec_0_dfflrs                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.wptr_vec_0_dfflrs                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo|dp_gt0.rptr_vec_0_dfflrs                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf|u_bypbuf_fifo                                                      ; 95    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl|u_byp_icb_cmd_buf                                                                    ; 95    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_sram_icb_ctrl                                                                                      ; 161   ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_arbt                                                                                      ; 271   ; 21             ; 0            ; 21             ; 225    ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_ext2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo|dp_gt_0.dat_dfflr                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_ext2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo|dp_gt_0.vld_dfflr                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_ext2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_ext2itcm_n2w                                                                              ; 135   ; 11             ; 0            ; 11             ; 126    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_lsu2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo|dp_gt_0.dat_dfflr                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_lsu2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo|dp_gt_0.vld_dfflr                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_lsu2itcm_n2w|fifo_dp_1.u_sirv_gnrl_n2w_fifo                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl|u_itcm_icb_lsu2itcm_n2w                                                                              ; 135   ; 11             ; 0            ; 11             ; 126    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_itcm_ctrl                                                                                                      ; 269   ; 74             ; 0            ; 74             ; 227    ; 74              ; 74            ; 74              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr            ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_splt|splt_num_gt_1_gen.fifo_dp_1.u_sirv_gnrl_rspid_fifo                              ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_splt                                                                                 ; 310   ; 41             ; 0            ; 41             ; 510    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|outs_cnt_dfflr                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                     ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_31_dfflr                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.vec_0_dfflrs                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.wptr_vec_0_dfflrs                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo|dp_gt0.rptr_vec_0_dfflrs                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_rsp_fifo                                                    ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                     ; 80    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_31_dfflr                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.vec_0_dfflrs                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.wptr_vec_0_dfflrs                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo|dp_gt0.rptr_vec_0_dfflrs                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer|u_sirv_gnrl_cmd_fifo                                                    ; 82    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_sirv_gnrl_icb_buffer                                                                         ; 119   ; 1              ; 0            ; 1              ; 117    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu|u_biu_icb_arbt                                                                                 ; 199   ; 3              ; 0            ; 3              ; 152    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_biu                                                                                                ; 473   ; 49             ; 96           ; 49             ; 452    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_e203_lsu_splt_stage|dp_gt_0.dat_dfflr                                        ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_e203_lsu_splt_stage|dp_gt_0.vld_dfflr                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_e203_lsu_splt_stage                                                          ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|excl_addr_dffl                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|excl_flg_dffl                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_lsu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.dat_dfflr ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_lsu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo|dp_gt_0.vld_dfflr ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_lsu_icb_arbt|arbt_num_gt_1_gen.dp_1.u_sirv_gnrl_rspid_fifo                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl|u_lsu_icb_arbt                                                                 ; 313   ; 47             ; 0            ; 47             ; 268    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu|u_e203_lsu_ctrl                                                                                ; 331   ; 2              ; 36           ; 2              ; 336    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_lsu                                                                                                ; 332   ; 6              ; 0            ; 6              ; 335    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|badaddr_dfflr                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|cause_dfflr                                                                     ; 35    ; 27             ; 0            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|epc_dfflr                                                                       ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mcgstop_dfflr                                                                   ; 35    ; 30             ; 0            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mdvnob2b_dfflr                                                                  ; 35    ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|itcmnohold_dfflr                                                                ; 35    ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|counterstop_dfflr                                                               ; 35    ; 29             ; 0            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|minstreth_dfflr                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|minstret_dfflr                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mcycleh_dfflr                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mcycle_dfflr                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mscratch_dfflr                                                                  ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mtvec_dfflr                                                                     ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mtip_dffr                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|msip_dffr                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|meip_dffr                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|mie_dfflr                                                                       ; 35    ; 29             ; 0            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|status_mie_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr|status_mpie_dfflr                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_csr                                                                                 ; 255   ; 6              ; 29           ; 6              ; 178    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit|u_e203_exu_excp|step_req_dfflr                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit|u_e203_exu_excp|wfi_halt_req_dfflr                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit|u_e203_exu_excp|wfi_flag_dfflr                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit|u_e203_exu_excp                                                              ; 235   ; 58             ; 1            ; 58             ; 242    ; 58              ; 58            ; 58              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit|u_e203_exu_branchslv                                                         ; 140   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_commit                                                                              ; 337   ; 0              ; 1            ; 0              ; 247    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_wbck                                                                                ; 84    ; 1              ; 7            ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_longpwbck                                                                           ; 150   ; 6              ; 2            ; 6              ; 116    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_dpath|sbf_1_dffl                                                 ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_dpath|sbf_0_dffl                                                 ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_dpath                                                            ; 431   ; 0              ; 1            ; 0              ; 262    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv|part_remd_sft1_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv|part_prdt_sft1_dfflr                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv|exec_cnt_dfflr                                            ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv|muldiv_state_dfflr                                        ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv|flushed_dfflr                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_muldiv                                                           ; 217   ; 2              ; 37           ; 2              ; 176    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_rglr                                                             ; 185   ; 0              ; 6            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_lsuagu|icb_leftover_err_dfflr                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_lsuagu|icb_state_dfflr                                           ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_lsuagu|unalgn_flg_dffl                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_lsuagu                                                           ; 257   ; 1              ; 6            ; 1              ; 290    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_bjp                                                              ; 182   ; 1              ; 38           ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_alu_csrctrl                                                          ; 96    ; 0              ; 6            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.fifo_rf[3].fifo_rf_dffl                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.fifo_rf[2].fifo_rf_dffl                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.fifo_rf[1].fifo_rf_dffl                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.vec_31_dfflr                            ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.vec_0_dfflrs                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.dp_gt1.wptr_vec_31_dfflr                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.dp_gt1.rptr_vec_31_dfflr                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.wptr_vec_0_dfflrs                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo|dp_gt0.rptr_vec_0_dfflrs                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice|u_nice_itag_fifo                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu|u_e203_exu_nice                                                                 ; 105   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_alu                                                                                 ; 287   ; 0              ; 7            ; 0              ; 413    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[1].rdfpu_dfflrs                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[1].rdwen_dfflrs                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[1].pc_dfflrs                                                      ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[1].rdidx_dfflrs                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[1].vld_dfflrs                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[0].rdfpu_dfflrs                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[0].rdwen_dfflrs                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[0].pc_dfflrs                                                      ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[0].rdidx_dfflrs                                                   ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|oitf_entries[0].vld_dfflrs                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|depth_gt1.ret_ptr_dfflrs                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|depth_gt1.ret_ptr_flg_dfflrs                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|depth_gt1.alc_ptr_dfflrs                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf|depth_gt1.alc_ptr_flg_dfflrs                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_oitf                                                                                ; 64    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_disp                                                                                ; 197   ; 10             ; 2            ; 10             ; 234    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_decode                                                                              ; 70    ; 1              ; 0            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[31].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[30].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[29].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[28].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[27].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[26].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[25].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[24].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[23].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[22].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[21].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[20].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[19].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[18].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[17].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[16].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[15].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[14].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[13].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[12].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[11].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[10].rfno0.rf_dffl                                                   ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[9].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[8].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[7].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[6].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[5].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[4].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[3].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[2].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile|regfile[1].rfno0.rf_dffl                                                    ; 34    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu|u_e203_exu_regfile                                                                             ; 51    ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_exu                                                                                                ; 335   ; 0              ; 0            ; 0              ; 434    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|leftover_err_dfflr                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|leftover_dffl                                                               ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|icb_addr_2_1_dffl                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|icb2mem_dfflr                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|icb2itcm_dfflr                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|req_lane_cross_dfflr                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|req_need_0uop_dfflr                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|req_need_2uop_dfflr                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|req_same_cross_holdup_dfflr                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|icb_state_dfflr                                                             ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo|dp_gt0.fifo_rf[0].fifo_rf_dffl       ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo|dp_gt0.vec_31_dfflr                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo|dp_gt0.vec_0_dfflrs                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo|dp_gt0.wptr_vec_0_dfflrs             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo|dp_gt0.rptr_vec_0_dfflrs             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf|u_bypbuf_fifo                                      ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb|u_e203_ifetch_rsp_bypbuf                                                    ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ift2icb                                                                             ; 206   ; 0              ; 16           ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|pc_newpend_dfflr                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|out_flag_dfflr                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|pc_dfflr                                                                     ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|u_e203_ifu_litebpu|rs1xn_rdrf_dfflrs                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|u_e203_ifu_litebpu                                                           ; 144   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|u_e203_ifu_minidec|u_e203_exu_decode                                         ; 70    ; 38             ; 0            ; 38             ; 60     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|u_e203_ifu_minidec                                                           ; 32    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ifu_pc_dfflr                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ir_rs2idx_dfflr                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ir_rs1idx_dfflr                                                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ifu_lo_ir_dfflr                                                              ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ifu_hi_ir_dfflr                                                              ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ir_muldiv_b2b_dfflr                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ifu_prdt_taken_dfflr                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ifu_err_dfflr                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ir_pc_vld_dfflr                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|ir_valid_dfflr                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|dly_flush_dfflr                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|halt_ack_dfflr                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|reset_req_dfflr                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch|reset_flag_dffrs                                                             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu|u_e203_ifu_ifetch                                                                              ; 245   ; 2              ; 65           ; 2              ; 182    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core|u_e203_ifu                                                                                                ; 346   ; 1              ; 0            ; 1              ; 167    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_core                                                                                                           ; 769   ; 68             ; 0            ; 68             ; 760    ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|maddr_acc_dfflr                                                                                      ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|gen_rowbuf[3].rowbuf_dfflr                                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|gen_rowbuf[2].rowbuf_dfflr                                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|gen_rowbuf[1].rowbuf_dfflr                                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|gen_rowbuf[0].rowbuf_dfflr                                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|rowsum_acc_dfflr                                                                                     ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|rowbuf_cnt_d_dfflr                                                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|rcv_data_buf_dfflr                                                                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|rcv_data_buf_valid_dfflr                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|rowbuf_cnt_dfflr                                                                                     ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|sbuf_cmd_cnt_dfflr                                                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|sbuf_cnt_dfflr                                                                                       ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|lbuf_cnt_dfflr                                                                                       ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core|state_dfflr                                                                                          ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_nice_core                                                                                                      ; 135   ; 3              ; 47           ; 3              ; 105    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_tmr_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_tmr_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_tmr_irq_sync                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_sft_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_sft_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_sft_irq_sync                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_ext_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_ext_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_ext_irq_sync                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_dbg_irq_sync|sync_gen[1].i_is_not_0.sync_dffr                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_dbg_irq_sync|sync_gen[0].i_is_0.sync_dffr                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync|master_gen.u_dbg_irq_sync                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_irq_sync                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_dtcm_clkgate                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|dtcm_active_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_itcm_clkgate                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|itcm_active_dffr                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_biu_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_lsu_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_exu_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl|u_ifu_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_clk_ctrl                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu|u_e203_reset_ctrl                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top|u_e203_cpu                                                                                                                       ; 660   ; 138            ; 0            ; 138            ; 684    ; 138             ; 138           ; 138             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_cpu_top                                                                                                                                  ; 428   ; 2              ; 0            ; 2              ; 539    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_gfcm|u_clk1_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_gfcm|u_clk0_clkgate                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_gfcm                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_pllclkdiv|u_pllclkdiv_clkgate                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_pllclkdiv|flag_dfflr                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_pllclkdiv|div_cnt_dfflr                                                                                     ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_pllclkdiv                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|hfextclk_rstsync                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|plloutclk_rstsync                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen|u_e203_subsys_pll                                                                                                         ; 18    ; 0              ; 17           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_e203_subsys_hclkgen                                                                                                                           ; 28    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_19                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_18                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_17                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_16                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_15                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_14                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_13                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_12                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_11                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_10                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_9                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_8                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_7                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_6                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_5                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_4                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_3                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_2                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_1                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg|reg_0                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1|reset_n_catch_reg                                                                                                  ; 23    ; 2              ; 0            ; 2              ; 20     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main|u_main_ResetCatchAndSync_2_1                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top|u_e203_subsys_main                                                                                                                                                 ; 501   ; 1              ; 0            ; 1              ; 635    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_e203_subsys_top                                                                                                                                                                    ; 303   ; 218            ; 0            ; 218            ; 150    ; 218             ; 218           ; 218             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
