# 大实验报告
> group 29
---

# 1. 实验目标概述

QGL

# 2. 功能模块设计
## 2.1 Controller

YJR 包括CPU简图，介绍每个板块的功能

## 2.2 Pipeline

YJR 5级流水线的实现

## 2.3 Datapath
 
CSY 简述数据前传部分的实现逻辑。并给出数据冲突的例子（假设 IF 段和 MEM 段功能可以在 1 周期内完成），以及对应关键信号的波形图。

## 2.4 Memory & ALU

QGL 介绍SRAM 和 ALU 的功能，并给出关键信号的波形图。

## 2.5 中断异常

CSY 简要介绍功能是如何实现的，给出功能实现原理波形图，以及上板实验的截图 / 性能数据对比。

## 2.6 页表

QGL 简要介绍功能是如何实现的，给出功能实现原理波形图，以及上板实验的截图 / 性能数据对比。

## 2.7 缓存

YJR 简要介绍功能是如何实现的，给出功能实现原理波形图，以及上板实验的截图 / 性能数据对比。


# 3. 思考题
## 3.1 流水线 CPU 设计与多周期 CPU 设计的异同？插入等待周期（气泡）和数据旁路在处理数据冲突的性能上有什么差异。

YJR

## 3.2 如何使用 Flash 作为外存，如果要求 CPU 在启动时，能够将存放在 Flash 上固定位置的监控程序读入内存，CPU 应当做什么样的改动？

CSY

## 3.3 如何将 DVI 作为系统的输出设备，从而在屏幕上显示文字？

QGL

## 3.4 （缓存）对于性能测试中的 4MDCT 测例，计算一下你设计的缓存在理论上的命中率和性能提升效果，和实际测试结果对比一下是否相符。

YJR

## 3.5 （虚拟内存）考虑支持虚拟内存的监控程序。如果要初始化完成后用 G 命令运行起始物理地址 0x80100000 处的用户程序，可以输入哪些地址？分别描述一下输入这些地址时的地址翻译流程。

QGL

## 3.6 （异常与中断）假设第 a 个周期在 ID 阶段发生了 Illegal Instruction 异常，你的 CPU 会在周期 b 从中断处理函数的入口开始取指令执行，在你的设计中，b - a 的值为？

CSY

# 4. 心得和体会

大家都写

# 5. 分工

YJR