Voltageboard settings: [1.08, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 274877906941, 'ColConfig1': 68719476734, 'ColConfig2': 68719476734, 'ColConfig3': 68719476734, 'ColConfig4': 68719476734, 'ColConfig5': 68719476734, 'ColConfig6': 68719476734, 'ColConfig7': 68719476734, 'ColConfig8': 68719476734, 'ColConfig9': 68719476734, 'ColConfig10': 68719476734, 'ColConfig11': 68719476734, 'ColConfig12': 68719476734, 'ColConfig13': 68719476734, 'ColConfig14': 68719476734, 'ColConfig15': 68719476734, 'ColConfig16': 68719476734, 'ColConfig17': 68719476734, 'ColConfig18': 68719476734, 'ColConfig19': 68719476734, 'ColConfig20': 68719476734, 'ColConfig21': 68719476734, 'ColConfig22': 68719476734, 'ColConfig23': 68719476734, 'ColConfig24': 68719476734, 'ColConfig25': 68719476734, 'ColConfig26': 68719476734, 'ColConfig27': 68719476734, 'ColConfig28': 68719476734, 'ColConfig29': 68719476734, 'ColConfig30': 68719476734, 'ColConfig31': 68719476734, 'ColConfig32': 68719476734, 'ColConfig33': 68719476734, 'ColConfig34': 68719476734}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 0	Row	83	 15	237 	 4077 	 40.77	1657566115.2935295 
0	0	 4	 0	Col	83	 0	179 	 179 	 1.79	1657566115.2935295 
0	0	 4	 0	Row	63	 11	18 	 2834 	 28.34	1657566115.2935295 
0	0	 4	 0	Col	62	 12	110 	 3182 	 31.82	1657566115.2935295 
1	0	 4	 0	Row	59	 5	52 	 1332 	 13.32	1657566115.866171 
1	0	 4	 0	Col	59	 5	121 	 1401 	 14.01	1657566115.866171 
2	0	 4	 0	Row	56	 6	113 	 1649 	 16.49	1657566116.3438563 
2	0	 4	 0	Col	56	 6	162 	 1698 	 16.98	1657566116.3438563 
3	0	 4	 0	Row	54	 9	128 	 2432 	 24.32	1657566116.807328 
3	0	 4	 0	Col	53	 9	183 	 2487 	 24.87	1657566116.807328 
4	0	 4	 0	Row	51	 11	135 	 2951 	 29.51	1657566117.2844126 
4	0	 4	 0	Col	51	 11	187 	 3003 	 30.03	1657566117.2844126 
5	0	 4	 0	Row	48	 5	154 	 1434 	 14.34	1657566117.77767 
5	0	 4	 0	Col	48	 5	199 	 1479 	 14.79	1657566117.77767 
6	0	 4	 0	Row	173	 0	89 	 89 	 0.89	1657566118.2831283 
6	0	 4	 0	Col	173	 0	151 	 151 	 1.51	1657566118.2831283 
7	0	 4	 0	Row	170	 5	25 	 1305 	 13.05	1657566118.761238 
7	0	 4	 0	Col	170	 5	77 	 1357 	 13.57	1657566118.761238 
8	0	 4	 0	Row	168	 3	93 	 861 	 8.61	1657566119.2399998 
8	0	 4	 0	Col	167	 3	146 	 914 	 9.14	1657566119.2399998 
9	0	 4	 0	Row	165	 9	157 	 2461 	 24.61	1657566119.7045484 
9	0	 4	 0	Col	165	 9	206 	 2510 	 25.1	1657566119.7045484 
9	0	 4	 0	Row	36	 6	152 	 1688 	 16.88	1657566119.7045484 
9	0	 4	 0	Col	36	 6	160 	 1696 	 16.96	1657566119.7045484 
10	0	 4	 0	Row	34	 9	154 	 2458 	 24.58	1657566120.1685262 
10	0	 4	 0	Col	34	 9	207 	 2511 	 25.11	1657566120.1685262 
