# 总线标准

# PCI总线和PCI-X总线

## 1. PCI总线

PCI（Peripheral Component Interconnect）总线是继VL总线之后推出的又一种**高性能32位局部总线**。它是Intel公司于1991年底提出的，后来Intel公司又联合IBM，DEC，Apple，Compaq，Motorola等100多家PC工业界的主要厂家，于1992年成立了PCI集团，称为PCI SIG，组成了专门小组，统筹、强化和推广PCI标准。由于PCI规范是公开的，而且它受到许多微处理器和外围设备生产商的支持，因此不同厂家生产的PCI产品是相互兼容的。

<img src="https://i.loli.net/2021/09/25/my7VsENBqj8Oi4K.png" alt="image-20210925160553495" style="zoom:50%;" />

图 VL总线物理布局

PCI是一种**高带宽、独立于CPU的总线**。它主要用于**高速外设的I/O接口与主机相连**，如图形显示适配器、网络接口控制卡、磁盘控制器等。它与CPU的时钟频率无关，采用自身33MHz的总线频率，**数据线宽度为32位，可扩充到64位**，所以数据传输速率可达132Mb/s～264 Mb/s。它比VL总线的速度更快。

第一，它支持无限突发传输方式。因为**VL总线实际上是CPU总线**，而CPU仅支持有限的突发数据传送，如486微处理器仅支持16字节的突发传输方式，所以**VL总线速度不如PCI总线**。

第二，PCI总线支持**并发工作，即挂接在PCI总线上的外设能与CPU并发工作**。PCI总线作为CPU和外设之间的一个中间层，一个或多个**PCI总线**通过**PCI桥（PCI控制器）**和**CPU总线**相连，而**CPU总线只连接CPU/Cache、主存储器和PCI桥**。所以**PCI桥的使用使PCI总线独立于CPU，并且PCI桥提供了数据缓冲功能**。例如，当CPU要访问PCI总线上的外设时，它可以把一批数据快速写到PCI桥的数据缓冲器中，在这些数据通过PCI总线写入设备的过程中，CPU又可以去执行其他操作。这种**并发工作方式**提高了系统的整体性能。

**PCI总线可以在主板上和其他系统总线（如ISA，EISA或MCA）相连接，将高速设备挂接在PCI总线上，而低速设备仍然通过ISA，EISA等低速I/O总线获得支持**。在**高速PCI总线**和**低速E（ISA）总线**之间通过**PCI桥**连接。**一个系统中甚至可以有多个PCI总线，PCI总线之间也用相应的PCI桥连接**。

此外，PCI总线支持广泛的基于微处理器的配置，可以用在单处理器系统或多处理器系统中。下图（a）和（b）分别给出了在单处理器系统和多处理器系统中使用PCI总线的典型例子。



<img src="https://i.loli.net/2021/09/25/pV9CE7lkYbfgqi4.png" alt="image-20210925160113497" style="zoom: 33%;" />

**图 PCI总线的典型配置**

## 2. PCI-X总线

PCI-X总线是由IBM等公司推出的**PCI总线快速版**，1999年推出PCI-X1.0版，2002年推出PCI-X2.0版。PCI-X总线结构与PCI总线相比没有什么变化，仍为**32/64位同步并行总线**，而PCI-X2.0版支持时钟频率为133MHz的双倍数据速率和4倍数据速率，故其等效时钟频率为266MHz和532MHz。与PCI总线相比，PCI-X总线有以下三方面改进：

① PCI-X总线采用R-R型锁相逻辑来传送信号。其数据发送端和接收端均由相应的寄存器对传输的数据进行锁存，信号在寄存器中可保持一个时钟周期，使接收方有充足的时间进行译码。而PCI总线采用即时协议，信号没有缓冲，容易导致信息丢失。

② 引入“消息通知式中断”模型。PCI总线采用传统的“被动查询”模型，当总线上有设备请求中断时，中断服务程序会自动扫描总线上的所有设备，以确定哪个设备请求中断，这种方式会浪费中断响应时间，特别是设备多的时候。而PCI-X采用“主动通知”模型，当总线上有设备请求中断时，它会主动将中断向量发送到PCI桥所指定的存储空间，PCI桥再向处理器请求中断，并把中断向量传送给处理器以响应中断。

③ 采用总线事务分割模型。PCI总线在执行一个总线事务操作过程中，当目标设备不能立即响应主控设备请求时，目的设备会启动重试性终止，要求主控设备在一定时间后再次请求使用总线，以访问目标设备并完成相应请求，这种方式效率较低。对PCI-X总线而言，当目标设备不能立即响应主控设备请求时，会发出分割响应信号给主控设备，请主控设备释放总线。当目标设备准备好主控设备所需数据时，会自动启动一个总线事务操作以完成相应的数据交互，这就提高了效率。



# USB通用串行总线

## 1．USB的由来

通用串行总线USB（Universal Serial Bus）是由Compag，Digital，Intel，Microsoft，NEC，IBM和北方电讯等7家公司联合推出的**新一代标准接口总线**。它是一种PC机外挂总线，目的是解决PC机外围设备的拥挤和提高设备传输速率问题。

USB规范有多种版本，最早的版本是1994年11月推出的USB 0.7版，1996年1月推出了标准版本USB 1.0，其数据传输速率为12Mb/s。开始推出时，由于USB的复杂性，各公司没有及时提供必要的硬件和软件支持，直到Windows 98推出以后，这种新型总线才得以迅猛发展。2000年4月又推出了新的规范USB 2.0版，数据传输速率达480Mb/s，可满足日益复杂的高级外设与PC机之间的高性能连接需求。目前已发展到USB 3.0版本，数据传输速率达5Gb/s。

由于USB总线具有使用方便灵活、速率高等优点，已受到用户的广泛欢迎。目前，它可以**连接多种不同速率、不同要求的外设**，包括键盘、鼠标、扫描仪、打印机、光驱、移动盘、数码相机、移动硬盘等。

## 2．USB总线的特点

USB的巨大魅力主要源于它拥有其他总线无法比拟的优点，从而使它能针对不同的性价比提供不同的选择，以满足不同系统和部件的功能要求。归纳起来，它有以下特点：

① 连接灵活、使用方便。USB提供**机箱外的“热插拔”功能，连接外设不必打开机箱，也不必关闭主机电源**。USB可智能地识别USB链上的外设，动态插入或拆除，具有自动配置和重新配置外设的能力。

② 速度快。USB适用带宽范围在几Kb/s到480Mb/s之间，**既可以用于慢速设备，也可用于高速设备**，甚至允许复合设备（具有多种功能的外设）连接到PC机上。

③ 低成本电缆（和Hub集线器）连接。USB通过一根4芯的电缆（一对标准信号线和一对电源线）传输信号和电源，电缆长度可达5m。USB总线提供最大达5V的电源，500MA的电流，这对于功耗较小的外设而言非常有效。一个USB接口理论上可接127个设备，既可以直接串行连接，也可以通过Hub转接，把多个设备连接在一起。

## 3．USB总线的系统结构

USB系统中的**设备与主机的连接方式**采用**星形结构**，其总线的拓扑结构如下图所示。图中Hub（集线器）是一个特殊的USB设备。主机通过根Hub提供多个连接点。在物理结构上，设备通过Hub连接到主机上；而在逻辑上，主机直接与各个逻辑设备进行通信。

USB是一种查询总线，由主控制器启动所有的数据传输。

USB上所挂接的外设通过由主机调度的、基于令牌的协议来共享USB带宽。**主机与设备端点之间的USB数据传输模型**称为**管道**。管道有两种类型：**消息（具有USB定义的结构）**和**流（没有USB定义的结构）**。

<img src="https://i.loli.net/2021/09/25/yVYAWgshpBXacC6.png" alt="image-20210925162319834" style="zoom:50%;" />

图 USB总线拓扑结构

管道和数据带宽、传输服务类型（有控制传输、块传输、中断传输和等时传输4种类型）、端点特点（如方向性、缓冲区大小）有关。当USB设备完成配置时，大多数管道已形成。一旦设备加电，总是形成一个被称为默认控制管道的消息管道，以便提供对设备配置、状态和控制信息的访问。

## 4．USB通信

USB设备不直接消耗资源，**它不映射到内存或I/O地址空间**，也**不使用IRQ或DMA通道**。所有的事务处理都由主机系统完成，**USB系统需要的系统资源仅仅是给出一定的内存缓冲区**。

下图给出了USB主机与设备之间的通信模型。USB设备可划分为三层：

- 底层是传送与接收数据包的总线接口
- 中间层是处理总线接口与不同端点之间的数据路由设备层
- 最上层功能部件由串行总线设备提供

<img src="https://i.loli.net/2021/09/25/49okWMfgubAaYE5.png" alt="image-20210925162453753" style="zoom:50%;" />

图 USB主机与设备之间的通信模型

当一个USB客户应用程序调用一个USB系统软件并且请求一次传输时，首先对传输进行初始化，USB驱动程序提供一个内存缓冲区，以便存储传输数据。每次传输都通过一个通信管道进行，通信管道是在设备配置过程中建立的。

USB系统软件把客户请求划分为单独的事务处理，这些请求被传送到USB主控制器驱动程序（简称HCD），驱动程序安排这些事务处理在USB总线上的执行顺序。主控制器执行的事务处理基于“传输描述符”的内容，它由HCD建立。传输描述符中的关键信息包括4部分内容：主控USB设备的地址、执行传输的类型（控制传输、块传输、中断传输和等时传输）、信息包（块）的大小、客户程序内存缓冲区的位置。

USB是一个共享总线，一般来说，一个设备不能一次在USB上执行整个信息的传输，必须把数据分块（数据包）传输或分时（时间片长度为1ms）传输。



# PCI-express总线

**PCI和PCI-X均为并行总线**，但是随着时钟频率的不断提高，**并行总线的分布式寄生电容**造成的**信号串扰**越来越严重，影响了数据传输的可靠性，为此**人们又把注意力集中到改善串行总线上来**。

2001年，Intel公司开发了第三代PCI-express总线以及基于该总线的芯片组，从而使该总线成为新一代总线标准。Core i系统微处理器采用的**基于PCI-express的高速串行总线**称为**OPI总线**。

## 1．PCI-express总线特征

（1）PCI-express总线采用**串行差分驱动方式**

串行差分传输电路以D+、D−两条导线构成一个单向信号传输回路，称为一个**单向车道（Lane）**，连接发送方和接收方。一个基本链路由一个正向Lane和一个反向Lane构成，形成串行全双工传输模式，如下图所示。发送方把要传输的数据转换成差分信号，通过D+、D−两条线（一个Lane）传送到接收方，接收方的差分放大器接收传来的信号，并转换成相应的数据信息。

<img src="https://i.loli.net/2021/09/25/taGxUbAnpdIkmQg.png" alt="image-20210925162805747" style="zoom:50%;" />

图 PCI-express总线的一个基本链路

**串行差分传输**具有**传输速率高、抗共模干扰能力强、传送距离远**等特点。

（2）PCI-express总线的拓扑结构

该总线采用**点对点连接**方式，可将两个PCI-express设备直接连在一起，**不必经过中央I/O处理器的控制**，就可直接对两个设备间的通信进行管理与控制，从而提高了效率。为实现多个高速设备的互连，**总线引进了全新的控制单元——交换器（Swith）**，它等效于一个**开关阵列**。一个PCI-express链路经过交换器的切换，可以与多条链路分时链接，进而实现与多个高速设备的交互。

（3）PCI-express总线采用8b/10b编码，用锁相环提取时钟信号

PCI-express总线采用8b/10b编码进行数据传输。8b/10b编码是IBM公司研发的一种用于高速数据通信的编码，它是用10位二进制数来传送一个8位数据。大家知道，一个8b数据有256个不同状态，而10b数据可有1024个不同状态。因此8b/10b编码可从10b的1024个编码中选出大约400个编码（要求有足够的0/1和1/0的变化率），其中256个表示8b的256个状态，其余的表示各种传输符号。这种传送数据的编码是一种长度受限的RLL（0,4）编码，其含义是，编码中连续0的个数在0～4之间，即最多在4个连续的“0”之后就会出现“1”。该编码方式在进行串行传输时，接收方可以通过锁相环（Phase Locked Loop，PLL）技术，从编码的0/1或1/0变换中提取与发送方同步的时钟信号，并不断修正，以保证接收方数据的正确性。

由于8b/10b编码的效率只有80%，数据传输速率较低，仅为2.5Gb/s。为了提高效率，在PCI-express 3.0中，采用128b/130b编码，效率可达98.5%，数据传输速率可达8Gb/s。

（4）根据系统的不同需要，可选择多种带宽链路

PCI-express总线互连可以选择X1，X2，X4，X8，X12，X16，X32宽度的多种链路构成方式，有极大的灵活性。链路越宽，数据传输带宽也越宽。

当总线采用X1宽度链接时，数据是按字节顺序传输的；而传输宽度大于1时，数据以字节为单位，依次分配到各个基本链路上，以并行方式传输，如图7.22所示。接收方通过4个单向Lane收到数据后，重新按字节顺序组合成设备所需数据。

<img src="https://i.loli.net/2021/09/25/Cei4RQZTGUpOsu7.png" alt="image-20210925163449858" style="zoom:50%;" />

图 X1和X4模式的单向数据传输示意图

（5）PCI-express采用基于包的数据传输和MSI中断方式

PCI-express总线采用基于包的数据传输方式，其数据包结构如图7.23所示。它通过一次或多次包的传送来完成请求设备与目标设备之间的一个总线事务。根据数据传输方向，总线事务可分为邮递性的（Posted）和非邮递性的（Non-posted）两大类。邮递性事务由请求设备向目标设备单方向发送“数据包”，如存储器写、消息等事务；而非邮递性事务，则是由请求设备向目标设备发出“请求包”，随后目标设备向请求设备返回“完成”数据包，如存储器读、存储器读锁定、I/O读、I/O写、配置读和配置写等事务。

<img src="https://i.loli.net/2021/09/25/3mafAujrdRIQiLn.png" alt="image-20210925163559364" style="zoom:50%;" />

图 PCI-express数据包结构

写“存储器”事务除了完成一般的写入数据操作外，还可在有设备请求中断时，通过一个“存储器写”事务，把中断向量发送给北桥芯片，由它再向处理器请求中断。这种中断控制方式与PCI-X总线一样，称为“消息通知式中断”，即MSI控制方式，它可提高中断响应效率。

（6）PCI-express采用虚拟通道和流控制协议

基于包的数据传输方式要求设备有充足的缓冲器空间。为此，一个PCI-express设备可有1～8个缓冲器组，每个缓冲器组构成一个虚拟通道（Virtual Channel，VC），以适应不同包的传送。

PCI-express事务协议不支持包的重试，而是由数据接收设备周期性地将它的可用缓冲器空间总量通知发送设备，仅当缓冲器足够时，发送设备才向目标设备发送数据包。这种通信方式叫做流控制协议，它可以提高链路传送效率。

## 2.  总线的层次结构

总线被设计成分层结构，除**最上层的“设备核心与软件”**外，经过“PCI-express核心逻辑接口”将总线事务处理机制分成**事务层、数据链路层和物理层**三个层次，如下图所示。

<img src="https://i.loli.net/2021/09/25/F3b5vgmwMKsnxBC.png" alt="image-20210925163703286" style="zoom:50%;" />

图 PCI-express设备的层次结构

当PCI-express设备有总线事务请求时，由“设备核心与软件”将数据通过“接口”传送给事务层，由以下三个层次对传输数据分别打包：事务层加入头部和ECRC校验码，将其打包成事务层包（Transaction Layer Packet，TLP），并传递给数据链路层；数据链路层将TLP加入顺序号和LCRC校验码，打包成数据链路层包（Data Link Layer Packet，DLLP）传递给物理层；物理层将DLLP包加入起始和结束标志打包成物理层包（Physical Layer Packet，PLP），如图7.23所示。该数据包再经过8b/10b编码转换以及“并—串”变换，然后经PCI-express链路的单向车道（Lane），将数据以差分方式串行发送至目标PCI-express设备。目标设备的层次结构将接收到的数据自下而上逐层解包，最后将TLP中的数据部分提交给目标设备核心。

