
// File generated by mist version Q-2020.03#7e5ed72dc8#200717, Wed Mar 22 14:21:39 2023
// Copyright 2014-2020 Synopsys, Inc. All rights reserved.
// --mist2 softfloat-roundAndPackFloat64_ -I../../../.. -I../../../../isg -r +f +i dlx


// m35;   next: m39, jump target: m881 (next offset: 36)
000000  4  "00010000"   // (R[2]) = __ushort_1_B1 (R[5]); 
000001  0  "10100010"   // /
000002  0  "11111111"   // /
000003  0  "11111111"   // /
000004  4  "00001000"   // (SP,MC) = _pl_rd_res_reg_const_wr_res_reg_1_B1 (12,SP,SP); 
000005  0  "00100001"   // /
000006  0  "00000000"   // /
000007  0  "00001100"   // /
000008  4  "00000001"   // (R[3]) = _lt_const_1_B2 (R[8]); 
000009  0  "00000000"   // /
000010  0  "00011000"   // /
000011  0  "00010011"   // /
000012  4  "10001000"   // (R[4]) = _ls_const_3_B1 (R[4]); 
000013  0  "10000100"   // /
000014  0  "00000000"   // /
000015  0  "00011111"   // /
000016  4  "10001100"   // (R[2]) = _lt_const_4_B1 (R[2]); 
000017  0  "01000010"   // /
000018  0  "00000111"   // /
000019  0  "11111101"   // /
000020  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[6],-12,DMb[-12],SP); 
000021  0  "00100110"   // /
000022  0  "11111111"   // /
000023  0  "11110100"   // /
000024  4  "00100000"   // () = nez_br_const_2_B1 (R[2],296); 
000025  0  "01000000"   // /
000026  0  "00000001"   // /
000027  0  "00101000"   // /
000028  4  "10101000"   // (DMb[-8]) = store__pl_rd_res_reg_const_1_B1 (R[7],-8,DMb[-8],SP); 
000029  0  "00100111"   // /
000030  0  "11111111"   // /
000031  0  "11111000"   // /
000032  4  "10101000"   // (DMb[-4]) = store__pl_rd_res_reg_const_1_B1 (R[8],-4,DMb[-4],SP); 
000033  0  "00101000"   // /
000034  0  "11111111"   // /
000035  0  "11111100"   // /

// m39;   next: m246, jump target: m103 (next offset: 52)
000036  4  "01110100"   // (R[6]) = _gt_const_1_B1 (R[5]); 
000037  0  "10100110"   // /
000038  0  "00000111"   // /
000039  0  "11111101"   // /
000040  4  "00100000"   // () = nez_br_const_2_B1 (R[6],408); 
000041  0  "11000000"   // /
000042  0  "00000001"   // /
000043  0  "10011000"   // /
000044  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000045  0  "00000000"   // /
000046  0  "00000000"   // /
000047  0  "00000000"   // /
000048  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000049  0  "00000000"   // /
000050  0  "00000000"   // /
000051  0  "00000000"   // /

// m246;   next: m104, jump target: m103 (next offset: 104)
000052  4  "01001000"   // (R[2]) = lhi_const_1_B1 (31); 
000053  0  "00000010"   // /
000054  0  "00000000"   // /
000055  0  "00011111"   // /
000056  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000057  0  "00100110"   // /
000058  0  "11111111"   // /
000059  0  "11110100"   // /
000060  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000061  0  "00100111"   // /
000062  0  "11111111"   // /
000063  0  "11111000"   // /
000064  4  "01010100"   // (R[2]) = w32_const_bor_1_B1 (R[2],65535); 
000065  0  "01000010"   // /
000066  0  "11111111"   // /
000067  0  "11111111"   // /
000068  4  "00000000"   // (R[6]) = _eq_1_B1 (R[6],R[2]); 
000069  0  "01000110"   // /
000070  0  "00110000"   // /
000071  0  "00001011"   // /
000072  4  "01100100"   // (R[7]) = _eq_const_4_B1 (R[7]); 
000073  0  "11100111"   // /
000074  0  "11111111"   // /
000075  0  "11111111"   // /
000076  4  "01100100"   // (R[2]) = _eq_const_3_B1 (R[5]); 
000077  0  "10100010"   // /
000078  0  "00000111"   // /
000079  0  "11111101"   // /
000080  4  "00000000"   // (R[6]) = land_1_B1 (R[6],R[7]); 
000081  0  "11000111"   // /
000082  0  "00110000"   // /
000083  0  "00000011"   // /
000084  4  "00000000"   // (R[6]) = land_1_B1 (R[2],R[6]); 
000085  0  "01000110"   // /
000086  0  "00110000"   // /
000087  0  "00000011"   // /
000088  4  "00000000"   // (R[6]) = land_1_B1 (R[6],R[3]); 
000089  0  "01100110"   // /
000090  0  "00110000"   // /
000091  0  "00000011"   // /
000092  4  "00100000"   // () = nez_br_const_2_B1 (R[6],356); 
000093  0  "11000000"   // /
000094  0  "00000001"   // /
000095  0  "01100100"   // /
000096  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000097  0  "00000000"   // /
000098  0  "00000000"   // /
000099  0  "00000000"   // /
000100  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000101  0  "00000000"   // /
000102  0  "00000000"   // /
000103  0  "00000000"   // /

// m104;   next: m106 (next offset: 104)

// m106;   next: m782, jump target: m206 (next offset: 120)
000104  4  "00000000"   // (R[6]) = _ge_const_1_B2 (R[5]); 
000105  0  "10100000"   // /
000106  0  "00110000"   // /
000107  0  "00001100"   // /
000108  4  "00100000"   // () = nez_br_const_2_B1 (R[6],192); 
000109  0  "11000000"   // /
000110  0  "00000000"   // /
000111  0  "11000000"   // /
000112  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000113  0  "00000000"   // /
000114  0  "00000000"   // /
000115  0  "00000000"   // /
000116  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000117  0  "00000000"   // /
000118  0  "00000000"   // /
000119  0  "00000000"   // /

// m782;   next: m140, jump target: m138 (next offset: 144)
000120  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000121  0  "00100110"   // /
000122  0  "11111111"   // /
000123  0  "11110100"   // /
000124  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000125  0  "00100111"   // /
000126  0  "11111111"   // /
000127  0  "11111000"   // /
000128  4  "00000000"   // (R[5],MC) = _mi_const_1_B1 (R[5]); 
000129  0  "00000101"   // /
000130  0  "00101000"   // /
000131  0  "00011000"   // /
000132  4  "00010100"   // () = eqz_br_const_1_B1 (R[5],132); 
000133  0  "10100000"   // /
000134  0  "00000000"   // /
000135  0  "10000100"   // /
000136  4  "00000000"   // (R[3],MC) = _mi_const_1_B1 (R[5]); 
000137  0  "00000101"   // /
000138  0  "00011000"   // /
000139  0  "00011000"   // /
000140  4  "00010000"   // (R[3]) = _ad_const_1_B1 (R[3]); 
000141  0  "01100011"   // /
000142  0  "00000000"   // /
000143  0  "00011111"   // /

// m140;   next: m145, jump target: m143 (next offset: 160)
000144  4  "10001100"   // (R[9]) = _lt_const_3_B1 (R[5]); 
000145  0  "10101001"   // /
000146  0  "00000000"   // /
000147  0  "00100000"   // /
000148  4  "00100001"   // () = nez_br_const_2_B1 (R[9],88); 
000149  0  "00100000"   // /
000150  0  "00000000"   // /
000151  0  "01011000"   // /
000152  4  "00000000"   // (R[2]) = _ls_1_B1 (R[6],R[3]); 
000153  0  "11000011"   // /
000154  0  "00010000"   // /
000155  0  "00010010"   // /
000156  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000157  0  "00000000"   // /
000158  0  "00000000"   // /
000159  0  "00000000"   // /

// m145;   next: m150, jump target: m148 (next offset: 176)
000160  4  "01100100"   // (R[3]) = _eq_const_2_B1 (R[5]); 
000161  0  "10100011"   // /
000162  0  "00000000"   // /
000163  0  "00100000"   // /
000164  4  "00100000"   // () = nez_br_const_2_B1 (R[3],60); 
000165  0  "01100000"   // /
000166  0  "00000000"   // /
000167  0  "00111100"   // /
000168  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000169  0  "00000000"   // /
000170  0  "00000000"   // /
000171  0  "00000000"   // /
000172  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000173  0  "00000000"   // /
000174  0  "00000000"   // /
000175  0  "00000000"   // /

// m150;   next: m155, jump target: m153 (next offset: 196)
000176  4  "00000000"   // (R[8]) = _or_1_B1 (R[8],R[7]); 
000177  0  "11101000"   // /
000178  0  "01000000"   // /
000179  0  "00001010"   // /
000180  4  "10001100"   // (R[7]) = _lt_const_2_B1 (R[5]); 
000181  0  "10100111"   // /
000182  0  "00000000"   // /
000183  0  "01000000"   // /
000184  4  "00100000"   // () = nez_br_const_2_B1 (R[7],28); 
000185  0  "11100000"   // /
000186  0  "00000000"   // /
000187  0  "00011100"   // /
000188  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000189  0  "00000000"   // /
000190  0  "00000000"   // /
000191  0  "00000000"   // /
000192  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000193  0  "00000000"   // /
000194  0  "00000000"   // /
000195  0  "00000000"   // /

// m155;   next: m793, jump target: m884 (next offset: 212)
000196  4  "01100100"   // (R[5]) = _eq_const_1_B1 (R[5]); 
000197  0  "10100101"   // /
000198  0  "00000000"   // /
000199  0  "01000000"   // /
000200  4  "00100000"   // () = nez_br_const_2_B1 (R[5],20); 
000201  0  "10100000"   // /
000202  0  "00000000"   // /
000203  0  "00010100"   // /
000204  4  "01010100"   // R[2] = R[6]; 
000205  0  "11000010"   // /
000206  0  "00000000"   // /
000207  0  "00000000"   // /
000208  4  "01001000"   // (R[6]) = const_2_B3 (); 
000209  0  "00000110"   // /
000210  0  "00000000"   // /
000211  0  "00000000"   // /

// m793, jump target: m884 (next offset: 220)
000212  4  "00100100"   // () = j_const_1_B1 (12); 
000213  0  "00000000"   // /
000214  0  "00000000"   // /
000215  0  "00001100"   // /
000216  4  "00000000"   // (R[2]) = nez_1_B1 (R[2]); 
000217  0  "01000000"   // /
000218  0  "00010000"   // /
000219  0  "00010101"   // /

// m153;   next: m884 (next offset: 228)
000220  4  "00010000"   // (R[5]) = _ad_const_1_B1 (R[5]); 
000221  0  "10100101"   // /
000222  0  "00000000"   // /
000223  0  "00011111"   // /
000224  4  "00000000"   // (R[6]) = _rs_1_B1 (R[6],R[5]); 
000225  0  "11000101"   // /
000226  0  "00110000"   // /
000227  0  "00010111"   // /

// m884;   next: m885 (next offset: 232)
000228  4  "01010100"   // R[7] = R[2]; 
000229  0  "01000111"   // /
000230  0  "00000000"   // /
000231  0  "00000000"   // /

// m148;   next: m885 (next offset: 232)

// m885, jump target: m800 (next offset: 244)
000232  4  "01010100"   // R[5] = R[6]; 
000233  0  "11000101"   // /
000234  0  "00000000"   // /
000235  0  "00000000"   // /
000236  4  "00100100"   // () = j_const_1_B1 (20); 
000237  0  "00000000"   // /
000238  0  "00000000"   // /
000239  0  "00010100"   // /
000240  4  "01001000"   // (R[6]) = const_2_B3 (); 
000241  0  "00000110"   // /
000242  0  "00000000"   // /
000243  0  "00000000"   // /

// m143;   next: m800 (next offset: 260)
000244  4  "00000000"   // (R[6]) = _rs_1_B1 (R[6],R[5]); 
000245  0  "11000101"   // /
000246  0  "00110000"   // /
000247  0  "00010111"   // /
000248  4  "00000000"   // (R[5]) = _rs_1_B1 (R[7],R[5]); 
000249  0  "11100101"   // /
000250  0  "00101000"   // /
000251  0  "00010111"   // /
000252  4  "00000000"   // (R[7]) = _ls_1_B1 (R[7],R[3]); 
000253  0  "11100011"   // /
000254  0  "00111000"   // /
000255  0  "00010010"   // /
000256  4  "00000000"   // (R[5]) = _or_1_B1 (R[2],R[5]); 
000257  0  "01000101"   // /
000258  0  "00101000"   // /
000259  0  "00001010"   // /

// m800;   next: m183 (next offset: 272)
000260  4  "00000001"   // (R[8]) = nez_1_B1 (R[8]); 
000261  0  "00000000"   // /
000262  0  "01000000"   // /
000263  0  "00010101"   // /
000264  4  "00000000"   // (R[8]) = _or_2_B1 (R[7],R[8]); 
000265  0  "11101000"   // /
000266  0  "01000000"   // /
000267  0  "00001010"   // /
000268  4  "01010100"   // R[7] = R[5]; 
000269  0  "10100111"   // /
000270  0  "00000000"   // /
000271  0  "00000000"   // /

// m138;   next: m183 (next offset: 272)

// m183;   next: m878, jump target: m870 (next offset: 300)
000272  4  "00000001"   // (R[3]) = _lt_const_1_B2 (R[8]); 
000273  0  "00000000"   // /
000274  0  "00011000"   // /
000275  0  "00010011"   // /
000276  4  "01001000"   // (R[5]) = const_2_B3 (); 
000277  0  "00000101"   // /
000278  0  "00000000"   // /
000279  0  "00000000"   // /
000280  4  "10101000"   // (DMb[-8]) = store__pl_rd_res_reg_const_1_B1 (R[7],-8,DMb[-8],SP); 
000281  0  "00100111"   // /
000282  0  "11111111"   // /
000283  0  "11111000"   // /
000284  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[6],-12,DMb[-12],SP); 
000285  0  "00100110"   // /
000286  0  "11111111"   // /
000287  0  "11110100"   // /
000288  4  "00100000"   // () = nez_br_const_2_B1 (R[3],48); 
000289  0  "01100000"   // /
000290  0  "00000000"   // /
000291  0  "00110000"   // /
000292  4  "10101000"   // (DMb[-4]) = store__pl_rd_res_reg_const_1_B1 (R[8],-4,DMb[-4],SP); 
000293  0  "00101000"   // /
000294  0  "11111111"   // /
000295  0  "11111100"   // /
000296  4  "01010100"   // (R[8]) = const_3_B2 (); 
000297  0  "00001000"   // /
000298  0  "00000000"   // /
000299  0  "00000001"   // /

// m878, jump target: m862 (next offset: 308)
000300  4  "00100100"   // () = j_const_1_B1 (16); 
000301  0  "00000000"   // /
000302  0  "00000000"   // /
000303  0  "00010000"   // /
000304  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000305  0  "00000000"   // /
000306  0  "00000000"   // /
000307  0  "00000000"   // /

// m206;   next: m862, jump target: m870 (next offset: 320)
000308  4  "00100000"   // () = nez_br_const_2_B1 (R[3],28); 
000309  0  "01100000"   // /
000310  0  "00000000"   // /
000311  0  "00011100"   // /
000312  4  "01010100"   // (R[8]) = const_3_B2 (); 
000313  0  "00001000"   // /
000314  0  "00000000"   // /
000315  0  "00000001"   // /
000316  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000317  0  "00000000"   // /
000318  0  "00000000"   // /
000319  0  "00000000"   // /

// m862, jump target: m870 (next offset: 328)
000320  4  "00100100"   // () = j_const_1_B1 (20); 
000321  0  "00000000"   // /
000322  0  "00000000"   // /
000323  0  "00010100"   // /
000324  4  "01001000"   // (R[8]) = const_2_B3 (); 
000325  0  "00001000"   // /
000326  0  "00000000"   // /
000327  0  "00000000"   // /

// m881;   next: m852, jump target: m851 (next offset: 340)
000328  4  "00100000"   // () = nez_br_const_2_B1 (R[3],8); 
000329  0  "01100000"   // /
000330  0  "00000000"   // /
000331  0  "00001000"   // /
000332  4  "01010100"   // (R[8]) = const_3_B2 (); 
000333  0  "00001000"   // /
000334  0  "00000000"   // /
000335  0  "00000001"   // /
000336  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000337  0  "00000000"   // /
000338  0  "00000000"   // /
000339  0  "00000000"   // /

// m852;   next: m870 (next offset: 344)
000340  4  "01001000"   // (R[8]) = const_2_B3 (); 
000341  0  "00001000"   // /
000342  0  "00000000"   // /
000343  0  "00000000"   // /

// m851;   next: m870 (next offset: 344)

// m870;   next: m840, jump target: m820 (next offset: 364)
000344  4  "01010000"   // (R[7]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000345  0  "00100111"   // /
000346  0  "11111111"   // /
000347  0  "11111000"   // /
000348  4  "00000001"   // (R[8]) = _ne_const_1_B2 (R[8]); 
000349  0  "00000000"   // /
000350  0  "01000000"   // /
000351  0  "00010101"   // /
000352  4  "00100001"   // () = nez_br_const_2_B1 (R[8],28); 
000353  0  "00000000"   // /
000354  0  "00000000"   // /
000355  0  "00011100"   // /
000356  4  "01010000"   // (R[6]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000357  0  "00100110"   // /
000358  0  "11111111"   // /
000359  0  "11110100"   // /
000360  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000361  0  "00000000"   // /
000362  0  "00000000"   // /
000363  0  "00000000"   // /

// m840;   next: m218, jump target: m224 (next offset: 380)
000364  4  "00000000"   // (R[8]) = _or_1_B1 (R[6],R[7]); 
000365  0  "11000111"   // /
000366  0  "01000000"   // /
000367  0  "00001010"   // /
000368  4  "00100001"   // () = nez_br_const_1_B1 (R[8],52); 
000369  0  "00000000"   // /
000370  0  "00000000"   // /
000371  0  "00110100"   // /
000372  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000373  0  "00000000"   // /
000374  0  "00000000"   // /
000375  0  "00000000"   // /
000376  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000377  0  "00000000"   // /
000378  0  "00000000"   // /
000379  0  "00000000"   // /

// m218, jump target: m224 (next offset: 388)
000380  4  "00100100"   // () = j_const_1_B1 (44); 
000381  0  "00000000"   // /
000382  0  "00000000"   // /
000383  0  "00101100"   // /
000384  4  "01001000"   // (R[5]) = const_2_B3 (); 
000385  0  "00000101"   // /
000386  0  "00000000"   // /
000387  0  "00000000"   // /

// m820;   next: m224 (next offset: 428)
000388  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-4,DMb[-4],SP); 
000389  0  "00100011"   // /
000390  0  "11111111"   // /
000391  0  "11111100"   // /
000392  4  "00001000"   // (R[8],MC) = add_const_1_B1 (R[7]); 
000393  0  "11101000"   // /
000394  0  "00000000"   // /
000395  0  "00000001"   // /
000396  4  "10001000"   // (R[7]) = _ls_const_2_B1 (R[3]); 
000397  0  "01100111"   // /
000398  0  "00000000"   // /
000399  0  "00000001"   // /
000400  4  "00000000"   // (R[6],MC) = addx_const_1_B3 (R[6],MC); 
000401  0  "11000000"   // /
000402  0  "00110000"   // /
000403  0  "00000010"   // /
000404  4  "00000000"   // (R[7]) = eqz_1_B1 (R[7]); 
000405  0  "11100000"   // /
000406  0  "00111000"   // /
000407  0  "00001011"   // /
000408  4  "00001000"   // (R[3]) = const_4_B1 (); 
000409  0  "00000011"   // /
000410  0  "11111111"   // /
000411  0  "11111111"   // /
000412  4  "00000000"   // (R[7]) = _er_1_B1 (R[7],R[3]); 
000413  0  "01100111"   // /
000414  0  "00111000"   // /
000415  0  "00011010"   // /
000416  4  "00000000"   // (R[8]) = _ad_1_B1 (R[8],R[7]); 
000417  0  "11101000"   // /
000418  0  "01000000"   // /
000419  0  "00000011"   // /
000420  4  "10101000"   // (DMb[-12]) = store__pl_rd_res_reg_const_1_B1 (R[6],-12,DMb[-12],SP); 
000421  0  "00100110"   // /
000422  0  "11111111"   // /
000423  0  "11110100"   // /
000424  4  "10101000"   // (DMb[-8]) = store__pl_rd_res_reg_const_1_B1 (R[8],-8,DMb[-8],SP); 
000425  0  "00101000"   // /
000426  0  "11111111"   // /
000427  0  "11111000"   // /

// m224 (next offset: 456)
000428  4  "01010000"   // (R[8]) = load__pl_rd_res_reg_const_1_B1 (-12,DMb[-12],SP); 
000429  0  "00101000"   // /
000430  0  "11111111"   // /
000431  0  "11110100"   // /
000432  4  "01010000"   // (R[3]) = load__pl_rd_res_reg_const_1_B1 (-8,DMb[-8],SP); 
000433  0  "00100011"   // /
000434  0  "11111111"   // /
000435  0  "11111000"   // /
000436  4  "10001000"   // (R[5]) = _ls_const_1_B1 (R[5]); 
000437  0  "10100101"   // /
000438  0  "00000000"   // /
000439  0  "00010100"   // /
000440  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-12,SP,SP); 
000441  0  "00100001"   // /
000442  0  "11111111"   // /
000443  0  "11110100"   // /
000444  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000445  0  "11100000"   // /
000446  0  "00000000"   // /
000447  0  "00000000"   // /
000448  4  "00000000"   // (R[5],MC) = _pl_1_B1 (R[4],R[5]); 
000449  0  "10000101"   // /
000450  0  "00101000"   // /
000451  0  "00000001"   // /
000452  4  "00000000"   // (R[2],MC) = _pl_1_B1 (R[5],R[8]); 
000453  0  "10101000"   // /
000454  0  "00010000"   // /
000455  0  "00000001"   // /

// m103 (next offset: /)
000456  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-12,SP,SP); 
000457  0  "00100001"   // /
000458  0  "11111111"   // /
000459  0  "11110100"   // /
000460  4  "01001000"   // (R[3]) = const_2_B3 (); 
000461  0  "00000011"   // /
000462  0  "00000000"   // /
000463  0  "00000000"   // /
000464  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000465  0  "11100000"   // /
000466  0  "00000000"   // /
000467  0  "00000000"   // /
000468  4  "01001000"   // (R[5]) = const_1_B1 (); 
000469  0  "00000101"   // /
000470  0  "01111111"   // /
000471  0  "11110000"   // /
000472  4  "00000000"   // (R[2],MC) = _pl_2_B1 (R[4],R[5]); 
000473  0  "10000101"   // /
000474  0  "00010000"   // /
000475  0  "00000001"   // /

