# 实验内容

设计一个接受 16 位乘数与 16 位被乘数、输出 32 位积的 Booth 乘法器。

输入、输出均采用补码表示，且均为有符号整数。

!!! 注意
	本实验实现时可采用Verilog的`+`运算符，但不可直接使用`*`运算符，需要使用Booth算法实现乘法器。建议不要使用`-`实现减法，而采用补码加的方式。

**附加题**

使用改进的 Booth 算法完成前述实验。

测试用例会 **对乘法计算的周期** 进行考察，要求在10周期以内出结果。
