TimeQuest Timing Analyzer report for Teamarbeit_Vorlage
Wed Jun 21 17:51:23 2017
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:inst|clock_out'
 13. Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'clock_divider:inst|clock_out'
 15. Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clock_divider:inst|clock_out'
 31. Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'clock_divider:inst|clock_out'
 33. Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clock_divider:inst|clock_out'
 48. Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Hold: 'clock_divider:inst|clock_out'
 50. Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name      ; Teamarbeit_Vorlage                                  ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.7%      ;
;     Processors 3-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; clock_divider:inst|clock_out                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clock_divider:inst|clock_out }                      ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250  ; 50.00      ; 5         ; 8           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 172.41 MHz ; 172.41 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 847.46 MHz ; 500.0 MHz       ; clock_divider:inst|clock_out                      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider:inst|clock_out                      ; -0.180 ; -1.131        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.700  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock_divider:inst|clock_out                      ; 0.356 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.897 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider:inst|clock_out                      ; -1.000 ; -11.000       ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 5.997  ; 0.000         ;
; CLOCK_50                                          ; 9.596  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst|clock_out'                                                                                                         ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.180 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.111      ;
; -0.154 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.085      ;
; -0.142 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.073      ;
; -0.138 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.069      ;
; -0.132 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.063      ;
; -0.119 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.050      ;
; -0.115 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.046      ;
; -0.113 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.044      ;
; -0.109 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.040      ;
; -0.107 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.038      ;
; -0.102 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.033      ;
; -0.095 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.026      ;
; -0.089 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.020      ;
; -0.089 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.020      ;
; -0.088 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.019      ;
; -0.085 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.016      ;
; -0.081 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 1.012      ;
; 0.130  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.801      ;
; 0.130  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.801      ;
; 0.136  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.795      ;
; 0.153  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.778      ;
; 0.154  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.777      ;
; 0.154  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.777      ;
; 0.157  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.774      ;
; 0.161  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.770      ;
; 0.162  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.769      ;
; 0.164  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.767      ;
; 0.272  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.659      ;
; 0.294  ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.064     ; 0.637      ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.700 ; clock_divider:inst|i[2]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.708      ;
; 6.717 ; clock_divider:inst|i[3]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.691      ;
; 6.762 ; clock_divider:inst|i[0]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.646      ;
; 6.764 ; clock_divider:inst|i[1]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.644      ;
; 6.811 ; clock_divider:inst|i[4]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.597      ;
; 6.859 ; clock_divider:inst|i[5]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.549      ;
; 6.965 ; clock_divider:inst|i[6]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.443      ;
; 7.394 ; clock_divider:inst|i[7]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 5.014      ;
; 7.525 ; clock_divider:inst|i[8]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.883      ;
; 7.589 ; clock_divider:inst|i[11] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.819      ;
; 7.690 ; clock_divider:inst|i[10] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.718      ;
; 7.715 ; clock_divider:inst|i[9]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.693      ;
; 7.729 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.704      ;
; 7.856 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.577      ;
; 7.866 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.567      ;
; 7.899 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.534      ;
; 7.967 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.466      ;
; 7.993 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.440      ;
; 7.994 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.439      ;
; 7.995 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.438      ;
; 7.996 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.437      ;
; 8.000 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.433      ;
; 8.001 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.432      ;
; 8.001 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.432      ;
; 8.002 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.431      ;
; 8.026 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.407      ;
; 8.055 ; clock_divider:inst|i[12] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.353      ;
; 8.072 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.336      ;
; 8.077 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.331      ;
; 8.081 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.327      ;
; 8.082 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.326      ;
; 8.083 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.325      ;
; 8.104 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.329      ;
; 8.131 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.302      ;
; 8.132 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.301      ;
; 8.133 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.300      ;
; 8.135 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.298      ;
; 8.137 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.296      ;
; 8.137 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.296      ;
; 8.138 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.295      ;
; 8.138 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.295      ;
; 8.139 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.294      ;
; 8.142 ; clock_divider:inst|i[16] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.291      ;
; 8.161 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.272      ;
; 8.164 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.269      ;
; 8.165 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.268      ;
; 8.166 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.267      ;
; 8.170 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.263      ;
; 8.171 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.262      ;
; 8.171 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.262      ;
; 8.172 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.261      ;
; 8.180 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.253      ;
; 8.182 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.251      ;
; 8.209 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.199      ;
; 8.214 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.194      ;
; 8.218 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.190      ;
; 8.219 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.189      ;
; 8.220 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.188      ;
; 8.242 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.166      ;
; 8.247 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.161      ;
; 8.251 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.157      ;
; 8.252 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.156      ;
; 8.253 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.155      ;
; 8.262 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.171      ;
; 8.298 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.135      ;
; 8.307 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.126      ;
; 8.309 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.124      ;
; 8.309 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.124      ;
; 8.317 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.091      ;
; 8.319 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.089      ;
; 8.319 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.089      ;
; 8.322 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.086      ;
; 8.326 ; clock_divider:inst|i[13] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.082      ;
; 8.331 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.102      ;
; 8.348 ; clock_divider:inst|i[16] ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.069     ; 4.078      ;
; 8.357 ; clock_divider:inst|i[17] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 4.051      ;
; 8.373 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.060      ;
; 8.400 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.033      ;
; 8.401 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.032      ;
; 8.402 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.031      ;
; 8.406 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.027      ;
; 8.406 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.027      ;
; 8.407 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.026      ;
; 8.407 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.026      ;
; 8.407 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.026      ;
; 8.408 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.025      ;
; 8.408 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.025      ;
; 8.408 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.025      ;
; 8.408 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.025      ;
; 8.410 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.023      ;
; 8.412 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.021      ;
; 8.418 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.015      ;
; 8.419 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.014      ;
; 8.420 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 4.013      ;
; 8.436 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.997      ;
; 8.442 ; clock_divider:inst|i[24] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.991      ;
; 8.445 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.988      ;
; 8.446 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.987      ;
; 8.447 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.986      ;
; 8.447 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.062     ; 3.986      ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst|clock_out'                                                                                                         ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.356 ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.580      ;
; 0.425 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.646      ;
; 0.429 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.650      ;
; 0.429 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.650      ;
; 0.430 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.651      ;
; 0.431 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.652      ;
; 0.432 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.653      ;
; 0.432 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.653      ;
; 0.443 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.664      ;
; 0.445 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.666      ;
; 0.446 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.667      ;
; 0.617 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.838      ;
; 0.621 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.842      ;
; 0.626 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.847      ;
; 0.632 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.853      ;
; 0.636 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.857      ;
; 0.647 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.868      ;
; 0.651 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.872      ;
; 0.653 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.874      ;
; 0.654 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.875      ;
; 0.657 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.878      ;
; 0.663 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.884      ;
; 0.670 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.891      ;
; 0.670 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.891      ;
; 0.672 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.893      ;
; 0.685 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.906      ;
; 0.715 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.936      ;
; 0.718 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.064      ; 0.939      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.897 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.116      ;
; 0.974 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.193      ;
; 1.141 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.360      ;
; 1.155 ; clock_divider:inst|i[14] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.374      ;
; 1.170 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.389      ;
; 1.177 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.396      ;
; 1.189 ; clock_divider:inst|i[9]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.408      ;
; 1.190 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.409      ;
; 1.200 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.419      ;
; 1.203 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.422      ;
; 1.211 ; clock_divider:inst|i[26] ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.430      ;
; 1.229 ; clock_divider:inst|i[21] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.448      ;
; 1.235 ; clock_divider:inst|i[24] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.454      ;
; 1.240 ; clock_divider:inst|i[25] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.459      ;
; 1.250 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.469      ;
; 1.263 ; clock_divider:inst|i[22] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.482      ;
; 1.264 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.483      ;
; 1.300 ; clock_divider:inst|i[13] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.519      ;
; 1.304 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.523      ;
; 1.321 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.540      ;
; 1.346 ; clock_divider:inst|i[26] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.590      ;
; 1.347 ; clock_divider:inst|i[19] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.566      ;
; 1.348 ; clock_divider:inst|i[26] ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.592      ;
; 1.349 ; clock_divider:inst|i[26] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.593      ;
; 1.349 ; clock_divider:inst|i[26] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.593      ;
; 1.349 ; clock_divider:inst|i[23] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.568      ;
; 1.350 ; clock_divider:inst|i[26] ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.594      ;
; 1.350 ; clock_divider:inst|i[26] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.594      ;
; 1.351 ; clock_divider:inst|i[26] ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.595      ;
; 1.366 ; clock_divider:inst|i[17] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.585      ;
; 1.374 ; clock_divider:inst|i[20] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.593      ;
; 1.386 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.605      ;
; 1.389 ; clock_divider:inst|i[16] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.608      ;
; 1.396 ; clock_divider:inst|i[18] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.615      ;
; 1.397 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.616      ;
; 1.403 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.622      ;
; 1.413 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.632      ;
; 1.414 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.633      ;
; 1.429 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.648      ;
; 1.432 ; clock_divider:inst|i[26] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.651      ;
; 1.436 ; clock_divider:inst|i[26] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.655      ;
; 1.436 ; clock_divider:inst|i[26] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.655      ;
; 1.437 ; clock_divider:inst|i[26] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.656      ;
; 1.448 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.667      ;
; 1.449 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.668      ;
; 1.450 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.669      ;
; 1.462 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.681      ;
; 1.467 ; clock_divider:inst|i[13] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.686      ;
; 1.467 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.686      ;
; 1.473 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.692      ;
; 1.478 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.697      ;
; 1.498 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.717      ;
; 1.505 ; clock_divider:inst|i[26] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.724      ;
; 1.515 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.734      ;
; 1.523 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.742      ;
; 1.526 ; clock_divider:inst|i[21] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.745      ;
; 1.526 ; clock_divider:inst|i[15] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.745      ;
; 1.531 ; clock_divider:inst|i[20] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.750      ;
; 1.531 ; clock_divider:inst|i[24] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.750      ;
; 1.539 ; clock_divider:inst|i[23] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.758      ;
; 1.543 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.762      ;
; 1.554 ; clock_divider:inst|i[20] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.773      ;
; 1.554 ; clock_divider:inst|i[22] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.773      ;
; 1.557 ; clock_divider:inst|i[26] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.801      ;
; 1.560 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.779      ;
; 1.560 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.779      ;
; 1.574 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.793      ;
; 1.577 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.796      ;
; 1.577 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.796      ;
; 1.581 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.800      ;
; 1.596 ; clock_divider:inst|i[19] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.815      ;
; 1.597 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.816      ;
; 1.605 ; clock_divider:inst|i[18] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.831      ;
; 1.608 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.827      ;
; 1.608 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.827      ;
; 1.612 ; clock_divider:inst|i[16] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.856      ;
; 1.617 ; clock_divider:inst|i[19] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.836      ;
; 1.619 ; clock_divider:inst|i[19] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.838      ;
; 1.625 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.844      ;
; 1.625 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.844      ;
; 1.626 ; clock_divider:inst|i[25] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.845      ;
; 1.626 ; clock_divider:inst|i[18] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.852      ;
; 1.628 ; clock_divider:inst|i[18] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.854      ;
; 1.628 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.847      ;
; 1.629 ; clock_divider:inst|i[18] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.855      ;
; 1.630 ; clock_divider:inst|i[15] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.856      ;
; 1.634 ; clock_divider:inst|i[26] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.853      ;
; 1.635 ; clock_divider:inst|i[26] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.854      ;
; 1.638 ; clock_divider:inst|i[26] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.857      ;
; 1.638 ; clock_divider:inst|i[22] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.857      ;
; 1.640 ; clock_divider:inst|i[21] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.859      ;
; 1.641 ; clock_divider:inst|i[16] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.885      ;
; 1.643 ; clock_divider:inst|i[26] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.862      ;
; 1.645 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.864      ;
; 1.654 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.873      ;
; 1.656 ; clock_divider:inst|i[14] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.882      ;
; 1.658 ; clock_divider:inst|i[23] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.877      ;
; 1.658 ; clock_divider:inst|i[14] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.877      ;
; 1.660 ; clock_divider:inst|i[14] ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.879      ;
; 1.661 ; clock_divider:inst|i[14] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.880      ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.306  ; 0.490        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 5.997 ; 6.213        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 5.998 ; 6.214        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 6.101 ; 6.285        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 6.102 ; 6.286        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 6.232 ; 6.232        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.232 ; 6.232        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[5]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[6]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[7]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[8]|clk                                                           ;
; 6.236 ; 6.236        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[9]|clk                                                           ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[13]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[14]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[15]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[17]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[18]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[23]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[24]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[25]|clk                                                          ;
; 6.237 ; 6.237        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[26]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[23]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[24]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[25]|clk                                                          ;
; 6.262 ; 6.262        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[26]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 6.263 ; 6.263        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.263 ; 6.263        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 9.758  ; 9.758        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 9.763  ; 9.763        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 9.763  ; 9.763        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.001 ; 10.217       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 10.002 ; 10.218       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 10.002 ; 10.218       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 10.241 ; 10.241       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst9                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; 1.900 ; 2.484 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; 1.841 ; 2.365 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; 2.104 ; 2.683 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; -1.513 ; -2.075 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; -1.468 ; -1.982 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; -1.709 ; -2.266 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 5.156 ; 5.118 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 6.757 ; 6.738 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 5.450 ; 5.394 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 9.873 ; 9.752 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 6.271 ; 6.300 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 7.194 ; 7.214 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 7.013 ; 6.945 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 6.867 ; 6.832 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 6.706 ; 6.738 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 9.022 ; 8.856 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 6.327 ; 6.358 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 9.873 ; 9.752 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 4.986 ; 4.947 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 6.528 ; 6.506 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 5.274 ; 5.217 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 6.035 ; 6.066 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 6.035 ; 6.066 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 6.925 ; 6.940 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 6.751 ; 6.682 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 6.610 ; 6.573 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 6.459 ; 6.486 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 8.758 ; 8.585 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 6.090 ; 6.117 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 9.575 ; 9.445 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 193.76 MHz ; 193.76 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 956.02 MHz ; 500.0 MHz       ; clock_divider:inst|clock_out                      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider:inst|clock_out                      ; -0.046 ; -0.102        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 7.339  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock_divider:inst|clock_out                      ; 0.311 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.804 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider:inst|clock_out                      ; -1.000 ; -11.000       ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 5.994  ; 0.000         ;
; CLOCK_50                                          ; 9.597  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst|clock_out'                                                                                                          ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.046 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.985      ;
; -0.028 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.967      ;
; -0.020 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.959      ;
; -0.008 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.947      ;
; -0.008 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.947      ;
; 0.000  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.939      ;
; 0.008  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.931      ;
; 0.009  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.930      ;
; 0.011  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.928      ;
; 0.013  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.926      ;
; 0.015  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.924      ;
; 0.022  ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.917      ;
; 0.023  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.916      ;
; 0.027  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.912      ;
; 0.030  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.909      ;
; 0.031  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.908      ;
; 0.042  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.897      ;
; 0.213  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.726      ;
; 0.214  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.725      ;
; 0.221  ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.718      ;
; 0.239  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.700      ;
; 0.239  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.700      ;
; 0.240  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.699      ;
; 0.243  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.696      ;
; 0.246  ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.693      ;
; 0.249  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.690      ;
; 0.259  ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.680      ;
; 0.356  ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.583      ;
; 0.377  ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
; 0.377  ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.056     ; 0.562      ;
+--------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 7.339 ; clock_divider:inst|i[2]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 5.078      ;
; 7.382 ; clock_divider:inst|i[3]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 5.035      ;
; 7.412 ; clock_divider:inst|i[0]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 5.005      ;
; 7.420 ; clock_divider:inst|i[1]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.997      ;
; 7.434 ; clock_divider:inst|i[4]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.983      ;
; 7.503 ; clock_divider:inst|i[5]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.914      ;
; 7.570 ; clock_divider:inst|i[6]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.847      ;
; 7.941 ; clock_divider:inst|i[7]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.476      ;
; 8.067 ; clock_divider:inst|i[8]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.350      ;
; 8.150 ; clock_divider:inst|i[11] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.267      ;
; 8.222 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 4.218      ;
; 8.232 ; clock_divider:inst|i[10] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.185      ;
; 8.266 ; clock_divider:inst|i[9]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 4.151      ;
; 8.345 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 4.095      ;
; 8.358 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 4.081      ;
; 8.384 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 4.056      ;
; 8.432 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 4.008      ;
; 8.473 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.966      ;
; 8.474 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.965      ;
; 8.474 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.965      ;
; 8.479 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.960      ;
; 8.479 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.960      ;
; 8.479 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.960      ;
; 8.480 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.959      ;
; 8.481 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.958      ;
; 8.520 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.919      ;
; 8.523 ; clock_divider:inst|i[12] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.894      ;
; 8.552 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.865      ;
; 8.555 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.885      ;
; 8.556 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.861      ;
; 8.560 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.857      ;
; 8.561 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.856      ;
; 8.562 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.855      ;
; 8.593 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.847      ;
; 8.595 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.845      ;
; 8.596 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.843      ;
; 8.597 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.842      ;
; 8.597 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.842      ;
; 8.602 ; clock_divider:inst|i[16] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.838      ;
; 8.602 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.837      ;
; 8.602 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.837      ;
; 8.602 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.837      ;
; 8.603 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.836      ;
; 8.607 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.833      ;
; 8.609 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.831      ;
; 8.619 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.820      ;
; 8.635 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.804      ;
; 8.636 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.803      ;
; 8.636 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.803      ;
; 8.641 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.798      ;
; 8.641 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.798      ;
; 8.641 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.798      ;
; 8.642 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.797      ;
; 8.675 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.742      ;
; 8.679 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.738      ;
; 8.683 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.734      ;
; 8.684 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.733      ;
; 8.685 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.732      ;
; 8.714 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.703      ;
; 8.718 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.699      ;
; 8.722 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.695      ;
; 8.723 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.694      ;
; 8.724 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.693      ;
; 8.731 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.708      ;
; 8.733 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.707      ;
; 8.742 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.697      ;
; 8.749 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.690      ;
; 8.751 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.765 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.652      ;
; 8.765 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.652      ;
; 8.766 ; clock_divider:inst|i[16] ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.060     ; 3.669      ;
; 8.766 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.651      ;
; 8.767 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.650      ;
; 8.781 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.658      ;
; 8.787 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.653      ;
; 8.789 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.651      ;
; 8.796 ; clock_divider:inst|i[13] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.621      ;
; 8.805 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.635      ;
; 8.807 ; clock_divider:inst|i[17] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 3.610      ;
; 8.823 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.055     ; 3.617      ;
; 8.835 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.604      ;
; 8.836 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.603      ;
; 8.838 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.601      ;
; 8.838 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.601      ;
; 8.839 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.600      ;
; 8.840 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.599      ;
; 8.841 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.598      ;
; 8.846 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.593      ;
; 8.847 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.592      ;
; 8.847 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.592      ;
; 8.852 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.587      ;
; 8.852 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.587      ;
; 8.852 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.587      ;
; 8.853 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.586      ;
; 8.861 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.578      ;
; 8.861 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.578      ;
; 8.862 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.577      ;
; 8.863 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.576      ;
; 8.863 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.576      ;
; 8.864 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.575      ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst|clock_out'                                                                                                          ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.311 ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.519      ;
; 0.369 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.569      ;
; 0.379 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.579      ;
; 0.385 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.585      ;
; 0.386 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.586      ;
; 0.387 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.587      ;
; 0.388 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.588      ;
; 0.388 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.588      ;
; 0.397 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.597      ;
; 0.399 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.599      ;
; 0.402 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.602      ;
; 0.547 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.747      ;
; 0.550 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.750      ;
; 0.556 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.756      ;
; 0.561 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.761      ;
; 0.568 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.768      ;
; 0.580 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.780      ;
; 0.581 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.781      ;
; 0.583 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.783      ;
; 0.584 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.784      ;
; 0.584 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.784      ;
; 0.586 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.786      ;
; 0.593 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.793      ;
; 0.595 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.795      ;
; 0.599 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.799      ;
; 0.616 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.816      ;
; 0.654 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.854      ;
; 0.662 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.056      ; 0.862      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.804 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.003      ;
; 0.878 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.077      ;
; 1.048 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.248      ;
; 1.056 ; clock_divider:inst|i[14] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.256      ;
; 1.075 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.275      ;
; 1.082 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.282      ;
; 1.090 ; clock_divider:inst|i[26] ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.289      ;
; 1.090 ; clock_divider:inst|i[9]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.290      ;
; 1.094 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.294      ;
; 1.102 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.302      ;
; 1.104 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.304      ;
; 1.128 ; clock_divider:inst|i[21] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.327      ;
; 1.130 ; clock_divider:inst|i[24] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.329      ;
; 1.135 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.334      ;
; 1.138 ; clock_divider:inst|i[25] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.337      ;
; 1.147 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.347      ;
; 1.159 ; clock_divider:inst|i[22] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.358      ;
; 1.183 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.382      ;
; 1.193 ; clock_divider:inst|i[13] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.393      ;
; 1.196 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.395      ;
; 1.217 ; clock_divider:inst|i[26] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.439      ;
; 1.218 ; clock_divider:inst|i[26] ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.440      ;
; 1.219 ; clock_divider:inst|i[26] ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.441      ;
; 1.220 ; clock_divider:inst|i[26] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.442      ;
; 1.220 ; clock_divider:inst|i[26] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.442      ;
; 1.221 ; clock_divider:inst|i[26] ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.443      ;
; 1.222 ; clock_divider:inst|i[26] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.444      ;
; 1.236 ; clock_divider:inst|i[23] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.435      ;
; 1.238 ; clock_divider:inst|i[19] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.437      ;
; 1.243 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.442      ;
; 1.248 ; clock_divider:inst|i[17] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.448      ;
; 1.252 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.451      ;
; 1.256 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.455      ;
; 1.260 ; clock_divider:inst|i[20] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.459      ;
; 1.265 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.464      ;
; 1.266 ; clock_divider:inst|i[16] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.465      ;
; 1.279 ; clock_divider:inst|i[18] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.479      ;
; 1.290 ; clock_divider:inst|i[26] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.489      ;
; 1.291 ; clock_divider:inst|i[26] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.490      ;
; 1.292 ; clock_divider:inst|i[26] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.491      ;
; 1.292 ; clock_divider:inst|i[26] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.491      ;
; 1.292 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.492      ;
; 1.301 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.501      ;
; 1.301 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.501      ;
; 1.324 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.524      ;
; 1.325 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.525      ;
; 1.325 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.525      ;
; 1.330 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.530      ;
; 1.334 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.534      ;
; 1.336 ; clock_divider:inst|i[13] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.536      ;
; 1.339 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.539      ;
; 1.349 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.548      ;
; 1.362 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.561      ;
; 1.368 ; clock_divider:inst|i[26] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.567      ;
; 1.379 ; clock_divider:inst|i[24] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.578      ;
; 1.381 ; clock_divider:inst|i[20] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.580      ;
; 1.385 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.585      ;
; 1.385 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.585      ;
; 1.392 ; clock_divider:inst|i[21] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.591      ;
; 1.396 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.596      ;
; 1.402 ; clock_divider:inst|i[15] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.602      ;
; 1.403 ; clock_divider:inst|i[23] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.602      ;
; 1.405 ; clock_divider:inst|i[26] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.627      ;
; 1.415 ; clock_divider:inst|i[22] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.614      ;
; 1.415 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.615      ;
; 1.416 ; clock_divider:inst|i[20] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.615      ;
; 1.421 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.621      ;
; 1.431 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.631      ;
; 1.432 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.632      ;
; 1.432 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.632      ;
; 1.436 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.636      ;
; 1.440 ; clock_divider:inst|i[19] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.639      ;
; 1.442 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.641      ;
; 1.442 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.641      ;
; 1.446 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.645      ;
; 1.447 ; clock_divider:inst|i[18] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.652      ;
; 1.455 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.654      ;
; 1.455 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.654      ;
; 1.458 ; clock_divider:inst|i[26] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.657      ;
; 1.459 ; clock_divider:inst|i[16] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.681      ;
; 1.459 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.658      ;
; 1.460 ; clock_divider:inst|i[26] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.659      ;
; 1.462 ; clock_divider:inst|i[26] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.661      ;
; 1.466 ; clock_divider:inst|i[26] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.665      ;
; 1.475 ; clock_divider:inst|i[19] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.674      ;
; 1.479 ; clock_divider:inst|i[19] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.678      ;
; 1.479 ; clock_divider:inst|i[18] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.684      ;
; 1.480 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.680      ;
; 1.481 ; clock_divider:inst|i[25] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.680      ;
; 1.482 ; clock_divider:inst|i[18] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.687      ;
; 1.485 ; clock_divider:inst|i[15] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.690      ;
; 1.486 ; clock_divider:inst|i[18] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.691      ;
; 1.487 ; clock_divider:inst|i[14] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.687      ;
; 1.488 ; clock_divider:inst|i[16] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.710      ;
; 1.488 ; clock_divider:inst|i[21] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.687      ;
; 1.488 ; clock_divider:inst|i[14] ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.688      ;
; 1.489 ; clock_divider:inst|i[14] ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.689      ;
; 1.490 ; clock_divider:inst|i[14] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.690      ;
; 1.490 ; clock_divider:inst|i[14] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.690      ;
; 1.491 ; clock_divider:inst|i[22] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.690      ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 5.994 ; 6.210        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 5.995 ; 6.211        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 6.104 ; 6.288        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 6.105 ; 6.289        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 6.231 ; 6.231        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.231 ; 6.231        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[13]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[14]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[15]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[17]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[18]|clk                                                          ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[5]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[6]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[7]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[8]|clk                                                           ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[9]|clk                                                           ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[23]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[24]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[25]|clk                                                          ;
; 6.235 ; 6.235        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[26]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[13]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[14]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[15]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[17]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[18]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.264 ; 6.264        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 9.597  ; 9.781        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 9.757  ; 9.757        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 9.760  ; 9.760        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 9.760  ; 9.760        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 10.003 ; 10.219       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.240 ; 10.240       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 10.240 ; 10.240       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 10.243 ; 10.243       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst9                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; 1.640 ; 2.110 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; 1.580 ; 2.012 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; 1.830 ; 2.284 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; -1.299 ; -1.753 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; -1.251 ; -1.676 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; -1.481 ; -1.921 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 4.635 ; 4.586 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 6.085 ; 5.988 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 4.877 ; 4.781 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 8.884 ; 8.555 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 5.606 ; 5.680 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 6.504 ; 6.463 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 6.335 ; 6.218 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 6.200 ; 6.120 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 6.026 ; 5.971 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 8.095 ; 7.777 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 5.712 ; 5.686 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 8.884 ; 8.555 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 4.472 ; 4.422 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 5.868 ; 5.771 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 4.707 ; 4.612 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 5.383 ; 5.457 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 5.383 ; 5.457 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 6.248 ; 6.206 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 6.086 ; 5.970 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 5.956 ; 5.876 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 5.791 ; 5.734 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 7.844 ; 7.522 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 5.486 ; 5.459 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 8.602 ; 8.270 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock_divider:inst|clock_out                      ; 0.331 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 9.235 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clock_divider:inst|clock_out                      ; 0.186 ; 0.000         ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.482 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; clock_divider:inst|clock_out                      ; -1.000 ; -11.000       ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.032  ; 0.000         ;
; CLOCK_50                                          ; 9.274  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst|clock_out'                                                                                                         ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.331 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.619      ;
; 0.349 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.601      ;
; 0.353 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.597      ;
; 0.359 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.591      ;
; 0.360 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.590      ;
; 0.370 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.580      ;
; 0.370 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.580      ;
; 0.370 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.580      ;
; 0.376 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.574      ;
; 0.381 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.569      ;
; 0.381 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.569      ;
; 0.382 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.568      ;
; 0.382 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.568      ;
; 0.385 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.565      ;
; 0.385 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.565      ;
; 0.387 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.563      ;
; 0.389 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.561      ;
; 0.507 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.443      ;
; 0.513 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.437      ;
; 0.516 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.434      ;
; 0.524 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.426      ;
; 0.525 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.425      ;
; 0.526 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.424      ;
; 0.526 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.424      ;
; 0.528 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.422      ;
; 0.528 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.422      ;
; 0.529 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.421      ;
; 0.591 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.359      ;
; 0.600 ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
; 0.600 ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 1.000        ; -0.037     ; 0.350      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 9.235  ; clock_divider:inst|i[3]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.200      ;
; 9.257  ; clock_divider:inst|i[2]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.178      ;
; 9.261  ; clock_divider:inst|i[1]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.174      ;
; 9.276  ; clock_divider:inst|i[0]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.159      ;
; 9.317  ; clock_divider:inst|i[5]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.118      ;
; 9.320  ; clock_divider:inst|i[4]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.115      ;
; 9.406  ; clock_divider:inst|i[6]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 3.029      ;
; 9.619  ; clock_divider:inst|i[7]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.816      ;
; 9.691  ; clock_divider:inst|i[11] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.053     ; 2.743      ;
; 9.718  ; clock_divider:inst|i[8]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.717      ;
; 9.752  ; clock_divider:inst|i[10] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.053     ; 2.682      ;
; 9.785  ; clock_divider:inst|i[9]  ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.650      ;
; 9.787  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.664      ;
; 9.862  ; clock_divider:inst|i[1]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.589      ;
; 9.869  ; clock_divider:inst|i[3]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.582      ;
; 9.878  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.573      ;
; 9.923  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.528      ;
; 9.953  ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.498      ;
; 9.955  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.496      ;
; 9.955  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.496      ;
; 9.956  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.495      ;
; 9.960  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.491      ;
; 9.960  ; clock_divider:inst|i[3]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.491      ;
; 9.961  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.490      ;
; 9.961  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.490      ;
; 9.963  ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.488      ;
; 9.969  ; clock_divider:inst|i[12] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.053     ; 2.465      ;
; 9.997  ; clock_divider:inst|i[2]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.454      ;
; 9.998  ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.453      ;
; 10.005 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.446      ;
; 10.011 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.424      ;
; 10.018 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.417      ;
; 10.019 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.416      ;
; 10.020 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.415      ;
; 10.021 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.414      ;
; 10.024 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.427      ;
; 10.024 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.427      ;
; 10.030 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.421      ;
; 10.030 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.421      ;
; 10.031 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.420      ;
; 10.035 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.416      ;
; 10.036 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.415      ;
; 10.036 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.415      ;
; 10.037 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.414      ;
; 10.037 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.414      ;
; 10.038 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.413      ;
; 10.038 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.413      ;
; 10.042 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.409      ;
; 10.043 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.408      ;
; 10.043 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.408      ;
; 10.045 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.406      ;
; 10.062 ; clock_divider:inst|i[16] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.388      ;
; 10.064 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.387      ;
; 10.086 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.349      ;
; 10.088 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.363      ;
; 10.093 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.342      ;
; 10.093 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.342      ;
; 10.094 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.341      ;
; 10.095 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.340      ;
; 10.096 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.339      ;
; 10.097 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.354      ;
; 10.100 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.335      ;
; 10.101 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.334      ;
; 10.102 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.333      ;
; 10.103 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.332      ;
; 10.115 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.336      ;
; 10.115 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.336      ;
; 10.133 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.318      ;
; 10.139 ; clock_divider:inst|i[16] ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.041     ; 2.307      ;
; 10.139 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.312      ;
; 10.146 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.305      ;
; 10.150 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.285      ;
; 10.153 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.282      ;
; 10.154 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.281      ;
; 10.155 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.296      ;
; 10.156 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.052     ; 2.279      ;
; 10.160 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.291      ;
; 10.160 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.291      ;
; 10.165 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.286      ;
; 10.165 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.286      ;
; 10.166 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.285      ;
; 10.168 ; clock_divider:inst|i[13] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.053     ; 2.266      ;
; 10.170 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.281      ;
; 10.171 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.280      ;
; 10.171 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.280      ;
; 10.173 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.278      ;
; 10.174 ; clock_divider:inst|i[17] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.053     ; 2.260      ;
; 10.188 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.263      ;
; 10.192 ; clock_divider:inst|i[24] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.258      ;
; 10.192 ; clock_divider:inst|i[9]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.259      ;
; 10.192 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.259      ;
; 10.192 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.259      ;
; 10.192 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.259      ;
; 10.192 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.259      ;
; 10.193 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.258      ;
; 10.193 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.258      ;
; 10.197 ; clock_divider:inst|i[20] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.037     ; 2.253      ;
; 10.197 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.254      ;
; 10.197 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.254      ;
; 10.198 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.253      ;
+--------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst|clock_out'                                                                                                          ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.186 ; zaehler:inst17|NANO_LED0 ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED1 ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED2 ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED3 ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED4 ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED5 ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED6 ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|NANO_LED7 ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|i[2]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[0]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.225 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.346      ;
; 0.225 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.346      ;
; 0.228 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.349      ;
; 0.230 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.351      ;
; 0.230 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.351      ;
; 0.231 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.352      ;
; 0.232 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.353      ;
; 0.240 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.361      ;
; 0.243 ; zaehler:inst17|i[0]      ; zaehler:inst17|i[1]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.364      ;
; 0.243 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.364      ;
; 0.333 ; zaehler:inst17|i[1]      ; zaehler:inst17|i[2]      ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.454      ;
; 0.335 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.456      ;
; 0.337 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.458      ;
; 0.343 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.464      ;
; 0.344 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED6 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.465      ;
; 0.351 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED5 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.472      ;
; 0.353 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.474      ;
; 0.355 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.476      ;
; 0.356 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.477      ;
; 0.356 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.477      ;
; 0.359 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED0 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.480      ;
; 0.361 ; zaehler:inst17|i[1]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.482      ;
; 0.365 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED7 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.486      ;
; 0.367 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED2 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.488      ;
; 0.372 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED1 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.493      ;
; 0.377 ; zaehler:inst17|i[2]      ; zaehler:inst17|NANO_LED3 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.498      ;
; 0.380 ; zaehler:inst17|i[0]      ; zaehler:inst17|NANO_LED4 ; clock_divider:inst|clock_out ; clock_divider:inst|clock_out ; 0.000        ; 0.037      ; 0.501      ;
+-------+--------------------------+--------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.482 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.602      ;
; 0.521 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.598 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; clock_divider:inst|i[14] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.721      ;
; 0.610 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.730      ;
; 0.616 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.736      ;
; 0.618 ; clock_divider:inst|i[9]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.738      ;
; 0.619 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.739      ;
; 0.624 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.744      ;
; 0.627 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.747      ;
; 0.639 ; clock_divider:inst|i[26] ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.760      ;
; 0.656 ; clock_divider:inst|i[21] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.777      ;
; 0.658 ; clock_divider:inst|i[24] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.779      ;
; 0.658 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.778      ;
; 0.663 ; clock_divider:inst|i[25] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.784      ;
; 0.671 ; clock_divider:inst|i[22] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.792      ;
; 0.678 ; clock_divider:inst|i[13] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.799      ;
; 0.680 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.800      ;
; 0.692 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.812      ;
; 0.705 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.825      ;
; 0.719 ; clock_divider:inst|i[19] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.840      ;
; 0.722 ; clock_divider:inst|i[17] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.843      ;
; 0.723 ; clock_divider:inst|i[23] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.844      ;
; 0.733 ; clock_divider:inst|i[18] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.854      ;
; 0.735 ; clock_divider:inst|i[26] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.872      ;
; 0.736 ; clock_divider:inst|i[20] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.857      ;
; 0.738 ; clock_divider:inst|i[26] ; clock_divider:inst|i[12]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.875      ;
; 0.739 ; clock_divider:inst|i[26] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.876      ;
; 0.740 ; clock_divider:inst|i[26] ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.877      ;
; 0.742 ; clock_divider:inst|i[26] ; clock_divider:inst|i[10]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.879      ;
; 0.744 ; clock_divider:inst|i[26] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.881      ;
; 0.744 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; clock_divider:inst|i[26] ; clock_divider:inst|i[13]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.882      ;
; 0.746 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.866      ;
; 0.747 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.867      ;
; 0.750 ; clock_divider:inst|i[16] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.871      ;
; 0.757 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.877      ;
; 0.757 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.877      ;
; 0.760 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.880      ;
; 0.761 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.881      ;
; 0.762 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.882      ;
; 0.764 ; clock_divider:inst|i[13] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.885      ;
; 0.766 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.886      ;
; 0.774 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[4]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.894      ;
; 0.776 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.896      ;
; 0.777 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[3]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.897      ;
; 0.778 ; clock_divider:inst|i[8]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.898      ;
; 0.793 ; clock_divider:inst|i[26] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.914      ;
; 0.794 ; clock_divider:inst|i[26] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.915      ;
; 0.795 ; clock_divider:inst|i[26] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.916      ;
; 0.796 ; clock_divider:inst|i[26] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.917      ;
; 0.799 ; clock_divider:inst|i[26] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.809 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.929      ;
; 0.810 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.930      ;
; 0.814 ; clock_divider:inst|i[21] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.935      ;
; 0.817 ; clock_divider:inst|i[15] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.938      ;
; 0.819 ; clock_divider:inst|i[23] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.940      ;
; 0.819 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.939      ;
; 0.822 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.942      ;
; 0.823 ; clock_divider:inst|i[20] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.944      ;
; 0.823 ; clock_divider:inst|i[24] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.944      ;
; 0.827 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.947      ;
; 0.830 ; clock_divider:inst|i[6]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.950      ;
; 0.831 ; clock_divider:inst|i[22] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.952      ;
; 0.834 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.954      ;
; 0.834 ; clock_divider:inst|i[7]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.954      ;
; 0.835 ; clock_divider:inst|i[20] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.956      ;
; 0.839 ; clock_divider:inst|i[2]  ; clock_divider:inst|i[6]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.959      ;
; 0.840 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.960      ;
; 0.849 ; clock_divider:inst|i[4]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.969      ;
; 0.859 ; clock_divider:inst|i[18] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.984      ;
; 0.860 ; clock_divider:inst|i[19] ; clock_divider:inst|i[21]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.981      ;
; 0.861 ; clock_divider:inst|i[26] ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.998      ;
; 0.864 ; clock_divider:inst|i[18] ; clock_divider:inst|i[19]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.989      ;
; 0.865 ; clock_divider:inst|i[16] ; clock_divider:inst|i[17]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.002      ;
; 0.867 ; clock_divider:inst|i[18] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.992      ;
; 0.867 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.987      ;
; 0.868 ; clock_divider:inst|i[19] ; clock_divider:inst|i[20]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.989      ;
; 0.870 ; clock_divider:inst|i[25] ; clock_divider:inst|clock_out ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.991      ;
; 0.871 ; clock_divider:inst|i[18] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.996      ;
; 0.872 ; clock_divider:inst|i[19] ; clock_divider:inst|i[22]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.993      ;
; 0.873 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.993      ;
; 0.874 ; clock_divider:inst|i[15] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.999      ;
; 0.879 ; clock_divider:inst|i[16] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.016      ;
; 0.879 ; clock_divider:inst|i[21] ; clock_divider:inst|i[24]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.000      ;
; 0.880 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.881 ; clock_divider:inst|i[22] ; clock_divider:inst|i[23]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.002      ;
; 0.882 ; clock_divider:inst|i[17] ; clock_divider:inst|i[18]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.003      ;
; 0.882 ; clock_divider:inst|i[1]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.002      ;
; 0.883 ; clock_divider:inst|i[5]  ; clock_divider:inst|i[9]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.003      ;
; 0.885 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[5]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.005      ;
; 0.886 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.006      ;
; 0.887 ; clock_divider:inst|i[25] ; clock_divider:inst|i[26]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.008      ;
; 0.889 ; clock_divider:inst|i[23] ; clock_divider:inst|i[25]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.010      ;
; 0.891 ; clock_divider:inst|i[3]  ; clock_divider:inst|i[8]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; clock_divider:inst|i[14] ; clock_divider:inst|i[16]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 1.016      ;
; 0.894 ; clock_divider:inst|i[11] ; clock_divider:inst|i[11]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.015      ;
; 0.894 ; clock_divider:inst|i[9]  ; clock_divider:inst|i[14]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.015      ;
; 0.895 ; clock_divider:inst|i[0]  ; clock_divider:inst|i[7]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.015      ;
; 0.897 ; clock_divider:inst|i[24] ; clock_divider:inst|i[15]     ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.034      ;
+-------+--------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:inst|clock_out'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED0        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED1        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED2        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED3        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED4        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED5        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED6        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|NANO_LED7        ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[0]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[1]             ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; zaehler:inst17|i[2]             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out|q                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|inclk[0] ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst|clock_out~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED0|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED1|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED2|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED3|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED4|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED5|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED6|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|NANO_LED7|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[0]|clk                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[1]|clk                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_divider:inst|clock_out ; Rise       ; inst17|i[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 6.032 ; 6.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[0]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[1]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[2]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[3]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[4]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[5]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[6]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[7]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[8]                                                 ;
; 6.066 ; 6.250        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[9]                                                 ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|clock_out                                            ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[10]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[11]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[12]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[13]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[14]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[15]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[16]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[17]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[18]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[19]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[20]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[21]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[22]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[23]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[24]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[25]                                                ;
; 6.067 ; 6.251        ; 0.184          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clock_divider:inst|i[26]                                                ;
; 6.245 ; 6.245        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.245 ; 6.245        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[13]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[14]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[15]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[17]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[18]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[23]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[24]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[25]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[26]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[5]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[6]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[7]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[8]|clk                                                           ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[9]|clk                                                           ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|clock_out|clk                                                      ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[10]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[11]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[12]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[13]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[14]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[15]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[16]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[17]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[18]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[19]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[20]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[21]|clk                                                          ;
; 6.253 ; 6.253        ; 0.000          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[22]|clk                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 9.274  ; 9.458        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 9.453  ; 9.453        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 10.325 ; 10.541       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9                                                       ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                              ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst10|clk                                                  ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst8|clk                                                   ;
; 10.546 ; 10.546       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst9|clk                                                   ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst10                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst8                                                       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; inst9                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; 1.089 ; 1.901 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; 1.028 ; 1.791 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; 1.190 ; 2.011 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; -0.872 ; -1.667 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; -0.817 ; -1.571 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; -0.968 ; -1.771 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 3.022 ; 3.014 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 3.943 ; 4.012 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 3.191 ; 3.163 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 6.227 ; 6.208 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 3.809 ; 3.772 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 4.297 ; 4.408 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 4.185 ; 4.263 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 4.109 ; 4.185 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 4.022 ; 4.085 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 5.709 ; 5.632 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 3.800 ; 3.892 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 6.227 ; 6.208 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 2.922 ; 2.913 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 3.809 ; 3.873 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 3.088 ; 3.058 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 3.663 ; 3.635 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 3.668 ; 3.635 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 4.139 ; 4.244 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 4.031 ; 4.105 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 3.959 ; 4.030 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 3.879 ; 3.938 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 5.556 ; 5.472 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 3.663 ; 3.749 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 6.054 ; 6.024 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -0.180 ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.274               ;
;  clock_divider:inst|clock_out                      ; -0.180 ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.700  ; 0.482 ; N/A      ; N/A     ; 5.994               ;
; Design-wide TNS                                    ; -1.131 ; 0.0   ; 0.0      ; 0.0     ; -11.0               ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock_divider:inst|clock_out                      ; -1.131 ; 0.000 ; N/A      ; N/A     ; -11.000             ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; 1.900 ; 2.484 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; 1.841 ; 2.365 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; 2.104 ; 2.683 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Spezial_I/O_7 ; CLOCK_50   ; -0.872 ; -1.667 ; Rise       ; CLOCK_50        ;
; Spezial_I/O_8 ; CLOCK_50   ; -0.817 ; -1.571 ; Rise       ; CLOCK_50        ;
; Spezial_IN_9  ; CLOCK_50   ; -0.968 ; -1.771 ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 5.156 ; 5.118 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 6.757 ; 6.738 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 5.450 ; 5.394 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 9.873 ; 9.752 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 6.271 ; 6.300 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 7.194 ; 7.214 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 7.013 ; 6.945 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 6.867 ; 6.832 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 6.706 ; 6.738 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 9.022 ; 8.856 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 6.327 ; 6.358 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 9.873 ; 9.752 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; SZW_1        ; CLOCK_50                     ; 2.922 ; 2.913 ; Rise       ; CLOCK_50                     ;
; SZW_3        ; CLOCK_50                     ; 3.809 ; 3.873 ; Rise       ; CLOCK_50                     ;
; SZW_5        ; CLOCK_50                     ; 3.088 ; 3.058 ; Rise       ; CLOCK_50                     ;
; Nano_LED[*]  ; clock_divider:inst|clock_out ; 3.663 ; 3.635 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[0] ; clock_divider:inst|clock_out ; 3.668 ; 3.635 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[1] ; clock_divider:inst|clock_out ; 4.139 ; 4.244 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[2] ; clock_divider:inst|clock_out ; 4.031 ; 4.105 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[3] ; clock_divider:inst|clock_out ; 3.959 ; 4.030 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[4] ; clock_divider:inst|clock_out ; 3.879 ; 3.938 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[5] ; clock_divider:inst|clock_out ; 5.556 ; 5.472 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[6] ; clock_divider:inst|clock_out ; 3.663 ; 3.749 ; Rise       ; clock_divider:inst|clock_out ;
;  Nano_LED[7] ; clock_divider:inst|clock_out ; 6.054 ; 6.024 ; Rise       ; clock_divider:inst|clock_out ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SZW_1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_3         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_4         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_5         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_6         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_7         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_8         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_9         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_10        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_11        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SZW_12        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Nano_LED[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Spezial_I/O_23          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_I/O_24          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_I/O_6           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_I/O_22          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_I/O_7           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_I/O_8           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Spezial_IN_9            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SZW_1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; SZW_2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; SZW_3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; SZW_4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; SZW_5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; SZW_6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; SZW_7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SZW_8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SZW_9         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SZW_10        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SZW_11        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SZW_12        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Nano_LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; Nano_LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; Nano_LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; Nano_LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Nano_LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Nano_LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Nano_LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SZW_1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; SZW_2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; SZW_3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; SZW_4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; SZW_5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; SZW_6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; SZW_7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SZW_8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SZW_9         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SZW_10        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SZW_11        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SZW_12        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; Nano_LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; Nano_LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; Nano_LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Nano_LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SZW_1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SZW_2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SZW_3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SZW_4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SZW_5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SZW_6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SZW_7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SZW_8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SZW_9         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SZW_10        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SZW_11        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SZW_12        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Nano_LED[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; Nano_LED[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; Nano_LED[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; Nano_LED[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; Nano_LED[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Nano_LED[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Nano_LED[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Nano_LED[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock_divider:inst|clock_out                      ; clock_divider:inst|clock_out                      ; 38       ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1970     ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clock_divider:inst|clock_out                      ; clock_divider:inst|clock_out                      ; 38       ; 0        ; 0        ; 0        ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 1970     ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Full Version
    Info: Processing started: Wed Jun 21 17:51:08 2017
Info: Command: quartus_sta Teamarbeit_Vorlage -c Teamarbeit_Vorlage
Info: qsta_default_script.tcl version: #3
Warning (20013): Ignored assignments for entity "DE0_Nano_Test" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name TSU_REQUIREMENT "10 ns" -from * -to * -entity DE0_Nano_Test was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS REPLACE_CONFLICTING -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE0_Nano_Test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE0_Nano_Test -section_id Top was ignored
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Teamarbeit_Vorlage.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 8 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[0]} {inst5|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:inst|clock_out clock_divider:inst|clock_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.180              -1.131 clock_divider:inst|clock_out 
    Info (332119):     6.700               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clock_divider:inst|clock_out 
    Info (332119):     0.897               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -11.000 clock_divider:inst|clock_out 
    Info (332119):     5.997               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.596               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.046
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.046              -0.102 clock_divider:inst|clock_out 
    Info (332119):     7.339               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clock_divider:inst|clock_out 
    Info (332119):     0.804               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -11.000 clock_divider:inst|clock_out 
    Info (332119):     5.994               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.597               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.331
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.331               0.000 clock_divider:inst|clock_out 
    Info (332119):     9.235               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock_divider:inst|clock_out 
    Info (332119):     0.482               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -11.000 clock_divider:inst|clock_out 
    Info (332119):     6.032               0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.274               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 695 megabytes
    Info: Processing ended: Wed Jun 21 17:51:23 2017
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:02


