# ElaboratoSIS
Progetto realizzato in SIS per l'ottimizzazione dell' architettura di un circuito logico utilizzando una variante dell' algoritmo  di Quine-McCluskey  per la minimizzazioen del letterali coinvolti
