#############################################
#	Synopsys Design Constraints (SDC)
#	For FPGA fabric 
#	Description: Constrain timing of Connection Block cby_1__1_ for PnR
#	Author: Xifan TANG 
#	Organization: University of Utah 
#	Date: Wed Sep 25 15:37:39 2024
#############################################

#############################################
#	Define time unit 
#############################################
set_units -time s

set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[0] -to fpga_top/cby_1__1_/chany_bottom_out[0] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[0] -to fpga_top/cby_1__1_/chany_top_out[0] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[1] -to fpga_top/cby_1__1_/chany_bottom_out[1] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[1] -to fpga_top/cby_1__1_/chany_top_out[1] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[2] -to fpga_top/cby_1__1_/chany_bottom_out[2] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[2] -to fpga_top/cby_1__1_/chany_top_out[2] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[3] -to fpga_top/cby_1__1_/chany_bottom_out[3] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[3] -to fpga_top/cby_1__1_/chany_top_out[3] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[4] -to fpga_top/cby_1__1_/chany_bottom_out[4] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[4] -to fpga_top/cby_1__1_/chany_top_out[4] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[5] -to fpga_top/cby_1__1_/chany_bottom_out[5] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[5] -to fpga_top/cby_1__1_/chany_top_out[5] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[6] -to fpga_top/cby_1__1_/chany_bottom_out[6] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[6] -to fpga_top/cby_1__1_/chany_top_out[6] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[7] -to fpga_top/cby_1__1_/chany_bottom_out[7] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[7] -to fpga_top/cby_1__1_/chany_top_out[7] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[8] -to fpga_top/cby_1__1_/chany_bottom_out[8] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[8] -to fpga_top/cby_1__1_/chany_top_out[8] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[9] -to fpga_top/cby_1__1_/chany_bottom_out[9] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[9] -to fpga_top/cby_1__1_/chany_top_out[9] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[10] -to fpga_top/cby_1__1_/chany_bottom_out[10] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[10] -to fpga_top/cby_1__1_/chany_top_out[10] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[11] -to fpga_top/cby_1__1_/chany_bottom_out[11] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[11] -to fpga_top/cby_1__1_/chany_top_out[11] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[12] -to fpga_top/cby_1__1_/chany_bottom_out[12] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[12] -to fpga_top/cby_1__1_/chany_top_out[12] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[13] -to fpga_top/cby_1__1_/chany_bottom_out[13] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[13] -to fpga_top/cby_1__1_/chany_top_out[13] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[14] -to fpga_top/cby_1__1_/chany_bottom_out[14] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[14] -to fpga_top/cby_1__1_/chany_top_out[14] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[15] -to fpga_top/cby_1__1_/chany_bottom_out[15] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[15] -to fpga_top/cby_1__1_/chany_top_out[15] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[16] -to fpga_top/cby_1__1_/chany_bottom_out[16] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[16] -to fpga_top/cby_1__1_/chany_top_out[16] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[17] -to fpga_top/cby_1__1_/chany_bottom_out[17] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[17] -to fpga_top/cby_1__1_/chany_top_out[17] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[18] -to fpga_top/cby_1__1_/chany_bottom_out[18] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[18] -to fpga_top/cby_1__1_/chany_top_out[18] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[19] -to fpga_top/cby_1__1_/chany_bottom_out[19] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[19] -to fpga_top/cby_1__1_/chany_top_out[19] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[20] -to fpga_top/cby_1__1_/chany_bottom_out[20] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[20] -to fpga_top/cby_1__1_/chany_top_out[20] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[21] -to fpga_top/cby_1__1_/chany_bottom_out[21] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[21] -to fpga_top/cby_1__1_/chany_top_out[21] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[22] -to fpga_top/cby_1__1_/chany_bottom_out[22] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[22] -to fpga_top/cby_1__1_/chany_top_out[22] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[23] -to fpga_top/cby_1__1_/chany_bottom_out[23] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[23] -to fpga_top/cby_1__1_/chany_top_out[23] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[24] -to fpga_top/cby_1__1_/chany_bottom_out[24] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[24] -to fpga_top/cby_1__1_/chany_top_out[24] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[25] -to fpga_top/cby_1__1_/chany_bottom_out[25] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[25] -to fpga_top/cby_1__1_/chany_top_out[25] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[26] -to fpga_top/cby_1__1_/chany_bottom_out[26] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[26] -to fpga_top/cby_1__1_/chany_top_out[26] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[27] -to fpga_top/cby_1__1_/chany_bottom_out[27] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[27] -to fpga_top/cby_1__1_/chany_top_out[27] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[28] -to fpga_top/cby_1__1_/chany_bottom_out[28] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[28] -to fpga_top/cby_1__1_/chany_top_out[28] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[29] -to fpga_top/cby_1__1_/chany_bottom_out[29] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[29] -to fpga_top/cby_1__1_/chany_top_out[29] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[30] -to fpga_top/cby_1__1_/chany_bottom_out[30] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[30] -to fpga_top/cby_1__1_/chany_top_out[30] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[31] -to fpga_top/cby_1__1_/chany_bottom_out[31] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[31] -to fpga_top/cby_1__1_/chany_top_out[31] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[32] -to fpga_top/cby_1__1_/chany_bottom_out[32] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[32] -to fpga_top/cby_1__1_/chany_top_out[32] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[33] -to fpga_top/cby_1__1_/chany_bottom_out[33] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[33] -to fpga_top/cby_1__1_/chany_top_out[33] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[34] -to fpga_top/cby_1__1_/chany_bottom_out[34] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[34] -to fpga_top/cby_1__1_/chany_top_out[34] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[35] -to fpga_top/cby_1__1_/chany_bottom_out[35] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[35] -to fpga_top/cby_1__1_/chany_top_out[35] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[36] -to fpga_top/cby_1__1_/chany_bottom_out[36] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[36] -to fpga_top/cby_1__1_/chany_top_out[36] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[37] -to fpga_top/cby_1__1_/chany_bottom_out[37] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[37] -to fpga_top/cby_1__1_/chany_top_out[37] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[38] -to fpga_top/cby_1__1_/chany_bottom_out[38] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[38] -to fpga_top/cby_1__1_/chany_top_out[38] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[39] -to fpga_top/cby_1__1_/chany_bottom_out[39] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[39] -to fpga_top/cby_1__1_/chany_top_out[39] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[40] -to fpga_top/cby_1__1_/chany_bottom_out[40] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[40] -to fpga_top/cby_1__1_/chany_top_out[40] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[41] -to fpga_top/cby_1__1_/chany_bottom_out[41] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[41] -to fpga_top/cby_1__1_/chany_top_out[41] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[42] -to fpga_top/cby_1__1_/chany_bottom_out[42] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[42] -to fpga_top/cby_1__1_/chany_top_out[42] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[43] -to fpga_top/cby_1__1_/chany_bottom_out[43] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[43] -to fpga_top/cby_1__1_/chany_top_out[43] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[44] -to fpga_top/cby_1__1_/chany_bottom_out[44] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[44] -to fpga_top/cby_1__1_/chany_top_out[44] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[45] -to fpga_top/cby_1__1_/chany_bottom_out[45] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[45] -to fpga_top/cby_1__1_/chany_top_out[45] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[46] -to fpga_top/cby_1__1_/chany_bottom_out[46] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[46] -to fpga_top/cby_1__1_/chany_top_out[46] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[47] -to fpga_top/cby_1__1_/chany_bottom_out[47] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[47] -to fpga_top/cby_1__1_/chany_top_out[47] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[48] -to fpga_top/cby_1__1_/chany_bottom_out[48] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[48] -to fpga_top/cby_1__1_/chany_top_out[48] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[49] -to fpga_top/cby_1__1_/chany_bottom_out[49] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[49] -to fpga_top/cby_1__1_/chany_top_out[49] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[50] -to fpga_top/cby_1__1_/chany_bottom_out[50] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[50] -to fpga_top/cby_1__1_/chany_top_out[50] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[51] -to fpga_top/cby_1__1_/chany_bottom_out[51] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[51] -to fpga_top/cby_1__1_/chany_top_out[51] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[52] -to fpga_top/cby_1__1_/chany_bottom_out[52] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[52] -to fpga_top/cby_1__1_/chany_top_out[52] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[53] -to fpga_top/cby_1__1_/chany_bottom_out[53] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[53] -to fpga_top/cby_1__1_/chany_top_out[53] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[54] -to fpga_top/cby_1__1_/chany_bottom_out[54] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[54] -to fpga_top/cby_1__1_/chany_top_out[54] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[55] -to fpga_top/cby_1__1_/chany_bottom_out[55] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[55] -to fpga_top/cby_1__1_/chany_top_out[55] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[56] -to fpga_top/cby_1__1_/chany_bottom_out[56] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[56] -to fpga_top/cby_1__1_/chany_top_out[56] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[57] -to fpga_top/cby_1__1_/chany_bottom_out[57] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[57] -to fpga_top/cby_1__1_/chany_top_out[57] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[58] -to fpga_top/cby_1__1_/chany_bottom_out[58] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[58] -to fpga_top/cby_1__1_/chany_top_out[58] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[59] -to fpga_top/cby_1__1_/chany_bottom_out[59] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[59] -to fpga_top/cby_1__1_/chany_top_out[59] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[60] -to fpga_top/cby_1__1_/chany_bottom_out[60] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[60] -to fpga_top/cby_1__1_/chany_top_out[60] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[61] -to fpga_top/cby_1__1_/chany_bottom_out[61] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[61] -to fpga_top/cby_1__1_/chany_top_out[61] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[62] -to fpga_top/cby_1__1_/chany_bottom_out[62] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[62] -to fpga_top/cby_1__1_/chany_top_out[62] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[63] -to fpga_top/cby_1__1_/chany_bottom_out[63] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[63] -to fpga_top/cby_1__1_/chany_top_out[63] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[64] -to fpga_top/cby_1__1_/chany_bottom_out[64] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[64] -to fpga_top/cby_1__1_/chany_top_out[64] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[65] -to fpga_top/cby_1__1_/chany_bottom_out[65] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[65] -to fpga_top/cby_1__1_/chany_top_out[65] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[66] -to fpga_top/cby_1__1_/chany_bottom_out[66] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[66] -to fpga_top/cby_1__1_/chany_top_out[66] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[67] -to fpga_top/cby_1__1_/chany_bottom_out[67] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[67] -to fpga_top/cby_1__1_/chany_top_out[67] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[68] -to fpga_top/cby_1__1_/chany_bottom_out[68] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[68] -to fpga_top/cby_1__1_/chany_top_out[68] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[69] -to fpga_top/cby_1__1_/chany_bottom_out[69] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[69] -to fpga_top/cby_1__1_/chany_top_out[69] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[70] -to fpga_top/cby_1__1_/chany_bottom_out[70] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[70] -to fpga_top/cby_1__1_/chany_top_out[70] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[71] -to fpga_top/cby_1__1_/chany_bottom_out[71] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[71] -to fpga_top/cby_1__1_/chany_top_out[71] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[72] -to fpga_top/cby_1__1_/chany_bottom_out[72] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[72] -to fpga_top/cby_1__1_/chany_top_out[72] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[73] -to fpga_top/cby_1__1_/chany_bottom_out[73] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[73] -to fpga_top/cby_1__1_/chany_top_out[73] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[74] -to fpga_top/cby_1__1_/chany_bottom_out[74] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[74] -to fpga_top/cby_1__1_/chany_top_out[74] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[75] -to fpga_top/cby_1__1_/chany_bottom_out[75] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[75] -to fpga_top/cby_1__1_/chany_top_out[75] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[76] -to fpga_top/cby_1__1_/chany_bottom_out[76] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[76] -to fpga_top/cby_1__1_/chany_top_out[76] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[77] -to fpga_top/cby_1__1_/chany_bottom_out[77] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[77] -to fpga_top/cby_1__1_/chany_top_out[77] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[78] -to fpga_top/cby_1__1_/chany_bottom_out[78] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[78] -to fpga_top/cby_1__1_/chany_top_out[78] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[79] -to fpga_top/cby_1__1_/chany_bottom_out[79] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[79] -to fpga_top/cby_1__1_/chany_top_out[79] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[80] -to fpga_top/cby_1__1_/chany_bottom_out[80] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[80] -to fpga_top/cby_1__1_/chany_top_out[80] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[81] -to fpga_top/cby_1__1_/chany_bottom_out[81] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[81] -to fpga_top/cby_1__1_/chany_top_out[81] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[82] -to fpga_top/cby_1__1_/chany_bottom_out[82] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[82] -to fpga_top/cby_1__1_/chany_top_out[82] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[83] -to fpga_top/cby_1__1_/chany_bottom_out[83] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[83] -to fpga_top/cby_1__1_/chany_top_out[83] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[84] -to fpga_top/cby_1__1_/chany_bottom_out[84] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[84] -to fpga_top/cby_1__1_/chany_top_out[84] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[85] -to fpga_top/cby_1__1_/chany_bottom_out[85] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[85] -to fpga_top/cby_1__1_/chany_top_out[85] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[86] -to fpga_top/cby_1__1_/chany_bottom_out[86] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[86] -to fpga_top/cby_1__1_/chany_top_out[86] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[87] -to fpga_top/cby_1__1_/chany_bottom_out[87] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[87] -to fpga_top/cby_1__1_/chany_top_out[87] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[88] -to fpga_top/cby_1__1_/chany_bottom_out[88] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[88] -to fpga_top/cby_1__1_/chany_top_out[88] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[89] -to fpga_top/cby_1__1_/chany_bottom_out[89] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[89] -to fpga_top/cby_1__1_/chany_top_out[89] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[90] -to fpga_top/cby_1__1_/chany_bottom_out[90] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[90] -to fpga_top/cby_1__1_/chany_top_out[90] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[91] -to fpga_top/cby_1__1_/chany_bottom_out[91] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[91] -to fpga_top/cby_1__1_/chany_top_out[91] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[92] -to fpga_top/cby_1__1_/chany_bottom_out[92] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[92] -to fpga_top/cby_1__1_/chany_top_out[92] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[93] -to fpga_top/cby_1__1_/chany_bottom_out[93] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[93] -to fpga_top/cby_1__1_/chany_top_out[93] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[94] -to fpga_top/cby_1__1_/chany_bottom_out[94] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[94] -to fpga_top/cby_1__1_/chany_top_out[94] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[95] -to fpga_top/cby_1__1_/chany_bottom_out[95] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[95] -to fpga_top/cby_1__1_/chany_top_out[95] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[96] -to fpga_top/cby_1__1_/chany_bottom_out[96] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[96] -to fpga_top/cby_1__1_/chany_top_out[96] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[97] -to fpga_top/cby_1__1_/chany_bottom_out[97] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[97] -to fpga_top/cby_1__1_/chany_top_out[97] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[98] -to fpga_top/cby_1__1_/chany_bottom_out[98] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[98] -to fpga_top/cby_1__1_/chany_top_out[98] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[99] -to fpga_top/cby_1__1_/chany_bottom_out[99] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[99] -to fpga_top/cby_1__1_/chany_top_out[99] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[100] -to fpga_top/cby_1__1_/chany_bottom_out[100] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[100] -to fpga_top/cby_1__1_/chany_top_out[100] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[101] -to fpga_top/cby_1__1_/chany_bottom_out[101] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[101] -to fpga_top/cby_1__1_/chany_top_out[101] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[102] -to fpga_top/cby_1__1_/chany_bottom_out[102] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[102] -to fpga_top/cby_1__1_/chany_top_out[102] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[103] -to fpga_top/cby_1__1_/chany_bottom_out[103] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[103] -to fpga_top/cby_1__1_/chany_top_out[103] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[104] -to fpga_top/cby_1__1_/chany_bottom_out[104] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[104] -to fpga_top/cby_1__1_/chany_top_out[104] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[105] -to fpga_top/cby_1__1_/chany_bottom_out[105] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[105] -to fpga_top/cby_1__1_/chany_top_out[105] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[106] -to fpga_top/cby_1__1_/chany_bottom_out[106] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[106] -to fpga_top/cby_1__1_/chany_top_out[106] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[107] -to fpga_top/cby_1__1_/chany_bottom_out[107] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[107] -to fpga_top/cby_1__1_/chany_top_out[107] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[108] -to fpga_top/cby_1__1_/chany_bottom_out[108] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[108] -to fpga_top/cby_1__1_/chany_top_out[108] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[109] -to fpga_top/cby_1__1_/chany_bottom_out[109] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[109] -to fpga_top/cby_1__1_/chany_top_out[109] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[110] -to fpga_top/cby_1__1_/chany_bottom_out[110] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[110] -to fpga_top/cby_1__1_/chany_top_out[110] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[111] -to fpga_top/cby_1__1_/chany_bottom_out[111] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[111] -to fpga_top/cby_1__1_/chany_top_out[111] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[112] -to fpga_top/cby_1__1_/chany_bottom_out[112] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[112] -to fpga_top/cby_1__1_/chany_top_out[112] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[113] -to fpga_top/cby_1__1_/chany_bottom_out[113] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[113] -to fpga_top/cby_1__1_/chany_top_out[113] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[114] -to fpga_top/cby_1__1_/chany_bottom_out[114] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[114] -to fpga_top/cby_1__1_/chany_top_out[114] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[115] -to fpga_top/cby_1__1_/chany_bottom_out[115] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[115] -to fpga_top/cby_1__1_/chany_top_out[115] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[116] -to fpga_top/cby_1__1_/chany_bottom_out[116] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[116] -to fpga_top/cby_1__1_/chany_top_out[116] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[117] -to fpga_top/cby_1__1_/chany_bottom_out[117] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[117] -to fpga_top/cby_1__1_/chany_top_out[117] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[118] -to fpga_top/cby_1__1_/chany_bottom_out[118] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[118] -to fpga_top/cby_1__1_/chany_top_out[118] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[119] -to fpga_top/cby_1__1_/chany_bottom_out[119] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[119] -to fpga_top/cby_1__1_/chany_top_out[119] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[120] -to fpga_top/cby_1__1_/chany_bottom_out[120] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[120] -to fpga_top/cby_1__1_/chany_top_out[120] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[121] -to fpga_top/cby_1__1_/chany_bottom_out[121] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[121] -to fpga_top/cby_1__1_/chany_top_out[121] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[122] -to fpga_top/cby_1__1_/chany_bottom_out[122] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[122] -to fpga_top/cby_1__1_/chany_top_out[122] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[123] -to fpga_top/cby_1__1_/chany_bottom_out[123] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[123] -to fpga_top/cby_1__1_/chany_top_out[123] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[124] -to fpga_top/cby_1__1_/chany_bottom_out[124] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[124] -to fpga_top/cby_1__1_/chany_top_out[124] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[125] -to fpga_top/cby_1__1_/chany_bottom_out[125] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[125] -to fpga_top/cby_1__1_/chany_top_out[125] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[126] -to fpga_top/cby_1__1_/chany_bottom_out[126] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[126] -to fpga_top/cby_1__1_/chany_top_out[126] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[127] -to fpga_top/cby_1__1_/chany_bottom_out[127] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[127] -to fpga_top/cby_1__1_/chany_top_out[127] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[128] -to fpga_top/cby_1__1_/chany_bottom_out[128] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[128] -to fpga_top/cby_1__1_/chany_top_out[128] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[129] -to fpga_top/cby_1__1_/chany_bottom_out[129] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[129] -to fpga_top/cby_1__1_/chany_top_out[129] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[130] -to fpga_top/cby_1__1_/chany_bottom_out[130] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[130] -to fpga_top/cby_1__1_/chany_top_out[130] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[131] -to fpga_top/cby_1__1_/chany_bottom_out[131] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[131] -to fpga_top/cby_1__1_/chany_top_out[131] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[132] -to fpga_top/cby_1__1_/chany_bottom_out[132] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[132] -to fpga_top/cby_1__1_/chany_top_out[132] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[133] -to fpga_top/cby_1__1_/chany_bottom_out[133] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[133] -to fpga_top/cby_1__1_/chany_top_out[133] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[134] -to fpga_top/cby_1__1_/chany_bottom_out[134] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[134] -to fpga_top/cby_1__1_/chany_top_out[134] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[135] -to fpga_top/cby_1__1_/chany_bottom_out[135] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[135] -to fpga_top/cby_1__1_/chany_top_out[135] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[136] -to fpga_top/cby_1__1_/chany_bottom_out[136] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[136] -to fpga_top/cby_1__1_/chany_top_out[136] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[137] -to fpga_top/cby_1__1_/chany_bottom_out[137] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[137] -to fpga_top/cby_1__1_/chany_top_out[137] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[138] -to fpga_top/cby_1__1_/chany_bottom_out[138] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[138] -to fpga_top/cby_1__1_/chany_top_out[138] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[139] -to fpga_top/cby_1__1_/chany_bottom_out[139] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[139] -to fpga_top/cby_1__1_/chany_top_out[139] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[140] -to fpga_top/cby_1__1_/chany_bottom_out[140] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[140] -to fpga_top/cby_1__1_/chany_top_out[140] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[141] -to fpga_top/cby_1__1_/chany_bottom_out[141] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[141] -to fpga_top/cby_1__1_/chany_top_out[141] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[142] -to fpga_top/cby_1__1_/chany_bottom_out[142] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[142] -to fpga_top/cby_1__1_/chany_top_out[142] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[143] -to fpga_top/cby_1__1_/chany_bottom_out[143] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[143] -to fpga_top/cby_1__1_/chany_top_out[143] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[144] -to fpga_top/cby_1__1_/chany_bottom_out[144] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[144] -to fpga_top/cby_1__1_/chany_top_out[144] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[145] -to fpga_top/cby_1__1_/chany_bottom_out[145] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[145] -to fpga_top/cby_1__1_/chany_top_out[145] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[146] -to fpga_top/cby_1__1_/chany_bottom_out[146] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[146] -to fpga_top/cby_1__1_/chany_top_out[146] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[147] -to fpga_top/cby_1__1_/chany_bottom_out[147] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[147] -to fpga_top/cby_1__1_/chany_top_out[147] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[148] -to fpga_top/cby_1__1_/chany_bottom_out[148] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[148] -to fpga_top/cby_1__1_/chany_top_out[148] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[149] -to fpga_top/cby_1__1_/chany_bottom_out[149] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[149] -to fpga_top/cby_1__1_/chany_top_out[149] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[150] -to fpga_top/cby_1__1_/chany_bottom_out[150] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[150] -to fpga_top/cby_1__1_/chany_top_out[150] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[151] -to fpga_top/cby_1__1_/chany_bottom_out[151] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[151] -to fpga_top/cby_1__1_/chany_top_out[151] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[152] -to fpga_top/cby_1__1_/chany_bottom_out[152] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[152] -to fpga_top/cby_1__1_/chany_top_out[152] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[153] -to fpga_top/cby_1__1_/chany_bottom_out[153] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[153] -to fpga_top/cby_1__1_/chany_top_out[153] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[154] -to fpga_top/cby_1__1_/chany_bottom_out[154] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[154] -to fpga_top/cby_1__1_/chany_top_out[154] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[155] -to fpga_top/cby_1__1_/chany_bottom_out[155] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[155] -to fpga_top/cby_1__1_/chany_top_out[155] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[156] -to fpga_top/cby_1__1_/chany_bottom_out[156] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[156] -to fpga_top/cby_1__1_/chany_top_out[156] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[157] -to fpga_top/cby_1__1_/chany_bottom_out[157] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[157] -to fpga_top/cby_1__1_/chany_top_out[157] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[158] -to fpga_top/cby_1__1_/chany_bottom_out[158] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[158] -to fpga_top/cby_1__1_/chany_top_out[158] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[159] -to fpga_top/cby_1__1_/chany_bottom_out[159] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[159] -to fpga_top/cby_1__1_/chany_top_out[159] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[160] -to fpga_top/cby_1__1_/chany_bottom_out[160] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[160] -to fpga_top/cby_1__1_/chany_top_out[160] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[161] -to fpga_top/cby_1__1_/chany_bottom_out[161] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[161] -to fpga_top/cby_1__1_/chany_top_out[161] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[162] -to fpga_top/cby_1__1_/chany_bottom_out[162] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[162] -to fpga_top/cby_1__1_/chany_top_out[162] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[163] -to fpga_top/cby_1__1_/chany_bottom_out[163] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[163] -to fpga_top/cby_1__1_/chany_top_out[163] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[164] -to fpga_top/cby_1__1_/chany_bottom_out[164] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[164] -to fpga_top/cby_1__1_/chany_top_out[164] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[165] -to fpga_top/cby_1__1_/chany_bottom_out[165] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[165] -to fpga_top/cby_1__1_/chany_top_out[165] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[166] -to fpga_top/cby_1__1_/chany_bottom_out[166] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[166] -to fpga_top/cby_1__1_/chany_top_out[166] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[167] -to fpga_top/cby_1__1_/chany_bottom_out[167] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[167] -to fpga_top/cby_1__1_/chany_top_out[167] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[168] -to fpga_top/cby_1__1_/chany_bottom_out[168] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[168] -to fpga_top/cby_1__1_/chany_top_out[168] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[169] -to fpga_top/cby_1__1_/chany_bottom_out[169] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[169] -to fpga_top/cby_1__1_/chany_top_out[169] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[170] -to fpga_top/cby_1__1_/chany_bottom_out[170] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[170] -to fpga_top/cby_1__1_/chany_top_out[170] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[171] -to fpga_top/cby_1__1_/chany_bottom_out[171] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[171] -to fpga_top/cby_1__1_/chany_top_out[171] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[172] -to fpga_top/cby_1__1_/chany_bottom_out[172] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[172] -to fpga_top/cby_1__1_/chany_top_out[172] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[173] -to fpga_top/cby_1__1_/chany_bottom_out[173] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[173] -to fpga_top/cby_1__1_/chany_top_out[173] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[174] -to fpga_top/cby_1__1_/chany_bottom_out[174] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[174] -to fpga_top/cby_1__1_/chany_top_out[174] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[175] -to fpga_top/cby_1__1_/chany_bottom_out[175] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[175] -to fpga_top/cby_1__1_/chany_top_out[175] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[176] -to fpga_top/cby_1__1_/chany_bottom_out[176] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[176] -to fpga_top/cby_1__1_/chany_top_out[176] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[177] -to fpga_top/cby_1__1_/chany_bottom_out[177] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[177] -to fpga_top/cby_1__1_/chany_top_out[177] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[178] -to fpga_top/cby_1__1_/chany_bottom_out[178] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[178] -to fpga_top/cby_1__1_/chany_top_out[178] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[179] -to fpga_top/cby_1__1_/chany_bottom_out[179] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[179] -to fpga_top/cby_1__1_/chany_top_out[179] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[180] -to fpga_top/cby_1__1_/chany_bottom_out[180] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[180] -to fpga_top/cby_1__1_/chany_top_out[180] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[181] -to fpga_top/cby_1__1_/chany_bottom_out[181] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[181] -to fpga_top/cby_1__1_/chany_top_out[181] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[182] -to fpga_top/cby_1__1_/chany_bottom_out[182] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[182] -to fpga_top/cby_1__1_/chany_top_out[182] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[183] -to fpga_top/cby_1__1_/chany_bottom_out[183] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[183] -to fpga_top/cby_1__1_/chany_top_out[183] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[184] -to fpga_top/cby_1__1_/chany_bottom_out[184] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[184] -to fpga_top/cby_1__1_/chany_top_out[184] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[185] -to fpga_top/cby_1__1_/chany_bottom_out[185] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[185] -to fpga_top/cby_1__1_/chany_top_out[185] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[186] -to fpga_top/cby_1__1_/chany_bottom_out[186] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[186] -to fpga_top/cby_1__1_/chany_top_out[186] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[187] -to fpga_top/cby_1__1_/chany_bottom_out[187] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[187] -to fpga_top/cby_1__1_/chany_top_out[187] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[188] -to fpga_top/cby_1__1_/chany_bottom_out[188] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[188] -to fpga_top/cby_1__1_/chany_top_out[188] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[189] -to fpga_top/cby_1__1_/chany_bottom_out[189] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[189] -to fpga_top/cby_1__1_/chany_top_out[189] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[190] -to fpga_top/cby_1__1_/chany_bottom_out[190] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[190] -to fpga_top/cby_1__1_/chany_top_out[190] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[191] -to fpga_top/cby_1__1_/chany_bottom_out[191] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[191] -to fpga_top/cby_1__1_/chany_top_out[191] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[192] -to fpga_top/cby_1__1_/chany_bottom_out[192] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[192] -to fpga_top/cby_1__1_/chany_top_out[192] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[193] -to fpga_top/cby_1__1_/chany_bottom_out[193] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[193] -to fpga_top/cby_1__1_/chany_top_out[193] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[194] -to fpga_top/cby_1__1_/chany_bottom_out[194] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[194] -to fpga_top/cby_1__1_/chany_top_out[194] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[195] -to fpga_top/cby_1__1_/chany_bottom_out[195] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[195] -to fpga_top/cby_1__1_/chany_top_out[195] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[196] -to fpga_top/cby_1__1_/chany_bottom_out[196] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[196] -to fpga_top/cby_1__1_/chany_top_out[196] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[197] -to fpga_top/cby_1__1_/chany_bottom_out[197] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[197] -to fpga_top/cby_1__1_/chany_top_out[197] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[198] -to fpga_top/cby_1__1_/chany_bottom_out[198] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[198] -to fpga_top/cby_1__1_/chany_top_out[198] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[199] -to fpga_top/cby_1__1_/chany_bottom_out[199] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[199] -to fpga_top/cby_1__1_/chany_top_out[199] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[200] -to fpga_top/cby_1__1_/chany_bottom_out[200] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[200] -to fpga_top/cby_1__1_/chany_top_out[200] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[201] -to fpga_top/cby_1__1_/chany_bottom_out[201] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[201] -to fpga_top/cby_1__1_/chany_top_out[201] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[202] -to fpga_top/cby_1__1_/chany_bottom_out[202] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[202] -to fpga_top/cby_1__1_/chany_top_out[202] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[203] -to fpga_top/cby_1__1_/chany_bottom_out[203] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[203] -to fpga_top/cby_1__1_/chany_top_out[203] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[204] -to fpga_top/cby_1__1_/chany_bottom_out[204] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[204] -to fpga_top/cby_1__1_/chany_top_out[204] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[205] -to fpga_top/cby_1__1_/chany_bottom_out[205] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[205] -to fpga_top/cby_1__1_/chany_top_out[205] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[206] -to fpga_top/cby_1__1_/chany_bottom_out[206] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[206] -to fpga_top/cby_1__1_/chany_top_out[206] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[207] -to fpga_top/cby_1__1_/chany_bottom_out[207] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[207] -to fpga_top/cby_1__1_/chany_top_out[207] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[208] -to fpga_top/cby_1__1_/chany_bottom_out[208] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[208] -to fpga_top/cby_1__1_/chany_top_out[208] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[209] -to fpga_top/cby_1__1_/chany_bottom_out[209] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[209] -to fpga_top/cby_1__1_/chany_top_out[209] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[210] -to fpga_top/cby_1__1_/chany_bottom_out[210] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[210] -to fpga_top/cby_1__1_/chany_top_out[210] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[211] -to fpga_top/cby_1__1_/chany_bottom_out[211] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[211] -to fpga_top/cby_1__1_/chany_top_out[211] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[212] -to fpga_top/cby_1__1_/chany_bottom_out[212] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[212] -to fpga_top/cby_1__1_/chany_top_out[212] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[213] -to fpga_top/cby_1__1_/chany_bottom_out[213] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[213] -to fpga_top/cby_1__1_/chany_top_out[213] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[214] -to fpga_top/cby_1__1_/chany_bottom_out[214] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[214] -to fpga_top/cby_1__1_/chany_top_out[214] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[215] -to fpga_top/cby_1__1_/chany_bottom_out[215] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[215] -to fpga_top/cby_1__1_/chany_top_out[215] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_bottom_in[216] -to fpga_top/cby_1__1_/chany_bottom_out[216] 2.272500113e-12
set_max_delay -from fpga_top/cby_1__1_/chany_top_in[216] -to fpga_top/cby_1__1_/chany_top_out[216] 2.272500113e-12
