# 🧱 アナログレイアウト設計の注意点

---

## 📘 概要

アナログ回路は、**トランジスタの微細なばらつきや配線構造の違い**によって性能が大きく変化します。  
そのため、レイアウト段階での工夫が回路特性の安定性と信頼性に直結します。

このセクションでは、代表的なアナログレイアウト設計の注意点とベストプラクティスを解説します。

---

## 🧭 代表的な設計方針と対策

| 項目 | 説明 | 意図 |
|------|------|------|
| **対称配置（Symmetry）** | 差動対などは物理的に完全対称に配置 | オフセット・ばらつき低減 |
| **共通中心配置（Common-Centroid）** | 寄生勾配の影響を均等に分布 | 温度勾配・ストレス対策 |
| **マッチング（Matching）** | W/L寸法・配置条件・方向性を合わせる | トランジスタ特性一致 |
| **等長配線（Iso-Length）** | 差動信号線などは配線長を揃える | 遅延差・カップリング抑制 |
| **ウェル共有と分離** | 同一バイアスの素子はウェル共有、異バイアスはガードリングで隔離 | クロストーク／ラッチアップ防止 |

---

## 🧪 共通中心配置（例：4分割）
```
A B
B A
```
- 左右対称だけでなく、**勾配による非対称影響**も打ち消す配置
- 高精度電流ミラーやバイアス回路で頻用

---

## 🛡️ ガードリングの活用

- 寄生電流やノイズカップリングを抑制
- 電源やGNDと接続し、**構造的なバリア**として機能
- 特に感度の高い入力段や基準生成回路では必須

---

## 🧱 ウェル構成の整理

| 構成 | 説明 |
|------|------|
| **P-Well / N-Well分離** | 異なる電位間にガードリングを配置し絶縁強化 |
| **Deep N-Well構造** | N-Well下層に深堀領域を形成し、寄生バイポーラを分離 |
| **Analog/Deep Analog Region** | アナログ専用の高アイソレーション領域があるPDKも存在 |

---

## 📐 設計ルール（例：0.18µm）

- 最小トランジスタ間距離：1.0 µm以上（熱干渉・寄生抑制）
- Guard Ring幅：3.0 µm以上（用途に応じて拡張）
- 共通中心配置での最小単位：2×2または4×1配列

---

## 🎯 教材的意義

- アナログ設計では、**回路図よりもレイアウトが性能を決める**場面が多い
- 対称性・マッチング・ウェル配置など、**構造を制する者がアナログを制す**
- デジタル設計者でも、AMSブロック統合時にはこの視点が不可欠

---

## 🔗 次のセクション

- [`noise_and_psrr.md`](./noise_and_psrr.md)：ノイズと電源変動耐性の設計へ

---

© 2025 Shinichi Samizo / MIT License
