<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:41.2241</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7040825</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2025.02.03</openDate><openNumber>10-2025-0016166</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.12.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/485</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 상면 및 하면을 포함하는 절연층; 상기 절연층의 상면 상에 배치된 보호층; 상기 절연층 내에 매립된 연결 부재; 및 상기 절연층 내에 매립된 배선 전극을 포함하고, 상기 배선 전극은 상기 절연층과 상기 보호층 사이에 배치된 상부 패드부를 포함하며, 상기 상부 패드부에서 상기 절연층의 일부 영역을 관통하여 상기 연결 부재와 전기적으로 연결되고, 상기 상부 패드부의 폭보다 좁은 폭을 갖는 제1 비아 전극; 상기 절연층 내에 매립되고, 상기 연결 부재보다 상기 절연층의 하면에 가까이 배치된 제2 비아 전극; 및 상기 보호층 상에 배치된 돌출부 및 상기 돌출부에서 상기 보호층을 관통하여 상기 상부 패드부와 직접 접촉된 관통부를 포함한 본딩부를 포함하고, 상기 본딩부는 상기 연결 부재와 수직 방향으로 중첩된 제1 본딩부, 및 상기 연결 부재와 수직으로 중첩되지 않는 제2 본딩부를 포함하고, 상기 절연층의 상면에 대한 상기 제1 본딩부의 관통부 및 상기 제2 본딩부의 관통부 각각의 경사각은 상기 절연층의 상면에 대한 상기 제2 비아 전극의 경사각보다 수직에 가깝다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.12.14</internationOpenDate><internationOpenNumber>WO2023239188</internationOpenNumber><internationalApplicationDate>2023.06.08</internationalApplicationDate><internationalApplicationNumber>PCT/KR2023/007896</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  상면 및 하면을 포함하는 절연층;상기 절연층의 상면 상에 배치된 보호층;상기 절연층 내에 매립된 연결 부재; 및상기 절연층 내에 매립된 배선 전극을 포함하고, 상기 배선 전극은 상기 절연층과 상기 보호층 사이에 배치된 상부 패드부를 포함하며,상기 상부 패드부에서 상기 절연층의 일부 영역을 관통하여 상기 연결 부재와 전기적으로 연결되고, 상기 상부 패드부의 폭보다 좁은 폭을 갖는 제1 비아 전극;상기 절연층 내에 매립되고, 상기 연결 부재보다 상기 절연층의 하면에 가까이 배치된 제2 비아 전극; 및상기 보호층 상에 배치된 돌출부 및 상기 돌출부에서 상기 보호층을 관통하여 상기 상부 패드부와 직접 접촉된 관통부를 포함한 본딩부를 포함하고,상기 본딩부는 상기 연결 부재와 수직 방향으로 중첩된 제1 본딩부, 및 상기 연결 부재와 수직으로 중첩되지 않는 제2 본딩부를 포함하고,상기 절연층의 상면에 대한 상기 제1 본딩부의 관통부 및 상기 제2 본딩부의 관통부 각각의 경사각은 상기 절연층의 상면에 대한 상기 제2 비아 전극의 경사각보다 수직에 가까운 반도체 패키지. </claim></claimInfo><claimInfo><claim>2.  제1항에 있어서,상기 제1 본딩부는 복수 개로 구비되고,상기 복수의 제1 본딩부 중 서로 가장 이웃한 2개의 제1 본딩부 간의 수평 방향의 이격 거리는 26㎛ 이하인 반도체 패키지. </claim></claimInfo><claimInfo><claim>3.  제2항에 있어서,상기 복수의 제1 본딩부 각각은 복수의 제1 돌출부를 포함하고,상기 복수의 제1 돌출부 각각의 수평 방향의 폭은 29㎛ 내지 34㎛인 반도체 패키지. </claim></claimInfo><claimInfo><claim>4.  제1항에 있어서,상기 보호층은 복수의 제1 필러를 포함하고,상기 제1 본딩부의 관통부는 상기 복수의 제1 필러와 접촉하지 않는 반도체 패키지. </claim></claimInfo><claimInfo><claim>5.  제1항에 있어서,상기 제1 비아 전극은 연결 부재와 수직 방향으로 중첩된 제1 중첩 비아 전극을 포함하고,상기 제1 중첩 비아 전극의 경사각은 상기 제1 본딩부의 관통부의 경사각과 같은 반도체 패키지. </claim></claimInfo><claimInfo><claim>6.  제1항에 있어서,상기 절연층은 상기 절연층의 상면과 상기 절연층의 하면 사이에 배치된 복수의 적층 절연층을 포함하고,상기 복수의 적층 절연층은 절연층의 상면을 형성하는 상부 절연층, 및 절연층의 하면을 형성하는 하부 절연층을 포함하고,상기 배선층은 복수의 적층 절연층 내에 각각 배치된 복수의 배선 전극, 상기 복수의 배선 전극을 연결하는 복수의 비아 전극, 및 상기 절연층의 하면에 배치된 하부 패드부를 더 포함하고,상기 복수의 비아 전극은 상기 연결 부재와 수평 방향을 따라 중첩된 복수의 상부 비아, 및 상기 복수의 상부 비아와 상기 절연층의 하면 사이에 배치된 복수의 하부 비아를 더 포함하고,상기 상부 비아의 경사각은 상기 하부 비아의 경사각과 대칭된 반도체 패키지. </claim></claimInfo><claimInfo><claim>7.  제6항에 있어서,상기 상부 절연층의 두께는 상기 하부 절연층의 두께보다 얇은 반도체 패키지. </claim></claimInfo><claimInfo><claim>8.  제7항에 있어서,상기 제1 본딩부의 제1 관통부는 상기 제1 중첩 비아 전극의 적어도 일부 영역과 수직으로 중첩된 반도체 패키지. </claim></claimInfo><claimInfo><claim>9.  제1항에 있어서,상기 절연층은 상면과 하면 사이에 위치하는 측면을 포함하고,상기 보호층은 상기 절연층의 상면과 마주보는 하면, 하면에 대응하는 상면, 및 하면과 상면 사이에 위치하는 측면을 포함하고,상기 보호층의 측면은 제1 관통부와 제2 관통부를 각각 둘러싸는 내측면 및 상기 절연층의 측면에 인접한 외측면을 포함하고,상기 내측면의 수직 방향의 길이는 상기 외측면의 수직 방향의 길이와 다른 반도체 패키지. </claim></claimInfo><claimInfo><claim>10.  제9항에 있어서,상기 내측면의 수직 방향의 길이는 상기 외측면의 수직 방향의 길이보다 큰 반도체 패키지. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>SONG, JIN HO</engName><name>송진호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>NA, SE WOONG</engName><name>라세웅</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>KIM, SANG IL</engName><name>김상일</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>LEE, KEE HAN</engName><name>이기한</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.06.08</priorityApplicationDate><priorityApplicationNumber>1020220069742</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.11.04</priorityApplicationDate><priorityApplicationNumber>1020220146412</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.02.10</priorityApplicationDate><priorityApplicationNumber>1020230018207</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.12.09</receiptDate><receiptNumber>1-1-2024-1363072-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.01.10</receiptDate><receiptNumber>1-5-2025-0007763-75</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247040825.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7d4a77dfa1f64b7350eb0698d04d028ad917cb174922be647c082190b4f21c403663964e177a967c9844eaa9c60b8360d77a349b5c06cb7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4935a89fef392ac96345c578b46afa36134153f0a14689b43cbd1a2bff18367c6276939433ac8a123ac4239b02359e73219edd471029bfe5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>