TEGRA_CEC_HWCTRL_TX_RX_MODE,VAR_0
TEGRA_CEC_HW_CONTROL,VAR_1
TEGRA_CEC_INPUT_FILTER,VAR_2
TEGRA_CEC_INT_MASK,VAR_3
TEGRA_CEC_INT_MASK_RX_REGISTER_FULL,VAR_4
TEGRA_CEC_INT_MASK_RX_START_BIT_DETECTED,VAR_5
TEGRA_CEC_INT_MASK_TX_ARBITRATION_FAILED,VAR_6
TEGRA_CEC_INT_MASK_TX_BUS_ANOMALY_DETECTED,VAR_7
TEGRA_CEC_INT_MASK_TX_FRAME_OR_BLOCK_NAKD,VAR_8
TEGRA_CEC_INT_MASK_TX_FRAME_TRANSMITTED,VAR_9
TEGRA_CEC_INT_MASK_TX_REGISTER_UNDERRUN,VAR_10
TEGRA_CEC_INT_STAT,VAR_11
TEGRA_CEC_RX_TIM0_START_BIT_MAX_DURATION_SHIFT,VAR_12
TEGRA_CEC_RX_TIM0_START_BIT_MAX_LO_TIME_SHIFT,VAR_13
TEGRA_CEC_RX_TIM0_START_BIT_MIN_DURATION_SHIFT,VAR_14
TEGRA_CEC_RX_TIM0_START_BIT_MIN_LO_TIME_SHIFT,VAR_15
TEGRA_CEC_RX_TIM1_DATA_BIT_MAX_DURATION_SHIFT,VAR_16
TEGRA_CEC_RX_TIM1_DATA_BIT_MAX_LO_TIME_SHIFT,VAR_17
TEGRA_CEC_RX_TIM1_DATA_BIT_MIN_DURATION_SHIFT,VAR_18
TEGRA_CEC_RX_TIM1_DATA_BIT_SAMPLE_TIME_SHIFT,VAR_19
TEGRA_CEC_RX_TIM2_END_OF_BLOCK_TIME_SHIFT,VAR_20
TEGRA_CEC_RX_TIMING_0,VAR_21
TEGRA_CEC_RX_TIMING_1,VAR_22
TEGRA_CEC_RX_TIMING_2,VAR_23
TEGRA_CEC_SW_CONTROL,VAR_24
TEGRA_CEC_TX_TIM0_BUS_ERROR_LO_TIME_SHIFT,VAR_25
TEGRA_CEC_TX_TIM0_BUS_XITION_TIME_SHIFT,VAR_26
TEGRA_CEC_TX_TIM0_START_BIT_DURATION_SHIFT,VAR_27
TEGRA_CEC_TX_TIM0_START_BIT_LO_TIME_SHIFT,VAR_28
TEGRA_CEC_TX_TIM1_ACK_NAK_BIT_SAMPLE_TIME_SHIFT,VAR_29
TEGRA_CEC_TX_TIM1_DATA_BIT_DURATION_SHIFT,VAR_30
TEGRA_CEC_TX_TIM1_HI_DATA_BIT_LO_TIME_SHIFT,VAR_31
TEGRA_CEC_TX_TIM1_LO_DATA_BIT_LO_TIME_SHIFT,VAR_32
TEGRA_CEC_TX_TIM2_BUS_IDLE_TIME_ADDITIONAL_FRAME_SHIFT,VAR_33
TEGRA_CEC_TX_TIM2_BUS_IDLE_TIME_NEW_FRAME_SHIFT,VAR_34
TEGRA_CEC_TX_TIM2_BUS_IDLE_TIME_RETRY_FRAME_SHIFT,VAR_35
TEGRA_CEC_TX_TIMING_0,VAR_36
TEGRA_CEC_TX_TIMING_1,VAR_37
TEGRA_CEC_TX_TIMING_2,VAR_38
cec_write,FUNC_0
tegra_cec_adap_enable,FUNC_1
adap,VAR_39
enable,VAR_40
cec,VAR_41
