   
2 
中文摘要 
本計畫為積體電路架構下，提出一可程式化數位控制直流對直流動態電壓調節器及其晶
片測試法。第一年研究重點為可程式化數位控制型電壓調節器的設計及製作，第二年著重於研
究此電源轉換晶片的故障測試方法。在結構上，本電壓調節器不需要由 band-gap 產生不同的參
考電壓，而是用簡單的以數位碼控制調節器的輸出電壓，如此不用擔心 CMOS 堆疊限制以及製
程飄移的影響。初期本電壓調節器控制單元實現在可編程邏輯閘陣列板上(FPGA)。後經過 CIC
下線其研究晶片，實驗的結果證實，在 5 伏特到 8 伏特的輸入電壓範圍之下，都可使電壓調節
器穩定的輸出 1.8 伏特、2.7 伏特及 3.3 伏特 3 種等級的電壓，並且供應的負載電流可達到 2.5
安培以上。 
    接下來本計畫的第二年利用 CIC 下線之電壓調節器晶片為對象，研究測試晶片故障與否的
測試法。本計劃提出一適用於電源轉換器晶片之震盪測試法（Oscillation Test Strategy, OTS），
用以測試晶片內部是否存在故障，進而提高晶片之可靠度及品質。模擬及實驗結果顯示出震盪
測試對於所考慮之 hard fault 之故障涵蓋率（Fault Coverage，FC）高達 100%。由此可知，此震
盪測試法相當適合用於降壓型晶片電源系統的電路測試上。 
 
關鍵字：切換型電壓調節器，數位電源、震盪測試、故障涵蓋率。 
 
   
4 
 
中文摘要 ................................................................................................................................................. 2 
Abstract ................................................................................................................................................... 3 
報告內容第一年  ................................................................................................................................... 5 
可程式化數位控制直流對直流動態電壓調節器 ................................................................................. 5 
1. 前言 ......................................................................................................................................... 5 
2. 文獻探討 ................................................................................................................................. 6 
3. 研究目的 ................................................................................................................................. 6 
4. 研究方法 ................................................................................................................................. 6 
4.1 數位調節器之架構 ........................................................................................................... 6 
4.2 數位控制電路的實現 ....................................................................................................... 9 
4.3 實做與驗證 ..................................................................................................................... 12 
4.4 晶片下線佈局 ................................................................................................................. 15 
4.5 晶片測試步驟 ................................................................................................................. 15 
4.6 晶片預計規格與實測結果 ............................................................................................. 17 
5 結果與討論 ........................................................................................................................... 18 
參考文獻 ....................................................................................................................................... 19 
報告內容第二年  ................................................................................................................................. 20 
震盪測試平台的設計及實現 ............................................................................................................... 20 
1. 前言 ....................................................................................................................................... 20 
2. 研究目的 ............................................................................................................................... 21 
3. 文獻探討：震盪測試簡介 ................................................................................................... 22 
4. 研究方法 ............................................................................................................................... 22 
4.1 應用震盪測試法於主動濾波器型電壓調節器 ............................................................. 22 
4.2 模擬結果及故障分析 ..................................................................................................... 27 
4.3 結果與討論 ..................................................................................................................... 30 
5. 結論及未來展望 ................................................................................................................... 33 
參考文獻 ....................................................................................................................................... 33 
誌謝 ....................................................................................................................................................... 34 
計畫結果自評 ....................................................................................................................................... 34 
1.技術特點說明： ........................................................................................................................ 34 
2.研究成果之學術價值： ............................................................................................................ 35 
3.未來發展方向及人才培育成果說明： .................................................................................... 35 
可供推廣之研發成果資料表 ............................................................................................................... 36 
 
 
 
 
   
6 
2. 文獻探討 
切換式降壓型直流對直流電壓調節器是被廣泛使用在電壓調節晶片上的架構之一，它有著高
效率與穩定電壓調節的特性。雖然此一類型的電壓調節器也需要一參考電壓來調整輸出，但是
經過脈波寬度調變(PWM)可使得其輸出有更大的彈性。當一參考電壓產生的時候，輸出電壓會
與之比較，經過補償器產生出一適當的補償訊號，而 PWM 根據此一訊號產生出責任週期(duty 
cycle)來達成控制的效果。有許多文獻對於脈波寬度調變電壓調節器的架構提出不同的方案
[3]，以數位的架構取代了類比的補償器閉迴路部分，是為數位控制電壓調節器。在數位電壓調
節器的架構中，有些是以數位碼經由數位類比轉換器(DAC)來產生參考電壓[4,5]，當要求的電
壓改變時，設計者只需要改變數位碼就可以達到改變參考電壓的效果，雖然此架構將參考電壓
數位化了，還是需要額外的 DAC 來達到多重電壓等級的效果。 
3. 研究目的 
本計畫建構了全數位的補償器與脈波調變模組，並且設計了可程式化的數位參考電壓，使得
電壓調節器可以很容易的做到動態電壓調節，結合國科會前一期主動濾波器研究，將建構出數
位/類比混合架構之電路。第 4.1 節中提出數位直流對直流電壓調節器的架構。在第 4.2 節中，
實現了可程式化數位補償器以及數位參考電壓。第 4.3 節式提出架構的實做測量結果。最後在
第 5 節中做出結論。 
4. 研究方法 
4.1 數位調節器之架構 
圖 2為一般架構的數位直流對直流降壓調節器。其包含了一個降壓式電路與一數位迴授控制
電路。回授控制電路可以分成三個部分：數位脈波寬度調變器(DPWM)、數位補償器和類比數
位轉換器(ADC)。再降壓電壓調節器中，輸入電壓 Vin 經過開關被切換成方波，再由 L-C 將之
濾波成平穩的直流輸出 Vo。 
   
8 
1
)(
)(
)()( 

z
kzTkk
ke
kdzG psipc       (5) 
如果將
z
1 當作一時間延遲，式(5)又可以整理為如下的表示式： 
)()()1()1()( kekTkkekkdkd ispp       (6) 
根據式(3)及式(6)，我們可以在 MATLAB/simulink 上建立一數位控制電壓調節器的模型進行
效能模擬，其模擬的架構如圖 3 (a)所示。圖 3 (b)為數位控制單元的響應。 
 
(a)  Z 域下的降壓型電壓調節器 simulink 模型
 
(b) 輸入對輸出響應模擬結果 
圖3. 降壓型電壓調節器simulink模型與模擬結果。 
經過模擬驗證後，接下來我們將開始實際建構一個數位控制的降壓型直流對直流電壓調節
器系統，其系統的各項參數規畫為：輸入電壓範圍為Vin=5V~8V、基礎輸出電壓為Vo=2.7、切換
頻率fs=200KHz、假設等效阻抗為Ro=1Ω而輸出濾波為 oo VV 01.0 。根據這些規格，我們可以決定
電感電容的大小為L=10uH、C=100uF。閉迴路的回授感應電壓範圍為Vsense = 0V~5V，但是最終
穩定電壓為2.7V，而類比數位轉換器的LSB = 40mV。 
A/D 
compensator 
Vref 
   
10 
接下來8個位元的位置是為指數，代表2的次方項。最後23個位元是浮點數的基礎值。整個浮點
數的概念接近科學數字表示法，如式(7)所示。浮點運算補償器的優點不只有架構彈性，更因為
其格式的表示法可以表式範圍更大的正數、復數與小數 
NUMreal =   exp21  tsignificans        (7) 
浮點數架構的補償器被實現如 
圖 6所示。此 PI 補償器中包含了 2 個乘法器、2 個加法器與 2 個同步暫存器(當作時間延遲
元件使用)。跟文獻[3]中的查表法比較之下，本控制架構中的 2 個增益係數可以由外輸入，係數
可由設計者調整更換，是為架構彈性的原因之一，這是查表法所無法做到的。 
 
 
 
 
 
 
 
圖6. 浮點數架構的補償器 
C. 不需數位類比轉換器之可變動電壓輸出 
在類比調節器中如果需要改變輸出電壓，我們做出不同的參考電壓來達到目的，這會需要不
同的能隙(band-gap)電路，或是使電路的複雜性增高、效能亦降低。而傳統數位調節器閉迴路控
制的部分如圖 7 (a)所示。其產生誤差訊號的比較器位於 ADC 之前。圖 7 (b)用數位的方法來改
良，由設定數位碼來產生參考電壓，而免除了類比的參考電壓。其數位碼由 FPGA 產生，經過
DAC 轉換成類比電壓訊號[4,5]。利用這種方式，只要改變數位碼就等於改變了類比參考電壓。
我們注意到這時誤差訊號比較器還是位於 ADC 之前。 
 
 
 
 
 
(a) 使用類比參考電壓的閉迴路控制架構 
add
(floating point)
add
(floating point)
multiply
(floating point)
multiply
(floating point)delay delay
d
e
gain1
gain2
 
DPWM
(counter base) Compensator(floating point)
ADC
VsenseFPGA
Duty cycle +-
Vref
   
12 
電路之中。這個被提出的閉迴路控制架構如圖 8 (a)所示。由這個為原型，我們還可以很方便的
將之與使用者介面整合，經由這個介面的實現，使用者可以輕易的程式化地修改輸出電壓。整
個完整的數位架構如圖 8 (b)展示。 
4.3 實做與驗證 
圖 9~圖 12所示為本計畫提出之電壓調節器的實做結果與測量數據。測試項目包含了輸入電
壓變動測試、負載變動測試與動態輸出電壓測試。每個波形圖前都有號碼標明：1 號代表取樣
訊號；2 號代表輸出電壓；3 號為輸出責任週期；4 號為負載電流；5 號為輸入電壓。在圖 9 (a),(b)
和(c)中，設定的參考電壓數位碼分別代表 Vref =1.8V, Vref =2.7V 以及 Vref =3.3V。圖中結果顯示，
實作輸出電壓 Vo 與理論預期符合。濾波範圍控制在 40mV 左右。在圖中也可以觀察到責任週期
的變化，其變化趨勢隨著輸入的數位碼調整，根據不同大小的責任週期，電壓輸出也隨之變化。 
 
(a) 設定數位 Vref 為 1.8V。 
 
(b) 設定數位 Vref 為 2.7V。 
1 
 
 
3 
 
 
 
 
2 
 
4 Iload = 16.63mA(50mA/div) 
Vo = 1.803V(1V/div) 
Vo(pk-pk) = 40mV 
1 
 
 
3 
 
 
 
2 
 
 
4 
Vo = 2.709V(1V/div) 
Iload = 16.68mA(50mA/div) 
Vo(pk-pk) = 50mV 
   
14 
圖11 (a)的波形顯示出，電壓回授偵測到，當負載電流上升時造成電壓下降，此時責任週期
變大以提升電壓回到原訂值。圖11 (b)則剛好相反，當負載降低時責任週期變小，以避免輸出電
壓上升。請注意本計畫中使用的開關為P-mos，所以高電壓時開關為不導通狀態(off)，低電壓時
開關導通(on)。圖11 (b)表示當電流 Iload 從400mA變動到40mA時，輸出電壓Vo 只變動了50mV。
在實做中，輸入電壓容許範圍在，如圖12顯示，輸入電壓變動在5V-8V之間時，輸出電壓都可
以穩定在要求數值之內，其輸出變動範圍為±120mV。最後在表1歸納了與實做電壓調節器相關
的各項參數和規格，以及測試結果的數據。 
    
(a) Vin = 5V to 8V   (b) Vin = 8V to 5V 
圖12. 輸入電壓變動測試 
表1 
實作結果 
系統參數名稱 參數值 
Vin 5V~8V 
Vout 1.8V,2.7V,3.3V
C 100uF 
L 300mH 
f 200KHz 
Iout 0A~2.5A 
Line regulation 1.67%/V 
Load regulation 0.0075%/mA
Output ripple rate 3% 
2 
 
 
 
 
 
 
 
5 
Vin = 5V(1V/div) Vin = 5V(1V/div) 
Vin = 8V(1V/div) Vin = 8V(1V/div) 
Vo = 2.709V(1V/div) 
Vo = 2.714V(1V/div) Vo = 2.726V(1V/div) 
Vo = 2.698V(1V/div) 
   
16 
電組，din_pmos輸入頻率100kHz~1MHz, Vp-p = 1.8V之時脈觀察其動作是否正常；相反的在VDD
與 Vswitch 之間連接一電阻，如圖 14(b)所示。使 din_pmos = 1 即 P-MOS 截止，以測試 N-MOS
之正確性。 
步驟四：整體功能測試。將晶片與外部電路連接如圖 15，其中取 L =300uH，C = 100uF，
電阻視輸出電壓不同分別為{Vo,R} = {1.2,240}, {1,200}, {0.65,130}。clk 腳位輸入時脈訊號 fclk = 
50MHz，峰對峰值 Vp-p_clk = 1.8V，vrefp = 1.8V。由{reset,ref1,ref2,ref3}輸入控制訊號。改變 fclk
並觀察可操作之最高頻率至 fclk = 500MHz 為止。 
     
    (a)P-MOS測試             (b)N-MOS測試 
圖14  Power MOS測試 
ADC
ad[7:0] Vsense
vrefp
VDD
P‐MOS
N‐MOS din_nmos
din_pmos
Vswitch
L
C R
reference voltage
GND
dout2_nmos
dout2_pmos [digital bock]
DPWM
&
Compensator
(floating‐point)
dout
sampleclk
reset
detect
ref1 ref3 ref3 sample
Deadtime
controller
dout1_pmos dout1_nmos
din
110,011,101  
圖15  整體測試接線圖 
   
18 
Vout=0.65V
Sample
Duty cycle
fswitch=600kHz
 
圖17  最高切換頻率600kHz之實測波形(Vout:500mV/div;time scale: 5us/div) 
    實測中切換頻率的結果比預期值 1MHz 低，其原因之一為 PCB 板製作時沒有使用 SMA 接
頭，而以麵包板轉接，使訊號產生器負載太重，無法提供更高的時脈。在圖 16 與圖 17 中的輸
出電壓波型可以看出雜訊很多，其原因也與麵包板的使用有關。由於雜訊大小超過解析度，經
過回授控制電路的運算也會影響到責任週期，使其有些跳動，但是因為此為回授系統，最後輸
出電壓還是能被穩定控制。 
5 結果與討論 
本計畫對於數位控制應用在直流對直流電壓調節器，提出了一個新的架構。一個可變動多
重輸出電壓的調節器，經由參考電壓數位化，並且減少了額外的 DAC 元件。使用高度擴充與
彈性的浮點數運算做為補償器的設計基礎，並且將整個數位控制迴路以 FPGA 開發板結合實做
驗證，並由 CIC 下線晶片進行功能驗證。結合前期國科會計畫之主動濾波器的研究成果，應
用在數位降壓型電壓調節器執行動態電壓調節的功能上有所助益。 
   
20 
報告內容第二年  
震盪測試平台的設計及實現 
1. 前言 
  由於半導體技術的蓬勃發展，電路系統晶片化的趨勢已不可避免，例如近年來希望將電源
供應模組以積體電路的方式實現，除了可縮小體積、節省成本外，更可透過電源控管技術提高
轉換效率[1]。然而，電路系統晶片化隨著製程進步，電晶體的尺寸逐漸縮小，使得 IC 在製造
過程中極易出現缺陷（defects）；另外，晶片系統的電晶體數目及電路複雜度也大幅成長許多，
加上晶片輸出腳位的數量無法隨電路複雜度增加，這使得晶片測試在 IC 生產過程中扮演越來越
重要的角色。 
假設一晶片中含有一百萬個電晶體，而每個電晶體有缺陷的機率為百萬分之一，可計算出
該晶片有缺陷的機率約為 63.2%，換句話說，超過一半的晶片都存在缺陷，這說明了不得不作
測試的理由。因此，除了效能（performance）、晶片面積（chip area）及消耗功率（power 
consumption）三個因素外，現在的 IC 設計者在設計階段也需要考慮到測試的議題。 
一般而言，晶片之中的缺陷通常會造成電路中某些功能故障。然而這些因缺陷而造成的故
障又可依照其對電路效能的影響大小區分為 hard fault 及 soft fault，其中 hard fault 又稱為
catastrophic fault，通常是指晶片上該開路處短路或者該短路處開路的故障；soft fault 又稱
parametric fault，指的是某些電路參數因缺陷而偏離原先設計值，此種故障通常為製程造成的參
數漂移，如電晶體之長寬比。 
研究指出，類比及混訊晶片中的故障，有 80~90%為 hard fault；另外，也有文獻指出，若
能找出晶片上所有的 hard fault，也能藉此判斷晶片中主要的 soft fault[2]。測試的目的就是要找
出含有上述故障的晶片，並避免這些有缺陷的晶片進入下一道的生產程序或者落入消費者的手
中。一晶片經測試後，檢測出的故障數目與所有可能的故障數目之比率稱為故障涵蓋率，測試
最主要的目標即為提高晶片之故障涵蓋率。 
    一般而言，IC 生產從設計完成經過曝光、蝕刻等製程後，會先於晶圓上進行一些簡單的測
試（wafer testing），在有缺陷的裸晶上作記號，而這些裸晶將不會進入封裝的程序。接著晶圓
經切割及封裝等步驟後，便如一般吾人所見市售有包裝的 IC（packaged chip）。但在進入市場之
前，所有的 IC 必須再經過最後的測試（final testing），這個階段必須盡可能把所有含有缺陷的
IC 挑掉，防止這些有缺陷的 IC 進入下一道的生產程序或落入消費者的手中。 
    若晶片在出廠時沒有經過測試，則正常的晶片與含有缺陷的晶片將被一起移至下一道生產
程序或送入消費者的手中。假設這批晶片是作為某電子系統（system）裡的一塊電路板（board）
   
22 
BIST），其示意圖如圖一所示。 
     
       圖一  震盪測試法應用原理示意圖           圖二  主動濾波器型電壓調節器示意圖 
    本文於第三節簡介震盪測試之原理及其應用範圍，4.1 節介紹應用震盪測試法於主動濾波器
型電壓調節器，並以數學模型及理論分析推導震盪器之參數值及震盪頻率，4.2 節則以電路模擬
軟體驗證理論推導之結果並進行故障分析及故障模擬（fault simulation），4.3 節針對模擬結果來
討論震盪測試對於測試主動濾波器型電壓調節器之效果，第五節為結論及參考文獻。 
3. 文獻探討：震盪測試簡介 
震盪測試最基本的概念即為將待測電路（Circuit Under Test, CUT）轉換成震盪器，使得觀
測點產生持續震盪的信號，該震盪信號之頻率或振幅與電路本身之參數相關；換句話說，當其
震盪之頻率或振幅偏離正常電路之震盪頻率或振幅時，代表著電路內部可能存在故障，根據其
偏離的程度可區分為何種故障甚至可判斷是何處發生故障。若要實現 BIST，通常會加上一邏輯
電路分析其輸出訊號，用以判斷該待測電路是否通過測試。 
通常將待測電路轉變成震盪器可透過正、負回授[4][5]或者其它技巧[6]來達成。另外，還
可以開關及多工器來達成電路隔離及模式間的轉換，如圖一。 
根據研究，震盪測試法可應用在運算放大器[4]、類比數位轉換器[2]及類比濾波器[6][7]等
電路測試上，且其對於 hard fault 之故障涵蓋率極佳，加上其架構簡單、成本低及不需設計測試
訊號，故適合應用於電源轉換器晶片之測試。因此，本文便以與計劃相關之類比控制主動濾波
器型電壓調節器作為測試之對象，如圖二所示。 
4. 研究方法 
4.1 應用震盪測試法於主動濾波器型電壓調節器 
主動濾波器型電壓調節器之工作原理如計劃內容及文獻[8]所示，在此並不贅述。一類比控
   
24 
7
87
3
m
gsmgsm
gm
CC                                    （6） 
其中 gmm5、gmm6、gmm7 分別為圖四中電晶體 m5、m6、m7 之轉導值；Cgsm5、Cgsm6、Cgsm7、
Cgsm8、Cgsm13、Cgsm14 則分別代表電晶體 m5、m6、m7 、m8、m13、m14 其閘極對源極之等效
電容。 
    當此轉導放大器串接一 P 型功率電晶體形成如圖三所示之待測電路時，輸入為轉導放大器
的差動輸入端，輸出為功率電晶體之汲極，若在汲極與地之間加上一負載電阻，對於功率電晶
體而言便形成一電阻性負載共源極組態之放大器，輸出信號可從負載電阻之兩端跨壓取出。此
待測電路之主極點可由功率電晶體之閘極端等效電容將與轉導放大器之輸出電阻決定。值得注
意的是，因為功率電晶體必須容忍負載電流而必須設計較寬，加上功率電晶體又與負載電阻形
成一共源極放大器，因此其閘汲極間的雜散電容 Cgdp 將會造成米勒效應（Miller Effect），增加
功率電晶體之閘極端等效電容。因此根據（2）~（6）可得待測電路之主極點 p1 與第二極點 p2
如下所示 
))1((
1
1
gdpopgspo CRgmCR
p                            （7） 
321
2
11
  eqp                                 （8） 
其中 gmp、Cgsp、Cgdp 分別代表功率電晶體之轉導值、閘源極間雜散電容與閘汲極間雜散電容。從
（8）可發現待測電路之第二極點位置與轉導放大器之第二極點位置相同。另外，此待測電路之
直流增益可表示為 
)||( dsppo RRLgmRgmkAv                      （9） 
其中 RL 及 Rdsp 分別為負載電阻及功率電晶體汲源極間的等效電阻。 
震盪測試法的首要目標就是將待測電路轉換成震盪器，而震盪器的設計方法有許多種，本
文採用線性回授理論來設計震盪器，意即將輸出信號經外加元件回授至輸入端，造成系統之迴
路極點落於虛軸上，產生持續的震盪。因此，必須先得到開迴路系統之頻率響應，再依據回授
理論加入適合的正、負回授量，方能達到將系統之迴路極點移至虛軸之目的。 
本文之待測電路可視為一具有兩級放大器所組成之放大電路，可依文獻[4][5]所使用之回授
理論來設計震盪器。值得注意的是，因 P 型功率電晶體之共源極組態其輸出與輸入為一反相之
關係，此一現象造成待測電路之輸入與輸出也成為反相之關係，因此若將輸出信號回授至轉導
放大器之正輸入端，對系統將產生負回授之效應，反之，則為正回授。 
 
   
26 
正回授路徑的轉移函數為 
sCR
sCR
R
sC
Rsp 

11
)(                               （12） 
等效上的負回授量為 
sCR
sCRGsss pn  1)()()(                      （13） 
    根據回授理論，若將待測電路接成如圖六之震盪器，可得其閉迴路轉移函數為 
)(1
)(
)()(1
)()(
sT
sA
ssA
sAsA o
o
o
c                        （14） 
其中 )(sT 為迴路增益，當 )(sT 之大小值為 1 且相角為 180∘時，閉迴路系統將發生震盪。本文
之震盪器，可計算出其特徵方程式為 
001
2
2
3  asasas                          （15） 
其中 
RC
ppppAvGa 21211 ))1(1(
                    （16） 
212
1 pp
RC
a                           （17） 
RC
ppAvGa 210
)1(                          （18） 
根據文獻[11]，若一閉迴路系統之特徵方程式為（15）之型式時，則當 
0021  aaa                           （19） 
此時閉迴路系統之極點將落於虛軸，且其震盪頻率為 


22
10 afosc                           （20） 
    為了簡化計算，本文負回授之增益設為 0.5，意即 Rx=Ry=10kΩ，正回授之電容值則為 1nF，
因此根據（16）到（20）可求得當閉迴路系統極點落於虛軸時所對應之電阻 R 值及震盪頻率 fosc。
在本文之例子中，求得相對應之 R=49.68Ω，fosc=1.965MHz。若考慮電路的實現，本文以 R=50Ω
作為模擬的參數值，此舉造成極點稍微偏離虛軸但落於右半平面，因此仍能提供持續的震盪。
再根據R=50Ω代回原特徵方程式解出極點的位置，可得 fosc=1.961MHz，顯示因電阻變動（49.68Ω
變為 50Ω）而造成的頻率漂移（1.965MHz 變為 1.961MHz）仍在可接受的範圍。 
另外，當待測電路在不同偏壓下，其頻率響應也隨之改變，因此震盪器的各元件值及震盪
   
28 
表四 震盪器在無故障情形之模擬結果 
Oscillation frequency 1.98MHz
Amplitude 0.20V 
Average 2.00V 
Max. 2.10V 
Min. 1.90V 
    本文主要目的為檢測晶片是否存在 hard fault，通常在類比 IC 及混訊 IC 中，最普遍的 hard 
fault 為開路故障及短路故障，因此本文之故障分析將以開路故障及短路故障為主。開路故障即
電路中原本不應開路之處因缺陷而處於開路之狀態；反之，當電路中原本不應短路之處因缺陷
而處於短路之狀態，則稱短路故障。實際上電路因缺陷而發生的故障必須以一相對應的等效電
路模型來代表，然而不同的設計及測試考量，都會有不同的故障模型。以本文所考慮之開路故
障及短路故障，目前較被能接受的等效模型是將開路故障以一大電阻串聯作為其等效模型，而
短路故障則以一小電阻並聯作為其等效模型[2][12][13]。在模擬故障效應時，本文以 10MΩ 及
10Ω分別代表開路故障模型及短路故障模型。 
    本文之待測電路如圖三所示，假設功率電晶體沒有發生開路或短路故障，則此待測電路之
故障來源為轉導放大器，該轉導放大器的架構如圖四所示。本文所考慮之開路故障為每顆電晶
體的三個端點（汲極、閘極、源極）分別為斷路狀態時之等效電路，換句話說，各以一 10MΩ
之電阻串聯於電晶體之汲極與源極來分別模擬汲極與源極之開路故障，而閘極之開路故障又可
稱為 floating gate，表示電晶體閘極為浮接狀態，此時若同樣以一大電阻與閘極串聯則無法模擬
其開路故障，因為電晶體之閘極在正常工作下其輸入阻抗極大，故本文以文獻[13]中所提出之
模型來模擬閘極之開路故障。本文所考慮之開路故障共有 68 處，其中包括參考電流電路之開路
故障（節點 1）與轉導放大器輸出及功率電晶體閘極間之開路故障（節點 68）。至於短路故障，
本文僅考慮每顆電晶體三個端點間兩兩可能發生的短路，並且排除等位點（redundant nodes）間
發生的短路並僅以一組短路故障代表兩不同等位點間之短路故障，例如圖四中節點 2、節點 4
與節點 10 等位且節點 3 與節點 9 也等位，所以電晶體 Mb1 的汲極與源極間短路、電晶體 Mb1
的閘極與源極間短路及電晶體 Mb3 的閘極與源極間短路等效上是一樣的。在本例中共有 58 個
可能的短路故障。 
在進行故障模擬（fault simulation）時，本文假設一次只發生一個故障（single fault injection），
雖然電路可能同時存在多個故障，但根據研究，單一故障之效應通常也涵蓋了同時存在多個故
障之效應，因此僅模擬單一故障之情形。表五及表六分別列出開路故障及短路故障之模擬結果，
圖八則顯示幾個故障發生時之輸出波形。 
   
30 
表六 短路故障之模擬結果 
Node1 Node2 f(MHz) amp(V) Δf(%) Δamp(%) Node1 Node2 f(MHz) amp(V) Δf(%) Δamp(%)
FF 1.98 0.2 0 0 38 39 0 0 -100 -100 
2 3 0 0 -100 -100 40 41 0 0 -100 -100 
5 6 0 0 -100 -100 40 42 0 0 -100 -100 
8 9 2.12 0.5 7.07 150 41 42 0 0 -100 -100 
8 10 2.8 3.07 41.41 1435 43 44 1.97 0.04 -0.51  -80 
11 12 0 0 -100 -100 43 45 0 0 -100 -100 
11 13 0 0 -100 -100 44 45 0 0 -100 -100 
12 13 0 0 -100 -100 44 46 0 0 -100 -100 
12 15 0 0 -100 -100 46 47 0 0 -100 -100 
14 15 1.89 0.17 -4.55 -15 48 49 0 0 -100 -100 
16 17 2.71 0.82 36.87 310 48 50 0 0 -100 -100 
16 18 3.35 3.1 69.19 1450 49 50 0 0 -100 -100 
19 20 1.99 0.16 0.51 -20 49 52 0 0 -100 -100 
20 21 0 0 -100 -100 51 52 0 0 -100 -100 
20 22 1.99 0.17 0.51 -15 53 54 1.93 0.37 -2.53  85 
20 23 0 0 -100 -100 53 55 0 0 -100 -100 
22 23 2.06 0.17 4.04 -15 54 55 0 0 -100 -100 
24 25 0 0 -100 -100 54 56 0 0 -100 -100 
27 28 1.85 0.17 -6.57 -15 54 57 0 0 -100 -100 
28 29 0 0 -100 -100 58 59 0 0 -100 -100 
28 30 1.64 1.07 -17.17 435 59 60 0 0 -100 -100 
28 31 0 0 -100 -100 59 61 1.98 0.46 0 130 
30 31 1.89 0.86 -4.55 330 59 62 0 0 -100 -100 
32 33 0 0 -100 -100 61 62 0 0 -100 -100 
32 34 0 0 -100 -100 63 64 2.01 0.31 1.52  55 
33 34 0 0 -100 -100 63 65 0 0 -100 -100 
35 36 1.95 0.08 -1.52 -60 64 65 0 0 -100 -100 
35 37 0 0 -100 -100 64 66 0 0 -100 -100 
36 37 0 0 -100 -100 64 67 0 0 -100 -100 
36 38 0 0 -100 -100       
另外，本文也考慮當參考電流及偏壓源因製程、環境變化或其它因素而造成漂移時，對震
盪頻率及振幅之影響，模擬時，分別以偏移量±5%、±10%及±20%來代表其偏離程度，其模擬
結果如表七所示。 
4.3 結果與討論 
類比或混訊晶片測試與數位晶片測試不同的是，欲區別晶片故障與否，必須先定義一容忍
範圍（tolerance band），此容忍範圍可由電路之效能及測試結果相互比對或者依據其它統計方式
   
32 
（b） 偏壓源 
deviation(%) f(MHz) amp(V) Δf(%) Δamp(%)
FF 1.98 0.2 0 0 
-20 1.96 0.14 -1.01 -30 
-10 1.97 0.18 -0.51 -10 
-5 1.98 0.2 0 0 
5 1.98 0.21 0 5 
10 1.99 0.21 0.51 5 
20 1.99 0.19 0.51 -5 
根據研究，光以震盪頻率來判斷晶片是否存在故障其故障涵蓋率通常不高，以本文為例，
可發現震盪頻率之偏移量對於開路故障及短路故障較不敏感，其故障涵蓋率分別為 91.18%及
82.76%。但從表八中可發現振幅之偏移量對於開路故障及短路故障較震盪頻率之偏移量敏感，
在本文中，無論對於開路故障或短路故障，其故障涵蓋率皆為 100%。 
表八  故障涵蓋率 
fault types f amp both 
 
hard faults 
open faults 91.18% 100% 100%
short faults 82.76% 100% 100%
both 87.30% 100% 100%
 
soft faults 
Iref 33.33% 100% 100%
Vbias 0% 83.33% 83.33%
both 16.67% 91.67% 91.67%
從表五及表六之模擬結果可發現大部份的開路故障及短路故障會失去震盪的現象，換句話
說，其震盪頻率與振幅皆為零，因此不易從模擬數據來判斷發生故障的位置。當故障發生時，
會因故障點發生的位置不同及故障型式的不同而對電路有不同程度的影響，而大多數的 hard 
fault 對電路之特性影響極大，故 hard fault 常會使震盪器失去震盪的條件。 
然而對於參考電流及偏壓源之變化，震盪頻率並無較明顯的偏移，因此無法作為判斷之依
據；但振幅仍對此類 soft fault 有較顯著的變化，故仍可依據振幅之量測結果來判別該晶片是否
通過測試。 
若考慮以多工器及開關來實現 BIST 時，必須注意多工器及開關之設計，這些額外的電路
一來會降低原電路之效能，二來也會對於測試時之結果產生影響[7]，若是這些額外電路之導通
電阻不可忽略時，將改變震盪頻率及振幅，因此在模擬時，若有開關及多工器之存在，必須一
併進行模擬。 
   
34 
[7] K. Arabi and B. Kaminska, ”Oscillation-Test Methodology for Low-Cost Testing of Active Analog 
Filters,” IEEE Trans. Instrumentation and Measurement, Vol. 48, no. 4, pp. 798-806, Aug. 1999 
[8] C. H. Wu, L.R. Chang-Chien and L. Y. Chiou, “Active Filter Based On-Chip Step-Down DC-DC 
Switching Voltage Regulator,” IEEE Conf. TENCON, p.p. 1-6, Nov., 2005 
[9] 蘇韋吉, 鄒應嶼,“單石 CMOS 降壓型 DC-DC 電源 IC 的設計與模擬,”電子月刊, 136 期, 2006
年 11 月 
[10] D. Johns and K. Martin, “Analog Integrated Circuit Design,” ch. 6, John Wiley & Sons, Inc. 
[11] J. Roh and J. A. Abraham, “A Comprehensive Signature Analysis Scheme for Oscillation-Test,” 
IEEE Trans. CAD of ICs and Sys., Vol. 22, no. 10, pp. 1409-1423, Oct. 2003 
[12] M. W. T. Wong, “On the Issue of Oscillation Test Methodology,” IEEE Trans. Instrumentation 
and Measurement, Vol. 49, no. 2, pp. 240-245, April 2000 
[13] J. Font, J. Ginard, E. Roca, J. Segura and E. Garcia, “Oscillation-Test Technique for CMOS 
Operational Amplifiers by Monitoring Supply Current,” Analog Integrated Circuits and Signal 
Processing, Vol. 33, pp. 213-224, 2002 
[14] P. Petrashin, G. Peretti and E. Romero, “Oscillation-Based Test in OTA-C Filters: a Case Study,” 
IEEE Conf. Microsystems and Nanoelectronics Research Conference, pp. 21-24, 2008 
[15] S. Tellampalli, A Srivastava and V. K. Pulendra, “A Combined Oscillation, Power Supply Current 
and IDDQ Testing Methodology for Fault Detection in Floating Gate Input CMOS Operational 
Amplifier,” IEEE Conf. Circuits and Systems, Vol. 1, pp. 503-506, 2005 
誌謝 
    本研究經費承蒙國科會計畫補助，計畫編號：NSC 96－2221－E－006－316－MY2，特此
致謝。 
計畫結果自評 
1.技術特點說明： 
I. 提出完整的數位控制型切換式電壓調節理論。包含工作原理、狀態分析、各元件對系
統之影響等原理，建立一完整的分析理論，以利於整體效能的評估與實體的實現。 
II. 完成完整的電路模擬架構。有了理論分析，所需之模擬電路也將不可或缺。因有了理
論的分析，再由模擬來驗證理論，兩者相輔相成，才能使實體佈線驗證時更事半功倍。 
III. 晶片實測：已於 2008 年 12 月由 CIC 下線其設計電路，並證實為 function work。 
