應用於 802.11a 之具內崁三角積分小數 N 之 PLL 之 5.8GHz 射頻前端電路 
“A 5.8-GHz CMOS RF Receiver Front-End for IEEE 802.11a WLAN” 
計畫編號：94-2215-E-155-006 
執行期間：94 年 8 月 1 日 至 95 年 7 月 31 日 
主持人：吳紹懋 元智大學電機系副教授 
 
一、 中文摘要 
在本計畫中一個應用於 IEEE 802.11a 
WLAN 之 5.8-GHz CMOS 射頻接收機前端電
路被分析、設計並以聯電 0.18um 1P6M CMOS
製程實現。為了能達到高度整合的目的，此射
頻接收機採用直接降頻式架構來設計，並整合
了一個全差動低雜訊放大器、一個主動雙平衡
式混頻器和一個小數-N 頻率合成器。另外，
考量低成本與低功率損耗的目的，此小數-N
頻率合成器整合一個低功率高效率壓控振盪
器、一個入射鎖定頻率除頻器和一個全數位管
線化三階的 MASH 三角積分調變器。整個接
收機前端電路能提供 16.5dB 的順向增益
(Forward Gain) 、 5.4dB 的雜訊指數 (Noise 
Figure)、-10.2dBm 的輸入 P1dB及-9.3dBm 的輸
入三階交叉點(IIP3)，並且使用一個 1.8V 的電
源供應整體功率損耗約 48mW。 
兩個 5.8-GHz壓控振盪器測試晶片量測結
果也附於本文中，晶片分別以聯電 0.18um 
CMOS 製程及台積電 0.25um CMOS 製程實
現，量測結果顯示此兩個壓控振盪器在相對主
頻率 1MHz 偏移量時，分別可達最佳約
-100dBc/Hz 及-95dBc/Hz 的相位雜訊表現。 
英文摘要 
In this project, a 5.8-GHz CMOS RF 
Receiver Front-End for IEEE 802.11a WLAN 
applications was analyzed, designed and 
implemented in UMC 0.18um 1P6M CMOS 
process. In order to achieve high integration, the 
RF receiver design was based on the 
direct-conversion architecture; it also integrates 
a differential low noise amplifier, an active 
double balanced mixer, and a fractional-N 
frequency synthesizer. Furthermore, in 
consideration of low cost and low power, the 
fractional-N synthesizer integrates a low power, 
high efficient voltage-controlled oscillator 
(VCO), an injection-locked frequency divider 
(ILFD) and a digital pipelined third-order 
MASH delta-sigma modulator together. The 
receiver has forward gain of 16.5dB, noise figure 
of 5.4dB, input P1dB of -10.2dBm and IIP3 of 
-9.3dBm, while the total power consumption is 
48mW from a single 1.8V supply. 
Some measurement results of two different 
VCOs testing prototype are also presented. They 
were fabricated by UMC 0.18um and TSMC 
0.25um CMOS process, the measurement results 
of phase noise performance is -100dBc/Hz and 
-95dBc/Hz at 1MHz offset from the center 
frequency. 
 
2. 混波器(mixer) 
圖三為 Mixer 的 layout．表二為 Mixer 的
模擬成果。 
 
 
 
 
3. 頻率合成器(Frequency Synthesizer) 
圖四是一個使用三角積分調變技術小數-N 頻
率合成器的架構． 
 
A. 低功率低相位雜訊壓控振盪器(VCO) 
相較於傳統 NMOS cross-coupled 架構，我們採
以 PMOS cross-coupled 架構來設計壓控振盪
器，
利用 PMOS 的抗雜訊能力優於 NMOS 的優
點，以期能達成低相位雜訊的目標。而在先前
研究模擬的結果可知其 VCO 在 5.65~5.89GHz
的調整範圍有-112dBc/Hz@1MHz 的相位雜訊
表現，整體功率損耗目前控制在 10mW 以下。
表三為雜訊模擬結果、圖九為 VCO 的實際測
量結果。 
 
B. 低 功 率 高 速 除 頻 器  (Injected-Locked 
Frequency Divider, ILFD) 
入射鎖定除頻器很容易在很高的速率下工作
並且保持很低的功率損耗，雖然較窄的除頻範
圍是其缺點，但由於在 5.8GHz IEEE 802.11a
規格其只佔 100MHz 的頻寬並不是很大的頻
率範圍，加上利用一些電路設計技巧相信可以
使之達到規格要求。圖五為入射鎖定除頻器的
模擬，表四為模擬總結。 
 
圖四. 小數-N 頻率合成器架構 
表二 Mixer 之模擬結果 
圖三. Mixer 的 Layout 圖 
表三 VCO 之模擬結果 
出，所以必須小心考量。圖七為頻率合成器佈
局圖，表五則為模擬總結。 
 
 
 
 
 
接收機整合 
最後我們整合了整個 CMOS 射頻接收機前端電
路(包括 LNA、Mixer、Synthesizer)，其佈局
圖如圖八所示．其模擬成果如表六． 
 
 
四、 結論與討論 
本研究計畫完成了一個 CMOS 射頻接收機
前端電路(包括 LNA、Mixer、Synthesizer)之
整合，其中 VCO 量測結果如圖所示．  
 
本計畫之成果包括了三篇國際會議論
文，以及二位碩士生之論文．  
表六 Simulation summary of receiver. 
圖八 直接轉換接收機佈局圖 
 
圖七頻率合成器佈局圖 
表五 小數-N 頻率合成器之模擬結果 
