---
title: TLB에 대해서 설명해주세요.
---

page table은 메모리에 존재하는데 그렇다면 CPU는 메인 메모리에 최소 2번은 접근해야 원하는 데이터를 얻을 수 있다.

1. page table에 한번 접근
2. page table을 기반으로 실제 메모리 접근

이런 메모리 접근을 줄이고자 나온게 TLB(Translation Look-aside Buffer)다.
TLB는 CPU의 MMU에 위치한다. page table의 임시저장 cache 역할을 한다.

<Image
  src="https://user-images.githubusercontent.com/63354527/234140307-7bd1d41e-d601-434a-b767-67e463852e8a.png"
  width="600px"
/>

<br />

CPU에서 나온 정보를 가지고 TLB를 탐색하고, 있다면 바로 물리주소에 접근하고 없다면 page table로 들어간다.

## Reference

- [Paging 메모리 관리를 빠르게 하기 위한 TLB](https://icksw.tistory.com/149?category=878876)
