41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Pham, Nghia
22 12 54 80 34 0 \NUL
ngmpham
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 52 167 61 200
1 58 371 67 404
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 52 263 61 284
1 259 74 210 74
1 259 80 222 98
1 415 74 366 74
1 415 80 378 98
1 415 86 390 122
1 259 86 234 122
1 259 92 246 146
1 415 92 402 146
1 571 74 522 74
1 571 80 534 98
1 571 86 546 122
1 571 92 558 146
1 727 74 678 74
1 727 80 690 98
1 727 86 702 122
1 727 92 714 146
1 259 230 210 230
1 259 236 222 254
1 259 242 234 278
1 259 248 246 302
1 421 230 372 230
1 421 236 384 254
1 421 242 396 278
1 421 248 408 302
1 577 230 528 230
1 577 236 540 254
1 577 242 552 278
1 577 248 564 302
1 733 230 684 230
1 733 236 696 254
1 733 242 708 278
1 733 248 720 302
38 2
22 294 42 365 22 0 \NUL
Register 0
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Pham, Nghia
22 12 54 80 34 0 \NUL
ngmpham
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
24 353 172 402 100 1 1 1
24 351 262 400 190 1 1 1
24 351 350 400 278 1 1 1
24 350 445 399 373 1 1 1
19 53 126 112 107 0
input_0
19 59 179 126 160 0
clear
19 47 248 106 229 0
select_0
19 48 219 107 200 0
input_1
19 55 270 122 251 0
clear
19 52 336 111 317 0
select_0
19 56 306 115 287 0
input_2
19 53 364 120 345 0
clear
19 53 422 112 403 0
select_0
19 51 393 110 374 0
input_3
19 52 448 119 429 0
clear
15 259 116 308 67
15 286 224 335 175
15 282 315 331 266
15 291 407 340 358
20 622 277 689 258 0
reg0_3
20 620 256 687 237 0
reg0_2
20 619 232 686 213 0
reg0_1
20 619 206 686 187 0
reg0_0
5 209 190 258 141 0
5 209 289 258 240 0
5 219 371 268 322 0
5 221 458 270 409 0
19 54 151 113 132 0
select_0
1 109 116 354 120
1 103 238 352 228
1 104 209 352 210
1 108 326 352 316
1 112 296 352 298
1 109 412 351 411
1 107 383 351 393
1 305 91 367 102
1 332 199 365 192
1 328 290 365 280
1 337 382 364 375
1 399 120 620 196
1 397 210 620 222
1 115 169 210 165
1 255 165 367 168
1 111 260 210 264
1 255 264 365 258
1 109 354 220 346
1 265 346 365 346
1 108 438 222 433
1 267 433 364 441
1 110 141 354 138
1 397 298 621 246
1 396 393 623 267
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Pham, Nghia
22 12 54 80 34 0 \NUL
ngmpham
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
24 353 172 402 100 1 1 1
24 351 262 400 190 1 1 1
24 351 350 400 278 1 1 1
24 350 445 399 373 1 1 1
19 58 152 117 133 0
select_1
19 54 126 113 107 0
input_0
19 59 179 126 160 0
clear
19 52 244 111 225 0
select_1
19 51 215 110 196 0
input_1
19 55 270 122 251 0
clear
19 53 334 112 315 0
select_1
19 48 310 107 291 0
input_2
19 53 364 120 345 0
clear
19 49 421 108 402 0
select_1
19 49 397 108 378 0
input_3
15 259 116 308 67
15 286 224 335 175
15 282 315 331 266
15 291 407 340 358
20 622 282 689 263 0
reg1_3
20 622 253 689 234 0
reg1_2
20 624 235 691 216 0
reg1_1
20 624 211 691 192 0
reg1_0
19 52 447 119 428 0
clear
5 213 191 262 142 0
5 216 279 265 230 0
5 215 374 264 325 0
5 218 455 267 406 0
22 257 43 323 23 0 \NUL
register 1
1 110 116 354 120
1 114 142 354 138
1 108 234 352 228
1 107 205 352 210
1 109 324 352 316
1 104 300 352 298
1 105 411 351 411
1 105 387 351 393
1 332 199 365 192
1 328 290 365 280
1 337 382 364 375
1 305 91 367 102
1 399 120 625 201
1 397 210 625 225
1 397 298 623 243
1 396 393 623 272
1 115 169 214 166
1 259 166 367 168
1 111 260 217 254
1 262 254 365 258
1 109 354 216 349
1 261 349 365 346
1 108 437 219 430
1 264 430 364 441
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Pham, Nghia
22 12 54 80 34 0 \NUL
ngmpham
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
24 353 172 402 100 1 1 1
24 351 262 400 190 1 1 1
24 351 350 400 278 1 1 1
24 350 445 399 373 1 1 1
19 61 153 120 134 0
select_2
19 58 124 117 105 0
input_0
19 59 179 126 160 0
clear
19 57 238 116 219 0
select_2
19 56 215 115 196 0
input_1
19 55 270 122 251 0
clear
19 52 330 111 311 0
select_2
19 50 308 109 289 0
input_2
19 53 364 120 345 0
clear
19 51 424 110 405 0
select_2
19 52 400 111 381 0
input_3
19 52 448 119 429 0
clear
15 286 224 335 175
15 282 315 331 266
15 291 407 340 358
15 282 111 331 62
20 667 273 734 254 0
reg2_3
20 665 246 732 227 0
reg2_2
20 666 224 733 205 0
reg2_1
20 666 201 733 182 0
reg2_0
5 217 189 266 140 0
5 210 281 259 232 0
5 222 374 271 325 0
5 216 466 265 417 0
22 240 31 306 11 0 \NUL
register 2
1 114 114 354 120
1 117 143 354 138
1 113 228 352 228
1 112 205 352 210
1 108 320 352 316
1 106 298 352 298
1 107 414 351 411
1 108 390 351 393
1 332 199 365 192
1 328 290 365 280
1 337 382 364 375
1 328 86 367 102
1 399 120 667 191
1 397 210 667 214
1 397 298 666 236
1 396 393 668 263
1 115 169 218 164
1 263 164 367 168
1 109 354 223 349
1 268 349 365 346
1 108 438 217 441
1 262 441 364 441
1 111 260 211 256
1 256 256 365 258
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Pham, Nghia
22 12 54 80 34 0 \NUL
ngmpham
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
24 353 172 402 100 1 1 1
24 351 262 400 190 1 1 1
24 351 350 400 278 1 1 1
24 350 445 399 373 1 1 1
19 58 146 117 127 0
select_3
19 55 123 114 104 0
input_0
19 59 179 126 160 0
clear
19 54 249 113 230 0
select_3
19 53 224 112 205 0
input_1
19 55 270 122 251 0
clear
19 52 343 111 324 0
select_3
19 49 314 108 295 0
input_2
19 53 364 120 345 0
clear
19 51 417 110 398 0
select_3
19 51 392 110 373 0
input_3
19 52 448 119 429 0
clear
15 259 116 308 67
15 286 224 335 175
15 282 315 331 266
15 291 407 340 358
20 604 313 671 294 0
reg3_3
20 607 290 674 271 0
reg3_2
20 606 261 673 242 0
reg3_1
20 606 231 673 212 0
reg3_0
5 208 187 257 138 0
5 210 282 259 233 0
5 215 373 264 324 0
5 215 469 264 420 0
22 223 45 294 25 0 \NUL
Register 3
1 111 113 354 120
1 114 136 354 138
1 110 239 352 228
1 109 214 352 210
1 108 333 352 316
1 105 304 352 298
1 107 407 351 411
1 107 382 351 393
1 332 199 365 192
1 328 290 365 280
1 337 382 364 375
1 305 91 367 102
1 399 120 607 221
1 397 210 607 251
1 397 298 608 280
1 396 393 605 303
1 115 169 209 162
1 254 162 367 168
1 111 260 211 257
1 256 257 365 258
1 109 354 216 348
1 261 348 365 346
1 108 438 216 444
1 261 444 364 441
38 6
31 305 312 354 227 0 4
19 25 206 92 187 0
wadr_1
19 25 231 92 212 0
wadr_0
20 492 243 551 224 0
select_3
20 499 265 558 246 0
select_2
20 497 294 556 275 0
select_1
20 501 323 560 304 0
select_0
19 23 262 90 243 0
update
5 145 354 194 305 0
22 272 100 459 80 0 \NUL
Write register selected logic
1 81 196 306 290
1 81 221 306 296
1 351 254 493 233
1 351 260 500 255
1 351 266 498 284
1 351 272 502 313
1 146 329 79 252
1 306 308 191 329
38 7
19 23 122 90 103 0
adr1_1
19 24 144 91 125 0
adr1_0
20 273 73 340 54 0
in1_3
20 278 228 345 209 0
in1_2
20 282 420 349 401 0
in1_1
20 642 104 709 85 0
in1_0
19 27 32 94 13 0
reg3_3
19 23 56 90 37 0
reg2_3
19 25 78 92 59 0
reg1_3
19 23 103 90 84 0
reg0_3
31 210 106 259 21 0 1
19 25 278 92 259 0
adr1_1
19 26 300 93 281 0
adr1_0
19 29 188 96 169 0
reg3_2
19 25 212 92 193 0
reg2_2
19 27 234 94 215 0
reg1_2
19 25 259 92 240 0
reg0_2
31 212 262 261 177 0 1
19 24 470 91 451 0
adr1_1
19 25 492 92 473 0
adr1_0
19 28 380 95 361 0
reg3_1
19 24 404 91 385 0
reg2_1
19 26 426 93 407 0
reg1_1
19 24 451 91 432 0
reg0_1
31 211 454 260 369 0 1
19 364 154 431 135 0
adr1_1
19 365 176 432 157 0
adr1_0
19 368 64 435 45 0
reg3_0
19 364 88 431 69 0
reg2_0
19 366 110 433 91 0
reg1_0
19 364 135 431 116 0
reg0_0
31 551 138 600 53 0 1
14 148 321 197 272
14 167 517 216 468
14 139 148 188 99
14 483 196 532 147
22 379 272 457 252 0 \NUL
ALU input 1
1 83 22 211 48
1 79 46 211 54
1 81 68 211 60
1 79 93 211 66
1 79 112 211 84
1 80 134 211 90
1 256 60 274 63
1 85 178 213 204
1 81 202 213 210
1 83 224 213 216
1 81 249 213 222
1 81 268 213 240
1 82 290 213 246
1 258 216 279 218
1 84 370 212 396
1 80 394 212 402
1 82 416 212 408
1 80 441 212 414
1 80 460 212 432
1 81 482 212 438
1 257 408 283 410
1 424 54 552 80
1 420 78 552 86
1 422 100 552 92
1 420 125 552 98
1 420 144 552 116
1 421 166 552 122
1 597 92 643 94
1 213 258 194 296
1 212 450 213 492
1 211 102 185 123
1 552 134 529 171
38 8
19 10 119 77 100 0
adr2_1
19 10 146 77 127 0
adr2_0
19 13 26 80 7 0
reg3_0
19 9 50 76 31 0
reg2_0
19 11 72 78 53 0
reg1_0
19 9 97 76 78 0
reg0_0
31 196 100 245 15 0 1
20 686 143 753 124 0
in2_3
20 279 232 346 213 0
in2_1
20 269 63 336 44 0
in2_0
19 10 287 77 268 0
adr2_1
19 10 314 77 295 0
adr2_0
19 13 194 80 175 0
reg3_1
19 9 218 76 199 0
reg2_1
19 11 240 78 221 0
reg1_1
19 9 265 76 246 0
reg0_1
31 196 268 245 183 0 1
19 10 444 77 425 0
adr2_1
19 10 471 77 452 0
adr2_0
19 13 351 80 332 0
reg3_2
19 9 375 76 356 0
reg2_2
19 11 397 78 378 0
reg1_2
19 9 422 76 403 0
reg0_2
31 196 425 245 340 0 1
19 10 444 77 425 0
adr2_1
19 10 471 77 452 0
adr2_0
19 13 351 80 332 0
reg3_2
19 9 375 76 356 0
reg2_2
19 11 397 78 378 0
reg1_2
19 9 422 76 403 0
reg0_2
31 196 425 245 340 0 1
19 417 197 484 178 0
adr2_1
19 417 224 484 205 0
adr2_0
19 420 104 487 85 0
reg3_3
19 416 128 483 109 0
reg2_3
19 418 150 485 131 0
reg1_3
19 416 175 483 156 0
reg0_3
31 603 178 652 93 0 1
14 516 250 565 201
14 125 504 174 455
14 116 148 165 99
14 142 331 191 282
20 278 387 337 368 0
in2_2
22 349 33 431 13 0 \NUL
ALU  input 2
1 69 16 197 42
1 65 40 197 48
1 67 62 197 54
1 65 87 197 60
1 66 109 197 78
1 66 136 197 84
1 242 54 270 53
1 69 184 197 210
1 65 208 197 216
1 67 230 197 222
1 65 255 197 228
1 66 277 197 246
1 66 304 197 252
1 242 222 280 222
1 69 341 197 367
1 65 365 197 373
1 67 387 197 379
1 65 412 197 385
1 66 434 197 403
1 66 461 197 409
1 69 341 197 367
1 65 365 197 373
1 67 387 197 379
1 65 412 197 385
1 66 434 197 403
1 66 461 197 409
1 476 94 604 120
1 472 118 604 126
1 474 140 604 132
1 472 165 604 138
1 473 187 604 156
1 473 214 604 162
1 649 132 687 133
1 197 96 162 123
1 197 264 188 306
1 197 421 171 479
1 604 174 562 225
1 279 377 242 379
38 9
19 25 36 84 17 0
alu_3
19 25 59 84 40 0
kpad_3
19 26 83 85 64 0
sel
31 215 91 264 6 0 2
14 120 119 169 70
20 305 58 364 39 0
input_3
19 11 146 70 127 0
alu_2
19 11 169 70 150 0
kpad_2
19 12 193 71 174 0
sel
31 201 201 250 116 0 2
14 106 229 155 180
20 291 168 350 149 0
input_2
19 10 249 69 230 0
alu_1
19 10 272 69 253 0
kpad_1
19 11 296 70 277 0
sel
31 200 304 249 219 0 2
14 105 332 154 283
20 290 271 349 252 0
input_1
19 10 371 69 352 0
alu_0
19 10 394 69 375 0
kpad_0
19 11 418 70 399 0
sel
31 200 426 249 341 0 2
14 105 454 154 405
20 290 393 349 374 0
input_0
22 419 56 470 36 0 \NUL
keypad
1 216 45 81 26
1 216 51 81 49
1 216 75 82 73
1 216 87 166 94
1 306 48 261 45
1 202 155 67 136
1 202 161 67 159
1 202 185 68 183
1 202 197 152 204
1 292 158 247 155
1 201 258 66 239
1 201 264 66 262
1 201 288 67 286
1 201 300 151 307
1 291 261 246 258
1 201 380 66 361
1 201 386 66 384
1 201 410 67 408
1 201 422 151 429
1 291 383 246 380
38 10
20 694 75 761 56 0
alu_3
20 344 418 411 399 0
alu_2
20 326 213 393 194 0
alu_1
20 323 75 390 56 0
alu_0
19 17 28 76 9 0
in1_1
19 17 51 76 32 0
in1_2
19 17 75 76 56 0
in1_3
19 20 99 79 80 0
in1_0
19 20 124 79 105 0
in2_1
19 18 147 77 128 0
in2_0
31 208 108 257 23 0 1
14 129 140 178 91
19 17 28 76 9 0
in1_1
19 17 51 76 32 0
in1_2
19 17 75 76 56 0
in1_3
19 20 99 79 80 0
in1_0
19 20 124 79 105 0
in2_1
19 18 147 77 128 0
in2_0
19 11 242 70 223 0
in1_1
19 17 175 76 156 0
in1_2
19 10 196 69 177 0
in1_3
19 13 220 72 201 0
in1_0
19 14 268 73 249 0
in2_1
19 12 291 71 272 0
in2_0
31 202 252 251 167 0 1
14 147 315 196 266
19 26 412 85 393 0
in1_1
19 28 437 87 418 0
in1_2
19 28 394 87 375 0
in1_0
19 26 458 85 439 0
in2_1
19 29 488 88 469 0
in2_0
31 219 449 268 364 0 1
14 164 512 213 463
19 23 369 82 350 0
in1_3
19 405 45 464 26 0
in1_1
19 405 67 464 48 0
in1_2
19 408 20 467 1 0
in1_0
19 405 117 464 98 0
in2_1
19 408 147 467 128 0
in2_0
31 598 108 647 23 0 1
14 543 171 592 122
19 407 91 466 72 0
in1_3
22 454 243 528 223 0 \NUL
ALU output
1 73 18 209 50
1 73 41 209 56
1 73 65 209 62
1 76 89 209 68
1 76 114 209 86
1 74 137 209 92
1 175 115 209 104
1 254 62 324 65
1 73 18 209 50
1 73 41 209 56
1 73 65 209 62
1 76 89 209 68
1 76 114 209 86
1 74 137 209 92
1 193 290 203 248
1 73 165 203 194
1 66 186 203 200
1 69 210 203 206
1 67 232 203 212
1 70 258 203 230
1 68 281 203 236
1 248 206 327 203
1 210 487 220 445
1 85 478 220 433
1 82 448 220 427
1 84 427 220 409
1 82 402 220 403
1 84 384 220 397
1 79 359 220 391
1 265 403 345 408
1 589 146 599 104
1 464 137 599 92
1 461 107 599 86
1 464 10 599 50
1 461 35 599 56
1 461 57 599 62
1 463 81 599 68
1 644 62 695 65
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
