<!DOCTYPE html>
<html lang="zh-Hans">
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width">
<meta name="theme-color" content="#222" media="(prefers-color-scheme: light)">
<meta name="theme-color" content="#222" media="(prefers-color-scheme: dark)"><meta name="generator" content="Hexo 7.3.0">

  <link rel="apple-touch-icon" sizes="180x180" href="/images/apple-touch-icon-next.png">
  <link rel="icon" type="image/png" sizes="32x32" href="/images/favicon-32x32-next.png">
  <link rel="icon" type="image/png" sizes="16x16" href="/images/favicon-16x16-next.png">
  <link rel="mask-icon" href="/images/logo.svg" color="#222">

<link rel="stylesheet" href="/css/main.css">



<link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/6.6.0/css/all.min.css" integrity="sha256-5eIC48iZUHmSlSUz9XtjRyK2mzQkHScZY1WdMaoz74E=" crossorigin="anonymous">
  <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/animate.css/3.1.1/animate.min.css" integrity="sha256-PR7ttpcvz8qrF57fur/yAx1qXMFJeJFiA6pSzWi0OIE=" crossorigin="anonymous">

<script class="next-config" data-name="main" type="application/json">{"hostname":"kindresy.github.io","root":"/","images":"/images","scheme":"Pisces","darkmode":true,"version":"8.21.0","exturl":false,"sidebar":{"position":"left","width_expanded":320,"width_dual_column":240,"display":"post","padding":18,"offset":12},"hljswrap":true,"copycode":{"enable":false,"style":null},"fold":{"enable":false,"height":500},"bookmark":{"enable":false,"color":"#222","save":"auto"},"mediumzoom":false,"lazyload":false,"pangu":false,"comments":{"style":"tabs","active":null,"storage":true,"lazyload":false,"nav":null},"stickytabs":false,"motion":{"enable":true,"async":false,"transition":{"menu_item":"fadeInDown","post_block":"fadeIn","post_header":"fadeInDown","post_body":"fadeInDown","coll_header":"fadeInLeft","sidebar":"fadeInUp"}},"i18n":{"placeholder":"検索…","empty":"検索結果が見つかりませんでした: ${query}","hits_time":"${hits} の結果が ${time} ms で見つかりました","hits":"${hits} 件の結果が見つかりました"}}</script><script src="/js/config.js"></script>

    <meta name="description" content="DDR内存基础知识，概念，组成原理">
<meta property="og:type" content="article">
<meta property="og:title" content="DDR内存原理 - 0">
<meta property="og:url" content="https://kindresy.github.io/1970/01/01/ddr/DDR_SDRAM/index.html">
<meta property="og:site_name" content="Coffe Pattern">
<meta property="og:description" content="DDR内存基础知识，概念，组成原理">
<meta property="og:locale">
<meta property="og:image" content="https://kindresy.github.io/stuff/ddr_rate_table.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/PC_memory_struct.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/v210_memroy_controller.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/DDR_WORK_MECH.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/multi_mem_array.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/ddr_top_viem.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/address_in_memory_device.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/DDR_K4T1G044QE_DATASHEET.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/v210_one_dimms.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/v210_ddr_sch.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/v210_ddr_multi_dimms.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/ddr_macro_op_seq.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/ddr_micro_op_process.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/read_timing_for_adram.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/22222.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/adram_seq.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/FPM_SEQ.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/ed0_seq.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/beq0_seq.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/SDRAM_SEQ.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/DDR_SEQ.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/sdram_vs_dram.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/read_with_dqs.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/write_with_dqs.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/dll_ddr.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/use_dll_correct_seq.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/v210_system.png">
<meta property="og:image" content="https://kindresy.github.io/stuff/ddr_buy_id.png">
<meta property="article:published_time" content="1970-01-01T00:00:00.000Z">
<meta property="article:modified_time" content="2024-11-04T12:04:32.000Z">
<meta property="article:author" content="Luyuan">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://kindresy.github.io/stuff/ddr_rate_table.png">


<link rel="canonical" href="https://kindresy.github.io/1970/01/01/ddr/DDR_SDRAM/">



<script class="next-config" data-name="page" type="application/json">{"sidebar":"","isHome":false,"isPost":true,"lang":"zh-Hans","comments":true,"permalink":"https://kindresy.github.io/1970/01/01/ddr/DDR_SDRAM/","path":"1970/01/01/ddr/DDR_SDRAM/","title":"DDR内存原理 - 0"}</script>

<script class="next-config" data-name="calendar" type="application/json">""</script>
<title>DDR内存原理 - 0 | Coffe Pattern</title>
  








  <noscript>
    <link rel="stylesheet" href="/css/noscript.css">
  </noscript>
</head>

<body itemscope itemtype="http://schema.org/WebPage" class="use-motion">
  <div class="headband"></div>

  <main class="main">
    <div class="column">
      <header class="header" itemscope itemtype="http://schema.org/WPHeader"><div class="site-brand-container">
  <div class="site-nav-toggle">
    <div class="toggle" aria-label="ナビゲーションバーの切り替え" role="button">
        <span class="toggle-line"></span>
        <span class="toggle-line"></span>
        <span class="toggle-line"></span>
    </div>
  </div>

  <div class="site-meta">

    <a href="/" class="brand" rel="start">
      <i class="logo-line"></i>
      <p class="site-title">Coffe Pattern</p>
      <i class="logo-line"></i>
    </a>
      <p class="site-subtitle" itemprop="description">Linux Kernel Driver</p>
  </div>

  <div class="site-nav-right">
    <div class="toggle popup-trigger" aria-label="検索" role="button">
    </div>
  </div>
</div>



<nav class="site-nav">
  <ul class="main-menu menu"><li class="menu-item menu-item-tags"><a href="/tags/" rel="section"><i class="fa fa-tags fa-fw"></i>タグ</a></li><li class="menu-item menu-item-categories"><a href="/categories/" rel="section"><i class="fa fa-th fa-fw"></i>カテゴリ</a></li>
  </ul>
</nav>




</header>
        
  
  <aside class="sidebar">

    <div class="sidebar-inner sidebar-nav-active sidebar-toc-active">
      <ul class="sidebar-nav">
        <li class="sidebar-nav-toc">
          見出し
        </li>
        <li class="sidebar-nav-overview">
          概要
        </li>
      </ul>

      <div class="sidebar-panel-container">
        <!--noindex-->
        <div class="post-toc-wrap sidebar-panel">
            <div class="post-toc animated"><ol class="nav"><li class="nav-item nav-level-1"><a class="nav-link" href="#DRAM-Dynamic-Random-Access-Memory"><span class="nav-number">1.</span> <span class="nav-text">DRAM (Dynamic Random Access Memory)</span></a></li><li class="nav-item nav-level-1"><a class="nav-link" href="#%E7%BB%84%E6%88%90%E7%BB%93%E6%9E%84"><span class="nav-number">2.</span> <span class="nav-text">组成结构</span></a></li><li class="nav-item nav-level-1"><a class="nav-link" href="#DRAM-%E5%86%85%E9%83%A8%E7%BB%93%E6%9E%84-%E4%B8%8E-%E5%B7%A5%E4%BD%9C%E5%8E%9F%E7%90%86"><span class="nav-number">3.</span> <span class="nav-text">DRAM 内部结构 与 工作原理</span></a><ol class="nav-child"><li class="nav-item nav-level-2"><a class="nav-link" href="#%E5%86%85%E9%83%A8%E7%BB%93%E6%9E%84"><span class="nav-number">3.1.</span> <span class="nav-text">内部结构</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#Bank"><span class="nav-number">3.1.1.</span> <span class="nav-text">Bank</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#Memory-Device"><span class="nav-number">3.1.2.</span> <span class="nav-text">Memory Device</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#RANK"><span class="nav-number">3.1.3.</span> <span class="nav-text">RANK</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#V210%E5%86%85%E5%AD%98%E5%8E%9F%E7%90%86%E5%9B%BE"><span class="nav-number">3.1.4.</span> <span class="nav-text">V210内存原理图</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#SDRAM%E8%AF%BB%E5%86%99%E6%93%8D%E4%BD%9C%E7%9A%84%E6%97%B6%E5%BA%8F"><span class="nav-number">3.2.</span> <span class="nav-text">SDRAM读写操作的时序</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AE%8F%E8%A7%82%E7%9A%84"><span class="nav-number">3.2.1.</span> <span class="nav-text">宏观的</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%BE%AE%E8%A7%82%E7%9A%84"><span class="nav-number">3.2.2.</span> <span class="nav-text">微观的</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#DRAM%E6%97%B6%E5%BA%8F%E7%9A%84%E8%BF%9B%E5%8C%96%E8%BF%87%E7%A8%8B"><span class="nav-number">3.3.</span> <span class="nav-text">DRAM时序的进化过程</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BB%8EADRAM-%E5%88%B0-DDRx"><span class="nav-number">3.3.1.</span> <span class="nav-text">从ADRAM 到 DDRx</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#ADRAM"><span class="nav-number">3.3.1.1.</span> <span class="nav-text">ADRAM</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#FPM"><span class="nav-number">3.3.1.2.</span> <span class="nav-text">FPM</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#EDO"><span class="nav-number">3.3.1.3.</span> <span class="nav-text">EDO</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#BEDO"><span class="nav-number">3.3.1.4.</span> <span class="nav-text">BEDO</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#SDRAM"><span class="nav-number">3.3.1.5.</span> <span class="nav-text">SDRAM</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#DDR"><span class="nav-number">3.3.1.6.</span> <span class="nav-text">DDR</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#DLL-delay-lock-loop-%E5%BB%B6%E8%BF%9F%E7%8E%AF"><span class="nav-number">3.3.2.</span> <span class="nav-text">DLL delay lock loop 延迟环</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#V210-Memory-System"><span class="nav-number">3.4.</span> <span class="nav-text">V210 Memory System</span></a></li></ol></li></ol></div>
        </div>
        <!--/noindex-->

        <div class="site-overview-wrap sidebar-panel">
          <div class="site-author animated" itemprop="author" itemscope itemtype="http://schema.org/Person">
  <p class="site-author-name" itemprop="name">Luyuan</p>
  <div class="site-description" itemprop="description">ARM/Liunx Kernel/OS/Driver</div>
</div>
<div class="site-state-wrap animated">
  <nav class="site-state">
      <div class="site-state-item site-state-posts">
        <a href="/archives/">
          <span class="site-state-item-count">22</span>
          <span class="site-state-item-name">ポスト</span>
        </a>
      </div>
      <div class="site-state-item site-state-categories">
          <a href="/categories/">
        <span class="site-state-item-count">9</span>
        <span class="site-state-item-name">カテゴリ</span></a>
      </div>
  </nav>
</div>

        </div>
      </div>
    </div>

    
  </aside>


    </div>

    <div class="main-inner post posts-expand">


  


<div class="post-block">
  
  

  <article itemscope itemtype="http://schema.org/Article" class="post-content" lang="zh-Hans">
    <link itemprop="mainEntityOfPage" href="https://kindresy.github.io/1970/01/01/ddr/DDR_SDRAM/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/avatar.gif">
      <meta itemprop="name" content="Luyuan">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="Coffe Pattern">
      <meta itemprop="description" content="ARM/Liunx Kernel/OS/Driver">
    </span>

    <span hidden itemprop="post" itemscope itemtype="http://schema.org/CreativeWork">
      <meta itemprop="name" content="DDR内存原理 - 0 | Coffe Pattern">
      <meta itemprop="description" content="DDR内存基础知识，概念，组成原理">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          DDR内存原理 - 0
        </h1>

        <div class="post-meta-container">
          <div class="post-meta">
    <span class="post-meta-item">
      <span class="post-meta-item-icon">
        <i class="far fa-calendar"></i>
      </span>
      <span class="post-meta-item-text">投稿日</span>

      <time title="作成日：1970-01-01 08:00:00" itemprop="dateCreated datePublished" datetime="1970-01-01T08:00:00+08:00">1970-01-01</time>
    </span>
    <span class="post-meta-item">
      <span class="post-meta-item-icon">
        <i class="far fa-calendar-check"></i>
      </span>
      <span class="post-meta-item-text">編集日</span>
      <time title="修正日：2024-11-04 20:04:32" itemprop="dateModified" datetime="2024-11-04T20:04:32+08:00">2024-11-04</time>
    </span>
    <span class="post-meta-item">
      <span class="post-meta-item-icon">
        <i class="far fa-folder"></i>
      </span>
      <span class="post-meta-item-text">カテゴリ</span>
        <span itemprop="about" itemscope itemtype="http://schema.org/Thing">
          <a href="/categories/ddr/" itemprop="url" rel="index"><span itemprop="name">ddr</span></a>
        </span>
    </span>

  
    <span class="post-meta-item" title="閲覧数" id="busuanzi_container_page_pv">
      <span class="post-meta-item-icon">
        <i class="far fa-eye"></i>
      </span>
      <span class="post-meta-item-text">閲覧数：</span>
      <span id="busuanzi_value_page_pv"></span>
    </span>
</div>

            <div class="post-description">DDR内存基础知识，概念，组成原理</div>
        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody"><h1 id="DRAM-Dynamic-Random-Access-Memory"><a href="#DRAM-Dynamic-Random-Access-Memory" class="headerlink" title="DRAM (Dynamic Random Access Memory)"></a>DRAM (Dynamic Random Access Memory)</h1><p>磁带，硬盘等都是顺序存储，而DRAM是随机存储，访问任意一个地址所花费的时间都是一致的。<br>从工艺上来看，SRAM要保存一个bit，需要4~6个晶体管，而DDR则需要一个10的-14次方F的电容，占用面积上SRAM要大，DDR在造价和面积都有优势。所以SRAM存储一般在1 ~ 4MB这种级别，而DDR轻松做到128M。</p>
<p>DRAM的”Dynamic”会带来一些问题，由于使用的电容非常小，所以容易产生漏电情况，所以需要控制器去做实时的刷新。而SRAM则不需要多复杂的控制器。<br>DRAM需要地址线的复用，数据线只有8bit左右，控制线也比SRAM复杂很多，也意味着寄存器要复杂很多。</p>
<p>DRAM按时序分类，可以分为ADRAM，SDRAM。ARAM是指异步DRAM，SDRAM指同步(synchronize)DRAM。<br>SDRAM的S意为Sychronize，由CPU提供时钟信号来与DRAM同步。</p>
<p>DDR的全称为：Double Data Rate SDRAM，意味双倍速率的SDRAM。DDR在原有的SDRAM的基础上改进而来，SDRAM在一个CLK周期传输一次数据，而DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据。</p>
<p>随着技术的发展，DDR经历了多轮技术迭代，发展出了DDR2、DDR3、DDR4、DDR5，从DDR到DDR5主要的区别是在于传输速率的不同，随着时钟周期的不断降低，传输速率也不断提高。</p>
<p><img src="/../../stuff/ddr_rate_table.png" alt="在这里插入图片描述"></p>
<h1 id="组成结构"><a href="#组成结构" class="headerlink" title="组成结构"></a>组成结构</h1><p>北桥芯片上的Memory Controller就是用于和Memory modules上的DRAM芯片通信的</p>
<p><img src="/../../stuff/PC_memory_struct.png" alt="在这里插入图片描述"></p>
<p>在嵌入式SoC上，如S5VP210，它们将CPU和Memory Controller集成到了一起。（包括南桥的I&#x2F;O Controller，网络控制器等）</p>
<p>以三星的V210芯片为例，可以抽象将内存控制芯片与颗粒抽象出如下的关系：<br>4块K4的内存芯片，通过总线连在一起，直接和Memory Controller通信。</p>
<p><img src="/../../stuff/v210_memroy_controller.png" alt="在这里插入图片描述"></p>
<h1 id="DRAM-内部结构-与-工作原理"><a href="#DRAM-内部结构-与-工作原理" class="headerlink" title="DRAM 内部结构 与 工作原理"></a>DRAM 内部结构 与 工作原理</h1><h2 id="内部结构"><a href="#内部结构" class="headerlink" title="内部结构"></a>内部结构</h2><p>下面这张图是DRAM的一个微观剖析图，其中包含几个重要部分：<br>Column Decoder: 列地址解码器<br>Row Decoder: 行地址解码器<br>Sense Amps：感知放大器<br>Data In&#x2F;out Buffers:数据输入输出buffer<br>Memory Array:内存阵列<br>Column Decoder和Row Decoder分别用于解码地址线上送来的地址转化为内存阵列上的电信号。其中Sense Amps与Column Decoder连接在一起，Sense Amps用于感知放大，将从内存阵列上读到的信号放大，然后存入Data In&#x2F;out Buffers，这就是对DRAM的读。反之如果我们将数据放入Buffers，然后在将地址放入Decoder，在定位到一个storage cell后，会将数据写入memory array。这就是对DRAM的写。</p>
<p>图片右半部分是对memory array上的微观剖析，描述了一个storage cell的组成以及对它的访问方式：<br>storage cell包含一个三极管，一个电容，一条指示行地址的wordline，一条指示列地址的bit line</p>
<p>读取：<br>假设，现在电容里存储了高电平，1<br>如果word line被选通，那么三极管导通，bit line上为高电平，可以被Sense Amps感知。<br>如果word line被关闭，那么三极管不导通，bit line上为高阻态</p>
<p>假设，现在电容里存储了低电平，0<br>如果word line被选通，那么三极管导通，bit line上为低电平，可以被Sense Amps感知。<br>如果word line被关闭，那么三极管不导通，bit line上为高阻态</p>
<p>写入：<br>假设，往bit line写入高电平，1<br>如果word line被选通，那么三极管导通，那么电容被充电，处于高电平，相当于写1。</p>
<p>假设，往bit line写入低电平，0<br>如果word line被选通，那么三极管导通，那么电容即便有电，也会放电，相当于写0.</p>
<p>这里图中没有指明word line和bit line的宽度。我们假设都是256bit，2的8次方。行列地址的范围都是从0 ~ 0xff<br>给出一个地址0x01FE，0x01选中row decoder上的一条，0xfe选中columns decoder上的一条，可以定位到memory array上一个storage cell。<br>数据总是从bit line上被感知，从而缓存到buffer，也总是从bit line上被写入。data in&#x2F;out buffers其实也只有一个bit的大小。</p>
<p><img src="/../../stuff/DDR_WORK_MECH.png" alt="在这里插入图片描述"></p>
<p>上面这张图，一次只能读写一个bit，下面来一次进化：<br>叠加多个data buffers，sense Amps,Memory array，可以同时输入输出多个bit的内容，由于有多个data buffers，所以可以同时缓存多个bit。<br>由于只有一份Column Decoder和Row Decoder，在每个memory array上，选中的cell位置都是一样的。</p>
<p><img src="/../../stuff/multi_mem_array.png" alt="在这里插入图片描述"></p>
<h3 id="Bank"><a href="#Bank" class="headerlink" title="Bank"></a>Bank</h3><p>我们将上图中，这种x2 DRAM&#x2F;x4 DRAM&#x2F;x8 DRAM的这种若干个array叠加的单元，叫做一个Bank</p>
<h3 id="Memory-Device"><a href="#Memory-Device" class="headerlink" title="Memory Device"></a>Memory Device</h3><p><img src="/../../stuff/ddr_top_viem.png" alt="在这里插入图片描述"></p>
<p>从右边往左边看，首先是一个由四个阵列组成的bank。由多个bank经过多路复选器选通，可以组成一个memory device，图中的memory device是由8个bank组成</p>
<p>这个memory device中的每个bank，一次也只能读写4个字节。<br>为什么要把8个bank组成在一起呢？<br>动态内存，区别于静态内存，有个重要的不同点，就是要定时进行刷新，读出一次内容后，要重新进行充电。这个过程是非常耗时的。</p>
<p>假设我们的软件，读取一次01Bank，随后立即要读取02Bank，此时01Bank还处于刷新或者充电的过程，无法响应读取。</p>
<p><img src="/../../stuff/address_in_memory_device.png" alt="在这里插入图片描述"></p>
<p>分成8个bank组成一个memory device的目的就是，将连续地址分散到各个bank上，错开对同一个bank的连续访问，留下充足的刷新和充电时间。</p>
<p>K4T1G044QE手册：<br><img src="/../../stuff/DDR_K4T1G044QE_DATASHEET.png" alt="在这里插入图片描述"></p>
<p>一个1Gb的DDR2 SDRAM可以被组织为：<br>32Mbit x 4 I&#x2F;Os x8 banks<br>16Mbit x 8 I&#x2F;Os x8 banks<br>8Mbit x 16 I&#x2F;Os x8 banks</p>
<p>I&#x2F;Os是指一个bank里，由多少个memory array叠加。在我们这里是4 I&#x2F;Os，8Bank这个情况。它可以寻址32M地址。<br>一颗芯片的可寻址范围是固定的，如果I&#x2F;Os增大，Banks数量固定，那么可寻址的范围也就会减少。</p>
<p>一个memory device里，多个bank，他们的I&#x2F;O位是分开的，数据线是公用的(可以理解为所有bank挂在同一数据总线上)，经过多路复选器选通输出。</p>
<h3 id="RANK"><a href="#RANK" class="headerlink" title="RANK"></a>RANK</h3><p>往左看，有一个类似内存条的东西。它下面写着，一个DIMM可以有一个或者两个DRAM的ranks在上面，依赖于它的配置。</p>
<p>一个rank是由多个memory device组成的。而一个DIMM则是由多个rank组成的。<br>对于v210来说，可以画出下面的简图：</p>
<p><img src="/../../stuff/v210_one_dimms.png" alt="在这里插入图片描述"></p>
<p>它有一个由四个memory device组成的rank。由于v210的memory device，由8个banks组成，可以同时输出8bit数据。所以这里一个rank，可以同时输出32bit。可以看到MC到每个memory device的数据线是分离的，而地址线和控制线是共用的，即MC给出一个地址，会同时输出到是个memory device中。给出一个片选，这四块芯片也都会同时被选中。</p>
<h3 id="V210内存原理图"><a href="#V210内存原理图" class="headerlink" title="V210内存原理图"></a>V210内存原理图</h3><p>v210一共有四块下图这样的内存芯片，其中：<br>ADDR0 ~ ADDR13是地址线，四块芯片共用<br>Xm1BA0 Xm1BA1 Xm1CSn1&#x2F;BA2是控制线，这是四颗总线公用的，它们用来选择使用各个memory device里的哪个bank，三根线有2^3&#x3D;8种选择，对应8个bank。</p>
<p>Xm1DQSn0 Xm1DQS0是每个芯片独立的，是数据选通信号，MC在数据有效时toggle DQS，DQS通知Memory device可以锁存数据。(为什么需要DQS：<a target="_blank" rel="noopener" href="https://blog.csdn.net/weixin_41155581/article/details/127122067">https://blog.csdn.net/weixin_41155581/article/details/127122067</a>)</p>
<p>nCK和CK是时钟信号，这是一组差分信号。</p>
<p>nRAS：行地址选择；<br>nCAS：列地址选择；<br>nCS：片选；<br>CKE：命令有效时钟；<br>nWE：写信号；</p>
<p>都是行列地址的strobe信号。他们都是公用的</p>
<p>DATA0 ~ DATA7是数据线，这是每个芯片独立的。V210每颗芯片有8条data线，4颗芯片形成一个rank，总共32条data线。即，同时可以读写32bit数据。</p>
<p>这也证实了上面说的，每个device的data线是独立的，控制线和地址线是公用的。</p>
<p><img src="/../../stuff/v210_ddr_sch.png" alt="在这里插入图片描述"></p>
<p>DIMM全称为：QUAL IN LINE Memory MODULE，双通道内存模块<br>V210只用了一个DIMM（共有两个DIMM），插了一个RANK，包含4个memory device。如果再插入一个RANK1，那么这个rank1和前一个rank，两个rank之间的地址线和数据线，是公用的。控制线是分立的。</p>
<p><img src="/../../stuff/v210_ddr_multi_dimms.png" alt="在这里插入图片描述"></p>
<p>上面这张图可以描绘，两个DIMM，他们的address&#x2F;command busses是共用的<br>chip select则是分立的，买个dimm都拥有自己的cs线。当cs1不选通时，DIMM1上的Rank处于高阻态，则DIMM2上的rank单独工作。cs可以实现对多个rank访问的切换。</p>
<h2 id="SDRAM读写操作的时序"><a href="#SDRAM读写操作的时序" class="headerlink" title="SDRAM读写操作的时序"></a>SDRAM读写操作的时序</h2><h3 id="宏观的"><a href="#宏观的" class="headerlink" title="宏观的"></a>宏观的</h3><p>A: CPU像内存控制器发出读写请求，由于CPU速率很快，MC使用一个队列来缓存这些请求。<br>B: 传输事务发送到MC<br>C: 传输请求转换为命令时序，DRAM内部也有一些队列来存储这些命令<br>D： 命令发送给DRAM<br>（先跳过E1 ~ E3，这是微观过程）<br>F:  传输结果返回给CPU<br><img src="/../../stuff/ddr_macro_op_seq.png" alt="DDR宏观的读写过程"></p>
<h3 id="微观的"><a href="#微观的" class="headerlink" title="微观的"></a>微观的</h3><p>一个地址发送到MC之后，会被MC拆分为行地址和列地址，地址线是分时复用的，首先发送行地址，将其放到address bus，并解码，并锁存。然后再发送列地址，执行同样的过程。</p>
<p><img src="/../../stuff/ddr_micro_op_process.png" alt="DDR宏观的读写过程"></p>
<p>一个异步DRAM的读取时序：</p>
<p><img src="/../../stuff/read_timing_for_adram.png" alt="DDR宏观的读写过程"></p>
<p>先给出row address, MC再给出一个RAS信号(RAS意味Row Address Strobe)来将row address锁存，MC再发送column address，MC再给出一个CAS信号(CAS意味 Column Address Strobe)来将column address锁存。芯片内部将行地址和列地址都收到以后，就会开始解码，然后选出数据，读出来放出data busses，也就对应则DQ线上的Valid Dataout。数据有效后，RAS和CAS就会被拉高，直到下一个行地址列地址被发出。</p>
<p>V210的512M地址空间，换算为地址总线数量的话，需要2的29次方，29根地址线。</p>
<p>但是看硬件原理图，我们只用了14根地址线，它实际使用了行列地址的复用。它可以表现的地址范围是 2^14 * 2^14 * 4(他用了四块memory device) &#x3D; 2^30 即 1Gb</p>
<h2 id="DRAM时序的进化过程"><a href="#DRAM时序的进化过程" class="headerlink" title="DRAM时序的进化过程"></a>DRAM时序的进化过程</h2><p><img src="/../../stuff/22222.png" alt="DDR宏观的读写过程"></p>
<p>Cloked RAM在60年代被提出，被广泛使用<br>由于DRAM空间过大，在80年代ADRAM出现<br>后面的FPM&#x2F;EDO&#x2F;P&#x2F;BEDO都是ADRAM的变种，都是在90年代中期出现的进化。<br>90年代末期，出现了SDRAM，从异步再次回到同步。</p>
<p>2000年左右，将SDRAM的速率提升一倍，出现了DDR，双边沿采样。</p>
<p>从2000年至今，DDR的时序没有发生很大的变化，主要是DDR1 -&gt; DDR2 –&gt; DDR3 这一进化过程的吞吐率提升不是由时序变化而造成，而是内部连续读取的数据宽度而造成。</p>
<p>下面简要介绍从ADRAM 到 DDRx 的这段进化过程，这对后面了解DDR的初始化过程，有很大的帮助：</p>
<h3 id="从ADRAM-到-DDRx"><a href="#从ADRAM-到-DDRx" class="headerlink" title="从ADRAM 到 DDRx"></a>从ADRAM 到 DDRx</h3><h4 id="ADRAM"><a href="#ADRAM" class="headerlink" title="ADRAM"></a>ADRAM</h4><p><img src="/../../stuff/adram_seq.png" alt="adram_seq"></p>
<h4 id="FPM"><a href="#FPM" class="headerlink" title="FPM"></a>FPM</h4><p>从ADRAM时序图来看，每次读一次数据，都要先后发送行，列地址到address bus，而根据程序的局部性原理，PC的活动范围在一段时间内，并不会有太大的变化，FPM利用了这一点，只要行地址不变，每次读数据只需要继续发送列地址，MC内部还做了一个计数器，用于自动更新列地址，这样读取数据的速度，要比ADRAM快50%，因为行地址无需重新给出：</p>
<p>Fast Page Mode 这里的page是ddr里的一个概念，是指同一row上的数据。<br><img src="/../../stuff/FPM_SEQ.png" alt="FPM_SEQ"></p>
<h4 id="EDO"><a href="#EDO" class="headerlink" title="EDO"></a>EDO</h4><p>EDO在FPM的基础上，将行地址发送和数据输出分为两个模块去做，在数据vaild dataout时，将数据锁存，同时发送新的列地址。这个模式比FPM又快了近一倍左右。</p>
<p><img src="/../../stuff/ed0_seq.png" alt="FPM_SEQ"></p>
<h4 id="BEDO"><a href="#BEDO" class="headerlink" title="BEDO"></a>BEDO</h4><p>Burst EDO，在EDO模式上，省去了重复发送列地址以及对列地址解码这一过程，因为列地址总是自增的，MC内部维护一个计数器（这个时间比解码时间短很多）不断读取数据，直到新的地址被重新发出。</p>
<p>BEDO是异步DRAM的最快的模式<br><img src="/../../stuff/beq0_seq.png" alt="FPM_SEQ"></p>
<h4 id="SDRAM"><a href="#SDRAM" class="headerlink" title="SDRAM"></a>SDRAM</h4><p>异步方式下，如果CPU给的CAS的速度变快，而DQ上的数据返回根不上，就会出现问题。<br>异步给出CAS控制信号的延迟，也是不确定的，这就限制了内存速率的提升。</p>
<p>如果远距离传输，用异步比较好，如果就在板子上，用同步传输更好。<br>90年代末期，人们在MC和Memory device之间，加上了clk信号，用于做数据同步。每次row addr给出后，ras不用在拉低很长时间，只需要在Clock保持高电平时拉低，让Addr得以被稳定采集。CAS也一样，在Col addr发出时，无需拉低很长时间。<br>对于内存控制器来说，内存设备的行为就是完全由CLK线可控的。valid data也能由clk来做同步</p>
<p><img src="/../../stuff/SDRAM_SEQ.png" alt="SDRAM_SEQ"></p>
<h4 id="DDR"><a href="#DDR" class="headerlink" title="DDR"></a>DDR</h4><p>在SDRAM的基础上，将CLK的上升沿和下降沿，都用来采样数据，数据传输速率提升一倍。<br><img src="/../../stuff/DDR_SEQ.png" alt="DDR_SEQ"></p>
<p>注意下面的DQS，MC在数据采样的同时，会将DQS信号也toggle一下。</p>
<p>sdram_vs_dram.png</p>
<p>先看一下这张sdram_vs_dram的时序图对比：<br><img src="/../../stuff/sdram_vs_dram.png" alt="sdram_vs_dram"></p>
<p>sdram上不会发生的问题，会在dram上出现：</p>
<p>MC将数据发送到总线上，到data到达ram，这之间有一定的延迟。在SRAM时序上，MC在CLK上升沿发送数据，memory device在下降沿写入数据。（只有一个时钟沿传输数据，single-edged clocking）<br>（注：图中的data eye即数据的两次传输之间围成的区域）<br>而在ddr时序上，上升沿和下降沿都被用于发送数据（两个时钟沿传输数据，所以称为dual-edged clocking。），memory device不知道在何时写入收到的数据。我们需要在上升沿和下降沿之间，使用一个信号，让device知道它应该写入数据了。这个信号就由MC的DQS来给出。</p>
<p>在SDR中，data eye是由两个同向时钟沿围成的(在图中即为在时钟上升沿，发送端驱动数据)，中间还会有一个反向时钟沿，在该反向时钟沿的时刻(在图中即为下降沿)数据是稳定的，所以该反向时钟沿可以用来在接受端采样数据。简而言之就是每个data eye有两个可用时钟沿，左边的上升沿用于发送端驱动数据，中间的下降沿用于接收端采样数据，而右边的时钟沿就属于下一个data eye了。<br>而在DDR中，data eye是由紧邻的两个反相时钟沿围成，每个data eye可用的时钟沿个数减半(即只有一个)，这个时钟沿只能用于驱动或采样数据，而无法把两件任务都完成。因此必须引入另一种机制来弥补这一缺陷，这一机制就是DQS(data strobe signal)，它被称为同步时序参考信号( source-synchronous timing reference signal)。</p>
<p>DQS由DRAM产生并送给controller，DQS和DQ都和clock的边沿对齐(edge aligned)，controller将DQS delay 90°(需要额外的delay电路)，delay后的DQS边沿和DQ的中心对齐(centere-aligned)，可以用来采样稳定的数据。</p>
<p><img src="/../../stuff/read_with_dqs.png" alt="read_with_dqs"></p>
<p>下图是写操作的时序图，DQS由controller产生并送给DRAM，DQS和clock的边沿对齐(edge aligned)，而DQ和clock是中心对齐的(edge-aligned，也需要额外电路)，DRAM就可以直接用DQS的边沿采样数据。</p>
<p><img src="/../../stuff/write_with_dqs.png" alt="write_with_dqs"></p>
<p>可以看到，写操作和读操作中的DQS、DQ、clock的关系是不同的，且都需要controller提供额外的电路来保证它们的关系，原因DRAM通常是大规模生产，把额外电路的负担都放到controller一侧，可以降低DRAM的成本。</p>
<p>另外，在高速接口设计中（尤其是DDR这种并行高速接口），要尽量减少信号传输时间的uncertainty（通常由skew和jitter两部分组成），以保证所有数据都能被同时正确采样，这就需要精细的板上布线和复杂的训练(traning)。为了减小时序收敛难度，DDR不是同时将所有DQ线的时序同时进行约束，而是将它们每8个bit为1组，且每一组都有自己的DQS信号。</p>
<h3 id="DLL-delay-lock-loop-延迟环"><a href="#DLL-delay-lock-loop-延迟环" class="headerlink" title="DLL delay lock loop 延迟环"></a>DLL delay lock loop 延迟环</h3><p><img src="/../../stuff/dll_ddr.png" alt="dll_ddr"></p>
<p>dll用于矫正CKext和CKint，CKint和DQext之间的延迟无法消除，但是影响不大了。</p>
<p><img src="/../../stuff/use_dll_correct_seq.png" alt="use_dll_correct_seq"></p>
<h2 id="V210-Memory-System"><a href="#V210-Memory-System" class="headerlink" title="V210 Memory System"></a>V210 Memory System</h2><p><img src="/../../stuff/v210_system.png" alt="use_dll_correct_seq"></p>
<p>从tinyV210原理图可见，它使用的是下表第二行的型号：K4T1G084QE，注意08就表示memory device的I&#x2F;Os</p>
<p><img src="/../../stuff/ddr_buy_id.png" alt="ddr_buy_id"></p>

    </div>

    
    
    

    <footer class="post-footer">

        

          <div class="post-nav">
            <div class="post-nav-item">
                <a href="/1970/01/01/ddr/DDR_DQS/" rel="prev" title="DDR - DQS">
                  <i class="fa fa-angle-left"></i> DDR - DQS
                </a>
            </div>
            <div class="post-nav-item">
                <a href="/1970/01/01/ddr/DDR_SDRAM1/" rel="next" title="DDR内存原理 - 1">
                  DDR内存原理 - 1 <i class="fa fa-angle-right"></i>
                </a>
            </div>
          </div>
    </footer>
  </article>
</div>






</div>
  </main>

  <footer class="footer">
    <div class="footer-inner">

  <div class="copyright">
    &copy; 
    <span itemprop="copyrightYear">2025</span>
    <span class="with-love">
      <i class="fa fa-heart"></i>
    </span>
    <span class="author" itemprop="copyrightHolder">Luyuan</span>
  </div>
<div class="busuanzi-count">
    <span class="post-meta-item" id="busuanzi_container_site_uv">
      <span class="post-meta-item-icon">
        <i class="fa fa-user"></i>
      </span>
      <span class="site-uv" title="合計閲覧者数">
        <span id="busuanzi_value_site_uv"></span>
      </span>
    </span>
    <span class="post-meta-item" id="busuanzi_container_site_pv">
      <span class="post-meta-item-icon">
        <i class="fa fa-eye"></i>
      </span>
      <span class="site-pv" title="閲覧合計数">
        <span id="busuanzi_value_site_pv"></span>
      </span>
    </span>
</div>
<!--
  <div class="powered-by">Powered by <a href="https://hexo.io/" rel="noopener" target="_blank">Hexo</a> & <a href="https://theme-next.js.org/pisces/" rel="noopener" target="_blank">NexT.Pisces</a>
  </div> -->



    </div>
  </footer>

  
  <div class="toggle sidebar-toggle" role="button">
    <span class="toggle-line"></span>
    <span class="toggle-line"></span>
    <span class="toggle-line"></span>
  </div>
  <div class="sidebar-dimmer"></div>
  <div class="back-to-top" role="button" aria-label="Back to top">
    <i class="fa fa-arrow-up fa-lg"></i>
    <span>0%</span>
  </div>

<noscript>
  <div class="noscript-warning">Theme NexT works best with JavaScript enabled</div>
</noscript>


  
  <script src="https://cdnjs.cloudflare.com/ajax/libs/animejs/3.2.1/anime.min.js" integrity="sha256-XL2inqUJaslATFnHdJOi9GfQ60on8Wx1C2H8DYiN1xY=" crossorigin="anonymous"></script>
<script src="/js/comments.js"></script><script src="/js/utils.js"></script><script src="/js/motion.js"></script><script src="/js/sidebar.js"></script><script src="/js/next-boot.js"></script>

  






  
  <script async src="https://busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script>





</body>
</html>
