TimeQuest Timing Analyzer report for EEPROM_I2CWR
Wed Jul 27 09:27:37 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; EEPROM_I2CWR                                                       ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX15BF14C6                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.51 MHz ; 202.51 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.346 ; -104.285           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -68.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.346 ; main_state.Data_write  ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.278      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.317 ; main_state.Data_write  ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.247      ;
; -2.281 ; main_state.Ctrl_read   ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.209      ;
; -2.209 ; main_state.Data_read   ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.137      ;
; -2.209 ; main_state.Data_read   ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.137      ;
; -2.205 ; main_state.Data_read   ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.134      ;
; -2.204 ; main_state.Data_read   ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.133      ;
; -2.203 ; main_state.Data_read   ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.132      ;
; -2.203 ; main_state.Data_read   ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.132      ;
; -2.202 ; main_state.Data_read   ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.131      ;
; -2.167 ; main_state.Data_read   ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.094      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.166 ; main_state.Data_read   ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.093      ;
; -2.161 ; main_state.Ctrl_write  ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.090      ;
; -2.157 ; main_state.Addr_write  ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.087      ;
; -2.157 ; main_state.Addr_write  ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.087      ;
; -2.143 ; main_state.Ctrl_read   ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.071      ;
; -2.143 ; main_state.Ctrl_read   ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.071      ;
; -2.141 ; WF                     ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.069      ;
; -2.124 ; FF                     ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.053      ;
; -2.123 ; main_state.Addr_write  ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.051      ;
; -2.115 ; main_state.Addr_write  ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 3.044      ;
; -2.105 ; main_state.Data_read   ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.033      ;
; -2.092 ; main_state.Read_start  ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.024      ;
; -2.092 ; main_state.Read_start  ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.024      ;
; -2.086 ; FF                     ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.014      ;
; -2.079 ; FF                     ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.006      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.078 ; FF                     ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 3.005      ;
; -2.075 ; main_state.Addr_write  ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.003      ;
; -2.067 ; link_sda               ; link_sda                 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.982      ;
; -2.067 ; main_state.Ready       ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.995      ;
; -2.067 ; main_state.Ready       ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.995      ;
; -2.063 ; main_state.Ready       ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.992      ;
; -2.063 ; main_state.Read_start  ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.993      ;
; -2.062 ; main_state.Ready       ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.991      ;
; -2.061 ; main_state.Ready       ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.990      ;
; -2.061 ; main_state.Ready       ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.990      ;
; -2.060 ; main_state.Ready       ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.989      ;
; -2.036 ; main_state.Ctrl_read   ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.966      ;
; -2.033 ; main_state.Addr_write  ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.963      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.007 ; main_state.Ctrl_read   ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.935      ;
; -2.006 ; main_state.Read_start  ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.938      ;
; -2.005 ; main_state.Ctrl_write  ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.933      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -2.004 ; main_state.Addr_write  ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.932      ;
; -1.981 ; main_state.Ctrl_read   ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.911      ;
; -1.976 ; FF                     ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.906      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[5]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[6]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.969 ; SCL~reg0               ; sh8out_buf[7]            ; CLK          ; CLK         ; 0.500        ; -0.195     ; 2.269      ;
; -1.963 ; main_state.Ready       ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.891      ;
; -1.961 ; main_state.Ready       ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.891      ;
; -1.961 ; main_state.Ready       ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.891      ;
; -1.961 ; main_state.Data_read   ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.891      ;
; -1.948 ; main_state.Data_write  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.878      ;
; -1.948 ; main_state.Data_write  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.878      ;
; -1.945 ; main_state.IDLE        ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.874      ;
; -1.945 ; main_state.IDLE        ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.874      ;
; -1.943 ; main_state.IDLE        ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.872      ;
; -1.943 ; main_state.IDLE        ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.872      ;
; -1.942 ; main_state.IDLE        ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.870      ;
; -1.942 ; main_state.IDLE        ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 2.871      ;
; -1.942 ; main_state.IDLE        ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.870      ;
; -1.927 ; FF                     ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.855      ;
; -1.899 ; main_state.Addr_write  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.827      ;
; -1.899 ; main_state.Addr_write  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.827      ;
; -1.899 ; main_state.Write_start ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.829      ;
; -1.891 ; main_state.Ctrl_read   ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.818      ;
; -1.890 ; main_state.Ctrl_read   ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.817      ;
; -1.890 ; main_state.Ctrl_read   ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.817      ;
+--------+------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; stop_state.stop_end      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; sh8out_state.sh8out_bit5 ; sh8out_state.sh8out_bit5 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; stop_buf[0]              ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.355 ; main_state.Stop          ; main_state.Stop          ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; stop_state.stop_begin    ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; FF                       ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; main_state.Write_start   ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; WF                       ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; main_state.Addr_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; main_state.Read_start    ; main_state.Read_start    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; main_state.Data_write    ; main_state.Data_write    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_state.sh8out_bit4 ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_state.sh8out_bit3 ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_state.sh8out_bit2 ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_state.sh8out_bit1 ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_state.sh8out_bit0 ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; head_state.head_bit      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; main_state.IDLE          ; main_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ACK~reg0                 ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; head_state.head_begin    ; head_state.head_begin    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; sh8out_buf[0]            ; sh8out_buf[0]            ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; link_read                ; link_read                ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; head_buf[1]              ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[0]          ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[1]          ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[2]          ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[3]          ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[4]          ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[5]          ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[6]          ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; data_from_rm[7]          ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.360 ; SCL~reg0                 ; SCL~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.580      ;
; 0.376 ; sh8in_state.sh8in_bit3   ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.597      ;
; 0.377 ; sh8in_state.sh8in_bit4   ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.598      ;
; 0.378 ; sh8in_state.sh8in_bit5   ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; sh8in_state.sh8in_bit1   ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.599      ;
; 0.381 ; sh8in_state.sh8in_bit2   ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.602      ;
; 0.390 ; main_state.Write_start   ; main_state.Ctrl_write    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.611      ;
; 0.396 ; main_state.Ready         ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.617      ;
; 0.408 ; main_state.Ctrl_read     ; main_state.Data_read     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.629      ;
; 0.413 ; main_state.IDLE          ; RF                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.634      ;
; 0.414 ; main_state.IDLE          ; main_state.Ready         ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.635      ;
; 0.416 ; main_state.IDLE          ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.637      ;
; 0.481 ; sh8out_buf[2]            ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.703      ;
; 0.542 ; stop_buf[0]              ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.777      ;
; 0.559 ; sh8out_buf[1]            ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.781      ;
; 0.562 ; sh8in_state.sh8in_bit1   ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; sh8in_state.sh8in_bit5   ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.783      ;
; 0.563 ; sh8in_state.sh8in_bit3   ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; sh8in_state.sh8in_bit4   ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.784      ;
; 0.565 ; sh8in_state.sh8in_bit2   ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.786      ;
; 0.566 ; sh8in_state.sh8in_bit6   ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.787      ;
; 0.567 ; sh8in_state.sh8in_bit6   ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.788      ;
; 0.575 ; sh8in_state.sh8in_begin  ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.797      ;
; 0.578 ; sh8in_state.sh8in_end    ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.800      ;
; 0.584 ; main_state.Ready         ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.805      ;
; 0.601 ; main_state.Ctrl_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.822      ;
; 0.612 ; main_state.Stop          ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.176      ;
; 0.623 ; stop_state.stop_bit      ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.187      ;
; 0.671 ; main_state.Ctrl_write    ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.448      ; 1.276      ;
; 0.706 ; sh8out_buf[0]            ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.928      ;
; 0.707 ; FF                       ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.929      ;
; 0.714 ; sh8in_state.sh8in_bit0   ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.935      ;
; 0.722 ; FF                       ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.944      ;
; 0.724 ; FF                       ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 0.946      ;
; 0.750 ; main_state.Data_read     ; sh8in_state.sh8in_begin  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.968      ;
; 0.757 ; stop_state.stop_bit      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.321      ;
; 0.757 ; stop_state.stop_bit      ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.321      ;
; 0.760 ; main_state.Stop          ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.324      ;
; 0.779 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.000      ;
; 0.783 ; sh8in_state.sh8in_bit0   ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.005      ;
; 0.786 ; main_state.IDLE          ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.007      ;
; 0.814 ; main_state.Stop          ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.378      ;
; 0.839 ; main_state.Stop          ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.061      ;
; 0.844 ; FF                       ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.449      ; 1.450      ;
; 0.846 ; link_head                ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.082      ;
; 0.867 ; sh8out_state.sh8out_end  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.088      ;
; 0.868 ; FF                       ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.089      ;
; 0.868 ; link_stop                ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.090      ;
; 0.870 ; stop_state.stop_bit      ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.092      ;
; 0.871 ; head_state.head_end      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.092      ;
; 0.871 ; FF                       ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.092      ;
; 0.888 ; FF                       ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.474      ;
; 0.904 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.125      ;
; 0.905 ; main_state.Stop          ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.127      ;
; 0.909 ; main_state.Ready         ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.129      ;
; 0.917 ; head_state.head_bit      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.138      ;
; 0.922 ; sh8out_buf[3]            ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.144      ;
; 0.931 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit6 ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.482      ;
; 0.931 ; main_state.Data_read     ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.149      ;
; 0.935 ; stop_state.stop_begin    ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.157      ;
; 0.941 ; head_state.head_end      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.162      ;
; 0.951 ; main_state.Read_start    ; main_state.Ctrl_read     ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.174      ;
; 0.964 ; main_state.Stop          ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.186      ;
; 0.970 ; sh8in_state.sh8in_bit7   ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.191      ;
; 0.985 ; link_write               ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.207      ;
; 0.990 ; main_state.Data_read     ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.208      ;
; 0.995 ; sh8out_state.sh8out_bit4 ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.216      ;
; 1.001 ; main_state.Ackn          ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.225      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ACK~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; SCL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; WF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_end      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_head                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_read                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_sda                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_stop                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_write               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ackn          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Addr_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Read_start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ready         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Stop          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Write_start   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_end    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_end  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_end      ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; SCL~reg0                 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_head                ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_sda                 ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[0]              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[1]              ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_state.stop_end      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit5 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit6 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ackn          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_bit7   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_end    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[1]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[2]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[3]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[4]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[5]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[6]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[7]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit0 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit1 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit2 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit3 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit4 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ACK~reg0                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FF                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RF                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; WF                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_buf[1]              ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_begin    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_bit      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_end      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_read                ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_stop                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 3.001 ; 3.477 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 2.913 ; 3.477 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 3.001 ; 3.451 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 2.147 ; 2.584 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 2.843 ; 3.299 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 2.302 ; 2.849 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 2.365 ; 2.921 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; 2.153 ; 2.635 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; 1.850 ; 2.287 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; 2.210 ; 2.689 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; 2.496 ; 3.003 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; 2.102 ; 2.603 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.713 ; 4.251 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.713 ; 4.251 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.889 ; 3.424 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.313 ; 2.825 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.308 ; 2.765 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.917 ; 2.382 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.948 ; 2.422 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.229 ; 2.669 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.985 ; 2.435 ; Rise       ; CLK             ;
; RD        ; CLK        ; 2.882 ; 3.381 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 2.009 ; 2.522 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.760 ; 0.959 ; Rise       ; CLK             ;
; rst       ; CLK        ; 1.773 ; 1.918 ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.083 ; 0.180 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; -1.459 ; -1.871 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -2.460 ; -2.964 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -2.452 ; -2.892 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; -1.732 ; -2.154 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -2.388 ; -2.812 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; -1.838 ; -2.351 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -1.898 ; -2.420 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; -1.694 ; -2.145 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; -1.459 ; -1.871 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; -1.800 ; -2.256 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; -2.018 ; -2.500 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; -1.688 ; -2.156 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.528 ; -1.981 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -3.234 ; -3.707 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -2.357 ; -2.895 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.884 ; -2.359 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.883 ; -2.326 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.528 ; -1.981 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.558 ; -2.020 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.828 ; -2.258 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.600 ; -2.036 ; Rise       ; CLK             ;
; RD        ; CLK        ; -1.743 ; -2.187 ; Rise       ; CLK             ;
; SDA       ; CLK        ; -1.561 ; -2.046 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.304  ; 0.181  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.561  ; 0.422  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.314  ; 0.205  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 7.081 ; 7.077 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 7.018 ; 7.011 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.230 ; 6.162 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.248 ; 6.196 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.258 ; 6.209 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.161 ; 6.101 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.053 ; 6.003 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.018 ; 7.011 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.087 ; 6.035 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.241 ; 6.172 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 7.565 ; 7.567 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.401 ; 6.349 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 6.871 ; 6.865 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.859 ; 5.808 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.021 ; 5.952 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.043 ; 5.989 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.053 ; 6.002 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.960 ; 5.898 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.859 ; 5.808 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.817 ; 6.808 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.892 ; 5.839 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.032 ; 5.962 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.248 ; 6.181 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.201 ; 6.147 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.373 ; 6.216 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.581 ; 6.423 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.581 ; 6.433 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.581 ; 6.433 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.515 ; 6.367 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.373 ; 6.216 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.367 ; 7.271 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.373 ; 6.216 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.581 ; 6.423 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.840 ; 6.683 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.119 ; 5.962 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.348 ; 6.190 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.315 ; 6.167 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.315 ; 6.167 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.252 ; 6.104 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.119 ; 5.962 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.104 ; 7.008 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.119 ; 5.962 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.348 ; 6.190 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.566 ; 6.409 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.251     ; 6.408     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.451     ; 6.609     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.465     ; 6.613     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.465     ; 6.613     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.404     ; 6.552     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.251     ; 6.408     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.308     ; 7.404     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.251     ; 6.408     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.451     ; 6.609     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.723     ; 6.880     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.996     ; 6.153     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.216     ; 6.374     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.198     ; 6.346     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.198     ; 6.346     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.140     ; 6.288     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.996     ; 6.153     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.044     ; 7.140     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.996     ; 6.153     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.216     ; 6.374     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.448     ; 6.605     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.52 MHz ; 222.52 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.983 ; -87.718           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -68.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.983 ; main_state.Data_write ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.983 ; main_state.Data_write ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.920      ;
; -1.977 ; main_state.Data_write ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.915      ;
; -1.935 ; main_state.Ctrl_read  ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.871      ;
; -1.884 ; main_state.Data_read  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.820      ;
; -1.884 ; main_state.Data_read  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.820      ;
; -1.860 ; main_state.Data_read  ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.797      ;
; -1.860 ; main_state.Data_read  ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.797      ;
; -1.859 ; main_state.Data_read  ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.796      ;
; -1.858 ; main_state.Data_read  ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.795      ;
; -1.858 ; main_state.Data_read  ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.795      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.857 ; main_state.Data_read  ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.791      ;
; -1.852 ; main_state.Data_read  ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.787      ;
; -1.842 ; main_state.Ctrl_read  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.778      ;
; -1.842 ; main_state.Ctrl_read  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.778      ;
; -1.830 ; main_state.Addr_write ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.767      ;
; -1.830 ; main_state.Addr_write ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.767      ;
; -1.807 ; main_state.Ctrl_write ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.744      ;
; -1.804 ; FF                    ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.742      ;
; -1.794 ; WF                    ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.730      ;
; -1.781 ; main_state.Addr_write ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.717      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.778 ; FF                    ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.713      ;
; -1.773 ; FF                    ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.709      ;
; -1.773 ; main_state.Read_start ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; main_state.Read_start ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.711      ;
; -1.766 ; FF                    ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.703      ;
; -1.764 ; main_state.Ready      ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.700      ;
; -1.764 ; main_state.Ready      ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.700      ;
; -1.761 ; main_state.Addr_write ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.698      ;
; -1.761 ; main_state.Data_read  ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.697      ;
; -1.749 ; main_state.Read_start ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.686      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[5]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[6]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.747 ; SCL~reg0              ; sh8out_buf[7]            ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.067      ;
; -1.737 ; main_state.Ready      ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.674      ;
; -1.736 ; main_state.Ready      ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.673      ;
; -1.735 ; main_state.Addr_write ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.671      ;
; -1.735 ; main_state.Ready      ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.672      ;
; -1.734 ; main_state.Ready      ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.671      ;
; -1.734 ; main_state.Ready      ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.671      ;
; -1.726 ; link_sda              ; link_sda                 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.650      ;
; -1.703 ; main_state.Ctrl_write ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.639      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.697 ; main_state.Ctrl_read  ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.633      ;
; -1.695 ; main_state.Ctrl_read  ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.632      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.694 ; main_state.Addr_write ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.630      ;
; -1.692 ; main_state.Addr_write ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.629      ;
; -1.690 ; FF                    ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.628      ;
; -1.680 ; main_state.IDLE       ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.617      ;
; -1.680 ; main_state.IDLE       ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.617      ;
; -1.679 ; main_state.Read_start ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.617      ;
; -1.679 ; main_state.IDLE       ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.616      ;
; -1.678 ; main_state.IDLE       ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.615      ;
; -1.678 ; main_state.IDLE       ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.615      ;
; -1.664 ; main_state.Data_write ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.664 ; main_state.Data_write ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.601      ;
; -1.662 ; main_state.Ctrl_read  ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.599      ;
; -1.661 ; main_state.IDLE       ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.597      ;
; -1.661 ; main_state.IDLE       ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.597      ;
; -1.661 ; main_state.Ready      ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.598      ;
; -1.661 ; main_state.Ready      ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.598      ;
; -1.641 ; main_state.Ready      ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.577      ;
; -1.638 ; main_state.Data_read  ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.575      ;
; -1.619 ; FF                    ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.556      ;
; -1.612 ; main_state.Read_start ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.549      ;
; -1.612 ; main_state.Read_start ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.058     ; 2.549      ;
; -1.605 ; main_state.Read_start ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.543      ;
; -1.605 ; main_state.Read_start ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.543      ;
; -1.604 ; main_state.Read_start ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.542      ;
; -1.603 ; main_state.Read_start ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.541      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; stop_state.stop_end      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; stop_buf[0]              ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; sh8out_state.sh8out_bit5 ; sh8out_state.sh8out_bit5 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.310 ; main_state.Write_start   ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; WF                       ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; main_state.Addr_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; main_state.Read_start    ; main_state.Read_start    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; main_state.Data_write    ; main_state.Data_write    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; main_state.Stop          ; main_state.Stop          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; stop_state.stop_begin    ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_state.sh8out_bit4 ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_state.sh8out_bit3 ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_state.sh8out_bit2 ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_state.sh8out_bit1 ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_state.sh8out_bit0 ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; head_state.head_bit      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; FF                       ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; main_state.IDLE          ; main_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ACK~reg0                 ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; head_state.head_begin    ; head_state.head_begin    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; sh8out_buf[0]            ; sh8out_buf[0]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; link_read                ; link_read                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; head_buf[1]              ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[0]          ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[1]          ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[2]          ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[3]          ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[4]          ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[5]          ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[6]          ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; data_from_rm[7]          ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.320 ; SCL~reg0                 ; SCL~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.519      ;
; 0.340 ; sh8in_state.sh8in_bit3   ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.541      ;
; 0.342 ; sh8in_state.sh8in_bit5   ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; sh8in_state.sh8in_bit4   ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; sh8in_state.sh8in_bit1   ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.543      ;
; 0.345 ; sh8in_state.sh8in_bit2   ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.546      ;
; 0.352 ; main_state.Write_start   ; main_state.Ctrl_write    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; main_state.Ready         ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.553      ;
; 0.369 ; main_state.Ctrl_read     ; main_state.Data_read     ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.570      ;
; 0.370 ; main_state.IDLE          ; RF                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.571      ;
; 0.371 ; main_state.IDLE          ; main_state.Ready         ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.572      ;
; 0.379 ; main_state.IDLE          ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.580      ;
; 0.436 ; sh8out_buf[2]            ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.637      ;
; 0.488 ; stop_buf[0]              ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.702      ;
; 0.506 ; sh8out_buf[1]            ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.707      ;
; 0.507 ; sh8in_state.sh8in_bit1   ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.708      ;
; 0.508 ; sh8in_state.sh8in_bit3   ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; sh8in_state.sh8in_bit4   ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; sh8in_state.sh8in_bit5   ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.709      ;
; 0.510 ; sh8in_state.sh8in_bit2   ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.711      ;
; 0.511 ; sh8in_state.sh8in_bit6   ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.712      ;
; 0.512 ; sh8in_state.sh8in_bit6   ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.713      ;
; 0.519 ; sh8in_state.sh8in_begin  ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.720      ;
; 0.522 ; sh8in_state.sh8in_end    ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.723      ;
; 0.527 ; main_state.Ready         ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.728      ;
; 0.543 ; main_state.Ctrl_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.744      ;
; 0.560 ; main_state.Stop          ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.073      ;
; 0.566 ; stop_state.stop_bit      ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.079      ;
; 0.613 ; main_state.Ctrl_write    ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.408      ; 1.165      ;
; 0.644 ; FF                       ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.845      ;
; 0.648 ; sh8in_state.sh8in_bit0   ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.849      ;
; 0.651 ; sh8out_buf[0]            ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.852      ;
; 0.664 ; FF                       ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.866      ;
; 0.666 ; FF                       ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.868      ;
; 0.691 ; main_state.Data_read     ; sh8in_state.sh8in_begin  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.889      ;
; 0.695 ; stop_state.stop_bit      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.208      ;
; 0.695 ; stop_state.stop_bit      ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.208      ;
; 0.696 ; main_state.Stop          ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.209      ;
; 0.717 ; main_state.IDLE          ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.917      ;
; 0.718 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.918      ;
; 0.720 ; sh8in_state.sh8in_bit0   ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.922      ;
; 0.750 ; main_state.Stop          ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.369      ; 1.263      ;
; 0.760 ; FF                       ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.409      ; 1.313      ;
; 0.764 ; main_state.Stop          ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.965      ;
; 0.767 ; link_head                ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.981      ;
; 0.783 ; FF                       ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.984      ;
; 0.785 ; sh8out_state.sh8out_end  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.986      ;
; 0.787 ; link_stop                ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.988      ;
; 0.788 ; stop_state.stop_bit      ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.989      ;
; 0.790 ; head_state.head_end      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.991      ;
; 0.799 ; FF                       ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.000      ;
; 0.812 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.013      ;
; 0.814 ; main_state.Stop          ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.015      ;
; 0.818 ; FF                       ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.352      ;
; 0.820 ; main_state.Ready         ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.020      ;
; 0.833 ; head_state.head_bit      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.034      ;
; 0.835 ; stop_state.stop_begin    ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.036      ;
; 0.842 ; head_state.head_end      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.043      ;
; 0.843 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit6 ; CLK          ; CLK         ; 0.000        ; 0.357      ; 1.344      ;
; 0.843 ; sh8out_buf[3]            ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.044      ;
; 0.853 ; main_state.Data_read     ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.051      ;
; 0.870 ; main_state.Read_start    ; main_state.Ctrl_read     ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.072      ;
; 0.873 ; main_state.Stop          ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.074      ;
; 0.890 ; sh8in_state.sh8in_bit7   ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.090      ;
; 0.893 ; link_write               ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.094      ;
; 0.899 ; head_state.head_bit      ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.100      ;
; 0.904 ; sh8out_state.sh8out_bit4 ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.105      ;
; 0.913 ; main_state.Ready         ; head_state.head_begin    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.113      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ACK~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; SCL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; WF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_end      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_head                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_read                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_sda                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_stop                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_write               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ackn          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Addr_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Read_start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ready         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Stop          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Write_start   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_end    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_end  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_end      ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; SCL~reg0                 ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_head                ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_sda                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ACK~reg0                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FF                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RF                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; WF                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_buf[1]              ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_begin    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_bit      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_end      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_write               ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Addr_write    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ctrl_read     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ctrl_write    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Data_read     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.IDLE          ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ready         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Write_start   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[0]              ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[1]              ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_state.stop_end      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[0]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[1]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[2]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[3]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[4]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[5]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[6]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; data_from_rm[7]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_stop                ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ackn          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Stop          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 2.617 ; 2.977 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 2.538 ; 2.977 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 2.617 ; 2.954 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 1.848 ; 2.193 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 2.487 ; 2.833 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 1.986 ; 2.417 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 2.041 ; 2.489 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; 1.844 ; 2.226 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; 1.586 ; 1.925 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; 1.911 ; 2.282 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; 2.158 ; 2.568 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; 1.804 ; 2.203 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.294 ; 3.670 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.294 ; 3.670 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.519 ; 2.944 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.004 ; 2.400 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.986 ; 2.360 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.628 ; 2.011 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.662 ; 2.051 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.918 ; 2.275 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.711 ; 2.061 ; Rise       ; CLK             ;
; RD        ; CLK        ; 2.530 ; 2.895 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 1.720 ; 2.130 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.710 ; 0.891 ; Rise       ; CLK             ;
; rst       ; CLK        ; 1.626 ; 1.775 ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.075 ; 0.199 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; -1.236 ; -1.562 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -2.133 ; -2.526 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -2.135 ; -2.461 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; -1.478 ; -1.809 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -2.080 ; -2.397 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; -1.576 ; -1.979 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -1.628 ; -2.047 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; -1.440 ; -1.795 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; -1.236 ; -1.562 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; -1.545 ; -1.901 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; -1.734 ; -2.116 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; -1.436 ; -1.809 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.284 ; -1.657 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -2.860 ; -3.195 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -2.051 ; -2.476 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.620 ; -1.990 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.608 ; -1.967 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.284 ; -1.657 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.317 ; -1.696 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.563 ; -1.911 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.367 ; -1.708 ; Rise       ; CLK             ;
; RD        ; CLK        ; -1.491 ; -1.838 ; Rise       ; CLK             ;
; SDA       ; CLK        ; -1.321 ; -1.708 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.261  ; 0.122  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.490  ; 0.342  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.277  ; 0.149  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 6.319 ; 6.288 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.256 ; 6.225 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.571 ; 5.503 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.586 ; 5.537 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.595 ; 5.548 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.514 ; 5.444 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.429 ; 5.352 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.256 ; 6.225 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.458 ; 5.382 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.581 ; 5.513 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.823 ; 6.744 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.759 ; 5.659 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 6.131 ; 6.101 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.254 ; 5.175 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.384 ; 5.316 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.400 ; 5.350 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.409 ; 5.361 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.331 ; 5.261 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.254 ; 5.175 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.072 ; 6.042 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.282 ; 5.205 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.395 ; 5.327 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.622 ; 5.504 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 5.577 ; 5.477 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.721 ; 5.561 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.881 ; 5.766 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.893 ; 5.783 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.893 ; 5.783 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.834 ; 5.724 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.721 ; 5.561 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.575 ; 6.489 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.721 ; 5.561 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.881 ; 5.766 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 6.146 ; 5.986 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.484 ; 5.324 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.665 ; 5.550 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.644 ; 5.534 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.644 ; 5.534 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.588 ; 5.478 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.484 ; 5.324 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.329 ; 6.243 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.484 ; 5.324 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.665 ; 5.550 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.892 ; 5.732 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.570     ; 5.730     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.760     ; 5.875     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.778     ; 5.888     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.778     ; 5.888     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.718     ; 5.828     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.570     ; 5.730     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.483     ; 6.569     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.570     ; 5.730     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.760     ; 5.875     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.993     ; 6.153     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.332     ; 5.492     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.545     ; 5.660     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.529     ; 5.639     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.529     ; 5.639     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.472     ; 5.582     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.332     ; 5.492     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.237     ; 6.323     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.332     ; 5.492     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.545     ; 5.660     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 5.738     ; 5.898     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.139 ; -46.858           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -69.954                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.139 ; SCL~reg0              ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[5]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[6]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.139 ; SCL~reg0              ; sh8out_buf[7]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 1.228      ;
; -1.121 ; SCL~reg0              ; link_write               ; CLK          ; CLK         ; 0.500        ; -0.396     ; 1.212      ;
; -1.048 ; SCL~reg0              ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.500        ; -0.397     ; 1.138      ;
; -1.048 ; SCL~reg0              ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 0.500        ; -0.397     ; 1.138      ;
; -1.046 ; SCL~reg0              ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 0.500        ; -0.397     ; 1.136      ;
; -1.044 ; SCL~reg0              ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 0.500        ; -0.397     ; 1.134      ;
; -1.037 ; SCL~reg0              ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 0.500        ; -0.397     ; 1.127      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.999 ; SCL~reg0              ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 0.500        ; -0.400     ; 1.086      ;
; -0.994 ; SCL~reg0              ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.500        ; -0.399     ; 1.082      ;
; -0.950 ; SCL~reg0              ; FF                       ; CLK          ; CLK         ; 0.500        ; -0.396     ; 1.041      ;
; -0.944 ; SCL~reg0              ; link_stop                ; CLK          ; CLK         ; 0.500        ; -0.399     ; 1.032      ;
; -0.933 ; SCL~reg0              ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.500        ; -0.399     ; 1.021      ;
; -0.902 ; main_state.Data_write ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.853      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[2]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[3]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[4]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[5]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[6]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.878 ; main_state.Data_write ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.827      ;
; -0.868 ; SCL~reg0              ; link_sda                 ; CLK          ; CLK         ; 0.500        ; -0.198     ; 1.157      ;
; -0.848 ; SCL~reg0              ; data_from_rm[7]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.935      ;
; -0.847 ; main_state.Data_read  ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.796      ;
; -0.847 ; main_state.Data_read  ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.796      ;
; -0.847 ; main_state.Ctrl_read  ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.795      ;
; -0.847 ; SCL~reg0              ; data_from_rm[2]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.934      ;
; -0.847 ; SCL~reg0              ; data_from_rm[5]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.934      ;
; -0.846 ; SCL~reg0              ; data_from_rm[1]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.933      ;
; -0.846 ; SCL~reg0              ; data_from_rm[4]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.933      ;
; -0.845 ; main_state.Data_read  ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.794      ;
; -0.845 ; main_state.Data_read  ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.794      ;
; -0.845 ; SCL~reg0              ; data_from_rm[3]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.932      ;
; -0.844 ; main_state.Data_read  ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.793      ;
; -0.844 ; SCL~reg0              ; data_from_rm[0]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.931      ;
; -0.843 ; SCL~reg0              ; data_from_rm[6]          ; CLK          ; CLK         ; 0.500        ; -0.400     ; 0.930      ;
; -0.825 ; SCL~reg0              ; stop_buf[1]              ; CLK          ; CLK         ; 0.500        ; -0.219     ; 1.093      ;
; -0.815 ; main_state.Ctrl_write ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.764      ;
; -0.814 ; main_state.Data_read  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.762      ;
; -0.814 ; main_state.Data_read  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.762      ;
; -0.812 ; SCL~reg0              ; sh8out_state.sh8out_bit5 ; CLK          ; CLK         ; 0.500        ; -0.225     ; 1.074      ;
; -0.791 ; WF                    ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.739      ;
; -0.791 ; main_state.Addr_write ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.740      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.788 ; main_state.Data_read  ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.734      ;
; -0.787 ; SCL~reg0              ; head_buf[1]              ; CLK          ; CLK         ; 0.500        ; -0.397     ; 0.877      ;
; -0.786 ; SCL~reg0              ; head_state.head_bit      ; CLK          ; CLK         ; 0.500        ; -0.397     ; 0.876      ;
; -0.785 ; main_state.Data_read  ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.783 ; main_state.Data_read  ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.730      ;
; -0.777 ; main_state.Addr_write ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.725      ;
; -0.771 ; main_state.Addr_write ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.720      ;
; -0.771 ; main_state.Addr_write ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.720      ;
; -0.771 ; SCL~reg0              ; sh8out_buf[0]            ; CLK          ; CLK         ; 0.500        ; -0.398     ; 0.860      ;
; -0.763 ; main_state.Ready      ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.712      ;
; -0.763 ; main_state.Ready      ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.712      ;
; -0.761 ; main_state.Ready      ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; main_state.Ready      ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.710      ;
; -0.760 ; main_state.Ready      ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; SCL~reg0              ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.500        ; -0.399     ; 0.847      ;
; -0.751 ; link_sda              ; link_sda                 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.693      ;
; -0.750 ; SCL~reg0              ; head_state.head_end      ; CLK          ; CLK         ; 0.500        ; -0.397     ; 0.840      ;
; -0.749 ; main_state.Addr_write ; sh8out_buf[1]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.697      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; FF                    ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; SCL~reg0              ; link_read                ; CLK          ; CLK         ; 0.500        ; -0.397     ; 0.835      ;
; -0.742 ; FF                    ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; SCL~reg0              ; link_head                ; CLK          ; CLK         ; 0.500        ; -0.206     ; 1.023      ;
; -0.741 ; FF                    ; sh8out_buf[7]            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.689      ;
; -0.740 ; main_state.Ctrl_read  ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.688      ;
; -0.740 ; main_state.Ctrl_read  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.688      ;
; -0.740 ; FF                    ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.687      ;
; -0.735 ; main_state.Read_start ; head_state.head_end      ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; main_state.Read_start ; head_state.head_begin    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.685      ;
; -0.730 ; main_state.Ready      ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; main_state.Ready      ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.678      ;
; -0.721 ; main_state.Ctrl_read  ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.671      ;
; -0.716 ; main_state.Read_start ; sh8out_buf[0]            ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.665      ;
; -0.703 ; main_state.Addr_write ; FF                       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.653      ;
; -0.703 ; main_state.Data_read  ; link_write               ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.653      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; stop_state.stop_end      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; sh8out_state.sh8out_bit5 ; sh8out_state.sh8out_bit5 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; stop_buf[0]              ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; main_state.Write_start   ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; WF                       ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state.Addr_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state.Read_start    ; main_state.Read_start    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state.Data_write    ; main_state.Data_write    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8out_state.sh8out_bit4 ; sh8out_state.sh8out_bit4 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8out_state.sh8out_bit3 ; sh8out_state.sh8out_bit3 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8out_state.sh8out_bit2 ; sh8out_state.sh8out_bit2 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8out_state.sh8out_bit1 ; sh8out_state.sh8out_bit1 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8out_state.sh8out_bit0 ; sh8out_state.sh8out_bit0 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; head_state.head_bit      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FF                       ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state.IDLE          ; main_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ACK~reg0                 ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; head_state.head_begin    ; head_state.head_begin    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; link_read                ; link_read                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; head_buf[1]              ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[0]          ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[1]          ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[2]          ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[3]          ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[4]          ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[5]          ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[6]          ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_from_rm[7]          ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; main_state.Stop          ; main_state.Stop          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; stop_state.stop_begin    ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sh8out_buf[0]            ; sh8out_buf[0]            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; SCL~reg0                 ; SCL~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.314      ;
; 0.195 ; sh8in_state.sh8in_bit3   ; sh8in_state.sh8in_bit2   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; sh8in_state.sh8in_bit5   ; sh8in_state.sh8in_bit4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; sh8in_state.sh8in_bit4   ; sh8in_state.sh8in_bit3   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; sh8in_state.sh8in_bit1   ; sh8in_state.sh8in_bit0   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; sh8in_state.sh8in_bit2   ; sh8in_state.sh8in_bit1   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.321      ;
; 0.203 ; main_state.Write_start   ; main_state.Ctrl_write    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.324      ;
; 0.214 ; main_state.Ctrl_read     ; main_state.Data_read     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.335      ;
; 0.214 ; main_state.Ready         ; ACK~reg0                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.335      ;
; 0.223 ; main_state.IDLE          ; WF                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.344      ;
; 0.227 ; main_state.IDLE          ; RF                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.348      ;
; 0.227 ; main_state.IDLE          ; main_state.Ready         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.348      ;
; 0.257 ; sh8out_buf[2]            ; sh8out_buf[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.378      ;
; 0.290 ; stop_buf[0]              ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.418      ;
; 0.300 ; sh8out_buf[1]            ; sh8out_buf[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; sh8in_state.sh8in_bit1   ; data_from_rm[1]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; sh8in_state.sh8in_bit4   ; data_from_rm[4]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; sh8in_state.sh8in_bit5   ; data_from_rm[5]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; sh8in_state.sh8in_bit3   ; data_from_rm[3]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; sh8in_state.sh8in_bit2   ; data_from_rm[2]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; sh8in_state.sh8in_bit6   ; sh8in_state.sh8in_bit5   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sh8in_state.sh8in_bit6   ; data_from_rm[6]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; sh8in_state.sh8in_begin  ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.312 ; sh8in_state.sh8in_end    ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.433      ;
; 0.315 ; main_state.Ready         ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.436      ;
; 0.320 ; main_state.Stop          ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.628      ;
; 0.322 ; stop_state.stop_bit      ; stop_buf[0]              ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.630      ;
; 0.326 ; main_state.Ctrl_write    ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.447      ;
; 0.347 ; main_state.Ctrl_write    ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.243      ; 0.674      ;
; 0.366 ; sh8out_buf[0]            ; sh8out_buf[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.487      ;
; 0.373 ; FF                       ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.494      ;
; 0.376 ; sh8in_state.sh8in_bit0   ; data_from_rm[0]          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.497      ;
; 0.380 ; FF                       ; main_state.Addr_write    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.501      ;
; 0.386 ; FF                       ; main_state.Write_start   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.507      ;
; 0.394 ; stop_state.stop_bit      ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.702      ;
; 0.394 ; stop_state.stop_bit      ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.702      ;
; 0.395 ; main_state.Stop          ; stop_state.stop_end      ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.703      ;
; 0.398 ; main_state.Data_read     ; sh8in_state.sh8in_begin  ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.516      ;
; 0.412 ; sh8in_state.sh8in_bit0   ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.534      ;
; 0.413 ; main_state.IDLE          ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.534      ;
; 0.415 ; sh8in_state.sh8in_bit7   ; sh8in_state.sh8in_bit6   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.535      ;
; 0.422 ; main_state.Stop          ; stop_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.730      ;
; 0.449 ; main_state.Stop          ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; FF                       ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.243      ; 0.776      ;
; 0.451 ; link_head                ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; FF                       ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.455 ; FF                       ; head_buf[1]              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.462 ; sh8out_state.sh8out_end  ; sh8out_state.sh8out_end  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; head_state.head_end      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; stop_state.stop_bit      ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; link_stop                ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.475 ; sh8out_buf[3]            ; sh8out_buf[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.596      ;
; 0.481 ; FF                       ; link_head                ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.799      ;
; 0.482 ; main_state.Ready         ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.602      ;
; 0.488 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit7 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.608      ;
; 0.490 ; head_state.head_bit      ; head_state.head_end      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.611      ;
; 0.493 ; main_state.Stop          ; stop_state.stop_begin    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.613      ;
; 0.497 ; main_state.Read_start    ; main_state.Ctrl_read     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.619      ;
; 0.497 ; sh8out_state.sh8out_bit7 ; sh8out_state.sh8out_bit6 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.798      ;
; 0.500 ; main_state.Data_read     ; sh8in_state.sh8in_end    ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.618      ;
; 0.510 ; stop_state.stop_begin    ; link_stop                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; head_state.head_end      ; head_state.head_bit      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.631      ;
; 0.520 ; main_state.Data_read     ; sh8in_state.sh8in_bit7   ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.638      ;
; 0.520 ; sh8in_state.sh8in_bit7   ; data_from_rm[7]          ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.522 ; main_state.Stop          ; stop_state.stop_bit      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.642      ;
; 0.529 ; main_state.Ackn          ; FF                       ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.652      ;
; 0.530 ; link_write               ; link_write               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; main_state.Data_write    ; link_sda                 ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.861      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; ACK~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Fall       ; SCL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; WF                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; data_from_rm[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; head_state.head_end      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_head                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_read                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_sda                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_stop                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; link_write               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ackn          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Addr_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ctrl_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Data_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Read_start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Ready         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Stop          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; main_state.Write_start   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_bit7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8in_state.sh8in_end    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_bit7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; sh8out_state.sh8out_end  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_begin    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_bit      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; stop_state.stop_end      ;
; -0.070 ; 0.146        ; 0.216          ; High Pulse Width ; CLK   ; Fall       ; SCL~reg0                 ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_head                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; link_sda                 ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[0]              ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_buf[1]              ;
; -0.047 ; 0.137        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; stop_state.stop_end      ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit5 ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit6 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_buf[1]              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_begin    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_bit      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; head_state.head_end      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; main_state.Ackn          ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_begin  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_bit7   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8in_state.sh8in_end    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[0]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[1]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[2]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[3]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[4]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[5]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[6]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_buf[7]            ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit0 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit1 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit2 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit3 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit4 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_bit7 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; sh8out_state.sh8out_end  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; ACK~reg0                 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FF                       ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RF                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 1.669  ; 2.289 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 1.610  ; 2.283 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 1.669  ; 2.289 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 1.188  ; 1.779 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 1.581  ; 2.210 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 1.286  ; 1.947 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 1.334  ; 2.006 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; 1.194  ; 1.815 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; 1.042  ; 1.629 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; 1.233  ; 1.856 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; 1.394  ; 2.030 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; 1.180  ; 1.802 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.042  ; 2.738 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.042  ; 2.738 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.634  ; 2.304 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.303  ; 1.953 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.287  ; 1.892 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.058  ; 1.656 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.095  ; 1.694 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.253  ; 1.850 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.113  ; 1.694 ; Rise       ; CLK             ;
; RD        ; CLK        ; 1.606  ; 2.252 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 1.135  ; 1.767 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.422  ; 0.771 ; Rise       ; CLK             ;
; rst       ; CLK        ; 1.016  ; 1.274 ; Rise       ; CLK             ;
; rst       ; CLK        ; -0.206 ; 0.047 ; Fall       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; -0.821 ; -1.393 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -1.359 ; -1.993 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -1.360 ; -1.976 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; -0.948 ; -1.536 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -1.320 ; -1.936 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; -1.025 ; -1.666 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -1.071 ; -1.723 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; -0.936 ; -1.540 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; -0.821 ; -1.393 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; -1.003 ; -1.609 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; -1.118 ; -1.747 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; -0.947 ; -1.547 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.838 ; -1.428 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.775 ; -2.430 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.333 ; -2.004 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.064 ; -1.689 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.043 ; -1.644 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.838 ; -1.428 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.875 ; -1.465 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.026 ; -1.615 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.894 ; -1.466 ; Rise       ; CLK             ;
; RD        ; CLK        ; -0.984 ; -1.573 ; Rise       ; CLK             ;
; SDA       ; CLK        ; -0.881 ; -1.491 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.156  ; -0.128 ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.293  ; 0.014  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.436  ; 0.173  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.269 ; 4.333 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.228 ; 4.302 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.633 ; 3.689 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.656 ; 3.721 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.667 ; 3.732 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.591 ; 3.648 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.535 ; 3.601 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.228 ; 4.302 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.557 ; 3.627 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.640 ; 3.699 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 4.338 ; 4.487 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 4.013 ; 4.085 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.144 ; 4.205 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.418 ; 3.481 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.509 ; 3.562 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.533 ; 3.593 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.543 ; 3.604 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.470 ; 3.524 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.418 ; 3.481 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.107 ; 4.178 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.440 ; 3.506 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.516 ; 3.572 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.610 ; 3.683 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.891 ; 3.960 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.734 ; 3.694 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.833 ; 3.790 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.848 ; 3.803 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.848 ; 3.803 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.806 ; 3.761 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.734 ; 3.694 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.441 ; 4.397 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.734 ; 3.694 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.833 ; 3.790 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.976 ; 3.936 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.594 ; 3.554 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.701 ; 3.658 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.702 ; 3.657 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.702 ; 3.657 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.661 ; 3.616 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.594 ; 3.554 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.296 ; 4.252 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.594 ; 3.554 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.701 ; 3.658 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.827 ; 3.787 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.777     ; 3.817     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.889     ; 3.932     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.901     ; 3.946     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.901     ; 3.946     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.859     ; 3.904     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.777     ; 3.817     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.495     ; 4.539     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.777     ; 3.817     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.889     ; 3.932     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 4.015     ; 4.055     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.634     ; 3.674     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.753     ; 3.796     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.751     ; 3.796     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.751     ; 3.796     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.710     ; 3.755     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.634     ; 3.674     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.346     ; 4.390     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.634     ; 3.674     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.753     ; 3.796     ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.863     ; 3.903     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.346   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.346   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -104.285 ; 0.0   ; 0.0      ; 0.0     ; -69.954             ;
;  CLK             ; -104.285 ; 0.000 ; N/A      ; N/A     ; -69.954             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 3.001 ; 3.477 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 2.913 ; 3.477 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 3.001 ; 3.451 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 2.147 ; 2.584 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 2.843 ; 3.299 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 2.302 ; 2.849 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 2.365 ; 2.921 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; 2.153 ; 2.635 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; 1.850 ; 2.287 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; 2.210 ; 2.689 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; 2.496 ; 3.003 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; 2.102 ; 2.603 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.713 ; 4.251 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.713 ; 4.251 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.889 ; 3.424 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.313 ; 2.825 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.308 ; 2.765 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.917 ; 2.382 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.948 ; 2.422 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.229 ; 2.669 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.985 ; 2.435 ; Rise       ; CLK             ;
; RD        ; CLK        ; 2.882 ; 3.381 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 2.009 ; 2.522 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.760 ; 0.959 ; Rise       ; CLK             ;
; rst       ; CLK        ; 1.773 ; 1.918 ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.083 ; 0.199 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; -0.821 ; -1.393 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; -1.359 ; -1.993 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -1.360 ; -1.976 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; -0.948 ; -1.536 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -1.320 ; -1.936 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; -1.025 ; -1.666 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; -1.071 ; -1.723 ; Rise       ; CLK             ;
;  ADDR[6]  ; CLK        ; -0.936 ; -1.540 ; Rise       ; CLK             ;
;  ADDR[7]  ; CLK        ; -0.821 ; -1.393 ; Rise       ; CLK             ;
;  ADDR[8]  ; CLK        ; -1.003 ; -1.609 ; Rise       ; CLK             ;
;  ADDR[9]  ; CLK        ; -1.118 ; -1.747 ; Rise       ; CLK             ;
;  ADDR[10] ; CLK        ; -0.947 ; -1.547 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.838 ; -1.428 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.775 ; -2.430 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.333 ; -2.004 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.064 ; -1.689 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.043 ; -1.644 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.838 ; -1.428 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.875 ; -1.465 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.026 ; -1.615 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.894 ; -1.466 ; Rise       ; CLK             ;
; RD        ; CLK        ; -0.984 ; -1.573 ; Rise       ; CLK             ;
; SDA       ; CLK        ; -0.881 ; -1.491 ; Rise       ; CLK             ;
; WR        ; CLK        ; 0.304  ; 0.181  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.561  ; 0.422  ; Rise       ; CLK             ;
; rst       ; CLK        ; 0.436  ; 0.205  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 7.081 ; 7.077 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 7.018 ; 7.011 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.230 ; 6.162 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.248 ; 6.196 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.258 ; 6.209 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.161 ; 6.101 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.053 ; 6.003 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.018 ; 7.011 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.087 ; 6.035 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.241 ; 6.172 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 7.565 ; 7.567 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 6.401 ; 6.349 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.144 ; 4.205 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.418 ; 3.481 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.509 ; 3.562 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.533 ; 3.593 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.543 ; 3.604 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.470 ; 3.524 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.418 ; 3.481 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.107 ; 4.178 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.440 ; 3.506 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.516 ; 3.572 ; Rise       ; CLK             ;
; SDA       ; CLK        ; 3.610 ; 3.683 ; Rise       ; CLK             ;
; SCL       ; CLK        ; 3.891 ; 3.960 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; SDA            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WR             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDR[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 746      ; 66       ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 746      ; 66       ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 100   ; 100  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Jul 27 09:27:35 2016
Info: Command: quartus_sta EEPROM_I2CWR -c EEPROM_I2CWR
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EEPROM_I2CWR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.346      -104.285 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.983       -87.718 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -68.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.139
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.139       -46.858 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.954 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Wed Jul 27 09:27:37 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


