TimeQuest Timing Analyzer report for Queue
Mon Nov 02 09:14:20 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'en'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Hold: 'clk'
 32. Fast Model Minimum Pulse Width: 'en'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Queue                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; en         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { en }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.69 MHz ; 93.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -8.177 ; -151.148      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.196 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+---------+----------------------+
; Clock ; Slack   ; End Point TNS        ;
+-------+---------+----------------------+
; en    ; -10.094 ; -334109.841          ;
; clk   ; -1.941  ; -1.941               ;
+-------+---------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.177 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.453      ; 9.699      ;
; -8.154 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 0.500        ; 2.834      ; 9.801      ;
; -8.075 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.453      ; 9.236      ;
; -7.942 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.452      ; 9.130      ;
; -7.677 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.453      ; 9.699      ;
; -7.654 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 1.000        ; 2.834      ; 9.801      ;
; -7.575 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.453      ; 9.236      ;
; -7.442 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.452      ; 9.130      ;
; -7.277 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.372      ; 8.137      ;
; -6.947 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.495      ; 8.486      ;
; -6.834 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -1.208     ; 5.195      ;
; -6.777 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.372      ; 8.137      ;
; -6.625 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.494      ; 7.910      ;
; -6.601 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.947     ; 5.223      ;
; -6.599 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -1.209     ; 4.626      ;
; -6.447 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.495      ; 8.486      ;
; -6.366 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.948     ; 4.654      ;
; -6.320 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 2.456      ; 7.899      ;
; -6.309 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 2.282      ; 7.537      ;
; -6.244 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 3.359      ; 8.157      ;
; -6.207 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 2.278      ; 7.466      ;
; -6.164 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.870     ; 4.863      ;
; -6.125 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.494      ; 7.910      ;
; -6.068 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 0.500        ; 3.873      ; 8.780      ;
; -6.019 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.500      ; 7.296      ;
; -5.976 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -1.085     ; 4.460      ;
; -5.929 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.871     ; 4.294      ;
; -5.820 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 2.456      ; 7.899      ;
; -5.809 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 2.282      ; 7.537      ;
; -5.755 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 3.538      ; 8.417      ;
; -5.744 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 3.359      ; 8.157      ;
; -5.743 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.966     ; 4.346      ;
; -5.741 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -1.086     ; 3.891      ;
; -5.707 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 2.278      ; 7.466      ;
; -5.656 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.906     ; 4.319      ;
; -5.572 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 3.567      ; 8.209      ;
; -5.568 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 1.000        ; 3.873      ; 8.780      ;
; -5.519 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.500      ; 7.296      ;
; -5.508 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.967     ; 3.777      ;
; -5.421 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.907     ; 3.750      ;
; -5.255 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 3.538      ; 8.417      ;
; -5.242 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.555      ; 5.110      ;
; -5.228 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 2.372      ; 6.706      ;
; -5.163 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.174      ; 4.545      ;
; -5.084 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 3.576      ; 7.436      ;
; -5.072 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 3.567      ; 8.209      ;
; -4.978 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.547      ; 4.838      ;
; -4.919 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 2.280      ; 6.449      ;
; -4.901 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.302     ; 3.653      ;
; -4.899 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.166      ; 4.273      ;
; -4.837 ; clk                                                                           ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; 3.359      ; 6.750      ;
; -4.738 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.462      ; 4.513      ;
; -4.728 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 2.372      ; 6.706      ;
; -4.725 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.212      ; 4.276      ;
; -4.711 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.462      ; 4.486      ;
; -4.668 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.041     ; 3.681      ;
; -4.663 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 3.419      ; 7.019      ;
; -4.659 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.081      ; 3.948      ;
; -4.632 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.081      ; 3.921      ;
; -4.584 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 3.576      ; 7.436      ;
; -4.492 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.473      ; 4.304      ;
; -4.419 ; en                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 2.280      ; 6.449      ;
; -4.412 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.123     ; 3.913      ;
; -4.365 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.093      ; 3.446      ;
; -4.353 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.334      ; 4.000      ;
; -4.337 ; clk                                                                           ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 3.359      ; 6.750      ;
; -4.274 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.047     ; 3.435      ;
; -4.241 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.085     ; 2.932      ;
; -4.231 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.036      ; 3.321      ;
; -4.229 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.094     ; 3.705      ;
; -4.179 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.138      ; 3.941      ;
; -4.163 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 3.419      ; 7.019      ;
; -4.157 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 1.421      ; 4.917      ;
; -4.101 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.085      ; 3.174      ;
; -4.071 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.579      ; 3.963      ;
; -4.055 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.550      ; 3.944      ;
; -4.035 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.216      ; 3.795      ;
; -4.008 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.176      ; 2.960      ;
; -3.996 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.167      ; 3.733      ;
; -3.992 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.198      ; 3.398      ;
; -3.990 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 3.398      ; 6.311      ;
; -3.971 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.128     ; 2.831      ;
; -3.908 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.177      ; 3.208      ;
; -3.879 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.867      ;
; -3.867 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.335      ; 3.541      ;
; -3.834 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.822      ;
; -3.820 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.242     ; 2.515      ;
; -3.817 ; en                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 3.661      ; 5.959      ;
; -3.795 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.001     ; 2.775      ;
; -3.771 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.208      ; 3.523      ;
; -3.757 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.340      ; 3.410      ;
; -3.742 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.215      ; 3.581      ;
; -3.713 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.215      ; 3.219      ;
; -3.693 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 1.420      ; 4.452      ;
; -3.678 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.845      ;
; -3.661 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 1.115      ; 4.346      ;
; -3.644 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.169      ; 2.936      ;
; -3.634 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.454      ; 3.427      ;
; -3.619 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.339      ; 3.271      ;
; -3.587 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.019      ; 2.543      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.196 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 2.834      ; 3.030      ;
; 0.280 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 3.873      ; 4.153      ;
; 0.398 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 3.538      ; 3.936      ;
; 0.421 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 3.661      ; 4.082      ;
; 0.437 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 3.567      ; 4.004      ;
; 0.528 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.500      ; 3.028      ;
; 0.546 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.495      ; 3.041      ;
; 0.574 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.453      ; 3.027      ;
; 0.666 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.372      ; 3.038      ;
; 0.670 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.372      ; 3.042      ;
; 0.696 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; -0.500       ; 2.834      ; 3.030      ;
; 0.759 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.452      ; 3.211      ;
; 0.774 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.453      ; 3.227      ;
; 0.780 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; -0.500       ; 3.873      ; 4.153      ;
; 0.898 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 3.538      ; 3.936      ;
; 0.921 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 3.661      ; 4.082      ;
; 0.925 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 2.494      ; 3.419      ;
; 0.937 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 3.567      ; 4.004      ;
; 1.028 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.500      ; 3.028      ;
; 1.046 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.495      ; 3.041      ;
; 1.074 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.453      ; 3.027      ;
; 1.166 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.372      ; 3.038      ;
; 1.170 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.372      ; 3.042      ;
; 1.259 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.452      ; 3.211      ;
; 1.274 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.453      ; 3.227      ;
; 1.336 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.078     ; 0.758      ;
; 1.337 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.081     ; 0.756      ;
; 1.371 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.425 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 2.494      ; 3.419      ;
; 1.452 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 3.359      ; 4.811      ;
; 1.464 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.209     ; 0.755      ;
; 1.537 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.005      ; 1.042      ;
; 1.545 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.001     ; 1.044      ;
; 1.550 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.000      ; 1.050      ;
; 1.563 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.002      ; 1.065      ;
; 1.588 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.609 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.646 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.649 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.791 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.381      ; 2.172      ;
; 1.833 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.239      ; 2.072      ;
; 1.853 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.128      ; 1.981      ;
; 1.885 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.209      ; 1.594      ;
; 1.898 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.038     ; 1.360      ;
; 1.912 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.023     ; 1.389      ;
; 1.916 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.306      ; 2.222      ;
; 1.952 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 3.359      ; 4.811      ;
; 2.017 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.081      ; 1.598      ;
; 2.115 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.006     ; 2.109      ;
; 2.120 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.213      ; 2.333      ;
; 2.154 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.155      ;
; 2.163 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.235      ;
; 2.168 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.168      ;
; 2.174 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.174      ;
; 2.196 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.196      ;
; 2.206 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.075      ; 1.781      ;
; 2.211 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.039     ; 1.672      ;
; 2.212 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.212      ;
; 2.215 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.060      ; 1.775      ;
; 2.216 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.216      ;
; 2.247 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.090     ; 1.657      ;
; 2.257 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.257      ;
; 2.263 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.078      ; 1.841      ;
; 2.287 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.263     ; 1.524      ;
; 2.298 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.000        ; 3.661      ; 5.959      ;
; 2.318 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.000      ; 1.818      ;
; 2.331 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.002     ; 1.829      ;
; 2.339 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.217      ; 2.056      ;
; 2.343 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.343      ;
; 2.360 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.201      ; 2.061      ;
; 2.384 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.221      ; 2.605      ;
; 2.399 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.119     ; 1.780      ;
; 2.408 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.240      ; 2.648      ;
; 2.422 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.000        ; 3.401      ; 5.823      ;
; 2.424 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.260     ; 1.664      ;
; 2.426 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.157      ; 2.083      ;
; 2.428 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.378      ; 2.806      ;
; 2.473 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.122      ; 2.595      ;
; 2.500 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.122      ; 2.622      ;
; 2.510 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.511      ;
; 2.584 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.023      ; 2.107      ;
; 2.587 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.096      ; 2.183      ;
; 2.588 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.206      ; 2.794      ;
; 2.621 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.208      ; 2.829      ;
; 2.628 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.005     ; 2.123      ;
; 2.642 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.044     ; 2.098      ;
; 2.645 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.179      ; 2.824      ;
; 2.659 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.038      ; 2.197      ;
; 2.690 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.685      ;
; 2.708 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.092     ; 2.116      ;
; 2.708 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.148      ; 2.856      ;
; 2.740 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.207      ; 2.947      ;
; 2.745 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.094     ; 2.151      ;
; 2.748 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.042     ; 2.706      ;
; 2.750 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.094     ; 2.156      ;
; 2.767 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 1.114      ; 3.881      ;
; 2.772 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.587      ; 3.359      ;
; 2.784 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 1.124      ; 3.408      ;
; 2.787 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 1.123      ; 3.410      ;
; 2.798 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; -0.500       ; 3.661      ; 5.959      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'en'                                                                                                ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[0]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[0]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[1]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[1]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[2]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[2]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[3]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[3]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[4]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[4]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[5]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[5]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[6]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[6]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[7]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[7]|d_latch:inst|q ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[0]|a1|combout                    ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[0]|a1|combout                    ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[0]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[0]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[1]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[1]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[2]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[2]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[3]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[3]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[4]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[4]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[5]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[5]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[6]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[6]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[7]|inst|q|datad                  ;
; -10.094 ; -10.094      ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[7]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[0]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[0]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[1]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[1]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[2]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[2]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[3]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[3]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[4]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[4]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[5]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[5]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[6]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[6]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[7]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[7]|d_latch:inst|q ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[0]|a1|combout                    ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[0]|a1|combout                    ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[0]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[0]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[1]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[1]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[2]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[2]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[3]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[3]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[4]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[4]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[5]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[5]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[6]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[6]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[7]|inst|q|datad                  ;
; -9.556  ; -9.556       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[7]|inst|q|datad                  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[0]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[0]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[1]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[1]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[2]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[2]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[3]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[3]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[4]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[4]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[5]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[5]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[6]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[6]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[7]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[57]|MC:inst[7]|d_latch:inst|q  ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[0]|a1|combout                     ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[0]|a1|combout                     ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[0]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[0]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[1]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[1]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[2]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[2]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[3]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[3]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[4]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[4]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[5]|inst|q|dataa                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[5]|inst|q|dataa                   ;
; -9.519  ; -9.519       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[57]|inst[6]|inst|q|datad                   ;
; -9.519  ; -9.519       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[57]|inst[6]|inst|q|datad                   ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[10]|Dff|Slave_D|n1~0|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[10]|Dff|Slave_D|n1~0|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[2]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[2]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[2]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[2]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[3]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[3]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[4]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[4]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[5]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[5]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[5]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[5]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[6]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[6]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[7]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[7]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[8]|Dff|Master_D|n1~1|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[8]|Dff|Master_D|n1~1|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[8]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[8]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[9]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[9]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[10]|Dff|Slave_D|n1~0|datab                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[10]|Dff|Slave_D|n1~0|datab                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; 6.820  ; 6.820  ; Rise       ; clk             ;
; rw        ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
; clk       ; clk        ; 5.337  ; 5.337  ; Fall       ; clk             ;
; en        ; clk        ; 8.677  ; 8.677  ; Fall       ; clk             ;
; reset_n   ; clk        ; 5.852  ; 5.852  ; Fall       ; clk             ;
; rw        ; clk        ; 18.182 ; 18.182 ; Fall       ; clk             ;
; io[*]     ; en         ; 7.674  ; 7.674  ; Rise       ; en              ;
;  io[0]    ; en         ; 6.066  ; 6.066  ; Rise       ; en              ;
;  io[1]    ; en         ; 7.013  ; 7.013  ; Rise       ; en              ;
;  io[2]    ; en         ; 6.526  ; 6.526  ; Rise       ; en              ;
;  io[3]    ; en         ; 6.968  ; 6.968  ; Rise       ; en              ;
;  io[4]    ; en         ; 5.618  ; 5.618  ; Rise       ; en              ;
;  io[5]    ; en         ; 6.094  ; 6.094  ; Rise       ; en              ;
;  io[6]    ; en         ; 7.674  ; 7.674  ; Rise       ; en              ;
;  io[7]    ; en         ; 6.111  ; 6.111  ; Rise       ; en              ;
; io[*]     ; en         ; 10.448 ; 10.448 ; Fall       ; en              ;
;  io[0]    ; en         ; 10.448 ; 10.448 ; Fall       ; en              ;
;  io[1]    ; en         ; 9.758  ; 9.758  ; Fall       ; en              ;
;  io[2]    ; en         ; 9.851  ; 9.851  ; Fall       ; en              ;
;  io[3]    ; en         ; 9.942  ; 9.942  ; Fall       ; en              ;
;  io[4]    ; en         ; 9.909  ; 9.909  ; Fall       ; en              ;
;  io[5]    ; en         ; 10.025 ; 10.025 ; Fall       ; en              ;
;  io[6]    ; en         ; 9.484  ; 9.484  ; Fall       ; en              ;
;  io[7]    ; en         ; 10.073 ; 10.073 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; en        ; clk        ; -2.422  ; -2.422  ; Rise       ; clk             ;
; rw        ; clk        ; -11.033 ; -11.033 ; Rise       ; clk             ;
; clk       ; clk        ; -0.196  ; -0.196  ; Fall       ; clk             ;
; en        ; clk        ; -2.298  ; -2.298  ; Fall       ; clk             ;
; reset_n   ; clk        ; -0.563  ; -0.563  ; Fall       ; clk             ;
; rw        ; clk        ; -11.158 ; -11.158 ; Fall       ; clk             ;
; io[*]     ; en         ; 8.757   ; 8.757   ; Rise       ; en              ;
;  io[0]    ; en         ; 8.757   ; 8.757   ; Rise       ; en              ;
;  io[1]    ; en         ; 6.856   ; 6.856   ; Rise       ; en              ;
;  io[2]    ; en         ; 6.871   ; 6.871   ; Rise       ; en              ;
;  io[3]    ; en         ; 8.614   ; 8.614   ; Rise       ; en              ;
;  io[4]    ; en         ; 7.172   ; 7.172   ; Rise       ; en              ;
;  io[5]    ; en         ; 7.972   ; 7.972   ; Rise       ; en              ;
;  io[6]    ; en         ; 7.239   ; 7.239   ; Rise       ; en              ;
;  io[7]    ; en         ; 8.390   ; 8.390   ; Rise       ; en              ;
; io[*]     ; en         ; 8.639   ; 8.639   ; Fall       ; en              ;
;  io[0]    ; en         ; 8.639   ; 8.639   ; Fall       ; en              ;
;  io[1]    ; en         ; 8.217   ; 8.217   ; Fall       ; en              ;
;  io[2]    ; en         ; 8.534   ; 8.534   ; Fall       ; en              ;
;  io[3]    ; en         ; 8.403   ; 8.403   ; Fall       ; en              ;
;  io[4]    ; en         ; 7.616   ; 7.616   ; Fall       ; en              ;
;  io[5]    ; en         ; 8.328   ; 8.328   ; Fall       ; en              ;
;  io[6]    ; en         ; 8.299   ; 8.299   ; Fall       ; en              ;
;  io[7]    ; en         ; 8.281   ; 8.281   ; Fall       ; en              ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; empty     ; clk        ; 20.922 ; 20.922 ; Fall       ; clk             ;
; full      ; clk        ; 18.672 ; 18.672 ; Fall       ; clk             ;
; io[*]     ; clk        ; 36.965 ; 36.965 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 34.826 ; 34.826 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 35.493 ; 35.493 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 35.109 ; 35.109 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 36.965 ; 36.965 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 36.325 ; 36.325 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 33.784 ; 33.784 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 35.908 ; 35.908 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 34.204 ; 34.204 ; Fall       ; clk             ;
; io[*]     ; en         ; 36.071 ; 36.071 ; Rise       ; en              ;
;  io[0]    ; en         ; 35.310 ; 35.310 ; Rise       ; en              ;
;  io[1]    ; en         ; 35.625 ; 35.625 ; Rise       ; en              ;
;  io[2]    ; en         ; 36.071 ; 36.071 ; Rise       ; en              ;
;  io[3]    ; en         ; 34.660 ; 34.660 ; Rise       ; en              ;
;  io[4]    ; en         ; 34.808 ; 34.808 ; Rise       ; en              ;
;  io[5]    ; en         ; 34.070 ; 34.070 ; Rise       ; en              ;
;  io[6]    ; en         ; 36.064 ; 36.064 ; Rise       ; en              ;
;  io[7]    ; en         ; 34.369 ; 34.369 ; Rise       ; en              ;
; io[*]     ; en         ; 36.035 ; 36.035 ; Fall       ; en              ;
;  io[0]    ; en         ; 35.995 ; 35.995 ; Fall       ; en              ;
;  io[1]    ; en         ; 35.628 ; 35.628 ; Fall       ; en              ;
;  io[2]    ; en         ; 35.860 ; 35.860 ; Fall       ; en              ;
;  io[3]    ; en         ; 35.181 ; 35.181 ; Fall       ; en              ;
;  io[4]    ; en         ; 35.230 ; 35.230 ; Fall       ; en              ;
;  io[5]    ; en         ; 34.710 ; 34.710 ; Fall       ; en              ;
;  io[6]    ; en         ; 36.035 ; 36.035 ; Fall       ; en              ;
;  io[7]    ; en         ; 35.422 ; 35.422 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; empty     ; clk        ; 15.867 ; 15.867 ; Fall       ; clk             ;
; full      ; clk        ; 13.604 ; 13.604 ; Fall       ; clk             ;
; io[*]     ; clk        ; 18.498 ; 18.498 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 20.128 ; 20.128 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 19.898 ; 19.898 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 19.299 ; 19.299 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 18.817 ; 18.817 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 19.434 ; 19.434 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 18.498 ; 18.498 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 19.956 ; 19.956 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 19.338 ; 19.338 ; Fall       ; clk             ;
; io[*]     ; en         ; 16.244 ; 16.244 ; Rise       ; en              ;
;  io[0]    ; en         ; 17.874 ; 17.874 ; Rise       ; en              ;
;  io[1]    ; en         ; 17.644 ; 17.644 ; Rise       ; en              ;
;  io[2]    ; en         ; 17.045 ; 17.045 ; Rise       ; en              ;
;  io[3]    ; en         ; 16.805 ; 16.805 ; Rise       ; en              ;
;  io[4]    ; en         ; 17.422 ; 17.422 ; Rise       ; en              ;
;  io[5]    ; en         ; 16.244 ; 16.244 ; Rise       ; en              ;
;  io[6]    ; en         ; 17.702 ; 17.702 ; Rise       ; en              ;
;  io[7]    ; en         ; 17.084 ; 17.084 ; Rise       ; en              ;
; io[*]     ; en         ; 14.092 ; 14.092 ; Fall       ; en              ;
;  io[0]    ; en         ; 17.339 ; 17.339 ; Fall       ; en              ;
;  io[1]    ; en         ; 16.281 ; 16.281 ; Fall       ; en              ;
;  io[2]    ; en         ; 14.092 ; 14.092 ; Fall       ; en              ;
;  io[3]    ; en         ; 14.926 ; 14.926 ; Fall       ; en              ;
;  io[4]    ; en         ; 15.608 ; 15.608 ; Fall       ; en              ;
;  io[5]    ; en         ; 15.900 ; 15.900 ; Fall       ; en              ;
;  io[6]    ; en         ; 16.242 ; 16.242 ; Fall       ; en              ;
;  io[7]    ; en         ; 15.369 ; 15.369 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rw         ; io[0]       ; 47.192 ; 47.192 ; 47.192 ; 47.192 ;
; rw         ; io[1]       ; 47.192 ; 47.192 ; 47.192 ; 47.192 ;
; rw         ; io[2]       ; 46.987 ; 46.987 ; 46.987 ; 46.987 ;
; rw         ; io[3]       ; 47.182 ; 47.182 ; 47.182 ; 47.182 ;
; rw         ; io[4]       ; 46.235 ; 46.235 ; 46.235 ; 46.235 ;
; rw         ; io[5]       ; 46.757 ; 46.757 ; 46.757 ; 46.757 ;
; rw         ; io[6]       ; 46.292 ; 46.292 ; 46.292 ; 46.292 ;
; rw         ; io[7]       ; 47.182 ; 47.182 ; 47.182 ; 47.182 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rw         ; io[0]       ; 23.537 ; 23.537 ; 23.537 ; 23.537 ;
; rw         ; io[1]       ; 23.537 ; 23.537 ; 23.537 ; 23.537 ;
; rw         ; io[2]       ; 23.332 ; 23.332 ; 23.332 ; 23.332 ;
; rw         ; io[3]       ; 23.527 ; 23.527 ; 23.527 ; 23.527 ;
; rw         ; io[4]       ; 22.580 ; 22.580 ; 22.580 ; 22.580 ;
; rw         ; io[5]       ; 23.102 ; 23.102 ; 23.102 ; 23.102 ;
; rw         ; io[6]       ; 22.637 ; 22.637 ; 22.637 ; 22.637 ;
; rw         ; io[7]       ; 23.527 ; 23.527 ; 23.527 ; 23.527 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; io[*]     ; clk        ; 38.293 ;      ; Fall       ; clk             ;
;  io[0]    ; clk        ; 39.250 ;      ; Fall       ; clk             ;
;  io[1]    ; clk        ; 39.250 ;      ; Fall       ; clk             ;
;  io[2]    ; clk        ; 39.045 ;      ; Fall       ; clk             ;
;  io[3]    ; clk        ; 39.240 ;      ; Fall       ; clk             ;
;  io[4]    ; clk        ; 38.293 ;      ; Fall       ; clk             ;
;  io[5]    ; clk        ; 38.815 ;      ; Fall       ; clk             ;
;  io[6]    ; clk        ; 38.350 ;      ; Fall       ; clk             ;
;  io[7]    ; clk        ; 39.240 ;      ; Fall       ; clk             ;
; io[*]     ; en         ; 36.959 ;      ; Rise       ; en              ;
;  io[0]    ; en         ; 37.916 ;      ; Rise       ; en              ;
;  io[1]    ; en         ; 37.916 ;      ; Rise       ; en              ;
;  io[2]    ; en         ; 37.711 ;      ; Rise       ; en              ;
;  io[3]    ; en         ; 37.906 ;      ; Rise       ; en              ;
;  io[4]    ; en         ; 36.959 ;      ; Rise       ; en              ;
;  io[5]    ; en         ; 37.481 ;      ; Rise       ; en              ;
;  io[6]    ; en         ; 37.016 ;      ; Rise       ; en              ;
;  io[7]    ; en         ; 37.906 ;      ; Rise       ; en              ;
; io[*]     ; en         ; 36.959 ;      ; Fall       ; en              ;
;  io[0]    ; en         ; 37.916 ;      ; Fall       ; en              ;
;  io[1]    ; en         ; 37.916 ;      ; Fall       ; en              ;
;  io[2]    ; en         ; 37.711 ;      ; Fall       ; en              ;
;  io[3]    ; en         ; 37.906 ;      ; Fall       ; en              ;
;  io[4]    ; en         ; 36.959 ;      ; Fall       ; en              ;
;  io[5]    ; en         ; 37.481 ;      ; Fall       ; en              ;
;  io[6]    ; en         ; 37.016 ;      ; Fall       ; en              ;
;  io[7]    ; en         ; 37.906 ;      ; Fall       ; en              ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; io[*]     ; clk        ; 20.151 ;      ; Fall       ; clk             ;
;  io[0]    ; clk        ; 21.108 ;      ; Fall       ; clk             ;
;  io[1]    ; clk        ; 21.108 ;      ; Fall       ; clk             ;
;  io[2]    ; clk        ; 20.903 ;      ; Fall       ; clk             ;
;  io[3]    ; clk        ; 21.098 ;      ; Fall       ; clk             ;
;  io[4]    ; clk        ; 20.151 ;      ; Fall       ; clk             ;
;  io[5]    ; clk        ; 20.673 ;      ; Fall       ; clk             ;
;  io[6]    ; clk        ; 20.208 ;      ; Fall       ; clk             ;
;  io[7]    ; clk        ; 21.098 ;      ; Fall       ; clk             ;
; io[*]     ; en         ; 13.875 ;      ; Rise       ; en              ;
;  io[0]    ; en         ; 14.832 ;      ; Rise       ; en              ;
;  io[1]    ; en         ; 14.832 ;      ; Rise       ; en              ;
;  io[2]    ; en         ; 14.627 ;      ; Rise       ; en              ;
;  io[3]    ; en         ; 14.822 ;      ; Rise       ; en              ;
;  io[4]    ; en         ; 13.875 ;      ; Rise       ; en              ;
;  io[5]    ; en         ; 14.397 ;      ; Rise       ; en              ;
;  io[6]    ; en         ; 13.932 ;      ; Rise       ; en              ;
;  io[7]    ; en         ; 14.822 ;      ; Rise       ; en              ;
; io[*]     ; en         ; 13.875 ;      ; Fall       ; en              ;
;  io[0]    ; en         ; 14.832 ;      ; Fall       ; en              ;
;  io[1]    ; en         ; 14.832 ;      ; Fall       ; en              ;
;  io[2]    ; en         ; 14.627 ;      ; Fall       ; en              ;
;  io[3]    ; en         ; 14.822 ;      ; Fall       ; en              ;
;  io[4]    ; en         ; 13.875 ;      ; Fall       ; en              ;
;  io[5]    ; en         ; 14.397 ;      ; Fall       ; en              ;
;  io[6]    ; en         ; 13.932 ;      ; Fall       ; en              ;
;  io[7]    ; en         ; 14.822 ;      ; Fall       ; en              ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 38.293    ;           ; Fall       ; clk             ;
;  io[0]    ; clk        ; 39.250    ;           ; Fall       ; clk             ;
;  io[1]    ; clk        ; 39.250    ;           ; Fall       ; clk             ;
;  io[2]    ; clk        ; 39.045    ;           ; Fall       ; clk             ;
;  io[3]    ; clk        ; 39.240    ;           ; Fall       ; clk             ;
;  io[4]    ; clk        ; 38.293    ;           ; Fall       ; clk             ;
;  io[5]    ; clk        ; 38.815    ;           ; Fall       ; clk             ;
;  io[6]    ; clk        ; 38.350    ;           ; Fall       ; clk             ;
;  io[7]    ; clk        ; 39.240    ;           ; Fall       ; clk             ;
; io[*]     ; en         ; 36.959    ;           ; Rise       ; en              ;
;  io[0]    ; en         ; 37.916    ;           ; Rise       ; en              ;
;  io[1]    ; en         ; 37.916    ;           ; Rise       ; en              ;
;  io[2]    ; en         ; 37.711    ;           ; Rise       ; en              ;
;  io[3]    ; en         ; 37.906    ;           ; Rise       ; en              ;
;  io[4]    ; en         ; 36.959    ;           ; Rise       ; en              ;
;  io[5]    ; en         ; 37.481    ;           ; Rise       ; en              ;
;  io[6]    ; en         ; 37.016    ;           ; Rise       ; en              ;
;  io[7]    ; en         ; 37.906    ;           ; Rise       ; en              ;
; io[*]     ; en         ; 36.959    ;           ; Fall       ; en              ;
;  io[0]    ; en         ; 37.916    ;           ; Fall       ; en              ;
;  io[1]    ; en         ; 37.916    ;           ; Fall       ; en              ;
;  io[2]    ; en         ; 37.711    ;           ; Fall       ; en              ;
;  io[3]    ; en         ; 37.906    ;           ; Fall       ; en              ;
;  io[4]    ; en         ; 36.959    ;           ; Fall       ; en              ;
;  io[5]    ; en         ; 37.481    ;           ; Fall       ; en              ;
;  io[6]    ; en         ; 37.016    ;           ; Fall       ; en              ;
;  io[7]    ; en         ; 37.906    ;           ; Fall       ; en              ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 20.151    ;           ; Fall       ; clk             ;
;  io[0]    ; clk        ; 21.108    ;           ; Fall       ; clk             ;
;  io[1]    ; clk        ; 21.108    ;           ; Fall       ; clk             ;
;  io[2]    ; clk        ; 20.903    ;           ; Fall       ; clk             ;
;  io[3]    ; clk        ; 21.098    ;           ; Fall       ; clk             ;
;  io[4]    ; clk        ; 20.151    ;           ; Fall       ; clk             ;
;  io[5]    ; clk        ; 20.673    ;           ; Fall       ; clk             ;
;  io[6]    ; clk        ; 20.208    ;           ; Fall       ; clk             ;
;  io[7]    ; clk        ; 21.098    ;           ; Fall       ; clk             ;
; io[*]     ; en         ; 13.875    ;           ; Rise       ; en              ;
;  io[0]    ; en         ; 14.832    ;           ; Rise       ; en              ;
;  io[1]    ; en         ; 14.832    ;           ; Rise       ; en              ;
;  io[2]    ; en         ; 14.627    ;           ; Rise       ; en              ;
;  io[3]    ; en         ; 14.822    ;           ; Rise       ; en              ;
;  io[4]    ; en         ; 13.875    ;           ; Rise       ; en              ;
;  io[5]    ; en         ; 14.397    ;           ; Rise       ; en              ;
;  io[6]    ; en         ; 13.932    ;           ; Rise       ; en              ;
;  io[7]    ; en         ; 14.822    ;           ; Rise       ; en              ;
; io[*]     ; en         ; 13.875    ;           ; Fall       ; en              ;
;  io[0]    ; en         ; 14.832    ;           ; Fall       ; en              ;
;  io[1]    ; en         ; 14.832    ;           ; Fall       ; en              ;
;  io[2]    ; en         ; 14.627    ;           ; Fall       ; en              ;
;  io[3]    ; en         ; 14.822    ;           ; Fall       ; en              ;
;  io[4]    ; en         ; 13.875    ;           ; Fall       ; en              ;
;  io[5]    ; en         ; 14.397    ;           ; Fall       ; en              ;
;  io[6]    ; en         ; 13.932    ;           ; Fall       ; en              ;
;  io[7]    ; en         ; 14.822    ;           ; Fall       ; en              ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.243 ; -37.070       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.047 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; en    ; -2.985 ; -83919.314            ;
; clk   ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.243 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.946      ; 3.300      ;
; -2.232 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.945      ; 3.181      ;
; -2.231 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 0.500        ; 1.057      ; 3.334      ;
; -2.181 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.945      ; 3.144      ;
; -1.995 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.892      ; 2.845      ;
; -1.934 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.923      ; 2.957      ;
; -1.840 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.923      ; 2.791      ;
; -1.767 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 0.901      ; 2.790      ;
; -1.743 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.946      ; 3.300      ;
; -1.732 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.945      ; 3.181      ;
; -1.731 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 1.000        ; 1.057      ; 3.334      ;
; -1.728 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 0.848      ; 2.664      ;
; -1.699 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 0.853      ; 2.637      ;
; -1.681 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.945      ; 3.144      ;
; -1.665 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.929      ; 2.617      ;
; -1.545 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 1.251      ; 2.768      ;
; -1.538 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 0.500        ; 1.398      ; 2.987      ;
; -1.495 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.892      ; 2.845      ;
; -1.439 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 1.303      ; 2.865      ;
; -1.434 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.923      ; 2.957      ;
; -1.397 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 1.317      ; 2.825      ;
; -1.375 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 0.892      ; 2.382      ;
; -1.349 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.404     ; 1.556      ;
; -1.340 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.923      ; 2.791      ;
; -1.289 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 0.851      ; 2.303      ;
; -1.287 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.405     ; 1.400      ;
; -1.284 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.328     ; 1.567      ;
; -1.267 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 0.901      ; 2.790      ;
; -1.243 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 1.324      ; 2.606      ;
; -1.228 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 0.848      ; 2.664      ;
; -1.222 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.329     ; 1.411      ;
; -1.199 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 0.853      ; 2.637      ;
; -1.165 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.929      ; 2.617      ;
; -1.147 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.318     ; 1.440      ;
; -1.124 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 1.283      ; 2.488      ;
; -1.085 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.319     ; 1.284      ;
; -1.072 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.357     ; 1.326      ;
; -1.045 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 1.251      ; 2.768      ;
; -1.038 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; en           ; clk         ; 1.000        ; 1.398      ; 2.987      ;
; -1.037 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.336     ; 1.312      ;
; -1.010 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.358     ; 1.170      ;
; -0.997 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.305     ; 1.303      ;
; -0.975 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.337     ; 1.156      ;
; -0.946 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; 1.251      ; 2.169      ;
; -0.939 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 1.303      ; 2.865      ;
; -0.935 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.306     ; 1.147      ;
; -0.897 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 1.273      ; 2.243      ;
; -0.897 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 1.317      ; 2.825      ;
; -0.875 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 1.000        ; 0.892      ; 2.382      ;
; -0.849 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.026     ; 0.862      ;
; -0.836 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.500        ; 1.350      ; 2.140      ;
; -0.789 ; en                                                                             ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 0.851      ; 2.303      ;
; -0.784 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.050      ; 0.873      ;
; -0.751 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.051      ; 0.924      ;
; -0.743 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 1.324      ; 2.606      ;
; -0.732 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.500        ; 1.275      ; 2.095      ;
; -0.730 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.067     ; 0.744      ;
; -0.716 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.095      ; 1.315      ;
; -0.715 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.207      ; 1.468      ;
; -0.712 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.002     ; 0.798      ;
; -0.691 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.047      ; 0.860      ;
; -0.665 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.009      ; 0.755      ;
; -0.656 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.091      ; 1.251      ;
; -0.655 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.203      ; 1.404      ;
; -0.652 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.006     ; 0.734      ;
; -0.651 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.099     ; 1.024      ;
; -0.647 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.060      ; 0.746      ;
; -0.644 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.048      ; 1.243      ;
; -0.624 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 1.000        ; 1.283      ; 2.488      ;
; -0.613 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.378      ; 1.030      ;
; -0.613 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.081     ; 0.620      ;
; -0.609 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; -0.022     ; 0.209      ;
; -0.607 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.009      ; 0.738      ;
; -0.599 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.379      ; 1.017      ;
; -0.598 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.003      ; 0.686      ;
; -0.597 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.009      ; 0.728      ;
; -0.586 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.023     ; 1.035      ;
; -0.579 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.124      ; 1.254      ;
; -0.572 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.021      ; 0.632      ;
; -0.572 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.053      ; 1.129      ;
; -0.571 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.165      ; 1.282      ;
; -0.568 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.044     ; 0.612      ;
; -0.568 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; 0.945      ; 1.517      ;
; -0.562 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.053      ; 1.119      ;
; -0.561 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.165      ; 1.272      ;
; -0.552 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.044     ; 0.596      ;
; -0.545 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.121      ;
; -0.537 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.042      ; 0.618      ;
; -0.533 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.001      ; 0.697      ;
; -0.530 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.028     ; 0.624      ;
; -0.528 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.019      ; 0.628      ;
; -0.516 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; 0.923      ; 1.467      ;
; -0.513 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.500        ; -0.001     ; 0.280      ;
; -0.503 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.081      ;
; -0.500 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; -0.001     ; 0.584      ;
; -0.497 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.073      ; 0.609      ;
; -0.495 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 1.000        ; 0.016      ; 1.015      ;
; -0.494 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.128      ; 1.168      ;
; -0.487 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; 0.500        ; 0.009      ; 0.584      ;
; -0.483 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 1.000        ; 0.453      ; 1.487      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.047 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 1.057      ; 1.104      ;
; 0.088 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 1.398      ; 1.486      ;
; 0.099 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 1.350      ; 1.449      ;
; 0.111 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 1.303      ; 1.414      ;
; 0.128 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 1.317      ; 1.445      ;
; 0.133 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.929      ; 1.062      ;
; 0.147 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.923      ; 1.070      ;
; 0.160 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.946      ; 1.106      ;
; 0.176 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.892      ; 1.068      ;
; 0.177 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.892      ; 1.069      ;
; 0.232 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.945      ; 1.177      ;
; 0.241 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.945      ; 1.186      ;
; 0.281 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.923      ; 1.204      ;
; 0.386 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.386      ;
; 0.402 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 1.251      ; 1.653      ;
; 0.437 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.437      ;
; 0.446 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.450 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.450 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.487 ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.112      ; 0.599      ;
; 0.528 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.531 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.084      ; 0.615      ;
; 0.538 ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.619      ;
; 0.547 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; -0.500       ; 1.057      ; 1.104      ;
; 0.588 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; -0.500       ; 1.398      ; 1.486      ;
; 0.592 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.593      ;
; 0.599 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 1.350      ; 1.449      ;
; 0.607 ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.608 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.609 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.611 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 1.303      ; 1.414      ;
; 0.611 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.612 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.687      ;
; 0.618 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.628 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 1.317      ; 1.445      ;
; 0.631 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.625      ;
; 0.632 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.633 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.929      ; 1.062      ;
; 0.636 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.644 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.015      ; 0.659      ;
; 0.647 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.923      ; 1.070      ;
; 0.660 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.946      ; 1.106      ;
; 0.672 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.751      ;
; 0.676 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.892      ; 1.068      ;
; 0.677 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.892      ; 1.069      ;
; 0.697 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.084      ; 0.781      ;
; 0.698 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.729      ;
; 0.702 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.708 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.739      ;
; 0.722 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.110      ; 0.832      ;
; 0.724 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.011     ; 0.213      ;
; 0.725 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.096      ; 0.821      ;
; 0.731 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.022     ; 0.209      ;
; 0.732 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.945      ; 1.177      ;
; 0.741 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.945      ; 1.186      ;
; 0.750 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.052      ; 0.802      ;
; 0.756 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.778      ;
; 0.762 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.828      ;
; 0.763 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.985      ;
; 0.778 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.066     ; 0.212      ;
; 0.781 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.001     ; 0.280      ;
; 0.781 ; clk                                                                            ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.923      ; 1.204      ;
; 0.782 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.283      ;
; 0.789 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.001     ; 0.288      ;
; 0.790 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; en           ; clk         ; 0.000        ; 1.350      ; 2.140      ;
; 0.791 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 0.001      ; 0.292      ;
; 0.792 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.861      ;
; 0.793 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.796 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.797 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.791      ;
; 0.797 ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.134      ; 0.931      ;
; 0.802 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.371      ; 1.173      ;
; 0.802 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.837      ;
; 0.820 ; en                                                                             ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; en           ; clk         ; 0.000        ; 1.275      ; 2.095      ;
; 0.823 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.827 ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.037     ; 0.790      ;
; 0.828 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.850      ;
; 0.837 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.851      ;
; 0.843 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.147      ; 0.990      ;
; 0.852 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.925      ;
; 0.864 ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.895      ;
; 0.869 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.134      ; 1.003      ;
; 0.874 ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.905      ;
; 0.875 ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.066      ; 0.441      ;
; 0.877 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.915      ;
; 0.883 ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.335      ;
; 0.883 ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.116      ; 0.999      ;
; 0.887 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; -0.009     ; 0.378      ;
; 0.899 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.005      ;
; 0.902 ; clk                                                                            ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; -0.500       ; 1.251      ; 1.653      ;
; 0.908 ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; -0.022     ; 0.386      ;
; 0.912 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.965      ;
; 0.917 ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.022      ; 0.439      ;
; 0.918 ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.095      ; 1.013      ;
; 0.921 ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.908      ;
; 0.937 ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.979      ;
; 0.940 ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ; clk          ; clk         ; 0.000        ; 0.218      ; 1.158      ;
; 0.953 ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.372      ; 1.325      ;
; 0.958 ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ; clk          ; clk         ; -0.500       ; 0.032      ; 0.490      ;
; 0.958 ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.027      ;
+-------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'en'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[0]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[0]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[1]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[1]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[2]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[2]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[3]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[3]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[4]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[4]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[5]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[5]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[6]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[6]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[7]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[322]|MC:inst[7]|d_latch:inst|q ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[0]|a1|combout                    ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[0]|a1|combout                    ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[0]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[0]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[1]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[1]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[2]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[2]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[3]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[3]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[4]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[4]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[5]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[5]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[6]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[6]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[322]|inst[7]|inst|q|datad                  ;
; -2.985 ; -2.985       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[322]|inst[7]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[0]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[0]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[1]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[1]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[2]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[2]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[3]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[3]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[4]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[4]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[5]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[5]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[6]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[6]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[7]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[320]|MC:inst[7]|d_latch:inst|q ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[0]|a1|combout                    ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[0]|a1|combout                    ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[0]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[0]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[1]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[1]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[2]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[2]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[3]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[3]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[4]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[4]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[5]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[5]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[6]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[6]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[320]|inst[7]|inst|q|datad                  ;
; -2.854 ; -2.854       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[320]|inst[7]|inst|q|datad                  ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[0]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[0]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[1]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[1]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[2]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[2]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[3]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[3]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[4]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[4]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[5]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[5]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[6]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[6]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[7]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Fall       ; RAM:r|MC_8bit:inst[3]|MC:inst[7]|d_latch:inst|q   ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[0]|a1|combout                      ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[0]|a1|combout                      ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[0]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[0]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[1]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[1]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[2]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[2]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[3]|inst|q|datac                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[3]|inst|q|datac                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[4]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[4]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[5]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[5]|inst|q|datad                    ;
; -2.776 ; -2.776       ; 0.000          ; High Pulse Width ; en    ; Rise       ; r|inst[3]|inst[6]|inst|q|datac                    ;
; -2.776 ; -2.776       ; 0.000          ; Low Pulse Width  ; en    ; Rise       ; r|inst[3]|inst[6]|inst|q|datac                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt1|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[0]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[10]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[1]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[2]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[3]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[4]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[5]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[6]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[7]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Master_D|n1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[8]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Fall       ; Counter:cnt2|Pos_Edge_DFF:dff[9]|Neg_edge_dff:Dff|clockedD_latch:Slave_D|n1~0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[10]|Dff|Slave_D|n1~0|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[10]|Dff|Slave_D|n1~0|dataa                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[2]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[2]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[2]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[2]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[3]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[3]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[4]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[4]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[5]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[5]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[5]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[5]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[6]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[6]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[7]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[7]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[8]|Dff|Master_D|n1~1|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[8]|Dff|Master_D|n1~1|datac                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[8]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[8]|Dff|Slave_D|n1~0|datad                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt1|dff[9]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt1|dff[9]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[0]|Dff|Slave_D|n1~0|datac                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[10]|Dff|Slave_D|n1~0|datab                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[10]|Dff|Slave_D|n1~0|datab                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cnt2|dff[1]|Dff|Master_D|n1~1|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cnt2|dff[1]|Dff|Slave_D|n1~0|datad                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; en        ; clk        ; 2.267 ; 2.267 ; Rise       ; clk             ;
; rw        ; clk        ; 5.972 ; 5.972 ; Rise       ; clk             ;
; clk       ; clk        ; 1.446 ; 1.446 ; Fall       ; clk             ;
; en        ; clk        ; 2.743 ; 2.743 ; Fall       ; clk             ;
; reset_n   ; clk        ; 1.608 ; 1.608 ; Fall       ; clk             ;
; rw        ; clk        ; 6.437 ; 6.437 ; Fall       ; clk             ;
; io[*]     ; en         ; 3.343 ; 3.343 ; Rise       ; en              ;
;  io[0]    ; en         ; 2.749 ; 2.749 ; Rise       ; en              ;
;  io[1]    ; en         ; 3.121 ; 3.121 ; Rise       ; en              ;
;  io[2]    ; en         ; 3.002 ; 3.002 ; Rise       ; en              ;
;  io[3]    ; en         ; 3.156 ; 3.156 ; Rise       ; en              ;
;  io[4]    ; en         ; 2.591 ; 2.591 ; Rise       ; en              ;
;  io[5]    ; en         ; 2.823 ; 2.823 ; Rise       ; en              ;
;  io[6]    ; en         ; 3.343 ; 3.343 ; Rise       ; en              ;
;  io[7]    ; en         ; 2.894 ; 2.894 ; Rise       ; en              ;
; io[*]     ; en         ; 4.207 ; 4.207 ; Fall       ; en              ;
;  io[0]    ; en         ; 4.207 ; 4.207 ; Fall       ; en              ;
;  io[1]    ; en         ; 3.943 ; 3.943 ; Fall       ; en              ;
;  io[2]    ; en         ; 3.973 ; 3.973 ; Fall       ; en              ;
;  io[3]    ; en         ; 4.044 ; 4.044 ; Fall       ; en              ;
;  io[4]    ; en         ; 4.020 ; 4.020 ; Fall       ; en              ;
;  io[5]    ; en         ; 4.093 ; 4.093 ; Fall       ; en              ;
;  io[6]    ; en         ; 3.917 ; 3.917 ; Fall       ; en              ;
;  io[7]    ; en         ; 4.090 ; 4.090 ; Fall       ; en              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -0.820 ; -0.820 ; Rise       ; clk             ;
; rw        ; clk        ; -4.330 ; -4.330 ; Rise       ; clk             ;
; clk       ; clk        ; -0.047 ; -0.047 ; Fall       ; clk             ;
; en        ; clk        ; -0.790 ; -0.790 ; Fall       ; clk             ;
; reset_n   ; clk        ; -0.139 ; -0.139 ; Fall       ; clk             ;
; rw        ; clk        ; -4.365 ; -4.365 ; Fall       ; clk             ;
; io[*]     ; en         ; 2.457  ; 2.457  ; Rise       ; en              ;
;  io[0]    ; en         ; 2.457  ; 2.457  ; Rise       ; en              ;
;  io[1]    ; en         ; 1.812  ; 1.812  ; Rise       ; en              ;
;  io[2]    ; en         ; 1.659  ; 1.659  ; Rise       ; en              ;
;  io[3]    ; en         ; 2.380  ; 2.380  ; Rise       ; en              ;
;  io[4]    ; en         ; 1.958  ; 1.958  ; Rise       ; en              ;
;  io[5]    ; en         ; 2.143  ; 2.143  ; Rise       ; en              ;
;  io[6]    ; en         ; 1.849  ; 1.849  ; Rise       ; en              ;
;  io[7]    ; en         ; 2.310  ; 2.310  ; Rise       ; en              ;
; io[*]     ; en         ; 2.480  ; 2.480  ; Fall       ; en              ;
;  io[0]    ; en         ; 2.480  ; 2.480  ; Fall       ; en              ;
;  io[1]    ; en         ; 2.355  ; 2.355  ; Fall       ; en              ;
;  io[2]    ; en         ; 2.409  ; 2.409  ; Fall       ; en              ;
;  io[3]    ; en         ; 2.314  ; 2.314  ; Fall       ; en              ;
;  io[4]    ; en         ; 2.120  ; 2.120  ; Fall       ; en              ;
;  io[5]    ; en         ; 2.268  ; 2.268  ; Fall       ; en              ;
;  io[6]    ; en         ; 2.244  ; 2.244  ; Fall       ; en              ;
;  io[7]    ; en         ; 2.379  ; 2.379  ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; empty     ; clk        ; 6.848  ; 6.848  ; Fall       ; clk             ;
; full      ; clk        ; 6.181  ; 6.181  ; Fall       ; clk             ;
; io[*]     ; clk        ; 11.593 ; 11.593 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 11.190 ; 11.190 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 11.273 ; 11.273 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 11.086 ; 11.086 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 11.593 ; 11.593 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 11.506 ; 11.506 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 10.851 ; 10.851 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 11.398 ; 11.398 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 10.901 ; 10.901 ; Fall       ; clk             ;
; io[*]     ; en         ; 12.156 ; 12.156 ; Rise       ; en              ;
;  io[0]    ; en         ; 11.584 ; 11.584 ; Rise       ; en              ;
;  io[1]    ; en         ; 11.455 ; 11.455 ; Rise       ; en              ;
;  io[2]    ; en         ; 12.156 ; 12.156 ; Rise       ; en              ;
;  io[3]    ; en         ; 11.141 ; 11.141 ; Rise       ; en              ;
;  io[4]    ; en         ; 11.587 ; 11.587 ; Rise       ; en              ;
;  io[5]    ; en         ; 11.270 ; 11.270 ; Rise       ; en              ;
;  io[6]    ; en         ; 12.105 ; 12.105 ; Rise       ; en              ;
;  io[7]    ; en         ; 11.247 ; 11.247 ; Rise       ; en              ;
; io[*]     ; en         ; 12.273 ; 12.273 ; Fall       ; en              ;
;  io[0]    ; en         ; 12.273 ; 12.273 ; Fall       ; en              ;
;  io[1]    ; en         ; 12.025 ; 12.025 ; Fall       ; en              ;
;  io[2]    ; en         ; 12.090 ; 12.090 ; Fall       ; en              ;
;  io[3]    ; en         ; 12.021 ; 12.021 ; Fall       ; en              ;
;  io[4]    ; en         ; 11.521 ; 11.521 ; Fall       ; en              ;
;  io[5]    ; en         ; 11.469 ; 11.469 ; Fall       ; en              ;
;  io[6]    ; en         ; 12.039 ; 12.039 ; Fall       ; en              ;
;  io[7]    ; en         ; 12.049 ; 12.049 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; empty     ; clk        ; 5.501 ; 5.501 ; Fall       ; clk             ;
; full      ; clk        ; 4.829 ; 4.829 ; Fall       ; clk             ;
; io[*]     ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 6.697 ; 6.697 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 6.651 ; 6.651 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 6.464 ; 6.464 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 6.325 ; 6.325 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 6.542 ; 6.542 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 6.733 ; 6.733 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 6.528 ; 6.528 ; Fall       ; clk             ;
; io[*]     ; en         ; 5.554 ; 5.554 ; Rise       ; en              ;
;  io[0]    ; en         ; 6.030 ; 6.030 ; Rise       ; en              ;
;  io[1]    ; en         ; 5.984 ; 5.984 ; Rise       ; en              ;
;  io[2]    ; en         ; 5.797 ; 5.797 ; Rise       ; en              ;
;  io[3]    ; en         ; 5.738 ; 5.738 ; Rise       ; en              ;
;  io[4]    ; en         ; 5.955 ; 5.955 ; Rise       ; en              ;
;  io[5]    ; en         ; 5.554 ; 5.554 ; Rise       ; en              ;
;  io[6]    ; en         ; 6.066 ; 6.066 ; Rise       ; en              ;
;  io[7]    ; en         ; 5.861 ; 5.861 ; Rise       ; en              ;
; io[*]     ; en         ; 4.774 ; 4.774 ; Fall       ; en              ;
;  io[0]    ; en         ; 5.932 ; 5.932 ; Fall       ; en              ;
;  io[1]    ; en         ; 5.550 ; 5.550 ; Fall       ; en              ;
;  io[2]    ; en         ; 4.774 ; 4.774 ; Fall       ; en              ;
;  io[3]    ; en         ; 5.184 ; 5.184 ; Fall       ; en              ;
;  io[4]    ; en         ; 5.407 ; 5.407 ; Fall       ; en              ;
;  io[5]    ; en         ; 5.401 ; 5.401 ; Fall       ; en              ;
;  io[6]    ; en         ; 5.503 ; 5.503 ; Fall       ; en              ;
;  io[7]    ; en         ; 5.301 ; 5.301 ; Fall       ; en              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rw         ; io[0]       ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; rw         ; io[1]       ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; rw         ; io[2]       ; 15.809 ; 15.809 ; 15.809 ; 15.809 ;
; rw         ; io[3]       ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; rw         ; io[4]       ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; rw         ; io[5]       ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; rw         ; io[6]       ; 15.622 ; 15.622 ; 15.622 ; 15.622 ;
; rw         ; io[7]       ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rw         ; io[0]       ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; rw         ; io[1]       ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; rw         ; io[2]       ; 8.735 ; 8.735 ; 8.735 ; 8.735 ;
; rw         ; io[3]       ; 8.799 ; 8.799 ; 8.799 ; 8.799 ;
; rw         ; io[4]       ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; rw         ; io[5]       ; 8.615 ; 8.615 ; 8.615 ; 8.615 ;
; rw         ; io[6]       ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; rw         ; io[7]       ; 8.837 ; 8.837 ; 8.837 ; 8.837 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; io[*]     ; clk        ; 12.211 ;      ; Fall       ; clk             ;
;  io[0]    ; clk        ; 12.564 ;      ; Fall       ; clk             ;
;  io[1]    ; clk        ; 12.564 ;      ; Fall       ; clk             ;
;  io[2]    ; clk        ; 12.452 ;      ; Fall       ; clk             ;
;  io[3]    ; clk        ; 12.554 ;      ; Fall       ; clk             ;
;  io[4]    ; clk        ; 12.211 ;      ; Fall       ; clk             ;
;  io[5]    ; clk        ; 12.437 ;      ; Fall       ; clk             ;
;  io[6]    ; clk        ; 12.265 ;      ; Fall       ; clk             ;
;  io[7]    ; clk        ; 12.554 ;      ; Fall       ; clk             ;
; io[*]     ; en         ; 11.896 ;      ; Rise       ; en              ;
;  io[0]    ; en         ; 12.249 ;      ; Rise       ; en              ;
;  io[1]    ; en         ; 12.249 ;      ; Rise       ; en              ;
;  io[2]    ; en         ; 12.137 ;      ; Rise       ; en              ;
;  io[3]    ; en         ; 12.239 ;      ; Rise       ; en              ;
;  io[4]    ; en         ; 11.896 ;      ; Rise       ; en              ;
;  io[5]    ; en         ; 12.122 ;      ; Rise       ; en              ;
;  io[6]    ; en         ; 11.950 ;      ; Rise       ; en              ;
;  io[7]    ; en         ; 12.239 ;      ; Rise       ; en              ;
; io[*]     ; en         ; 11.896 ;      ; Fall       ; en              ;
;  io[0]    ; en         ; 12.249 ;      ; Fall       ; en              ;
;  io[1]    ; en         ; 12.249 ;      ; Fall       ; en              ;
;  io[2]    ; en         ; 12.137 ;      ; Fall       ; en              ;
;  io[3]    ; en         ; 12.239 ;      ; Fall       ; en              ;
;  io[4]    ; en         ; 11.896 ;      ; Fall       ; en              ;
;  io[5]    ; en         ; 12.122 ;      ; Fall       ; en              ;
;  io[6]    ; en         ; 11.950 ;      ; Fall       ; en              ;
;  io[7]    ; en         ; 12.239 ;      ; Fall       ; en              ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; io[*]     ; clk        ; 6.788 ;      ; Fall       ; clk             ;
;  io[0]    ; clk        ; 7.141 ;      ; Fall       ; clk             ;
;  io[1]    ; clk        ; 7.141 ;      ; Fall       ; clk             ;
;  io[2]    ; clk        ; 7.029 ;      ; Fall       ; clk             ;
;  io[3]    ; clk        ; 7.131 ;      ; Fall       ; clk             ;
;  io[4]    ; clk        ; 6.788 ;      ; Fall       ; clk             ;
;  io[5]    ; clk        ; 7.014 ;      ; Fall       ; clk             ;
;  io[6]    ; clk        ; 6.842 ;      ; Fall       ; clk             ;
;  io[7]    ; clk        ; 7.131 ;      ; Fall       ; clk             ;
; io[*]     ; en         ; 4.971 ;      ; Rise       ; en              ;
;  io[0]    ; en         ; 5.324 ;      ; Rise       ; en              ;
;  io[1]    ; en         ; 5.324 ;      ; Rise       ; en              ;
;  io[2]    ; en         ; 5.212 ;      ; Rise       ; en              ;
;  io[3]    ; en         ; 5.314 ;      ; Rise       ; en              ;
;  io[4]    ; en         ; 4.971 ;      ; Rise       ; en              ;
;  io[5]    ; en         ; 5.197 ;      ; Rise       ; en              ;
;  io[6]    ; en         ; 5.025 ;      ; Rise       ; en              ;
;  io[7]    ; en         ; 5.314 ;      ; Rise       ; en              ;
; io[*]     ; en         ; 4.971 ;      ; Fall       ; en              ;
;  io[0]    ; en         ; 5.324 ;      ; Fall       ; en              ;
;  io[1]    ; en         ; 5.324 ;      ; Fall       ; en              ;
;  io[2]    ; en         ; 5.212 ;      ; Fall       ; en              ;
;  io[3]    ; en         ; 5.314 ;      ; Fall       ; en              ;
;  io[4]    ; en         ; 4.971 ;      ; Fall       ; en              ;
;  io[5]    ; en         ; 5.197 ;      ; Fall       ; en              ;
;  io[6]    ; en         ; 5.025 ;      ; Fall       ; en              ;
;  io[7]    ; en         ; 5.314 ;      ; Fall       ; en              ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 12.211    ;           ; Fall       ; clk             ;
;  io[0]    ; clk        ; 12.564    ;           ; Fall       ; clk             ;
;  io[1]    ; clk        ; 12.564    ;           ; Fall       ; clk             ;
;  io[2]    ; clk        ; 12.452    ;           ; Fall       ; clk             ;
;  io[3]    ; clk        ; 12.554    ;           ; Fall       ; clk             ;
;  io[4]    ; clk        ; 12.211    ;           ; Fall       ; clk             ;
;  io[5]    ; clk        ; 12.437    ;           ; Fall       ; clk             ;
;  io[6]    ; clk        ; 12.265    ;           ; Fall       ; clk             ;
;  io[7]    ; clk        ; 12.554    ;           ; Fall       ; clk             ;
; io[*]     ; en         ; 11.896    ;           ; Rise       ; en              ;
;  io[0]    ; en         ; 12.249    ;           ; Rise       ; en              ;
;  io[1]    ; en         ; 12.249    ;           ; Rise       ; en              ;
;  io[2]    ; en         ; 12.137    ;           ; Rise       ; en              ;
;  io[3]    ; en         ; 12.239    ;           ; Rise       ; en              ;
;  io[4]    ; en         ; 11.896    ;           ; Rise       ; en              ;
;  io[5]    ; en         ; 12.122    ;           ; Rise       ; en              ;
;  io[6]    ; en         ; 11.950    ;           ; Rise       ; en              ;
;  io[7]    ; en         ; 12.239    ;           ; Rise       ; en              ;
; io[*]     ; en         ; 11.896    ;           ; Fall       ; en              ;
;  io[0]    ; en         ; 12.249    ;           ; Fall       ; en              ;
;  io[1]    ; en         ; 12.249    ;           ; Fall       ; en              ;
;  io[2]    ; en         ; 12.137    ;           ; Fall       ; en              ;
;  io[3]    ; en         ; 12.239    ;           ; Fall       ; en              ;
;  io[4]    ; en         ; 11.896    ;           ; Fall       ; en              ;
;  io[5]    ; en         ; 12.122    ;           ; Fall       ; en              ;
;  io[6]    ; en         ; 11.950    ;           ; Fall       ; en              ;
;  io[7]    ; en         ; 12.239    ;           ; Fall       ; en              ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; io[*]     ; clk        ; 6.788     ;           ; Fall       ; clk             ;
;  io[0]    ; clk        ; 7.141     ;           ; Fall       ; clk             ;
;  io[1]    ; clk        ; 7.141     ;           ; Fall       ; clk             ;
;  io[2]    ; clk        ; 7.029     ;           ; Fall       ; clk             ;
;  io[3]    ; clk        ; 7.131     ;           ; Fall       ; clk             ;
;  io[4]    ; clk        ; 6.788     ;           ; Fall       ; clk             ;
;  io[5]    ; clk        ; 7.014     ;           ; Fall       ; clk             ;
;  io[6]    ; clk        ; 6.842     ;           ; Fall       ; clk             ;
;  io[7]    ; clk        ; 7.131     ;           ; Fall       ; clk             ;
; io[*]     ; en         ; 4.971     ;           ; Rise       ; en              ;
;  io[0]    ; en         ; 5.324     ;           ; Rise       ; en              ;
;  io[1]    ; en         ; 5.324     ;           ; Rise       ; en              ;
;  io[2]    ; en         ; 5.212     ;           ; Rise       ; en              ;
;  io[3]    ; en         ; 5.314     ;           ; Rise       ; en              ;
;  io[4]    ; en         ; 4.971     ;           ; Rise       ; en              ;
;  io[5]    ; en         ; 5.197     ;           ; Rise       ; en              ;
;  io[6]    ; en         ; 5.025     ;           ; Rise       ; en              ;
;  io[7]    ; en         ; 5.314     ;           ; Rise       ; en              ;
; io[*]     ; en         ; 4.971     ;           ; Fall       ; en              ;
;  io[0]    ; en         ; 5.324     ;           ; Fall       ; en              ;
;  io[1]    ; en         ; 5.324     ;           ; Fall       ; en              ;
;  io[2]    ; en         ; 5.212     ;           ; Fall       ; en              ;
;  io[3]    ; en         ; 5.314     ;           ; Fall       ; en              ;
;  io[4]    ; en         ; 4.971     ;           ; Fall       ; en              ;
;  io[5]    ; en         ; 5.197     ;           ; Fall       ; en              ;
;  io[6]    ; en         ; 5.025     ;           ; Fall       ; en              ;
;  io[7]    ; en         ; 5.314     ;           ; Fall       ; en              ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.177   ; 0.047 ; N/A      ; N/A     ; -10.094             ;
;  clk             ; -8.177   ; 0.047 ; N/A      ; N/A     ; -1.941              ;
;  en              ; N/A      ; N/A   ; N/A      ; N/A     ; -10.094             ;
; Design-wide TNS  ; -151.148 ; 0.0   ; 0.0      ; 0.0     ; -334111.782         ;
;  clk             ; -151.148 ; 0.000 ; N/A      ; N/A     ; -1.941              ;
;  en              ; N/A      ; N/A   ; N/A      ; N/A     ; -334109.841         ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; 6.820  ; 6.820  ; Rise       ; clk             ;
; rw        ; clk        ; 16.348 ; 16.348 ; Rise       ; clk             ;
; clk       ; clk        ; 5.337  ; 5.337  ; Fall       ; clk             ;
; en        ; clk        ; 8.677  ; 8.677  ; Fall       ; clk             ;
; reset_n   ; clk        ; 5.852  ; 5.852  ; Fall       ; clk             ;
; rw        ; clk        ; 18.182 ; 18.182 ; Fall       ; clk             ;
; io[*]     ; en         ; 7.674  ; 7.674  ; Rise       ; en              ;
;  io[0]    ; en         ; 6.066  ; 6.066  ; Rise       ; en              ;
;  io[1]    ; en         ; 7.013  ; 7.013  ; Rise       ; en              ;
;  io[2]    ; en         ; 6.526  ; 6.526  ; Rise       ; en              ;
;  io[3]    ; en         ; 6.968  ; 6.968  ; Rise       ; en              ;
;  io[4]    ; en         ; 5.618  ; 5.618  ; Rise       ; en              ;
;  io[5]    ; en         ; 6.094  ; 6.094  ; Rise       ; en              ;
;  io[6]    ; en         ; 7.674  ; 7.674  ; Rise       ; en              ;
;  io[7]    ; en         ; 6.111  ; 6.111  ; Rise       ; en              ;
; io[*]     ; en         ; 10.448 ; 10.448 ; Fall       ; en              ;
;  io[0]    ; en         ; 10.448 ; 10.448 ; Fall       ; en              ;
;  io[1]    ; en         ; 9.758  ; 9.758  ; Fall       ; en              ;
;  io[2]    ; en         ; 9.851  ; 9.851  ; Fall       ; en              ;
;  io[3]    ; en         ; 9.942  ; 9.942  ; Fall       ; en              ;
;  io[4]    ; en         ; 9.909  ; 9.909  ; Fall       ; en              ;
;  io[5]    ; en         ; 10.025 ; 10.025 ; Fall       ; en              ;
;  io[6]    ; en         ; 9.484  ; 9.484  ; Fall       ; en              ;
;  io[7]    ; en         ; 10.073 ; 10.073 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; en        ; clk        ; -0.820 ; -0.820 ; Rise       ; clk             ;
; rw        ; clk        ; -4.330 ; -4.330 ; Rise       ; clk             ;
; clk       ; clk        ; -0.047 ; -0.047 ; Fall       ; clk             ;
; en        ; clk        ; -0.790 ; -0.790 ; Fall       ; clk             ;
; reset_n   ; clk        ; -0.139 ; -0.139 ; Fall       ; clk             ;
; rw        ; clk        ; -4.365 ; -4.365 ; Fall       ; clk             ;
; io[*]     ; en         ; 8.757  ; 8.757  ; Rise       ; en              ;
;  io[0]    ; en         ; 8.757  ; 8.757  ; Rise       ; en              ;
;  io[1]    ; en         ; 6.856  ; 6.856  ; Rise       ; en              ;
;  io[2]    ; en         ; 6.871  ; 6.871  ; Rise       ; en              ;
;  io[3]    ; en         ; 8.614  ; 8.614  ; Rise       ; en              ;
;  io[4]    ; en         ; 7.172  ; 7.172  ; Rise       ; en              ;
;  io[5]    ; en         ; 7.972  ; 7.972  ; Rise       ; en              ;
;  io[6]    ; en         ; 7.239  ; 7.239  ; Rise       ; en              ;
;  io[7]    ; en         ; 8.390  ; 8.390  ; Rise       ; en              ;
; io[*]     ; en         ; 8.639  ; 8.639  ; Fall       ; en              ;
;  io[0]    ; en         ; 8.639  ; 8.639  ; Fall       ; en              ;
;  io[1]    ; en         ; 8.217  ; 8.217  ; Fall       ; en              ;
;  io[2]    ; en         ; 8.534  ; 8.534  ; Fall       ; en              ;
;  io[3]    ; en         ; 8.403  ; 8.403  ; Fall       ; en              ;
;  io[4]    ; en         ; 7.616  ; 7.616  ; Fall       ; en              ;
;  io[5]    ; en         ; 8.328  ; 8.328  ; Fall       ; en              ;
;  io[6]    ; en         ; 8.299  ; 8.299  ; Fall       ; en              ;
;  io[7]    ; en         ; 8.281  ; 8.281  ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; empty     ; clk        ; 20.922 ; 20.922 ; Fall       ; clk             ;
; full      ; clk        ; 18.672 ; 18.672 ; Fall       ; clk             ;
; io[*]     ; clk        ; 36.965 ; 36.965 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 34.826 ; 34.826 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 35.493 ; 35.493 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 35.109 ; 35.109 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 36.965 ; 36.965 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 36.325 ; 36.325 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 33.784 ; 33.784 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 35.908 ; 35.908 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 34.204 ; 34.204 ; Fall       ; clk             ;
; io[*]     ; en         ; 36.071 ; 36.071 ; Rise       ; en              ;
;  io[0]    ; en         ; 35.310 ; 35.310 ; Rise       ; en              ;
;  io[1]    ; en         ; 35.625 ; 35.625 ; Rise       ; en              ;
;  io[2]    ; en         ; 36.071 ; 36.071 ; Rise       ; en              ;
;  io[3]    ; en         ; 34.660 ; 34.660 ; Rise       ; en              ;
;  io[4]    ; en         ; 34.808 ; 34.808 ; Rise       ; en              ;
;  io[5]    ; en         ; 34.070 ; 34.070 ; Rise       ; en              ;
;  io[6]    ; en         ; 36.064 ; 36.064 ; Rise       ; en              ;
;  io[7]    ; en         ; 34.369 ; 34.369 ; Rise       ; en              ;
; io[*]     ; en         ; 36.035 ; 36.035 ; Fall       ; en              ;
;  io[0]    ; en         ; 35.995 ; 35.995 ; Fall       ; en              ;
;  io[1]    ; en         ; 35.628 ; 35.628 ; Fall       ; en              ;
;  io[2]    ; en         ; 35.860 ; 35.860 ; Fall       ; en              ;
;  io[3]    ; en         ; 35.181 ; 35.181 ; Fall       ; en              ;
;  io[4]    ; en         ; 35.230 ; 35.230 ; Fall       ; en              ;
;  io[5]    ; en         ; 34.710 ; 34.710 ; Fall       ; en              ;
;  io[6]    ; en         ; 36.035 ; 36.035 ; Fall       ; en              ;
;  io[7]    ; en         ; 35.422 ; 35.422 ; Fall       ; en              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; empty     ; clk        ; 5.501 ; 5.501 ; Fall       ; clk             ;
; full      ; clk        ; 4.829 ; 4.829 ; Fall       ; clk             ;
; io[*]     ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  io[0]    ; clk        ; 6.697 ; 6.697 ; Fall       ; clk             ;
;  io[1]    ; clk        ; 6.651 ; 6.651 ; Fall       ; clk             ;
;  io[2]    ; clk        ; 6.464 ; 6.464 ; Fall       ; clk             ;
;  io[3]    ; clk        ; 6.325 ; 6.325 ; Fall       ; clk             ;
;  io[4]    ; clk        ; 6.542 ; 6.542 ; Fall       ; clk             ;
;  io[5]    ; clk        ; 6.221 ; 6.221 ; Fall       ; clk             ;
;  io[6]    ; clk        ; 6.733 ; 6.733 ; Fall       ; clk             ;
;  io[7]    ; clk        ; 6.528 ; 6.528 ; Fall       ; clk             ;
; io[*]     ; en         ; 5.554 ; 5.554 ; Rise       ; en              ;
;  io[0]    ; en         ; 6.030 ; 6.030 ; Rise       ; en              ;
;  io[1]    ; en         ; 5.984 ; 5.984 ; Rise       ; en              ;
;  io[2]    ; en         ; 5.797 ; 5.797 ; Rise       ; en              ;
;  io[3]    ; en         ; 5.738 ; 5.738 ; Rise       ; en              ;
;  io[4]    ; en         ; 5.955 ; 5.955 ; Rise       ; en              ;
;  io[5]    ; en         ; 5.554 ; 5.554 ; Rise       ; en              ;
;  io[6]    ; en         ; 6.066 ; 6.066 ; Rise       ; en              ;
;  io[7]    ; en         ; 5.861 ; 5.861 ; Rise       ; en              ;
; io[*]     ; en         ; 4.774 ; 4.774 ; Fall       ; en              ;
;  io[0]    ; en         ; 5.932 ; 5.932 ; Fall       ; en              ;
;  io[1]    ; en         ; 5.550 ; 5.550 ; Fall       ; en              ;
;  io[2]    ; en         ; 4.774 ; 4.774 ; Fall       ; en              ;
;  io[3]    ; en         ; 5.184 ; 5.184 ; Fall       ; en              ;
;  io[4]    ; en         ; 5.407 ; 5.407 ; Fall       ; en              ;
;  io[5]    ; en         ; 5.401 ; 5.401 ; Fall       ; en              ;
;  io[6]    ; en         ; 5.503 ; 5.503 ; Fall       ; en              ;
;  io[7]    ; en         ; 5.301 ; 5.301 ; Fall       ; en              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rw         ; io[0]       ; 47.192 ; 47.192 ; 47.192 ; 47.192 ;
; rw         ; io[1]       ; 47.192 ; 47.192 ; 47.192 ; 47.192 ;
; rw         ; io[2]       ; 46.987 ; 46.987 ; 46.987 ; 46.987 ;
; rw         ; io[3]       ; 47.182 ; 47.182 ; 47.182 ; 47.182 ;
; rw         ; io[4]       ; 46.235 ; 46.235 ; 46.235 ; 46.235 ;
; rw         ; io[5]       ; 46.757 ; 46.757 ; 46.757 ; 46.757 ;
; rw         ; io[6]       ; 46.292 ; 46.292 ; 46.292 ; 46.292 ;
; rw         ; io[7]       ; 47.182 ; 47.182 ; 47.182 ; 47.182 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rw         ; io[0]       ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; rw         ; io[1]       ; 8.847 ; 8.847 ; 8.847 ; 8.847 ;
; rw         ; io[2]       ; 8.735 ; 8.735 ; 8.735 ; 8.735 ;
; rw         ; io[3]       ; 8.799 ; 8.799 ; 8.799 ; 8.799 ;
; rw         ; io[4]       ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; rw         ; io[5]       ; 8.615 ; 8.615 ; 8.615 ; 8.615 ;
; rw         ; io[6]       ; 8.548 ; 8.548 ; 8.548 ; 8.548 ;
; rw         ; io[7]       ; 8.837 ; 8.837 ; 8.837 ; 8.837 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 40       ; 36       ; 120      ;
; en         ; clk      ; 8        ; 8        ; 14       ; 14       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 40       ; 36       ; 120      ;
; en         ; clk      ; 8        ; 8        ; 14       ; 14       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 8260  ; 8260 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 8412  ; 8412 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 02 09:14:14 2020
Info: Command: quartus_sta Queue -c Queue
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8222 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Queue.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name en en
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt1|dff[10]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[10]|Dff|Master_D|n1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt2|dff[10]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[10]|Dff|Master_D|n1~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt2|dff[6]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt2|dff[6]|Dff|Slave_D|n1~1|dataa"
    Warning (332126): Node "cnt2|dff[6]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[6]|Dff|Master_D|n1~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt2|dff[7]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[7]|Dff|Master_D|n1~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt2|dff[3]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt2|dff[3]|Dff|Slave_D|n1~1|datab"
    Warning (332126): Node "cnt2|dff[3]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[3]|Dff|Master_D|n1~0|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt2|dff[4]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[4]|Dff|Master_D|n1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt2|dff[0]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[0]|Dff|Master_D|n1~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt2|dff[9]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt2|dff[9]|Dff|Slave_D|n1~1|datab"
    Warning (332126): Node "cnt2|dff[9]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt2|dff[9]|Dff|Master_D|n1~0|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt1|dff[6]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt1|dff[6]|Dff|Slave_D|n1~1|datab"
    Warning (332126): Node "cnt1|dff[6]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[6]|Dff|Master_D|n1~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt1|dff[7]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[7]|Dff|Master_D|n1~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt1|dff[3]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt1|dff[3]|Dff|Slave_D|n1~1|datac"
    Warning (332126): Node "cnt1|dff[3]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[3]|Dff|Master_D|n1~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt1|dff[4]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[4]|Dff|Master_D|n1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "cnt1|dff[0]|Dff|Master_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[0]|Dff|Master_D|n1~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt1|dff[9]|Dff|Master_D|n1~0|combout"
    Warning (332126): Node "cnt1|dff[9]|Dff|Slave_D|n1~1|datab"
    Warning (332126): Node "cnt1|dff[9]|Dff|Slave_D|n1~1|combout"
    Warning (332126): Node "cnt1|dff[9]|Dff|Master_D|n1~0|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: mux|ins[0]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[1]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[2]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[3]|oa1~0  from: datad  to: combout
    Info (332098): Cell: mux|ins[5]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[6]|oa1~0  from: datad  to: combout
    Info (332098): Cell: mux|ins[7]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[8]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[9]|oa1~0  from: datab  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd0~1  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd16~0  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd24~0  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd8~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.177      -151.148 clk 
Info (332146): Worst-case hold slack is 0.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.196         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -10.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.094   -334109.841 en 
    Info (332119):    -1.941        -1.941 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: mux|ins[0]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[1]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[2]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[3]|oa1~0  from: datad  to: combout
    Info (332098): Cell: mux|ins[5]|oa1~0  from: datac  to: combout
    Info (332098): Cell: mux|ins[6]|oa1~0  from: datad  to: combout
    Info (332098): Cell: mux|ins[7]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[8]|oa1~0  from: datab  to: combout
    Info (332098): Cell: mux|ins[9]|oa1~0  from: datab  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd0~1  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd16~0  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd24~0  from: datad  to: combout
    Info (332098): Cell: r|inst2|inst2[0]|WideAnd8~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.243       -37.070 clk 
Info (332146): Worst-case hold slack is 0.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.047         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.985    -83919.314 en 
    Info (332119):    -1.380        -1.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 4809 megabytes
    Info: Processing ended: Mon Nov 02 09:14:20 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


