~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 0 |
~~~~~~~~~~

~F.PC dec      : 0
~F.PC bin      : 00000000000000000000000000000000

~D.Ins_Mem   : 00000000000000000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 0 | 0 | 0 | 0 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 1 |
~~~~~~~~~~

~F.PC dec      : 4
~F.PC bin      : 00000000000000000000000000000100

~D.Ins_Mem   : 10001100000000010000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 0 | 0 | 0 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 2 |
~~~~~~~~~~

~F.PC dec      : 8
~F.PC bin      : 00000000000000000000000000001000

~D.Ins_Mem   : 10001100000000100000000000000100

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 0 | 0 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 3 |
~~~~~~~~~~

~F.PC dec      : 12
~F.PC bin      : 00000000000000000000000000001100

~D.Ins_Mem   : 00000000000000010011000000100001

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 0 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 4 |
~~~~~~~~~~

~F.PC dec      : 16
~F.PC bin      : 00000000000000000000000000010000

~D.Ins_Mem   : 10001100000001000000000000000100

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 5 |
~~~~~~~~~~

~F.PC dec      : 20
~F.PC bin      : 00000000000000000000000000010100

~D.Ins_Mem   : 10101100000001000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 6 |
~~~~~~~~~~

~F.PC dec      : 24
~F.PC bin      : 00000000000000000000000000011000

~D.Ins_Mem   : 00000000100001100011000000100001

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 7 |
~~~~~~~~~~

~F.PC dec      : 28
~F.PC bin      : 00000000000000000000000000011100

~D.Ins_Mem   : 00000000110000010011100000100011

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 8 |
~~~~~~~~~~

~F.PC dec      : 32
~F.PC bin      : 00000000000000000000000000100000

~D.Ins_Mem   : 10101100000001110000000000001000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 9 |
~~~~~~~~~~

~F.PC dec      : 36
~F.PC bin      : 00000000000000000000000000100100

~D.Ins_Mem   : 10101100000001110000000000001000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 10 |
~~~~~~~~~~

~F.PC dec      : 40
~F.PC bin      : 00000000000000000000000000101000

~D.Ins_Mem   : 11111111111111111111111111111111

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 1 | 1 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 11 |
~~~~~~~~~~

~F.PC dec      : 40
~F.PC bin      : 00000000000000000000000000101000

~D.Ins_Mem   : 00000000000000000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 0 | 0 | 1 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 12 |
~~~~~~~~~~

~F.PC dec      : 40
~F.PC bin      : 00000000000000000000000000101000

~D.Ins_Mem   : 00000000000000000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 0 | 0 | 0 | 1 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 13 |
~~~~~~~~~~

~F.PC dec      : 40
~F.PC bin      : 00000000000000000000000000101000

~D.Ins_Mem   : 00000000000000000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 0 | 0 | 0 | 0 | 1 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~
|Loop: 14 |
~~~~~~~~~~

~F.PC dec      : 40
~F.PC bin      : 00000000000000000000000000101000

~D.Ins_Mem   : 00000000000000000000000000000000

~E.Rs          : 00000
~E.Rt          : 00000
~E.Write_Reg   : 00000
~E.Read_Data1  : 00000000000000000000000000000000
~E.Read_Data2  : 00000000000000000000000000000000
~E.wrt_enable  : 0

~M.Rs          : 00000
~M.Rt          : 00000
~M.Write_Reg   : 00000
~M.ALU_Result  : 00000000000000000000000000000000
~M.wrt_enable  : 0

~W.Rs          : 00000
~W.Rt          : 00000
~W.Write_Reg   : 00000
~W.Wrt_Data    : 00000000000000000000000000000000
~W.wrt_enable  : 0

~ACTIVESTAGES~
~|IF |ID | E |MS |WB |~
~| 0 | 0 | 0 | 0 | 0 |~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

