---
schema-version: v1.2.9
id: IEC60191-6-17-2011
title:
- content: Mechanical standardization of semiconductor devices
  language:
  - en
  script:
  - Latn
  format: text/plain
  type: title-intro
- content: 'Part 6-17: General rules for the preparation of outline drawings of surface
    mounted semiconductor device packages'
  language:
  - en
  script:
  - Latn
  format: text/plain
  type: title-main
- content: Design guide for stacked packages -- Fine-pitch ball grid array and fine-pitch
    land grid array (P-PFBGA and P-PFLGA)
  language:
  - en
  script:
  - Latn
  format: text/plain
  type: title-part
- content: 'Mechanical standardization of semiconductor devices - Part 6-17: General
    rules for the preparation of outline drawings of surface mounted semiconductor
    device packages - Design guide for stacked packages -- Fine-pitch ball grid array
    and fine-pitch land grid array (P-PFBGA and P-PFLGA)'
  language:
  - en
  script:
  - Latn
  format: text/plain
  type: main
- content: Normalisation mécanique des dispositifs à semiconducteurs
  language:
  - fr
  script:
  - Latn
  format: text/plain
  type: title-intro
- content: 'Partie 6-17: Règles générales pour la préparation des dessins d''encombrement
    des dispositifs à semiconducteurs à montage en surface'
  language:
  - fr
  script:
  - Latn
  format: text/plain
  type: title-main
- content: Guide de conception pour les boîtiers empilés -- Boîtiers matriciels à
    billes et à pas fins et boîtiers matriciels à zone de contact plate et à pas fins
    (P-PFBGA et P-PFLGA)
  language:
  - fr
  script:
  - Latn
  format: text/plain
  type: title-part
- content: 'Normalisation mécanique des dispositifs à semiconducteurs - Partie 6-17:
    Règles générales pour la préparation des dessins d''encombrement des dispositifs
    à semiconducteurs à montage en surface - Guide de conception pour les boîtiers
    empilés -- Boîtiers matriciels à billes et à pas fins et boîtiers matriciels à
    zone de contact plate et à pas fins (P-PFBGA et P-PFLGA)'
  language:
  - fr
  script:
  - Latn
  format: text/plain
  type: main
link:
- content: https://webstore.iec.ch/publication/997
  type: src
- content: https://webstore.iec.ch/preview/info_iec60191-6-17{ed1.0}b.pdf
  type: obp
type: standard
docid:
- id: IEC 60191-6-17:2011
  type: IEC
  primary: true
- id: 'urn:iec:std:iec:60191-6-17:2011-01:::'
  type: URN
date:
- type: published
  value: '2011-01-27'
- type: stable-until
  value: '2027-12-31'
contributor:
- organization:
    name:
    - content: International Electrotechnical Commission
    abbreviation:
      content: IEC
    url: www.iec.ch
  role:
  - type: publisher
edition:
  content: '1'
revdate: '2011-01-27'
language:
- en
- fr
script:
- Latn
abstract:
- content: IEC 60191-6-17:2011 provides outline drawings and dimensions for stacked
    packages and individual stackable packages in the form of FBGA or FLGA.
  language:
  - en
  script:
  - Latn
  format: text/html
- content: La CEI 60191-6-17:2011 fournit les dessins d'encombrement et les dimensions
    pour les boîtiers empilés et les boîtiers empilables individuels sous forme de
    FBGA ou FLGA.
  language:
  - fr
  script:
  - Latn
  format: text/html
docstatus:
  stage:
    value: PUBLISHED
copyright:
- owner:
  - name:
    - content: International Electrotechnical Commission
    abbreviation:
      content: IEC
    url: www.iec.ch
  from: '2011'
place:
- Geneva
doctype:
  type: international-standard
editorialgroup:
  technical_committee:
  - name: TC 47/SC 47D
    number: 47
    type: technicalCommittee
ics:
- code: 31.080.01
  text: Semiconductor devices in general
structuredidentifier:
  project_number: '60191'
  part: '6'
  subpart: '17'
  type: IEC
ext:
  schema-version: v1.0.0
price_code: iec:G
