[TOC]



# 3.2  Verilog HDL门级建模

- 结构级建模

就是根据逻辑电路的结构（逻辑图），实例引用Verilog HDL中内置的基本门级元件或者用户定义的元件或其他模块，来描述结构图中的元件以及元件之间的连接关系。

- 门级建模

Verilog HDL中内置了12个基本门级元件（Primitive，有的翻译为“原语”）模型，引用这些基本门级元件对逻辑图进行描述，也称为门级建模。  

## 3.2.0 基本门级元件

| 类别               | 原语名称                       | 说明                                  |
| ------------------ | ------------------------------ | ------------------------------------- |
| 多输入门           | and、nand、or、nor、xor、xnor  | 只有单个输出,一个或多个输入           |
| 多输出门           | not、buf                       | 允许有多个输出，但只有一个输入        |
| 三态门             | bufif0、bufif1、notif0、notif1 | 有一个输出,一个数据输入和一个控制输入 |
| 上拉电阻和下拉电阻 | pullup、pulldown               | /                                     |



## 3.2.1 多输入门

```verilog
gate_name <instance> (OutputA.Input1,Input2,..,InputN);
```

| 原语名称 | 图形符号                                                     | 逻辑表达式         |
| -------- | ------------------------------------------------------------ | ------------------ |
| and      | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002182922697.png" alt="image-20221002182922697" style="zoom:50%;" /> | $L=A \& B$         |
| nand     | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002182937274.png" alt="image-20221002182937274" style="zoom:50%;" /> | $L=\sim(A \& B)$   |
| or       | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002182945084.png" alt="image-20221002182945084" style="zoom:50%;" /> | $L=A|B$            |
| nor      | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002182956651.png" alt="image-20221002182956651" style="zoom:50%;" /> | $L=\sim(A | B)$    |
| xor      | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002183001782.png" alt="image-20221002183001782" style="zoom:50%;" /> | $L=A\wedge B$      |
| xnor     | <img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002183007744.png" alt="image-20221002183007744" style="zoom:50%;" /> | $L=A\sim \wedge B$ |



### 基本门的调用方法举例

``` verilog
and    A1(out，in1，in2，in3);
xnor  NX1(out，in1，in2，in3，in4);
```

- 对基本门级元件，调用名A1、NX1可以省略。 
- 若同一个基本门在当前模块中被调用多次，可在一条调用语句中加以说明，中间以逗号相隔。 （？）

- and、nand真值表:

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002185500254.png" alt="image-20221002185500254" style="zoom:50%;" />



## 3.2.2 多输出门

允许有多个输出，但只有一个输入

```verilog
buf  B1（out1，out2，…，in）;
not  N1（out1，out2，…，in）;
```

buf真值表

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190148073.png" alt="image-20221002190148073" style="zoom:50%;" />

not真值表

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190218929.png" alt="image-20221002190218929" style="zoom:50%;" />

## 3.2.3 三态门

有一个输出、一个数据输入和一个输入控制。
如果输入控制信号无效，则三态门的输出为高阻态z。 

### bufif1

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190341029.png" alt="image-20221002190341029" style="zoom:50%;" />

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190359835.png" alt="image-20221002190359835" style="zoom:50%;" />

### notif1

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190426083.png" alt="image-20221002190426083" style="zoom:50%;" />

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190432006.png" alt="image-20221002190432006" style="zoom:50%;" />

## 3.2.4  门级建模举例

### 2选1数据选择器

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20221002190740774.png" alt="image-20221002190740774" style="zoom:33%;" />

```verilog
//Gate-level description
module _2to1muxtri (a,b,sel,out);
   input a,b,sel;
   output out;
   tri out;
   bufif1 (out,b,sel);
   bufif0 (out,a,sel);
 endmodule 

```

### 1位全加器

```verilog
module addbit (a, b, ci, sum, co);           
input   a,  b,  ci;                           
output  sum,  co;                         
wire   a, b, ci, sum, co, n1, n2, n3; 
     xor   u0(n1, a, b,)，               
              u1(sum, n1, ci);            
     and   u2(n2, a, b)，                  
              u3(n3, n1, ci);               
     or      (co, n2, n3);           
endmodule                                           
```

### 小结

1. 给电路图中的每个输入输出引脚  赋以端口名.
2. 给电路图中每条内部连线取上各自的连线名.
3. 给电路图中的每个逻辑元件取一个编号 (即“调用名”).
4. 给所要描述的这个电路模块确定一个模块名.
5. 用module定义相应模块名的结构描述,并将逻辑图中所有的输入输出端口名列入端口名表项中,再完成对各端口的输入输出类型说明.
6. 依照电路图中的连接关系,确定各单元之间端口信号的连接,完成对电路图内部的结构描述.
7. 最后用endmodule结束模块描述全过程.

