|modulo_verificador_ausencia_rolhas
reg_r[0] => Nreg_r[0].IN1
reg_r[1] => Nreg_r[1].IN1
reg_r[2] => Nreg_r[2].IN1
reg_r[3] => Nreg_r[3].IN1
reg_r[4] => Nreg_r[4].IN1
reg_r[5] => Nreg_r[5].IN1
reg_r[6] => Nreg_r[6].IN1
aus_rolhas <= and_gate_7_inputs:gate_1.S


|modulo_verificador_ausencia_rolhas|and_gate_7_inputs:gate_1
A => WideAnd0.IN0
B => WideAnd0.IN1
C => WideAnd0.IN2
D => WideAnd0.IN3
E => WideAnd0.IN4
F => WideAnd0.IN5
G => WideAnd0.IN6
S <= WideAnd0.DB_MAX_OUTPUT_PORT_TYPE


