Analysis & Synthesis report for FPz8_Cyclone_IV
Fri Nov 11 10:24:13 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_CMD
 11. State Machine - |CPU|fpz8_cpu_v1:inst|\main:CPU_STATE
 12. State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TX_STATE
 13. State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.RX_STATE
 14. Registers Protected by Synthesis
 15. Registers Removed During Synthesis
 16. General Register Statistics
 17. Inverted Register Statistics
 18. Multiplexer Restructuring Statistics (Restructuring Performed)
 19. Source assignments for fpz8_cpu_v1:inst
 20. Source assignments for altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated
 21. Source assignments for altsyncram1:File_Registers|altsyncram:altsyncram_component|altsyncram_t2b1:auto_generated
 22. Parameter Settings for User Entity Instance: altsyncram2:Program_Memory|altsyncram:altsyncram_component
 23. Parameter Settings for User Entity Instance: altsyncram1:File_Registers|altsyncram:altsyncram_component
 24. Parameter Settings for Inferred Entity Instance: fpz8_cpu_v1:inst|lpm_mult:Mult0
 25. altsyncram Parameter Settings by Entity Instance
 26. lpm_mult Parameter Settings by Entity Instance
 27. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+------------------------------------+----------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Nov 11 10:24:13 2016        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; FPz8_Cyclone_IV                              ;
; Top-level Entity Name              ; CPU                                          ;
; Family                             ; Cyclone IV E                                 ;
; Total logic elements               ; 4,886                                        ;
;     Total combinational functions  ; 4,854                                        ;
;     Dedicated logic registers      ; 494                                          ;
; Total registers                    ; 494                                          ;
; Total pins                         ; 12                                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 147,456                                      ;
; Embedded Multiplier 9-bit elements ; 1                                            ;
; Total PLLs                         ; 0                                            ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE6E22C8        ;                    ;
; Top-level entity name                                                      ; CPU                ; FPz8_Cyclone_IV    ;
; Family name                                                                ; Cyclone IV E       ; Stratix            ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Use Generated Physical Constraints File                                    ; Off                ;                    ;
; Allow Any RAM Size For Recognition                                         ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; Off                ; Off                ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report                         ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                   ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                   ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------+
; CPU.bdf                          ; yes             ; User Block Diagram/Schematic File  ; E:/VHDL/FPZ8/CPU.bdf                                           ;
; fpz8_cpu_v1.vhd                  ; yes             ; User VHDL File                     ; E:/VHDL/FPZ8/fpz8_cpu_v1.vhd                                   ;
; FPZ8_test.mif                    ; yes             ; User Memory Initialization File    ; E:/VHDL/FPZ8/FPZ8_test.mif                                     ;
; altsyncram1.vhd                  ; yes             ; User Wizard-Generated File         ; E:/VHDL/FPZ8/altsyncram1.vhd                                   ;
; altsyncram2.vhd                  ; yes             ; User Wizard-Generated File         ; E:/VHDL/FPZ8/altsyncram2.vhd                                   ;
; altsyncram.tdf                   ; yes             ; Megafunction                       ; c:/altera/91sp2/quartus/libraries/megafunctions/altsyncram.tdf ;
; db/altsyncram_7le1.tdf           ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/altsyncram_7le1.tdf                            ;
; db/decode_jsa.tdf                ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/decode_jsa.tdf                                 ;
; db/decode_c8a.tdf                ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/decode_c8a.tdf                                 ;
; db/mux_3nb.tdf                   ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/mux_3nb.tdf                                    ;
; db/altsyncram_t2b1.tdf           ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/altsyncram_t2b1.tdf                            ;
; lpm_mult.tdf                     ; yes             ; Megafunction                       ; c:/altera/91sp2/quartus/libraries/megafunctions/lpm_mult.tdf   ;
; db/mult_aat.tdf                  ; yes             ; Auto-Generated Megafunction        ; E:/VHDL/FPZ8/db/mult_aat.tdf                                   ;
+----------------------------------+-----------------+------------------------------------+----------------------------------------------------------------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 4,886       ;
;                                             ;             ;
; Total combinational functions               ; 4854        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 3077        ;
;     -- 3 input functions                    ; 1182        ;
;     -- <=2 input functions                  ; 595         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 4420        ;
;     -- arithmetic mode                      ; 434         ;
;                                             ;             ;
; Total registers                             ; 494         ;
;     -- Dedicated logic registers            ; 494         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 12          ;
; Total memory bits                           ; 147456      ;
; Embedded Multiplier 9-bit elements          ; 1           ;
; Maximum fan-out node                        ; CLOCK~input ;
; Maximum fan-out                             ; 518         ;
; Total fan-out                               ; 19278       ;
; Average fan-out                             ; 3.57        ;
+---------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                               ; Library Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |CPU                                      ; 4854 (1)          ; 494 (0)      ; 147456      ; 1            ; 1       ; 0         ; 12   ; 0            ; |CPU                                                                                                              ; work         ;
;    |altsyncram1:File_Registers|           ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram1:File_Registers                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram1:File_Registers|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_t2b1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram1:File_Registers|altsyncram:altsyncram_component|altsyncram_t2b1:auto_generated                    ; work         ;
;    |altsyncram2:Program_Memory|           ; 10 (0)            ; 1 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram2:Program_Memory                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|   ; 10 (0)            ; 1 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram2:Program_Memory|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_7le1:auto_generated| ; 10 (0)            ; 1 (1)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated                    ; work         ;
;             |decode_jsa:decode3|          ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|decode_jsa:decode3 ; work         ;
;             |mux_3nb:mux2|                ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |CPU|altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|mux_3nb:mux2       ; work         ;
;    |fpz8_cpu_v1:inst|                     ; 4843 (4843)       ; 493 (493)    ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |CPU|fpz8_cpu_v1:inst                                                                                             ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |CPU|fpz8_cpu_v1:inst|lpm_mult:Mult0                                                                              ; work         ;
;          |mult_aat:auto_generated|        ; 0 (0)             ; 0 (0)        ; 0           ; 1            ; 1       ; 0         ; 0    ; 0            ; |CPU|fpz8_cpu_v1:inst|lpm_mult:Mult0|mult_aat:auto_generated                                                      ; work         ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; Name                                                                                                 ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                           ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; altsyncram1:File_Registers|altsyncram:altsyncram_component|altsyncram_t2b1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 2048         ; 8            ; --           ; --           ; 16384  ; None                          ;
; altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 16384        ; 8            ; --           ; --           ; 131072 ; ../../vhdl/fpz8/FPZ8_test.mif ;
+------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------+-------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 1           ;
; Simple Multipliers (18-bit)           ; 0           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 1           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_CMD                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------+-------------------------+-------------------------+------------------------+-------------------------+------------------------+----------------------------+----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+--------------------------------+---------------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+----------------------------+-----------------------------+----------------------------+---------------------------+-----------------------------+----------------------------+-----------------------------+------------------------------+-------------------------------+-----------------------------+----------------------------+----------------------------+
; Name                            ; \main:DBG_CMD.DBG_EXEC3 ; \main:DBG_CMD.DBG_EXEC2 ; \main:DBG_CMD.DBG_EXEC ; \main:DBG_CMD.DBG_STUFF ; \main:DBG_CMD.DBG_STEP ; \main:DBG_CMD.DBG_PROGMEM6 ; \main:DBG_CMD.DBG_PROGMEM5 ; \main:DBG_CMD.DBG_PROGMEM4 ; \main:DBG_CMD.DBG_PROGMEM3 ; \main:DBG_CMD.DBG_PROGMEM2 ; \main:DBG_CMD.DBG_PROGMEM ; \main:DBG_CMD.DBG_READ_PROGMEM ; \main:DBG_CMD.DBG_WRITE_PROGMEM ; \main:DBG_CMD.DBG_REG5 ; \main:DBG_CMD.DBG_REG4 ; \main:DBG_CMD.DBG_REG3 ; \main:DBG_CMD.DBG_REG2 ; \main:DBG_CMD.DBG_REG ; \main:DBG_CMD.DBG_READ_REG ; \main:DBG_CMD.DBG_WRITE_REG ; \main:DBG_CMD.DBG_SEND_PC2 ; \main:DBG_CMD.DBG_SEND_PC ; \main:DBG_CMD.DBG_WRITE_PC2 ; \main:DBG_CMD.DBG_WRITE_PC ; \main:DBG_CMD.DBG_SEND_CTRL ; \main:DBG_CMD.DBG_WRITE_CTRL ; \main:DBG_CMD.DBG_SEND_STATUS ; \main:DBG_CMD.DBG_SEND_REV2 ; \main:DBG_CMD.DBG_SEND_REV ; \main:DBG_CMD.DBG_WAIT_CMD ;
+---------------------------------+-------------------------+-------------------------+------------------------+-------------------------+------------------------+----------------------------+----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+--------------------------------+---------------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+----------------------------+-----------------------------+----------------------------+---------------------------+-----------------------------+----------------------------+-----------------------------+------------------------------+-------------------------------+-----------------------------+----------------------------+----------------------------+
; \main:DBG_CMD.DBG_WAIT_CMD      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 0                          ;
; \main:DBG_CMD.DBG_SEND_REV      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 1                          ; 1                          ;
; \main:DBG_CMD.DBG_SEND_REV2     ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 1                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_SEND_STATUS   ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 1                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_WRITE_CTRL    ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 1                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_SEND_CTRL     ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 1                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_WRITE_PC      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 1                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_WRITE_PC2     ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 1                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_SEND_PC       ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 1                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_SEND_PC2      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 1                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_WRITE_REG     ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 1                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_READ_REG      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 1                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_REG           ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 1                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_REG2          ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 1                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_REG3          ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 1                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_REG4          ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 1                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_REG5          ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 1                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_WRITE_PROGMEM ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 1                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_READ_PROGMEM  ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 1                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM       ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 1                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM2      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 1                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM3      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 1                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM4      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 1                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM5      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 1                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_PROGMEM6      ; 0                       ; 0                       ; 0                      ; 0                       ; 0                      ; 1                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_STEP          ; 0                       ; 0                       ; 0                      ; 0                       ; 1                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_STUFF         ; 0                       ; 0                       ; 0                      ; 1                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_EXEC          ; 0                       ; 0                       ; 1                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_EXEC2         ; 0                       ; 1                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
; \main:DBG_CMD.DBG_EXEC3         ; 1                       ; 0                       ; 0                      ; 0                       ; 0                      ; 0                          ; 0                          ; 0                          ; 0                          ; 0                          ; 0                         ; 0                              ; 0                               ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                          ; 0                           ; 0                          ; 0                         ; 0                           ; 0                          ; 0                           ; 0                            ; 0                             ; 0                           ; 0                          ; 1                          ;
+---------------------------------+-------------------------+-------------------------+------------------------+-------------------------+------------------------+----------------------------+----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+--------------------------------+---------------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+----------------------------+-----------------------------+----------------------------+---------------------------+-----------------------------+----------------------------+-----------------------------+------------------------------+-------------------------------+-----------------------------+----------------------------+----------------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |CPU|fpz8_cpu_v1:inst|\main:CPU_STATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------+-----------------------------+---------------------------+----------------------------+-----------------------------+---------------------------+---------------------------+------------------------------+------------------------------+-----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+-------------------------------+------------------------------+---------------------------+--------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+-------------------------+-----------------------------+----------------------------+-----------------------------+-----------------------------+-----------------------------+----------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+-------------------------+-------------------------+---------------------------+--------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+--------------------------+----------------------------+-----------------------------+------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-----------------------------+----------------------------+----------------------------+--------------------------+--------------------------+-------------------------+---------------------------+----------------------------+
; Name                          ; \main:CPU_STATE.CPU_ILLEGAL ; \main:CPU_STATE.CPU_RESET ; \main:CPU_STATE.CPU_HALTED ; \main:CPU_STATE.CPU_VECTOR2 ; \main:CPU_STATE.CPU_DECOD ; \main:CPU_STATE.CPU_STORE ; \main:CPU_STATE.CPU_UNSTACK3 ; \main:CPU_STATE.CPU_UNSTACK2 ; \main:CPU_STATE.CPU_UNSTACK ; \main:CPU_STATE.CPU_STACK3 ; \main:CPU_STATE.CPU_STACK2 ; \main:CPU_STATE.CPU_STACK1 ; \main:CPU_STATE.CPU_STACK ; \main:CPU_STATE.CPU_INDSTACK2 ; \main:CPU_STATE.CPU_INDSTACK ; \main:CPU_STATE.CPU_TRAP2 ; \main:CPU_STATE.CPU_TRAP ; \main:CPU_STATE.CPU_INDJUMP2 ; \main:CPU_STATE.CPU_INDJUMP ; \main:CPU_STATE.CPU_DJNZ ; \main:CPU_STATE.CPU_BTJ ; \main:CPU_STATE.CPU_IBTJ ; \main:CPU_STATE.CPU_BIT ; \main:CPU_STATE.CPU_LDMTOP2 ; \main:CPU_STATE.CPU_LDMTOP ; \main:CPU_STATE.CPU_LDPTOM4 ; \main:CPU_STATE.CPU_LDPTOM3 ; \main:CPU_STATE.CPU_LDPTOM2 ; \main:CPU_STATE.CPU_LDPTOM ; \main:CPU_STATE.CPU_LDPTOIM2 ; \main:CPU_STATE.CPU_LDPTOIM ; \main:CPU_STATE.CPU_LDW2 ; \main:CPU_STATE.CPU_LDW ; \main:CPU_STATE.CPU_DMAB ; \main:CPU_STATE.CPU_OMA2 ; \main:CPU_STATE.CPU_OMA ; \main:CPU_STATE.CPU_TMA ; \main:CPU_STATE.CPU_ISMD1 ; \main:CPU_STATE.CPU_IND2 ; \main:CPU_STATE.CPU_IND1 ; \main:CPU_STATE.CPU_XRRS3 ; \main:CPU_STATE.CPU_XRRS2 ; \main:CPU_STATE.CPU_XRRS ; \main:CPU_STATE.CPU_XRRD3 ; \main:CPU_STATE.CPU_XRRD2 ; \main:CPU_STATE.CPU_XRRD ; \main:CPU_STATE.CPU_IRRS2 ; \main:CPU_STATE.CPU_IRRS ; \main:CPU_STATE.CPU_MTOIRR ; \main:CPU_STATE.CPU_IMTOIRR ; \main:CPU_STATE.CPU_XRRTORR4 ; \main:CPU_STATE.CPU_XRRTORR3 ; \main:CPU_STATE.CPU_XRRTORR2 ; \main:CPU_STATE.CPU_XRRTORR ; \main:CPU_STATE.CPU_XRTOM ; \main:CPU_STATE.CPU_MTOXAD2 ; \main:CPU_STATE.CPU_MTOXAD ; \main:CPU_STATE.CPU_XADTOM ; \main:CPU_STATE.CPU_MUL2 ; \main:CPU_STATE.CPU_MUL1 ; \main:CPU_STATE.CPU_MUL ; \main:CPU_STATE.CPU_INDRR ; \main:CPU_STATE.CPU_VECTOR ;
+-------------------------------+-----------------------------+---------------------------+----------------------------+-----------------------------+---------------------------+---------------------------+------------------------------+------------------------------+-----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+-------------------------------+------------------------------+---------------------------+--------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+-------------------------+-----------------------------+----------------------------+-----------------------------+-----------------------------+-----------------------------+----------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+-------------------------+-------------------------+---------------------------+--------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+--------------------------+----------------------------+-----------------------------+------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-----------------------------+----------------------------+----------------------------+--------------------------+--------------------------+-------------------------+---------------------------+----------------------------+
; \main:CPU_STATE.CPU_VECTOR    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 0                          ;
; \main:CPU_STATE.CPU_INDRR     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 1                         ; 1                          ;
; \main:CPU_STATE.CPU_MUL       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 1                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_MUL1      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 1                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_MUL2      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 1                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XADTOM    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 1                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_MTOXAD    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 1                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_MTOXAD2   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 1                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRTOM     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 1                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRTORR   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 1                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRTORR2  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 1                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRTORR3  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 1                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRTORR4  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 1                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IMTOIRR   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 1                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_MTOIRR    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 1                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IRRS      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 1                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IRRS2     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 1                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRD      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 1                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRD2     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 1                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRD3     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 1                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRS      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 1                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRS2     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 1                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_XRRS3     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 1                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IND1      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 1                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IND2      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 1                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_ISMD1     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 1                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_TMA       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 1                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_OMA       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 1                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_OMA2      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 1                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_DMAB      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 1                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDW       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 1                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDW2      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 1                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOIM   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 1                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOIM2  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 1                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOM    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 1                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOM2   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 1                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOM3   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 1                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDPTOM4   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 1                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDMTOP    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 1                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_LDMTOP2   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 1                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_BIT       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 1                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_IBTJ      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 1                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_BTJ       ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 1                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_DJNZ      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 1                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_INDJUMP   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 1                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_INDJUMP2  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 1                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_TRAP      ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 1                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_TRAP2     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 1                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_INDSTACK  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 1                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_INDSTACK2 ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 1                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_STACK     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 1                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_STACK1    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 1                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_STACK2    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 1                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_STACK3    ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 1                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_UNSTACK   ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 1                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_UNSTACK2  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 1                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_UNSTACK3  ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 1                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_STORE     ; 0                           ; 0                         ; 0                          ; 0                           ; 0                         ; 1                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_DECOD     ; 0                           ; 0                         ; 0                          ; 0                           ; 1                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_VECTOR2   ; 0                           ; 0                         ; 0                          ; 1                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_HALTED    ; 0                           ; 0                         ; 1                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_RESET     ; 0                           ; 1                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
; \main:CPU_STATE.CPU_ILLEGAL   ; 1                           ; 0                         ; 0                          ; 0                           ; 0                         ; 0                         ; 0                            ; 0                            ; 0                           ; 0                          ; 0                          ; 0                          ; 0                         ; 0                             ; 0                            ; 0                         ; 0                        ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                       ; 0                           ; 0                          ; 0                           ; 0                           ; 0                           ; 0                          ; 0                            ; 0                           ; 0                        ; 0                       ; 0                        ; 0                        ; 0                       ; 0                       ; 0                         ; 0                        ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                         ; 0                        ; 0                         ; 0                        ; 0                          ; 0                           ; 0                            ; 0                            ; 0                            ; 0                           ; 0                         ; 0                           ; 0                          ; 0                          ; 0                        ; 0                        ; 0                       ; 0                         ; 1                          ;
+-------------------------------+-----------------------------+---------------------------+----------------------------+-----------------------------+---------------------------+---------------------------+------------------------------+------------------------------+-----------------------------+----------------------------+----------------------------+----------------------------+---------------------------+-------------------------------+------------------------------+---------------------------+--------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+-------------------------+-----------------------------+----------------------------+-----------------------------+-----------------------------+-----------------------------+----------------------------+------------------------------+-----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+-------------------------+-------------------------+---------------------------+--------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+---------------------------+--------------------------+---------------------------+--------------------------+----------------------------+-----------------------------+------------------------------+------------------------------+------------------------------+-----------------------------+---------------------------+-----------------------------+----------------------------+----------------------------+--------------------------+--------------------------+-------------------------+---------------------------+----------------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TX_STATE                                                                                                                                                                                                                      ;
+-------------------------------------------+--------------------------------------+-------------------------------------+-------------------------------------------+-------------------------------------+------------------------------------+------------------------------------+
; Name                                      ; \main:DBG_UART.TX_STATE.DBGTX_BREAK2 ; \main:DBG_UART.TX_STATE.DBGTX_BREAK ; \main:DBG_UART.TX_STATE.DBGTX_TRASMITTING ; \main:DBG_UART.TX_STATE.DBGTX_START ; \main:DBG_UART.TX_STATE.DBGTX_IDLE ; \main:DBG_UART.TX_STATE.DBGTX_INIT ;
+-------------------------------------------+--------------------------------------+-------------------------------------+-------------------------------------------+-------------------------------------+------------------------------------+------------------------------------+
; \main:DBG_UART.TX_STATE.DBGTX_INIT        ; 0                                    ; 0                                   ; 0                                         ; 0                                   ; 0                                  ; 0                                  ;
; \main:DBG_UART.TX_STATE.DBGTX_IDLE        ; 0                                    ; 0                                   ; 0                                         ; 0                                   ; 1                                  ; 1                                  ;
; \main:DBG_UART.TX_STATE.DBGTX_START       ; 0                                    ; 0                                   ; 0                                         ; 1                                   ; 0                                  ; 1                                  ;
; \main:DBG_UART.TX_STATE.DBGTX_TRASMITTING ; 0                                    ; 0                                   ; 1                                         ; 0                                   ; 0                                  ; 1                                  ;
; \main:DBG_UART.TX_STATE.DBGTX_BREAK       ; 0                                    ; 1                                   ; 0                                         ; 0                                   ; 0                                  ; 1                                  ;
; \main:DBG_UART.TX_STATE.DBGTX_BREAK2      ; 1                                    ; 0                                   ; 0                                         ; 0                                   ; 0                                  ; 1                                  ;
+-------------------------------------------+--------------------------------------+-------------------------------------+-------------------------------------------+-------------------------------------+------------------------------------+------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.RX_STATE                                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------------------------------+
; Name                                    ; \main:DBG_UART.RX_STATE.DBGST_ERROR ; \main:DBG_UART.RX_STATE.DBGST_RECEIVING ; \main:DBG_UART.RX_STATE.DBGST_START ; \main:DBG_UART.RX_STATE.DBGST_IDLE ; \main:DBG_UART.RX_STATE.DBGST_MEASURING ; \main:DBG_UART.RX_STATE.DBGST_WAITSTART ; \main:DBG_UART.RX_STATE.DBGST_NOSYNC ;
+-----------------------------------------+-------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------------------------------+
; \main:DBG_UART.RX_STATE.DBGST_NOSYNC    ; 0                                   ; 0                                       ; 0                                   ; 0                                  ; 0                                       ; 0                                       ; 0                                    ;
; \main:DBG_UART.RX_STATE.DBGST_WAITSTART ; 0                                   ; 0                                       ; 0                                   ; 0                                  ; 0                                       ; 1                                       ; 1                                    ;
; \main:DBG_UART.RX_STATE.DBGST_MEASURING ; 0                                   ; 0                                       ; 0                                   ; 0                                  ; 1                                       ; 0                                       ; 1                                    ;
; \main:DBG_UART.RX_STATE.DBGST_IDLE      ; 0                                   ; 0                                       ; 0                                   ; 1                                  ; 0                                       ; 0                                       ; 1                                    ;
; \main:DBG_UART.RX_STATE.DBGST_START     ; 0                                   ; 0                                       ; 1                                   ; 0                                  ; 0                                       ; 0                                       ; 1                                    ;
; \main:DBG_UART.RX_STATE.DBGST_RECEIVING ; 0                                   ; 1                                       ; 0                                   ; 0                                  ; 0                                       ; 0                                       ; 1                                    ;
; \main:DBG_UART.RX_STATE.DBGST_ERROR     ; 1                                   ; 0                                       ; 0                                   ; 0                                  ; 0                                       ; 0                                       ; 1                                    ;
+-----------------------------------------+-------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+-----------------------------------------+-----------------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                         ;
+--------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name            ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+--------------------------+------------------------------------------------------------------+--------------------------------------------+
; fpz8_cpu_v1:inst|RXSYNC1 ; yes                                                              ; yes                                        ;
; fpz8_cpu_v1:inst|RXSYNC2 ; yes                                                              ; yes                                        ;
+--------------------------+------------------------------------------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                            ;
+------------------------------------------------------+----------------------------------------+
; Register name                                        ; Reason for Removal                     ;
+------------------------------------------------------+----------------------------------------+
; fpz8_cpu_v1:inst|\main:OLD_IRQ0[0..6]                ; Lost fanout                            ;
; fpz8_cpu_v1:inst|\main:DBG_UART.BITTIMERX[8..11]     ; Stuck at GND due to stuck port data_in ;
; fpz8_cpu_v1:inst|\main:DBG_UART.BITTIMETX[9..11]     ; Stuck at GND due to stuck port data_in ;
; fpz8_cpu_v1:inst|FCTL[3..6]                          ; Merged with fpz8_cpu_v1:inst|FCTL[7]   ;
; fpz8_cpu_v1:inst|\main:DBG_UART.TXSHIFTREG[8]        ; Stuck at VCC due to stuck port data_in ;
; fpz8_cpu_v1:inst|\main:DBG_UART.TX_STATE.DBGTX_BREAK ; Stuck at GND due to stuck port data_in ;
; fpz8_cpu_v1:inst|\main:FETCH_ADDR[14..15]            ; Lost fanout                            ;
; fpz8_cpu_v1:inst|IAB[14..15]                         ; Lost fanout                            ;
; Total Number of Removed Registers = 24               ;                                        ;
+------------------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 494   ;
; Number of registers using Synchronous Clear  ; 3     ;
; Number of registers using Synchronous Load   ; 104   ;
; Number of registers using Asynchronous Clear ; 185   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 490   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------+
; Inverted Register Statistics                       ;
+------------------------------------------+---------+
; Inverted Register                        ; Fan out ;
+------------------------------------------+---------+
; fpz8_cpu_v1:inst|RXSYNC1                 ; 18      ;
; fpz8_cpu_v1:inst|\main:CAN_FETCH         ; 25      ;
; fpz8_cpu_v1:inst|\main:DBG_UART.LAST_SMP ; 4       ;
; fpz8_cpu_v1:inst|RXSYNC2                 ; 1       ;
; fpz8_cpu_v1:inst|IAB[1]                  ; 3       ;
; Total number of inverted registers = 5   ;         ;
+------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------+
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:IQUEUE.WRPOS[0]        ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|ALU_FLAGS.C                  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TXCNT[2]      ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TXSHIFTREG[1] ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.SIZE[4]       ;
; 6:1                ; 12 bits   ; 48 LEs        ; 12 LEs               ; 36 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.BAUDCNTTX[6]  ;
; 8:1                ; 12 bits   ; 60 LEs        ; 12 LEs               ; 48 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.BAUDCNTRX[0]  ;
; 8:1                ; 8 bits    ; 40 LEs        ; 16 LEs               ; 24 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.SIZE[14]      ;
; 12:1               ; 8 bits    ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:PC[12]                 ;
; 12:1               ; 8 bits    ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:PC[6]                  ;
; 11:1               ; 8 bits    ; 56 LEs        ; 40 LEs               ; 16 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|IAB[15]                      ;
; 11:1               ; 4 bits    ; 28 LEs        ; 20 LEs               ; 8 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|IAB[0]                       ;
; 11:1               ; 3 bits    ; 21 LEs        ; 15 LEs               ; 6 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|IAB[2]                       ;
; 18:1               ; 4 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:RESULT[5]              ;
; 15:1               ; 8 bits    ; 80 LEs        ; 40 LEs               ; 40 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DEST_ADDR16[8]         ;
; 16:1               ; 8 bits    ; 80 LEs        ; 48 LEs               ; 32 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DEST_ADDR16[2]         ;
; 15:1               ; 3 bits    ; 30 LEs        ; 12 LEs               ; 18 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TX_DATA[1]    ;
; 17:1               ; 2 bits    ; 22 LEs        ; 14 LEs               ; 8 LEs                  ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DBG_UART.TX_DATA[4]    ;
; 20:1               ; 4 bits    ; 52 LEs        ; 24 LEs               ; 28 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:RESULT[1]              ;
; 40:1               ; 8 bits    ; 208 LEs       ; 88 LEs               ; 120 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|MODB[2]                      ;
; 29:1               ; 8 bits    ; 152 LEs       ; 32 LEs               ; 120 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:TEMP_DATA[1]           ;
; 54:1               ; 2 bits    ; 72 LEs        ; 20 LEs               ; 52 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|CPU_FLAGS.F1                 ;
; 53:1               ; 2 bits    ; 70 LEs        ; 22 LEs               ; 48 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|CPU_FLAGS.D                  ;
; 35:1               ; 4 bits    ; 92 LEs        ; 16 LEs               ; 76 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DEST_ADDR[10]          ;
; 40:1               ; 4 bits    ; 104 LEs       ; 24 LEs               ; 80 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DEST_ADDR[3]           ;
; 68:1               ; 8 bits    ; 360 LEs       ; 96 LEs               ; 264 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|RP[1]                        ;
; 41:1               ; 4 bits    ; 108 LEs       ; 28 LEs               ; 80 LEs                 ; Yes        ; |CPU|fpz8_cpu_v1:inst|\main:DEST_ADDR[7]           ;
; 89:1               ; 4 bits    ; 236 LEs       ; 56 LEs               ; 180 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|SP[11]                       ;
; 104:1              ; 8 bits    ; 552 LEs       ; 112 LEs              ; 440 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|SP[1]                        ;
; 89:1               ; 3 bits    ; 177 LEs       ; 48 LEs               ; 129 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|MAB[10]                      ;
; 103:1              ; 3 bits    ; 204 LEs       ; 60 LEs               ; 144 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|MAB[2]                       ;
; 136:1              ; 2 bits    ; 180 LEs       ; 44 LEs               ; 136 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|FCTL[0]                      ;
; 107:1              ; 4 bits    ; 284 LEs       ; 80 LEs               ; 204 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|MAB[6]                       ;
; 153:1              ; 8 bits    ; 816 LEs       ; 96 LEs               ; 720 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|IRQ0ENH[4]                   ;
; 169:1              ; 8 bits    ; 896 LEs       ; 96 LEs               ; 800 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|IRQ0ENL[5]                   ;
; 200:1              ; 8 bits    ; 1064 LEs      ; 88 LEs               ; 976 LEs                ; Yes        ; |CPU|fpz8_cpu_v1:inst|PAOUT[6]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|OCDCR                        ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux800                       ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux42                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux65                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux893                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|ADDRESSER12                  ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|ADDRESSER12                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux797                       ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux423                       ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|IQUEUE                       ;
; 3:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|IQUEUE                       ;
; 4:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|PWDB                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|Mux248                       ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|FETCH_ADDR                   ;
; 4:1                ; 61 bits   ; 122 LEs       ; 61 LEs               ; 61 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 4:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|SP                           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 5:1                ; 8 bits    ; 24 LEs        ; 8 LEs                ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|TEMP_DATA                    ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|IQUEUE                       ;
; 5:1                ; 15 bits   ; 45 LEs        ; 30 LEs               ; 15 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|PC                           ;
; 16:1               ; 7 bits    ; 70 LEs        ; 42 LEs               ; 28 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Mux902                       ;
; 5:1                ; 2 bits    ; 6 LEs         ; 2 LEs                ; 4 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|ATM_COUNTER                  ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|IQUEUE                       ;
; 7:1                ; 12 bits   ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|SP                           ;
; 7:1                ; 12 bits   ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|SP                           ;
; 17:1               ; 48 bits   ; 528 LEs       ; 144 LEs              ; 384 LEs                ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 17:1               ; 2 bits    ; 22 LEs        ; 8 LEs                ; 14 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector11                   ;
; 8:1                ; 63 bits   ; 315 LEs       ; 126 LEs              ; 189 LEs                ; No         ; |CPU|fpz8_cpu_v1:inst|Selector157                  ;
; 9:1                ; 3 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector187                  ;
; 14:1               ; 8 bits    ; 72 LEs        ; 8 LEs                ; 64 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|RP                           ;
; 33:1               ; 2 bits    ; 44 LEs        ; 12 LEs               ; 32 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 33:1               ; 2 bits    ; 44 LEs        ; 14 LEs               ; 30 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 11:1               ; 4 bits    ; 28 LEs        ; 16 LEs               ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 12:1               ; 18 bits   ; 144 LEs       ; 126 LEs              ; 18 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector247                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector238                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector230                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector227                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector215                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector205                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector197                  ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Selector192                  ;
; 12:1               ; 2 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 13:1               ; 3 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|DATAREAD                     ;
; 13:1               ; 4 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|DATAREAD                     ;
; 15:1               ; 3 bits    ; 30 LEs        ; 18 LEs               ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|Mux915                       ;
; 26:1               ; 4 bits    ; 68 LEs        ; 8 LEs                ; 60 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|SP                           ;
; 14:1               ; 2 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 27:1               ; 8 bits    ; 144 LEs       ; 16 LEs               ; 128 LEs                ; No         ; |CPU|fpz8_cpu_v1:inst|SP                           ;
; 16:1               ; 2 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|DBG_UART                     ;
; 16:1               ; 2 bits    ; 20 LEs        ; 8 LEs                ; 12 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 23:1               ; 2 bits    ; 30 LEs        ; 28 LEs               ; 2 LEs                  ; No         ; |CPU|fpz8_cpu_v1:inst|INTVECT                      ;
; 269:1              ; 12 bits   ; 2148 LEs      ; 132 LEs              ; 2016 LEs               ; No         ; |CPU|fpz8_cpu_v1:inst|\main:DBG_CMD.DBG_SEND_PC    ;
; 40:1               ; 46 bits   ; 1196 LEs      ; 644 LEs              ; 552 LEs                ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 40:1               ; 2 bits    ; 52 LEs        ; 4 LEs                ; 48 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
; 61:1               ; 2 bits    ; 80 LEs        ; 18 LEs               ; 62 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|NUM_BYTES                    ;
; 61:1               ; 3 bits    ; 120 LEs       ; 30 LEs               ; 90 LEs                 ; No         ; |CPU|fpz8_cpu_v1:inst|CPU_STATE                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------+


+--------------------------------------------+
; Source assignments for fpz8_cpu_v1:inst    ;
+-------------------+-------+------+---------+
; Assignment        ; Value ; From ; To      ;
+-------------------+-------+------+---------+
; PRESERVE_REGISTER ; on    ; -    ; RXSYNC1 ;
; PRESERVE_REGISTER ; on    ; -    ; RXSYNC2 ;
+-------------------+-------+------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Source assignments for altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                 ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                  ;
+---------------------------------+--------------------+------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Source assignments for altsyncram1:File_Registers|altsyncram:altsyncram_component|altsyncram_t2b1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                 ;
+---------------------------------+--------------------+------+----------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                  ;
+---------------------------------+--------------------+------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: altsyncram2:Program_Memory|altsyncram:altsyncram_component ;
+------------------------------------+-------------------------------+------------------------------------+
; Parameter Name                     ; Value                         ; Type                               ;
+------------------------------------+-------------------------------+------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                             ; Untyped                            ;
; AUTO_CARRY_CHAINS                  ; ON                            ; AUTO_CARRY                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                           ; IGNORE_CARRY                       ;
; AUTO_CASCADE_CHAINS                ; ON                            ; AUTO_CASCADE                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                           ; IGNORE_CASCADE                     ;
; WIDTH_BYTEENA                      ; 1                             ; Untyped                            ;
; OPERATION_MODE                     ; SINGLE_PORT                   ; Untyped                            ;
; WIDTH_A                            ; 8                             ; Signed Integer                     ;
; WIDTHAD_A                          ; 14                            ; Signed Integer                     ;
; NUMWORDS_A                         ; 16384                         ; Signed Integer                     ;
; OUTDATA_REG_A                      ; UNREGISTERED                  ; Untyped                            ;
; ADDRESS_ACLR_A                     ; NONE                          ; Untyped                            ;
; OUTDATA_ACLR_A                     ; NONE                          ; Untyped                            ;
; WRCONTROL_ACLR_A                   ; NONE                          ; Untyped                            ;
; INDATA_ACLR_A                      ; NONE                          ; Untyped                            ;
; BYTEENA_ACLR_A                     ; NONE                          ; Untyped                            ;
; WIDTH_B                            ; 1                             ; Untyped                            ;
; WIDTHAD_B                          ; 1                             ; Untyped                            ;
; NUMWORDS_B                         ; 1                             ; Untyped                            ;
; INDATA_REG_B                       ; CLOCK1                        ; Untyped                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                        ; Untyped                            ;
; RDCONTROL_REG_B                    ; CLOCK1                        ; Untyped                            ;
; ADDRESS_REG_B                      ; CLOCK1                        ; Untyped                            ;
; OUTDATA_REG_B                      ; UNREGISTERED                  ; Untyped                            ;
; BYTEENA_REG_B                      ; CLOCK1                        ; Untyped                            ;
; INDATA_ACLR_B                      ; NONE                          ; Untyped                            ;
; WRCONTROL_ACLR_B                   ; NONE                          ; Untyped                            ;
; ADDRESS_ACLR_B                     ; NONE                          ; Untyped                            ;
; OUTDATA_ACLR_B                     ; NONE                          ; Untyped                            ;
; RDCONTROL_ACLR_B                   ; NONE                          ; Untyped                            ;
; BYTEENA_ACLR_B                     ; NONE                          ; Untyped                            ;
; WIDTH_BYTEENA_A                    ; 1                             ; Signed Integer                     ;
; WIDTH_BYTEENA_B                    ; 1                             ; Untyped                            ;
; RAM_BLOCK_TYPE                     ; AUTO                          ; Untyped                            ;
; BYTE_SIZE                          ; 8                             ; Untyped                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                     ; Untyped                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ          ; Untyped                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ          ; Untyped                            ;
; INIT_FILE                          ; ../../vhdl/fpz8/FPZ8_test.mif ; Untyped                            ;
; INIT_FILE_LAYOUT                   ; PORT_A                        ; Untyped                            ;
; MAXIMUM_DEPTH                      ; 0                             ; Untyped                            ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                        ; Untyped                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                        ; Untyped                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                        ; Untyped                            ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                        ; Untyped                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN               ; Untyped                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN               ; Untyped                            ;
; ENABLE_ECC                         ; FALSE                         ; Untyped                            ;
; DEVICE_FAMILY                      ; Cyclone IV E                  ; Untyped                            ;
; CBXI_PARAMETER                     ; altsyncram_7le1               ; Untyped                            ;
+------------------------------------+-------------------------------+------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: altsyncram1:File_Registers|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+---------------------------------------------+
; Parameter Name                     ; Value                ; Type                                        ;
+------------------------------------+----------------------+---------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                     ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                     ;
; WIDTH_A                            ; 8                    ; Signed Integer                              ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                              ;
; NUMWORDS_A                         ; 2048                 ; Signed Integer                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                     ;
; WIDTH_B                            ; 1                    ; Untyped                                     ;
; WIDTHAD_B                          ; 1                    ; Untyped                                     ;
; NUMWORDS_B                         ; 1                    ; Untyped                                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                     ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                     ;
; INIT_FILE                          ; UNUSED               ; Untyped                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                     ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                     ;
; CBXI_PARAMETER                     ; altsyncram_t2b1      ; Untyped                                     ;
+------------------------------------+----------------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: fpz8_cpu_v1:inst|lpm_mult:Mult0    ;
+------------------------------------------------+--------------+---------------------+
; Parameter Name                                 ; Value        ; Type                ;
+------------------------------------------------+--------------+---------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE      ;
; LPM_WIDTHA                                     ; 8            ; Untyped             ;
; LPM_WIDTHB                                     ; 8            ; Untyped             ;
; LPM_WIDTHP                                     ; 16           ; Untyped             ;
; LPM_WIDTHR                                     ; 16           ; Untyped             ;
; LPM_WIDTHS                                     ; 1            ; Untyped             ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped             ;
; LPM_PIPELINE                                   ; 0            ; Untyped             ;
; LATENCY                                        ; 0            ; Untyped             ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped             ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped             ;
; USE_EAB                                        ; OFF          ; Untyped             ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped             ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped             ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped             ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped             ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped             ;
; CBXI_PARAMETER                                 ; mult_aat     ; Untyped             ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped             ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped             ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped             ;
+------------------------------------------------+--------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                       ;
+-------------------------------------------+------------------------------------------------------------+
; Name                                      ; Value                                                      ;
+-------------------------------------------+------------------------------------------------------------+
; Number of entity instances                ; 2                                                          ;
; Entity Instance                           ; altsyncram2:Program_Memory|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                ;
;     -- WIDTH_A                            ; 8                                                          ;
;     -- NUMWORDS_A                         ; 16384                                                      ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                               ;
;     -- WIDTH_B                            ; 1                                                          ;
;     -- NUMWORDS_B                         ; 1                                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                               ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                       ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                  ;
; Entity Instance                           ; altsyncram1:File_Registers|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                ;
;     -- WIDTH_A                            ; 8                                                          ;
;     -- NUMWORDS_A                         ; 2048                                                       ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                               ;
;     -- WIDTH_B                            ; 1                                                          ;
;     -- NUMWORDS_B                         ; 1                                                          ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                     ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                               ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                       ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                  ;
+-------------------------------------------+------------------------------------------------------------+


+-------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                          ;
+---------------------------------------+---------------------------------+
; Name                                  ; Value                           ;
+---------------------------------------+---------------------------------+
; Number of entity instances            ; 1                               ;
; Entity Instance                       ; fpz8_cpu_v1:inst|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 8                               ;
;     -- LPM_WIDTHB                     ; 8                               ;
;     -- LPM_WIDTHP                     ; 16                              ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                        ;
;     -- INPUT_A_IS_CONSTANT            ; NO                              ;
;     -- INPUT_B_IS_CONSTANT            ; NO                              ;
;     -- USE_EAB                        ; OFF                             ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                            ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                              ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                              ;
+---------------------------------------+---------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Nov 11 10:21:51 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off FPz8 -c FPz8_Cyclone_IV
Info: Found 1 design units, including 1 entities, in source file cpu.bdf
    Info: Found entity 1: CPU
Info: Found 2 design units, including 1 entities, in source file fpz8_cpu_v1.vhd
    Info: Found design unit 1: fpz8_cpu_v1-cpu
    Info: Found entity 1: fpz8_cpu_v1
Info: Found 2 design units, including 1 entities, in source file altsyncram0.vhd
    Info: Found design unit 1: altsyncram0-SYN
    Info: Found entity 1: altsyncram0
Info: Found 2 design units, including 1 entities, in source file altsyncram1.vhd
    Info: Found design unit 1: altsyncram1-SYN
    Info: Found entity 1: altsyncram1
Info: Found 2 design units, including 1 entities, in source file altsyncram2.vhd
    Info: Found design unit 1: altsyncram2-SYN
    Info: Found entity 1: altsyncram2
Info: Elaborating entity "CPU" for the top level hierarchy
Info: Elaborating entity "fpz8_cpu_v1" for hierarchy "fpz8_cpu_v1:inst"
Warning (10543): VHDL Variable Declaration warning at fpz8_cpu_v1.vhd(55): used default initial value for variable "INT7" because variable was never assigned a value or an initial value expression. Use of default initial value may introduce unintended design optimizations.
Warning (10543): VHDL Variable Declaration warning at fpz8_cpu_v1.vhd(57): used default initial value for variable "HALT" because variable was never assigned a value or an initial value expression. Use of default initial value may introduce unintended design optimizations.
Info: Elaborating entity "altsyncram2" for hierarchy "altsyncram2:Program_Memory"
Info: Elaborating entity "altsyncram" for hierarchy "altsyncram2:Program_Memory|altsyncram:altsyncram_component"
Info: Elaborated megafunction instantiation "altsyncram2:Program_Memory|altsyncram:altsyncram_component"
Info: Instantiated megafunction "altsyncram2:Program_Memory|altsyncram:altsyncram_component" with the following parameter:
    Info: Parameter "clock_enable_input_a" = "BYPASS"
    Info: Parameter "clock_enable_output_a" = "BYPASS"
    Info: Parameter "init_file" = "../../vhdl/fpz8/FPZ8_test.mif"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info: Parameter "lpm_type" = "altsyncram"
    Info: Parameter "numwords_a" = "16384"
    Info: Parameter "operation_mode" = "SINGLE_PORT"
    Info: Parameter "outdata_aclr_a" = "NONE"
    Info: Parameter "outdata_reg_a" = "UNREGISTERED"
    Info: Parameter "power_up_uninitialized" = "FALSE"
    Info: Parameter "widthad_a" = "14"
    Info: Parameter "width_a" = "8"
    Info: Parameter "width_byteena_a" = "1"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_7le1.tdf
    Info: Found entity 1: altsyncram_7le1
Info: Elaborating entity "altsyncram_7le1" for hierarchy "altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated"
Info: Found 1 design units, including 1 entities, in source file db/decode_jsa.tdf
    Info: Found entity 1: decode_jsa
Info: Elaborating entity "decode_jsa" for hierarchy "altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|decode_jsa:decode3"
Info: Found 1 design units, including 1 entities, in source file db/decode_c8a.tdf
    Info: Found entity 1: decode_c8a
Info: Elaborating entity "decode_c8a" for hierarchy "altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|decode_c8a:rden_decode"
Info: Found 1 design units, including 1 entities, in source file db/mux_3nb.tdf
    Info: Found entity 1: mux_3nb
Info: Elaborating entity "mux_3nb" for hierarchy "altsyncram2:Program_Memory|altsyncram:altsyncram_component|altsyncram_7le1:auto_generated|mux_3nb:mux2"
Info: Elaborating entity "altsyncram1" for hierarchy "altsyncram1:File_Registers"
Info: Elaborating entity "altsyncram" for hierarchy "altsyncram1:File_Registers|altsyncram:altsyncram_component"
Info: Elaborated megafunction instantiation "altsyncram1:File_Registers|altsyncram:altsyncram_component"
Info: Instantiated megafunction "altsyncram1:File_Registers|altsyncram:altsyncram_component" with the following parameter:
    Info: Parameter "clock_enable_input_a" = "BYPASS"
    Info: Parameter "clock_enable_output_a" = "BYPASS"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info: Parameter "lpm_type" = "altsyncram"
    Info: Parameter "numwords_a" = "2048"
    Info: Parameter "operation_mode" = "SINGLE_PORT"
    Info: Parameter "outdata_aclr_a" = "NONE"
    Info: Parameter "outdata_reg_a" = "UNREGISTERED"
    Info: Parameter "power_up_uninitialized" = "FALSE"
    Info: Parameter "widthad_a" = "11"
    Info: Parameter "width_a" = "8"
    Info: Parameter "width_byteena_a" = "1"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_t2b1.tdf
    Info: Found entity 1: altsyncram_t2b1
Info: Elaborating entity "altsyncram_t2b1" for hierarchy "altsyncram1:File_Registers|altsyncram:altsyncram_component|altsyncram_t2b1:auto_generated"
Info: Inferred 1 megafunctions from design logic
    Info: Inferred multiplier megafunction ("lpm_mult") from the following logic: "fpz8_cpu_v1:inst|Mult0"
Info: Elaborated megafunction instantiation "fpz8_cpu_v1:inst|lpm_mult:Mult0"
Info: Instantiated megafunction "fpz8_cpu_v1:inst|lpm_mult:Mult0" with the following parameter:
    Info: Parameter "LPM_WIDTHA" = "8"
    Info: Parameter "LPM_WIDTHB" = "8"
    Info: Parameter "LPM_WIDTHP" = "16"
    Info: Parameter "LPM_WIDTHR" = "16"
    Info: Parameter "LPM_WIDTHS" = "1"
    Info: Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info: Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info: Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info: Parameter "MAXIMIZE_SPEED" = "5"
Info: Found 1 design units, including 1 entities, in source file db/mult_aat.tdf
    Info: Found entity 1: mult_aat
Info: Registers with preset signals will power-up high
Info: DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info: 11 registers lost all their fanouts during netlist optimizations. The first 11 are displayed below.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[0]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[1]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[2]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[3]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[4]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[5]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:OLD_IRQ0[6]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:FETCH_ADDR[15]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|\main:FETCH_ADDR[14]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|IAB[15]" lost all its fanouts during netlist optimizations.
    Info: Register "fpz8_cpu_v1:inst|IAB[14]" lost all its fanouts during netlist optimizations.
Info: Implemented 4970 device resources after synthesis - the final resource count might be different
    Info: Implemented 3 input pins
    Info: Implemented 9 output pins
    Info: Implemented 4933 logic cells
    Info: Implemented 24 RAM segments
    Info: Implemented 1 DSP elements
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 266 megabytes
    Info: Processing ended: Fri Nov 11 10:24:13 2016
    Info: Elapsed time: 00:02:22
    Info: Total CPU time (on all processors): 00:02:19


