#Substrate Graph
# noVertices
50
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 2030 2030 1
1 93 93 1
2 99 99 1
3 99 99 1
4 37 37 0
5 37 37 0
6 318 318 1
7 31 31 1
8 37 37 0
9 31 31 1
10 37 37 0
11 37 37 0
12 37 37 0
13 37 37 0
14 324 324 1
15 124 124 1
16 37 37 0
17 31 31 1
18 1623 1623 1
19 31 31 1
20 318 318 1
21 31 31 1
22 223 223 1
23 37 37 0
24 37 37 0
25 37 37 0
26 31 31 1
27 37 37 0
28 37 37 0
29 37 37 0
30 37 37 0
31 37 37 0
32 1341 1341 1
33 37 37 0
34 37 37 0
35 37 37 0
36 31 31 1
37 31 31 1
38 37 37 0
39 37 37 0
40 37 37 0
41 37 37 0
42 37 37 0
43 412 412 1
44 31 31 1
45 31 31 1
46 37 37 0
47 31 31 1
48 31 31 1
49 31 31 1
# Arcs: idS idT delay bandwidth
0 1 2 62
1 0 2 62
0 2 6 62
2 0 6 62
0 3 1 62
3 0 1 62
0 4 1 37
4 0 1 37
0 5 6 37
5 0 6 37
0 6 1 125
6 0 1 125
0 7 1 31
7 0 1 31
0 10 2 37
10 0 2 37
0 11 4 37
11 0 4 37
0 13 4 37
13 0 4 37
0 14 1 125
14 0 1 125
0 15 2 62
15 0 2 62
0 17 1 31
17 0 1 31
0 18 5 593
18 0 5 593
0 20 3 125
20 0 3 125
0 22 4 93
22 0 4 93
0 30 1 37
30 0 1 37
0 32 4 312
32 0 4 312
0 43 8 125
43 0 8 125
1 9 7 31
9 1 7 31
2 12 8 37
12 2 8 37
3 8 3 37
8 3 3 37
6 31 2 37
31 6 2 37
6 37 1 31
37 6 1 31
6 32 7 125
32 6 7 125
14 16 3 37
16 14 3 37
14 25 3 37
25 14 3 37
14 32 2 125
32 14 2 125
15 32 2 62
32 15 2 62
18 19 1 31
19 18 1 31
18 21 7 31
21 18 7 31
18 23 4 37
23 18 4 37
18 24 1 37
24 18 1 37
18 26 3 31
26 18 3 31
18 27 4 37
27 18 4 37
18 28 8 37
28 18 8 37
18 29 8 37
29 18 8 37
18 35 7 37
35 18 7 37
18 38 1 37
38 18 1 37
18 39 1 37
39 18 1 37
18 40 4 37
40 18 4 37
18 41 5 37
41 18 5 37
18 42 1 37
42 18 1 37
18 43 4 125
43 18 4 125
18 45 2 31
45 18 2 31
18 47 8 31
47 18 8 31
18 49 5 31
49 18 5 31
18 32 4 312
32 18 4 312
20 32 1 125
32 20 1 125
20 34 6 37
34 20 6 37
20 44 6 31
44 20 6 31
22 33 2 37
33 22 2 37
22 32 3 93
32 22 3 93
32 36 7 31
36 32 7 31
32 48 3 31
48 32 3 31
32 43 4 125
43 32 4 125
43 46 7 37
46 43 7 37
