Timing Analyzer report for pratica9
Tue Mar 25 15:35:03 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'contador_mod6:modd6|carry'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:divisor|clk_out'
 15. Slow 1200mV 85C Model Setup: 'contador_mod10:modd10min|carry'
 16. Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|carry'
 17. Slow 1200mV 85C Model Hold: 'clock_divider:divisor|clk_out'
 18. Slow 1200mV 85C Model Hold: 'contador_mod10:modd10min|carry'
 19. Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|carry'
 20. Slow 1200mV 85C Model Hold: 'contador_mod6:modd6|carry'
 21. Slow 1200mV 85C Model Hold: 'clk'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'contador_mod6:modd6|carry'
 31. Slow 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'
 32. Slow 1200mV 0C Model Setup: 'contador_mod10:modd10min|carry'
 33. Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'
 34. Slow 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'
 35. Slow 1200mV 0C Model Hold: 'contador_mod10:modd10min|carry'
 36. Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'
 37. Slow 1200mV 0C Model Hold: 'contador_mod6:modd6|carry'
 38. Slow 1200mV 0C Model Hold: 'clk'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'contador_mod6:modd6|carry'
 47. Fast 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'
 48. Fast 1200mV 0C Model Setup: 'contador_mod10:modd10min|carry'
 49. Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'
 50. Fast 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'
 51. Fast 1200mV 0C Model Hold: 'contador_mod10:modd10min|carry'
 52. Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'
 53. Fast 1200mV 0C Model Hold: 'contador_mod6:modd6|carry'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths Summary
 67. Clock Status Summary
 68. Unconstrained Input Ports
 69. Unconstrained Output Ports
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pratica9                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:divisor|clk_out  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:divisor|clk_out }  ;
; contador_mod6:modd6|carry      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador_mod6:modd6|carry }      ;
; contador_mod10:modd10min|carry ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador_mod10:modd10min|carry } ;
; contador_mod10:modd10|carry    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador_mod10:modd10|carry }    ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 202.8 MHz  ; 202.8 MHz       ; clk                            ;                                                ;
; 766.87 MHz ; 437.64 MHz      ; contador_mod6:modd6|carry      ; limit due to minimum period restriction (tmin) ;
; 798.72 MHz ; 437.64 MHz      ; clock_divider:divisor|clk_out  ; limit due to minimum period restriction (tmin) ;
; 818.33 MHz ; 437.64 MHz      ; contador_mod10:modd10min|carry ; limit due to minimum period restriction (tmin) ;
; 835.42 MHz ; 437.64 MHz      ; contador_mod10:modd10|carry    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.931 ; -49.711       ;
; contador_mod6:modd6|carry      ; -0.304 ; -1.070        ;
; clock_divider:divisor|clk_out  ; -0.252 ; -0.933        ;
; contador_mod10:modd10min|carry ; -0.222 ; -0.404        ;
; contador_mod10:modd10|carry    ; -0.197 ; -0.571        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:divisor|clk_out  ; 0.402 ; 0.000         ;
; contador_mod10:modd10min|carry ; 0.403 ; 0.000         ;
; contador_mod10:modd10|carry    ; 0.403 ; 0.000         ;
; contador_mod6:modd6|carry      ; 0.405 ; 0.000         ;
; clk                            ; 0.442 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -37.695       ;
; clock_divider:divisor|clk_out  ; -1.285 ; -6.425        ;
; contador_mod6:modd6|carry      ; -1.285 ; -6.425        ;
; contador_mod10:modd10|carry    ; -1.285 ; -5.140        ;
; contador_mod10:modd10min|carry ; -1.285 ; -3.855        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.931 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.845      ;
; -3.870 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.789      ;
; -3.810 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.724      ;
; -3.743 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.662      ;
; -3.681 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.595      ;
; -3.645 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.564      ;
; -3.629 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.548      ;
; -3.626 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.540      ;
; -3.614 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.528      ;
; -3.596 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.515      ;
; -3.596 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.510      ;
; -3.570 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.484      ;
; -3.565 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.484      ;
; -3.559 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.478      ;
; -3.527 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.446      ;
; -3.480 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.399      ;
; -3.477 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.395      ;
; -3.476 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.390      ;
; -3.476 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.390      ;
; -3.472 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.386      ;
; -3.356 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.270      ;
; -3.340 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.259      ;
; -3.336 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.255      ;
; -3.252 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.170      ;
; -3.198 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.079     ; 4.117      ;
; -3.107 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.021      ;
; -2.379 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.302      ;
; -2.304 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.217      ;
; -2.303 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.216      ;
; -2.296 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.210      ;
; -2.293 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.206      ;
; -2.274 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.187      ;
; -2.267 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.185      ;
; -2.267 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.185      ;
; -2.267 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.185      ;
; -2.252 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.175      ;
; -2.250 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.167      ;
; -2.237 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.151      ;
; -2.231 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.148      ;
; -2.219 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.142      ;
; -2.219 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.142      ;
; -2.202 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.115      ;
; -2.194 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.112      ;
; -2.189 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.107      ;
; -2.182 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.095      ;
; -2.172 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.085      ;
; -2.169 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.082      ;
; -2.163 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.081      ;
; -2.161 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.074      ;
; -2.161 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.075      ;
; -2.159 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.072      ;
; -2.156 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.069      ;
; -2.154 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.077      ;
; -2.147 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.060      ;
; -2.146 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.059      ;
; -2.146 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.064      ;
; -2.146 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.064      ;
; -2.146 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.064      ;
; -2.142 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.055      ;
; -2.140 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.053      ;
; -2.138 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.061      ;
; -2.133 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.046      ;
; -2.127 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.040      ;
; -2.118 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.035      ;
; -2.105 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.028      ;
; -2.103 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.017      ;
; -2.099 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.016      ;
; -2.092 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.015      ;
; -2.092 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.015      ;
; -2.090 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.007      ;
; -2.084 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.001      ;
; -2.076 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.989      ;
; -2.075 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.998      ;
; -2.070 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.983      ;
; -2.068 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.991      ;
; -2.062 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.980      ;
; -2.062 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.980      ;
; -2.053 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.966      ;
; -2.041 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.954      ;
; -2.040 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.953      ;
; -2.037 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.950      ;
; -2.036 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.949      ;
; -2.036 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.959      ;
; -2.033 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 2.947      ;
; -2.033 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.951      ;
; -2.033 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.951      ;
; -2.031 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.949      ;
; -2.030 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.943      ;
; -2.029 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.942      ;
; -2.027 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.940      ;
; -2.026 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.939      ;
; -2.025 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.938      ;
; -2.021 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.934      ;
; -2.017 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.935      ;
; -2.017 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.935      ;
; -2.017 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.935      ;
; -2.011 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.924      ;
; -2.010 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.923      ;
; -2.008 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.926      ;
; -2.008 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.085     ; 2.921      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'contador_mod6:modd6|carry'                                                                                                                      ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.304 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.224      ;
; -0.299 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.219      ;
; -0.255 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.175      ;
; -0.218 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.138      ;
; -0.212 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.132      ;
; -0.184 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.104      ;
; -0.168 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.088      ;
; -0.129 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 1.049      ;
; -0.057 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.977      ;
; 0.067  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.853      ;
; 0.067  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.853      ;
; 0.070  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.850      ;
; 0.155  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.078     ; 0.765      ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.252 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.169      ;
; -0.240 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.157      ;
; -0.233 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.150      ;
; -0.229 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.146      ;
; -0.208 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.125      ;
; -0.177 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.094      ;
; -0.160 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 1.077      ;
; -0.073 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.990      ;
; 0.020  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.897      ;
; 0.061  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.856      ;
; 0.062  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.855      ;
; 0.067  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.850      ;
; 0.152  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.081     ; 0.765      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'contador_mod10:modd10min|carry'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.222 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 1.140      ;
; -0.182 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 1.100      ;
; 0.085  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 0.833      ;
; 0.086  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 0.832      ;
; 0.153  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.080     ; 0.765      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|carry'                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.197 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.115      ;
; -0.192 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.110      ;
; -0.182 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.100      ;
; -0.131 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.049      ;
; -0.130 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 1.048      ;
; -0.057 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.975      ;
; 0.092  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.826      ;
; 0.153  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.402 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.674      ;
; 0.464 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.731      ;
; 0.464 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.731      ;
; 0.475 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.742      ;
; 0.486 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.753      ;
; 0.583 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.850      ;
; 0.676 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.943      ;
; 0.676 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.943      ;
; 0.682 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.949      ;
; 0.698 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.965      ;
; 0.701 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.968      ;
; 0.706 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.973      ;
; 0.729 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.081      ; 0.996      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'contador_mod10:modd10min|carry'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.403 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.674      ;
; 0.451 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.718      ;
; 0.688 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.954      ;
; 0.692 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.080      ; 0.958      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|carry'                                                                                                              ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.403 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.674      ;
; 0.460 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.726      ;
; 0.575 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.841      ;
; 0.669 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.935      ;
; 0.677 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.943      ;
; 0.678 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.944      ;
; 0.695 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.961      ;
; 0.697 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.080      ; 0.963      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'contador_mod6:modd6|carry'                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.405 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.674      ;
; 0.465 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.729      ;
; 0.466 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.730      ;
; 0.479 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.743      ;
; 0.579 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.843      ;
; 0.667 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.931      ;
; 0.670 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.934      ;
; 0.686 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.950      ;
; 0.690 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.954      ;
; 0.691 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.955      ;
; 0.692 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 0.956      ;
; 0.860 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 1.124      ;
; 0.872 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.078      ; 1.136      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.442 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.656 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.975 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.977 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.977 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.984 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.987 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.996 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.257      ;
; 1.009 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.275      ;
; 1.009 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.275      ;
; 1.095 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.098 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.098 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.100 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.361      ;
; 1.101 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.103 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.369      ;
; 1.104 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.370      ;
; 1.111 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.111 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.111 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.113 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.115 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.376      ;
; 1.116 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.382      ;
; 1.116 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.382      ;
; 1.119 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.120 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.132 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.398      ;
; 1.135 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.191 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.456      ;
; 1.216 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.222 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.222 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.222 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.488      ;
; 1.224 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.490      ;
; 1.225 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.491      ;
; 1.226 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.492      ;
; 1.226 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.492      ;
; 1.227 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.488      ;
; 1.227 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.493      ;
; 1.230 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.496      ;
; 1.237 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.503      ;
; 1.239 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.240 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.507      ;
; 1.242 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.508      ;
; 1.242 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.503      ;
; 1.242 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.508      ;
; 1.244 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.245 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.511      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 217.91 MHz ; 217.91 MHz      ; clk                            ;                                                ;
; 850.34 MHz ; 437.64 MHz      ; contador_mod6:modd6|carry      ; limit due to minimum period restriction (tmin) ;
; 892.86 MHz ; 437.64 MHz      ; clock_divider:divisor|clk_out  ; limit due to minimum period restriction (tmin) ;
; 914.08 MHz ; 437.64 MHz      ; contador_mod10:modd10min|carry ; limit due to minimum period restriction (tmin) ;
; 926.78 MHz ; 437.64 MHz      ; contador_mod10:modd10|carry    ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.589 ; -42.415       ;
; contador_mod6:modd6|carry      ; -0.176 ; -0.559        ;
; clock_divider:divisor|clk_out  ; -0.120 ; -0.434        ;
; contador_mod10:modd10min|carry ; -0.094 ; -0.159        ;
; contador_mod10:modd10|carry    ; -0.079 ; -0.210        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:divisor|clk_out  ; 0.353 ; 0.000         ;
; contador_mod10:modd10min|carry ; 0.353 ; 0.000         ;
; contador_mod10:modd10|carry    ; 0.354 ; 0.000         ;
; contador_mod6:modd6|carry      ; 0.356 ; 0.000         ;
; clk                            ; 0.401 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -37.695       ;
; clock_divider:divisor|clk_out  ; -1.285 ; -6.425        ;
; contador_mod6:modd6|carry      ; -1.285 ; -6.425        ;
; contador_mod10:modd10|carry    ; -1.285 ; -5.140        ;
; contador_mod10:modd10min|carry ; -1.285 ; -3.855        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.589 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.512      ;
; -3.483 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.411      ;
; -3.438 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.361      ;
; -3.377 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.305      ;
; -3.326 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.249      ;
; -3.275 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.203      ;
; -3.271 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.194      ;
; -3.271 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.199      ;
; -3.264 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.187      ;
; -3.250 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.173      ;
; -3.232 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.155      ;
; -3.208 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.136      ;
; -3.195 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.123      ;
; -3.162 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.090      ;
; -3.141 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.064      ;
; -3.137 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.065      ;
; -3.136 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.059      ;
; -3.129 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.052      ;
; -3.121 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.049      ;
; -3.092 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.019      ;
; -3.045 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 3.968      ;
; -3.002 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.930      ;
; -2.991 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.919      ;
; -2.906 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.833      ;
; -2.868 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.071     ; 3.796      ;
; -2.783 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk          ; clk         ; 1.000        ; -0.076     ; 3.706      ;
; -2.063 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.996      ;
; -2.062 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.985      ;
; -2.036 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.964      ;
; -2.036 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.964      ;
; -2.036 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.964      ;
; -1.972 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.895      ;
; -1.957 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.890      ;
; -1.945 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.868      ;
; -1.927 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.860      ;
; -1.927 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.860      ;
; -1.927 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.850      ;
; -1.926 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.854      ;
; -1.921 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.844      ;
; -1.920 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.843      ;
; -1.911 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.834      ;
; -1.903 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.831      ;
; -1.898 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.821      ;
; -1.894 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.817      ;
; -1.888 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.815      ;
; -1.885 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.813      ;
; -1.885 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.813      ;
; -1.885 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.813      ;
; -1.884 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.811      ;
; -1.862 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.795      ;
; -1.860 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.793      ;
; -1.859 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.786      ;
; -1.853 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.776      ;
; -1.847 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.770      ;
; -1.829 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.752      ;
; -1.826 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.749      ;
; -1.821 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.754      ;
; -1.821 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.754      ;
; -1.819 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.742      ;
; -1.815 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.748      ;
; -1.811 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.734      ;
; -1.807 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.730      ;
; -1.799 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.732      ;
; -1.798 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.721      ;
; -1.787 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.710      ;
; -1.785 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.713      ;
; -1.785 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.713      ;
; -1.782 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.705      ;
; -1.778 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.701      ;
; -1.778 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.706      ;
; -1.777 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.710      ;
; -1.777 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.705      ;
; -1.774 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.697      ;
; -1.773 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.696      ;
; -1.772 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.699      ;
; -1.771 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.699      ;
; -1.770 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.693      ;
; -1.769 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.692      ;
; -1.762 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.690      ;
; -1.762 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.690      ;
; -1.759 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.686      ;
; -1.748 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.675      ;
; -1.747 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.675      ;
; -1.747 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.675      ;
; -1.747 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.675      ;
; -1.743 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.670      ;
; -1.742 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.665      ;
; -1.737 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.660      ;
; -1.734 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.667      ;
; -1.731 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.654      ;
; -1.729 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.662      ;
; -1.721 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.654      ;
; -1.721 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.654      ;
; -1.719 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.652      ;
; -1.719 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 2.652      ;
; -1.718 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.641      ;
; -1.715 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.638      ;
; -1.713 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.636      ;
; -1.711 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.634      ;
; -1.710 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.633      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'contador_mod6:modd6|carry'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.176 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 1.105      ;
; -0.165 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 1.094      ;
; -0.126 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 1.055      ;
; -0.098 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 1.027      ;
; -0.092 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 1.021      ;
; -0.061 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.990      ;
; -0.054 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.983      ;
; -0.011 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.940      ;
; 0.047  ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.882      ;
; 0.156  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.773      ;
; 0.157  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.772      ;
; 0.166  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.763      ;
; 0.246  ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.683      ;
; 0.246  ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.683      ;
; 0.246  ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.683      ;
; 0.246  ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.070     ; 0.683      ;
+--------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.120 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.046      ;
; -0.118 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.044      ;
; -0.108 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.034      ;
; -0.105 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.031      ;
; -0.088 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 1.014      ;
; -0.062 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.988      ;
; -0.045 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.971      ;
; 0.034  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.892      ;
; 0.112  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.814      ;
; 0.149  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.777      ;
; 0.149  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.777      ;
; 0.161  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.765      ;
; 0.243  ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.073     ; 0.683      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'contador_mod10:modd10min|carry'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.094 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 1.020      ;
; -0.065 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.991      ;
; 0.169  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.757      ;
; 0.170  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.756      ;
; 0.243  ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.073     ; 0.683      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.079 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 1.006      ;
; -0.072 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.999      ;
; -0.059 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.986      ;
; -0.015 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.942      ;
; -0.015 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.942      ;
; 0.047  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.880      ;
; 0.182  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.745      ;
; 0.244  ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.072     ; 0.683      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.353 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.608      ;
; 0.420 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.664      ;
; 0.420 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.664      ;
; 0.438 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.682      ;
; 0.440 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.684      ;
; 0.534 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.778      ;
; 0.617 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.861      ;
; 0.618 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.862      ;
; 0.621 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.865      ;
; 0.634 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.878      ;
; 0.639 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.883      ;
; 0.644 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.888      ;
; 0.667 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.073      ; 0.911      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'contador_mod10:modd10min|carry'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.353 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.608      ;
; 0.407 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.651      ;
; 0.408 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.652      ;
; 0.627 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.871      ;
; 0.630 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.073      ; 0.874      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.354 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.608      ;
; 0.425 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.668      ;
; 0.527 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.770      ;
; 0.612 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.855      ;
; 0.622 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.865      ;
; 0.622 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.865      ;
; 0.634 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.877      ;
; 0.636 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.072      ; 0.879      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'contador_mod6:modd6|carry'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.356 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.608      ;
; 0.420 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.661      ;
; 0.421 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.662      ;
; 0.441 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.682      ;
; 0.530 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.771      ;
; 0.609 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.850      ;
; 0.614 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.855      ;
; 0.627 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.868      ;
; 0.630 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.871      ;
; 0.630 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.871      ;
; 0.634 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 0.875      ;
; 0.792 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 1.033      ;
; 0.807 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.070      ; 1.048      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.600 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.887 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.895 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.137      ;
; 0.900 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.142      ;
; 0.901 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.138      ;
; 0.901 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.906 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.148      ;
; 0.927 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.169      ;
; 0.927 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.169      ;
; 0.985 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.228      ;
; 0.989 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.989 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.991 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.993 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.230      ;
; 0.996 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.999 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 0.999 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 1.000 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.001 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.002 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.240      ;
; 1.004 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.005 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.247      ;
; 1.010 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.252      ;
; 1.011 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.253      ;
; 1.013 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.255      ;
; 1.013 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.255      ;
; 1.014 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.256      ;
; 1.014 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.256      ;
; 1.015 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.039 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.281      ;
; 1.041 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.283      ;
; 1.096 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.338      ;
; 1.099 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.341      ;
; 1.099 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.341      ;
; 1.100 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.101 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.343      ;
; 1.102 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.344      ;
; 1.104 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.341      ;
; 1.106 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.348      ;
; 1.107 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.349      ;
; 1.109 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.351      ;
; 1.110 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.352      ;
; 1.110 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.352      ;
; 1.111 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.112 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.354      ;
; 1.112 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.354      ;
; 1.112 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.354      ;
; 1.113 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.113 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.113 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.114 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.351      ;
; 1.120 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.362      ;
; 1.121 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.363      ;
; 1.123 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
; 1.123 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.365      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.531 ; -11.482       ;
; contador_mod6:modd6|carry      ; 0.358  ; 0.000         ;
; clock_divider:divisor|clk_out  ; 0.385  ; 0.000         ;
; contador_mod10:modd10min|carry ; 0.392  ; 0.000         ;
; contador_mod10:modd10|carry    ; 0.413  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:divisor|clk_out  ; 0.181 ; 0.000         ;
; contador_mod10:modd10min|carry ; 0.181 ; 0.000         ;
; contador_mod10:modd10|carry    ; 0.182 ; 0.000         ;
; contador_mod6:modd6|carry      ; 0.183 ; 0.000         ;
; clk                            ; 0.200 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -31.635       ;
; clock_divider:divisor|clk_out  ; -1.000 ; -5.000        ;
; contador_mod6:modd6|carry      ; -1.000 ; -5.000        ;
; contador_mod10:modd10|carry    ; -1.000 ; -4.000        ;
; contador_mod10:modd10min|carry ; -1.000 ; -3.000        ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.531 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.473      ;
; -1.423 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.369      ;
; -1.404 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.346      ;
; -1.379 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.321      ;
; -1.359 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.301      ;
; -1.351 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.297      ;
; -1.344 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.290      ;
; -1.333 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.275      ;
; -1.331 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.277      ;
; -1.321 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.267      ;
; -1.314 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.256      ;
; -1.302 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.248      ;
; -1.298 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.244      ;
; -1.292 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.234      ;
; -1.276 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.222      ;
; -1.270 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.216      ;
; -1.247 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.193      ;
; -1.247 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.189      ;
; -1.241 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.183      ;
; -1.238 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.180      ;
; -1.225 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.167      ;
; -1.184 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.130      ;
; -1.170 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.116      ;
; -1.148 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.094      ;
; -1.110 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.041     ; 2.056      ;
; -1.091 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|clk_out     ; clk                           ; clk         ; 1.000        ; -0.045     ; 2.033      ;
; -0.714 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.500        ; 1.560      ; 2.856      ;
; -0.661 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.603      ;
; -0.653 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.599      ;
; -0.653 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.599      ;
; -0.652 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.598      ;
; -0.645 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.587      ;
; -0.645 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.595      ;
; -0.641 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.583      ;
; -0.631 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.573      ;
; -0.627 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.573      ;
; -0.623 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.569      ;
; -0.621 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.563      ;
; -0.607 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.549      ;
; -0.603 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.549      ;
; -0.601 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.547      ;
; -0.593 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.535      ;
; -0.577 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.519      ;
; -0.573 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.515      ;
; -0.573 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.515      ;
; -0.573 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.523      ;
; -0.570 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.512      ;
; -0.570 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.512      ;
; -0.569 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.511      ;
; -0.566 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.516      ;
; -0.563 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.505      ;
; -0.563 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.505      ;
; -0.559 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.505      ;
; -0.555 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.501      ;
; -0.554 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.504      ;
; -0.554 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.504      ;
; -0.553 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.503      ;
; -0.552 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.494      ;
; -0.549 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.491      ;
; -0.543 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.485      ;
; -0.543 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.539 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.481      ;
; -0.538 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.480      ;
; -0.536 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.482      ;
; -0.534 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.476      ;
; -0.534 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.480      ;
; -0.526 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.472      ;
; -0.526 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.472      ;
; -0.525 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.471      ;
; -0.525 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.467      ;
; -0.525 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.471      ;
; -0.524 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.466      ;
; -0.524 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.474      ;
; -0.520 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.510 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.456      ;
; -0.510 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.456      ;
; -0.509 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.451      ;
; -0.509 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.451      ;
; -0.505 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.447      ;
; -0.505 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.447      ;
; -0.505 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.447      ;
; -0.501 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.443      ;
; -0.498 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.448      ;
; -0.496 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.438      ;
; -0.495 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.437      ;
; -0.495 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.437      ;
; -0.495 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.437      ;
; -0.492 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.442      ;
; -0.491 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.437      ;
; -0.487 ; clock_divider:divisor|counter[7]  ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.433      ;
; -0.485 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.427      ;
; -0.482 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.432      ;
; -0.482 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.432      ;
; -0.481 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.423      ;
; -0.477 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 1.000        ; -0.041     ; 1.423      ;
; -0.475 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.417      ;
; -0.475 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.475 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.472 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[17] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.414      ;
; -0.471 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 1.000        ; -0.045     ; 1.413      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'contador_mod6:modd6|carry'                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.358 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.589      ;
; 0.362 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.585      ;
; 0.385 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.562      ;
; 0.405 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.542      ;
; 0.406 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.541      ;
; 0.418 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.529      ;
; 0.427 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.520      ;
; 0.440 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.507      ;
; 0.487 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.460      ;
; 0.541 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.406      ;
; 0.545 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.402      ;
; 0.546 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.401      ;
; 0.588 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 1.000        ; -0.040     ; 0.359      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:divisor|clk_out'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.385 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.560      ;
; 0.388 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.557      ;
; 0.391 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.554      ;
; 0.399 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.546      ;
; 0.407 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.538      ;
; 0.425 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.520      ;
; 0.438 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.507      ;
; 0.479 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.466      ;
; 0.518 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.427      ;
; 0.540 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.405      ;
; 0.542 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.403      ;
; 0.543 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.402      ;
; 0.586 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 1.000        ; -0.042     ; 0.359      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'contador_mod10:modd10min|carry'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.392 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.553      ;
; 0.422 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.523      ;
; 0.552 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.393      ;
; 0.554 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.391      ;
; 0.586 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 1.000        ; -0.042     ; 0.359      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|carry'                                                                                                              ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.413 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.533      ;
; 0.418 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.528      ;
; 0.419 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.527      ;
; 0.437 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.509      ;
; 0.438 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.508      ;
; 0.489 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.457      ;
; 0.553 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.393      ;
; 0.587 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 1.000        ; -0.041     ; 0.359      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:divisor|clk_out'                                                                                                                     ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.181 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[0] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.314      ;
; 0.211 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.337      ;
; 0.211 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.337      ;
; 0.213 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.339      ;
; 0.223 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.349      ;
; 0.264 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.390      ;
; 0.310 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[2] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.436      ;
; 0.311 ; contador_mod10:modd10|cont[0] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|cont[3] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.437      ;
; 0.317 ; contador_mod10:modd10|cont[3] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.443      ;
; 0.323 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|cont[1] ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.449      ;
; 0.326 ; contador_mod10:modd10|cont[1] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.452      ;
; 0.341 ; contador_mod10:modd10|cont[2] ; contador_mod10:modd10|carry   ; clock_divider:divisor|clk_out ; clock_divider:divisor|clk_out ; 0.000        ; 0.042      ; 0.467      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'contador_mod10:modd10min|carry'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.181 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[0] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.314      ;
; 0.203 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.329      ;
; 0.205 ; contador_mod6:modd6min|cont[0] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.331      ;
; 0.312 ; contador_mod6:modd6min|cont[2] ; contador_mod6:modd6min|cont[1] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.438      ;
; 0.319 ; contador_mod6:modd6min|cont[1] ; contador_mod6:modd6min|cont[2] ; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 0.000        ; 0.042      ; 0.445      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|carry'                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.182 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[0] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.314      ;
; 0.206 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.331      ;
; 0.259 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.384      ;
; 0.304 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.429      ;
; 0.305 ; contador_mod6:modd6|cont[0] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|cont[2] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.431      ;
; 0.316 ; contador_mod6:modd6|cont[2] ; contador_mod6:modd6|cont[1] ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.441      ;
; 0.320 ; contador_mod6:modd6|cont[1] ; contador_mod6:modd6|carry   ; contador_mod10:modd10|carry ; contador_mod10:modd10|carry ; 0.000        ; 0.041      ; 0.445      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'contador_mod6:modd6|carry'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.183 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[0] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.314      ;
; 0.211 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.335      ;
; 0.212 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.336      ;
; 0.216 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.340      ;
; 0.262 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.386      ;
; 0.302 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.426      ;
; 0.305 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.429      ;
; 0.315 ; contador_mod10:modd10min|cont[0] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.439      ;
; 0.318 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[2] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.442      ;
; 0.319 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|cont[3] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.443      ;
; 0.319 ; contador_mod10:modd10min|cont[2] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.443      ;
; 0.387 ; contador_mod10:modd10min|cont[3] ; contador_mod10:modd10min|cont[1] ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.511      ;
; 0.392 ; contador_mod10:modd10min|cont[1] ; contador_mod10:modd10min|carry   ; contador_mod6:modd6|carry ; contador_mod6:modd6|carry ; 0.000        ; 0.040      ; 0.516      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.200 ; clock_divider:divisor|counter[25] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.299 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[10] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.449 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[10] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.458 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[14] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[16] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; clock_divider:divisor|counter[24] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[1]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[2]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[10] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.590      ;
; 0.467 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.511 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; clock_divider:divisor|counter[23] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; clock_divider:divisor|counter[11] ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[15] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; clock_divider:divisor|counter[12] ; clock_divider:divisor|counter[12] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.644      ;
; 0.524 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[3]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; clock_divider:divisor|counter[8]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; clock_divider:divisor|counter[22] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[22] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; clock_divider:divisor|counter[10] ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[10] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.654      ;
; 0.529 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.655      ;
; 0.531 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.656      ;
; 0.531 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.656      ;
; 0.536 ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out     ; clock_divider:divisor|clk_out ; clk         ; 0.000        ; 1.621      ; 2.376      ;
; 0.538 ; clock_divider:divisor|counter[17] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.557 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[4]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.682      ;
; 0.573 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[0]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.698      ;
; 0.578 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.703      ;
; 0.579 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.704      ;
; 0.579 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.704      ;
; 0.579 ; clock_divider:divisor|counter[21] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.704      ;
; 0.580 ; clock_divider:divisor|counter[3]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.581 ; clock_divider:divisor|counter[19] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.706      ;
; 0.581 ; clock_divider:divisor|counter[13] ; clock_divider:divisor|counter[18] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.706      ;
; 0.582 ; clock_divider:divisor|counter[1]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.582 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.582 ; clock_divider:divisor|counter[5]  ; clock_divider:divisor|counter[10] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.583 ; clock_divider:divisor|counter[9]  ; clock_divider:divisor|counter[13] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.585 ; clock_divider:divisor|counter[15] ; clock_divider:divisor|counter[20] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.710      ;
; 0.591 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[23] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[5]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.592 ; clock_divider:divisor|counter[6]  ; clock_divider:divisor|counter[11] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.717      ;
; 0.592 ; clock_divider:divisor|counter[20] ; clock_divider:divisor|counter[25] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.717      ;
; 0.593 ; clock_divider:divisor|counter[4]  ; clock_divider:divisor|counter[9]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.718      ;
; 0.593 ; clock_divider:divisor|counter[2]  ; clock_divider:divisor|counter[8]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.718      ;
; 0.594 ; clock_divider:divisor|counter[16] ; clock_divider:divisor|counter[21] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; clock_divider:divisor|counter[18] ; clock_divider:divisor|counter[24] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; clock_divider:divisor|counter[0]  ; clock_divider:divisor|counter[6]  ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; clock_divider:divisor|counter[14] ; clock_divider:divisor|counter[19] ; clk                           ; clk         ; 0.000        ; 0.041      ; 0.719      ;
+-------+-----------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.931  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -3.931  ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:divisor|clk_out  ; -0.252  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  contador_mod10:modd10min|carry ; -0.222  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  contador_mod10:modd10|carry    ; -0.197  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
;  contador_mod6:modd6|carry      ; -0.304  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -52.689 ; 0.0   ; 0.0      ; 0.0     ; -59.54              ;
;  clk                            ; -49.711 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  clock_divider:divisor|clk_out  ; -0.933  ; 0.000 ; N/A      ; N/A     ; -6.425              ;
;  contador_mod10:modd10min|carry ; -0.404  ; 0.000 ; N/A      ; N/A     ; -3.855              ;
;  contador_mod10:modd10|carry    ; -0.571  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  contador_mod6:modd6|carry      ; -1.070  ; 0.000 ; N/A      ; N/A     ; -6.425              ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp4[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 585      ; 0        ; 0        ; 0        ;
; clock_divider:divisor|clk_out  ; clk                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:divisor|clk_out  ; clock_divider:divisor|clk_out  ; 16       ; 0        ; 0        ; 0        ;
; contador_mod6:modd6|carry      ; contador_mod6:modd6|carry      ; 16       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 7        ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|carry    ; contador_mod10:modd10|carry    ; 10       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 585      ; 0        ; 0        ; 0        ;
; clock_divider:divisor|clk_out  ; clk                            ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:divisor|clk_out  ; clock_divider:divisor|clk_out  ; 16       ; 0        ; 0        ; 0        ;
; contador_mod6:modd6|carry      ; contador_mod6:modd6|carry      ; 16       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; 7        ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|carry    ; contador_mod10:modd10|carry    ; 10       ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:divisor|clk_out  ; clock_divider:divisor|clk_out  ; Base ; Constrained ;
; contador_mod6:modd6|carry      ; contador_mod6:modd6|carry      ; Base ; Constrained ;
; contador_mod10:modd10min|carry ; contador_mod10:modd10min|carry ; Base ; Constrained ;
; contador_mod10:modd10|carry    ; contador_mod10:modd10|carry    ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp4[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Mar 25 15:35:01 2025
Info: Command: quartus_sta pratica9 -c pratica9
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica9.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:divisor|clk_out clock_divider:divisor|clk_out
    Info (332105): create_clock -period 1.000 -name contador_mod6:modd6|carry contador_mod6:modd6|carry
    Info (332105): create_clock -period 1.000 -name contador_mod10:modd10|carry contador_mod10:modd10|carry
    Info (332105): create_clock -period 1.000 -name contador_mod10:modd10min|carry contador_mod10:modd10min|carry
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.931             -49.711 clk 
    Info (332119):    -0.304              -1.070 contador_mod6:modd6|carry 
    Info (332119):    -0.252              -0.933 clock_divider:divisor|clk_out 
    Info (332119):    -0.222              -0.404 contador_mod10:modd10min|carry 
    Info (332119):    -0.197              -0.571 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.403               0.000 contador_mod10:modd10min|carry 
    Info (332119):     0.403               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.405               0.000 contador_mod6:modd6|carry 
    Info (332119):     0.442               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 clk 
    Info (332119):    -1.285              -6.425 clock_divider:divisor|clk_out 
    Info (332119):    -1.285              -6.425 contador_mod6:modd6|carry 
    Info (332119):    -1.285              -5.140 contador_mod10:modd10|carry 
    Info (332119):    -1.285              -3.855 contador_mod10:modd10min|carry 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.589             -42.415 clk 
    Info (332119):    -0.176              -0.559 contador_mod6:modd6|carry 
    Info (332119):    -0.120              -0.434 clock_divider:divisor|clk_out 
    Info (332119):    -0.094              -0.159 contador_mod10:modd10min|carry 
    Info (332119):    -0.079              -0.210 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.353               0.000 contador_mod10:modd10min|carry 
    Info (332119):     0.354               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.356               0.000 contador_mod6:modd6|carry 
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 clk 
    Info (332119):    -1.285              -6.425 clock_divider:divisor|clk_out 
    Info (332119):    -1.285              -6.425 contador_mod6:modd6|carry 
    Info (332119):    -1.285              -5.140 contador_mod10:modd10|carry 
    Info (332119):    -1.285              -3.855 contador_mod10:modd10min|carry 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.531             -11.482 clk 
    Info (332119):     0.358               0.000 contador_mod6:modd6|carry 
    Info (332119):     0.385               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.392               0.000 contador_mod10:modd10min|carry 
    Info (332119):     0.413               0.000 contador_mod10:modd10|carry 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clock_divider:divisor|clk_out 
    Info (332119):     0.181               0.000 contador_mod10:modd10min|carry 
    Info (332119):     0.182               0.000 contador_mod10:modd10|carry 
    Info (332119):     0.183               0.000 contador_mod6:modd6|carry 
    Info (332119):     0.200               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.635 clk 
    Info (332119):    -1.000              -5.000 clock_divider:divisor|clk_out 
    Info (332119):    -1.000              -5.000 contador_mod6:modd6|carry 
    Info (332119):    -1.000              -4.000 contador_mod10:modd10|carry 
    Info (332119):    -1.000              -3.000 contador_mod10:modd10min|carry 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4906 megabytes
    Info: Processing ended: Tue Mar 25 15:35:03 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


