VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {lab7_layout_design}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {typical}
  {PVT Mode} {max}
  {Tree Type} {worst_case}
  {Process} {1.000}
  {Voltage} {5.000}
  {Temperature} {25.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {v09.11-s084_1 ((32bit) 04/26/2010 12:41 (Linux 2.6))}
  {DATE} {March 08, 2016}
END_BANNER
PATH 1
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.119}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.881}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.855}
    {=} {Slack Time} {-2.974}
  END_SLK_CLC
  SLK -2.974
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.974} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.974} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.974} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.974} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.974} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.974} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.974} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.974} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-2.381} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-2.380} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-2.130} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-2.128} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.934} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.934} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.764} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.763} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.593} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.591} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-1.312} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-1.307} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-1.074} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-1.074} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.710} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.000} {0.000} {0.234} {0.166} {2.265} {-0.709} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_620_0} {A} {v} {Y} {^} {} {INVX2} {0.098} {0.000} {0.097} {} {2.363} {-0.611} {} {1} {(1086.00, 670.50) (1083.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_398_0} {} {0.000} {0.000} {0.097} {0.026} {2.363} {-0.611} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_619_0} {A} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.122} {} {2.449} {-0.525} {} {1} {(1062.00, 670.50) (1059.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_397_0} {} {0.001} {0.000} {0.122} {0.035} {2.450} {-0.524} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_618_0} {C} {v} {Y} {^} {} {NAND3X1} {0.208} {0.000} {0.288} {} {2.657} {-0.317} {} {2} {(1035.60, 661.50) (1038.00, 664.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_25_0} {} {0.001} {0.000} {0.288} {0.071} {2.658} {-0.316} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_41_0} {A} {^} {Y} {v} {} {NAND2X1} {0.071} {0.000} {0.149} {} {2.729} {-0.245} {} {1} {(1050.00, 631.50) (1052.40, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_24_0} {} {0.000} {0.000} {0.149} {0.030} {2.730} {-0.244} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_482_0} {C} {v} {Y} {^} {} {OAI21X1} {0.261} {0.000} {0.318} {} {2.991} {0.017} {} {2} {(1050.00, 604.50) (1050.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.002} {0.000} {0.318} {0.098} {2.993} {0.019} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_483_0} {A} {^} {Y} {v} {} {XOR2X1} {0.308} {0.000} {0.267} {} {3.301} {0.327} {} {2} {(982.80, 571.50) (975.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/\gray_rptr[2] } {} {0.002} {0.000} {0.267} {0.095} {3.303} {0.329} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U19} {A} {v} {Y} {v} {} {XOR2X1} {0.211} {0.000} {0.140} {} {3.513} {0.539} {} {1} {(982.80, 511.50) (975.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n17} {} {0.000} {0.000} {0.140} {0.032} {3.514} {0.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U18} {B} {v} {Y} {^} {} {NAND2X1} {0.177} {0.000} {0.203} {} {3.691} {0.717} {} {1} {(1009.20, 517.50) (1006.80, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n3} {} {0.001} {0.000} {0.203} {0.058} {3.692} {0.718} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U17} {B} {^} {Y} {v} {} {NOR2X1} {0.162} {0.000} {0.168} {} {3.854} {0.880} {} {1} {(1114.80, 487.50) (1112.40, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/N3} {} {0.000} {0.000} {0.168} {0.032} {3.855} {0.881} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.974} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.974} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.974} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.974} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.974} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.974} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.974} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.974} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.507}
    {=} {Slack Time} {-2.864}
  END_SLK_CLC
  SLK -2.864
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.864} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.864} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.864} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.864} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.864} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.864} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.864} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.864} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.706} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.694} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.474} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.474} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.218} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.218} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.992} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.982} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.726} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.724} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.470} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.469} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.356} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.355} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.213} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.213} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.086} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.086} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.022} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.023} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.191} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.192} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.518} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.004} {0.000} {0.216} {0.297} {3.385} {0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1598_0} {A} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.159} {} {3.506} {0.643} {} {1} {(572.40, 967.50) (572.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n105} {} {0.000} {0.000} {0.159} {0.028} {3.507} {0.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.864} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.864} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.864} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.864} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.864} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.864} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.864} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.864} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.354}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.502}
    {=} {Slack Time} {-2.856}
  END_SLK_CLC
  SLK -2.856
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.856} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.856} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.856} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.856} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.856} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.856} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.856} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.856} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.698} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.686} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.467} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.466} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.210} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.210} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.984} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.975} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.719} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.716} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.462} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.348} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.206} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.078} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.078} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.030} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.031} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.198} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.199} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.526} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.003} {0.000} {0.216} {0.297} {3.384} {0.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1606_0} {A} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.155} {} {3.502} {0.646} {} {1} {(786.00, 934.50) (786.00, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n97} {} {0.000} {0.000} {0.155} {0.026} {3.502} {0.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.856} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.856} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.856} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.856} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.856} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.856} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.856} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.856} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.352}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.648}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.501}
    {=} {Slack Time} {-2.854}
  END_SLK_CLC
  SLK -2.854
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.854} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.854} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.854} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.854} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.854} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.854} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.854} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.854} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.696} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.465} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.464} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.208} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.208} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.982} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.973} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.717} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.714} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.460} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.459} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.346} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.203} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.076} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.032} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.033} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.201} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.201} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.528} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.004} {0.000} {0.216} {0.297} {3.385} {0.532} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1594_0} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.154} {} {3.501} {0.647} {} {1} {(625.20, 907.50) (625.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n89} {} {0.000} {0.000} {0.154} {0.025} {3.501} {0.648} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.854} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.854} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.854} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.854} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.854} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.854} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.854} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.854} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.352}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.648}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.500}
    {=} {Slack Time} {-2.852}
  END_SLK_CLC
  SLK -2.852
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.852} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.852} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.852} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.852} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.852} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.852} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.852} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.852} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.694} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.683} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.463} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.462} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.207} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.980} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.971} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.715} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.713} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.458} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.344} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.202} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.202} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.075} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.074} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.034} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.034} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.202} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.529} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.004} {0.000} {0.216} {0.297} {3.386} {0.534} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1602_0} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.152} {} {3.500} {0.648} {} {1} {(584.40, 1054.50) (584.40, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n121} {} {0.000} {0.000} {0.152} {0.024} {3.500} {0.648} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.852} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.852} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.852} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.852} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.852} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.852} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.852} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.852} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.350}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.650}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.498}
    {=} {Slack Time} {-2.849}
  END_SLK_CLC
  SLK -2.849
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.849} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.849} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.849} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.849} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.849} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.849} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.849} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.849} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.691} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.679} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.459} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.459} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.203} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.977} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.712} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.709} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.455} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.454} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.341} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.340} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.198} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.198} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.071} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.071} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.037} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.038} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.206} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.533} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.004} {0.000} {0.216} {0.297} {3.385} {0.537} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1604_0} {A} {^} {Y} {v} {} {MUX2X1} {0.112} {0.000} {0.150} {} {3.498} {0.649} {} {1} {(589.20, 994.50) (589.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n137} {} {0.000} {0.000} {0.150} {0.023} {3.498} {0.650} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.849} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.849} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.849} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.849} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.849} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.849} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.849} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.849} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.351}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.649}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.497}
    {=} {Slack Time} {-2.848}
  END_SLK_CLC
  SLK -2.848
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.848} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.848} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.848} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.848} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.848} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.690} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.678} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.459} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.202} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.202} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.976} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.711} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.708} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.454} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.453} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.340} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.340} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.197} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.070} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.070} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.038} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.039} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.207} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC212_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX4} {0.326} {0.000} {0.216} {} {3.382} {0.534} {} {6} {(764.40, 994.50) (769.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN212_FE_OFN72_n186} {} {0.002} {0.000} {0.216} {0.297} {3.383} {0.535} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_931_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.151} {} {3.497} {0.649} {} {1} {(759.60, 1027.50) (759.60, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n113} {} {0.000} {0.000} {0.151} {0.023} {3.497} {0.649} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.848} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.848} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.848} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.848} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.848} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.480}
    {=} {Slack Time} {-2.848}
  END_SLK_CLC
  SLK -2.848
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.848} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.848} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.848} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.848} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.848} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.848} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.690} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.678} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.459} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.202} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.202} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.976} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.711} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.708} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.454} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.453} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.340} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.340} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.197} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.070} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.070} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.038} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.886} {0.039} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.207} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC136_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX2} {0.271} {0.000} {0.162} {} {3.326} {0.479} {} {2} {(757.20, 994.50) (752.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN136_FE_OFN72_n186} {} {0.003} {0.000} {0.162} {0.107} {3.329} {0.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U205} {B} {^} {Y} {v} {} {MUX2X1} {0.150} {0.000} {0.175} {} {3.479} {0.631} {} {1} {(781.20, 847.50) (788.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n129} {} {0.001} {0.000} {0.175} {0.044} {3.480} {0.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.848} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.848} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.848} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.848} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.848} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.848} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.299}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.701}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.524}
    {=} {Slack Time} {-2.824}
  END_SLK_CLC
  SLK -2.824
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.824} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.824} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.824} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.824} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.824} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.824} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.824} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.824} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.666} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.654} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.435} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.434} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.256} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.256} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-1.033} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-1.031} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.793} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.726} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.543} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.543} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.386} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.386} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.286} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.286} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {-0.177} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {-0.176} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {-0.027} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {-0.026} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.315} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.007} {0.000} {0.269} {0.356} {3.146} {0.322} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1518_0} {A} {^} {Y} {v} {} {MUX2X1} {0.167} {0.000} {0.217} {} {3.312} {0.488} {} {1} {(692.40, 1114.50) (692.40, 1111.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n138} {} {0.001} {0.000} {0.217} {0.056} {3.313} {0.489} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSC361_n138} {A} {v} {Y} {v} {} {BUFX2} {0.211} {0.000} {0.081} {} {3.524} {0.700} {} {1} {(603.60, 1207.50) (608.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSN361_n138} {} {0.001} {0.000} {0.081} {0.035} {3.524} {0.701} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.824} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.824} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.824} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.824} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.824} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.824} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.824} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.824} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][0] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.352}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.648}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.463}
    {=} {Slack Time} {-2.816}
  END_SLK_CLC
  SLK -2.816
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.816} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.816} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.816} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.816} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.816} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.816} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.816} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.816} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.658} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.646} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.426} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.426} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.170} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.170} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.944} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.934} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC344_n172} {A} {^} {Y} {v} {} {INVX2} {0.256} {0.000} {0.270} {} {2.137} {-0.679} {} {4} {(630.00, 871.50) (632.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN344_n172} {} {0.003} {0.000} {0.270} {0.191} {2.140} {-0.676} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1319_0} {A} {v} {Y} {v} {} {AND2X2} {0.254} {0.000} {0.092} {} {2.394} {-0.422} {} {1} {(680.40, 970.50) (687.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_804_0} {} {0.001} {0.000} {0.092} {0.045} {2.395} {-0.421} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1318_0} {C} {v} {Y} {^} {} {AOI21X1} {0.113} {0.000} {0.214} {} {2.508} {-0.308} {} {1} {(702.00, 1033.50) (702.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n65} {} {0.000} {0.000} {0.214} {0.039} {2.508} {-0.307} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U79} {B} {^} {Y} {v} {} {AOI21X1} {0.142} {0.000} {0.215} {} {2.650} {-0.165} {} {1} {(704.40, 1051.50) (709.20, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n69} {} {0.000} {0.000} {0.215} {0.027} {2.651} {-0.165} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1447_0} {A} {v} {Y} {^} {} {INVX1} {0.127} {0.000} {0.126} {} {2.777} {-0.038} {} {1} {(723.60, 1093.50) (726.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_877_0} {} {0.000} {0.000} {0.126} {0.029} {2.778} {-0.038} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1446_0} {A} {^} {Y} {v} {} {NAND2X1} {0.108} {0.000} {0.134} {} {2.886} {0.070} {} {1} {(709.20, 1111.50) (706.80, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_876_0} {} {0.001} {0.000} {0.134} {0.049} {2.887} {0.071} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1445_0} {D} {v} {Y} {^} {} {AOI22X1} {0.168} {0.000} {0.208} {} {3.054} {0.239} {} {2} {(762.00, 1090.50) (764.40, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN72_n186} {} {0.001} {0.000} {0.208} {0.061} {3.055} {0.240} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC136_FE_OFN72_n186} {A} {^} {Y} {^} {} {BUFX2} {0.271} {0.000} {0.162} {} {3.326} {0.511} {} {2} {(757.20, 994.50) (752.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN136_FE_OFN72_n186} {} {0.003} {0.000} {0.162} {0.107} {3.329} {0.514} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U171} {B} {^} {Y} {v} {} {MUX2X1} {0.133} {0.000} {0.153} {} {3.463} {0.647} {} {1} {(730.80, 874.50) (738.00, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n145} {} {0.000} {0.000} {0.153} {0.033} {3.463} {0.648} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.816} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.816} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.816} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.816} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.816} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.816} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.816} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.816} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.356}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.644}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.441}
    {=} {Slack Time} {-2.797}
  END_SLK_CLC
  SLK -2.797
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.797} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.797} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.797} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.797} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.797} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.797} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.797} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.797} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.639} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.627} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.408} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.407} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.229} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.229} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-1.006} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-1.004} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.765} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.751} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.518} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.517} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.391} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.391} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.237} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.236} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.127} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.025} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.027} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.209} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.210} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC94_n197} {A} {^} {Y} {^} {} {BUFX4} {0.300} {0.000} {0.197} {} {3.307} {0.510} {} {4} {(572.40, 427.50) (567.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN94_n197} {} {0.012} {0.000} {0.202} {0.249} {3.319} {0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_588_0} {A} {^} {Y} {v} {} {MUX2X1} {0.122} {0.000} {0.158} {} {3.441} {0.644} {} {1} {(558.00, 787.50) (558.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n124} {} {0.000} {0.000} {0.158} {0.030} {3.441} {0.644} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.797} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.797} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.797} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.797} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.797} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.797} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.797} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.797} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.403}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.597}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.393}
    {=} {Slack Time} {-2.796}
  END_SLK_CLC
  SLK -2.796
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.796} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.796} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.796} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.796} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.796} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.796} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.796} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.796} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.757} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.746} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.463} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.462} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.205} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.658} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.630} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.410} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.269} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.269} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {-0.030} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {-0.029} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.091} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.092} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.446} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.022} {0.000} {0.306} {0.423} {3.264} {0.468} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_905_0} {A} {^} {Y} {v} {} {MUX2X1} {0.128} {0.000} {0.185} {} {3.392} {0.597} {} {1} {(466.80, 787.50) (466.80, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n141} {} {0.000} {0.000} {0.185} {0.030} {3.393} {0.597} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.796} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.796} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.796} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.796} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.796} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.796} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.796} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.796} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.387}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.613}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.406}
    {=} {Slack Time} {-2.793}
  END_SLK_CLC
  SLK -2.793
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.793} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.793} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.793} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.793} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.793} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.793} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.793} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.793} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.635} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.623} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.404} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.403} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.225} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.225} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-1.002} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-1.000} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.762} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.725} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.495} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.495} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.388} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.387} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.253} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.252} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.110} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.110} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {-0.000} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.000} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.116} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.116} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.462} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.009} {0.000} {0.276} {0.387} {3.264} {0.471} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U178} {B} {^} {Y} {v} {} {MUX2X1} {0.141} {0.000} {0.183} {} {3.405} {0.612} {} {1} {(428.40, 814.50) (435.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.001} {0.000} {0.183} {0.035} {3.406} {0.613} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.793} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.793} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.793} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.793} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.793} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.793} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.793} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.793} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.347}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.653}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.436}
    {=} {Slack Time} {-2.783}
  END_SLK_CLC
  SLK -2.783
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.783} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.783} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.783} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.783} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.783} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.783} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.783} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.783} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.625} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.614} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.394} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.215} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.992} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.990} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.752} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.738} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.504} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.504} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.378} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.377} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.223} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.223} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.113} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.112} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.039} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.040} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.223} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.224} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC94_n197} {A} {^} {Y} {^} {} {BUFX4} {0.300} {0.000} {0.197} {} {3.307} {0.523} {} {4} {(572.40, 427.50) (567.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN94_n197} {} {0.007} {0.000} {0.201} {0.249} {3.313} {0.530} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U275} {B} {^} {Y} {v} {} {MUX2X1} {0.122} {0.000} {0.147} {} {3.435} {0.652} {} {1} {(622.80, 514.50) (630.00, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n100} {} {0.000} {0.000} {0.147} {0.025} {3.436} {0.653} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.783} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.783} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.783} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.783} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.783} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.783} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.783} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.783} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.348}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.652}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.431}
    {=} {Slack Time} {-2.779}
  END_SLK_CLC
  SLK -2.779
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.779} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.779} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.779} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.779} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.779} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.779} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.779} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.779} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.621} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.610} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.390} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.390} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.212} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.212} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.988} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.987} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.748} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.734} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.500} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.500} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.374} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.373} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.219} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.109} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.109} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.042} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.044} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.227} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.228} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC94_n197} {A} {^} {Y} {^} {} {BUFX4} {0.300} {0.000} {0.197} {} {3.307} {0.527} {} {4} {(572.40, 427.50) (567.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN94_n197} {} {0.012} {0.000} {0.202} {0.249} {3.319} {0.539} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_600_0} {A} {^} {Y} {v} {} {MUX2X1} {0.112} {0.000} {0.147} {} {3.431} {0.652} {} {1} {(627.60, 814.50) (627.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n140} {} {0.000} {0.000} {0.147} {0.023} {3.431} {0.652} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.779} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.779} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.779} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.779} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.779} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.779} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.779} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.779} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.388}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.612}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.387}
    {=} {Slack Time} {-2.776}
  END_SLK_CLC
  SLK -2.776
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.776} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.776} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.776} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.776} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.776} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.776} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.776} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.776} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.736} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.726} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.443} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.442} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.185} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.185} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.638} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.609} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.390} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.249} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.248} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {-0.009} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {-0.008} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.111} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.112} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.466} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.010} {0.000} {0.306} {0.423} {3.252} {0.477} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U197} {B} {^} {Y} {v} {} {MUX2X1} {0.135} {0.000} {0.183} {} {3.387} {0.611} {} {1} {(531.60, 394.50) (538.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n133} {} {0.000} {0.000} {0.183} {0.031} {3.387} {0.612} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.776} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.776} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.776} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.776} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.776} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.776} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.776} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.776} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.348}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.652}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.422}
    {=} {Slack Time} {-2.770}
  END_SLK_CLC
  SLK -2.770
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.770} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.770} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.770} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.770} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.770} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.770} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.770} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.770} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.612} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.601} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.381} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.380} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.202} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.202} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.979} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.977} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.739} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.724} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.491} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.491} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.364} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.364} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.210} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.210} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.100} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.099} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.052} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.053} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.236} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.237} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC94_n197} {A} {^} {Y} {^} {} {BUFX4} {0.300} {0.000} {0.197} {} {3.307} {0.537} {} {4} {(572.40, 427.50) (567.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN94_n197} {} {0.003} {0.000} {0.199} {0.249} {3.309} {0.539} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_606_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.147} {} {3.422} {0.652} {} {1} {(570.00, 487.50) (570.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n148} {} {0.000} {0.000} {0.147} {0.024} {3.422} {0.652} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.770} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.770} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.770} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.770} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.770} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.770} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.770} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.770} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.347}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.653}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.421}
    {=} {Slack Time} {-2.768}
  END_SLK_CLC
  SLK -2.768
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.768} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.768} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.768} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.768} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.768} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.768} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.768} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.768} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.610} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.599} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.379} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.378} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.200} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.200} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.977} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.975} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.737} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.723} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.489} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.489} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.363} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.362} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.208} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.208} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.098} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.097} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.054} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.055} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.238} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.239} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC95_n197} {A} {^} {Y} {^} {} {BUFX4} {0.285} {0.000} {0.163} {} {3.292} {0.523} {} {4} {(591.60, 427.50) (596.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN95_n197} {} {0.003} {0.000} {0.163} {0.208} {3.295} {0.527} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U234} {B} {^} {Y} {v} {} {MUX2X1} {0.126} {0.000} {0.146} {} {3.421} {0.653} {} {1} {(678.00, 454.50) (685.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n116} {} {0.000} {0.000} {0.146} {0.029} {3.421} {0.653} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.768} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.768} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.768} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.768} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.768} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.768} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.768} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.768} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.631}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.393}
    {=} {Slack Time} {-2.762}
  END_SLK_CLC
  SLK -2.762
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.762} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.762} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.762} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.762} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.762} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.762} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.762} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.762} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.722} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.712} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.429} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.428} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.171} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.171} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.624} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.595} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.376} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.375} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.235} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.235} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.004} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.006} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.125} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.480} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.023} {0.000} {0.306} {0.423} {3.265} {0.503} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U214} {B} {^} {Y} {v} {} {MUX2X1} {0.128} {0.000} {0.176} {} {3.393} {0.631} {} {1} {(500.40, 814.50) (507.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n125} {} {0.000} {0.000} {0.176} {0.027} {3.393} {0.631} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.762} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.762} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.762} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.762} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.762} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.762} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.762} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.762} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.394}
    {=} {Slack Time} {-2.760}
  END_SLK_CLC
  SLK -2.760
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.760} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.760} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.760} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.760} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.760} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.760} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.760} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.760} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.602} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.590} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.370} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.370} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.192} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.192} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.968} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.728} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.692} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.462} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.355} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.354} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.220} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.077} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.077} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.033} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.034} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.149} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.149} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.495} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.009} {0.000} {0.276} {0.387} {3.264} {0.505} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U212} {B} {^} {Y} {v} {} {MUX2X1} {0.130} {0.000} {0.171} {} {3.394} {0.634} {} {1} {(373.20, 814.50) (366.00, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n126} {} {0.000} {0.000} {0.171} {0.029} {3.394} {0.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.760} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.760} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.760} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.760} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.760} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.760} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.760} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.760} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.392}
    {=} {Slack Time} {-2.758}
  END_SLK_CLC
  SLK -2.758
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.758} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.758} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.758} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.758} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.758} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.758} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.758} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.758} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.600} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.589} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.369} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.369} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.191} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.191} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.967} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.966} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.727} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.691} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.461} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.460} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.353} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.219} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.217} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.076} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.034} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.035} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.150} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.150} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.497} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.006} {0.000} {0.276} {0.387} {3.261} {0.503} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U230} {B} {^} {Y} {v} {} {MUX2X1} {0.131} {0.000} {0.172} {} {3.392} {0.633} {} {1} {(414.00, 454.50) (406.80, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n118} {} {0.000} {0.000} {0.172} {0.029} {3.392} {0.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.758} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.758} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.758} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.758} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.758} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.758} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.758} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.758} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.347}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.653}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.411}
    {=} {Slack Time} {-2.757}
  END_SLK_CLC
  SLK -2.757
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.757} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.757} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.757} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.757} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.757} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.599} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.588} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.368} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.368} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.190} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.190} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.966} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.965} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.726} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.712} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.478} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.478} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.352} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.197} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.087} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.086} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.064} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.066} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.249} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.250} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC95_n197} {A} {^} {Y} {^} {} {BUFX4} {0.285} {0.000} {0.163} {} {3.292} {0.534} {} {4} {(591.60, 427.50) (596.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN95_n197} {} {0.003} {0.000} {0.163} {0.208} {3.294} {0.537} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_594_0} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.145} {} {3.410} {0.653} {} {1} {(632.40, 454.50) (632.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n132} {} {0.000} {0.000} {0.145} {0.027} {3.411} {0.653} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.757} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.757} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.757} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.757} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.757} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.341}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.659}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.416}
    {=} {Slack Time} {-2.757}
  END_SLK_CLC
  SLK -2.757
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.757} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.757} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.757} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.757} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.757} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.757} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.599} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.587} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.368} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.367} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.189} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.189} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.966} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.964} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.725} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.711} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.477} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.477} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.351} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.197} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.196} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.087} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.086} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.065} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.067} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.249} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.250} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC95_n197} {A} {^} {Y} {^} {} {BUFX4} {0.285} {0.000} {0.163} {} {3.292} {0.535} {} {4} {(591.60, 427.50) (596.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN95_n197} {} {0.006} {0.000} {0.163} {0.208} {3.297} {0.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {B} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.138} {} {3.416} {0.659} {} {1} {(606.00, 634.50) (613.20, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n108} {} {0.000} {0.000} {0.138} {0.024} {3.416} {0.659} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.757} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.757} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.757} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.757} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.757} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.757} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.387}
    {=} {Slack Time} {-2.755}
  END_SLK_CLC
  SLK -2.755
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.755} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.755} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.755} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.755} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.755} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.597} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.586} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.366} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.365} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.187} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.187} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.964} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.962} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.724} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.687} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.457} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.457} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.350} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.350} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.216} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.214} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.073} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.072} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.037} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.038} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.154} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.500} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.007} {0.000} {0.276} {0.387} {3.262} {0.507} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1635_0} {A} {^} {Y} {v} {} {MUX2X1} {0.124} {0.000} {0.176} {} {3.386} {0.631} {} {1} {(361.20, 694.50) (361.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n110} {} {0.000} {0.000} {0.176} {0.029} {3.387} {0.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.755} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.755} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.755} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.755} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.755} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.372}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.628}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.383}
    {=} {Slack Time} {-2.755}
  END_SLK_CLC
  SLK -2.755
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.755} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.755} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.755} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.755} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.755} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.755} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.715} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.705} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.422} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.421} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.164} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.164} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.617} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.588} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.368} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.368} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.228} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.227} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.012} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.013} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.133} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.133} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.487} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.009} {0.000} {0.306} {0.423} {3.251} {0.496} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U232} {B} {^} {Y} {v} {} {MUX2X1} {0.132} {0.000} {0.180} {} {3.382} {0.628} {} {1} {(476.40, 454.50) (483.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n117} {} {0.000} {0.000} {0.180} {0.029} {3.383} {0.628} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.755} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.755} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.755} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.755} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.755} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.755} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.344}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.656}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.410}
    {=} {Slack Time} {-2.754}
  END_SLK_CLC
  SLK -2.754
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.754} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.754} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.754} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.754} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.754} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.754} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.754} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.754} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.596} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.584} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.365} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.364} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.186} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.186} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.963} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.961} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.722} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.014} {0.000} {0.315} {0.880} {2.045} {-0.708} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC314_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.234} {0.000} {0.088} {} {2.279} {-0.474} {} {1} {(603.60, 574.50) (608.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN314_FE_OFN51_n174} {} {0.000} {0.000} {0.088} {0.037} {2.279} {-0.474} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {D} {v} {Y} {^} {} {AOI22X1} {0.126} {0.000} {0.191} {} {2.406} {-0.348} {} {1} {(630.00, 571.50) (632.40, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.191} {0.040} {2.406} {-0.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U100} {B} {^} {Y} {v} {} {AOI21X1} {0.154} {0.000} {0.237} {} {2.560} {-0.194} {} {1} {(632.40, 610.50) (627.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n87} {} {0.000} {0.000} {0.237} {0.037} {2.560} {-0.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1489_0} {A} {v} {Y} {^} {} {INVX2} {0.110} {0.000} {0.108} {} {2.670} {-0.084} {} {1} {(608.40, 610.50) (606.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_914_0} {} {0.001} {0.000} {0.108} {0.037} {2.671} {-0.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1482_0} {A} {^} {Y} {v} {} {NAND2X1} {0.151} {0.000} {0.193} {} {2.822} {0.068} {} {1} {(567.60, 571.50) (570.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_907_0} {} {0.002} {0.000} {0.193} {0.078} {2.823} {0.070} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1481_0} {D} {v} {Y} {^} {} {AOI22X1} {0.183} {0.000} {0.207} {} {3.006} {0.252} {} {2} {(586.80, 391.50) (584.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n197} {} {0.001} {0.000} {0.207} {0.060} {3.007} {0.253} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC95_n197} {A} {^} {Y} {^} {} {BUFX4} {0.285} {0.000} {0.163} {} {3.292} {0.538} {} {4} {(591.60, 427.50) (596.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN95_n197} {} {0.006} {0.000} {0.163} {0.208} {3.297} {0.544} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_612_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.141} {} {3.410} {0.656} {} {1} {(663.60, 667.50) (663.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n92} {} {0.000} {0.000} {0.141} {0.025} {3.410} {0.656} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.754} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.754} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.754} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.754} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.754} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.754} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.754} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.754} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.350}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.650}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.403}
    {=} {Slack Time} {-2.753}
  END_SLK_CLC
  SLK -2.753
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.753} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.753} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.753} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.753} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.753} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.753} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.753} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.753} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.595} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.584} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.364} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.363} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.185} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.185} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.962} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.960} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.722} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.656} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.416} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.416} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.275} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.274} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.083} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.082} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.074} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.075} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.260} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.014} {0.261} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC97_n188} {A} {^} {Y} {^} {} {BUFX4} {0.256} {0.000} {0.145} {} {3.270} {0.517} {} {4} {(358.80, 1174.50) (363.60, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN97_n188} {} {0.002} {0.000} {0.145} {0.179} {3.273} {0.520} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U208} {B} {^} {Y} {v} {} {MUX2X1} {0.130} {0.000} {0.150} {} {3.402} {0.649} {} {1} {(380.40, 1054.50) (373.20, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n128} {} {0.000} {0.000} {0.150} {0.031} {3.403} {0.650} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.753} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.753} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.753} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.753} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.753} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.753} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.753} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.753} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.629}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.378}
    {=} {Slack Time} {-2.749}
  END_SLK_CLC
  SLK -2.749
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.749} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.749} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.749} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.749} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.749} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.040} {-1.709} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.699} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.416} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.415} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.158} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.611} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.582} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.363} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.362} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.222} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.017} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.018} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.138} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.139} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.493} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.014} {0.000} {0.306} {0.423} {3.257} {0.508} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_899_0} {A} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.179} {} {3.378} {0.629} {} {1} {(457.20, 547.50) (457.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n101} {} {0.000} {0.000} {0.179} {0.026} {3.378} {0.629} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.749} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.749} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.749} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.749} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.749} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.631}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.380}
    {=} {Slack Time} {-2.749}
  END_SLK_CLC
  SLK -2.749
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.749} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.749} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.749} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.749} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.749} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.749} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.709} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.699} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.416} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.415} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.158} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.611} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.582} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.363} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.362} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.222} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.017} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.018} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.138} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.139} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.493} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.010} {0.000} {0.306} {0.423} {3.252} {0.503} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U163} {B} {^} {Y} {v} {} {MUX2X1} {0.128} {0.000} {0.176} {} {3.379} {0.630} {} {1} {(526.80, 454.50) (534.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n149} {} {0.000} {0.000} {0.176} {0.027} {3.380} {0.631} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.749} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.749} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.749} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.749} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.749} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.749} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.382}
    {=} {Slack Time} {-2.748}
  END_SLK_CLC
  SLK -2.748
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.748} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.748} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.748} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.748} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.748} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.748} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.748} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.748} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.590} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.579} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.359} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.358} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.180} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.180} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.957} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.955} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.717} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.680} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.450} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.450} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.343} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.209} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.066} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.066} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.044} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.045} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.161} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.161} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.507} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.005} {0.000} {0.276} {0.387} {3.260} {0.512} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1655_0} {A} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.172} {} {3.381} {0.633} {} {1} {(361.20, 634.50) (361.20, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n94} {} {0.000} {0.000} {0.172} {0.027} {3.382} {0.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.748} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.748} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.748} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.748} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.748} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.748} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.748} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.748} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.635}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.382}
    {=} {Slack Time} {-2.747}
  END_SLK_CLC
  SLK -2.747
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.747} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.747} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.747} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.747} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.747} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.747} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.747} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.747} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.589} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.577} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.357} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.179} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.179} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.955} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.954} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.715} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.679} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.449} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.448} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.342} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.341} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.207} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.206} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.064} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.064} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.046} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.047} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.162} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.162} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.508} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.007} {0.000} {0.276} {0.387} {3.262} {0.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1657_0} {A} {^} {Y} {v} {} {MUX2X1} {0.119} {0.000} {0.171} {} {3.381} {0.635} {} {1} {(438.00, 394.50) (438.00, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n134} {} {0.000} {0.000} {0.171} {0.026} {3.382} {0.635} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.747} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.747} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.747} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.747} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.747} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.747} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.747} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.747} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.345}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.655}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.401}
    {=} {Slack Time} {-2.746}
  END_SLK_CLC
  SLK -2.746
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.746} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.746} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.746} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.746} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.746} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.746} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.746} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.746} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.588} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.576} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.357} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.178} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.178} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.955} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.953} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.715} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.649} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.409} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.268} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.267} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.076} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.075} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.081} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.082} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.267} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.015} {0.269} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC96_n188} {A} {^} {Y} {^} {} {BUFX4} {0.255} {0.000} {0.148} {} {3.269} {0.523} {} {4} {(354.00, 1234.50) (358.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN96_n188} {} {0.005} {0.000} {0.148} {0.183} {3.275} {0.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U191} {B} {^} {Y} {v} {} {MUX2X1} {0.126} {0.000} {0.144} {} {3.400} {0.654} {} {1} {(406.80, 1327.50) (414.00, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n136} {} {0.000} {0.000} {0.144} {0.029} {3.401} {0.655} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.746} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.746} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.746} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.746} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.746} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.746} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.746} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.746} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.375}
    {=} {Slack Time} {-2.744}
  END_SLK_CLC
  SLK -2.744
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.744} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.744} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.744} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.744} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.744} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.586} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.575} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.355} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.354} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.098} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.098} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.872} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.863} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.693} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.687} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.477} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.477} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.354} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.353} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.215} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.094} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.093} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.012} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.012} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.136} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.136} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.487} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.016} {0.000} {0.299} {0.415} {3.247} {0.503} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U236} {B} {^} {Y} {v} {} {MUX2X1} {0.128} {0.000} {0.175} {} {3.375} {0.631} {} {1} {(529.20, 1354.50) (536.40, 1351.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n115} {} {0.000} {0.000} {0.175} {0.027} {3.375} {0.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.744} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.744} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.744} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.744} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.744} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.381}
    {=} {Slack Time} {-2.744}
  END_SLK_CLC
  SLK -2.744
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.744} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.744} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.744} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.744} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.744} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.744} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.039} {-1.704} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.694} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.411} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.410} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.153} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.153} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.606} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.577} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.358} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.217} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.216} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.023} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.024} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.143} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.144} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.498} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.021} {0.000} {0.306} {0.423} {3.263} {0.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U146} {B} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.167} {} {3.381} {0.637} {} {1} {(505.20, 694.50) (512.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n93} {} {0.000} {0.000} {0.167} {0.021} {3.381} {0.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.744} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.744} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.744} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.744} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.744} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.744} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.380}
    {=} {Slack Time} {-2.743}
  END_SLK_CLC
  SLK -2.743
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.743} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.743} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.743} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.743} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.743} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.743} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.743} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.743} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {1.039} {0.000} {0.804} {} {1.040} {-1.704} {} {7} {(726.00, 508.50) (702.00, 520.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.011} {0.000} {0.804} {0.273} {1.050} {-1.693} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {INVX2} {0.283} {0.000} {0.287} {} {1.333} {-1.410} {} {3} {(718.80, 790.50) (721.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n211} {} {0.001} {0.000} {0.287} {0.096} {1.334} {-1.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U73} {B} {^} {Y} {v} {} {NOR2X1} {0.257} {0.000} {0.393} {} {1.591} {-1.152} {} {2} {(711.60, 847.50) (709.20, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n173} {} {0.000} {0.000} {0.393} {0.065} {1.591} {-1.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC358_n173} {A} {v} {Y} {v} {} {BUFX4} {0.547} {0.000} {0.472} {} {2.138} {-0.606} {} {10} {(711.60, 874.50) (706.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN358_n173} {} {0.029} {0.000} {0.482} {0.640} {2.166} {-0.577} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_336_0} {D} {v} {Y} {^} {} {AOI22X1} {0.220} {0.000} {0.226} {} {2.386} {-0.357} {} {1} {(529.20, 550.50) (531.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n153} {} {0.001} {0.000} {0.226} {0.044} {2.387} {-0.356} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U107} {A} {^} {Y} {v} {} {AOI21X1} {0.140} {0.000} {0.240} {} {2.527} {-0.216} {} {1} {(543.60, 514.50) (536.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n157} {} {0.000} {0.000} {0.240} {0.039} {2.527} {-0.216} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U111} {A} {v} {Y} {v} {} {OR2X2} {0.239} {0.000} {0.115} {} {2.766} {0.023} {} {1} {(488.40, 508.50) (481.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N20} {} {0.001} {0.000} {0.115} {0.062} {2.767} {0.024} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_368_0} {D} {v} {Y} {^} {} {AOI22X1} {0.120} {0.000} {0.143} {} {2.887} {0.144} {} {1} {(483.60, 370.50) (481.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n195} {} {0.000} {0.000} {0.143} {0.031} {2.888} {0.145} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC326_n195} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.303} {} {3.242} {0.499} {} {8} {(462.00, 367.50) (457.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN326_n195} {} {0.019} {0.000} {0.306} {0.423} {3.261} {0.517} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U249} {B} {^} {Y} {v} {} {MUX2X1} {0.119} {0.000} {0.168} {} {3.380} {0.637} {} {1} {(452.40, 634.50) (459.60, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n109} {} {0.000} {0.000} {0.168} {0.022} {3.380} {0.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.743} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.743} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.743} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.743} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.743} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.743} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.743} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.743} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.347}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.653}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.393}
    {=} {Slack Time} {-2.740}
  END_SLK_CLC
  SLK -2.740
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.740} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.740} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.740} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.740} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.740} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.740} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.740} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.740} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.582} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.571} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.351} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.173} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.173} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.949} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.948} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.709} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.644} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.404} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.403} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.262} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.262} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.071} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.070} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.087} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.087} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.273} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.015} {0.274} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC96_n188} {A} {^} {Y} {^} {} {BUFX4} {0.255} {0.000} {0.148} {} {3.269} {0.529} {} {4} {(354.00, 1234.50) (358.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN96_n188} {} {0.006} {0.000} {0.148} {0.183} {3.275} {0.535} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_585_0} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.146} {} {3.393} {0.653} {} {1} {(368.40, 1387.50) (368.40, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n120} {} {0.000} {0.000} {0.146} {0.029} {3.393} {0.653} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.740} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.740} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.740} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.740} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.740} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.740} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.740} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.740} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.376}
    {=} {Slack Time} {-2.738}
  END_SLK_CLC
  SLK -2.738
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.738} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.738} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.738} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.738} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.738} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.738} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.738} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.738} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.580} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.568} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.349} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.170} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.170} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.947} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.945} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.707} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.670} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.440} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.440} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.333} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.333} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.198} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.056} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.055} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.055} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.055} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.171} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.171} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.517} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.007} {0.000} {0.276} {0.387} {3.261} {0.524} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1659_0} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.166} {} {3.376} {0.638} {} {1} {(433.20, 427.50) (433.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n150} {} {0.000} {0.000} {0.166} {0.023} {3.376} {0.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.738} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.738} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.738} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.738} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.738} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.738} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.738} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.738} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.378}
    {=} {Slack Time} {-2.735}
  END_SLK_CLC
  SLK -2.735
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.735} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.735} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.735} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.735} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.735} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.735} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.735} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.735} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.577} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.566} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.346} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.345} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.167} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.944} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.942} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.704} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.036} {0.000} {0.331} {0.880} {2.068} {-0.667} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC322_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.230} {0.000} {0.082} {} {2.298} {-0.437} {} {1} {(409.20, 814.50) (404.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN322_FE_OFN51_n174} {} {0.000} {0.000} {0.082} {0.030} {2.298} {-0.437} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_561_0} {B} {v} {Y} {^} {} {NAND2X1} {0.107} {0.000} {0.138} {} {2.405} {-0.330} {} {1} {(387.60, 784.50) (385.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_358_0} {} {0.000} {0.000} {0.138} {0.029} {2.405} {-0.330} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_559_0} {A} {^} {Y} {v} {} {NAND2X1} {0.134} {0.000} {0.166} {} {2.539} {-0.196} {} {1} {(387.60, 751.50) (390.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_356_0} {} {0.002} {0.000} {0.166} {0.066} {2.541} {-0.194} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_554_0} {A} {v} {Y} {^} {} {OAI21X1} {0.141} {0.000} {0.150} {} {2.682} {-0.053} {} {1} {(380.40, 610.50) (387.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_351_0} {} {0.000} {0.000} {0.150} {0.030} {2.683} {-0.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_553_0} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.126} {} {2.793} {0.058} {} {1} {(392.40, 577.50) (390.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_350_0} {} {0.001} {0.000} {0.126} {0.042} {2.793} {0.058} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_551_0} {B} {v} {Y} {^} {} {AOI21X1} {0.115} {0.000} {0.140} {} {2.909} {0.174} {} {1} {(356.40, 571.50) (361.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n193} {} {0.000} {0.000} {0.140} {0.026} {2.909} {0.174} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC330_n193} {A} {^} {Y} {^} {} {BUFX4} {0.346} {0.000} {0.276} {} {3.255} {0.520} {} {8} {(370.80, 574.50) (375.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN330_n193} {} {0.006} {0.000} {0.276} {0.387} {3.261} {0.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U269} {B} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.159} {} {3.378} {0.643} {} {1} {(361.20, 454.50) (368.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.000} {0.000} {0.159} {0.021} {3.378} {0.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.735} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.735} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.735} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.735} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.735} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.735} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.735} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.735} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.366}
    {=} {Slack Time} {-2.734}
  END_SLK_CLC
  SLK -2.734
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.734} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.734} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.734} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.734} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.734} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.734} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.734} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.734} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.576} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.565} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.345} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.344} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.088} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.088} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.862} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.853} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.683} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.677} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.467} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.344} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.205} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.205} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.084} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.022} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.022} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.146} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.146} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.497} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.016} {0.000} {0.299} {0.415} {3.247} {0.513} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1580_0} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.175} {} {3.366} {0.632} {} {1} {(505.20, 1354.50) (505.20, 1351.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n107} {} {0.000} {0.000} {0.175} {0.024} {3.366} {0.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.734} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.734} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.734} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.734} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.734} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.734} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.734} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.734} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.367}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.633}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.366}
    {=} {Slack Time} {-2.733}
  END_SLK_CLC
  SLK -2.733
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.733} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.733} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.733} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.733} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.733} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.733} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.733} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.733} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.575} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.564} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.344} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.088} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.088} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.861} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.852} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.682} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.676} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.466} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.466} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.343} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.343} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.204} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.204} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.083} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.022} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.023} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.147} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.498} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.017} {0.000} {0.299} {0.415} {3.248} {0.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1596_0} {A} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.174} {} {3.365} {0.632} {} {1} {(464.40, 1387.50) (464.40, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n91} {} {0.000} {0.000} {0.174} {0.024} {3.366} {0.633} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.733} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.733} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.733} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.733} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.733} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.733} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.733} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.733} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.368}
    {=} {Slack Time} {-2.732}
  END_SLK_CLC
  SLK -2.732
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.732} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.732} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.732} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.732} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.732} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.732} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.732} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.732} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.574} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.563} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.343} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.342} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.086} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.086} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.860} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.851} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.681} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.675} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.465} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.465} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.342} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.341} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.203} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.203} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.082} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.024} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.024} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.148} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.148} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.499} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.016} {0.000} {0.299} {0.415} {3.247} {0.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U167} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.169} {} {3.368} {0.636} {} {1} {(560.40, 1354.50) (567.60, 1351.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n147} {} {0.000} {0.000} {0.169} {0.023} {3.368} {0.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.732} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.732} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.732} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.732} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.732} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.732} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.732} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.732} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.367}
    {=} {Slack Time} {-2.729}
  END_SLK_CLC
  SLK -2.729
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.729} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.729} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.729} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.571} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.560} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.340} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.084} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.857} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.848} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.678} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.677} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.467} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.342} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.341} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.194} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.035} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.036} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.153} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.508} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.008} {0.000} {0.290} {0.403} {3.245} {0.516} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U228} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.167} {} {3.367} {0.638} {} {1} {(553.20, 874.50) (560.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n119} {} {0.000} {0.000} {0.167} {0.023} {3.367} {0.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.729} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.729} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.729} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.635}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.364}
    {=} {Slack Time} {-2.729}
  END_SLK_CLC
  SLK -2.729
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.729} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.729} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.729} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.571} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.559} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.340} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.083} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.857} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.848} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.678} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.676} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.467} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.467} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.341} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.341} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.194} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.035} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.036} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.153} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.508} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.010} {0.000} {0.290} {0.403} {3.247} {0.518} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1592_0} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.171} {} {3.363} {0.635} {} {1} {(507.60, 994.50) (507.60, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n151} {} {0.000} {0.000} {0.171} {0.023} {3.364} {0.635} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.729} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.729} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.729} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.366}
    {=} {Slack Time} {-2.729}
  END_SLK_CLC
  SLK -2.729
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.729} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.729} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.729} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.571} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.559} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.339} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.083} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.857} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.847} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.678} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.672} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.462} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.339} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.200} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.200} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.079} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.078} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.027} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.028} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.151} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.502} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.014} {0.000} {0.299} {0.415} {3.244} {0.516} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.168} {} {3.365} {0.637} {} {1} {(534.00, 1294.50) (541.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n99} {} {0.000} {0.000} {0.168} {0.023} {3.366} {0.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.729} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.729} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.729} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.362}
    {=} {Slack Time} {-2.729}
  END_SLK_CLC
  SLK -2.729
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.729} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.729} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.729} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.729} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.571} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.559} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.339} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.083} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.857} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.847} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.678} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.676} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.467} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.466} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.341} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.340} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.193} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.035} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.036} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.154} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.508} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.008} {0.000} {0.290} {0.403} {3.244} {0.516} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1590_0} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.172} {} {3.362} {0.634} {} {1} {(452.40, 994.50) (452.40, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n143} {} {0.000} {0.000} {0.172} {0.024} {3.362} {0.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.729} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.729} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.729} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.729} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.729} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.729} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.369}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.631}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.359}
    {=} {Slack Time} {-2.728}
  END_SLK_CLC
  SLK -2.728
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.728} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.728} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.728} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.728} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.728} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.570} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.559} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.339} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.083} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.083} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.857} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.847} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.678} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.671} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.461} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.339} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.199} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.199} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.078} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.078} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.027} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.028} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.152} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.503} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.007} {0.000} {0.299} {0.415} {3.238} {0.510} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1588_0} {A} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.177} {} {3.359} {0.630} {} {1} {(558.00, 1087.50) (558.00, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n139} {} {0.000} {0.000} {0.177} {0.026} {3.359} {0.631} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.728} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.728} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.728} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.728} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.728} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.348}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.652}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.380}
    {=} {Slack Time} {-2.728}
  END_SLK_CLC
  SLK -2.728
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.728} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.728} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.728} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.728} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.728} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.728} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.570} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.558} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.339} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.160} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.160} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.937} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.935} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.696} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.631} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.391} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.391} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.250} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.249} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.058} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.057} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.100} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.100} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.286} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.014} {0.286} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC97_n188} {A} {^} {Y} {^} {} {BUFX4} {0.256} {0.000} {0.145} {} {3.270} {0.543} {} {4} {(358.80, 1174.50) (363.60, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN97_n188} {} {0.002} {0.000} {0.145} {0.179} {3.272} {0.545} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1611_0} {D} {^} {Y} {v} {} {AOI22X1} {0.107} {0.000} {0.147} {} {3.379} {0.652} {} {1} {(380.40, 1090.50) (382.80, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n112} {} {0.000} {0.000} {0.147} {0.024} {3.380} {0.652} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.728} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.728} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.728} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.728} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.728} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.728} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.358}
    {=} {Slack Time} {-2.726}
  END_SLK_CLC
  SLK -2.726
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.726} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.726} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.726} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.726} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.726} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.568} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.557} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.337} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.337} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.081} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.855} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.845} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.676} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.669} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.459} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.459} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.337} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.336} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.197} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.197} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.076} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.029} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.030} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.154} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.505} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.008} {0.000} {0.299} {0.415} {3.239} {0.512} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1584_0} {A} {^} {Y} {v} {} {MUX2X1} {0.119} {0.000} {0.175} {} {3.358} {0.631} {} {1} {(466.80, 1087.50) (466.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n123} {} {0.000} {0.000} {0.175} {0.025} {3.358} {0.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.726} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.726} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.726} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.726} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.726} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.365}
    {=} {Slack Time} {-2.726}
  END_SLK_CLC
  SLK -2.726
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.726} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.726} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.726} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.726} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.726} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.726} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.568} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.556} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.337} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.336} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.080} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.080} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.854} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.844} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.675} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.673} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.464} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.464} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.338} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.190} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.190} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.038} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.039} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.157} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.157} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.511} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.010} {0.000} {0.290} {0.403} {3.246} {0.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {B} {^} {Y} {v} {} {MUX2X1} {0.119} {0.000} {0.164} {} {3.365} {0.640} {} {1} {(558.00, 934.50) (565.20, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n103} {} {0.000} {0.000} {0.164} {0.022} {3.365} {0.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.726} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.726} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.726} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.726} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.726} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.726} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.361}
    {=} {Slack Time} {-2.725}
  END_SLK_CLC
  SLK -2.725
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.725} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.725} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.725} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.725} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.725} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.567} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.556} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.336} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.080} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.080} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.853} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.844} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.674} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.006} {0.000} {0.177} {0.206} {2.057} {-0.668} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1323_0} {A} {v} {Y} {v} {} {AND2X2} {0.210} {0.000} {0.076} {} {2.267} {-0.458} {} {1} {(500.40, 1270.50) (507.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_805_0} {} {0.000} {0.000} {0.076} {0.032} {2.267} {-0.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1322_0} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.230} {} {2.390} {-0.335} {} {1} {(519.60, 1273.50) (519.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n77} {} {0.001} {0.000} {0.230} {0.048} {2.391} {-0.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {^} {Y} {v} {} {AOI21X1} {0.138} {0.000} {0.239} {} {2.529} {-0.196} {} {1} {(558.00, 1234.50) (565.20, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n81} {} {0.000} {0.000} {0.239} {0.037} {2.529} {-0.196} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_542_0} {A} {v} {Y} {^} {} {INVX2} {0.121} {0.000} {0.119} {} {2.650} {-0.075} {} {1} {(584.40, 1231.50) (586.80, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_340_0} {} {0.001} {0.000} {0.119} {0.048} {2.651} {-0.075} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_541_0} {C} {^} {Y} {v} {} {NAND3X1} {0.105} {0.000} {0.138} {} {2.755} {0.030} {} {1} {(591.60, 1141.50) (594.00, 1144.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_339_0} {} {0.001} {0.000} {0.138} {0.049} {2.756} {0.031} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_766_0} {B} {v} {Y} {^} {} {NAND2X1} {0.124} {0.000} {0.128} {} {2.880} {0.155} {} {1} {(733.20, 1144.50) (735.60, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n181} {} {0.000} {0.000} {0.128} {0.029} {2.880} {0.155} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC111_n181} {A} {^} {Y} {^} {} {BUFX4} {0.351} {0.000} {0.297} {} {3.231} {0.506} {} {8} {(714.00, 1147.50) (709.20, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN111_n181} {} {0.016} {0.000} {0.299} {0.415} {3.247} {0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1575_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.170} {} {3.361} {0.635} {} {1} {(577.20, 1387.50) (577.20, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n131} {} {0.000} {0.000} {0.170} {0.021} {3.361} {0.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.725} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.725} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.725} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.725} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.725} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.363}
    {=} {Slack Time} {-2.725}
  END_SLK_CLC
  SLK -2.725
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.725} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.725} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.725} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.725} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.725} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.725} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.567} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.556} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.336} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.080} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.079} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.853} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.844} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.674} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.673} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.463} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.463} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.338} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.337} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.190} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.189} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.039} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.039} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.157} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.512} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.005} {0.000} {0.290} {0.403} {3.242} {0.517} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U142} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.166} {} {3.363} {0.638} {} {1} {(411.60, 874.50) (404.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n95} {} {0.000} {0.000} {0.166} {0.023} {3.363} {0.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.725} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.725} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.725} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.725} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.725} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.725} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.359}
    {=} {Slack Time} {-2.724}
  END_SLK_CLC
  SLK -2.724
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.723} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.723} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.723} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.565} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.554} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.334} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.334} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.646} {-1.078} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.078} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.852} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.842} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.673} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.671} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.462} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.336} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.188} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.188} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.040} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.041} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.159} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.513} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.007} {0.000} {0.290} {0.403} {3.243} {0.520} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1545_0} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.170} {} {3.359} {0.635} {} {1} {(464.40, 874.50) (464.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n135} {} {0.000} {0.000} {0.170} {0.023} {3.359} {0.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.724} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.724} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.724} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.724} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.724} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.724} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.724} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.724} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.340}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.660}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.383}
    {=} {Slack Time} {-2.723}
  END_SLK_CLC
  SLK -2.723
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.723} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.723} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.723} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.565} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.554} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.334} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.334} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.156} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.156} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.932} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.931} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.692} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.626} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.386} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.386} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.245} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.244} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.053} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.104} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.104} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.290} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.015} {0.291} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC96_n188} {A} {^} {Y} {^} {} {BUFX4} {0.255} {0.000} {0.148} {} {3.269} {0.546} {} {4} {(354.00, 1234.50) (358.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN96_n188} {} {0.004} {0.000} {0.148} {0.183} {3.273} {0.550} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_567_0} {A} {^} {Y} {v} {} {MUX2X1} {0.109} {0.000} {0.136} {} {3.383} {0.660} {} {1} {(392.40, 1294.50) (392.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n104} {} {0.000} {0.000} {0.136} {0.024} {3.383} {0.660} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.723} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.723} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.723} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.339}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.661}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.384}
    {=} {Slack Time} {-2.723}
  END_SLK_CLC
  SLK -2.723
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.723} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.723} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.723} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.723} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.565} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.553} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.334} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.333} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.155} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.155} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.932} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.930} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.691} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.626} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.386} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.386} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.245} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.244} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.053} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.105} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.105} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.291} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.015} {0.292} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC96_n188} {A} {^} {Y} {^} {} {BUFX4} {0.255} {0.000} {0.148} {} {3.269} {0.547} {} {4} {(354.00, 1234.50) (358.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN96_n188} {} {0.006} {0.000} {0.148} {0.183} {3.275} {0.552} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_609_0} {A} {^} {Y} {v} {} {MUX2X1} {0.108} {0.000} {0.135} {} {3.383} {0.661} {} {1} {(421.20, 1387.50) (421.20, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n152} {} {0.000} {0.000} {0.135} {0.023} {3.384} {0.661} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.723} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.723} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.723} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.723} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.344}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.656}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.377}
    {=} {Slack Time} {-2.722}
  END_SLK_CLC
  SLK -2.722
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.722} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.722} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.722} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.722} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.722} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.722} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.722} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.722} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.564} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.552} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.332} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.332} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.154} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.931} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.929} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.690} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.625} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.385} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.385} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.244} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.243} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.052} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.051} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.106} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.106} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.292} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.014} {0.292} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC97_n188} {A} {^} {Y} {^} {} {BUFX4} {0.256} {0.000} {0.145} {} {3.270} {0.549} {} {4} {(358.80, 1174.50) (363.60, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN97_n188} {} {0.003} {0.000} {0.145} {0.179} {3.273} {0.551} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1608_0} {D} {^} {Y} {v} {} {AOI22X1} {0.104} {0.000} {0.142} {} {3.377} {0.655} {} {1} {(418.80, 1030.50) (421.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n144} {} {0.000} {0.000} {0.142} {0.022} {3.377} {0.656} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.722} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.722} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.722} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.722} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.722} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.722} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.722} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.722} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.357}
    {=} {Slack Time} {-2.721}
  END_SLK_CLC
  SLK -2.721
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.721} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.721} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.721} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.721} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.721} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.721} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.721} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.721} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.564} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.552} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.332} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.332} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.076} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.850} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.840} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.671} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.052} {-0.669} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.460} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.459} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.334} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.333} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.186} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.186} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.042} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.043} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.161} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.161} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.515} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.005} {0.000} {0.290} {0.403} {3.242} {0.520} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1582_0} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.170} {} {3.357} {0.635} {} {1} {(356.40, 874.50) (356.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n111} {} {0.000} {0.000} {0.170} {0.023} {3.357} {0.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.721} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.721} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.721} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.721} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.721} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.721} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.721} {} {12} {(450.00, 730.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.760} {0.000} {2.721} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.339}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.661}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.379}
    {=} {Slack Time} {-2.718}
  END_SLK_CLC
  SLK -2.718
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.718} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.718} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.718} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.718} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.718} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.560} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.549} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.329} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.328} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.150} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.150} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.927} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.925} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.687} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.066} {0.000} {0.337} {0.880} {2.097} {-0.621} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC321_FE_OFN51_n174} {A} {v} {Y} {v} {} {BUFX2} {0.240} {0.000} {0.091} {} {2.337} {-0.381} {} {1} {(466.80, 1267.50) (462.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN321_FE_OFN51_n174} {} {0.000} {0.000} {0.091} {0.038} {2.337} {-0.381} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {D} {v} {Y} {^} {} {AOI22X1} {0.141} {0.000} {0.210} {} {2.478} {-0.240} {} {1} {(462.00, 1291.50) (459.60, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n170} {} {0.001} {0.000} {0.210} {0.050} {2.479} {-0.239} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {B} {^} {Y} {v} {} {AOI21X1} {0.191} {0.000} {0.290} {} {2.670} {-0.048} {} {1} {(409.20, 1270.50) (404.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n179} {} {0.001} {0.000} {0.290} {0.059} {2.671} {-0.047} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1475_0} {A} {v} {Y} {^} {} {OAI21X1} {0.157} {0.000} {0.176} {} {2.827} {0.109} {} {1} {(387.60, 1150.50) (380.40, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_901_0} {} {0.000} {0.000} {0.176} {0.028} {2.828} {0.110} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1474_0} {B} {^} {Y} {^} {} {AND2X2} {0.186} {0.000} {0.119} {} {3.013} {0.295} {} {2} {(363.60, 1147.50) (358.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n188} {} {0.001} {0.000} {0.119} {0.070} {3.014} {0.296} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC97_n188} {A} {^} {Y} {^} {} {BUFX4} {0.256} {0.000} {0.145} {} {3.270} {0.552} {} {4} {(358.80, 1174.50) (363.60, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN97_n188} {} {0.000} {0.000} {0.145} {0.179} {3.271} {0.553} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_615_0} {A} {^} {Y} {v} {} {MUX2X1} {0.108} {0.000} {0.135} {} {3.379} {0.661} {} {1} {(368.40, 1207.50) (368.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n96} {} {0.000} {0.000} {0.135} {0.023} {3.379} {0.661} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.718} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.718} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.718} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.718} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {12} {(442.80, 1270.50) (450.00, 1267.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.718} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][6] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.354}
    {=} {Slack Time} {-2.718}
  END_SLK_CLC
  SLK -2.718
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.718} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.718} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.718} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.718} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.718} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.718} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.560} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.548} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.329} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.328} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U74} {B} {^} {Y} {v} {} {NOR2X1} {0.256} {0.000} {0.282} {} {1.645} {-1.072} {} {1} {(716.40, 754.50) (714.00, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.000} {0.000} {0.282} {0.068} {1.646} {-1.072} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC341_n172} {A} {v} {Y} {^} {} {INVX4} {0.226} {0.000} {0.247} {} {1.872} {-0.846} {} {4} {(704.40, 751.50) (702.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN341_n172} {} {0.010} {0.000} {0.251} {0.308} {1.881} {-0.836} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC345_n172} {A} {^} {Y} {v} {} {INVX4} {0.169} {0.000} {0.177} {} {2.051} {-0.667} {} {4} {(538.80, 910.50) (536.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN345_n172} {} {0.002} {0.000} {0.177} {0.206} {2.053} {-0.665} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC347_n172} {A} {v} {Y} {v} {} {BUFX2} {0.209} {0.000} {0.087} {} {2.262} {-0.456} {} {1} {(538.80, 967.50) (543.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN347_n172} {} {0.000} {0.000} {0.087} {0.043} {2.262} {-0.456} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1324_0} {D} {v} {Y} {^} {} {AOI22X1} {0.125} {0.000} {0.228} {} {2.387} {-0.330} {} {1} {(536.40, 931.50) (534.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n165} {} {0.001} {0.000} {0.228} {0.040} {2.388} {-0.330} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U121} {A} {^} {Y} {v} {} {AOI21X1} {0.147} {0.000} {0.252} {} {2.535} {-0.182} {} {1} {(510.00, 934.50) (502.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n169} {} {0.001} {0.000} {0.252} {0.043} {2.536} {-0.182} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U125} {A} {v} {Y} {v} {} {OR2X2} {0.228} {0.000} {0.103} {} {2.764} {0.046} {} {1} {(438.00, 928.50) (430.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/N18} {} {0.001} {0.000} {0.103} {0.050} {2.765} {0.047} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_764_0} {D} {v} {Y} {^} {} {AOI22X1} {0.118} {0.000} {0.144} {} {2.882} {0.165} {} {1} {(366.00, 931.50) (363.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n191} {} {0.000} {0.000} {0.144} {0.032} {2.883} {0.165} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC328_n191} {A} {^} {Y} {^} {} {BUFX4} {0.354} {0.000} {0.289} {} {3.237} {0.519} {} {8} {(382.80, 934.50) (387.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN328_n191} {} {0.003} {0.000} {0.290} {0.403} {3.240} {0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1586_0} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.169} {} {3.354} {0.636} {} {1} {(361.20, 994.50) (361.20, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n127} {} {0.000} {0.000} {0.169} {0.022} {3.354} {0.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.718} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.718} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.718} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.718} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.718} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.718} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.190}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.810}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.519}
    {=} {Slack Time} {-2.709}
  END_SLK_CLC
  SLK -2.709
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.709} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.709} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.709} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.709} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.709} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.709} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.709} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.709} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-2.166} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-2.165} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.923} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.922} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.639} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.004} {0.000} {0.191} {0.133} {1.074} {-1.635} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC156_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.246} {0.000} {0.125} {} {1.320} {-1.389} {} {2} {(1035.60, 1234.50) (1040.40, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN156_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.125} {0.076} {1.322} {-1.388} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {v} {Y} {^} {} {NOR2X1} {0.226} {0.000} {0.283} {} {1.548} {-1.161} {} {2} {(1143.60, 1234.50) (1141.20, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n10} {} {0.001} {0.000} {0.283} {0.103} {1.549} {-1.160} {} {} {} 
    INST {I0/LD/CTRL/U74} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.164} {} {1.702} {-1.007} {} {4} {(1141.20, 1171.50) (1143.60, 1174.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n6} {} {0.004} {0.000} {0.164} {0.166} {1.706} {-1.003} {} {} {} 
    INST {I0/LD/CTRL/U55} {B} {v} {Y} {^} {} {OAI21X1} {0.211} {0.000} {0.244} {} {1.917} {-0.792} {} {2} {(1093.20, 1294.50) (1088.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN197_stop_int} {} {0.001} {0.000} {0.244} {0.071} {1.918} {-0.791} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_343_0} {C} {^} {Y} {v} {} {AOI21X1} {0.167} {0.000} {0.140} {} {2.085} {-0.624} {} {1} {(1129.20, 1333.50) (1129.20, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.000} {0.000} {0.140} {0.028} {2.085} {-0.624} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_351_0} {A} {v} {Y} {^} {} {NAND2X1} {0.321} {0.000} {0.394} {} {2.406} {-0.303} {} {2} {(1134.00, 1351.50) (1136.40, 1354.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n38} {} {0.003} {0.000} {0.394} {0.132} {2.409} {-0.300} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC265_n38} {A} {^} {Y} {^} {} {BUFX2} {0.267} {0.000} {0.120} {} {2.676} {-0.033} {} {2} {(1134.00, 1447.50) (1138.80, 1450.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN265_n38} {} {0.000} {0.000} {0.120} {0.062} {2.676} {-0.033} {} {} {} 
    INST {I0/LD/CTRL/U26} {A} {^} {Y} {v} {} {INVX2} {0.069} {0.000} {0.065} {} {2.745} {0.036} {} {1} {(1138.80, 1471.50) (1136.40, 1474.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n37} {} {0.000} {0.000} {0.065} {0.027} {2.745} {0.036} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_893_0} {B} {v} {Y} {^} {} {NAND2X1} {0.180} {0.000} {0.234} {} {2.925} {0.216} {} {1} {(1112.40, 1477.50) (1110.00, 1474.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n34} {} {0.001} {0.000} {0.234} {0.072} {2.926} {0.217} {} {} {} 
    INST {I0/LD/CTRL/U24} {A} {^} {Y} {^} {} {OR2X2} {0.261} {0.000} {0.116} {} {3.187} {0.478} {} {1} {(913.20, 1468.50) (906.00, 1474.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n32} {} {0.001} {0.000} {0.116} {0.058} {3.189} {0.479} {} {} {} 
    INST {I0/LD/CTRL/U23} {B} {^} {Y} {v} {} {MUX2X1} {0.156} {0.000} {0.180} {} {3.345} {0.636} {} {1} {(865.20, 1387.50) (858.00, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n31} {} {0.001} {0.000} {0.180} {0.049} {3.346} {0.637} {} {} {} 
    INST {I0/LD/CTRL/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.172} {0.000} {0.171} {} {3.518} {0.809} {} {1} {(788.40, 1324.50) (786.00, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n95} {} {0.001} {0.000} {0.171} {0.049} {3.519} {0.810} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.709} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.709} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.709} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.709} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.709} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.709} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.709} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.709} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.127}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.873}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.575}
    {=} {Slack Time} {-2.702}
  END_SLK_CLC
  SLK -2.702
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.586} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.586} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-1.438} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-1.429} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-1.187} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-1.185} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.806} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.797} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {-0.566} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {-0.565} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {-0.163} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.004} {0.000} {0.487} {0.172} {2.544} {-0.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_726_0} {B} {^} {Y} {v} {} {XOR2X1} {0.383} {0.000} {0.309} {} {2.927} {0.224} {} {3} {(728.40, 391.50) (735.60, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[1]} {} {0.003} {0.000} {0.309} {0.115} {2.929} {0.227} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_641_0} {B} {v} {Y} {^} {} {NAND2X1} {0.187} {0.000} {0.159} {} {3.117} {0.414} {} {1} {(776.40, 484.50) (778.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_412_0} {} {0.001} {0.000} {0.159} {0.037} {3.117} {0.415} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_640_0} {C} {^} {Y} {v} {} {OAI21X1} {0.101} {0.000} {0.147} {} {3.218} {0.516} {} {1} {(814.80, 517.50) (814.80, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_411_0} {} {0.000} {0.000} {0.147} {0.029} {3.219} {0.516} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_639_0} {C} {v} {Y} {^} {} {OAI21X1} {0.164} {0.000} {0.184} {} {3.382} {0.680} {} {1} {(810.00, 484.50) (810.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_410_0} {} {0.001} {0.000} {0.184} {0.045} {3.383} {0.681} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_638_0} {B} {^} {Y} {v} {} {NOR2X1} {0.191} {0.000} {0.206} {} {3.574} {0.872} {} {1} {(858.00, 514.50) (855.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/N5} {} {0.001} {0.000} {0.206} {0.046} {3.575} {0.873} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.702} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.702} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.702} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.702} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.702} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.702} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.702} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.702} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.172}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.828}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.509}
    {=} {Slack Time} {-2.681}
  END_SLK_CLC
  SLK -2.681
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.681} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.681} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.681} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.681} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.681} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.681} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.681} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.681} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-2.088} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-2.087} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.838} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.836} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.642} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.641} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.472} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.471} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.300} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.298} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-1.019} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-1.014} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.782} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.781} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.417} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.000} {0.000} {0.234} {0.166} {2.265} {-0.417} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_620_0} {A} {v} {Y} {^} {} {INVX2} {0.098} {0.000} {0.097} {} {2.363} {-0.319} {} {1} {(1086.00, 670.50) (1083.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_398_0} {} {0.000} {0.000} {0.097} {0.026} {2.363} {-0.319} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_619_0} {A} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.122} {} {2.449} {-0.232} {} {1} {(1062.00, 670.50) (1059.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_397_0} {} {0.001} {0.000} {0.122} {0.035} {2.450} {-0.232} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_618_0} {C} {v} {Y} {^} {} {NAND3X1} {0.208} {0.000} {0.288} {} {2.657} {-0.024} {} {2} {(1035.60, 661.50) (1038.00, 664.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_25_0} {} {0.001} {0.000} {0.288} {0.071} {2.658} {-0.023} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_41_0} {A} {^} {Y} {v} {} {NAND2X1} {0.071} {0.000} {0.149} {} {2.729} {0.048} {} {1} {(1050.00, 631.50) (1052.40, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_24_0} {} {0.000} {0.000} {0.149} {0.030} {2.730} {0.048} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_482_0} {C} {v} {Y} {^} {} {OAI21X1} {0.261} {0.000} {0.318} {} {2.991} {0.309} {} {2} {(1050.00, 604.50) (1050.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.002} {0.000} {0.318} {0.098} {2.993} {0.311} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_483_0} {A} {^} {Y} {^} {} {XOR2X1} {0.293} {0.000} {0.298} {} {3.285} {0.604} {} {2} {(982.80, 571.50) (975.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/\gray_rptr[2] } {} {0.001} {0.000} {0.298} {0.095} {3.286} {0.605} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC218_gray_rptr_2_} {A} {^} {Y} {^} {} {BUFX2} {0.222} {0.000} {0.085} {} {3.509} {0.827} {} {1} {(956.40, 574.50) (951.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN218_gray_rptr_2_} {} {0.000} {0.000} {0.085} {0.033} {3.509} {0.828} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.681} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.681} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.681} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.681} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.681} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.681} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.681} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.681} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.266}
    {=} {Slack Time} {-2.631}
  END_SLK_CLC
  SLK -2.631
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.631} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.631} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.631} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.631} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.631} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.631} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.631} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.631} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.473} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.462} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.242} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.241} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.063} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.063} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.840} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.838} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.600} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.533} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.351} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.350} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.193} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.193} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.093} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.093} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.016} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.017} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.166} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.508} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.007} {0.000} {0.269} {0.356} {3.146} {0.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1514_0} {A} {^} {Y} {v} {} {MUX2X1} {0.120} {0.000} {0.170} {} {3.266} {0.635} {} {1} {(642.00, 1114.50) (642.00, 1111.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.000} {0.000} {0.170} {0.026} {3.266} {0.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.631} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.631} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.631} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.631} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.631} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.631} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.631} {} {12} {(495.60, 1030.50) (502.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.752} {0.000} {2.631} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.264}
    {=} {Slack Time} {-2.627}
  END_SLK_CLC
  SLK -2.627
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.627} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.627} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.627} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.627} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.627} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.627} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.627} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.627} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.469} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.458} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.238} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.237} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.059} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.059} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.836} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.834} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.596} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.347} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.346} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.189} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.189} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.089} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.089} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.020} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.021} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.170} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.171} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.512} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.008} {0.000} {0.270} {0.356} {3.146} {0.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1520_0} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.168} {} {3.264} {0.637} {} {1} {(711.60, 1387.50) (711.60, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n146} {} {0.000} {0.000} {0.168} {0.025} {3.264} {0.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.627} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.627} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.627} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.627} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.627} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.627} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.627} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.627} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.192}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.808}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.434}
    {=} {Slack Time} {-2.626}
  END_SLK_CLC
  SLK -2.626
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.626} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.626} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.626} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.626} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.626} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.626} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.626} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.626} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-2.083} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-2.083} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.840} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.839} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.556} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.004} {0.000} {0.191} {0.133} {1.074} {-1.552} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC156_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.246} {0.000} {0.125} {} {1.320} {-1.306} {} {2} {(1035.60, 1234.50) (1040.40, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN156_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.125} {0.076} {1.322} {-1.305} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {v} {Y} {^} {} {NOR2X1} {0.226} {0.000} {0.283} {} {1.548} {-1.079} {} {2} {(1143.60, 1234.50) (1141.20, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n10} {} {0.001} {0.000} {0.283} {0.103} {1.549} {-1.077} {} {} {} 
    INST {I0/LD/CTRL/U74} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.164} {} {1.702} {-0.924} {} {4} {(1141.20, 1171.50) (1143.60, 1174.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n6} {} {0.004} {0.000} {0.164} {0.166} {1.706} {-0.920} {} {} {} 
    INST {I0/LD/CTRL/U55} {B} {v} {Y} {^} {} {OAI21X1} {0.211} {0.000} {0.244} {} {1.917} {-0.709} {} {2} {(1093.20, 1294.50) (1088.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN197_stop_int} {} {0.001} {0.000} {0.244} {0.071} {1.918} {-0.708} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_343_0} {C} {^} {Y} {v} {} {AOI21X1} {0.167} {0.000} {0.140} {} {2.085} {-0.541} {} {1} {(1129.20, 1333.50) (1129.20, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.000} {0.000} {0.140} {0.028} {2.085} {-0.541} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_351_0} {A} {v} {Y} {^} {} {NAND2X1} {0.321} {0.000} {0.394} {} {2.406} {-0.220} {} {2} {(1134.00, 1351.50) (1136.40, 1354.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n38} {} {0.005} {0.000} {0.394} {0.132} {2.411} {-0.215} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_360_0} {A} {^} {Y} {v} {} {OAI21X1} {0.131} {0.000} {0.197} {} {2.542} {-0.084} {} {1} {(886.80, 1471.50) (879.60, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.000} {0.000} {0.197} {0.029} {2.542} {-0.084} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_376_0} {A} {v} {Y} {v} {} {AND2X2} {0.264} {0.000} {0.127} {} {2.807} {0.180} {} {1} {(865.20, 1450.50) (858.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_235_0} {} {0.001} {0.000} {0.127} {0.075} {2.807} {0.181} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_377_0} {A} {v} {Y} {^} {} {INVX4} {0.166} {0.000} {0.181} {} {2.973} {0.347} {} {5} {(860.40, 1411.50) (858.00, 1414.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n17} {} {0.004} {0.000} {0.181} {0.257} {2.977} {0.351} {} {} {} 
    INST {I0/LD/CTRL/U33} {B} {^} {Y} {v} {} {OAI21X1} {0.109} {0.000} {0.138} {} {3.086} {0.460} {} {1} {(1038.00, 1354.50) (1033.20, 1351.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n46} {} {0.001} {0.000} {0.138} {0.035} {3.087} {0.460} {} {} {} 
    INST {I0/LD/CTRL/U32} {A} {v} {Y} {v} {} {AND2X2} {0.203} {0.000} {0.082} {} {3.290} {0.663} {} {1} {(1054.80, 1390.50) (1062.00, 1387.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n45} {} {0.000} {0.000} {0.082} {0.035} {3.290} {0.664} {} {} {} 
    INST {I0/LD/CTRL/U31} {C} {v} {Y} {^} {} {OAI21X1} {0.144} {0.000} {0.179} {} {3.434} {0.807} {} {1} {(1066.80, 1444.50) (1066.80, 1450.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n94} {} {0.001} {0.000} {0.179} {0.045} {3.434} {0.808} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.626} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.626} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.626} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.626} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.626} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.626} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.626} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.626} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.261}
    {=} {Slack Time} {-2.620}
  END_SLK_CLC
  SLK -2.620
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.620} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.620} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.620} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.620} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.620} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.462} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.451} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.231} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.230} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.052} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.829} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.827} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.589} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.340} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.182} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.182} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.082} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.082} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.027} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.028} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.177} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.178} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.519} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.008} {0.000} {0.270} {0.356} {3.147} {0.527} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1502_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.163} {} {3.260} {0.640} {} {1} {(625.20, 1267.50) (625.20, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n106} {} {0.000} {0.000} {0.163} {0.022} {3.261} {0.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.620} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.620} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.620} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.620} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.620} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.260}
    {=} {Slack Time} {-2.620}
  END_SLK_CLC
  SLK -2.620
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.620} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.620} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.620} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.620} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.620} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.620} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.462} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.451} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.231} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.230} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.052} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.052} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.829} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.827} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.589} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.340} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.339} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.182} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.182} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.082} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.082} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.027} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.028} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.177} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.178} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.519} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.008} {0.000} {0.270} {0.356} {3.147} {0.527} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1516_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.163} {} {3.260} {0.640} {} {1} {(649.20, 1354.50) (649.20, 1351.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n130} {} {0.000} {0.000} {0.163} {0.022} {3.260} {0.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.620} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.620} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.620} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.620} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.620} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.620} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.260}
    {=} {Slack Time} {-2.619}
  END_SLK_CLC
  SLK -2.619
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.619} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.619} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.619} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.619} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.619} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.619} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.619} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.619} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.461} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.450} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.230} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.229} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.051} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.051} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.828} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.826} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.588} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.339} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.181} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.181} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.081} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.028} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.029} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.178} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.179} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.520} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.008} {0.000} {0.270} {0.356} {3.147} {0.528} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1522_0} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.163} {} {3.260} {0.641} {} {1} {(625.20, 1387.50) (625.20, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n90} {} {0.000} {0.000} {0.163} {0.022} {3.260} {0.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.619} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.619} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.619} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.619} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.619} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.619} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.619} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.619} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.259}
    {=} {Slack Time} {-2.618}
  END_SLK_CLC
  SLK -2.618
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.618} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.618} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.618} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.618} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.618} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.618} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.618} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.618} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.460} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.449} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.229} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.229} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-1.051} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-1.051} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.827} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.826} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.587} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.338} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.338} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.181} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.181} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {-0.081} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {-0.081} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.028} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.029} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.179} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.180} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC99_n184} {A} {^} {Y} {^} {} {BUFX4} {0.341} {0.000} {0.265} {} {3.139} {0.520} {} {7} {(759.60, 1267.50) (754.80, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN99_n184} {} {0.006} {0.000} {0.269} {0.356} {3.145} {0.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1504_0} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.163} {} {3.258} {0.640} {} {1} {(706.80, 1327.50) (706.80, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n114} {} {0.000} {0.000} {0.163} {0.022} {3.259} {0.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.618} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.618} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.618} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.618} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.618} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.618} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.618} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.618} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/OCTRL/d_plus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_plus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.198}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.802}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.414}
    {=} {Slack Time} {-2.612}
  END_SLK_CLC
  SLK -2.612
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.612} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.612} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.612} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.612} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.612} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.612} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.612} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.612} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-2.018} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-2.017} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC340_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.228} {0.000} {0.101} {} {0.823} {-1.789} {} {2} {(1006.80, 1294.50) (1002.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN340_curr_state_2_} {} {0.000} {0.000} {0.101} {0.054} {0.823} {-1.789} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC339_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.373} {0.000} {0.305} {} {1.196} {-1.415} {} {6} {(990.00, 1294.50) (985.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN339_curr_state_2_} {} {0.000} {0.000} {0.305} {0.226} {1.196} {-1.415} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC247_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.232} {0.000} {0.087} {} {1.428} {-1.184} {} {1} {(975.60, 1294.50) (970.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN247_curr_state_2_} {} {0.000} {0.000} {0.087} {0.037} {1.428} {-1.183} {} {} {} 
    INST {I0/LD/CTRL/U73} {B} {v} {Y} {^} {} {NOR2X1} {0.224} {0.000} {0.318} {} {1.653} {-0.959} {} {3} {(925.20, 1294.50) (922.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.002} {0.000} {0.318} {0.108} {1.654} {-0.957} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC259_n62} {A} {^} {Y} {^} {} {BUFX2} {0.224} {0.000} {0.084} {} {1.878} {-0.733} {} {1} {(882.00, 1294.50) (886.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN259_n62} {} {0.000} {0.000} {0.084} {0.031} {1.879} {-0.733} {} {} {} 
    INST {I0/LD/CTRL/U72} {B} {^} {Y} {v} {} {NAND2X1} {0.207} {0.000} {0.262} {} {2.086} {-0.525} {} {3} {(894.00, 1324.50) (891.60, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n26} {} {0.001} {0.000} {0.262} {0.114} {2.088} {-0.524} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC192_n26} {A} {v} {Y} {v} {} {BUFX2} {0.339} {0.000} {0.216} {} {2.426} {-0.185} {} {2} {(937.20, 1327.50) (942.00, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN192_n26} {} {0.004} {0.000} {0.216} {0.152} {2.430} {-0.181} {} {} {} 
    INST {I0/LD/CTRL/U70} {B} {v} {Y} {^} {} {NAND3X1} {0.205} {0.000} {0.203} {} {2.635} {0.024} {} {1} {(1107.60, 1087.50) (1112.40, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n69} {} {0.000} {0.000} {0.203} {0.039} {2.636} {0.024} {} {} {} 
    INST {I0/LD/CTRL/U69} {B} {^} {Y} {^} {} {OR2X2} {0.330} {0.000} {0.145} {} {2.965} {0.354} {} {2} {(1112.40, 1030.50) (1107.60, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/bus_mode_int[0]} {} {0.002} {0.000} {0.145} {0.086} {2.967} {0.356} {} {} {} 
    INST {I0/LD/OCTRL/U9} {B} {^} {Y} {v} {} {NAND2X1} {0.099} {0.000} {0.139} {} {3.067} {0.455} {} {1} {(1134.00, 904.50) (1136.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n7} {} {0.000} {0.000} {0.139} {0.036} {3.067} {0.456} {} {} {} 
    INST {I0/LD/OCTRL/FE_RC_1079_0} {A} {v} {Y} {v} {} {AND2X2} {0.201} {0.000} {0.081} {} {3.269} {0.657} {} {1} {(1141.20, 970.50) (1134.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/FE_RN_647_0} {} {0.000} {0.000} {0.081} {0.033} {3.269} {0.657} {} {} {} 
    INST {I0/LD/OCTRL/FE_RC_1078_0} {C} {v} {Y} {^} {} {AOI21X1} {0.143} {0.000} {0.207} {} {3.412} {0.801} {} {1} {(1114.80, 973.50) (1114.80, 967.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n10} {} {0.001} {0.000} {0.207} {0.062} {3.414} {0.802} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.612} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.612} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.612} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.612} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.612} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.612} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.612} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.612} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.177}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.431}
    {=} {Slack Time} {-2.609}
  END_SLK_CLC
  SLK -2.609
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.609} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.609} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.609} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.609} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.609} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-2.015} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-2.014} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.765} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.763} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.569} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.569} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.399} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.398} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.228} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.226} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.947} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.941} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.709} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.708} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.344} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.234} {0.166} {2.267} {-0.342} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {v} {Y} {v} {} {XOR2X1} {0.309} {0.000} {0.295} {} {2.575} {-0.033} {} {4} {(1078.80, 631.50) (1086.00, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[2]} {} {0.003} {0.000} {0.295} {0.107} {2.578} {-0.031} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC325_binary_nxt_2_} {A} {v} {Y} {v} {} {BUFX2} {0.282} {0.000} {0.141} {} {2.860} {0.251} {} {1} {(1071.60, 607.50) (1066.80, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN325_binary_nxt_2_} {} {0.002} {0.000} {0.141} {0.088} {2.861} {0.253} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {B} {v} {Y} {^} {} {XOR2X1} {0.320} {0.000} {0.326} {} {3.181} {0.573} {} {2} {(1002.00, 571.50) (1009.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[1]} {} {0.002} {0.000} {0.326} {0.107} {3.183} {0.575} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC215_rptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.247} {0.000} {0.109} {} {3.430} {0.822} {} {2} {(906.00, 607.50) (901.20, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN215_rptr_nxt_1_} {} {0.001} {0.000} {0.109} {0.054} {3.431} {0.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.609} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.609} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.609} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.609} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.609} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.177}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.431}
    {=} {Slack Time} {-2.609}
  END_SLK_CLC
  SLK -2.609
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.609} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.609} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.609} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.609} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.609} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.609} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-2.015} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-2.014} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.765} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.763} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.569} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.569} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.399} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.398} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.228} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.226} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.947} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.941} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.709} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.708} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.344} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.234} {0.166} {2.267} {-0.342} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {v} {Y} {v} {} {XOR2X1} {0.309} {0.000} {0.295} {} {2.575} {-0.033} {} {4} {(1078.80, 631.50) (1086.00, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[2]} {} {0.003} {0.000} {0.295} {0.107} {2.578} {-0.031} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC325_binary_nxt_2_} {A} {v} {Y} {v} {} {BUFX2} {0.282} {0.000} {0.141} {} {2.860} {0.251} {} {1} {(1071.60, 607.50) (1066.80, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN325_binary_nxt_2_} {} {0.002} {0.000} {0.141} {0.088} {2.861} {0.253} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U14} {B} {v} {Y} {^} {} {XOR2X1} {0.320} {0.000} {0.326} {} {3.181} {0.573} {} {2} {(1002.00, 571.50) (1009.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[1]} {} {0.002} {0.000} {0.326} {0.107} {3.183} {0.575} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC215_rptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.247} {0.000} {0.109} {} {3.430} {0.822} {} {2} {(906.00, 607.50) (901.20, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN215_rptr_nxt_1_} {} {0.001} {0.000} {0.109} {0.054} {3.431} {0.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.609} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.609} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.609} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.609} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.609} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.609} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.401}
    {=} {Slack Time} {-2.585}
  END_SLK_CLC
  SLK -2.585
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.585} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.585} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.585} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.585} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.585} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.991} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.990} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.741} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.739} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.545} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.545} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.375} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.374} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.204} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.202} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.923} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.917} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.685} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.320} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.234} {0.166} {2.266} {-0.318} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_136_0} {B} {v} {Y} {^} {} {NAND2X1} {0.227} {0.000} {0.300} {} {2.494} {-0.091} {} {2} {(1011.60, 664.50) (1009.20, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_27_0} {} {0.000} {0.000} {0.300} {0.070} {2.494} {-0.091} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_1579_0} {A} {^} {Y} {v} {} {NAND2X1} {0.077} {0.000} {0.182} {} {2.571} {-0.014} {} {1} {(985.20, 670.50) (982.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_976_0} {} {0.000} {0.000} {0.182} {0.033} {2.571} {-0.013} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_1578_0} {C} {v} {Y} {^} {} {OAI21X1} {0.292} {0.000} {0.374} {} {2.863} {0.278} {} {2} {(1006.80, 637.50) (1006.80, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.003} {0.000} {0.374} {0.110} {2.866} {0.281} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC267_rptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.291} {0.000} {0.149} {} {3.156} {0.572} {} {2} {(985.20, 547.50) (990.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN267_rptr_nxt_3_} {} {0.002} {0.000} {0.149} {0.092} {3.158} {0.573} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC216_rptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.242} {0.000} {0.139} {} {3.400} {0.816} {} {2} {(1033.20, 547.50) (1038.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN216_rptr_nxt_3_} {} {0.001} {0.000} {0.139} {0.087} {3.401} {0.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.585} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.585} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.585} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.585} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.585} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.401}
    {=} {Slack Time} {-2.585}
  END_SLK_CLC
  SLK -2.585
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.585} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.585} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.585} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.585} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.585} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.585} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.991} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.990} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.741} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.739} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.545} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.545} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.375} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.374} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.204} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.202} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.923} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.917} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.685} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.684} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.320} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.234} {0.166} {2.266} {-0.318} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_136_0} {B} {v} {Y} {^} {} {NAND2X1} {0.227} {0.000} {0.300} {} {2.494} {-0.091} {} {2} {(1011.60, 664.50) (1009.20, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_27_0} {} {0.000} {0.000} {0.300} {0.070} {2.494} {-0.091} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_1579_0} {A} {^} {Y} {v} {} {NAND2X1} {0.077} {0.000} {0.182} {} {2.571} {-0.014} {} {1} {(985.20, 670.50) (982.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_976_0} {} {0.000} {0.000} {0.182} {0.033} {2.571} {-0.013} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_1578_0} {C} {v} {Y} {^} {} {OAI21X1} {0.292} {0.000} {0.374} {} {2.863} {0.279} {} {2} {(1006.80, 637.50) (1006.80, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.003} {0.000} {0.374} {0.110} {2.866} {0.281} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC267_rptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.291} {0.000} {0.149} {} {3.156} {0.572} {} {2} {(985.20, 547.50) (990.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN267_rptr_nxt_3_} {} {0.002} {0.000} {0.149} {0.092} {3.158} {0.573} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC216_rptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.242} {0.000} {0.139} {} {3.400} {0.816} {} {2} {(1033.20, 547.50) (1038.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN216_rptr_nxt_3_} {} {0.001} {0.000} {0.139} {0.087} {3.401} {0.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.585} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.585} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.585} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.585} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.585} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.585} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/OCTRL/d_minus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_minus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.186}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.814}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.325}
    {=} {Slack Time} {-2.510}
  END_SLK_CLC
  SLK -2.510
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.510} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.510} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.510} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.510} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.510} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.510} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.510} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.510} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.967} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.967} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.724} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.723} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.440} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.439} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.283} {-1.227} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.226} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.160} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.159} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.884} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.881} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.770} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.768} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.601} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.601} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.502} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.501} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.268} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.267} {} {} {} 
    INST {I0/LD/U13} {S} {^} {Y} {v} {} {MUX2X1} {0.286} {0.000} {0.207} {} {2.530} {0.019} {} {1} {(1028.40, 994.50) (1038.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/n2} {} {0.000} {0.000} {0.207} {0.039} {2.530} {0.020} {} {} {} 
    INST {I0/LD/U12} {A} {v} {Y} {^} {} {INVX2} {0.165} {0.000} {0.161} {} {2.695} {0.185} {} {2} {(1038.00, 970.50) (1035.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/n3} {} {0.001} {0.000} {0.161} {0.101} {2.696} {0.186} {} {} {} 
    INST {I0/LD/ENC/U2} {A} {^} {Y} {v} {} {XNOR2X1} {0.257} {0.000} {0.241} {} {2.953} {0.443} {} {2} {(1054.80, 931.50) (1064.40, 934.50)} 
    NET {} {} {} {} {} {I0/LD/tx_value_int} {} {0.001} {0.000} {0.241} {0.081} {2.954} {0.444} {} {} {} 
    INST {I0/LD/OCTRL/U7} {A} {v} {Y} {^} {} {INVX2} {0.116} {0.000} {0.115} {} {3.071} {0.560} {} {1} {(1110.00, 871.50) (1112.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n5} {} {0.000} {0.000} {0.115} {0.043} {3.071} {0.561} {} {} {} 
    INST {I0/LD/OCTRL/FE_RC_1081_0} {C} {^} {Y} {v} {} {AOI22X1} {0.121} {0.000} {0.208} {} {3.192} {0.682} {} {1} {(1136.40, 847.50) (1141.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n4} {} {0.001} {0.000} {0.208} {0.041} {3.193} {0.683} {} {} {} 
    INST {I0/LD/OCTRL/U5} {B} {v} {Y} {^} {} {NOR2X1} {0.131} {0.000} {0.149} {} {3.324} {0.814} {} {1} {(1112.40, 814.50) (1110.00, 811.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n11} {} {0.001} {0.000} {0.149} {0.036} {3.325} {0.814} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.510} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.510} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.510} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.510} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.510} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.510} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.510} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.510} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[3] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.314}
    {=} {Slack Time} {-2.494}
  END_SLK_CLC
  SLK -2.494
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.494} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.494} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.494} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.494} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.494} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.494} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.494} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.494} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.950} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.950} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.707} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.706} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.423} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.004} {0.000} {0.191} {0.133} {1.074} {-1.420} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC156_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.246} {0.000} {0.125} {} {1.321} {-1.173} {} {2} {(1035.60, 1234.50) (1040.40, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN156_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.125} {0.076} {1.322} {-1.172} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {v} {Y} {^} {} {NOR2X1} {0.226} {0.000} {0.283} {} {1.548} {-0.946} {} {2} {(1143.60, 1234.50) (1141.20, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n10} {} {0.001} {0.000} {0.283} {0.103} {1.549} {-0.945} {} {} {} 
    INST {I0/LD/CTRL/U74} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.164} {} {1.702} {-0.792} {} {4} {(1141.20, 1171.50) (1143.60, 1174.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n6} {} {0.004} {0.000} {0.164} {0.166} {1.706} {-0.788} {} {} {} 
    INST {I0/LD/CTRL/U55} {B} {v} {Y} {^} {} {OAI21X1} {0.211} {0.000} {0.244} {} {1.917} {-0.577} {} {2} {(1093.20, 1294.50) (1088.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN197_stop_int} {} {0.001} {0.000} {0.244} {0.071} {1.918} {-0.575} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_343_0} {C} {^} {Y} {v} {} {AOI21X1} {0.167} {0.000} {0.140} {} {2.085} {-0.409} {} {1} {(1129.20, 1333.50) (1129.20, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.000} {0.000} {0.140} {0.028} {2.085} {-0.408} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_351_0} {A} {v} {Y} {^} {} {NAND2X1} {0.321} {0.000} {0.394} {} {2.406} {-0.087} {} {2} {(1134.00, 1351.50) (1136.40, 1354.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n38} {} {0.005} {0.000} {0.394} {0.132} {2.411} {-0.083} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_360_0} {A} {^} {Y} {v} {} {OAI21X1} {0.131} {0.000} {0.197} {} {2.542} {0.048} {} {1} {(886.80, 1471.50) (879.60, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.000} {0.000} {0.197} {0.029} {2.542} {0.049} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_376_0} {A} {v} {Y} {v} {} {AND2X2} {0.264} {0.000} {0.127} {} {2.807} {0.313} {} {1} {(865.20, 1450.50) (858.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_235_0} {} {0.001} {0.000} {0.127} {0.075} {2.807} {0.314} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_377_0} {A} {v} {Y} {^} {} {INVX4} {0.166} {0.000} {0.181} {} {2.973} {0.480} {} {5} {(860.40, 1411.50) (858.00, 1414.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n17} {} {0.004} {0.000} {0.181} {0.257} {2.977} {0.483} {} {} {} 
    INST {I0/LD/CTRL/U39} {B} {^} {Y} {v} {} {AOI21X1} {0.197} {0.000} {0.229} {} {3.174} {0.680} {} {1} {(1006.80, 1351.50) (1002.00, 1354.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n52} {} {0.001} {0.000} {0.229} {0.067} {3.175} {0.681} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_318_0} {B} {v} {Y} {^} {} {NAND2X1} {0.139} {0.000} {0.119} {} {3.314} {0.820} {} {1} {(985.20, 1144.50) (982.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n93} {} {0.000} {0.000} {0.119} {0.024} {3.314} {0.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.494} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.494} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.494} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.494} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.494} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.494} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.494} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.494} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][1] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.345}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.655}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.130}
    {=} {Slack Time} {-2.475}
  END_SLK_CLC
  SLK -2.475
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.475} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.475} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.475} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.475} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.475} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.475} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.475} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-2.475} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {1.158} {0.000} {0.962} {} {1.158} {-1.317} {} {7} {(730.80, 553.50) (706.80, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[1]} {} {0.011} {0.000} {0.962} {0.328} {1.169} {-1.306} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.248} {} {1.389} {-1.086} {} {3} {(733.20, 730.50) (735.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n180} {} {0.000} {0.000} {0.248} {0.090} {1.390} {-1.085} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U77} {B} {^} {Y} {v} {} {NOR2X1} {0.178} {0.000} {0.294} {} {1.568} {-0.907} {} {1} {(714.00, 694.50) (711.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.294} {0.035} {1.568} {-0.907} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC50_n174} {A} {v} {Y} {^} {} {INVX2} {0.224} {0.000} {0.224} {} {1.791} {-0.684} {} {1} {(702.00, 691.50) (699.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN50_n174} {} {0.002} {0.000} {0.224} {0.140} {1.793} {-0.682} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC51_n174} {A} {^} {Y} {v} {} {INVX8} {0.239} {0.000} {0.305} {} {2.031} {-0.444} {} {16} {(690.00, 670.50) (682.80, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN51_n174} {} {0.067} {0.000} {0.337} {0.880} {2.098} {-0.377} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_846_0} {B} {v} {Y} {^} {} {AOI22X1} {0.182} {0.000} {0.198} {} {2.280} {-0.195} {} {1} {(656.40, 1291.50) (658.80, 1294.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n70} {} {0.000} {0.000} {0.198} {0.042} {2.281} {-0.194} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U86} {B} {^} {Y} {v} {} {AOI21X1} {0.157} {0.000} {0.242} {} {2.438} {-0.037} {} {1} {(678.00, 1270.50) (682.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.242} {0.038} {2.438} {-0.037} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1438_0} {A} {v} {Y} {^} {} {INVX2} {0.100} {0.000} {0.099} {} {2.538} {0.063} {} {1} {(706.80, 1270.50) (709.20, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_869_0} {} {0.000} {0.000} {0.099} {0.027} {2.538} {0.063} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1437_0} {B} {^} {Y} {v} {} {NAND2X1} {0.109} {0.000} {0.128} {} {2.647} {0.172} {} {1} {(733.20, 1264.50) (735.60, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_868_0} {} {0.001} {0.000} {0.128} {0.046} {2.648} {0.173} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_1436_0} {D} {v} {Y} {^} {} {AOI22X1} {0.149} {0.000} {0.182} {} {2.797} {0.322} {} {2} {(786.00, 1270.50) (788.40, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n184} {} {0.001} {0.000} {0.182} {0.049} {2.798} {0.323} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC98_n184} {A} {^} {Y} {^} {} {BUFX2} {0.208} {0.000} {0.086} {} {3.006} {0.531} {} {1} {(769.20, 1267.50) (774.00, 1270.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN98_n184} {} {0.000} {0.000} {0.086} {0.041} {3.007} {0.532} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U136} {B} {^} {Y} {v} {} {MUX2X1} {0.123} {0.000} {0.144} {} {3.129} {0.654} {} {1} {(771.60, 1234.50) (764.40, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n98} {} {0.000} {0.000} {0.144} {0.028} {3.130} {0.655} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.475} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.475} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.475} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.475} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.475} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.475} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.475} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.475} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.191}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.809}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.254}
    {=} {Slack Time} {-2.445}
  END_SLK_CLC
  SLK -2.445
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.445} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.445} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.445} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.445} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.445} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.445} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.445} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.445} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.852} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.851} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC340_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.228} {0.000} {0.101} {} {0.823} {-1.623} {} {2} {(1006.80, 1294.50) (1002.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN340_curr_state_2_} {} {0.000} {0.000} {0.101} {0.054} {0.823} {-1.622} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC339_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.373} {0.000} {0.305} {} {1.196} {-1.249} {} {6} {(990.00, 1294.50) (985.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN339_curr_state_2_} {} {0.000} {0.000} {0.305} {0.226} {1.197} {-1.249} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC247_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.232} {0.000} {0.087} {} {1.428} {-1.017} {} {1} {(975.60, 1294.50) (970.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN247_curr_state_2_} {} {0.000} {0.000} {0.087} {0.037} {1.428} {-1.017} {} {} {} 
    INST {I0/LD/CTRL/U73} {B} {v} {Y} {^} {} {NOR2X1} {0.224} {0.000} {0.318} {} {1.653} {-0.793} {} {3} {(925.20, 1294.50) (922.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.002} {0.000} {0.318} {0.108} {1.654} {-0.791} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC259_n62} {A} {^} {Y} {^} {} {BUFX2} {0.224} {0.000} {0.084} {} {1.879} {-0.567} {} {1} {(882.00, 1294.50) (886.80, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN259_n62} {} {0.000} {0.000} {0.084} {0.031} {1.879} {-0.567} {} {} {} 
    INST {I0/LD/CTRL/U72} {B} {^} {Y} {v} {} {NAND2X1} {0.207} {0.000} {0.262} {} {2.086} {-0.359} {} {3} {(894.00, 1324.50) (891.60, 1327.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n26} {} {0.001} {0.000} {0.262} {0.114} {2.088} {-0.358} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC192_n26} {A} {v} {Y} {v} {} {BUFX2} {0.339} {0.000} {0.216} {} {2.426} {-0.019} {} {2} {(937.20, 1327.50) (942.00, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN192_n26} {} {0.001} {0.000} {0.216} {0.152} {2.427} {-0.018} {} {} {} 
    INST {I0/LD/CTRL/U15} {B} {v} {Y} {^} {} {NAND2X1} {0.173} {0.000} {0.194} {} {2.601} {0.155} {} {1} {(942.00, 1417.50) (944.40, 1414.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n24} {} {0.001} {0.000} {0.194} {0.043} {2.601} {0.156} {} {} {} 
    INST {I0/LD/CTRL/U14} {A} {^} {Y} {v} {} {MUX2X1} {0.143} {0.000} {0.178} {} {2.744} {0.299} {} {1} {(906.00, 1414.50) (906.00, 1411.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n22} {} {0.001} {0.000} {0.178} {0.043} {2.745} {0.299} {} {} {} 
    INST {I0/LD/CTRL/U13} {C} {v} {Y} {^} {} {OAI21X1} {0.163} {0.000} {0.167} {} {2.908} {0.463} {} {1} {(807.60, 1417.50) (807.60, 1411.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n19} {} {0.000} {0.000} {0.167} {0.039} {2.908} {0.463} {} {} {} 
    INST {I0/LD/CTRL/U12} {B} {^} {Y} {v} {} {NOR2X1} {0.188} {0.000} {0.229} {} {3.096} {0.651} {} {1} {(836.40, 1387.50) (834.00, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n15} {} {0.001} {0.000} {0.229} {0.046} {3.097} {0.652} {} {} {} 
    INST {I0/LD/CTRL/U11} {B} {v} {Y} {^} {} {MUX2X1} {0.157} {0.000} {0.176} {} {3.254} {0.808} {} {1} {(774.00, 1387.50) (766.80, 1390.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n96} {} {0.000} {0.000} {0.176} {0.033} {3.254} {0.809} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.445} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.445} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.445} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.445} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.445} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.445} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.445} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.445} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.177}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.265}
    {=} {Slack Time} {-2.442}
  END_SLK_CLC
  SLK -2.442
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.442} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.442} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.442} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.442} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.442} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.442} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.442} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.442} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.579} {0.000} {0.195} {} {0.579} {-1.862} {} {2} {(728.40, 1348.50) (752.40, 1360.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[0]} {} {0.001} {0.000} {0.195} {0.061} {0.580} {-1.862} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC283_curr_state_0_} {A} {v} {Y} {v} {} {BUFX4} {0.276} {0.000} {0.137} {} {0.856} {-1.586} {} {4} {(757.20, 1294.50) (762.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN283_curr_state_0_} {} {0.005} {0.000} {0.137} {0.167} {0.861} {-1.580} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC282_curr_state_0_} {A} {v} {Y} {^} {} {INVX2} {0.106} {0.000} {0.104} {} {0.967} {-1.475} {} {2} {(939.60, 1270.50) (942.00, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN282_curr_state_0_} {} {0.000} {0.000} {0.104} {0.057} {0.968} {-1.474} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {B} {^} {Y} {v} {} {NAND3X1} {0.116} {0.000} {0.148} {} {1.084} {-1.358} {} {2} {(958.80, 1234.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.148} {0.057} {1.085} {-1.357} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {v} {Y} {^} {} {NAND2X1} {0.247} {0.000} {0.280} {} {1.332} {-1.110} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.280} {0.089} {1.334} {-1.108} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {^} {Y} {v} {} {NOR2X1} {0.432} {0.000} {0.453} {} {1.766} {-0.676} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.453} {0.130} {1.771} {-0.671} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {v} {Y} {^} {} {NOR2X1} {0.191} {0.000} {0.228} {} {1.962} {-0.480} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.228} {0.047} {1.963} {-0.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC145_renable_p2} {A} {^} {Y} {^} {} {BUFX2} {0.231} {0.000} {0.106} {} {2.193} {-0.249} {} {2} {(1134.00, 667.50) (1138.80, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN145_renable_p2} {} {0.001} {0.000} {0.106} {0.056} {2.194} {-0.248} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {B} {^} {Y} {v} {} {NAND2X1} {0.142} {0.000} {0.210} {} {2.336} {-0.106} {} {1} {(1138.80, 604.50) (1136.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.001} {0.000} {0.210} {0.067} {2.337} {-0.105} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.394} {0.000} {0.473} {} {2.730} {0.289} {} {3} {(1129.20, 550.50) (1119.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[1]} {} {0.003} {0.000} {0.473} {0.166} {2.733} {0.292} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U15} {A} {^} {Y} {^} {} {XOR2X1} {0.291} {0.000} {0.270} {} {3.025} {0.583} {} {2} {(1040.40, 511.50) (1047.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[0]} {} {0.001} {0.000} {0.270} {0.083} {3.026} {0.584} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC214_rptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.238} {0.000} {0.108} {} {3.264} {0.822} {} {2} {(1030.80, 487.50) (1026.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN214_rptr_nxt_0_} {} {0.001} {0.000} {0.108} {0.056} {3.265} {0.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.442} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.442} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.442} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.442} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.442} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.442} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.442} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.442} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78
PATH 79
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.177}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.264}
    {=} {Slack Time} {-2.441}
  END_SLK_CLC
  SLK -2.441
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.441} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.441} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.441} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.441} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.441} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.441} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.441} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.441} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.579} {0.000} {0.195} {} {0.579} {-1.862} {} {2} {(728.40, 1348.50) (752.40, 1360.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[0]} {} {0.001} {0.000} {0.195} {0.061} {0.580} {-1.861} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC283_curr_state_0_} {A} {v} {Y} {v} {} {BUFX4} {0.276} {0.000} {0.137} {} {0.856} {-1.585} {} {4} {(757.20, 1294.50) (762.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN283_curr_state_0_} {} {0.005} {0.000} {0.137} {0.167} {0.861} {-1.580} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC282_curr_state_0_} {A} {v} {Y} {^} {} {INVX2} {0.106} {0.000} {0.104} {} {0.967} {-1.474} {} {2} {(939.60, 1270.50) (942.00, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN282_curr_state_0_} {} {0.000} {0.000} {0.104} {0.057} {0.968} {-1.474} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {B} {^} {Y} {v} {} {NAND3X1} {0.116} {0.000} {0.148} {} {1.084} {-1.357} {} {2} {(958.80, 1234.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.148} {0.057} {1.085} {-1.356} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {v} {Y} {^} {} {NAND2X1} {0.247} {0.000} {0.280} {} {1.332} {-1.109} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.280} {0.089} {1.334} {-1.108} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {^} {Y} {v} {} {NOR2X1} {0.432} {0.000} {0.453} {} {1.766} {-0.676} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.453} {0.130} {1.771} {-0.670} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {v} {Y} {^} {} {NOR2X1} {0.191} {0.000} {0.228} {} {1.962} {-0.479} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.228} {0.047} {1.963} {-0.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC145_renable_p2} {A} {^} {Y} {^} {} {BUFX2} {0.231} {0.000} {0.106} {} {2.193} {-0.248} {} {2} {(1134.00, 667.50) (1138.80, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN145_renable_p2} {} {0.001} {0.000} {0.106} {0.056} {2.194} {-0.248} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {B} {^} {Y} {v} {} {NAND2X1} {0.142} {0.000} {0.210} {} {2.336} {-0.106} {} {1} {(1138.80, 604.50) (1136.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.001} {0.000} {0.210} {0.067} {2.337} {-0.105} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.394} {0.000} {0.473} {} {2.730} {0.289} {} {3} {(1129.20, 550.50) (1119.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[1]} {} {0.003} {0.000} {0.473} {0.166} {2.733} {0.292} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U15} {A} {^} {Y} {^} {} {XOR2X1} {0.291} {0.000} {0.270} {} {3.025} {0.583} {} {2} {(1040.40, 511.50) (1047.60, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[0]} {} {0.001} {0.000} {0.270} {0.083} {3.026} {0.585} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC214_rptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.238} {0.000} {0.108} {} {3.264} {0.823} {} {2} {(1030.80, 487.50) (1026.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN214_rptr_nxt_0_} {} {0.000} {0.000} {0.108} {0.056} {3.264} {0.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.441} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.441} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.441} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.441} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.441} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.441} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.441} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.441} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 79
PATH 80
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[5] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.184}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.816}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.253}
    {=} {Slack Time} {-2.437}
  END_SLK_CLC
  SLK -2.437
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.437} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.437} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.437} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.437} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.437} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.437} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.437} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.437} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.893} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.893} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.650} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.650} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.366} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.365} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.284} {-1.153} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.153} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.086} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.086} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.811} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.807} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.696} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.695} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.527} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.527} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.428} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.427} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.195} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.194} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {-0.000} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.001} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.136} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.137} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.458} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.010} {0.000} {0.243} {0.319} {2.905} {0.468} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1023_0} {B} {^} {Y} {v} {} {AOI22X1} {0.185} {0.000} {0.200} {} {3.090} {0.653} {} {1} {(982.80, 790.50) (980.40, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n21} {} {0.000} {0.000} {0.200} {0.036} {3.090} {0.654} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1066_0} {A} {v} {Y} {^} {} {NAND2X1} {0.162} {0.000} {0.142} {} {3.252} {0.815} {} {1} {(966.00, 730.50) (963.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n39} {} {0.000} {0.000} {0.142} {0.030} {3.253} {0.816} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.437} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.437} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.437} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.437} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.437} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.437} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.437} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.437} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 80
PATH 81
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[3] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.112}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.888}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.323}
    {=} {Slack Time} {-2.436}
  END_SLK_CLC
  SLK -2.436
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.436} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.436} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.436} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.436} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.436} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.436} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.436} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.436} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.900} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.900} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.764} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.673} {-1.762} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.588} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.588} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.182} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.179} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.864} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.863} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.649} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.649} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.397} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.395} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.255} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.254} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.148} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.148} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.032} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.033} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.226} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.226} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.590} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.018} {0.000} {0.276} {0.380} {3.044} {0.608} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1004_0} {D} {v} {Y} {^} {} {AOI22X1} {0.167} {0.000} {0.199} {} {3.211} {0.775} {} {1} {(862.80, 790.50) (865.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n17} {} {0.001} {0.000} {0.199} {0.038} {3.211} {0.775} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1042_0} {B} {^} {Y} {v} {} {NAND2X1} {0.112} {0.000} {0.134} {} {3.323} {0.887} {} {1} {(942.00, 784.50) (939.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n34} {} {0.000} {0.000} {0.134} {0.040} {3.323} {0.888} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.436} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.436} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.436} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.436} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.436} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.436} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.436} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.436} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 81
PATH 82
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[4] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.108}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.892}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.324}
    {=} {Slack Time} {-2.432}
  END_SLK_CLC
  SLK -2.432
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.432} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.432} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.432} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.432} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.432} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.432} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.432} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.432} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.897} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.896} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.760} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.674} {-1.759} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.585} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.584} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.179} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.176} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.860} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.859} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.645} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.645} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.393} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.392} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.251} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.251} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.145} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.144} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.036} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.037} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.229} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.230} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.594} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.019} {0.000} {0.276} {0.380} {3.045} {0.613} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {A} {v} {Y} {^} {} {AOI22X1} {0.191} {0.000} {0.206} {} {3.235} {0.803} {} {1} {(810.00, 787.50) (814.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.001} {0.000} {0.206} {0.042} {3.236} {0.804} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1040_0} {B} {^} {Y} {v} {} {NAND2X1} {0.087} {0.000} {0.115} {} {3.324} {0.891} {} {1} {(855.60, 724.50) (858.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n33} {} {0.000} {0.000} {0.115} {0.027} {3.324} {0.892} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.432} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.432} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.432} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.432} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.432} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.432} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.432} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.432} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 82
PATH 83
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[7] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.180}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.820}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.250}
    {=} {Slack Time} {-2.429}
  END_SLK_CLC
  SLK -2.429
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.429} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.429} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.429} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.429} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.429} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.429} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.429} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.429} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.894} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.893} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.758} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.674} {-1.756} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.582} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.581} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.176} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.173} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.858} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.856} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.642} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.642} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.390} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.389} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.249} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.248} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.142} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.141} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.039} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.040} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OCPC135_FE_OFN77_n13} {A} {^} {Y} {^} {} {BUFX4} {0.384} {0.000} {0.280} {} {2.853} {0.423} {} {8} {(913.20, 1054.50) (908.40, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OCPN135_FE_OFN77_n13} {} {0.013} {0.000} {0.282} {0.385} {2.866} {0.437} {} {} {} 
    INST {I0/LD/T_SR_0/U31} {S} {^} {Y} {v} {} {MUX2X1} {0.255} {0.000} {0.170} {} {3.122} {0.692} {} {1} {(838.80, 907.50) (829.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n24} {} {0.000} {0.000} {0.170} {0.028} {3.122} {0.693} {} {} {} 
    INST {I0/LD/T_SR_0/U29} {B} {v} {Y} {^} {} {NAND2X1} {0.127} {0.000} {0.121} {} {3.249} {0.820} {} {1} {(807.60, 904.50) (805.20, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n30} {} {0.000} {0.000} {0.121} {0.026} {3.250} {0.820} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.429} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.429} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.429} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.429} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.429} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.429} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.429} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.429} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 83
PATH 84
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.238}
    {=} {Slack Time} {-2.419}
  END_SLK_CLC
  SLK -2.419
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.419} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.419} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.419} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.419} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.419} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.875} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.875} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.632} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.632} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.348} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.347} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.283} {-1.135} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.135} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.068} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.068} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.793} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.789} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.678} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.677} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.509} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.509} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.410} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.409} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.177} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.176} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {0.018} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.019} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.154} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.155} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.476} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.006} {0.000} {0.242} {0.319} {2.900} {0.482} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1021_0} {B} {^} {Y} {v} {} {AOI22X1} {0.188} {0.000} {0.199} {} {3.089} {0.670} {} {1} {(1006.80, 991.50) (1009.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n27} {} {0.001} {0.000} {0.199} {0.038} {3.089} {0.671} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1058_0} {A} {v} {Y} {^} {} {NAND2X1} {0.148} {0.000} {0.124} {} {3.238} {0.819} {} {1} {(963.60, 1030.50) (961.20, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n42} {} {0.000} {0.000} {0.124} {0.023} {3.238} {0.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.419} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.419} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.419} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.419} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.419} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 84
PATH 85
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.184}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.816}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.234}
    {=} {Slack Time} {-2.419}
  END_SLK_CLC
  SLK -2.419
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.419} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.419} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.419} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.419} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.419} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.419} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.875} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.875} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.632} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.631} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.348} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.347} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.284} {-1.135} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.135} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.068} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.068} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.793} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.789} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.678} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.677} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.509} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.509} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.410} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.409} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.177} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.176} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {0.018} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.019} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.155} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.155} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.476} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.005} {0.000} {0.242} {0.319} {2.900} {0.481} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1027_0} {B} {^} {Y} {v} {} {AOI22X1} {0.184} {0.000} {0.194} {} {3.084} {0.665} {} {1} {(1014.00, 970.50) (1011.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.001} {0.000} {0.194} {0.035} {3.084} {0.666} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1076_0} {B} {v} {Y} {^} {} {NAND2X1} {0.149} {0.000} {0.142} {} {3.234} {0.815} {} {1} {(980.40, 997.50) (978.00, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n28} {} {0.000} {0.000} {0.142} {0.034} {3.234} {0.816} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.419} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.419} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.419} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.419} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.419} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.419} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 85
PATH 86
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[7] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.180}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.820}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.238}
    {=} {Slack Time} {-2.418}
  END_SLK_CLC
  SLK -2.418
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.418} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.418} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.418} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.418} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.418} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.418} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.418} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.418} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.875} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.874} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.632} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.631} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.348} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.347} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.283} {-1.135} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.134} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.067} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.067} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.792} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.788} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.677} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.676} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.509} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.508} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.410} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.409} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.176} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.175} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {0.018} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.020} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_185_0} {A} {v} {Y} {v} {} {BUFX4} {0.415} {0.000} {0.280} {} {2.853} {0.435} {} {9} {(1064.40, 994.50) (1059.60, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN76_n13} {} {0.012} {0.000} {0.281} {0.389} {2.865} {0.447} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_999_0} {A} {v} {Y} {^} {} {INVX2} {0.133} {0.000} {0.132} {} {2.998} {0.580} {} {1} {(1038.00, 910.50) (1035.60, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_RN_604_0} {} {0.001} {0.000} {0.132} {0.052} {2.999} {0.581} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_998_0} {C} {^} {Y} {v} {} {AOI22X1} {0.103} {0.000} {0.192} {} {3.103} {0.684} {} {1} {(956.40, 907.50) (961.20, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n24} {} {0.000} {0.000} {0.192} {0.029} {3.103} {0.685} {} {} {} 
    INST {I0/LD/T_SR_1/U29} {B} {v} {Y} {^} {} {NAND2X1} {0.135} {0.000} {0.121} {} {3.238} {0.820} {} {1} {(958.80, 877.50) (961.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n41} {} {0.000} {0.000} {0.121} {0.027} {3.238} {0.820} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.418} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.418} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.418} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.418} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.418} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.418} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.418} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.418} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 86
PATH 87
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[0] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.109}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.891}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.307}
    {=} {Slack Time} {-2.416}
  END_SLK_CLC
  SLK -2.416
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.416} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.416} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.416} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.416} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.416} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.416} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.416} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.416} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.881} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.880} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.744} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.673} {-1.743} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.569} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.568} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.163} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.160} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.844} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.843} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.629} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.629} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.377} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.376} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.235} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.235} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.129} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.128} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.052} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.053} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.245} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.246} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.610} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.005} {0.000} {0.272} {0.380} {3.031} {0.615} {} {} {} 
    INST {I0/LD/T_SR_0/U33} {A} {v} {Y} {^} {} {AOI22X1} {0.177} {0.000} {0.189} {} {3.208} {0.792} {} {1} {(843.60, 1027.50) (848.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n27} {} {0.000} {0.000} {0.189} {0.034} {3.209} {0.792} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1028_0} {B} {^} {Y} {v} {} {NAND2X1} {0.098} {0.000} {0.120} {} {3.306} {0.890} {} {1} {(870.00, 1057.50) (867.60, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n29} {} {0.000} {0.000} {0.120} {0.033} {3.307} {0.891} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.416} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.416} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.416} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.416} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.416} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.416} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.416} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.416} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 87
PATH 88
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[4] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.182}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.818}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.234}
    {=} {Slack Time} {-2.415}
  END_SLK_CLC
  SLK -2.415
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.415} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.415} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.415} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.415} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.415} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.415} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.415} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.415} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.872} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.871} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.629} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.628} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.345} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.344} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.283} {-1.132} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.131} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.064} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.064} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.789} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.785} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.674} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.673} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.505} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.505} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.407} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.406} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.173} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.172} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {0.021} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.023} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.158} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.158} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.480} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.010} {0.000} {0.243} {0.319} {2.905} {0.490} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1024_0} {B} {^} {Y} {v} {} {AOI22X1} {0.178} {0.000} {0.188} {} {3.082} {0.667} {} {1} {(999.60, 790.50) (1002.00, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n19} {} {0.000} {0.000} {0.188} {0.031} {3.083} {0.668} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1070_0} {A} {v} {Y} {^} {} {NAND2X1} {0.150} {0.000} {0.129} {} {3.233} {0.818} {} {1} {(994.80, 751.50) (992.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n38} {} {0.000} {0.000} {0.129} {0.026} {3.234} {0.818} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.415} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.415} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.415} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.415} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.415} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.415} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.415} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.415} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 88
PATH 89
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[6] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.108}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.892}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.306}
    {=} {Slack Time} {-2.414}
  END_SLK_CLC
  SLK -2.414
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.414} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.414} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.414} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.414} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.414} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.414} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.414} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.414} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.878} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.878} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.742} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.674} {-1.740} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.566} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.566} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.160} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.157} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.842} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.841} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.627} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.627} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.375} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.373} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.233} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.232} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.126} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.126} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.055} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.055} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.248} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.248} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.612} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.017} {0.000} {0.276} {0.380} {3.043} {0.629} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1001_0} {C} {v} {Y} {^} {} {AOI22X1} {0.171} {0.000} {0.181} {} {3.214} {0.800} {} {1} {(814.80, 847.50) (810.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n23} {} {0.000} {0.000} {0.181} {0.029} {3.214} {0.800} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1032_0} {B} {^} {Y} {v} {} {NAND2X1} {0.091} {0.000} {0.112} {} {3.305} {0.892} {} {1} {(807.60, 817.50) (810.00, 814.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n31} {} {0.000} {0.000} {0.112} {0.030} {3.306} {0.892} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.414} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.414} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.414} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.414} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.414} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.414} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.414} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.414} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 89
PATH 90
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.182}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.818}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.228}
    {=} {Slack Time} {-2.410}
  END_SLK_CLC
  SLK -2.410
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.410} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.410} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.410} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.410} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.410} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.410} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.410} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.410} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.867} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.866} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.624} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.623} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.340} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.339} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.284} {-1.126} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.126} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.059} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.059} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.784} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.780} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.669} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.668} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.500} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.500} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.402} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.401} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.168} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.167} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.437} {0.027} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.028} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.163} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.163} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.485} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.010} {0.000} {0.243} {0.319} {2.905} {0.495} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1025_0} {B} {^} {Y} {v} {} {AOI22X1} {0.181} {0.000} {0.191} {} {3.085} {0.675} {} {1} {(1023.60, 811.50) (1026.00, 814.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n17} {} {0.000} {0.000} {0.191} {0.033} {3.086} {0.676} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1072_0} {B} {v} {Y} {^} {} {NAND2X1} {0.142} {0.000} {0.129} {} {3.228} {0.818} {} {1} {(1050.00, 784.50) (1047.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n37} {} {0.000} {0.000} {0.129} {0.031} {3.228} {0.818} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.410} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.410} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.410} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.410} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.410} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.410} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.410} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.410} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 90
PATH 91
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.224}
    {=} {Slack Time} {-2.406}
  END_SLK_CLC
  SLK -2.406
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.406} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.406} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.406} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.406} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.406} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.406} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.406} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.406} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.862} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.862} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.619} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.618} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.335} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.334} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.284} {-1.122} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.122} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.055} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.055} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.780} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.776} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.665} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.664} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.496} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.496} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.397} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.396} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.164} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.163} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.436} {0.031} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.032} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.168} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.168} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.489} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.007} {0.000} {0.243} {0.319} {2.901} {0.496} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1026_0} {B} {^} {Y} {v} {} {AOI22X1} {0.174} {0.000} {0.186} {} {3.075} {0.669} {} {1} {(1009.20, 910.50) (1011.60, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n15} {} {0.000} {0.000} {0.186} {0.029} {3.075} {0.670} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1074_0} {A} {v} {Y} {^} {} {NAND2X1} {0.149} {0.000} {0.128} {} {3.224} {0.819} {} {1} {(990.00, 910.50) (987.60, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n36} {} {0.000} {0.000} {0.128} {0.025} {3.224} {0.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.406} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.406} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.406} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.406} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.406} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.406} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.406} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.406} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 91
PATH 92
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[2] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.106}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.894}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.294}
    {=} {Slack Time} {-2.400}
  END_SLK_CLC
  SLK -2.400
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.400} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.400} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.400} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.400} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.400} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.400} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.400} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.400} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.865} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.864} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.729} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.673} {-1.727} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.553} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.552} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.147} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.144} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.829} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.827} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.613} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.613} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.361} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.360} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.220} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.219} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.113} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.112} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.068} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.069} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.261} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.261} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.626} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.017} {0.000} {0.276} {0.380} {3.043} {0.643} {} {} {} 
    INST {I0/LD/T_SR_0/U15} {A} {v} {Y} {^} {} {AOI22X1} {0.169} {0.000} {0.180} {} {3.212} {0.812} {} {1} {(882.00, 874.50) (886.80, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n15} {} {0.000} {0.000} {0.180} {0.028} {3.213} {0.812} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1046_0} {B} {^} {Y} {v} {} {NAND2X1} {0.082} {0.000} {0.104} {} {3.294} {0.894} {} {1} {(886.80, 904.50) (884.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n35} {} {0.000} {0.000} {0.104} {0.024} {3.294} {0.894} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.400} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.400} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.400} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.400} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.400} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.400} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.400} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.400} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 92
PATH 93
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[6] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.180}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.820}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.219}
    {=} {Slack Time} {-2.399}
  END_SLK_CLC
  SLK -2.399
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.399} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.399} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.399} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.399} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.399} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.399} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.399} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.399} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.856} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.856} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.613} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.612} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.329} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.328} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.284} {-1.116} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-1.115} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-1.049} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-1.048} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.773} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.770} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.659} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.658} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.490} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.490} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.391} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.390} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {-0.157} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {-0.156} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {AOI21X1} {0.194} {0.000} {0.329} {} {2.437} {0.037} {} {2} {(1030.80, 1027.50) (1038.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n13} {} {0.001} {0.000} {0.329} {0.069} {2.438} {0.038} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_184_0} {B} {v} {Y} {^} {} {NOR2X1} {0.135} {0.000} {0.166} {} {2.573} {0.174} {} {1} {(1083.60, 994.50) (1086.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n12} {} {0.000} {0.000} {0.166} {0.031} {2.573} {0.174} {} {} {} 
    INST {I0/LD/T_SR_1/FE_OFC71_n12} {A} {^} {Y} {^} {} {BUFX4} {0.321} {0.000} {0.240} {} {2.895} {0.495} {} {8} {(1081.20, 967.50) (1076.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/FE_OFN71_n12} {} {0.009} {0.000} {0.243} {0.319} {2.904} {0.504} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1022_0} {B} {^} {Y} {v} {} {AOI22X1} {0.169} {0.000} {0.181} {} {3.073} {0.674} {} {1} {(994.80, 850.50) (997.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n23} {} {0.000} {0.000} {0.181} {0.026} {3.074} {0.674} {} {} {} 
    INST {I0/LD/T_SR_1/FE_RC_1062_0} {A} {v} {Y} {^} {} {NAND2X1} {0.145} {0.000} {0.124} {} {3.219} {0.819} {} {1} {(990.00, 850.50) (987.60, 847.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n40} {} {0.000} {0.000} {0.124} {0.024} {3.219} {0.820} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.399} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.399} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.399} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.399} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.399} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.399} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.399} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.399} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 93
PATH 94
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[5] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.107}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.893}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.290}
    {=} {Slack Time} {-2.397}
  END_SLK_CLC
  SLK -2.397
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.397} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.397} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.397} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.397} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.397} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.397} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.397} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.397} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.862} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.861} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.726} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.673} {-1.724} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.550} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.549} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.144} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.141} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.826} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.824} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.610} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.610} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.358} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.357} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.217} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.216} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.110} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.109} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.071} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.072} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.264} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.264} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.629} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.020} {0.000} {0.276} {0.380} {3.046} {0.648} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1002_0} {D} {v} {Y} {^} {} {AOI22X1} {0.155} {0.000} {0.182} {} {3.200} {0.803} {} {1} {(795.60, 751.50) (798.00, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n21} {} {0.000} {0.000} {0.182} {0.031} {3.201} {0.803} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1036_0} {B} {^} {Y} {v} {} {NAND2X1} {0.089} {0.000} {0.111} {} {3.290} {0.892} {} {1} {(805.20, 724.50) (807.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n32} {} {0.000} {0.000} {0.111} {0.028} {3.290} {0.893} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.397} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.397} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.397} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.397} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.397} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.397} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.397} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.397} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 94
PATH 95
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[1] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.106}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.894}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.286}
    {=} {Slack Time} {-2.392}
  END_SLK_CLC
  SLK -2.392
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.392} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.392} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.392} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.392} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.392} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.392} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.392} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.392} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.536} {0.000} {0.138} {} {0.536} {-1.857} {} {1} {(975.60, 1108.50) (951.60, 1120.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.000} {0.000} {0.138} {0.042} {0.536} {-1.856} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC224_curr_state_3_} {A} {v} {Y} {^} {} {INVX2} {0.136} {0.000} {0.138} {} {0.672} {-1.720} {} {3} {(958.80, 1150.50) (961.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN224_curr_state_3_} {} {0.002} {0.000} {0.138} {0.090} {0.673} {-1.719} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC225_curr_state_3_} {A} {^} {Y} {v} {} {INVX1} {0.174} {0.000} {0.174} {} {0.847} {-1.545} {} {2} {(985.20, 1213.50) (987.60, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN225_curr_state_3_} {} {0.001} {0.000} {0.174} {0.055} {0.848} {-1.544} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC101_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.405} {0.000} {0.323} {} {1.253} {-1.139} {} {7} {(1002.00, 1234.50) (1006.80, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN101_curr_state_3_} {} {0.003} {0.000} {0.323} {0.239} {1.256} {-1.136} {} {} {} 
    INST {I0/LD/CTRL/U91} {A} {v} {Y} {^} {} {NAND2X1} {0.315} {0.000} {0.309} {} {1.572} {-0.820} {} {3} {(1057.20, 1270.50) (1054.80, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n5} {} {0.001} {0.000} {0.309} {0.093} {1.573} {-0.819} {} {} {} 
    INST {I0/LD/CTRL/U90} {B} {^} {Y} {v} {} {NOR2X1} {0.214} {0.000} {0.197} {} {1.787} {-0.605} {} {2} {(1088.40, 1174.50) (1090.80, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n11} {} {0.000} {0.000} {0.197} {0.044} {1.787} {-0.605} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC183_n11} {A} {v} {Y} {v} {} {BUFX2} {0.252} {0.000} {0.130} {} {2.039} {-0.353} {} {2} {(1081.20, 1174.50) (1076.40, 1171.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN183_n11} {} {0.001} {0.000} {0.130} {0.080} {2.040} {-0.352} {} {} {} 
    INST {I0/LD/CTRL/U7} {C} {v} {Y} {^} {} {AOI21X1} {0.140} {0.000} {0.188} {} {2.181} {-0.211} {} {1} {(1057.20, 1108.50) (1057.20, 1114.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.188} {0.052} {2.182} {-0.211} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_874_0} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.139} {} {2.287} {-0.105} {} {1} {(937.20, 1150.50) (934.80, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.139} {0.046} {2.288} {-0.104} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {B} {v} {Y} {^} {} {AOI21X1} {0.180} {0.000} {0.363} {} {2.468} {0.076} {} {2} {(942.00, 1090.50) (937.20, 1087.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.363} {0.064} {2.469} {0.077} {} {} {} 
    INST {I0/LD/T_SR_0/U34} {B} {^} {Y} {v} {} {NOR2X1} {0.193} {0.000} {0.163} {} {2.662} {0.269} {} {1} {(932.40, 1054.50) (934.80, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.000} {0.000} {0.163} {0.032} {2.662} {0.270} {} {} {} 
    INST {I0/LD/T_SR_0/FE_OFC70_n12} {A} {v} {Y} {v} {} {BUFX4} {0.364} {0.000} {0.270} {} {3.026} {0.634} {} {8} {(925.20, 1027.50) (920.40, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_OFN70_n12} {} {0.007} {0.000} {0.273} {0.380} {3.033} {0.641} {} {} {} 
    INST {I0/LD/T_SR_0/U12} {A} {v} {Y} {^} {} {AOI22X1} {0.172} {0.000} {0.183} {} {3.205} {0.813} {} {1} {(877.20, 967.50) (872.40, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n11} {} {0.000} {0.000} {0.183} {0.030} {3.206} {0.813} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_1050_0} {B} {^} {Y} {v} {} {NAND2X1} {0.080} {0.000} {0.104} {} {3.286} {0.894} {} {1} {(836.40, 964.50) (834.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n36} {} {0.000} {0.000} {0.104} {0.024} {3.286} {0.894} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.392} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.392} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.392} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.392} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.392} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.392} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.392} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.392} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 95
PATH 96
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.829}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.212}
    {=} {Slack Time} {-2.383}
  END_SLK_CLC
  SLK -2.383
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.383} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.383} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.383} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.383} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.383} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.383} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.383} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.383} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.789} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.788} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.539} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.537} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-1.343} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-1.343} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-1.173} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-1.172} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-1.002} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-1.000} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.721} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.715} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.483} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {-0.118} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.000} {0.000} {0.234} {0.166} {2.265} {-0.118} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_620_0} {A} {v} {Y} {^} {} {INVX2} {0.098} {0.000} {0.097} {} {2.363} {-0.020} {} {1} {(1086.00, 670.50) (1083.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_398_0} {} {0.000} {0.000} {0.097} {0.026} {2.363} {-0.020} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_619_0} {A} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.122} {} {2.449} {0.066} {} {1} {(1062.00, 670.50) (1059.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_397_0} {} {0.001} {0.000} {0.122} {0.035} {2.450} {0.067} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_618_0} {C} {v} {Y} {^} {} {NAND3X1} {0.208} {0.000} {0.288} {} {2.657} {0.275} {} {2} {(1035.60, 661.50) (1038.00, 664.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_25_0} {} {0.001} {0.000} {0.288} {0.071} {2.658} {0.276} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_41_0} {A} {^} {Y} {v} {} {NAND2X1} {0.071} {0.000} {0.149} {} {2.729} {0.347} {} {1} {(1050.00, 631.50) (1052.40, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RN_24_0} {} {0.000} {0.000} {0.149} {0.030} {2.730} {0.347} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_482_0} {C} {v} {Y} {^} {} {OAI21X1} {0.261} {0.000} {0.318} {} {2.991} {0.608} {} {2} {(1050.00, 604.50) (1050.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.002} {0.000} {0.318} {0.098} {2.992} {0.610} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC332_rptr_nxt_2_} {A} {^} {Y} {^} {} {BUFX2} {0.219} {0.000} {0.078} {} {3.211} {0.829} {} {1} {(966.00, 574.50) (961.20, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN332_rptr_nxt_2_} {} {0.000} {0.000} {0.078} {0.025} {3.212} {0.829} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.383} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.383} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.383} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.383} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.383} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.383} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.383} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.383} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 96
PATH 97
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.169}
    {=} {Slack Time} {-2.348}
  END_SLK_CLC
  SLK -2.348
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.232} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.232} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-1.083} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-1.075} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.833} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.830} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.452} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.443} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {-0.212} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {-0.211} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {0.192} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.004} {0.000} {0.487} {0.172} {2.544} {0.196} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_726_0} {B} {^} {Y} {^} {} {XOR2X1} {0.362} {0.000} {0.347} {} {2.906} {0.558} {} {3} {(728.40, 391.50) (735.60, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[1]} {} {0.003} {0.000} {0.347} {0.115} {2.909} {0.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC204_wptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.259} {0.000} {0.119} {} {3.168} {0.820} {} {2} {(738.00, 487.50) (742.80, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN204_wptr_nxt_1_} {} {0.001} {0.000} {0.119} {0.063} {3.169} {0.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.348} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.348} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.348} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.348} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.348} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 97
PATH 98
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.168}
    {=} {Slack Time} {-2.348}
  END_SLK_CLC
  SLK -2.348
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.232} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.232} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-1.083} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-1.075} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.833} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.830} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.451} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.443} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {-0.212} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {-0.211} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {0.192} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.004} {0.000} {0.487} {0.172} {2.544} {0.196} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_726_0} {B} {^} {Y} {^} {} {XOR2X1} {0.362} {0.000} {0.347} {} {2.906} {0.558} {} {3} {(728.40, 391.50) (735.60, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[1]} {} {0.003} {0.000} {0.347} {0.115} {2.909} {0.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC204_wptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.259} {0.000} {0.119} {} {3.168} {0.820} {} {2} {(738.00, 487.50) (742.80, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN204_wptr_nxt_1_} {} {0.001} {0.000} {0.119} {0.063} {3.168} {0.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.348} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.348} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.348} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.348} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.348} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.348} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 98
PATH 99
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.176}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.106}
    {=} {Slack Time} {-2.282}
  END_SLK_CLC
  SLK -2.282
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.166} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.166} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-1.017} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-1.008} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.767} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.764} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC139_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.109} {} {1.739} {-0.543} {} {2} {(709.20, 427.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN139_wenable_fifo} {} {0.001} {0.000} {0.109} {0.062} {1.739} {-0.542} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_733_0} {B} {v} {Y} {^} {} {NAND2X1} {0.209} {0.000} {0.258} {} {1.948} {-0.334} {} {1} {(694.80, 364.50) (692.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n9} {} {0.002} {0.000} {0.258} {0.081} {1.950} {-0.332} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {v} {} {XNOR2X1} {0.318} {0.000} {0.299} {} {2.268} {-0.014} {} {3} {(805.20, 370.50) (814.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.002} {0.000} {0.299} {0.110} {2.270} {-0.012} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_1455_0} {B} {v} {Y} {v} {} {XOR2X1} {0.317} {0.000} {0.255} {} {2.587} {0.305} {} {2} {(836.40, 370.50) (829.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.001} {0.000} {0.255} {0.089} {2.588} {0.306} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_365_0} {A} {v} {Y} {^} {} {XOR2X1} {0.280} {0.000} {0.287} {} {2.868} {0.586} {} {3} {(822.00, 391.50) (829.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/\gray_wptr[2] } {} {0.001} {0.000} {0.287} {0.091} {2.869} {0.587} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC100_gray_wptr_2_} {A} {^} {Y} {^} {} {BUFX2} {0.236} {0.000} {0.102} {} {3.105} {0.823} {} {1} {(846.00, 454.50) (841.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN100_gray_wptr_2_} {} {0.001} {0.000} {0.102} {0.050} {3.106} {0.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.282} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.282} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.282} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.282} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.282} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.282} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.282} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {2.282} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 99
PATH 100
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.176}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.088}
    {=} {Slack Time} {-2.263}
  END_SLK_CLC
  SLK -2.263
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.147} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.147} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.999} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.990} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.748} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.746} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.367} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.358} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {-0.127} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {-0.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {0.276} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.005} {0.000} {0.487} {0.172} {2.545} {0.281} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U15} {A} {^} {Y} {^} {} {XOR2X1} {0.306} {0.000} {0.291} {} {2.851} {0.587} {} {3} {(740.40, 430.50) (733.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[0]} {} {0.002} {0.000} {0.291} {0.092} {2.852} {0.589} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC203_wptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.235} {0.000} {0.100} {} {3.087} {0.824} {} {2} {(747.60, 454.50) (752.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN203_wptr_nxt_0_} {} {0.001} {0.000} {0.100} {0.048} {3.088} {0.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.263} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.263} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.263} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.263} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.263} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 100
PATH 101
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.176}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.088}
    {=} {Slack Time} {-2.263}
  END_SLK_CLC
  SLK -2.263
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-1.147} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-1.147} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.998} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.990} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.748} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.746} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.367} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.358} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {-0.127} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {-0.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {0.277} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.005} {0.000} {0.487} {0.172} {2.545} {0.282} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U15} {A} {^} {Y} {^} {} {XOR2X1} {0.306} {0.000} {0.291} {} {2.851} {0.587} {} {3} {(740.40, 430.50) (733.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[0]} {} {0.002} {0.000} {0.291} {0.092} {2.852} {0.589} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC203_wptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.235} {0.000} {0.100} {} {3.087} {0.824} {} {2} {(747.60, 454.50) (752.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN203_wptr_nxt_0_} {} {0.000} {0.000} {0.100} {0.048} {3.088} {0.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.263} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.263} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.263} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {2.263} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.263} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {2.263} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 101
PATH 102
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/ENC/last_bit_reg} {CLK}
  ENDPT {I0/LD/ENC/last_bit_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.175}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.825}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.931}
    {=} {Slack Time} {-2.106}
  END_SLK_CLC
  SLK -2.106
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.106} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.106} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.106} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.106} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.106} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.106} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.106} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-2.106} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.563} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.562} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.320} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.319} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-1.036} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.191} {0.133} {1.071} {-1.035} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC245_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.087} {} {1.283} {-0.823} {} {1} {(836.40, 1234.50) (831.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN245_FE_OFN30_curr_state_1_} {} {0.000} {0.000} {0.087} {0.042} {1.284} {-0.822} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_11_0} {A} {v} {Y} {^} {} {INVX2} {0.067} {0.000} {0.060} {} {1.351} {-0.756} {} {1} {(810.00, 1210.50) (807.60, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_6_0} {} {0.000} {0.000} {0.060} {0.027} {1.351} {-0.755} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_10_0} {A} {^} {Y} {^} {} {AND2X2} {0.275} {0.000} {0.239} {} {1.626} {-0.480} {} {3} {(805.20, 1231.50) (812.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n28} {} {0.004} {0.000} {0.239} {0.172} {1.630} {-0.477} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND3X1} {0.111} {0.000} {0.207} {} {1.741} {-0.366} {} {2} {(1062.00, 1237.50) (1054.80, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n7} {} {0.001} {0.000} {0.207} {0.062} {1.742} {-0.364} {} {} {} 
    INST {I0/LD/CTRL/U5} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.168} {} {1.910} {-0.197} {} {1} {(1078.80, 1144.50) (1078.80, 1150.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n4} {} {0.000} {0.000} {0.168} {0.037} {1.910} {-0.197} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {^} {Y} {v} {} {INVX2} {0.099} {0.000} {0.099} {} {2.008} {-0.098} {} {1} {(1059.60, 1150.50) (1057.20, 1147.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.001} {0.000} {0.099} {0.048} {2.009} {-0.097} {} {} {} 
    INST {I0/LD/CTRL/U3} {C} {v} {Y} {^} {} {NAND3X1} {0.233} {0.000} {0.346} {} {2.242} {0.136} {} {2} {(1023.60, 1081.50) (1026.00, 1084.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.346} {0.088} {2.243} {0.137} {} {} {} 
    INST {I0/LD/U13} {S} {^} {Y} {v} {} {MUX2X1} {0.286} {0.000} {0.207} {} {2.530} {0.423} {} {1} {(1028.40, 994.50) (1038.00, 991.50)} 
    NET {} {} {} {} {} {I0/LD/n2} {} {0.000} {0.000} {0.207} {0.039} {2.530} {0.424} {} {} {} 
    INST {I0/LD/U12} {A} {v} {Y} {^} {} {INVX2} {0.165} {0.000} {0.161} {} {2.695} {0.589} {} {2} {(1038.00, 970.50) (1035.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/n3} {} {0.001} {0.000} {0.161} {0.101} {2.696} {0.590} {} {} {} 
    INST {I0/LD/ENC/U4} {A} {^} {Y} {v} {} {MUX2X1} {0.133} {0.000} {0.202} {} {2.830} {0.723} {} {1} {(1028.40, 934.50) (1028.40, 931.50)} 
    NET {} {} {} {} {} {I0/LD/ENC/n1} {} {0.000} {0.000} {0.202} {0.038} {2.830} {0.724} {} {} {} 
    INST {I0/LD/ENC/U3} {A} {v} {Y} {^} {} {INVX2} {0.101} {0.000} {0.098} {} {2.931} {0.825} {} {1} {(1004.40, 931.50) (1006.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/ENC/n2} {} {0.000} {0.000} {0.098} {0.035} {2.931} {0.825} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.106} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.106} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.106} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.106} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.106} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.106} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.106} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {2.106} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 102
PATH 103
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.829}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.916}
    {=} {Slack Time} {-2.087}
  END_SLK_CLC
  SLK -2.087
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.087} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.087} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.087} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.087} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.087} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.087} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.087} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.087} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.579} {0.000} {0.195} {} {0.579} {-1.507} {} {2} {(728.40, 1348.50) (752.40, 1360.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[0]} {} {0.001} {0.000} {0.195} {0.061} {0.580} {-1.507} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC283_curr_state_0_} {A} {v} {Y} {v} {} {BUFX4} {0.276} {0.000} {0.137} {} {0.856} {-1.231} {} {4} {(757.20, 1294.50) (762.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN283_curr_state_0_} {} {0.005} {0.000} {0.137} {0.167} {0.861} {-1.225} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC282_curr_state_0_} {A} {v} {Y} {^} {} {INVX2} {0.106} {0.000} {0.104} {} {0.967} {-1.120} {} {2} {(939.60, 1270.50) (942.00, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN282_curr_state_0_} {} {0.000} {0.000} {0.104} {0.057} {0.968} {-1.119} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {B} {^} {Y} {v} {} {NAND3X1} {0.116} {0.000} {0.148} {} {1.084} {-1.003} {} {2} {(958.80, 1234.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.148} {0.057} {1.085} {-1.002} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {v} {Y} {^} {} {NAND2X1} {0.247} {0.000} {0.280} {} {1.332} {-0.755} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.280} {0.089} {1.334} {-0.753} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {^} {Y} {v} {} {NOR2X1} {0.432} {0.000} {0.453} {} {1.766} {-0.321} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.453} {0.130} {1.771} {-0.316} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {v} {Y} {^} {} {NOR2X1} {0.191} {0.000} {0.228} {} {1.962} {-0.125} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.228} {0.047} {1.963} {-0.124} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC145_renable_p2} {A} {^} {Y} {^} {} {BUFX2} {0.231} {0.000} {0.106} {} {2.193} {0.106} {} {2} {(1134.00, 667.50) (1138.80, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN145_renable_p2} {} {0.000} {0.000} {0.106} {0.056} {2.194} {0.107} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC323_FE_OCPN145_renable_p2} {A} {^} {Y} {^} {} {BUFX2} {0.214} {0.000} {0.115} {} {2.408} {0.321} {} {1} {(1119.60, 634.50) (1114.80, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN323_FE_OCPN145_renable_p2} {} {0.001} {0.000} {0.115} {0.066} {2.409} {0.322} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U21} {A} {^} {Y} {^} {} {XOR2X1} {0.287} {0.000} {0.324} {} {2.696} {0.609} {} {2} {(1078.80, 610.50) (1086.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[0]} {} {0.001} {0.000} {0.324} {0.105} {2.697} {0.610} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC211_binary_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.219} {0.000} {0.077} {} {2.916} {0.829} {} {1} {(1088.40, 547.50) (1083.60, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN211_binary_nxt_0_} {} {0.000} {0.000} {0.077} {0.024} {2.916} {0.829} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.087} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.087} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.087} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.087} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.087} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.087} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.087} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {2.087} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 103
PATH 104
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.188}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.812}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.865}
    {=} {Slack Time} {-2.053}
  END_SLK_CLC
  SLK -2.053
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-2.053} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-2.053} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-2.053} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-2.053} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.053} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-2.053} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-2.053} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-2.053} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.459} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.458} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC340_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.228} {0.000} {0.101} {} {0.823} {-1.230} {} {2} {(1006.80, 1294.50) (1002.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN340_curr_state_2_} {} {0.000} {0.000} {0.101} {0.054} {0.823} {-1.230} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC339_curr_state_2_} {A} {v} {Y} {v} {} {BUFX2} {0.373} {0.000} {0.305} {} {1.196} {-0.856} {} {6} {(990.00, 1294.50) (985.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN339_curr_state_2_} {} {0.005} {0.000} {0.305} {0.226} {1.201} {-0.852} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_2_0} {A} {v} {Y} {^} {} {INVX4} {0.109} {0.000} {0.112} {} {1.310} {-0.743} {} {2} {(1122.00, 1231.50) (1124.40, 1234.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.000} {0.000} {0.112} {0.051} {1.310} {-0.742} {} {} {} 
    INST {I0/LD/CTRL/U75} {A} {^} {Y} {v} {} {NOR2X1} {0.336} {0.000} {0.366} {} {1.646} {-0.406} {} {2} {(1138.80, 1228.50) (1141.20, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n10} {} {0.001} {0.000} {0.366} {0.103} {1.648} {-0.405} {} {} {} 
    INST {I0/LD/CTRL/U74} {A} {v} {Y} {^} {} {INVX4} {0.186} {0.000} {0.181} {} {1.834} {-0.219} {} {4} {(1141.20, 1171.50) (1143.60, 1174.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n6} {} {0.004} {0.000} {0.181} {0.166} {1.838} {-0.215} {} {} {} 
    INST {I0/LD/CTRL/U55} {B} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.212} {} {2.003} {-0.049} {} {2} {(1093.20, 1294.50) (1088.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN197_stop_int} {} {0.001} {0.000} {0.212} {0.071} {2.004} {-0.049} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC197_stop_int} {A} {v} {Y} {v} {} {BUFX2} {0.290} {0.000} {0.170} {} {2.294} {0.241} {} {2} {(1062.00, 1327.50) (1057.20, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/stop_int} {} {0.001} {0.000} {0.170} {0.114} {2.295} {0.243} {} {} {} 
    INST {I0/LD/TIM/U27} {A} {v} {Y} {^} {} {INVX1} {0.223} {0.000} {0.248} {} {2.518} {0.465} {} {2} {(1038.00, 1468.50) (1035.60, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n17} {} {0.001} {0.000} {0.248} {0.087} {2.518} {0.466} {} {} {} 
    INST {I0/LD/TIM/U15} {D} {^} {Y} {v} {} {AOI22X1} {0.180} {0.000} {0.282} {} {2.698} {0.645} {} {1} {(1009.20, 1471.50) (1011.60, 1474.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n14} {} {0.001} {0.000} {0.282} {0.060} {2.699} {0.646} {} {} {} 
    INST {I0/LD/TIM/U14} {C} {v} {Y} {^} {} {OAI21X1} {0.165} {0.000} {0.160} {} {2.864} {0.812} {} {1} {(841.20, 1504.50) (841.20, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n33} {} {0.000} {0.000} {0.160} {0.024} {2.865} {0.812} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {2.053} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {2.053} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {2.053} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {2.053} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.053} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {2.053} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {2.053} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {2.053} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 104
PATH 105
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.174}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.826}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.803}
    {=} {Slack Time} {-1.977}
  END_SLK_CLC
  SLK -1.977
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.977} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.977} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.977} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.977} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.977} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.977} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.977} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-1.977} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.593} {0.000} {0.213} {} {0.593} {-1.383} {} {2} {(978.00, 1408.50) (1002.00, 1420.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.213} {0.068} {0.594} {-1.382} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC338_curr_state_2_} {A} {v} {Y} {v} {} {BUFX4} {0.249} {0.000} {0.101} {} {0.844} {-1.133} {} {3} {(1016.40, 1294.50) (1021.20, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN338_curr_state_2_} {} {0.002} {0.000} {0.101} {0.103} {0.846} {-1.131} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_494_0} {A} {v} {Y} {v} {} {AND2X2} {0.194} {0.000} {0.082} {} {1.040} {-0.937} {} {1} {(966.00, 1210.50) (958.80, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_RN_299_0} {} {0.000} {0.000} {0.082} {0.036} {1.040} {-0.937} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {C} {v} {Y} {^} {} {NAND3X1} {0.170} {0.000} {0.250} {} {1.210} {-0.767} {} {2} {(961.20, 1240.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.250} {0.057} {1.211} {-0.766} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {^} {Y} {v} {} {NAND2X1} {0.170} {0.000} {0.227} {} {1.381} {-0.596} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.227} {0.089} {1.383} {-0.594} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {v} {Y} {^} {} {NOR2X1} {0.279} {0.000} {0.359} {} {1.662} {-0.315} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.359} {0.130} {1.667} {-0.309} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.220} {} {1.900} {-0.077} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.220} {0.047} {1.900} {-0.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_316_0} {A} {v} {Y} {v} {} {AND2X2} {0.364} {0.000} {0.234} {} {2.264} {0.288} {} {4} {(1114.80, 670.50) (1107.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n10} {} {0.002} {0.000} {0.234} {0.166} {2.267} {0.290} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {v} {Y} {^} {} {XOR2X1} {0.303} {0.000} {0.330} {} {2.569} {0.593} {} {4} {(1078.80, 631.50) (1086.00, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[2]} {} {0.002} {0.000} {0.330} {0.107} {2.571} {0.594} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC324_binary_nxt_2_} {A} {^} {Y} {^} {} {BUFX2} {0.231} {0.000} {0.091} {} {2.803} {0.826} {} {1} {(1064.40, 634.50) (1069.20, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN324_binary_nxt_2_} {} {0.000} {0.000} {0.091} {0.036} {2.803} {0.826} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.977} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.977} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.977} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.977} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.977} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.977} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.977} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {1.977} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 105
PATH 106
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.174}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.826}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.795}
    {=} {Slack Time} {-1.969}
  END_SLK_CLC
  SLK -1.969
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.853} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.853} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.704} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.696} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.454} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.451} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {-0.073} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {-0.064} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U20} {B} {v} {Y} {^} {} {NAND2X1} {0.231} {0.000} {0.243} {} {2.136} {0.167} {} {1} {(630.00, 397.50) (632.40, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.243} {0.059} {2.137} {0.168} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {^} {Y} {^} {} {XNOR2X1} {0.403} {0.000} {0.487} {} {2.540} {0.571} {} {3} {(637.20, 370.50) (646.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.002} {0.000} {0.487} {0.172} {2.542} {0.573} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC201_binary_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.253} {0.000} {0.092} {} {2.795} {0.826} {} {1} {(661.20, 367.50) (656.40, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN201_binary_nxt_1_} {} {0.000} {0.000} {0.092} {0.031} {2.795} {0.826} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.969} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.969} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.969} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.969} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.969} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {1.969} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.969} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {1.969} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 106
PATH 107
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.215}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.785}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.733}
    {=} {Slack Time} {-1.948}
  END_SLK_CLC
  SLK -1.948
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.948} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.948} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.948} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.948} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.948} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.948} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.948} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-1.948} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.579} {0.000} {0.195} {} {0.579} {-1.368} {} {2} {(728.40, 1348.50) (752.40, 1360.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[0]} {} {0.001} {0.000} {0.195} {0.061} {0.580} {-1.368} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC283_curr_state_0_} {A} {v} {Y} {v} {} {BUFX4} {0.276} {0.000} {0.137} {} {0.856} {-1.092} {} {4} {(757.20, 1294.50) (762.00, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN283_curr_state_0_} {} {0.005} {0.000} {0.137} {0.167} {0.861} {-1.086} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC282_curr_state_0_} {A} {v} {Y} {^} {} {INVX2} {0.106} {0.000} {0.104} {} {0.967} {-0.981} {} {2} {(939.60, 1270.50) (942.00, 1267.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN282_curr_state_0_} {} {0.000} {0.000} {0.104} {0.057} {0.968} {-0.980} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_1684_0} {B} {^} {Y} {v} {} {NAND3X1} {0.116} {0.000} {0.148} {} {1.084} {-0.864} {} {2} {(958.80, 1234.50) (963.60, 1237.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.001} {0.000} {0.148} {0.057} {1.085} {-0.863} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_13_0} {A} {v} {Y} {^} {} {NAND2X1} {0.247} {0.000} {0.280} {} {1.332} {-0.616} {} {2} {(1011.60, 1210.50) (1009.20, 1207.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_load_data_1_int} {} {0.002} {0.000} {0.280} {0.089} {1.334} {-0.614} {} {} {} 
    INST {I0/LD/CTRL/U79} {A} {^} {Y} {v} {} {NOR2X1} {0.432} {0.000} {0.453} {} {1.766} {-0.182} {} {2} {(1093.20, 1093.50) (1090.80, 1090.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.005} {0.000} {0.453} {0.130} {1.771} {-0.177} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U15} {B} {v} {Y} {^} {} {NOR2X1} {0.191} {0.000} {0.228} {} {1.962} {0.014} {} {2} {(1122.00, 694.50) (1124.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.000} {0.000} {0.228} {0.047} {1.962} {0.015} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC145_renable_p2} {A} {^} {Y} {^} {} {BUFX2} {0.231} {0.000} {0.106} {} {2.193} {0.245} {} {2} {(1134.00, 667.50) (1138.80, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN145_renable_p2} {} {0.001} {0.000} {0.106} {0.056} {2.194} {0.246} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U20} {B} {^} {Y} {v} {} {NAND2X1} {0.142} {0.000} {0.210} {} {2.336} {0.388} {} {1} {(1138.80, 604.50) (1136.40, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n12} {} {0.001} {0.000} {0.210} {0.067} {2.337} {0.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.394} {0.000} {0.473} {} {2.730} {0.783} {} {3} {(1129.20, 550.50) (1119.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[1]} {} {0.002} {0.000} {0.473} {0.166} {2.733} {0.785} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.948} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.948} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.948} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.948} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.948} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.948} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.948} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {1.948} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 107
PATH 108
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.172}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.828}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.657}
    {=} {Slack Time} {-1.829}
  END_SLK_CLC
  SLK -1.829
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.713} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.713} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.564} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.556} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.314} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.311} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCPC103_wenable_fifo} {A} {v} {Y} {v} {} {BUFX4} {0.379} {0.000} {0.302} {} {1.896} {0.067} {} {8} {(721.20, 487.50) (726.00, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCPN103_wenable_fifo} {} {0.009} {0.000} {0.304} {0.423} {1.905} {0.076} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC107_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.250} {0.000} {0.107} {} {2.155} {0.326} {} {1} {(651.60, 394.50) (656.40, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN107_wenable_fifo} {} {0.000} {0.000} {0.107} {0.055} {2.155} {0.326} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U21} {A} {v} {Y} {^} {} {XOR2X1} {0.276} {0.000} {0.309} {} {2.432} {0.603} {} {2} {(666.00, 391.50) (673.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[0]} {} {0.002} {0.000} {0.309} {0.099} {2.433} {0.605} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC200_binary_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.223} {0.000} {0.084} {} {2.656} {0.827} {} {1} {(690.00, 427.50) (685.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN200_binary_nxt_0_} {} {0.000} {0.000} {0.084} {0.031} {2.657} {0.828} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.829} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.829} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.829} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.829} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.829} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {1.829} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.829} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {1.829} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 108
PATH 109
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.187}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.813}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.614}
    {=} {Slack Time} {-1.801}
  END_SLK_CLC
  SLK -1.801
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.801} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.801} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.801} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.801} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.801} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.801} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.801} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {-1.801} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.543} {0.000} {0.148} {} {0.543} {-1.258} {} {1} {(781.20, 1168.50) (805.20, 1180.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.148} {0.045} {0.544} {-1.257} {} {} {} 
    INST {I0/LD/CTRL/FE_OFC30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX4} {0.243} {0.000} {0.112} {} {0.786} {-1.015} {} {4} {(850.80, 1234.50) (855.60, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.112} {0.124} {0.787} {-1.014} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC244_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.283} {0.000} {0.191} {} {1.070} {-0.731} {} {4} {(831.60, 1207.50) (836.40, 1210.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN244_FE_OFN30_curr_state_1_} {} {0.004} {0.000} {0.191} {0.133} {1.074} {-0.727} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC156_FE_OFN30_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.246} {0.000} {0.125} {} {1.321} {-0.481} {} {2} {(1035.60, 1234.50) (1040.40, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN156_FE_OFN30_curr_state_1_} {} {0.001} {0.000} {0.125} {0.076} {1.322} {-0.480} {} {} {} 
    INST {I0/LD/CTRL/U75} {B} {v} {Y} {^} {} {NOR2X1} {0.226} {0.000} {0.283} {} {1.548} {-0.254} {} {2} {(1143.60, 1234.50) (1141.20, 1231.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n10} {} {0.001} {0.000} {0.283} {0.103} {1.549} {-0.252} {} {} {} 
    INST {I0/LD/CTRL/U74} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.164} {} {1.702} {-0.099} {} {4} {(1141.20, 1171.50) (1143.60, 1174.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n6} {} {0.004} {0.000} {0.164} {0.166} {1.706} {-0.095} {} {} {} 
    INST {I0/LD/CTRL/U55} {B} {v} {Y} {^} {} {OAI21X1} {0.211} {0.000} {0.244} {} {1.917} {0.116} {} {2} {(1093.20, 1294.50) (1088.40, 1291.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN197_stop_int} {} {0.001} {0.000} {0.244} {0.071} {1.918} {0.116} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC197_stop_int} {A} {^} {Y} {^} {} {BUFX2} {0.285} {0.000} {0.172} {} {2.203} {0.401} {} {2} {(1062.00, 1327.50) (1057.20, 1330.50)} 
    NET {} {} {} {} {} {I0/LD/stop_int} {} {0.001} {0.000} {0.172} {0.114} {2.204} {0.403} {} {} {} 
    INST {I0/LD/TIM/U27} {A} {^} {Y} {v} {} {INVX1} {0.252} {0.000} {0.264} {} {2.456} {0.654} {} {2} {(1038.00, 1468.50) (1035.60, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n17} {} {0.001} {0.000} {0.264} {0.087} {2.456} {0.655} {} {} {} 
    INST {I0/LD/TIM/U21} {B} {v} {Y} {^} {} {OAI21X1} {0.158} {0.000} {0.156} {} {2.614} {0.813} {} {1} {(1059.60, 1507.50) (1064.40, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n32} {} {0.000} {0.000} {0.156} {0.021} {2.614} {0.813} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.801} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.801} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.801} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.801} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.801} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.801} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.801} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {1.801} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 109
PATH 110
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.207}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.793}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.576}
    {=} {Slack Time} {-1.783}
  END_SLK_CLC
  SLK -1.783
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.667} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.667} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.518} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.510} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.268} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.265} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC139_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.109} {} {1.739} {-0.044} {} {2} {(709.20, 427.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN139_wenable_fifo} {} {0.001} {0.000} {0.109} {0.062} {1.739} {-0.044} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_733_0} {B} {v} {Y} {^} {} {NAND2X1} {0.209} {0.000} {0.258} {} {1.948} {0.165} {} {1} {(694.80, 364.50) (692.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n9} {} {0.002} {0.000} {0.258} {0.081} {1.950} {0.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {v} {} {XNOR2X1} {0.318} {0.000} {0.299} {} {2.268} {0.485} {} {3} {(805.20, 370.50) (814.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.002} {0.000} {0.299} {0.110} {2.270} {0.487} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_1455_0} {B} {v} {Y} {^} {} {XOR2X1} {0.306} {0.000} {0.284} {} {2.575} {0.792} {} {2} {(836.40, 370.50) (829.20, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.001} {0.000} {0.284} {0.089} {2.576} {0.793} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.783} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.783} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.783} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.783} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.783} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.783} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.783} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {1.783} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 110
PATH 111
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.185}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.815}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.545}
    {=} {Slack Time} {-1.731}
  END_SLK_CLC
  SLK -1.731
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.614} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.614} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.466} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.457} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.216} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.213} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC139_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.109} {} {1.739} {0.008} {} {2} {(709.20, 427.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN139_wenable_fifo} {} {0.001} {0.000} {0.109} {0.062} {1.739} {0.009} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_733_0} {B} {v} {Y} {^} {} {NAND2X1} {0.209} {0.000} {0.258} {} {1.948} {0.217} {} {1} {(694.80, 364.50) (692.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n9} {} {0.002} {0.000} {0.258} {0.081} {1.950} {0.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {^} {} {XNOR2X1} {0.310} {0.000} {0.336} {} {2.260} {0.529} {} {3} {(805.20, 370.50) (814.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.001} {0.000} {0.336} {0.110} {2.261} {0.530} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC132_wptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.283} {0.000} {0.148} {} {2.544} {0.813} {} {2} {(846.00, 367.50) (850.80, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN132_wptr_nxt_3_} {} {0.001} {0.000} {0.148} {0.091} {2.545} {0.815} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.731} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.731} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.731} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.731} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.731} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.731} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.731} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {1.731} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 111
PATH 112
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.185}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.815}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.545}
    {=} {Slack Time} {-1.730}
  END_SLK_CLC
  SLK -1.730
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.614} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.614} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.465} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.457} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {-0.215} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {-0.212} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC139_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.109} {} {1.739} {0.009} {} {2} {(709.20, 427.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN139_wenable_fifo} {} {0.001} {0.000} {0.109} {0.062} {1.739} {0.009} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_733_0} {B} {v} {Y} {^} {} {NAND2X1} {0.209} {0.000} {0.258} {} {1.948} {0.218} {} {1} {(694.80, 364.50) (692.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n9} {} {0.002} {0.000} {0.258} {0.081} {1.950} {0.219} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U12} {A} {^} {Y} {^} {} {XNOR2X1} {0.310} {0.000} {0.336} {} {2.260} {0.530} {} {3} {(805.20, 370.50) (814.80, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.001} {0.000} {0.336} {0.110} {2.261} {0.531} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC132_wptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.283} {0.000} {0.148} {} {2.544} {0.814} {} {2} {(846.00, 367.50) (850.80, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN132_wptr_nxt_3_} {} {0.001} {0.000} {0.148} {0.091} {2.545} {0.815} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.730} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.730} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.730} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.730} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.730} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {1.730} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.730} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {1.730} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 112
PATH 113
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.185}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.815}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.451}
    {=} {Slack Time} {-1.636}
  END_SLK_CLC
  SLK -1.636
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.636} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.636} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.636} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.636} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.636} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.636} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.636} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-1.636} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.682} {0.000} {0.328} {} {0.682} {-0.954} {} {3} {(620.40, 1528.50) (644.40, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[1]} {} {0.002} {0.000} {0.328} {0.108} {0.684} {-0.952} {} {} {} 
    INST {I0/LD/TIM/U31} {B} {v} {Y} {v} {} {AND2X2} {0.428} {0.000} {0.245} {} {1.112} {-0.523} {} {4} {(819.60, 1507.50) (824.40, 1507.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n4} {} {0.004} {0.000} {0.245} {0.175} {1.116} {-0.520} {} {} {} 
    INST {I0/LD/TIM/U30} {B} {v} {Y} {^} {} {NAND2X1} {0.248} {0.000} {0.275} {} {1.364} {-0.271} {} {2} {(853.20, 1537.50) (855.60, 1534.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n25} {} {0.001} {0.000} {0.275} {0.079} {1.365} {-0.271} {} {} {} 
    INST {I0/LD/TIM/U28} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.275} {} {1.636} {0.000} {} {2} {(860.40, 1468.50) (858.00, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/bit_done_int} {} {0.002} {0.000} {0.275} {0.085} {1.638} {0.002} {} {} {} 
    INST {I0/LD/CTRL/U64} {A} {v} {Y} {^} {} {NAND2X1} {0.317} {0.000} {0.330} {} {1.955} {0.319} {} {2} {(735.60, 1450.50) (738.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n65} {} {0.001} {0.000} {0.330} {0.104} {1.956} {0.320} {} {} {} 
    INST {I0/LD/CTRL/U63} {B} {^} {Y} {v} {} {NOR2X1} {0.284} {0.000} {0.277} {} {2.240} {0.604} {} {1} {(711.60, 1414.50) (709.20, 1411.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n66} {} {0.000} {0.000} {0.277} {0.072} {2.240} {0.604} {} {} {} 
    INST {I0/LD/CTRL/U62} {B} {v} {Y} {^} {} {XOR2X1} {0.210} {0.000} {0.147} {} {2.450} {0.814} {} {1} {(663.60, 1411.50) (656.40, 1414.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n86} {} {0.000} {0.000} {0.147} {0.031} {2.451} {0.815} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.636} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.636} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.636} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.636} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.636} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.636} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.636} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {1.636} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 113
PATH 114
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.210}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.790}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.264}
    {=} {Slack Time} {-1.474}
  END_SLK_CLC
  SLK -1.474
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {-0.357} {} {1} {(35.70, 1028.85) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {-0.357} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.148} {0.000} {0.054} {} {1.265} {-0.209} {} {1} {(35.70, 1028.85) (299.70, 1063.50)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.056} {0.195} {1.273} {-0.200} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_1419_0} {A} {v} {Y} {v} {} {AND2X2} {0.242} {0.000} {0.147} {} {1.515} {0.041} {} {2} {(730.80, 670.50) (723.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.147} {0.093} {1.518} {0.044} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC139_wenable_fifo} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.109} {} {1.739} {0.265} {} {2} {(709.20, 427.50) (704.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN139_wenable_fifo} {} {0.001} {0.000} {0.109} {0.062} {1.739} {0.266} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_735_0} {A} {v} {Y} {v} {} {AND2X2} {0.217} {0.000} {0.105} {} {1.957} {0.483} {} {1} {(687.60, 391.50) (694.80, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n10} {} {0.000} {0.000} {0.105} {0.056} {1.957} {0.483} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U16} {A} {v} {Y} {^} {} {XOR2X1} {0.306} {0.000} {0.354} {} {2.263} {0.789} {} {3} {(702.00, 391.50) (709.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[2]} {} {0.001} {0.000} {0.354} {0.118} {2.264} {0.790} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.474} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.474} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.474} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.474} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.474} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {1.474} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.474} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {1.474} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 114
PATH 115
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[1] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.186}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.814}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.176}
    {=} {Slack Time} {-1.362}
  END_SLK_CLC
  SLK -1.362
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.362} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.362} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.362} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.362} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.362} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.362} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.362} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-1.362} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.682} {0.000} {0.328} {} {0.682} {-0.680} {} {3} {(620.40, 1528.50) (644.40, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[1]} {} {0.002} {0.000} {0.328} {0.108} {0.684} {-0.677} {} {} {} 
    INST {I0/LD/TIM/U31} {B} {v} {Y} {v} {} {AND2X2} {0.428} {0.000} {0.245} {} {1.112} {-0.249} {} {4} {(819.60, 1507.50) (824.40, 1507.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n4} {} {0.004} {0.000} {0.245} {0.175} {1.116} {-0.245} {} {} {} 
    INST {I0/LD/TIM/U30} {B} {v} {Y} {^} {} {NAND2X1} {0.248} {0.000} {0.275} {} {1.364} {0.003} {} {2} {(853.20, 1537.50) (855.60, 1534.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n25} {} {0.001} {0.000} {0.275} {0.079} {1.365} {0.004} {} {} {} 
    INST {I0/LD/TIM/U28} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.275} {} {1.636} {0.275} {} {2} {(860.40, 1468.50) (858.00, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/bit_done_int} {} {0.002} {0.000} {0.275} {0.085} {1.638} {0.276} {} {} {} 
    INST {I0/LD/CTRL/U64} {A} {v} {Y} {^} {} {NAND2X1} {0.317} {0.000} {0.330} {} {1.955} {0.593} {} {2} {(735.60, 1450.50) (738.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n65} {} {0.001} {0.000} {0.330} {0.104} {1.956} {0.594} {} {} {} 
    INST {I0/LD/CTRL/U61} {B} {^} {Y} {^} {} {XNOR2X1} {0.220} {0.000} {0.148} {} {2.175} {0.814} {} {1} {(718.80, 1450.50) (714.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n88} {} {0.000} {0.000} {0.148} {0.031} {2.176} {0.814} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.362} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.362} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.362} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.362} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.362} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.362} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.362} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {1.362} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 115
PATH 116
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {d_minus} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/OCTRL/d_minus_reg_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.317}
    {=} {Slack Time} {-1.317}
  END_SLK_CLC
  SLK -1.317
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.317} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.317} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.317} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.317} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.317} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.317} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.317} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-1.317} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/OCTRL/d_minus_reg_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.467} {0.000} {0.113} {} {0.467} {-0.851} {} {1} {(1074.00, 748.50) (1098.00, 760.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/FE_OFN34_nd_minus} {} {0.000} {0.000} {0.113} {0.033} {0.467} {-0.850} {} {} {} 
    INST {I0/LD/OCTRL/FE_OFC34_nd_minus} {A} {^} {Y} {^} {} {BUFX4} {0.328} {0.000} {0.271} {} {0.795} {-0.522} {} {2} {(1131.60, 754.50) (1136.40, 751.50)} 
    NET {} {} {} {} {} {nd_minus} {} {0.014} {0.000} {0.278} {0.365} {0.808} {-0.509} {} {} {} 
    INST {U3} {DO} {^} {YPAD} {^} {} {PADOUT} {0.509} {0.000} {0.117} {} {1.317} {0.000} {} {1} {(1200.30, 414.75) (1460.40, 386.70)} 
    NET {} {} {} {} {} {d_minus} {} {0.000} {0.000} {0.117} {0.000} {1.317} {0.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 116
PATH 117
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {d_plus} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/OCTRL/d_plus_reg_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.310}
    {=} {Slack Time} {-1.310}
  END_SLK_CLC
  SLK -1.310
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.310} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.310} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.310} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.310} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.310} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.310} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.310} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-1.310} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/OCTRL/d_plus_reg_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.475} {0.000} {0.125} {} {0.475} {-0.835} {} {1} {(1076.40, 793.50) (1100.40, 781.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/FE_OFN33_nd_plus} {} {0.000} {0.000} {0.125} {0.038} {0.475} {-0.834} {} {} {} 
    INST {I0/LD/OCTRL/FE_OFC33_nd_plus} {A} {^} {Y} {^} {} {BUFX4} {0.319} {0.000} {0.251} {} {0.794} {-0.516} {} {2} {(1131.60, 814.50) (1136.40, 811.50)} 
    NET {} {} {} {} {} {nd_plus} {} {0.012} {0.000} {0.255} {0.335} {0.805} {-0.504} {} {} {} 
    INST {U4} {DO} {^} {YPAD} {^} {} {PADOUT} {0.504} {0.000} {0.116} {} {1.310} {0.000} {} {1} {(1200.30, 543.90) (1460.40, 515.85)} 
    NET {} {} {} {} {} {d_plus} {} {0.000} {0.000} {0.116} {0.000} {1.310} {0.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 117
PATH 118
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {fifo_full} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.309}
    {=} {Slack Time} {-1.309}
  END_SLK_CLC
  SLK -1.309
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.309} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.309} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.309} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.309} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.309} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.309} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.309} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-1.309} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.462} {0.000} {0.106} {} {0.462} {-0.847} {} {1} {(874.80, 628.50) (850.80, 640.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OFN32_nfifo_full} {} {0.000} {0.000} {0.106} {0.030} {0.462} {-0.847} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OFC32_nfifo_full} {A} {^} {Y} {^} {} {BUFX4} {0.324} {0.000} {0.269} {} {0.786} {-0.523} {} {2} {(850.80, 667.50) (855.60, 670.50)} 
    NET {} {} {} {} {} {nfifo_full} {} {0.015} {0.000} {0.276} {0.362} {0.801} {-0.508} {} {} {} 
    INST {U6} {DO} {^} {YPAD} {^} {} {PADOUT} {0.508} {0.000} {0.117} {} {1.309} {0.000} {} {1} {(1200.30, 802.20) (1460.40, 774.15)} 
    NET {} {} {} {} {} {fifo_full} {} {0.000} {0.000} {0.117} {0.000} {1.309} {0.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 118
PATH 119
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {fifo_empty} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.297}
    {=} {Slack Time} {-1.297}
  END_SLK_CLC
  SLK -1.297
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.297} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.297} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.297} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.297} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.297} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.297} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.297} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-1.297} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.473} {0.000} {0.123} {} {0.473} {-0.824} {} {1} {(1076.40, 448.50) (1100.40, 460.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OFN31_nfifo_empty} {} {0.000} {0.000} {0.123} {0.037} {0.474} {-0.823} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OFC31_nfifo_empty} {A} {^} {Y} {^} {} {BUFX4} {0.309} {0.000} {0.245} {} {0.783} {-0.515} {} {2} {(1131.60, 487.50) (1136.40, 490.50)} 
    NET {} {} {} {} {} {nfifo_empty} {} {0.011} {0.000} {0.254} {0.314} {0.793} {-0.504} {} {} {} 
    INST {U5} {DO} {^} {YPAD} {^} {} {PADOUT} {0.504} {0.000} {0.116} {} {1.297} {0.000} {} {1} {(1200.30, 673.05) (1460.40, 645.00)} 
    NET {} {} {} {} {} {fifo_empty} {} {0.000} {0.000} {0.116} {0.000} {1.297} {0.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 119
PATH 120
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[0] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.184}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.816}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.996}
    {=} {Slack Time} {-1.180}
  END_SLK_CLC
  SLK -1.180
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-1.180} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-1.180} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-1.180} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-1.180} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.180} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-1.180} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-1.180} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-1.180} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.682} {0.000} {0.328} {} {0.682} {-0.498} {} {3} {(620.40, 1528.50) (644.40, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[1]} {} {0.002} {0.000} {0.328} {0.108} {0.684} {-0.495} {} {} {} 
    INST {I0/LD/TIM/U31} {B} {v} {Y} {v} {} {AND2X2} {0.428} {0.000} {0.245} {} {1.112} {-0.067} {} {4} {(819.60, 1507.50) (824.40, 1507.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n4} {} {0.004} {0.000} {0.245} {0.175} {1.116} {-0.064} {} {} {} 
    INST {I0/LD/TIM/U30} {B} {v} {Y} {^} {} {NAND2X1} {0.248} {0.000} {0.275} {} {1.364} {0.185} {} {2} {(853.20, 1537.50) (855.60, 1534.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n25} {} {0.001} {0.000} {0.275} {0.079} {1.365} {0.185} {} {} {} 
    INST {I0/LD/TIM/U28} {A} {^} {Y} {v} {} {INVX1} {0.271} {0.000} {0.275} {} {1.636} {0.456} {} {2} {(860.40, 1468.50) (858.00, 1471.50)} 
    NET {} {} {} {} {} {I0/LD/bit_done_int} {} {0.001} {0.000} {0.275} {0.085} {1.637} {0.457} {} {} {} 
    INST {I0/LD/CTRL/U60} {A} {v} {Y} {^} {} {INVX2} {0.187} {0.000} {0.182} {} {1.824} {0.644} {} {2} {(817.20, 1471.50) (819.60, 1474.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n58} {} {0.001} {0.000} {0.182} {0.105} {1.824} {0.645} {} {} {} 
    INST {I0/LD/CTRL/U59} {A} {^} {Y} {^} {} {XNOR2X1} {0.171} {0.000} {0.139} {} {1.996} {0.816} {} {1} {(771.60, 1450.50) (762.00, 1447.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n90} {} {0.000} {0.000} {0.139} {0.027} {1.996} {0.816} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {1.180} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {1.180} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {1.180} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {1.180} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.180} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {1.180} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {1.180} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {1.180} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 120
PATH 121
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\clk_cnt_reg[2] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[2] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.126}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.874}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.773}
    {=} {Slack Time} {-0.899}
  END_SLK_CLC
  SLK -0.899
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.899} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.899} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.899} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.899} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.899} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.899} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.899} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-0.899} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.682} {0.000} {0.328} {} {0.682} {-0.217} {} {3} {(620.40, 1528.50) (644.40, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[1]} {} {0.002} {0.000} {0.328} {0.108} {0.684} {-0.215} {} {} {} 
    INST {I0/LD/TIM/FE_OCPC148_clk_cnt_1_} {A} {v} {Y} {v} {} {BUFX2} {0.266} {0.000} {0.118} {} {0.950} {0.050} {} {1} {(783.60, 1534.50) (788.40, 1531.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/FE_OCPN148_clk_cnt_1_} {} {0.001} {0.000} {0.118} {0.065} {0.950} {0.051} {} {} {} 
    INST {I0/LD/TIM/U26} {A} {v} {Y} {^} {} {XOR2X1} {0.187} {0.000} {0.168} {} {1.138} {0.239} {} {1} {(807.60, 1570.50) (814.80, 1567.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n24} {} {0.001} {0.000} {0.168} {0.041} {1.138} {0.239} {} {} {} 
    INST {I0/LD/TIM/U25} {A} {^} {Y} {v} {} {NOR2X1} {0.288} {0.000} {0.289} {} {1.426} {0.527} {} {2} {(882.00, 1573.50) (884.40, 1570.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n3} {} {0.001} {0.000} {0.289} {0.076} {1.427} {0.528} {} {} {} 
    INST {I0/LD/TIM/U9} {A} {v} {Y} {^} {} {MUX2X1} {0.193} {0.000} {0.216} {} {1.620} {0.721} {} {1} {(877.20, 1534.50) (877.20, 1531.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n2} {} {0.001} {0.000} {0.216} {0.046} {1.621} {0.722} {} {} {} 
    INST {I0/LD/TIM/U8} {B} {^} {Y} {v} {} {NOR2X1} {0.152} {0.000} {0.199} {} {1.773} {0.874} {} {1} {(944.40, 1534.50) (942.00, 1531.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/nxt_clk_cnt[2]} {} {0.000} {0.000} {0.199} {0.027} {1.773} {0.874} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.899} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.899} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.899} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.899} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.899} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.899} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.899} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.899} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 121
PATH 122
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\clk_cnt_reg[1] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\curr_state_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.190}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.810}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.676}
    {=} {Slack Time} {-0.866}
  END_SLK_CLC
  SLK -0.866
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.866} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.866} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.866} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.866} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.866} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.866} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.866} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-0.866} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\curr_state_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.698} {0.000} {0.454} {} {0.698} {-0.169} {} {4} {(1071.60, 1528.50) (1095.60, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/curr_state[1]} {} {0.004} {0.000} {0.454} {0.161} {0.702} {-0.165} {} {} {} 
    INST {I0/LD/TIM/U20} {B} {^} {Y} {v} {} {NOR2X1} {0.425} {0.000} {0.422} {} {1.127} {0.261} {} {3} {(910.80, 1507.50) (908.40, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n1} {} {0.001} {0.000} {0.422} {0.121} {1.128} {0.262} {} {} {} 
    INST {I0/LD/TIM/U19} {A} {v} {Y} {^} {} {INVX1} {0.255} {0.000} {0.250} {} {1.383} {0.516} {} {2} {(836.40, 1528.50) (834.00, 1531.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n7} {} {0.001} {0.000} {0.250} {0.067} {1.384} {0.517} {} {} {} 
    INST {I0/LD/TIM/U12} {B} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.167} {} {1.521} {0.654} {} {1} {(807.60, 1504.50) (805.20, 1507.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n5} {} {0.001} {0.000} {0.167} {0.052} {1.522} {0.655} {} {} {} 
    INST {I0/LD/TIM/U10} {B} {v} {Y} {^} {} {MUX2X1} {0.154} {0.000} {0.170} {} {1.676} {0.809} {} {1} {(714.00, 1507.50) (706.80, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/nxt_clk_cnt[1]} {} {0.000} {0.000} {0.170} {0.037} {1.676} {0.810} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.866} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.866} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.866} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.866} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.866} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.866} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.866} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.866} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 122
PATH 123
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {S} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {0.012}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.988}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.741}
  END_SLK_CLC
  SLK -0.741
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.359} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.359} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.491} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.495} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.686} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.702} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {0.953} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.036} {0.000} {0.346} {0.839} {1.729} {0.988} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.741} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.741} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.741} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.741} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.741} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.741} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.741} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.741} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 123
PATH 124
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.872}
    {=} {Slack Time} {-0.723}
  END_SLK_CLC
  SLK -0.723
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.377} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.377} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.509} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.512} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.704} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.711} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.136} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.013} {0.000} {0.527} {0.397} {1.872} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.723} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.723} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.723} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 124
PATH 125
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.872}
    {=} {Slack Time} {-0.723}
  END_SLK_CLC
  SLK -0.723
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.377} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.377} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.509} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.512} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.704} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.712} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.136} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.012} {0.000} {0.527} {0.397} {1.872} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.723} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.723} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.723} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.723} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.723} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.723} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 125
PATH 126
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.871}
    {=} {Slack Time} {-0.722}
  END_SLK_CLC
  SLK -0.722
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.378} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.378} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.510} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.513} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.705} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.713} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.137} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.011} {0.000} {0.527} {0.397} {1.871} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.722} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.722} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.722} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.722} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.722} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 126
PATH 127
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.870}
    {=} {Slack Time} {-0.722}
  END_SLK_CLC
  SLK -0.722
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.378} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.378} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.510} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.514} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.705} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.713} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.138} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.011} {0.000} {0.527} {0.397} {1.870} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.722} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.722} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.722} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.722} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.722} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.722} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 127
PATH 128
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.869}
    {=} {Slack Time} {-0.720}
  END_SLK_CLC
  SLK -0.720
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.380} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.380} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.512} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.515} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.707} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.715} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.139} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.009} {0.000} {0.527} {0.397} {1.869} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.720} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.720} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.720} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.720} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.720} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 128
PATH 129
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.865}
    {=} {Slack Time} {-0.716}
  END_SLK_CLC
  SLK -0.716
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.384} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.384} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.516} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.519} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.711} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.719} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.143} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.005} {0.000} {0.527} {0.397} {1.865} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.716} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.716} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.716} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.716} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.716} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.716} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.716} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.716} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 129
PATH 130
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[5] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.149}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.149}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.863}
    {=} {Slack Time} {-0.715}
  END_SLK_CLC
  SLK -0.715
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.385} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.385} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.517} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.521} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.712} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.008} {0.000} {0.254} {0.681} {1.435} {0.720} {} {} {} 
    INST {I0/LD/FE_OFC43_nn_rst} {A} {v} {Y} {^} {} {INVX2} {0.425} {0.000} {0.527} {} {1.860} {1.145} {} {7} {(1045.20, 730.50) (1047.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN43_nn_rst} {} {0.004} {0.000} {0.527} {0.397} {1.863} {1.149} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.715} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.715} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.715} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.715} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.715} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.715} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.715} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.715} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 130
PATH 131
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/ENC/last_bit_reg} {CLK}
  ENDPT {I0/LD/ENC/last_bit_reg} {S} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {0.014}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.986}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.658}
    {=} {Slack Time} {-0.672}
  END_SLK_CLC
  SLK -0.672
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.428} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.428} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.560} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.563} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.766} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.767} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {0.984} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.658} {0.986} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.672} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.672} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.672} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.672} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.672} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.672} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.672} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.672} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 131
PATH 132
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/OCTRL/d_plus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_plus_reg_reg} {S} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {0.014}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.986}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.657}
    {=} {Slack Time} {-0.671}
  END_SLK_CLC
  SLK -0.671
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.429} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.429} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.561} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.563} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.767} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.768} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {0.984} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.657} {0.986} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.671} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.671} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.671} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.671} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.671} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.671} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.671} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.671} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 132
PATH 133
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.754}
    {=} {Slack Time} {-0.589}
  END_SLK_CLC
  SLK -0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.511} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.511} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.643} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.646} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.838} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.855} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.114} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.051} {0.000} {0.362} {0.916} {1.754} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.589} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.589} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.589} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.589} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 133
PATH 134
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.753}
    {=} {Slack Time} {-0.589}
  END_SLK_CLC
  SLK -0.589
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.511} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.511} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.644} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.647} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.839} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.855} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.114} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.050} {0.000} {0.362} {0.916} {1.753} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.589} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.589} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.589} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.589} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.589} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.589} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 134
PATH 135
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.751}
    {=} {Slack Time} {-0.587}
  END_SLK_CLC
  SLK -0.587
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.513} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.513} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.646} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.649} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.840} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.857} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.116} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.048} {0.000} {0.362} {0.916} {1.751} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.587} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.587} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.587} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.587} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.587} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.587} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.587} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.587} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 135
PATH 136
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.751}
    {=} {Slack Time} {-0.586}
  END_SLK_CLC
  SLK -0.586
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.514} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.514} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.646} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.650} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.841} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.858} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.117} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.048} {0.000} {0.362} {0.916} {1.751} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.586} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.586} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.586} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.586} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.586} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.586} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.586} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.586} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 136
PATH 137
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.750}
    {=} {Slack Time} {-0.585}
  END_SLK_CLC
  SLK -0.585
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.515} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.515} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.647} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.650} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.842} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.859} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.118} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.047} {0.000} {0.362} {0.916} {1.750} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.585} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.585} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.585} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.585} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.585} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.585} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.585} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.585} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 137
PATH 138
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.747}
    {=} {Slack Time} {-0.582}
  END_SLK_CLC
  SLK -0.582
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.518} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.518} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.650} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.653} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.845} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.121} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.044} {0.000} {0.363} {0.916} {1.747} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.582} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.582} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.582} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.582} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.582} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 138
PATH 139
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.747}
    {=} {Slack Time} {-0.582}
  END_SLK_CLC
  SLK -0.582
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.518} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.518} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.650} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.653} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.845} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.121} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.044} {0.000} {0.363} {0.916} {1.747} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.582} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.582} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.582} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.582} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.582} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.582} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 139
PATH 140
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.745}
    {=} {Slack Time} {-0.580}
  END_SLK_CLC
  SLK -0.580
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.520} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.520} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.652} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.656} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.847} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.864} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.123} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.042} {0.000} {0.363} {0.916} {1.745} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.580} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.580} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.580} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.580} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.580} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.580} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.580} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.580} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 140
PATH 141
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.743}
    {=} {Slack Time} {-0.578}
  END_SLK_CLC
  SLK -0.578
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.522} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.522} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.654} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.657} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.849} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.865} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.125} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.040} {0.000} {0.363} {0.916} {1.743} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.578} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.578} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.578} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.578} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.578} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.578} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.578} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.578} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 141
PATH 142
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.737}
    {=} {Slack Time} {-0.572}
  END_SLK_CLC
  SLK -0.572
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.528} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.528} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.660} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.663} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.855} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.871} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.131} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.034} {0.000} {0.363} {0.916} {1.737} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.572} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.572} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.572} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.572} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.572} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.572} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.572} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.572} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 142
PATH 143
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.733}
    {=} {Slack Time} {-0.569}
  END_SLK_CLC
  SLK -0.569
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.531} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.531} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.664} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.667} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.859} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.875} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.134} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.030} {0.000} {0.362} {0.916} {1.733} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.569} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.569} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.569} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.569} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.569} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.569} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.569} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.569} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 143
PATH 144
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.730}
    {=} {Slack Time} {-0.565}
  END_SLK_CLC
  SLK -0.565
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.535} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.535} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.667} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.670} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.862} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.878} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.138} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.027} {0.000} {0.361} {0.916} {1.730} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.565} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.565} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.565} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.565} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.565} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.565} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.565} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.565} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 144
PATH 145
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.564}
  END_SLK_CLC
  SLK -0.564
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.536} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.536} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.668} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.671} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.863} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.879} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.139} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.026} {0.000} {0.361} {0.916} {1.729} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.564} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.564} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.564} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.564} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.564} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 145
PATH 146
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\curr_state_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.730}
    {=} {Slack Time} {-0.564}
  END_SLK_CLC
  SLK -0.564
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.536} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.536} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.668} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.671} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.863} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.869} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.093} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.073} {0.000} {0.334} {0.841} {1.730} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.564} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.564} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.564} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.564} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.564} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 146
PATH 147
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.564}
  END_SLK_CLC
  SLK -0.564
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.536} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.536} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.668} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.672} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.863} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.879} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.130} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.036} {0.000} {0.346} {0.839} {1.729} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.564} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.564} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.564} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.564} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.564} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.564} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 147
PATH 148
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/TIM/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.672} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.870} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.094} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.072} {0.000} {0.334} {0.841} {1.729} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 148
PATH 149
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.672} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.879} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.130} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.035} {0.000} {0.346} {0.839} {1.729} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 149
PATH 150
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/TIM/\clk_cnt_reg[2] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.729}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.672} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.870} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.094} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.072} {0.000} {0.334} {0.841} {1.729} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 150
PATH 151
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.728}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.672} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.880} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.131} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.035} {0.000} {0.346} {0.839} {1.728} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 151
PATH 152
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.728}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.673} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.880} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.131} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.035} {0.000} {0.346} {0.839} {1.728} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 152
PATH 153
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.728}
    {=} {Slack Time} {-0.563}
  END_SLK_CLC
  SLK -0.563
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.537} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.537} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.669} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.673} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.864} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.880} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.131} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.035} {0.000} {0.346} {0.839} {1.728} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.563} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.563} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.563} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.563} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.563} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.563} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 153
PATH 154
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.728}
    {=} {Slack Time} {-0.562}
  END_SLK_CLC
  SLK -0.562
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.538} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.538} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.670} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.673} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.865} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.880} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.131} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.034} {0.000} {0.346} {0.839} {1.728} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.562} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.562} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.562} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.562} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.562} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 154
PATH 155
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\clk_cnt_reg[0] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[0] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.135}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.865}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.427}
    {=} {Slack Time} {-0.562}
  END_SLK_CLC
  SLK -0.562
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.562} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.562} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.562} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.562} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.562} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.562} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.562} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {-0.562} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.800} {0.000} {0.482} {} {0.800} {0.238} {} {4} {(1071.60, 1528.50) (1095.60, 1540.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/curr_state[1]} {} {0.004} {0.000} {0.482} {0.161} {0.804} {0.242} {} {} {} 
    INST {I0/LD/TIM/U20} {B} {v} {Y} {^} {} {NOR2X1} {0.339} {0.000} {0.385} {} {1.143} {0.581} {} {3} {(910.80, 1507.50) (908.40, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n1} {} {0.001} {0.000} {0.385} {0.121} {1.144} {0.582} {} {} {} 
    INST {I0/LD/TIM/U13} {A} {^} {Y} {v} {} {NOR2X1} {0.282} {0.000} {0.242} {} {1.427} {0.865} {} {2} {(740.40, 1513.50) (738.00, 1510.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/nxt_clk_cnt[0]} {} {0.000} {0.000} {0.242} {0.047} {1.427} {0.865} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.562} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.562} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.562} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.562} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.562} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 155
PATH 156
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/TIM/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.727}
    {=} {Slack Time} {-0.562}
  END_SLK_CLC
  SLK -0.562
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.538} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.538} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.671} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.674} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.866} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.872} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.096} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.070} {0.000} {0.335} {0.841} {1.727} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.562} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.562} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.562} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.562} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.562} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.562} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 156
PATH 157
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.726}
    {=} {Slack Time} {-0.561}
  END_SLK_CLC
  SLK -0.561
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.539} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.539} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.672} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.675} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.866} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.883} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.142} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.023} {0.000} {0.360} {0.916} {1.726} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.561} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.561} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.561} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.561} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.561} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.561} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.561} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.561} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 157
PATH 158
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.725}
    {=} {Slack Time} {-0.560}
  END_SLK_CLC
  SLK -0.560
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.540} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.540} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.672} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.675} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.867} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.883} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.134} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.032} {0.000} {0.346} {0.839} {1.725} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.560} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.560} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.560} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.560} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.560} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.560} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.560} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.560} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 158
PATH 159
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[0] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.724}
    {=} {Slack Time} {-0.558}
  END_SLK_CLC
  SLK -0.558
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.542} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.542} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.674} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.678} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.869} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.875} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.099} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.067} {0.000} {0.336} {0.841} {1.724} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.558} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.558} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.558} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.558} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.558} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 159
PATH 160
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.723}
    {=} {Slack Time} {-0.558}
  END_SLK_CLC
  SLK -0.558
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.542} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.542} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.675} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.678} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.869} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.885} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.136} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.030} {0.000} {0.345} {0.839} {1.723} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.558} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.558} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.558} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.558} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.558} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.558} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 160
PATH 161
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/TIM/\clk_cnt_reg[1] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.723}
    {=} {Slack Time} {-0.557}
  END_SLK_CLC
  SLK -0.557
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.543} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.543} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.675} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.678} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.870} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.876} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.100} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.066} {0.000} {0.336} {0.841} {1.723} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.557} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.557} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.557} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.557} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.557} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 161
PATH 162
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.723}
    {=} {Slack Time} {-0.557}
  END_SLK_CLC
  SLK -0.557
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.543} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.543} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.675} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.679} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.870} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.876} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.100} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.066} {0.000} {0.336} {0.841} {1.723} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.557} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.557} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.557} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.557} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.557} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 162
PATH 163
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.722}
    {=} {Slack Time} {-0.557}
  END_SLK_CLC
  SLK -0.557
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.543} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.543} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.676} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.679} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.871} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.886} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.137} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.028} {0.000} {0.345} {0.839} {1.722} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.557} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.557} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.557} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.557} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.557} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.557} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 163
PATH 164
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/TIM/\clk_cnt_reg[0] } {CLK}
  ENDPT {I0/LD/TIM/\clk_cnt_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.722}
    {=} {Slack Time} {-0.556}
  END_SLK_CLC
  SLK -0.556
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.544} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.544} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.676} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.679} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.871} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.877} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.101} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.065} {0.000} {0.336} {0.841} {1.722} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.556} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.556} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.556} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.556} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.556} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 164
PATH 165
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[1] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.722}
    {=} {Slack Time} {-0.556}
  END_SLK_CLC
  SLK -0.556
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.544} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.544} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.676} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.679} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.871} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.877} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.101} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.065} {0.000} {0.336} {0.841} {1.722} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.556} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.556} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.556} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.556} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.556} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 165
PATH 166
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.721}
    {=} {Slack Time} {-0.556}
  END_SLK_CLC
  SLK -0.556
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.544} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.544} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.677} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.680} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.872} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.872} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.128} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.037} {0.000} {0.354} {0.859} {1.721} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.556} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.556} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.556} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.556} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.556} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.556} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 166
PATH 167
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.720}
    {=} {Slack Time} {-0.555}
  END_SLK_CLC
  SLK -0.555
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.545} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.545} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.677} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.680} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.872} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.872} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.129} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.036} {0.000} {0.354} {0.859} {1.720} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.555} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.555} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.555} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.555} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.555} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.555} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.555} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.555} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 167
PATH 168
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.720}
    {=} {Slack Time} {-0.554}
  END_SLK_CLC
  SLK -0.554
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.546} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.546} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.678} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.681} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.873} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.888} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.140} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.026} {0.000} {0.344} {0.839} {1.720} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.554} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.554} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.554} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.554} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.554} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 168
PATH 169
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.719}
    {=} {Slack Time} {-0.554}
  END_SLK_CLC
  SLK -0.554
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.546} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.546} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.679} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.682} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.873} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.889} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.140} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.026} {0.000} {0.344} {0.839} {1.719} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.554} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.554} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.554} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.554} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.554} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.554} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 169
PATH 170
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[6] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.718}
    {=} {Slack Time} {-0.553}
  END_SLK_CLC
  SLK -0.553
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.547} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.547} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.679} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.682} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.874} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.874} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.131} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.034} {0.000} {0.354} {0.859} {1.718} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.553} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.553} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.553} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.553} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.553} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 170
PATH 171
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.718}
    {=} {Slack Time} {-0.553}
  END_SLK_CLC
  SLK -0.553
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.547} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.547} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.679} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.683} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.874} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.891} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.150} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.015} {0.000} {0.356} {0.916} {1.718} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.553} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.553} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.553} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.553} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.553} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 171
PATH 172
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.718}
    {=} {Slack Time} {-0.553}
  END_SLK_CLC
  SLK -0.553
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.547} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.547} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.680} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.683} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.874} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.016} {0.000} {0.256} {0.681} {1.444} {0.891} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC42_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.260} {0.000} {0.343} {} {1.703} {1.150} {} {16} {(994.80, 571.50) (987.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN42_nn_rst} {} {0.015} {0.000} {0.356} {0.916} {1.718} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.553} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.553} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.553} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.553} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.553} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 172
PATH 173
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[5] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.718}
    {=} {Slack Time} {-0.553}
  END_SLK_CLC
  SLK -0.553
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.547} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.547} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.680} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.683} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.874} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.875} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.131} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.034} {0.000} {0.354} {0.859} {1.718} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.553} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.553} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.553} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.553} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.553} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.553} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 173
PATH 174
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[4] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.716}
    {=} {Slack Time} {-0.551}
  END_SLK_CLC
  SLK -0.551
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.549} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.549} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.681} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.684} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.876} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.876} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.133} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.032} {0.000} {0.353} {0.859} {1.716} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.551} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.551} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.551} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.551} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.551} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.551} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.551} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.551} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 174
PATH 175
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.715}
    {=} {Slack Time} {-0.549}
  END_SLK_CLC
  SLK -0.549
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.551} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.551} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.683} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.686} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.878} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.893} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.144} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.021} {0.000} {0.342} {0.839} {1.715} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.549} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.549} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.549} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.549} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.549} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 175
PATH 176
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.713}
    {=} {Slack Time} {-0.547}
  END_SLK_CLC
  SLK -0.547
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.553} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.553} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.685} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.688} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.880} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.895} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.146} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.019} {0.000} {0.341} {0.839} {1.713} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.547} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.547} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.547} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.547} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.547} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.547} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.547} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.547} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 176
PATH 177
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[7] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.711}
    {=} {Slack Time} {-0.546}
  END_SLK_CLC
  SLK -0.546
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.554} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.554} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.686} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.690} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.881} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.882} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.138} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.027} {0.000} {0.352} {0.859} {1.711} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.546} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.546} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.546} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.546} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.546} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 177
PATH 178
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.711}
    {=} {Slack Time} {-0.546}
  END_SLK_CLC
  SLK -0.546
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.554} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.554} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.687} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.690} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.881} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.888} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.112} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.054} {0.000} {0.338} {0.841} {1.711} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.546} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.546} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.546} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.546} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.546} {} {17} {(824.40, 1450.50) (831.60, 1447.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.766} {0.000} {0.546} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 178
PATH 179
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.707}
    {=} {Slack Time} {-0.542}
  END_SLK_CLC
  SLK -0.542
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.558} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.558} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.691} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.694} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.885} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.886} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.142} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.023} {0.000} {0.350} {0.859} {1.707} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.542} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.542} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.542} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.542} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.542} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.542} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.542} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.542} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 179
PATH 180
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.705}
    {=} {Slack Time} {-0.539}
  END_SLK_CLC
  SLK -0.539
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.561} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.561} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.693} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.696} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.888} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.903} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.155} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.011} {0.000} {0.336} {0.839} {1.705} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.539} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.539} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.539} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.539} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.539} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.539} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.539} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.539} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 180
PATH 181
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.702}
    {=} {Slack Time} {-0.537}
  END_SLK_CLC
  SLK -0.537
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.563} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.563} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.696} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.699} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.891} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.891} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.148} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.018} {0.000} {0.348} {0.859} {1.702} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.537} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.537} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.537} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.537} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.537} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.537} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.537} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.537} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 181
PATH 182
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\curr_state_reg[3] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.701}
    {=} {Slack Time} {-0.535}
  END_SLK_CLC
  SLK -0.535
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.565} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.565} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.697} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.700} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.892} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.892} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.149} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.017} {0.000} {0.346} {0.859} {1.701} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.535} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.535} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.535} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.535} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.535} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 182
PATH 183
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.165}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.165}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.700}
    {=} {Slack Time} {-0.535}
  END_SLK_CLC
  SLK -0.535
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.565} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.565} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.698} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.701} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.893} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.893} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.150} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.016} {0.000} {0.346} {0.859} {1.700} {1.165} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.535} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.535} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.535} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.535} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.535} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.535} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 183
PATH 184
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.699}
    {=} {Slack Time} {-0.534}
  END_SLK_CLC
  SLK -0.534
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.566} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.566} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.698} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.701} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.893} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.893} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.150} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.015} {0.000} {0.345} {0.859} {1.699} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.534} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.534} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.534} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.534} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.534} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.534} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.534} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.534} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 184
PATH 185
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.699}
    {=} {Slack Time} {-0.533}
  END_SLK_CLC
  SLK -0.533
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.567} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.567} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.699} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.702} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.894} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.894} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.151} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.015} {0.000} {0.345} {0.859} {1.699} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.533} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.533} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.533} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.533} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.533} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 185
PATH 186
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[2] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.698}
    {=} {Slack Time} {-0.533}
  END_SLK_CLC
  SLK -0.533
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.567} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.567} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.699} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.702} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.894} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.895} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.151} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.014} {0.000} {0.345} {0.859} {1.698} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.533} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.533} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.533} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.533} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.533} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 186
PATH 187
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[7] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.698}
    {=} {Slack Time} {-0.533}
  END_SLK_CLC
  SLK -0.533
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.567} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.567} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.699} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.702} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.894} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.000} {0.000} {0.250} {0.681} {1.427} {0.895} {} {} {} 
    INST {I0/LD/FE_OFC37_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.257} {0.000} {0.331} {} {1.684} {1.151} {} {14} {(1033.20, 871.50) (1026.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN37_nn_rst} {} {0.014} {0.000} {0.345} {0.859} {1.698} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.533} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.533} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.533} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.533} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.533} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.533} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 187
PATH 188
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.699}
    {=} {Slack Time} {-0.532}
  END_SLK_CLC
  SLK -0.532
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.568} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.568} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.700} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.703} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.895} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.015} {0.000} {0.256} {0.681} {1.443} {0.910} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OFC41_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.251} {0.000} {0.325} {} {1.694} {1.161} {} {16} {(1054.80, 550.50) (1062.00, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OFN41_nn_rst} {} {0.005} {0.000} {0.330} {0.839} {1.699} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.532} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.532} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.532} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.532} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.532} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.532} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.532} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.532} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 188
PATH 189
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/CTRL/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[1] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.696}
    {=} {Slack Time} {-0.530}
  END_SLK_CLC
  SLK -0.530
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.570} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.570} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.702} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.705} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.897} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.903} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.127} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.039} {0.000} {0.337} {0.841} {1.696} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.530} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.530} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.530} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.530} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.530} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.530} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.530} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.530} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 189
PATH 190
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[0] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.166}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.166}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.684}
    {=} {Slack Time} {-0.518}
  END_SLK_CLC
  SLK -0.518
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.582} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.582} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.714} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.003} {0.000} {0.054} {0.183} {1.235} {0.717} {} {} {} 
    INST {I0/LD/FE_OFC35_nn_rst} {A} {^} {Y} {v} {} {INVX8} {0.192} {0.000} {0.250} {} {1.427} {0.909} {} {5} {(1057.20, 871.50) (1050.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN35_nn_rst} {} {0.006} {0.000} {0.253} {0.681} {1.433} {0.915} {} {} {} 
    INST {I0/LD/FE_OFC40_nn_rst} {A} {v} {Y} {^} {} {INVX8} {0.224} {0.000} {0.312} {} {1.657} {1.139} {} {12} {(1054.80, 1030.50) (1062.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN40_nn_rst} {} {0.027} {0.000} {0.335} {0.841} {1.684} {1.166} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.518} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.518} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.518} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.518} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.518} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.518} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.518} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.518} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 190
PATH 191
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[4] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.171}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.658}
    {=} {Slack Time} {-0.487}
  END_SLK_CLC
  SLK -0.487
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.613} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.613} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.746} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.748} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.952} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.953} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {1.169} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.658} {1.171} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.487} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.487} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.487} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.487} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.487} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.487} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.487} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.487} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 191
PATH 192
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/OCTRL/d_minus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_minus_reg_reg} {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.171}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.658}
    {=} {Slack Time} {-0.486}
  END_SLK_CLC
  SLK -0.486
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.614} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.614} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.746} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.748} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.952} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.953} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {1.170} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.658} {1.171} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.486} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.486} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.486} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.486} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.486} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 192
PATH 193
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[3] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.171}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.657}
    {=} {Slack Time} {-0.486}
  END_SLK_CLC
  SLK -0.486
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.614} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.614} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.746} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.749} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.952} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.953} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {1.170} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.657} {1.171} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.486} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.486} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.486} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.486} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {19} {(855.60, 1030.50) (862.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.805} {0.000} {0.486} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 193
PATH 194
  VIEW  default
  CHECK_TYPE {Recovery Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[6] } {R} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {n_rst} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Recovery} {-0.171}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {1.171}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.657}
    {=} {Slack Time} {-0.486}
  END_SLK_CLC
  SLK -0.486
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {n_rst} {^} {} {} {n_rst} {} {} {} {0.161} {0.450} {1.100} {0.614} {} {1} {(1464.30, 902.10) } 
    NET {} {} {} {} {} {n_rst} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.614} {} {} {} 
    INST {U8} {YPAD} {^} {DI} {^} {} {PADINC} {0.132} {0.000} {0.054} {} {1.232} {0.746} {} {2} {(1464.30, 902.10) (1200.30, 867.45)} 
    NET {} {} {} {} {} {nn_rst} {} {0.002} {0.000} {0.054} {0.183} {1.235} {0.749} {} {} {} 
    INST {I0/LD/FE_OFC36_nn_rst} {A} {^} {Y} {v} {} {INVX1} {0.204} {0.000} {0.230} {} {1.438} {0.952} {} {1} {(1078.80, 853.50) (1076.40, 850.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN36_nn_rst} {} {0.001} {0.000} {0.230} {0.076} {1.439} {0.953} {} {} {} 
    INST {I0/LD/FE_OFC38_nn_rst} {A} {v} {Y} {^} {} {INVX4} {0.217} {0.000} {0.225} {} {1.656} {1.170} {} {6} {(1071.60, 811.50) (1069.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/FE_OFN38_nn_rst} {} {0.002} {0.000} {0.225} {0.305} {1.657} {1.171} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.486} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.486} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.486} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.486} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.486} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.486} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 194
PATH 195
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.184}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.816}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.487}
    {=} {Slack Time} {0.329}
  END_SLK_CLC
  SLK 0.329
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.329} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.329} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.329} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.329} {} {} {} 
    INST {nclk__L1_I1} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.329} {} {4} {(505.20, 871.50) (512.40, 874.50)} 
    NET {} {} {} {} {} {nclk__L1_N1} {} {0.000} {0.000} {0.000} {0.755} {0.000} {0.329} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.329} {} {15} {(574.80, 490.50) (582.00, 487.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.781} {0.000} {0.329} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {CLK} {^} {Q} {^} {} {DFFSR} {0.486} {0.000} {0.142} {} {0.486} {0.815} {} {1} {(778.80, 448.50) (802.80, 460.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wptr[0]} {} {0.001} {0.000} {0.142} {0.044} {0.487} {0.816} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.329} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.329} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.329} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.329} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.329} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.329} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.329} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.329} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 195
PATH 196
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.484}
    {=} {Slack Time} {0.333}
  END_SLK_CLC
  SLK 0.333
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.333} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.333} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.333} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.333} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.333} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.333} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.333} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.333} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {CLK} {^} {Q} {^} {} {DFFSR} {0.483} {0.000} {0.138} {} {0.483} {0.816} {} {1} {(913.20, 553.50) (937.20, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wrptr_r1[2]} {} {0.001} {0.000} {0.138} {0.042} {0.484} {0.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.333} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.333} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.333} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.333} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.333} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.333} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.333} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.333} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 196
PATH 197
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.182}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.818}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.478}
    {=} {Slack Time} {0.340}
  END_SLK_CLC
  SLK 0.340
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.340} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.340} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.340} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.340} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.340} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {CLK} {^} {Q} {^} {} {DFFSR} {0.478} {0.000} {0.130} {} {0.478} {0.818} {} {1} {(1083.60, 373.50) (1059.60, 361.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rwptr_r1[3]} {} {0.001} {0.000} {0.130} {0.039} {0.478} {0.818} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.340} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.340} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.340} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.340} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.340} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.340} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.340} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.340} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 197
PATH 198
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.469}
    {=} {Slack Time} {0.353}
  END_SLK_CLC
  SLK 0.353
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.353} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.353} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.353} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.353} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.353} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.468} {0.000} {0.116} {} {0.468} {0.821} {} {1} {(778.80, 568.50) (754.80, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wrptr_r1[1]} {} {0.001} {0.000} {0.116} {0.034} {0.469} {0.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.353} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.353} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.353} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.353} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-0.353} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 198
PATH 199
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.468}
    {=} {Slack Time} {0.353}
  END_SLK_CLC
  SLK 0.353
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.353} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.353} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.353} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.353} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.353} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.353} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {CLK} {^} {Q} {^} {} {DFFSR} {0.468} {0.000} {0.115} {} {0.467} {0.821} {} {1} {(879.60, 373.50) (903.60, 361.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wptr[2]} {} {0.000} {0.000} {0.115} {0.034} {0.468} {0.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.353} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.353} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.353} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.353} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.353} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.353} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 199
PATH 200
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.176}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.458}
    {=} {Slack Time} {0.366}
  END_SLK_CLC
  SLK 0.366
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.366} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.366} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.366} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.366} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.366} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.458} {0.000} {0.101} {} {0.458} {0.824} {} {1} {(870.00, 568.50) (894.00, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rwptr_r1[1]} {} {0.000} {0.000} {0.101} {0.028} {0.458} {0.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.366} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.366} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.366} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.366} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-0.366} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 200
PATH 201
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.176}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.824}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.458}
    {=} {Slack Time} {0.366}
  END_SLK_CLC
  SLK 0.366
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.366} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.366} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.366} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.366} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.366} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.366} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[2] } {CLK} {^} {Q} {^} {} {DFFSR} {0.458} {0.000} {0.101} {} {0.458} {0.824} {} {1} {(970.80, 373.50) (946.80, 361.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rwptr_r1[2]} {} {0.000} {0.000} {0.101} {0.028} {0.458} {0.824} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.366} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.366} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.366} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.366} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.366} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.366} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 201
PATH 202
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r2_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.175}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.825}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.458}
    {=} {Slack Time} {0.367}
  END_SLK_CLC
  SLK 0.367
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.367} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.367} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.367} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.367} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.367} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.367} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.367} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.367} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[0] } {CLK} {^} {Q} {^} {} {DFFSR} {0.457} {0.000} {0.100} {} {0.457} {0.824} {} {1} {(913.20, 493.50) (937.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rwptr_r1[0]} {} {0.000} {0.000} {0.100} {0.028} {0.458} {0.825} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.367} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.367} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.367} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.367} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.367} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.367} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.367} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.367} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 202
PATH 203
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.175}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.825}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.455}
    {=} {Slack Time} {0.370}
  END_SLK_CLC
  SLK 0.370
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.370} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.370} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.370} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.370} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.370} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {CLK} {^} {Q} {^} {} {DFFSR} {0.455} {0.000} {0.096} {} {0.455} {0.825} {} {1} {(1023.60, 373.50) (1047.60, 361.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wptr[3]} {} {0.000} {0.000} {0.096} {0.027} {0.455} {0.825} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.370} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.370} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.370} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.370} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.370} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 203
PATH 204
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\rwptr_r1_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.175}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.825}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.455}
    {=} {Slack Time} {0.370}
  END_SLK_CLC
  SLK 0.370
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.370} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.370} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.370} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.370} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.370} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.370} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.455} {0.000} {0.096} {} {0.455} {0.825} {} {1} {(822.00, 553.50) (846.00, 541.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wptr[1]} {} {0.000} {0.000} {0.096} {0.027} {0.455} {0.825} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.370} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.370} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.370} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.370} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.370} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-0.370} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 204
PATH 205
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.174}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.826}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.454}
    {=} {Slack Time} {0.372}
  END_SLK_CLC
  SLK 0.372
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.372} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.372} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.372} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.372} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.372} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.372} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.372} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.372} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {CLK} {^} {Q} {^} {} {DFFSR} {0.454} {0.000} {0.094} {} {0.454} {0.825} {} {1} {(1078.80, 433.50) (1102.80, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/rptr[0]} {} {0.000} {0.000} {0.094} {0.026} {0.454} {0.826} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.372} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.372} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.372} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.372} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.372} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.372} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.372} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.372} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 205
PATH 206
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.174}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.826}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.453}
    {=} {Slack Time} {0.373}
  END_SLK_CLC
  SLK 0.373
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.373} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.373} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.373} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.373} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.373} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.373} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.373} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {0.373} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.452} {0.000} {0.092} {} {0.452} {0.826} {} {1} {(819.60, 613.50) (795.60, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/rptr[1]} {} {0.000} {0.000} {0.092} {0.025} {0.453} {0.826} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.373} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.373} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.373} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.373} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.373} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.373} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.373} {} {19} {(740.40, 631.50) (747.60, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.767} {0.000} {-0.373} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 206
PATH 207
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.174}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.826}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.452}
    {=} {Slack Time} {0.375}
  END_SLK_CLC
  SLK 0.375
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.375} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.375} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.375} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.375} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.375} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.375} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.375} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.375} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {CLK} {^} {Q} {^} {} {DFFSR} {0.451} {0.000} {0.091} {} {0.451} {0.826} {} {1} {(925.20, 568.50) (901.20, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/rptr[2]} {} {0.000} {0.000} {0.091} {0.025} {0.452} {0.826} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.375} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.375} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.375} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.375} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.375} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.375} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.375} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.375} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 207
PATH 208
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.173}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.827}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.450}
    {=} {Slack Time} {0.376}
  END_SLK_CLC
  SLK 0.376
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.376} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[0] } {CLK} {^} {Q} {^} {} {DFFSR} {0.450} {0.000} {0.089} {} {0.450} {0.826} {} {1} {(1083.60, 388.50) (1059.60, 400.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wrptr_r1[0]} {} {0.000} {0.000} {0.089} {0.024} {0.450} {0.827} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.376} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 208
PATH 209
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.173}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.827}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.450}
    {=} {Slack Time} {0.376}
  END_SLK_CLC
  SLK 0.376
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.376} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {CLK} {^} {Q} {^} {} {DFFSR} {0.450} {0.000} {0.089} {} {0.450} {0.826} {} {1} {(1026.00, 433.50) (1002.00, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/rptr[3]} {} {0.000} {0.000} {0.089} {0.024} {0.450} {0.827} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.376} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 209
PATH 210
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r2_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.173}
    {+} {Phase Shift} {1.000}
    {=} {Required Time} {0.827}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {0.450}
    {=} {Slack Time} {0.376}
  END_SLK_CLC
  SLK 0.376
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {0.376} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\wrptr_r1_reg[3] } {CLK} {^} {Q} {^} {} {DFFSR} {0.450} {0.000} {0.089} {} {0.450} {0.826} {} {1} {(970.80, 433.50) (946.80, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wrptr_r1[3]} {} {0.000} {0.000} {0.089} {0.024} {0.450} {0.827} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.376} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.376} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {2} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.517} {0.000} {-0.376} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {4} {(867.60, 1030.50) (874.80, 1027.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {0.776} {0.000} {-0.376} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.376} {} {29} {(992.40, 610.50) (999.60, 607.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.804} {0.000} {-0.376} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 210

