Fitter report for digital_synthesizer_v1_2
Wed Nov 25 02:47:38 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Nov 25 02:47:38 2020           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; digital_synthesizer_v1_2                        ;
; Top-level Entity Name           ; digital_synthesizer_v1                          ;
; Family                          ; Arria V                                         ;
; Device                          ; 5AGXFB5K4F40I3                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 2,622 / 158,500 ( 2 % )                         ;
; Total registers                 ; 2861                                            ;
; Total pins                      ; 99 / 872 ( 11 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 49,830 / 21,032,960 ( < 1 % )                   ;
; Total RAM Blocks                ; 17 / 2,054 ( < 1 % )                            ;
; Total DSP Blocks                ; 9 / 1,092 ( < 1 % )                             ;
; Total HSSI RX PCSs              ; 0 / 36 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 36 ( 0 % )                                  ;
; Total HSSI TX PCSs              ; 0 / 36 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                      ; 0 / 52 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5AGXFB5K4F40I3                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                       ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[72]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[72]~DUPLICATE                                                                                ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[322]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFDenominator[322]~DUPLICATE                                                                               ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFNumerator[411]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFNumerator[411]~DUPLICATE                                                                                 ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[601]                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFQuotient[601]~DUPLICATE                                                                                  ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[271]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[271]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[282]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[282]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[286]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[287]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[287]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[288]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[288]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[290]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[290]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[294]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[294]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[295]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[295]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[297]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[297]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[300]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[300]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[301]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[301]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[302]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[302]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[305]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[306]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[307]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[315]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[315]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[338]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[339]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[339]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[340]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[340]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[342]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[342]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[344]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[344]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[345]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[346]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[346]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[347]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[347]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[351]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[357]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[357]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[359]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[359]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[405]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[405]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[406]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[406]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[412]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[412]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[413]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|DFFStage[413]~DUPLICATE                                                                                     ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[54]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[54]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[60]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[60]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[63]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[63]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[96]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[96]~DUPLICATE                                                                                ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[104]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[104]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[111]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[111]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[121]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[121]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[125]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[125]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[126]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[126]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[128]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[128]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[137]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[137]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[139]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[139]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[141]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[141]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[158]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[158]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[159]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[159]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[160]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[160]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[170]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[170]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[184]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[184]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[192]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[192]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[222]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[222]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[240]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[240]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[252]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[252]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[255]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[255]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[258]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[258]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[267]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[267]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[274]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[274]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[277]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[277]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[282]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[282]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[288]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[288]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[302]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[302]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[303]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[303]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[316]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[316]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[327]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[327]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[346]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[346]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[353]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[353]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[358]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[358]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[368]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[368]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[383]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[383]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[402]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[402]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[409]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[409]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[421]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[421]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[460]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[460]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[467]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[467]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[471]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[471]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[472]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[472]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[476]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[476]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[479]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[479]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[514]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[514]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[517]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[517]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[528]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[528]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[529]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[529]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[550]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[550]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[557]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[557]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[565]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[565]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[570]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[570]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[571]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[571]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[573]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[573]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[577]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[577]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[580]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[580]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[606]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[606]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[611]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[611]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[612]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[612]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[613]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[613]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[615]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[615]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[616]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[616]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[656]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[656]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[657]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[657]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[658]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[658]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[659]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[659]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[669]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[669]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[673]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[673]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[677]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[677]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[683]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[683]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[686]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[686]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[687]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[687]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[701]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[701]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[702]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[702]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[703]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[703]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[717]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[717]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[721]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[721]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[737]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[737]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[752]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[752]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[753]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[753]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[754]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[754]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[757]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[757]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[758]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[758]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[759]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[759]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[760]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[760]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[764]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[764]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[776]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[776]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[783]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[783]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[786]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[786]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[787]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[787]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[806]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[806]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[808]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[808]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[816]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[816]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[820]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[820]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[822]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[822]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[826]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[826]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[831]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[831]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[832]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[832]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[837]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[837]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[847]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[847]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[861]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[861]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[868]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[868]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[874]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[874]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[882]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[882]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[904]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[904]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[907]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[907]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[922]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[922]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[928]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[928]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[929]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[929]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[930]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[930]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[948]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[948]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[950]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[950]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[957]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[957]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[962]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[962]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[989]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[989]~DUPLICATE                                                                               ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1003]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1003]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1010]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1010]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1011]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1011]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1012]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1012]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1014]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1014]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1017]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1017]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1028]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1028]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1029]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1029]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1030]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1030]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1032]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1032]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1033]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1033]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1036]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1036]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1055]                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFDenominator[1055]~DUPLICATE                                                                              ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[97]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[97]~DUPLICATE                                                                                      ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[99]                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[99]~DUPLICATE                                                                                      ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[144]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[144]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[145]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[145]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[146]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[146]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[150]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[150]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[151]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[151]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[192]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[192]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[195]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[195]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[240]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[240]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[243]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[243]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[250]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[250]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[251]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[251]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[288]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[288]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[336]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[336]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[340]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[340]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[347]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[347]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[389]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[389]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[437]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[437]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[438]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[438]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[439]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[439]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[441]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[441]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[444]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[444]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[480]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[480]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[484]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[484]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[491]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[491]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[500]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[500]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[531]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[531]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[532]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[532]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[535]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[535]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[537]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[537]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[538]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[538]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[539]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[539]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[541]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[541]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[543]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[543]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[544]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[544]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[547]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[547]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[548]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[548]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[549]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[549]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[550]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[550]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[551]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[551]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[643]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[643]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[647]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[647]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[649]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[649]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[651]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[651]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[652]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[652]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[684]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[684]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[696]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[696]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[698]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[698]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[768]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[768]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[769]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[769]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[773]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[773]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[778]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[778]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[779]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[779]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[816]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[816]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[821]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[821]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[831]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[831]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[838]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[838]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[864]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[864]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[865]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[865]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[868]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[868]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[870]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[870]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[893]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[893]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[894]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[894]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[898]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[898]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[900]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[900]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[902]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[902]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[912]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[912]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[913]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[913]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[915]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[915]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[916]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[916]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[917]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[917]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[918]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[918]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[919]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[919]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[920]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[920]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[942]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[942]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[944]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[944]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[945]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[945]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[947]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[947]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[949]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[949]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[950]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[950]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[952]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[952]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[962]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[962]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[963]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[963]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[964]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[964]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[965]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[965]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[969]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[969]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[971]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[971]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[980]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[980]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[982]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[982]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[986]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[986]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[992]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[992]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[998]                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[998]~DUPLICATE                                                                                     ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1000]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1000]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1017]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1017]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1088]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|DFFStage[1088]~DUPLICATE                                                                                    ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[4]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7056 ) ; 0.00 % ( 0 / 7056 )        ; 0.00 % ( 0 / 7056 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7056 ) ; 0.00 % ( 0 / 7056 )        ; 0.00 % ( 0 / 7056 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7056 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+------------------------------------------------------------------+-----------------------+-------+
; Resource                                                         ; Usage                 ; %     ;
+------------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 2,622 / 158,500       ; 2 %   ;
; ALMs needed [=A-B+C]                                             ; 2,622                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 2,965 / 158,500       ; 2 %   ;
;         [a] ALMs used for LUT logic and registers                ; 614                   ;       ;
;         [b] ALMs used for LUT logic                              ; 1,680                 ;       ;
;         [c] ALMs used for registers                              ; 671                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 398 / 158,500         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 55 / 158,500          ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 1                     ;       ;
;         [c] Due to LAB input limits                              ; 54                    ;       ;
;         [d] Due to virtual I/Os                                  ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Difficulty packing design                                        ; Low                   ;       ;
;                                                                  ;                       ;       ;
; Total LABs:  partially or completely used                        ; 388 / 15,850          ; 2 %   ;
;     -- Logic LABs                                                ; 388                   ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Combinational ALUT usage for logic                               ; 4,213                 ;       ;
;     -- 7 input functions                                         ; 1                     ;       ;
;     -- 6 input functions                                         ; 362                   ;       ;
;     -- 5 input functions                                         ; 292                   ;       ;
;     -- 4 input functions                                         ; 798                   ;       ;
;     -- <=3 input functions                                       ; 2,760                 ;       ;
; Combinational ALUT usage for route-throughs                      ; 884                   ;       ;
;                                                                  ;                       ;       ;
; Dedicated logic registers                                        ; 2,861                 ;       ;
;     -- By type:                                                  ;                       ;       ;
;         -- Primary logic registers                               ; 2,569 / 317,000       ; < 1 % ;
;         -- Secondary logic registers                             ; 292 / 317,000         ; < 1 % ;
;     -- By function:                                              ;                       ;       ;
;         -- Design implementation registers                       ; 2,573                 ;       ;
;         -- Routing optimization registers                        ; 288                   ;       ;
;                                                                  ;                       ;       ;
; Virtual pins                                                     ; 0                     ;       ;
; I/O pins                                                         ; 99 / 872              ; 11 %  ;
;     -- Clock pins                                                ; 4 / 36                ; 11 %  ;
;     -- Dedicated input pins                                      ; 0 / 83                ; 0 %   ;
;                                                                  ;                       ;       ;
; M10K blocks                                                      ; 17 / 2,054            ; < 1 % ;
; Total MLAB memory bits                                           ; 0                     ;       ;
; Total block memory bits                                          ; 49,830 / 21,032,960   ; < 1 % ;
; Total block memory implementation bits                           ; 174,080 / 21,032,960  ; < 1 % ;
;                                                                  ;                       ;       ;
; Total DSP Blocks                                                 ; 9 / 1,092             ; < 1 % ;
;                                                                  ;                       ;       ;
; Fractional PLLs                                                  ; 0 / 16                ; 0 %   ;
; Global signals                                                   ; 1                     ;       ;
;     -- Global clocks                                             ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                           ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 248               ; 0 %   ;
; SERDES Transmitters                                              ; 0 / 176               ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 176               ; 0 %   ;
; JTAGs                                                            ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                         ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 36                ; 0 %   ;
; HSSI PMA RX Deserializers                                        ; 0 / 36                ; 0 %   ;
; Standard TX PCSs                                                 ; 0 / 36                ; 0 %   ;
; HSSI PMA TX Serializers                                          ; 0 / 36                ; 0 %   ;
; Channel PLLs                                                     ; 0 / 36                ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 4                 ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.6% / 0.5% / 0.8%    ;       ;
; Peak interconnect usage (total/H/V)                              ; 24.8% / 24.0% / 27.3% ;       ;
; Maximum fan-out                                                  ; 2889                  ;       ;
; Highest non-global fan-out                                       ; 126                   ;       ;
; Total fan-out                                                    ; 25017                 ;       ;
; Average fan-out                                                  ; 3.06                  ;       ;
+------------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2622 / 158500 ( 2 % )   ; 0 / 158500 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 2622                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2965 / 158500 ( 2 % )   ; 0 / 158500 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 614                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1680                    ; 0                              ;
;         [c] ALMs used for registers                         ; 671                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 398 / 158500 ( < 1 % )  ; 0 / 158500 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 55 / 158500 ( < 1 % )   ; 0 / 158500 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                       ; 0                              ;
;         [c] Due to LAB input limits                         ; 54                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 388 / 15850 ( 2 % )     ; 0 / 15850 ( 0 % )              ;
;     -- Logic LABs                                           ; 388                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 4213                    ; 0                              ;
;     -- 7 input functions                                    ; 1                       ; 0                              ;
;     -- 6 input functions                                    ; 362                     ; 0                              ;
;     -- 5 input functions                                    ; 292                     ; 0                              ;
;     -- 4 input functions                                    ; 798                     ; 0                              ;
;     -- <=3 input functions                                  ; 2760                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 884                     ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 2569 / 317000 ( < 1 % ) ; 0 / 317000 ( 0 % )             ;
;         -- Secondary logic registers                        ; 292 / 317000 ( < 1 % )  ; 0 / 317000 ( 0 % )             ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 2573                    ; 0                              ;
;         -- Routing optimization registers                   ; 288                     ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 99                      ; 0                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 49830                   ; 0                              ;
; Total block memory implementation bits                      ; 174080                  ; 0                              ;
; M10K block                                                  ; 17 / 2054 ( < 1 % )     ; 0 / 2054 ( 0 % )               ;
; DSP block                                                   ; 9 / 1092 ( < 1 % )      ; 0 / 1092 ( 0 % )               ;
; Clock enable block                                          ; 1 / 352 ( < 1 % )       ; 0 / 352 ( 0 % )                ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 0                       ; 0                              ;
;     -- Registered Input Connections                         ; 0                       ; 0                              ;
;     -- Output Connections                                   ; 0                       ; 0                              ;
;     -- Registered Output Connections                        ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 25842                   ; 0                              ;
;     -- Registered Connections                               ; 7726                    ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 87                      ; 0                              ;
;     -- Output Ports                                         ; 12                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK            ; C6    ; 7A       ; 174          ; 137          ; 0            ; 2889                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; DEVIATION[0]   ; N21   ; 8D       ; 79           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[10]  ; K23   ; 8D       ; 64           ; 137          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[11]  ; B25   ; 8C       ; 59           ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[12]  ; A26   ; 8C       ; 54           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[13]  ; G24   ; 8D       ; 63           ; 137          ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[14]  ; G25   ; 8C       ; 62           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[15]  ; E24   ; 8D       ; 64           ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[16]  ; P27   ; 8C       ; 48           ; 137          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[17]  ; G23   ; 8D       ; 67           ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[18]  ; J24   ; 8D       ; 63           ; 137          ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[19]  ; R25   ; 8C       ; 58           ; 137          ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[1]   ; R22   ; 8D       ; 69           ; 137          ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[20]  ; H22   ; 8D       ; 73           ; 137          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[21]  ; T26   ; 8C       ; 62           ; 137          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[2]   ; R23   ; 8D       ; 67           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[3]   ; K25   ; 8C       ; 56           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[4]   ; R21   ; 8D       ; 75           ; 137          ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[5]   ; C24   ; 8D       ; 66           ; 137          ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[6]   ; R24   ; 8C       ; 61           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[7]   ; C23   ; 8D       ; 70           ; 137          ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[8]   ; F24   ; 8D       ; 63           ; 137          ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; DEVIATION[9]   ; A23   ; 8D       ; 72           ; 137          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[0]   ; T23   ; 8D       ; 67           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[10]  ; P25   ; 8C       ; 58           ; 137          ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[11]  ; N22   ; 8D       ; 69           ; 137          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[12]  ; T22   ; 8D       ; 69           ; 137          ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[13]  ; R29   ; 8B       ; 36           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[14]  ; N23   ; 8D       ; 66           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[15]  ; K24   ; 8C       ; 59           ; 137          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[16]  ; AK23  ; 3D       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[17]  ; T25   ; 8C       ; 62           ; 137          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[18]  ; P24   ; 8C       ; 61           ; 137          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[19]  ; D25   ; 8C       ; 58           ; 137          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[1]   ; P22   ; 8D       ; 69           ; 137          ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[20]  ; D24   ; 8D       ; 64           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[21]  ; N24   ; 8C       ; 61           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[22]  ; M23   ; 8D       ; 66           ; 137          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[23]  ; F26   ; 8C       ; 50           ; 137          ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[24]  ; C26   ; 8C       ; 56           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[25]  ; A25   ; 8C       ; 59           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[26]  ; D26   ; 8C       ; 56           ; 137          ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[27]  ; G26   ; 8C       ; 50           ; 137          ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[28]  ; M22   ; 8D       ; 70           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[29]  ; A24   ; 8D       ; 72           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[2]   ; B24   ; 8D       ; 66           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[30]  ; F23   ; 8D       ; 67           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[31]  ; L24   ; 8C       ; 59           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[3]   ; T24   ; 8C       ; 61           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[4]   ; H24   ; 8D       ; 63           ; 137          ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[5]   ; H25   ; 8C       ; 62           ; 137          ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[6]   ; E22   ; 8D       ; 72           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[7]   ; B22   ; 8D       ; 73           ; 137          ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[8]   ; J23   ; 8D       ; 64           ; 137          ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; F_CARRIER[9]   ; E25   ; 8C       ; 58           ; 137          ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[0]  ; AR21  ; 3D       ; 70           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[1]  ; AP22  ; 3D       ; 69           ; 0            ; 74           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[2]  ; AN22  ; 3D       ; 69           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[3]  ; AL22  ; 3D       ; 70           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; NUM_OF_IMP[4]  ; AT21  ; 3D       ; 70           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RESET          ; M21   ; 8D       ; 79           ; 137          ; 34           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGNAL_TYPE[0] ; AG21  ; 3D       ; 77           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGNAL_TYPE[1] ; AE21  ; 3D       ; 75           ; 0            ; 57           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SIGN_START_GEN ; AM21  ; 3D       ; 75           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[0]   ; AN20  ; 3D       ; 78           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[1]   ; AH21  ; 3D       ; 77           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[2]   ; AG19  ; 4D       ; 95           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[3]   ; K21   ; 8D       ; 77           ; 137          ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[4]   ; AC22  ; 3D       ; 77           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[5]   ; A20   ; 8D       ; 77           ; 137          ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[6]   ; B21   ; 8D       ; 77           ; 137          ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[7]   ; R20   ; 7D       ; 97           ; 137          ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[8]   ; J21   ; 8D       ; 77           ; 137          ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_IMPULSE[9]   ; AD21  ; 3D       ; 77           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[0]    ; AP23  ; 3D       ; 63           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[10]   ; AD22  ; 3D       ; 63           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[11]   ; AH23  ; 3D       ; 67           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[12]   ; AD24  ; 3C       ; 58           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[1]    ; AE22  ; 3D       ; 67           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[2]    ; AT23  ; 3C       ; 62           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[3]    ; AU23  ; 3C       ; 62           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[4]    ; AW24  ; 3C       ; 61           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[5]    ; AK22  ; 3D       ; 70           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[6]    ; AG23  ; 3D       ; 67           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[7]    ; AT22  ; 3D       ; 64           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[8]    ; AW20  ; 3D       ; 69           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; T_PERIOD[9]    ; AU22  ; 3D       ; 64           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OUTPUT[0]  ; AV21  ; 3D       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[10] ; AJ21  ; 3D       ; 73           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[11] ; AT20  ; 3D       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[1]  ; AU20  ; 3D       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[2]  ; AN23  ; 3D       ; 63           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[3]  ; AF22  ; 3D       ; 67           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[4]  ; AW19  ; 3D       ; 69           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[5]  ; AH24  ; 3C       ; 61           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[6]  ; AU19  ; 3D       ; 73           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[7]  ; AK21  ; 3D       ; 73           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[8]  ; AV22  ; 3D       ; 66           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUTPUT[9]  ; AV19  ; 3D       ; 73           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 33 / 48 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B2R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; 7A       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 34 / 48 ( 71 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 23 / 48 ( 48 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A6       ; 535        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 571        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 576        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 575        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 592        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 591        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 616        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 615        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 621        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 653        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 688        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 687        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 699        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 700        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 715        ; 8D             ; T_IMPULSE[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ; 720        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 719        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 729        ; 8D             ; DEVIATION[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A24      ; 730        ; 8D             ; F_CARRIER[29]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A25      ; 763        ; 8C             ; F_CARRIER[25]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A26      ; 777        ; 8C             ; DEVIATION[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A27      ; 778        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A28      ; 824        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 823        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A30      ; 840        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A31      ; 841        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 842        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 843        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A34      ; 884        ; 8A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A35      ; 872        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A36      ; 891        ; 8A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A37      ; 886        ; 8A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A38      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 485        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 484        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ; --             ; VCCA_GXBR1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA10     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA14     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA20     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA21     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA22     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA24     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA25     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA26     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AA27     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA29     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA31     ; 29         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA32     ; 28         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA34     ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA36     ; 42         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA37     ; 43         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 482        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 483        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 475        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AB9      ; 474        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AB10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB12     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB13     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB16     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; AB18     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB23     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 176        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB26     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB27     ; 152        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB28     ; 153        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB29     ; 142        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB30     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB33     ;            ; --             ; VCCA_GXBL1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB35     ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AB36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB38     ; 45         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB39     ; 44         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ; 481        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 480        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC6      ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; --             ; VCCH_GXBR0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC10     ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ; 382        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ; 376        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC15     ; 334        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ; 322        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC18     ; 295        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 290        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC21     ; 264        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 259        ; 3D             ; T_IMPULSE[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC24     ; 182        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC25     ; 177        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 156        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC29     ; 143        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC30     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC31     ; 55         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AC32     ; 54         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AC33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC34     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC35     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AC36     ; 46         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC37     ; 47         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 478        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 479        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ; 473        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AD9      ; 472        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AD10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD11     ; 383        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 390        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 377        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ; 335        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ; 348        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD16     ; 323        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 294        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 296        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ; 291        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 265        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 258        ; 3D             ; T_IMPULSE[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ; 224        ; 3D             ; T_PERIOD[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD23     ; 206        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 207        ; 3C             ; T_PERIOD[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD25     ; 183        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD26     ; 186        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD27     ; 157        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD28     ; 150        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD29     ; 122        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD31     ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD33     ;            ; --             ; VCCH_GXBL0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD34     ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD35     ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AD36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD38     ; 49         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD39     ; 48         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE1      ; 477        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 476        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AE6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE7      ;            ; --             ; VCCA_GXBR0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE9      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AE10     ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 417        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 391        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 353        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 352        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 349        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 340        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 316        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 297        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 282        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ; 256        ; 3D             ; SIGNAL_TYPE[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE22     ; 236        ; 3D             ; T_PERIOD[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 225        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 212        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 180        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 187        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE27     ; 178        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE28     ; 151        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 123        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE31     ; 57         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AE32     ; 56         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AE33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE34     ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AE35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE36     ; 50         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE37     ; 51         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ; 470        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 471        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF7      ; 447        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AF8      ; 446        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AF9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF10     ; 416        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF12     ; 384        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 368        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF15     ; 341        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 317        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 298        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AF19     ; 283        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 257        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 237        ; 3D             ; OUTPUT[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF24     ; 213        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 181        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF27     ; 179        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 144        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF33     ;            ; --             ; VCCA_GXBL0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF35     ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AF36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF38     ; 53         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF39     ; 52         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG1      ; 469        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ; 468        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG11     ; 388        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 385        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 369        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 346        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 330        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AG16     ; 324        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 302        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 299        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 272        ; 4D             ; T_IMPULSE[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG20     ; 266        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 260        ; 3D             ; SIGNAL_TYPE[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 246        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 234        ; 3D             ; T_PERIOD[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ; 214        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 188        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 184        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 174        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG28     ; 145        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG29     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AG30     ; 124        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG32     ; 83         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AG33     ; 82         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AG34     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AG35     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AG36     ; 58         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG37     ; 59         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ; 466        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ; 467        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH6      ; 420        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 426        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AH8      ; 427        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 422        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 414        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 389        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 366        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 364        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 347        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 331        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ; 325        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 303        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 278        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 273        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 267        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 261        ; 3D             ; T_IMPULSE[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH22     ; 247        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 235        ; 3D             ; T_PERIOD[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 215        ; 3C             ; OUTPUT[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 189        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 185        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 175        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 148        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH29     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH30     ; 125        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH31     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH38     ; 61         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH39     ; 60         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ1      ; 465        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ2      ; 464        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ6      ; 421        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 428        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ9      ; 423        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 415        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ12     ; 367        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ; 365        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ16     ; 310        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ18     ; 279        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ21     ; 250        ; 3D             ; OUTPUT[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ25     ; 194        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ27     ; 162        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ; 149        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ31     ; 106        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ33     ; 104        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ34     ; 100        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ36     ; 62         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ37     ; 63         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ; 462        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK4      ; 463        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 418        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 429        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 438        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 406        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ; 407        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 394        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 374        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK14     ; 342        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ; 326        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK16     ; 311        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ; 286        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK19     ; 276        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ; 268        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 251        ; 3D             ; OUTPUT[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 242        ; 3D             ; T_PERIOD[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 226        ; 3D             ; F_CARRIER[16]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 210        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ; 195        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 202        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK27     ; 163        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK29     ; 146        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK30     ; 130        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK31     ; 107        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK32     ; 98         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK33     ; 105        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK34     ; 101        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK38     ; 65         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK39     ; 64         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL1      ; 461        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL2      ; 460        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL6      ; 419        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL7      ; 430        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 439        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL9      ; 398        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL10     ; 396        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 395        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL12     ; 375        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL13     ; 358        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL14     ; 343        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL15     ; 327        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL16     ; 314        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL17     ; 287        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL18     ; 300        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL19     ; 277        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL20     ; 269        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL22     ; 243        ; 3D             ; NUM_OF_IMP[3]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL23     ; 227        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL24     ; 211        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL26     ; 203        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL27     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AL28     ; 154        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AL29     ; 147        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL30     ; 131        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL31     ; 114        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL32     ; 99         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL33     ; 108        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL34     ; 102        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL36     ; 66         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL37     ; 67         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM3      ; 458        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM4      ; 459        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM6      ; 424        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 431        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM9      ; 399        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM10     ; 397        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM12     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM13     ; 359        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM16     ; 315        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM18     ; 301        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM21     ; 254        ; 3D             ; SIGN_START_GEN                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AM22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM25     ; 192        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM27     ; 170        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM28     ; 155        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM31     ; 115        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM33     ; 109        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM34     ; 103        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM35     ; 85         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AM36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM38     ; 69         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM39     ; 68         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN1      ; 457        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN2      ; 456        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN6      ; 425        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN7      ; 442        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN8      ; 432        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN9      ; 410        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN10     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN11     ; 378        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AN12     ; 362        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN13     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN14     ; 344        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN15     ; 318        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN16     ; 312        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN17     ; 304        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN19     ; 274        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN20     ; 262        ; 3D             ; T_IMPULSE[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AN21     ; 255        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN22     ; 238        ; 3D             ; NUM_OF_IMP[2]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AN23     ; 222        ; 3D             ; OUTPUT[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AN24     ; 218        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN25     ; 193        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN26     ; 190        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN27     ; 171        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AN29     ; 140        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN30     ; 138        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN31     ; 118        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN32     ; 110        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN33     ; 94         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN34     ; 96         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN36     ; 70         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN37     ; 71         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP3      ; 454        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP4      ; 455        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP6      ; 444        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 443        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP8      ; 433        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP9      ; 411        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP10     ; 392        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP11     ; 379        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP12     ; 363        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP13     ; 350        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP14     ; 345        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP15     ; 319        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP16     ; 313        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP17     ; 305        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP18     ; 292        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP19     ; 275        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP20     ; 263        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP22     ; 239        ; 3D             ; NUM_OF_IMP[1]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AP23     ; 223        ; 3D             ; T_PERIOD[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AP24     ; 219        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP26     ; 191        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP27     ; 166        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 158        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP29     ; 141        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP30     ; 139        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 119        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 111        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP33     ; 95         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP34     ; 97         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AP38     ; 73         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AP39     ; 72         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR1      ; 453        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR2      ; 452        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR6      ; 445        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR7      ; 436        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR9      ; 413        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR10     ; 393        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR12     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR13     ; 351        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR16     ; 306        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR18     ; 293        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR19     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR21     ; 244        ; 3D             ; NUM_OF_IMP[0]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AR22     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR24     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AR25     ; 198        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR27     ; 167        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR28     ; 159        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR30     ; 132        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR31     ; 120        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AR32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR33     ; 91         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AR34     ; 89         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AR35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR36     ; 74         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR37     ; 75         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AR38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AR39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT3      ; 450        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT4      ; 451        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT6      ; 434        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT7      ; 437        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT8      ; 412        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT9      ; 386        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT10     ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT11     ; 372        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT12     ; 354        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT13     ; 338        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT14     ; 336        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT15     ; 332        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT16     ; 307        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT17     ; 288        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT18     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT19     ; 281        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT20     ; 248        ; 3D             ; OUTPUT[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT21     ; 245        ; 3D             ; NUM_OF_IMP[4]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT22     ; 228        ; 3D             ; T_PERIOD[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT23     ; 220        ; 3C             ; T_PERIOD[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AT24     ; 208        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT25     ; 199        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT26     ; 196        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT27     ; 168        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT28     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT29     ; 136        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT30     ; 133        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT31     ; 121        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT32     ; 112        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AT33     ; 87         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AT34     ; 84         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AT35     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AT36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AT38     ; 77         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AT39     ; 76         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU1      ; 449        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU2      ; 448        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU6      ; 435        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU7      ; 408        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU8      ; 409        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU9      ; 387        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU10     ; 370        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU11     ; 373        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU12     ; 355        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU13     ; 339        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU14     ; 337        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU15     ; 333        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU16     ; 308        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU17     ; 289        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU18     ; 280        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU19     ; 252        ; 3D             ; OUTPUT[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU20     ; 249        ; 3D             ; OUTPUT[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU21     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU22     ; 229        ; 3D             ; T_PERIOD[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU23     ; 221        ; 3C             ; T_PERIOD[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AU24     ; 209        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU25     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AU26     ; 197        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU27     ; 169        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU28     ; 160        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU29     ; 137        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU30     ; 134        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU31     ; 126        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU32     ; 113        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AU33     ; 92         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AU34     ; 90         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AU35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU36     ; 78         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU37     ; 79         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AU38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AU39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AV4      ; 440        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV6      ; 403        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV7      ; 402        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV9      ; 380        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV10     ; 371        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV12     ; 356        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV13     ; 328        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV15     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AV16     ; 309        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV18     ; 270        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV19     ; 253        ; 3D             ; OUTPUT[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AV20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV21     ; 232        ; 3D             ; OUTPUT[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AV22     ; 230        ; 3D             ; OUTPUT[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AV23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV24     ; 205        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV25     ; 204        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV27     ; 172        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV28     ; 161        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV30     ; 135        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV31     ; 127        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AV32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV33     ; 93         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AV34     ; 86         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AV35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV36     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV37     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AV39     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AW2      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW4      ; 441        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW5      ; 405        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW6      ; 404        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW7      ; 400        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW8      ; 401        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW9      ; 381        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW10     ; 360        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW11     ; 361        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW12     ; 357        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW13     ; 329        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW14     ; 320        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW15     ; 321        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW16     ; 285        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW17     ; 284        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW18     ; 271        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW19     ; 240        ; 3D             ; OUTPUT[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW20     ; 241        ; 3D             ; T_PERIOD[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW21     ; 233        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW22     ; 231        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW23     ; 216        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW24     ; 217        ; 3C             ; T_PERIOD[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AW25     ; 200        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW26     ; 201        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW27     ; 173        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW28     ; 165        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW29     ; 164        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW30     ; 128        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW31     ; 129        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW32     ; 117        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW33     ; 116        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AW34     ; 88         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AW35     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AW36     ; 81         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW37     ; 80         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AW38     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ; 526        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 527        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 536        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 572        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 573        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 583        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B12      ; 611        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 622        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 654        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 663        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 685        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 716        ; 8D             ; T_IMPULSE[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B22      ; 723        ; 8D             ; F_CARRIER[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 743        ; 8D             ; F_CARRIER[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B25      ; 764        ; 8C             ; DEVIATION[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B27      ; 791        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ; 819        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 835        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B31      ; 839        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B33      ; 844        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B34      ; 871        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B35      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B38      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B39      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 525        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 524        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 531        ; 7A             ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ; 541        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 567        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 574        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 584        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 599        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 612        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C14      ; 623        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 645        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 664        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 671        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 686        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 695        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 707        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C22      ; 724        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 731        ; 8D             ; DEVIATION[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C24      ; 744        ; 8D             ; DEVIATION[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 771        ; 8C             ; F_CARRIER[24]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C27      ; 792        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C28      ; 807        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C29      ; 820        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C30      ; 836        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C31      ; 847        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 849        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 873        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C34      ; 879        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C36      ; 2          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C37      ; 3          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 522        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 523        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 532        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 542        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 568        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ; 563        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D11      ; 600        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 603        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 619        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 624        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 646        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; D16      ; 655        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 672        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 696        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 708        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 713        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D23      ; 732        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ; 747        ; 8D             ; F_CARRIER[20]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D25      ; 767        ; 8C             ; F_CARRIER[19]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D26      ; 772        ; 8C             ; F_CARRIER[26]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D27      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D28      ; 808        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D29      ; 832        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D30      ; 831        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 848        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D32      ; 850        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D33      ; 874        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 880        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D35      ; 885        ; 8A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D38      ; 5          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D39      ; 4          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 521        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 520        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 539        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 540        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E9       ; 564        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 579        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E12      ; 604        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 620        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E15      ; 639        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 656        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 679        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ; 714        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 727        ; 8D             ; F_CARRIER[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ; 748        ; 8D             ; DEVIATION[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E25      ; 768        ; 8C             ; F_CARRIER[9]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 793        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E28      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E30      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E31      ; 837        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E33      ; 881        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E34      ; 867        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E36      ; 6          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E37      ; 7          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 518        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 519        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 533        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 537        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ; 543        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 565        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 580        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 597        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ; 605        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ; 631        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 640        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F17      ; 667        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F18      ; 680        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 691        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 703        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 728        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F23      ; 739        ; 8D             ; F_CARRIER[30]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F24      ; 751        ; 8D             ; DEVIATION[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 783        ; 8C             ; F_CARRIER[23]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F27      ; 794        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F28      ; 809        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F29      ; 817        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F30      ; 833        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F31      ; 838        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F32      ; 877        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F33      ; 882        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F34      ; 868        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F35      ; 889        ; 8A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F38      ; 9          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F39      ; 8          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 517        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 516        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 534        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 538        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 544        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 566        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G11      ; 598        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; G12      ; 606        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 625        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ; 632        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G16      ; 651        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 668        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ; 692        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G20      ; 704        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 711        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G23      ; 740        ; 8D             ; DEVIATION[17]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G24      ; 752        ; 8D             ; DEVIATION[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G25      ; 757        ; 8C             ; DEVIATION[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G26      ; 784        ; 8C             ; F_CARRIER[27]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G27      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G28      ; 810        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G29      ; 818        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G30      ; 834        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G31      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G32      ; 878        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G34      ; 875        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G36      ; 10         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G37      ; 11         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 514        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 515        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 547        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 577        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 585        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 609        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 626        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H15      ; 649        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 652        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H18      ; 681        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ; 712        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ; 726        ; 8D             ; DEVIATION[20]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H24      ; 753        ; 8D             ; F_CARRIER[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H25      ; 758        ; 8C             ; F_CARRIER[5]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H27      ; 789        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H28      ; 805        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H30      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H31      ; 845        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H33      ; 870        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; H34      ; 876        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H35      ; 883        ; 8A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H38      ; 13         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H39      ; 12         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 513        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 512        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J6       ; 548        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 550        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; J8       ; 545        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 578        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 586        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 593        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 610        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 617        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 641        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 650        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 657        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 665        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 682        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 693        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 697        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ; 717        ; 8D             ; T_IMPULSE[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J22      ; 725        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J23      ; 749        ; 8D             ; F_CARRIER[8]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J24      ; 754        ; 8D             ; DEVIATION[18]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J25      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J26      ; 781        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 790        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J28      ; 806        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J29      ; 813        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J30      ; 829        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J31      ; 846        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J32      ; 853        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J33      ; 869        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J34      ; 857        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J36      ; 14         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J37      ; 15         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 510        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 511        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 551        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ; 549        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 546        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 569        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K11      ; 594        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ; 601        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 618        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K14      ; 642        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K16      ; 658        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 666        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 673        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 694        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 698        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 718        ; 8D             ; T_IMPULSE[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K22      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K23      ; 750        ; 8D             ; DEVIATION[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K24      ; 765        ; 8C             ; F_CARRIER[15]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K25      ; 773        ; 8C             ; DEVIATION[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K26      ; 782        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K27      ; 797        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K28      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K29      ; 814        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K30      ; 830        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K31      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K32      ; 854        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K34      ; 858        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K35      ; 888        ; 8A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K38      ; 17         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K39      ; 16         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L1       ; 509        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 508        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L6       ; 552        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L7       ; 557        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 570        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 561        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ; 602        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ; 633        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ; 674        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L19      ; 689        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 733        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L24      ; 766        ; 8C             ; F_CARRIER[31]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L25      ; 774        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; L26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L27      ; 798        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L28      ; 803        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L30      ; 825        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L31      ; 861        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L33      ; 859        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L34      ; 865        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L36      ; 18         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L37      ; 19         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 506        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 507        ; B2R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 558        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 559        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 553        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M10      ; 562        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 582        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 595        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ; 613        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M14      ; 629        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M15      ; 634        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M16      ; 647        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M17      ; 661        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M19      ; 690        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M20      ; 705        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M21      ; 709        ; 8D             ; RESET                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M22      ; 734        ; 8D             ; F_CARRIER[28]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M23      ; 745        ; 8D             ; F_CARRIER[22]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M24      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 785        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M26      ; 779        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M27      ; 799        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M28      ; 804        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M29      ; 815        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M30      ; 826        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M31      ; 862        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M32      ; 855        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M33      ; 860        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M34      ; 866        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M35      ; 890        ; 8A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M38      ; 21         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M39      ; 20         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ; 505        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 504        ; B2R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 530        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 560        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ; 554        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 581        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; N12      ; 596        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ; 614        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N14      ; 630        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N15      ; 637        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N16      ; 648        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ; 662        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N18      ; 659        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N19      ; 683        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N20      ; 706        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N21      ; 710        ; 8D             ; DEVIATION[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N22      ; 735        ; 8D             ; F_CARRIER[11]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N23      ; 746        ; 8D             ; F_CARRIER[14]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N24      ; 759        ; 8C             ; F_CARRIER[21]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N25      ; 786        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N26      ; 780        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N27      ; 800        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N28      ; 801        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N29      ; 816        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N30      ; 827        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N31      ; 851        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N32      ; 856        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N33      ; 864        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N34      ; 863        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N36      ; 22         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N37      ; 23         ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 498        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 499        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P9       ; 556        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ; 555        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P12      ; 587        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ; 607        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ; 638        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P16      ; 643        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ; 660        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P19      ; 684        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ; 736        ; 8D             ; F_CARRIER[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ; 760        ; 8C             ; F_CARRIER[18]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P25      ; 769        ; 8C             ; F_CARRIER[10]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P27      ; 787        ; 8C             ; DEVIATION[16]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P28      ; 802        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P30      ; 828        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P31      ; 852        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P33      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P34      ; 887        ; 8A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P35      ; 892        ; 8A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P38      ; 25         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P39      ; 24         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R1       ; 497        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 496        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCL_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCH_GXBR2                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R11      ; 589        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 588        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ; 608        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R14      ; 627        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 635        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R16      ; 644        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R17      ; 669        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R18      ; 677        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R19      ; 675        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R20      ; 701        ; 7D             ; T_IMPULSE[7]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R21      ; 721        ; 8D             ; DEVIATION[4]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R22      ; 737        ; 8D             ; DEVIATION[1]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R23      ; 741        ; 8D             ; DEVIATION[2]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R24      ; 761        ; 8C             ; DEVIATION[6]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R25      ; 770        ; 8C             ; DEVIATION[19]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R26      ; 775        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R27      ; 788        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R28      ; 795        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R29      ; 811        ; 8B             ; F_CARRIER[13]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R30      ; 821        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R31      ; 822        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; R32      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R33      ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R35      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R36      ; 30         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R37      ; 31         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 494        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 495        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCT_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 529        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 528        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 590        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T13      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T14      ; 628        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 636        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T16      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T17      ; 670        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ; 678        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; T19      ; 676        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T20      ; 702        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T21      ; 722        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T22      ; 738        ; 8D             ; F_CARRIER[12]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T23      ; 742        ; 8D             ; F_CARRIER[0]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T24      ; 762        ; 8C             ; F_CARRIER[3]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T25      ; 756        ; 8C             ; F_CARRIER[17]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T26      ; 755        ; 8C             ; DEVIATION[21]                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T27      ; 776        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T28      ; 796        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T29      ; 812        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T30      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T31      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T33      ;            ; --             ; VCCH_GXBL2                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; T34      ;            ; --             ; VCCL_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T35      ;            ; --             ; VCCL_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T38      ; 33         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T39      ; 32         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U1       ; 493        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 492        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCT_GXBR2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ;            ; --             ; VCCA_GXBR2                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U26      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U29      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U31      ; 1          ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U32      ; 0          ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U34      ;            ; --             ; VCCT_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U35      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U36      ; 34         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U37      ; 35         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 490        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 491        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 503        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V9       ; 502        ; B2R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V19      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V25      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V29      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V31      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V33      ;            ; --             ; VCCA_GXBL2                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V35      ;            ; --             ; VCCT_GXBL2                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V38      ; 37         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V39      ; 36         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 489        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 488        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --             ; VCCH_GXBR1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W16      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W18      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W22      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W28      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W30      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; W31      ; 27         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W32      ; 26         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W34      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W35      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W36      ; 38         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W37      ; 39         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W38      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W39      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 486        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 487        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ; 501        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; Y9       ; 500        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y27      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y29      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y33      ;            ; --             ; VCCH_GXBL1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y34      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y35      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y36      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y37      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y38      ; 41         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y39      ; 40         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; OUTPUT[0]      ; Incomplete set of assignments ;
; OUTPUT[1]      ; Incomplete set of assignments ;
; OUTPUT[2]      ; Incomplete set of assignments ;
; OUTPUT[3]      ; Incomplete set of assignments ;
; OUTPUT[4]      ; Incomplete set of assignments ;
; OUTPUT[5]      ; Incomplete set of assignments ;
; OUTPUT[6]      ; Incomplete set of assignments ;
; OUTPUT[7]      ; Incomplete set of assignments ;
; OUTPUT[8]      ; Incomplete set of assignments ;
; OUTPUT[9]      ; Incomplete set of assignments ;
; OUTPUT[10]     ; Incomplete set of assignments ;
; OUTPUT[11]     ; Incomplete set of assignments ;
; CLK            ; Incomplete set of assignments ;
; RESET          ; Incomplete set of assignments ;
; SIGN_START_GEN ; Incomplete set of assignments ;
; SIGNAL_TYPE[0] ; Incomplete set of assignments ;
; SIGNAL_TYPE[1] ; Incomplete set of assignments ;
; T_IMPULSE[0]   ; Incomplete set of assignments ;
; T_IMPULSE[1]   ; Incomplete set of assignments ;
; T_IMPULSE[2]   ; Incomplete set of assignments ;
; T_IMPULSE[3]   ; Incomplete set of assignments ;
; T_IMPULSE[4]   ; Incomplete set of assignments ;
; T_IMPULSE[5]   ; Incomplete set of assignments ;
; T_IMPULSE[6]   ; Incomplete set of assignments ;
; T_IMPULSE[7]   ; Incomplete set of assignments ;
; T_IMPULSE[8]   ; Incomplete set of assignments ;
; T_IMPULSE[9]   ; Incomplete set of assignments ;
; T_PERIOD[0]    ; Incomplete set of assignments ;
; T_PERIOD[1]    ; Incomplete set of assignments ;
; T_PERIOD[2]    ; Incomplete set of assignments ;
; T_PERIOD[3]    ; Incomplete set of assignments ;
; T_PERIOD[4]    ; Incomplete set of assignments ;
; T_PERIOD[5]    ; Incomplete set of assignments ;
; T_PERIOD[6]    ; Incomplete set of assignments ;
; T_PERIOD[7]    ; Incomplete set of assignments ;
; T_PERIOD[8]    ; Incomplete set of assignments ;
; T_PERIOD[9]    ; Incomplete set of assignments ;
; T_PERIOD[10]   ; Incomplete set of assignments ;
; T_PERIOD[11]   ; Incomplete set of assignments ;
; T_PERIOD[12]   ; Incomplete set of assignments ;
; NUM_OF_IMP[0]  ; Incomplete set of assignments ;
; NUM_OF_IMP[1]  ; Incomplete set of assignments ;
; NUM_OF_IMP[2]  ; Incomplete set of assignments ;
; NUM_OF_IMP[3]  ; Incomplete set of assignments ;
; NUM_OF_IMP[4]  ; Incomplete set of assignments ;
; DEVIATION[1]   ; Incomplete set of assignments ;
; DEVIATION[0]   ; Incomplete set of assignments ;
; DEVIATION[3]   ; Incomplete set of assignments ;
; DEVIATION[2]   ; Incomplete set of assignments ;
; DEVIATION[4]   ; Incomplete set of assignments ;
; DEVIATION[5]   ; Incomplete set of assignments ;
; DEVIATION[7]   ; Incomplete set of assignments ;
; DEVIATION[6]   ; Incomplete set of assignments ;
; F_CARRIER[2]   ; Incomplete set of assignments ;
; F_CARRIER[1]   ; Incomplete set of assignments ;
; F_CARRIER[0]   ; Incomplete set of assignments ;
; DEVIATION[9]   ; Incomplete set of assignments ;
; DEVIATION[8]   ; Incomplete set of assignments ;
; F_CARRIER[3]   ; Incomplete set of assignments ;
; F_CARRIER[4]   ; Incomplete set of assignments ;
; DEVIATION[11]  ; Incomplete set of assignments ;
; DEVIATION[10]  ; Incomplete set of assignments ;
; F_CARRIER[5]   ; Incomplete set of assignments ;
; F_CARRIER[6]   ; Incomplete set of assignments ;
; F_CARRIER[7]   ; Incomplete set of assignments ;
; DEVIATION[13]  ; Incomplete set of assignments ;
; DEVIATION[12]  ; Incomplete set of assignments ;
; F_CARRIER[12]  ; Incomplete set of assignments ;
; F_CARRIER[10]  ; Incomplete set of assignments ;
; F_CARRIER[11]  ; Incomplete set of assignments ;
; DEVIATION[14]  ; Incomplete set of assignments ;
; F_CARRIER[13]  ; Incomplete set of assignments ;
; DEVIATION[15]  ; Incomplete set of assignments ;
; F_CARRIER[14]  ; Incomplete set of assignments ;
; DEVIATION[20]  ; Incomplete set of assignments ;
; F_CARRIER[19]  ; Incomplete set of assignments ;
; DEVIATION[19]  ; Incomplete set of assignments ;
; F_CARRIER[18]  ; Incomplete set of assignments ;
; DEVIATION[18]  ; Incomplete set of assignments ;
; F_CARRIER[17]  ; Incomplete set of assignments ;
; DEVIATION[16]  ; Incomplete set of assignments ;
; F_CARRIER[15]  ; Incomplete set of assignments ;
; DEVIATION[17]  ; Incomplete set of assignments ;
; F_CARRIER[16]  ; Incomplete set of assignments ;
; DEVIATION[21]  ; Incomplete set of assignments ;
; F_CARRIER[20]  ; Incomplete set of assignments ;
; F_CARRIER[21]  ; Incomplete set of assignments ;
; F_CARRIER[22]  ; Incomplete set of assignments ;
; F_CARRIER[9]   ; Incomplete set of assignments ;
; F_CARRIER[23]  ; Incomplete set of assignments ;
; F_CARRIER[24]  ; Incomplete set of assignments ;
; F_CARRIER[25]  ; Incomplete set of assignments ;
; F_CARRIER[26]  ; Incomplete set of assignments ;
; F_CARRIER[27]  ; Incomplete set of assignments ;
; F_CARRIER[28]  ; Incomplete set of assignments ;
; F_CARRIER[29]  ; Incomplete set of assignments ;
; F_CARRIER[30]  ; Incomplete set of assignments ;
; F_CARRIER[31]  ; Incomplete set of assignments ;
; F_CARRIER[8]   ; Incomplete set of assignments ;
; OUTPUT[0]      ; Missing location assignment   ;
; OUTPUT[1]      ; Missing location assignment   ;
; OUTPUT[2]      ; Missing location assignment   ;
; OUTPUT[3]      ; Missing location assignment   ;
; OUTPUT[4]      ; Missing location assignment   ;
; OUTPUT[5]      ; Missing location assignment   ;
; OUTPUT[6]      ; Missing location assignment   ;
; OUTPUT[7]      ; Missing location assignment   ;
; OUTPUT[8]      ; Missing location assignment   ;
; OUTPUT[9]      ; Missing location assignment   ;
; OUTPUT[10]     ; Missing location assignment   ;
; OUTPUT[11]     ; Missing location assignment   ;
; RESET          ; Missing location assignment   ;
; SIGN_START_GEN ; Missing location assignment   ;
; SIGNAL_TYPE[0] ; Missing location assignment   ;
; SIGNAL_TYPE[1] ; Missing location assignment   ;
; T_IMPULSE[0]   ; Missing location assignment   ;
; T_IMPULSE[1]   ; Missing location assignment   ;
; T_IMPULSE[2]   ; Missing location assignment   ;
; T_IMPULSE[3]   ; Missing location assignment   ;
; T_IMPULSE[4]   ; Missing location assignment   ;
; T_IMPULSE[5]   ; Missing location assignment   ;
; T_IMPULSE[6]   ; Missing location assignment   ;
; T_IMPULSE[7]   ; Missing location assignment   ;
; T_IMPULSE[8]   ; Missing location assignment   ;
; T_IMPULSE[9]   ; Missing location assignment   ;
; T_PERIOD[0]    ; Missing location assignment   ;
; T_PERIOD[1]    ; Missing location assignment   ;
; T_PERIOD[2]    ; Missing location assignment   ;
; T_PERIOD[3]    ; Missing location assignment   ;
; T_PERIOD[4]    ; Missing location assignment   ;
; T_PERIOD[5]    ; Missing location assignment   ;
; T_PERIOD[6]    ; Missing location assignment   ;
; T_PERIOD[7]    ; Missing location assignment   ;
; T_PERIOD[8]    ; Missing location assignment   ;
; T_PERIOD[9]    ; Missing location assignment   ;
; T_PERIOD[10]   ; Missing location assignment   ;
; T_PERIOD[11]   ; Missing location assignment   ;
; T_PERIOD[12]   ; Missing location assignment   ;
; NUM_OF_IMP[0]  ; Missing location assignment   ;
; NUM_OF_IMP[1]  ; Missing location assignment   ;
; NUM_OF_IMP[2]  ; Missing location assignment   ;
; NUM_OF_IMP[3]  ; Missing location assignment   ;
; NUM_OF_IMP[4]  ; Missing location assignment   ;
; DEVIATION[1]   ; Missing location assignment   ;
; DEVIATION[0]   ; Missing location assignment   ;
; DEVIATION[3]   ; Missing location assignment   ;
; DEVIATION[2]   ; Missing location assignment   ;
; DEVIATION[4]   ; Missing location assignment   ;
; DEVIATION[5]   ; Missing location assignment   ;
; DEVIATION[7]   ; Missing location assignment   ;
; DEVIATION[6]   ; Missing location assignment   ;
; F_CARRIER[2]   ; Missing location assignment   ;
; F_CARRIER[1]   ; Missing location assignment   ;
; F_CARRIER[0]   ; Missing location assignment   ;
; DEVIATION[9]   ; Missing location assignment   ;
; DEVIATION[8]   ; Missing location assignment   ;
; F_CARRIER[3]   ; Missing location assignment   ;
; F_CARRIER[4]   ; Missing location assignment   ;
; DEVIATION[11]  ; Missing location assignment   ;
; DEVIATION[10]  ; Missing location assignment   ;
; F_CARRIER[5]   ; Missing location assignment   ;
; F_CARRIER[6]   ; Missing location assignment   ;
; F_CARRIER[7]   ; Missing location assignment   ;
; DEVIATION[13]  ; Missing location assignment   ;
; DEVIATION[12]  ; Missing location assignment   ;
; F_CARRIER[12]  ; Missing location assignment   ;
; F_CARRIER[10]  ; Missing location assignment   ;
; F_CARRIER[11]  ; Missing location assignment   ;
; DEVIATION[14]  ; Missing location assignment   ;
; F_CARRIER[13]  ; Missing location assignment   ;
; DEVIATION[15]  ; Missing location assignment   ;
; F_CARRIER[14]  ; Missing location assignment   ;
; DEVIATION[20]  ; Missing location assignment   ;
; F_CARRIER[19]  ; Missing location assignment   ;
; DEVIATION[19]  ; Missing location assignment   ;
; F_CARRIER[18]  ; Missing location assignment   ;
; DEVIATION[18]  ; Missing location assignment   ;
; F_CARRIER[17]  ; Missing location assignment   ;
; DEVIATION[16]  ; Missing location assignment   ;
; F_CARRIER[15]  ; Missing location assignment   ;
; DEVIATION[17]  ; Missing location assignment   ;
; F_CARRIER[16]  ; Missing location assignment   ;
; DEVIATION[21]  ; Missing location assignment   ;
; F_CARRIER[20]  ; Missing location assignment   ;
; F_CARRIER[21]  ; Missing location assignment   ;
; F_CARRIER[22]  ; Missing location assignment   ;
; F_CARRIER[9]   ; Missing location assignment   ;
; F_CARRIER[23]  ; Missing location assignment   ;
; F_CARRIER[24]  ; Missing location assignment   ;
; F_CARRIER[25]  ; Missing location assignment   ;
; F_CARRIER[26]  ; Missing location assignment   ;
; F_CARRIER[27]  ; Missing location assignment   ;
; F_CARRIER[28]  ; Missing location assignment   ;
; F_CARRIER[29]  ; Missing location assignment   ;
; F_CARRIER[30]  ; Missing location assignment   ;
; F_CARRIER[31]  ; Missing location assignment   ;
; F_CARRIER[8]   ; Missing location assignment   ;
+----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                           ; Entity Name            ; Library Name ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |digital_synthesizer_v1                               ; 2622.0 (0.5)         ; 2964.5 (0.5)                     ; 396.5 (0.0)                                       ; 54.0 (0.0)                       ; 0.0 (0.0)            ; 4213 (1)            ; 2861 (0)                  ; 0 (0)         ; 49830             ; 17    ; 9          ; 99   ; 0            ; |digital_synthesizer_v1                                                                                                                                                                                                                       ; digital_synthesizer_v1 ; work         ;
;    |LFM_phase_accum:LFM_phase_accum|                  ; 903.7 (903.7)        ; 948.6 (948.6)                    ; 86.2 (86.2)                                       ; 41.3 (41.3)                      ; 0.0 (0.0)            ; 1369 (1369)         ; 553 (553)                 ; 0 (0)         ; 0                 ; 0     ; 9          ; 0    ; 0            ; |digital_synthesizer_v1|LFM_phase_accum:LFM_phase_accum                                                                                                                                                                                       ; LFM_phase_accum        ; work         ;
;    |ROM:ROM|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM                                                                                                                                                                                                               ; ROM                    ; work         ;
;       |altsyncram:altsyncram_component|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM|altsyncram:altsyncram_component                                                                                                                                                                               ; altsyncram             ; work         ;
;          |altsyncram_jjj1:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|ROM:ROM|altsyncram:altsyncram_component|altsyncram_jjj1:auto_generated                                                                                                                                                ; altsyncram_jjj1        ; work         ;
;    |div1:div1|                                        ; 334.5 (0.0)          ; 358.0 (0.0)                      ; 24.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 667 (0)             ; 254 (0)                   ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1                                                                                                                                                                                                             ; div1                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 334.5 (0.0)          ; 358.0 (0.0)                      ; 24.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 667 (0)             ; 254 (0)                   ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_gvu:auto_generated|              ; 334.5 (0.0)          ; 358.0 (0.0)                      ; 24.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 667 (0)             ; 254 (0)                   ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated                                                                                                                                               ; lpm_divide_gvu         ; work         ;
;             |sign_div_unsign_eai:divider|             ; 334.5 (0.0)          ; 358.0 (0.0)                      ; 24.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 667 (0)             ; 254 (0)                   ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider                                                                                                                   ; sign_div_unsign_eai    ; work         ;
;                |alt_u_div_1ff:divider|                ; 334.5 (328.0)        ; 358.0 (351.0)                    ; 24.0 (23.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 667 (654)           ; 254 (244)                 ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider                                                                                             ; alt_u_div_1ff          ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_0|  ; 6.5 (0.0)            ; 7.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 10 (0)                    ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_eb11:auto_generated| ; 6.5 (3.0)            ; 7.0 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 10 (4)                    ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated                             ; shift_taps_eb11        ; work         ;
;                         |altsyncram_hn91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 230               ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|altsyncram_hn91:altsyncram5 ; altsyncram_hn91        ; work         ;
;                         |cntr_acf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1              ; cntr_acf               ; work         ;
;    |div2:div2|                                        ; 1374.7 (0.0)         ; 1632.4 (0.0)                     ; 269.8 (0.0)                                       ; 12.1 (0.0)                       ; 0.0 (0.0)            ; 2160 (0)            ; 2008 (0)                  ; 0 (0)         ; 448               ; 10    ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2                                                                                                                                                                                                             ; div2                   ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|               ; 1374.7 (0.0)         ; 1632.4 (0.0)                     ; 269.8 (0.0)                                       ; 12.1 (0.0)                       ; 0.0 (0.0)            ; 2160 (0)            ; 2008 (0)                  ; 0 (0)         ; 448               ; 10    ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component                                                                                                                                                                             ; lpm_divide             ; work         ;
;          |lpm_divide_kvu:auto_generated|              ; 1374.7 (0.0)         ; 1632.4 (0.0)                     ; 269.8 (0.0)                                       ; 12.1 (0.0)                       ; 0.0 (0.0)            ; 2160 (0)            ; 2008 (0)                  ; 0 (0)         ; 448               ; 10    ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated                                                                                                                                               ; lpm_divide_kvu         ; work         ;
;             |sign_div_unsign_pai:divider|             ; 1374.7 (0.0)         ; 1632.4 (0.0)                     ; 269.8 (0.0)                                       ; 12.1 (0.0)                       ; 0.0 (0.0)            ; 2160 (0)            ; 2008 (0)                  ; 0 (0)         ; 448               ; 10    ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider                                                                                                                   ; sign_div_unsign_pai    ; work         ;
;                |alt_u_div_off:divider|                ; 1374.7 (1299.4)      ; 1632.4 (1552.6)                  ; 269.8 (265.3)                                     ; 12.1 (12.1)                      ; 0.0 (0.0)            ; 2160 (2013)         ; 2008 (1892)               ; 0 (0)         ; 448               ; 10    ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider                                                                                             ; alt_u_div_off          ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_0|  ; 8.3 (0.0)            ; 8.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 12 (0)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_fa11:auto_generated| ; 8.3 (4.5)            ; 8.5 (4.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 12 (5)                    ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated                             ; shift_taps_fa11        ; work         ;
;                         |altsyncram_kk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 44                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5 ; altsyncram_kk91        ; work         ;
;                         |cntr_hcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1              ; cntr_hcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_1|  ; 8.3 (0.0)            ; 9.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 13 (0)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_t911:auto_generated| ; 8.3 (4.7)            ; 9.5 (5.5)                        ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 13 (5)                    ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated                             ; shift_taps_t911        ; work         ;
;                         |altsyncram_3l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 42                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|altsyncram_3l91:altsyncram5 ; altsyncram_3l91        ; work         ;
;                         |cntr_lcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1              ; cntr_lcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_2|  ; 8.2 (0.0)            ; 8.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 12 (0)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_s911:auto_generated| ; 8.2 (4.5)            ; 8.5 (4.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 12 (5)                    ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated                             ; shift_taps_s911        ; work         ;
;                         |altsyncram_fk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 40                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5 ; altsyncram_fk91        ; work         ;
;                         |cntr_mcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1              ; cntr_mcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_3|  ; 8.3 (0.0)            ; 9.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 15 (0)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_8a11:auto_generated| ; 8.3 (4.7)            ; 9.5 (5.5)                        ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 15 (5)                    ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated                             ; shift_taps_8a11        ; work         ;
;                         |altsyncram_vk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 38                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5 ; altsyncram_vk91        ; work         ;
;                         |cntr_kcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1              ; cntr_kcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_4|  ; 7.8 (0.0)            ; 8.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ga11:auto_generated| ; 7.8 (4.2)            ; 8.5 (4.5)                        ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (8)              ; 14 (5)                    ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated                             ; shift_taps_ga11        ; work         ;
;                         |altsyncram_4l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5 ; altsyncram_4l91        ; work         ;
;                         |cntr_jcf:cntr1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1              ; cntr_jcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_5|  ; 8.2 (0.0)            ; 8.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 11 (0)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_aa11:auto_generated| ; 8.2 (4.5)            ; 8.2 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 11 (5)                    ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated                             ; shift_taps_aa11        ; work         ;
;                         |altsyncram_sk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 34                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5 ; altsyncram_sk91        ; work         ;
;                         |cntr_icf:cntr1|              ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1              ; cntr_icf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_6|  ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ba11:auto_generated| ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 10 (4)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated                             ; shift_taps_ba11        ; work         ;
;                         |altsyncram_uk91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4 ; altsyncram_uk91        ; work         ;
;                         |cntr_gcf:cntr1|              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1              ; cntr_gcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_7|  ; 6.5 (0.0)            ; 7.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 8 (0)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ca11:auto_generated| ; 6.5 (3.0)            ; 7.5 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 8 (4)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated                             ; shift_taps_ca11        ; work         ;
;                         |altsyncram_2l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|altsyncram_2l91:altsyncram5 ; altsyncram_2l91        ; work         ;
;                         |cntr_ecf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1              ; cntr_ecf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_8|  ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 52                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_ha11:auto_generated| ; 7.0 (3.5)            ; 7.0 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 10 (4)                    ; 0 (0)         ; 52                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated                             ; shift_taps_ha11        ; work         ;
;                         |altsyncram_5l91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|altsyncram_5l91:altsyncram5 ; altsyncram_5l91        ; work         ;
;                         |cntr_dcf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1              ; cntr_dcf               ; work         ;
;                   |altshift_taps:DFFNumerator_rtl_9|  ; 7.0 (0.0)            ; 7.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 11 (0)                    ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9                                                            ; altshift_taps          ; work         ;
;                      |shift_taps_da11:auto_generated| ; 7.0 (3.5)            ; 7.7 (4.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (8)              ; 11 (4)                    ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated                             ; shift_taps_da11        ; work         ;
;                         |altsyncram_mk91:altsyncram5| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 60                ; 1     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|altsyncram_mk91:altsyncram5 ; altsyncram_mk91        ; work         ;
;                         |cntr_ccf:cntr1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1              ; cntr_ccf               ; work         ;
;    |output_reg:output_reg|                            ; 6.5 (6.5)            ; 19.0 (19.0)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|output_reg:output_reg                                                                                                                                                                                                 ; output_reg             ; work         ;
;    |signal_mux:signal_mux|                            ; 2.0 (2.0)            ; 6.0 (6.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |digital_synthesizer_v1|signal_mux:signal_mux                                                                                                                                                                                                 ; signal_mux             ; work         ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; OUTPUT[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUTPUT[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGN_START_GEN ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGNAL_TYPE[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SIGNAL_TYPE[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_IMPULSE[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[10]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[11]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; T_PERIOD[12]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; NUM_OF_IMP[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[11]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[10]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[6]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[7]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[12]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[12]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[10]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[11]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[13]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[14]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[20]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[19]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[19]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[18]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[17]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[16]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[15]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[17]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[16]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DEVIATION[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[20]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[21]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[22]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[23]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[24]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[25]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[26]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[27]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[28]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[29]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[30]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[31]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; F_CARRIER[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; CLK                                                              ;                   ;         ;
; RESET                                                            ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|busy                      ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_STOP_CALC            ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[0]                ; 0                 ; 0       ;
;      - output_reg:output_reg|sign_start                          ; 0                 ; 0       ;
;      - output_reg:output_reg|counter_start[0]                    ; 0                 ; 0       ;
;      - output_reg:output_reg|REG_OUT[0]~0                        ; 0                 ; 0       ;
;      - output_reg:output_reg|counter_start[0]~2                  ; 0                 ; 0       ;
;      - output_reg:output_reg|signal_type.00~0                    ; 0                 ; 0       ;
;      - signal_mux:signal_mux|sign_LFM_busy                       ; 0                 ; 0       ;
;      - signal_mux:signal_mux|sign_LFM_stop                       ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|SIGN_START_CALC~0         ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|ROM_ADDRESS[11]~0         ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|div_delay[0]~0            ; 0                 ; 0       ;
;      - output_reg:output_reg|READY                               ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|num_of_samples[31]~1      ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|samples_counter[1]~0      ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|samples_counter[1]~1      ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[6]~12             ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|address[6]~13             ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[3]~0  ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[2]~1  ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|imp_border_cnt[3]~2       ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|buffer[47]~0              ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|step_max_cnt[26]~1        ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|step_max_mod[24]~0        ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|dlt_step_cnt[0]~106       ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|dlt_step_cnt[0]~107       ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|period_samples[26]~0      ; 0                 ; 0       ;
; SIGN_START_GEN                                                   ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[2]~1  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|imp_border_cnt[15]~1      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0      ; 1                 ; 0       ;
; SIGNAL_TYPE[0]                                                   ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                 ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[2]~1  ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                 ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|imp_border_cnt[15]~1      ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0      ; 0                 ; 0       ;
; SIGNAL_TYPE[1]                                                   ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|always0~0                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[2]~1  ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|always0~1                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|imp_border_cnt[15]~1      ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0      ; 1                 ; 0       ;
; T_IMPULSE[0]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~57                   ; 1                 ; 0       ;
; T_IMPULSE[1]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~61                   ; 0                 ; 0       ;
; T_IMPULSE[2]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~65                   ; 1                 ; 0       ;
; T_IMPULSE[3]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~69                   ; 1                 ; 0       ;
; T_IMPULSE[4]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~73                   ; 0                 ; 0       ;
; T_IMPULSE[5]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~77                   ; 1                 ; 0       ;
; T_IMPULSE[6]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~81                   ; 0                 ; 0       ;
; T_IMPULSE[7]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~85                   ; 0                 ; 0       ;
; T_IMPULSE[8]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~89                   ; 0                 ; 0       ;
; T_IMPULSE[9]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult0~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult4~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add1~93                   ; 1                 ; 0       ;
; T_PERIOD[0]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[1]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[2]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[3]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[4]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[5]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[6]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[7]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[8]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[9]                                                      ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 0                 ; 0       ;
; T_PERIOD[10]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
; T_PERIOD[11]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 0                 ; 0       ;
; T_PERIOD[12]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult1~8                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac          ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 0                 ; 0       ;
; NUM_OF_IMP[0]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Mult2~321                 ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~1                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                    ; 1                 ; 0       ;
; NUM_OF_IMP[1]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~1                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                    ; 1                 ; 0       ;
; NUM_OF_IMP[2]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~2                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                    ; 1                 ; 0       ;
; NUM_OF_IMP[3]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~3                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                    ; 1                 ; 0       ;
; NUM_OF_IMP[4]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~0                    ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add0~4                    ; 1                 ; 0       ;
; DEVIATION[1]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[2]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~9                    ; 1                 ; 0       ;
; DEVIATION[0]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[1]~feeder  ; 1                 ; 0       ;
; DEVIATION[3]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[4]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~1                    ; 1                 ; 0       ;
; DEVIATION[2]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~5                    ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[3]~feeder  ; 0                 ; 0       ;
; DEVIATION[4]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~13                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[5]~feeder  ; 1                 ; 0       ;
; DEVIATION[5]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[6]         ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~17                   ; 1                 ; 0       ;
; DEVIATION[7]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~25                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[8]~feeder  ; 1                 ; 0       ;
; DEVIATION[6]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~21                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[7]~feeder  ; 1                 ; 0       ;
; F_CARRIER[2]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~1                    ; 1                 ; 0       ;
; F_CARRIER[1]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~5                    ; 1                 ; 0       ;
; F_CARRIER[0]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~9                    ; 1                 ; 0       ;
; DEVIATION[9]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[10]        ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~129                  ; 0                 ; 0       ;
; DEVIATION[8]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~29                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[9]~feeder  ; 1                 ; 0       ;
; F_CARRIER[3]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~13                   ; 1                 ; 0       ;
; F_CARRIER[4]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~17                   ; 0                 ; 0       ;
; DEVIATION[11]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[12]        ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~37                   ; 0                 ; 0       ;
; DEVIATION[10]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~85                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[11]~feeder ; 1                 ; 0       ;
; F_CARRIER[5]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~21                   ; 1                 ; 0       ;
; F_CARRIER[6]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~25                   ; 1                 ; 0       ;
; F_CARRIER[7]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~29                   ; 1                 ; 0       ;
; DEVIATION[13]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~33                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[14]~feeder ; 1                 ; 0       ;
; DEVIATION[12]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~41                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[13]~feeder ; 0                 ; 0       ;
; F_CARRIER[12]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~33                   ; 1                 ; 0       ;
; F_CARRIER[10]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~37                   ; 0                 ; 0       ;
; F_CARRIER[11]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~41                   ; 1                 ; 0       ;
; DEVIATION[14]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~45                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[15]        ; 1                 ; 0       ;
; F_CARRIER[13]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~45                   ; 1                 ; 0       ;
; DEVIATION[15]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~49                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[16]~feeder ; 1                 ; 0       ;
; F_CARRIER[14]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~49                   ; 1                 ; 0       ;
; DEVIATION[20]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~53                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[21]        ; 1                 ; 0       ;
; F_CARRIER[19]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~53                   ; 0                 ; 0       ;
; DEVIATION[19]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~57                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[20]~feeder ; 1                 ; 0       ;
; F_CARRIER[18]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~57                   ; 1                 ; 0       ;
; DEVIATION[18]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~61                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[19]        ; 1                 ; 0       ;
; F_CARRIER[17]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~61                   ; 1                 ; 0       ;
; DEVIATION[16]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~65                   ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[17]~feeder ; 0                 ; 0       ;
; F_CARRIER[15]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~65                   ; 1                 ; 0       ;
; DEVIATION[17]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[18]        ; 0                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~69                   ; 0                 ; 0       ;
; F_CARRIER[16]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~69                   ; 1                 ; 0       ;
; DEVIATION[21]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~73                   ; 1                 ; 0       ;
;      - LFM_phase_accum:LFM_phase_accum|NUMER_DLT_STEP[22]~feeder ; 1                 ; 0       ;
; F_CARRIER[20]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~73                   ; 1                 ; 0       ;
; F_CARRIER[21]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~77                   ; 1                 ; 0       ;
; F_CARRIER[22]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~81                   ; 0                 ; 0       ;
; F_CARRIER[9]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~85                   ; 1                 ; 0       ;
; F_CARRIER[23]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~89                   ; 1                 ; 0       ;
; F_CARRIER[24]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~93                   ; 1                 ; 0       ;
; F_CARRIER[25]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~97                   ; 1                 ; 0       ;
; F_CARRIER[26]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~101                  ; 1                 ; 0       ;
; F_CARRIER[27]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~105                  ; 1                 ; 0       ;
; F_CARRIER[28]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~109                  ; 1                 ; 0       ;
; F_CARRIER[29]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~113                  ; 1                 ; 0       ;
; F_CARRIER[30]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~117                  ; 0                 ; 0       ;
; F_CARRIER[31]                                                    ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~121                  ; 1                 ; 0       ;
; F_CARRIER[8]                                                     ;                   ;         ;
;      - LFM_phase_accum:LFM_phase_accum|Add2~129                  ; 1                 ; 0       ;
+------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                 ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                  ; PIN_C6               ; 2878    ; Clock                                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; LFM_phase_accum:LFM_phase_accum|Equal1~1                                                                                                                                                                             ; LABCELL_X77_Y77_N30  ; 84      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|LessThan2~31                                                                                                                                                                         ; LABCELL_X77_Y72_N36  ; 55      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|LessThan3~7                                                                                                                                                                          ; LABCELL_X80_Y74_N39  ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|ROM_ADDRESS[11]~0                                                                                                                                                                    ; LABCELL_X82_Y74_N3   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|address[6]~12                                                                                                                                                                        ; LABCELL_X79_Y74_N30  ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|address[6]~13                                                                                                                                                                        ; LABCELL_X77_Y77_N3   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|address~3                                                                                                                                                                            ; LABCELL_X79_Y74_N12  ; 78      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|always0~0                                                                                                                                                                            ; LABCELL_X77_Y71_N45  ; 99      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|buffer[47]~0                                                                                                                                                                         ; MLABCELL_X76_Y73_N39 ; 50      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|div_delay[0]~0                                                                                                                                                                       ; LABCELL_X77_Y77_N51  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[2]~1                                                                                                                                                             ; MLABCELL_X73_Y66_N12 ; 126     ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|half_imp_border_cnt[3]~0                                                                                                                                                             ; MLABCELL_X76_Y73_N21 ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[15]~1                                                                                                                                                                 ; LABCELL_X77_Y71_N12  ; 45      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[3]~2                                                                                                                                                                  ; MLABCELL_X76_Y73_N54 ; 58      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|num_of_samples[31]~1                                                                                                                                                                 ; LABCELL_X77_Y77_N24  ; 75      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|per_border_cnt[31]~0                                                                                                                                                                 ; LABCELL_X77_Y71_N30  ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|period_samples[26]~0                                                                                                                                                                 ; MLABCELL_X76_Y73_N6  ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|samples_counter[1]~0                                                                                                                                                                 ; MLABCELL_X76_Y73_N0  ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|samples_counter[1]~1                                                                                                                                                                 ; LABCELL_X77_Y73_N48  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|step_max_cnt[26]~1                                                                                                                                                                   ; LABCELL_X77_Y73_N54  ; 76      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; LFM_phase_accum:LFM_phase_accum|step_max_mod[24]~0                                                                                                                                                                   ; LABCELL_X77_Y77_N45  ; 84      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RESET                                                                                                                                                                                                                ; PIN_M21              ; 28      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|cout_actual ; MLABCELL_X73_Y89_N24 ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_20~5                                                                                    ; LABCELL_X64_Y84_N48  ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_22~1                                                                                    ; LABCELL_X63_Y81_N48  ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_26~1                                                                                    ; LABCELL_X66_Y81_N48  ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_28~1                                                                                    ; LABCELL_X71_Y81_N48  ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_31~1                                                                                    ; LABCELL_X74_Y81_N48  ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|op_33~1                                                                                    ; MLABCELL_X76_Y78_N45 ; 29      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|cntr_hcf:cntr1|cout_actual ; MLABCELL_X76_Y82_N24 ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|cout_actual ; LABCELL_X77_Y88_N24  ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|cout_actual ; LABCELL_X74_Y90_N24  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|cntr_kcf:cntr1|cout_actual ; MLABCELL_X68_Y90_N24 ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|cout_actual ; LABCELL_X66_Y91_N54  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|cout_actual ; LABCELL_X58_Y90_N54  ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1|cout_actual ; LABCELL_X63_Y80_N18  ; 4       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|cout_actual ; MLABCELL_X60_Y83_N24 ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|cntr_ccf:cntr1|cout_actual ; LABCELL_X61_Y82_N48  ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1029]                                                                              ; MLABCELL_X60_Y75_N57 ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1127]                                                                              ; LABCELL_X61_Y78_N12  ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1274]                                                                              ; LABCELL_X56_Y77_N33  ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1372]                                                                              ; LABCELL_X56_Y80_N54  ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1470]                                                                              ; LABCELL_X58_Y81_N48  ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1568]                                                                              ; LABCELL_X57_Y83_N27  ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1666]                                                                              ; MLABCELL_X60_Y85_N33 ; 40      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1764]                                                                              ; LABCELL_X64_Y87_N9   ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1862]                                                                              ; LABCELL_X66_Y86_N39  ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[1960]                                                                              ; LABCELL_X71_Y87_N36  ; 56      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2058]                                                                              ; MLABCELL_X73_Y84_N18 ; 55      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2156]                                                                              ; MLABCELL_X76_Y84_N36 ; 46      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[2254]                                                                              ; MLABCELL_X81_Y83_N30 ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[245]                                                                               ; LABCELL_X71_Y75_N39  ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[343]                                                                               ; LABCELL_X71_Y76_N42  ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[441]                                                                               ; LABCELL_X69_Y76_N54  ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[539]                                                                               ; LABCELL_X71_Y77_N54  ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[637]                                                                               ; LABCELL_X71_Y78_N18  ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[735]                                                                               ; MLABCELL_X68_Y77_N33 ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[833]                                                                               ; LABCELL_X65_Y76_N3   ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|selnose[931]                                                                               ; LABCELL_X64_Y74_N51  ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[0]~0                                                                                                                                                                                   ; LABCELL_X74_Y66_N33  ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[0]~en                                                                                                                                                                                  ; FF_X68_Y4_N59        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[10]~en                                                                                                                                                                                 ; FF_X68_Y4_N19        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[11]~en                                                                                                                                                                                 ; FF_X71_Y58_N25       ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[1]~en                                                                                                                                                                                  ; FF_X68_Y4_N49        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[2]~en                                                                                                                                                                                  ; FF_X68_Y4_N52        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[3]~en                                                                                                                                                                                  ; FF_X68_Y4_N41        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[4]~en                                                                                                                                                                                  ; FF_X68_Y4_N1         ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[5]~en                                                                                                                                                                                  ; FF_X68_Y4_N46        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[6]~en                                                                                                                                                                                  ; FF_X68_Y4_N13        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[7]~en                                                                                                                                                                                  ; FF_X68_Y4_N16        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[8]~en                                                                                                                                                                                  ; FF_X68_Y4_N43        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|REG_OUT[9]~en                                                                                                                                                                                  ; FF_X68_Y4_N37        ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; output_reg:output_reg|counter_start[0]~2                                                                                                                                                                             ; LABCELL_X74_Y66_N21  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; signal_mux:signal_mux|sign_LFM_busy                                                                                                                                                                                  ; FF_X73_Y66_N53       ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; signal_mux:signal_mux|sign_LFM_busy~0                                                                                                                                                                                ; MLABCELL_X73_Y66_N21 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_C6   ; 2878    ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                     ; Location                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ROM:ROM|altsyncram:altsyncram_component|altsyncram_jjj1:auto_generated|ALTSYNCRAM                                                                                                                                                ; AUTO ; ROM              ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0     ; ../../Modelsim/sin_points_look_UP_table_creator/sin.hex ; M10K_X67_Y60_N0, M10K_X67_Y63_N0, M10K_X67_Y62_N0, M10K_X75_Y60_N0, M10K_X67_Y61_N0, M10K_X75_Y62_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|altsyncram_hn91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 23           ; 10           ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 230   ; 10                          ; 23                          ; 10                          ; 23                          ; 230                 ; 1           ; 0     ; None                                                    ; M10K_X67_Y85_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_fa11:auto_generated|altsyncram_kk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 22           ; 2            ; 22           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 44    ; 22                          ; 2                           ; 22                          ; 2                           ; 44                  ; 1           ; 0     ; None                                                    ; M10K_X75_Y86_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|altsyncram_3l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 21           ; 2            ; 21           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 42    ; 21                          ; 2                           ; 21                          ; 2                           ; 42                  ; 1           ; 0     ; None                                                    ; M10K_X75_Y88_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 20           ; 2            ; 20           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 40    ; 20                          ; 2                           ; 20                          ; 2                           ; 40                  ; 1           ; 0     ; None                                                    ; M10K_X75_Y90_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_3|shift_taps_8a11:auto_generated|altsyncram_vk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 2            ; 19           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 38    ; 19                          ; 2                           ; 19                          ; 2                           ; 38                  ; 1           ; 0     ; None                                                    ; M10K_X67_Y90_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 2            ; 18           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 36    ; 18                          ; 2                           ; 18                          ; 2                           ; 36                  ; 1           ; 0     ; None                                                    ; M10K_X67_Y91_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 2            ; 17           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 34    ; 17                          ; 2                           ; 17                          ; 2                           ; 34                  ; 1           ; 0     ; None                                                    ; M10K_X59_Y90_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 2            ; 16           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 1           ; 0     ; None                                                    ; M10K_X59_Y89_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|altsyncram_2l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 5            ; 14           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 70    ; 14                          ; 5                           ; 14                          ; 5                           ; 70                  ; 1           ; 0     ; None                                                    ; M10K_X59_Y82_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|altsyncram_5l91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 13           ; 4            ; 13           ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 52    ; 13                          ; 4                           ; 13                          ; 4                           ; 52                  ; 1           ; 0     ; None                                                    ; M10K_X59_Y83_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_9|shift_taps_da11:auto_generated|altsyncram_mk91:altsyncram5|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 5            ; 12           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 60    ; 12                          ; 5                           ; 12                          ; 5                           ; 60                  ; 1           ; 0     ; None                                                    ; M10K_X67_Y82_N0                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 5           ;
; Independent 18x18 plus 36       ; 3           ;
; Independent 27x27               ; 1           ;
; Total number of DSP blocks      ; 9           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 9           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                             ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; LFM_phase_accum:LFM_phase_accum|Mult3~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X78_Y67_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult3~323        ; Two Independent 18x18     ; DSP_X78_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult5~8          ; Two Independent 18x18     ; DSP_X78_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult5~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X78_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult0~8          ; Two Independent 18x18     ; DSP_X78_Y71_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult4~8          ; Independent 27x27         ; DSP_X78_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult1~8          ; Two Independent 18x18     ; DSP_X70_Y69_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult2~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X62_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; LFM_phase_accum:LFM_phase_accum|Mult2~321        ; Two Independent 18x18     ; DSP_X70_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 9,745 / 1,298,992 ( < 1 % ) ;
; C12 interconnects            ; 480 / 53,336 ( < 1 % )      ;
; C2 interconnects             ; 3,703 / 537,724 ( < 1 % )   ;
; C4 interconnects             ; 1,793 / 248,440 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 44 ( 0 % )              ;
; DQS-18 I/O buses             ; 0 / 20 ( 0 % )              ;
; DQS-36 I/O buses             ; 0 / 8 ( 0 % )               ;
; DQS-9 I/O buses              ; 0 / 44 ( 0 % )              ;
; Direct links                 ; 1,078 / 1,298,992 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )              ;
; Horizontal periphery clocks  ; 0 / 288 ( 0 % )             ;
; Local interconnects          ; 2,240 / 380,480 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )              ;
; R14 interconnects            ; 79 / 52,972 ( < 1 % )       ;
; R14/C12 interconnect drivers ; 463 / 96,360 ( < 1 % )      ;
; R3 interconnects             ; 4,212 / 591,360 ( < 1 % )   ;
; R6 interconnects             ; 5,214 / 1,076,128 ( < 1 % ) ;
; Spine clocks                 ; 3 / 480 ( < 1 % )           ;
; Vertical periphery clocks    ; 0 / 872 ( 0 % )             ;
; Wire stub REs                ; 0 / 73,262 ( 0 % )          ;
+------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 1            ; 0            ; 1            ; 0            ; 0            ; 99        ; 1            ; 0            ; 99        ; 99        ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 98           ; 99           ; 98           ; 99           ; 99           ; 0         ; 98           ; 99           ; 0         ; 0         ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 87           ; 99           ; 99           ; 99           ; 99           ; 99           ; 99           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OUTPUT[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUTPUT[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGN_START_GEN     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGNAL_TYPE[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIGNAL_TYPE[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_IMPULSE[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; T_PERIOD[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; NUM_OF_IMP[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DEVIATION[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F_CARRIER[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.15 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 18.7              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[2] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0 ; 0.313             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0 ; 0.313             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0 ; 0.312             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[2] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.312             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[2] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.312             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|cntr_gcf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~porta_address_reg0 ; 0.310             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|cntr_icf:cntr1|counter_reg_bit[4] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[4] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|cntr_mcf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.309             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[2]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0 ; 0.227             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|dffe3a[0]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.225             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|dffe3a[2]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.225             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|dffe3a[0]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.225             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|dffe3a[2]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.225             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|dffe3a[2]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.223             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|dffe3a[3]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.222             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|dffe3a[3]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.222             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[0]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0 ; 0.220             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|dffe3a[3]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_6|shift_taps_ba11:auto_generated|altsyncram_uk91:altsyncram4|ram_block5a1~portb_address_reg0 ; 0.220             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|dffe3a[4]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_5|shift_taps_aa11:auto_generated|altsyncram_sk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.219             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|dffe3a[4]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_2|shift_taps_s911:auto_generated|altsyncram_fk91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.219             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|dffe3a[0]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.217             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|dffe3a[3]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.217             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|dffe3a[4]                         ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~portb_address_reg0 ; 0.217             ;
; LFM_phase_accum:LFM_phase_accum|buffer[38]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.199             ;
; LFM_phase_accum:LFM_phase_accum|buffer[28]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.199             ;
; LFM_phase_accum:LFM_phase_accum|buffer[8]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.199             ;
; LFM_phase_accum:LFM_phase_accum|buffer[18]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.198             ;
; LFM_phase_accum:LFM_phase_accum|buffer[46]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.197             ;
; LFM_phase_accum:LFM_phase_accum|buffer[27]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.192             ;
; LFM_phase_accum:LFM_phase_accum|buffer[17]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.192             ;
; LFM_phase_accum:LFM_phase_accum|buffer[7]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.192             ;
; LFM_phase_accum:LFM_phase_accum|buffer[37]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.191             ;
; LFM_phase_accum:LFM_phase_accum|buffer[39]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.189             ;
; LFM_phase_accum:LFM_phase_accum|buffer[47]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.186             ;
; LFM_phase_accum:LFM_phase_accum|buffer[34]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.185             ;
; LFM_phase_accum:LFM_phase_accum|buffer[24]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.185             ;
; LFM_phase_accum:LFM_phase_accum|buffer[14]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.185             ;
; LFM_phase_accum:LFM_phase_accum|buffer[4]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.185             ;
; LFM_phase_accum:LFM_phase_accum|buffer[40]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|buffer[21]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|buffer[11]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[25]                                                                                                                                                                          ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[31]                                                                                                                                                                                                    ; 0.183             ;
; LFM_phase_accum:LFM_phase_accum|buffer[31]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.182             ;
; LFM_phase_accum:LFM_phase_accum|buffer[1]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.182             ;
; LFM_phase_accum:LFM_phase_accum|buffer[44]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.177             ;
; LFM_phase_accum:LFM_phase_accum|buffer[45]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.176             ;
; LFM_phase_accum:LFM_phase_accum|buffer[22]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.176             ;
; LFM_phase_accum:LFM_phase_accum|buffer[12]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.176             ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[26]                                                                                                                                                                          ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[31]                                                                                                                                                                                                    ; 0.176             ;
; LFM_phase_accum:LFM_phase_accum|buffer[42]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.175             ;
; LFM_phase_accum:LFM_phase_accum|buffer[32]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.175             ;
; LFM_phase_accum:LFM_phase_accum|buffer[2]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.175             ;
; LFM_phase_accum:LFM_phase_accum|buffer[35]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.170             ;
; LFM_phase_accum:LFM_phase_accum|buffer[25]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.170             ;
; LFM_phase_accum:LFM_phase_accum|buffer[15]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.170             ;
; LFM_phase_accum:LFM_phase_accum|buffer[5]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.170             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.166             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[2] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.158             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[4] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.151             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.128             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|dffe3a[2]                                                   ; 0.122             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[2] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|dffe3a[2]                                                   ; 0.122             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|dffe3a[2]                                                   ; 0.122             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|cntr_ecf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_7|shift_taps_ca11:auto_generated|dffe3a[2]                                                   ; 0.122             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|cntr_jcf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_4|shift_taps_ga11:auto_generated|altsyncram_4l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.115             ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[3] ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|dffe3a[3]                                                   ; 0.106             ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[2] ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|dffe3a[3]                                                   ; 0.106             ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[1] ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|dffe3a[3]                                                   ; 0.106             ;
; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|cntr_acf:cntr1|counter_reg_bit[0] ; div1:div1|lpm_divide:LPM_DIVIDE_component|lpm_divide_gvu:auto_generated|sign_div_unsign_eai:divider|alt_u_div_1ff:divider|altshift_taps:DFFNumerator_rtl_0|shift_taps_eb11:auto_generated|dffe3a[3]                                                   ; 0.106             ;
; LFM_phase_accum:LFM_phase_accum|buffer[41]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.104             ;
; LFM_phase_accum:LFM_phase_accum|buffer[43]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.099             ;
; LFM_phase_accum:LFM_phase_accum|buffer[23]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.095             ;
; LFM_phase_accum:LFM_phase_accum|buffer[33]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.094             ;
; LFM_phase_accum:LFM_phase_accum|buffer[13]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.094             ;
; LFM_phase_accum:LFM_phase_accum|buffer[3]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.094             ;
; LFM_phase_accum:LFM_phase_accum|buffer[29]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.092             ;
; LFM_phase_accum:LFM_phase_accum|buffer[19]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.092             ;
; LFM_phase_accum:LFM_phase_accum|buffer[9]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.092             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[3] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|altsyncram_5l91:altsyncram5|ram_block6a2~porta_address_reg0 ; 0.092             ;
; LFM_phase_accum:LFM_phase_accum|buffer[36]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.090             ;
; LFM_phase_accum:LFM_phase_accum|buffer[26]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.090             ;
; LFM_phase_accum:LFM_phase_accum|buffer[16]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.090             ;
; LFM_phase_accum:LFM_phase_accum|buffer[6]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.090             ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[4]                                                                                                                                                                           ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[4]                                                                                                                                                                                                     ; 0.084             ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[3]                                                                                                                                                                           ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[4]                                                                                                                                                                                                     ; 0.084             ;
; LFM_phase_accum:LFM_phase_accum|period_samples[4]                                                                                                                                                                           ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[4]                                                                                                                                                                                                     ; 0.084             ;
; LFM_phase_accum:LFM_phase_accum|period_samples[3]                                                                                                                                                                           ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[4]                                                                                                                                                                                                     ; 0.084             ;
; LFM_phase_accum:LFM_phase_accum|buffer[30]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.083             ;
; LFM_phase_accum:LFM_phase_accum|buffer[20]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.083             ;
; LFM_phase_accum:LFM_phase_accum|buffer[0]                                                                                                                                                                                   ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.083             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|cntr_dcf:cntr1|counter_reg_bit[0] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_8|shift_taps_ha11:auto_generated|altsyncram_5l91:altsyncram5|ram_block6a2~porta_address_reg0 ; 0.083             ;
; LFM_phase_accum:LFM_phase_accum|buffer[10]                                                                                                                                                                                  ; LFM_phase_accum:LFM_phase_accum|buffer[49]                                                                                                                                                                                                            ; 0.082             ;
; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[24]                                                                                                                                                                          ; LFM_phase_accum:LFM_phase_accum|imp_border_cnt[31]                                                                                                                                                                                                    ; 0.082             ;
; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|cntr_lcf:cntr1|counter_reg_bit[1] ; div2:div2|lpm_divide:LPM_DIVIDE_component|lpm_divide_kvu:auto_generated|sign_div_unsign_pai:divider|alt_u_div_off:divider|altshift_taps:DFFNumerator_rtl_1|shift_taps_t911:auto_generated|altsyncram_3l91:altsyncram5|ram_block6a1~porta_address_reg0 ; 0.082             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5AGXFB5K4F40I3 for design "digital_synthesizer_v1_2"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 99 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 2687 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:03
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'test.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    8.000          CLK
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:40
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:00
Warning (11106): Shared VREF AJ21 is used as GPIO (pin OUTPUT[10]). This action reduces fMAX performance of this pin.
Warning (11106): Shared VREF H22 is used as GPIO (pin DEVIATION[20]). This action reduces fMAX performance of this pin.
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X73_Y69 to location X84_Y79
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:58
Info (11888): Total time spent on timing analysis during the Fitter is 35.86 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:42
Info (144001): Generated suppressed messages file D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 3338 megabytes
    Info: Processing ended: Wed Nov 25 02:47:54 2020
    Info: Elapsed time: 00:20:40
    Info: Total CPU time (on all processors): 00:20:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/study/6_year/diploma/Diploma/code/DDSynthesis/Quartus/digital_synthesizer_v1.2/output_files/digital_synthesizer_v1_2.fit.smsg.


