#ifndef __HALCLKHWIO_H__
#define __HALCLKHWIO_H__
/*
===========================================================================
*/
/**
  @file HALclkHWIO.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    Amberwing [amberwing_v1.0_p3r64.0]

  This file contains HWIO register definitions for the following modules:
    GCCMW_REG
    GCCE_REG
    PCC_REG
    IMC_CC_REG
    PCIE.*_PCIE_CC_REG
    APCS_.*_CPM
    APCS_HPLL_HPLL_HMSS_CBF_H_PLL
    [NS]_GCCMS_REG

  'Include' filters applied:
  'Exclude' filters applied: RESERVED DUMMY
*/
/*
  ===========================================================================

  Copyright (c) 2016 Qualcomm Technologies, Inc.
  All Rights Reserved.
  Confidential and Proprietary - Qualcomm Technologies, Inc.

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: $
  $DateTime: $
  $Author: $

  ===========================================================================
*/

#include "msmhwiobase.h"

/*----------------------------------------------------------------------------
 * MODULE: GCCMW_REG
 *--------------------------------------------------------------------------*/

#define GCCMW_REG_REG_BASE                                                             (GCCMW_BASE      + 0x00000000)
#define GCCMW_REG_REG_BASE_OFFS                                                        0x00000000

#define HWIO_GCCMW_WEST_PLL0_MODE_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00000000)
#define HWIO_GCCMW_WEST_PLL0_MODE_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCCMW_WEST_PLL0_MODE_RMSK                                                 0xffffffff
#define HWIO_GCCMW_WEST_PLL0_MODE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_MODE_ADDR, HWIO_GCCMW_WEST_PLL0_MODE_RMSK)
#define HWIO_GCCMW_WEST_PLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_MODE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_MODE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_MODE_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_MODE_IN)
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_DET_BMSK                                    0x80000000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_DET_SHFT                                          0x1f
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                 0x40000000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                       0x1e
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_ACK_LATCH_BMSK                                   0x20000000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_ACK_LATCH_SHFT                                         0x1d
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_DET_FINE_BMSK                               0x10000000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                     0x1c
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BITS27_24_BMSK                                0xf000000
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BITS27_24_SHFT                                     0x18
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                        0x800000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                            0x17
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_UPDATE_BMSK                                        0x400000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_UPDATE_SHFT                                            0x16
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                0x200000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                    0x15
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                  0x100000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                      0x14
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_BIAS_COUNT_BMSK                                     0xfc000
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_BIAS_COUNT_SHFT                                         0xe
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_COUNT_BMSK                                      0x3f00
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_LOCK_COUNT_SHFT                                         0x8
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BITS7_3_BMSK                                       0xf8
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BITS7_3_SHFT                                        0x3
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_RESET_N_BMSK                                            0x4
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_RESET_N_SHFT                                            0x2
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BIT1_BMSK                                           0x2
#define HWIO_GCCMW_WEST_PLL0_MODE_RESERVE_BIT1_SHFT                                           0x1
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_OUTCTRL_BMSK                                            0x1
#define HWIO_GCCMW_WEST_PLL0_MODE_PLL_OUTCTRL_SHFT                                            0x0

#define HWIO_GCCMW_WEST_PLL0_L_VAL_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00000004)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_RMSK                                                    0xffff
#define HWIO_GCCMW_WEST_PLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_L_VAL_ADDR, HWIO_GCCMW_WEST_PLL0_L_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_L_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_L_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_L_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_L_VAL_IN)
#define HWIO_GCCMW_WEST_PLL0_L_VAL_PLL_L_BMSK                                              0xffff
#define HWIO_GCCMW_WEST_PLL0_L_VAL_PLL_L_SHFT                                                 0x0

#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00000008)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_RMSK                                                0xffff
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_ADDR, HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_IN)
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                      0xffff
#define HWIO_GCCMW_WEST_PLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                         0x0

#define HWIO_GCCMW_WEST_PLL0_USER_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_USER_CTL_ADDR, HWIO_GCCMW_WEST_PLL0_USER_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_USER_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_USER_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_USER_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_USER_CTL_IN)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BITS31_19_BMSK                           0xfff80000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BITS31_19_SHFT                                 0x13
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                  0x70000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                     0x10
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                              0xf000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                 0xc
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                              0xf00
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                0x8
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                                  0x80
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                   0x7
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                   0x60
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                    0x5
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_TEST_BMSK                                       0x10
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_TEST_SHFT                                        0x4
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BIT3_BMSK                                       0x8
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_RESERVE_BIT3_SHFT                                       0x3
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_ODD_BMSK                                         0x4
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_ODD_SHFT                                         0x2
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_EVEN_BMSK                                        0x2
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_EVEN_SHFT                                        0x1
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_MAIN_BMSK                                        0x1
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_PLLOUT_MAIN_SHFT                                        0x0

#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00000010)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_USER_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL0_USER_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_USER_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_USER_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_RESERVE_BITS31_19_BMSK                         0xfff80000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_RESERVE_BITS31_19_SHFT                               0x13
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                          0x40000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                             0x12
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                          0x20000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                             0x11
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                           0x10000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                              0x10
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                               0x8000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                  0xf
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                            0x4000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                               0xe
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                0x2000
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                   0xd
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                         0x1800
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                            0xb
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                         0x400
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                           0xa
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                0x3e0
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                  0x5
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                                  0x10
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                   0x4
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_CALIB_CTRL_BMSK                                       0xe
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_CALIB_CTRL_SHFT                                       0x1
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                           0x1
#define HWIO_GCCMW_WEST_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                           0x0

#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00000014)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_ADDR, HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_IN)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                        0xfc000000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                              0x1a
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                       0x3c00000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                            0x16
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK               0x3c0000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                   0x12
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                0x3c000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                    0xe
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                       0x3800
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                          0xb
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                      0x700
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                        0x8
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                            0xf0
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                             0x4
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                     0xf
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                     0x0

#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00000018)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_RMSK                                         0xffffffff
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_BIST_CFG_BMSK                                0xfff00000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                      0x14
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                          0xff000
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                              0xc
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                          0xc00
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                            0xa
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                              0x380
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                0x7
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                   0x40
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                    0x6
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                          0x30
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                           0x4
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                          0x8
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                          0x3
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                               0x6
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                               0x1
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                        0x1
#define HWIO_GCCMW_WEST_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                        0x0

#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0000001c)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADDR, HWIO_GCCMW_WEST_PLL0_TEST_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_TEST_CTL_IN)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                     0xc0000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                           0x1e
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                 0x30000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                       0x1c
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                        0x8000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                             0x1b
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_FINE_FCW_BMSK                                     0x7e00000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_FINE_FCW_SHFT                                          0x15
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                             0x100000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                 0x14
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_COARSE_FCW_BMSK                                     0xff000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_COARSE_FCW_SHFT                                         0xc
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                              0x800
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                0xb
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                               0x700
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                 0x8
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                               0x80
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                0x7
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_DISABLE_LFSR_BMSK                                      0x40
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_DISABLE_LFSR_SHFT                                       0x6
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST1_SEL_BMSK                                        0x30
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST1_SEL_SHFT                                         0x4
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST0_SEL_BMSK                                         0xc
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST0_SEL_SHFT                                         0x2
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST1_EN_BMSK                                          0x2
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST1_EN_SHFT                                          0x1
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST0_EN_BMSK                                          0x1
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_ATEST0_EN_SHFT                                          0x0

#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00000020)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                       0x80000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                             0x1f
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                          0x40000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                0x1e
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                           0x20000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                 0x1d
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                          0x10000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                0x1c
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                     0x8000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                          0x1b
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                  0x6000000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                       0x19
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                       0x1c00000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                            0x16
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                        0x200000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                            0x15
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                               0x100000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                   0x14
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                          0x80000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                             0x13
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                      0x40000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                         0x12
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                                  0x30000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                     0x10
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                   0x8000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                      0xf
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                  0x4000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                     0xe
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                0x2000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                   0xd
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                              0x1000
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                 0xc
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                    0xc00
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                      0xa
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NOISE_MAG_BMSK                                      0x380
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NOISE_MAG_SHFT                                        0x7
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                    0x40
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                     0x6
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                    0x20
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                     0x5
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                0x18
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                 0x3
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                    0x4
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                    0x2
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                   0x2
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                   0x1
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                   0x1
#define HWIO_GCCMW_WEST_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                   0x0

#define HWIO_GCCMW_WEST_PLL0_STATUS_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00000024)
#define HWIO_GCCMW_WEST_PLL0_STATUS_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_GCCMW_WEST_PLL0_STATUS_RMSK                                               0xffffffff
#define HWIO_GCCMW_WEST_PLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_STATUS_ADDR, HWIO_GCCMW_WEST_PLL0_STATUS_RMSK)
#define HWIO_GCCMW_WEST_PLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_STATUS_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_STATUS_STATUS_31_0_BMSK                                   0xffffffff
#define HWIO_GCCMW_WEST_PLL0_STATUS_STATUS_31_0_SHFT                                          0x0

#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00000028)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_FREQ_CTL_ADDR, HWIO_GCCMW_WEST_PLL0_FREQ_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_FREQ_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_FREQ_CTL_IN)
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                          0xffffffff
#define HWIO_GCCMW_WEST_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                 0x0

#define HWIO_GCCMW_WEST_PLL0_OPMODE_ADDR                                               (GCCMW_REG_REG_BASE      + 0x0000002c)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_RMSK                                                      0x7
#define HWIO_GCCMW_WEST_PLL0_OPMODE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_OPMODE_ADDR, HWIO_GCCMW_WEST_PLL0_OPMODE_RMSK)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_OPMODE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_OPMODE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_OPMODE_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_OPMODE_IN)
#define HWIO_GCCMW_WEST_PLL0_OPMODE_PLL_OPMODE_BMSK                                           0x7
#define HWIO_GCCMW_WEST_PLL0_OPMODE_PLL_OPMODE_SHFT                                           0x0

#define HWIO_GCCMW_WEST_PLL0_STATE_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00000030)
#define HWIO_GCCMW_WEST_PLL0_STATE_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00000030)
#define HWIO_GCCMW_WEST_PLL0_STATE_RMSK                                                       0x7
#define HWIO_GCCMW_WEST_PLL0_STATE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_STATE_ADDR, HWIO_GCCMW_WEST_PLL0_STATE_RMSK)
#define HWIO_GCCMW_WEST_PLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_STATE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_STATE_PLL_STATE_BMSK                                             0x7
#define HWIO_GCCMW_WEST_PLL0_STATE_PLL_STATE_SHFT                                             0x0

#define HWIO_GCCMW_WEST_PLL0_DROOP_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00000034)
#define HWIO_GCCMW_WEST_PLL0_DROOP_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00000034)
#define HWIO_GCCMW_WEST_PLL0_DROOP_RMSK                                                      0xff
#define HWIO_GCCMW_WEST_PLL0_DROOP_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_DROOP_ADDR, HWIO_GCCMW_WEST_PLL0_DROOP_RMSK)
#define HWIO_GCCMW_WEST_PLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_DROOP_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_DROOP_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_DROOP_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_DROOP_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_DROOP_IN)
#define HWIO_GCCMW_WEST_PLL0_DROOP_DROOP_CODE_BMSK                                           0xfe
#define HWIO_GCCMW_WEST_PLL0_DROOP_DROOP_CODE_SHFT                                            0x1
#define HWIO_GCCMW_WEST_PLL0_DROOP_DROOP_EN_BMSK                                              0x1
#define HWIO_GCCMW_WEST_PLL0_DROOP_DROOP_EN_SHFT                                              0x0

#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00000038)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00000038)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_RMSK                                                 0xffff
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_FRAC_VAL_ADDR, HWIO_GCCMW_WEST_PLL0_FRAC_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_FRAC_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_FRAC_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_FRAC_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_FRAC_VAL_IN)
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                    0xffff
#define HWIO_GCCMW_WEST_PLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                       0x0

#define HWIO_GCCMW_WEST_PLL0_SPARE_ADDR                                                (GCCMW_REG_REG_BASE      + 0x0000003c)
#define HWIO_GCCMW_WEST_PLL0_SPARE_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x0000003c)
#define HWIO_GCCMW_WEST_PLL0_SPARE_RMSK                                                      0xff
#define HWIO_GCCMW_WEST_PLL0_SPARE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_SPARE_ADDR, HWIO_GCCMW_WEST_PLL0_SPARE_RMSK)
#define HWIO_GCCMW_WEST_PLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL0_SPARE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL0_SPARE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL0_SPARE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL0_SPARE_ADDR,m,v,HWIO_GCCMW_WEST_PLL0_SPARE_IN)
#define HWIO_GCCMW_WEST_PLL0_SPARE_SPARE_OUTPUTS_BMSK                                        0xf0
#define HWIO_GCCMW_WEST_PLL0_SPARE_SPARE_OUTPUTS_SHFT                                         0x4
#define HWIO_GCCMW_WEST_PLL0_SPARE_SPARE_INPUTS_BMSK                                          0xf
#define HWIO_GCCMW_WEST_PLL0_SPARE_SPARE_INPUTS_SHFT                                          0x0

#define HWIO_GCCMW_WEST_PLL1_MODE_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00010000)
#define HWIO_GCCMW_WEST_PLL1_MODE_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_GCCMW_WEST_PLL1_MODE_RMSK                                                 0xffffffff
#define HWIO_GCCMW_WEST_PLL1_MODE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_MODE_ADDR, HWIO_GCCMW_WEST_PLL1_MODE_RMSK)
#define HWIO_GCCMW_WEST_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_MODE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_MODE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_MODE_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_MODE_IN)
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_DET_BMSK                                    0x80000000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_DET_SHFT                                          0x1f
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                 0x40000000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                       0x1e
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_ACK_LATCH_BMSK                                   0x20000000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_ACK_LATCH_SHFT                                         0x1d
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_DET_FINE_BMSK                               0x10000000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_DET_FINE_SHFT                                     0x1c
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BITS27_24_BMSK                                0xf000000
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BITS27_24_SHFT                                     0x18
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                        0x800000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                            0x17
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_UPDATE_BMSK                                        0x400000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_UPDATE_SHFT                                            0x16
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                0x200000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                    0x15
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                  0x100000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                      0x14
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_BIAS_COUNT_BMSK                                     0xfc000
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_BIAS_COUNT_SHFT                                         0xe
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_COUNT_BMSK                                      0x3f00
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_LOCK_COUNT_SHFT                                         0x8
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BITS7_3_BMSK                                       0xf8
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BITS7_3_SHFT                                        0x3
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_RESET_N_BMSK                                            0x4
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_RESET_N_SHFT                                            0x2
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BIT1_BMSK                                           0x2
#define HWIO_GCCMW_WEST_PLL1_MODE_RESERVE_BIT1_SHFT                                           0x1
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_OUTCTRL_BMSK                                            0x1
#define HWIO_GCCMW_WEST_PLL1_MODE_PLL_OUTCTRL_SHFT                                            0x0

#define HWIO_GCCMW_WEST_PLL1_L_VAL_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00010004)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_RMSK                                                    0xffff
#define HWIO_GCCMW_WEST_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_L_VAL_ADDR, HWIO_GCCMW_WEST_PLL1_L_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_L_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_L_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_L_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_L_VAL_IN)
#define HWIO_GCCMW_WEST_PLL1_L_VAL_PLL_L_BMSK                                              0xffff
#define HWIO_GCCMW_WEST_PLL1_L_VAL_PLL_L_SHFT                                                 0x0

#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00010008)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_RMSK                                                0xffff
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_ADDR, HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_IN)
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_PLL_CAL_L_BMSK                                      0xffff
#define HWIO_GCCMW_WEST_PLL1_CAL_L_VAL_PLL_CAL_L_SHFT                                         0x0

#define HWIO_GCCMW_WEST_PLL1_USER_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0001000c)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0001000c)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_USER_CTL_ADDR, HWIO_GCCMW_WEST_PLL1_USER_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_USER_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_USER_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_USER_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_USER_CTL_IN)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BITS31_19_BMSK                           0xfff80000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BITS31_19_SHFT                                 0x13
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                  0x70000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                     0x10
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_POST_DIV_RATIO_ODD_BMSK                              0xf000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                 0xc
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                              0xf00
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                0x8
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                                  0x80
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                   0x7
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                   0x60
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                    0x5
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_TEST_BMSK                                       0x10
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_TEST_SHFT                                        0x4
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BIT3_BMSK                                       0x8
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_RESERVE_BIT3_SHFT                                       0x3
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_ODD_BMSK                                         0x4
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_ODD_SHFT                                         0x2
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_EVEN_BMSK                                        0x2
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_EVEN_SHFT                                        0x1
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_MAIN_BMSK                                        0x1
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_PLLOUT_MAIN_SHFT                                        0x0

#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00010010)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_USER_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL1_USER_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_USER_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_USER_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_RESERVE_BITS31_19_BMSK                         0xfff80000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_RESERVE_BITS31_19_SHFT                               0x13
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                          0x40000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                             0x12
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                          0x20000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                             0x11
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                           0x10000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                              0x10
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                               0x8000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                  0xf
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                            0x4000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                               0xe
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                0x2000
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                   0xd
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                         0x1800
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                            0xb
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                         0x400
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                           0xa
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                0x3e0
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                  0x5
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_WRITE_STATE_EN_BMSK                                  0x10
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_WRITE_STATE_EN_SHFT                                   0x4
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_CALIB_CTRL_BMSK                                       0xe
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_CALIB_CTRL_SHFT                                       0x1
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                           0x1
#define HWIO_GCCMW_WEST_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                           0x0

#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00010014)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00010014)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_ADDR, HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_IN)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                        0xfc000000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                              0x1a
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                       0x3c00000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                            0x16
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK               0x3c0000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                   0x12
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                0x3c000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                    0xe
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                       0x3800
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                          0xb
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                      0x700
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                        0x8
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                            0xf0
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                             0x4
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                     0xf
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                     0x0

#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00010018)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_RMSK                                         0xffffffff
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_BIST_CFG_BMSK                                0xfff00000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_BIST_CFG_SHFT                                      0x14
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                          0xff000
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                              0xc
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                          0xc00
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                            0xa
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                              0x380
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                0x7
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                   0x40
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                    0x6
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                          0x30
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                           0x4
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                          0x8
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                          0x3
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                               0x6
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                               0x1
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                        0x1
#define HWIO_GCCMW_WEST_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                        0x0

#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0001001c)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0001001c)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADDR, HWIO_GCCMW_WEST_PLL1_TEST_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_TEST_CTL_IN)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                     0xc0000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                           0x1e
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                 0x30000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                       0x1c
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                        0x8000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                             0x1b
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_FINE_FCW_BMSK                                     0x7e00000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_FINE_FCW_SHFT                                          0x15
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                             0x100000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                 0x14
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_COARSE_FCW_BMSK                                     0xff000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_COARSE_FCW_SHFT                                         0xc
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                              0x800
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                0xb
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_PROCESS_CALIB_WORD_BMSK                               0x700
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                 0x8
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                               0x80
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                0x7
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_DISABLE_LFSR_BMSK                                      0x40
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_DISABLE_LFSR_SHFT                                       0x6
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST1_SEL_BMSK                                        0x30
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST1_SEL_SHFT                                         0x4
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST0_SEL_BMSK                                         0xc
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST0_SEL_SHFT                                         0x2
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST1_EN_BMSK                                          0x2
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST1_EN_SHFT                                          0x1
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST0_EN_BMSK                                          0x1
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_ATEST0_EN_SHFT                                          0x0

#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00010020)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00010020)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_RMSK                                           0xffffffff
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ADDR, HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_RMSK)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_IN)
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                       0x80000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                             0x1f
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                          0x40000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                0x1e
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                           0x20000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                 0x1d
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                          0x10000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                0x1c
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                     0x8000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                          0x1b
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                  0x6000000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                       0x19
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                       0x1c00000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                            0x16
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                        0x200000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                            0x15
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DISABLE_CLAMP_BMSK                               0x100000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DISABLE_CLAMP_SHFT                                   0x14
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                          0x80000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                             0x13
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                      0x40000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                         0x12
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BIAS_ADJUST_BMSK                                  0x30000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_BIAS_ADJUST_SHFT                                     0x10
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DIV2_NMO_EN_BMSK                                   0x8000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DIV2_NMO_EN_SHFT                                      0xf
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                  0x4000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                     0xe
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                0x2000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                   0xd
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                              0x1000
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                 0xc
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                    0xc00
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                      0xa
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NOISE_MAG_BMSK                                      0x380
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NOISE_MAG_SHFT                                        0x7
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NOISE_GEN_EN_BMSK                                    0x40
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_NOISE_GEN_EN_SHFT                                     0x6
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                    0x20
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                     0x5
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                0x18
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                 0x3
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_STATUS_REG_EN_BMSK                                    0x4
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_STATUS_REG_EN_SHFT                                    0x2
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                   0x2
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                   0x1
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                   0x1
#define HWIO_GCCMW_WEST_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                   0x0

#define HWIO_GCCMW_WEST_PLL1_STATUS_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00010024)
#define HWIO_GCCMW_WEST_PLL1_STATUS_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00010024)
#define HWIO_GCCMW_WEST_PLL1_STATUS_RMSK                                               0xffffffff
#define HWIO_GCCMW_WEST_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_STATUS_ADDR, HWIO_GCCMW_WEST_PLL1_STATUS_RMSK)
#define HWIO_GCCMW_WEST_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_STATUS_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_STATUS_STATUS_31_0_BMSK                                   0xffffffff
#define HWIO_GCCMW_WEST_PLL1_STATUS_STATUS_31_0_SHFT                                          0x0

#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00010028)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00010028)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_RMSK                                             0xffffffff
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_FREQ_CTL_ADDR, HWIO_GCCMW_WEST_PLL1_FREQ_CTL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_FREQ_CTL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_FREQ_CTL_IN)
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                          0xffffffff
#define HWIO_GCCMW_WEST_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                 0x0

#define HWIO_GCCMW_WEST_PLL1_OPMODE_ADDR                                               (GCCMW_REG_REG_BASE      + 0x0001002c)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x0001002c)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_RMSK                                                      0x7
#define HWIO_GCCMW_WEST_PLL1_OPMODE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_OPMODE_ADDR, HWIO_GCCMW_WEST_PLL1_OPMODE_RMSK)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_OPMODE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_OPMODE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_OPMODE_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_OPMODE_IN)
#define HWIO_GCCMW_WEST_PLL1_OPMODE_PLL_OPMODE_BMSK                                           0x7
#define HWIO_GCCMW_WEST_PLL1_OPMODE_PLL_OPMODE_SHFT                                           0x0

#define HWIO_GCCMW_WEST_PLL1_STATE_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00010030)
#define HWIO_GCCMW_WEST_PLL1_STATE_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00010030)
#define HWIO_GCCMW_WEST_PLL1_STATE_RMSK                                                       0x7
#define HWIO_GCCMW_WEST_PLL1_STATE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_STATE_ADDR, HWIO_GCCMW_WEST_PLL1_STATE_RMSK)
#define HWIO_GCCMW_WEST_PLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_STATE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_STATE_PLL_STATE_BMSK                                             0x7
#define HWIO_GCCMW_WEST_PLL1_STATE_PLL_STATE_SHFT                                             0x0

#define HWIO_GCCMW_WEST_PLL1_DROOP_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00010034)
#define HWIO_GCCMW_WEST_PLL1_DROOP_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00010034)
#define HWIO_GCCMW_WEST_PLL1_DROOP_RMSK                                                      0xff
#define HWIO_GCCMW_WEST_PLL1_DROOP_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_DROOP_ADDR, HWIO_GCCMW_WEST_PLL1_DROOP_RMSK)
#define HWIO_GCCMW_WEST_PLL1_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_DROOP_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_DROOP_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_DROOP_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_DROOP_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_DROOP_IN)
#define HWIO_GCCMW_WEST_PLL1_DROOP_DROOP_CODE_BMSK                                           0xfe
#define HWIO_GCCMW_WEST_PLL1_DROOP_DROOP_CODE_SHFT                                            0x1
#define HWIO_GCCMW_WEST_PLL1_DROOP_DROOP_EN_BMSK                                              0x1
#define HWIO_GCCMW_WEST_PLL1_DROOP_DROOP_EN_SHFT                                              0x0

#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00010038)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00010038)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_RMSK                                                 0xffff
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_FRAC_VAL_ADDR, HWIO_GCCMW_WEST_PLL1_FRAC_VAL_RMSK)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_FRAC_VAL_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_FRAC_VAL_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_FRAC_VAL_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_FRAC_VAL_IN)
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_PLL_FRAC_VAL_BMSK                                    0xffff
#define HWIO_GCCMW_WEST_PLL1_FRAC_VAL_PLL_FRAC_VAL_SHFT                                       0x0

#define HWIO_GCCMW_WEST_PLL1_SPARE_ADDR                                                (GCCMW_REG_REG_BASE      + 0x0001003c)
#define HWIO_GCCMW_WEST_PLL1_SPARE_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x0001003c)
#define HWIO_GCCMW_WEST_PLL1_SPARE_RMSK                                                      0xff
#define HWIO_GCCMW_WEST_PLL1_SPARE_IN          \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_SPARE_ADDR, HWIO_GCCMW_WEST_PLL1_SPARE_RMSK)
#define HWIO_GCCMW_WEST_PLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WEST_PLL1_SPARE_ADDR, m)
#define HWIO_GCCMW_WEST_PLL1_SPARE_OUT(v)      \
        out_dword(HWIO_GCCMW_WEST_PLL1_SPARE_ADDR,v)
#define HWIO_GCCMW_WEST_PLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WEST_PLL1_SPARE_ADDR,m,v,HWIO_GCCMW_WEST_PLL1_SPARE_IN)
#define HWIO_GCCMW_WEST_PLL1_SPARE_SPARE_OUTPUTS_BMSK                                        0xf0
#define HWIO_GCCMW_WEST_PLL1_SPARE_SPARE_OUTPUTS_SHFT                                         0x4
#define HWIO_GCCMW_WEST_PLL1_SPARE_SPARE_INPUTS_BMSK                                          0xf
#define HWIO_GCCMW_WEST_PLL1_SPARE_SPARE_INPUTS_SHFT                                          0x0

#define HWIO_GCCMW_CE0_BCR_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x00030000)
#define HWIO_GCCMW_CE0_BCR_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCCMW_CE0_BCR_RMSK                                                               0x1
#define HWIO_GCCMW_CE0_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_BCR_ADDR, HWIO_GCCMW_CE0_BCR_RMSK)
#define HWIO_GCCMW_CE0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_BCR_ADDR, m)
#define HWIO_GCCMW_CE0_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_BCR_ADDR,v)
#define HWIO_GCCMW_CE0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_BCR_ADDR,m,v,HWIO_GCCMW_CE0_BCR_IN)
#define HWIO_GCCMW_CE0_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCCMW_CE0_BCR_BLK_ARES_SHFT                                                      0x0

#define HWIO_GCCMW_CE0_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00030004)
#define HWIO_GCCMW_CE0_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_GCCMW_CE0_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCCMW_CE0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_CMD_RCGR_ADDR, HWIO_GCCMW_CE0_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CE0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CE0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CE0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CE0_CMD_RCGR_IN)
#define HWIO_GCCMW_CE0_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_CE0_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_CE0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_CE0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_CE0_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_CE0_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_CE0_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_CE0_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_CE0_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00030008)
#define HWIO_GCCMW_CE0_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_GCCMW_CE0_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCCMW_CE0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_CFG_RCGR_ADDR, HWIO_GCCMW_CE0_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CE0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CE0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CE0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CE0_CFG_RCGR_IN)
#define HWIO_GCCMW_CE0_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_CE0_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_CE0_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_CE0_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_CE0_AHB_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0003000c)
#define HWIO_GCCMW_CE0_AHB_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0003000c)
#define HWIO_GCCMW_CE0_AHB_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_CE0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_AHB_CBCR_ADDR, HWIO_GCCMW_CE0_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CE0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CE0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CE0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CE0_AHB_CBCR_IN)
#define HWIO_GCCMW_CE0_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_CE0_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_CE0_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_CE0_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00030010)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_CE0_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00030014)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_ADDR, HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_IN)
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFVBU_CE0_DVM_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00030018)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_RMSK                                        0x80007ff1
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_CE0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_CE0_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x0003001c)
#define HWIO_GCCMW_CE0_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x0003001c)
#define HWIO_GCCMW_CE0_CBCR_RMSK                                                       0x80007ff1
#define HWIO_GCCMW_CE0_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_CBCR_ADDR, HWIO_GCCMW_CE0_CBCR_RMSK)
#define HWIO_GCCMW_CE0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_CBCR_ADDR, m)
#define HWIO_GCCMW_CE0_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_CBCR_ADDR,v)
#define HWIO_GCCMW_CE0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_CBCR_ADDR,m,v,HWIO_GCCMW_CE0_CBCR_IN)
#define HWIO_GCCMW_CE0_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_CE0_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCCMW_CE0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCCMW_CE0_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCCMW_CE0_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCCMW_CE0_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCCMW_CE0_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCCMW_CE0_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_CE0_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_CE0_RESETR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00030020)
#define HWIO_GCCMW_CE0_RESETR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00030020)
#define HWIO_GCCMW_CE0_RESETR_RMSK                                                            0x1
#define HWIO_GCCMW_CE0_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_RESETR_ADDR, HWIO_GCCMW_CE0_RESETR_RMSK)
#define HWIO_GCCMW_CE0_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_RESETR_ADDR, m)
#define HWIO_GCCMW_CE0_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_RESETR_ADDR,v)
#define HWIO_GCCMW_CE0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_RESETR_ADDR,m,v,HWIO_GCCMW_CE0_RESETR_IN)
#define HWIO_GCCMW_CE0_RESETR_MMU_CLIENT_ARES_BMSK                                            0x1
#define HWIO_GCCMW_CE0_RESETR_MMU_CLIENT_ARES_SHFT                                            0x0

#define HWIO_GCCMW_CE0_AXI_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00030024)
#define HWIO_GCCMW_CE0_AXI_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00030024)
#define HWIO_GCCMW_CE0_AXI_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_CE0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE0_AXI_CBCR_ADDR, HWIO_GCCMW_CE0_AXI_CBCR_RMSK)
#define HWIO_GCCMW_CE0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE0_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_CE0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE0_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_CE0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE0_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_CE0_AXI_CBCR_IN)
#define HWIO_GCCMW_CE0_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_CE0_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_CE0_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_CE0_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_CE1_BCR_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x00040000)
#define HWIO_GCCMW_CE1_BCR_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCCMW_CE1_BCR_RMSK                                                               0x1
#define HWIO_GCCMW_CE1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_BCR_ADDR, HWIO_GCCMW_CE1_BCR_RMSK)
#define HWIO_GCCMW_CE1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_BCR_ADDR, m)
#define HWIO_GCCMW_CE1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_BCR_ADDR,v)
#define HWIO_GCCMW_CE1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_BCR_ADDR,m,v,HWIO_GCCMW_CE1_BCR_IN)
#define HWIO_GCCMW_CE1_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCCMW_CE1_BCR_BLK_ARES_SHFT                                                      0x0

#define HWIO_GCCMW_CE1_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00040004)
#define HWIO_GCCMW_CE1_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_GCCMW_CE1_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCCMW_CE1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_CMD_RCGR_ADDR, HWIO_GCCMW_CE1_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CE1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CE1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CE1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CE1_CMD_RCGR_IN)
#define HWIO_GCCMW_CE1_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_CE1_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_CE1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_CE1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_CE1_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_CE1_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_CE1_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_CE1_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_CE1_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00040008)
#define HWIO_GCCMW_CE1_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_GCCMW_CE1_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCCMW_CE1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_CFG_RCGR_ADDR, HWIO_GCCMW_CE1_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CE1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CE1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CE1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CE1_CFG_RCGR_IN)
#define HWIO_GCCMW_CE1_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_CE1_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_CE1_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_CE1_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_CE1_AHB_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0004000c)
#define HWIO_GCCMW_CE1_AHB_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_GCCMW_CE1_AHB_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_CE1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_AHB_CBCR_ADDR, HWIO_GCCMW_CE1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CE1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CE1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CE1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CE1_AHB_CBCR_IN)
#define HWIO_GCCMW_CE1_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_CE1_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_CE1_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_CE1_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00040010)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_CE1_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00040014)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00040014)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_ADDR, HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_IN)
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFVBU_CE1_DVM_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00040018)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00040018)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_RMSK                                        0x80007ff1
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_CE1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_CE1_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x0004001c)
#define HWIO_GCCMW_CE1_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x0004001c)
#define HWIO_GCCMW_CE1_CBCR_RMSK                                                       0x80007ff1
#define HWIO_GCCMW_CE1_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_CBCR_ADDR, HWIO_GCCMW_CE1_CBCR_RMSK)
#define HWIO_GCCMW_CE1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_CBCR_ADDR, m)
#define HWIO_GCCMW_CE1_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_CBCR_ADDR,v)
#define HWIO_GCCMW_CE1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_CBCR_ADDR,m,v,HWIO_GCCMW_CE1_CBCR_IN)
#define HWIO_GCCMW_CE1_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_CE1_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCCMW_CE1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCCMW_CE1_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCCMW_CE1_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCCMW_CE1_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCCMW_CE1_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCCMW_CE1_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_CE1_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_CE1_RESETR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00040020)
#define HWIO_GCCMW_CE1_RESETR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00040020)
#define HWIO_GCCMW_CE1_RESETR_RMSK                                                            0x1
#define HWIO_GCCMW_CE1_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_RESETR_ADDR, HWIO_GCCMW_CE1_RESETR_RMSK)
#define HWIO_GCCMW_CE1_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_RESETR_ADDR, m)
#define HWIO_GCCMW_CE1_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_RESETR_ADDR,v)
#define HWIO_GCCMW_CE1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_RESETR_ADDR,m,v,HWIO_GCCMW_CE1_RESETR_IN)
#define HWIO_GCCMW_CE1_RESETR_MMU_CLIENT_ARES_BMSK                                            0x1
#define HWIO_GCCMW_CE1_RESETR_MMU_CLIENT_ARES_SHFT                                            0x0

#define HWIO_GCCMW_CE1_AXI_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00040024)
#define HWIO_GCCMW_CE1_AXI_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00040024)
#define HWIO_GCCMW_CE1_AXI_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_CE1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CE1_AXI_CBCR_ADDR, HWIO_GCCMW_CE1_AXI_CBCR_RMSK)
#define HWIO_GCCMW_CE1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CE1_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_CE1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CE1_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_CE1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CE1_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_CE1_AXI_CBCR_IN)
#define HWIO_GCCMW_CE1_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_CE1_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_CE1_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_CE1_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_CONFIG_FAB_BCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00050000)
#define HWIO_GCCMW_CONFIG_FAB_BCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_GCCMW_CONFIG_FAB_BCR_RMSK                                                        0x1
#define HWIO_GCCMW_CONFIG_FAB_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CONFIG_FAB_BCR_ADDR, HWIO_GCCMW_CONFIG_FAB_BCR_RMSK)
#define HWIO_GCCMW_CONFIG_FAB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CONFIG_FAB_BCR_ADDR, m)
#define HWIO_GCCMW_CONFIG_FAB_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CONFIG_FAB_BCR_ADDR,v)
#define HWIO_GCCMW_CONFIG_FAB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CONFIG_FAB_BCR_ADDR,m,v,HWIO_GCCMW_CONFIG_FAB_BCR_IN)
#define HWIO_GCCMW_CONFIG_FAB_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCMW_CONFIG_FAB_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00050004)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CONF_FAB_CMD_RCGR_ADDR, HWIO_GCCMW_CONF_FAB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CONF_FAB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CONF_FAB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CONF_FAB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CONF_FAB_CMD_RCGR_IN)
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_CONF_FAB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00050008)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CONF_FAB_CFG_RCGR_ADDR, HWIO_GCCMW_CONF_FAB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CONF_FAB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CONF_FAB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CONF_FAB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CONF_FAB_CFG_RCGR_IN)
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_CONF_FAB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x0005000c)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x0005000c)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_RMSK                                      0x80000001
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_AHB2MSM_CFAB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_CFAB_CORE_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00050010)
#define HWIO_GCCMW_CFAB_CORE_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_GCCMW_CFAB_CORE_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_CFAB_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_CORE_CBCR_ADDR, HWIO_GCCMW_CFAB_CORE_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_CORE_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_CORE_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_CORE_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_CORE_CBCR_IN)
#define HWIO_GCCMW_CFAB_CORE_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_CFAB_CORE_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_CFAB_CORE_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_CFAB_CORE_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_ADDR                                    (GCCMW_REG_REG_BASE      + 0x00050030)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_OFFS                                    (GCCMW_REG_REG_BASE_OFFS + 0x00050030)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_RMSK                                    0x80000001
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_GCCMW_CFAB_SATA_PHY_CFG_FCLK_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00050038)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00050038)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_CFAB_SFAB_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0005003c)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0005003c)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_ADDR, HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_IN)
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_CFAB_SFAB_M_AXI_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00050040)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00050040)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_CFAB_TOPCFG1_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00050044)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00050044)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_CFAB_TOPCFG2_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00050048)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00050048)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_CFAB_WCSFPB_FCLK_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00050064)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00050064)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_ADDR, HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_IN)
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_CFAB_AXI_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00050068)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00050068)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TOPCFG1_AHB_CBCR_ADDR, HWIO_GCCMW_TOPCFG1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TOPCFG1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TOPCFG1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TOPCFG1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TOPCFG1_AHB_CBCR_IN)
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_TOPCFG1_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x0005006c)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x0005006c)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_TOPCFG1_XPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00050070)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00050070)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TOPCFG2_AHB_CBCR_ADDR, HWIO_GCCMW_TOPCFG2_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TOPCFG2_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TOPCFG2_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TOPCFG2_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TOPCFG2_AHB_CBCR_IN)
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_TOPCFG2_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x00050078)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x00050078)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_CFAB_HDMA_SFPB_FCLK_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_CPRC_APCS_BCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00060000)
#define HWIO_GCCMW_CPRC_APCS_BCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCCMW_CPRC_APCS_BCR_RMSK                                                         0x1
#define HWIO_GCCMW_CPRC_APCS_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_BCR_ADDR, HWIO_GCCMW_CPRC_APCS_BCR_RMSK)
#define HWIO_GCCMW_CPRC_APCS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_BCR_ADDR, m)
#define HWIO_GCCMW_CPRC_APCS_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_APCS_BCR_ADDR,v)
#define HWIO_GCCMW_CPRC_APCS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_APCS_BCR_ADDR,m,v,HWIO_GCCMW_CPRC_APCS_BCR_IN)
#define HWIO_GCCMW_CPRC_APCS_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCCMW_CPRC_APCS_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00060004)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00060004)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ADDR, HWIO_GCCMW_CPRC_APCS_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_APCS_CMD_RCGR_IN)
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_CPRC_APCS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00060008)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00060008)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_CFG_RCGR_ADDR, HWIO_GCCMW_CPRC_APCS_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_APCS_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_APCS_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_APCS_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_APCS_CFG_RCGR_IN)
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_CPRC_APCS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0006000c)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0006000c)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_ADDR, HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_IN)
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_HMSS_CPRC_APCS_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_CPRC_DIG_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00070000)
#define HWIO_GCCMW_CPRC_DIG_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00070000)
#define HWIO_GCCMW_CPRC_DIG_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_CPRC_DIG_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_BCR_ADDR, HWIO_GCCMW_CPRC_DIG_BCR_RMSK)
#define HWIO_GCCMW_CPRC_DIG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_BCR_ADDR, m)
#define HWIO_GCCMW_CPRC_DIG_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_DIG_BCR_ADDR,v)
#define HWIO_GCCMW_CPRC_DIG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_DIG_BCR_ADDR,m,v,HWIO_GCCMW_CPRC_DIG_BCR_IN)
#define HWIO_GCCMW_CPRC_DIG_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_CPRC_DIG_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00070004)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00070004)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ADDR, HWIO_GCCMW_CPRC_DIG_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_DIG_CMD_RCGR_IN)
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_CPRC_DIG_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00070008)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00070008)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CFG_RCGR_ADDR, HWIO_GCCMW_CPRC_DIG_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_DIG_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_DIG_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_DIG_CFG_RCGR_IN)
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_CPRC_DIG_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0007000c)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0007000c)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_AHB_CBCR_ADDR, HWIO_GCCMW_CPRC_DIG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_DIG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_DIG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_DIG_AHB_CBCR_IN)
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_CPRC_DIG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_CPRC_DIG_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00070010)
#define HWIO_GCCMW_CPRC_DIG_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00070010)
#define HWIO_GCCMW_CPRC_DIG_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_CPRC_DIG_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CBCR_ADDR, HWIO_GCCMW_CPRC_DIG_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_DIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_DIG_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_DIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_DIG_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_DIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_DIG_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_DIG_CBCR_IN)
#define HWIO_GCCMW_CPRC_DIG_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_CPRC_DIG_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_CPRC_DIG_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_CPRC_DIG_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_CPRC_MEM_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00080000)
#define HWIO_GCCMW_CPRC_MEM_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00080000)
#define HWIO_GCCMW_CPRC_MEM_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_CPRC_MEM_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_BCR_ADDR, HWIO_GCCMW_CPRC_MEM_BCR_RMSK)
#define HWIO_GCCMW_CPRC_MEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_BCR_ADDR, m)
#define HWIO_GCCMW_CPRC_MEM_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_MEM_BCR_ADDR,v)
#define HWIO_GCCMW_CPRC_MEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_MEM_BCR_ADDR,m,v,HWIO_GCCMW_CPRC_MEM_BCR_IN)
#define HWIO_GCCMW_CPRC_MEM_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_CPRC_MEM_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00080004)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ADDR, HWIO_GCCMW_CPRC_MEM_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_MEM_CMD_RCGR_IN)
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_CPRC_MEM_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00080008)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CFG_RCGR_ADDR, HWIO_GCCMW_CPRC_MEM_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_MEM_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_MEM_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_MEM_CFG_RCGR_IN)
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_CPRC_MEM_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0008000c)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0008000c)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_AHB_CBCR_ADDR, HWIO_GCCMW_CPRC_MEM_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_MEM_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_MEM_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_MEM_AHB_CBCR_IN)
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_CPRC_MEM_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_CPRC_MEM_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00080010)
#define HWIO_GCCMW_CPRC_MEM_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00080010)
#define HWIO_GCCMW_CPRC_MEM_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_CPRC_MEM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CBCR_ADDR, HWIO_GCCMW_CPRC_MEM_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_MEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_MEM_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_MEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_MEM_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_MEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_MEM_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_MEM_CBCR_IN)
#define HWIO_GCCMW_CPRC_MEM_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_CPRC_MEM_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_CPRC_MEM_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_CPRC_MEM_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_CTCSR_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00090000)
#define HWIO_GCCMW_CTCSR_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00090000)
#define HWIO_GCCMW_CTCSR_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_CTCSR_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CTCSR_BCR_ADDR, HWIO_GCCMW_CTCSR_BCR_RMSK)
#define HWIO_GCCMW_CTCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CTCSR_BCR_ADDR, m)
#define HWIO_GCCMW_CTCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CTCSR_BCR_ADDR,v)
#define HWIO_GCCMW_CTCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CTCSR_BCR_ADDR,m,v,HWIO_GCCMW_CTCSR_BCR_IN)
#define HWIO_GCCMW_CTCSR_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_CTCSR_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_CTCSR_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00090004)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00090004)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_CTCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CTCSR_AHB_CBCR_ADDR, HWIO_GCCMW_CTCSR_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CTCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CTCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CTCSR_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CTCSR_AHB_CBCR_IN)
#define HWIO_GCCMW_CTCSR_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_CTCSR_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_CTCSR_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_CTCSR_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC0_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x000a0000)
#define HWIO_GCCMW_EMAC0_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x000a0000)
#define HWIO_GCCMW_EMAC0_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_EMAC0_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_BCR_ADDR, HWIO_GCCMW_EMAC0_BCR_RMSK)
#define HWIO_GCCMW_EMAC0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_BCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_BCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_BCR_ADDR,m,v,HWIO_GCCMW_EMAC0_BCR_IN)
#define HWIO_GCCMW_EMAC0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_EMAC0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x000a0004)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x000a0004)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC0_125M_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_125M_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_EMAC0_125M_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x000a0008)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x000a0008)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC0_125M_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_125M_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_125M_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_125M_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_EMAC0_125M_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000a000c)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000a000c)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC0_AHB_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000a0010)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000a0010)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_EMAC0_AHB_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x000a0014)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x000a0014)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC0_SYS_25M_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x000a0018)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x000a0018)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_EMAC0_SYS_25M_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000a001c)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000a001c)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC0_TX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_TX_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_EMAC0_TX_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000a0020)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000a0020)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC0_TX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_TX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_TX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC0_TX_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_EMAC0_TX_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_EMAC0_TX_M_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000a0024)
#define HWIO_GCCMW_EMAC0_TX_M_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000a0024)
#define HWIO_GCCMW_EMAC0_TX_M_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC0_TX_M_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_M_ADDR, HWIO_GCCMW_EMAC0_TX_M_RMSK)
#define HWIO_GCCMW_EMAC0_TX_M_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_M_ADDR, m)
#define HWIO_GCCMW_EMAC0_TX_M_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_TX_M_ADDR,v)
#define HWIO_GCCMW_EMAC0_TX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_TX_M_ADDR,m,v,HWIO_GCCMW_EMAC0_TX_M_IN)
#define HWIO_GCCMW_EMAC0_TX_M_M_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC0_TX_M_M_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC0_TX_N_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000a0028)
#define HWIO_GCCMW_EMAC0_TX_N_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000a0028)
#define HWIO_GCCMW_EMAC0_TX_N_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC0_TX_N_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_N_ADDR, HWIO_GCCMW_EMAC0_TX_N_RMSK)
#define HWIO_GCCMW_EMAC0_TX_N_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_N_ADDR, m)
#define HWIO_GCCMW_EMAC0_TX_N_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_TX_N_ADDR,v)
#define HWIO_GCCMW_EMAC0_TX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_TX_N_ADDR,m,v,HWIO_GCCMW_EMAC0_TX_N_IN)
#define HWIO_GCCMW_EMAC0_TX_N_N_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC0_TX_N_N_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC0_TX_D_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000a002c)
#define HWIO_GCCMW_EMAC0_TX_D_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000a002c)
#define HWIO_GCCMW_EMAC0_TX_D_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC0_TX_D_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_D_ADDR, HWIO_GCCMW_EMAC0_TX_D_RMSK)
#define HWIO_GCCMW_EMAC0_TX_D_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_TX_D_ADDR, m)
#define HWIO_GCCMW_EMAC0_TX_D_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_TX_D_ADDR,v)
#define HWIO_GCCMW_EMAC0_TX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_TX_D_ADDR,m,v,HWIO_GCCMW_EMAC0_TX_D_IN)
#define HWIO_GCCMW_EMAC0_TX_D_D_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC0_TX_D_D_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC0_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000a0030)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000a0030)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_EMAC0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CBCR_ADDR, HWIO_GCCMW_EMAC0_AHB_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_AHB_CBCR_IN)
#define HWIO_GCCMW_EMAC0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_EMAC0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_EMAC0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x000a0034)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x000a0034)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_EMAC0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x000a0038)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x000a0038)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_EMAC0_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000a003c)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000a003c)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CBCR_ADDR, HWIO_GCCMW_EMAC0_SYS_25M_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_SYS_25M_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_SYS_25M_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_SYS_25M_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_SYS_25M_CBCR_IN)
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC0_SYS_25M_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_GMII0_TX_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000a0040)
#define HWIO_GCCMW_GMII0_TX_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000a0040)
#define HWIO_GCCMW_GMII0_TX_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_GMII0_TX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_GMII0_TX_CBCR_ADDR, HWIO_GCCMW_GMII0_TX_CBCR_RMSK)
#define HWIO_GCCMW_GMII0_TX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GMII0_TX_CBCR_ADDR, m)
#define HWIO_GCCMW_GMII0_TX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_GMII0_TX_CBCR_ADDR,v)
#define HWIO_GCCMW_GMII0_TX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GMII0_TX_CBCR_ADDR,m,v,HWIO_GCCMW_GMII0_TX_CBCR_IN)
#define HWIO_GCCMW_GMII0_TX_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_GMII0_TX_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_GMII0_TX_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_GMII0_TX_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x000a0044)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x000a0044)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_ADDR, HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_IN)
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SFVBU_EMAC0_DVM_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_EMAC0_125M_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x000a0048)
#define HWIO_GCCMW_EMAC0_125M_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x000a0048)
#define HWIO_GCCMW_EMAC0_125M_CBCR_RMSK                                                0x80007ff1
#define HWIO_GCCMW_EMAC0_125M_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CBCR_ADDR, HWIO_GCCMW_EMAC0_125M_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_125M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_125M_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_125M_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_125M_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_125M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_125M_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_125M_CBCR_IN)
#define HWIO_GCCMW_EMAC0_125M_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_EMAC0_125M_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_CORE_ON_BMSK                                  0x4000
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_CORE_ON_SHFT                                     0xe
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                0x2000
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                   0xd
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                               0x1000
#define HWIO_GCCMW_EMAC0_125M_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                  0xc
#define HWIO_GCCMW_EMAC0_125M_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_GCCMW_EMAC0_125M_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_GCCMW_EMAC0_125M_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_GCCMW_EMAC0_125M_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_GCCMW_EMAC0_125M_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_EMAC0_125M_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_EMAC0_AXI_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000a004c)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000a004c)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_EMAC0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_AXI_CBCR_ADDR, HWIO_GCCMW_EMAC0_AXI_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_AXI_CBCR_IN)
#define HWIO_GCCMW_EMAC0_AXI_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_EMAC0_AXI_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_EMAC0_AXI_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC0_AXI_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC0_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x000a0070)
#define HWIO_GCCMW_EMAC0_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x000a0070)
#define HWIO_GCCMW_EMAC0_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_EMAC0_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_RESETR_ADDR, HWIO_GCCMW_EMAC0_RESETR_RMSK)
#define HWIO_GCCMW_EMAC0_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_RESETR_ADDR, m)
#define HWIO_GCCMW_EMAC0_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_RESETR_ADDR,v)
#define HWIO_GCCMW_EMAC0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_RESETR_ADDR,m,v,HWIO_GCCMW_EMAC0_RESETR_IN)
#define HWIO_GCCMW_EMAC0_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_EMAC0_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_EMAC0_RX_MUXR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000a0080)
#define HWIO_GCCMW_EMAC0_RX_MUXR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000a0080)
#define HWIO_GCCMW_EMAC0_RX_MUXR_RMSK                                                         0x3
#define HWIO_GCCMW_EMAC0_RX_MUXR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_RX_MUXR_ADDR, HWIO_GCCMW_EMAC0_RX_MUXR_RMSK)
#define HWIO_GCCMW_EMAC0_RX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_RX_MUXR_ADDR, m)
#define HWIO_GCCMW_EMAC0_RX_MUXR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_RX_MUXR_ADDR,v)
#define HWIO_GCCMW_EMAC0_RX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_RX_MUXR_ADDR,m,v,HWIO_GCCMW_EMAC0_RX_MUXR_IN)
#define HWIO_GCCMW_EMAC0_RX_MUXR_SEL_BMSK                                                     0x3
#define HWIO_GCCMW_EMAC0_RX_MUXR_SEL_SHFT                                                     0x0

#define HWIO_GCCMW_EMAC0_RX_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000a0084)
#define HWIO_GCCMW_EMAC0_RX_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000a0084)
#define HWIO_GCCMW_EMAC0_RX_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_EMAC0_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_RX_CBCR_ADDR, HWIO_GCCMW_EMAC0_RX_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_RX_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_RX_CBCR_IN)
#define HWIO_GCCMW_EMAC0_RX_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_EMAC0_RX_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_EMAC0_RX_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_EMAC0_RX_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000a0088)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000a0088)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_ADDR, HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_RMSK)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_IN)
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC0_RAM_SYS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_EMAC1_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x000b0000)
#define HWIO_GCCMW_EMAC1_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x000b0000)
#define HWIO_GCCMW_EMAC1_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_EMAC1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_BCR_ADDR, HWIO_GCCMW_EMAC1_BCR_RMSK)
#define HWIO_GCCMW_EMAC1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_BCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_BCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_BCR_ADDR,m,v,HWIO_GCCMW_EMAC1_BCR_IN)
#define HWIO_GCCMW_EMAC1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_EMAC1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x000b0004)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x000b0004)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC1_125M_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_125M_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_EMAC1_125M_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x000b0008)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x000b0008)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC1_125M_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_125M_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_125M_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_125M_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_EMAC1_125M_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000b000c)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000b000c)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC1_AHB_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000b0010)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000b0010)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_EMAC1_AHB_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x000b0014)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x000b0014)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC1_SYS_25M_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x000b0018)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x000b0018)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_EMAC1_SYS_25M_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000b001c)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000b001c)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ADDR, HWIO_GCCMW_EMAC1_TX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_TX_CMD_RCGR_IN)
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_EMAC1_TX_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000b0020)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000b0020)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_CFG_RCGR_ADDR, HWIO_GCCMW_EMAC1_TX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_TX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_TX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_EMAC1_TX_CFG_RCGR_IN)
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_EMAC1_TX_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_EMAC1_TX_M_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000b0024)
#define HWIO_GCCMW_EMAC1_TX_M_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000b0024)
#define HWIO_GCCMW_EMAC1_TX_M_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC1_TX_M_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_M_ADDR, HWIO_GCCMW_EMAC1_TX_M_RMSK)
#define HWIO_GCCMW_EMAC1_TX_M_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_M_ADDR, m)
#define HWIO_GCCMW_EMAC1_TX_M_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_TX_M_ADDR,v)
#define HWIO_GCCMW_EMAC1_TX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_TX_M_ADDR,m,v,HWIO_GCCMW_EMAC1_TX_M_IN)
#define HWIO_GCCMW_EMAC1_TX_M_M_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC1_TX_M_M_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC1_TX_N_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000b0028)
#define HWIO_GCCMW_EMAC1_TX_N_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000b0028)
#define HWIO_GCCMW_EMAC1_TX_N_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC1_TX_N_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_N_ADDR, HWIO_GCCMW_EMAC1_TX_N_RMSK)
#define HWIO_GCCMW_EMAC1_TX_N_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_N_ADDR, m)
#define HWIO_GCCMW_EMAC1_TX_N_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_TX_N_ADDR,v)
#define HWIO_GCCMW_EMAC1_TX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_TX_N_ADDR,m,v,HWIO_GCCMW_EMAC1_TX_N_IN)
#define HWIO_GCCMW_EMAC1_TX_N_N_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC1_TX_N_N_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC1_TX_D_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x000b002c)
#define HWIO_GCCMW_EMAC1_TX_D_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x000b002c)
#define HWIO_GCCMW_EMAC1_TX_D_RMSK                                                         0xffff
#define HWIO_GCCMW_EMAC1_TX_D_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_D_ADDR, HWIO_GCCMW_EMAC1_TX_D_RMSK)
#define HWIO_GCCMW_EMAC1_TX_D_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_TX_D_ADDR, m)
#define HWIO_GCCMW_EMAC1_TX_D_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_TX_D_ADDR,v)
#define HWIO_GCCMW_EMAC1_TX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_TX_D_ADDR,m,v,HWIO_GCCMW_EMAC1_TX_D_IN)
#define HWIO_GCCMW_EMAC1_TX_D_D_BMSK                                                       0xffff
#define HWIO_GCCMW_EMAC1_TX_D_D_SHFT                                                          0x0

#define HWIO_GCCMW_EMAC1_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000b0030)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000b0030)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_EMAC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CBCR_ADDR, HWIO_GCCMW_EMAC1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_AHB_CBCR_IN)
#define HWIO_GCCMW_EMAC1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_EMAC1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_EMAC1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x000b0034)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x000b0034)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_EMAC1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x000b0038)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x000b0038)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_EMAC1_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000b003c)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000b003c)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CBCR_ADDR, HWIO_GCCMW_EMAC1_SYS_25M_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_SYS_25M_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_SYS_25M_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_SYS_25M_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_SYS_25M_CBCR_IN)
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC1_SYS_25M_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_GMII1_TX_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000b0040)
#define HWIO_GCCMW_GMII1_TX_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000b0040)
#define HWIO_GCCMW_GMII1_TX_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_GMII1_TX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_GMII1_TX_CBCR_ADDR, HWIO_GCCMW_GMII1_TX_CBCR_RMSK)
#define HWIO_GCCMW_GMII1_TX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GMII1_TX_CBCR_ADDR, m)
#define HWIO_GCCMW_GMII1_TX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_GMII1_TX_CBCR_ADDR,v)
#define HWIO_GCCMW_GMII1_TX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GMII1_TX_CBCR_ADDR,m,v,HWIO_GCCMW_GMII1_TX_CBCR_IN)
#define HWIO_GCCMW_GMII1_TX_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_GMII1_TX_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_GMII1_TX_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_GMII1_TX_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x000b0044)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x000b0044)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_ADDR, HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_IN)
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SFVBU_EMAC1_DVM_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_EMAC1_125M_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x000b0048)
#define HWIO_GCCMW_EMAC1_125M_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x000b0048)
#define HWIO_GCCMW_EMAC1_125M_CBCR_RMSK                                                0x80007ff1
#define HWIO_GCCMW_EMAC1_125M_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CBCR_ADDR, HWIO_GCCMW_EMAC1_125M_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_125M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_125M_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_125M_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_125M_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_125M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_125M_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_125M_CBCR_IN)
#define HWIO_GCCMW_EMAC1_125M_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_EMAC1_125M_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_CORE_ON_BMSK                                  0x4000
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_CORE_ON_SHFT                                     0xe
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                0x2000
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                   0xd
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                               0x1000
#define HWIO_GCCMW_EMAC1_125M_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                  0xc
#define HWIO_GCCMW_EMAC1_125M_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_GCCMW_EMAC1_125M_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_GCCMW_EMAC1_125M_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_GCCMW_EMAC1_125M_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_GCCMW_EMAC1_125M_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_EMAC1_125M_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_EMAC1_AXI_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000b004c)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000b004c)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_EMAC1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_AXI_CBCR_ADDR, HWIO_GCCMW_EMAC1_AXI_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_AXI_CBCR_IN)
#define HWIO_GCCMW_EMAC1_AXI_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_EMAC1_AXI_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_EMAC1_AXI_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_EMAC1_AXI_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_EMAC1_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x000b0070)
#define HWIO_GCCMW_EMAC1_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x000b0070)
#define HWIO_GCCMW_EMAC1_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_EMAC1_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_RESETR_ADDR, HWIO_GCCMW_EMAC1_RESETR_RMSK)
#define HWIO_GCCMW_EMAC1_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_RESETR_ADDR, m)
#define HWIO_GCCMW_EMAC1_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_RESETR_ADDR,v)
#define HWIO_GCCMW_EMAC1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_RESETR_ADDR,m,v,HWIO_GCCMW_EMAC1_RESETR_IN)
#define HWIO_GCCMW_EMAC1_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_EMAC1_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_EMAC1_RX_MUXR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000b0080)
#define HWIO_GCCMW_EMAC1_RX_MUXR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000b0080)
#define HWIO_GCCMW_EMAC1_RX_MUXR_RMSK                                                         0x3
#define HWIO_GCCMW_EMAC1_RX_MUXR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_RX_MUXR_ADDR, HWIO_GCCMW_EMAC1_RX_MUXR_RMSK)
#define HWIO_GCCMW_EMAC1_RX_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_RX_MUXR_ADDR, m)
#define HWIO_GCCMW_EMAC1_RX_MUXR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_RX_MUXR_ADDR,v)
#define HWIO_GCCMW_EMAC1_RX_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_RX_MUXR_ADDR,m,v,HWIO_GCCMW_EMAC1_RX_MUXR_IN)
#define HWIO_GCCMW_EMAC1_RX_MUXR_SEL_BMSK                                                     0x3
#define HWIO_GCCMW_EMAC1_RX_MUXR_SEL_SHFT                                                     0x0

#define HWIO_GCCMW_EMAC1_RX_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000b0084)
#define HWIO_GCCMW_EMAC1_RX_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000b0084)
#define HWIO_GCCMW_EMAC1_RX_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_EMAC1_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_RX_CBCR_ADDR, HWIO_GCCMW_EMAC1_RX_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_RX_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_RX_CBCR_IN)
#define HWIO_GCCMW_EMAC1_RX_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_EMAC1_RX_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_EMAC1_RX_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_EMAC1_RX_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000b0088)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000b0088)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_ADDR, HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_RMSK)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_IN)
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_EMAC1_RAM_SYS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_FAN_TACH_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x000c0000)
#define HWIO_GCCMW_FAN_TACH_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x000c0000)
#define HWIO_GCCMW_FAN_TACH_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_FAN_TACH_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_BCR_ADDR, HWIO_GCCMW_FAN_TACH_BCR_RMSK)
#define HWIO_GCCMW_FAN_TACH_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_BCR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_BCR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_BCR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_BCR_IN)
#define HWIO_GCCMW_FAN_TACH_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_FAN_TACH_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000c0004)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000c0004)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_CMD_RCGR_ADDR, HWIO_GCCMW_FAN_TACH_CMD_RCGR_RMSK)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_CMD_RCGR_IN)
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_FAN_TACH_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000c0008)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000c0008)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_CFG_RCGR_ADDR, HWIO_GCCMW_FAN_TACH_CFG_RCGR_RMSK)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_CFG_RCGR_IN)
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_FAN_TACH_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000c000c)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000c000c)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_AHB_CBCR_ADDR, HWIO_GCCMW_FAN_TACH_AHB_CBCR_RMSK)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_AHB_CBCR_IN)
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_FAN_TACH_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x000c0010)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x000c0010)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_PWM_CBCR_ADDR, HWIO_GCCMW_FAN_TACH_PWM_CBCR_RMSK)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_PWM_CBCR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_PWM_CBCR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_PWM_CBCR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_PWM_CBCR_IN)
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_FAN_TACH_PWM_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x000c0014)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x000c0014)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_ADDR, HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_IN)
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_FAN_TACH_SLEEP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SLEEP_CMD_RCGR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000f0000)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000f0000)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCCMW_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SLEEP_CMD_RCGR_ADDR, HWIO_GCCMW_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SLEEP_CMD_RCGR_IN)
#define HWIO_GCCMW_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCCMW_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCCMW_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCCMW_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCCMW_SLEEP_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCCMW_SLEEP_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCCMW_SLEEP_CFG_RCGR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x000f0004)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x000f0004)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_RMSK                                                      0x71f
#define HWIO_GCCMW_SLEEP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SLEEP_CFG_RCGR_ADDR, HWIO_GCCMW_SLEEP_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SLEEP_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SLEEP_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SLEEP_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SLEEP_CFG_RCGR_IN)
#define HWIO_GCCMW_SLEEP_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCCMW_SLEEP_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCCMW_SLEEP_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCCMW_SLEEP_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCCMW_XO_CMD_RCGR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x000f0008)
#define HWIO_GCCMW_XO_CMD_RCGR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x000f0008)
#define HWIO_GCCMW_XO_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCCMW_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_XO_CMD_RCGR_ADDR, HWIO_GCCMW_XO_CMD_RCGR_RMSK)
#define HWIO_GCCMW_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_XO_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_XO_CMD_RCGR_IN)
#define HWIO_GCCMW_XO_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_XO_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCCMW_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCCMW_XO_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCCMW_XO_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCCMW_XO_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCCMW_XO_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCCMW_XO_CFG_RCGR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x000f000c)
#define HWIO_GCCMW_XO_CFG_RCGR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x000f000c)
#define HWIO_GCCMW_XO_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCCMW_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_XO_CFG_RCGR_ADDR, HWIO_GCCMW_XO_CFG_RCGR_RMSK)
#define HWIO_GCCMW_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_XO_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_XO_CFG_RCGR_IN)
#define HWIO_GCCMW_XO_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCCMW_XO_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCCMW_XO_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCCMW_XO_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCCMW_IM_SLEEP_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x000f0010)
#define HWIO_GCCMW_IM_SLEEP_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x000f0010)
#define HWIO_GCCMW_IM_SLEEP_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_IM_SLEEP_CBCR_ADDR, HWIO_GCCMW_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_IM_SLEEP_CBCR_IN)
#define HWIO_GCCMW_IM_SLEEP_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_XO_CBCR_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x000f0014)
#define HWIO_GCCMW_XO_CBCR_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x000f0014)
#define HWIO_GCCMW_XO_CBCR_RMSK                                                        0x80000001
#define HWIO_GCCMW_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_XO_CBCR_ADDR, HWIO_GCCMW_XO_CBCR_RMSK)
#define HWIO_GCCMW_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_XO_CBCR_ADDR, m)
#define HWIO_GCCMW_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_XO_CBCR_ADDR,v)
#define HWIO_GCCMW_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_XO_CBCR_ADDR,m,v,HWIO_GCCMW_XO_CBCR_IN)
#define HWIO_GCCMW_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCCMW_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCCMW_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCCMW_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCCMW_XO_DIV4_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x000f0018)
#define HWIO_GCCMW_XO_DIV4_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x000f0018)
#define HWIO_GCCMW_XO_DIV4_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_XO_DIV4_CBCR_ADDR, HWIO_GCCMW_XO_DIV4_CBCR_RMSK)
#define HWIO_GCCMW_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCCMW_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCCMW_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCCMW_XO_DIV4_CBCR_IN)
#define HWIO_GCCMW_XO_DIV4_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_XO_DIV4_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_SGMII_PHY_RESETR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x000f0300)
#define HWIO_GCCMW_SGMII_PHY_RESETR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x000f0300)
#define HWIO_GCCMW_SGMII_PHY_RESETR_RMSK                                                      0x1
#define HWIO_GCCMW_SGMII_PHY_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SGMII_PHY_RESETR_ADDR, HWIO_GCCMW_SGMII_PHY_RESETR_RMSK)
#define HWIO_GCCMW_SGMII_PHY_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SGMII_PHY_RESETR_ADDR, m)
#define HWIO_GCCMW_SGMII_PHY_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SGMII_PHY_RESETR_ADDR,v)
#define HWIO_GCCMW_SGMII_PHY_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SGMII_PHY_RESETR_ADDR,m,v,HWIO_GCCMW_SGMII_PHY_RESETR_IN)
#define HWIO_GCCMW_SGMII_PHY_RESETR_PHY_ARES_BMSK                                             0x1
#define HWIO_GCCMW_SGMII_PHY_RESETR_PHY_ARES_SHFT                                             0x0

#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_ADDR                                          (GCCMW_REG_REG_BASE      + 0x000f0304)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x000f0304)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_RMSK                                                 0x1
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_IN          \
        in_dword_masked(HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_ADDR, HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_RMSK)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_INM(m)      \
        in_dword_masked(HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_ADDR, m)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_OUT(v)      \
        out_dword(HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_ADDR,v)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_ADDR,m,v,HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_IN)
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_REFCLK_REBUF_EN_BMSK                                 0x1
#define HWIO_GCCMW_NORTH_XO_REF_CLK_MISC_REFCLK_REBUF_EN_SHFT                                 0x0

#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_ADDR                                          (GCCMW_REG_REG_BASE      + 0x000f0308)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x000f0308)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_RMSK                                                 0x1
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_IN          \
        in_dword_masked(HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_ADDR, HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_RMSK)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_ADDR, m)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_OUT(v)      \
        out_dword(HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_ADDR,v)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_ADDR,m,v,HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_IN)
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_REFCLK_REBUF_EN_BMSK                                 0x1
#define HWIO_GCCMW_SOUTH_XO_REF_CLK_MISC_REFCLK_REBUF_EN_SHFT                                 0x0

#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x000f0700)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x000f0700)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_RMSK                                                0xf0000
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB_PRE_DIV_CDIVR_ADDR, HWIO_GCCMW_PARB_PRE_DIV_CDIVR_RMSK)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB_PRE_DIV_CDIVR_ADDR, m)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB_PRE_DIV_CDIVR_ADDR,v)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB_PRE_DIV_CDIVR_ADDR,m,v,HWIO_GCCMW_PARB_PRE_DIV_CDIVR_IN)
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_CLK_DIV_BMSK                                        0xf0000
#define HWIO_GCCMW_PARB_PRE_DIV_CDIVR_CLK_DIV_SHFT                                           0x10

#define HWIO_GCCMW_TIC_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x000f0704)
#define HWIO_GCCMW_TIC_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x000f0704)
#define HWIO_GCCMW_TIC_CBCR_RMSK                                                       0x80000001
#define HWIO_GCCMW_TIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TIC_CBCR_ADDR, HWIO_GCCMW_TIC_CBCR_RMSK)
#define HWIO_GCCMW_TIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TIC_CBCR_ADDR, m)
#define HWIO_GCCMW_TIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TIC_CBCR_ADDR,v)
#define HWIO_GCCMW_TIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TIC_CBCR_ADDR,m,v,HWIO_GCCMW_TIC_CBCR_IN)
#define HWIO_GCCMW_TIC_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_TIC_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_TIC_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_TIC_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_SW_SRST_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x00100400)
#define HWIO_GCCMW_SW_SRST_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x00100400)
#define HWIO_GCCMW_SW_SRST_RMSK                                                               0x1
#define HWIO_GCCMW_SW_SRST_IN          \
        in_dword_masked(HWIO_GCCMW_SW_SRST_ADDR, HWIO_GCCMW_SW_SRST_RMSK)
#define HWIO_GCCMW_SW_SRST_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SW_SRST_ADDR, m)
#define HWIO_GCCMW_SW_SRST_OUT(v)      \
        out_dword(HWIO_GCCMW_SW_SRST_ADDR,v)
#define HWIO_GCCMW_SW_SRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SW_SRST_ADDR,m,v,HWIO_GCCMW_SW_SRST_IN)
#define HWIO_GCCMW_SW_SRST_SW_SRST_BMSK                                                       0x1
#define HWIO_GCCMW_SW_SRST_SW_SRST_SHFT                                                       0x0

#define HWIO_GCCMW_WDOG_DEBUG_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00100404)
#define HWIO_GCCMW_WDOG_DEBUG_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00100404)
#define HWIO_GCCMW_WDOG_DEBUG_RMSK                                                        0x3ffff
#define HWIO_GCCMW_WDOG_DEBUG_IN          \
        in_dword_masked(HWIO_GCCMW_WDOG_DEBUG_ADDR, HWIO_GCCMW_WDOG_DEBUG_RMSK)
#define HWIO_GCCMW_WDOG_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WDOG_DEBUG_ADDR, m)
#define HWIO_GCCMW_WDOG_DEBUG_OUT(v)      \
        out_dword(HWIO_GCCMW_WDOG_DEBUG_ADDR,v)
#define HWIO_GCCMW_WDOG_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WDOG_DEBUG_ADDR,m,v,HWIO_GCCMW_WDOG_DEBUG_IN)
#define HWIO_GCCMW_WDOG_DEBUG_WDOG_DEBUG_EN_BMSK                                          0x20000
#define HWIO_GCCMW_WDOG_DEBUG_WDOG_DEBUG_EN_SHFT                                             0x11
#define HWIO_GCCMW_WDOG_DEBUG_PROC_HALT_EN_BMSK                                           0x10000
#define HWIO_GCCMW_WDOG_DEBUG_PROC_HALT_EN_SHFT                                              0x10
#define HWIO_GCCMW_WDOG_DEBUG_SRST_V1_MODE_BMSK                                            0x8000
#define HWIO_GCCMW_WDOG_DEBUG_SRST_V1_MODE_SHFT                                               0xf
#define HWIO_GCCMW_WDOG_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_BMSK                                0x7fff
#define HWIO_GCCMW_WDOG_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_SHFT                                   0x0

#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00100408)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00100408)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RMSK                                              0xffff
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_ADDR, HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RMSK)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_ADDR, m)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_ADDR,v)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_ADDR,m,v,HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_IN)
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RST_XPU_WDOG_1ST_RD_BMSK                          0x8000
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RST_XPU_WDOG_1ST_RD_SHFT                             0xf
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RST_DBG_WDOG_1ST_RD_BMSK                          0x4000
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_RST_DBG_WDOG_1ST_RD_SHFT                             0xe
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_BMSK                    0x3fff
#define HWIO_GCCMW_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_SHFT                       0x0

#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_ADDR                                       (GCCMW_REG_REG_BASE      + 0x0010040c)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x0010040c)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_RMSK                                           0xffff
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_ADDR, HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_RMSK)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_ADDR, m)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_ADDR,v)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_ADDR,m,v,HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_IN)
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_BMSK              0xffff
#define HWIO_GCCMW_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_SHFT                 0x0

#define HWIO_GCCMW_RESET_STATUS_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00100410)
#define HWIO_GCCMW_RESET_STATUS_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00100410)
#define HWIO_GCCMW_RESET_STATUS_RMSK                                                        0x7ff
#define HWIO_GCCMW_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCCMW_RESET_STATUS_ADDR, HWIO_GCCMW_RESET_STATUS_RMSK)
#define HWIO_GCCMW_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCMW_RESET_STATUS_ADDR, m)
#define HWIO_GCCMW_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCCMW_RESET_STATUS_ADDR,v)
#define HWIO_GCCMW_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_RESET_STATUS_ADDR,m,v,HWIO_GCCMW_RESET_STATUS_IN)
#define HWIO_GCCMW_RESET_STATUS_FIRST_PASS_EXPIRE_STATUS_BMSK                               0x400
#define HWIO_GCCMW_RESET_STATUS_FIRST_PASS_EXPIRE_STATUS_SHFT                                 0xa
#define HWIO_GCCMW_RESET_STATUS_MDDR5_SELFREFRDY_STATUS_BMSK                                0x200
#define HWIO_GCCMW_RESET_STATUS_MDDR5_SELFREFRDY_STATUS_SHFT                                  0x9
#define HWIO_GCCMW_RESET_STATUS_MDDR4_SELFREFRDY_STATUS_BMSK                                0x100
#define HWIO_GCCMW_RESET_STATUS_MDDR4_SELFREFRDY_STATUS_SHFT                                  0x8
#define HWIO_GCCMW_RESET_STATUS_MDDR3_SELFREFRDY_STATUS_BMSK                                 0x80
#define HWIO_GCCMW_RESET_STATUS_MDDR3_SELFREFRDY_STATUS_SHFT                                  0x7
#define HWIO_GCCMW_RESET_STATUS_MDDR2_SELFREFRDY_STATUS_BMSK                                 0x40
#define HWIO_GCCMW_RESET_STATUS_MDDR2_SELFREFRDY_STATUS_SHFT                                  0x6
#define HWIO_GCCMW_RESET_STATUS_MDDR1_SELFREFRDY_STATUS_BMSK                                 0x20
#define HWIO_GCCMW_RESET_STATUS_MDDR1_SELFREFRDY_STATUS_SHFT                                  0x5
#define HWIO_GCCMW_RESET_STATUS_MDDR0_SELFREFRDY_STATUS_BMSK                                 0x10
#define HWIO_GCCMW_RESET_STATUS_MDDR0_SELFREFRDY_STATUS_SHFT                                  0x4
#define HWIO_GCCMW_RESET_STATUS_TSENSE_RESET_STATUS_BMSK                                      0x8
#define HWIO_GCCMW_RESET_STATUS_TSENSE_RESET_STATUS_SHFT                                      0x3
#define HWIO_GCCMW_RESET_STATUS_SRST_STATUS_BMSK                                              0x4
#define HWIO_GCCMW_RESET_STATUS_SRST_STATUS_SHFT                                              0x2
#define HWIO_GCCMW_RESET_STATUS_DEBUG_RESET_STATUS_BMSK                                       0x3
#define HWIO_GCCMW_RESET_STATUS_DEBUG_RESET_STATUS_SHFT                                       0x0

#define HWIO_GCCMW_PROC_HALT_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00100414)
#define HWIO_GCCMW_PROC_HALT_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00100414)
#define HWIO_GCCMW_PROC_HALT_RMSK                                                             0x1
#define HWIO_GCCMW_PROC_HALT_IN          \
        in_dword_masked(HWIO_GCCMW_PROC_HALT_ADDR, HWIO_GCCMW_PROC_HALT_RMSK)
#define HWIO_GCCMW_PROC_HALT_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PROC_HALT_ADDR, m)
#define HWIO_GCCMW_PROC_HALT_OUT(v)      \
        out_dword(HWIO_GCCMW_PROC_HALT_ADDR,v)
#define HWIO_GCCMW_PROC_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PROC_HALT_ADDR,m,v,HWIO_GCCMW_PROC_HALT_IN)
#define HWIO_GCCMW_PROC_HALT_PROC_HALT_BMSK                                                   0x1
#define HWIO_GCCMW_PROC_HALT_PROC_HALT_SHFT                                                   0x0

#define HWIO_GCCMW_ACC_MISC_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00100418)
#define HWIO_GCCMW_ACC_MISC_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00100418)
#define HWIO_GCCMW_ACC_MISC_RMSK                                                              0x1
#define HWIO_GCCMW_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCCMW_ACC_MISC_ADDR, HWIO_GCCMW_ACC_MISC_RMSK)
#define HWIO_GCCMW_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCCMW_ACC_MISC_ADDR, m)
#define HWIO_GCCMW_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCCMW_ACC_MISC_ADDR,v)
#define HWIO_GCCMW_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_ACC_MISC_ADDR,m,v,HWIO_GCCMW_ACC_MISC_IN)
#define HWIO_GCCMW_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                          0x1
#define HWIO_GCCMW_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                          0x0

#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00100420)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00100420)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_RMSK                                             0xffffffff
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_IN          \
        in_dword_masked(HWIO_GCCMW_FIRST_PASS_TIMEOUT_ADDR, HWIO_GCCMW_FIRST_PASS_TIMEOUT_RMSK)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_GCCMW_FIRST_PASS_TIMEOUT_ADDR, m)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_OUT(v)      \
        out_dword(HWIO_GCCMW_FIRST_PASS_TIMEOUT_ADDR,v)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_FIRST_PASS_TIMEOUT_ADDR,m,v,HWIO_GCCMW_FIRST_PASS_TIMEOUT_IN)
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_TIMER_VAL_BMSK                                   0xffffffff
#define HWIO_GCCMW_FIRST_PASS_TIMEOUT_TIMER_VAL_SHFT                                          0x0

#define HWIO_GCCMW_RESET_FSM_CTRL_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00100424)
#define HWIO_GCCMW_RESET_FSM_CTRL_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00100424)
#define HWIO_GCCMW_RESET_FSM_CTRL_RMSK                                                        0x6
#define HWIO_GCCMW_RESET_FSM_CTRL_IN          \
        in_dword_masked(HWIO_GCCMW_RESET_FSM_CTRL_ADDR, HWIO_GCCMW_RESET_FSM_CTRL_RMSK)
#define HWIO_GCCMW_RESET_FSM_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_RESET_FSM_CTRL_ADDR, m)
#define HWIO_GCCMW_RESET_FSM_CTRL_OUT(v)      \
        out_dword(HWIO_GCCMW_RESET_FSM_CTRL_ADDR,v)
#define HWIO_GCCMW_RESET_FSM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_RESET_FSM_CTRL_ADDR,m,v,HWIO_GCCMW_RESET_FSM_CTRL_IN)
#define HWIO_GCCMW_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_BMSK                                      0x4
#define HWIO_GCCMW_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_SHFT                                      0x2
#define HWIO_GCCMW_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_BMSK                                    0x2
#define HWIO_GCCMW_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_SHFT                                    0x1

#define HWIO_GCCMW_MDDR_PWROK_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00100600)
#define HWIO_GCCMW_MDDR_PWROK_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00100600)
#define HWIO_GCCMW_MDDR_PWROK_RMSK                                                           0x3f
#define HWIO_GCCMW_MDDR_PWROK_IN          \
        in_dword_masked(HWIO_GCCMW_MDDR_PWROK_ADDR, HWIO_GCCMW_MDDR_PWROK_RMSK)
#define HWIO_GCCMW_MDDR_PWROK_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MDDR_PWROK_ADDR, m)
#define HWIO_GCCMW_MDDR_PWROK_OUT(v)      \
        out_dword(HWIO_GCCMW_MDDR_PWROK_ADDR,v)
#define HWIO_GCCMW_MDDR_PWROK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MDDR_PWROK_ADDR,m,v,HWIO_GCCMW_MDDR_PWROK_IN)
#define HWIO_GCCMW_MDDR_PWROK_MDDR5_PWROK_BMSK                                               0x20
#define HWIO_GCCMW_MDDR_PWROK_MDDR5_PWROK_SHFT                                                0x5
#define HWIO_GCCMW_MDDR_PWROK_MDDR4_PWROK_BMSK                                               0x10
#define HWIO_GCCMW_MDDR_PWROK_MDDR4_PWROK_SHFT                                                0x4
#define HWIO_GCCMW_MDDR_PWROK_MDDR3_PWROK_BMSK                                                0x8
#define HWIO_GCCMW_MDDR_PWROK_MDDR3_PWROK_SHFT                                                0x3
#define HWIO_GCCMW_MDDR_PWROK_MDDR2_PWROK_BMSK                                                0x4
#define HWIO_GCCMW_MDDR_PWROK_MDDR2_PWROK_SHFT                                                0x2
#define HWIO_GCCMW_MDDR_PWROK_MDDR1_PWROK_BMSK                                                0x2
#define HWIO_GCCMW_MDDR_PWROK_MDDR1_PWROK_SHFT                                                0x1
#define HWIO_GCCMW_MDDR_PWROK_MDDR0_PWROK_BMSK                                                0x1
#define HWIO_GCCMW_MDDR_PWROK_MDDR0_PWROK_SHFT                                                0x0

#define HWIO_GCCMW_GP0_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00110000)
#define HWIO_GCCMW_GP0_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00110000)
#define HWIO_GCCMW_GP0_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCCMW_GP0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_CMD_RCGR_ADDR, HWIO_GCCMW_GP0_CMD_RCGR_RMSK)
#define HWIO_GCCMW_GP0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_GP0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_GP0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_GP0_CMD_RCGR_IN)
#define HWIO_GCCMW_GP0_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_GP0_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_GP0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_GP0_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_GP0_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_GP0_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_GP0_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_GP0_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00110004)
#define HWIO_GCCMW_GP0_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00110004)
#define HWIO_GCCMW_GP0_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCCMW_GP0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_CFG_RCGR_ADDR, HWIO_GCCMW_GP0_CFG_RCGR_RMSK)
#define HWIO_GCCMW_GP0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_GP0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_GP0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_GP0_CFG_RCGR_IN)
#define HWIO_GCCMW_GP0_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCCMW_GP0_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCCMW_GP0_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_GP0_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_GP0_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_GP0_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_GP0_M_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00110008)
#define HWIO_GCCMW_GP0_M_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00110008)
#define HWIO_GCCMW_GP0_M_RMSK                                                                0xff
#define HWIO_GCCMW_GP0_M_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_M_ADDR, HWIO_GCCMW_GP0_M_RMSK)
#define HWIO_GCCMW_GP0_M_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_M_ADDR, m)
#define HWIO_GCCMW_GP0_M_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_M_ADDR,v)
#define HWIO_GCCMW_GP0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_M_ADDR,m,v,HWIO_GCCMW_GP0_M_IN)
#define HWIO_GCCMW_GP0_M_M_BMSK                                                              0xff
#define HWIO_GCCMW_GP0_M_M_SHFT                                                               0x0

#define HWIO_GCCMW_GP0_N_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x0011000c)
#define HWIO_GCCMW_GP0_N_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x0011000c)
#define HWIO_GCCMW_GP0_N_RMSK                                                                0xff
#define HWIO_GCCMW_GP0_N_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_N_ADDR, HWIO_GCCMW_GP0_N_RMSK)
#define HWIO_GCCMW_GP0_N_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_N_ADDR, m)
#define HWIO_GCCMW_GP0_N_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_N_ADDR,v)
#define HWIO_GCCMW_GP0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_N_ADDR,m,v,HWIO_GCCMW_GP0_N_IN)
#define HWIO_GCCMW_GP0_N_N_BMSK                                                              0xff
#define HWIO_GCCMW_GP0_N_N_SHFT                                                               0x0

#define HWIO_GCCMW_GP0_D_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00110010)
#define HWIO_GCCMW_GP0_D_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00110010)
#define HWIO_GCCMW_GP0_D_RMSK                                                                0xff
#define HWIO_GCCMW_GP0_D_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_D_ADDR, HWIO_GCCMW_GP0_D_RMSK)
#define HWIO_GCCMW_GP0_D_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_D_ADDR, m)
#define HWIO_GCCMW_GP0_D_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_D_ADDR,v)
#define HWIO_GCCMW_GP0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_D_ADDR,m,v,HWIO_GCCMW_GP0_D_IN)
#define HWIO_GCCMW_GP0_D_D_BMSK                                                              0xff
#define HWIO_GCCMW_GP0_D_D_SHFT                                                               0x0

#define HWIO_GCCMW_GP0_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00110014)
#define HWIO_GCCMW_GP0_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00110014)
#define HWIO_GCCMW_GP0_CBCR_RMSK                                                       0x80000001
#define HWIO_GCCMW_GP0_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_GP0_CBCR_ADDR, HWIO_GCCMW_GP0_CBCR_RMSK)
#define HWIO_GCCMW_GP0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP0_CBCR_ADDR, m)
#define HWIO_GCCMW_GP0_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP0_CBCR_ADDR,v)
#define HWIO_GCCMW_GP0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP0_CBCR_ADDR,m,v,HWIO_GCCMW_GP0_CBCR_IN)
#define HWIO_GCCMW_GP0_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_GP0_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_GP0_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_GP0_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_GP1_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00120000)
#define HWIO_GCCMW_GP1_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00120000)
#define HWIO_GCCMW_GP1_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCCMW_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_CMD_RCGR_ADDR, HWIO_GCCMW_GP1_CMD_RCGR_RMSK)
#define HWIO_GCCMW_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_GP1_CMD_RCGR_IN)
#define HWIO_GCCMW_GP1_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_GP1_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_GP1_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_GP1_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_GP1_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_GP1_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00120004)
#define HWIO_GCCMW_GP1_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00120004)
#define HWIO_GCCMW_GP1_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCCMW_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_CFG_RCGR_ADDR, HWIO_GCCMW_GP1_CFG_RCGR_RMSK)
#define HWIO_GCCMW_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_GP1_CFG_RCGR_IN)
#define HWIO_GCCMW_GP1_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCCMW_GP1_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCCMW_GP1_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_GP1_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_GP1_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_GP1_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_GP1_M_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00120008)
#define HWIO_GCCMW_GP1_M_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00120008)
#define HWIO_GCCMW_GP1_M_RMSK                                                                0xff
#define HWIO_GCCMW_GP1_M_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_M_ADDR, HWIO_GCCMW_GP1_M_RMSK)
#define HWIO_GCCMW_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_M_ADDR, m)
#define HWIO_GCCMW_GP1_M_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_M_ADDR,v)
#define HWIO_GCCMW_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_M_ADDR,m,v,HWIO_GCCMW_GP1_M_IN)
#define HWIO_GCCMW_GP1_M_M_BMSK                                                              0xff
#define HWIO_GCCMW_GP1_M_M_SHFT                                                               0x0

#define HWIO_GCCMW_GP1_N_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x0012000c)
#define HWIO_GCCMW_GP1_N_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x0012000c)
#define HWIO_GCCMW_GP1_N_RMSK                                                                0xff
#define HWIO_GCCMW_GP1_N_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_N_ADDR, HWIO_GCCMW_GP1_N_RMSK)
#define HWIO_GCCMW_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_N_ADDR, m)
#define HWIO_GCCMW_GP1_N_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_N_ADDR,v)
#define HWIO_GCCMW_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_N_ADDR,m,v,HWIO_GCCMW_GP1_N_IN)
#define HWIO_GCCMW_GP1_N_N_BMSK                                                              0xff
#define HWIO_GCCMW_GP1_N_N_SHFT                                                               0x0

#define HWIO_GCCMW_GP1_D_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00120010)
#define HWIO_GCCMW_GP1_D_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00120010)
#define HWIO_GCCMW_GP1_D_RMSK                                                                0xff
#define HWIO_GCCMW_GP1_D_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_D_ADDR, HWIO_GCCMW_GP1_D_RMSK)
#define HWIO_GCCMW_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_D_ADDR, m)
#define HWIO_GCCMW_GP1_D_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_D_ADDR,v)
#define HWIO_GCCMW_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_D_ADDR,m,v,HWIO_GCCMW_GP1_D_IN)
#define HWIO_GCCMW_GP1_D_D_BMSK                                                              0xff
#define HWIO_GCCMW_GP1_D_D_SHFT                                                               0x0

#define HWIO_GCCMW_GP1_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00120014)
#define HWIO_GCCMW_GP1_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00120014)
#define HWIO_GCCMW_GP1_CBCR_RMSK                                                       0x80000001
#define HWIO_GCCMW_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_GP1_CBCR_ADDR, HWIO_GCCMW_GP1_CBCR_RMSK)
#define HWIO_GCCMW_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP1_CBCR_ADDR, m)
#define HWIO_GCCMW_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP1_CBCR_ADDR,v)
#define HWIO_GCCMW_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP1_CBCR_ADDR,m,v,HWIO_GCCMW_GP1_CBCR_IN)
#define HWIO_GCCMW_GP1_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_GP1_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_GP1_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_GP1_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_GP2_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00130000)
#define HWIO_GCCMW_GP2_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00130000)
#define HWIO_GCCMW_GP2_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_GCCMW_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_CMD_RCGR_ADDR, HWIO_GCCMW_GP2_CMD_RCGR_RMSK)
#define HWIO_GCCMW_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_GP2_CMD_RCGR_IN)
#define HWIO_GCCMW_GP2_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_M_BMSK                                                 0x40
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_M_SHFT                                                  0x6
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_N_BMSK                                                 0x20
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_N_SHFT                                                  0x5
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_GP2_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_GP2_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_GP2_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_GP2_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_GP2_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00130004)
#define HWIO_GCCMW_GP2_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00130004)
#define HWIO_GCCMW_GP2_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_GCCMW_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_CFG_RCGR_ADDR, HWIO_GCCMW_GP2_CFG_RCGR_RMSK)
#define HWIO_GCCMW_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_GP2_CFG_RCGR_IN)
#define HWIO_GCCMW_GP2_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_GCCMW_GP2_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_GCCMW_GP2_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_GP2_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_GP2_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_GP2_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_GP2_M_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00130008)
#define HWIO_GCCMW_GP2_M_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00130008)
#define HWIO_GCCMW_GP2_M_RMSK                                                                0xff
#define HWIO_GCCMW_GP2_M_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_M_ADDR, HWIO_GCCMW_GP2_M_RMSK)
#define HWIO_GCCMW_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_M_ADDR, m)
#define HWIO_GCCMW_GP2_M_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_M_ADDR,v)
#define HWIO_GCCMW_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_M_ADDR,m,v,HWIO_GCCMW_GP2_M_IN)
#define HWIO_GCCMW_GP2_M_M_BMSK                                                              0xff
#define HWIO_GCCMW_GP2_M_M_SHFT                                                               0x0

#define HWIO_GCCMW_GP2_N_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x0013000c)
#define HWIO_GCCMW_GP2_N_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x0013000c)
#define HWIO_GCCMW_GP2_N_RMSK                                                                0xff
#define HWIO_GCCMW_GP2_N_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_N_ADDR, HWIO_GCCMW_GP2_N_RMSK)
#define HWIO_GCCMW_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_N_ADDR, m)
#define HWIO_GCCMW_GP2_N_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_N_ADDR,v)
#define HWIO_GCCMW_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_N_ADDR,m,v,HWIO_GCCMW_GP2_N_IN)
#define HWIO_GCCMW_GP2_N_N_BMSK                                                              0xff
#define HWIO_GCCMW_GP2_N_N_SHFT                                                               0x0

#define HWIO_GCCMW_GP2_D_ADDR                                                          (GCCMW_REG_REG_BASE      + 0x00130010)
#define HWIO_GCCMW_GP2_D_OFFS                                                          (GCCMW_REG_REG_BASE_OFFS + 0x00130010)
#define HWIO_GCCMW_GP2_D_RMSK                                                                0xff
#define HWIO_GCCMW_GP2_D_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_D_ADDR, HWIO_GCCMW_GP2_D_RMSK)
#define HWIO_GCCMW_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_D_ADDR, m)
#define HWIO_GCCMW_GP2_D_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_D_ADDR,v)
#define HWIO_GCCMW_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_D_ADDR,m,v,HWIO_GCCMW_GP2_D_IN)
#define HWIO_GCCMW_GP2_D_D_BMSK                                                              0xff
#define HWIO_GCCMW_GP2_D_D_SHFT                                                               0x0

#define HWIO_GCCMW_GP2_CBCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00130014)
#define HWIO_GCCMW_GP2_CBCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00130014)
#define HWIO_GCCMW_GP2_CBCR_RMSK                                                       0x80000001
#define HWIO_GCCMW_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_GP2_CBCR_ADDR, HWIO_GCCMW_GP2_CBCR_RMSK)
#define HWIO_GCCMW_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GP2_CBCR_ADDR, m)
#define HWIO_GCCMW_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_GP2_CBCR_ADDR,v)
#define HWIO_GCCMW_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GP2_CBCR_ADDR,m,v,HWIO_GCCMW_GP2_CBCR_IN)
#define HWIO_GCCMW_GP2_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCCMW_GP2_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCCMW_GP2_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCCMW_GP2_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCCMW_HDMA_BCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00140000)
#define HWIO_GCCMW_HDMA_BCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00140000)
#define HWIO_GCCMW_HDMA_BCR_RMSK                                                              0x1
#define HWIO_GCCMW_HDMA_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_BCR_ADDR, HWIO_GCCMW_HDMA_BCR_RMSK)
#define HWIO_GCCMW_HDMA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_BCR_ADDR,m,v,HWIO_GCCMW_HDMA_BCR_IN)
#define HWIO_GCCMW_HDMA_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCCMW_HDMA_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00140004)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00140004)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ADDR, HWIO_GCCMW_HDMA_AHB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_AHB_CMD_RCGR_IN)
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_HDMA_AHB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00140008)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00140008)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_AHB_CFG_RCGR_ADDR, HWIO_GCCMW_HDMA_AHB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_AHB_CFG_RCGR_IN)
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_HDMA_AHB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0014000c)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0014000c)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ADDR, HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_IN)
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA_SFPB_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00140010)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00140010)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_ADDR, HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_IN)
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_HDMA_SFPB_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00140014)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00140014)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ADDR, HWIO_GCCMW_HDMA_SYS_CMD_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_SYS_CMD_RCGR_IN)
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_HDMA_SYS_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00140018)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00140018)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SYS_CFG_RCGR_ADDR, HWIO_GCCMW_HDMA_SYS_CFG_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SYS_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SYS_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SYS_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_SYS_CFG_RCGR_IN)
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_HDMA_SYS_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0014001c)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0014001c)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ADDR, HWIO_GCCMW_HDMA_VBU_CMD_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_VBU_CMD_RCGR_IN)
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_HDMA_VBU_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00140020)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00140020)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CFG_RCGR_ADDR, HWIO_GCCMW_HDMA_VBU_CFG_RCGR_RMSK)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_VBU_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_VBU_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_HDMA_VBU_CFG_RCGR_IN)
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_HDMA_VBU_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x00140038)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x00140038)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_HDMA_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_HDMA_SFPB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x0014003c)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x0014003c)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HDMA_SFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CBCR_ADDR, HWIO_GCCMW_HDMA_SFPB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SFPB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SFPB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA_SFPB_CBCR_IN)
#define HWIO_GCCMW_HDMA_SFPB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA_SFPB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA_SFPB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA_SFPB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00140040)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00140040)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_HDMA_SFPB_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00140044)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00140044)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_HDMA_VBU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00140048)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00140048)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CORE_CBCR_ADDR, HWIO_GCCMW_HDMA_VBU_CORE_CBCR_RMSK)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_CORE_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_VBU_CORE_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_VBU_CORE_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA_VBU_CORE_CBCR_IN)
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_HDMA_VBU_CORE_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_HDMA0_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00150000)
#define HWIO_GCCMW_HDMA0_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00150000)
#define HWIO_GCCMW_HDMA0_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_HDMA0_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA0_BCR_ADDR, HWIO_GCCMW_HDMA0_BCR_RMSK)
#define HWIO_GCCMW_HDMA0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA0_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA0_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA0_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA0_BCR_ADDR,m,v,HWIO_GCCMW_HDMA0_BCR_IN)
#define HWIO_GCCMW_HDMA0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_HDMA0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_HDMA0_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00150004)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00150004)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HDMA0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA0_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA0_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA0_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA0_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA0_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA0_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA0_SYS_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00150008)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00150008)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_HDMA0_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA0_SYS_CBCR_ADDR, HWIO_GCCMW_HDMA0_SYS_CBCR_RMSK)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA0_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA0_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA0_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA0_SYS_CBCR_IN)
#define HWIO_GCCMW_HDMA0_SYS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA0_SYS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_HDMA0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_HDMA0_SYS_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_HDMA0_SYS_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_HDMA0_SYS_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_HDMA0_SYS_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_HDMA0_SYS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA0_SYS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA0_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0015000c)
#define HWIO_GCCMW_HDMA0_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0015000c)
#define HWIO_GCCMW_HDMA0_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_HDMA0_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA0_RESETR_ADDR, HWIO_GCCMW_HDMA0_RESETR_RMSK)
#define HWIO_GCCMW_HDMA0_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA0_RESETR_ADDR, m)
#define HWIO_GCCMW_HDMA0_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA0_RESETR_ADDR,v)
#define HWIO_GCCMW_HDMA0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA0_RESETR_ADDR,m,v,HWIO_GCCMW_HDMA0_RESETR_IN)
#define HWIO_GCCMW_HDMA0_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_HDMA0_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x00150010)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x00150010)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_HDMA0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_HDMA1_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00160000)
#define HWIO_GCCMW_HDMA1_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00160000)
#define HWIO_GCCMW_HDMA1_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_HDMA1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA1_BCR_ADDR, HWIO_GCCMW_HDMA1_BCR_RMSK)
#define HWIO_GCCMW_HDMA1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA1_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA1_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA1_BCR_ADDR,m,v,HWIO_GCCMW_HDMA1_BCR_IN)
#define HWIO_GCCMW_HDMA1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_HDMA1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_HDMA1_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00160004)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00160004)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HDMA1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA1_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA1_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA1_SYS_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00160008)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00160008)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_HDMA1_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA1_SYS_CBCR_ADDR, HWIO_GCCMW_HDMA1_SYS_CBCR_RMSK)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA1_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA1_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA1_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA1_SYS_CBCR_IN)
#define HWIO_GCCMW_HDMA1_SYS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA1_SYS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_HDMA1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_HDMA1_SYS_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_HDMA1_SYS_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_HDMA1_SYS_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_HDMA1_SYS_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_HDMA1_SYS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA1_SYS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA1_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0016000c)
#define HWIO_GCCMW_HDMA1_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0016000c)
#define HWIO_GCCMW_HDMA1_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_HDMA1_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA1_RESETR_ADDR, HWIO_GCCMW_HDMA1_RESETR_RMSK)
#define HWIO_GCCMW_HDMA1_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA1_RESETR_ADDR, m)
#define HWIO_GCCMW_HDMA1_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA1_RESETR_ADDR,v)
#define HWIO_GCCMW_HDMA1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA1_RESETR_ADDR,m,v,HWIO_GCCMW_HDMA1_RESETR_IN)
#define HWIO_GCCMW_HDMA1_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_HDMA1_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x00160010)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x00160010)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_HDMA1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_HDMA2_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00170000)
#define HWIO_GCCMW_HDMA2_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00170000)
#define HWIO_GCCMW_HDMA2_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_HDMA2_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA2_BCR_ADDR, HWIO_GCCMW_HDMA2_BCR_RMSK)
#define HWIO_GCCMW_HDMA2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA2_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA2_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA2_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA2_BCR_ADDR,m,v,HWIO_GCCMW_HDMA2_BCR_IN)
#define HWIO_GCCMW_HDMA2_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_HDMA2_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_HDMA2_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00170004)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00170004)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HDMA2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA2_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA2_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA2_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA2_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA2_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA2_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA2_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA2_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA2_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA2_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA2_SYS_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00170008)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00170008)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_HDMA2_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA2_SYS_CBCR_ADDR, HWIO_GCCMW_HDMA2_SYS_CBCR_RMSK)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA2_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA2_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA2_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA2_SYS_CBCR_IN)
#define HWIO_GCCMW_HDMA2_SYS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA2_SYS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_HDMA2_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_HDMA2_SYS_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_HDMA2_SYS_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_HDMA2_SYS_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_HDMA2_SYS_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_HDMA2_SYS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA2_SYS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA2_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0017000c)
#define HWIO_GCCMW_HDMA2_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0017000c)
#define HWIO_GCCMW_HDMA2_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_HDMA2_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA2_RESETR_ADDR, HWIO_GCCMW_HDMA2_RESETR_RMSK)
#define HWIO_GCCMW_HDMA2_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA2_RESETR_ADDR, m)
#define HWIO_GCCMW_HDMA2_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA2_RESETR_ADDR,v)
#define HWIO_GCCMW_HDMA2_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA2_RESETR_ADDR,m,v,HWIO_GCCMW_HDMA2_RESETR_IN)
#define HWIO_GCCMW_HDMA2_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_HDMA2_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x00170010)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x00170010)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_HDMA2_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_HDMA3_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00180000)
#define HWIO_GCCMW_HDMA3_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00180000)
#define HWIO_GCCMW_HDMA3_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_HDMA3_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA3_BCR_ADDR, HWIO_GCCMW_HDMA3_BCR_RMSK)
#define HWIO_GCCMW_HDMA3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA3_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA3_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA3_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA3_BCR_ADDR,m,v,HWIO_GCCMW_HDMA3_BCR_IN)
#define HWIO_GCCMW_HDMA3_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_HDMA3_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_HDMA3_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00180004)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00180004)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HDMA3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA3_AHB_CBCR_ADDR, HWIO_GCCMW_HDMA3_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA3_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA3_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA3_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA3_AHB_CBCR_IN)
#define HWIO_GCCMW_HDMA3_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA3_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA3_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA3_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA3_SYS_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00180008)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00180008)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_HDMA3_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA3_SYS_CBCR_ADDR, HWIO_GCCMW_HDMA3_SYS_CBCR_RMSK)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA3_SYS_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA3_SYS_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA3_SYS_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA3_SYS_CBCR_IN)
#define HWIO_GCCMW_HDMA3_SYS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HDMA3_SYS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_HDMA3_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_HDMA3_SYS_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_HDMA3_SYS_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_HDMA3_SYS_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_HDMA3_SYS_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_HDMA3_SYS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HDMA3_SYS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_HDMA3_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0018000c)
#define HWIO_GCCMW_HDMA3_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0018000c)
#define HWIO_GCCMW_HDMA3_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_HDMA3_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA3_RESETR_ADDR, HWIO_GCCMW_HDMA3_RESETR_RMSK)
#define HWIO_GCCMW_HDMA3_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA3_RESETR_ADDR, m)
#define HWIO_GCCMW_HDMA3_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA3_RESETR_ADDR,v)
#define HWIO_GCCMW_HDMA3_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA3_RESETR_ADDR,m,v,HWIO_GCCMW_HDMA3_RESETR_IN)
#define HWIO_GCCMW_HDMA3_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_HDMA3_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x00180010)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x00180010)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_RMSK                                      0x80007ff1
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_HDMA3_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_HDMA_VBU_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00190000)
#define HWIO_GCCMW_HDMA_VBU_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00190000)
#define HWIO_GCCMW_HDMA_VBU_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_HDMA_VBU_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_BCR_ADDR, HWIO_GCCMW_HDMA_VBU_BCR_RMSK)
#define HWIO_GCCMW_HDMA_VBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HDMA_VBU_BCR_ADDR, m)
#define HWIO_GCCMW_HDMA_VBU_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HDMA_VBU_BCR_ADDR,v)
#define HWIO_GCCMW_HDMA_VBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HDMA_VBU_BCR_ADDR,m,v,HWIO_GCCMW_HDMA_VBU_BCR_IN)
#define HWIO_GCCMW_HDMA_VBU_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_HDMA_VBU_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x001a0000)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x001a0000)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ADDR, HWIO_GCCMW_HMSS_BUS_CMD_RCGR_RMSK)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_HMSS_BUS_CMD_RCGR_IN)
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_HMSS_BUS_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x001a0004)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x001a0004)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_BUS_CFG_RCGR_ADDR, HWIO_GCCMW_HMSS_BUS_CFG_RCGR_RMSK)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_BUS_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_BUS_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_BUS_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_HMSS_BUS_CFG_RCGR_IN)
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_HMSS_BUS_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_HMSS_W_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x001a0018)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x001a0018)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_W_AHB_CBCR_ADDR, HWIO_GCCMW_HMSS_W_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_W_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_W_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_W_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_W_AHB_CBCR_IN)
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_HMSS_W_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_HMSS_AXI_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x001a0020)
#define HWIO_GCCMW_HMSS_AXI_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x001a0020)
#define HWIO_GCCMW_HMSS_AXI_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_HMSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_AXI_CBCR_ADDR, HWIO_GCCMW_HMSS_AXI_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_AXI_CBCR_IN)
#define HWIO_GCCMW_HMSS_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_HMSS_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_HMSS_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_HMSS_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x001a002c)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x001a002c)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_NW_AHB_CBCR_ADDR, HWIO_GCCMW_HMSS_NW_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_NW_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_NW_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_NW_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_NW_AHB_CBCR_IN)
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_HMSS_NW_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x001a0030)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x001a0030)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_SW_AHB_CBCR_ADDR, HWIO_GCCMW_HMSS_SW_AHB_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_SW_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_SW_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_SW_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_SW_AHB_CBCR_IN)
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_HMSS_SW_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_IMC_BCR_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x001c0000)
#define HWIO_GCCMW_IMC_BCR_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x001c0000)
#define HWIO_GCCMW_IMC_BCR_RMSK                                                               0x1
#define HWIO_GCCMW_IMC_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMC_BCR_ADDR, HWIO_GCCMW_IMC_BCR_RMSK)
#define HWIO_GCCMW_IMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMC_BCR_ADDR, m)
#define HWIO_GCCMW_IMC_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMC_BCR_ADDR,v)
#define HWIO_GCCMW_IMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMC_BCR_ADDR,m,v,HWIO_GCCMW_IMC_BCR_IN)
#define HWIO_GCCMW_IMC_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCCMW_IMC_BCR_BLK_ARES_SHFT                                                      0x0

#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x001c0004)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x001c0004)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_IMC_IOMMU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x001c0008)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x001c0008)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_ADDR, HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_IN)
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SFAB_IMCFAB_AXI_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_IMEM_BCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x001d0000)
#define HWIO_GCCMW_IMEM_BCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x001d0000)
#define HWIO_GCCMW_IMEM_BCR_RMSK                                                              0x1
#define HWIO_GCCMW_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMEM_BCR_ADDR, HWIO_GCCMW_IMEM_BCR_RMSK)
#define HWIO_GCCMW_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMEM_BCR_ADDR, m)
#define HWIO_GCCMW_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMEM_BCR_ADDR,v)
#define HWIO_GCCMW_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMEM_BCR_ADDR,m,v,HWIO_GCCMW_IMEM_BCR_IN)
#define HWIO_GCCMW_IMEM_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCCMW_IMEM_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x001d0004)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x001d0004)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_IMEM_SLEEP_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x001d0008)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x001d0008)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMEM_SLEEP_CBCR_ADDR, HWIO_GCCMW_IMEM_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMEM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMEM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMEM_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_IMEM_SLEEP_CBCR_IN)
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_IMEM_SLEEP_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_IMEM_AXI_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x001d000c)
#define HWIO_GCCMW_IMEM_AXI_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x001d000c)
#define HWIO_GCCMW_IMEM_AXI_CBCR_RMSK                                                  0x80007ff1
#define HWIO_GCCMW_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_IMEM_AXI_CBCR_ADDR, HWIO_GCCMW_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCCMW_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_IMEM_AXI_CBCR_IN)
#define HWIO_GCCMW_IMEM_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                    0x4000
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                       0xe
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                  0x2000
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                     0xd
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                 0x1000
#define HWIO_GCCMW_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                    0xc
#define HWIO_GCCMW_IMEM_AXI_CBCR_WAKEUP_BMSK                                                0xf00
#define HWIO_GCCMW_IMEM_AXI_CBCR_WAKEUP_SHFT                                                  0x8
#define HWIO_GCCMW_IMEM_AXI_CBCR_SLEEP_BMSK                                                  0xf0
#define HWIO_GCCMW_IMEM_AXI_CBCR_SLEEP_SHFT                                                   0x4
#define HWIO_GCCMW_IMEM_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_IMEM_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_MPM_BCR_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x001e0000)
#define HWIO_GCCMW_MPM_BCR_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x001e0000)
#define HWIO_GCCMW_MPM_BCR_RMSK                                                               0x1
#define HWIO_GCCMW_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_MPM_BCR_ADDR, HWIO_GCCMW_MPM_BCR_RMSK)
#define HWIO_GCCMW_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MPM_BCR_ADDR, m)
#define HWIO_GCCMW_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MPM_BCR_ADDR,v)
#define HWIO_GCCMW_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MPM_BCR_ADDR,m,v,HWIO_GCCMW_MPM_BCR_IN)
#define HWIO_GCCMW_MPM_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCCMW_MPM_BCR_BLK_ARES_SHFT                                                      0x0

#define HWIO_GCCMW_MPM_AHB_CBCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x001e0004)
#define HWIO_GCCMW_MPM_AHB_CBCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x001e0004)
#define HWIO_GCCMW_MPM_AHB_CBCR_RMSK                                                   0x80000001
#define HWIO_GCCMW_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MPM_AHB_CBCR_ADDR, HWIO_GCCMW_MPM_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MPM_AHB_CBCR_IN)
#define HWIO_GCCMW_MPM_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCCMW_MPM_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCCMW_MPM_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCCMW_MPM_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCCMW_MSG_RAM_BCR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x001f0000)
#define HWIO_GCCMW_MSG_RAM_BCR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x001f0000)
#define HWIO_GCCMW_MSG_RAM_BCR_RMSK                                                           0x1
#define HWIO_GCCMW_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_BCR_ADDR, HWIO_GCCMW_MSG_RAM_BCR_RMSK)
#define HWIO_GCCMW_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCCMW_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCCMW_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MSG_RAM_BCR_ADDR,m,v,HWIO_GCCMW_MSG_RAM_BCR_IN)
#define HWIO_GCCMW_MSG_RAM_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCCMW_MSG_RAM_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x001f0004)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x001f0004)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_MSG_RAM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x001f0008)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x001f0008)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_RMSK                                               0x80007ff1
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_AXI_CBCR_ADDR, HWIO_GCCMW_MSG_RAM_AXI_CBCR_RMSK)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MSG_RAM_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MSG_RAM_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MSG_RAM_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_MSG_RAM_AXI_CBCR_IN)
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_MSG_RAM_AXI_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_PARB0_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00200000)
#define HWIO_GCCMW_PARB0_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00200000)
#define HWIO_GCCMW_PARB0_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_PARB0_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB0_BCR_ADDR, HWIO_GCCMW_PARB0_BCR_RMSK)
#define HWIO_GCCMW_PARB0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB0_BCR_ADDR, m)
#define HWIO_GCCMW_PARB0_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB0_BCR_ADDR,v)
#define HWIO_GCCMW_PARB0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB0_BCR_ADDR,m,v,HWIO_GCCMW_PARB0_BCR_IN)
#define HWIO_GCCMW_PARB0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_PARB0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00200004)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00200004)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CMD_RCGR_ADDR, HWIO_GCCMW_PARB0_SER_CMD_RCGR_RMSK)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB0_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB0_SER_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_PARB0_SER_CMD_RCGR_IN)
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_PARB0_SER_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00200008)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00200008)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CFG_RCGR_ADDR, HWIO_GCCMW_PARB0_SER_CFG_RCGR_RMSK)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB0_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB0_SER_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_PARB0_SER_CFG_RCGR_IN)
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_PARB0_SER_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0020000c)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0020000c)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB0_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_PARB0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_PARB0_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_PARB0_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_PARB0_SER_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00200010)
#define HWIO_GCCMW_PARB0_SER_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00200010)
#define HWIO_GCCMW_PARB0_SER_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_PARB0_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CBCR_ADDR, HWIO_GCCMW_PARB0_SER_CBCR_RMSK)
#define HWIO_GCCMW_PARB0_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB0_SER_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB0_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB0_SER_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB0_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB0_SER_CBCR_ADDR,m,v,HWIO_GCCMW_PARB0_SER_CBCR_IN)
#define HWIO_GCCMW_PARB0_SER_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_PARB0_SER_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_PARB0_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_PARB0_SER_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_PARB0_SER_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_PARB0_SER_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_PARB0_SER_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_PARB0_SER_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_PARB0_SER_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_PARB1_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00210000)
#define HWIO_GCCMW_PARB1_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00210000)
#define HWIO_GCCMW_PARB1_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_PARB1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB1_BCR_ADDR, HWIO_GCCMW_PARB1_BCR_RMSK)
#define HWIO_GCCMW_PARB1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB1_BCR_ADDR, m)
#define HWIO_GCCMW_PARB1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB1_BCR_ADDR,v)
#define HWIO_GCCMW_PARB1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB1_BCR_ADDR,m,v,HWIO_GCCMW_PARB1_BCR_IN)
#define HWIO_GCCMW_PARB1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_PARB1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00210004)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00210004)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CMD_RCGR_ADDR, HWIO_GCCMW_PARB1_SER_CMD_RCGR_RMSK)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB1_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB1_SER_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_PARB1_SER_CMD_RCGR_IN)
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_PARB1_SER_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00210008)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00210008)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CFG_RCGR_ADDR, HWIO_GCCMW_PARB1_SER_CFG_RCGR_RMSK)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB1_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB1_SER_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_PARB1_SER_CFG_RCGR_IN)
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_PARB1_SER_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0021000c)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0021000c)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB1_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_PARB1_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB1_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB1_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB1_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_PARB1_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_PARB1_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_PARB1_SER_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00210010)
#define HWIO_GCCMW_PARB1_SER_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00210010)
#define HWIO_GCCMW_PARB1_SER_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_PARB1_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CBCR_ADDR, HWIO_GCCMW_PARB1_SER_CBCR_RMSK)
#define HWIO_GCCMW_PARB1_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB1_SER_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB1_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB1_SER_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB1_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB1_SER_CBCR_ADDR,m,v,HWIO_GCCMW_PARB1_SER_CBCR_IN)
#define HWIO_GCCMW_PARB1_SER_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_PARB1_SER_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_PARB1_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_PARB1_SER_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_PARB1_SER_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_PARB1_SER_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_PARB1_SER_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_PARB1_SER_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_PARB1_SER_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_PARB2_BCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00220000)
#define HWIO_GCCMW_PARB2_BCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00220000)
#define HWIO_GCCMW_PARB2_BCR_RMSK                                                             0x1
#define HWIO_GCCMW_PARB2_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB2_BCR_ADDR, HWIO_GCCMW_PARB2_BCR_RMSK)
#define HWIO_GCCMW_PARB2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB2_BCR_ADDR, m)
#define HWIO_GCCMW_PARB2_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB2_BCR_ADDR,v)
#define HWIO_GCCMW_PARB2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB2_BCR_ADDR,m,v,HWIO_GCCMW_PARB2_BCR_IN)
#define HWIO_GCCMW_PARB2_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCCMW_PARB2_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00220004)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00220004)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_RMSK                                             0x80007ff1
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB2_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_PARB2_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB2_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB2_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB2_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_PARB2_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_PARB2_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_PARB2_SER_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00220008)
#define HWIO_GCCMW_PARB2_SER_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00220008)
#define HWIO_GCCMW_PARB2_SER_CBCR_RMSK                                                 0x80007ff1
#define HWIO_GCCMW_PARB2_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CBCR_ADDR, HWIO_GCCMW_PARB2_SER_CBCR_RMSK)
#define HWIO_GCCMW_PARB2_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB2_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB2_SER_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB2_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB2_SER_CBCR_ADDR,m,v,HWIO_GCCMW_PARB2_SER_CBCR_IN)
#define HWIO_GCCMW_PARB2_SER_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_PARB2_SER_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCCMW_PARB2_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCCMW_PARB2_SER_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCCMW_PARB2_SER_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCCMW_PARB2_SER_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCCMW_PARB2_SER_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCCMW_PARB2_SER_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_PARB2_SER_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0022000c)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0022000c)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_CFAB_PARB_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_PARB_AHB_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00220010)
#define HWIO_GCCMW_PARB_AHB_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00220010)
#define HWIO_GCCMW_PARB_AHB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_PARB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB_AHB_CBCR_ADDR, HWIO_GCCMW_PARB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_PARB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_PARB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_PARB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_PARB_AHB_CBCR_IN)
#define HWIO_GCCMW_PARB_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_PARB_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_PARB_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_PARB_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00220014)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00220014)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_ADDR, HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_IN)
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_PFAB_AXI_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00220018)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00220018)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CMD_RCGR_ADDR, HWIO_GCCMW_PARB2_SER_CMD_RCGR_RMSK)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB2_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB2_SER_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_PARB2_SER_CMD_RCGR_IN)
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCCMW_PARB2_SER_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0022001c)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0022001c)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CFG_RCGR_ADDR, HWIO_GCCMW_PARB2_SER_CFG_RCGR_RMSK)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PARB2_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_PARB2_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PARB2_SER_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_PARB2_SER_CFG_RCGR_IN)
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCCMW_PARB2_SER_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCCMW_QDSS_BCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00230000)
#define HWIO_GCCMW_QDSS_BCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00230000)
#define HWIO_GCCMW_QDSS_BCR_RMSK                                                              0x1
#define HWIO_GCCMW_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_BCR_ADDR, HWIO_GCCMW_QDSS_BCR_RMSK)
#define HWIO_GCCMW_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_BCR_ADDR, m)
#define HWIO_GCCMW_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_BCR_ADDR,v)
#define HWIO_GCCMW_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_BCR_ADDR,m,v,HWIO_GCCMW_QDSS_BCR_IN)
#define HWIO_GCCMW_QDSS_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCCMW_QDSS_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00230004)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00230004)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ADDR, HWIO_GCCMW_QDSS_ATB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_QDSS_ATB_CMD_RCGR_IN)
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_QDSS_ATB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00230008)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00230008)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_ATB_CFG_RCGR_ADDR, HWIO_GCCMW_QDSS_ATB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_ATB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_ATB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_ATB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_QDSS_ATB_CFG_RCGR_IN)
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_QDSS_ATB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0023000c)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0023000c)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ADDR, HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_RMSK)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_IN)
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_QDSS_TRACE_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00230010)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00230010)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_ADDR, HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_RMSK)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_IN)
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_QDSS_TRACE_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00230014)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00230014)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00230018)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00230018)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCCMW_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0023001c)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0023001c)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_DAP_AXI_CBCR_ADDR, HWIO_GCCMW_QDSS_DAP_AXI_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_DAP_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_DAP_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_DAP_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_DAP_AXI_CBCR_IN)
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_QDSS_DAP_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00230020)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00230020)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_ETR_AXI_CBCR_ADDR, HWIO_GCCMW_QDSS_ETR_AXI_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_ETR_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_ETR_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_ETR_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_ETR_AXI_CBCR_IN)
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_QDSS_ETR_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00230024)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00230024)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_ADDR, HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_IN)
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_QDSS_RBCPR_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_QDSS_STM_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00230028)
#define HWIO_GCCMW_QDSS_STM_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00230028)
#define HWIO_GCCMW_QDSS_STM_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_STM_CBCR_ADDR, HWIO_GCCMW_QDSS_STM_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_STM_CBCR_IN)
#define HWIO_GCCMW_QDSS_STM_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_QDSS_STM_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0023002c)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0023002c)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_AT_W1_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00230030)
#define HWIO_GCCMW_AT_W1_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00230030)
#define HWIO_GCCMW_AT_W1_CBCR_RMSK                                                     0x80007ff1
#define HWIO_GCCMW_AT_W1_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W1_CBCR_ADDR, HWIO_GCCMW_AT_W1_CBCR_RMSK)
#define HWIO_GCCMW_AT_W1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W1_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W1_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W1_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W1_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W1_CBCR_IN)
#define HWIO_GCCMW_AT_W1_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W1_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCCMW_AT_W1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCCMW_AT_W1_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCCMW_AT_W1_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCCMW_AT_W1_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCCMW_AT_W1_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCCMW_AT_W1_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W1_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_AT_W2_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00230034)
#define HWIO_GCCMW_AT_W2_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00230034)
#define HWIO_GCCMW_AT_W2_CBCR_RMSK                                                     0x80007ff1
#define HWIO_GCCMW_AT_W2_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W2_CBCR_ADDR, HWIO_GCCMW_AT_W2_CBCR_RMSK)
#define HWIO_GCCMW_AT_W2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W2_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W2_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W2_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W2_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W2_CBCR_IN)
#define HWIO_GCCMW_AT_W2_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W2_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCCMW_AT_W2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCCMW_AT_W2_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCCMW_AT_W2_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCCMW_AT_W2_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCCMW_AT_W2_CBCR_SLEEP_SHFT                                                      0x4
#define HWIO_GCCMW_AT_W2_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W2_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_AT_W3_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00230038)
#define HWIO_GCCMW_AT_W3_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00230038)
#define HWIO_GCCMW_AT_W3_CBCR_RMSK                                                     0x80000001
#define HWIO_GCCMW_AT_W3_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W3_CBCR_ADDR, HWIO_GCCMW_AT_W3_CBCR_RMSK)
#define HWIO_GCCMW_AT_W3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W3_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W3_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W3_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W3_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W3_CBCR_IN)
#define HWIO_GCCMW_AT_W3_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W3_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W3_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W3_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_AT_W5_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x0023003c)
#define HWIO_GCCMW_AT_W5_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x0023003c)
#define HWIO_GCCMW_AT_W5_CBCR_RMSK                                                     0x80000001
#define HWIO_GCCMW_AT_W5_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W5_CBCR_ADDR, HWIO_GCCMW_AT_W5_CBCR_RMSK)
#define HWIO_GCCMW_AT_W5_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W5_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W5_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W5_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W5_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W5_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W5_CBCR_IN)
#define HWIO_GCCMW_AT_W5_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W5_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W5_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W5_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_AT_W7_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00230040)
#define HWIO_GCCMW_AT_W7_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00230040)
#define HWIO_GCCMW_AT_W7_CBCR_RMSK                                                     0x80000001
#define HWIO_GCCMW_AT_W7_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W7_CBCR_ADDR, HWIO_GCCMW_AT_W7_CBCR_RMSK)
#define HWIO_GCCMW_AT_W7_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W7_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W7_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W7_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W7_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W7_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W7_CBCR_IN)
#define HWIO_GCCMW_AT_W7_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W7_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W7_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W7_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_AT_W9_CBCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00230044)
#define HWIO_GCCMW_AT_W9_CBCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00230044)
#define HWIO_GCCMW_AT_W9_CBCR_RMSK                                                     0x80000001
#define HWIO_GCCMW_AT_W9_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AT_W9_CBCR_ADDR, HWIO_GCCMW_AT_W9_CBCR_RMSK)
#define HWIO_GCCMW_AT_W9_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AT_W9_CBCR_ADDR, m)
#define HWIO_GCCMW_AT_W9_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AT_W9_CBCR_ADDR,v)
#define HWIO_GCCMW_AT_W9_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AT_W9_CBCR_ADDR,m,v,HWIO_GCCMW_AT_W9_CBCR_IN)
#define HWIO_GCCMW_AT_W9_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCMW_AT_W9_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCMW_AT_W9_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCMW_AT_W9_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCMW_HMSS_AT_W_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00230048)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00230048)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_HMSS_AT_W_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_HMSS_AT_W_CBCR_ADDR, HWIO_GCCMW_HMSS_AT_W_CBCR_RMSK)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_HMSS_AT_W_CBCR_ADDR, m)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_HMSS_AT_W_CBCR_ADDR,v)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_HMSS_AT_W_CBCR_ADDR,m,v,HWIO_GCCMW_HMSS_AT_W_CBCR_IN)
#define HWIO_GCCMW_HMSS_AT_W_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_HMSS_AT_W_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_HMSS_AT_W_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_HMSS_AT_W_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_SATA_0_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00240000)
#define HWIO_GCCMW_SATA_0_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00240000)
#define HWIO_GCCMW_SATA_0_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_0_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_0_BCR_ADDR, HWIO_GCCMW_SATA_0_BCR_RMSK)
#define HWIO_GCCMW_SATA_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_0_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_0_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_0_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_0_BCR_ADDR,m,v,HWIO_GCCMW_SATA_0_BCR_IN)
#define HWIO_GCCMW_SATA_0_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_0_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00240004)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00240004)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_AHB_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_AHB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_AHB_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_SATA_AHB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00240008)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00240008)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_AHB_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_AHB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_AHB_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_SATA_AHB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x0024000c)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x0024000c)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN0_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00240010)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00240010)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN0_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00240014)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00240014)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN0_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00240018)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00240018)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN0_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0024001c)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0024001c)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN0_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0024003c)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0024003c)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN0_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00240040)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00240040)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN0_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00240048)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00240048)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN0_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN0_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x0024004c)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x0024004c)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN0_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00240050)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00240050)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SATA_PHY0_RXOOB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00240054)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00240054)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN0_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA0_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00240058)
#define HWIO_GCCMW_SATA0_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00240058)
#define HWIO_GCCMW_SATA0_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA0_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA0_RESETR_ADDR, HWIO_GCCMW_SATA0_RESETR_RMSK)
#define HWIO_GCCMW_SATA0_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA0_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA0_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA0_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA0_RESETR_ADDR,m,v,HWIO_GCCMW_SATA0_RESETR_IN)
#define HWIO_GCCMW_SATA0_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA0_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x0024005c)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x0024005c)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN0_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_1_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00250000)
#define HWIO_GCCMW_SATA_1_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00250000)
#define HWIO_GCCMW_SATA_1_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_1_BCR_ADDR, HWIO_GCCMW_SATA_1_BCR_RMSK)
#define HWIO_GCCMW_SATA_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_1_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_1_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_1_BCR_ADDR,m,v,HWIO_GCCMW_SATA_1_BCR_IN)
#define HWIO_GCCMW_SATA_1_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_1_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00250004)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00250004)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN1_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00250008)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00250008)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN1_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0025000c)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0025000c)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN1_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00250010)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00250010)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN1_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00250014)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00250014)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN1_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00250018)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00250018)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN1_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00250020)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00250020)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN1_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN1_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00250024)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00250024)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN1_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00250028)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00250028)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN1_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA1_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0025002c)
#define HWIO_GCCMW_SATA1_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0025002c)
#define HWIO_GCCMW_SATA1_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA1_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA1_RESETR_ADDR, HWIO_GCCMW_SATA1_RESETR_RMSK)
#define HWIO_GCCMW_SATA1_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA1_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA1_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA1_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA1_RESETR_ADDR,m,v,HWIO_GCCMW_SATA1_RESETR_IN)
#define HWIO_GCCMW_SATA1_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA1_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x00250030)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x00250030)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN1_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00250034)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00250034)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN1_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_2_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00260000)
#define HWIO_GCCMW_SATA_2_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00260000)
#define HWIO_GCCMW_SATA_2_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_2_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_2_BCR_ADDR, HWIO_GCCMW_SATA_2_BCR_RMSK)
#define HWIO_GCCMW_SATA_2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_2_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_2_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_2_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_2_BCR_ADDR,m,v,HWIO_GCCMW_SATA_2_BCR_IN)
#define HWIO_GCCMW_SATA_2_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_2_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00260004)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00260004)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN2_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00260008)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00260008)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN2_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0026000c)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0026000c)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN2_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00260010)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00260010)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN2_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00260014)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00260014)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN2_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00260018)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00260018)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN2_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00260020)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00260020)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN2_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN2_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00260024)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00260024)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN2_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00260028)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00260028)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN2_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA2_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0026002c)
#define HWIO_GCCMW_SATA2_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0026002c)
#define HWIO_GCCMW_SATA2_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA2_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA2_RESETR_ADDR, HWIO_GCCMW_SATA2_RESETR_RMSK)
#define HWIO_GCCMW_SATA2_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA2_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA2_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA2_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA2_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA2_RESETR_ADDR,m,v,HWIO_GCCMW_SATA2_RESETR_IN)
#define HWIO_GCCMW_SATA2_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA2_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x00260030)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x00260030)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN2_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00260034)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00260034)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN2_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_3_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00270000)
#define HWIO_GCCMW_SATA_3_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00270000)
#define HWIO_GCCMW_SATA_3_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_3_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_3_BCR_ADDR, HWIO_GCCMW_SATA_3_BCR_RMSK)
#define HWIO_GCCMW_SATA_3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_3_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_3_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_3_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_3_BCR_ADDR,m,v,HWIO_GCCMW_SATA_3_BCR_IN)
#define HWIO_GCCMW_SATA_3_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_3_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00270004)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00270004)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN3_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00270008)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00270008)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN3_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0027000c)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0027000c)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN3_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00270010)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00270010)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN3_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00270014)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00270014)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN3_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00270018)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00270018)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN3_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00270020)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00270020)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN3_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN3_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00270024)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00270024)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN3_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00270028)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00270028)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN3_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA3_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0027002c)
#define HWIO_GCCMW_SATA3_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0027002c)
#define HWIO_GCCMW_SATA3_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA3_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA3_RESETR_ADDR, HWIO_GCCMW_SATA3_RESETR_RMSK)
#define HWIO_GCCMW_SATA3_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA3_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA3_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA3_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA3_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA3_RESETR_ADDR,m,v,HWIO_GCCMW_SATA3_RESETR_IN)
#define HWIO_GCCMW_SATA3_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA3_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x00270030)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x00270030)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN3_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00270034)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00270034)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN3_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_4_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00280000)
#define HWIO_GCCMW_SATA_4_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00280000)
#define HWIO_GCCMW_SATA_4_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_4_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_4_BCR_ADDR, HWIO_GCCMW_SATA_4_BCR_RMSK)
#define HWIO_GCCMW_SATA_4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_4_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_4_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_4_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_4_BCR_ADDR,m,v,HWIO_GCCMW_SATA_4_BCR_IN)
#define HWIO_GCCMW_SATA_4_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_4_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00280004)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00280004)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN4_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00280008)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00280008)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN4_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0028000c)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0028000c)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN4_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00280010)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00280010)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN4_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00280014)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00280014)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN4_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00280018)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00280018)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN4_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00280020)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00280020)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN4_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN4_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00280024)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00280024)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN4_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00280028)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00280028)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SATA_PHY1_RXOOB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0028002c)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0028002c)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN4_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA4_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00280030)
#define HWIO_GCCMW_SATA4_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00280030)
#define HWIO_GCCMW_SATA4_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA4_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA4_RESETR_ADDR, HWIO_GCCMW_SATA4_RESETR_RMSK)
#define HWIO_GCCMW_SATA4_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA4_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA4_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA4_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA4_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA4_RESETR_ADDR,m,v,HWIO_GCCMW_SATA4_RESETR_IN)
#define HWIO_GCCMW_SATA4_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA4_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x00280034)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x00280034)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN4_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00280038)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00280038)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN4_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_5_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00290000)
#define HWIO_GCCMW_SATA_5_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00290000)
#define HWIO_GCCMW_SATA_5_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_5_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_5_BCR_ADDR, HWIO_GCCMW_SATA_5_BCR_RMSK)
#define HWIO_GCCMW_SATA_5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_5_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_5_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_5_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_5_BCR_ADDR,m,v,HWIO_GCCMW_SATA_5_BCR_IN)
#define HWIO_GCCMW_SATA_5_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_5_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00290004)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00290004)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN5_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00290008)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00290008)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN5_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0029000c)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0029000c)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN5_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00290010)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00290010)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN5_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00290014)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00290014)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN5_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00290018)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00290018)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN5_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00290020)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00290020)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN5_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN5_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00290024)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00290024)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN5_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00290028)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00290028)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN5_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA5_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x0029002c)
#define HWIO_GCCMW_SATA5_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x0029002c)
#define HWIO_GCCMW_SATA5_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA5_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA5_RESETR_ADDR, HWIO_GCCMW_SATA5_RESETR_RMSK)
#define HWIO_GCCMW_SATA5_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA5_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA5_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA5_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA5_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA5_RESETR_ADDR,m,v,HWIO_GCCMW_SATA5_RESETR_IN)
#define HWIO_GCCMW_SATA5_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA5_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x00290030)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x00290030)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN5_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00290034)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00290034)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN5_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_6_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x002a0000)
#define HWIO_GCCMW_SATA_6_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x002a0000)
#define HWIO_GCCMW_SATA_6_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_6_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_6_BCR_ADDR, HWIO_GCCMW_SATA_6_BCR_RMSK)
#define HWIO_GCCMW_SATA_6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_6_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_6_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_6_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_6_BCR_ADDR,m,v,HWIO_GCCMW_SATA_6_BCR_IN)
#define HWIO_GCCMW_SATA_6_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_6_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002a0004)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002a0004)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN6_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002a0008)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002a0008)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN6_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x002a000c)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x002a000c)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN6_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x002a0010)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x002a0010)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN6_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002a0014)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002a0014)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN6_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x002a0018)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x002a0018)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN6_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002a0020)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002a0020)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN6_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN6_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x002a0024)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x002a0024)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN6_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002a0028)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002a0028)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN6_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA6_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x002a002c)
#define HWIO_GCCMW_SATA6_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x002a002c)
#define HWIO_GCCMW_SATA6_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA6_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA6_RESETR_ADDR, HWIO_GCCMW_SATA6_RESETR_RMSK)
#define HWIO_GCCMW_SATA6_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA6_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA6_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA6_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA6_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA6_RESETR_ADDR,m,v,HWIO_GCCMW_SATA6_RESETR_IN)
#define HWIO_GCCMW_SATA6_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA6_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x002a0030)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x002a0030)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN6_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x002a0034)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x002a0034)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN6_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_7_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x002b0000)
#define HWIO_GCCMW_SATA_7_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x002b0000)
#define HWIO_GCCMW_SATA_7_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_SATA_7_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_7_BCR_ADDR, HWIO_GCCMW_SATA_7_BCR_RMSK)
#define HWIO_GCCMW_SATA_7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_7_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_7_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_7_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_7_BCR_ADDR,m,v,HWIO_GCCMW_SATA_7_BCR_IN)
#define HWIO_GCCMW_SATA_7_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_SATA_7_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002b0004)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002b0004)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN7_ASIC_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002b0008)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002b0008)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_LN7_ASIC_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x002b000c)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x002b000c)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN7_RX_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x002b0010)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x002b0010)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SATA_LN7_RX_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002b0014)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002b0014)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN7_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x002b0018)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x002b0018)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_ASIC_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_ASIC_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_ASIC_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_ASIC_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_ASIC_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_LN7_ASIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002b0020)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002b0020)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_LN7_PMALIVE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_LN7_RX_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x002b0024)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x002b0024)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_RX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_RX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_RX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_RX_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_SATA_LN7_RX_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002b0028)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002b0028)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_AXI_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_AXI_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_AXI_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_AXI_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_AXI_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_AXI_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_LN7_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA7_RESETR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x002b002c)
#define HWIO_GCCMW_SATA7_RESETR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x002b002c)
#define HWIO_GCCMW_SATA7_RESETR_RMSK                                                          0x1
#define HWIO_GCCMW_SATA7_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA7_RESETR_ADDR, HWIO_GCCMW_SATA7_RESETR_RMSK)
#define HWIO_GCCMW_SATA7_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA7_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA7_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA7_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA7_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA7_RESETR_ADDR,m,v,HWIO_GCCMW_SATA7_RESETR_IN)
#define HWIO_GCCMW_SATA7_RESETR_MMU_CLIENT_ARES_BMSK                                          0x1
#define HWIO_GCCMW_SATA7_RESETR_MMU_CLIENT_ARES_SHFT                                          0x0

#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_ADDR                                   (GCCMW_REG_REG_BASE      + 0x002b0030)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_OFFS                                   (GCCMW_REG_REG_BASE_OFFS + 0x002b0030)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_RMSK                                   0x80007ff1
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_GCCMW_SATA_LN7_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x002b0034)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x002b0034)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_ADDR, HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_IN)
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SATA_LN7_RXOOB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SATA_SS_BCR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x002c0000)
#define HWIO_GCCMW_SATA_SS_BCR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x002c0000)
#define HWIO_GCCMW_SATA_SS_BCR_RMSK                                                           0x1
#define HWIO_GCCMW_SATA_SS_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_SS_BCR_ADDR, HWIO_GCCMW_SATA_SS_BCR_RMSK)
#define HWIO_GCCMW_SATA_SS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_SS_BCR_ADDR, m)
#define HWIO_GCCMW_SATA_SS_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_SS_BCR_ADDR,v)
#define HWIO_GCCMW_SATA_SS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_SS_BCR_ADDR,m,v,HWIO_GCCMW_SATA_SS_BCR_IN)
#define HWIO_GCCMW_SATA_SS_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCCMW_SATA_SS_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002c0004)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002c0004)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_VBU_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_VBU_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_VBU_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_VBU_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_SATA_VBU_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002c0008)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002c0008)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_VBU_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_VBU_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_VBU_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_VBU_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_SATA_VBU_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002c0024)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002c0024)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002c0028)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002c0028)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_ADDR, HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_RMSK)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_IN)
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SATA_VBU_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x002c002c)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x002c002c)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CORE_CBCR_ADDR, HWIO_GCCMW_SATA_VBU_CORE_CBCR_RMSK)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_VBU_CORE_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_VBU_CORE_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_VBU_CORE_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_VBU_CORE_CBCR_IN)
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_VBU_CORE_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002c0030)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002c0030)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_SS_SFPB_CBCR_ADDR, HWIO_GCCMW_SATA_SS_SFPB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_SS_SFPB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_SS_SFPB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_SS_SFPB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_SS_SFPB_CBCR_IN)
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_SS_SFPB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002c0100)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002c0100)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_RMSK                                          0x80000013
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_GCCMW_SATA_PMALIVE_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x002c0104)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x002c0104)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_RMSK                                               0x71f
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCCMW_SATA_PMALIVE_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002c0200)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002c0200)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_Q22_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_Q22_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_Q22_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_Q22_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_Q22_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_Q22_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_SATA_Q22_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002c0204)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002c0204)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_Q22_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_Q22_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_Q22_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_Q22_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_Q22_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_Q22_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_SATA_Q22_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x002c0300)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x002c0300)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_SATA_RXOOB_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x002c0304)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x002c0304)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_SATA_RXOOB_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002c0400)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002c0400)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ADDR, HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_IN)
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_SS_CSFPB_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x002c0404)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x002c0404)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_RMSK                                              0x71f
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_ADDR, HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_IN)
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCCMW_SATA_SS_CSFPB_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x002d0040)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x002d0040)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_AUX_CBCR_ADDR, HWIO_GCCMW_SATA_PHY0_AUX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_AUX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY0_AUX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY0_AUX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY0_AUX_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_PHY0_AUX_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x002d0044)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x002d0044)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_SATA_PHY_0_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_SATA_PHY0_RESETR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x002d0048)
#define HWIO_GCCMW_SATA_PHY0_RESETR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x002d0048)
#define HWIO_GCCMW_SATA_PHY0_RESETR_RMSK                                                      0x3
#define HWIO_GCCMW_SATA_PHY0_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_RESETR_ADDR, HWIO_GCCMW_SATA_PHY0_RESETR_RMSK)
#define HWIO_GCCMW_SATA_PHY0_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY0_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY0_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY0_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY0_RESETR_ADDR,m,v,HWIO_GCCMW_SATA_PHY0_RESETR_IN)
#define HWIO_GCCMW_SATA_PHY0_RESETR_PHY_AND_LANES_ARES_BMSK                                   0x2
#define HWIO_GCCMW_SATA_PHY0_RESETR_PHY_AND_LANES_ARES_SHFT                                   0x1
#define HWIO_GCCMW_SATA_PHY0_RESETR_PHY_ARES_BMSK                                             0x1
#define HWIO_GCCMW_SATA_PHY0_RESETR_PHY_ARES_SHFT                                             0x0

#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x002e0040)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x002e0040)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_AUX_CBCR_ADDR, HWIO_GCCMW_SATA_PHY1_AUX_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_AUX_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY1_AUX_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY1_AUX_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY1_AUX_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SATA_PHY1_AUX_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x002e0044)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x002e0044)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_SATA_PHY_1_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_SATA_PHY1_RESETR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x002e0048)
#define HWIO_GCCMW_SATA_PHY1_RESETR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x002e0048)
#define HWIO_GCCMW_SATA_PHY1_RESETR_RMSK                                                      0x3
#define HWIO_GCCMW_SATA_PHY1_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_RESETR_ADDR, HWIO_GCCMW_SATA_PHY1_RESETR_RMSK)
#define HWIO_GCCMW_SATA_PHY1_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SATA_PHY1_RESETR_ADDR, m)
#define HWIO_GCCMW_SATA_PHY1_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_SATA_PHY1_RESETR_ADDR,v)
#define HWIO_GCCMW_SATA_PHY1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SATA_PHY1_RESETR_ADDR,m,v,HWIO_GCCMW_SATA_PHY1_RESETR_IN)
#define HWIO_GCCMW_SATA_PHY1_RESETR_PHY_AND_LANES_ARES_BMSK                                   0x2
#define HWIO_GCCMW_SATA_PHY1_RESETR_PHY_AND_LANES_ARES_SHFT                                   0x1
#define HWIO_GCCMW_SATA_PHY1_RESETR_PHY_ARES_BMSK                                             0x1
#define HWIO_GCCMW_SATA_PHY1_RESETR_PHY_ARES_SHFT                                             0x0

#define HWIO_GCCMW_SEC_CTRL_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x002f0000)
#define HWIO_GCCMW_SEC_CTRL_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x002f0000)
#define HWIO_GCCMW_SEC_CTRL_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_BCR_ADDR, HWIO_GCCMW_SEC_CTRL_BCR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_BCR_IN)
#define HWIO_GCCMW_SEC_CTRL_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_SEC_CTRL_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_ACC_CMD_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x002f0004)
#define HWIO_GCCMW_ACC_CMD_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x002f0004)
#define HWIO_GCCMW_ACC_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCCMW_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_ACC_CMD_RCGR_ADDR, HWIO_GCCMW_ACC_CMD_RCGR_RMSK)
#define HWIO_GCCMW_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_ACC_CMD_RCGR_IN)
#define HWIO_GCCMW_ACC_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCCMW_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCCMW_ACC_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCCMW_ACC_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCCMW_ACC_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCCMW_ACC_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCCMW_ACC_CFG_RCGR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x002f0008)
#define HWIO_GCCMW_ACC_CFG_RCGR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x002f0008)
#define HWIO_GCCMW_ACC_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCCMW_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_ACC_CFG_RCGR_ADDR, HWIO_GCCMW_ACC_CFG_RCGR_RMSK)
#define HWIO_GCCMW_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_ACC_CFG_RCGR_IN)
#define HWIO_GCCMW_ACC_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCCMW_ACC_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCCMW_ACC_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCCMW_ACC_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002f000c)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002f000c)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCCMW_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002f0010)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002f0010)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCCMW_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002f0014)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002f0014)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCCMW_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x002f001c)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x002f001c)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x002f0020)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x002f0020)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_RMSK                                              0x80007ff1
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCCMW_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SEC_CTRL_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x002f0024)
#define HWIO_GCCMW_SEC_CTRL_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x002f0024)
#define HWIO_GCCMW_SEC_CTRL_CBCR_RMSK                                                  0x80007ff1
#define HWIO_GCCMW_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CBCR_ADDR, HWIO_GCCMW_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCCMW_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCCMW_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCCMW_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCCMW_SEC_CTRL_CBCR_IN)
#define HWIO_GCCMW_SEC_CTRL_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                    0x4000
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                       0xe
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                  0x2000
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                     0xd
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                 0x1000
#define HWIO_GCCMW_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                    0xc
#define HWIO_GCCMW_SEC_CTRL_CBCR_WAKEUP_BMSK                                                0xf00
#define HWIO_GCCMW_SEC_CTRL_CBCR_WAKEUP_SHFT                                                  0x8
#define HWIO_GCCMW_SEC_CTRL_CBCR_SLEEP_BMSK                                                  0xf0
#define HWIO_GCCMW_SEC_CTRL_CBCR_SLEEP_SHFT                                                   0x4
#define HWIO_GCCMW_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_SYSTEM_FAB_BCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00300000)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00300000)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_RMSK                                                        0x1
#define HWIO_GCCMW_SYSTEM_FAB_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SYSTEM_FAB_BCR_ADDR, HWIO_GCCMW_SYSTEM_FAB_BCR_RMSK)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYSTEM_FAB_BCR_ADDR, m)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYSTEM_FAB_BCR_ADDR,v)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYSTEM_FAB_BCR_ADDR,m,v,HWIO_GCCMW_SYSTEM_FAB_BCR_IN)
#define HWIO_GCCMW_SYSTEM_FAB_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCMW_SYSTEM_FAB_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00300004)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00300004)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_CMD_RCGR_ADDR, HWIO_GCCMW_SYS_FAB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYS_FAB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYS_FAB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SYS_FAB_CMD_RCGR_IN)
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCCMW_SYS_FAB_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00300008)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00300008)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_CFG_RCGR_ADDR, HWIO_GCCMW_SYS_FAB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYS_FAB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYS_FAB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SYS_FAB_CFG_RCGR_IN)
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCCMW_SYS_FAB_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_ADDR                                       (GCCMW_REG_REG_BASE      + 0x0030000c)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x0030000c)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCMW_AHBMSM_SFAB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCMW_QDSS_FCLK_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00300010)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00300010)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_QDSS_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_QDSS_FCLK_CBCR_ADDR, HWIO_GCCMW_QDSS_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_QDSS_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_QDSS_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_QDSS_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_QDSS_FCLK_CBCR_IN)
#define HWIO_GCCMW_QDSS_FCLK_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_QDSS_FCLK_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_QDSS_FCLK_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_QDSS_FCLK_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00300014)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00300014)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_CE0_FCLK_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00300018)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00300018)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_CE1_FCLK_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0030001c)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0030001c)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SFAB_CFAB_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00300020)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00300020)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_SFAB_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SFAB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SFAB_CORE_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00300024)
#define HWIO_GCCMW_SFAB_CORE_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00300024)
#define HWIO_GCCMW_SFAB_CORE_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_SFAB_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_CORE_CBCR_ADDR, HWIO_GCCMW_SFAB_CORE_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_CORE_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_CORE_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_CORE_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_CORE_CBCR_IN)
#define HWIO_GCCMW_SFAB_CORE_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_SFAB_CORE_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_SFAB_CORE_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_SFAB_CORE_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00300028)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00300028)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SFAB_EMAC0_FCLK_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0030002c)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0030002c)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_SFAB_EMAC1_FCLK_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00300030)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00300030)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SFAB_HMSS_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00300034)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00300034)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SFAB_IMEM_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00300038)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00300038)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_SFAB_PFAB_FCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x0030003c)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x0030003c)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_SFAB_QDSS_STM_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00300040)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00300040)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_VBU_FCLK_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SFVBU_Q22M_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00300044)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00300044)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_Q22M_CBCR_ADDR, HWIO_GCCMW_SFVBU_Q22M_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_Q22M_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_Q22M_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_Q22M_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_Q22M_CBCR_IN)
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_SFVBU_Q22M_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_SFVBU_Q22S_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00300048)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00300048)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_Q22S_CBCR_ADDR, HWIO_GCCMW_SFVBU_Q22S_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_Q22S_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_Q22S_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_Q22S_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_Q22S_CBCR_IN)
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_SFVBU_Q22S_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x0030004c)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x0030004c)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_RMSK                                           0x80000001
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_ADDR, HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_RMSK)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_ADDR, m)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_ADDR,v)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_ADDR,m,v,HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_IN)
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCMW_TIC_AHB2AHB_TIC_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00300050)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00300050)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SFAB_IMCFAB_FCLK_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_ADDR                                         (GCCMW_REG_REG_BASE      + 0x00300054)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_OFFS                                         (GCCMW_REG_REG_BASE_OFFS + 0x00300054)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_ADDR, HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_IN)
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_GCCMW_SFAB_MSG_RAM_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00310000)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00310000)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_RMSK                                                    0x1
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_ADDR, HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_RMSK)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_ADDR, m)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_ADDR,v)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_ADDR,m,v,HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_IN)
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_GCCMW_SYSTEM_FAB_VBU_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00310004)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00310004)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ADDR, HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_RMSK)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_IN)
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_SYS_FAB_VBU_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00310008)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00310008)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_ADDR, HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_RMSK)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_IN)
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_SYS_FAB_VBU_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0031000c)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0031000c)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_CFG_CBCR_ADDR, HWIO_GCCMW_SFAB_VBU_CFG_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_CFG_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_VBU_CFG_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_VBU_CFG_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_VBU_CFG_CBCR_IN)
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_SFAB_VBU_CFG_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x00310010)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x00310010)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_CORE_CBCR_ADDR, HWIO_GCCMW_SFAB_VBU_CORE_CBCR_RMSK)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFAB_VBU_CORE_CBCR_ADDR, m)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFAB_VBU_CORE_CBCR_ADDR,v)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFAB_VBU_CORE_CBCR_ADDR,m,v,HWIO_GCCMW_SFAB_VBU_CORE_CBCR_IN)
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_SFAB_VBU_CORE_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00310014)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00310014)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_ADDR, HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_RMSK)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_ADDR, m)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_ADDR,v)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_ADDR,m,v,HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_IN)
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_SFVBU_PERIPH_DVM_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_TLMM_BCR_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00330000)
#define HWIO_GCCMW_TLMM_BCR_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00330000)
#define HWIO_GCCMW_TLMM_BCR_RMSK                                                              0x1
#define HWIO_GCCMW_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TLMM_BCR_ADDR, HWIO_GCCMW_TLMM_BCR_RMSK)
#define HWIO_GCCMW_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TLMM_BCR_ADDR, m)
#define HWIO_GCCMW_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TLMM_BCR_ADDR,v)
#define HWIO_GCCMW_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TLMM_BCR_ADDR,m,v,HWIO_GCCMW_TLMM_BCR_IN)
#define HWIO_GCCMW_TLMM_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCCMW_TLMM_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCCMW_TLMM_AHB_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00330004)
#define HWIO_GCCMW_TLMM_AHB_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00330004)
#define HWIO_GCCMW_TLMM_AHB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_TLMM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TLMM_AHB_CBCR_ADDR, HWIO_GCCMW_TLMM_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TLMM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TLMM_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TLMM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TLMM_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TLMM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TLMM_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TLMM_AHB_CBCR_IN)
#define HWIO_GCCMW_TLMM_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_TLMM_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_TLMM_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_TLMM_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_TLMM_CBCR_ADDR                                                      (GCCMW_REG_REG_BASE      + 0x00330008)
#define HWIO_GCCMW_TLMM_CBCR_OFFS                                                      (GCCMW_REG_REG_BASE_OFFS + 0x00330008)
#define HWIO_GCCMW_TLMM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCCMW_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TLMM_CBCR_ADDR, HWIO_GCCMW_TLMM_CBCR_RMSK)
#define HWIO_GCCMW_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TLMM_CBCR_ADDR, m)
#define HWIO_GCCMW_TLMM_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TLMM_CBCR_ADDR,v)
#define HWIO_GCCMW_TLMM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TLMM_CBCR_ADDR,m,v,HWIO_GCCMW_TLMM_CBCR_IN)
#define HWIO_GCCMW_TLMM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCCMW_TLMM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCCMW_TLMM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCCMW_TLMM_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCCMW_WCSFPB_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00340000)
#define HWIO_GCCMW_WCSFPB_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00340000)
#define HWIO_GCCMW_WCSFPB_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_WCSFPB_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_WCSFPB_BCR_ADDR, HWIO_GCCMW_WCSFPB_BCR_RMSK)
#define HWIO_GCCMW_WCSFPB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WCSFPB_BCR_ADDR, m)
#define HWIO_GCCMW_WCSFPB_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_WCSFPB_BCR_ADDR,v)
#define HWIO_GCCMW_WCSFPB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WCSFPB_BCR_ADDR,m,v,HWIO_GCCMW_WCSFPB_BCR_IN)
#define HWIO_GCCMW_WCSFPB_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_WCSFPB_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_ADDR                                          (GCCMW_REG_REG_BASE      + 0x0034000c)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x0034000c)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_RMSK                                          0x80000001
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCCMW_WCSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCCMW_WCSFPB_CBCR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x00340010)
#define HWIO_GCCMW_WCSFPB_CBCR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x00340010)
#define HWIO_GCCMW_WCSFPB_CBCR_RMSK                                                    0x80000001
#define HWIO_GCCMW_WCSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_WCSFPB_CBCR_ADDR, HWIO_GCCMW_WCSFPB_CBCR_RMSK)
#define HWIO_GCCMW_WCSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WCSFPB_CBCR_ADDR, m)
#define HWIO_GCCMW_WCSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_WCSFPB_CBCR_ADDR,v)
#define HWIO_GCCMW_WCSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WCSFPB_CBCR_ADDR,m,v,HWIO_GCCMW_WCSFPB_CBCR_IN)
#define HWIO_GCCMW_WCSFPB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCCMW_WCSFPB_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCCMW_WCSFPB_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCCMW_WCSFPB_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00340014)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00340014)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_WCSFPB_XPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_WCSFPB_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00340018)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00340018)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_WCSFPB_AHB_CBCR_ADDR, HWIO_GCCMW_WCSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_WCSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_WCSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_WCSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_WCSFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_WCSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_ADDR                                      (GCCMW_REG_REG_BASE      + 0x0034001c)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_OFFS                                      (GCCMW_REG_REG_BASE_OFFS + 0x0034001c)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_RMSK                                      0x80000001
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCMW_EMAC_AHB2PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00340020)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00340020)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ADDR, HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_IN)
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCMW_W_CONF_SFPB_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00340024)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00340024)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_ADDR, HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_IN)
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCMW_W_CONF_SFPB_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00350104)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00350104)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_RMSK                                                 0x1
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCCMW_IMC_WARM_RESET_STATUS_ADDR, HWIO_GCCMW_IMC_WARM_RESET_STATUS_RMSK)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMC_WARM_RESET_STATUS_ADDR, m)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCCMW_IMC_WARM_RESET_STATUS_ADDR,v)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMC_WARM_RESET_STATUS_ADDR,m,v,HWIO_GCCMW_IMC_WARM_RESET_STATUS_IN)
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_WARM_RESET_STATUS_BMSK                               0x1
#define HWIO_GCCMW_IMC_WARM_RESET_STATUS_WARM_RESET_STATUS_SHFT                               0x0

#define HWIO_GCCMW_MPM_MISC_ADDR                                                       (GCCMW_REG_REG_BASE      + 0x00370008)
#define HWIO_GCCMW_MPM_MISC_OFFS                                                       (GCCMW_REG_REG_BASE_OFFS + 0x00370008)
#define HWIO_GCCMW_MPM_MISC_RMSK                                                              0x1
#define HWIO_GCCMW_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCCMW_MPM_MISC_ADDR, HWIO_GCCMW_MPM_MISC_RMSK)
#define HWIO_GCCMW_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MPM_MISC_ADDR, m)
#define HWIO_GCCMW_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCCMW_MPM_MISC_ADDR,v)
#define HWIO_GCCMW_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MPM_MISC_ADDR,m,v,HWIO_GCCMW_MPM_MISC_IN)
#define HWIO_GCCMW_MPM_MISC_MPM_REF_CLK_EN_BMSK                                               0x1
#define HWIO_GCCMW_MPM_MISC_MPM_REF_CLK_EN_SHFT                                               0x0

#define HWIO_GCCMW_MPM_RESETR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x0037000c)
#define HWIO_GCCMW_MPM_RESETR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x0037000c)
#define HWIO_GCCMW_MPM_RESETR_RMSK                                                            0x6
#define HWIO_GCCMW_MPM_RESETR_IN          \
        in_dword_masked(HWIO_GCCMW_MPM_RESETR_ADDR, HWIO_GCCMW_MPM_RESETR_RMSK)
#define HWIO_GCCMW_MPM_RESETR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MPM_RESETR_ADDR, m)
#define HWIO_GCCMW_MPM_RESETR_OUT(v)      \
        out_dword(HWIO_GCCMW_MPM_RESETR_ADDR,v)
#define HWIO_GCCMW_MPM_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MPM_RESETR_ADDR,m,v,HWIO_GCCMW_MPM_RESETR_IN)
#define HWIO_GCCMW_MPM_RESETR_MPM_ARES_BMSK                                                   0x4
#define HWIO_GCCMW_MPM_RESETR_MPM_ARES_SHFT                                                   0x2
#define HWIO_GCCMW_MPM_RESETR_MPM_AHB_ARES_BMSK                                               0x2
#define HWIO_GCCMW_MPM_RESETR_MPM_AHB_ARES_SHFT                                               0x1

#define HWIO_GCCMW_TSENS1_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00380000)
#define HWIO_GCCMW_TSENS1_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00380000)
#define HWIO_GCCMW_TSENS1_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_TSENS1_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS1_BCR_ADDR, HWIO_GCCMW_TSENS1_BCR_RMSK)
#define HWIO_GCCMW_TSENS1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS1_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS1_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS1_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS1_BCR_ADDR,m,v,HWIO_GCCMW_TSENS1_BCR_IN)
#define HWIO_GCCMW_TSENS1_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_TSENS1_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_TSENS1_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00380004)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00380004)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS1_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS1_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS1_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS1_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS1_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS1_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS1_EXT_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00380008)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00380008)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS1_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS1_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS1_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS1_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS1_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS1_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS1_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS1_EXT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS1_EXT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS1_EXT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS1_EXT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0038000c)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0038000c)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS1_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS1_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS1_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS1_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS1_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_TSENS1_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_TSENS2_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00390000)
#define HWIO_GCCMW_TSENS2_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00390000)
#define HWIO_GCCMW_TSENS2_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_TSENS2_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS2_BCR_ADDR, HWIO_GCCMW_TSENS2_BCR_RMSK)
#define HWIO_GCCMW_TSENS2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS2_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS2_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS2_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS2_BCR_ADDR,m,v,HWIO_GCCMW_TSENS2_BCR_IN)
#define HWIO_GCCMW_TSENS2_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_TSENS2_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_TSENS2_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00390004)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00390004)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS2_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS2_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS2_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS2_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS2_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS2_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS2_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS2_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS2_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS2_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS2_EXT_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00390008)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00390008)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS2_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS2_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS2_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS2_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS2_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS2_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS2_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS2_EXT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS2_EXT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS2_EXT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS2_EXT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0039000c)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0039000c)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS2_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS2_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS2_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS2_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS2_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS2_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_TSENS2_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_TSENS3_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00400000)
#define HWIO_GCCMW_TSENS3_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00400000)
#define HWIO_GCCMW_TSENS3_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_TSENS3_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS3_BCR_ADDR, HWIO_GCCMW_TSENS3_BCR_RMSK)
#define HWIO_GCCMW_TSENS3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS3_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS3_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS3_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS3_BCR_ADDR,m,v,HWIO_GCCMW_TSENS3_BCR_IN)
#define HWIO_GCCMW_TSENS3_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_TSENS3_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_TSENS3_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00400004)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00400004)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS3_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS3_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS3_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS3_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS3_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS3_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS3_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS3_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS3_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS3_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS3_EXT_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00400008)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00400008)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS3_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS3_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS3_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS3_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS3_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS3_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS3_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS3_EXT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS3_EXT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS3_EXT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS3_EXT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0040000c)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0040000c)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS3_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS3_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS3_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS3_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS3_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS3_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_TSENS3_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_TSENS4_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00410000)
#define HWIO_GCCMW_TSENS4_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00410000)
#define HWIO_GCCMW_TSENS4_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_TSENS4_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS4_BCR_ADDR, HWIO_GCCMW_TSENS4_BCR_RMSK)
#define HWIO_GCCMW_TSENS4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS4_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS4_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS4_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS4_BCR_ADDR,m,v,HWIO_GCCMW_TSENS4_BCR_IN)
#define HWIO_GCCMW_TSENS4_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_TSENS4_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_TSENS4_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00410004)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00410004)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS4_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS4_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS4_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS4_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS4_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS4_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS4_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS4_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS4_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS4_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS4_EXT_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00410008)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00410008)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS4_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS4_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS4_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS4_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS4_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS4_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS4_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS4_EXT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS4_EXT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS4_EXT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS4_EXT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0041000c)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0041000c)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS4_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS4_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS4_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS4_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS4_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS4_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_TSENS4_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_TSENS9_BCR_ADDR                                                     (GCCMW_REG_REG_BASE      + 0x00420000)
#define HWIO_GCCMW_TSENS9_BCR_OFFS                                                     (GCCMW_REG_REG_BASE_OFFS + 0x00420000)
#define HWIO_GCCMW_TSENS9_BCR_RMSK                                                            0x1
#define HWIO_GCCMW_TSENS9_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS9_BCR_ADDR, HWIO_GCCMW_TSENS9_BCR_RMSK)
#define HWIO_GCCMW_TSENS9_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS9_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS9_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS9_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS9_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS9_BCR_ADDR,m,v,HWIO_GCCMW_TSENS9_BCR_IN)
#define HWIO_GCCMW_TSENS9_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCCMW_TSENS9_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCCMW_TSENS9_AHB_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00420004)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00420004)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS9_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS9_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS9_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS9_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS9_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS9_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS9_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS9_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS9_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS9_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS9_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS9_EXT_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00420008)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00420008)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_TSENS9_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS9_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS9_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS9_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS9_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS9_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS9_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS9_EXT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_TSENS9_EXT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_TSENS9_EXT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_TSENS9_EXT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0042000c)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0042000c)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS9_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS9_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS9_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS9_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS9_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS9_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_TSENS9_SLEEP_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_TSENS10_BCR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x00430000)
#define HWIO_GCCMW_TSENS10_BCR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x00430000)
#define HWIO_GCCMW_TSENS10_BCR_RMSK                                                           0x1
#define HWIO_GCCMW_TSENS10_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS10_BCR_ADDR, HWIO_GCCMW_TSENS10_BCR_RMSK)
#define HWIO_GCCMW_TSENS10_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS10_BCR_ADDR, m)
#define HWIO_GCCMW_TSENS10_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS10_BCR_ADDR,v)
#define HWIO_GCCMW_TSENS10_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS10_BCR_ADDR,m,v,HWIO_GCCMW_TSENS10_BCR_IN)
#define HWIO_GCCMW_TSENS10_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCCMW_TSENS10_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCCMW_TSENS10_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00430004)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00430004)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_TSENS10_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS10_AHB_CBCR_ADDR, HWIO_GCCMW_TSENS10_AHB_CBCR_RMSK)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS10_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS10_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS10_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS10_AHB_CBCR_IN)
#define HWIO_GCCMW_TSENS10_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_TSENS10_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_TSENS10_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_TSENS10_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_TSENS10_EXT_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00430008)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00430008)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_TSENS10_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS10_EXT_CBCR_ADDR, HWIO_GCCMW_TSENS10_EXT_CBCR_RMSK)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS10_EXT_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS10_EXT_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS10_EXT_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS10_EXT_CBCR_IN)
#define HWIO_GCCMW_TSENS10_EXT_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_TSENS10_EXT_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_TSENS10_EXT_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_TSENS10_EXT_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_ADDR                                             (GCCMW_REG_REG_BASE      + 0x0043000c)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_OFFS                                             (GCCMW_REG_REG_BASE_OFFS + 0x0043000c)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_RMSK                                             0x80000001
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_TSENS10_SLEEP_CBCR_ADDR, HWIO_GCCMW_TSENS10_SLEEP_CBCR_RMSK)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TSENS10_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_TSENS10_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TSENS10_SLEEP_CBCR_ADDR,m,v,HWIO_GCCMW_TSENS10_SLEEP_CBCR_IN)
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCMW_TSENS10_SLEEP_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCMW_CPRC_NVDDA_BCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00440000)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00440000)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_RMSK                                                        0x1
#define HWIO_GCCMW_CPRC_NVDDA_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_BCR_ADDR, HWIO_GCCMW_CPRC_NVDDA_BCR_RMSK)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_BCR_ADDR, m)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_NVDDA_BCR_ADDR,v)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_NVDDA_BCR_ADDR,m,v,HWIO_GCCMW_CPRC_NVDDA_BCR_IN)
#define HWIO_GCCMW_CPRC_NVDDA_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCMW_CPRC_NVDDA_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00440004)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00440004)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_ADDR, HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_IN)
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_CPRC_NVDDA_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_CPRC_NVDDA_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00440008)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00440008)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CBCR_ADDR, HWIO_GCCMW_CPRC_NVDDA_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_NVDDA_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_NVDDA_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_NVDDA_CBCR_IN)
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_CPRC_NVDDA_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0044000c)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0044000c)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ADDR, HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_IN)
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_CPRC_NVDDA_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00440010)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00440010)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_ADDR, HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_IN)
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_CPRC_NVDDA_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_CPRC_SVDDA_BCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00450000)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00450000)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_RMSK                                                        0x1
#define HWIO_GCCMW_CPRC_SVDDA_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_BCR_ADDR, HWIO_GCCMW_CPRC_SVDDA_BCR_RMSK)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_BCR_ADDR, m)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_SVDDA_BCR_ADDR,v)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_SVDDA_BCR_ADDR,m,v,HWIO_GCCMW_CPRC_SVDDA_BCR_IN)
#define HWIO_GCCMW_CPRC_SVDDA_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCMW_CPRC_SVDDA_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00450004)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00450004)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_ADDR, HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_IN)
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCMW_CPRC_SVDDA_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCMW_CPRC_SVDDA_CBCR_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00450008)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00450008)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_RMSK                                                0x80000001
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CBCR_ADDR, HWIO_GCCMW_CPRC_SVDDA_CBCR_RMSK)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CBCR_ADDR, m)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_SVDDA_CBCR_ADDR,v)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_SVDDA_CBCR_ADDR,m,v,HWIO_GCCMW_CPRC_SVDDA_CBCR_IN)
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCMW_CPRC_SVDDA_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x0045000c)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x0045000c)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_RMSK                                            0x80000013
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ADDR, HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_IN)
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ROOT_OFF_BMSK                                   0x80000000
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ROOT_OFF_SHFT                                         0x1f
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                   0x10
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                    0x4
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ROOT_EN_BMSK                                           0x2
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_ROOT_EN_SHFT                                           0x1
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_UPDATE_BMSK                                            0x1
#define HWIO_GCCMW_CPRC_SVDDA_CMD_RCGR_UPDATE_SHFT                                            0x0

#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_ADDR                                            (GCCMW_REG_REG_BASE      + 0x00450010)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_OFFS                                            (GCCMW_REG_REG_BASE_OFFS + 0x00450010)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_RMSK                                                 0x71f
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_ADDR, HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_RMSK)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_IN)
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_SRC_SEL_SHFT                                           0x8
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCCMW_CPRC_SVDDA_CFG_RCGR_SRC_DIV_SHFT                                           0x0

#define HWIO_GCCMW_N1_CSFPB_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00460000)
#define HWIO_GCCMW_N1_CSFPB_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00460000)
#define HWIO_GCCMW_N1_CSFPB_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_N1_CSFPB_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_BCR_ADDR, HWIO_GCCMW_N1_CSFPB_BCR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_BCR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_BCR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_BCR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_BCR_IN)
#define HWIO_GCCMW_N1_CSFPB_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_N1_CSFPB_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00460004)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00460004)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_ADDR, HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_RMSK)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_ADDR, m)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_ADDR,v)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_ADDR,m,v,HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_IN)
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_CFAB_N1_CSFPB_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00460008)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00460008)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_AHB_CBCR_ADDR, HWIO_GCCMW_N1_CSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_N1_CSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x0046000c)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x0046000c)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_N1_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_N1_CSFPB_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00460010)
#define HWIO_GCCMW_N1_CSFPB_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00460010)
#define HWIO_GCCMW_N1_CSFPB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_N1_CSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CBCR_ADDR, HWIO_GCCMW_N1_CSFPB_CBCR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CBCR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_CBCR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_CBCR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_CBCR_IN)
#define HWIO_GCCMW_N1_CSFPB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_N1_CSFPB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_N1_CSFPB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_N1_CSFPB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00460014)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00460014)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_N2_CSFPB_AHB_CBCR_ADDR, HWIO_GCCMW_N2_CSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N2_CSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N2_CSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N2_CSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_N2_CSFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_N2_CSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00460018)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00460018)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_ADDR, HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_IN)
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_NCSFPB_XPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x0046001c)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x0046001c)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ADDR, HWIO_GCCMW_N1_CSFPB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_CMD_RCGR_IN)
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_N1_CSFPB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00460020)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00460020)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CFG_RCGR_ADDR, HWIO_GCCMW_N1_CSFPB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N1_CSFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_N1_CSFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N1_CSFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_N1_CSFPB_CFG_RCGR_IN)
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_N1_CSFPB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_S1_CSFPB_BCR_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00470000)
#define HWIO_GCCMW_S1_CSFPB_BCR_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00470000)
#define HWIO_GCCMW_S1_CSFPB_BCR_RMSK                                                          0x1
#define HWIO_GCCMW_S1_CSFPB_BCR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_BCR_ADDR, HWIO_GCCMW_S1_CSFPB_BCR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_BCR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_BCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_BCR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_BCR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_BCR_IN)
#define HWIO_GCCMW_S1_CSFPB_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCCMW_S1_CSFPB_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00470004)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00470004)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_AHB_CBCR_ADDR, HWIO_GCCMW_S1_CSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_S1_CSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_ADDR                                        (GCCMW_REG_REG_BASE      + 0x00470008)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_OFFS                                        (GCCMW_REG_REG_BASE_OFFS + 0x00470008)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_RMSK                                        0x80000001
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_GCCMW_S1_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_GCCMW_S1_CSFPB_CBCR_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x0047000c)
#define HWIO_GCCMW_S1_CSFPB_CBCR_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x0047000c)
#define HWIO_GCCMW_S1_CSFPB_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCMW_S1_CSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CBCR_ADDR, HWIO_GCCMW_S1_CSFPB_CBCR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CBCR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_CBCR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_CBCR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_CBCR_IN)
#define HWIO_GCCMW_S1_CSFPB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCMW_S1_CSFPB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCMW_S1_CSFPB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCMW_S1_CSFPB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00470010)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00470010)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_S2_CSFPB_AHB_CBCR_ADDR, HWIO_GCCMW_S2_CSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S2_CSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S2_CSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S2_CSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_S2_CSFPB_AHB_CBCR_IN)
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCMW_S2_CSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00470014)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00470014)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ADDR, HWIO_GCCMW_S1_CSFPB_CMD_RCGR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_CMD_RCGR_IN)
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCCMW_S1_CSFPB_CMD_RCGR_UPDATE_SHFT                                              0x0

#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00470018)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00470018)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CFG_RCGR_ADDR, HWIO_GCCMW_S1_CSFPB_CFG_RCGR_RMSK)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S1_CSFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCMW_S1_CSFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S1_CSFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCMW_S1_CSFPB_CFG_RCGR_IN)
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCCMW_S1_CSFPB_CFG_RCGR_SRC_DIV_SHFT                                             0x0

#define HWIO_GCCMW_DEBUG_CDIVR_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x00500100)
#define HWIO_GCCMW_DEBUG_CDIVR_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x00500100)
#define HWIO_GCCMW_DEBUG_CDIVR_RMSK                                                       0xf0000
#define HWIO_GCCMW_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_GCCMW_DEBUG_CDIVR_ADDR, HWIO_GCCMW_DEBUG_CDIVR_RMSK)
#define HWIO_GCCMW_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_DEBUG_CDIVR_ADDR, m)
#define HWIO_GCCMW_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_GCCMW_DEBUG_CDIVR_ADDR,v)
#define HWIO_GCCMW_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_DEBUG_CDIVR_ADDR,m,v,HWIO_GCCMW_DEBUG_CDIVR_IN)
#define HWIO_GCCMW_DEBUG_CDIVR_CLK_DIV_BMSK                                               0xf0000
#define HWIO_GCCMW_DEBUG_CDIVR_CLK_DIV_SHFT                                                  0x10

#define HWIO_GCCMW_DEBUG_CLK_CTL_ADDR                                                  (GCCMW_REG_REG_BASE      + 0x00500200)
#define HWIO_GCCMW_DEBUG_CLK_CTL_OFFS                                                  (GCCMW_REG_REG_BASE_OFFS + 0x00500200)
#define HWIO_GCCMW_DEBUG_CLK_CTL_RMSK                                                      0x3fff
#define HWIO_GCCMW_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_DEBUG_CLK_CTL_ADDR, HWIO_GCCMW_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCCMW_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCCMW_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCCMW_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCCMW_DEBUG_CLK_CTL_IN)
#define HWIO_GCCMW_DEBUG_CLK_CTL_ENABLE_BMSK                                               0x2000
#define HWIO_GCCMW_DEBUG_CLK_CTL_ENABLE_SHFT                                                  0xd
#define HWIO_GCCMW_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                       0x1000
#define HWIO_GCCMW_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                          0xc
#define HWIO_GCCMW_DEBUG_CLK_CTL_MUX_SEL_BMSK                                               0xfff
#define HWIO_GCCMW_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCCMW_PLLTEST_PAD_CFG_ADDR                                                (GCCMW_REG_REG_BASE      + 0x00500208)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_OFFS                                                (GCCMW_REG_REG_BASE_OFFS + 0x00500208)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_RMSK                                                0x1c0317bf
#define HWIO_GCCMW_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCCMW_PLLTEST_PAD_CFG_ADDR, HWIO_GCCMW_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCCMW_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCCMW_PLLTEST_PAD_CFG_IN)
#define HWIO_GCCMW_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_BMSK                               0x1c000000
#define HWIO_GCCMW_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_SHFT                                     0x1a
#define HWIO_GCCMW_PLLTEST_PAD_CFG_PLL_INPUT_BMSK                                         0x30000
#define HWIO_GCCMW_PLLTEST_PAD_CFG_PLL_INPUT_SHFT                                            0x10
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_OE_BMSK                                            0x1000
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_OE_SHFT                                               0xc
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_IE_BMSK                                             0x400
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_IE_SHFT                                               0xa
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                          0x380
#define HWIO_GCCMW_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                            0x7
#define HWIO_GCCMW_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                              0x3f
#define HWIO_GCCMW_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                               0x0

#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_ADDR                                          (GCCMW_REG_REG_BASE      + 0x0050020c)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x0050020c)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_RMSK                                            0x1fffff
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                     0x100000
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                         0x14
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                            0xfffff
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                0x0

#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_ADDR                                       (GCCMW_REG_REG_BASE      + 0x00500210)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_OFFS                                       (GCCMW_REG_REG_BASE_OFFS + 0x00500210)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_RMSK                                        0x3ffffff
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                       0x2000000
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                            0x19
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                            0x1ffffff
#define HWIO_GCCMW_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                  0x0

#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00500214)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00500214)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_RMSK                                              0x1ffff
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_IN          \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_STATUS0_ADDR, HWIO_GCCMW_PLL_LOCK_DET_STATUS0_RMSK)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_STATUS0_ADDR, m)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_CBF_SYSPLL_LOCK_DETECT_BMSK                       0x10000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_CBF_SYSPLL_LOCK_DETECT_SHFT                          0x10
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR0_PLL0_LOCK_DETECT_BMSK                0x8000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR0_PLL0_LOCK_DETECT_SHFT                   0xf
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR0_PLL1_LOCK_DETECT_BMSK                0x4000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR0_PLL1_LOCK_DETECT_SHFT                   0xe
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR1_PLL0_LOCK_DETECT_BMSK                0x2000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR1_PLL0_LOCK_DETECT_SHFT                   0xd
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR1_PLL1_LOCK_DETECT_BMSK                0x1000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR1_PLL1_LOCK_DETECT_SHFT                   0xc
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR2_PLL0_LOCK_DETECT_BMSK                 0x800
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR2_PLL0_LOCK_DETECT_SHFT                   0xb
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR2_PLL1_LOCK_DETECT_BMSK                 0x400
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_N_MDDR2_PLL1_LOCK_DETECT_SHFT                   0xa
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR0_PLL0_LOCK_DETECT_BMSK                 0x200
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR0_PLL0_LOCK_DETECT_SHFT                   0x9
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR0_PLL1_LOCK_DETECT_BMSK                 0x100
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR0_PLL1_LOCK_DETECT_SHFT                   0x8
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR1_PLL0_LOCK_DETECT_BMSK                  0x80
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR1_PLL0_LOCK_DETECT_SHFT                   0x7
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR1_PLL1_LOCK_DETECT_BMSK                  0x40
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR1_PLL1_LOCK_DETECT_SHFT                   0x6
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR2_PLL0_LOCK_DETECT_BMSK                  0x20
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR2_PLL0_LOCK_DETECT_SHFT                   0x5
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR2_PLL1_LOCK_DETECT_BMSK                  0x10
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMS_S_MDDR2_PLL1_LOCK_DETECT_SHFT                   0x4
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCE_EAST_PLL0_LOCK_DETECT_BMSK                       0x8
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCE_EAST_PLL0_LOCK_DETECT_SHFT                       0x3
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCE_EAST_PLL1_LOCK_DETECT_BMSK                       0x4
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCE_EAST_PLL1_LOCK_DETECT_SHFT                       0x2
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMW_SYS_PLL1_LOCK_DETECT_BMSK                       0x2
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMW_SYS_PLL1_LOCK_DETECT_SHFT                       0x1
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMW_SYS_PLL0_LOCK_DETECT_BMSK                       0x1
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS0_GCCMW_SYS_PLL0_LOCK_DETECT_SHFT                       0x0

#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00500218)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00500218)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_RMSK                                             0x1ffff
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_IN          \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_ADDR, HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_RMSK)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_ADDR, m)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_OUT(v)      \
        out_dword(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_ADDR,v)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_ADDR,m,v,HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_IN)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_CBF_SYSPLL_LOCK_DETECT_BMSK                      0x10000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_CBF_SYSPLL_LOCK_DETECT_SHFT                         0x10
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR0_PLL0_LOCK_DETECT_BMSK               0x8000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR0_PLL0_LOCK_DETECT_SHFT                  0xf
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR0_PLL1_LOCK_DETECT_BMSK               0x4000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR0_PLL1_LOCK_DETECT_SHFT                  0xe
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR1_PLL0_LOCK_DETECT_BMSK               0x2000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR1_PLL0_LOCK_DETECT_SHFT                  0xd
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR1_PLL1_LOCK_DETECT_BMSK               0x1000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR1_PLL1_LOCK_DETECT_SHFT                  0xc
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR2_PLL0_LOCK_DETECT_BMSK                0x800
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR2_PLL0_LOCK_DETECT_SHFT                  0xb
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR2_PLL1_LOCK_DETECT_BMSK                0x400
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_N_MDDR2_PLL1_LOCK_DETECT_SHFT                  0xa
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR0_PLL0_LOCK_DETECT_BMSK                0x200
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR0_PLL0_LOCK_DETECT_SHFT                  0x9
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR0_PLL1_LOCK_DETECT_BMSK                0x100
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR0_PLL1_LOCK_DETECT_SHFT                  0x8
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR1_PLL0_LOCK_DETECT_BMSK                 0x80
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR1_PLL0_LOCK_DETECT_SHFT                  0x7
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR1_PLL1_LOCK_DETECT_BMSK                 0x40
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR1_PLL1_LOCK_DETECT_SHFT                  0x6
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR2_PLL0_LOCK_DETECT_BMSK                 0x20
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR2_PLL0_LOCK_DETECT_SHFT                  0x5
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR2_PLL1_LOCK_DETECT_BMSK                 0x10
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMS_S_MDDR2_PLL1_LOCK_DETECT_SHFT                  0x4
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCE_PLL0_LOCK_DETECT_BMSK                           0x8
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCE_PLL0_LOCK_DETECT_SHFT                           0x3
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCE_PLL1_LOCK_DETECT_BMSK                           0x4
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCE_PLL1_LOCK_DETECT_SHFT                           0x2
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMW_SYS_PLL1_LOCK_DETECT_BMSK                      0x2
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMW_SYS_PLL1_LOCK_DETECT_SHFT                      0x1
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMW_SYS_PLL0_LOCK_DETECT_BMSK                      0x1
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK0_GCCMW_SYS_PLL0_LOCK_DETECT_SHFT                      0x0

#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_ADDR                                           (GCCMW_REG_REG_BASE      + 0x00500220)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_OFFS                                           (GCCMW_REG_REG_BASE_OFFS + 0x00500220)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_RMSK                                             0xffffff
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_IN          \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_STATUS1_ADDR, HWIO_GCCMW_PLL_LOCK_DET_STATUS1_RMSK)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_STATUS1_ADDR, m)
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC23_SYSPLL_LOCK_DETECT_BMSK                    0x800000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC23_SYSPLL_LOCK_DETECT_SHFT                        0x17
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC22_SYSPLL_LOCK_DETECT_BMSK                    0x400000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC22_SYSPLL_LOCK_DETECT_SHFT                        0x16
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC21_SYSPLL_LOCK_DETECT_BMSK                    0x200000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC21_SYSPLL_LOCK_DETECT_SHFT                        0x15
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC20_SYSPLL_LOCK_DETECT_BMSK                    0x100000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC20_SYSPLL_LOCK_DETECT_SHFT                        0x14
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC19_SYSPLL_LOCK_DETECT_BMSK                     0x80000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC19_SYSPLL_LOCK_DETECT_SHFT                        0x13
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC18_SYSPLL_LOCK_DETECT_BMSK                     0x40000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC18_SYSPLL_LOCK_DETECT_SHFT                        0x12
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC17_SYSPLL_LOCK_DETECT_BMSK                     0x20000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC17_SYSPLL_LOCK_DETECT_SHFT                        0x11
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC16_SYSPLL_LOCK_DETECT_BMSK                     0x10000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC16_SYSPLL_LOCK_DETECT_SHFT                        0x10
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC15_SYSPLL_LOCK_DETECT_BMSK                      0x8000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC15_SYSPLL_LOCK_DETECT_SHFT                         0xf
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC14_SYSPLL_LOCK_DETECT_BMSK                      0x4000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC14_SYSPLL_LOCK_DETECT_SHFT                         0xe
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC13_SYSPLL_LOCK_DETECT_BMSK                      0x2000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC13_SYSPLL_LOCK_DETECT_SHFT                         0xd
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC12_SYSPLL_LOCK_DETECT_BMSK                      0x1000
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC12_SYSPLL_LOCK_DETECT_SHFT                         0xc
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC11_SYSPLL_LOCK_DETECT_BMSK                       0x800
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC11_SYSPLL_LOCK_DETECT_SHFT                         0xb
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC10_SYSPLL_LOCK_DETECT_BMSK                       0x400
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC10_SYSPLL_LOCK_DETECT_SHFT                         0xa
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC09_SYSPLL_LOCK_DETECT_BMSK                       0x200
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC09_SYSPLL_LOCK_DETECT_SHFT                         0x9
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC08_SYSPLL_LOCK_DETECT_BMSK                       0x100
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC08_SYSPLL_LOCK_DETECT_SHFT                         0x8
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC07_SYSPLL_LOCK_DETECT_BMSK                        0x80
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC07_SYSPLL_LOCK_DETECT_SHFT                         0x7
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC06_SYSPLL_LOCK_DETECT_BMSK                        0x40
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC06_SYSPLL_LOCK_DETECT_SHFT                         0x6
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC05_SYSPLL_LOCK_DETECT_BMSK                        0x20
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC05_SYSPLL_LOCK_DETECT_SHFT                         0x5
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC04_SYSPLL_LOCK_DETECT_BMSK                        0x10
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC04_SYSPLL_LOCK_DETECT_SHFT                         0x4
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC03_SYSPLL_LOCK_DETECT_BMSK                         0x8
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC03_SYSPLL_LOCK_DETECT_SHFT                         0x3
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC02_SYSPLL_LOCK_DETECT_BMSK                         0x4
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC02_SYSPLL_LOCK_DETECT_SHFT                         0x2
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC01_SYSPLL_LOCK_DETECT_BMSK                         0x2
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC01_SYSPLL_LOCK_DETECT_SHFT                         0x1
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC00_SYSPLL_LOCK_DETECT_BMSK                         0x1
#define HWIO_GCCMW_PLL_LOCK_DET_STATUS1_APC00_SYSPLL_LOCK_DETECT_SHFT                         0x0

#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_ADDR                                          (GCCMW_REG_REG_BASE      + 0x00500224)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_OFFS                                          (GCCMW_REG_REG_BASE_OFFS + 0x00500224)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_RMSK                                            0xffffff
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_IN          \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_ADDR, HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_RMSK)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_ADDR, m)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_OUT(v)      \
        out_dword(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_ADDR,v)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_ADDR,m,v,HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_IN)
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC23_SYSPLL_LOCK_DETECT_BMSK                   0x800000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC23_SYSPLL_LOCK_DETECT_SHFT                       0x17
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC22_SYSPLL_LOCK_DETECT_BMSK                   0x400000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC22_SYSPLL_LOCK_DETECT_SHFT                       0x16
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC21_SYSPLL_LOCK_DETECT_BMSK                   0x200000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC21_SYSPLL_LOCK_DETECT_SHFT                       0x15
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC20_SYSPLL_LOCK_DETECT_BMSK                   0x100000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC20_SYSPLL_LOCK_DETECT_SHFT                       0x14
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC19_SYSPLL_LOCK_DETECT_BMSK                    0x80000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC19_SYSPLL_LOCK_DETECT_SHFT                       0x13
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC18_SYSPLL_LOCK_DETECT_BMSK                    0x40000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC18_SYSPLL_LOCK_DETECT_SHFT                       0x12
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC17_SYSPLL_LOCK_DETECT_BMSK                    0x20000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC17_SYSPLL_LOCK_DETECT_SHFT                       0x11
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC16_SYSPLL_LOCK_DETECT_BMSK                    0x10000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC16_SYSPLL_LOCK_DETECT_SHFT                       0x10
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC15_SYSPLL_LOCK_DETECT_BMSK                     0x8000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC15_SYSPLL_LOCK_DETECT_SHFT                        0xf
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC14_SYSPLL_LOCK_DETECT_BMSK                     0x4000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC14_SYSPLL_LOCK_DETECT_SHFT                        0xe
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC13_SYSPLL_LOCK_DETECT_BMSK                     0x2000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC13_SYSPLL_LOCK_DETECT_SHFT                        0xd
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC12_SYSPLL_LOCK_DETECT_BMSK                     0x1000
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC12_SYSPLL_LOCK_DETECT_SHFT                        0xc
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC11_SYSPLL_LOCK_DETECT_BMSK                      0x800
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC11_SYSPLL_LOCK_DETECT_SHFT                        0xb
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC10_SYSPLL_LOCK_DETECT_BMSK                      0x400
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC10_SYSPLL_LOCK_DETECT_SHFT                        0xa
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC09_SYSPLL_LOCK_DETECT_BMSK                      0x200
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC09_SYSPLL_LOCK_DETECT_SHFT                        0x9
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC08_SYSPLL_LOCK_DETECT_BMSK                      0x100
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC08_SYSPLL_LOCK_DETECT_SHFT                        0x8
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC07_SYSPLL_LOCK_DETECT_BMSK                       0x80
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC07_SYSPLL_LOCK_DETECT_SHFT                        0x7
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC06_SYSPLL_LOCK_DETECT_BMSK                       0x40
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC06_SYSPLL_LOCK_DETECT_SHFT                        0x6
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC05_SYSPLL_LOCK_DETECT_BMSK                       0x20
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC05_SYSPLL_LOCK_DETECT_SHFT                        0x5
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC04_SYSPLL_LOCK_DETECT_BMSK                       0x10
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC04_SYSPLL_LOCK_DETECT_SHFT                        0x4
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC03_SYSPLL_LOCK_DETECT_BMSK                        0x8
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC03_SYSPLL_LOCK_DETECT_SHFT                        0x3
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC02_SYSPLL_LOCK_DETECT_BMSK                        0x4
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC02_SYSPLL_LOCK_DETECT_SHFT                        0x2
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC01_SYSPLL_LOCK_DETECT_BMSK                        0x2
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC01_SYSPLL_LOCK_DETECT_SHFT                        0x1
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC00_SYSPLL_LOCK_DETECT_BMSK                        0x1
#define HWIO_GCCMW_PLL_LOCK_DET_EN_MASK1_APC00_SYSPLL_LOCK_DETECT_SHFT                        0x0

#define HWIO_GCCMW_TEST_BUS_CTL_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00500230)
#define HWIO_GCCMW_TEST_BUS_CTL_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00500230)
#define HWIO_GCCMW_TEST_BUS_CTL_RMSK                                                        0x117
#define HWIO_GCCMW_TEST_BUS_CTL_IN          \
        in_dword_masked(HWIO_GCCMW_TEST_BUS_CTL_ADDR, HWIO_GCCMW_TEST_BUS_CTL_RMSK)
#define HWIO_GCCMW_TEST_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCMW_TEST_BUS_CTL_ADDR, m)
#define HWIO_GCCMW_TEST_BUS_CTL_OUT(v)      \
        out_dword(HWIO_GCCMW_TEST_BUS_CTL_ADDR,v)
#define HWIO_GCCMW_TEST_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_TEST_BUS_CTL_ADDR,m,v,HWIO_GCCMW_TEST_BUS_CTL_IN)
#define HWIO_GCCMW_TEST_BUS_CTL_DTEST_SEL_BMSK                                              0x100
#define HWIO_GCCMW_TEST_BUS_CTL_DTEST_SEL_SHFT                                                0x8
#define HWIO_GCCMW_TEST_BUS_CTL_DBG_BUS_ENABLE_BMSK                                          0x10
#define HWIO_GCCMW_TEST_BUS_CTL_DBG_BUS_ENABLE_SHFT                                           0x4
#define HWIO_GCCMW_TEST_BUS_CTL_DBG_BUS_SEL_BMSK                                              0x7
#define HWIO_GCCMW_TEST_BUS_CTL_DBG_BUS_SEL_SHFT                                              0x0

#define HWIO_GCCMW_MDDR2_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00510000)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00510000)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_MDDR2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MDDR2_AHB_CBCR_ADDR, HWIO_GCCMW_MDDR2_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MDDR2_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MDDR2_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MDDR2_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MDDR2_AHB_CBCR_IN)
#define HWIO_GCCMW_MDDR2_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_MDDR2_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_MDDR2_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_MDDR2_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_MDDR3_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00510004)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00510004)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_MDDR3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MDDR3_AHB_CBCR_ADDR, HWIO_GCCMW_MDDR3_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MDDR3_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MDDR3_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MDDR3_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MDDR3_AHB_CBCR_IN)
#define HWIO_GCCMW_MDDR3_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_MDDR3_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_MDDR3_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_MDDR3_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00510008)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00510008)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_N_GCCMS_AHB_CBCR_ADDR, HWIO_GCCMW_N_GCCMS_AHB_CBCR_RMSK)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_N_GCCMS_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_N_GCCMS_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_N_GCCMS_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_N_GCCMS_AHB_CBCR_IN)
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_N_GCCMS_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_MDDR0_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00520000)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00520000)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_MDDR0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MDDR0_AHB_CBCR_ADDR, HWIO_GCCMW_MDDR0_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MDDR0_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MDDR0_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MDDR0_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MDDR0_AHB_CBCR_IN)
#define HWIO_GCCMW_MDDR0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_MDDR0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_MDDR0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_MDDR0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_MDDR1_AHB_CBCR_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00520004)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00520004)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_RMSK                                                 0x80000001
#define HWIO_GCCMW_MDDR1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_MDDR1_AHB_CBCR_ADDR, HWIO_GCCMW_MDDR1_AHB_CBCR_RMSK)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_MDDR1_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_MDDR1_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_MDDR1_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_MDDR1_AHB_CBCR_IN)
#define HWIO_GCCMW_MDDR1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCCMW_MDDR1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCCMW_MDDR1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCCMW_MDDR1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_ADDR                                               (GCCMW_REG_REG_BASE      + 0x00520008)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_OFFS                                               (GCCMW_REG_REG_BASE_OFFS + 0x00520008)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCMW_S_GCCMS_AHB_CBCR_ADDR, HWIO_GCCMW_S_GCCMS_AHB_CBCR_RMSK)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCMW_S_GCCMS_AHB_CBCR_ADDR, m)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCMW_S_GCCMS_AHB_CBCR_ADDR,v)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_S_GCCMS_AHB_CBCR_ADDR,m,v,HWIO_GCCMW_S_GCCMS_AHB_CBCR_IN)
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCMW_S_GCCMS_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCMW_IMC_CC_RESTART_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00600100)
#define HWIO_GCCMW_IMC_CC_RESTART_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00600100)
#define HWIO_GCCMW_IMC_CC_RESTART_RMSK                                                        0x1
#define HWIO_GCCMW_IMC_CC_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_IMC_CC_RESTART_ADDR, HWIO_GCCMW_IMC_CC_RESTART_RMSK)
#define HWIO_GCCMW_IMC_CC_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_IMC_CC_RESTART_ADDR, m)
#define HWIO_GCCMW_IMC_CC_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_IMC_CC_RESTART_ADDR,v)
#define HWIO_GCCMW_IMC_CC_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_IMC_CC_RESTART_ADDR,m,v,HWIO_GCCMW_IMC_CC_RESTART_IN)
#define HWIO_GCCMW_IMC_CC_RESTART_IMC_CC_RESTART_BMSK                                         0x1
#define HWIO_GCCMW_IMC_CC_RESTART_IMC_CC_RESTART_SHFT                                         0x0

#define HWIO_GCCMW_PCC_RESTART_ADDR                                                    (GCCMW_REG_REG_BASE      + 0x00600104)
#define HWIO_GCCMW_PCC_RESTART_OFFS                                                    (GCCMW_REG_REG_BASE_OFFS + 0x00600104)
#define HWIO_GCCMW_PCC_RESTART_RMSK                                                           0x1
#define HWIO_GCCMW_PCC_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_PCC_RESTART_ADDR, HWIO_GCCMW_PCC_RESTART_RMSK)
#define HWIO_GCCMW_PCC_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PCC_RESTART_ADDR, m)
#define HWIO_GCCMW_PCC_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_PCC_RESTART_ADDR,v)
#define HWIO_GCCMW_PCC_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PCC_RESTART_ADDR,m,v,HWIO_GCCMW_PCC_RESTART_IN)
#define HWIO_GCCMW_PCC_RESTART_PCC_RESTART_BMSK                                               0x1
#define HWIO_GCCMW_PCC_RESTART_PCC_RESTART_SHFT                                               0x0

#define HWIO_GCCMW_GCCMS0_RESTART_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x00600108)
#define HWIO_GCCMW_GCCMS0_RESTART_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x00600108)
#define HWIO_GCCMW_GCCMS0_RESTART_RMSK                                                        0x1
#define HWIO_GCCMW_GCCMS0_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_GCCMS0_RESTART_ADDR, HWIO_GCCMW_GCCMS0_RESTART_RMSK)
#define HWIO_GCCMW_GCCMS0_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GCCMS0_RESTART_ADDR, m)
#define HWIO_GCCMW_GCCMS0_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_GCCMS0_RESTART_ADDR,v)
#define HWIO_GCCMW_GCCMS0_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GCCMS0_RESTART_ADDR,m,v,HWIO_GCCMW_GCCMS0_RESTART_IN)
#define HWIO_GCCMW_GCCMS0_RESTART_GCCSMS0_RESTART_BMSK                                        0x1
#define HWIO_GCCMW_GCCMS0_RESTART_GCCSMS0_RESTART_SHFT                                        0x0

#define HWIO_GCCMW_GCCMS1_RESTART_ADDR                                                 (GCCMW_REG_REG_BASE      + 0x0060010c)
#define HWIO_GCCMW_GCCMS1_RESTART_OFFS                                                 (GCCMW_REG_REG_BASE_OFFS + 0x0060010c)
#define HWIO_GCCMW_GCCMS1_RESTART_RMSK                                                        0x1
#define HWIO_GCCMW_GCCMS1_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_GCCMS1_RESTART_ADDR, HWIO_GCCMW_GCCMS1_RESTART_RMSK)
#define HWIO_GCCMW_GCCMS1_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GCCMS1_RESTART_ADDR, m)
#define HWIO_GCCMW_GCCMS1_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_GCCMS1_RESTART_ADDR,v)
#define HWIO_GCCMW_GCCMS1_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GCCMS1_RESTART_ADDR,m,v,HWIO_GCCMW_GCCMS1_RESTART_IN)
#define HWIO_GCCMW_GCCMS1_RESTART_GCCMS1_RESTART_BMSK                                         0x1
#define HWIO_GCCMW_GCCMS1_RESTART_GCCMS1_RESTART_SHFT                                         0x0

#define HWIO_GCCMW_GCCE_RESTART_ADDR                                                   (GCCMW_REG_REG_BASE      + 0x00600110)
#define HWIO_GCCMW_GCCE_RESTART_OFFS                                                   (GCCMW_REG_REG_BASE_OFFS + 0x00600110)
#define HWIO_GCCMW_GCCE_RESTART_RMSK                                                          0x1
#define HWIO_GCCMW_GCCE_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_GCCE_RESTART_ADDR, HWIO_GCCMW_GCCE_RESTART_RMSK)
#define HWIO_GCCMW_GCCE_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_GCCE_RESTART_ADDR, m)
#define HWIO_GCCMW_GCCE_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_GCCE_RESTART_ADDR,v)
#define HWIO_GCCMW_GCCE_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_GCCE_RESTART_ADDR,m,v,HWIO_GCCMW_GCCE_RESTART_IN)
#define HWIO_GCCMW_GCCE_RESTART_GCCE_RESTART_BMSK                                             0x1
#define HWIO_GCCMW_GCCE_RESTART_GCCE_RESTART_SHFT                                             0x0

#define HWIO_GCCMW_PCIE_CC_0_RESTART_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00600114)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00600114)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_RMSK                                                     0x1
#define HWIO_GCCMW_PCIE_CC_0_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_PCIE_CC_0_RESTART_ADDR, HWIO_GCCMW_PCIE_CC_0_RESTART_RMSK)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PCIE_CC_0_RESTART_ADDR, m)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_PCIE_CC_0_RESTART_ADDR,v)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PCIE_CC_0_RESTART_ADDR,m,v,HWIO_GCCMW_PCIE_CC_0_RESTART_IN)
#define HWIO_GCCMW_PCIE_CC_0_RESTART_PCIE_CC_0_RESTART_BMSK                                   0x1
#define HWIO_GCCMW_PCIE_CC_0_RESTART_PCIE_CC_0_RESTART_SHFT                                   0x0

#define HWIO_GCCMW_PCIE_CC_1_RESTART_ADDR                                              (GCCMW_REG_REG_BASE      + 0x00600118)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_OFFS                                              (GCCMW_REG_REG_BASE_OFFS + 0x00600118)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_RMSK                                                     0x1
#define HWIO_GCCMW_PCIE_CC_1_RESTART_IN          \
        in_dword_masked(HWIO_GCCMW_PCIE_CC_1_RESTART_ADDR, HWIO_GCCMW_PCIE_CC_1_RESTART_RMSK)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCCMW_PCIE_CC_1_RESTART_ADDR, m)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_OUT(v)      \
        out_dword(HWIO_GCCMW_PCIE_CC_1_RESTART_ADDR,v)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_PCIE_CC_1_RESTART_ADDR,m,v,HWIO_GCCMW_PCIE_CC_1_RESTART_IN)
#define HWIO_GCCMW_PCIE_CC_1_RESTART_PCIE_CC_1_RESTART_BMSK                                   0x1
#define HWIO_GCCMW_PCIE_CC_1_RESTART_PCIE_CC_1_RESTART_SHFT                                   0x0

#define HWIO_GCCMW_SPARE_0_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006b0000)
#define HWIO_GCCMW_SPARE_0_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006b0000)
#define HWIO_GCCMW_SPARE_0_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_0_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_0_ADDR, HWIO_GCCMW_SPARE_0_RMSK)
#define HWIO_GCCMW_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_0_ADDR, m)
#define HWIO_GCCMW_SPARE_0_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_0_ADDR,v)
#define HWIO_GCCMW_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_0_ADDR,m,v,HWIO_GCCMW_SPARE_0_IN)
#define HWIO_GCCMW_SPARE_0_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_0_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_1_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006b0004)
#define HWIO_GCCMW_SPARE_1_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006b0004)
#define HWIO_GCCMW_SPARE_1_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_1_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_1_ADDR, HWIO_GCCMW_SPARE_1_RMSK)
#define HWIO_GCCMW_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_1_ADDR, m)
#define HWIO_GCCMW_SPARE_1_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_1_ADDR,v)
#define HWIO_GCCMW_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_1_ADDR,m,v,HWIO_GCCMW_SPARE_1_IN)
#define HWIO_GCCMW_SPARE_1_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_1_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_2_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006b0008)
#define HWIO_GCCMW_SPARE_2_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006b0008)
#define HWIO_GCCMW_SPARE_2_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_2_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_2_ADDR, HWIO_GCCMW_SPARE_2_RMSK)
#define HWIO_GCCMW_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_2_ADDR, m)
#define HWIO_GCCMW_SPARE_2_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_2_ADDR,v)
#define HWIO_GCCMW_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_2_ADDR,m,v,HWIO_GCCMW_SPARE_2_IN)
#define HWIO_GCCMW_SPARE_2_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_2_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_3_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006b000c)
#define HWIO_GCCMW_SPARE_3_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006b000c)
#define HWIO_GCCMW_SPARE_3_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_3_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_3_ADDR, HWIO_GCCMW_SPARE_3_RMSK)
#define HWIO_GCCMW_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_3_ADDR, m)
#define HWIO_GCCMW_SPARE_3_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_3_ADDR,v)
#define HWIO_GCCMW_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_3_ADDR,m,v,HWIO_GCCMW_SPARE_3_IN)
#define HWIO_GCCMW_SPARE_3_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_3_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_4_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006c0000)
#define HWIO_GCCMW_SPARE_4_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006c0000)
#define HWIO_GCCMW_SPARE_4_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_4_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_4_ADDR, HWIO_GCCMW_SPARE_4_RMSK)
#define HWIO_GCCMW_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_4_ADDR, m)
#define HWIO_GCCMW_SPARE_4_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_4_ADDR,v)
#define HWIO_GCCMW_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_4_ADDR,m,v,HWIO_GCCMW_SPARE_4_IN)
#define HWIO_GCCMW_SPARE_4_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_4_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_5_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006c0004)
#define HWIO_GCCMW_SPARE_5_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006c0004)
#define HWIO_GCCMW_SPARE_5_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_5_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_5_ADDR, HWIO_GCCMW_SPARE_5_RMSK)
#define HWIO_GCCMW_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_5_ADDR, m)
#define HWIO_GCCMW_SPARE_5_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_5_ADDR,v)
#define HWIO_GCCMW_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_5_ADDR,m,v,HWIO_GCCMW_SPARE_5_IN)
#define HWIO_GCCMW_SPARE_5_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_5_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_6_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006c0008)
#define HWIO_GCCMW_SPARE_6_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006c0008)
#define HWIO_GCCMW_SPARE_6_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_6_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_6_ADDR, HWIO_GCCMW_SPARE_6_RMSK)
#define HWIO_GCCMW_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_6_ADDR, m)
#define HWIO_GCCMW_SPARE_6_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_6_ADDR,v)
#define HWIO_GCCMW_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_6_ADDR,m,v,HWIO_GCCMW_SPARE_6_IN)
#define HWIO_GCCMW_SPARE_6_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_6_SPARE_BITS_SHFT                                                    0x0

#define HWIO_GCCMW_SPARE_7_ADDR                                                        (GCCMW_REG_REG_BASE      + 0x006c000c)
#define HWIO_GCCMW_SPARE_7_OFFS                                                        (GCCMW_REG_REG_BASE_OFFS + 0x006c000c)
#define HWIO_GCCMW_SPARE_7_RMSK                                                        0xffffffff
#define HWIO_GCCMW_SPARE_7_IN          \
        in_dword_masked(HWIO_GCCMW_SPARE_7_ADDR, HWIO_GCCMW_SPARE_7_RMSK)
#define HWIO_GCCMW_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_GCCMW_SPARE_7_ADDR, m)
#define HWIO_GCCMW_SPARE_7_OUT(v)      \
        out_dword(HWIO_GCCMW_SPARE_7_ADDR,v)
#define HWIO_GCCMW_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCMW_SPARE_7_ADDR,m,v,HWIO_GCCMW_SPARE_7_IN)
#define HWIO_GCCMW_SPARE_7_SPARE_BITS_BMSK                                             0xffffffff
#define HWIO_GCCMW_SPARE_7_SPARE_BITS_SHFT                                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: GCCE_REG
 *--------------------------------------------------------------------------*/

#define GCCE_REG_REG_BASE                                                          (GCCE_BASE      + 0x00000000)
#define GCCE_REG_REG_BASE_OFFS                                                     0x00000000

#define HWIO_GCCE_EAST_PLL0_MODE_ADDR                                              (GCCE_REG_REG_BASE      + 0x00000000)
#define HWIO_GCCE_EAST_PLL0_MODE_OFFS                                              (GCCE_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCCE_EAST_PLL0_MODE_RMSK                                              0xffffffff
#define HWIO_GCCE_EAST_PLL0_MODE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_MODE_ADDR, HWIO_GCCE_EAST_PLL0_MODE_RMSK)
#define HWIO_GCCE_EAST_PLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_MODE_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_MODE_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_MODE_ADDR,m,v,HWIO_GCCE_EAST_PLL0_MODE_IN)
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_DET_BMSK                                 0x80000000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_DET_SHFT                                       0x1f
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_ACTIVE_FLAG_BMSK                              0x40000000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                    0x1e
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_ACK_LATCH_BMSK                                0x20000000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_ACK_LATCH_SHFT                                      0x1d
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_DET_FINE_BMSK                            0x10000000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                  0x1c
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BITS27_24_BMSK                             0xf000000
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BITS27_24_SHFT                                  0x18
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                     0x800000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                         0x17
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_UPDATE_BMSK                                     0x400000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_UPDATE_SHFT                                         0x16
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                             0x200000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                 0x15
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                               0x100000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                   0x14
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_BIAS_COUNT_BMSK                                  0xfc000
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_BIAS_COUNT_SHFT                                      0xe
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_COUNT_BMSK                                   0x3f00
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_LOCK_COUNT_SHFT                                      0x8
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BITS7_3_BMSK                                    0xf8
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BITS7_3_SHFT                                     0x3
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_RESET_N_BMSK                                         0x4
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_RESET_N_SHFT                                         0x2
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BIT1_BMSK                                        0x2
#define HWIO_GCCE_EAST_PLL0_MODE_RESERVE_BIT1_SHFT                                        0x1
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_OUTCTRL_BMSK                                         0x1
#define HWIO_GCCE_EAST_PLL0_MODE_PLL_OUTCTRL_SHFT                                         0x0

#define HWIO_GCCE_EAST_PLL0_L_VAL_ADDR                                             (GCCE_REG_REG_BASE      + 0x00000004)
#define HWIO_GCCE_EAST_PLL0_L_VAL_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCCE_EAST_PLL0_L_VAL_RMSK                                                 0xffff
#define HWIO_GCCE_EAST_PLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_L_VAL_ADDR, HWIO_GCCE_EAST_PLL0_L_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_L_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_L_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_L_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_L_VAL_IN)
#define HWIO_GCCE_EAST_PLL0_L_VAL_PLL_L_BMSK                                           0xffff
#define HWIO_GCCE_EAST_PLL0_L_VAL_PLL_L_SHFT                                              0x0

#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_ADDR                                         (GCCE_REG_REG_BASE      + 0x00000008)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_OFFS                                         (GCCE_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_RMSK                                             0xffff
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CAL_L_VAL_ADDR, HWIO_GCCE_EAST_PLL0_CAL_L_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CAL_L_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_CAL_L_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_CAL_L_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_CAL_L_VAL_IN)
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                   0xffff
#define HWIO_GCCE_EAST_PLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                      0x0

#define HWIO_GCCE_EAST_PLL0_USER_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_USER_CTL_ADDR, HWIO_GCCE_EAST_PLL0_USER_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_USER_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_USER_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_USER_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_USER_CTL_IN)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BITS31_19_BMSK                        0xfff80000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BITS31_19_SHFT                              0x13
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PRE_DIV_RATIO_BMSK                               0x70000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                  0x10
#define HWIO_GCCE_EAST_PLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                           0xf000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                              0xc
#define HWIO_GCCE_EAST_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                           0xf00
#define HWIO_GCCE_EAST_PLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                             0x8
#define HWIO_GCCE_EAST_PLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                               0x80
#define HWIO_GCCE_EAST_PLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                0x7
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                0x60
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                 0x5
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_TEST_BMSK                                    0x10
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_TEST_SHFT                                     0x4
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BIT3_BMSK                                    0x8
#define HWIO_GCCE_EAST_PLL0_USER_CTL_RESERVE_BIT3_SHFT                                    0x3
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_ODD_BMSK                                      0x4
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_ODD_SHFT                                      0x2
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_EVEN_BMSK                                     0x2
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_EVEN_SHFT                                     0x1
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_MAIN_BMSK                                     0x1
#define HWIO_GCCE_EAST_PLL0_USER_CTL_PLLOUT_MAIN_SHFT                                     0x0

#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_ADDR                                        (GCCE_REG_REG_BASE      + 0x00000010)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_USER_CTL_U_ADDR, HWIO_GCCE_EAST_PLL0_USER_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_USER_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL0_USER_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_RESERVE_BITS31_19_BMSK                      0xfff80000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_RESERVE_BITS31_19_SHFT                            0x13
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                       0x40000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                          0x12
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                       0x20000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                          0x11
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                        0x10000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                           0x10
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                            0x8000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                               0xf
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                         0x4000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                            0xe
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                             0x2000
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                0xd
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                      0x1800
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                         0xb
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                      0x400
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                        0xa
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_STATUS_REGISTER_BMSK                             0x3e0
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_STATUS_REGISTER_SHFT                               0x5
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                               0x10
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                0x4
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_CALIB_CTRL_BMSK                                    0xe
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_CALIB_CTRL_SHFT                                    0x1
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                        0x1
#define HWIO_GCCE_EAST_PLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                        0x0

#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_ADDR                                        (GCCE_REG_REG_BASE      + 0x00000014)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_ADDR, HWIO_GCCE_EAST_PLL0_CONFIG_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_CONFIG_CTL_IN)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                     0xfc000000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                           0x1a
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                    0x3c00000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                         0x16
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK            0x3c0000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                0x12
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK             0x3c000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                 0xe
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                    0x3800
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                       0xb
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                   0x700
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                     0x8
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                         0xf0
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                          0x4
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                  0xf
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                  0x0

#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_ADDR                                      (GCCE_REG_REG_BASE      + 0x00000018)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_RMSK                                      0xffffffff
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_ADDR, HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_BIST_CFG_BMSK                             0xfff00000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                   0x14
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                       0xff000
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                           0xc
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                       0xc00
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                         0xa
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                           0x380
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                             0x7
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                0x40
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                 0x6
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                       0x30
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                        0x4
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                       0x8
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                       0x3
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                            0x6
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                            0x1
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                     0x1
#define HWIO_GCCE_EAST_PLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                     0x0

#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x0000001c)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_TEST_CTL_ADDR, HWIO_GCCE_EAST_PLL0_TEST_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_TEST_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_TEST_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_TEST_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_TEST_CTL_IN)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                  0xc0000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                        0x1e
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK              0x30000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                    0x1c
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                     0x8000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                          0x1b
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_FINE_FCW_BMSK                                  0x7e00000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_FINE_FCW_SHFT                                       0x15
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                          0x100000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                              0x14
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_COARSE_FCW_BMSK                                  0xff000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_COARSE_FCW_SHFT                                      0xc
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                           0x800
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                             0xb
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                            0x700
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                              0x8
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                            0x80
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                             0x7
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_DISABLE_LFSR_BMSK                                   0x40
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_DISABLE_LFSR_SHFT                                    0x6
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST1_SEL_BMSK                                     0x30
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST1_SEL_SHFT                                      0x4
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST0_SEL_BMSK                                      0xc
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST0_SEL_SHFT                                      0x2
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST1_EN_BMSK                                       0x2
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST1_EN_SHFT                                       0x1
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST0_EN_BMSK                                       0x1
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_ATEST0_EN_SHFT                                       0x0

#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ADDR                                        (GCCE_REG_REG_BASE      + 0x00000020)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ADDR, HWIO_GCCE_EAST_PLL0_TEST_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL0_TEST_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                    0x80000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                          0x1f
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                       0x40000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                             0x1e
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                        0x20000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                              0x1d
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                       0x10000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                             0x1c
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                  0x8000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                       0x1b
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK               0x6000000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                    0x19
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                    0x1c00000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                         0x16
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                     0x200000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                         0x15
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                            0x100000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                0x14
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                       0x80000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                          0x13
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                   0x40000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                      0x12
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                               0x30000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                  0x10
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                0x8000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                   0xf
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DIS_LEAK_CMP_BMSK                               0x4000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                  0xe
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                             0x2000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                0xd
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                           0x1000
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                              0xc
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                 0xc00
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                   0xa
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NOISE_MAG_BMSK                                   0x380
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NOISE_MAG_SHFT                                     0x7
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                 0x40
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                  0x6
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                 0x20
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                  0x5
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                             0x18
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                              0x3
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                 0x4
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                 0x2
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                0x2
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                0x1
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                0x1
#define HWIO_GCCE_EAST_PLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                0x0

#define HWIO_GCCE_EAST_PLL0_STATUS_ADDR                                            (GCCE_REG_REG_BASE      + 0x00000024)
#define HWIO_GCCE_EAST_PLL0_STATUS_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_GCCE_EAST_PLL0_STATUS_RMSK                                            0xffffffff
#define HWIO_GCCE_EAST_PLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_STATUS_ADDR, HWIO_GCCE_EAST_PLL0_STATUS_RMSK)
#define HWIO_GCCE_EAST_PLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_STATUS_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_STATUS_STATUS_31_0_BMSK                                0xffffffff
#define HWIO_GCCE_EAST_PLL0_STATUS_STATUS_31_0_SHFT                                       0x0

#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x00000028)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_FREQ_CTL_ADDR, HWIO_GCCE_EAST_PLL0_FREQ_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_FREQ_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_FREQ_CTL_IN)
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                       0xffffffff
#define HWIO_GCCE_EAST_PLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                              0x0

#define HWIO_GCCE_EAST_PLL0_OPMODE_ADDR                                            (GCCE_REG_REG_BASE      + 0x0000002c)
#define HWIO_GCCE_EAST_PLL0_OPMODE_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_GCCE_EAST_PLL0_OPMODE_RMSK                                                   0x7
#define HWIO_GCCE_EAST_PLL0_OPMODE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_OPMODE_ADDR, HWIO_GCCE_EAST_PLL0_OPMODE_RMSK)
#define HWIO_GCCE_EAST_PLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_OPMODE_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_OPMODE_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_OPMODE_ADDR,m,v,HWIO_GCCE_EAST_PLL0_OPMODE_IN)
#define HWIO_GCCE_EAST_PLL0_OPMODE_PLL_OPMODE_BMSK                                        0x7
#define HWIO_GCCE_EAST_PLL0_OPMODE_PLL_OPMODE_SHFT                                        0x0

#define HWIO_GCCE_EAST_PLL0_STATE_ADDR                                             (GCCE_REG_REG_BASE      + 0x00000030)
#define HWIO_GCCE_EAST_PLL0_STATE_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00000030)
#define HWIO_GCCE_EAST_PLL0_STATE_RMSK                                                    0x7
#define HWIO_GCCE_EAST_PLL0_STATE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_STATE_ADDR, HWIO_GCCE_EAST_PLL0_STATE_RMSK)
#define HWIO_GCCE_EAST_PLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_STATE_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_STATE_PLL_STATE_BMSK                                          0x7
#define HWIO_GCCE_EAST_PLL0_STATE_PLL_STATE_SHFT                                          0x0

#define HWIO_GCCE_EAST_PLL0_DROOP_ADDR                                             (GCCE_REG_REG_BASE      + 0x00000034)
#define HWIO_GCCE_EAST_PLL0_DROOP_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00000034)
#define HWIO_GCCE_EAST_PLL0_DROOP_RMSK                                                   0xff
#define HWIO_GCCE_EAST_PLL0_DROOP_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_DROOP_ADDR, HWIO_GCCE_EAST_PLL0_DROOP_RMSK)
#define HWIO_GCCE_EAST_PLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_DROOP_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_DROOP_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_DROOP_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_DROOP_ADDR,m,v,HWIO_GCCE_EAST_PLL0_DROOP_IN)
#define HWIO_GCCE_EAST_PLL0_DROOP_DROOP_CODE_BMSK                                        0xfe
#define HWIO_GCCE_EAST_PLL0_DROOP_DROOP_CODE_SHFT                                         0x1
#define HWIO_GCCE_EAST_PLL0_DROOP_DROOP_EN_BMSK                                           0x1
#define HWIO_GCCE_EAST_PLL0_DROOP_DROOP_EN_SHFT                                           0x0

#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_ADDR                                          (GCCE_REG_REG_BASE      + 0x00000038)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x00000038)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_RMSK                                              0xffff
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_FRAC_VAL_ADDR, HWIO_GCCE_EAST_PLL0_FRAC_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_FRAC_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_FRAC_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_FRAC_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL0_FRAC_VAL_IN)
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                 0xffff
#define HWIO_GCCE_EAST_PLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                    0x0

#define HWIO_GCCE_EAST_PLL0_SPARE_ADDR                                             (GCCE_REG_REG_BASE      + 0x0000003c)
#define HWIO_GCCE_EAST_PLL0_SPARE_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x0000003c)
#define HWIO_GCCE_EAST_PLL0_SPARE_RMSK                                                   0xff
#define HWIO_GCCE_EAST_PLL0_SPARE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_SPARE_ADDR, HWIO_GCCE_EAST_PLL0_SPARE_RMSK)
#define HWIO_GCCE_EAST_PLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL0_SPARE_ADDR, m)
#define HWIO_GCCE_EAST_PLL0_SPARE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL0_SPARE_ADDR,v)
#define HWIO_GCCE_EAST_PLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL0_SPARE_ADDR,m,v,HWIO_GCCE_EAST_PLL0_SPARE_IN)
#define HWIO_GCCE_EAST_PLL0_SPARE_SPARE_OUTPUTS_BMSK                                     0xf0
#define HWIO_GCCE_EAST_PLL0_SPARE_SPARE_OUTPUTS_SHFT                                      0x4
#define HWIO_GCCE_EAST_PLL0_SPARE_SPARE_INPUTS_BMSK                                       0xf
#define HWIO_GCCE_EAST_PLL0_SPARE_SPARE_INPUTS_SHFT                                       0x0

#define HWIO_GCCE_EAST_PLL1_MODE_ADDR                                              (GCCE_REG_REG_BASE      + 0x00010000)
#define HWIO_GCCE_EAST_PLL1_MODE_OFFS                                              (GCCE_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_GCCE_EAST_PLL1_MODE_RMSK                                              0xffffffff
#define HWIO_GCCE_EAST_PLL1_MODE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_MODE_ADDR, HWIO_GCCE_EAST_PLL1_MODE_RMSK)
#define HWIO_GCCE_EAST_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_MODE_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_MODE_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_MODE_ADDR,m,v,HWIO_GCCE_EAST_PLL1_MODE_IN)
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_DET_BMSK                                 0x80000000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_DET_SHFT                                       0x1f
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_ACTIVE_FLAG_BMSK                              0x40000000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                    0x1e
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_ACK_LATCH_BMSK                                0x20000000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_ACK_LATCH_SHFT                                      0x1d
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_DET_FINE_BMSK                            0x10000000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_DET_FINE_SHFT                                  0x1c
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BITS27_24_BMSK                             0xf000000
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BITS27_24_SHFT                                  0x18
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                     0x800000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                         0x17
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_UPDATE_BMSK                                     0x400000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_UPDATE_SHFT                                         0x16
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                             0x200000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                 0x15
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                               0x100000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                   0x14
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_BIAS_COUNT_BMSK                                  0xfc000
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_BIAS_COUNT_SHFT                                      0xe
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_COUNT_BMSK                                   0x3f00
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_LOCK_COUNT_SHFT                                      0x8
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BITS7_3_BMSK                                    0xf8
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BITS7_3_SHFT                                     0x3
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_RESET_N_BMSK                                         0x4
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_RESET_N_SHFT                                         0x2
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BIT1_BMSK                                        0x2
#define HWIO_GCCE_EAST_PLL1_MODE_RESERVE_BIT1_SHFT                                        0x1
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_OUTCTRL_BMSK                                         0x1
#define HWIO_GCCE_EAST_PLL1_MODE_PLL_OUTCTRL_SHFT                                         0x0

#define HWIO_GCCE_EAST_PLL1_L_VAL_ADDR                                             (GCCE_REG_REG_BASE      + 0x00010004)
#define HWIO_GCCE_EAST_PLL1_L_VAL_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_GCCE_EAST_PLL1_L_VAL_RMSK                                                 0xffff
#define HWIO_GCCE_EAST_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_L_VAL_ADDR, HWIO_GCCE_EAST_PLL1_L_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_L_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_L_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_L_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_L_VAL_IN)
#define HWIO_GCCE_EAST_PLL1_L_VAL_PLL_L_BMSK                                           0xffff
#define HWIO_GCCE_EAST_PLL1_L_VAL_PLL_L_SHFT                                              0x0

#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_ADDR                                         (GCCE_REG_REG_BASE      + 0x00010008)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_OFFS                                         (GCCE_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_RMSK                                             0xffff
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CAL_L_VAL_ADDR, HWIO_GCCE_EAST_PLL1_CAL_L_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CAL_L_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_CAL_L_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_CAL_L_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_CAL_L_VAL_IN)
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_PLL_CAL_L_BMSK                                   0xffff
#define HWIO_GCCE_EAST_PLL1_CAL_L_VAL_PLL_CAL_L_SHFT                                      0x0

#define HWIO_GCCE_EAST_PLL1_USER_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x0001000c)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x0001000c)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_USER_CTL_ADDR, HWIO_GCCE_EAST_PLL1_USER_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_USER_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_USER_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_USER_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_USER_CTL_IN)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BITS31_19_BMSK                        0xfff80000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BITS31_19_SHFT                              0x13
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PRE_DIV_RATIO_BMSK                               0x70000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                  0x10
#define HWIO_GCCE_EAST_PLL1_USER_CTL_POST_DIV_RATIO_ODD_BMSK                           0xf000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_POST_DIV_RATIO_ODD_SHFT                              0xc
#define HWIO_GCCE_EAST_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                           0xf00
#define HWIO_GCCE_EAST_PLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                             0x8
#define HWIO_GCCE_EAST_PLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                               0x80
#define HWIO_GCCE_EAST_PLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                0x7
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                0x60
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                 0x5
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_TEST_BMSK                                    0x10
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_TEST_SHFT                                     0x4
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BIT3_BMSK                                    0x8
#define HWIO_GCCE_EAST_PLL1_USER_CTL_RESERVE_BIT3_SHFT                                    0x3
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_ODD_BMSK                                      0x4
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_ODD_SHFT                                      0x2
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_EVEN_BMSK                                     0x2
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_EVEN_SHFT                                     0x1
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_MAIN_BMSK                                     0x1
#define HWIO_GCCE_EAST_PLL1_USER_CTL_PLLOUT_MAIN_SHFT                                     0x0

#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_ADDR                                        (GCCE_REG_REG_BASE      + 0x00010010)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_USER_CTL_U_ADDR, HWIO_GCCE_EAST_PLL1_USER_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_USER_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL1_USER_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_RESERVE_BITS31_19_BMSK                      0xfff80000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_RESERVE_BITS31_19_SHFT                            0x13
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                       0x40000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                          0x12
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                       0x20000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                          0x11
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                        0x10000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                           0x10
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                            0x8000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                               0xf
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                         0x4000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                            0xe
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                             0x2000
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                0xd
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                      0x1800
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                         0xb
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                      0x400
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                        0xa
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_STATUS_REGISTER_BMSK                             0x3e0
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_STATUS_REGISTER_SHFT                               0x5
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_WRITE_STATE_EN_BMSK                               0x10
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_WRITE_STATE_EN_SHFT                                0x4
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_CALIB_CTRL_BMSK                                    0xe
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_CALIB_CTRL_SHFT                                    0x1
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                        0x1
#define HWIO_GCCE_EAST_PLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                        0x0

#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_ADDR                                        (GCCE_REG_REG_BASE      + 0x00010014)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00010014)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_ADDR, HWIO_GCCE_EAST_PLL1_CONFIG_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_CONFIG_CTL_IN)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                     0xfc000000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                           0x1a
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                    0x3c00000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                         0x16
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK            0x3c0000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                0x12
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK             0x3c000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                 0xe
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                    0x3800
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                       0xb
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                   0x700
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                     0x8
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                         0xf0
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                          0x4
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                  0xf
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                  0x0

#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_ADDR                                      (GCCE_REG_REG_BASE      + 0x00010018)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_RMSK                                      0xffffffff
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_ADDR, HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_BIST_CFG_BMSK                             0xfff00000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_BIST_CFG_SHFT                                   0x14
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                       0xff000
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                           0xc
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                       0xc00
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                         0xa
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                           0x380
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                             0x7
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                0x40
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                 0x6
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                       0x30
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                        0x4
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                       0x8
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                       0x3
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                            0x6
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                            0x1
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                     0x1
#define HWIO_GCCE_EAST_PLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                     0x0

#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x0001001c)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x0001001c)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_TEST_CTL_ADDR, HWIO_GCCE_EAST_PLL1_TEST_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_TEST_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_TEST_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_TEST_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_TEST_CTL_IN)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                  0xc0000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                        0x1e
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK              0x30000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                    0x1c
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                     0x8000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                          0x1b
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_FINE_FCW_BMSK                                  0x7e00000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_FINE_FCW_SHFT                                       0x15
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                          0x100000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                              0x14
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_COARSE_FCW_BMSK                                  0xff000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_COARSE_FCW_SHFT                                      0xc
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                           0x800
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                             0xb
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_PROCESS_CALIB_WORD_BMSK                            0x700
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_PROCESS_CALIB_WORD_SHFT                              0x8
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                            0x80
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                             0x7
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_DISABLE_LFSR_BMSK                                   0x40
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_DISABLE_LFSR_SHFT                                    0x6
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST1_SEL_BMSK                                     0x30
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST1_SEL_SHFT                                      0x4
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST0_SEL_BMSK                                      0xc
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST0_SEL_SHFT                                      0x2
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST1_EN_BMSK                                       0x2
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST1_EN_SHFT                                       0x1
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST0_EN_BMSK                                       0x1
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_ATEST0_EN_SHFT                                       0x0

#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ADDR                                        (GCCE_REG_REG_BASE      + 0x00010020)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_OFFS                                        (GCCE_REG_REG_BASE_OFFS + 0x00010020)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_RMSK                                        0xffffffff
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ADDR, HWIO_GCCE_EAST_PLL1_TEST_CTL_U_RMSK)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCCE_EAST_PLL1_TEST_CTL_U_IN)
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                    0x80000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                          0x1f
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                       0x40000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                             0x1e
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                        0x20000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                              0x1d
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                       0x10000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                             0x1c
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                  0x8000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                       0x1b
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK               0x6000000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                    0x19
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                    0x1c00000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                         0x16
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                     0x200000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                         0x15
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DISABLE_CLAMP_BMSK                            0x100000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DISABLE_CLAMP_SHFT                                0x14
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                       0x80000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                          0x13
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                   0x40000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                      0x12
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BIAS_ADJUST_BMSK                               0x30000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_BIAS_ADJUST_SHFT                                  0x10
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DIV2_NMO_EN_BMSK                                0x8000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DIV2_NMO_EN_SHFT                                   0xf
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DIS_LEAK_CMP_BMSK                               0x4000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                  0xe
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SINGLE_DMET_EN_BMSK                             0x2000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                0xd
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                           0x1000
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                              0xc
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                 0xc00
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                   0xa
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NOISE_MAG_BMSK                                   0x380
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NOISE_MAG_SHFT                                     0x7
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NOISE_GEN_EN_BMSK                                 0x40
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_NOISE_GEN_EN_SHFT                                  0x6
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                 0x20
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                  0x5
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                             0x18
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                              0x3
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_STATUS_REG_EN_BMSK                                 0x4
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_STATUS_REG_EN_SHFT                                 0x2
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                0x2
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                0x1
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                0x1
#define HWIO_GCCE_EAST_PLL1_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                0x0

#define HWIO_GCCE_EAST_PLL1_STATUS_ADDR                                            (GCCE_REG_REG_BASE      + 0x00010024)
#define HWIO_GCCE_EAST_PLL1_STATUS_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x00010024)
#define HWIO_GCCE_EAST_PLL1_STATUS_RMSK                                            0xffffffff
#define HWIO_GCCE_EAST_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_STATUS_ADDR, HWIO_GCCE_EAST_PLL1_STATUS_RMSK)
#define HWIO_GCCE_EAST_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_STATUS_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_STATUS_STATUS_31_0_BMSK                                0xffffffff
#define HWIO_GCCE_EAST_PLL1_STATUS_STATUS_31_0_SHFT                                       0x0

#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_ADDR                                          (GCCE_REG_REG_BASE      + 0x00010028)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x00010028)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_RMSK                                          0xffffffff
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_FREQ_CTL_ADDR, HWIO_GCCE_EAST_PLL1_FREQ_CTL_RMSK)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_FREQ_CTL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_FREQ_CTL_IN)
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                       0xffffffff
#define HWIO_GCCE_EAST_PLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                              0x0

#define HWIO_GCCE_EAST_PLL1_OPMODE_ADDR                                            (GCCE_REG_REG_BASE      + 0x0001002c)
#define HWIO_GCCE_EAST_PLL1_OPMODE_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x0001002c)
#define HWIO_GCCE_EAST_PLL1_OPMODE_RMSK                                                   0x7
#define HWIO_GCCE_EAST_PLL1_OPMODE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_OPMODE_ADDR, HWIO_GCCE_EAST_PLL1_OPMODE_RMSK)
#define HWIO_GCCE_EAST_PLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_OPMODE_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_OPMODE_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_OPMODE_ADDR,m,v,HWIO_GCCE_EAST_PLL1_OPMODE_IN)
#define HWIO_GCCE_EAST_PLL1_OPMODE_PLL_OPMODE_BMSK                                        0x7
#define HWIO_GCCE_EAST_PLL1_OPMODE_PLL_OPMODE_SHFT                                        0x0

#define HWIO_GCCE_EAST_PLL1_STATE_ADDR                                             (GCCE_REG_REG_BASE      + 0x00010030)
#define HWIO_GCCE_EAST_PLL1_STATE_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00010030)
#define HWIO_GCCE_EAST_PLL1_STATE_RMSK                                                    0x7
#define HWIO_GCCE_EAST_PLL1_STATE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_STATE_ADDR, HWIO_GCCE_EAST_PLL1_STATE_RMSK)
#define HWIO_GCCE_EAST_PLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_STATE_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_STATE_PLL_STATE_BMSK                                          0x7
#define HWIO_GCCE_EAST_PLL1_STATE_PLL_STATE_SHFT                                          0x0

#define HWIO_GCCE_EAST_PLL1_DROOP_ADDR                                             (GCCE_REG_REG_BASE      + 0x00010034)
#define HWIO_GCCE_EAST_PLL1_DROOP_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00010034)
#define HWIO_GCCE_EAST_PLL1_DROOP_RMSK                                                   0xff
#define HWIO_GCCE_EAST_PLL1_DROOP_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_DROOP_ADDR, HWIO_GCCE_EAST_PLL1_DROOP_RMSK)
#define HWIO_GCCE_EAST_PLL1_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_DROOP_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_DROOP_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_DROOP_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_DROOP_ADDR,m,v,HWIO_GCCE_EAST_PLL1_DROOP_IN)
#define HWIO_GCCE_EAST_PLL1_DROOP_DROOP_CODE_BMSK                                        0xfe
#define HWIO_GCCE_EAST_PLL1_DROOP_DROOP_CODE_SHFT                                         0x1
#define HWIO_GCCE_EAST_PLL1_DROOP_DROOP_EN_BMSK                                           0x1
#define HWIO_GCCE_EAST_PLL1_DROOP_DROOP_EN_SHFT                                           0x0

#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_ADDR                                          (GCCE_REG_REG_BASE      + 0x00010038)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_OFFS                                          (GCCE_REG_REG_BASE_OFFS + 0x00010038)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_RMSK                                              0xffff
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_FRAC_VAL_ADDR, HWIO_GCCE_EAST_PLL1_FRAC_VAL_RMSK)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_FRAC_VAL_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_FRAC_VAL_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_FRAC_VAL_ADDR,m,v,HWIO_GCCE_EAST_PLL1_FRAC_VAL_IN)
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_PLL_FRAC_VAL_BMSK                                 0xffff
#define HWIO_GCCE_EAST_PLL1_FRAC_VAL_PLL_FRAC_VAL_SHFT                                    0x0

#define HWIO_GCCE_EAST_PLL1_SPARE_ADDR                                             (GCCE_REG_REG_BASE      + 0x0001003c)
#define HWIO_GCCE_EAST_PLL1_SPARE_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x0001003c)
#define HWIO_GCCE_EAST_PLL1_SPARE_RMSK                                                   0xff
#define HWIO_GCCE_EAST_PLL1_SPARE_IN          \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_SPARE_ADDR, HWIO_GCCE_EAST_PLL1_SPARE_RMSK)
#define HWIO_GCCE_EAST_PLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCCE_EAST_PLL1_SPARE_ADDR, m)
#define HWIO_GCCE_EAST_PLL1_SPARE_OUT(v)      \
        out_dword(HWIO_GCCE_EAST_PLL1_SPARE_ADDR,v)
#define HWIO_GCCE_EAST_PLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_EAST_PLL1_SPARE_ADDR,m,v,HWIO_GCCE_EAST_PLL1_SPARE_IN)
#define HWIO_GCCE_EAST_PLL1_SPARE_SPARE_OUTPUTS_BMSK                                     0xf0
#define HWIO_GCCE_EAST_PLL1_SPARE_SPARE_OUTPUTS_SHFT                                      0x4
#define HWIO_GCCE_EAST_PLL1_SPARE_SPARE_INPUTS_BMSK                                       0xf
#define HWIO_GCCE_EAST_PLL1_SPARE_SPARE_INPUTS_SHFT                                       0x0

#define HWIO_GCCE_XO_CMD_RCGR_ADDR                                                 (GCCE_REG_REG_BASE      + 0x00020000)
#define HWIO_GCCE_XO_CMD_RCGR_OFFS                                                 (GCCE_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_GCCE_XO_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCCE_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_XO_CMD_RCGR_ADDR, HWIO_GCCE_XO_CMD_RCGR_RMSK)
#define HWIO_GCCE_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_XO_CMD_RCGR_ADDR,m,v,HWIO_GCCE_XO_CMD_RCGR_IN)
#define HWIO_GCCE_XO_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCCE_XO_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCCE_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCCE_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCCE_XO_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCCE_XO_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCCE_XO_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCCE_XO_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCCE_XO_CFG_RCGR_ADDR                                                 (GCCE_REG_REG_BASE      + 0x00020004)
#define HWIO_GCCE_XO_CFG_RCGR_OFFS                                                 (GCCE_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_GCCE_XO_CFG_RCGR_RMSK                                                      0x71f
#define HWIO_GCCE_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_XO_CFG_RCGR_ADDR, HWIO_GCCE_XO_CFG_RCGR_RMSK)
#define HWIO_GCCE_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_XO_CFG_RCGR_ADDR,m,v,HWIO_GCCE_XO_CFG_RCGR_IN)
#define HWIO_GCCE_XO_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCCE_XO_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCCE_XO_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCCE_XO_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCCE_AHB_CBCR_ADDR                                                    (GCCE_REG_REG_BASE      + 0x00020008)
#define HWIO_GCCE_AHB_CBCR_OFFS                                                    (GCCE_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_GCCE_AHB_CBCR_RMSK                                                    0x80000001
#define HWIO_GCCE_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AHB_CBCR_ADDR, HWIO_GCCE_AHB_CBCR_RMSK)
#define HWIO_GCCE_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AHB_CBCR_ADDR,m,v,HWIO_GCCE_AHB_CBCR_IN)
#define HWIO_GCCE_AHB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCCE_AHB_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCCE_AHB_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCCE_AHB_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCCE_XO_CBCR_ADDR                                                     (GCCE_REG_REG_BASE      + 0x0002000c)
#define HWIO_GCCE_XO_CBCR_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x0002000c)
#define HWIO_GCCE_XO_CBCR_RMSK                                                     0x80000001
#define HWIO_GCCE_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_XO_CBCR_ADDR, HWIO_GCCE_XO_CBCR_RMSK)
#define HWIO_GCCE_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_XO_CBCR_ADDR, m)
#define HWIO_GCCE_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_XO_CBCR_ADDR,v)
#define HWIO_GCCE_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_XO_CBCR_ADDR,m,v,HWIO_GCCE_XO_CBCR_IN)
#define HWIO_GCCE_XO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCCE_XO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCCE_XO_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCCE_XO_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCCE_XO_DIV4_CBCR_ADDR                                                (GCCE_REG_REG_BASE      + 0x00020028)
#define HWIO_GCCE_XO_DIV4_CBCR_OFFS                                                (GCCE_REG_REG_BASE_OFFS + 0x00020028)
#define HWIO_GCCE_XO_DIV4_CBCR_RMSK                                                0x80000001
#define HWIO_GCCE_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_XO_DIV4_CBCR_ADDR, HWIO_GCCE_XO_DIV4_CBCR_RMSK)
#define HWIO_GCCE_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCCE_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCCE_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCCE_XO_DIV4_CBCR_IN)
#define HWIO_GCCE_XO_DIV4_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCE_XO_DIV4_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCE_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCE_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCE_IM_SLEEP_CBCR_ADDR                                               (GCCE_REG_REG_BASE      + 0x00020030)
#define HWIO_GCCE_IM_SLEEP_CBCR_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x00020030)
#define HWIO_GCCE_IM_SLEEP_CBCR_RMSK                                               0x80000001
#define HWIO_GCCE_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_IM_SLEEP_CBCR_ADDR, HWIO_GCCE_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCCE_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCE_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCE_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCCE_IM_SLEEP_CBCR_IN)
#define HWIO_GCCE_IM_SLEEP_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCE_IM_SLEEP_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCE_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCE_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x00030000)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_HMSS_BUS_CMD_RCGR_ADDR, HWIO_GCCE_HMSS_BUS_CMD_RCGR_RMSK)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_HMSS_BUS_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_HMSS_BUS_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_HMSS_BUS_CMD_RCGR_ADDR,m,v,HWIO_GCCE_HMSS_BUS_CMD_RCGR_IN)
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCE_HMSS_BUS_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x00030004)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_HMSS_BUS_CFG_RCGR_ADDR, HWIO_GCCE_HMSS_BUS_CFG_RCGR_RMSK)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_HMSS_BUS_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_HMSS_BUS_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_HMSS_BUS_CFG_RCGR_ADDR,m,v,HWIO_GCCE_HMSS_BUS_CFG_RCGR_IN)
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCE_HMSS_BUS_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCE_HMSS_NE_AHB_CBCR_ADDR                                            (GCCE_REG_REG_BASE      + 0x0003001c)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x0003001c)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_HMSS_NE_AHB_CBCR_ADDR, HWIO_GCCE_HMSS_NE_AHB_CBCR_RMSK)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_HMSS_NE_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_HMSS_NE_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_HMSS_NE_AHB_CBCR_ADDR,m,v,HWIO_GCCE_HMSS_NE_AHB_CBCR_IN)
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCE_HMSS_NE_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCE_HMSS_SE_AHB_CBCR_ADDR                                            (GCCE_REG_REG_BASE      + 0x00030020)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x00030020)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_HMSS_SE_AHB_CBCR_ADDR, HWIO_GCCE_HMSS_SE_AHB_CBCR_RMSK)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_HMSS_SE_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_HMSS_SE_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_HMSS_SE_AHB_CBCR_ADDR,m,v,HWIO_GCCE_HMSS_SE_AHB_CBCR_IN)
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCE_HMSS_SE_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x00040004)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CMD_RCGR_ADDR, HWIO_GCCE_N2_CSFPB_CMD_RCGR_RMSK)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_N2_CSFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_N2_CSFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCE_N2_CSFPB_CMD_RCGR_IN)
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCE_N2_CSFPB_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x00040008)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CFG_RCGR_ADDR, HWIO_GCCE_N2_CSFPB_CFG_RCGR_RMSK)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_N2_CSFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_N2_CSFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCE_N2_CSFPB_CFG_RCGR_IN)
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCE_N2_CSFPB_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_ADDR                                     (GCCE_REG_REG_BASE      + 0x0004000c)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_OFFS                                     (GCCE_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_RMSK                                     0x80000001
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_GCCE_N2_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_GCCE_N2_CSFPB_CBCR_ADDR                                               (GCCE_REG_REG_BASE      + 0x00040010)
#define HWIO_GCCE_N2_CSFPB_CBCR_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_GCCE_N2_CSFPB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCE_N2_CSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CBCR_ADDR, HWIO_GCCE_N2_CSFPB_CBCR_RMSK)
#define HWIO_GCCE_N2_CSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_N2_CSFPB_CBCR_ADDR, m)
#define HWIO_GCCE_N2_CSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_N2_CSFPB_CBCR_ADDR,v)
#define HWIO_GCCE_N2_CSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_N2_CSFPB_CBCR_ADDR,m,v,HWIO_GCCE_N2_CSFPB_CBCR_IN)
#define HWIO_GCCE_N2_CSFPB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCE_N2_CSFPB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCE_N2_CSFPB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCE_N2_CSFPB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCE_N_GCCMS_BCR_ADDR                                                 (GCCE_REG_REG_BASE      + 0x00050000)
#define HWIO_GCCE_N_GCCMS_BCR_OFFS                                                 (GCCE_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_GCCE_N_GCCMS_BCR_RMSK                                                        0x1
#define HWIO_GCCE_N_GCCMS_BCR_IN          \
        in_dword_masked(HWIO_GCCE_N_GCCMS_BCR_ADDR, HWIO_GCCE_N_GCCMS_BCR_RMSK)
#define HWIO_GCCE_N_GCCMS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_N_GCCMS_BCR_ADDR, m)
#define HWIO_GCCE_N_GCCMS_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_N_GCCMS_BCR_ADDR,v)
#define HWIO_GCCE_N_GCCMS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_N_GCCMS_BCR_ADDR,m,v,HWIO_GCCE_N_GCCMS_BCR_IN)
#define HWIO_GCCE_N_GCCMS_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCE_N_GCCMS_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCE_MDDR4_AHB_CBCR_ADDR                                              (GCCE_REG_REG_BASE      + 0x00050004)
#define HWIO_GCCE_MDDR4_AHB_CBCR_OFFS                                              (GCCE_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_GCCE_MDDR4_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCE_MDDR4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_MDDR4_AHB_CBCR_ADDR, HWIO_GCCE_MDDR4_AHB_CBCR_RMSK)
#define HWIO_GCCE_MDDR4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_MDDR4_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_MDDR4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_MDDR4_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_MDDR4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_MDDR4_AHB_CBCR_ADDR,m,v,HWIO_GCCE_MDDR4_AHB_CBCR_IN)
#define HWIO_GCCE_MDDR4_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCE_MDDR4_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCE_MDDR4_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCE_MDDR4_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCE_PCIE_SS_0_BCR_ADDR                                               (GCCE_REG_REG_BASE      + 0x00060000)
#define HWIO_GCCE_PCIE_SS_0_BCR_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCCE_PCIE_SS_0_BCR_RMSK                                                      0x1
#define HWIO_GCCE_PCIE_SS_0_BCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_BCR_ADDR, HWIO_GCCE_PCIE_SS_0_BCR_RMSK)
#define HWIO_GCCE_PCIE_SS_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_BCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_0_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_0_BCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_0_BCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_0_BCR_IN)
#define HWIO_GCCE_PCIE_SS_0_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_GCCE_PCIE_SS_0_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ADDR                                      (GCCE_REG_REG_BASE      + 0x00060004)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00060004)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_RMSK                                      0x80000013
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ADDR, HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_RMSK)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ADDR,m,v,HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_IN)
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ROOT_OFF_BMSK                             0x80000000
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ROOT_OFF_SHFT                                   0x1f
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                             0x10
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                              0x4
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ROOT_EN_BMSK                                     0x2
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_ROOT_EN_SHFT                                     0x1
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_UPDATE_BMSK                                      0x1
#define HWIO_GCCE_PCIE_SS_0_VBU_CMD_RCGR_UPDATE_SHFT                                      0x0

#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_ADDR                                      (GCCE_REG_REG_BASE      + 0x00060008)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00060008)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_RMSK                                           0x71f
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_ADDR, HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_RMSK)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_ADDR,m,v,HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_IN)
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCCE_PCIE_SS_0_VBU_CFG_RCGR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_ADDR                                  (GCCE_REG_REG_BASE      + 0x0006000c)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_OFFS                                  (GCCE_REG_REG_BASE_OFFS + 0x0006000c)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_RMSK                                  0x80000001
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_ADDR, HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_IN)
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_CLK_OFF_BMSK                          0x80000000
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_CLK_OFF_SHFT                                0x1f
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_CLK_ENABLE_BMSK                              0x1
#define HWIO_GCCE_PCIE_SS_0_SECSFPB_AHB_CBCR_CLK_ENABLE_SHFT                              0x0

#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_ADDR                                     (GCCE_REG_REG_BASE      + 0x00060010)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_OFFS                                     (GCCE_REG_REG_BASE_OFFS + 0x00060010)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_RMSK                                     0x80000001
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_ADDR, HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_RMSK)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_IN)
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_GCCE_PCIE_SS_0_VBU_CORE_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_GCCE_PCIE_SS_1_BCR_ADDR                                               (GCCE_REG_REG_BASE      + 0x00070000)
#define HWIO_GCCE_PCIE_SS_1_BCR_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x00070000)
#define HWIO_GCCE_PCIE_SS_1_BCR_RMSK                                                      0x1
#define HWIO_GCCE_PCIE_SS_1_BCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_BCR_ADDR, HWIO_GCCE_PCIE_SS_1_BCR_RMSK)
#define HWIO_GCCE_PCIE_SS_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_BCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_1_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_1_BCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_1_BCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_1_BCR_IN)
#define HWIO_GCCE_PCIE_SS_1_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_GCCE_PCIE_SS_1_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ADDR                                      (GCCE_REG_REG_BASE      + 0x00070004)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00070004)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_RMSK                                      0x80000013
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ADDR, HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_RMSK)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ADDR,m,v,HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_IN)
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ROOT_OFF_BMSK                             0x80000000
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ROOT_OFF_SHFT                                   0x1f
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                             0x10
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                              0x4
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ROOT_EN_BMSK                                     0x2
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_ROOT_EN_SHFT                                     0x1
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_UPDATE_BMSK                                      0x1
#define HWIO_GCCE_PCIE_SS_1_VBU_CMD_RCGR_UPDATE_SHFT                                      0x0

#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_ADDR                                      (GCCE_REG_REG_BASE      + 0x00070008)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x00070008)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_RMSK                                           0x71f
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_ADDR, HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_RMSK)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_ADDR,m,v,HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_IN)
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_SRC_SEL_SHFT                                     0x8
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCCE_PCIE_SS_1_VBU_CFG_RCGR_SRC_DIV_SHFT                                     0x0

#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_ADDR                                  (GCCE_REG_REG_BASE      + 0x0007000c)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_OFFS                                  (GCCE_REG_REG_BASE_OFFS + 0x0007000c)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_RMSK                                  0x80000001
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_ADDR, HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_IN)
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_CLK_OFF_BMSK                          0x80000000
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_CLK_OFF_SHFT                                0x1f
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_CLK_ENABLE_BMSK                              0x1
#define HWIO_GCCE_PCIE_SS_1_SECSFPB_AHB_CBCR_CLK_ENABLE_SHFT                              0x0

#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_ADDR                                     (GCCE_REG_REG_BASE      + 0x00070010)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_OFFS                                     (GCCE_REG_REG_BASE_OFFS + 0x00070010)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_RMSK                                     0x80000001
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_ADDR, HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_RMSK)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_ADDR, m)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_ADDR,v)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_ADDR,m,v,HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_IN)
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_GCCE_PCIE_SS_1_VBU_CORE_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_GCCE_QDSS_BCR_ADDR                                                    (GCCE_REG_REG_BASE      + 0x000c0000)
#define HWIO_GCCE_QDSS_BCR_OFFS                                                    (GCCE_REG_REG_BASE_OFFS + 0x000c0000)
#define HWIO_GCCE_QDSS_BCR_RMSK                                                           0x1
#define HWIO_GCCE_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCCE_QDSS_BCR_ADDR, HWIO_GCCE_QDSS_BCR_RMSK)
#define HWIO_GCCE_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_QDSS_BCR_ADDR, m)
#define HWIO_GCCE_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_QDSS_BCR_ADDR,v)
#define HWIO_GCCE_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_QDSS_BCR_ADDR,m,v,HWIO_GCCE_QDSS_BCR_IN)
#define HWIO_GCCE_QDSS_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCCE_QDSS_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x000c0004)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x000c0004)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_QDSS_ATB_CMD_RCGR_ADDR, HWIO_GCCE_QDSS_ATB_CMD_RCGR_RMSK)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_QDSS_ATB_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_QDSS_ATB_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_QDSS_ATB_CMD_RCGR_ADDR,m,v,HWIO_GCCE_QDSS_ATB_CMD_RCGR_IN)
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCE_QDSS_ATB_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x000c0008)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x000c0008)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_QDSS_ATB_CFG_RCGR_ADDR, HWIO_GCCE_QDSS_ATB_CFG_RCGR_RMSK)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_QDSS_ATB_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_QDSS_ATB_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_QDSS_ATB_CFG_RCGR_ADDR,m,v,HWIO_GCCE_QDSS_ATB_CFG_RCGR_IN)
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCE_QDSS_ATB_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCE_AT_E1_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0010)
#define HWIO_GCCE_AT_E1_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0010)
#define HWIO_GCCE_AT_E1_CBCR_RMSK                                                  0x80007ff1
#define HWIO_GCCE_AT_E1_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E1_CBCR_ADDR, HWIO_GCCE_AT_E1_CBCR_RMSK)
#define HWIO_GCCE_AT_E1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E1_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E1_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E1_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E1_CBCR_ADDR,m,v,HWIO_GCCE_AT_E1_CBCR_IN)
#define HWIO_GCCE_AT_E1_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E1_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_CORE_ON_BMSK                                    0x4000
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_CORE_ON_SHFT                                       0xe
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                  0x2000
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                     0xd
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                 0x1000
#define HWIO_GCCE_AT_E1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                    0xc
#define HWIO_GCCE_AT_E1_CBCR_WAKEUP_BMSK                                                0xf00
#define HWIO_GCCE_AT_E1_CBCR_WAKEUP_SHFT                                                  0x8
#define HWIO_GCCE_AT_E1_CBCR_SLEEP_BMSK                                                  0xf0
#define HWIO_GCCE_AT_E1_CBCR_SLEEP_SHFT                                                   0x4
#define HWIO_GCCE_AT_E1_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E1_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_AT_E2_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0014)
#define HWIO_GCCE_AT_E2_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0014)
#define HWIO_GCCE_AT_E2_CBCR_RMSK                                                  0x80007ff1
#define HWIO_GCCE_AT_E2_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E2_CBCR_ADDR, HWIO_GCCE_AT_E2_CBCR_RMSK)
#define HWIO_GCCE_AT_E2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E2_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E2_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E2_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E2_CBCR_ADDR,m,v,HWIO_GCCE_AT_E2_CBCR_IN)
#define HWIO_GCCE_AT_E2_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E2_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_CORE_ON_BMSK                                    0x4000
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_CORE_ON_SHFT                                       0xe
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                  0x2000
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                     0xd
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                 0x1000
#define HWIO_GCCE_AT_E2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                    0xc
#define HWIO_GCCE_AT_E2_CBCR_WAKEUP_BMSK                                                0xf00
#define HWIO_GCCE_AT_E2_CBCR_WAKEUP_SHFT                                                  0x8
#define HWIO_GCCE_AT_E2_CBCR_SLEEP_BMSK                                                  0xf0
#define HWIO_GCCE_AT_E2_CBCR_SLEEP_SHFT                                                   0x4
#define HWIO_GCCE_AT_E2_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E2_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_AT_E3_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0018)
#define HWIO_GCCE_AT_E3_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0018)
#define HWIO_GCCE_AT_E3_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCE_AT_E3_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E3_CBCR_ADDR, HWIO_GCCE_AT_E3_CBCR_RMSK)
#define HWIO_GCCE_AT_E3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E3_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E3_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E3_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E3_CBCR_ADDR,m,v,HWIO_GCCE_AT_E3_CBCR_IN)
#define HWIO_GCCE_AT_E3_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E3_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E3_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E3_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_HMSS_AT_E_CBCR_ADDR                                              (GCCE_REG_REG_BASE      + 0x000c001c)
#define HWIO_GCCE_HMSS_AT_E_CBCR_OFFS                                              (GCCE_REG_REG_BASE_OFFS + 0x000c001c)
#define HWIO_GCCE_HMSS_AT_E_CBCR_RMSK                                              0x80000001
#define HWIO_GCCE_HMSS_AT_E_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_HMSS_AT_E_CBCR_ADDR, HWIO_GCCE_HMSS_AT_E_CBCR_RMSK)
#define HWIO_GCCE_HMSS_AT_E_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_HMSS_AT_E_CBCR_ADDR, m)
#define HWIO_GCCE_HMSS_AT_E_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_HMSS_AT_E_CBCR_ADDR,v)
#define HWIO_GCCE_HMSS_AT_E_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_HMSS_AT_E_CBCR_ADDR,m,v,HWIO_GCCE_HMSS_AT_E_CBCR_IN)
#define HWIO_GCCE_HMSS_AT_E_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCE_HMSS_AT_E_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCE_HMSS_AT_E_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCE_HMSS_AT_E_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCE_AT_E5_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0020)
#define HWIO_GCCE_AT_E5_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0020)
#define HWIO_GCCE_AT_E5_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCE_AT_E5_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E5_CBCR_ADDR, HWIO_GCCE_AT_E5_CBCR_RMSK)
#define HWIO_GCCE_AT_E5_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E5_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E5_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E5_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E5_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E5_CBCR_ADDR,m,v,HWIO_GCCE_AT_E5_CBCR_IN)
#define HWIO_GCCE_AT_E5_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E5_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E5_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E5_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_AT_E7_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0024)
#define HWIO_GCCE_AT_E7_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0024)
#define HWIO_GCCE_AT_E7_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCE_AT_E7_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E7_CBCR_ADDR, HWIO_GCCE_AT_E7_CBCR_RMSK)
#define HWIO_GCCE_AT_E7_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E7_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E7_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E7_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E7_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E7_CBCR_ADDR,m,v,HWIO_GCCE_AT_E7_CBCR_IN)
#define HWIO_GCCE_AT_E7_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E7_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E7_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E7_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_AT_E9_CBCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x000c0028)
#define HWIO_GCCE_AT_E9_CBCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x000c0028)
#define HWIO_GCCE_AT_E9_CBCR_RMSK                                                  0x80000001
#define HWIO_GCCE_AT_E9_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_AT_E9_CBCR_ADDR, HWIO_GCCE_AT_E9_CBCR_RMSK)
#define HWIO_GCCE_AT_E9_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_AT_E9_CBCR_ADDR, m)
#define HWIO_GCCE_AT_E9_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_AT_E9_CBCR_ADDR,v)
#define HWIO_GCCE_AT_E9_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_AT_E9_CBCR_ADDR,m,v,HWIO_GCCE_AT_E9_CBCR_IN)
#define HWIO_GCCE_AT_E9_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCCE_AT_E9_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCCE_AT_E9_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCCE_AT_E9_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x000d0004)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x000d0004)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_RMSK                                           0x80000013
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CMD_RCGR_ADDR, HWIO_GCCE_S2_CSFPB_CMD_RCGR_RMSK)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_S2_CSFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_S2_CSFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCE_S2_CSFPB_CMD_RCGR_IN)
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCCE_S2_CSFPB_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_ADDR                                           (GCCE_REG_REG_BASE      + 0x000d0008)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x000d0008)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_RMSK                                                0x71f
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CFG_RCGR_ADDR, HWIO_GCCE_S2_CSFPB_CFG_RCGR_RMSK)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_S2_CSFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_S2_CSFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCE_S2_CSFPB_CFG_RCGR_IN)
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCCE_S2_CSFPB_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_ADDR                                     (GCCE_REG_REG_BASE      + 0x000d000c)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_OFFS                                     (GCCE_REG_REG_BASE_OFFS + 0x000d000c)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_RMSK                                     0x80000001
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_GCCE_S2_CSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_GCCE_S2_CSFPB_CBCR_ADDR                                               (GCCE_REG_REG_BASE      + 0x000d0010)
#define HWIO_GCCE_S2_CSFPB_CBCR_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x000d0010)
#define HWIO_GCCE_S2_CSFPB_CBCR_RMSK                                               0x80000001
#define HWIO_GCCE_S2_CSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CBCR_ADDR, HWIO_GCCE_S2_CSFPB_CBCR_RMSK)
#define HWIO_GCCE_S2_CSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_S2_CSFPB_CBCR_ADDR, m)
#define HWIO_GCCE_S2_CSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_S2_CSFPB_CBCR_ADDR,v)
#define HWIO_GCCE_S2_CSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_S2_CSFPB_CBCR_ADDR,m,v,HWIO_GCCE_S2_CSFPB_CBCR_IN)
#define HWIO_GCCE_S2_CSFPB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCCE_S2_CSFPB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCCE_S2_CSFPB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCCE_S2_CSFPB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCCE_SECSFPB_AHB_CBCR_ADDR                                            (GCCE_REG_REG_BASE      + 0x000d0014)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x000d0014)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_GCCE_SECSFPB_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_SECSFPB_AHB_CBCR_ADDR, HWIO_GCCE_SECSFPB_AHB_CBCR_RMSK)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_SECSFPB_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_SECSFPB_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SECSFPB_AHB_CBCR_ADDR,m,v,HWIO_GCCE_SECSFPB_AHB_CBCR_IN)
#define HWIO_GCCE_SECSFPB_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCCE_SECSFPB_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCCE_SECSFPB_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCCE_SECSFPB_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCCE_S_GCCMS_BCR_ADDR                                                 (GCCE_REG_REG_BASE      + 0x000e0000)
#define HWIO_GCCE_S_GCCMS_BCR_OFFS                                                 (GCCE_REG_REG_BASE_OFFS + 0x000e0000)
#define HWIO_GCCE_S_GCCMS_BCR_RMSK                                                        0x1
#define HWIO_GCCE_S_GCCMS_BCR_IN          \
        in_dword_masked(HWIO_GCCE_S_GCCMS_BCR_ADDR, HWIO_GCCE_S_GCCMS_BCR_RMSK)
#define HWIO_GCCE_S_GCCMS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_S_GCCMS_BCR_ADDR, m)
#define HWIO_GCCE_S_GCCMS_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_S_GCCMS_BCR_ADDR,v)
#define HWIO_GCCE_S_GCCMS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_S_GCCMS_BCR_ADDR,m,v,HWIO_GCCE_S_GCCMS_BCR_IN)
#define HWIO_GCCE_S_GCCMS_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCCE_S_GCCMS_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCCE_MDDR5_AHB_CBCR_ADDR                                              (GCCE_REG_REG_BASE      + 0x000e0004)
#define HWIO_GCCE_MDDR5_AHB_CBCR_OFFS                                              (GCCE_REG_REG_BASE_OFFS + 0x000e0004)
#define HWIO_GCCE_MDDR5_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCCE_MDDR5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_MDDR5_AHB_CBCR_ADDR, HWIO_GCCE_MDDR5_AHB_CBCR_RMSK)
#define HWIO_GCCE_MDDR5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_MDDR5_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_MDDR5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_MDDR5_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_MDDR5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_MDDR5_AHB_CBCR_ADDR,m,v,HWIO_GCCE_MDDR5_AHB_CBCR_IN)
#define HWIO_GCCE_MDDR5_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCCE_MDDR5_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCCE_MDDR5_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCCE_MDDR5_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ADDR                                       (GCCE_REG_REG_BASE      + 0x000f0004)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_OFFS                                       (GCCE_REG_REG_BASE_OFFS + 0x000f0004)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_RMSK                                       0x80000013
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ADDR, HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_RMSK)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ADDR, m)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ADDR,v)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ADDR,m,v,HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_IN)
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ROOT_OFF_BMSK                              0x80000000
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ROOT_OFF_SHFT                                    0x1f
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                              0x10
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                               0x4
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ROOT_EN_BMSK                                      0x2
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_ROOT_EN_SHFT                                      0x1
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_UPDATE_BMSK                                       0x1
#define HWIO_GCCE_SE_CONF_SFPB_CMD_RCGR_UPDATE_SHFT                                       0x0

#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_ADDR                                       (GCCE_REG_REG_BASE      + 0x000f0008)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_OFFS                                       (GCCE_REG_REG_BASE_OFFS + 0x000f0008)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_RMSK                                            0x71f
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_ADDR, HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_RMSK)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_ADDR, m)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_ADDR,v)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_ADDR,m,v,HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_IN)
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_SRC_SEL_BMSK                                    0x700
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_SRC_SEL_SHFT                                      0x8
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_SRC_DIV_BMSK                                     0x1f
#define HWIO_GCCE_SE_CONF_SFPB_CFG_RCGR_SRC_DIV_SHFT                                      0x0

#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_ADDR                                       (GCCE_REG_REG_BASE      + 0x000f000c)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_OFFS                                       (GCCE_REG_REG_BASE_OFFS + 0x000f000c)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_ADDR, HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_RMSK)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_IN)
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_GCCE_PSCLKGEN_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_GCCE_SECSFPB_CBCR_ADDR                                                (GCCE_REG_REG_BASE      + 0x000f0010)
#define HWIO_GCCE_SECSFPB_CBCR_OFFS                                                (GCCE_REG_REG_BASE_OFFS + 0x000f0010)
#define HWIO_GCCE_SECSFPB_CBCR_RMSK                                                0x80000001
#define HWIO_GCCE_SECSFPB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_SECSFPB_CBCR_ADDR, HWIO_GCCE_SECSFPB_CBCR_RMSK)
#define HWIO_GCCE_SECSFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_SECSFPB_CBCR_ADDR, m)
#define HWIO_GCCE_SECSFPB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_SECSFPB_CBCR_ADDR,v)
#define HWIO_GCCE_SECSFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SECSFPB_CBCR_ADDR,m,v,HWIO_GCCE_SECSFPB_CBCR_IN)
#define HWIO_GCCE_SECSFPB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCCE_SECSFPB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCCE_SECSFPB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCCE_SECSFPB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_ADDR                                      (GCCE_REG_REG_BASE      + 0x000f0014)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_OFFS                                      (GCCE_REG_REG_BASE_OFFS + 0x000f0014)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_RMSK                                      0x80000001
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_ADDR, HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCCE_SECSFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCCE_TSENS5_BCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x00100000)
#define HWIO_GCCE_TSENS5_BCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_GCCE_TSENS5_BCR_RMSK                                                         0x1
#define HWIO_GCCE_TSENS5_BCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS5_BCR_ADDR, HWIO_GCCE_TSENS5_BCR_RMSK)
#define HWIO_GCCE_TSENS5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS5_BCR_ADDR, m)
#define HWIO_GCCE_TSENS5_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS5_BCR_ADDR,v)
#define HWIO_GCCE_TSENS5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS5_BCR_ADDR,m,v,HWIO_GCCE_TSENS5_BCR_IN)
#define HWIO_GCCE_TSENS5_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCCE_TSENS5_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCCE_TSENS5_AHB_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00100004)
#define HWIO_GCCE_TSENS5_AHB_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_GCCE_TSENS5_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS5_AHB_CBCR_ADDR, HWIO_GCCE_TSENS5_AHB_CBCR_RMSK)
#define HWIO_GCCE_TSENS5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS5_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS5_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS5_AHB_CBCR_ADDR,m,v,HWIO_GCCE_TSENS5_AHB_CBCR_IN)
#define HWIO_GCCE_TSENS5_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS5_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS5_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS5_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS5_EXT_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00100008)
#define HWIO_GCCE_TSENS5_EXT_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_GCCE_TSENS5_EXT_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS5_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS5_EXT_CBCR_ADDR, HWIO_GCCE_TSENS5_EXT_CBCR_RMSK)
#define HWIO_GCCE_TSENS5_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS5_EXT_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS5_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS5_EXT_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS5_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS5_EXT_CBCR_ADDR,m,v,HWIO_GCCE_TSENS5_EXT_CBCR_IN)
#define HWIO_GCCE_TSENS5_EXT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS5_EXT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS5_EXT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS5_EXT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS5_SLEEP_CBCR_ADDR                                           (GCCE_REG_REG_BASE      + 0x0010000c)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS5_SLEEP_CBCR_ADDR, HWIO_GCCE_TSENS5_SLEEP_CBCR_RMSK)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS5_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS5_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS5_SLEEP_CBCR_ADDR,m,v,HWIO_GCCE_TSENS5_SLEEP_CBCR_IN)
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCE_TSENS5_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCE_TSENS6_BCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x00110000)
#define HWIO_GCCE_TSENS6_BCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x00110000)
#define HWIO_GCCE_TSENS6_BCR_RMSK                                                         0x1
#define HWIO_GCCE_TSENS6_BCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS6_BCR_ADDR, HWIO_GCCE_TSENS6_BCR_RMSK)
#define HWIO_GCCE_TSENS6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS6_BCR_ADDR, m)
#define HWIO_GCCE_TSENS6_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS6_BCR_ADDR,v)
#define HWIO_GCCE_TSENS6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS6_BCR_ADDR,m,v,HWIO_GCCE_TSENS6_BCR_IN)
#define HWIO_GCCE_TSENS6_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCCE_TSENS6_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCCE_TSENS6_AHB_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00110004)
#define HWIO_GCCE_TSENS6_AHB_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00110004)
#define HWIO_GCCE_TSENS6_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS6_AHB_CBCR_ADDR, HWIO_GCCE_TSENS6_AHB_CBCR_RMSK)
#define HWIO_GCCE_TSENS6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS6_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS6_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS6_AHB_CBCR_ADDR,m,v,HWIO_GCCE_TSENS6_AHB_CBCR_IN)
#define HWIO_GCCE_TSENS6_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS6_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS6_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS6_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS6_EXT_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00110008)
#define HWIO_GCCE_TSENS6_EXT_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00110008)
#define HWIO_GCCE_TSENS6_EXT_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS6_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS6_EXT_CBCR_ADDR, HWIO_GCCE_TSENS6_EXT_CBCR_RMSK)
#define HWIO_GCCE_TSENS6_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS6_EXT_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS6_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS6_EXT_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS6_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS6_EXT_CBCR_ADDR,m,v,HWIO_GCCE_TSENS6_EXT_CBCR_IN)
#define HWIO_GCCE_TSENS6_EXT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS6_EXT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS6_EXT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS6_EXT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS6_SLEEP_CBCR_ADDR                                           (GCCE_REG_REG_BASE      + 0x0011000c)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x0011000c)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS6_SLEEP_CBCR_ADDR, HWIO_GCCE_TSENS6_SLEEP_CBCR_RMSK)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS6_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS6_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS6_SLEEP_CBCR_ADDR,m,v,HWIO_GCCE_TSENS6_SLEEP_CBCR_IN)
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCE_TSENS6_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCE_TSENS7_BCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x00120000)
#define HWIO_GCCE_TSENS7_BCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x00120000)
#define HWIO_GCCE_TSENS7_BCR_RMSK                                                         0x1
#define HWIO_GCCE_TSENS7_BCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS7_BCR_ADDR, HWIO_GCCE_TSENS7_BCR_RMSK)
#define HWIO_GCCE_TSENS7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS7_BCR_ADDR, m)
#define HWIO_GCCE_TSENS7_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS7_BCR_ADDR,v)
#define HWIO_GCCE_TSENS7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS7_BCR_ADDR,m,v,HWIO_GCCE_TSENS7_BCR_IN)
#define HWIO_GCCE_TSENS7_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCCE_TSENS7_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCCE_TSENS7_AHB_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00120004)
#define HWIO_GCCE_TSENS7_AHB_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00120004)
#define HWIO_GCCE_TSENS7_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS7_AHB_CBCR_ADDR, HWIO_GCCE_TSENS7_AHB_CBCR_RMSK)
#define HWIO_GCCE_TSENS7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS7_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS7_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS7_AHB_CBCR_ADDR,m,v,HWIO_GCCE_TSENS7_AHB_CBCR_IN)
#define HWIO_GCCE_TSENS7_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS7_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS7_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS7_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS7_EXT_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00120008)
#define HWIO_GCCE_TSENS7_EXT_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00120008)
#define HWIO_GCCE_TSENS7_EXT_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS7_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS7_EXT_CBCR_ADDR, HWIO_GCCE_TSENS7_EXT_CBCR_RMSK)
#define HWIO_GCCE_TSENS7_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS7_EXT_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS7_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS7_EXT_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS7_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS7_EXT_CBCR_ADDR,m,v,HWIO_GCCE_TSENS7_EXT_CBCR_IN)
#define HWIO_GCCE_TSENS7_EXT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS7_EXT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS7_EXT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS7_EXT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS7_SLEEP_CBCR_ADDR                                           (GCCE_REG_REG_BASE      + 0x0012000c)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x0012000c)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS7_SLEEP_CBCR_ADDR, HWIO_GCCE_TSENS7_SLEEP_CBCR_RMSK)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS7_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS7_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS7_SLEEP_CBCR_ADDR,m,v,HWIO_GCCE_TSENS7_SLEEP_CBCR_IN)
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCE_TSENS7_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCE_TSENS8_BCR_ADDR                                                  (GCCE_REG_REG_BASE      + 0x00130000)
#define HWIO_GCCE_TSENS8_BCR_OFFS                                                  (GCCE_REG_REG_BASE_OFFS + 0x00130000)
#define HWIO_GCCE_TSENS8_BCR_RMSK                                                         0x1
#define HWIO_GCCE_TSENS8_BCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS8_BCR_ADDR, HWIO_GCCE_TSENS8_BCR_RMSK)
#define HWIO_GCCE_TSENS8_BCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS8_BCR_ADDR, m)
#define HWIO_GCCE_TSENS8_BCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS8_BCR_ADDR,v)
#define HWIO_GCCE_TSENS8_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS8_BCR_ADDR,m,v,HWIO_GCCE_TSENS8_BCR_IN)
#define HWIO_GCCE_TSENS8_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCCE_TSENS8_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCCE_TSENS8_AHB_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00130004)
#define HWIO_GCCE_TSENS8_AHB_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00130004)
#define HWIO_GCCE_TSENS8_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS8_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS8_AHB_CBCR_ADDR, HWIO_GCCE_TSENS8_AHB_CBCR_RMSK)
#define HWIO_GCCE_TSENS8_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS8_AHB_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS8_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS8_AHB_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS8_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS8_AHB_CBCR_ADDR,m,v,HWIO_GCCE_TSENS8_AHB_CBCR_IN)
#define HWIO_GCCE_TSENS8_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS8_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS8_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS8_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS8_EXT_CBCR_ADDR                                             (GCCE_REG_REG_BASE      + 0x00130008)
#define HWIO_GCCE_TSENS8_EXT_CBCR_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00130008)
#define HWIO_GCCE_TSENS8_EXT_CBCR_RMSK                                             0x80000001
#define HWIO_GCCE_TSENS8_EXT_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS8_EXT_CBCR_ADDR, HWIO_GCCE_TSENS8_EXT_CBCR_RMSK)
#define HWIO_GCCE_TSENS8_EXT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS8_EXT_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS8_EXT_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS8_EXT_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS8_EXT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS8_EXT_CBCR_ADDR,m,v,HWIO_GCCE_TSENS8_EXT_CBCR_IN)
#define HWIO_GCCE_TSENS8_EXT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCCE_TSENS8_EXT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCCE_TSENS8_EXT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCCE_TSENS8_EXT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCCE_TSENS8_SLEEP_CBCR_ADDR                                           (GCCE_REG_REG_BASE      + 0x0013000c)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_OFFS                                           (GCCE_REG_REG_BASE_OFFS + 0x0013000c)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCCE_TSENS8_SLEEP_CBCR_ADDR, HWIO_GCCE_TSENS8_SLEEP_CBCR_RMSK)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCCE_TSENS8_SLEEP_CBCR_ADDR, m)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCCE_TSENS8_SLEEP_CBCR_ADDR,v)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TSENS8_SLEEP_CBCR_ADDR,m,v,HWIO_GCCE_TSENS8_SLEEP_CBCR_IN)
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCCE_TSENS8_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_GCCE_SPARE_0_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00140000)
#define HWIO_GCCE_SPARE_0_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00140000)
#define HWIO_GCCE_SPARE_0_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_0_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_0_ADDR, HWIO_GCCE_SPARE_0_RMSK)
#define HWIO_GCCE_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_0_ADDR, m)
#define HWIO_GCCE_SPARE_0_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_0_ADDR,v)
#define HWIO_GCCE_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_0_ADDR,m,v,HWIO_GCCE_SPARE_0_IN)
#define HWIO_GCCE_SPARE_0_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_0_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_1_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00140004)
#define HWIO_GCCE_SPARE_1_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00140004)
#define HWIO_GCCE_SPARE_1_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_1_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_1_ADDR, HWIO_GCCE_SPARE_1_RMSK)
#define HWIO_GCCE_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_1_ADDR, m)
#define HWIO_GCCE_SPARE_1_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_1_ADDR,v)
#define HWIO_GCCE_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_1_ADDR,m,v,HWIO_GCCE_SPARE_1_IN)
#define HWIO_GCCE_SPARE_1_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_1_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_2_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00140008)
#define HWIO_GCCE_SPARE_2_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00140008)
#define HWIO_GCCE_SPARE_2_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_2_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_2_ADDR, HWIO_GCCE_SPARE_2_RMSK)
#define HWIO_GCCE_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_2_ADDR, m)
#define HWIO_GCCE_SPARE_2_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_2_ADDR,v)
#define HWIO_GCCE_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_2_ADDR,m,v,HWIO_GCCE_SPARE_2_IN)
#define HWIO_GCCE_SPARE_2_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_2_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_3_ADDR                                                     (GCCE_REG_REG_BASE      + 0x0014000c)
#define HWIO_GCCE_SPARE_3_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x0014000c)
#define HWIO_GCCE_SPARE_3_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_3_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_3_ADDR, HWIO_GCCE_SPARE_3_RMSK)
#define HWIO_GCCE_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_3_ADDR, m)
#define HWIO_GCCE_SPARE_3_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_3_ADDR,v)
#define HWIO_GCCE_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_3_ADDR,m,v,HWIO_GCCE_SPARE_3_IN)
#define HWIO_GCCE_SPARE_3_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_3_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_DEBUG_CDIVR_ADDR                                                 (GCCE_REG_REG_BASE      + 0x00150010)
#define HWIO_GCCE_DEBUG_CDIVR_OFFS                                                 (GCCE_REG_REG_BASE_OFFS + 0x00150010)
#define HWIO_GCCE_DEBUG_CDIVR_RMSK                                                    0xf0000
#define HWIO_GCCE_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_GCCE_DEBUG_CDIVR_ADDR, HWIO_GCCE_DEBUG_CDIVR_RMSK)
#define HWIO_GCCE_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCCE_DEBUG_CDIVR_ADDR, m)
#define HWIO_GCCE_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_GCCE_DEBUG_CDIVR_ADDR,v)
#define HWIO_GCCE_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_DEBUG_CDIVR_ADDR,m,v,HWIO_GCCE_DEBUG_CDIVR_IN)
#define HWIO_GCCE_DEBUG_CDIVR_CLK_DIV_BMSK                                            0xf0000
#define HWIO_GCCE_DEBUG_CDIVR_CLK_DIV_SHFT                                               0x10

#define HWIO_GCCE_DEBUG_CLK_CTL_ADDR                                               (GCCE_REG_REG_BASE      + 0x00150014)
#define HWIO_GCCE_DEBUG_CLK_CTL_OFFS                                               (GCCE_REG_REG_BASE_OFFS + 0x00150014)
#define HWIO_GCCE_DEBUG_CLK_CTL_RMSK                                                   0x3fff
#define HWIO_GCCE_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCCE_DEBUG_CLK_CTL_ADDR, HWIO_GCCE_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCCE_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCCE_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCCE_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCCE_DEBUG_CLK_CTL_IN)
#define HWIO_GCCE_DEBUG_CLK_CTL_ENABLE_BMSK                                            0x2000
#define HWIO_GCCE_DEBUG_CLK_CTL_ENABLE_SHFT                                               0xd
#define HWIO_GCCE_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                    0x1000
#define HWIO_GCCE_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                       0xc
#define HWIO_GCCE_DEBUG_CLK_CTL_MUX_SEL_BMSK                                            0xfff
#define HWIO_GCCE_DEBUG_CLK_CTL_MUX_SEL_SHFT                                              0x0

#define HWIO_GCCE_PLLTEST_PAD_CFG_ADDR                                             (GCCE_REG_REG_BASE      + 0x00150018)
#define HWIO_GCCE_PLLTEST_PAD_CFG_OFFS                                             (GCCE_REG_REG_BASE_OFFS + 0x00150018)
#define HWIO_GCCE_PLLTEST_PAD_CFG_RMSK                                             0x1c0317bf
#define HWIO_GCCE_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCCE_PLLTEST_PAD_CFG_ADDR, HWIO_GCCE_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCCE_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCCE_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCCE_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCCE_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCCE_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCCE_PLLTEST_PAD_CFG_IN)
#define HWIO_GCCE_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_BMSK                            0x1c000000
#define HWIO_GCCE_PLLTEST_PAD_CFG_BYPASSNL_OUT_SEL_SHFT                                  0x1a
#define HWIO_GCCE_PLLTEST_PAD_CFG_PLL_INPUT_BMSK                                      0x30000
#define HWIO_GCCE_PLLTEST_PAD_CFG_PLL_INPUT_SHFT                                         0x10
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_OE_BMSK                                         0x1000
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_OE_SHFT                                            0xc
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_IE_BMSK                                          0x400
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_IE_SHFT                                            0xa
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                       0x380
#define HWIO_GCCE_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                         0x7
#define HWIO_GCCE_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                           0x3f
#define HWIO_GCCE_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                            0x0

#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_ADDR                                       (GCCE_REG_REG_BASE      + 0x00150020)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_OFFS                                       (GCCE_REG_REG_BASE_OFFS + 0x00150020)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_RMSK                                         0x1fffff
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                  0x100000
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                      0x14
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                         0xfffff
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                             0x0

#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_ADDR                                    (GCCE_REG_REG_BASE      + 0x00150024)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_OFFS                                    (GCCE_REG_REG_BASE_OFFS + 0x00150024)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_RMSK                                     0x3ffffff
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                    0x2000000
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                         0x19
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                         0x1ffffff
#define HWIO_GCCE_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                               0x0

#define HWIO_GCCE_TEST_BUS_CTL_ADDR                                                (GCCE_REG_REG_BASE      + 0x00150028)
#define HWIO_GCCE_TEST_BUS_CTL_OFFS                                                (GCCE_REG_REG_BASE_OFFS + 0x00150028)
#define HWIO_GCCE_TEST_BUS_CTL_RMSK                                                     0x117
#define HWIO_GCCE_TEST_BUS_CTL_IN          \
        in_dword_masked(HWIO_GCCE_TEST_BUS_CTL_ADDR, HWIO_GCCE_TEST_BUS_CTL_RMSK)
#define HWIO_GCCE_TEST_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_GCCE_TEST_BUS_CTL_ADDR, m)
#define HWIO_GCCE_TEST_BUS_CTL_OUT(v)      \
        out_dword(HWIO_GCCE_TEST_BUS_CTL_ADDR,v)
#define HWIO_GCCE_TEST_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_TEST_BUS_CTL_ADDR,m,v,HWIO_GCCE_TEST_BUS_CTL_IN)
#define HWIO_GCCE_TEST_BUS_CTL_DTEST_SEL_BMSK                                           0x100
#define HWIO_GCCE_TEST_BUS_CTL_DTEST_SEL_SHFT                                             0x8
#define HWIO_GCCE_TEST_BUS_CTL_TEST_BUS_ENABLE_BMSK                                      0x10
#define HWIO_GCCE_TEST_BUS_CTL_TEST_BUS_ENABLE_SHFT                                       0x4
#define HWIO_GCCE_TEST_BUS_CTL_MUX_SEL_BMSK                                               0x7
#define HWIO_GCCE_TEST_BUS_CTL_MUX_SEL_SHFT                                               0x0

#define HWIO_GCCE_SPARE_4_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00230000)
#define HWIO_GCCE_SPARE_4_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00230000)
#define HWIO_GCCE_SPARE_4_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_4_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_4_ADDR, HWIO_GCCE_SPARE_4_RMSK)
#define HWIO_GCCE_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_4_ADDR, m)
#define HWIO_GCCE_SPARE_4_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_4_ADDR,v)
#define HWIO_GCCE_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_4_ADDR,m,v,HWIO_GCCE_SPARE_4_IN)
#define HWIO_GCCE_SPARE_4_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_4_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_5_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00230004)
#define HWIO_GCCE_SPARE_5_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00230004)
#define HWIO_GCCE_SPARE_5_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_5_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_5_ADDR, HWIO_GCCE_SPARE_5_RMSK)
#define HWIO_GCCE_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_5_ADDR, m)
#define HWIO_GCCE_SPARE_5_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_5_ADDR,v)
#define HWIO_GCCE_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_5_ADDR,m,v,HWIO_GCCE_SPARE_5_IN)
#define HWIO_GCCE_SPARE_5_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_5_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_6_ADDR                                                     (GCCE_REG_REG_BASE      + 0x00230008)
#define HWIO_GCCE_SPARE_6_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x00230008)
#define HWIO_GCCE_SPARE_6_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_6_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_6_ADDR, HWIO_GCCE_SPARE_6_RMSK)
#define HWIO_GCCE_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_6_ADDR, m)
#define HWIO_GCCE_SPARE_6_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_6_ADDR,v)
#define HWIO_GCCE_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_6_ADDR,m,v,HWIO_GCCE_SPARE_6_IN)
#define HWIO_GCCE_SPARE_6_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_6_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_SPARE_7_ADDR                                                     (GCCE_REG_REG_BASE      + 0x0023000c)
#define HWIO_GCCE_SPARE_7_OFFS                                                     (GCCE_REG_REG_BASE_OFFS + 0x0023000c)
#define HWIO_GCCE_SPARE_7_RMSK                                                     0xffffffff
#define HWIO_GCCE_SPARE_7_IN          \
        in_dword_masked(HWIO_GCCE_SPARE_7_ADDR, HWIO_GCCE_SPARE_7_RMSK)
#define HWIO_GCCE_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_GCCE_SPARE_7_ADDR, m)
#define HWIO_GCCE_SPARE_7_OUT(v)      \
        out_dword(HWIO_GCCE_SPARE_7_ADDR,v)
#define HWIO_GCCE_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_SPARE_7_ADDR,m,v,HWIO_GCCE_SPARE_7_IN)
#define HWIO_GCCE_SPARE_7_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCCE_SPARE_7_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCCE_PCIE_CLKGEN_MISC_ADDR                                            (GCCE_REG_REG_BASE      + 0x00250000)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_OFFS                                            (GCCE_REG_REG_BASE_OFFS + 0x00250000)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_RMSK                                                   0x1
#define HWIO_GCCE_PCIE_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_GCCE_PCIE_CLKGEN_MISC_ADDR, HWIO_GCCE_PCIE_CLKGEN_MISC_RMSK)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_GCCE_PCIE_CLKGEN_MISC_ADDR, m)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_GCCE_PCIE_CLKGEN_MISC_ADDR,v)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCCE_PCIE_CLKGEN_MISC_ADDR,m,v,HWIO_GCCE_PCIE_CLKGEN_MISC_IN)
#define HWIO_GCCE_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                               0x1
#define HWIO_GCCE_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                               0x0

/*----------------------------------------------------------------------------
 * MODULE: PCC_REG
 *--------------------------------------------------------------------------*/

#define PCC_REG_REG_BASE                                                          (PERIPH_SS_BASE      + 0x02c00000)
#define PCC_REG_REG_BASE_OFFS                                                     0x02c00000

#define HWIO_PCC_BLSP0_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00000000)
#define HWIO_PCC_BLSP0_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCC_BLSP0_BCR_RMSK                                                          0x1
#define HWIO_PCC_BLSP0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_BCR_ADDR, HWIO_PCC_BLSP0_BCR_RMSK)
#define HWIO_PCC_BLSP0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_BCR_ADDR,m,v,HWIO_PCC_BLSP0_BCR_IN)
#define HWIO_PCC_BLSP0_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_BLSP0_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x0000001c)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_BLSP0_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_BLSP0_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00000020)
#define HWIO_PCC_BLSP0_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCC_BLSP0_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_BLSP0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_AHB_CBCR_ADDR, HWIO_PCC_BLSP0_AHB_CBCR_RMSK)
#define HWIO_PCC_BLSP0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_AHB_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_AHB_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_AHB_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_AHB_CBCR_IN)
#define HWIO_PCC_BLSP0_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_BLSP0_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_BLSP0_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_BLSP0_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_BLSP0_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_BLSP0_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_BLSP0_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_BLSP0_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_BLSP0_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_BLSP0_SLEEP_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x00000024)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_RMSK                                            0x80000001
#define HWIO_PCC_BLSP0_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_SLEEP_CBCR_ADDR, HWIO_PCC_BLSP0_SLEEP_CBCR_RMSK)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_SLEEP_CBCR_IN)
#define HWIO_PCC_BLSP0_SLEEP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_BLSP0_SLEEP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_BLSP0_SLEEP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_BLSP0_SLEEP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_BLSP0_QUP0_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00010000)
#define HWIO_PCC_BLSP0_QUP0_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_PCC_BLSP0_QUP0_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP0_QUP0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_BCR_ADDR, HWIO_PCC_BLSP0_QUP0_BCR_RMSK)
#define HWIO_PCC_BLSP0_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_BCR_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_BCR_IN)
#define HWIO_PCC_BLSP0_QUP0_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP0_QUP0_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00010004)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP0_QUP0_SPI_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00010008)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP0_QUP0_SPI_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_M_ADDR                                            (PCC_REG_REG_BASE      + 0x0001000c)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0001000c)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_M_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_M_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_M_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_M_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_M_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_M_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_M_M_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_M_M_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_N_ADDR                                            (PCC_REG_REG_BASE      + 0x00010010)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_N_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_N_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_N_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_N_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_N_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_N_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_N_N_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_N_N_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_D_ADDR                                            (PCC_REG_REG_BASE      + 0x00010014)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00010014)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_D_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_D_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_D_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_D_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_D_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_D_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_D_D_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP0_SPI_D_D_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x00010018)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP0_QUP0_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP0_QUP1_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00020000)
#define HWIO_PCC_BLSP0_QUP1_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_PCC_BLSP0_QUP1_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP0_QUP1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_BCR_ADDR, HWIO_PCC_BLSP0_QUP1_BCR_RMSK)
#define HWIO_PCC_BLSP0_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_BCR_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_BCR_IN)
#define HWIO_PCC_BLSP0_QUP1_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP0_QUP1_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00020004)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP0_QUP1_SPI_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00020008)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP0_QUP1_SPI_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_M_ADDR                                            (PCC_REG_REG_BASE      + 0x0002000c)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0002000c)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_M_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_M_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_M_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_M_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_M_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_M_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_M_M_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_M_M_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_N_ADDR                                            (PCC_REG_REG_BASE      + 0x00020010)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00020010)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_N_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_N_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_N_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_N_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_N_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_N_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_N_N_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_N_N_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_D_ADDR                                            (PCC_REG_REG_BASE      + 0x00020014)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00020014)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_RMSK                                                  0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_D_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_D_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_D_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_D_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_D_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_D_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_D_D_BMSK                                                0xff
#define HWIO_PCC_BLSP0_QUP1_SPI_D_D_SHFT                                                 0x0

#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x00020018)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x00020018)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP0_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP0_UART0_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00030000)
#define HWIO_PCC_BLSP0_UART0_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_PCC_BLSP0_UART0_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP0_UART0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_BCR_ADDR, HWIO_PCC_BLSP0_UART0_BCR_RMSK)
#define HWIO_PCC_BLSP0_UART0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_BCR_ADDR,m,v,HWIO_PCC_BLSP0_UART0_BCR_IN)
#define HWIO_PCC_BLSP0_UART0_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP0_UART0_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00030004)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_UART0_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART0_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP0_UART0_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00030008)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_UART0_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART0_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP0_UART0_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP0_UART0_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0003000c)
#define HWIO_PCC_BLSP0_UART0_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0003000c)
#define HWIO_PCC_BLSP0_UART0_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART0_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_M_ADDR, HWIO_PCC_BLSP0_UART0_M_RMSK)
#define HWIO_PCC_BLSP0_UART0_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_M_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_M_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_M_ADDR,m,v,HWIO_PCC_BLSP0_UART0_M_IN)
#define HWIO_PCC_BLSP0_UART0_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART0_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART0_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00030010)
#define HWIO_PCC_BLSP0_UART0_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_PCC_BLSP0_UART0_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART0_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_N_ADDR, HWIO_PCC_BLSP0_UART0_N_RMSK)
#define HWIO_PCC_BLSP0_UART0_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_N_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_N_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_N_ADDR,m,v,HWIO_PCC_BLSP0_UART0_N_IN)
#define HWIO_PCC_BLSP0_UART0_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART0_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART0_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00030014)
#define HWIO_PCC_BLSP0_UART0_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_PCC_BLSP0_UART0_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART0_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_D_ADDR, HWIO_PCC_BLSP0_UART0_D_RMSK)
#define HWIO_PCC_BLSP0_UART0_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_D_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_D_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_D_ADDR,m,v,HWIO_PCC_BLSP0_UART0_D_IN)
#define HWIO_PCC_BLSP0_UART0_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART0_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00030018)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_UART0_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART0_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART0_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART0_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_UART0_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP0_UART0_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP0_UART1_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00040000)
#define HWIO_PCC_BLSP0_UART1_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_PCC_BLSP0_UART1_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP0_UART1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_BCR_ADDR, HWIO_PCC_BLSP0_UART1_BCR_RMSK)
#define HWIO_PCC_BLSP0_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_BCR_ADDR,m,v,HWIO_PCC_BLSP0_UART1_BCR_IN)
#define HWIO_PCC_BLSP0_UART1_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP0_UART1_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00040004)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_UART1_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART1_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP0_UART1_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00040008)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_UART1_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART1_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP0_UART1_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP0_UART1_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0004000c)
#define HWIO_PCC_BLSP0_UART1_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_PCC_BLSP0_UART1_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART1_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_M_ADDR, HWIO_PCC_BLSP0_UART1_M_RMSK)
#define HWIO_PCC_BLSP0_UART1_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_M_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_M_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_M_ADDR,m,v,HWIO_PCC_BLSP0_UART1_M_IN)
#define HWIO_PCC_BLSP0_UART1_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART1_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART1_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00040010)
#define HWIO_PCC_BLSP0_UART1_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_PCC_BLSP0_UART1_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART1_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_N_ADDR, HWIO_PCC_BLSP0_UART1_N_RMSK)
#define HWIO_PCC_BLSP0_UART1_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_N_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_N_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_N_ADDR,m,v,HWIO_PCC_BLSP0_UART1_N_IN)
#define HWIO_PCC_BLSP0_UART1_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART1_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART1_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00040014)
#define HWIO_PCC_BLSP0_UART1_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00040014)
#define HWIO_PCC_BLSP0_UART1_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART1_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_D_ADDR, HWIO_PCC_BLSP0_UART1_D_RMSK)
#define HWIO_PCC_BLSP0_UART1_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_D_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_D_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_D_ADDR,m,v,HWIO_PCC_BLSP0_UART1_D_IN)
#define HWIO_PCC_BLSP0_UART1_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART1_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00040018)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00040018)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_UART1_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART1_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART1_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART1_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_UART1_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP0_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP0_UART2_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00050000)
#define HWIO_PCC_BLSP0_UART2_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_PCC_BLSP0_UART2_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP0_UART2_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_BCR_ADDR, HWIO_PCC_BLSP0_UART2_BCR_RMSK)
#define HWIO_PCC_BLSP0_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_BCR_ADDR,m,v,HWIO_PCC_BLSP0_UART2_BCR_IN)
#define HWIO_PCC_BLSP0_UART2_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP0_UART2_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00050004)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_UART2_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART2_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP0_UART2_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00050008)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_UART2_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART2_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP0_UART2_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP0_UART2_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0005000c)
#define HWIO_PCC_BLSP0_UART2_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0005000c)
#define HWIO_PCC_BLSP0_UART2_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART2_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_M_ADDR, HWIO_PCC_BLSP0_UART2_M_RMSK)
#define HWIO_PCC_BLSP0_UART2_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_M_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_M_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_M_ADDR,m,v,HWIO_PCC_BLSP0_UART2_M_IN)
#define HWIO_PCC_BLSP0_UART2_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART2_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART2_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00050010)
#define HWIO_PCC_BLSP0_UART2_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_PCC_BLSP0_UART2_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART2_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_N_ADDR, HWIO_PCC_BLSP0_UART2_N_RMSK)
#define HWIO_PCC_BLSP0_UART2_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_N_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_N_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_N_ADDR,m,v,HWIO_PCC_BLSP0_UART2_N_IN)
#define HWIO_PCC_BLSP0_UART2_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART2_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART2_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00050014)
#define HWIO_PCC_BLSP0_UART2_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00050014)
#define HWIO_PCC_BLSP0_UART2_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART2_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_D_ADDR, HWIO_PCC_BLSP0_UART2_D_RMSK)
#define HWIO_PCC_BLSP0_UART2_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_D_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_D_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_D_ADDR,m,v,HWIO_PCC_BLSP0_UART2_D_IN)
#define HWIO_PCC_BLSP0_UART2_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART2_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00050018)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00050018)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_UART2_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART2_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART2_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART2_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_UART2_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP0_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP0_UART3_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00060000)
#define HWIO_PCC_BLSP0_UART3_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_PCC_BLSP0_UART3_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP0_UART3_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_BCR_ADDR, HWIO_PCC_BLSP0_UART3_BCR_RMSK)
#define HWIO_PCC_BLSP0_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_BCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_BCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_BCR_ADDR,m,v,HWIO_PCC_BLSP0_UART3_BCR_IN)
#define HWIO_PCC_BLSP0_UART3_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP0_UART3_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00060004)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00060004)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_CMD_RCGR_ADDR, HWIO_PCC_BLSP0_UART3_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART3_CMD_RCGR_IN)
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP0_UART3_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00060008)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00060008)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_CFG_RCGR_ADDR, HWIO_PCC_BLSP0_UART3_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP0_UART3_CFG_RCGR_IN)
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP0_UART3_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP0_UART3_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0006000c)
#define HWIO_PCC_BLSP0_UART3_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0006000c)
#define HWIO_PCC_BLSP0_UART3_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART3_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_M_ADDR, HWIO_PCC_BLSP0_UART3_M_RMSK)
#define HWIO_PCC_BLSP0_UART3_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_M_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_M_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_M_ADDR,m,v,HWIO_PCC_BLSP0_UART3_M_IN)
#define HWIO_PCC_BLSP0_UART3_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART3_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART3_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00060010)
#define HWIO_PCC_BLSP0_UART3_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00060010)
#define HWIO_PCC_BLSP0_UART3_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART3_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_N_ADDR, HWIO_PCC_BLSP0_UART3_N_RMSK)
#define HWIO_PCC_BLSP0_UART3_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_N_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_N_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_N_ADDR,m,v,HWIO_PCC_BLSP0_UART3_N_IN)
#define HWIO_PCC_BLSP0_UART3_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART3_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART3_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00060014)
#define HWIO_PCC_BLSP0_UART3_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00060014)
#define HWIO_PCC_BLSP0_UART3_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP0_UART3_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_D_ADDR, HWIO_PCC_BLSP0_UART3_D_RMSK)
#define HWIO_PCC_BLSP0_UART3_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_D_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_D_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_D_ADDR,m,v,HWIO_PCC_BLSP0_UART3_D_IN)
#define HWIO_PCC_BLSP0_UART3_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP0_UART3_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00060018)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00060018)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_APPS_CBCR_ADDR, HWIO_PCC_BLSP0_UART3_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP0_UART3_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP0_UART3_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP0_UART3_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP0_UART3_APPS_CBCR_IN)
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP0_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP1_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00070000)
#define HWIO_PCC_BLSP1_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00070000)
#define HWIO_PCC_BLSP1_BCR_RMSK                                                          0x1
#define HWIO_PCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_BCR_ADDR, HWIO_PCC_BLSP1_BCR_RMSK)
#define HWIO_PCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_BCR_ADDR, m)
#define HWIO_PCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_BCR_ADDR,v)
#define HWIO_PCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_BCR_ADDR,m,v,HWIO_PCC_BLSP1_BCR_IN)
#define HWIO_PCC_BLSP1_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_BLSP1_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x00070014)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00070014)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_BLSP1_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_BLSP1_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00070018)
#define HWIO_PCC_BLSP1_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00070018)
#define HWIO_PCC_BLSP1_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_AHB_CBCR_ADDR, HWIO_PCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_PCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_AHB_CBCR_IN)
#define HWIO_PCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_BLSP1_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_BLSP1_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_BLSP1_SLEEP_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x00070024)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00070024)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_RMSK                                            0x80000001
#define HWIO_PCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_PCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_SLEEP_CBCR_IN)
#define HWIO_PCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_BLSP1_SLEEP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_BLSP1_SLEEP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_BLSP1_QUP0_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00080000)
#define HWIO_PCC_BLSP1_QUP0_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00080000)
#define HWIO_PCC_BLSP1_QUP0_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP1_QUP0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_BCR_ADDR, HWIO_PCC_BLSP1_QUP0_BCR_RMSK)
#define HWIO_PCC_BLSP1_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_BCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP0_BCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP0_BCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP0_BCR_IN)
#define HWIO_PCC_BLSP1_QUP0_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP1_QUP0_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00080004)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP1_QUP0_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00080008)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP1_QUP0_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x0008000c)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x0008000c)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP1_QUP1_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00090000)
#define HWIO_PCC_BLSP1_QUP1_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00090000)
#define HWIO_PCC_BLSP1_QUP1_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_BCR_ADDR, HWIO_PCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_PCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP1_BCR_IN)
#define HWIO_PCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00090004)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00090004)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP1_QUP1_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00090008)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00090008)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP1_QUP1_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x0009000c)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x0009000c)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP1_QUP2_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000a0000)
#define HWIO_PCC_BLSP1_QUP2_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000a0000)
#define HWIO_PCC_BLSP1_QUP2_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_BCR_ADDR, HWIO_PCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_PCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP2_BCR_IN)
#define HWIO_PCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000a0004)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000a0004)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP1_QUP2_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000a0008)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000a0008)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP1_QUP2_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x000a000c)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x000a000c)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP1_QUP3_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000b0000)
#define HWIO_PCC_BLSP1_QUP3_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000b0000)
#define HWIO_PCC_BLSP1_QUP3_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_BCR_ADDR, HWIO_PCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_PCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP3_BCR_IN)
#define HWIO_PCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000b0004)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000b0004)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP1_QUP3_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000b0008)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000b0008)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP1_QUP3_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x000b000c)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x000b000c)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP2_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x000c0000)
#define HWIO_PCC_BLSP2_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x000c0000)
#define HWIO_PCC_BLSP2_BCR_RMSK                                                          0x1
#define HWIO_PCC_BLSP2_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_BCR_ADDR, HWIO_PCC_BLSP2_BCR_RMSK)
#define HWIO_PCC_BLSP2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_BCR_ADDR, m)
#define HWIO_PCC_BLSP2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_BCR_ADDR,v)
#define HWIO_PCC_BLSP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_BCR_ADDR,m,v,HWIO_PCC_BLSP2_BCR_IN)
#define HWIO_PCC_BLSP2_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_BLSP2_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x000c0014)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x000c0014)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_BLSP2_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_BLSP2_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000c0018)
#define HWIO_PCC_BLSP2_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000c0018)
#define HWIO_PCC_BLSP2_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_BLSP2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_AHB_CBCR_ADDR, HWIO_PCC_BLSP2_AHB_CBCR_RMSK)
#define HWIO_PCC_BLSP2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_AHB_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_AHB_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_AHB_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_AHB_CBCR_IN)
#define HWIO_PCC_BLSP2_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_BLSP2_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_BLSP2_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_BLSP2_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_BLSP2_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_BLSP2_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_BLSP2_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_BLSP2_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_BLSP2_SLEEP_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x000c0024)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x000c0024)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_RMSK                                            0x80000001
#define HWIO_PCC_BLSP2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_SLEEP_CBCR_ADDR, HWIO_PCC_BLSP2_SLEEP_CBCR_RMSK)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_SLEEP_CBCR_IN)
#define HWIO_PCC_BLSP2_SLEEP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_BLSP2_SLEEP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_BLSP2_SLEEP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_BLSP2_SLEEP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_BLSP2_QUP0_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000d0000)
#define HWIO_PCC_BLSP2_QUP0_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000d0000)
#define HWIO_PCC_BLSP2_QUP0_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP2_QUP0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_BCR_ADDR, HWIO_PCC_BLSP2_QUP0_BCR_RMSK)
#define HWIO_PCC_BLSP2_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_BCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP0_BCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP0_BCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP0_BCR_IN)
#define HWIO_PCC_BLSP2_QUP0_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP2_QUP0_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000d0004)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000d0004)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP2_QUP0_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000d0008)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000d0008)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP2_QUP0_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x000d000c)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x000d000c)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP2_QUP1_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000e0000)
#define HWIO_PCC_BLSP2_QUP1_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000e0000)
#define HWIO_PCC_BLSP2_QUP1_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP2_QUP1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_BCR_ADDR, HWIO_PCC_BLSP2_QUP1_BCR_RMSK)
#define HWIO_PCC_BLSP2_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_BCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP1_BCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP1_BCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP1_BCR_IN)
#define HWIO_PCC_BLSP2_QUP1_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP2_QUP1_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000e0004)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000e0004)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP2_QUP1_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000e0008)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000e0008)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP2_QUP1_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x000e000c)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x000e000c)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP2_QUP2_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x000f0000)
#define HWIO_PCC_BLSP2_QUP2_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x000f0000)
#define HWIO_PCC_BLSP2_QUP2_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP2_QUP2_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_BCR_ADDR, HWIO_PCC_BLSP2_QUP2_BCR_RMSK)
#define HWIO_PCC_BLSP2_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_BCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP2_BCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP2_BCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP2_BCR_IN)
#define HWIO_PCC_BLSP2_QUP2_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP2_QUP2_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000f0004)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000f0004)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP2_QUP2_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x000f0008)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x000f0008)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP2_QUP2_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x000f000c)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x000f000c)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP2_QUP3_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00100000)
#define HWIO_PCC_BLSP2_QUP3_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_PCC_BLSP2_QUP3_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP2_QUP3_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_BCR_ADDR, HWIO_PCC_BLSP2_QUP3_BCR_RMSK)
#define HWIO_PCC_BLSP2_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_BCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP3_BCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP3_BCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP3_BCR_IN)
#define HWIO_PCC_BLSP2_QUP3_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP2_QUP3_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00100004)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ADDR, HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP2_QUP3_I2C_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00100008)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_RMSK                                          0x71f
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_ADDR, HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_IN)
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP2_QUP3_I2C_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x0010000c)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP3_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00110000)
#define HWIO_PCC_BLSP3_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00110000)
#define HWIO_PCC_BLSP3_BCR_RMSK                                                          0x1
#define HWIO_PCC_BLSP3_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_BCR_ADDR, HWIO_PCC_BLSP3_BCR_RMSK)
#define HWIO_PCC_BLSP3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_BCR_ADDR,m,v,HWIO_PCC_BLSP3_BCR_IN)
#define HWIO_PCC_BLSP3_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_BLSP3_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x0011001c)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x0011001c)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_BLSP3_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_BLSP3_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00110020)
#define HWIO_PCC_BLSP3_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00110020)
#define HWIO_PCC_BLSP3_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_BLSP3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_AHB_CBCR_ADDR, HWIO_PCC_BLSP3_AHB_CBCR_RMSK)
#define HWIO_PCC_BLSP3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_AHB_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_AHB_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_AHB_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_AHB_CBCR_IN)
#define HWIO_PCC_BLSP3_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_BLSP3_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_BLSP3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_BLSP3_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_BLSP3_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_BLSP3_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_BLSP3_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_BLSP3_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_BLSP3_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_BLSP3_SLEEP_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x00110024)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00110024)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_RMSK                                            0x80000001
#define HWIO_PCC_BLSP3_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_SLEEP_CBCR_ADDR, HWIO_PCC_BLSP3_SLEEP_CBCR_RMSK)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_SLEEP_CBCR_IN)
#define HWIO_PCC_BLSP3_SLEEP_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_BLSP3_SLEEP_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_BLSP3_SLEEP_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_BLSP3_SLEEP_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_BLSP3_QUP0_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00120000)
#define HWIO_PCC_BLSP3_QUP0_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00120000)
#define HWIO_PCC_BLSP3_QUP0_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP3_QUP0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_BCR_ADDR, HWIO_PCC_BLSP3_QUP0_BCR_RMSK)
#define HWIO_PCC_BLSP3_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_BCR_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_BCR_IN)
#define HWIO_PCC_BLSP3_QUP0_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP3_QUP0_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00120004)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00120004)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP3_QUP0_SPI_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00120008)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00120008)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP3_QUP0_SPI_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_M_ADDR                                            (PCC_REG_REG_BASE      + 0x0012000c)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0012000c)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_M_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_M_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_M_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_M_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_M_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_M_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_M_M_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_M_M_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_N_ADDR                                            (PCC_REG_REG_BASE      + 0x00120010)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00120010)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_N_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_N_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_N_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_N_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_N_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_N_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_N_N_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_N_N_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_D_ADDR                                            (PCC_REG_REG_BASE      + 0x00120014)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00120014)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_D_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_D_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_D_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_D_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_D_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_D_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_D_D_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP0_SPI_D_D_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x00120018)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x00120018)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP3_QUP0_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP3_QUP1_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00130000)
#define HWIO_PCC_BLSP3_QUP1_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00130000)
#define HWIO_PCC_BLSP3_QUP1_BCR_RMSK                                                     0x1
#define HWIO_PCC_BLSP3_QUP1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_BCR_ADDR, HWIO_PCC_BLSP3_QUP1_BCR_RMSK)
#define HWIO_PCC_BLSP3_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_BCR_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_BCR_IN)
#define HWIO_PCC_BLSP3_QUP1_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_BLSP3_QUP1_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00130004)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00130004)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCC_BLSP3_QUP1_SPI_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_ADDR                                     (PCC_REG_REG_BASE      + 0x00130008)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_OFFS                                     (PCC_REG_REG_BASE_OFFS + 0x00130008)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCC_BLSP3_QUP1_SPI_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_M_ADDR                                            (PCC_REG_REG_BASE      + 0x0013000c)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0013000c)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_M_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_M_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_M_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_M_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_M_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_M_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_M_M_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_M_M_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_N_ADDR                                            (PCC_REG_REG_BASE      + 0x00130010)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00130010)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_N_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_N_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_N_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_N_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_N_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_N_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_N_N_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_N_N_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_D_ADDR                                            (PCC_REG_REG_BASE      + 0x00130014)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00130014)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_RMSK                                                  0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_D_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_D_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_D_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_D_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_D_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_D_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_D_D_BMSK                                                0xff
#define HWIO_PCC_BLSP3_QUP1_SPI_D_D_SHFT                                                 0x0

#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_ADDR                                    (PCC_REG_REG_BASE      + 0x00130018)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_OFFS                                    (PCC_REG_REG_BASE_OFFS + 0x00130018)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_RMSK                                    0x80000001
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCC_BLSP3_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCC_BLSP3_UART0_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00140000)
#define HWIO_PCC_BLSP3_UART0_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00140000)
#define HWIO_PCC_BLSP3_UART0_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP3_UART0_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_BCR_ADDR, HWIO_PCC_BLSP3_UART0_BCR_RMSK)
#define HWIO_PCC_BLSP3_UART0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_BCR_ADDR,m,v,HWIO_PCC_BLSP3_UART0_BCR_IN)
#define HWIO_PCC_BLSP3_UART0_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP3_UART0_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00140004)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00140004)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_UART0_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART0_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP3_UART0_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00140008)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00140008)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_UART0_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART0_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP3_UART0_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP3_UART0_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0014000c)
#define HWIO_PCC_BLSP3_UART0_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0014000c)
#define HWIO_PCC_BLSP3_UART0_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART0_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_M_ADDR, HWIO_PCC_BLSP3_UART0_M_RMSK)
#define HWIO_PCC_BLSP3_UART0_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_M_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_M_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_M_ADDR,m,v,HWIO_PCC_BLSP3_UART0_M_IN)
#define HWIO_PCC_BLSP3_UART0_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART0_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART0_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00140010)
#define HWIO_PCC_BLSP3_UART0_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00140010)
#define HWIO_PCC_BLSP3_UART0_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART0_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_N_ADDR, HWIO_PCC_BLSP3_UART0_N_RMSK)
#define HWIO_PCC_BLSP3_UART0_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_N_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_N_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_N_ADDR,m,v,HWIO_PCC_BLSP3_UART0_N_IN)
#define HWIO_PCC_BLSP3_UART0_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART0_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART0_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00140014)
#define HWIO_PCC_BLSP3_UART0_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00140014)
#define HWIO_PCC_BLSP3_UART0_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART0_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_D_ADDR, HWIO_PCC_BLSP3_UART0_D_RMSK)
#define HWIO_PCC_BLSP3_UART0_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_D_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_D_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_D_ADDR,m,v,HWIO_PCC_BLSP3_UART0_D_IN)
#define HWIO_PCC_BLSP3_UART0_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART0_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00140018)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00140018)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_UART0_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART0_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART0_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART0_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_UART0_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP3_UART0_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP3_UART1_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00150000)
#define HWIO_PCC_BLSP3_UART1_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00150000)
#define HWIO_PCC_BLSP3_UART1_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP3_UART1_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_BCR_ADDR, HWIO_PCC_BLSP3_UART1_BCR_RMSK)
#define HWIO_PCC_BLSP3_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_BCR_ADDR,m,v,HWIO_PCC_BLSP3_UART1_BCR_IN)
#define HWIO_PCC_BLSP3_UART1_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP3_UART1_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00150004)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00150004)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_UART1_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART1_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP3_UART1_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00150008)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00150008)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_UART1_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART1_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP3_UART1_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP3_UART1_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0015000c)
#define HWIO_PCC_BLSP3_UART1_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0015000c)
#define HWIO_PCC_BLSP3_UART1_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART1_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_M_ADDR, HWIO_PCC_BLSP3_UART1_M_RMSK)
#define HWIO_PCC_BLSP3_UART1_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_M_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_M_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_M_ADDR,m,v,HWIO_PCC_BLSP3_UART1_M_IN)
#define HWIO_PCC_BLSP3_UART1_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART1_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART1_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00150010)
#define HWIO_PCC_BLSP3_UART1_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00150010)
#define HWIO_PCC_BLSP3_UART1_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART1_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_N_ADDR, HWIO_PCC_BLSP3_UART1_N_RMSK)
#define HWIO_PCC_BLSP3_UART1_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_N_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_N_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_N_ADDR,m,v,HWIO_PCC_BLSP3_UART1_N_IN)
#define HWIO_PCC_BLSP3_UART1_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART1_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART1_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00150014)
#define HWIO_PCC_BLSP3_UART1_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00150014)
#define HWIO_PCC_BLSP3_UART1_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART1_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_D_ADDR, HWIO_PCC_BLSP3_UART1_D_RMSK)
#define HWIO_PCC_BLSP3_UART1_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_D_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_D_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_D_ADDR,m,v,HWIO_PCC_BLSP3_UART1_D_IN)
#define HWIO_PCC_BLSP3_UART1_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART1_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00150018)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00150018)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_UART1_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART1_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART1_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART1_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_UART1_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP3_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP3_UART2_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00160000)
#define HWIO_PCC_BLSP3_UART2_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00160000)
#define HWIO_PCC_BLSP3_UART2_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP3_UART2_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_BCR_ADDR, HWIO_PCC_BLSP3_UART2_BCR_RMSK)
#define HWIO_PCC_BLSP3_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_BCR_ADDR,m,v,HWIO_PCC_BLSP3_UART2_BCR_IN)
#define HWIO_PCC_BLSP3_UART2_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP3_UART2_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00160004)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00160004)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_UART2_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART2_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP3_UART2_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00160008)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00160008)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_UART2_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART2_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP3_UART2_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP3_UART2_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0016000c)
#define HWIO_PCC_BLSP3_UART2_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0016000c)
#define HWIO_PCC_BLSP3_UART2_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART2_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_M_ADDR, HWIO_PCC_BLSP3_UART2_M_RMSK)
#define HWIO_PCC_BLSP3_UART2_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_M_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_M_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_M_ADDR,m,v,HWIO_PCC_BLSP3_UART2_M_IN)
#define HWIO_PCC_BLSP3_UART2_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART2_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART2_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00160010)
#define HWIO_PCC_BLSP3_UART2_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00160010)
#define HWIO_PCC_BLSP3_UART2_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART2_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_N_ADDR, HWIO_PCC_BLSP3_UART2_N_RMSK)
#define HWIO_PCC_BLSP3_UART2_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_N_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_N_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_N_ADDR,m,v,HWIO_PCC_BLSP3_UART2_N_IN)
#define HWIO_PCC_BLSP3_UART2_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART2_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART2_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00160014)
#define HWIO_PCC_BLSP3_UART2_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00160014)
#define HWIO_PCC_BLSP3_UART2_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART2_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_D_ADDR, HWIO_PCC_BLSP3_UART2_D_RMSK)
#define HWIO_PCC_BLSP3_UART2_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_D_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_D_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_D_ADDR,m,v,HWIO_PCC_BLSP3_UART2_D_IN)
#define HWIO_PCC_BLSP3_UART2_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART2_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00160018)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00160018)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_UART2_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART2_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART2_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART2_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_UART2_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP3_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_BLSP3_UART3_BCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00170000)
#define HWIO_PCC_BLSP3_UART3_BCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00170000)
#define HWIO_PCC_BLSP3_UART3_BCR_RMSK                                                    0x1
#define HWIO_PCC_BLSP3_UART3_BCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_BCR_ADDR, HWIO_PCC_BLSP3_UART3_BCR_RMSK)
#define HWIO_PCC_BLSP3_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_BCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_BCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_BCR_ADDR,m,v,HWIO_PCC_BLSP3_UART3_BCR_IN)
#define HWIO_PCC_BLSP3_UART3_BCR_BLK_ARES_BMSK                                           0x1
#define HWIO_PCC_BLSP3_UART3_BCR_BLK_ARES_SHFT                                           0x0

#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00170004)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00170004)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_RMSK                                        0x800000f3
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_CMD_RCGR_ADDR, HWIO_PCC_BLSP3_UART3_CMD_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_CMD_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_CMD_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_CMD_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART3_CMD_RCGR_IN)
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_ROOT_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_ROOT_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_D_BMSK                                      0x80
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_D_SHFT                                       0x7
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_M_BMSK                                      0x40
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_M_SHFT                                       0x6
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_N_BMSK                                      0x20
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_N_SHFT                                       0x5
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                               0x10
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                0x4
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_ROOT_EN_BMSK                                       0x2
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_ROOT_EN_SHFT                                       0x1
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_UPDATE_BMSK                                        0x1
#define HWIO_PCC_BLSP3_UART3_CMD_RCGR_UPDATE_SHFT                                        0x0

#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_ADDR                                        (PCC_REG_REG_BASE      + 0x00170008)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00170008)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_RMSK                                            0x371f
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_CFG_RCGR_ADDR, HWIO_PCC_BLSP3_UART3_CFG_RCGR_RMSK)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_CFG_RCGR_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_CFG_RCGR_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_CFG_RCGR_ADDR,m,v,HWIO_PCC_BLSP3_UART3_CFG_RCGR_IN)
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_MODE_BMSK                                       0x3000
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_MODE_SHFT                                          0xc
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_SRC_SEL_BMSK                                     0x700
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_SRC_SEL_SHFT                                       0x8
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_SRC_DIV_BMSK                                      0x1f
#define HWIO_PCC_BLSP3_UART3_CFG_RCGR_SRC_DIV_SHFT                                       0x0

#define HWIO_PCC_BLSP3_UART3_M_ADDR                                               (PCC_REG_REG_BASE      + 0x0017000c)
#define HWIO_PCC_BLSP3_UART3_M_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x0017000c)
#define HWIO_PCC_BLSP3_UART3_M_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART3_M_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_M_ADDR, HWIO_PCC_BLSP3_UART3_M_RMSK)
#define HWIO_PCC_BLSP3_UART3_M_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_M_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_M_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_M_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_M_ADDR,m,v,HWIO_PCC_BLSP3_UART3_M_IN)
#define HWIO_PCC_BLSP3_UART3_M_M_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART3_M_M_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART3_N_ADDR                                               (PCC_REG_REG_BASE      + 0x00170010)
#define HWIO_PCC_BLSP3_UART3_N_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00170010)
#define HWIO_PCC_BLSP3_UART3_N_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART3_N_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_N_ADDR, HWIO_PCC_BLSP3_UART3_N_RMSK)
#define HWIO_PCC_BLSP3_UART3_N_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_N_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_N_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_N_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_N_ADDR,m,v,HWIO_PCC_BLSP3_UART3_N_IN)
#define HWIO_PCC_BLSP3_UART3_N_N_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART3_N_N_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART3_D_ADDR                                               (PCC_REG_REG_BASE      + 0x00170014)
#define HWIO_PCC_BLSP3_UART3_D_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00170014)
#define HWIO_PCC_BLSP3_UART3_D_RMSK                                                   0xffff
#define HWIO_PCC_BLSP3_UART3_D_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_D_ADDR, HWIO_PCC_BLSP3_UART3_D_RMSK)
#define HWIO_PCC_BLSP3_UART3_D_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_D_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_D_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_D_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_D_ADDR,m,v,HWIO_PCC_BLSP3_UART3_D_IN)
#define HWIO_PCC_BLSP3_UART3_D_D_BMSK                                                 0xffff
#define HWIO_PCC_BLSP3_UART3_D_D_SHFT                                                    0x0

#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00170018)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00170018)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_APPS_CBCR_ADDR, HWIO_PCC_BLSP3_UART3_APPS_CBCR_RMSK)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_BLSP3_UART3_APPS_CBCR_ADDR, m)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_BLSP3_UART3_APPS_CBCR_ADDR,v)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_BLSP3_UART3_APPS_CBCR_ADDR,m,v,HWIO_PCC_BLSP3_UART3_APPS_CBCR_IN)
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_BLSP3_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_I2C_SLAVE_BCR_ADDR                                               (PCC_REG_REG_BASE      + 0x00180000)
#define HWIO_PCC_I2C_SLAVE_BCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00180000)
#define HWIO_PCC_I2C_SLAVE_BCR_RMSK                                                      0x1
#define HWIO_PCC_I2C_SLAVE_BCR_IN          \
        in_dword_masked(HWIO_PCC_I2C_SLAVE_BCR_ADDR, HWIO_PCC_I2C_SLAVE_BCR_RMSK)
#define HWIO_PCC_I2C_SLAVE_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C_SLAVE_BCR_ADDR, m)
#define HWIO_PCC_I2C_SLAVE_BCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C_SLAVE_BCR_ADDR,v)
#define HWIO_PCC_I2C_SLAVE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C_SLAVE_BCR_ADDR,m,v,HWIO_PCC_I2C_SLAVE_BCR_IN)
#define HWIO_PCC_I2C_SLAVE_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_PCC_I2C_SLAVE_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_PCC_I2C0_SLV_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x00180004)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00180004)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2C0_SLV_AHB_CBCR_ADDR, HWIO_PCC_I2C0_SLV_AHB_CBCR_RMSK)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C0_SLV_AHB_CBCR_ADDR, m)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C0_SLV_AHB_CBCR_ADDR,v)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C0_SLV_AHB_CBCR_ADDR,m,v,HWIO_PCC_I2C0_SLV_AHB_CBCR_IN)
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_I2C0_SLV_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_I2C1_SLV_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x00180008)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00180008)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2C1_SLV_AHB_CBCR_ADDR, HWIO_PCC_I2C1_SLV_AHB_CBCR_RMSK)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C1_SLV_AHB_CBCR_ADDR, m)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C1_SLV_AHB_CBCR_ADDR,v)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C1_SLV_AHB_CBCR_ADDR,m,v,HWIO_PCC_I2C1_SLV_AHB_CBCR_IN)
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_I2C1_SLV_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_I2C2_SLV_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x0018000c)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x0018000c)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2C2_SLV_AHB_CBCR_ADDR, HWIO_PCC_I2C2_SLV_AHB_CBCR_RMSK)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C2_SLV_AHB_CBCR_ADDR, m)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C2_SLV_AHB_CBCR_ADDR,v)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C2_SLV_AHB_CBCR_ADDR,m,v,HWIO_PCC_I2C2_SLV_AHB_CBCR_IN)
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_I2C2_SLV_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_I2C3_SLV_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x00180010)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00180010)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2C3_SLV_AHB_CBCR_ADDR, HWIO_PCC_I2C3_SLV_AHB_CBCR_RMSK)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C3_SLV_AHB_CBCR_ADDR, m)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C3_SLV_AHB_CBCR_ADDR,v)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C3_SLV_AHB_CBCR_ADDR,m,v,HWIO_PCC_I2C3_SLV_AHB_CBCR_IN)
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_I2C3_SLV_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00180014)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00180014)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_PFAB_I2CSPI_FCLK_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_I2CSPI_S_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x0018001c)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x0018001c)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2CSPI_S_AHB_CBCR_ADDR, HWIO_PCC_I2CSPI_S_AHB_CBCR_RMSK)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2CSPI_S_AHB_CBCR_ADDR, m)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2CSPI_S_AHB_CBCR_ADDR,v)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2CSPI_S_AHB_CBCR_ADDR,m,v,HWIO_PCC_I2CSPI_S_AHB_CBCR_IN)
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_I2CSPI_S_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_PDM_BCR_ADDR                                                     (PCC_REG_REG_BASE      + 0x001a0000)
#define HWIO_PCC_PDM_BCR_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x001a0000)
#define HWIO_PCC_PDM_BCR_RMSK                                                            0x1
#define HWIO_PCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_PCC_PDM_BCR_ADDR, HWIO_PCC_PDM_BCR_RMSK)
#define HWIO_PCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM_BCR_ADDR, m)
#define HWIO_PCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_PCC_PDM_BCR_ADDR,v)
#define HWIO_PCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM_BCR_ADDR,m,v,HWIO_PCC_PDM_BCR_IN)
#define HWIO_PCC_PDM_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_PCC_PDM_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_PCC_PDM2_CMD_RCGR_ADDR                                               (PCC_REG_REG_BASE      + 0x001a0004)
#define HWIO_PCC_PDM2_CMD_RCGR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001a0004)
#define HWIO_PCC_PDM2_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_PCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PDM2_CMD_RCGR_ADDR, HWIO_PCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_PCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_PCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_PCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_PCC_PDM2_CMD_RCGR_IN)
#define HWIO_PCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_PCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_PCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_PCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_PCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_PCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_PCC_PDM2_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_PCC_PDM2_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_PCC_PDM2_CFG_RCGR_ADDR                                               (PCC_REG_REG_BASE      + 0x001a0008)
#define HWIO_PCC_PDM2_CFG_RCGR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001a0008)
#define HWIO_PCC_PDM2_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_PCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PDM2_CFG_RCGR_ADDR, HWIO_PCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_PCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_PCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_PCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_PCC_PDM2_CFG_RCGR_IN)
#define HWIO_PCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_PCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_PCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_PCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_PCC_PDM2_CBCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x001a000c)
#define HWIO_PCC_PDM2_CBCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x001a000c)
#define HWIO_PCC_PDM2_CBCR_RMSK                                                   0x80000001
#define HWIO_PCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PDM2_CBCR_ADDR, HWIO_PCC_PDM2_CBCR_RMSK)
#define HWIO_PCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM2_CBCR_ADDR, m)
#define HWIO_PCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PDM2_CBCR_ADDR,v)
#define HWIO_PCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM2_CBCR_ADDR,m,v,HWIO_PCC_PDM2_CBCR_IN)
#define HWIO_PCC_PDM2_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_PCC_PDM2_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_PCC_PDM2_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_PCC_PDM2_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_PCC_PDM_AHB_CBCR_ADDR                                                (PCC_REG_REG_BASE      + 0x001a0010)
#define HWIO_PCC_PDM_AHB_CBCR_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x001a0010)
#define HWIO_PCC_PDM_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_PCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PDM_AHB_CBCR_ADDR, HWIO_PCC_PDM_AHB_CBCR_RMSK)
#define HWIO_PCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_PCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_PCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_PCC_PDM_AHB_CBCR_IN)
#define HWIO_PCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_PCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_PCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_PCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_PCC_PDM_XO4_CDIVR_ADDR                                               (PCC_REG_REG_BASE      + 0x001a0014)
#define HWIO_PCC_PDM_XO4_CDIVR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001a0014)
#define HWIO_PCC_PDM_XO4_CDIVR_RMSK                                                  0x30000
#define HWIO_PCC_PDM_XO4_CDIVR_IN          \
        in_dword_masked(HWIO_PCC_PDM_XO4_CDIVR_ADDR, HWIO_PCC_PDM_XO4_CDIVR_RMSK)
#define HWIO_PCC_PDM_XO4_CDIVR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM_XO4_CDIVR_ADDR, m)
#define HWIO_PCC_PDM_XO4_CDIVR_OUT(v)      \
        out_dword(HWIO_PCC_PDM_XO4_CDIVR_ADDR,v)
#define HWIO_PCC_PDM_XO4_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM_XO4_CDIVR_ADDR,m,v,HWIO_PCC_PDM_XO4_CDIVR_IN)
#define HWIO_PCC_PDM_XO4_CDIVR_CLK_DIV_BMSK                                          0x30000
#define HWIO_PCC_PDM_XO4_CDIVR_CLK_DIV_SHFT                                             0x10

#define HWIO_PCC_PDM_XO4_CBCR_ADDR                                                (PCC_REG_REG_BASE      + 0x001a0018)
#define HWIO_PCC_PDM_XO4_CBCR_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x001a0018)
#define HWIO_PCC_PDM_XO4_CBCR_RMSK                                                0x80000001
#define HWIO_PCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PDM_XO4_CBCR_ADDR, HWIO_PCC_PDM_XO4_CBCR_RMSK)
#define HWIO_PCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_PCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_PCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_PCC_PDM_XO4_CBCR_IN)
#define HWIO_PCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_PCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_PCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_PCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_PCC_PERIPH_SPI_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x001b0000)
#define HWIO_PCC_PERIPH_SPI_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x001b0000)
#define HWIO_PCC_PERIPH_SPI_BCR_RMSK                                                     0x1
#define HWIO_PCC_PERIPH_SPI_BCR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_BCR_ADDR, HWIO_PCC_PERIPH_SPI_BCR_RMSK)
#define HWIO_PCC_PERIPH_SPI_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_BCR_ADDR, m)
#define HWIO_PCC_PERIPH_SPI_BCR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_SPI_BCR_ADDR,v)
#define HWIO_PCC_PERIPH_SPI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_SPI_BCR_ADDR,m,v,HWIO_PCC_PERIPH_SPI_BCR_IN)
#define HWIO_PCC_PERIPH_SPI_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_PERIPH_SPI_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_PRNG0_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x001c0000)
#define HWIO_PCC_PRNG0_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x001c0000)
#define HWIO_PCC_PRNG0_BCR_RMSK                                                          0x1
#define HWIO_PCC_PRNG0_BCR_IN          \
        in_dword_masked(HWIO_PCC_PRNG0_BCR_ADDR, HWIO_PCC_PRNG0_BCR_RMSK)
#define HWIO_PCC_PRNG0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PRNG0_BCR_ADDR, m)
#define HWIO_PCC_PRNG0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_PRNG0_BCR_ADDR,v)
#define HWIO_PCC_PRNG0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PRNG0_BCR_ADDR,m,v,HWIO_PCC_PRNG0_BCR_IN)
#define HWIO_PCC_PRNG0_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_PRNG0_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_RNG0_AHB_CBCR_ADDR                                               (PCC_REG_REG_BASE      + 0x001c0004)
#define HWIO_PCC_RNG0_AHB_CBCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001c0004)
#define HWIO_PCC_RNG0_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_PCC_RNG0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_RNG0_AHB_CBCR_ADDR, HWIO_PCC_RNG0_AHB_CBCR_RMSK)
#define HWIO_PCC_RNG0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_RNG0_AHB_CBCR_ADDR, m)
#define HWIO_PCC_RNG0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_RNG0_AHB_CBCR_ADDR,v)
#define HWIO_PCC_RNG0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_RNG0_AHB_CBCR_ADDR,m,v,HWIO_PCC_RNG0_AHB_CBCR_IN)
#define HWIO_PCC_RNG0_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_PCC_RNG0_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_PCC_RNG0_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_PCC_RNG0_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_PCC_PRNG1_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x001d0000)
#define HWIO_PCC_PRNG1_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x001d0000)
#define HWIO_PCC_PRNG1_BCR_RMSK                                                          0x1
#define HWIO_PCC_PRNG1_BCR_IN          \
        in_dword_masked(HWIO_PCC_PRNG1_BCR_ADDR, HWIO_PCC_PRNG1_BCR_RMSK)
#define HWIO_PCC_PRNG1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PRNG1_BCR_ADDR, m)
#define HWIO_PCC_PRNG1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_PRNG1_BCR_ADDR,v)
#define HWIO_PCC_PRNG1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PRNG1_BCR_ADDR,m,v,HWIO_PCC_PRNG1_BCR_IN)
#define HWIO_PCC_PRNG1_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_PRNG1_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_RNG1_AHB_CBCR_ADDR                                               (PCC_REG_REG_BASE      + 0x001d0004)
#define HWIO_PCC_RNG1_AHB_CBCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001d0004)
#define HWIO_PCC_RNG1_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_PCC_RNG1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_RNG1_AHB_CBCR_ADDR, HWIO_PCC_RNG1_AHB_CBCR_RMSK)
#define HWIO_PCC_RNG1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_RNG1_AHB_CBCR_ADDR, m)
#define HWIO_PCC_RNG1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_RNG1_AHB_CBCR_ADDR,v)
#define HWIO_PCC_RNG1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_RNG1_AHB_CBCR_ADDR,m,v,HWIO_PCC_RNG1_AHB_CBCR_IN)
#define HWIO_PCC_RNG1_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_PCC_RNG1_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_PCC_RNG1_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_PCC_RNG1_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_PCC_PERIPH_FAB_BCR_ADDR                                              (PCC_REG_REG_BASE      + 0x001e0000)
#define HWIO_PCC_PERIPH_FAB_BCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x001e0000)
#define HWIO_PCC_PERIPH_FAB_BCR_RMSK                                                     0x1
#define HWIO_PCC_PERIPH_FAB_BCR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_BCR_ADDR, HWIO_PCC_PERIPH_FAB_BCR_RMSK)
#define HWIO_PCC_PERIPH_FAB_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_BCR_ADDR, m)
#define HWIO_PCC_PERIPH_FAB_BCR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_FAB_BCR_ADDR,v)
#define HWIO_PCC_PERIPH_FAB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_FAB_BCR_ADDR,m,v,HWIO_PCC_PERIPH_FAB_BCR_IN)
#define HWIO_PCC_PERIPH_FAB_BCR_BLK_ARES_BMSK                                            0x1
#define HWIO_PCC_PERIPH_FAB_BCR_BLK_ARES_SHFT                                            0x0

#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x001e0004)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001e0004)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_CMD_RCGR_ADDR, HWIO_PCC_PERIPH_FAB_CMD_RCGR_RMSK)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_CMD_RCGR_ADDR, m)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_FAB_CMD_RCGR_ADDR,v)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_FAB_CMD_RCGR_ADDR,m,v,HWIO_PCC_PERIPH_FAB_CMD_RCGR_IN)
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_PERIPH_FAB_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x001e0008)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001e0008)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_RMSK                                              0x71f
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_CFG_RCGR_ADDR, HWIO_PCC_PERIPH_FAB_CFG_RCGR_RMSK)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_FAB_CFG_RCGR_ADDR, m)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_FAB_CFG_RCGR_ADDR,v)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_FAB_CFG_RCGR_ADDR,m,v,HWIO_PCC_PERIPH_FAB_CFG_RCGR_IN)
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_PERIPH_FAB_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_PFAB_CORE_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x001e0010)
#define HWIO_PCC_PFAB_CORE_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x001e0010)
#define HWIO_PCC_PFAB_CORE_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_PFAB_CORE_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_CORE_CBCR_ADDR, HWIO_PCC_PFAB_CORE_CBCR_RMSK)
#define HWIO_PCC_PFAB_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_CORE_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_CORE_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_CORE_CBCR_ADDR,m,v,HWIO_PCC_PFAB_CORE_CBCR_IN)
#define HWIO_PCC_PFAB_CORE_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_PFAB_CORE_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_PFAB_CORE_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_PFAB_CORE_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x001e0028)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001e0028)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SFAB_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_SFAB_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SFAB_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SFAB_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SFAB_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SFAB_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_PFAB_SFAB_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x001e002c)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x001e002c)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_ADDR, HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_RMSK)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_IN)
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_SFAB_M_AXI_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_ADDR                                 (PCC_REG_REG_BASE      + 0x001e0030)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_OFFS                                 (PCC_REG_REG_BASE_OFFS + 0x001e0030)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_PCC_PFAB_UPHY_XPU_AHB_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_PCC_PRNG_AHB_CBCR_ADDR                                               (PCC_REG_REG_BASE      + 0x001d0044)
#define HWIO_PCC_PRNG_AHB_CBCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x001d0044)
#define HWIO_PCC_PRNG_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_PCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PRNG_AHB_CBCR_ADDR, HWIO_PCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_PCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_PCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_PCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_PCC_PRNG_AHB_CBCR_IN)
#define HWIO_PCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_PCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_PCC_PRNG_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_PCC_PRNG_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x001d0048)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001d0048)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_PRNG_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_PRNG_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_PRNG_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_PRNG_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_PRNG_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_PRNG_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_PFAB_PRNG_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_PFAB_CFG_AHB_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x001e0050)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x001e0050)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_CFG_AHB_CBCR_ADDR, HWIO_PCC_PFAB_CFG_AHB_CBCR_RMSK)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCC_PFAB_CFG_AHB_CBCR_IN)
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_PFAB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_ADDR                               (PCC_REG_REG_BASE      + 0x001e0054)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_OFFS                               (PCC_REG_REG_BASE_OFFS + 0x001e0054)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_RMSK                               0x80007ff1
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                0x4
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCC_SFAB_PFAB_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCC_SDCC0_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x001f0000)
#define HWIO_PCC_SDCC0_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x001f0000)
#define HWIO_PCC_SDCC0_BCR_RMSK                                                          0x1
#define HWIO_PCC_SDCC0_BCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_BCR_ADDR, HWIO_PCC_SDCC0_BCR_RMSK)
#define HWIO_PCC_SDCC0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_BCR_ADDR, m)
#define HWIO_PCC_SDCC0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_BCR_ADDR,v)
#define HWIO_PCC_SDCC0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_BCR_ADDR,m,v,HWIO_PCC_SDCC0_BCR_IN)
#define HWIO_PCC_SDCC0_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_SDCC0_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x001f0004)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001f0004)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CMD_RCGR_ADDR, HWIO_PCC_SDCC0_APPS_CMD_RCGR_RMSK)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CMD_RCGR_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_CMD_RCGR_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_CMD_RCGR_ADDR,m,v,HWIO_PCC_SDCC0_APPS_CMD_RCGR_IN)
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_M_BMSK                                       0x40
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_M_SHFT                                        0x6
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_N_BMSK                                       0x20
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_N_SHFT                                        0x5
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_SDCC0_APPS_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x001f0008)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x001f0008)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_RMSK                                             0x371f
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CFG_RCGR_ADDR, HWIO_PCC_SDCC0_APPS_CFG_RCGR_RMSK)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CFG_RCGR_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_CFG_RCGR_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_CFG_RCGR_ADDR,m,v,HWIO_PCC_SDCC0_APPS_CFG_RCGR_IN)
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_SDCC0_APPS_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_SDCC0_APPS_M_ADDR                                                (PCC_REG_REG_BASE      + 0x001f000c)
#define HWIO_PCC_SDCC0_APPS_M_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x001f000c)
#define HWIO_PCC_SDCC0_APPS_M_RMSK                                                      0xff
#define HWIO_PCC_SDCC0_APPS_M_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_M_ADDR, HWIO_PCC_SDCC0_APPS_M_RMSK)
#define HWIO_PCC_SDCC0_APPS_M_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_M_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_M_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_M_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_M_ADDR,m,v,HWIO_PCC_SDCC0_APPS_M_IN)
#define HWIO_PCC_SDCC0_APPS_M_M_BMSK                                                    0xff
#define HWIO_PCC_SDCC0_APPS_M_M_SHFT                                                     0x0

#define HWIO_PCC_SDCC0_APPS_N_ADDR                                                (PCC_REG_REG_BASE      + 0x001f0010)
#define HWIO_PCC_SDCC0_APPS_N_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x001f0010)
#define HWIO_PCC_SDCC0_APPS_N_RMSK                                                      0xff
#define HWIO_PCC_SDCC0_APPS_N_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_N_ADDR, HWIO_PCC_SDCC0_APPS_N_RMSK)
#define HWIO_PCC_SDCC0_APPS_N_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_N_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_N_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_N_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_N_ADDR,m,v,HWIO_PCC_SDCC0_APPS_N_IN)
#define HWIO_PCC_SDCC0_APPS_N_N_BMSK                                                    0xff
#define HWIO_PCC_SDCC0_APPS_N_N_SHFT                                                     0x0

#define HWIO_PCC_SDCC0_APPS_D_ADDR                                                (PCC_REG_REG_BASE      + 0x001f0014)
#define HWIO_PCC_SDCC0_APPS_D_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x001f0014)
#define HWIO_PCC_SDCC0_APPS_D_RMSK                                                      0xff
#define HWIO_PCC_SDCC0_APPS_D_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_D_ADDR, HWIO_PCC_SDCC0_APPS_D_RMSK)
#define HWIO_PCC_SDCC0_APPS_D_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_D_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_D_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_D_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_D_ADDR,m,v,HWIO_PCC_SDCC0_APPS_D_IN)
#define HWIO_PCC_SDCC0_APPS_D_D_BMSK                                                    0xff
#define HWIO_PCC_SDCC0_APPS_D_D_SHFT                                                     0x0

#define HWIO_PCC_SDCC0_AXI_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x001f0018)
#define HWIO_PCC_SDCC0_AXI_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x001f0018)
#define HWIO_PCC_SDCC0_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_SDCC0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_AXI_CBCR_ADDR, HWIO_PCC_SDCC0_AXI_CBCR_RMSK)
#define HWIO_PCC_SDCC0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_AXI_CBCR_ADDR, m)
#define HWIO_PCC_SDCC0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_AXI_CBCR_ADDR,v)
#define HWIO_PCC_SDCC0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_AXI_CBCR_ADDR,m,v,HWIO_PCC_SDCC0_AXI_CBCR_IN)
#define HWIO_PCC_SDCC0_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC0_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC0_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC0_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC0_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x001f001c)
#define HWIO_PCC_SDCC0_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x001f001c)
#define HWIO_PCC_SDCC0_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_SDCC0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_AHB_CBCR_ADDR, HWIO_PCC_SDCC0_AHB_CBCR_RMSK)
#define HWIO_PCC_SDCC0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_AHB_CBCR_ADDR, m)
#define HWIO_PCC_SDCC0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_AHB_CBCR_ADDR,v)
#define HWIO_PCC_SDCC0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_AHB_CBCR_ADDR,m,v,HWIO_PCC_SDCC0_AHB_CBCR_IN)
#define HWIO_PCC_SDCC0_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC0_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_SDCC0_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_SDCC0_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_SDCC0_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_SDCC0_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_SDCC0_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_SDCC0_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC0_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC0_APPS_CBCR_ADDR                                             (PCC_REG_REG_BASE      + 0x001f0020)
#define HWIO_PCC_SDCC0_APPS_CBCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x001f0020)
#define HWIO_PCC_SDCC0_APPS_CBCR_RMSK                                             0x80007ff1
#define HWIO_PCC_SDCC0_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CBCR_ADDR, HWIO_PCC_SDCC0_APPS_CBCR_RMSK)
#define HWIO_PCC_SDCC0_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC0_APPS_CBCR_ADDR, m)
#define HWIO_PCC_SDCC0_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC0_APPS_CBCR_ADDR,v)
#define HWIO_PCC_SDCC0_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC0_APPS_CBCR_ADDR,m,v,HWIO_PCC_SDCC0_APPS_CBCR_IN)
#define HWIO_PCC_SDCC0_APPS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_PCC_SDCC0_APPS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_PCC_SDCC0_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_PCC_SDCC0_APPS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_PCC_SDCC0_APPS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_PCC_SDCC0_APPS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_PCC_SDCC0_APPS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_PCC_SDCC0_APPS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_PCC_SDCC0_APPS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x001f0030)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x001f0030)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_SDCC0_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_SDCC1_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00200000)
#define HWIO_PCC_SDCC1_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00200000)
#define HWIO_PCC_SDCC1_BCR_RMSK                                                          0x1
#define HWIO_PCC_SDCC1_BCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_BCR_ADDR, HWIO_PCC_SDCC1_BCR_RMSK)
#define HWIO_PCC_SDCC1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_BCR_ADDR, m)
#define HWIO_PCC_SDCC1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_BCR_ADDR,v)
#define HWIO_PCC_SDCC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_BCR_ADDR,m,v,HWIO_PCC_SDCC1_BCR_IN)
#define HWIO_PCC_SDCC1_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_SDCC1_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00200004)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00200004)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CMD_RCGR_ADDR, HWIO_PCC_SDCC1_APPS_CMD_RCGR_RMSK)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_CMD_RCGR_ADDR,m,v,HWIO_PCC_SDCC1_APPS_CMD_RCGR_IN)
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_BMSK                                       0x40
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_SHFT                                        0x6
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_BMSK                                       0x20
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_SHFT                                        0x5
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_SDCC1_APPS_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00200008)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00200008)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_RMSK                                             0x371f
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CFG_RCGR_ADDR, HWIO_PCC_SDCC1_APPS_CFG_RCGR_RMSK)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_CFG_RCGR_ADDR,m,v,HWIO_PCC_SDCC1_APPS_CFG_RCGR_IN)
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_SDCC1_APPS_M_ADDR                                                (PCC_REG_REG_BASE      + 0x0020000c)
#define HWIO_PCC_SDCC1_APPS_M_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x0020000c)
#define HWIO_PCC_SDCC1_APPS_M_RMSK                                                      0xff
#define HWIO_PCC_SDCC1_APPS_M_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_M_ADDR, HWIO_PCC_SDCC1_APPS_M_RMSK)
#define HWIO_PCC_SDCC1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_M_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_M_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_M_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_M_ADDR,m,v,HWIO_PCC_SDCC1_APPS_M_IN)
#define HWIO_PCC_SDCC1_APPS_M_M_BMSK                                                    0xff
#define HWIO_PCC_SDCC1_APPS_M_M_SHFT                                                     0x0

#define HWIO_PCC_SDCC1_APPS_N_ADDR                                                (PCC_REG_REG_BASE      + 0x00200010)
#define HWIO_PCC_SDCC1_APPS_N_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00200010)
#define HWIO_PCC_SDCC1_APPS_N_RMSK                                                      0xff
#define HWIO_PCC_SDCC1_APPS_N_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_N_ADDR, HWIO_PCC_SDCC1_APPS_N_RMSK)
#define HWIO_PCC_SDCC1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_N_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_N_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_N_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_N_ADDR,m,v,HWIO_PCC_SDCC1_APPS_N_IN)
#define HWIO_PCC_SDCC1_APPS_N_N_BMSK                                                    0xff
#define HWIO_PCC_SDCC1_APPS_N_N_SHFT                                                     0x0

#define HWIO_PCC_SDCC1_APPS_D_ADDR                                                (PCC_REG_REG_BASE      + 0x00200014)
#define HWIO_PCC_SDCC1_APPS_D_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00200014)
#define HWIO_PCC_SDCC1_APPS_D_RMSK                                                      0xff
#define HWIO_PCC_SDCC1_APPS_D_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_D_ADDR, HWIO_PCC_SDCC1_APPS_D_RMSK)
#define HWIO_PCC_SDCC1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_D_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_D_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_D_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_D_ADDR,m,v,HWIO_PCC_SDCC1_APPS_D_IN)
#define HWIO_PCC_SDCC1_APPS_D_D_BMSK                                                    0xff
#define HWIO_PCC_SDCC1_APPS_D_D_SHFT                                                     0x0

#define HWIO_PCC_SDCC1_AXI_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00200018)
#define HWIO_PCC_SDCC1_AXI_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00200018)
#define HWIO_PCC_SDCC1_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_SDCC1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_AXI_CBCR_ADDR, HWIO_PCC_SDCC1_AXI_CBCR_RMSK)
#define HWIO_PCC_SDCC1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_AXI_CBCR_ADDR, m)
#define HWIO_PCC_SDCC1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_AXI_CBCR_ADDR,v)
#define HWIO_PCC_SDCC1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_AXI_CBCR_ADDR,m,v,HWIO_PCC_SDCC1_AXI_CBCR_IN)
#define HWIO_PCC_SDCC1_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC1_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC1_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC1_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC1_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x0020001c)
#define HWIO_PCC_SDCC1_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x0020001c)
#define HWIO_PCC_SDCC1_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_SDCC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_AHB_CBCR_ADDR, HWIO_PCC_SDCC1_AHB_CBCR_RMSK)
#define HWIO_PCC_SDCC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_AHB_CBCR_ADDR, m)
#define HWIO_PCC_SDCC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_AHB_CBCR_ADDR,v)
#define HWIO_PCC_SDCC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_AHB_CBCR_ADDR,m,v,HWIO_PCC_SDCC1_AHB_CBCR_IN)
#define HWIO_PCC_SDCC1_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC1_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_SDCC1_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_SDCC1_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_SDCC1_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_SDCC1_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_SDCC1_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC1_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC1_APPS_CBCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00200020)
#define HWIO_PCC_SDCC1_APPS_CBCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00200020)
#define HWIO_PCC_SDCC1_APPS_CBCR_RMSK                                             0x80007ff1
#define HWIO_PCC_SDCC1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CBCR_ADDR, HWIO_PCC_SDCC1_APPS_CBCR_RMSK)
#define HWIO_PCC_SDCC1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC1_APPS_CBCR_ADDR, m)
#define HWIO_PCC_SDCC1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC1_APPS_CBCR_ADDR,v)
#define HWIO_PCC_SDCC1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC1_APPS_CBCR_ADDR,m,v,HWIO_PCC_SDCC1_APPS_CBCR_IN)
#define HWIO_PCC_SDCC1_APPS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_PCC_SDCC1_APPS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_PCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_PCC_SDCC1_APPS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_PCC_SDCC1_APPS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_PCC_SDCC1_APPS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_PCC_SDCC1_APPS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_PCC_SDCC1_APPS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_PCC_SDCC1_APPS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x00200030)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00200030)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_SDCC1_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_SDCC2_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00210000)
#define HWIO_PCC_SDCC2_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00210000)
#define HWIO_PCC_SDCC2_BCR_RMSK                                                          0x1
#define HWIO_PCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_BCR_ADDR, HWIO_PCC_SDCC2_BCR_RMSK)
#define HWIO_PCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_BCR_ADDR, m)
#define HWIO_PCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_BCR_ADDR,v)
#define HWIO_PCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_BCR_ADDR,m,v,HWIO_PCC_SDCC2_BCR_IN)
#define HWIO_PCC_SDCC2_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_SDCC2_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00210004)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00210004)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_PCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_PCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                       0x40
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                        0x6
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                       0x20
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                        0x5
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00210008)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00210008)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_RMSK                                             0x371f
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_PCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_PCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_SDCC2_APPS_M_ADDR                                                (PCC_REG_REG_BASE      + 0x0021000c)
#define HWIO_PCC_SDCC2_APPS_M_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x0021000c)
#define HWIO_PCC_SDCC2_APPS_M_RMSK                                                      0xff
#define HWIO_PCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_M_ADDR, HWIO_PCC_SDCC2_APPS_M_RMSK)
#define HWIO_PCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_M_ADDR,m,v,HWIO_PCC_SDCC2_APPS_M_IN)
#define HWIO_PCC_SDCC2_APPS_M_M_BMSK                                                    0xff
#define HWIO_PCC_SDCC2_APPS_M_M_SHFT                                                     0x0

#define HWIO_PCC_SDCC2_APPS_N_ADDR                                                (PCC_REG_REG_BASE      + 0x00210010)
#define HWIO_PCC_SDCC2_APPS_N_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00210010)
#define HWIO_PCC_SDCC2_APPS_N_RMSK                                                      0xff
#define HWIO_PCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_N_ADDR, HWIO_PCC_SDCC2_APPS_N_RMSK)
#define HWIO_PCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_N_ADDR,m,v,HWIO_PCC_SDCC2_APPS_N_IN)
#define HWIO_PCC_SDCC2_APPS_N_N_BMSK                                                    0xff
#define HWIO_PCC_SDCC2_APPS_N_N_SHFT                                                     0x0

#define HWIO_PCC_SDCC2_APPS_D_ADDR                                                (PCC_REG_REG_BASE      + 0x00210014)
#define HWIO_PCC_SDCC2_APPS_D_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00210014)
#define HWIO_PCC_SDCC2_APPS_D_RMSK                                                      0xff
#define HWIO_PCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_D_ADDR, HWIO_PCC_SDCC2_APPS_D_RMSK)
#define HWIO_PCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_D_ADDR,m,v,HWIO_PCC_SDCC2_APPS_D_IN)
#define HWIO_PCC_SDCC2_APPS_D_D_BMSK                                                    0xff
#define HWIO_PCC_SDCC2_APPS_D_D_SHFT                                                     0x0

#define HWIO_PCC_SDCC2_AXI_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00210018)
#define HWIO_PCC_SDCC2_AXI_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00210018)
#define HWIO_PCC_SDCC2_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_SDCC2_AXI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_AXI_CBCR_ADDR, HWIO_PCC_SDCC2_AXI_CBCR_RMSK)
#define HWIO_PCC_SDCC2_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_AXI_CBCR_ADDR, m)
#define HWIO_PCC_SDCC2_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_AXI_CBCR_ADDR,v)
#define HWIO_PCC_SDCC2_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_AXI_CBCR_ADDR,m,v,HWIO_PCC_SDCC2_AXI_CBCR_IN)
#define HWIO_PCC_SDCC2_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC2_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC2_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC2_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC2_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x0021001c)
#define HWIO_PCC_SDCC2_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x0021001c)
#define HWIO_PCC_SDCC2_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_AHB_CBCR_ADDR, HWIO_PCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_PCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_PCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_PCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_PCC_SDCC2_AHB_CBCR_IN)
#define HWIO_PCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_SDCC2_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_SDCC2_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_SDCC2_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_SDCC2_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC2_APPS_CBCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00210020)
#define HWIO_PCC_SDCC2_APPS_CBCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00210020)
#define HWIO_PCC_SDCC2_APPS_CBCR_RMSK                                             0x80007ff1
#define HWIO_PCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CBCR_ADDR, HWIO_PCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_PCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_PCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_PCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_PCC_SDCC2_APPS_CBCR_IN)
#define HWIO_PCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_PCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_PCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_PCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_PCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_PCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_PCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_PCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_PCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x00210030)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00210030)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_SDCC2_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_SDCC3_BCR_ADDR                                                   (PCC_REG_REG_BASE      + 0x00220000)
#define HWIO_PCC_SDCC3_BCR_OFFS                                                   (PCC_REG_REG_BASE_OFFS + 0x00220000)
#define HWIO_PCC_SDCC3_BCR_RMSK                                                          0x1
#define HWIO_PCC_SDCC3_BCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_BCR_ADDR, HWIO_PCC_SDCC3_BCR_RMSK)
#define HWIO_PCC_SDCC3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_BCR_ADDR, m)
#define HWIO_PCC_SDCC3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_BCR_ADDR,v)
#define HWIO_PCC_SDCC3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_BCR_ADDR,m,v,HWIO_PCC_SDCC3_BCR_IN)
#define HWIO_PCC_SDCC3_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_PCC_SDCC3_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00220004)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00220004)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CMD_RCGR_ADDR, HWIO_PCC_SDCC3_APPS_CMD_RCGR_RMSK)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_CMD_RCGR_ADDR,m,v,HWIO_PCC_SDCC3_APPS_CMD_RCGR_IN)
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_M_BMSK                                       0x40
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_M_SHFT                                        0x6
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_N_BMSK                                       0x20
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_N_SHFT                                        0x5
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_SDCC3_APPS_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00220008)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00220008)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_RMSK                                             0x371f
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CFG_RCGR_ADDR, HWIO_PCC_SDCC3_APPS_CFG_RCGR_RMSK)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_CFG_RCGR_ADDR,m,v,HWIO_PCC_SDCC3_APPS_CFG_RCGR_IN)
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_SDCC3_APPS_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_SDCC3_APPS_M_ADDR                                                (PCC_REG_REG_BASE      + 0x0022000c)
#define HWIO_PCC_SDCC3_APPS_M_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x0022000c)
#define HWIO_PCC_SDCC3_APPS_M_RMSK                                                      0xff
#define HWIO_PCC_SDCC3_APPS_M_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_M_ADDR, HWIO_PCC_SDCC3_APPS_M_RMSK)
#define HWIO_PCC_SDCC3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_M_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_M_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_M_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_M_ADDR,m,v,HWIO_PCC_SDCC3_APPS_M_IN)
#define HWIO_PCC_SDCC3_APPS_M_M_BMSK                                                    0xff
#define HWIO_PCC_SDCC3_APPS_M_M_SHFT                                                     0x0

#define HWIO_PCC_SDCC3_APPS_N_ADDR                                                (PCC_REG_REG_BASE      + 0x00220010)
#define HWIO_PCC_SDCC3_APPS_N_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00220010)
#define HWIO_PCC_SDCC3_APPS_N_RMSK                                                      0xff
#define HWIO_PCC_SDCC3_APPS_N_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_N_ADDR, HWIO_PCC_SDCC3_APPS_N_RMSK)
#define HWIO_PCC_SDCC3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_N_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_N_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_N_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_N_ADDR,m,v,HWIO_PCC_SDCC3_APPS_N_IN)
#define HWIO_PCC_SDCC3_APPS_N_N_BMSK                                                    0xff
#define HWIO_PCC_SDCC3_APPS_N_N_SHFT                                                     0x0

#define HWIO_PCC_SDCC3_APPS_D_ADDR                                                (PCC_REG_REG_BASE      + 0x00220014)
#define HWIO_PCC_SDCC3_APPS_D_OFFS                                                (PCC_REG_REG_BASE_OFFS + 0x00220014)
#define HWIO_PCC_SDCC3_APPS_D_RMSK                                                      0xff
#define HWIO_PCC_SDCC3_APPS_D_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_D_ADDR, HWIO_PCC_SDCC3_APPS_D_RMSK)
#define HWIO_PCC_SDCC3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_D_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_D_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_D_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_D_ADDR,m,v,HWIO_PCC_SDCC3_APPS_D_IN)
#define HWIO_PCC_SDCC3_APPS_D_D_BMSK                                                    0xff
#define HWIO_PCC_SDCC3_APPS_D_D_SHFT                                                     0x0

#define HWIO_PCC_SDCC3_AXI_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00220018)
#define HWIO_PCC_SDCC3_AXI_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00220018)
#define HWIO_PCC_SDCC3_AXI_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_SDCC3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_AXI_CBCR_ADDR, HWIO_PCC_SDCC3_AXI_CBCR_RMSK)
#define HWIO_PCC_SDCC3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_AXI_CBCR_ADDR, m)
#define HWIO_PCC_SDCC3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_AXI_CBCR_ADDR,v)
#define HWIO_PCC_SDCC3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_AXI_CBCR_ADDR,m,v,HWIO_PCC_SDCC3_AXI_CBCR_IN)
#define HWIO_PCC_SDCC3_AXI_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC3_AXI_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC3_AXI_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC3_AXI_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC3_AHB_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x0022001c)
#define HWIO_PCC_SDCC3_AHB_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x0022001c)
#define HWIO_PCC_SDCC3_AHB_CBCR_RMSK                                              0x80007ff1
#define HWIO_PCC_SDCC3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_AHB_CBCR_ADDR, HWIO_PCC_SDCC3_AHB_CBCR_RMSK)
#define HWIO_PCC_SDCC3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_AHB_CBCR_ADDR, m)
#define HWIO_PCC_SDCC3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_AHB_CBCR_ADDR,v)
#define HWIO_PCC_SDCC3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_AHB_CBCR_ADDR,m,v,HWIO_PCC_SDCC3_AHB_CBCR_IN)
#define HWIO_PCC_SDCC3_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SDCC3_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_PCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_PCC_SDCC3_AHB_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_PCC_SDCC3_AHB_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_PCC_SDCC3_AHB_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_PCC_SDCC3_AHB_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_PCC_SDCC3_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SDCC3_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SDCC3_APPS_CBCR_ADDR                                             (PCC_REG_REG_BASE      + 0x00220020)
#define HWIO_PCC_SDCC3_APPS_CBCR_OFFS                                             (PCC_REG_REG_BASE_OFFS + 0x00220020)
#define HWIO_PCC_SDCC3_APPS_CBCR_RMSK                                             0x80007ff1
#define HWIO_PCC_SDCC3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CBCR_ADDR, HWIO_PCC_SDCC3_APPS_CBCR_RMSK)
#define HWIO_PCC_SDCC3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SDCC3_APPS_CBCR_ADDR, m)
#define HWIO_PCC_SDCC3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SDCC3_APPS_CBCR_ADDR,v)
#define HWIO_PCC_SDCC3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SDCC3_APPS_CBCR_ADDR,m,v,HWIO_PCC_SDCC3_APPS_CBCR_IN)
#define HWIO_PCC_SDCC3_APPS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_PCC_SDCC3_APPS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_PCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_PCC_SDCC3_APPS_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_PCC_SDCC3_APPS_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_PCC_SDCC3_APPS_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_PCC_SDCC3_APPS_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_PCC_SDCC3_APPS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_PCC_SDCC3_APPS_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x00220030)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x00220030)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PFAB_SDCC3_FCLK_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_SPI_SLAVE_BCR_ADDR                                               (PCC_REG_REG_BASE      + 0x00240000)
#define HWIO_PCC_SPI_SLAVE_BCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00240000)
#define HWIO_PCC_SPI_SLAVE_BCR_RMSK                                                      0x1
#define HWIO_PCC_SPI_SLAVE_BCR_IN          \
        in_dword_masked(HWIO_PCC_SPI_SLAVE_BCR_ADDR, HWIO_PCC_SPI_SLAVE_BCR_RMSK)
#define HWIO_PCC_SPI_SLAVE_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SPI_SLAVE_BCR_ADDR, m)
#define HWIO_PCC_SPI_SLAVE_BCR_OUT(v)      \
        out_dword(HWIO_PCC_SPI_SLAVE_BCR_ADDR,v)
#define HWIO_PCC_SPI_SLAVE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPI_SLAVE_BCR_ADDR,m,v,HWIO_PCC_SPI_SLAVE_BCR_IN)
#define HWIO_PCC_SPI_SLAVE_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_PCC_SPI_SLAVE_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00240004)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00240004)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_RMSK                                         0x80000013
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CMD_RCGR_ADDR, HWIO_PCC_PERIPH_SPI_CMD_RCGR_RMSK)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CMD_RCGR_ADDR, m)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_SPI_CMD_RCGR_ADDR,v)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_SPI_CMD_RCGR_ADDR,m,v,HWIO_PCC_PERIPH_SPI_CMD_RCGR_IN)
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_PCC_PERIPH_SPI_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_ADDR                                         (PCC_REG_REG_BASE      + 0x00240008)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00240008)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_RMSK                                              0x71f
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CFG_RCGR_ADDR, HWIO_PCC_PERIPH_SPI_CFG_RCGR_RMSK)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CFG_RCGR_ADDR, m)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_SPI_CFG_RCGR_ADDR,v)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_SPI_CFG_RCGR_ADDR,m,v,HWIO_PCC_PERIPH_SPI_CFG_RCGR_IN)
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_PCC_PERIPH_SPI_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_ADDR                                        (PCC_REG_REG_BASE      + 0x0024000c)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_OFFS                                        (PCC_REG_REG_BASE_OFFS + 0x0024000c)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_RMSK                                        0x80000001
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CORE_CBCR_ADDR, HWIO_PCC_PERIPH_SPI_CORE_CBCR_RMSK)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_SPI_CORE_CBCR_ADDR, m)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_SPI_CORE_CBCR_ADDR,v)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_SPI_CORE_CBCR_ADDR,m,v,HWIO_PCC_PERIPH_SPI_CORE_CBCR_IN)
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCC_PERIPH_SPI_CORE_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCC_SPI_AHB_M_CBCR_ADDR                                              (PCC_REG_REG_BASE      + 0x00240010)
#define HWIO_PCC_SPI_AHB_M_CBCR_OFFS                                              (PCC_REG_REG_BASE_OFFS + 0x00240010)
#define HWIO_PCC_SPI_AHB_M_CBCR_RMSK                                              0x80000001
#define HWIO_PCC_SPI_AHB_M_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SPI_AHB_M_CBCR_ADDR, HWIO_PCC_SPI_AHB_M_CBCR_RMSK)
#define HWIO_PCC_SPI_AHB_M_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SPI_AHB_M_CBCR_ADDR, m)
#define HWIO_PCC_SPI_AHB_M_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SPI_AHB_M_CBCR_ADDR,v)
#define HWIO_PCC_SPI_AHB_M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPI_AHB_M_CBCR_ADDR,m,v,HWIO_PCC_SPI_AHB_M_CBCR_IN)
#define HWIO_PCC_SPI_AHB_M_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_PCC_SPI_AHB_M_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_PCC_SPI_AHB_M_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_PCC_SPI_AHB_M_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_PCC_SPI_SLV_AHB_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x00240014)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x00240014)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_RMSK                                            0x80000001
#define HWIO_PCC_SPI_SLV_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_SPI_SLV_AHB_CBCR_ADDR, HWIO_PCC_SPI_SLV_AHB_CBCR_RMSK)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_SPI_SLV_AHB_CBCR_ADDR, m)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_SPI_SLV_AHB_CBCR_ADDR,v)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPI_SLV_AHB_CBCR_ADDR,m,v,HWIO_PCC_SPI_SLV_AHB_CBCR_IN)
#define HWIO_PCC_SPI_SLV_AHB_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_SPI_SLV_AHB_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_SPI_SLV_AHB_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_SPI_SLV_AHB_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_USB2_MSTR_CMD_RCGR_ADDR                                          (PCC_REG_REG_BASE      + 0x00260000)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_OFFS                                          (PCC_REG_REG_BASE_OFFS + 0x00260000)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_RMSK                                          0x80000013
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCC_USB2_MSTR_CMD_RCGR_ADDR, HWIO_PCC_USB2_MSTR_CMD_RCGR_RMSK)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_MSTR_CMD_RCGR_ADDR, m)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_MSTR_CMD_RCGR_ADDR,v)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_MSTR_CMD_RCGR_ADDR,m,v,HWIO_PCC_USB2_MSTR_CMD_RCGR_IN)
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_PCC_USB2_MSTR_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_PCC_USB2_MSTR_CFG_RCGR_ADDR                                          (PCC_REG_REG_BASE      + 0x00260004)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_OFFS                                          (PCC_REG_REG_BASE_OFFS + 0x00260004)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_RMSK                                               0x71f
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCC_USB2_MSTR_CFG_RCGR_ADDR, HWIO_PCC_USB2_MSTR_CFG_RCGR_RMSK)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_MSTR_CFG_RCGR_ADDR, m)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_MSTR_CFG_RCGR_ADDR,v)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_MSTR_CFG_RCGR_ADDR,m,v,HWIO_PCC_USB2_MSTR_CFG_RCGR_IN)
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_PCC_USB2_MSTR_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_PCC_USB2_MSTR_AHB_CBCR_ADDR                                          (PCC_REG_REG_BASE      + 0x00260008)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_OFFS                                          (PCC_REG_REG_BASE_OFFS + 0x00260008)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_RMSK                                          0x80000001
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_MSTR_AHB_CBCR_ADDR, HWIO_PCC_USB2_MSTR_AHB_CBCR_RMSK)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_MSTR_AHB_CBCR_ADDR,m,v,HWIO_PCC_USB2_MSTR_AHB_CBCR_IN)
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_PCC_USB2_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_PCC_USB2_0_BCR_ADDR                                                  (PCC_REG_REG_BASE      + 0x00270000)
#define HWIO_PCC_USB2_0_BCR_OFFS                                                  (PCC_REG_REG_BASE_OFFS + 0x00270000)
#define HWIO_PCC_USB2_0_BCR_RMSK                                                         0x1
#define HWIO_PCC_USB2_0_BCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_BCR_ADDR, HWIO_PCC_USB2_0_BCR_RMSK)
#define HWIO_PCC_USB2_0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_BCR_ADDR, m)
#define HWIO_PCC_USB2_0_BCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_BCR_ADDR,v)
#define HWIO_PCC_USB2_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_BCR_ADDR,m,v,HWIO_PCC_USB2_0_BCR_IN)
#define HWIO_PCC_USB2_0_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_PCC_USB2_0_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x00270008)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00270008)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_AHB_CBCR_ADDR, HWIO_PCC_USB2_0_PHY_AHB_CBCR_RMSK)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_AHB_CBCR_ADDR, m)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_PHY_AHB_CBCR_ADDR,v)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_PHY_AHB_CBCR_ADDR,m,v,HWIO_PCC_USB2_0_PHY_AHB_CBCR_IN)
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_USB2_0_PHY_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_USB2_0_MSTR_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x0027000c)
#define HWIO_PCC_USB2_0_MSTR_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0027000c)
#define HWIO_PCC_USB2_0_MSTR_CBCR_RMSK                                            0x80007ff1
#define HWIO_PCC_USB2_0_MSTR_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_MSTR_CBCR_ADDR, HWIO_PCC_USB2_0_MSTR_CBCR_RMSK)
#define HWIO_PCC_USB2_0_MSTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_MSTR_CBCR_ADDR, m)
#define HWIO_PCC_USB2_0_MSTR_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_MSTR_CBCR_ADDR,v)
#define HWIO_PCC_USB2_0_MSTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_MSTR_CBCR_ADDR,m,v,HWIO_PCC_USB2_0_MSTR_CBCR_IN)
#define HWIO_PCC_USB2_0_MSTR_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_USB2_0_MSTR_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_PCC_USB2_0_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_PCC_USB2_0_MSTR_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_PCC_USB2_0_MSTR_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_PCC_USB2_0_MSTR_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_PCC_USB2_0_MSTR_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_PCC_USB2_0_MSTR_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_USB2_0_MSTR_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_USB2_0_SLEEP_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x00270010)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00270010)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_USB2_0_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_0_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_0_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_0_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_USB2_0_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_USB2_0_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_USB2_0_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00270014)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00270014)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_ADDR, HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_RMSK)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_IN)
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_0_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_0_PHY_RESETR_ADDR                                           (PCC_REG_REG_BASE      + 0x00270100)
#define HWIO_PCC_USB2_0_PHY_RESETR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00270100)
#define HWIO_PCC_USB2_0_PHY_RESETR_RMSK                                                  0x3
#define HWIO_PCC_USB2_0_PHY_RESETR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_RESETR_ADDR, HWIO_PCC_USB2_0_PHY_RESETR_RMSK)
#define HWIO_PCC_USB2_0_PHY_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_RESETR_ADDR, m)
#define HWIO_PCC_USB2_0_PHY_RESETR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_PHY_RESETR_ADDR,v)
#define HWIO_PCC_USB2_0_PHY_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_PHY_RESETR_ADDR,m,v,HWIO_PCC_USB2_0_PHY_RESETR_IN)
#define HWIO_PCC_USB2_0_PHY_RESETR_HS_PHY_ARES_BMSK                                      0x2
#define HWIO_PCC_USB2_0_PHY_RESETR_HS_PHY_ARES_SHFT                                      0x1
#define HWIO_PCC_USB2_0_PHY_RESETR_PHY_ARES_BMSK                                         0x1
#define HWIO_PCC_USB2_0_PHY_RESETR_PHY_ARES_SHFT                                         0x0

#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00270104)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00270104)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_0_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_1_BCR_ADDR                                                  (PCC_REG_REG_BASE      + 0x00280000)
#define HWIO_PCC_USB2_1_BCR_OFFS                                                  (PCC_REG_REG_BASE_OFFS + 0x00280000)
#define HWIO_PCC_USB2_1_BCR_RMSK                                                         0x1
#define HWIO_PCC_USB2_1_BCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_BCR_ADDR, HWIO_PCC_USB2_1_BCR_RMSK)
#define HWIO_PCC_USB2_1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_BCR_ADDR, m)
#define HWIO_PCC_USB2_1_BCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_BCR_ADDR,v)
#define HWIO_PCC_USB2_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_BCR_ADDR,m,v,HWIO_PCC_USB2_1_BCR_IN)
#define HWIO_PCC_USB2_1_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_PCC_USB2_1_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x00280008)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00280008)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_AHB_CBCR_ADDR, HWIO_PCC_USB2_1_PHY_AHB_CBCR_RMSK)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_AHB_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_PHY_AHB_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_PHY_AHB_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_PHY_AHB_CBCR_IN)
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_USB2_1_PHY_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_USB2_1_MSTR_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x0028000c)
#define HWIO_PCC_USB2_1_MSTR_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0028000c)
#define HWIO_PCC_USB2_1_MSTR_CBCR_RMSK                                            0x80007ff1
#define HWIO_PCC_USB2_1_MSTR_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_MSTR_CBCR_ADDR, HWIO_PCC_USB2_1_MSTR_CBCR_RMSK)
#define HWIO_PCC_USB2_1_MSTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_MSTR_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_MSTR_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_MSTR_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_MSTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_MSTR_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_MSTR_CBCR_IN)
#define HWIO_PCC_USB2_1_MSTR_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_USB2_1_MSTR_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_PCC_USB2_1_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_PCC_USB2_1_MSTR_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_PCC_USB2_1_MSTR_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_PCC_USB2_1_MSTR_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_PCC_USB2_1_MSTR_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_PCC_USB2_1_MSTR_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_USB2_1_MSTR_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x00280010)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00280010)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_SLEEP_0_CBCR_ADDR, HWIO_PCC_USB2_1_SLEEP_0_CBCR_RMSK)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_SLEEP_0_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_SLEEP_0_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_SLEEP_0_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_SLEEP_0_CBCR_IN)
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_USB2_1_SLEEP_0_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_USB2_1_SLEEP_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x003a0060)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x003a0060)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_USB2_1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_1_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_1_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_USB2_1_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_USB2_1_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_USB2_1_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00280014)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00280014)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_ADDR, HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_RMSK)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_IN)
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_1_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_1_PHY_RESETR_ADDR                                           (PCC_REG_REG_BASE      + 0x00280100)
#define HWIO_PCC_USB2_1_PHY_RESETR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00280100)
#define HWIO_PCC_USB2_1_PHY_RESETR_RMSK                                                  0x3
#define HWIO_PCC_USB2_1_PHY_RESETR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_RESETR_ADDR, HWIO_PCC_USB2_1_PHY_RESETR_RMSK)
#define HWIO_PCC_USB2_1_PHY_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_RESETR_ADDR, m)
#define HWIO_PCC_USB2_1_PHY_RESETR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_PHY_RESETR_ADDR,v)
#define HWIO_PCC_USB2_1_PHY_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_PHY_RESETR_ADDR,m,v,HWIO_PCC_USB2_1_PHY_RESETR_IN)
#define HWIO_PCC_USB2_1_PHY_RESETR_HS_PHY_ARES_BMSK                                      0x2
#define HWIO_PCC_USB2_1_PHY_RESETR_HS_PHY_ARES_SHFT                                      0x1
#define HWIO_PCC_USB2_1_PHY_RESETR_PHY_ARES_BMSK                                         0x1
#define HWIO_PCC_USB2_1_PHY_RESETR_PHY_ARES_SHFT                                         0x0

#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00280104)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00280104)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_1_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_2_BCR_ADDR                                                  (PCC_REG_REG_BASE      + 0x00290000)
#define HWIO_PCC_USB2_2_BCR_OFFS                                                  (PCC_REG_REG_BASE_OFFS + 0x00290000)
#define HWIO_PCC_USB2_2_BCR_RMSK                                                         0x1
#define HWIO_PCC_USB2_2_BCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_BCR_ADDR, HWIO_PCC_USB2_2_BCR_RMSK)
#define HWIO_PCC_USB2_2_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_BCR_ADDR, m)
#define HWIO_PCC_USB2_2_BCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_BCR_ADDR,v)
#define HWIO_PCC_USB2_2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_BCR_ADDR,m,v,HWIO_PCC_USB2_2_BCR_IN)
#define HWIO_PCC_USB2_2_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_PCC_USB2_2_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x00290008)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x00290008)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_AHB_CBCR_ADDR, HWIO_PCC_USB2_2_PHY_AHB_CBCR_RMSK)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_AHB_CBCR_ADDR, m)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_PHY_AHB_CBCR_ADDR,v)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_PHY_AHB_CBCR_ADDR,m,v,HWIO_PCC_USB2_2_PHY_AHB_CBCR_IN)
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_USB2_2_PHY_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_USB2_2_MSTR_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x0029000c)
#define HWIO_PCC_USB2_2_MSTR_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x0029000c)
#define HWIO_PCC_USB2_2_MSTR_CBCR_RMSK                                            0x80007ff1
#define HWIO_PCC_USB2_2_MSTR_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_MSTR_CBCR_ADDR, HWIO_PCC_USB2_2_MSTR_CBCR_RMSK)
#define HWIO_PCC_USB2_2_MSTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_MSTR_CBCR_ADDR, m)
#define HWIO_PCC_USB2_2_MSTR_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_MSTR_CBCR_ADDR,v)
#define HWIO_PCC_USB2_2_MSTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_MSTR_CBCR_ADDR,m,v,HWIO_PCC_USB2_2_MSTR_CBCR_IN)
#define HWIO_PCC_USB2_2_MSTR_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_USB2_2_MSTR_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_PCC_USB2_2_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_PCC_USB2_2_MSTR_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_PCC_USB2_2_MSTR_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_PCC_USB2_2_MSTR_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_PCC_USB2_2_MSTR_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_PCC_USB2_2_MSTR_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_USB2_2_MSTR_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_USB2_2_SLEEP_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x00290010)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00290010)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_USB2_2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_2_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_2_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_2_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_USB2_2_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_USB2_2_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_USB2_2_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00290014)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00290014)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_ADDR, HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_RMSK)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_IN)
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_2_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_2_PHY_RESETR_ADDR                                           (PCC_REG_REG_BASE      + 0x00290100)
#define HWIO_PCC_USB2_2_PHY_RESETR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x00290100)
#define HWIO_PCC_USB2_2_PHY_RESETR_RMSK                                                  0x3
#define HWIO_PCC_USB2_2_PHY_RESETR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_RESETR_ADDR, HWIO_PCC_USB2_2_PHY_RESETR_RMSK)
#define HWIO_PCC_USB2_2_PHY_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_RESETR_ADDR, m)
#define HWIO_PCC_USB2_2_PHY_RESETR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_PHY_RESETR_ADDR,v)
#define HWIO_PCC_USB2_2_PHY_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_PHY_RESETR_ADDR,m,v,HWIO_PCC_USB2_2_PHY_RESETR_IN)
#define HWIO_PCC_USB2_2_PHY_RESETR_HS_PHY_ARES_BMSK                                      0x2
#define HWIO_PCC_USB2_2_PHY_RESETR_HS_PHY_ARES_SHFT                                      0x1
#define HWIO_PCC_USB2_2_PHY_RESETR_PHY_ARES_BMSK                                         0x1
#define HWIO_PCC_USB2_2_PHY_RESETR_PHY_ARES_SHFT                                         0x0

#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x00290104)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x00290104)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_2_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_3_BCR_ADDR                                                  (PCC_REG_REG_BASE      + 0x002a0000)
#define HWIO_PCC_USB2_3_BCR_OFFS                                                  (PCC_REG_REG_BASE_OFFS + 0x002a0000)
#define HWIO_PCC_USB2_3_BCR_RMSK                                                         0x1
#define HWIO_PCC_USB2_3_BCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_BCR_ADDR, HWIO_PCC_USB2_3_BCR_RMSK)
#define HWIO_PCC_USB2_3_BCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_BCR_ADDR, m)
#define HWIO_PCC_USB2_3_BCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_BCR_ADDR,v)
#define HWIO_PCC_USB2_3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_BCR_ADDR,m,v,HWIO_PCC_USB2_3_BCR_IN)
#define HWIO_PCC_USB2_3_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_PCC_USB2_3_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x002a0008)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x002a0008)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_AHB_CBCR_ADDR, HWIO_PCC_USB2_3_PHY_AHB_CBCR_RMSK)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_AHB_CBCR_ADDR, m)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_PHY_AHB_CBCR_ADDR,v)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_PHY_AHB_CBCR_ADDR,m,v,HWIO_PCC_USB2_3_PHY_AHB_CBCR_IN)
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_USB2_3_PHY_AHB_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_USB2_3_MSTR_CBCR_ADDR                                            (PCC_REG_REG_BASE      + 0x002a000c)
#define HWIO_PCC_USB2_3_MSTR_CBCR_OFFS                                            (PCC_REG_REG_BASE_OFFS + 0x002a000c)
#define HWIO_PCC_USB2_3_MSTR_CBCR_RMSK                                            0x80007ff1
#define HWIO_PCC_USB2_3_MSTR_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_MSTR_CBCR_ADDR, HWIO_PCC_USB2_3_MSTR_CBCR_RMSK)
#define HWIO_PCC_USB2_3_MSTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_MSTR_CBCR_ADDR, m)
#define HWIO_PCC_USB2_3_MSTR_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_MSTR_CBCR_ADDR,v)
#define HWIO_PCC_USB2_3_MSTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_MSTR_CBCR_ADDR,m,v,HWIO_PCC_USB2_3_MSTR_CBCR_IN)
#define HWIO_PCC_USB2_3_MSTR_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_PCC_USB2_3_MSTR_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_PCC_USB2_3_MSTR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_PCC_USB2_3_MSTR_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_PCC_USB2_3_MSTR_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_PCC_USB2_3_MSTR_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_PCC_USB2_3_MSTR_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_PCC_USB2_3_MSTR_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_PCC_USB2_3_MSTR_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_PCC_USB2_3_SLEEP_CBCR_ADDR                                           (PCC_REG_REG_BASE      + 0x002a0010)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x002a0010)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_RMSK                                           0x80000001
#define HWIO_PCC_USB2_3_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_3_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_3_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_3_SLEEP_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_PCC_USB2_3_SLEEP_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_PCC_USB2_3_SLEEP_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_PCC_USB2_3_SLEEP_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x002a0014)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x002a0014)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_ADDR, HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_RMSK)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_IN)
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_3_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_USB2_3_PHY_RESETR_ADDR                                           (PCC_REG_REG_BASE      + 0x002a0100)
#define HWIO_PCC_USB2_3_PHY_RESETR_OFFS                                           (PCC_REG_REG_BASE_OFFS + 0x002a0100)
#define HWIO_PCC_USB2_3_PHY_RESETR_RMSK                                                  0x3
#define HWIO_PCC_USB2_3_PHY_RESETR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_RESETR_ADDR, HWIO_PCC_USB2_3_PHY_RESETR_RMSK)
#define HWIO_PCC_USB2_3_PHY_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_RESETR_ADDR, m)
#define HWIO_PCC_USB2_3_PHY_RESETR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_PHY_RESETR_ADDR,v)
#define HWIO_PCC_USB2_3_PHY_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_PHY_RESETR_ADDR,m,v,HWIO_PCC_USB2_3_PHY_RESETR_IN)
#define HWIO_PCC_USB2_3_PHY_RESETR_HS_PHY_ARES_BMSK                                      0x2
#define HWIO_PCC_USB2_3_PHY_RESETR_HS_PHY_ARES_SHFT                                      0x1
#define HWIO_PCC_USB2_3_PHY_RESETR_PHY_ARES_BMSK                                         0x1
#define HWIO_PCC_USB2_3_PHY_RESETR_PHY_ARES_SHFT                                         0x0

#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_ADDR                                       (PCC_REG_REG_BASE      + 0x002a0104)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_OFFS                                       (PCC_REG_REG_BASE_OFFS + 0x002a0104)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_RMSK                                       0x80000001
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_ADDR, HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_RMSK)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_IN)
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_PCC_USB2_3_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_ADDR                                         (PCC_REG_REG_BASE      + 0x002b0000)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_OFFS                                         (PCC_REG_REG_BASE_OFFS + 0x002b0000)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_RMSK                                         0x80000001
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCC_PFAB_USB2_FCLK_CBCR_ADDR, HWIO_PCC_PFAB_USB2_FCLK_CBCR_RMSK)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_PFAB_USB2_FCLK_CBCR_ADDR, m)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_PFAB_USB2_FCLK_CBCR_ADDR,v)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PFAB_USB2_FCLK_CBCR_ADDR,m,v,HWIO_PCC_PFAB_USB2_FCLK_CBCR_IN)
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCC_PFAB_USB2_FCLK_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCC_SPARE_0_ADDR                                                     (PCC_REG_REG_BASE      + 0x002c0000)
#define HWIO_PCC_SPARE_0_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x002c0000)
#define HWIO_PCC_SPARE_0_RMSK                                                     0xffffffff
#define HWIO_PCC_SPARE_0_IN          \
        in_dword_masked(HWIO_PCC_SPARE_0_ADDR, HWIO_PCC_SPARE_0_RMSK)
#define HWIO_PCC_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_PCC_SPARE_0_ADDR, m)
#define HWIO_PCC_SPARE_0_OUT(v)      \
        out_dword(HWIO_PCC_SPARE_0_ADDR,v)
#define HWIO_PCC_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPARE_0_ADDR,m,v,HWIO_PCC_SPARE_0_IN)
#define HWIO_PCC_SPARE_0_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_PCC_SPARE_0_SPARE_BITS_SHFT                                                 0x0

#define HWIO_PCC_SPARE_1_ADDR                                                     (PCC_REG_REG_BASE      + 0x002c0004)
#define HWIO_PCC_SPARE_1_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x002c0004)
#define HWIO_PCC_SPARE_1_RMSK                                                     0xffffffff
#define HWIO_PCC_SPARE_1_IN          \
        in_dword_masked(HWIO_PCC_SPARE_1_ADDR, HWIO_PCC_SPARE_1_RMSK)
#define HWIO_PCC_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_PCC_SPARE_1_ADDR, m)
#define HWIO_PCC_SPARE_1_OUT(v)      \
        out_dword(HWIO_PCC_SPARE_1_ADDR,v)
#define HWIO_PCC_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPARE_1_ADDR,m,v,HWIO_PCC_SPARE_1_IN)
#define HWIO_PCC_SPARE_1_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_PCC_SPARE_1_SPARE_BITS_SHFT                                                 0x0

#define HWIO_PCC_SPARE_2_ADDR                                                     (PCC_REG_REG_BASE      + 0x002c0008)
#define HWIO_PCC_SPARE_2_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x002c0008)
#define HWIO_PCC_SPARE_2_RMSK                                                     0xffffffff
#define HWIO_PCC_SPARE_2_IN          \
        in_dword_masked(HWIO_PCC_SPARE_2_ADDR, HWIO_PCC_SPARE_2_RMSK)
#define HWIO_PCC_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_PCC_SPARE_2_ADDR, m)
#define HWIO_PCC_SPARE_2_OUT(v)      \
        out_dword(HWIO_PCC_SPARE_2_ADDR,v)
#define HWIO_PCC_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPARE_2_ADDR,m,v,HWIO_PCC_SPARE_2_IN)
#define HWIO_PCC_SPARE_2_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_PCC_SPARE_2_SPARE_BITS_SHFT                                                 0x0

#define HWIO_PCC_SPARE_3_ADDR                                                     (PCC_REG_REG_BASE      + 0x002c000c)
#define HWIO_PCC_SPARE_3_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x002c000c)
#define HWIO_PCC_SPARE_3_RMSK                                                     0xffffffff
#define HWIO_PCC_SPARE_3_IN          \
        in_dword_masked(HWIO_PCC_SPARE_3_ADDR, HWIO_PCC_SPARE_3_RMSK)
#define HWIO_PCC_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_PCC_SPARE_3_ADDR, m)
#define HWIO_PCC_SPARE_3_OUT(v)      \
        out_dword(HWIO_PCC_SPARE_3_ADDR,v)
#define HWIO_PCC_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_SPARE_3_ADDR,m,v,HWIO_PCC_SPARE_3_IN)
#define HWIO_PCC_SPARE_3_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_PCC_SPARE_3_SPARE_BITS_SHFT                                                 0x0

#define HWIO_PCC_DEBUG_CLK_CTL_ADDR                                               (PCC_REG_REG_BASE      + 0x00390100)
#define HWIO_PCC_DEBUG_CLK_CTL_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x00390100)
#define HWIO_PCC_DEBUG_CLK_CTL_RMSK                                                   0x3fff
#define HWIO_PCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_PCC_DEBUG_CLK_CTL_ADDR, HWIO_PCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_PCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_PCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_PCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_PCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_PCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_PCC_DEBUG_CLK_CTL_IN)
#define HWIO_PCC_DEBUG_CLK_CTL_ENABLE_BMSK                                            0x2000
#define HWIO_PCC_DEBUG_CLK_CTL_ENABLE_SHFT                                               0xd
#define HWIO_PCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                    0x1000
#define HWIO_PCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                       0xc
#define HWIO_PCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                            0xfff
#define HWIO_PCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                              0x0

#define HWIO_PCC_DEBUG_CDIVR_ADDR                                                 (PCC_REG_REG_BASE      + 0x00390104)
#define HWIO_PCC_DEBUG_CDIVR_OFFS                                                 (PCC_REG_REG_BASE_OFFS + 0x00390104)
#define HWIO_PCC_DEBUG_CDIVR_RMSK                                                    0xf0000
#define HWIO_PCC_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_PCC_DEBUG_CDIVR_ADDR, HWIO_PCC_DEBUG_CDIVR_RMSK)
#define HWIO_PCC_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_PCC_DEBUG_CDIVR_ADDR, m)
#define HWIO_PCC_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_PCC_DEBUG_CDIVR_ADDR,v)
#define HWIO_PCC_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_DEBUG_CDIVR_ADDR,m,v,HWIO_PCC_DEBUG_CDIVR_IN)
#define HWIO_PCC_DEBUG_CDIVR_CLK_DIV_BMSK                                            0xf0000
#define HWIO_PCC_DEBUG_CDIVR_CLK_DIV_SHFT                                               0x10

#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_ADDR                                   (PCC_REG_REG_BASE      + 0x003a0008)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_OFFS                                   (PCC_REG_REG_BASE_OFFS + 0x003a0008)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_RMSK                                   0x80000001
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_ADDR, HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_RMSK)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_IN)
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_PCC_AHB2MSM_PFAB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_PCC_I2C_XO_CBCR_ADDR                                                 (PCC_REG_REG_BASE      + 0x003a001c)
#define HWIO_PCC_I2C_XO_CBCR_OFFS                                                 (PCC_REG_REG_BASE_OFFS + 0x003a001c)
#define HWIO_PCC_I2C_XO_CBCR_RMSK                                                 0x80000001
#define HWIO_PCC_I2C_XO_CBCR_IN          \
        in_dword_masked(HWIO_PCC_I2C_XO_CBCR_ADDR, HWIO_PCC_I2C_XO_CBCR_RMSK)
#define HWIO_PCC_I2C_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_I2C_XO_CBCR_ADDR, m)
#define HWIO_PCC_I2C_XO_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_I2C_XO_CBCR_ADDR,v)
#define HWIO_PCC_I2C_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_I2C_XO_CBCR_ADDR,m,v,HWIO_PCC_I2C_XO_CBCR_IN)
#define HWIO_PCC_I2C_XO_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_PCC_I2C_XO_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_PCC_I2C_XO_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_PCC_I2C_XO_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_PCC_IM_SLEEP_CBCR_ADDR                                               (PCC_REG_REG_BASE      + 0x003a0020)
#define HWIO_PCC_IM_SLEEP_CBCR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x003a0020)
#define HWIO_PCC_IM_SLEEP_CBCR_RMSK                                               0x80000001
#define HWIO_PCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCC_IM_SLEEP_CBCR_ADDR, HWIO_PCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_PCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_PCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_PCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_PCC_IM_SLEEP_CBCR_IN)
#define HWIO_PCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_PCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_PCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_PCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_PCC_XO_CBCR_ADDR                                                     (PCC_REG_REG_BASE      + 0x003a0074)
#define HWIO_PCC_XO_CBCR_OFFS                                                     (PCC_REG_REG_BASE_OFFS + 0x003a0074)
#define HWIO_PCC_XO_CBCR_RMSK                                                     0x80000001
#define HWIO_PCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_PCC_XO_CBCR_ADDR, HWIO_PCC_XO_CBCR_RMSK)
#define HWIO_PCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCC_XO_CBCR_ADDR, m)
#define HWIO_PCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_PCC_XO_CBCR_ADDR,v)
#define HWIO_PCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_XO_CBCR_ADDR,m,v,HWIO_PCC_XO_CBCR_IN)
#define HWIO_PCC_XO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_PCC_XO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_PCC_XO_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_PCC_XO_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_PCC_PERIPH_RESETR_ADDR                                               (PCC_REG_REG_BASE      + 0x003a0078)
#define HWIO_PCC_PERIPH_RESETR_OFFS                                               (PCC_REG_REG_BASE_OFFS + 0x003a0078)
#define HWIO_PCC_PERIPH_RESETR_RMSK                                                      0x1
#define HWIO_PCC_PERIPH_RESETR_IN          \
        in_dword_masked(HWIO_PCC_PERIPH_RESETR_ADDR, HWIO_PCC_PERIPH_RESETR_RMSK)
#define HWIO_PCC_PERIPH_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCC_PERIPH_RESETR_ADDR, m)
#define HWIO_PCC_PERIPH_RESETR_OUT(v)      \
        out_dword(HWIO_PCC_PERIPH_RESETR_ADDR,v)
#define HWIO_PCC_PERIPH_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCC_PERIPH_RESETR_ADDR,m,v,HWIO_PCC_PERIPH_RESETR_IN)
#define HWIO_PCC_PERIPH_RESETR_CLIENT_MMU_ARES_BMSK                                      0x1
#define HWIO_PCC_PERIPH_RESETR_CLIENT_MMU_ARES_SHFT                                      0x0

/*----------------------------------------------------------------------------
 * MODULE: IMC_CC_REG
 *--------------------------------------------------------------------------*/

#define IMC_CC_REG_REG_BASE                                                        (IMC_BASE      + 0x00440000)
#define IMC_CC_REG_REG_BASE_OFFS                                                   0x00440000

#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_RMSK                                        0xf0000
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_ADDR, HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_IN)
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_CLK_DIV_BMSK                                0xf0000
#define HWIO_IMC_IMC_CC_IMC_POSTDIV_CDIVR_CLK_DIV_SHFT                                   0x10

#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ADDR                                          (IMC_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_OFFS                                          (IMC_CC_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_RMSK                                          0x80000013
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ADDR, HWIO_IMC_IMC_CC_IMC_CMD_RCGR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_CMD_RCGR_IN)
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ROOT_OFF_BMSK                                 0x80000000
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ROOT_OFF_SHFT                                       0x1f
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                 0x10
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                  0x4
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ROOT_EN_BMSK                                         0x2
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_ROOT_EN_SHFT                                         0x1
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_UPDATE_BMSK                                          0x1
#define HWIO_IMC_IMC_CC_IMC_CMD_RCGR_UPDATE_SHFT                                          0x0

#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_ADDR                                          (IMC_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_OFFS                                          (IMC_CC_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_RMSK                                               0x71f
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_CFG_RCGR_ADDR, HWIO_IMC_IMC_CC_IMC_CFG_RCGR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_CFG_RCGR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_CFG_RCGR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_CFG_RCGR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_CFG_RCGR_IN)
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_SRC_SEL_BMSK                                       0x700
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_SRC_SEL_SHFT                                         0x8
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_SRC_DIV_BMSK                                        0x1f
#define HWIO_IMC_IMC_CC_IMC_CFG_RCGR_SRC_DIV_SHFT                                         0x0

#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x0000000c)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_RMSK                                     0x80000013
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ADDR, HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_IN)
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_IMC_IMC_CC_IMC_PROC_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000010)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_RMSK                                          0x71f
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_ADDR, HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_IN)
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_PROC_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_ADDR                                (IMC_CC_REG_REG_BASE      + 0x00000014)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_OFFS                                (IMC_CC_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_RMSK                                0x80000001
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_IMC_IMC_CC_IMC_AXI_BRDG_PROC_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_ADDR                                (IMC_CC_REG_REG_BASE      + 0x00000018)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_OFFS                                (IMC_CC_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_RMSK                                0x80000001
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_IMC_IMC_CC_IMC_DBG_BRDG_PROC_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x0000001c)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_RMSK                                     0x80000001
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_PROC_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_ADDR                                       (IMC_CC_REG_REG_BASE      + 0x00000020)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_OFFS                                       (IMC_CC_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_IMC_IMC_CC_IMC_S0_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_ADDR                                       (IMC_CC_REG_REG_BASE      + 0x00000024)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_OFFS                                       (IMC_CC_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_RMSK                                       0x80000001
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_IMC_IMC_CC_IMC_S1_AHB_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000028)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_SFAB_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x0000002c)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM0_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000030)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000030)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM1_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_ADDR                                      (IMC_CC_REG_REG_BASE      + 0x00000034)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_OFFS                                      (IMC_CC_REG_REG_BASE_OFFS + 0x00000034)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_RMSK                                      0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_IMC_IMC_CC_IMCFAB_CORE_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000038)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000038)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM2_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_ADDR                                   (IMC_CC_REG_REG_BASE      + 0x0000003c)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_OFFS                                   (IMC_CC_REG_REG_BASE_OFFS + 0x0000003c)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_RMSK                                   0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_IMC_IMC_CC_IMCFAB_S0_FCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_ADDR                                   (IMC_CC_REG_REG_BASE      + 0x00000040)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_OFFS                                   (IMC_CC_REG_REG_BASE_OFFS + 0x00000040)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_RMSK                                   0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_IMC_IMC_CC_IMCFAB_S1_FCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_ADDR                                    (IMC_CC_REG_REG_BASE      + 0x00000044)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_OFFS                                    (IMC_CC_REG_REG_BASE_OFFS + 0x00000044)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_RMSK                                    0x80000001
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_ADDR, HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_IN)
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_IMC_IMC_CC_SFVBU_IMC_DVM_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000048)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000048)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM0_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x0000004c)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x0000004c)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM1_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000050)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000050)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM2_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_ADDR                                    (IMC_CC_REG_REG_BASE      + 0x00000054)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_OFFS                                    (IMC_CC_REG_REG_BASE_OFFS + 0x00000054)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_RMSK                                    0x80000001
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_IMC_IMC_CC_IMC_IOMMU_AXI_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_ADDR                                         (IMC_CC_REG_REG_BASE      + 0x00000058)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_OFFS                                         (IMC_CC_REG_REG_BASE_OFFS + 0x00000058)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_RMSK                                         0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_PROC_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_PROC_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_PROC_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_PROC_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_PROC_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_IMC_IMC_CC_IMC_PROC_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x0000005c)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x0000005c)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM3_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000060)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000060)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM4_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000064)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000064)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_RMSK                                 0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_IMC_IMC_CC_IMCFAB_RAM5_FCLK_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000068)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000068)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM3_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x0000006c)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x0000006c)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM4_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00000070)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00000070)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_IMC_RAM5_AXI_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_ADDR                               (IMC_CC_REG_REG_BASE      + 0x00000074)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_OFFS                               (IMC_CC_REG_REG_BASE_OFFS + 0x00000074)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_RMSK                               0x80007ff1
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_SLEEP_SHFT                                0x4
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_IMC_IMC_CC_IMC_QSMMUV3_CLIENT_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_ADDR                                 (IMC_CC_REG_REG_BASE      + 0x00000200)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_OFFS                                 (IMC_CC_REG_REG_BASE_OFFS + 0x00000200)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_RMSK                                        0x1
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_ADDR, HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_RMSK)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_IN)
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_WARM_RESET_STATUS_BMSK                      0x1
#define HWIO_IMC_IMC_CC_IMC_WARM_RESET_STATUS_WARM_RESET_STATUS_SHFT                      0x0

#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_ADDR                                         (IMC_CC_REG_REG_BASE      + 0x00010000)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_OFFS                                         (IMC_CC_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_RMSK                                         0x80000001
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_ADDR, HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_IN)
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_IMC_IMC_CC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_ADDR                                        (IMC_CC_REG_REG_BASE      + 0x00010004)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_OFFS                                        (IMC_CC_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_RMSK                                        0x80000001
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_IMC_IMC_CC_IMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_ADDR                                           (IMC_CC_REG_REG_BASE      + 0x00010008)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_OFFS                                           (IMC_CC_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_RMSK                                           0x80000001
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_XO_CBCR_ADDR, HWIO_IMC_IMC_CC_IMC_XO_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_XO_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_XO_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_XO_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_XO_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_IMC_IMC_CC_IMC_XO_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_ADDR                             (IMC_CC_REG_REG_BASE      + 0x0001000c)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_OFFS                             (IMC_CC_REG_REG_BASE_OFFS + 0x0001000c)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_RMSK                             0x80000001
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_ADDR, HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_IN)
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_CLK_OFF_BMSK                     0x80000000
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_CLK_OFF_SHFT                           0x1f
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_CLK_ENABLE_BMSK                         0x1
#define HWIO_IMC_IMC_CC_IMCFAB_BOOT_ROM_FCLK_CBCR_CLK_ENABLE_SHFT                         0x0

#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_ADDR                                     (IMC_CC_REG_REG_BASE      + 0x00010010)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_OFFS                                     (IMC_CC_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_RMSK                                     0x80007ff1
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                       0x4000
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                          0xe
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                     0x2000
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                        0xd
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                    0x1000
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                       0xc
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                   0xf00
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                     0x8
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                     0xf0
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                      0x4
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_IMC_IMC_CC_BOOT_ROM_AHB_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_IMC_IMC_CC_IMC_RESETR_ADDR                                            (IMC_CC_REG_REG_BASE      + 0x00010100)
#define HWIO_IMC_IMC_CC_IMC_RESETR_OFFS                                            (IMC_CC_REG_REG_BASE_OFFS + 0x00010100)
#define HWIO_IMC_IMC_CC_IMC_RESETR_RMSK                                                   0x1
#define HWIO_IMC_IMC_CC_IMC_RESETR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RESETR_ADDR, HWIO_IMC_IMC_CC_IMC_RESETR_RMSK)
#define HWIO_IMC_IMC_CC_IMC_RESETR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_IMC_RESETR_ADDR, m)
#define HWIO_IMC_IMC_CC_IMC_RESETR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_IMC_RESETR_ADDR,v)
#define HWIO_IMC_IMC_CC_IMC_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_IMC_RESETR_ADDR,m,v,HWIO_IMC_IMC_CC_IMC_RESETR_IN)
#define HWIO_IMC_IMC_CC_IMC_RESETR_MMU_CLIENT_ARES_BMSK                                   0x1
#define HWIO_IMC_IMC_CC_IMC_RESETR_MMU_CLIENT_ARES_SHFT                                   0x0

#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_ADDR                                      (IMC_CC_REG_REG_BASE      + 0x00010200)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_OFFS                                      (IMC_CC_REG_REG_BASE_OFFS + 0x00010200)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_RMSK                                             0x1
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_ADDR, HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_RMSK)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_ADDR, m)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_ADDR,v)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_ADDR,m,v,HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_IN)
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_USE_SLEEP_RET_EN_BMSK                            0x1
#define HWIO_IMC_IMC_CC_USE_SLEEP_RET_EN_USE_SLEEP_RET_EN_SHFT                            0x0

#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ADDR                                         (IMC_CC_REG_REG_BASE      + 0x00020000)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_OFFS                                         (IMC_CC_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_RMSK                                             0x3fff
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ADDR, HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_RMSK)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_IN)
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ENABLE_BMSK                                      0x2000
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_ENABLE_SHFT                                         0xd
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                              0x1000
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                 0xc
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                      0xfff
#define HWIO_IMC_IMC_CC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                        0x0

#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_ADDR                                           (IMC_CC_REG_REG_BASE      + 0x00020004)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_OFFS                                           (IMC_CC_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_RMSK                                              0xf0000
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_DEBUG_CDIVR_ADDR, HWIO_IMC_IMC_CC_DEBUG_CDIVR_RMSK)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_DEBUG_CDIVR_ADDR, m)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_DEBUG_CDIVR_ADDR,v)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_DEBUG_CDIVR_ADDR,m,v,HWIO_IMC_IMC_CC_DEBUG_CDIVR_IN)
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_CLK_DIV_BMSK                                      0xf0000
#define HWIO_IMC_IMC_CC_DEBUG_CDIVR_CLK_DIV_SHFT                                         0x10

#define HWIO_IMC_IMC_CC_SPARE_0_ADDR                                               (IMC_CC_REG_REG_BASE      + 0x00030000)
#define HWIO_IMC_IMC_CC_SPARE_0_OFFS                                               (IMC_CC_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_IMC_IMC_CC_SPARE_0_RMSK                                               0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_0_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_0_ADDR, HWIO_IMC_IMC_CC_SPARE_0_RMSK)
#define HWIO_IMC_IMC_CC_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_0_ADDR, m)
#define HWIO_IMC_IMC_CC_SPARE_0_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_SPARE_0_ADDR,v)
#define HWIO_IMC_IMC_CC_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_SPARE_0_ADDR,m,v,HWIO_IMC_IMC_CC_SPARE_0_IN)
#define HWIO_IMC_IMC_CC_SPARE_0_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_0_SPARE_BITS_SHFT                                           0x0

#define HWIO_IMC_IMC_CC_SPARE_1_ADDR                                               (IMC_CC_REG_REG_BASE      + 0x00030004)
#define HWIO_IMC_IMC_CC_SPARE_1_OFFS                                               (IMC_CC_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_IMC_IMC_CC_SPARE_1_RMSK                                               0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_1_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_1_ADDR, HWIO_IMC_IMC_CC_SPARE_1_RMSK)
#define HWIO_IMC_IMC_CC_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_1_ADDR, m)
#define HWIO_IMC_IMC_CC_SPARE_1_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_SPARE_1_ADDR,v)
#define HWIO_IMC_IMC_CC_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_SPARE_1_ADDR,m,v,HWIO_IMC_IMC_CC_SPARE_1_IN)
#define HWIO_IMC_IMC_CC_SPARE_1_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_1_SPARE_BITS_SHFT                                           0x0

#define HWIO_IMC_IMC_CC_SPARE_2_ADDR                                               (IMC_CC_REG_REG_BASE      + 0x00030008)
#define HWIO_IMC_IMC_CC_SPARE_2_OFFS                                               (IMC_CC_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_IMC_IMC_CC_SPARE_2_RMSK                                               0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_2_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_2_ADDR, HWIO_IMC_IMC_CC_SPARE_2_RMSK)
#define HWIO_IMC_IMC_CC_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_2_ADDR, m)
#define HWIO_IMC_IMC_CC_SPARE_2_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_SPARE_2_ADDR,v)
#define HWIO_IMC_IMC_CC_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_SPARE_2_ADDR,m,v,HWIO_IMC_IMC_CC_SPARE_2_IN)
#define HWIO_IMC_IMC_CC_SPARE_2_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_2_SPARE_BITS_SHFT                                           0x0

#define HWIO_IMC_IMC_CC_SPARE_3_ADDR                                               (IMC_CC_REG_REG_BASE      + 0x0003000c)
#define HWIO_IMC_IMC_CC_SPARE_3_OFFS                                               (IMC_CC_REG_REG_BASE_OFFS + 0x0003000c)
#define HWIO_IMC_IMC_CC_SPARE_3_RMSK                                               0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_3_IN          \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_3_ADDR, HWIO_IMC_IMC_CC_SPARE_3_RMSK)
#define HWIO_IMC_IMC_CC_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_IMC_IMC_CC_SPARE_3_ADDR, m)
#define HWIO_IMC_IMC_CC_SPARE_3_OUT(v)      \
        out_dword(HWIO_IMC_IMC_CC_SPARE_3_ADDR,v)
#define HWIO_IMC_IMC_CC_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_IMC_IMC_CC_SPARE_3_ADDR,m,v,HWIO_IMC_IMC_CC_SPARE_3_IN)
#define HWIO_IMC_IMC_CC_SPARE_3_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_IMC_IMC_CC_SPARE_3_SPARE_BITS_SHFT                                           0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE0_PCIE_CC_REG
 *--------------------------------------------------------------------------*/

#define PCIE0_PCIE_CC_REG_REG_BASE                                                    (PCIE0_PCIE_CC_BASE      + 0x00000000)
#define PCIE0_PCIE_CC_REG_REG_BASE_OFFS                                               0x00000000

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_RMSK                                           0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_FULL_ARES_BMSK                             0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_FULL_ARES_SHFT                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_WARM_ARES_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_WARM_ARES_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR                              (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OFFS                              (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_RMSK                              0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_RMSK                                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_CLK_REBUF_EN_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AA_MISC_CLK_REBUF_EN_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00010000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_RMSK                                           0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_FULL_ARES_BMSK                             0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_FULL_ARES_SHFT                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_WARM_ARES_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_WARM_ARES_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR                              (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00010004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OFFS                              (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_RMSK                              0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00010008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_RMSK                                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_CLK_REBUF_EN_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_AB_MISC_CLK_REBUF_EN_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00020000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_RMSK                                            0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_PHY_FULL_ARES_BMSK                              0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_PHY_FULL_ARES_SHFT                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_PHY_WARM_ARES_BMSK                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_RESETR_PHY_WARM_ARES_SHFT                              0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00020004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OFFS                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_RMSK                               0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_ADDR                                       (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00020008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_OFFS                                       (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_RMSK                                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_CLK_REBUF_EN_BMSK                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_B_MISC_CLK_REBUF_EN_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00030000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_RMSK                                            0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_PHY_FULL_ARES_BMSK                              0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_PHY_FULL_ARES_SHFT                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_PHY_WARM_ARES_BMSK                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_RESETR_PHY_WARM_ARES_SHFT                              0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00030004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OFFS                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_RMSK                               0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_ADDR                                       (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00030008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_OFFS                                       (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_RMSK                                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_CLK_REBUF_EN_BMSK                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_PHY_C_MISC_CLK_REBUF_EN_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00040004)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00040008)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0004000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_ADDR                                        (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00040010)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_OFFS                                        (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE0_PCIE_CC_PHY_A_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00050004)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00050008)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0005000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0005000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_ADDR                                        (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00050010)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_OFFS                                        (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE0_PCIE_CC_PHY_B_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00060004)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00060004)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR                                  (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00060008)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OFFS                                  (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00060008)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0006000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0006000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_ADDR                                        (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00060010)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_OFFS                                        (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00060010)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE0_PCIE_CC_PHY_C_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00070004)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00070004)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_RMSK                                    0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_OFF_BMSK                           0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_OFF_SHFT                                 0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                           0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                            0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_EN_BMSK                                   0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_EN_SHFT                                   0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_UPDATE_BMSK                                    0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CMD_RCGR_UPDATE_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00070008)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00070008)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_RMSK                                         0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_SEL_BMSK                                 0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_SEL_SHFT                                   0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_DIV_BMSK                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_DIV_SHFT                                   0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR                              (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0007000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OFFS                              (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0007000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_RMSK                              0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_ADDR                                        (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00070010)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_OFFS                                        (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00070010)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_SFPB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR                             (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00080004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OFFS                             (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_RMSK                             0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_OFF_BMSK                    0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_OFF_SHFT                          0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                    0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                     0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_EN_BMSK                            0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_EN_SHFT                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_UPDATE_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_UPDATE_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR                             (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00080008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OFFS                             (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_RMSK                                  0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_SEL_BMSK                          0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_SEL_SHFT                            0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_DIV_BMSK                           0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_DIV_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR                              (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00090004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OFFS                              (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00090004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_RMSK                              0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_OFF_BMSK                     0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_OFF_SHFT                           0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                     0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                      0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_EN_BMSK                             0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_EN_SHFT                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_UPDATE_BMSK                              0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_UPDATE_SHFT                              0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR                              (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00090008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OFFS                              (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00090008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_RMSK                                   0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_SEL_BMSK                           0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_SEL_SHFT                             0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_DIV_BMSK                            0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_DIV_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_ADDR                                         (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_OFFS                                         (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_RMSK                                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_RMSK                                            0x7f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_MMU_BMSK                                        0x40
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_MMU_SHFT                                         0x6
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_LINK_DOWN_BMSK                                  0x20
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_LINK_DOWN_SHFT                                   0x5
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_PWR_BMSK                                        0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_PWR_SHFT                                         0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_CORE_BMSK                                        0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_CORE_SHFT                                        0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_STICKY_BMSK                                      0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_STICKY_SHFT                                      0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_QSB_BMSK                                         0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_QSB_SHFT                                         0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_AHB_BMSK                                         0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_RESETR_AHB_SHFT                                         0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0010000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR                                (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100010)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OFFS                                (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100010)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_RMSK                                0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR                           (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OFFS                           (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_RMSK                           0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                         0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OFFS                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_RMSK                               0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_SLEEP_SHFT                                0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR                                (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0010001c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OFFS                                (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0010001c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR                                   (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00100020)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OFFS                                   (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00100020)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_RMSK                                   0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_ADDR                                         (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_OFFS                                         (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_RMSK                                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_RMSK                                            0x7f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_MMU_BMSK                                        0x40
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_MMU_SHFT                                         0x6
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_LINK_DOWN_BMSK                                  0x20
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_LINK_DOWN_SHFT                                   0x5
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_PWR_BMSK                                        0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_PWR_SHFT                                         0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_CORE_BMSK                                        0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_CORE_SHFT                                        0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_STICKY_BMSK                                      0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_STICKY_SHFT                                      0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_QSB_BMSK                                         0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_QSB_SHFT                                         0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_AHB_BMSK                                         0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_RESETR_AHB_SHFT                                         0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110008)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0011000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0011000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR                                (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110010)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OFFS                                (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110010)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_RMSK                                0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR                           (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OFFS                           (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_RMSK                           0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                         0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OFFS                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_RMSK                               0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_SLEEP_SHFT                                0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR                                (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0011001c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OFFS                                (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0011001c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR                                   (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00110020)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OFFS                                   (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00110020)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_RMSK                                   0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_ADDR                                          (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_OFFS                                          (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120000)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_RMSK                                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_BLK_ARES_BMSK                                        0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_BCR_BLK_ARES_SHFT                                        0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_ADDR                                       (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_OFFS                                       (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120004)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_RMSK                                             0x7f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_MMU_BMSK                                         0x40
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_MMU_SHFT                                          0x6
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_LINK_DOWN_BMSK                                   0x20
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_LINK_DOWN_SHFT                                    0x5
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_PWR_BMSK                                         0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_PWR_SHFT                                          0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_CORE_BMSK                                         0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_CORE_SHFT                                         0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_STICKY_BMSK                                       0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_STICKY_SHFT                                       0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_QSB_BMSK                                          0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_QSB_SHFT                                          0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_AHB_BMSK                                          0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_RESETR_AHB_SHFT                                          0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OFFS                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120014)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_RMSK                            0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_OFF_BMSK                   0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_OFF_SHFT                         0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                   0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                    0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_EN_BMSK                           0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_EN_SHFT                           0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_UPDATE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_UPDATE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OFFS                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120018)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_RMSK                                 0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_SEL_BMSK                         0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_SEL_SHFT                           0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_DIV_BMSK                          0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_DIV_SHFT                           0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR                             (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120024)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OFFS                             (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120024)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_RMSK                             0x80000013
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_OFF_BMSK                    0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_OFF_SHFT                          0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                    0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                     0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_EN_BMSK                            0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_EN_SHFT                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_UPDATE_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_UPDATE_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR                             (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120028)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OFFS                             (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120028)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_RMSK                                  0x71f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_SEL_BMSK                          0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_SEL_SHFT                            0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_DIV_BMSK                           0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_DIV_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120038)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120038)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_RMSK                                     0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0012003c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0012003c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_RMSK                                     0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR                                 (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120040)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OFFS                                 (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120040)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_RMSK                                 0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120044)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OFFS                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120044)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_RMSK                            0x80000001
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                    0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                          0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                        0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                        0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR                                (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120048)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OFFS                                (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120048)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR                                 (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0012004c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OFFS                                 (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0012004c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_RMSK                                 0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                   0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                      0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                 0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                    0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                   0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_WAKEUP_BMSK                               0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_WAKEUP_SHFT                                 0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_SLEEP_BMSK                                 0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_SLEEP_SHFT                                  0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00120050)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00120050)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_RMSK                                    0x80007ff1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                      0x4000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                         0xe
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                    0x2000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                       0xd
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                   0x1000
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                      0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_WAKEUP_BMSK                                  0xf00
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_WAKEUP_SHFT                                    0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_SLEEP_BMSK                                    0xf0
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_SLEEP_SHFT                                     0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR                                    (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0012005c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_OFFS                                    (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0012005c)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_RMSK                                           0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_SEL_BMSK                                       0x3
#define HWIO_PCIE0_PCIE_CC_PCIE_X16_PCLK_MUXR_SEL_SHFT                                       0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_ADDR                                          (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00130000)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_OFFS                                          (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00130000)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_RMSK                                                 0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_BLK_ARES_BMSK                                        0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_VBU_BCR_BLK_ARES_SHFT                                        0x0

#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00130004)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00130004)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE0_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00140004)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00140004)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR                                     (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00140008)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_OFFS                                     (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00140008)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_ADDR                                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0014000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_OFFS                                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0014000c)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_RMSK                                                0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_M_BMSK                                              0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_M_M_SHFT                                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_ADDR                                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00140010)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_OFFS                                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00140010)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_RMSK                                                0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_N_BMSK                                              0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_N_N_SHFT                                                 0x0

#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_ADDR                                            (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00140014)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_OFFS                                            (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00140014)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_RMSK                                                0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_D_BMSK                                              0xffff
#define HWIO_PCIE0_PCIE_CC_PCIE_AUX_D_D_SHFT                                                 0x0

#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_ADDR                                         (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00150004)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_OFFS                                         (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00150004)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_RMSK                                         0x80000001
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_ADDR, HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_RMSK)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_IN)
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCIE0_PCIE_CC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ADDR                                         (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00160000)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_OFFS                                         (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00160000)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_RMSK                                             0x3fff
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ADDR, HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_RMSK)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_IN)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ENABLE_BMSK                                      0x2000
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_ENABLE_SHFT                                         0xd
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                              0x1000
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                 0xc
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                      0xfff
#define HWIO_PCIE0_PCIE_CC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                        0x0

#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_ADDR                                           (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00160004)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_OFFS                                           (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00160004)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_RMSK                                              0xf0000
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_ADDR, HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_RMSK)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_ADDR,m,v,HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_IN)
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_CLK_DIV_BMSK                                      0xf0000
#define HWIO_PCIE0_PCIE_CC_DEBUG_CDIVR_CLK_DIV_SHFT                                         0x10

#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_ADDR                                      (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00170004)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_OFFS                                      (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00170004)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_RMSK                                             0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_ADDR, HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_RMSK)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_ADDR,m,v,HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_IN)
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                         0x1
#define HWIO_PCIE0_PCIE_CC_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                         0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_0_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00180000)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00180000)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_0_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_0_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_0_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_0_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_0_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_0_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_0_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_0_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_0_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_1_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00180004)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00180004)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_1_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_1_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_1_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_1_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_1_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_1_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_1_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_1_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_1_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_2_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00180008)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00180008)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_2_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_2_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_2_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_2_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_2_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_2_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_2_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_2_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_2_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_3_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0018000c)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0018000c)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_3_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_3_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_3_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_3_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_3_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_3_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_3_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_3_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_3_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_4_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00190000)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00190000)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_4_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_4_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_4_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_4_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_4_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_4_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_4_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_4_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_4_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_5_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00190004)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00190004)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_5_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_5_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_5_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_5_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_5_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_5_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_5_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_5_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_5_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_6_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x00190008)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x00190008)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_6_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_6_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_6_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_6_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_6_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_6_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_6_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_6_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_6_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE0_PCIE_CC_SPARE_7_ADDR                                               (PCIE0_PCIE_CC_REG_REG_BASE      + 0x0019000c)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_OFFS                                               (PCIE0_PCIE_CC_REG_REG_BASE_OFFS + 0x0019000c)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_RMSK                                               0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_7_IN          \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_7_ADDR, HWIO_PCIE0_PCIE_CC_SPARE_7_RMSK)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_PCIE0_PCIE_CC_SPARE_7_ADDR, m)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_OUT(v)      \
        out_dword(HWIO_PCIE0_PCIE_CC_SPARE_7_ADDR,v)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE0_PCIE_CC_SPARE_7_ADDR,m,v,HWIO_PCIE0_PCIE_CC_SPARE_7_IN)
#define HWIO_PCIE0_PCIE_CC_SPARE_7_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE0_PCIE_CC_SPARE_7_SPARE_BITS_SHFT                                           0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE1_PCIE_CC_REG
 *--------------------------------------------------------------------------*/

#define PCIE1_PCIE_CC_REG_REG_BASE                                                    (PCIE1_PCIE_CC_BASE      + 0x00000000)
#define PCIE1_PCIE_CC_REG_REG_BASE_OFFS                                               0x00000000

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_RMSK                                           0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_FULL_ARES_BMSK                             0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_FULL_ARES_SHFT                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_WARM_ARES_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_RESETR_PHY_WARM_ARES_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR                              (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OFFS                              (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_RMSK                              0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_CFG_AHB_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_RMSK                                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_CLK_REBUF_EN_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AA_MISC_CLK_REBUF_EN_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00010000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_RMSK                                           0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_FULL_ARES_BMSK                             0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_FULL_ARES_SHFT                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_WARM_ARES_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_RESETR_PHY_WARM_ARES_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR                              (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00010004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OFFS                              (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_RMSK                              0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_CFG_AHB_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00010008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_RMSK                                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_CLK_REBUF_EN_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_AB_MISC_CLK_REBUF_EN_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00020000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_RMSK                                            0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_PHY_FULL_ARES_BMSK                              0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_PHY_FULL_ARES_SHFT                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_PHY_WARM_ARES_BMSK                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_RESETR_PHY_WARM_ARES_SHFT                              0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00020004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OFFS                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_RMSK                               0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_CFG_AHB_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_ADDR                                       (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00020008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_OFFS                                       (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_RMSK                                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_CLK_REBUF_EN_BMSK                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_B_MISC_CLK_REBUF_EN_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00030000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_RMSK                                            0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_PHY_FULL_ARES_BMSK                              0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_PHY_FULL_ARES_SHFT                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_PHY_WARM_ARES_BMSK                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_RESETR_PHY_WARM_ARES_SHFT                              0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00030004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OFFS                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_RMSK                               0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_CFG_AHB_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_ADDR                                       (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00030008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_OFFS                                       (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_RMSK                                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_CLK_REBUF_EN_BMSK                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_PHY_C_MISC_CLK_REBUF_EN_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00040004)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00040008)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0004000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_A_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_ADDR                                        (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00040010)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_OFFS                                        (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE1_PCIE_CC_PHY_A_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00050004)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00050008)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0005000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0005000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_B_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_ADDR                                        (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00050010)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_OFFS                                        (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE1_PCIE_CC_PHY_B_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00060004)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00060004)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_RMSK                                  0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_OFF_BMSK                         0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_OFF_SHFT                               0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                         0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                          0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_EN_BMSK                                 0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_ROOT_EN_SHFT                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_UPDATE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CMD_RCGR_UPDATE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR                                  (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00060008)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OFFS                                  (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00060008)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_RMSK                                       0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_SEL_BMSK                               0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_SEL_SHFT                                 0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_DIV_BMSK                                0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CFG_RCGR_SRC_DIV_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0006000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0006000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_C_PCLK_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_ADDR                                        (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00060010)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_OFFS                                        (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00060010)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE1_PCIE_CC_PHY_C_AUX_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00070004)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00070004)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_RMSK                                    0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_OFF_BMSK                           0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_OFF_SHFT                                 0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                           0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                            0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_EN_BMSK                                   0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_ROOT_EN_SHFT                                   0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_UPDATE_BMSK                                    0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CMD_RCGR_UPDATE_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00070008)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00070008)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_RMSK                                         0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_SEL_BMSK                                 0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_SEL_SHFT                                   0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_DIV_BMSK                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CFG_RCGR_SRC_DIV_SHFT                                   0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR                              (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0007000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OFFS                              (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0007000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_RMSK                              0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_OFF_BMSK                      0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_OFF_SHFT                            0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_BMSK                          0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_ALWAYS_ON_CBCR_CLK_ENABLE_SHFT                          0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_ADDR                                        (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00070010)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_OFFS                                        (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00070010)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_RMSK                                        0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_SFPB_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR                             (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00080004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OFFS                             (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_RMSK                             0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_OFF_BMSK                    0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_OFF_SHFT                          0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                    0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                     0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_EN_BMSK                            0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_ROOT_EN_SHFT                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_UPDATE_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CMD_RCGR_UPDATE_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR                             (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00080008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OFFS                             (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_RMSK                                  0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_SEL_BMSK                          0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_SEL_SHFT                            0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_DIV_BMSK                           0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_MSTR_Q23_CFG_RCGR_SRC_DIV_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR                              (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00090004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OFFS                              (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00090004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_RMSK                              0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_OFF_BMSK                     0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_OFF_SHFT                           0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                     0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                      0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_EN_BMSK                             0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_ROOT_EN_SHFT                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_UPDATE_BMSK                              0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CMD_RCGR_UPDATE_SHFT                              0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR                              (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00090008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OFFS                              (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00090008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_RMSK                                   0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_SEL_BMSK                           0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_SEL_SHFT                             0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_DIV_BMSK                            0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_SLV_Q23_CFG_RCGR_SRC_DIV_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_ADDR                                         (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_OFFS                                         (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_RMSK                                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_RMSK                                            0x7f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_MMU_BMSK                                        0x40
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_MMU_SHFT                                         0x6
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_LINK_DOWN_BMSK                                  0x20
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_LINK_DOWN_SHFT                                   0x5
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_PWR_BMSK                                        0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_PWR_SHFT                                         0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_CORE_BMSK                                        0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_CORE_SHFT                                        0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_STICKY_BMSK                                      0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_STICKY_SHFT                                      0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_QSB_BMSK                                         0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_QSB_SHFT                                         0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_AHB_BMSK                                         0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_RESETR_AHB_SHFT                                         0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AHB_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0010000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_AUX_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR                                (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100010)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OFFS                                (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100010)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_RMSK                                0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_AHB_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR                           (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OFFS                           (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_RMSK                           0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                         0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OFFS                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_RMSK                               0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_SLEEP_SHFT                                0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR                                (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0010001c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OFFS                                (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0010001c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_SLV_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR                                   (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00100020)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OFFS                                   (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00100020)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_RMSK                                   0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_0_PCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_ADDR                                         (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_OFFS                                         (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_RMSK                                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_BLK_ARES_BMSK                                       0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_BCR_BLK_ARES_SHFT                                       0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_RMSK                                            0x7f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_MMU_BMSK                                        0x40
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_MMU_SHFT                                         0x6
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_LINK_DOWN_BMSK                                  0x20
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_LINK_DOWN_SHFT                                   0x5
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_PWR_BMSK                                        0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_PWR_SHFT                                         0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_CORE_BMSK                                        0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_CORE_SHFT                                        0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_STICKY_BMSK                                      0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_STICKY_SHFT                                      0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_QSB_BMSK                                         0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_QSB_SHFT                                         0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_AHB_BMSK                                         0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_RESETR_AHB_SHFT                                         0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110008)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AHB_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0011000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0011000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_RMSK                                    0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_AUX_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR                                (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110010)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OFFS                                (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110010)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_RMSK                                0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_AHB_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR                           (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OFFS                           (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_RMSK                           0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                   0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                         0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                       0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                       0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OFFS                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_RMSK                               0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_OFF_BMSK                       0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_OFF_SHFT                             0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                 0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                    0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK               0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                  0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK              0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                 0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_WAKEUP_BMSK                             0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_WAKEUP_SHFT                               0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_SLEEP_BMSK                               0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_SLEEP_SHFT                                0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                           0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                           0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR                                (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0011001c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OFFS                                (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0011001c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_SLV_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR                                   (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00110020)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OFFS                                   (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00110020)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_RMSK                                   0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X8_1_PCLK_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_ADDR                                          (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_OFFS                                          (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120000)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_RMSK                                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_BLK_ARES_BMSK                                        0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_BCR_BLK_ARES_SHFT                                        0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_ADDR                                       (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_OFFS                                       (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120004)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_RMSK                                             0x7f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_MMU_BMSK                                         0x40
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_MMU_SHFT                                          0x6
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_LINK_DOWN_BMSK                                   0x20
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_LINK_DOWN_SHFT                                    0x5
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_PWR_BMSK                                         0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_PWR_SHFT                                          0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_CORE_BMSK                                         0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_CORE_SHFT                                         0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_STICKY_BMSK                                       0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_STICKY_SHFT                                       0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_QSB_BMSK                                          0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_QSB_SHFT                                          0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_AHB_BMSK                                          0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_RESETR_AHB_SHFT                                          0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OFFS                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120014)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_RMSK                            0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_OFF_BMSK                   0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_OFF_SHFT                         0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                   0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                    0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_EN_BMSK                           0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_ROOT_EN_SHFT                           0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_UPDATE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CMD_RCGR_UPDATE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OFFS                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120018)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_RMSK                                 0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_SEL_BMSK                         0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_SEL_SHFT                           0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_DIV_BMSK                          0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CFG_RCGR_SRC_DIV_SHFT                           0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR                             (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120024)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OFFS                             (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120024)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_RMSK                             0x80000013
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_OFF_BMSK                    0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_OFF_SHFT                          0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                    0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                     0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_EN_BMSK                            0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_ROOT_EN_SHFT                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_UPDATE_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CMD_RCGR_UPDATE_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR                             (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120028)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OFFS                             (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120028)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_RMSK                                  0x71f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_SEL_BMSK                          0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_SEL_SHFT                            0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_DIV_BMSK                           0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CFG_RCGR_SRC_DIV_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120038)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120038)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_RMSK                                     0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AHB_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0012003c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0012003c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_RMSK                                     0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_OFF_BMSK                             0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_OFF_SHFT                                   0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_ENABLE_BMSK                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_AUX_CBCR_CLK_ENABLE_SHFT                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR                                 (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120040)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OFFS                                 (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120040)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_RMSK                                 0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_AHB_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120044)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OFFS                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120044)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_RMSK                            0x80000001
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_OFF_BMSK                    0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_OFF_SHFT                          0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                        0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MMU_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                        0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR                                (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120048)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OFFS                                (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120048)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_RMSK                                0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_OFF_BMSK                        0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_OFF_SHFT                              0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                  0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                     0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                   0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK               0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                  0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_WAKEUP_BMSK                              0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_WAKEUP_SHFT                                0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_SLEEP_BMSK                                0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_SLEEP_SHFT                                 0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_ENABLE_BMSK                            0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_MSTR_Q23_CBCR_CLK_ENABLE_SHFT                            0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR                                 (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0012004c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OFFS                                 (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0012004c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_RMSK                                 0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_OFF_BMSK                         0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_OFF_SHFT                               0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_BMSK                   0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_CORE_ON_SHFT                      0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_BMSK                 0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_ON_SHFT                    0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                   0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_WAKEUP_BMSK                               0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_WAKEUP_SHFT                                 0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_SLEEP_BMSK                                 0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_SLEEP_SHFT                                  0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_ENABLE_BMSK                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_SLV_Q23_CBCR_CLK_ENABLE_SHFT                             0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00120050)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00120050)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_RMSK                                    0x80007ff1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                      0x4000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                         0xe
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                    0x2000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                       0xd
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                   0x1000
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                      0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_WAKEUP_BMSK                                  0xf00
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_WAKEUP_SHFT                                    0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_SLEEP_BMSK                                    0xf0
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_SLEEP_SHFT                                     0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR                                    (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0012005c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_OFFS                                    (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0012005c)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_RMSK                                           0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_SEL_BMSK                                       0x3
#define HWIO_PCIE1_PCIE_CC_PCIE_X16_PCLK_MUXR_SEL_SHFT                                       0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_ADDR                                          (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00130000)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_OFFS                                          (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00130000)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_RMSK                                                 0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_BLK_ARES_BMSK                                        0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_VBU_BCR_BLK_ARES_SHFT                                        0x0

#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00130004)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00130004)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_RMSK                                      0x80000001
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_PCIE1_PCIE_CC_VBU_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00140004)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00140004)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_RMSK                                     0x800000f3
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_OFF_BMSK                            0x80000000
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_OFF_SHFT                                  0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_D_BMSK                                   0x80
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_D_SHFT                                    0x7
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_M_BMSK                                   0x40
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_M_SHFT                                    0x6
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_N_BMSK                                   0x20
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_N_SHFT                                    0x5
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                            0x10
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                             0x4
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_EN_BMSK                                    0x2
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_ROOT_EN_SHFT                                    0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_UPDATE_BMSK                                     0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CMD_RCGR_UPDATE_SHFT                                     0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR                                     (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00140008)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_OFFS                                     (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00140008)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_RMSK                                         0x371f
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_MODE_BMSK                                    0x3000
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_MODE_SHFT                                       0xc
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_SEL_BMSK                                  0x700
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_SEL_SHFT                                    0x8
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_DIV_BMSK                                   0x1f
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_CFG_RCGR_SRC_DIV_SHFT                                    0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_ADDR                                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0014000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_OFFS                                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0014000c)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_RMSK                                                0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_M_BMSK                                              0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_M_M_SHFT                                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_ADDR                                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00140010)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_OFFS                                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00140010)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_RMSK                                                0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_N_BMSK                                              0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_N_N_SHFT                                                 0x0

#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_ADDR                                            (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00140014)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_OFFS                                            (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00140014)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_RMSK                                                0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_D_BMSK                                              0xffff
#define HWIO_PCIE1_PCIE_CC_PCIE_AUX_D_D_SHFT                                                 0x0

#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_ADDR                                         (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00150004)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_OFFS                                         (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00150004)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_RMSK                                         0x80000001
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_ADDR, HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_RMSK)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_IN)
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_PCIE1_PCIE_CC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ADDR                                         (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00160000)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_OFFS                                         (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00160000)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_RMSK                                             0x3fff
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ADDR, HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_RMSK)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_IN)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ENABLE_BMSK                                      0x2000
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_ENABLE_SHFT                                         0xd
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                              0x1000
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                 0xc
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                      0xfff
#define HWIO_PCIE1_PCIE_CC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                        0x0

#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_ADDR                                           (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00160004)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_OFFS                                           (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00160004)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_RMSK                                              0xf0000
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_ADDR, HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_RMSK)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_ADDR,m,v,HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_IN)
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_CLK_DIV_BMSK                                      0xf0000
#define HWIO_PCIE1_PCIE_CC_DEBUG_CDIVR_CLK_DIV_SHFT                                         0x10

#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_ADDR                                      (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00170004)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_OFFS                                      (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00170004)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_RMSK                                             0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_ADDR, HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_RMSK)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_ADDR,m,v,HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_IN)
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                         0x1
#define HWIO_PCIE1_PCIE_CC_PCIE_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                         0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_0_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00180000)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00180000)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_0_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_0_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_0_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_0_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_0_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_0_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_0_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_0_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_0_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_1_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00180004)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00180004)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_1_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_1_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_1_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_1_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_1_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_1_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_1_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_1_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_1_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_2_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00180008)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00180008)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_2_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_2_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_2_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_2_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_2_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_2_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_2_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_2_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_2_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_3_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0018000c)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0018000c)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_3_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_3_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_3_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_3_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_3_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_3_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_3_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_3_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_3_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_4_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00190000)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00190000)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_4_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_4_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_4_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_4_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_4_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_4_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_4_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_4_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_4_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_5_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00190004)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00190004)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_5_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_5_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_5_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_5_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_5_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_5_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_5_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_5_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_5_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_6_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x00190008)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x00190008)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_6_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_6_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_6_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_6_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_6_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_6_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_6_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_6_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_6_SPARE_BITS_SHFT                                           0x0

#define HWIO_PCIE1_PCIE_CC_SPARE_7_ADDR                                               (PCIE1_PCIE_CC_REG_REG_BASE      + 0x0019000c)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_OFFS                                               (PCIE1_PCIE_CC_REG_REG_BASE_OFFS + 0x0019000c)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_RMSK                                               0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_7_IN          \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_7_ADDR, HWIO_PCIE1_PCIE_CC_SPARE_7_RMSK)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_PCIE1_PCIE_CC_SPARE_7_ADDR, m)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_OUT(v)      \
        out_dword(HWIO_PCIE1_PCIE_CC_SPARE_7_ADDR,v)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE1_PCIE_CC_SPARE_7_ADDR,m,v,HWIO_PCIE1_PCIE_CC_SPARE_7_IN)
#define HWIO_PCIE1_PCIE_CC_SPARE_7_SPARE_BITS_BMSK                                    0xffffffff
#define HWIO_PCIE1_PCIE_CC_SPARE_7_SPARE_BITS_SHFT                                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC00_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC00_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00540000)
#define APCS_APC00_CPM_REG_BASE_OFFS                                        0x00540000

#define HWIO_APCS_APC00_ACDCR_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC00_ACDCR_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC00_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC00_ACDCR_ADDR, HWIO_APCS_APC00_ACDCR_RMSK)
#define HWIO_APCS_APC00_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_ACDCR_ADDR, m)
#define HWIO_APCS_APC00_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_ACDCR_ADDR,v)
#define HWIO_APCS_APC00_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_ACDCR_ADDR,m,v,HWIO_APCS_APC00_ACDCR_IN)
#define HWIO_APCS_APC00_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC00_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC00_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC00_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC00_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC00_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC00_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC00_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC00_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC00_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC00_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC00_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC00_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC00_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC00_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC00_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC00_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC00_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC00_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC00_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC00_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC00_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC00_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC00_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC00_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC00_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC00_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC00_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC00_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC00_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC00_ACDDVMRC_ADDR                                       (APCS_APC00_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC00_ACDDVMRC_OFFS                                       (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC00_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC00_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC00_ACDDVMRC_ADDR, HWIO_APCS_APC00_ACDDVMRC_RMSK)
#define HWIO_APCS_APC00_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC00_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC00_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC00_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC00_ACDDVMRC_IN)
#define HWIO_APCS_APC00_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC00_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC00_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC00_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC00_ACDSSCR_ADDR                                        (APCS_APC00_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC00_ACDSSCR_OFFS                                        (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC00_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC00_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC00_ACDSSCR_ADDR, HWIO_APCS_APC00_ACDSSCR_RMSK)
#define HWIO_APCS_APC00_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC00_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC00_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_ACDSSCR_ADDR,m,v,HWIO_APCS_APC00_ACDSSCR_IN)
#define HWIO_APCS_APC00_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC00_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC00_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC00_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC00_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC00_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC00_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC00_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC00_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC00_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC00_ACDTD_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC00_ACDTD_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC00_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC00_ACDTD_ADDR, HWIO_APCS_APC00_ACDTD_RMSK)
#define HWIO_APCS_APC00_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_ACDTD_ADDR, m)
#define HWIO_APCS_APC00_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC00_ACDTD_ADDR,v)
#define HWIO_APCS_APC00_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_ACDTD_ADDR,m,v,HWIO_APCS_APC00_ACDTD_IN)
#define HWIO_APCS_APC00_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC00_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC00_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC00_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC00_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC00_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC00_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC00_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC00_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC00_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC00_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC00_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC00_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC00_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC00_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC00_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC00_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC00_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC00_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC00_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC00_ALT_CLK_CTL_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC00_ALT_CLK_CTL_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC00_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_ALT_CLK_CTL_ADDR, HWIO_APCS_APC00_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC00_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC00_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC00_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC00_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC00_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC00_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC00_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC00_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC00_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC00_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC00_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC00_AUX_CBCR_ADDR                                       (APCS_APC00_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC00_AUX_CBCR_OFFS                                       (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC00_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC00_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC00_AUX_CBCR_ADDR, HWIO_APCS_APC00_AUX_CBCR_RMSK)
#define HWIO_APCS_APC00_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC00_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC00_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC00_AUX_CBCR_IN)
#define HWIO_APCS_APC00_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC00_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC00_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC00_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC00_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC00_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC00_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC00_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC00_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC00_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC00_AVM_BNC_LMT_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC00_AVM_BNC_LMT_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC00_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_BNC_LMT_ADDR, HWIO_APCS_APC00_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC00_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC00_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC00_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC00_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC00_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC00_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC00_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC00_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC00_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC00_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC00_AVM_CNT0_TR_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC00_AVM_CNT0_TR_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC00_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_CNT0_TR_ADDR, HWIO_APCS_APC00_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC00_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC00_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC00_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC00_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC00_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC00_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC00_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC00_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC00_AVM_CNT1_TR_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC00_AVM_CNT1_TR_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC00_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_CNT1_TR_ADDR, HWIO_APCS_APC00_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC00_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC00_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC00_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC00_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC00_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC00_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC00_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC00_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC00_AVM_CTL_ADDR                                        (APCS_APC00_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC00_AVM_CTL_OFFS                                        (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC00_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC00_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_CTL_ADDR, HWIO_APCS_APC00_AVM_CTL_RMSK)
#define HWIO_APCS_APC00_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC00_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC00_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_CTL_ADDR,m,v,HWIO_APCS_APC00_AVM_CTL_IN)
#define HWIO_APCS_APC00_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC00_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC00_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC00_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC00_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC00_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC00_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC00_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC00_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC00_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC00_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC00_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC00_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC00_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC00_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC00_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC00_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC00_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC00_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC00_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC00_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC00_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC00_AVM_DRP_LMT_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC00_AVM_DRP_LMT_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC00_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_DRP_LMT_ADDR, HWIO_APCS_APC00_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC00_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC00_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC00_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC00_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC00_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC00_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC00_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC00_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC00_AVM_TRM_ADDR                                        (APCS_APC00_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC00_AVM_TRM_OFFS                                        (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC00_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC00_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_TRM_ADDR, HWIO_APCS_APC00_AVM_TRM_RMSK)
#define HWIO_APCS_APC00_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC00_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC00_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_TRM_ADDR,m,v,HWIO_APCS_APC00_AVM_TRM_IN)
#define HWIO_APCS_APC00_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC00_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC00_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC00_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC00_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC00_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC00_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC00_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC00_AVM_VTM_CFG_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC00_AVM_VTM_CFG_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC00_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC00_AVM_VTM_CFG_ADDR, HWIO_APCS_APC00_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC00_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC00_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC00_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC00_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC00_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC00_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC00_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC00_CLKCR_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC00_CLKCR_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC00_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC00_CLKCR_ADDR, HWIO_APCS_APC00_CLKCR_RMSK)
#define HWIO_APCS_APC00_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CLKCR_ADDR, m)
#define HWIO_APCS_APC00_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CLKCR_ADDR,v)
#define HWIO_APCS_APC00_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CLKCR_ADDR,m,v,HWIO_APCS_APC00_CLKCR_IN)
#define HWIO_APCS_APC00_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC00_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC00_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC00_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC00_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC00_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC00_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC00_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC00_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC00_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC00_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC00_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC00_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC00_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC00_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC00_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC00_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC00_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC00_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC00_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC00_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC00_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC00_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC00_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC00_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC00_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC00_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC00_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC00_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC00_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC00_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC00_CLKSEL_ADDR                                         (APCS_APC00_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC00_CLKSEL_OFFS                                         (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC00_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC00_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC00_CLKSEL_ADDR, HWIO_APCS_APC00_CLKSEL_RMSK)
#define HWIO_APCS_APC00_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CLKSEL_ADDR, m)
#define HWIO_APCS_APC00_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CLKSEL_ADDR,v)
#define HWIO_APCS_APC00_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CLKSEL_ADDR,m,v,HWIO_APCS_APC00_CLKSEL_IN)
#define HWIO_APCS_APC00_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC00_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC00_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC00_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC00_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC00_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC00_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC00_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC00_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC00_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC00_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC00_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC00_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC00_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC00_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC00_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC00_CLKSR_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC00_CLKSR_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC00_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC00_CLKSR_ADDR, HWIO_APCS_APC00_CLKSR_RMSK)
#define HWIO_APCS_APC00_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CLKSR_ADDR, m)
#define HWIO_APCS_APC00_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC00_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC00_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC00_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC00_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC00_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC00_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC00_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC00_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC00_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC00_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC00_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC00_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC00_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC00_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC00_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC00_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC00_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC00_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC00_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC00_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC00_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC00_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC00_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC00_CPM_SPARE0_ADDR                                     (APCS_APC00_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC00_CPM_SPARE0_OFFS                                     (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC00_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC00_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE0_ADDR, HWIO_APCS_APC00_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC00_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC00_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC00_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC00_CPM_SPARE0_IN)
#define HWIO_APCS_APC00_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC00_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC00_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC00_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC00_CPM_SPARE1_ADDR                                     (APCS_APC00_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC00_CPM_SPARE1_OFFS                                     (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC00_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC00_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE1_ADDR, HWIO_APCS_APC00_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC00_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC00_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC00_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC00_CPM_SPARE1_IN)
#define HWIO_APCS_APC00_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC00_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC00_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC00_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC00_CPM_SPARE2_ADDR                                     (APCS_APC00_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC00_CPM_SPARE2_OFFS                                     (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC00_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC00_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE2_ADDR, HWIO_APCS_APC00_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC00_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC00_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC00_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC00_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC00_CPM_SPARE2_IN)
#define HWIO_APCS_APC00_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC00_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC00_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC00_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC00_DIAG_CNTR_CTL_ADDR                                  (APCS_APC00_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_OFFS                                  (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC00_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC00_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC00_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC00_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC00_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC00_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC00_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC00_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC00_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC00_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC00_HW_DCVS_CTL_ADDR                                    (APCS_APC00_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC00_HW_DCVS_CTL_OFFS                                    (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC00_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC00_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_HW_DCVS_CTL_ADDR, HWIO_APCS_APC00_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC00_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC00_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC00_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC00_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC00_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC00_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC00_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC00_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC00_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC00_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC00_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC00_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC00_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC00_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC00_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC00_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC00_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC00_LM_THRTTL_CTL_ADDR                                  (APCS_APC00_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_OFFS                                  (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC00_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC00_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC00_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC00_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC00_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC00_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC00_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC00_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC00_OVR_CLKSEL_ADDR                                     (APCS_APC00_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC00_OVR_CLKSEL_OFFS                                     (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC00_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC00_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC00_OVR_CLKSEL_ADDR, HWIO_APCS_APC00_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC00_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC00_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC00_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC00_OVR_CLKSEL_IN)
#define HWIO_APCS_APC00_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC00_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC00_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC00_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC00_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC00_PLL_ALPHA_VAL_ADDR                                  (APCS_APC00_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_OFFS                                  (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC00_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC00_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC00_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC00_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC00_PLL_BIST_CTL_ADDR                                   (APCS_APC00_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC00_PLL_BIST_CTL_OFFS                                   (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC00_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC00_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_BIST_CTL_ADDR, HWIO_APCS_APC00_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC00_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC00_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC00_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC00_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC00_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC00_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC00_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC00_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC00_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC00_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC00_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC00_PLL_LVAL_BOOST_ADDR                                 (APCS_APC00_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_OFFS                                 (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC00_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC00_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC00_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_ADDR                              (APCS_APC00_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_OFFS                              (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC00_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC00_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC00_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC00_PLL_L_VAL_ADDR                                      (APCS_APC00_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC00_PLL_L_VAL_OFFS                                      (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC00_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC00_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_L_VAL_ADDR, HWIO_APCS_APC00_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC00_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC00_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC00_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC00_PLL_L_VAL_IN)
#define HWIO_APCS_APC00_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC00_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC00_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC00_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_ADDR                               (APCS_APC00_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_OFFS                               (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC00_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC00_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC00_PLL_MODE_ADDR                                       (APCS_APC00_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC00_PLL_MODE_OFFS                                       (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC00_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC00_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_MODE_ADDR, HWIO_APCS_APC00_PLL_MODE_RMSK)
#define HWIO_APCS_APC00_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC00_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC00_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_MODE_ADDR,m,v,HWIO_APCS_APC00_PLL_MODE_IN)
#define HWIO_APCS_APC00_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC00_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC00_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC00_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC00_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC00_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC00_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC00_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC00_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC00_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC00_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC00_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC00_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC00_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC00_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC00_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC00_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC00_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC00_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC00_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC00_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC00_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC00_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC00_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC00_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC00_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC00_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC00_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC00_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC00_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC00_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC00_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC00_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC00_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC00_PLL_STATUS_ADDR                                     (APCS_APC00_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC00_PLL_STATUS_OFFS                                     (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC00_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC00_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_STATUS_ADDR, HWIO_APCS_APC00_PLL_STATUS_RMSK)
#define HWIO_APCS_APC00_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC00_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC00_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_ADDR                                (APCS_APC00_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_OFFS                                (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC00_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC00_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC00_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_ADDR                                (APCS_APC00_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_OFFS                                (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC00_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC00_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC00_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC00_PLL_USER_CTL_ADDR                                   (APCS_APC00_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC00_PLL_USER_CTL_OFFS                                   (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC00_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC00_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_USER_CTL_ADDR, HWIO_APCS_APC00_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC00_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC00_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC00_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC00_PLL_USER_CTL_IN)
#define HWIO_APCS_APC00_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC00_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC00_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC00_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC00_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC00_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC00_PSCTL_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC00_PSCTL_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC00_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_PSCTL_ADDR, HWIO_APCS_APC00_PSCTL_RMSK)
#define HWIO_APCS_APC00_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_PSCTL_ADDR, m)
#define HWIO_APCS_APC00_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_PSCTL_ADDR,v)
#define HWIO_APCS_APC00_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_PSCTL_ADDR,m,v,HWIO_APCS_APC00_PSCTL_IN)
#define HWIO_APCS_APC00_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC00_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC00_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC00_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC00_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC00_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC00_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC00_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC00_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC00_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC00_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC00_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC00_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC00_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC00_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC00_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC00_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC00_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC00_QLL_EAR_ADDR                                        (APCS_APC00_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC00_QLL_EAR_OFFS                                        (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC00_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC00_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC00_QLL_EAR_ADDR, HWIO_APCS_APC00_QLL_EAR_RMSK)
#define HWIO_APCS_APC00_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC00_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC00_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC00_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC00_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC00_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC00_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC00_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC00_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC00_QLL_ESR_ADDR                                        (APCS_APC00_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC00_QLL_ESR_OFFS                                        (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC00_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC00_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESR_ADDR, HWIO_APCS_APC00_QLL_ESR_RMSK)
#define HWIO_APCS_APC00_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC00_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC00_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC00_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_QLL_ESR_ADDR,m,v,HWIO_APCS_APC00_QLL_ESR_IN)
#define HWIO_APCS_APC00_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC00_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC00_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC00_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC00_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC00_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC00_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC00_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC00_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC00_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC00_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC00_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC00_QLL_ESRS_ADDR                                       (APCS_APC00_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC00_QLL_ESRS_OFFS                                       (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC00_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC00_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESRS_ADDR, HWIO_APCS_APC00_QLL_ESRS_RMSK)
#define HWIO_APCS_APC00_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC00_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC00_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC00_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC00_QLL_ESRS_IN)
#define HWIO_APCS_APC00_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC00_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC00_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC00_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC00_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC00_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC00_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC00_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC00_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC00_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC00_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC00_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC00_QLL_ESYNR_ADDR                                      (APCS_APC00_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC00_QLL_ESYNR_OFFS                                      (APCS_APC00_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC00_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC00_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESYNR_ADDR, HWIO_APCS_APC00_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC00_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC00_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC00_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC00_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC00_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC00_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC00_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC00_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC00_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC00_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC00_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC00_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC00_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC00_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC00_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC00_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC00_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC00_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC00_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC00_SSSCTL_ADDR                                         (APCS_APC00_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC00_SSSCTL_OFFS                                         (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC00_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC00_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_SSSCTL_ADDR, HWIO_APCS_APC00_SSSCTL_RMSK)
#define HWIO_APCS_APC00_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_SSSCTL_ADDR, m)
#define HWIO_APCS_APC00_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_SSSCTL_ADDR,v)
#define HWIO_APCS_APC00_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_SSSCTL_ADDR,m,v,HWIO_APCS_APC00_SSSCTL_IN)
#define HWIO_APCS_APC00_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC00_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC00_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC00_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC00_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC00_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC00_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC00_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC00_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC00_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC00_STCTL_ADDR                                          (APCS_APC00_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC00_STCTL_OFFS                                          (APCS_APC00_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC00_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC00_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC00_STCTL_ADDR, HWIO_APCS_APC00_STCTL_RMSK)
#define HWIO_APCS_APC00_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC00_STCTL_ADDR, m)
#define HWIO_APCS_APC00_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC00_STCTL_ADDR,v)
#define HWIO_APCS_APC00_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC00_STCTL_ADDR,m,v,HWIO_APCS_APC00_STCTL_IN)
#define HWIO_APCS_APC00_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC00_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC00_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC00_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC00_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC00_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC00_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC00_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC01_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC01_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01640000)
#define APCS_APC01_CPM_REG_BASE_OFFS                                        0x01640000

#define HWIO_APCS_APC01_ACDCR_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC01_ACDCR_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC01_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC01_ACDCR_ADDR, HWIO_APCS_APC01_ACDCR_RMSK)
#define HWIO_APCS_APC01_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_ACDCR_ADDR, m)
#define HWIO_APCS_APC01_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_ACDCR_ADDR,v)
#define HWIO_APCS_APC01_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_ACDCR_ADDR,m,v,HWIO_APCS_APC01_ACDCR_IN)
#define HWIO_APCS_APC01_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC01_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC01_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC01_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC01_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC01_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC01_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC01_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC01_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC01_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC01_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC01_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC01_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC01_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC01_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC01_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC01_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC01_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC01_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC01_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC01_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC01_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC01_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC01_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC01_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC01_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC01_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC01_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC01_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC01_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC01_ACDDVMRC_ADDR                                       (APCS_APC01_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC01_ACDDVMRC_OFFS                                       (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC01_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC01_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC01_ACDDVMRC_ADDR, HWIO_APCS_APC01_ACDDVMRC_RMSK)
#define HWIO_APCS_APC01_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC01_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC01_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC01_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC01_ACDDVMRC_IN)
#define HWIO_APCS_APC01_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC01_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC01_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC01_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC01_ACDSSCR_ADDR                                        (APCS_APC01_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC01_ACDSSCR_OFFS                                        (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC01_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC01_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC01_ACDSSCR_ADDR, HWIO_APCS_APC01_ACDSSCR_RMSK)
#define HWIO_APCS_APC01_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC01_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC01_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_ACDSSCR_ADDR,m,v,HWIO_APCS_APC01_ACDSSCR_IN)
#define HWIO_APCS_APC01_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC01_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC01_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC01_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC01_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC01_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC01_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC01_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC01_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC01_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC01_ACDTD_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC01_ACDTD_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC01_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC01_ACDTD_ADDR, HWIO_APCS_APC01_ACDTD_RMSK)
#define HWIO_APCS_APC01_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_ACDTD_ADDR, m)
#define HWIO_APCS_APC01_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC01_ACDTD_ADDR,v)
#define HWIO_APCS_APC01_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_ACDTD_ADDR,m,v,HWIO_APCS_APC01_ACDTD_IN)
#define HWIO_APCS_APC01_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC01_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC01_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC01_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC01_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC01_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC01_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC01_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC01_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC01_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC01_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC01_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC01_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC01_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC01_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC01_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC01_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC01_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC01_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC01_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC01_ALT_CLK_CTL_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC01_ALT_CLK_CTL_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC01_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_ALT_CLK_CTL_ADDR, HWIO_APCS_APC01_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC01_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC01_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC01_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC01_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC01_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC01_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC01_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC01_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC01_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC01_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC01_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC01_AUX_CBCR_ADDR                                       (APCS_APC01_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC01_AUX_CBCR_OFFS                                       (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC01_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC01_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC01_AUX_CBCR_ADDR, HWIO_APCS_APC01_AUX_CBCR_RMSK)
#define HWIO_APCS_APC01_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC01_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC01_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC01_AUX_CBCR_IN)
#define HWIO_APCS_APC01_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC01_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC01_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC01_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC01_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC01_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC01_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC01_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC01_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC01_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC01_AVM_BNC_LMT_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC01_AVM_BNC_LMT_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC01_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_BNC_LMT_ADDR, HWIO_APCS_APC01_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC01_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC01_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC01_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC01_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC01_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC01_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC01_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC01_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC01_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC01_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC01_AVM_CNT0_TR_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC01_AVM_CNT0_TR_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC01_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_CNT0_TR_ADDR, HWIO_APCS_APC01_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC01_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC01_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC01_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC01_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC01_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC01_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC01_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC01_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC01_AVM_CNT1_TR_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC01_AVM_CNT1_TR_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC01_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_CNT1_TR_ADDR, HWIO_APCS_APC01_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC01_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC01_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC01_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC01_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC01_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC01_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC01_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC01_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC01_AVM_CTL_ADDR                                        (APCS_APC01_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC01_AVM_CTL_OFFS                                        (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC01_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC01_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_CTL_ADDR, HWIO_APCS_APC01_AVM_CTL_RMSK)
#define HWIO_APCS_APC01_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC01_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC01_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_CTL_ADDR,m,v,HWIO_APCS_APC01_AVM_CTL_IN)
#define HWIO_APCS_APC01_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC01_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC01_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC01_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC01_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC01_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC01_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC01_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC01_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC01_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC01_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC01_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC01_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC01_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC01_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC01_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC01_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC01_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC01_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC01_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC01_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC01_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC01_AVM_DRP_LMT_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC01_AVM_DRP_LMT_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC01_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_DRP_LMT_ADDR, HWIO_APCS_APC01_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC01_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC01_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC01_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC01_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC01_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC01_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC01_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC01_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC01_AVM_TRM_ADDR                                        (APCS_APC01_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC01_AVM_TRM_OFFS                                        (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC01_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC01_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_TRM_ADDR, HWIO_APCS_APC01_AVM_TRM_RMSK)
#define HWIO_APCS_APC01_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC01_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC01_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_TRM_ADDR,m,v,HWIO_APCS_APC01_AVM_TRM_IN)
#define HWIO_APCS_APC01_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC01_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC01_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC01_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC01_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC01_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC01_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC01_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC01_AVM_VTM_CFG_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC01_AVM_VTM_CFG_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC01_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC01_AVM_VTM_CFG_ADDR, HWIO_APCS_APC01_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC01_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC01_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC01_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC01_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC01_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC01_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC01_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC01_CLKCR_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC01_CLKCR_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC01_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC01_CLKCR_ADDR, HWIO_APCS_APC01_CLKCR_RMSK)
#define HWIO_APCS_APC01_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CLKCR_ADDR, m)
#define HWIO_APCS_APC01_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CLKCR_ADDR,v)
#define HWIO_APCS_APC01_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CLKCR_ADDR,m,v,HWIO_APCS_APC01_CLKCR_IN)
#define HWIO_APCS_APC01_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC01_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC01_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC01_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC01_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC01_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC01_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC01_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC01_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC01_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC01_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC01_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC01_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC01_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC01_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC01_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC01_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC01_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC01_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC01_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC01_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC01_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC01_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC01_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC01_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC01_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC01_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC01_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC01_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC01_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC01_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC01_CLKSEL_ADDR                                         (APCS_APC01_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC01_CLKSEL_OFFS                                         (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC01_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC01_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC01_CLKSEL_ADDR, HWIO_APCS_APC01_CLKSEL_RMSK)
#define HWIO_APCS_APC01_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CLKSEL_ADDR, m)
#define HWIO_APCS_APC01_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CLKSEL_ADDR,v)
#define HWIO_APCS_APC01_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CLKSEL_ADDR,m,v,HWIO_APCS_APC01_CLKSEL_IN)
#define HWIO_APCS_APC01_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC01_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC01_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC01_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC01_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC01_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC01_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC01_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC01_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC01_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC01_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC01_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC01_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC01_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC01_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC01_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC01_CLKSR_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC01_CLKSR_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC01_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC01_CLKSR_ADDR, HWIO_APCS_APC01_CLKSR_RMSK)
#define HWIO_APCS_APC01_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CLKSR_ADDR, m)
#define HWIO_APCS_APC01_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC01_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC01_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC01_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC01_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC01_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC01_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC01_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC01_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC01_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC01_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC01_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC01_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC01_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC01_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC01_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC01_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC01_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC01_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC01_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC01_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC01_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC01_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC01_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC01_CPM_SPARE0_ADDR                                     (APCS_APC01_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC01_CPM_SPARE0_OFFS                                     (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC01_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC01_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE0_ADDR, HWIO_APCS_APC01_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC01_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC01_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC01_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC01_CPM_SPARE0_IN)
#define HWIO_APCS_APC01_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC01_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC01_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC01_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC01_CPM_SPARE1_ADDR                                     (APCS_APC01_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC01_CPM_SPARE1_OFFS                                     (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC01_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC01_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE1_ADDR, HWIO_APCS_APC01_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC01_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC01_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC01_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC01_CPM_SPARE1_IN)
#define HWIO_APCS_APC01_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC01_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC01_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC01_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC01_CPM_SPARE2_ADDR                                     (APCS_APC01_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC01_CPM_SPARE2_OFFS                                     (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC01_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC01_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE2_ADDR, HWIO_APCS_APC01_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC01_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC01_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC01_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC01_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC01_CPM_SPARE2_IN)
#define HWIO_APCS_APC01_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC01_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC01_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC01_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC01_DIAG_CNTR_CTL_ADDR                                  (APCS_APC01_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_OFFS                                  (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC01_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC01_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC01_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC01_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC01_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC01_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC01_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC01_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC01_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC01_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC01_HW_DCVS_CTL_ADDR                                    (APCS_APC01_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC01_HW_DCVS_CTL_OFFS                                    (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC01_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC01_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_HW_DCVS_CTL_ADDR, HWIO_APCS_APC01_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC01_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC01_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC01_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC01_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC01_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC01_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC01_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC01_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC01_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC01_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC01_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC01_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC01_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC01_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC01_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC01_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC01_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC01_LM_THRTTL_CTL_ADDR                                  (APCS_APC01_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_OFFS                                  (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC01_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC01_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC01_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC01_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC01_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC01_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC01_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC01_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC01_OVR_CLKSEL_ADDR                                     (APCS_APC01_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC01_OVR_CLKSEL_OFFS                                     (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC01_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC01_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC01_OVR_CLKSEL_ADDR, HWIO_APCS_APC01_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC01_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC01_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC01_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC01_OVR_CLKSEL_IN)
#define HWIO_APCS_APC01_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC01_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC01_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC01_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC01_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC01_PLL_ALPHA_VAL_ADDR                                  (APCS_APC01_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_OFFS                                  (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC01_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC01_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC01_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC01_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC01_PLL_BIST_CTL_ADDR                                   (APCS_APC01_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC01_PLL_BIST_CTL_OFFS                                   (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC01_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC01_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_BIST_CTL_ADDR, HWIO_APCS_APC01_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC01_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC01_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC01_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC01_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC01_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC01_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC01_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC01_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC01_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC01_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC01_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC01_PLL_LVAL_BOOST_ADDR                                 (APCS_APC01_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_OFFS                                 (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC01_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC01_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC01_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_ADDR                              (APCS_APC01_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_OFFS                              (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC01_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC01_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC01_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC01_PLL_L_VAL_ADDR                                      (APCS_APC01_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC01_PLL_L_VAL_OFFS                                      (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC01_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC01_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_L_VAL_ADDR, HWIO_APCS_APC01_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC01_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC01_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC01_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC01_PLL_L_VAL_IN)
#define HWIO_APCS_APC01_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC01_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC01_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC01_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_ADDR                               (APCS_APC01_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_OFFS                               (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC01_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC01_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC01_PLL_MODE_ADDR                                       (APCS_APC01_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC01_PLL_MODE_OFFS                                       (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC01_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC01_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_MODE_ADDR, HWIO_APCS_APC01_PLL_MODE_RMSK)
#define HWIO_APCS_APC01_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC01_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC01_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_MODE_ADDR,m,v,HWIO_APCS_APC01_PLL_MODE_IN)
#define HWIO_APCS_APC01_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC01_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC01_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC01_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC01_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC01_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC01_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC01_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC01_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC01_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC01_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC01_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC01_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC01_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC01_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC01_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC01_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC01_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC01_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC01_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC01_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC01_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC01_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC01_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC01_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC01_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC01_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC01_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC01_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC01_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC01_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC01_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC01_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC01_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC01_PLL_STATUS_ADDR                                     (APCS_APC01_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC01_PLL_STATUS_OFFS                                     (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC01_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC01_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_STATUS_ADDR, HWIO_APCS_APC01_PLL_STATUS_RMSK)
#define HWIO_APCS_APC01_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC01_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC01_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_ADDR                                (APCS_APC01_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_OFFS                                (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC01_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC01_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC01_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_ADDR                                (APCS_APC01_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_OFFS                                (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC01_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC01_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC01_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC01_PLL_USER_CTL_ADDR                                   (APCS_APC01_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC01_PLL_USER_CTL_OFFS                                   (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC01_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC01_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_USER_CTL_ADDR, HWIO_APCS_APC01_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC01_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC01_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC01_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC01_PLL_USER_CTL_IN)
#define HWIO_APCS_APC01_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC01_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC01_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC01_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC01_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC01_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC01_PSCTL_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC01_PSCTL_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC01_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_PSCTL_ADDR, HWIO_APCS_APC01_PSCTL_RMSK)
#define HWIO_APCS_APC01_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_PSCTL_ADDR, m)
#define HWIO_APCS_APC01_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_PSCTL_ADDR,v)
#define HWIO_APCS_APC01_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_PSCTL_ADDR,m,v,HWIO_APCS_APC01_PSCTL_IN)
#define HWIO_APCS_APC01_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC01_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC01_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC01_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC01_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC01_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC01_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC01_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC01_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC01_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC01_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC01_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC01_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC01_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC01_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC01_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC01_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC01_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC01_QLL_EAR_ADDR                                        (APCS_APC01_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC01_QLL_EAR_OFFS                                        (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC01_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC01_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC01_QLL_EAR_ADDR, HWIO_APCS_APC01_QLL_EAR_RMSK)
#define HWIO_APCS_APC01_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC01_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC01_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC01_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC01_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC01_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC01_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC01_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC01_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC01_QLL_ESR_ADDR                                        (APCS_APC01_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC01_QLL_ESR_OFFS                                        (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC01_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC01_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESR_ADDR, HWIO_APCS_APC01_QLL_ESR_RMSK)
#define HWIO_APCS_APC01_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC01_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC01_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC01_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_QLL_ESR_ADDR,m,v,HWIO_APCS_APC01_QLL_ESR_IN)
#define HWIO_APCS_APC01_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC01_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC01_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC01_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC01_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC01_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC01_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC01_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC01_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC01_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC01_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC01_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC01_QLL_ESRS_ADDR                                       (APCS_APC01_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC01_QLL_ESRS_OFFS                                       (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC01_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC01_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESRS_ADDR, HWIO_APCS_APC01_QLL_ESRS_RMSK)
#define HWIO_APCS_APC01_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC01_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC01_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC01_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC01_QLL_ESRS_IN)
#define HWIO_APCS_APC01_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC01_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC01_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC01_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC01_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC01_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC01_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC01_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC01_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC01_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC01_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC01_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC01_QLL_ESYNR_ADDR                                      (APCS_APC01_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC01_QLL_ESYNR_OFFS                                      (APCS_APC01_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC01_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC01_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESYNR_ADDR, HWIO_APCS_APC01_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC01_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC01_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC01_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC01_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC01_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC01_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC01_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC01_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC01_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC01_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC01_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC01_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC01_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC01_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC01_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC01_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC01_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC01_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC01_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC01_SSSCTL_ADDR                                         (APCS_APC01_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC01_SSSCTL_OFFS                                         (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC01_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC01_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_SSSCTL_ADDR, HWIO_APCS_APC01_SSSCTL_RMSK)
#define HWIO_APCS_APC01_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_SSSCTL_ADDR, m)
#define HWIO_APCS_APC01_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_SSSCTL_ADDR,v)
#define HWIO_APCS_APC01_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_SSSCTL_ADDR,m,v,HWIO_APCS_APC01_SSSCTL_IN)
#define HWIO_APCS_APC01_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC01_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC01_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC01_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC01_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC01_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC01_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC01_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC01_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC01_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC01_STCTL_ADDR                                          (APCS_APC01_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC01_STCTL_OFFS                                          (APCS_APC01_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC01_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC01_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC01_STCTL_ADDR, HWIO_APCS_APC01_STCTL_RMSK)
#define HWIO_APCS_APC01_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC01_STCTL_ADDR, m)
#define HWIO_APCS_APC01_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC01_STCTL_ADDR,v)
#define HWIO_APCS_APC01_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC01_STCTL_ADDR,m,v,HWIO_APCS_APC01_STCTL_IN)
#define HWIO_APCS_APC01_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC01_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC01_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC01_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC01_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC01_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC01_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC01_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC02_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC02_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01540000)
#define APCS_APC02_CPM_REG_BASE_OFFS                                        0x01540000

#define HWIO_APCS_APC02_ACDCR_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC02_ACDCR_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC02_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC02_ACDCR_ADDR, HWIO_APCS_APC02_ACDCR_RMSK)
#define HWIO_APCS_APC02_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_ACDCR_ADDR, m)
#define HWIO_APCS_APC02_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_ACDCR_ADDR,v)
#define HWIO_APCS_APC02_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_ACDCR_ADDR,m,v,HWIO_APCS_APC02_ACDCR_IN)
#define HWIO_APCS_APC02_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC02_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC02_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC02_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC02_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC02_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC02_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC02_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC02_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC02_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC02_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC02_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC02_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC02_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC02_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC02_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC02_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC02_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC02_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC02_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC02_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC02_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC02_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC02_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC02_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC02_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC02_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC02_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC02_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC02_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC02_ACDDVMRC_ADDR                                       (APCS_APC02_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC02_ACDDVMRC_OFFS                                       (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC02_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC02_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC02_ACDDVMRC_ADDR, HWIO_APCS_APC02_ACDDVMRC_RMSK)
#define HWIO_APCS_APC02_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC02_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC02_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC02_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC02_ACDDVMRC_IN)
#define HWIO_APCS_APC02_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC02_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC02_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC02_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC02_ACDSSCR_ADDR                                        (APCS_APC02_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC02_ACDSSCR_OFFS                                        (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC02_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC02_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC02_ACDSSCR_ADDR, HWIO_APCS_APC02_ACDSSCR_RMSK)
#define HWIO_APCS_APC02_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC02_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC02_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_ACDSSCR_ADDR,m,v,HWIO_APCS_APC02_ACDSSCR_IN)
#define HWIO_APCS_APC02_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC02_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC02_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC02_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC02_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC02_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC02_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC02_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC02_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC02_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC02_ACDTD_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC02_ACDTD_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC02_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC02_ACDTD_ADDR, HWIO_APCS_APC02_ACDTD_RMSK)
#define HWIO_APCS_APC02_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_ACDTD_ADDR, m)
#define HWIO_APCS_APC02_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC02_ACDTD_ADDR,v)
#define HWIO_APCS_APC02_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_ACDTD_ADDR,m,v,HWIO_APCS_APC02_ACDTD_IN)
#define HWIO_APCS_APC02_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC02_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC02_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC02_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC02_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC02_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC02_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC02_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC02_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC02_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC02_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC02_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC02_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC02_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC02_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC02_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC02_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC02_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC02_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC02_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC02_ALT_CLK_CTL_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC02_ALT_CLK_CTL_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC02_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_ALT_CLK_CTL_ADDR, HWIO_APCS_APC02_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC02_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC02_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC02_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC02_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC02_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC02_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC02_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC02_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC02_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC02_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC02_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC02_AUX_CBCR_ADDR                                       (APCS_APC02_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC02_AUX_CBCR_OFFS                                       (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC02_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC02_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC02_AUX_CBCR_ADDR, HWIO_APCS_APC02_AUX_CBCR_RMSK)
#define HWIO_APCS_APC02_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC02_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC02_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC02_AUX_CBCR_IN)
#define HWIO_APCS_APC02_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC02_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC02_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC02_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC02_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC02_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC02_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC02_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC02_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC02_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC02_AVM_BNC_LMT_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC02_AVM_BNC_LMT_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC02_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_BNC_LMT_ADDR, HWIO_APCS_APC02_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC02_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC02_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC02_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC02_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC02_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC02_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC02_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC02_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC02_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC02_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC02_AVM_CNT0_TR_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC02_AVM_CNT0_TR_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC02_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_CNT0_TR_ADDR, HWIO_APCS_APC02_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC02_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC02_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC02_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC02_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC02_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC02_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC02_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC02_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC02_AVM_CNT1_TR_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC02_AVM_CNT1_TR_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC02_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_CNT1_TR_ADDR, HWIO_APCS_APC02_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC02_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC02_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC02_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC02_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC02_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC02_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC02_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC02_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC02_AVM_CTL_ADDR                                        (APCS_APC02_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC02_AVM_CTL_OFFS                                        (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC02_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC02_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_CTL_ADDR, HWIO_APCS_APC02_AVM_CTL_RMSK)
#define HWIO_APCS_APC02_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC02_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC02_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_CTL_ADDR,m,v,HWIO_APCS_APC02_AVM_CTL_IN)
#define HWIO_APCS_APC02_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC02_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC02_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC02_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC02_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC02_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC02_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC02_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC02_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC02_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC02_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC02_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC02_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC02_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC02_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC02_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC02_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC02_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC02_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC02_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC02_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC02_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC02_AVM_DRP_LMT_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC02_AVM_DRP_LMT_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC02_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_DRP_LMT_ADDR, HWIO_APCS_APC02_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC02_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC02_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC02_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC02_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC02_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC02_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC02_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC02_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC02_AVM_TRM_ADDR                                        (APCS_APC02_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC02_AVM_TRM_OFFS                                        (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC02_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC02_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_TRM_ADDR, HWIO_APCS_APC02_AVM_TRM_RMSK)
#define HWIO_APCS_APC02_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC02_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC02_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_TRM_ADDR,m,v,HWIO_APCS_APC02_AVM_TRM_IN)
#define HWIO_APCS_APC02_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC02_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC02_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC02_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC02_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC02_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC02_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC02_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC02_AVM_VTM_CFG_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC02_AVM_VTM_CFG_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC02_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC02_AVM_VTM_CFG_ADDR, HWIO_APCS_APC02_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC02_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC02_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC02_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC02_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC02_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC02_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC02_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC02_CLKCR_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC02_CLKCR_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC02_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC02_CLKCR_ADDR, HWIO_APCS_APC02_CLKCR_RMSK)
#define HWIO_APCS_APC02_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CLKCR_ADDR, m)
#define HWIO_APCS_APC02_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CLKCR_ADDR,v)
#define HWIO_APCS_APC02_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CLKCR_ADDR,m,v,HWIO_APCS_APC02_CLKCR_IN)
#define HWIO_APCS_APC02_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC02_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC02_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC02_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC02_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC02_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC02_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC02_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC02_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC02_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC02_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC02_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC02_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC02_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC02_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC02_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC02_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC02_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC02_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC02_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC02_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC02_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC02_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC02_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC02_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC02_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC02_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC02_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC02_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC02_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC02_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC02_CLKSEL_ADDR                                         (APCS_APC02_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC02_CLKSEL_OFFS                                         (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC02_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC02_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC02_CLKSEL_ADDR, HWIO_APCS_APC02_CLKSEL_RMSK)
#define HWIO_APCS_APC02_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CLKSEL_ADDR, m)
#define HWIO_APCS_APC02_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CLKSEL_ADDR,v)
#define HWIO_APCS_APC02_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CLKSEL_ADDR,m,v,HWIO_APCS_APC02_CLKSEL_IN)
#define HWIO_APCS_APC02_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC02_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC02_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC02_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC02_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC02_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC02_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC02_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC02_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC02_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC02_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC02_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC02_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC02_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC02_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC02_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC02_CLKSR_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC02_CLKSR_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC02_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC02_CLKSR_ADDR, HWIO_APCS_APC02_CLKSR_RMSK)
#define HWIO_APCS_APC02_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CLKSR_ADDR, m)
#define HWIO_APCS_APC02_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC02_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC02_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC02_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC02_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC02_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC02_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC02_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC02_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC02_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC02_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC02_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC02_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC02_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC02_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC02_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC02_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC02_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC02_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC02_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC02_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC02_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC02_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC02_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC02_CPM_SPARE0_ADDR                                     (APCS_APC02_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC02_CPM_SPARE0_OFFS                                     (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC02_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC02_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE0_ADDR, HWIO_APCS_APC02_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC02_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC02_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC02_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC02_CPM_SPARE0_IN)
#define HWIO_APCS_APC02_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC02_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC02_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC02_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC02_CPM_SPARE1_ADDR                                     (APCS_APC02_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC02_CPM_SPARE1_OFFS                                     (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC02_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC02_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE1_ADDR, HWIO_APCS_APC02_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC02_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC02_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC02_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC02_CPM_SPARE1_IN)
#define HWIO_APCS_APC02_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC02_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC02_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC02_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC02_CPM_SPARE2_ADDR                                     (APCS_APC02_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC02_CPM_SPARE2_OFFS                                     (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC02_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC02_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE2_ADDR, HWIO_APCS_APC02_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC02_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC02_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC02_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC02_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC02_CPM_SPARE2_IN)
#define HWIO_APCS_APC02_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC02_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC02_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC02_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC02_DIAG_CNTR_CTL_ADDR                                  (APCS_APC02_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_OFFS                                  (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC02_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC02_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC02_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC02_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC02_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC02_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC02_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC02_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC02_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC02_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC02_HW_DCVS_CTL_ADDR                                    (APCS_APC02_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC02_HW_DCVS_CTL_OFFS                                    (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC02_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC02_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_HW_DCVS_CTL_ADDR, HWIO_APCS_APC02_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC02_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC02_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC02_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC02_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC02_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC02_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC02_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC02_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC02_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC02_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC02_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC02_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC02_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC02_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC02_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC02_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC02_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC02_LM_THRTTL_CTL_ADDR                                  (APCS_APC02_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_OFFS                                  (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC02_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC02_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC02_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC02_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC02_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC02_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC02_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC02_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC02_OVR_CLKSEL_ADDR                                     (APCS_APC02_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC02_OVR_CLKSEL_OFFS                                     (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC02_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC02_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC02_OVR_CLKSEL_ADDR, HWIO_APCS_APC02_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC02_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC02_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC02_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC02_OVR_CLKSEL_IN)
#define HWIO_APCS_APC02_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC02_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC02_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC02_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC02_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC02_PLL_ALPHA_VAL_ADDR                                  (APCS_APC02_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_OFFS                                  (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC02_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC02_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC02_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC02_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC02_PLL_BIST_CTL_ADDR                                   (APCS_APC02_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC02_PLL_BIST_CTL_OFFS                                   (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC02_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC02_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_BIST_CTL_ADDR, HWIO_APCS_APC02_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC02_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC02_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC02_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC02_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC02_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC02_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC02_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC02_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC02_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC02_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC02_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC02_PLL_LVAL_BOOST_ADDR                                 (APCS_APC02_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_OFFS                                 (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC02_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC02_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC02_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_ADDR                              (APCS_APC02_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_OFFS                              (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC02_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC02_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC02_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC02_PLL_L_VAL_ADDR                                      (APCS_APC02_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC02_PLL_L_VAL_OFFS                                      (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC02_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC02_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_L_VAL_ADDR, HWIO_APCS_APC02_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC02_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC02_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC02_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC02_PLL_L_VAL_IN)
#define HWIO_APCS_APC02_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC02_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC02_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC02_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_ADDR                               (APCS_APC02_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_OFFS                               (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC02_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC02_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC02_PLL_MODE_ADDR                                       (APCS_APC02_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC02_PLL_MODE_OFFS                                       (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC02_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC02_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_MODE_ADDR, HWIO_APCS_APC02_PLL_MODE_RMSK)
#define HWIO_APCS_APC02_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC02_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC02_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_MODE_ADDR,m,v,HWIO_APCS_APC02_PLL_MODE_IN)
#define HWIO_APCS_APC02_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC02_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC02_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC02_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC02_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC02_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC02_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC02_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC02_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC02_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC02_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC02_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC02_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC02_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC02_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC02_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC02_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC02_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC02_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC02_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC02_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC02_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC02_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC02_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC02_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC02_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC02_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC02_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC02_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC02_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC02_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC02_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC02_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC02_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC02_PLL_STATUS_ADDR                                     (APCS_APC02_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC02_PLL_STATUS_OFFS                                     (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC02_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC02_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_STATUS_ADDR, HWIO_APCS_APC02_PLL_STATUS_RMSK)
#define HWIO_APCS_APC02_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC02_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC02_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_ADDR                                (APCS_APC02_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_OFFS                                (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC02_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC02_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC02_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_ADDR                                (APCS_APC02_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_OFFS                                (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC02_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC02_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC02_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC02_PLL_USER_CTL_ADDR                                   (APCS_APC02_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC02_PLL_USER_CTL_OFFS                                   (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC02_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC02_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_USER_CTL_ADDR, HWIO_APCS_APC02_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC02_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC02_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC02_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC02_PLL_USER_CTL_IN)
#define HWIO_APCS_APC02_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC02_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC02_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC02_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC02_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC02_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC02_PSCTL_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC02_PSCTL_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC02_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_PSCTL_ADDR, HWIO_APCS_APC02_PSCTL_RMSK)
#define HWIO_APCS_APC02_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_PSCTL_ADDR, m)
#define HWIO_APCS_APC02_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_PSCTL_ADDR,v)
#define HWIO_APCS_APC02_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_PSCTL_ADDR,m,v,HWIO_APCS_APC02_PSCTL_IN)
#define HWIO_APCS_APC02_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC02_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC02_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC02_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC02_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC02_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC02_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC02_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC02_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC02_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC02_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC02_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC02_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC02_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC02_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC02_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC02_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC02_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC02_QLL_EAR_ADDR                                        (APCS_APC02_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC02_QLL_EAR_OFFS                                        (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC02_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC02_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC02_QLL_EAR_ADDR, HWIO_APCS_APC02_QLL_EAR_RMSK)
#define HWIO_APCS_APC02_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC02_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC02_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC02_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC02_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC02_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC02_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC02_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC02_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC02_QLL_ESR_ADDR                                        (APCS_APC02_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC02_QLL_ESR_OFFS                                        (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC02_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC02_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESR_ADDR, HWIO_APCS_APC02_QLL_ESR_RMSK)
#define HWIO_APCS_APC02_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC02_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC02_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC02_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_QLL_ESR_ADDR,m,v,HWIO_APCS_APC02_QLL_ESR_IN)
#define HWIO_APCS_APC02_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC02_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC02_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC02_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC02_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC02_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC02_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC02_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC02_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC02_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC02_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC02_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC02_QLL_ESRS_ADDR                                       (APCS_APC02_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC02_QLL_ESRS_OFFS                                       (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC02_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC02_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESRS_ADDR, HWIO_APCS_APC02_QLL_ESRS_RMSK)
#define HWIO_APCS_APC02_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC02_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC02_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC02_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC02_QLL_ESRS_IN)
#define HWIO_APCS_APC02_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC02_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC02_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC02_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC02_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC02_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC02_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC02_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC02_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC02_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC02_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC02_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC02_QLL_ESYNR_ADDR                                      (APCS_APC02_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC02_QLL_ESYNR_OFFS                                      (APCS_APC02_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC02_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC02_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESYNR_ADDR, HWIO_APCS_APC02_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC02_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC02_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC02_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC02_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC02_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC02_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC02_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC02_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC02_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC02_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC02_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC02_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC02_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC02_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC02_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC02_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC02_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC02_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC02_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC02_SSSCTL_ADDR                                         (APCS_APC02_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC02_SSSCTL_OFFS                                         (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC02_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC02_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_SSSCTL_ADDR, HWIO_APCS_APC02_SSSCTL_RMSK)
#define HWIO_APCS_APC02_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_SSSCTL_ADDR, m)
#define HWIO_APCS_APC02_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_SSSCTL_ADDR,v)
#define HWIO_APCS_APC02_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_SSSCTL_ADDR,m,v,HWIO_APCS_APC02_SSSCTL_IN)
#define HWIO_APCS_APC02_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC02_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC02_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC02_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC02_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC02_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC02_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC02_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC02_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC02_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC02_STCTL_ADDR                                          (APCS_APC02_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC02_STCTL_OFFS                                          (APCS_APC02_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC02_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC02_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC02_STCTL_ADDR, HWIO_APCS_APC02_STCTL_RMSK)
#define HWIO_APCS_APC02_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC02_STCTL_ADDR, m)
#define HWIO_APCS_APC02_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC02_STCTL_ADDR,v)
#define HWIO_APCS_APC02_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC02_STCTL_ADDR,m,v,HWIO_APCS_APC02_STCTL_IN)
#define HWIO_APCS_APC02_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC02_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC02_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC02_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC02_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC02_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC02_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC02_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC03_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC03_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00640000)
#define APCS_APC03_CPM_REG_BASE_OFFS                                        0x00640000

#define HWIO_APCS_APC03_ACDCR_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC03_ACDCR_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC03_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC03_ACDCR_ADDR, HWIO_APCS_APC03_ACDCR_RMSK)
#define HWIO_APCS_APC03_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_ACDCR_ADDR, m)
#define HWIO_APCS_APC03_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_ACDCR_ADDR,v)
#define HWIO_APCS_APC03_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_ACDCR_ADDR,m,v,HWIO_APCS_APC03_ACDCR_IN)
#define HWIO_APCS_APC03_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC03_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC03_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC03_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC03_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC03_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC03_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC03_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC03_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC03_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC03_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC03_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC03_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC03_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC03_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC03_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC03_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC03_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC03_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC03_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC03_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC03_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC03_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC03_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC03_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC03_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC03_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC03_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC03_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC03_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC03_ACDDVMRC_ADDR                                       (APCS_APC03_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC03_ACDDVMRC_OFFS                                       (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC03_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC03_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC03_ACDDVMRC_ADDR, HWIO_APCS_APC03_ACDDVMRC_RMSK)
#define HWIO_APCS_APC03_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC03_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC03_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC03_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC03_ACDDVMRC_IN)
#define HWIO_APCS_APC03_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC03_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC03_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC03_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC03_ACDSSCR_ADDR                                        (APCS_APC03_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC03_ACDSSCR_OFFS                                        (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC03_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC03_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC03_ACDSSCR_ADDR, HWIO_APCS_APC03_ACDSSCR_RMSK)
#define HWIO_APCS_APC03_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC03_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC03_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_ACDSSCR_ADDR,m,v,HWIO_APCS_APC03_ACDSSCR_IN)
#define HWIO_APCS_APC03_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC03_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC03_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC03_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC03_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC03_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC03_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC03_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC03_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC03_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC03_ACDTD_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC03_ACDTD_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC03_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC03_ACDTD_ADDR, HWIO_APCS_APC03_ACDTD_RMSK)
#define HWIO_APCS_APC03_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_ACDTD_ADDR, m)
#define HWIO_APCS_APC03_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC03_ACDTD_ADDR,v)
#define HWIO_APCS_APC03_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_ACDTD_ADDR,m,v,HWIO_APCS_APC03_ACDTD_IN)
#define HWIO_APCS_APC03_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC03_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC03_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC03_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC03_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC03_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC03_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC03_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC03_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC03_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC03_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC03_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC03_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC03_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC03_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC03_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC03_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC03_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC03_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC03_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC03_ALT_CLK_CTL_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC03_ALT_CLK_CTL_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC03_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_ALT_CLK_CTL_ADDR, HWIO_APCS_APC03_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC03_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC03_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC03_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC03_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC03_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC03_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC03_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC03_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC03_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC03_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC03_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC03_AUX_CBCR_ADDR                                       (APCS_APC03_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC03_AUX_CBCR_OFFS                                       (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC03_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC03_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC03_AUX_CBCR_ADDR, HWIO_APCS_APC03_AUX_CBCR_RMSK)
#define HWIO_APCS_APC03_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC03_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC03_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC03_AUX_CBCR_IN)
#define HWIO_APCS_APC03_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC03_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC03_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC03_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC03_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC03_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC03_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC03_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC03_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC03_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC03_AVM_BNC_LMT_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC03_AVM_BNC_LMT_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC03_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_BNC_LMT_ADDR, HWIO_APCS_APC03_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC03_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC03_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC03_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC03_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC03_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC03_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC03_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC03_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC03_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC03_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC03_AVM_CNT0_TR_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC03_AVM_CNT0_TR_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC03_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_CNT0_TR_ADDR, HWIO_APCS_APC03_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC03_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC03_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC03_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC03_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC03_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC03_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC03_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC03_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC03_AVM_CNT1_TR_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC03_AVM_CNT1_TR_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC03_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_CNT1_TR_ADDR, HWIO_APCS_APC03_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC03_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC03_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC03_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC03_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC03_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC03_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC03_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC03_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC03_AVM_CTL_ADDR                                        (APCS_APC03_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC03_AVM_CTL_OFFS                                        (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC03_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC03_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_CTL_ADDR, HWIO_APCS_APC03_AVM_CTL_RMSK)
#define HWIO_APCS_APC03_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC03_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC03_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_CTL_ADDR,m,v,HWIO_APCS_APC03_AVM_CTL_IN)
#define HWIO_APCS_APC03_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC03_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC03_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC03_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC03_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC03_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC03_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC03_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC03_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC03_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC03_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC03_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC03_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC03_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC03_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC03_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC03_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC03_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC03_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC03_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC03_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC03_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC03_AVM_DRP_LMT_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC03_AVM_DRP_LMT_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC03_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_DRP_LMT_ADDR, HWIO_APCS_APC03_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC03_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC03_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC03_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC03_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC03_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC03_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC03_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC03_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC03_AVM_TRM_ADDR                                        (APCS_APC03_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC03_AVM_TRM_OFFS                                        (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC03_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC03_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_TRM_ADDR, HWIO_APCS_APC03_AVM_TRM_RMSK)
#define HWIO_APCS_APC03_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC03_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC03_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_TRM_ADDR,m,v,HWIO_APCS_APC03_AVM_TRM_IN)
#define HWIO_APCS_APC03_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC03_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC03_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC03_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC03_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC03_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC03_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC03_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC03_AVM_VTM_CFG_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC03_AVM_VTM_CFG_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC03_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC03_AVM_VTM_CFG_ADDR, HWIO_APCS_APC03_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC03_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC03_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC03_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC03_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC03_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC03_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC03_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC03_CLKCR_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC03_CLKCR_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC03_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC03_CLKCR_ADDR, HWIO_APCS_APC03_CLKCR_RMSK)
#define HWIO_APCS_APC03_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CLKCR_ADDR, m)
#define HWIO_APCS_APC03_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CLKCR_ADDR,v)
#define HWIO_APCS_APC03_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CLKCR_ADDR,m,v,HWIO_APCS_APC03_CLKCR_IN)
#define HWIO_APCS_APC03_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC03_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC03_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC03_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC03_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC03_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC03_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC03_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC03_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC03_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC03_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC03_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC03_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC03_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC03_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC03_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC03_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC03_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC03_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC03_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC03_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC03_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC03_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC03_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC03_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC03_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC03_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC03_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC03_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC03_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC03_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC03_CLKSEL_ADDR                                         (APCS_APC03_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC03_CLKSEL_OFFS                                         (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC03_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC03_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC03_CLKSEL_ADDR, HWIO_APCS_APC03_CLKSEL_RMSK)
#define HWIO_APCS_APC03_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CLKSEL_ADDR, m)
#define HWIO_APCS_APC03_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CLKSEL_ADDR,v)
#define HWIO_APCS_APC03_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CLKSEL_ADDR,m,v,HWIO_APCS_APC03_CLKSEL_IN)
#define HWIO_APCS_APC03_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC03_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC03_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC03_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC03_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC03_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC03_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC03_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC03_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC03_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC03_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC03_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC03_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC03_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC03_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC03_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC03_CLKSR_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC03_CLKSR_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC03_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC03_CLKSR_ADDR, HWIO_APCS_APC03_CLKSR_RMSK)
#define HWIO_APCS_APC03_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CLKSR_ADDR, m)
#define HWIO_APCS_APC03_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC03_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC03_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC03_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC03_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC03_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC03_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC03_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC03_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC03_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC03_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC03_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC03_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC03_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC03_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC03_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC03_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC03_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC03_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC03_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC03_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC03_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC03_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC03_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC03_CPM_SPARE0_ADDR                                     (APCS_APC03_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC03_CPM_SPARE0_OFFS                                     (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC03_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC03_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE0_ADDR, HWIO_APCS_APC03_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC03_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC03_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC03_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC03_CPM_SPARE0_IN)
#define HWIO_APCS_APC03_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC03_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC03_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC03_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC03_CPM_SPARE1_ADDR                                     (APCS_APC03_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC03_CPM_SPARE1_OFFS                                     (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC03_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC03_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE1_ADDR, HWIO_APCS_APC03_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC03_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC03_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC03_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC03_CPM_SPARE1_IN)
#define HWIO_APCS_APC03_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC03_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC03_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC03_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC03_CPM_SPARE2_ADDR                                     (APCS_APC03_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC03_CPM_SPARE2_OFFS                                     (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC03_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC03_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE2_ADDR, HWIO_APCS_APC03_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC03_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC03_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC03_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC03_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC03_CPM_SPARE2_IN)
#define HWIO_APCS_APC03_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC03_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC03_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC03_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC03_DIAG_CNTR_CTL_ADDR                                  (APCS_APC03_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_OFFS                                  (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC03_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC03_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC03_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC03_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC03_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC03_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC03_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC03_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC03_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC03_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC03_HW_DCVS_CTL_ADDR                                    (APCS_APC03_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC03_HW_DCVS_CTL_OFFS                                    (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC03_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC03_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_HW_DCVS_CTL_ADDR, HWIO_APCS_APC03_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC03_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC03_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC03_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC03_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC03_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC03_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC03_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC03_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC03_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC03_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC03_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC03_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC03_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC03_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC03_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC03_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC03_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC03_LM_THRTTL_CTL_ADDR                                  (APCS_APC03_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_OFFS                                  (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC03_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC03_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC03_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC03_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC03_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC03_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC03_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC03_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC03_OVR_CLKSEL_ADDR                                     (APCS_APC03_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC03_OVR_CLKSEL_OFFS                                     (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC03_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC03_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC03_OVR_CLKSEL_ADDR, HWIO_APCS_APC03_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC03_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC03_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC03_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC03_OVR_CLKSEL_IN)
#define HWIO_APCS_APC03_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC03_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC03_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC03_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC03_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC03_PLL_ALPHA_VAL_ADDR                                  (APCS_APC03_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_OFFS                                  (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC03_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC03_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC03_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC03_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC03_PLL_BIST_CTL_ADDR                                   (APCS_APC03_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC03_PLL_BIST_CTL_OFFS                                   (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC03_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC03_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_BIST_CTL_ADDR, HWIO_APCS_APC03_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC03_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC03_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC03_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC03_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC03_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC03_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC03_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC03_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC03_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC03_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC03_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC03_PLL_LVAL_BOOST_ADDR                                 (APCS_APC03_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_OFFS                                 (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC03_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC03_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC03_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_ADDR                              (APCS_APC03_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_OFFS                              (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC03_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC03_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC03_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC03_PLL_L_VAL_ADDR                                      (APCS_APC03_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC03_PLL_L_VAL_OFFS                                      (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC03_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC03_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_L_VAL_ADDR, HWIO_APCS_APC03_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC03_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC03_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC03_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC03_PLL_L_VAL_IN)
#define HWIO_APCS_APC03_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC03_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC03_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC03_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_ADDR                               (APCS_APC03_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_OFFS                               (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC03_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC03_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC03_PLL_MODE_ADDR                                       (APCS_APC03_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC03_PLL_MODE_OFFS                                       (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC03_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC03_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_MODE_ADDR, HWIO_APCS_APC03_PLL_MODE_RMSK)
#define HWIO_APCS_APC03_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC03_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC03_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_MODE_ADDR,m,v,HWIO_APCS_APC03_PLL_MODE_IN)
#define HWIO_APCS_APC03_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC03_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC03_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC03_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC03_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC03_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC03_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC03_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC03_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC03_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC03_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC03_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC03_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC03_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC03_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC03_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC03_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC03_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC03_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC03_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC03_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC03_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC03_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC03_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC03_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC03_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC03_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC03_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC03_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC03_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC03_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC03_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC03_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC03_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC03_PLL_STATUS_ADDR                                     (APCS_APC03_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC03_PLL_STATUS_OFFS                                     (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC03_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC03_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_STATUS_ADDR, HWIO_APCS_APC03_PLL_STATUS_RMSK)
#define HWIO_APCS_APC03_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC03_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC03_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_ADDR                                (APCS_APC03_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_OFFS                                (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC03_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC03_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC03_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_ADDR                                (APCS_APC03_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_OFFS                                (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC03_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC03_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC03_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC03_PLL_USER_CTL_ADDR                                   (APCS_APC03_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC03_PLL_USER_CTL_OFFS                                   (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC03_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC03_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_USER_CTL_ADDR, HWIO_APCS_APC03_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC03_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC03_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC03_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC03_PLL_USER_CTL_IN)
#define HWIO_APCS_APC03_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC03_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC03_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC03_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC03_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC03_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC03_PSCTL_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC03_PSCTL_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC03_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_PSCTL_ADDR, HWIO_APCS_APC03_PSCTL_RMSK)
#define HWIO_APCS_APC03_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_PSCTL_ADDR, m)
#define HWIO_APCS_APC03_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_PSCTL_ADDR,v)
#define HWIO_APCS_APC03_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_PSCTL_ADDR,m,v,HWIO_APCS_APC03_PSCTL_IN)
#define HWIO_APCS_APC03_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC03_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC03_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC03_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC03_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC03_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC03_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC03_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC03_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC03_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC03_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC03_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC03_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC03_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC03_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC03_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC03_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC03_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC03_QLL_EAR_ADDR                                        (APCS_APC03_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC03_QLL_EAR_OFFS                                        (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC03_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC03_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC03_QLL_EAR_ADDR, HWIO_APCS_APC03_QLL_EAR_RMSK)
#define HWIO_APCS_APC03_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC03_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC03_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC03_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC03_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC03_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC03_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC03_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC03_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC03_QLL_ESR_ADDR                                        (APCS_APC03_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC03_QLL_ESR_OFFS                                        (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC03_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC03_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESR_ADDR, HWIO_APCS_APC03_QLL_ESR_RMSK)
#define HWIO_APCS_APC03_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC03_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC03_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC03_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_QLL_ESR_ADDR,m,v,HWIO_APCS_APC03_QLL_ESR_IN)
#define HWIO_APCS_APC03_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC03_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC03_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC03_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC03_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC03_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC03_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC03_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC03_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC03_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC03_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC03_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC03_QLL_ESRS_ADDR                                       (APCS_APC03_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC03_QLL_ESRS_OFFS                                       (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC03_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC03_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESRS_ADDR, HWIO_APCS_APC03_QLL_ESRS_RMSK)
#define HWIO_APCS_APC03_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC03_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC03_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC03_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC03_QLL_ESRS_IN)
#define HWIO_APCS_APC03_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC03_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC03_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC03_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC03_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC03_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC03_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC03_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC03_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC03_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC03_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC03_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC03_QLL_ESYNR_ADDR                                      (APCS_APC03_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC03_QLL_ESYNR_OFFS                                      (APCS_APC03_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC03_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC03_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESYNR_ADDR, HWIO_APCS_APC03_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC03_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC03_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC03_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC03_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC03_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC03_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC03_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC03_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC03_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC03_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC03_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC03_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC03_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC03_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC03_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC03_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC03_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC03_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC03_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC03_SSSCTL_ADDR                                         (APCS_APC03_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC03_SSSCTL_OFFS                                         (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC03_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC03_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_SSSCTL_ADDR, HWIO_APCS_APC03_SSSCTL_RMSK)
#define HWIO_APCS_APC03_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_SSSCTL_ADDR, m)
#define HWIO_APCS_APC03_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_SSSCTL_ADDR,v)
#define HWIO_APCS_APC03_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_SSSCTL_ADDR,m,v,HWIO_APCS_APC03_SSSCTL_IN)
#define HWIO_APCS_APC03_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC03_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC03_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC03_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC03_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC03_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC03_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC03_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC03_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC03_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC03_STCTL_ADDR                                          (APCS_APC03_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC03_STCTL_OFFS                                          (APCS_APC03_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC03_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC03_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC03_STCTL_ADDR, HWIO_APCS_APC03_STCTL_RMSK)
#define HWIO_APCS_APC03_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC03_STCTL_ADDR, m)
#define HWIO_APCS_APC03_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC03_STCTL_ADDR,v)
#define HWIO_APCS_APC03_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC03_STCTL_ADDR,m,v,HWIO_APCS_APC03_STCTL_IN)
#define HWIO_APCS_APC03_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC03_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC03_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC03_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC03_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC03_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC03_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC03_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC04_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC04_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00740000)
#define APCS_APC04_CPM_REG_BASE_OFFS                                        0x00740000

#define HWIO_APCS_APC04_ACDCR_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC04_ACDCR_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC04_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC04_ACDCR_ADDR, HWIO_APCS_APC04_ACDCR_RMSK)
#define HWIO_APCS_APC04_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_ACDCR_ADDR, m)
#define HWIO_APCS_APC04_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_ACDCR_ADDR,v)
#define HWIO_APCS_APC04_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_ACDCR_ADDR,m,v,HWIO_APCS_APC04_ACDCR_IN)
#define HWIO_APCS_APC04_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC04_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC04_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC04_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC04_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC04_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC04_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC04_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC04_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC04_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC04_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC04_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC04_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC04_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC04_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC04_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC04_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC04_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC04_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC04_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC04_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC04_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC04_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC04_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC04_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC04_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC04_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC04_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC04_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC04_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC04_ACDDVMRC_ADDR                                       (APCS_APC04_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC04_ACDDVMRC_OFFS                                       (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC04_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC04_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC04_ACDDVMRC_ADDR, HWIO_APCS_APC04_ACDDVMRC_RMSK)
#define HWIO_APCS_APC04_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC04_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC04_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC04_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC04_ACDDVMRC_IN)
#define HWIO_APCS_APC04_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC04_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC04_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC04_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC04_ACDSSCR_ADDR                                        (APCS_APC04_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC04_ACDSSCR_OFFS                                        (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC04_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC04_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC04_ACDSSCR_ADDR, HWIO_APCS_APC04_ACDSSCR_RMSK)
#define HWIO_APCS_APC04_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC04_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC04_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_ACDSSCR_ADDR,m,v,HWIO_APCS_APC04_ACDSSCR_IN)
#define HWIO_APCS_APC04_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC04_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC04_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC04_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC04_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC04_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC04_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC04_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC04_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC04_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC04_ACDTD_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC04_ACDTD_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC04_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC04_ACDTD_ADDR, HWIO_APCS_APC04_ACDTD_RMSK)
#define HWIO_APCS_APC04_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_ACDTD_ADDR, m)
#define HWIO_APCS_APC04_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC04_ACDTD_ADDR,v)
#define HWIO_APCS_APC04_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_ACDTD_ADDR,m,v,HWIO_APCS_APC04_ACDTD_IN)
#define HWIO_APCS_APC04_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC04_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC04_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC04_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC04_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC04_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC04_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC04_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC04_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC04_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC04_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC04_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC04_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC04_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC04_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC04_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC04_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC04_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC04_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC04_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC04_ALT_CLK_CTL_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC04_ALT_CLK_CTL_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC04_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_ALT_CLK_CTL_ADDR, HWIO_APCS_APC04_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC04_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC04_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC04_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC04_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC04_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC04_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC04_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC04_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC04_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC04_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC04_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC04_AUX_CBCR_ADDR                                       (APCS_APC04_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC04_AUX_CBCR_OFFS                                       (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC04_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC04_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC04_AUX_CBCR_ADDR, HWIO_APCS_APC04_AUX_CBCR_RMSK)
#define HWIO_APCS_APC04_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC04_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC04_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC04_AUX_CBCR_IN)
#define HWIO_APCS_APC04_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC04_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC04_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC04_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC04_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC04_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC04_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC04_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC04_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC04_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC04_AVM_BNC_LMT_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC04_AVM_BNC_LMT_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC04_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_BNC_LMT_ADDR, HWIO_APCS_APC04_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC04_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC04_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC04_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC04_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC04_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC04_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC04_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC04_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC04_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC04_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC04_AVM_CNT0_TR_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC04_AVM_CNT0_TR_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC04_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_CNT0_TR_ADDR, HWIO_APCS_APC04_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC04_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC04_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC04_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC04_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC04_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC04_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC04_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC04_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC04_AVM_CNT1_TR_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC04_AVM_CNT1_TR_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC04_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_CNT1_TR_ADDR, HWIO_APCS_APC04_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC04_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC04_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC04_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC04_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC04_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC04_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC04_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC04_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC04_AVM_CTL_ADDR                                        (APCS_APC04_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC04_AVM_CTL_OFFS                                        (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC04_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC04_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_CTL_ADDR, HWIO_APCS_APC04_AVM_CTL_RMSK)
#define HWIO_APCS_APC04_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC04_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC04_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_CTL_ADDR,m,v,HWIO_APCS_APC04_AVM_CTL_IN)
#define HWIO_APCS_APC04_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC04_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC04_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC04_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC04_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC04_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC04_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC04_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC04_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC04_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC04_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC04_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC04_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC04_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC04_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC04_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC04_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC04_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC04_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC04_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC04_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC04_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC04_AVM_DRP_LMT_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC04_AVM_DRP_LMT_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC04_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_DRP_LMT_ADDR, HWIO_APCS_APC04_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC04_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC04_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC04_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC04_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC04_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC04_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC04_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC04_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC04_AVM_TRM_ADDR                                        (APCS_APC04_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC04_AVM_TRM_OFFS                                        (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC04_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC04_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_TRM_ADDR, HWIO_APCS_APC04_AVM_TRM_RMSK)
#define HWIO_APCS_APC04_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC04_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC04_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_TRM_ADDR,m,v,HWIO_APCS_APC04_AVM_TRM_IN)
#define HWIO_APCS_APC04_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC04_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC04_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC04_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC04_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC04_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC04_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC04_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC04_AVM_VTM_CFG_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC04_AVM_VTM_CFG_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC04_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC04_AVM_VTM_CFG_ADDR, HWIO_APCS_APC04_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC04_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC04_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC04_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC04_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC04_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC04_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC04_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC04_CLKCR_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC04_CLKCR_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC04_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC04_CLKCR_ADDR, HWIO_APCS_APC04_CLKCR_RMSK)
#define HWIO_APCS_APC04_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CLKCR_ADDR, m)
#define HWIO_APCS_APC04_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CLKCR_ADDR,v)
#define HWIO_APCS_APC04_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CLKCR_ADDR,m,v,HWIO_APCS_APC04_CLKCR_IN)
#define HWIO_APCS_APC04_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC04_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC04_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC04_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC04_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC04_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC04_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC04_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC04_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC04_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC04_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC04_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC04_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC04_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC04_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC04_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC04_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC04_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC04_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC04_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC04_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC04_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC04_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC04_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC04_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC04_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC04_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC04_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC04_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC04_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC04_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC04_CLKSEL_ADDR                                         (APCS_APC04_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC04_CLKSEL_OFFS                                         (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC04_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC04_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC04_CLKSEL_ADDR, HWIO_APCS_APC04_CLKSEL_RMSK)
#define HWIO_APCS_APC04_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CLKSEL_ADDR, m)
#define HWIO_APCS_APC04_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CLKSEL_ADDR,v)
#define HWIO_APCS_APC04_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CLKSEL_ADDR,m,v,HWIO_APCS_APC04_CLKSEL_IN)
#define HWIO_APCS_APC04_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC04_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC04_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC04_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC04_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC04_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC04_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC04_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC04_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC04_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC04_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC04_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC04_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC04_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC04_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC04_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC04_CLKSR_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC04_CLKSR_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC04_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC04_CLKSR_ADDR, HWIO_APCS_APC04_CLKSR_RMSK)
#define HWIO_APCS_APC04_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CLKSR_ADDR, m)
#define HWIO_APCS_APC04_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC04_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC04_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC04_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC04_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC04_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC04_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC04_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC04_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC04_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC04_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC04_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC04_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC04_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC04_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC04_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC04_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC04_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC04_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC04_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC04_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC04_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC04_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC04_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC04_CPM_SPARE0_ADDR                                     (APCS_APC04_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC04_CPM_SPARE0_OFFS                                     (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC04_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC04_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE0_ADDR, HWIO_APCS_APC04_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC04_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC04_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC04_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC04_CPM_SPARE0_IN)
#define HWIO_APCS_APC04_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC04_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC04_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC04_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC04_CPM_SPARE1_ADDR                                     (APCS_APC04_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC04_CPM_SPARE1_OFFS                                     (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC04_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC04_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE1_ADDR, HWIO_APCS_APC04_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC04_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC04_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC04_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC04_CPM_SPARE1_IN)
#define HWIO_APCS_APC04_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC04_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC04_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC04_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC04_CPM_SPARE2_ADDR                                     (APCS_APC04_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC04_CPM_SPARE2_OFFS                                     (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC04_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC04_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE2_ADDR, HWIO_APCS_APC04_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC04_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC04_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC04_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC04_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC04_CPM_SPARE2_IN)
#define HWIO_APCS_APC04_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC04_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC04_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC04_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC04_DIAG_CNTR_CTL_ADDR                                  (APCS_APC04_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_OFFS                                  (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC04_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC04_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC04_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC04_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC04_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC04_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC04_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC04_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC04_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC04_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC04_HW_DCVS_CTL_ADDR                                    (APCS_APC04_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC04_HW_DCVS_CTL_OFFS                                    (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC04_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC04_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_HW_DCVS_CTL_ADDR, HWIO_APCS_APC04_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC04_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC04_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC04_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC04_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC04_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC04_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC04_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC04_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC04_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC04_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC04_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC04_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC04_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC04_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC04_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC04_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC04_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC04_LM_THRTTL_CTL_ADDR                                  (APCS_APC04_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_OFFS                                  (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC04_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC04_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC04_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC04_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC04_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC04_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC04_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC04_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC04_OVR_CLKSEL_ADDR                                     (APCS_APC04_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC04_OVR_CLKSEL_OFFS                                     (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC04_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC04_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC04_OVR_CLKSEL_ADDR, HWIO_APCS_APC04_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC04_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC04_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC04_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC04_OVR_CLKSEL_IN)
#define HWIO_APCS_APC04_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC04_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC04_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC04_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC04_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC04_PLL_ALPHA_VAL_ADDR                                  (APCS_APC04_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_OFFS                                  (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC04_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC04_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC04_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC04_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC04_PLL_BIST_CTL_ADDR                                   (APCS_APC04_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC04_PLL_BIST_CTL_OFFS                                   (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC04_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC04_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_BIST_CTL_ADDR, HWIO_APCS_APC04_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC04_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC04_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC04_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC04_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC04_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC04_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC04_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC04_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC04_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC04_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC04_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC04_PLL_LVAL_BOOST_ADDR                                 (APCS_APC04_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_OFFS                                 (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC04_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC04_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC04_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_ADDR                              (APCS_APC04_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_OFFS                              (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC04_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC04_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC04_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC04_PLL_L_VAL_ADDR                                      (APCS_APC04_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC04_PLL_L_VAL_OFFS                                      (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC04_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC04_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_L_VAL_ADDR, HWIO_APCS_APC04_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC04_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC04_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC04_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC04_PLL_L_VAL_IN)
#define HWIO_APCS_APC04_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC04_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC04_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC04_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_ADDR                               (APCS_APC04_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_OFFS                               (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC04_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC04_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC04_PLL_MODE_ADDR                                       (APCS_APC04_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC04_PLL_MODE_OFFS                                       (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC04_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC04_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_MODE_ADDR, HWIO_APCS_APC04_PLL_MODE_RMSK)
#define HWIO_APCS_APC04_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC04_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC04_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_MODE_ADDR,m,v,HWIO_APCS_APC04_PLL_MODE_IN)
#define HWIO_APCS_APC04_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC04_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC04_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC04_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC04_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC04_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC04_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC04_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC04_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC04_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC04_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC04_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC04_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC04_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC04_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC04_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC04_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC04_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC04_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC04_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC04_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC04_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC04_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC04_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC04_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC04_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC04_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC04_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC04_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC04_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC04_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC04_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC04_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC04_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC04_PLL_STATUS_ADDR                                     (APCS_APC04_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC04_PLL_STATUS_OFFS                                     (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC04_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC04_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_STATUS_ADDR, HWIO_APCS_APC04_PLL_STATUS_RMSK)
#define HWIO_APCS_APC04_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC04_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC04_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_ADDR                                (APCS_APC04_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_OFFS                                (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC04_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC04_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC04_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_ADDR                                (APCS_APC04_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_OFFS                                (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC04_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC04_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC04_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC04_PLL_USER_CTL_ADDR                                   (APCS_APC04_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC04_PLL_USER_CTL_OFFS                                   (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC04_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC04_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_USER_CTL_ADDR, HWIO_APCS_APC04_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC04_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC04_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC04_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC04_PLL_USER_CTL_IN)
#define HWIO_APCS_APC04_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC04_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC04_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC04_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC04_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC04_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC04_PSCTL_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC04_PSCTL_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC04_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_PSCTL_ADDR, HWIO_APCS_APC04_PSCTL_RMSK)
#define HWIO_APCS_APC04_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_PSCTL_ADDR, m)
#define HWIO_APCS_APC04_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_PSCTL_ADDR,v)
#define HWIO_APCS_APC04_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_PSCTL_ADDR,m,v,HWIO_APCS_APC04_PSCTL_IN)
#define HWIO_APCS_APC04_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC04_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC04_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC04_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC04_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC04_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC04_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC04_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC04_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC04_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC04_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC04_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC04_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC04_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC04_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC04_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC04_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC04_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC04_QLL_EAR_ADDR                                        (APCS_APC04_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC04_QLL_EAR_OFFS                                        (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC04_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC04_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC04_QLL_EAR_ADDR, HWIO_APCS_APC04_QLL_EAR_RMSK)
#define HWIO_APCS_APC04_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC04_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC04_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC04_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC04_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC04_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC04_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC04_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC04_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC04_QLL_ESR_ADDR                                        (APCS_APC04_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC04_QLL_ESR_OFFS                                        (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC04_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC04_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESR_ADDR, HWIO_APCS_APC04_QLL_ESR_RMSK)
#define HWIO_APCS_APC04_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC04_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC04_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC04_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_QLL_ESR_ADDR,m,v,HWIO_APCS_APC04_QLL_ESR_IN)
#define HWIO_APCS_APC04_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC04_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC04_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC04_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC04_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC04_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC04_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC04_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC04_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC04_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC04_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC04_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC04_QLL_ESRS_ADDR                                       (APCS_APC04_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC04_QLL_ESRS_OFFS                                       (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC04_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC04_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESRS_ADDR, HWIO_APCS_APC04_QLL_ESRS_RMSK)
#define HWIO_APCS_APC04_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC04_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC04_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC04_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC04_QLL_ESRS_IN)
#define HWIO_APCS_APC04_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC04_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC04_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC04_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC04_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC04_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC04_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC04_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC04_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC04_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC04_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC04_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC04_QLL_ESYNR_ADDR                                      (APCS_APC04_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC04_QLL_ESYNR_OFFS                                      (APCS_APC04_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC04_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC04_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESYNR_ADDR, HWIO_APCS_APC04_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC04_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC04_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC04_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC04_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC04_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC04_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC04_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC04_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC04_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC04_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC04_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC04_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC04_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC04_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC04_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC04_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC04_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC04_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC04_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC04_SSSCTL_ADDR                                         (APCS_APC04_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC04_SSSCTL_OFFS                                         (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC04_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC04_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_SSSCTL_ADDR, HWIO_APCS_APC04_SSSCTL_RMSK)
#define HWIO_APCS_APC04_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_SSSCTL_ADDR, m)
#define HWIO_APCS_APC04_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_SSSCTL_ADDR,v)
#define HWIO_APCS_APC04_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_SSSCTL_ADDR,m,v,HWIO_APCS_APC04_SSSCTL_IN)
#define HWIO_APCS_APC04_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC04_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC04_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC04_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC04_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC04_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC04_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC04_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC04_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC04_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC04_STCTL_ADDR                                          (APCS_APC04_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC04_STCTL_OFFS                                          (APCS_APC04_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC04_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC04_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC04_STCTL_ADDR, HWIO_APCS_APC04_STCTL_RMSK)
#define HWIO_APCS_APC04_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC04_STCTL_ADDR, m)
#define HWIO_APCS_APC04_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC04_STCTL_ADDR,v)
#define HWIO_APCS_APC04_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC04_STCTL_ADDR,m,v,HWIO_APCS_APC04_STCTL_IN)
#define HWIO_APCS_APC04_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC04_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC04_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC04_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC04_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC04_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC04_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC04_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC05_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC05_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01440000)
#define APCS_APC05_CPM_REG_BASE_OFFS                                        0x01440000

#define HWIO_APCS_APC05_ACDCR_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC05_ACDCR_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC05_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC05_ACDCR_ADDR, HWIO_APCS_APC05_ACDCR_RMSK)
#define HWIO_APCS_APC05_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_ACDCR_ADDR, m)
#define HWIO_APCS_APC05_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_ACDCR_ADDR,v)
#define HWIO_APCS_APC05_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_ACDCR_ADDR,m,v,HWIO_APCS_APC05_ACDCR_IN)
#define HWIO_APCS_APC05_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC05_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC05_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC05_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC05_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC05_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC05_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC05_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC05_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC05_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC05_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC05_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC05_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC05_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC05_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC05_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC05_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC05_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC05_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC05_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC05_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC05_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC05_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC05_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC05_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC05_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC05_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC05_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC05_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC05_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC05_ACDDVMRC_ADDR                                       (APCS_APC05_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC05_ACDDVMRC_OFFS                                       (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC05_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC05_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC05_ACDDVMRC_ADDR, HWIO_APCS_APC05_ACDDVMRC_RMSK)
#define HWIO_APCS_APC05_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC05_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC05_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC05_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC05_ACDDVMRC_IN)
#define HWIO_APCS_APC05_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC05_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC05_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC05_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC05_ACDSSCR_ADDR                                        (APCS_APC05_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC05_ACDSSCR_OFFS                                        (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC05_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC05_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC05_ACDSSCR_ADDR, HWIO_APCS_APC05_ACDSSCR_RMSK)
#define HWIO_APCS_APC05_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC05_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC05_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_ACDSSCR_ADDR,m,v,HWIO_APCS_APC05_ACDSSCR_IN)
#define HWIO_APCS_APC05_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC05_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC05_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC05_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC05_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC05_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC05_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC05_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC05_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC05_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC05_ACDTD_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC05_ACDTD_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC05_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC05_ACDTD_ADDR, HWIO_APCS_APC05_ACDTD_RMSK)
#define HWIO_APCS_APC05_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_ACDTD_ADDR, m)
#define HWIO_APCS_APC05_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC05_ACDTD_ADDR,v)
#define HWIO_APCS_APC05_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_ACDTD_ADDR,m,v,HWIO_APCS_APC05_ACDTD_IN)
#define HWIO_APCS_APC05_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC05_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC05_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC05_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC05_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC05_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC05_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC05_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC05_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC05_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC05_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC05_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC05_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC05_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC05_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC05_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC05_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC05_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC05_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC05_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC05_ALT_CLK_CTL_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC05_ALT_CLK_CTL_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC05_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_ALT_CLK_CTL_ADDR, HWIO_APCS_APC05_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC05_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC05_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC05_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC05_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC05_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC05_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC05_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC05_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC05_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC05_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC05_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC05_AUX_CBCR_ADDR                                       (APCS_APC05_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC05_AUX_CBCR_OFFS                                       (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC05_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC05_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC05_AUX_CBCR_ADDR, HWIO_APCS_APC05_AUX_CBCR_RMSK)
#define HWIO_APCS_APC05_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC05_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC05_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC05_AUX_CBCR_IN)
#define HWIO_APCS_APC05_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC05_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC05_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC05_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC05_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC05_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC05_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC05_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC05_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC05_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC05_AVM_BNC_LMT_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC05_AVM_BNC_LMT_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC05_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_BNC_LMT_ADDR, HWIO_APCS_APC05_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC05_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC05_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC05_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC05_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC05_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC05_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC05_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC05_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC05_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC05_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC05_AVM_CNT0_TR_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC05_AVM_CNT0_TR_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC05_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_CNT0_TR_ADDR, HWIO_APCS_APC05_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC05_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC05_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC05_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC05_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC05_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC05_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC05_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC05_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC05_AVM_CNT1_TR_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC05_AVM_CNT1_TR_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC05_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_CNT1_TR_ADDR, HWIO_APCS_APC05_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC05_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC05_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC05_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC05_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC05_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC05_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC05_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC05_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC05_AVM_CTL_ADDR                                        (APCS_APC05_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC05_AVM_CTL_OFFS                                        (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC05_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC05_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_CTL_ADDR, HWIO_APCS_APC05_AVM_CTL_RMSK)
#define HWIO_APCS_APC05_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC05_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC05_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_CTL_ADDR,m,v,HWIO_APCS_APC05_AVM_CTL_IN)
#define HWIO_APCS_APC05_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC05_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC05_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC05_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC05_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC05_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC05_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC05_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC05_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC05_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC05_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC05_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC05_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC05_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC05_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC05_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC05_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC05_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC05_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC05_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC05_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC05_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC05_AVM_DRP_LMT_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC05_AVM_DRP_LMT_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC05_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_DRP_LMT_ADDR, HWIO_APCS_APC05_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC05_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC05_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC05_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC05_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC05_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC05_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC05_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC05_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC05_AVM_TRM_ADDR                                        (APCS_APC05_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC05_AVM_TRM_OFFS                                        (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC05_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC05_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_TRM_ADDR, HWIO_APCS_APC05_AVM_TRM_RMSK)
#define HWIO_APCS_APC05_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC05_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC05_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_TRM_ADDR,m,v,HWIO_APCS_APC05_AVM_TRM_IN)
#define HWIO_APCS_APC05_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC05_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC05_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC05_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC05_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC05_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC05_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC05_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC05_AVM_VTM_CFG_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC05_AVM_VTM_CFG_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC05_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC05_AVM_VTM_CFG_ADDR, HWIO_APCS_APC05_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC05_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC05_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC05_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC05_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC05_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC05_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC05_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC05_CLKCR_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC05_CLKCR_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC05_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC05_CLKCR_ADDR, HWIO_APCS_APC05_CLKCR_RMSK)
#define HWIO_APCS_APC05_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CLKCR_ADDR, m)
#define HWIO_APCS_APC05_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CLKCR_ADDR,v)
#define HWIO_APCS_APC05_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CLKCR_ADDR,m,v,HWIO_APCS_APC05_CLKCR_IN)
#define HWIO_APCS_APC05_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC05_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC05_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC05_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC05_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC05_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC05_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC05_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC05_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC05_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC05_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC05_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC05_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC05_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC05_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC05_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC05_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC05_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC05_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC05_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC05_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC05_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC05_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC05_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC05_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC05_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC05_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC05_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC05_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC05_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC05_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC05_CLKSEL_ADDR                                         (APCS_APC05_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC05_CLKSEL_OFFS                                         (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC05_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC05_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC05_CLKSEL_ADDR, HWIO_APCS_APC05_CLKSEL_RMSK)
#define HWIO_APCS_APC05_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CLKSEL_ADDR, m)
#define HWIO_APCS_APC05_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CLKSEL_ADDR,v)
#define HWIO_APCS_APC05_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CLKSEL_ADDR,m,v,HWIO_APCS_APC05_CLKSEL_IN)
#define HWIO_APCS_APC05_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC05_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC05_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC05_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC05_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC05_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC05_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC05_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC05_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC05_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC05_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC05_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC05_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC05_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC05_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC05_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC05_CLKSR_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC05_CLKSR_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC05_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC05_CLKSR_ADDR, HWIO_APCS_APC05_CLKSR_RMSK)
#define HWIO_APCS_APC05_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CLKSR_ADDR, m)
#define HWIO_APCS_APC05_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC05_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC05_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC05_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC05_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC05_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC05_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC05_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC05_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC05_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC05_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC05_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC05_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC05_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC05_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC05_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC05_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC05_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC05_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC05_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC05_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC05_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC05_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC05_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC05_CPM_SPARE0_ADDR                                     (APCS_APC05_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC05_CPM_SPARE0_OFFS                                     (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC05_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC05_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE0_ADDR, HWIO_APCS_APC05_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC05_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC05_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC05_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC05_CPM_SPARE0_IN)
#define HWIO_APCS_APC05_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC05_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC05_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC05_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC05_CPM_SPARE1_ADDR                                     (APCS_APC05_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC05_CPM_SPARE1_OFFS                                     (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC05_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC05_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE1_ADDR, HWIO_APCS_APC05_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC05_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC05_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC05_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC05_CPM_SPARE1_IN)
#define HWIO_APCS_APC05_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC05_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC05_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC05_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC05_CPM_SPARE2_ADDR                                     (APCS_APC05_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC05_CPM_SPARE2_OFFS                                     (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC05_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC05_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE2_ADDR, HWIO_APCS_APC05_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC05_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC05_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC05_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC05_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC05_CPM_SPARE2_IN)
#define HWIO_APCS_APC05_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC05_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC05_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC05_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC05_DIAG_CNTR_CTL_ADDR                                  (APCS_APC05_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_OFFS                                  (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC05_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC05_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC05_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC05_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC05_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC05_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC05_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC05_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC05_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC05_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC05_HW_DCVS_CTL_ADDR                                    (APCS_APC05_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC05_HW_DCVS_CTL_OFFS                                    (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC05_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC05_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_HW_DCVS_CTL_ADDR, HWIO_APCS_APC05_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC05_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC05_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC05_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC05_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC05_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC05_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC05_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC05_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC05_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC05_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC05_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC05_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC05_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC05_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC05_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC05_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC05_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC05_LM_THRTTL_CTL_ADDR                                  (APCS_APC05_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_OFFS                                  (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC05_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC05_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC05_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC05_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC05_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC05_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC05_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC05_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC05_OVR_CLKSEL_ADDR                                     (APCS_APC05_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC05_OVR_CLKSEL_OFFS                                     (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC05_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC05_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC05_OVR_CLKSEL_ADDR, HWIO_APCS_APC05_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC05_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC05_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC05_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC05_OVR_CLKSEL_IN)
#define HWIO_APCS_APC05_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC05_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC05_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC05_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC05_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC05_PLL_ALPHA_VAL_ADDR                                  (APCS_APC05_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_OFFS                                  (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC05_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC05_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC05_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC05_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC05_PLL_BIST_CTL_ADDR                                   (APCS_APC05_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC05_PLL_BIST_CTL_OFFS                                   (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC05_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC05_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_BIST_CTL_ADDR, HWIO_APCS_APC05_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC05_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC05_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC05_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC05_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC05_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC05_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC05_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC05_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC05_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC05_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC05_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC05_PLL_LVAL_BOOST_ADDR                                 (APCS_APC05_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_OFFS                                 (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC05_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC05_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC05_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_ADDR                              (APCS_APC05_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_OFFS                              (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC05_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC05_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC05_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC05_PLL_L_VAL_ADDR                                      (APCS_APC05_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC05_PLL_L_VAL_OFFS                                      (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC05_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC05_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_L_VAL_ADDR, HWIO_APCS_APC05_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC05_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC05_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC05_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC05_PLL_L_VAL_IN)
#define HWIO_APCS_APC05_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC05_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC05_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC05_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_ADDR                               (APCS_APC05_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_OFFS                               (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC05_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC05_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC05_PLL_MODE_ADDR                                       (APCS_APC05_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC05_PLL_MODE_OFFS                                       (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC05_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC05_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_MODE_ADDR, HWIO_APCS_APC05_PLL_MODE_RMSK)
#define HWIO_APCS_APC05_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC05_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC05_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_MODE_ADDR,m,v,HWIO_APCS_APC05_PLL_MODE_IN)
#define HWIO_APCS_APC05_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC05_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC05_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC05_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC05_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC05_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC05_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC05_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC05_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC05_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC05_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC05_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC05_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC05_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC05_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC05_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC05_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC05_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC05_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC05_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC05_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC05_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC05_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC05_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC05_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC05_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC05_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC05_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC05_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC05_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC05_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC05_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC05_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC05_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC05_PLL_STATUS_ADDR                                     (APCS_APC05_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC05_PLL_STATUS_OFFS                                     (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC05_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC05_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_STATUS_ADDR, HWIO_APCS_APC05_PLL_STATUS_RMSK)
#define HWIO_APCS_APC05_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC05_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC05_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_ADDR                                (APCS_APC05_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_OFFS                                (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC05_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC05_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC05_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_ADDR                                (APCS_APC05_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_OFFS                                (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC05_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC05_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC05_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC05_PLL_USER_CTL_ADDR                                   (APCS_APC05_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC05_PLL_USER_CTL_OFFS                                   (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC05_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC05_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_USER_CTL_ADDR, HWIO_APCS_APC05_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC05_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC05_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC05_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC05_PLL_USER_CTL_IN)
#define HWIO_APCS_APC05_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC05_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC05_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC05_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC05_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC05_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC05_PSCTL_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC05_PSCTL_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC05_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_PSCTL_ADDR, HWIO_APCS_APC05_PSCTL_RMSK)
#define HWIO_APCS_APC05_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_PSCTL_ADDR, m)
#define HWIO_APCS_APC05_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_PSCTL_ADDR,v)
#define HWIO_APCS_APC05_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_PSCTL_ADDR,m,v,HWIO_APCS_APC05_PSCTL_IN)
#define HWIO_APCS_APC05_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC05_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC05_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC05_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC05_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC05_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC05_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC05_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC05_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC05_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC05_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC05_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC05_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC05_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC05_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC05_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC05_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC05_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC05_QLL_EAR_ADDR                                        (APCS_APC05_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC05_QLL_EAR_OFFS                                        (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC05_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC05_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC05_QLL_EAR_ADDR, HWIO_APCS_APC05_QLL_EAR_RMSK)
#define HWIO_APCS_APC05_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC05_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC05_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC05_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC05_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC05_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC05_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC05_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC05_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC05_QLL_ESR_ADDR                                        (APCS_APC05_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC05_QLL_ESR_OFFS                                        (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC05_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC05_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESR_ADDR, HWIO_APCS_APC05_QLL_ESR_RMSK)
#define HWIO_APCS_APC05_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC05_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC05_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC05_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_QLL_ESR_ADDR,m,v,HWIO_APCS_APC05_QLL_ESR_IN)
#define HWIO_APCS_APC05_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC05_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC05_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC05_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC05_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC05_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC05_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC05_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC05_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC05_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC05_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC05_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC05_QLL_ESRS_ADDR                                       (APCS_APC05_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC05_QLL_ESRS_OFFS                                       (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC05_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC05_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESRS_ADDR, HWIO_APCS_APC05_QLL_ESRS_RMSK)
#define HWIO_APCS_APC05_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC05_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC05_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC05_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC05_QLL_ESRS_IN)
#define HWIO_APCS_APC05_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC05_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC05_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC05_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC05_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC05_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC05_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC05_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC05_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC05_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC05_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC05_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC05_QLL_ESYNR_ADDR                                      (APCS_APC05_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC05_QLL_ESYNR_OFFS                                      (APCS_APC05_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC05_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC05_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESYNR_ADDR, HWIO_APCS_APC05_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC05_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC05_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC05_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC05_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC05_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC05_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC05_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC05_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC05_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC05_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC05_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC05_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC05_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC05_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC05_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC05_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC05_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC05_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC05_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC05_SSSCTL_ADDR                                         (APCS_APC05_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC05_SSSCTL_OFFS                                         (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC05_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC05_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_SSSCTL_ADDR, HWIO_APCS_APC05_SSSCTL_RMSK)
#define HWIO_APCS_APC05_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_SSSCTL_ADDR, m)
#define HWIO_APCS_APC05_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_SSSCTL_ADDR,v)
#define HWIO_APCS_APC05_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_SSSCTL_ADDR,m,v,HWIO_APCS_APC05_SSSCTL_IN)
#define HWIO_APCS_APC05_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC05_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC05_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC05_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC05_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC05_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC05_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC05_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC05_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC05_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC05_STCTL_ADDR                                          (APCS_APC05_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC05_STCTL_OFFS                                          (APCS_APC05_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC05_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC05_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC05_STCTL_ADDR, HWIO_APCS_APC05_STCTL_RMSK)
#define HWIO_APCS_APC05_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC05_STCTL_ADDR, m)
#define HWIO_APCS_APC05_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC05_STCTL_ADDR,v)
#define HWIO_APCS_APC05_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC05_STCTL_ADDR,m,v,HWIO_APCS_APC05_STCTL_IN)
#define HWIO_APCS_APC05_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC05_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC05_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC05_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC05_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC05_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC05_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC05_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC06_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC06_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01340000)
#define APCS_APC06_CPM_REG_BASE_OFFS                                        0x01340000

#define HWIO_APCS_APC06_ACDCR_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC06_ACDCR_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC06_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC06_ACDCR_ADDR, HWIO_APCS_APC06_ACDCR_RMSK)
#define HWIO_APCS_APC06_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_ACDCR_ADDR, m)
#define HWIO_APCS_APC06_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_ACDCR_ADDR,v)
#define HWIO_APCS_APC06_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_ACDCR_ADDR,m,v,HWIO_APCS_APC06_ACDCR_IN)
#define HWIO_APCS_APC06_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC06_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC06_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC06_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC06_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC06_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC06_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC06_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC06_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC06_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC06_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC06_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC06_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC06_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC06_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC06_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC06_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC06_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC06_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC06_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC06_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC06_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC06_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC06_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC06_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC06_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC06_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC06_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC06_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC06_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC06_ACDDVMRC_ADDR                                       (APCS_APC06_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC06_ACDDVMRC_OFFS                                       (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC06_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC06_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC06_ACDDVMRC_ADDR, HWIO_APCS_APC06_ACDDVMRC_RMSK)
#define HWIO_APCS_APC06_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC06_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC06_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC06_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC06_ACDDVMRC_IN)
#define HWIO_APCS_APC06_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC06_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC06_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC06_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC06_ACDSSCR_ADDR                                        (APCS_APC06_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC06_ACDSSCR_OFFS                                        (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC06_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC06_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC06_ACDSSCR_ADDR, HWIO_APCS_APC06_ACDSSCR_RMSK)
#define HWIO_APCS_APC06_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC06_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC06_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_ACDSSCR_ADDR,m,v,HWIO_APCS_APC06_ACDSSCR_IN)
#define HWIO_APCS_APC06_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC06_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC06_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC06_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC06_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC06_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC06_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC06_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC06_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC06_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC06_ACDTD_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC06_ACDTD_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC06_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC06_ACDTD_ADDR, HWIO_APCS_APC06_ACDTD_RMSK)
#define HWIO_APCS_APC06_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_ACDTD_ADDR, m)
#define HWIO_APCS_APC06_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC06_ACDTD_ADDR,v)
#define HWIO_APCS_APC06_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_ACDTD_ADDR,m,v,HWIO_APCS_APC06_ACDTD_IN)
#define HWIO_APCS_APC06_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC06_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC06_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC06_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC06_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC06_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC06_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC06_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC06_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC06_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC06_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC06_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC06_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC06_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC06_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC06_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC06_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC06_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC06_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC06_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC06_ALT_CLK_CTL_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC06_ALT_CLK_CTL_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC06_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_ALT_CLK_CTL_ADDR, HWIO_APCS_APC06_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC06_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC06_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC06_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC06_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC06_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC06_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC06_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC06_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC06_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC06_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC06_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC06_AUX_CBCR_ADDR                                       (APCS_APC06_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC06_AUX_CBCR_OFFS                                       (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC06_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC06_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC06_AUX_CBCR_ADDR, HWIO_APCS_APC06_AUX_CBCR_RMSK)
#define HWIO_APCS_APC06_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC06_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC06_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC06_AUX_CBCR_IN)
#define HWIO_APCS_APC06_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC06_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC06_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC06_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC06_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC06_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC06_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC06_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC06_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC06_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC06_AVM_BNC_LMT_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC06_AVM_BNC_LMT_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC06_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_BNC_LMT_ADDR, HWIO_APCS_APC06_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC06_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC06_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC06_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC06_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC06_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC06_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC06_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC06_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC06_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC06_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC06_AVM_CNT0_TR_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC06_AVM_CNT0_TR_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC06_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_CNT0_TR_ADDR, HWIO_APCS_APC06_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC06_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC06_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC06_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC06_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC06_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC06_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC06_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC06_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC06_AVM_CNT1_TR_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC06_AVM_CNT1_TR_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC06_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_CNT1_TR_ADDR, HWIO_APCS_APC06_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC06_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC06_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC06_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC06_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC06_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC06_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC06_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC06_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC06_AVM_CTL_ADDR                                        (APCS_APC06_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC06_AVM_CTL_OFFS                                        (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC06_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC06_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_CTL_ADDR, HWIO_APCS_APC06_AVM_CTL_RMSK)
#define HWIO_APCS_APC06_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC06_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC06_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_CTL_ADDR,m,v,HWIO_APCS_APC06_AVM_CTL_IN)
#define HWIO_APCS_APC06_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC06_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC06_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC06_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC06_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC06_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC06_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC06_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC06_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC06_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC06_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC06_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC06_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC06_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC06_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC06_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC06_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC06_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC06_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC06_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC06_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC06_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC06_AVM_DRP_LMT_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC06_AVM_DRP_LMT_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC06_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_DRP_LMT_ADDR, HWIO_APCS_APC06_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC06_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC06_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC06_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC06_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC06_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC06_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC06_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC06_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC06_AVM_TRM_ADDR                                        (APCS_APC06_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC06_AVM_TRM_OFFS                                        (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC06_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC06_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_TRM_ADDR, HWIO_APCS_APC06_AVM_TRM_RMSK)
#define HWIO_APCS_APC06_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC06_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC06_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_TRM_ADDR,m,v,HWIO_APCS_APC06_AVM_TRM_IN)
#define HWIO_APCS_APC06_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC06_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC06_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC06_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC06_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC06_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC06_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC06_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC06_AVM_VTM_CFG_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC06_AVM_VTM_CFG_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC06_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC06_AVM_VTM_CFG_ADDR, HWIO_APCS_APC06_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC06_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC06_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC06_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC06_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC06_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC06_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC06_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC06_CLKCR_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC06_CLKCR_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC06_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC06_CLKCR_ADDR, HWIO_APCS_APC06_CLKCR_RMSK)
#define HWIO_APCS_APC06_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CLKCR_ADDR, m)
#define HWIO_APCS_APC06_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CLKCR_ADDR,v)
#define HWIO_APCS_APC06_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CLKCR_ADDR,m,v,HWIO_APCS_APC06_CLKCR_IN)
#define HWIO_APCS_APC06_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC06_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC06_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC06_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC06_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC06_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC06_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC06_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC06_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC06_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC06_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC06_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC06_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC06_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC06_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC06_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC06_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC06_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC06_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC06_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC06_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC06_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC06_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC06_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC06_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC06_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC06_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC06_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC06_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC06_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC06_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC06_CLKSEL_ADDR                                         (APCS_APC06_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC06_CLKSEL_OFFS                                         (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC06_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC06_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC06_CLKSEL_ADDR, HWIO_APCS_APC06_CLKSEL_RMSK)
#define HWIO_APCS_APC06_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CLKSEL_ADDR, m)
#define HWIO_APCS_APC06_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CLKSEL_ADDR,v)
#define HWIO_APCS_APC06_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CLKSEL_ADDR,m,v,HWIO_APCS_APC06_CLKSEL_IN)
#define HWIO_APCS_APC06_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC06_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC06_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC06_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC06_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC06_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC06_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC06_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC06_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC06_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC06_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC06_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC06_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC06_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC06_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC06_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC06_CLKSR_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC06_CLKSR_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC06_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC06_CLKSR_ADDR, HWIO_APCS_APC06_CLKSR_RMSK)
#define HWIO_APCS_APC06_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CLKSR_ADDR, m)
#define HWIO_APCS_APC06_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC06_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC06_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC06_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC06_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC06_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC06_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC06_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC06_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC06_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC06_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC06_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC06_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC06_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC06_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC06_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC06_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC06_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC06_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC06_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC06_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC06_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC06_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC06_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC06_CPM_SPARE0_ADDR                                     (APCS_APC06_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC06_CPM_SPARE0_OFFS                                     (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC06_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC06_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE0_ADDR, HWIO_APCS_APC06_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC06_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC06_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC06_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC06_CPM_SPARE0_IN)
#define HWIO_APCS_APC06_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC06_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC06_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC06_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC06_CPM_SPARE1_ADDR                                     (APCS_APC06_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC06_CPM_SPARE1_OFFS                                     (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC06_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC06_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE1_ADDR, HWIO_APCS_APC06_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC06_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC06_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC06_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC06_CPM_SPARE1_IN)
#define HWIO_APCS_APC06_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC06_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC06_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC06_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC06_CPM_SPARE2_ADDR                                     (APCS_APC06_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC06_CPM_SPARE2_OFFS                                     (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC06_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC06_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE2_ADDR, HWIO_APCS_APC06_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC06_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC06_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC06_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC06_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC06_CPM_SPARE2_IN)
#define HWIO_APCS_APC06_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC06_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC06_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC06_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC06_DIAG_CNTR_CTL_ADDR                                  (APCS_APC06_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_OFFS                                  (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC06_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC06_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC06_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC06_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC06_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC06_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC06_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC06_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC06_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC06_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC06_HW_DCVS_CTL_ADDR                                    (APCS_APC06_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC06_HW_DCVS_CTL_OFFS                                    (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC06_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC06_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_HW_DCVS_CTL_ADDR, HWIO_APCS_APC06_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC06_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC06_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC06_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC06_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC06_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC06_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC06_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC06_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC06_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC06_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC06_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC06_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC06_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC06_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC06_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC06_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC06_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC06_LM_THRTTL_CTL_ADDR                                  (APCS_APC06_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_OFFS                                  (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC06_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC06_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC06_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC06_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC06_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC06_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC06_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC06_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC06_OVR_CLKSEL_ADDR                                     (APCS_APC06_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC06_OVR_CLKSEL_OFFS                                     (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC06_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC06_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC06_OVR_CLKSEL_ADDR, HWIO_APCS_APC06_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC06_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC06_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC06_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC06_OVR_CLKSEL_IN)
#define HWIO_APCS_APC06_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC06_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC06_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC06_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC06_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC06_PLL_ALPHA_VAL_ADDR                                  (APCS_APC06_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_OFFS                                  (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC06_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC06_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC06_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC06_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC06_PLL_BIST_CTL_ADDR                                   (APCS_APC06_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC06_PLL_BIST_CTL_OFFS                                   (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC06_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC06_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_BIST_CTL_ADDR, HWIO_APCS_APC06_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC06_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC06_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC06_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC06_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC06_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC06_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC06_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC06_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC06_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC06_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC06_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC06_PLL_LVAL_BOOST_ADDR                                 (APCS_APC06_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_OFFS                                 (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC06_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC06_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC06_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_ADDR                              (APCS_APC06_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_OFFS                              (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC06_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC06_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC06_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC06_PLL_L_VAL_ADDR                                      (APCS_APC06_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC06_PLL_L_VAL_OFFS                                      (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC06_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC06_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_L_VAL_ADDR, HWIO_APCS_APC06_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC06_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC06_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC06_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC06_PLL_L_VAL_IN)
#define HWIO_APCS_APC06_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC06_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC06_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC06_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_ADDR                               (APCS_APC06_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_OFFS                               (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC06_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC06_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC06_PLL_MODE_ADDR                                       (APCS_APC06_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC06_PLL_MODE_OFFS                                       (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC06_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC06_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_MODE_ADDR, HWIO_APCS_APC06_PLL_MODE_RMSK)
#define HWIO_APCS_APC06_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC06_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC06_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_MODE_ADDR,m,v,HWIO_APCS_APC06_PLL_MODE_IN)
#define HWIO_APCS_APC06_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC06_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC06_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC06_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC06_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC06_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC06_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC06_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC06_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC06_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC06_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC06_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC06_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC06_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC06_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC06_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC06_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC06_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC06_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC06_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC06_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC06_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC06_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC06_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC06_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC06_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC06_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC06_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC06_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC06_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC06_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC06_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC06_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC06_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC06_PLL_STATUS_ADDR                                     (APCS_APC06_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC06_PLL_STATUS_OFFS                                     (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC06_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC06_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_STATUS_ADDR, HWIO_APCS_APC06_PLL_STATUS_RMSK)
#define HWIO_APCS_APC06_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC06_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC06_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_ADDR                                (APCS_APC06_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_OFFS                                (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC06_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC06_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC06_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_ADDR                                (APCS_APC06_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_OFFS                                (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC06_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC06_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC06_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC06_PLL_USER_CTL_ADDR                                   (APCS_APC06_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC06_PLL_USER_CTL_OFFS                                   (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC06_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC06_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_USER_CTL_ADDR, HWIO_APCS_APC06_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC06_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC06_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC06_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC06_PLL_USER_CTL_IN)
#define HWIO_APCS_APC06_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC06_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC06_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC06_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC06_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC06_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC06_PSCTL_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC06_PSCTL_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC06_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_PSCTL_ADDR, HWIO_APCS_APC06_PSCTL_RMSK)
#define HWIO_APCS_APC06_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_PSCTL_ADDR, m)
#define HWIO_APCS_APC06_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_PSCTL_ADDR,v)
#define HWIO_APCS_APC06_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_PSCTL_ADDR,m,v,HWIO_APCS_APC06_PSCTL_IN)
#define HWIO_APCS_APC06_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC06_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC06_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC06_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC06_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC06_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC06_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC06_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC06_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC06_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC06_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC06_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC06_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC06_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC06_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC06_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC06_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC06_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC06_QLL_EAR_ADDR                                        (APCS_APC06_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC06_QLL_EAR_OFFS                                        (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC06_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC06_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC06_QLL_EAR_ADDR, HWIO_APCS_APC06_QLL_EAR_RMSK)
#define HWIO_APCS_APC06_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC06_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC06_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC06_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC06_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC06_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC06_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC06_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC06_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC06_QLL_ESR_ADDR                                        (APCS_APC06_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC06_QLL_ESR_OFFS                                        (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC06_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC06_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESR_ADDR, HWIO_APCS_APC06_QLL_ESR_RMSK)
#define HWIO_APCS_APC06_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC06_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC06_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC06_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_QLL_ESR_ADDR,m,v,HWIO_APCS_APC06_QLL_ESR_IN)
#define HWIO_APCS_APC06_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC06_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC06_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC06_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC06_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC06_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC06_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC06_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC06_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC06_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC06_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC06_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC06_QLL_ESRS_ADDR                                       (APCS_APC06_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC06_QLL_ESRS_OFFS                                       (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC06_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC06_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESRS_ADDR, HWIO_APCS_APC06_QLL_ESRS_RMSK)
#define HWIO_APCS_APC06_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC06_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC06_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC06_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC06_QLL_ESRS_IN)
#define HWIO_APCS_APC06_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC06_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC06_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC06_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC06_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC06_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC06_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC06_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC06_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC06_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC06_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC06_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC06_QLL_ESYNR_ADDR                                      (APCS_APC06_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC06_QLL_ESYNR_OFFS                                      (APCS_APC06_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC06_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC06_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESYNR_ADDR, HWIO_APCS_APC06_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC06_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC06_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC06_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC06_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC06_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC06_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC06_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC06_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC06_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC06_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC06_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC06_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC06_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC06_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC06_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC06_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC06_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC06_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC06_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC06_SSSCTL_ADDR                                         (APCS_APC06_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC06_SSSCTL_OFFS                                         (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC06_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC06_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_SSSCTL_ADDR, HWIO_APCS_APC06_SSSCTL_RMSK)
#define HWIO_APCS_APC06_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_SSSCTL_ADDR, m)
#define HWIO_APCS_APC06_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_SSSCTL_ADDR,v)
#define HWIO_APCS_APC06_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_SSSCTL_ADDR,m,v,HWIO_APCS_APC06_SSSCTL_IN)
#define HWIO_APCS_APC06_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC06_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC06_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC06_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC06_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC06_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC06_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC06_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC06_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC06_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC06_STCTL_ADDR                                          (APCS_APC06_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC06_STCTL_OFFS                                          (APCS_APC06_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC06_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC06_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC06_STCTL_ADDR, HWIO_APCS_APC06_STCTL_RMSK)
#define HWIO_APCS_APC06_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC06_STCTL_ADDR, m)
#define HWIO_APCS_APC06_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC06_STCTL_ADDR,v)
#define HWIO_APCS_APC06_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC06_STCTL_ADDR,m,v,HWIO_APCS_APC06_STCTL_IN)
#define HWIO_APCS_APC06_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC06_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC06_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC06_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC06_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC06_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC06_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC06_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC07_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC07_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00840000)
#define APCS_APC07_CPM_REG_BASE_OFFS                                        0x00840000

#define HWIO_APCS_APC07_ACDCR_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC07_ACDCR_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC07_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC07_ACDCR_ADDR, HWIO_APCS_APC07_ACDCR_RMSK)
#define HWIO_APCS_APC07_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_ACDCR_ADDR, m)
#define HWIO_APCS_APC07_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_ACDCR_ADDR,v)
#define HWIO_APCS_APC07_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_ACDCR_ADDR,m,v,HWIO_APCS_APC07_ACDCR_IN)
#define HWIO_APCS_APC07_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC07_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC07_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC07_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC07_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC07_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC07_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC07_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC07_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC07_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC07_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC07_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC07_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC07_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC07_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC07_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC07_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC07_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC07_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC07_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC07_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC07_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC07_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC07_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC07_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC07_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC07_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC07_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC07_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC07_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC07_ACDDVMRC_ADDR                                       (APCS_APC07_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC07_ACDDVMRC_OFFS                                       (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC07_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC07_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC07_ACDDVMRC_ADDR, HWIO_APCS_APC07_ACDDVMRC_RMSK)
#define HWIO_APCS_APC07_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC07_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC07_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC07_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC07_ACDDVMRC_IN)
#define HWIO_APCS_APC07_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC07_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC07_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC07_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC07_ACDSSCR_ADDR                                        (APCS_APC07_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC07_ACDSSCR_OFFS                                        (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC07_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC07_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC07_ACDSSCR_ADDR, HWIO_APCS_APC07_ACDSSCR_RMSK)
#define HWIO_APCS_APC07_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC07_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC07_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_ACDSSCR_ADDR,m,v,HWIO_APCS_APC07_ACDSSCR_IN)
#define HWIO_APCS_APC07_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC07_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC07_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC07_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC07_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC07_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC07_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC07_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC07_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC07_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC07_ACDTD_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC07_ACDTD_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC07_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC07_ACDTD_ADDR, HWIO_APCS_APC07_ACDTD_RMSK)
#define HWIO_APCS_APC07_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_ACDTD_ADDR, m)
#define HWIO_APCS_APC07_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC07_ACDTD_ADDR,v)
#define HWIO_APCS_APC07_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_ACDTD_ADDR,m,v,HWIO_APCS_APC07_ACDTD_IN)
#define HWIO_APCS_APC07_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC07_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC07_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC07_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC07_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC07_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC07_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC07_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC07_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC07_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC07_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC07_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC07_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC07_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC07_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC07_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC07_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC07_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC07_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC07_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC07_ALT_CLK_CTL_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC07_ALT_CLK_CTL_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC07_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_ALT_CLK_CTL_ADDR, HWIO_APCS_APC07_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC07_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC07_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC07_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC07_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC07_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC07_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC07_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC07_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC07_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC07_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC07_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC07_AUX_CBCR_ADDR                                       (APCS_APC07_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC07_AUX_CBCR_OFFS                                       (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC07_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC07_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC07_AUX_CBCR_ADDR, HWIO_APCS_APC07_AUX_CBCR_RMSK)
#define HWIO_APCS_APC07_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC07_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC07_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC07_AUX_CBCR_IN)
#define HWIO_APCS_APC07_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC07_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC07_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC07_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC07_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC07_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC07_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC07_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC07_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC07_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC07_AVM_BNC_LMT_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC07_AVM_BNC_LMT_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC07_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_BNC_LMT_ADDR, HWIO_APCS_APC07_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC07_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC07_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC07_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC07_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC07_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC07_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC07_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC07_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC07_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC07_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC07_AVM_CNT0_TR_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC07_AVM_CNT0_TR_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC07_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_CNT0_TR_ADDR, HWIO_APCS_APC07_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC07_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC07_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC07_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC07_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC07_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC07_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC07_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC07_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC07_AVM_CNT1_TR_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC07_AVM_CNT1_TR_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC07_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_CNT1_TR_ADDR, HWIO_APCS_APC07_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC07_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC07_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC07_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC07_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC07_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC07_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC07_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC07_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC07_AVM_CTL_ADDR                                        (APCS_APC07_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC07_AVM_CTL_OFFS                                        (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC07_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC07_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_CTL_ADDR, HWIO_APCS_APC07_AVM_CTL_RMSK)
#define HWIO_APCS_APC07_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC07_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC07_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_CTL_ADDR,m,v,HWIO_APCS_APC07_AVM_CTL_IN)
#define HWIO_APCS_APC07_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC07_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC07_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC07_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC07_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC07_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC07_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC07_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC07_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC07_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC07_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC07_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC07_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC07_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC07_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC07_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC07_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC07_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC07_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC07_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC07_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC07_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC07_AVM_DRP_LMT_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC07_AVM_DRP_LMT_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC07_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_DRP_LMT_ADDR, HWIO_APCS_APC07_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC07_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC07_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC07_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC07_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC07_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC07_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC07_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC07_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC07_AVM_TRM_ADDR                                        (APCS_APC07_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC07_AVM_TRM_OFFS                                        (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC07_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC07_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_TRM_ADDR, HWIO_APCS_APC07_AVM_TRM_RMSK)
#define HWIO_APCS_APC07_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC07_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC07_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_TRM_ADDR,m,v,HWIO_APCS_APC07_AVM_TRM_IN)
#define HWIO_APCS_APC07_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC07_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC07_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC07_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC07_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC07_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC07_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC07_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC07_AVM_VTM_CFG_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC07_AVM_VTM_CFG_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC07_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC07_AVM_VTM_CFG_ADDR, HWIO_APCS_APC07_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC07_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC07_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC07_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC07_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC07_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC07_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC07_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC07_CLKCR_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC07_CLKCR_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC07_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC07_CLKCR_ADDR, HWIO_APCS_APC07_CLKCR_RMSK)
#define HWIO_APCS_APC07_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CLKCR_ADDR, m)
#define HWIO_APCS_APC07_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CLKCR_ADDR,v)
#define HWIO_APCS_APC07_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CLKCR_ADDR,m,v,HWIO_APCS_APC07_CLKCR_IN)
#define HWIO_APCS_APC07_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC07_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC07_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC07_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC07_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC07_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC07_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC07_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC07_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC07_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC07_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC07_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC07_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC07_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC07_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC07_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC07_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC07_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC07_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC07_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC07_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC07_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC07_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC07_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC07_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC07_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC07_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC07_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC07_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC07_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC07_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC07_CLKSEL_ADDR                                         (APCS_APC07_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC07_CLKSEL_OFFS                                         (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC07_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC07_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC07_CLKSEL_ADDR, HWIO_APCS_APC07_CLKSEL_RMSK)
#define HWIO_APCS_APC07_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CLKSEL_ADDR, m)
#define HWIO_APCS_APC07_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CLKSEL_ADDR,v)
#define HWIO_APCS_APC07_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CLKSEL_ADDR,m,v,HWIO_APCS_APC07_CLKSEL_IN)
#define HWIO_APCS_APC07_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC07_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC07_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC07_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC07_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC07_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC07_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC07_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC07_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC07_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC07_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC07_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC07_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC07_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC07_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC07_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC07_CLKSR_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC07_CLKSR_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC07_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC07_CLKSR_ADDR, HWIO_APCS_APC07_CLKSR_RMSK)
#define HWIO_APCS_APC07_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CLKSR_ADDR, m)
#define HWIO_APCS_APC07_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC07_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC07_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC07_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC07_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC07_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC07_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC07_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC07_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC07_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC07_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC07_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC07_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC07_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC07_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC07_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC07_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC07_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC07_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC07_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC07_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC07_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC07_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC07_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC07_CPM_SPARE0_ADDR                                     (APCS_APC07_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC07_CPM_SPARE0_OFFS                                     (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC07_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC07_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE0_ADDR, HWIO_APCS_APC07_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC07_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC07_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC07_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC07_CPM_SPARE0_IN)
#define HWIO_APCS_APC07_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC07_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC07_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC07_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC07_CPM_SPARE1_ADDR                                     (APCS_APC07_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC07_CPM_SPARE1_OFFS                                     (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC07_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC07_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE1_ADDR, HWIO_APCS_APC07_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC07_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC07_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC07_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC07_CPM_SPARE1_IN)
#define HWIO_APCS_APC07_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC07_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC07_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC07_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC07_CPM_SPARE2_ADDR                                     (APCS_APC07_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC07_CPM_SPARE2_OFFS                                     (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC07_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC07_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE2_ADDR, HWIO_APCS_APC07_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC07_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC07_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC07_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC07_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC07_CPM_SPARE2_IN)
#define HWIO_APCS_APC07_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC07_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC07_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC07_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC07_DIAG_CNTR_CTL_ADDR                                  (APCS_APC07_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_OFFS                                  (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC07_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC07_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC07_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC07_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC07_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC07_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC07_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC07_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC07_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC07_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC07_HW_DCVS_CTL_ADDR                                    (APCS_APC07_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC07_HW_DCVS_CTL_OFFS                                    (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC07_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC07_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_HW_DCVS_CTL_ADDR, HWIO_APCS_APC07_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC07_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC07_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC07_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC07_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC07_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC07_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC07_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC07_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC07_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC07_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC07_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC07_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC07_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC07_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC07_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC07_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC07_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC07_LM_THRTTL_CTL_ADDR                                  (APCS_APC07_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_OFFS                                  (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC07_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC07_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC07_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC07_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC07_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC07_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC07_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC07_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC07_OVR_CLKSEL_ADDR                                     (APCS_APC07_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC07_OVR_CLKSEL_OFFS                                     (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC07_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC07_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC07_OVR_CLKSEL_ADDR, HWIO_APCS_APC07_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC07_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC07_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC07_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC07_OVR_CLKSEL_IN)
#define HWIO_APCS_APC07_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC07_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC07_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC07_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC07_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC07_PLL_ALPHA_VAL_ADDR                                  (APCS_APC07_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_OFFS                                  (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC07_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC07_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC07_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC07_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC07_PLL_BIST_CTL_ADDR                                   (APCS_APC07_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC07_PLL_BIST_CTL_OFFS                                   (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC07_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC07_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_BIST_CTL_ADDR, HWIO_APCS_APC07_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC07_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC07_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC07_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC07_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC07_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC07_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC07_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC07_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC07_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC07_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC07_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC07_PLL_LVAL_BOOST_ADDR                                 (APCS_APC07_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_OFFS                                 (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC07_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC07_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC07_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_ADDR                              (APCS_APC07_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_OFFS                              (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC07_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC07_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC07_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC07_PLL_L_VAL_ADDR                                      (APCS_APC07_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC07_PLL_L_VAL_OFFS                                      (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC07_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC07_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_L_VAL_ADDR, HWIO_APCS_APC07_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC07_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC07_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC07_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC07_PLL_L_VAL_IN)
#define HWIO_APCS_APC07_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC07_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC07_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC07_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_ADDR                               (APCS_APC07_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_OFFS                               (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC07_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC07_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC07_PLL_MODE_ADDR                                       (APCS_APC07_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC07_PLL_MODE_OFFS                                       (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC07_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC07_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_MODE_ADDR, HWIO_APCS_APC07_PLL_MODE_RMSK)
#define HWIO_APCS_APC07_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC07_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC07_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_MODE_ADDR,m,v,HWIO_APCS_APC07_PLL_MODE_IN)
#define HWIO_APCS_APC07_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC07_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC07_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC07_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC07_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC07_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC07_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC07_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC07_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC07_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC07_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC07_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC07_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC07_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC07_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC07_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC07_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC07_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC07_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC07_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC07_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC07_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC07_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC07_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC07_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC07_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC07_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC07_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC07_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC07_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC07_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC07_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC07_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC07_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC07_PLL_STATUS_ADDR                                     (APCS_APC07_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC07_PLL_STATUS_OFFS                                     (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC07_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC07_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_STATUS_ADDR, HWIO_APCS_APC07_PLL_STATUS_RMSK)
#define HWIO_APCS_APC07_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC07_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC07_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_ADDR                                (APCS_APC07_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_OFFS                                (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC07_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC07_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC07_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_ADDR                                (APCS_APC07_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_OFFS                                (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC07_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC07_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC07_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC07_PLL_USER_CTL_ADDR                                   (APCS_APC07_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC07_PLL_USER_CTL_OFFS                                   (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC07_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC07_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_USER_CTL_ADDR, HWIO_APCS_APC07_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC07_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC07_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC07_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC07_PLL_USER_CTL_IN)
#define HWIO_APCS_APC07_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC07_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC07_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC07_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC07_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC07_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC07_PSCTL_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC07_PSCTL_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC07_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_PSCTL_ADDR, HWIO_APCS_APC07_PSCTL_RMSK)
#define HWIO_APCS_APC07_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_PSCTL_ADDR, m)
#define HWIO_APCS_APC07_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_PSCTL_ADDR,v)
#define HWIO_APCS_APC07_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_PSCTL_ADDR,m,v,HWIO_APCS_APC07_PSCTL_IN)
#define HWIO_APCS_APC07_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC07_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC07_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC07_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC07_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC07_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC07_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC07_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC07_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC07_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC07_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC07_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC07_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC07_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC07_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC07_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC07_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC07_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC07_QLL_EAR_ADDR                                        (APCS_APC07_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC07_QLL_EAR_OFFS                                        (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC07_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC07_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC07_QLL_EAR_ADDR, HWIO_APCS_APC07_QLL_EAR_RMSK)
#define HWIO_APCS_APC07_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC07_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC07_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC07_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC07_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC07_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC07_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC07_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC07_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC07_QLL_ESR_ADDR                                        (APCS_APC07_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC07_QLL_ESR_OFFS                                        (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC07_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC07_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESR_ADDR, HWIO_APCS_APC07_QLL_ESR_RMSK)
#define HWIO_APCS_APC07_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC07_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC07_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC07_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_QLL_ESR_ADDR,m,v,HWIO_APCS_APC07_QLL_ESR_IN)
#define HWIO_APCS_APC07_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC07_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC07_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC07_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC07_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC07_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC07_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC07_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC07_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC07_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC07_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC07_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC07_QLL_ESRS_ADDR                                       (APCS_APC07_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC07_QLL_ESRS_OFFS                                       (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC07_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC07_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESRS_ADDR, HWIO_APCS_APC07_QLL_ESRS_RMSK)
#define HWIO_APCS_APC07_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC07_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC07_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC07_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC07_QLL_ESRS_IN)
#define HWIO_APCS_APC07_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC07_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC07_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC07_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC07_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC07_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC07_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC07_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC07_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC07_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC07_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC07_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC07_QLL_ESYNR_ADDR                                      (APCS_APC07_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC07_QLL_ESYNR_OFFS                                      (APCS_APC07_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC07_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC07_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESYNR_ADDR, HWIO_APCS_APC07_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC07_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC07_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC07_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC07_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC07_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC07_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC07_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC07_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC07_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC07_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC07_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC07_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC07_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC07_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC07_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC07_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC07_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC07_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC07_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC07_SSSCTL_ADDR                                         (APCS_APC07_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC07_SSSCTL_OFFS                                         (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC07_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC07_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_SSSCTL_ADDR, HWIO_APCS_APC07_SSSCTL_RMSK)
#define HWIO_APCS_APC07_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_SSSCTL_ADDR, m)
#define HWIO_APCS_APC07_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_SSSCTL_ADDR,v)
#define HWIO_APCS_APC07_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_SSSCTL_ADDR,m,v,HWIO_APCS_APC07_SSSCTL_IN)
#define HWIO_APCS_APC07_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC07_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC07_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC07_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC07_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC07_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC07_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC07_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC07_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC07_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC07_STCTL_ADDR                                          (APCS_APC07_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC07_STCTL_OFFS                                          (APCS_APC07_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC07_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC07_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC07_STCTL_ADDR, HWIO_APCS_APC07_STCTL_RMSK)
#define HWIO_APCS_APC07_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC07_STCTL_ADDR, m)
#define HWIO_APCS_APC07_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC07_STCTL_ADDR,v)
#define HWIO_APCS_APC07_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC07_STCTL_ADDR,m,v,HWIO_APCS_APC07_STCTL_IN)
#define HWIO_APCS_APC07_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC07_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC07_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC07_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC07_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC07_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC07_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC07_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC08_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC08_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00940000)
#define APCS_APC08_CPM_REG_BASE_OFFS                                        0x00940000

#define HWIO_APCS_APC08_ACDCR_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC08_ACDCR_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC08_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC08_ACDCR_ADDR, HWIO_APCS_APC08_ACDCR_RMSK)
#define HWIO_APCS_APC08_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_ACDCR_ADDR, m)
#define HWIO_APCS_APC08_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_ACDCR_ADDR,v)
#define HWIO_APCS_APC08_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_ACDCR_ADDR,m,v,HWIO_APCS_APC08_ACDCR_IN)
#define HWIO_APCS_APC08_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC08_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC08_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC08_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC08_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC08_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC08_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC08_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC08_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC08_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC08_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC08_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC08_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC08_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC08_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC08_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC08_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC08_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC08_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC08_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC08_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC08_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC08_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC08_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC08_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC08_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC08_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC08_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC08_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC08_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC08_ACDDVMRC_ADDR                                       (APCS_APC08_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC08_ACDDVMRC_OFFS                                       (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC08_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC08_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC08_ACDDVMRC_ADDR, HWIO_APCS_APC08_ACDDVMRC_RMSK)
#define HWIO_APCS_APC08_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC08_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC08_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC08_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC08_ACDDVMRC_IN)
#define HWIO_APCS_APC08_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC08_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC08_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC08_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC08_ACDSSCR_ADDR                                        (APCS_APC08_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC08_ACDSSCR_OFFS                                        (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC08_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC08_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC08_ACDSSCR_ADDR, HWIO_APCS_APC08_ACDSSCR_RMSK)
#define HWIO_APCS_APC08_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC08_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC08_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_ACDSSCR_ADDR,m,v,HWIO_APCS_APC08_ACDSSCR_IN)
#define HWIO_APCS_APC08_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC08_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC08_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC08_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC08_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC08_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC08_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC08_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC08_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC08_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC08_ACDTD_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC08_ACDTD_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC08_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC08_ACDTD_ADDR, HWIO_APCS_APC08_ACDTD_RMSK)
#define HWIO_APCS_APC08_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_ACDTD_ADDR, m)
#define HWIO_APCS_APC08_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC08_ACDTD_ADDR,v)
#define HWIO_APCS_APC08_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_ACDTD_ADDR,m,v,HWIO_APCS_APC08_ACDTD_IN)
#define HWIO_APCS_APC08_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC08_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC08_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC08_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC08_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC08_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC08_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC08_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC08_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC08_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC08_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC08_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC08_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC08_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC08_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC08_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC08_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC08_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC08_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC08_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC08_ALT_CLK_CTL_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC08_ALT_CLK_CTL_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC08_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_ALT_CLK_CTL_ADDR, HWIO_APCS_APC08_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC08_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC08_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC08_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC08_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC08_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC08_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC08_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC08_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC08_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC08_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC08_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC08_AUX_CBCR_ADDR                                       (APCS_APC08_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC08_AUX_CBCR_OFFS                                       (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC08_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC08_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC08_AUX_CBCR_ADDR, HWIO_APCS_APC08_AUX_CBCR_RMSK)
#define HWIO_APCS_APC08_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC08_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC08_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC08_AUX_CBCR_IN)
#define HWIO_APCS_APC08_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC08_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC08_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC08_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC08_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC08_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC08_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC08_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC08_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC08_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC08_AVM_BNC_LMT_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC08_AVM_BNC_LMT_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC08_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_BNC_LMT_ADDR, HWIO_APCS_APC08_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC08_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC08_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC08_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC08_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC08_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC08_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC08_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC08_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC08_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC08_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC08_AVM_CNT0_TR_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC08_AVM_CNT0_TR_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC08_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_CNT0_TR_ADDR, HWIO_APCS_APC08_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC08_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC08_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC08_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC08_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC08_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC08_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC08_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC08_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC08_AVM_CNT1_TR_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC08_AVM_CNT1_TR_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC08_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_CNT1_TR_ADDR, HWIO_APCS_APC08_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC08_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC08_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC08_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC08_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC08_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC08_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC08_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC08_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC08_AVM_CTL_ADDR                                        (APCS_APC08_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC08_AVM_CTL_OFFS                                        (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC08_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC08_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_CTL_ADDR, HWIO_APCS_APC08_AVM_CTL_RMSK)
#define HWIO_APCS_APC08_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC08_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC08_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_CTL_ADDR,m,v,HWIO_APCS_APC08_AVM_CTL_IN)
#define HWIO_APCS_APC08_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC08_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC08_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC08_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC08_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC08_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC08_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC08_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC08_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC08_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC08_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC08_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC08_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC08_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC08_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC08_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC08_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC08_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC08_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC08_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC08_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC08_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC08_AVM_DRP_LMT_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC08_AVM_DRP_LMT_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC08_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_DRP_LMT_ADDR, HWIO_APCS_APC08_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC08_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC08_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC08_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC08_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC08_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC08_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC08_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC08_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC08_AVM_TRM_ADDR                                        (APCS_APC08_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC08_AVM_TRM_OFFS                                        (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC08_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC08_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_TRM_ADDR, HWIO_APCS_APC08_AVM_TRM_RMSK)
#define HWIO_APCS_APC08_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC08_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC08_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_TRM_ADDR,m,v,HWIO_APCS_APC08_AVM_TRM_IN)
#define HWIO_APCS_APC08_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC08_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC08_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC08_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC08_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC08_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC08_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC08_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC08_AVM_VTM_CFG_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC08_AVM_VTM_CFG_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC08_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC08_AVM_VTM_CFG_ADDR, HWIO_APCS_APC08_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC08_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC08_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC08_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC08_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC08_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC08_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC08_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC08_CLKCR_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC08_CLKCR_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC08_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC08_CLKCR_ADDR, HWIO_APCS_APC08_CLKCR_RMSK)
#define HWIO_APCS_APC08_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CLKCR_ADDR, m)
#define HWIO_APCS_APC08_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CLKCR_ADDR,v)
#define HWIO_APCS_APC08_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CLKCR_ADDR,m,v,HWIO_APCS_APC08_CLKCR_IN)
#define HWIO_APCS_APC08_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC08_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC08_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC08_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC08_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC08_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC08_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC08_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC08_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC08_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC08_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC08_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC08_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC08_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC08_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC08_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC08_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC08_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC08_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC08_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC08_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC08_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC08_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC08_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC08_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC08_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC08_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC08_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC08_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC08_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC08_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC08_CLKSEL_ADDR                                         (APCS_APC08_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC08_CLKSEL_OFFS                                         (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC08_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC08_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC08_CLKSEL_ADDR, HWIO_APCS_APC08_CLKSEL_RMSK)
#define HWIO_APCS_APC08_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CLKSEL_ADDR, m)
#define HWIO_APCS_APC08_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CLKSEL_ADDR,v)
#define HWIO_APCS_APC08_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CLKSEL_ADDR,m,v,HWIO_APCS_APC08_CLKSEL_IN)
#define HWIO_APCS_APC08_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC08_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC08_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC08_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC08_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC08_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC08_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC08_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC08_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC08_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC08_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC08_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC08_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC08_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC08_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC08_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC08_CLKSR_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC08_CLKSR_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC08_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC08_CLKSR_ADDR, HWIO_APCS_APC08_CLKSR_RMSK)
#define HWIO_APCS_APC08_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CLKSR_ADDR, m)
#define HWIO_APCS_APC08_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC08_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC08_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC08_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC08_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC08_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC08_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC08_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC08_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC08_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC08_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC08_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC08_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC08_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC08_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC08_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC08_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC08_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC08_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC08_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC08_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC08_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC08_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC08_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC08_CPM_SPARE0_ADDR                                     (APCS_APC08_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC08_CPM_SPARE0_OFFS                                     (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC08_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC08_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE0_ADDR, HWIO_APCS_APC08_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC08_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC08_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC08_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC08_CPM_SPARE0_IN)
#define HWIO_APCS_APC08_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC08_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC08_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC08_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC08_CPM_SPARE1_ADDR                                     (APCS_APC08_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC08_CPM_SPARE1_OFFS                                     (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC08_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC08_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE1_ADDR, HWIO_APCS_APC08_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC08_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC08_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC08_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC08_CPM_SPARE1_IN)
#define HWIO_APCS_APC08_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC08_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC08_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC08_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC08_CPM_SPARE2_ADDR                                     (APCS_APC08_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC08_CPM_SPARE2_OFFS                                     (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC08_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC08_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE2_ADDR, HWIO_APCS_APC08_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC08_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC08_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC08_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC08_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC08_CPM_SPARE2_IN)
#define HWIO_APCS_APC08_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC08_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC08_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC08_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC08_DIAG_CNTR_CTL_ADDR                                  (APCS_APC08_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_OFFS                                  (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC08_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC08_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC08_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC08_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC08_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC08_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC08_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC08_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC08_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC08_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC08_HW_DCVS_CTL_ADDR                                    (APCS_APC08_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC08_HW_DCVS_CTL_OFFS                                    (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC08_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC08_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_HW_DCVS_CTL_ADDR, HWIO_APCS_APC08_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC08_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC08_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC08_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC08_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC08_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC08_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC08_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC08_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC08_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC08_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC08_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC08_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC08_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC08_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC08_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC08_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC08_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC08_LM_THRTTL_CTL_ADDR                                  (APCS_APC08_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_OFFS                                  (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC08_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC08_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC08_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC08_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC08_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC08_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC08_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC08_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC08_OVR_CLKSEL_ADDR                                     (APCS_APC08_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC08_OVR_CLKSEL_OFFS                                     (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC08_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC08_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC08_OVR_CLKSEL_ADDR, HWIO_APCS_APC08_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC08_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC08_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC08_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC08_OVR_CLKSEL_IN)
#define HWIO_APCS_APC08_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC08_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC08_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC08_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC08_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC08_PLL_ALPHA_VAL_ADDR                                  (APCS_APC08_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_OFFS                                  (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC08_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC08_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC08_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC08_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC08_PLL_BIST_CTL_ADDR                                   (APCS_APC08_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC08_PLL_BIST_CTL_OFFS                                   (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC08_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC08_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_BIST_CTL_ADDR, HWIO_APCS_APC08_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC08_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC08_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC08_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC08_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC08_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC08_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC08_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC08_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC08_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC08_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC08_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC08_PLL_LVAL_BOOST_ADDR                                 (APCS_APC08_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_OFFS                                 (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC08_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC08_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC08_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_ADDR                              (APCS_APC08_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_OFFS                              (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC08_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC08_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC08_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC08_PLL_L_VAL_ADDR                                      (APCS_APC08_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC08_PLL_L_VAL_OFFS                                      (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC08_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC08_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_L_VAL_ADDR, HWIO_APCS_APC08_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC08_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC08_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC08_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC08_PLL_L_VAL_IN)
#define HWIO_APCS_APC08_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC08_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC08_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC08_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_ADDR                               (APCS_APC08_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_OFFS                               (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC08_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC08_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC08_PLL_MODE_ADDR                                       (APCS_APC08_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC08_PLL_MODE_OFFS                                       (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC08_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC08_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_MODE_ADDR, HWIO_APCS_APC08_PLL_MODE_RMSK)
#define HWIO_APCS_APC08_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC08_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC08_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_MODE_ADDR,m,v,HWIO_APCS_APC08_PLL_MODE_IN)
#define HWIO_APCS_APC08_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC08_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC08_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC08_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC08_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC08_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC08_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC08_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC08_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC08_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC08_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC08_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC08_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC08_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC08_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC08_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC08_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC08_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC08_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC08_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC08_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC08_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC08_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC08_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC08_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC08_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC08_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC08_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC08_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC08_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC08_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC08_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC08_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC08_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC08_PLL_STATUS_ADDR                                     (APCS_APC08_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC08_PLL_STATUS_OFFS                                     (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC08_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC08_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_STATUS_ADDR, HWIO_APCS_APC08_PLL_STATUS_RMSK)
#define HWIO_APCS_APC08_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC08_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC08_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_ADDR                                (APCS_APC08_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_OFFS                                (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC08_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC08_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC08_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_ADDR                                (APCS_APC08_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_OFFS                                (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC08_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC08_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC08_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC08_PLL_USER_CTL_ADDR                                   (APCS_APC08_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC08_PLL_USER_CTL_OFFS                                   (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC08_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC08_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_USER_CTL_ADDR, HWIO_APCS_APC08_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC08_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC08_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC08_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC08_PLL_USER_CTL_IN)
#define HWIO_APCS_APC08_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC08_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC08_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC08_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC08_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC08_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC08_PSCTL_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC08_PSCTL_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC08_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_PSCTL_ADDR, HWIO_APCS_APC08_PSCTL_RMSK)
#define HWIO_APCS_APC08_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_PSCTL_ADDR, m)
#define HWIO_APCS_APC08_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_PSCTL_ADDR,v)
#define HWIO_APCS_APC08_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_PSCTL_ADDR,m,v,HWIO_APCS_APC08_PSCTL_IN)
#define HWIO_APCS_APC08_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC08_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC08_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC08_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC08_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC08_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC08_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC08_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC08_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC08_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC08_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC08_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC08_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC08_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC08_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC08_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC08_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC08_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC08_QLL_EAR_ADDR                                        (APCS_APC08_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC08_QLL_EAR_OFFS                                        (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC08_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC08_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC08_QLL_EAR_ADDR, HWIO_APCS_APC08_QLL_EAR_RMSK)
#define HWIO_APCS_APC08_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC08_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC08_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC08_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC08_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC08_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC08_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC08_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC08_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC08_QLL_ESR_ADDR                                        (APCS_APC08_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC08_QLL_ESR_OFFS                                        (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC08_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC08_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESR_ADDR, HWIO_APCS_APC08_QLL_ESR_RMSK)
#define HWIO_APCS_APC08_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC08_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC08_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC08_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_QLL_ESR_ADDR,m,v,HWIO_APCS_APC08_QLL_ESR_IN)
#define HWIO_APCS_APC08_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC08_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC08_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC08_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC08_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC08_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC08_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC08_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC08_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC08_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC08_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC08_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC08_QLL_ESRS_ADDR                                       (APCS_APC08_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC08_QLL_ESRS_OFFS                                       (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC08_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC08_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESRS_ADDR, HWIO_APCS_APC08_QLL_ESRS_RMSK)
#define HWIO_APCS_APC08_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC08_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC08_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC08_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC08_QLL_ESRS_IN)
#define HWIO_APCS_APC08_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC08_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC08_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC08_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC08_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC08_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC08_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC08_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC08_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC08_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC08_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC08_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC08_QLL_ESYNR_ADDR                                      (APCS_APC08_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC08_QLL_ESYNR_OFFS                                      (APCS_APC08_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC08_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC08_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESYNR_ADDR, HWIO_APCS_APC08_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC08_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC08_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC08_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC08_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC08_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC08_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC08_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC08_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC08_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC08_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC08_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC08_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC08_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC08_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC08_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC08_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC08_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC08_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC08_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC08_SSSCTL_ADDR                                         (APCS_APC08_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC08_SSSCTL_OFFS                                         (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC08_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC08_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_SSSCTL_ADDR, HWIO_APCS_APC08_SSSCTL_RMSK)
#define HWIO_APCS_APC08_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_SSSCTL_ADDR, m)
#define HWIO_APCS_APC08_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_SSSCTL_ADDR,v)
#define HWIO_APCS_APC08_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_SSSCTL_ADDR,m,v,HWIO_APCS_APC08_SSSCTL_IN)
#define HWIO_APCS_APC08_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC08_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC08_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC08_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC08_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC08_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC08_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC08_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC08_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC08_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC08_STCTL_ADDR                                          (APCS_APC08_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC08_STCTL_OFFS                                          (APCS_APC08_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC08_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC08_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC08_STCTL_ADDR, HWIO_APCS_APC08_STCTL_RMSK)
#define HWIO_APCS_APC08_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC08_STCTL_ADDR, m)
#define HWIO_APCS_APC08_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC08_STCTL_ADDR,v)
#define HWIO_APCS_APC08_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC08_STCTL_ADDR,m,v,HWIO_APCS_APC08_STCTL_IN)
#define HWIO_APCS_APC08_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC08_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC08_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC08_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC08_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC08_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC08_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC08_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC09_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC09_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01240000)
#define APCS_APC09_CPM_REG_BASE_OFFS                                        0x01240000

#define HWIO_APCS_APC09_ACDCR_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC09_ACDCR_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC09_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC09_ACDCR_ADDR, HWIO_APCS_APC09_ACDCR_RMSK)
#define HWIO_APCS_APC09_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_ACDCR_ADDR, m)
#define HWIO_APCS_APC09_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_ACDCR_ADDR,v)
#define HWIO_APCS_APC09_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_ACDCR_ADDR,m,v,HWIO_APCS_APC09_ACDCR_IN)
#define HWIO_APCS_APC09_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC09_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC09_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC09_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC09_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC09_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC09_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC09_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC09_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC09_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC09_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC09_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC09_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC09_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC09_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC09_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC09_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC09_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC09_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC09_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC09_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC09_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC09_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC09_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC09_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC09_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC09_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC09_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC09_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC09_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC09_ACDDVMRC_ADDR                                       (APCS_APC09_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC09_ACDDVMRC_OFFS                                       (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC09_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC09_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC09_ACDDVMRC_ADDR, HWIO_APCS_APC09_ACDDVMRC_RMSK)
#define HWIO_APCS_APC09_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC09_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC09_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC09_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC09_ACDDVMRC_IN)
#define HWIO_APCS_APC09_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC09_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC09_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC09_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC09_ACDSSCR_ADDR                                        (APCS_APC09_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC09_ACDSSCR_OFFS                                        (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC09_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC09_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC09_ACDSSCR_ADDR, HWIO_APCS_APC09_ACDSSCR_RMSK)
#define HWIO_APCS_APC09_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC09_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC09_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_ACDSSCR_ADDR,m,v,HWIO_APCS_APC09_ACDSSCR_IN)
#define HWIO_APCS_APC09_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC09_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC09_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC09_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC09_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC09_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC09_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC09_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC09_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC09_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC09_ACDTD_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC09_ACDTD_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC09_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC09_ACDTD_ADDR, HWIO_APCS_APC09_ACDTD_RMSK)
#define HWIO_APCS_APC09_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_ACDTD_ADDR, m)
#define HWIO_APCS_APC09_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC09_ACDTD_ADDR,v)
#define HWIO_APCS_APC09_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_ACDTD_ADDR,m,v,HWIO_APCS_APC09_ACDTD_IN)
#define HWIO_APCS_APC09_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC09_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC09_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC09_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC09_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC09_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC09_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC09_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC09_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC09_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC09_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC09_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC09_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC09_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC09_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC09_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC09_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC09_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC09_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC09_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC09_ALT_CLK_CTL_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC09_ALT_CLK_CTL_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC09_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_ALT_CLK_CTL_ADDR, HWIO_APCS_APC09_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC09_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC09_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC09_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC09_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC09_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC09_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC09_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC09_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC09_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC09_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC09_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC09_AUX_CBCR_ADDR                                       (APCS_APC09_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC09_AUX_CBCR_OFFS                                       (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC09_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC09_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC09_AUX_CBCR_ADDR, HWIO_APCS_APC09_AUX_CBCR_RMSK)
#define HWIO_APCS_APC09_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC09_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC09_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC09_AUX_CBCR_IN)
#define HWIO_APCS_APC09_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC09_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC09_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC09_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC09_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC09_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC09_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC09_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC09_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC09_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC09_AVM_BNC_LMT_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC09_AVM_BNC_LMT_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC09_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_BNC_LMT_ADDR, HWIO_APCS_APC09_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC09_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC09_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC09_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC09_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC09_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC09_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC09_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC09_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC09_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC09_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC09_AVM_CNT0_TR_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC09_AVM_CNT0_TR_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC09_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_CNT0_TR_ADDR, HWIO_APCS_APC09_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC09_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC09_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC09_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC09_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC09_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC09_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC09_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC09_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC09_AVM_CNT1_TR_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC09_AVM_CNT1_TR_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC09_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_CNT1_TR_ADDR, HWIO_APCS_APC09_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC09_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC09_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC09_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC09_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC09_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC09_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC09_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC09_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC09_AVM_CTL_ADDR                                        (APCS_APC09_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC09_AVM_CTL_OFFS                                        (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC09_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC09_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_CTL_ADDR, HWIO_APCS_APC09_AVM_CTL_RMSK)
#define HWIO_APCS_APC09_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC09_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC09_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_CTL_ADDR,m,v,HWIO_APCS_APC09_AVM_CTL_IN)
#define HWIO_APCS_APC09_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC09_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC09_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC09_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC09_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC09_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC09_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC09_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC09_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC09_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC09_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC09_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC09_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC09_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC09_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC09_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC09_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC09_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC09_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC09_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC09_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC09_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC09_AVM_DRP_LMT_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC09_AVM_DRP_LMT_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC09_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_DRP_LMT_ADDR, HWIO_APCS_APC09_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC09_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC09_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC09_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC09_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC09_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC09_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC09_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC09_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC09_AVM_TRM_ADDR                                        (APCS_APC09_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC09_AVM_TRM_OFFS                                        (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC09_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC09_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_TRM_ADDR, HWIO_APCS_APC09_AVM_TRM_RMSK)
#define HWIO_APCS_APC09_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC09_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC09_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_TRM_ADDR,m,v,HWIO_APCS_APC09_AVM_TRM_IN)
#define HWIO_APCS_APC09_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC09_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC09_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC09_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC09_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC09_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC09_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC09_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC09_AVM_VTM_CFG_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC09_AVM_VTM_CFG_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC09_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC09_AVM_VTM_CFG_ADDR, HWIO_APCS_APC09_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC09_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC09_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC09_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC09_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC09_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC09_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC09_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC09_CLKCR_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC09_CLKCR_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC09_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC09_CLKCR_ADDR, HWIO_APCS_APC09_CLKCR_RMSK)
#define HWIO_APCS_APC09_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CLKCR_ADDR, m)
#define HWIO_APCS_APC09_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CLKCR_ADDR,v)
#define HWIO_APCS_APC09_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CLKCR_ADDR,m,v,HWIO_APCS_APC09_CLKCR_IN)
#define HWIO_APCS_APC09_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC09_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC09_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC09_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC09_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC09_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC09_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC09_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC09_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC09_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC09_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC09_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC09_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC09_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC09_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC09_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC09_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC09_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC09_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC09_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC09_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC09_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC09_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC09_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC09_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC09_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC09_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC09_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC09_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC09_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC09_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC09_CLKSEL_ADDR                                         (APCS_APC09_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC09_CLKSEL_OFFS                                         (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC09_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC09_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC09_CLKSEL_ADDR, HWIO_APCS_APC09_CLKSEL_RMSK)
#define HWIO_APCS_APC09_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CLKSEL_ADDR, m)
#define HWIO_APCS_APC09_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CLKSEL_ADDR,v)
#define HWIO_APCS_APC09_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CLKSEL_ADDR,m,v,HWIO_APCS_APC09_CLKSEL_IN)
#define HWIO_APCS_APC09_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC09_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC09_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC09_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC09_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC09_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC09_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC09_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC09_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC09_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC09_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC09_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC09_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC09_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC09_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC09_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC09_CLKSR_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC09_CLKSR_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC09_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC09_CLKSR_ADDR, HWIO_APCS_APC09_CLKSR_RMSK)
#define HWIO_APCS_APC09_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CLKSR_ADDR, m)
#define HWIO_APCS_APC09_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC09_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC09_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC09_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC09_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC09_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC09_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC09_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC09_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC09_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC09_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC09_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC09_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC09_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC09_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC09_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC09_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC09_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC09_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC09_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC09_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC09_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC09_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC09_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC09_CPM_SPARE0_ADDR                                     (APCS_APC09_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC09_CPM_SPARE0_OFFS                                     (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC09_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC09_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE0_ADDR, HWIO_APCS_APC09_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC09_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC09_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC09_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC09_CPM_SPARE0_IN)
#define HWIO_APCS_APC09_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC09_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC09_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC09_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC09_CPM_SPARE1_ADDR                                     (APCS_APC09_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC09_CPM_SPARE1_OFFS                                     (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC09_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC09_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE1_ADDR, HWIO_APCS_APC09_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC09_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC09_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC09_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC09_CPM_SPARE1_IN)
#define HWIO_APCS_APC09_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC09_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC09_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC09_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC09_CPM_SPARE2_ADDR                                     (APCS_APC09_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC09_CPM_SPARE2_OFFS                                     (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC09_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC09_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE2_ADDR, HWIO_APCS_APC09_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC09_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC09_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC09_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC09_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC09_CPM_SPARE2_IN)
#define HWIO_APCS_APC09_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC09_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC09_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC09_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC09_DIAG_CNTR_CTL_ADDR                                  (APCS_APC09_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_OFFS                                  (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC09_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC09_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC09_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC09_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC09_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC09_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC09_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC09_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC09_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC09_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC09_HW_DCVS_CTL_ADDR                                    (APCS_APC09_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC09_HW_DCVS_CTL_OFFS                                    (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC09_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC09_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_HW_DCVS_CTL_ADDR, HWIO_APCS_APC09_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC09_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC09_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC09_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC09_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC09_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC09_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC09_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC09_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC09_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC09_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC09_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC09_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC09_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC09_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC09_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC09_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC09_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC09_LM_THRTTL_CTL_ADDR                                  (APCS_APC09_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_OFFS                                  (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC09_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC09_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC09_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC09_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC09_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC09_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC09_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC09_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC09_OVR_CLKSEL_ADDR                                     (APCS_APC09_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC09_OVR_CLKSEL_OFFS                                     (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC09_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC09_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC09_OVR_CLKSEL_ADDR, HWIO_APCS_APC09_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC09_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC09_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC09_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC09_OVR_CLKSEL_IN)
#define HWIO_APCS_APC09_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC09_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC09_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC09_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC09_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC09_PLL_ALPHA_VAL_ADDR                                  (APCS_APC09_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_OFFS                                  (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC09_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC09_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC09_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC09_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC09_PLL_BIST_CTL_ADDR                                   (APCS_APC09_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC09_PLL_BIST_CTL_OFFS                                   (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC09_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC09_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_BIST_CTL_ADDR, HWIO_APCS_APC09_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC09_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC09_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC09_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC09_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC09_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC09_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC09_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC09_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC09_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC09_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC09_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC09_PLL_LVAL_BOOST_ADDR                                 (APCS_APC09_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_OFFS                                 (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC09_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC09_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC09_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_ADDR                              (APCS_APC09_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_OFFS                              (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC09_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC09_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC09_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC09_PLL_L_VAL_ADDR                                      (APCS_APC09_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC09_PLL_L_VAL_OFFS                                      (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC09_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC09_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_L_VAL_ADDR, HWIO_APCS_APC09_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC09_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC09_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC09_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC09_PLL_L_VAL_IN)
#define HWIO_APCS_APC09_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC09_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC09_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC09_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_ADDR                               (APCS_APC09_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_OFFS                               (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC09_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC09_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC09_PLL_MODE_ADDR                                       (APCS_APC09_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC09_PLL_MODE_OFFS                                       (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC09_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC09_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_MODE_ADDR, HWIO_APCS_APC09_PLL_MODE_RMSK)
#define HWIO_APCS_APC09_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC09_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC09_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_MODE_ADDR,m,v,HWIO_APCS_APC09_PLL_MODE_IN)
#define HWIO_APCS_APC09_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC09_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC09_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC09_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC09_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC09_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC09_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC09_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC09_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC09_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC09_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC09_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC09_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC09_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC09_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC09_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC09_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC09_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC09_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC09_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC09_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC09_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC09_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC09_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC09_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC09_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC09_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC09_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC09_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC09_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC09_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC09_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC09_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC09_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC09_PLL_STATUS_ADDR                                     (APCS_APC09_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC09_PLL_STATUS_OFFS                                     (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC09_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC09_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_STATUS_ADDR, HWIO_APCS_APC09_PLL_STATUS_RMSK)
#define HWIO_APCS_APC09_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC09_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC09_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_ADDR                                (APCS_APC09_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_OFFS                                (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC09_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC09_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC09_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_ADDR                                (APCS_APC09_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_OFFS                                (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC09_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC09_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC09_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC09_PLL_USER_CTL_ADDR                                   (APCS_APC09_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC09_PLL_USER_CTL_OFFS                                   (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC09_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC09_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_USER_CTL_ADDR, HWIO_APCS_APC09_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC09_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC09_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC09_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC09_PLL_USER_CTL_IN)
#define HWIO_APCS_APC09_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC09_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC09_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC09_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC09_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC09_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC09_PSCTL_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC09_PSCTL_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC09_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_PSCTL_ADDR, HWIO_APCS_APC09_PSCTL_RMSK)
#define HWIO_APCS_APC09_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_PSCTL_ADDR, m)
#define HWIO_APCS_APC09_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_PSCTL_ADDR,v)
#define HWIO_APCS_APC09_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_PSCTL_ADDR,m,v,HWIO_APCS_APC09_PSCTL_IN)
#define HWIO_APCS_APC09_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC09_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC09_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC09_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC09_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC09_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC09_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC09_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC09_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC09_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC09_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC09_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC09_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC09_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC09_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC09_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC09_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC09_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC09_QLL_EAR_ADDR                                        (APCS_APC09_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC09_QLL_EAR_OFFS                                        (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC09_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC09_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC09_QLL_EAR_ADDR, HWIO_APCS_APC09_QLL_EAR_RMSK)
#define HWIO_APCS_APC09_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC09_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC09_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC09_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC09_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC09_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC09_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC09_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC09_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC09_QLL_ESR_ADDR                                        (APCS_APC09_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC09_QLL_ESR_OFFS                                        (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC09_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC09_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESR_ADDR, HWIO_APCS_APC09_QLL_ESR_RMSK)
#define HWIO_APCS_APC09_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC09_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC09_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC09_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_QLL_ESR_ADDR,m,v,HWIO_APCS_APC09_QLL_ESR_IN)
#define HWIO_APCS_APC09_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC09_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC09_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC09_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC09_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC09_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC09_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC09_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC09_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC09_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC09_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC09_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC09_QLL_ESRS_ADDR                                       (APCS_APC09_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC09_QLL_ESRS_OFFS                                       (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC09_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC09_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESRS_ADDR, HWIO_APCS_APC09_QLL_ESRS_RMSK)
#define HWIO_APCS_APC09_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC09_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC09_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC09_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC09_QLL_ESRS_IN)
#define HWIO_APCS_APC09_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC09_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC09_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC09_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC09_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC09_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC09_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC09_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC09_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC09_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC09_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC09_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC09_QLL_ESYNR_ADDR                                      (APCS_APC09_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC09_QLL_ESYNR_OFFS                                      (APCS_APC09_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC09_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC09_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESYNR_ADDR, HWIO_APCS_APC09_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC09_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC09_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC09_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC09_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC09_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC09_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC09_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC09_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC09_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC09_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC09_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC09_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC09_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC09_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC09_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC09_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC09_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC09_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC09_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC09_SSSCTL_ADDR                                         (APCS_APC09_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC09_SSSCTL_OFFS                                         (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC09_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC09_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_SSSCTL_ADDR, HWIO_APCS_APC09_SSSCTL_RMSK)
#define HWIO_APCS_APC09_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_SSSCTL_ADDR, m)
#define HWIO_APCS_APC09_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_SSSCTL_ADDR,v)
#define HWIO_APCS_APC09_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_SSSCTL_ADDR,m,v,HWIO_APCS_APC09_SSSCTL_IN)
#define HWIO_APCS_APC09_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC09_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC09_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC09_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC09_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC09_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC09_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC09_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC09_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC09_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC09_STCTL_ADDR                                          (APCS_APC09_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC09_STCTL_OFFS                                          (APCS_APC09_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC09_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC09_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC09_STCTL_ADDR, HWIO_APCS_APC09_STCTL_RMSK)
#define HWIO_APCS_APC09_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC09_STCTL_ADDR, m)
#define HWIO_APCS_APC09_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC09_STCTL_ADDR,v)
#define HWIO_APCS_APC09_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC09_STCTL_ADDR,m,v,HWIO_APCS_APC09_STCTL_IN)
#define HWIO_APCS_APC09_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC09_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC09_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC09_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC09_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC09_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC09_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC09_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC10_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC10_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01140000)
#define APCS_APC10_CPM_REG_BASE_OFFS                                        0x01140000

#define HWIO_APCS_APC10_ACDCR_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC10_ACDCR_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC10_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC10_ACDCR_ADDR, HWIO_APCS_APC10_ACDCR_RMSK)
#define HWIO_APCS_APC10_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_ACDCR_ADDR, m)
#define HWIO_APCS_APC10_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_ACDCR_ADDR,v)
#define HWIO_APCS_APC10_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_ACDCR_ADDR,m,v,HWIO_APCS_APC10_ACDCR_IN)
#define HWIO_APCS_APC10_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC10_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC10_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC10_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC10_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC10_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC10_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC10_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC10_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC10_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC10_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC10_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC10_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC10_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC10_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC10_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC10_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC10_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC10_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC10_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC10_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC10_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC10_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC10_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC10_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC10_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC10_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC10_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC10_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC10_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC10_ACDDVMRC_ADDR                                       (APCS_APC10_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC10_ACDDVMRC_OFFS                                       (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC10_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC10_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC10_ACDDVMRC_ADDR, HWIO_APCS_APC10_ACDDVMRC_RMSK)
#define HWIO_APCS_APC10_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC10_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC10_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC10_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC10_ACDDVMRC_IN)
#define HWIO_APCS_APC10_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC10_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC10_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC10_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC10_ACDSSCR_ADDR                                        (APCS_APC10_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC10_ACDSSCR_OFFS                                        (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC10_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC10_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC10_ACDSSCR_ADDR, HWIO_APCS_APC10_ACDSSCR_RMSK)
#define HWIO_APCS_APC10_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC10_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC10_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_ACDSSCR_ADDR,m,v,HWIO_APCS_APC10_ACDSSCR_IN)
#define HWIO_APCS_APC10_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC10_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC10_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC10_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC10_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC10_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC10_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC10_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC10_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC10_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC10_ACDTD_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC10_ACDTD_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC10_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC10_ACDTD_ADDR, HWIO_APCS_APC10_ACDTD_RMSK)
#define HWIO_APCS_APC10_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_ACDTD_ADDR, m)
#define HWIO_APCS_APC10_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC10_ACDTD_ADDR,v)
#define HWIO_APCS_APC10_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_ACDTD_ADDR,m,v,HWIO_APCS_APC10_ACDTD_IN)
#define HWIO_APCS_APC10_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC10_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC10_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC10_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC10_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC10_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC10_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC10_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC10_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC10_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC10_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC10_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC10_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC10_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC10_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC10_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC10_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC10_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC10_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC10_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC10_ALT_CLK_CTL_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC10_ALT_CLK_CTL_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC10_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_ALT_CLK_CTL_ADDR, HWIO_APCS_APC10_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC10_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC10_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC10_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC10_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC10_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC10_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC10_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC10_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC10_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC10_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC10_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC10_AUX_CBCR_ADDR                                       (APCS_APC10_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC10_AUX_CBCR_OFFS                                       (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC10_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC10_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC10_AUX_CBCR_ADDR, HWIO_APCS_APC10_AUX_CBCR_RMSK)
#define HWIO_APCS_APC10_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC10_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC10_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC10_AUX_CBCR_IN)
#define HWIO_APCS_APC10_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC10_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC10_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC10_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC10_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC10_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC10_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC10_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC10_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC10_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC10_AVM_BNC_LMT_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC10_AVM_BNC_LMT_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC10_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_BNC_LMT_ADDR, HWIO_APCS_APC10_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC10_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC10_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC10_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC10_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC10_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC10_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC10_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC10_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC10_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC10_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC10_AVM_CNT0_TR_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC10_AVM_CNT0_TR_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC10_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_CNT0_TR_ADDR, HWIO_APCS_APC10_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC10_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC10_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC10_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC10_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC10_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC10_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC10_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC10_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC10_AVM_CNT1_TR_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC10_AVM_CNT1_TR_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC10_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_CNT1_TR_ADDR, HWIO_APCS_APC10_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC10_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC10_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC10_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC10_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC10_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC10_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC10_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC10_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC10_AVM_CTL_ADDR                                        (APCS_APC10_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC10_AVM_CTL_OFFS                                        (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC10_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC10_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_CTL_ADDR, HWIO_APCS_APC10_AVM_CTL_RMSK)
#define HWIO_APCS_APC10_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC10_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC10_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_CTL_ADDR,m,v,HWIO_APCS_APC10_AVM_CTL_IN)
#define HWIO_APCS_APC10_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC10_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC10_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC10_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC10_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC10_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC10_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC10_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC10_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC10_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC10_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC10_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC10_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC10_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC10_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC10_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC10_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC10_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC10_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC10_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC10_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC10_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC10_AVM_DRP_LMT_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC10_AVM_DRP_LMT_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC10_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_DRP_LMT_ADDR, HWIO_APCS_APC10_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC10_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC10_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC10_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC10_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC10_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC10_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC10_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC10_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC10_AVM_TRM_ADDR                                        (APCS_APC10_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC10_AVM_TRM_OFFS                                        (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC10_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC10_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_TRM_ADDR, HWIO_APCS_APC10_AVM_TRM_RMSK)
#define HWIO_APCS_APC10_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC10_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC10_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_TRM_ADDR,m,v,HWIO_APCS_APC10_AVM_TRM_IN)
#define HWIO_APCS_APC10_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC10_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC10_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC10_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC10_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC10_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC10_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC10_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC10_AVM_VTM_CFG_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC10_AVM_VTM_CFG_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC10_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC10_AVM_VTM_CFG_ADDR, HWIO_APCS_APC10_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC10_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC10_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC10_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC10_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC10_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC10_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC10_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC10_CLKCR_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC10_CLKCR_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC10_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC10_CLKCR_ADDR, HWIO_APCS_APC10_CLKCR_RMSK)
#define HWIO_APCS_APC10_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CLKCR_ADDR, m)
#define HWIO_APCS_APC10_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CLKCR_ADDR,v)
#define HWIO_APCS_APC10_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CLKCR_ADDR,m,v,HWIO_APCS_APC10_CLKCR_IN)
#define HWIO_APCS_APC10_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC10_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC10_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC10_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC10_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC10_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC10_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC10_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC10_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC10_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC10_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC10_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC10_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC10_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC10_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC10_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC10_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC10_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC10_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC10_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC10_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC10_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC10_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC10_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC10_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC10_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC10_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC10_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC10_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC10_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC10_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC10_CLKSEL_ADDR                                         (APCS_APC10_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC10_CLKSEL_OFFS                                         (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC10_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC10_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC10_CLKSEL_ADDR, HWIO_APCS_APC10_CLKSEL_RMSK)
#define HWIO_APCS_APC10_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CLKSEL_ADDR, m)
#define HWIO_APCS_APC10_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CLKSEL_ADDR,v)
#define HWIO_APCS_APC10_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CLKSEL_ADDR,m,v,HWIO_APCS_APC10_CLKSEL_IN)
#define HWIO_APCS_APC10_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC10_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC10_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC10_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC10_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC10_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC10_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC10_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC10_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC10_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC10_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC10_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC10_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC10_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC10_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC10_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC10_CLKSR_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC10_CLKSR_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC10_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC10_CLKSR_ADDR, HWIO_APCS_APC10_CLKSR_RMSK)
#define HWIO_APCS_APC10_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CLKSR_ADDR, m)
#define HWIO_APCS_APC10_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC10_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC10_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC10_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC10_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC10_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC10_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC10_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC10_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC10_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC10_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC10_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC10_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC10_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC10_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC10_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC10_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC10_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC10_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC10_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC10_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC10_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC10_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC10_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC10_CPM_SPARE0_ADDR                                     (APCS_APC10_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC10_CPM_SPARE0_OFFS                                     (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC10_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC10_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE0_ADDR, HWIO_APCS_APC10_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC10_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC10_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC10_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC10_CPM_SPARE0_IN)
#define HWIO_APCS_APC10_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC10_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC10_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC10_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC10_CPM_SPARE1_ADDR                                     (APCS_APC10_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC10_CPM_SPARE1_OFFS                                     (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC10_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC10_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE1_ADDR, HWIO_APCS_APC10_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC10_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC10_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC10_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC10_CPM_SPARE1_IN)
#define HWIO_APCS_APC10_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC10_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC10_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC10_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC10_CPM_SPARE2_ADDR                                     (APCS_APC10_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC10_CPM_SPARE2_OFFS                                     (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC10_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC10_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE2_ADDR, HWIO_APCS_APC10_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC10_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC10_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC10_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC10_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC10_CPM_SPARE2_IN)
#define HWIO_APCS_APC10_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC10_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC10_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC10_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC10_DIAG_CNTR_CTL_ADDR                                  (APCS_APC10_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_OFFS                                  (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC10_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC10_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC10_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC10_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC10_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC10_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC10_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC10_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC10_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC10_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC10_HW_DCVS_CTL_ADDR                                    (APCS_APC10_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC10_HW_DCVS_CTL_OFFS                                    (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC10_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC10_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_HW_DCVS_CTL_ADDR, HWIO_APCS_APC10_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC10_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC10_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC10_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC10_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC10_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC10_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC10_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC10_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC10_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC10_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC10_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC10_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC10_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC10_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC10_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC10_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC10_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC10_LM_THRTTL_CTL_ADDR                                  (APCS_APC10_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_OFFS                                  (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC10_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC10_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC10_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC10_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC10_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC10_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC10_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC10_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC10_OVR_CLKSEL_ADDR                                     (APCS_APC10_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC10_OVR_CLKSEL_OFFS                                     (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC10_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC10_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC10_OVR_CLKSEL_ADDR, HWIO_APCS_APC10_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC10_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC10_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC10_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC10_OVR_CLKSEL_IN)
#define HWIO_APCS_APC10_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC10_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC10_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC10_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC10_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC10_PLL_ALPHA_VAL_ADDR                                  (APCS_APC10_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_OFFS                                  (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC10_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC10_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC10_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC10_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC10_PLL_BIST_CTL_ADDR                                   (APCS_APC10_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC10_PLL_BIST_CTL_OFFS                                   (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC10_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC10_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_BIST_CTL_ADDR, HWIO_APCS_APC10_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC10_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC10_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC10_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC10_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC10_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC10_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC10_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC10_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC10_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC10_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC10_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC10_PLL_LVAL_BOOST_ADDR                                 (APCS_APC10_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_OFFS                                 (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC10_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC10_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC10_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_ADDR                              (APCS_APC10_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_OFFS                              (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC10_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC10_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC10_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC10_PLL_L_VAL_ADDR                                      (APCS_APC10_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC10_PLL_L_VAL_OFFS                                      (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC10_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC10_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_L_VAL_ADDR, HWIO_APCS_APC10_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC10_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC10_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC10_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC10_PLL_L_VAL_IN)
#define HWIO_APCS_APC10_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC10_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC10_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC10_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_ADDR                               (APCS_APC10_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_OFFS                               (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC10_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC10_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC10_PLL_MODE_ADDR                                       (APCS_APC10_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC10_PLL_MODE_OFFS                                       (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC10_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC10_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_MODE_ADDR, HWIO_APCS_APC10_PLL_MODE_RMSK)
#define HWIO_APCS_APC10_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC10_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC10_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_MODE_ADDR,m,v,HWIO_APCS_APC10_PLL_MODE_IN)
#define HWIO_APCS_APC10_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC10_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC10_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC10_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC10_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC10_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC10_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC10_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC10_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC10_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC10_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC10_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC10_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC10_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC10_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC10_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC10_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC10_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC10_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC10_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC10_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC10_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC10_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC10_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC10_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC10_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC10_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC10_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC10_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC10_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC10_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC10_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC10_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC10_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC10_PLL_STATUS_ADDR                                     (APCS_APC10_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC10_PLL_STATUS_OFFS                                     (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC10_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC10_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_STATUS_ADDR, HWIO_APCS_APC10_PLL_STATUS_RMSK)
#define HWIO_APCS_APC10_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC10_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC10_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_ADDR                                (APCS_APC10_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_OFFS                                (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC10_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC10_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC10_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_ADDR                                (APCS_APC10_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_OFFS                                (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC10_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC10_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC10_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC10_PLL_USER_CTL_ADDR                                   (APCS_APC10_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC10_PLL_USER_CTL_OFFS                                   (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC10_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC10_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_USER_CTL_ADDR, HWIO_APCS_APC10_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC10_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC10_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC10_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC10_PLL_USER_CTL_IN)
#define HWIO_APCS_APC10_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC10_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC10_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC10_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC10_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC10_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC10_PSCTL_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC10_PSCTL_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC10_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_PSCTL_ADDR, HWIO_APCS_APC10_PSCTL_RMSK)
#define HWIO_APCS_APC10_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_PSCTL_ADDR, m)
#define HWIO_APCS_APC10_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_PSCTL_ADDR,v)
#define HWIO_APCS_APC10_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_PSCTL_ADDR,m,v,HWIO_APCS_APC10_PSCTL_IN)
#define HWIO_APCS_APC10_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC10_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC10_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC10_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC10_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC10_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC10_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC10_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC10_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC10_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC10_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC10_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC10_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC10_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC10_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC10_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC10_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC10_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC10_QLL_EAR_ADDR                                        (APCS_APC10_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC10_QLL_EAR_OFFS                                        (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC10_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC10_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC10_QLL_EAR_ADDR, HWIO_APCS_APC10_QLL_EAR_RMSK)
#define HWIO_APCS_APC10_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC10_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC10_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC10_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC10_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC10_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC10_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC10_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC10_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC10_QLL_ESR_ADDR                                        (APCS_APC10_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC10_QLL_ESR_OFFS                                        (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC10_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC10_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESR_ADDR, HWIO_APCS_APC10_QLL_ESR_RMSK)
#define HWIO_APCS_APC10_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC10_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC10_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC10_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_QLL_ESR_ADDR,m,v,HWIO_APCS_APC10_QLL_ESR_IN)
#define HWIO_APCS_APC10_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC10_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC10_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC10_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC10_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC10_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC10_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC10_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC10_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC10_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC10_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC10_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC10_QLL_ESRS_ADDR                                       (APCS_APC10_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC10_QLL_ESRS_OFFS                                       (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC10_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC10_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESRS_ADDR, HWIO_APCS_APC10_QLL_ESRS_RMSK)
#define HWIO_APCS_APC10_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC10_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC10_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC10_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC10_QLL_ESRS_IN)
#define HWIO_APCS_APC10_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC10_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC10_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC10_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC10_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC10_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC10_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC10_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC10_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC10_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC10_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC10_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC10_QLL_ESYNR_ADDR                                      (APCS_APC10_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC10_QLL_ESYNR_OFFS                                      (APCS_APC10_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC10_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC10_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESYNR_ADDR, HWIO_APCS_APC10_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC10_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC10_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC10_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC10_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC10_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC10_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC10_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC10_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC10_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC10_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC10_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC10_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC10_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC10_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC10_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC10_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC10_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC10_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC10_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC10_SSSCTL_ADDR                                         (APCS_APC10_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC10_SSSCTL_OFFS                                         (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC10_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC10_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_SSSCTL_ADDR, HWIO_APCS_APC10_SSSCTL_RMSK)
#define HWIO_APCS_APC10_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_SSSCTL_ADDR, m)
#define HWIO_APCS_APC10_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_SSSCTL_ADDR,v)
#define HWIO_APCS_APC10_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_SSSCTL_ADDR,m,v,HWIO_APCS_APC10_SSSCTL_IN)
#define HWIO_APCS_APC10_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC10_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC10_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC10_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC10_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC10_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC10_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC10_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC10_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC10_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC10_STCTL_ADDR                                          (APCS_APC10_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC10_STCTL_OFFS                                          (APCS_APC10_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC10_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC10_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC10_STCTL_ADDR, HWIO_APCS_APC10_STCTL_RMSK)
#define HWIO_APCS_APC10_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC10_STCTL_ADDR, m)
#define HWIO_APCS_APC10_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC10_STCTL_ADDR,v)
#define HWIO_APCS_APC10_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC10_STCTL_ADDR,m,v,HWIO_APCS_APC10_STCTL_IN)
#define HWIO_APCS_APC10_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC10_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC10_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC10_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC10_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC10_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC10_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC10_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC11_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC11_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00a40000)
#define APCS_APC11_CPM_REG_BASE_OFFS                                        0x00a40000

#define HWIO_APCS_APC11_ACDCR_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC11_ACDCR_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC11_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC11_ACDCR_ADDR, HWIO_APCS_APC11_ACDCR_RMSK)
#define HWIO_APCS_APC11_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_ACDCR_ADDR, m)
#define HWIO_APCS_APC11_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_ACDCR_ADDR,v)
#define HWIO_APCS_APC11_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_ACDCR_ADDR,m,v,HWIO_APCS_APC11_ACDCR_IN)
#define HWIO_APCS_APC11_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC11_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC11_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC11_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC11_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC11_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC11_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC11_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC11_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC11_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC11_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC11_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC11_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC11_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC11_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC11_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC11_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC11_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC11_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC11_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC11_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC11_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC11_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC11_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC11_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC11_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC11_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC11_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC11_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC11_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC11_ACDDVMRC_ADDR                                       (APCS_APC11_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC11_ACDDVMRC_OFFS                                       (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC11_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC11_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC11_ACDDVMRC_ADDR, HWIO_APCS_APC11_ACDDVMRC_RMSK)
#define HWIO_APCS_APC11_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC11_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC11_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC11_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC11_ACDDVMRC_IN)
#define HWIO_APCS_APC11_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC11_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC11_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC11_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC11_ACDSSCR_ADDR                                        (APCS_APC11_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC11_ACDSSCR_OFFS                                        (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC11_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC11_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC11_ACDSSCR_ADDR, HWIO_APCS_APC11_ACDSSCR_RMSK)
#define HWIO_APCS_APC11_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC11_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC11_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_ACDSSCR_ADDR,m,v,HWIO_APCS_APC11_ACDSSCR_IN)
#define HWIO_APCS_APC11_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC11_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC11_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC11_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC11_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC11_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC11_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC11_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC11_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC11_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC11_ACDTD_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC11_ACDTD_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC11_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC11_ACDTD_ADDR, HWIO_APCS_APC11_ACDTD_RMSK)
#define HWIO_APCS_APC11_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_ACDTD_ADDR, m)
#define HWIO_APCS_APC11_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC11_ACDTD_ADDR,v)
#define HWIO_APCS_APC11_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_ACDTD_ADDR,m,v,HWIO_APCS_APC11_ACDTD_IN)
#define HWIO_APCS_APC11_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC11_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC11_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC11_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC11_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC11_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC11_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC11_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC11_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC11_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC11_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC11_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC11_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC11_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC11_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC11_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC11_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC11_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC11_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC11_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC11_ALT_CLK_CTL_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC11_ALT_CLK_CTL_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC11_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_ALT_CLK_CTL_ADDR, HWIO_APCS_APC11_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC11_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC11_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC11_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC11_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC11_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC11_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC11_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC11_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC11_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC11_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC11_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC11_AUX_CBCR_ADDR                                       (APCS_APC11_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC11_AUX_CBCR_OFFS                                       (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC11_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC11_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC11_AUX_CBCR_ADDR, HWIO_APCS_APC11_AUX_CBCR_RMSK)
#define HWIO_APCS_APC11_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC11_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC11_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC11_AUX_CBCR_IN)
#define HWIO_APCS_APC11_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC11_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC11_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC11_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC11_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC11_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC11_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC11_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC11_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC11_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC11_AVM_BNC_LMT_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC11_AVM_BNC_LMT_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC11_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_BNC_LMT_ADDR, HWIO_APCS_APC11_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC11_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC11_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC11_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC11_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC11_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC11_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC11_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC11_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC11_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC11_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC11_AVM_CNT0_TR_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC11_AVM_CNT0_TR_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC11_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_CNT0_TR_ADDR, HWIO_APCS_APC11_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC11_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC11_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC11_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC11_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC11_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC11_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC11_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC11_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC11_AVM_CNT1_TR_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC11_AVM_CNT1_TR_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC11_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_CNT1_TR_ADDR, HWIO_APCS_APC11_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC11_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC11_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC11_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC11_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC11_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC11_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC11_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC11_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC11_AVM_CTL_ADDR                                        (APCS_APC11_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC11_AVM_CTL_OFFS                                        (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC11_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC11_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_CTL_ADDR, HWIO_APCS_APC11_AVM_CTL_RMSK)
#define HWIO_APCS_APC11_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC11_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC11_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_CTL_ADDR,m,v,HWIO_APCS_APC11_AVM_CTL_IN)
#define HWIO_APCS_APC11_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC11_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC11_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC11_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC11_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC11_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC11_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC11_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC11_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC11_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC11_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC11_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC11_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC11_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC11_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC11_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC11_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC11_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC11_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC11_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC11_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC11_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC11_AVM_DRP_LMT_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC11_AVM_DRP_LMT_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC11_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_DRP_LMT_ADDR, HWIO_APCS_APC11_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC11_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC11_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC11_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC11_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC11_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC11_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC11_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC11_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC11_AVM_TRM_ADDR                                        (APCS_APC11_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC11_AVM_TRM_OFFS                                        (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC11_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC11_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_TRM_ADDR, HWIO_APCS_APC11_AVM_TRM_RMSK)
#define HWIO_APCS_APC11_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC11_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC11_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_TRM_ADDR,m,v,HWIO_APCS_APC11_AVM_TRM_IN)
#define HWIO_APCS_APC11_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC11_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC11_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC11_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC11_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC11_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC11_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC11_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC11_AVM_VTM_CFG_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC11_AVM_VTM_CFG_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC11_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC11_AVM_VTM_CFG_ADDR, HWIO_APCS_APC11_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC11_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC11_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC11_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC11_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC11_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC11_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC11_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC11_CLKCR_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC11_CLKCR_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC11_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC11_CLKCR_ADDR, HWIO_APCS_APC11_CLKCR_RMSK)
#define HWIO_APCS_APC11_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CLKCR_ADDR, m)
#define HWIO_APCS_APC11_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CLKCR_ADDR,v)
#define HWIO_APCS_APC11_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CLKCR_ADDR,m,v,HWIO_APCS_APC11_CLKCR_IN)
#define HWIO_APCS_APC11_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC11_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC11_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC11_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC11_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC11_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC11_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC11_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC11_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC11_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC11_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC11_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC11_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC11_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC11_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC11_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC11_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC11_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC11_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC11_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC11_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC11_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC11_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC11_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC11_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC11_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC11_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC11_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC11_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC11_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC11_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC11_CLKSEL_ADDR                                         (APCS_APC11_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC11_CLKSEL_OFFS                                         (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC11_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC11_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC11_CLKSEL_ADDR, HWIO_APCS_APC11_CLKSEL_RMSK)
#define HWIO_APCS_APC11_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CLKSEL_ADDR, m)
#define HWIO_APCS_APC11_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CLKSEL_ADDR,v)
#define HWIO_APCS_APC11_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CLKSEL_ADDR,m,v,HWIO_APCS_APC11_CLKSEL_IN)
#define HWIO_APCS_APC11_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC11_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC11_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC11_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC11_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC11_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC11_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC11_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC11_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC11_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC11_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC11_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC11_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC11_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC11_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC11_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC11_CLKSR_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC11_CLKSR_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC11_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC11_CLKSR_ADDR, HWIO_APCS_APC11_CLKSR_RMSK)
#define HWIO_APCS_APC11_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CLKSR_ADDR, m)
#define HWIO_APCS_APC11_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC11_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC11_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC11_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC11_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC11_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC11_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC11_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC11_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC11_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC11_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC11_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC11_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC11_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC11_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC11_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC11_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC11_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC11_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC11_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC11_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC11_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC11_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC11_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC11_CPM_SPARE0_ADDR                                     (APCS_APC11_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC11_CPM_SPARE0_OFFS                                     (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC11_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC11_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE0_ADDR, HWIO_APCS_APC11_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC11_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC11_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC11_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC11_CPM_SPARE0_IN)
#define HWIO_APCS_APC11_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC11_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC11_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC11_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC11_CPM_SPARE1_ADDR                                     (APCS_APC11_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC11_CPM_SPARE1_OFFS                                     (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC11_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC11_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE1_ADDR, HWIO_APCS_APC11_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC11_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC11_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC11_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC11_CPM_SPARE1_IN)
#define HWIO_APCS_APC11_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC11_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC11_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC11_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC11_CPM_SPARE2_ADDR                                     (APCS_APC11_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC11_CPM_SPARE2_OFFS                                     (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC11_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC11_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE2_ADDR, HWIO_APCS_APC11_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC11_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC11_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC11_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC11_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC11_CPM_SPARE2_IN)
#define HWIO_APCS_APC11_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC11_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC11_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC11_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC11_DIAG_CNTR_CTL_ADDR                                  (APCS_APC11_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_OFFS                                  (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC11_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC11_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC11_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC11_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC11_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC11_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC11_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC11_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC11_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC11_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC11_HW_DCVS_CTL_ADDR                                    (APCS_APC11_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC11_HW_DCVS_CTL_OFFS                                    (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC11_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC11_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_HW_DCVS_CTL_ADDR, HWIO_APCS_APC11_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC11_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC11_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC11_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC11_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC11_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC11_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC11_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC11_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC11_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC11_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC11_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC11_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC11_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC11_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC11_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC11_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC11_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC11_LM_THRTTL_CTL_ADDR                                  (APCS_APC11_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_OFFS                                  (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC11_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC11_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC11_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC11_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC11_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC11_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC11_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC11_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC11_OVR_CLKSEL_ADDR                                     (APCS_APC11_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC11_OVR_CLKSEL_OFFS                                     (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC11_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC11_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC11_OVR_CLKSEL_ADDR, HWIO_APCS_APC11_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC11_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC11_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC11_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC11_OVR_CLKSEL_IN)
#define HWIO_APCS_APC11_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC11_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC11_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC11_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC11_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC11_PLL_ALPHA_VAL_ADDR                                  (APCS_APC11_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_OFFS                                  (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC11_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC11_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC11_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC11_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC11_PLL_BIST_CTL_ADDR                                   (APCS_APC11_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC11_PLL_BIST_CTL_OFFS                                   (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC11_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC11_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_BIST_CTL_ADDR, HWIO_APCS_APC11_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC11_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC11_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC11_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC11_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC11_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC11_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC11_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC11_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC11_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC11_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC11_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC11_PLL_LVAL_BOOST_ADDR                                 (APCS_APC11_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_OFFS                                 (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC11_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC11_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC11_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_ADDR                              (APCS_APC11_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_OFFS                              (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC11_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC11_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC11_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC11_PLL_L_VAL_ADDR                                      (APCS_APC11_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC11_PLL_L_VAL_OFFS                                      (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC11_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC11_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_L_VAL_ADDR, HWIO_APCS_APC11_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC11_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC11_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC11_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC11_PLL_L_VAL_IN)
#define HWIO_APCS_APC11_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC11_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC11_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC11_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_ADDR                               (APCS_APC11_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_OFFS                               (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC11_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC11_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC11_PLL_MODE_ADDR                                       (APCS_APC11_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC11_PLL_MODE_OFFS                                       (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC11_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC11_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_MODE_ADDR, HWIO_APCS_APC11_PLL_MODE_RMSK)
#define HWIO_APCS_APC11_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC11_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC11_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_MODE_ADDR,m,v,HWIO_APCS_APC11_PLL_MODE_IN)
#define HWIO_APCS_APC11_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC11_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC11_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC11_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC11_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC11_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC11_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC11_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC11_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC11_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC11_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC11_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC11_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC11_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC11_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC11_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC11_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC11_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC11_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC11_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC11_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC11_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC11_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC11_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC11_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC11_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC11_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC11_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC11_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC11_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC11_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC11_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC11_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC11_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC11_PLL_STATUS_ADDR                                     (APCS_APC11_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC11_PLL_STATUS_OFFS                                     (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC11_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC11_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_STATUS_ADDR, HWIO_APCS_APC11_PLL_STATUS_RMSK)
#define HWIO_APCS_APC11_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC11_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC11_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_ADDR                                (APCS_APC11_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_OFFS                                (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC11_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC11_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC11_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_ADDR                                (APCS_APC11_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_OFFS                                (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC11_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC11_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC11_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC11_PLL_USER_CTL_ADDR                                   (APCS_APC11_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC11_PLL_USER_CTL_OFFS                                   (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC11_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC11_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_USER_CTL_ADDR, HWIO_APCS_APC11_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC11_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC11_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC11_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC11_PLL_USER_CTL_IN)
#define HWIO_APCS_APC11_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC11_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC11_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC11_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC11_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC11_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC11_PSCTL_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC11_PSCTL_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC11_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_PSCTL_ADDR, HWIO_APCS_APC11_PSCTL_RMSK)
#define HWIO_APCS_APC11_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_PSCTL_ADDR, m)
#define HWIO_APCS_APC11_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_PSCTL_ADDR,v)
#define HWIO_APCS_APC11_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_PSCTL_ADDR,m,v,HWIO_APCS_APC11_PSCTL_IN)
#define HWIO_APCS_APC11_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC11_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC11_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC11_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC11_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC11_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC11_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC11_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC11_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC11_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC11_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC11_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC11_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC11_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC11_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC11_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC11_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC11_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC11_QLL_EAR_ADDR                                        (APCS_APC11_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC11_QLL_EAR_OFFS                                        (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC11_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC11_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC11_QLL_EAR_ADDR, HWIO_APCS_APC11_QLL_EAR_RMSK)
#define HWIO_APCS_APC11_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC11_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC11_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC11_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC11_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC11_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC11_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC11_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC11_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC11_QLL_ESR_ADDR                                        (APCS_APC11_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC11_QLL_ESR_OFFS                                        (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC11_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC11_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESR_ADDR, HWIO_APCS_APC11_QLL_ESR_RMSK)
#define HWIO_APCS_APC11_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC11_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC11_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC11_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_QLL_ESR_ADDR,m,v,HWIO_APCS_APC11_QLL_ESR_IN)
#define HWIO_APCS_APC11_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC11_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC11_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC11_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC11_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC11_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC11_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC11_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC11_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC11_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC11_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC11_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC11_QLL_ESRS_ADDR                                       (APCS_APC11_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC11_QLL_ESRS_OFFS                                       (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC11_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC11_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESRS_ADDR, HWIO_APCS_APC11_QLL_ESRS_RMSK)
#define HWIO_APCS_APC11_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC11_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC11_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC11_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC11_QLL_ESRS_IN)
#define HWIO_APCS_APC11_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC11_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC11_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC11_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC11_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC11_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC11_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC11_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC11_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC11_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC11_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC11_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC11_QLL_ESYNR_ADDR                                      (APCS_APC11_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC11_QLL_ESYNR_OFFS                                      (APCS_APC11_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC11_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC11_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESYNR_ADDR, HWIO_APCS_APC11_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC11_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC11_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC11_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC11_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC11_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC11_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC11_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC11_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC11_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC11_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC11_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC11_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC11_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC11_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC11_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC11_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC11_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC11_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC11_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC11_SSSCTL_ADDR                                         (APCS_APC11_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC11_SSSCTL_OFFS                                         (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC11_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC11_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_SSSCTL_ADDR, HWIO_APCS_APC11_SSSCTL_RMSK)
#define HWIO_APCS_APC11_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_SSSCTL_ADDR, m)
#define HWIO_APCS_APC11_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_SSSCTL_ADDR,v)
#define HWIO_APCS_APC11_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_SSSCTL_ADDR,m,v,HWIO_APCS_APC11_SSSCTL_IN)
#define HWIO_APCS_APC11_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC11_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC11_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC11_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC11_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC11_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC11_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC11_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC11_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC11_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC11_STCTL_ADDR                                          (APCS_APC11_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC11_STCTL_OFFS                                          (APCS_APC11_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC11_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC11_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC11_STCTL_ADDR, HWIO_APCS_APC11_STCTL_RMSK)
#define HWIO_APCS_APC11_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC11_STCTL_ADDR, m)
#define HWIO_APCS_APC11_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC11_STCTL_ADDR,v)
#define HWIO_APCS_APC11_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC11_STCTL_ADDR,m,v,HWIO_APCS_APC11_STCTL_IN)
#define HWIO_APCS_APC11_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC11_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC11_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC11_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC11_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC11_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC11_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC11_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC12_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC12_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00b40000)
#define APCS_APC12_CPM_REG_BASE_OFFS                                        0x00b40000

#define HWIO_APCS_APC12_ACDCR_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC12_ACDCR_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC12_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC12_ACDCR_ADDR, HWIO_APCS_APC12_ACDCR_RMSK)
#define HWIO_APCS_APC12_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_ACDCR_ADDR, m)
#define HWIO_APCS_APC12_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_ACDCR_ADDR,v)
#define HWIO_APCS_APC12_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_ACDCR_ADDR,m,v,HWIO_APCS_APC12_ACDCR_IN)
#define HWIO_APCS_APC12_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC12_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC12_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC12_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC12_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC12_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC12_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC12_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC12_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC12_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC12_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC12_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC12_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC12_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC12_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC12_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC12_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC12_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC12_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC12_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC12_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC12_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC12_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC12_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC12_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC12_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC12_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC12_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC12_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC12_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC12_ACDDVMRC_ADDR                                       (APCS_APC12_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC12_ACDDVMRC_OFFS                                       (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC12_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC12_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC12_ACDDVMRC_ADDR, HWIO_APCS_APC12_ACDDVMRC_RMSK)
#define HWIO_APCS_APC12_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC12_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC12_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC12_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC12_ACDDVMRC_IN)
#define HWIO_APCS_APC12_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC12_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC12_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC12_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC12_ACDSSCR_ADDR                                        (APCS_APC12_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC12_ACDSSCR_OFFS                                        (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC12_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC12_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC12_ACDSSCR_ADDR, HWIO_APCS_APC12_ACDSSCR_RMSK)
#define HWIO_APCS_APC12_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC12_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC12_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_ACDSSCR_ADDR,m,v,HWIO_APCS_APC12_ACDSSCR_IN)
#define HWIO_APCS_APC12_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC12_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC12_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC12_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC12_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC12_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC12_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC12_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC12_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC12_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC12_ACDTD_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC12_ACDTD_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC12_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC12_ACDTD_ADDR, HWIO_APCS_APC12_ACDTD_RMSK)
#define HWIO_APCS_APC12_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_ACDTD_ADDR, m)
#define HWIO_APCS_APC12_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC12_ACDTD_ADDR,v)
#define HWIO_APCS_APC12_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_ACDTD_ADDR,m,v,HWIO_APCS_APC12_ACDTD_IN)
#define HWIO_APCS_APC12_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC12_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC12_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC12_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC12_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC12_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC12_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC12_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC12_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC12_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC12_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC12_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC12_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC12_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC12_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC12_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC12_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC12_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC12_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC12_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC12_ALT_CLK_CTL_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC12_ALT_CLK_CTL_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC12_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_ALT_CLK_CTL_ADDR, HWIO_APCS_APC12_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC12_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC12_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC12_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC12_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC12_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC12_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC12_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC12_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC12_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC12_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC12_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC12_AUX_CBCR_ADDR                                       (APCS_APC12_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC12_AUX_CBCR_OFFS                                       (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC12_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC12_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC12_AUX_CBCR_ADDR, HWIO_APCS_APC12_AUX_CBCR_RMSK)
#define HWIO_APCS_APC12_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC12_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC12_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC12_AUX_CBCR_IN)
#define HWIO_APCS_APC12_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC12_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC12_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC12_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC12_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC12_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC12_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC12_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC12_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC12_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC12_AVM_BNC_LMT_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC12_AVM_BNC_LMT_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC12_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_BNC_LMT_ADDR, HWIO_APCS_APC12_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC12_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC12_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC12_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC12_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC12_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC12_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC12_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC12_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC12_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC12_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC12_AVM_CNT0_TR_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC12_AVM_CNT0_TR_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC12_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_CNT0_TR_ADDR, HWIO_APCS_APC12_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC12_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC12_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC12_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC12_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC12_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC12_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC12_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC12_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC12_AVM_CNT1_TR_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC12_AVM_CNT1_TR_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC12_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_CNT1_TR_ADDR, HWIO_APCS_APC12_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC12_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC12_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC12_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC12_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC12_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC12_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC12_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC12_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC12_AVM_CTL_ADDR                                        (APCS_APC12_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC12_AVM_CTL_OFFS                                        (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC12_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC12_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_CTL_ADDR, HWIO_APCS_APC12_AVM_CTL_RMSK)
#define HWIO_APCS_APC12_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC12_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC12_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_CTL_ADDR,m,v,HWIO_APCS_APC12_AVM_CTL_IN)
#define HWIO_APCS_APC12_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC12_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC12_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC12_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC12_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC12_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC12_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC12_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC12_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC12_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC12_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC12_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC12_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC12_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC12_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC12_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC12_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC12_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC12_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC12_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC12_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC12_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC12_AVM_DRP_LMT_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC12_AVM_DRP_LMT_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC12_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_DRP_LMT_ADDR, HWIO_APCS_APC12_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC12_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC12_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC12_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC12_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC12_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC12_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC12_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC12_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC12_AVM_TRM_ADDR                                        (APCS_APC12_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC12_AVM_TRM_OFFS                                        (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC12_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC12_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_TRM_ADDR, HWIO_APCS_APC12_AVM_TRM_RMSK)
#define HWIO_APCS_APC12_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC12_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC12_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_TRM_ADDR,m,v,HWIO_APCS_APC12_AVM_TRM_IN)
#define HWIO_APCS_APC12_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC12_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC12_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC12_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC12_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC12_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC12_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC12_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC12_AVM_VTM_CFG_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC12_AVM_VTM_CFG_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC12_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC12_AVM_VTM_CFG_ADDR, HWIO_APCS_APC12_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC12_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC12_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC12_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC12_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC12_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC12_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC12_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC12_CLKCR_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC12_CLKCR_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC12_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC12_CLKCR_ADDR, HWIO_APCS_APC12_CLKCR_RMSK)
#define HWIO_APCS_APC12_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CLKCR_ADDR, m)
#define HWIO_APCS_APC12_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CLKCR_ADDR,v)
#define HWIO_APCS_APC12_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CLKCR_ADDR,m,v,HWIO_APCS_APC12_CLKCR_IN)
#define HWIO_APCS_APC12_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC12_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC12_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC12_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC12_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC12_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC12_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC12_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC12_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC12_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC12_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC12_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC12_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC12_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC12_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC12_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC12_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC12_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC12_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC12_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC12_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC12_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC12_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC12_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC12_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC12_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC12_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC12_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC12_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC12_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC12_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC12_CLKSEL_ADDR                                         (APCS_APC12_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC12_CLKSEL_OFFS                                         (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC12_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC12_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC12_CLKSEL_ADDR, HWIO_APCS_APC12_CLKSEL_RMSK)
#define HWIO_APCS_APC12_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CLKSEL_ADDR, m)
#define HWIO_APCS_APC12_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CLKSEL_ADDR,v)
#define HWIO_APCS_APC12_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CLKSEL_ADDR,m,v,HWIO_APCS_APC12_CLKSEL_IN)
#define HWIO_APCS_APC12_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC12_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC12_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC12_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC12_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC12_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC12_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC12_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC12_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC12_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC12_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC12_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC12_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC12_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC12_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC12_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC12_CLKSR_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC12_CLKSR_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC12_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC12_CLKSR_ADDR, HWIO_APCS_APC12_CLKSR_RMSK)
#define HWIO_APCS_APC12_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CLKSR_ADDR, m)
#define HWIO_APCS_APC12_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC12_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC12_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC12_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC12_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC12_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC12_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC12_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC12_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC12_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC12_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC12_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC12_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC12_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC12_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC12_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC12_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC12_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC12_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC12_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC12_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC12_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC12_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC12_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC12_CPM_SPARE0_ADDR                                     (APCS_APC12_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC12_CPM_SPARE0_OFFS                                     (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC12_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC12_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE0_ADDR, HWIO_APCS_APC12_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC12_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC12_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC12_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC12_CPM_SPARE0_IN)
#define HWIO_APCS_APC12_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC12_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC12_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC12_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC12_CPM_SPARE1_ADDR                                     (APCS_APC12_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC12_CPM_SPARE1_OFFS                                     (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC12_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC12_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE1_ADDR, HWIO_APCS_APC12_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC12_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC12_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC12_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC12_CPM_SPARE1_IN)
#define HWIO_APCS_APC12_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC12_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC12_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC12_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC12_CPM_SPARE2_ADDR                                     (APCS_APC12_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC12_CPM_SPARE2_OFFS                                     (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC12_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC12_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE2_ADDR, HWIO_APCS_APC12_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC12_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC12_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC12_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC12_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC12_CPM_SPARE2_IN)
#define HWIO_APCS_APC12_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC12_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC12_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC12_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC12_DIAG_CNTR_CTL_ADDR                                  (APCS_APC12_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_OFFS                                  (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC12_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC12_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC12_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC12_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC12_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC12_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC12_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC12_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC12_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC12_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC12_HW_DCVS_CTL_ADDR                                    (APCS_APC12_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC12_HW_DCVS_CTL_OFFS                                    (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC12_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC12_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_HW_DCVS_CTL_ADDR, HWIO_APCS_APC12_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC12_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC12_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC12_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC12_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC12_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC12_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC12_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC12_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC12_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC12_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC12_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC12_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC12_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC12_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC12_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC12_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC12_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC12_LM_THRTTL_CTL_ADDR                                  (APCS_APC12_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_OFFS                                  (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC12_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC12_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC12_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC12_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC12_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC12_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC12_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC12_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC12_OVR_CLKSEL_ADDR                                     (APCS_APC12_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC12_OVR_CLKSEL_OFFS                                     (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC12_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC12_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC12_OVR_CLKSEL_ADDR, HWIO_APCS_APC12_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC12_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC12_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC12_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC12_OVR_CLKSEL_IN)
#define HWIO_APCS_APC12_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC12_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC12_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC12_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC12_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC12_PLL_ALPHA_VAL_ADDR                                  (APCS_APC12_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_OFFS                                  (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC12_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC12_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC12_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC12_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC12_PLL_BIST_CTL_ADDR                                   (APCS_APC12_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC12_PLL_BIST_CTL_OFFS                                   (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC12_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC12_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_BIST_CTL_ADDR, HWIO_APCS_APC12_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC12_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC12_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC12_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC12_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC12_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC12_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC12_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC12_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC12_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC12_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC12_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC12_PLL_LVAL_BOOST_ADDR                                 (APCS_APC12_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_OFFS                                 (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC12_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC12_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC12_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_ADDR                              (APCS_APC12_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_OFFS                              (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC12_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC12_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC12_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC12_PLL_L_VAL_ADDR                                      (APCS_APC12_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC12_PLL_L_VAL_OFFS                                      (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC12_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC12_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_L_VAL_ADDR, HWIO_APCS_APC12_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC12_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC12_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC12_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC12_PLL_L_VAL_IN)
#define HWIO_APCS_APC12_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC12_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC12_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC12_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_ADDR                               (APCS_APC12_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_OFFS                               (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC12_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC12_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC12_PLL_MODE_ADDR                                       (APCS_APC12_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC12_PLL_MODE_OFFS                                       (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC12_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC12_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_MODE_ADDR, HWIO_APCS_APC12_PLL_MODE_RMSK)
#define HWIO_APCS_APC12_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC12_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC12_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_MODE_ADDR,m,v,HWIO_APCS_APC12_PLL_MODE_IN)
#define HWIO_APCS_APC12_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC12_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC12_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC12_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC12_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC12_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC12_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC12_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC12_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC12_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC12_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC12_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC12_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC12_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC12_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC12_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC12_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC12_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC12_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC12_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC12_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC12_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC12_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC12_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC12_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC12_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC12_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC12_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC12_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC12_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC12_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC12_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC12_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC12_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC12_PLL_STATUS_ADDR                                     (APCS_APC12_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC12_PLL_STATUS_OFFS                                     (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC12_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC12_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_STATUS_ADDR, HWIO_APCS_APC12_PLL_STATUS_RMSK)
#define HWIO_APCS_APC12_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC12_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC12_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_ADDR                                (APCS_APC12_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_OFFS                                (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC12_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC12_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC12_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_ADDR                                (APCS_APC12_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_OFFS                                (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC12_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC12_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC12_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC12_PLL_USER_CTL_ADDR                                   (APCS_APC12_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC12_PLL_USER_CTL_OFFS                                   (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC12_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC12_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_USER_CTL_ADDR, HWIO_APCS_APC12_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC12_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC12_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC12_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC12_PLL_USER_CTL_IN)
#define HWIO_APCS_APC12_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC12_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC12_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC12_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC12_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC12_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC12_PSCTL_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC12_PSCTL_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC12_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_PSCTL_ADDR, HWIO_APCS_APC12_PSCTL_RMSK)
#define HWIO_APCS_APC12_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_PSCTL_ADDR, m)
#define HWIO_APCS_APC12_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_PSCTL_ADDR,v)
#define HWIO_APCS_APC12_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_PSCTL_ADDR,m,v,HWIO_APCS_APC12_PSCTL_IN)
#define HWIO_APCS_APC12_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC12_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC12_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC12_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC12_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC12_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC12_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC12_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC12_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC12_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC12_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC12_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC12_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC12_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC12_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC12_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC12_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC12_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC12_QLL_EAR_ADDR                                        (APCS_APC12_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC12_QLL_EAR_OFFS                                        (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC12_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC12_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC12_QLL_EAR_ADDR, HWIO_APCS_APC12_QLL_EAR_RMSK)
#define HWIO_APCS_APC12_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC12_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC12_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC12_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC12_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC12_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC12_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC12_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC12_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC12_QLL_ESR_ADDR                                        (APCS_APC12_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC12_QLL_ESR_OFFS                                        (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC12_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC12_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESR_ADDR, HWIO_APCS_APC12_QLL_ESR_RMSK)
#define HWIO_APCS_APC12_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC12_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC12_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC12_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_QLL_ESR_ADDR,m,v,HWIO_APCS_APC12_QLL_ESR_IN)
#define HWIO_APCS_APC12_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC12_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC12_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC12_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC12_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC12_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC12_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC12_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC12_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC12_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC12_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC12_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC12_QLL_ESRS_ADDR                                       (APCS_APC12_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC12_QLL_ESRS_OFFS                                       (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC12_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC12_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESRS_ADDR, HWIO_APCS_APC12_QLL_ESRS_RMSK)
#define HWIO_APCS_APC12_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC12_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC12_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC12_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC12_QLL_ESRS_IN)
#define HWIO_APCS_APC12_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC12_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC12_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC12_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC12_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC12_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC12_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC12_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC12_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC12_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC12_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC12_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC12_QLL_ESYNR_ADDR                                      (APCS_APC12_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC12_QLL_ESYNR_OFFS                                      (APCS_APC12_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC12_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC12_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESYNR_ADDR, HWIO_APCS_APC12_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC12_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC12_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC12_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC12_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC12_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC12_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC12_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC12_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC12_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC12_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC12_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC12_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC12_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC12_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC12_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC12_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC12_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC12_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC12_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC12_SSSCTL_ADDR                                         (APCS_APC12_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC12_SSSCTL_OFFS                                         (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC12_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC12_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_SSSCTL_ADDR, HWIO_APCS_APC12_SSSCTL_RMSK)
#define HWIO_APCS_APC12_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_SSSCTL_ADDR, m)
#define HWIO_APCS_APC12_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_SSSCTL_ADDR,v)
#define HWIO_APCS_APC12_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_SSSCTL_ADDR,m,v,HWIO_APCS_APC12_SSSCTL_IN)
#define HWIO_APCS_APC12_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC12_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC12_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC12_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC12_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC12_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC12_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC12_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC12_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC12_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC12_STCTL_ADDR                                          (APCS_APC12_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC12_STCTL_OFFS                                          (APCS_APC12_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC12_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC12_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC12_STCTL_ADDR, HWIO_APCS_APC12_STCTL_RMSK)
#define HWIO_APCS_APC12_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC12_STCTL_ADDR, m)
#define HWIO_APCS_APC12_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC12_STCTL_ADDR,v)
#define HWIO_APCS_APC12_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC12_STCTL_ADDR,m,v,HWIO_APCS_APC12_STCTL_IN)
#define HWIO_APCS_APC12_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC12_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC12_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC12_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC12_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC12_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC12_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC12_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC13_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC13_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01180000)
#define APCS_APC13_CPM_REG_BASE_OFFS                                        0x01180000

#define HWIO_APCS_APC13_ACDCR_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC13_ACDCR_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC13_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC13_ACDCR_ADDR, HWIO_APCS_APC13_ACDCR_RMSK)
#define HWIO_APCS_APC13_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_ACDCR_ADDR, m)
#define HWIO_APCS_APC13_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_ACDCR_ADDR,v)
#define HWIO_APCS_APC13_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_ACDCR_ADDR,m,v,HWIO_APCS_APC13_ACDCR_IN)
#define HWIO_APCS_APC13_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC13_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC13_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC13_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC13_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC13_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC13_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC13_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC13_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC13_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC13_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC13_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC13_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC13_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC13_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC13_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC13_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC13_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC13_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC13_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC13_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC13_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC13_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC13_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC13_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC13_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC13_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC13_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC13_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC13_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC13_ACDDVMRC_ADDR                                       (APCS_APC13_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC13_ACDDVMRC_OFFS                                       (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC13_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC13_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC13_ACDDVMRC_ADDR, HWIO_APCS_APC13_ACDDVMRC_RMSK)
#define HWIO_APCS_APC13_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC13_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC13_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC13_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC13_ACDDVMRC_IN)
#define HWIO_APCS_APC13_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC13_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC13_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC13_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC13_ACDSSCR_ADDR                                        (APCS_APC13_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC13_ACDSSCR_OFFS                                        (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC13_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC13_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC13_ACDSSCR_ADDR, HWIO_APCS_APC13_ACDSSCR_RMSK)
#define HWIO_APCS_APC13_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC13_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC13_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_ACDSSCR_ADDR,m,v,HWIO_APCS_APC13_ACDSSCR_IN)
#define HWIO_APCS_APC13_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC13_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC13_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC13_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC13_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC13_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC13_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC13_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC13_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC13_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC13_ACDTD_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC13_ACDTD_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC13_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC13_ACDTD_ADDR, HWIO_APCS_APC13_ACDTD_RMSK)
#define HWIO_APCS_APC13_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_ACDTD_ADDR, m)
#define HWIO_APCS_APC13_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC13_ACDTD_ADDR,v)
#define HWIO_APCS_APC13_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_ACDTD_ADDR,m,v,HWIO_APCS_APC13_ACDTD_IN)
#define HWIO_APCS_APC13_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC13_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC13_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC13_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC13_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC13_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC13_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC13_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC13_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC13_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC13_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC13_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC13_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC13_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC13_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC13_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC13_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC13_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC13_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC13_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC13_ALT_CLK_CTL_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC13_ALT_CLK_CTL_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC13_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_ALT_CLK_CTL_ADDR, HWIO_APCS_APC13_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC13_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC13_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC13_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC13_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC13_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC13_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC13_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC13_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC13_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC13_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC13_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC13_AUX_CBCR_ADDR                                       (APCS_APC13_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC13_AUX_CBCR_OFFS                                       (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC13_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC13_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC13_AUX_CBCR_ADDR, HWIO_APCS_APC13_AUX_CBCR_RMSK)
#define HWIO_APCS_APC13_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC13_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC13_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC13_AUX_CBCR_IN)
#define HWIO_APCS_APC13_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC13_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC13_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC13_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC13_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC13_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC13_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC13_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC13_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC13_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC13_AVM_BNC_LMT_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC13_AVM_BNC_LMT_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC13_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_BNC_LMT_ADDR, HWIO_APCS_APC13_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC13_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC13_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC13_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC13_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC13_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC13_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC13_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC13_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC13_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC13_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC13_AVM_CNT0_TR_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC13_AVM_CNT0_TR_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC13_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_CNT0_TR_ADDR, HWIO_APCS_APC13_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC13_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC13_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC13_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC13_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC13_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC13_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC13_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC13_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC13_AVM_CNT1_TR_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC13_AVM_CNT1_TR_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC13_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_CNT1_TR_ADDR, HWIO_APCS_APC13_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC13_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC13_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC13_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC13_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC13_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC13_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC13_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC13_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC13_AVM_CTL_ADDR                                        (APCS_APC13_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC13_AVM_CTL_OFFS                                        (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC13_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC13_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_CTL_ADDR, HWIO_APCS_APC13_AVM_CTL_RMSK)
#define HWIO_APCS_APC13_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC13_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC13_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_CTL_ADDR,m,v,HWIO_APCS_APC13_AVM_CTL_IN)
#define HWIO_APCS_APC13_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC13_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC13_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC13_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC13_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC13_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC13_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC13_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC13_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC13_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC13_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC13_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC13_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC13_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC13_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC13_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC13_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC13_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC13_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC13_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC13_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC13_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC13_AVM_DRP_LMT_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC13_AVM_DRP_LMT_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC13_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_DRP_LMT_ADDR, HWIO_APCS_APC13_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC13_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC13_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC13_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC13_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC13_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC13_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC13_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC13_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC13_AVM_TRM_ADDR                                        (APCS_APC13_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC13_AVM_TRM_OFFS                                        (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC13_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC13_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_TRM_ADDR, HWIO_APCS_APC13_AVM_TRM_RMSK)
#define HWIO_APCS_APC13_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC13_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC13_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_TRM_ADDR,m,v,HWIO_APCS_APC13_AVM_TRM_IN)
#define HWIO_APCS_APC13_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC13_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC13_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC13_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC13_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC13_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC13_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC13_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC13_AVM_VTM_CFG_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC13_AVM_VTM_CFG_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC13_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC13_AVM_VTM_CFG_ADDR, HWIO_APCS_APC13_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC13_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC13_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC13_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC13_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC13_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC13_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC13_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC13_CLKCR_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC13_CLKCR_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC13_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC13_CLKCR_ADDR, HWIO_APCS_APC13_CLKCR_RMSK)
#define HWIO_APCS_APC13_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CLKCR_ADDR, m)
#define HWIO_APCS_APC13_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CLKCR_ADDR,v)
#define HWIO_APCS_APC13_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CLKCR_ADDR,m,v,HWIO_APCS_APC13_CLKCR_IN)
#define HWIO_APCS_APC13_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC13_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC13_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC13_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC13_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC13_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC13_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC13_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC13_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC13_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC13_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC13_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC13_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC13_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC13_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC13_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC13_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC13_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC13_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC13_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC13_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC13_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC13_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC13_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC13_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC13_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC13_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC13_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC13_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC13_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC13_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC13_CLKSEL_ADDR                                         (APCS_APC13_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC13_CLKSEL_OFFS                                         (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC13_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC13_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC13_CLKSEL_ADDR, HWIO_APCS_APC13_CLKSEL_RMSK)
#define HWIO_APCS_APC13_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CLKSEL_ADDR, m)
#define HWIO_APCS_APC13_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CLKSEL_ADDR,v)
#define HWIO_APCS_APC13_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CLKSEL_ADDR,m,v,HWIO_APCS_APC13_CLKSEL_IN)
#define HWIO_APCS_APC13_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC13_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC13_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC13_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC13_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC13_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC13_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC13_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC13_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC13_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC13_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC13_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC13_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC13_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC13_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC13_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC13_CLKSR_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC13_CLKSR_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC13_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC13_CLKSR_ADDR, HWIO_APCS_APC13_CLKSR_RMSK)
#define HWIO_APCS_APC13_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CLKSR_ADDR, m)
#define HWIO_APCS_APC13_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC13_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC13_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC13_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC13_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC13_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC13_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC13_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC13_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC13_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC13_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC13_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC13_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC13_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC13_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC13_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC13_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC13_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC13_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC13_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC13_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC13_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC13_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC13_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC13_CPM_SPARE0_ADDR                                     (APCS_APC13_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC13_CPM_SPARE0_OFFS                                     (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC13_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC13_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE0_ADDR, HWIO_APCS_APC13_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC13_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC13_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC13_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC13_CPM_SPARE0_IN)
#define HWIO_APCS_APC13_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC13_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC13_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC13_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC13_CPM_SPARE1_ADDR                                     (APCS_APC13_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC13_CPM_SPARE1_OFFS                                     (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC13_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC13_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE1_ADDR, HWIO_APCS_APC13_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC13_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC13_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC13_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC13_CPM_SPARE1_IN)
#define HWIO_APCS_APC13_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC13_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC13_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC13_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC13_CPM_SPARE2_ADDR                                     (APCS_APC13_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC13_CPM_SPARE2_OFFS                                     (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC13_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC13_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE2_ADDR, HWIO_APCS_APC13_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC13_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC13_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC13_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC13_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC13_CPM_SPARE2_IN)
#define HWIO_APCS_APC13_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC13_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC13_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC13_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC13_DIAG_CNTR_CTL_ADDR                                  (APCS_APC13_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_OFFS                                  (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC13_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC13_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC13_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC13_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC13_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC13_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC13_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC13_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC13_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC13_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC13_HW_DCVS_CTL_ADDR                                    (APCS_APC13_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC13_HW_DCVS_CTL_OFFS                                    (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC13_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC13_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_HW_DCVS_CTL_ADDR, HWIO_APCS_APC13_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC13_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC13_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC13_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC13_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC13_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC13_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC13_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC13_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC13_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC13_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC13_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC13_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC13_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC13_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC13_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC13_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC13_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC13_LM_THRTTL_CTL_ADDR                                  (APCS_APC13_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_OFFS                                  (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC13_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC13_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC13_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC13_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC13_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC13_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC13_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC13_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC13_OVR_CLKSEL_ADDR                                     (APCS_APC13_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC13_OVR_CLKSEL_OFFS                                     (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC13_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC13_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC13_OVR_CLKSEL_ADDR, HWIO_APCS_APC13_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC13_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC13_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC13_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC13_OVR_CLKSEL_IN)
#define HWIO_APCS_APC13_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC13_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC13_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC13_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC13_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC13_PLL_ALPHA_VAL_ADDR                                  (APCS_APC13_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_OFFS                                  (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC13_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC13_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC13_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC13_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC13_PLL_BIST_CTL_ADDR                                   (APCS_APC13_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC13_PLL_BIST_CTL_OFFS                                   (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC13_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC13_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_BIST_CTL_ADDR, HWIO_APCS_APC13_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC13_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC13_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC13_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC13_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC13_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC13_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC13_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC13_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC13_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC13_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC13_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC13_PLL_LVAL_BOOST_ADDR                                 (APCS_APC13_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_OFFS                                 (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC13_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC13_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC13_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_ADDR                              (APCS_APC13_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_OFFS                              (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC13_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC13_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC13_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC13_PLL_L_VAL_ADDR                                      (APCS_APC13_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC13_PLL_L_VAL_OFFS                                      (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC13_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC13_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_L_VAL_ADDR, HWIO_APCS_APC13_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC13_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC13_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC13_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC13_PLL_L_VAL_IN)
#define HWIO_APCS_APC13_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC13_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC13_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC13_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_ADDR                               (APCS_APC13_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_OFFS                               (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC13_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC13_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC13_PLL_MODE_ADDR                                       (APCS_APC13_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC13_PLL_MODE_OFFS                                       (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC13_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC13_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_MODE_ADDR, HWIO_APCS_APC13_PLL_MODE_RMSK)
#define HWIO_APCS_APC13_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC13_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC13_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_MODE_ADDR,m,v,HWIO_APCS_APC13_PLL_MODE_IN)
#define HWIO_APCS_APC13_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC13_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC13_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC13_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC13_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC13_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC13_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC13_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC13_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC13_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC13_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC13_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC13_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC13_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC13_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC13_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC13_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC13_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC13_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC13_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC13_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC13_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC13_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC13_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC13_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC13_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC13_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC13_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC13_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC13_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC13_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC13_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC13_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC13_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC13_PLL_STATUS_ADDR                                     (APCS_APC13_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC13_PLL_STATUS_OFFS                                     (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC13_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC13_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_STATUS_ADDR, HWIO_APCS_APC13_PLL_STATUS_RMSK)
#define HWIO_APCS_APC13_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC13_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC13_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_ADDR                                (APCS_APC13_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_OFFS                                (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC13_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC13_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC13_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_ADDR                                (APCS_APC13_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_OFFS                                (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC13_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC13_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC13_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC13_PLL_USER_CTL_ADDR                                   (APCS_APC13_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC13_PLL_USER_CTL_OFFS                                   (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC13_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC13_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_USER_CTL_ADDR, HWIO_APCS_APC13_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC13_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC13_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC13_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC13_PLL_USER_CTL_IN)
#define HWIO_APCS_APC13_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC13_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC13_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC13_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC13_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC13_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC13_PSCTL_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC13_PSCTL_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC13_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_PSCTL_ADDR, HWIO_APCS_APC13_PSCTL_RMSK)
#define HWIO_APCS_APC13_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_PSCTL_ADDR, m)
#define HWIO_APCS_APC13_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_PSCTL_ADDR,v)
#define HWIO_APCS_APC13_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_PSCTL_ADDR,m,v,HWIO_APCS_APC13_PSCTL_IN)
#define HWIO_APCS_APC13_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC13_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC13_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC13_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC13_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC13_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC13_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC13_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC13_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC13_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC13_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC13_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC13_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC13_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC13_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC13_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC13_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC13_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC13_QLL_EAR_ADDR                                        (APCS_APC13_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC13_QLL_EAR_OFFS                                        (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC13_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC13_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC13_QLL_EAR_ADDR, HWIO_APCS_APC13_QLL_EAR_RMSK)
#define HWIO_APCS_APC13_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC13_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC13_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC13_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC13_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC13_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC13_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC13_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC13_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC13_QLL_ESR_ADDR                                        (APCS_APC13_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC13_QLL_ESR_OFFS                                        (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC13_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC13_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESR_ADDR, HWIO_APCS_APC13_QLL_ESR_RMSK)
#define HWIO_APCS_APC13_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC13_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC13_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC13_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_QLL_ESR_ADDR,m,v,HWIO_APCS_APC13_QLL_ESR_IN)
#define HWIO_APCS_APC13_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC13_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC13_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC13_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC13_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC13_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC13_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC13_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC13_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC13_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC13_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC13_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC13_QLL_ESRS_ADDR                                       (APCS_APC13_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC13_QLL_ESRS_OFFS                                       (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC13_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC13_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESRS_ADDR, HWIO_APCS_APC13_QLL_ESRS_RMSK)
#define HWIO_APCS_APC13_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC13_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC13_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC13_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC13_QLL_ESRS_IN)
#define HWIO_APCS_APC13_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC13_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC13_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC13_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC13_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC13_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC13_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC13_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC13_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC13_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC13_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC13_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC13_QLL_ESYNR_ADDR                                      (APCS_APC13_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC13_QLL_ESYNR_OFFS                                      (APCS_APC13_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC13_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC13_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESYNR_ADDR, HWIO_APCS_APC13_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC13_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC13_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC13_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC13_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC13_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC13_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC13_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC13_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC13_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC13_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC13_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC13_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC13_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC13_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC13_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC13_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC13_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC13_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC13_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC13_SSSCTL_ADDR                                         (APCS_APC13_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC13_SSSCTL_OFFS                                         (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC13_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC13_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_SSSCTL_ADDR, HWIO_APCS_APC13_SSSCTL_RMSK)
#define HWIO_APCS_APC13_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_SSSCTL_ADDR, m)
#define HWIO_APCS_APC13_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_SSSCTL_ADDR,v)
#define HWIO_APCS_APC13_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_SSSCTL_ADDR,m,v,HWIO_APCS_APC13_SSSCTL_IN)
#define HWIO_APCS_APC13_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC13_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC13_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC13_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC13_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC13_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC13_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC13_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC13_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC13_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC13_STCTL_ADDR                                          (APCS_APC13_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC13_STCTL_OFFS                                          (APCS_APC13_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC13_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC13_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC13_STCTL_ADDR, HWIO_APCS_APC13_STCTL_RMSK)
#define HWIO_APCS_APC13_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC13_STCTL_ADDR, m)
#define HWIO_APCS_APC13_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC13_STCTL_ADDR,v)
#define HWIO_APCS_APC13_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC13_STCTL_ADDR,m,v,HWIO_APCS_APC13_STCTL_IN)
#define HWIO_APCS_APC13_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC13_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC13_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC13_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC13_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC13_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC13_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC13_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC14_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC14_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01280000)
#define APCS_APC14_CPM_REG_BASE_OFFS                                        0x01280000

#define HWIO_APCS_APC14_ACDCR_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC14_ACDCR_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC14_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC14_ACDCR_ADDR, HWIO_APCS_APC14_ACDCR_RMSK)
#define HWIO_APCS_APC14_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_ACDCR_ADDR, m)
#define HWIO_APCS_APC14_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_ACDCR_ADDR,v)
#define HWIO_APCS_APC14_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_ACDCR_ADDR,m,v,HWIO_APCS_APC14_ACDCR_IN)
#define HWIO_APCS_APC14_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC14_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC14_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC14_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC14_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC14_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC14_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC14_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC14_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC14_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC14_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC14_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC14_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC14_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC14_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC14_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC14_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC14_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC14_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC14_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC14_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC14_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC14_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC14_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC14_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC14_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC14_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC14_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC14_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC14_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC14_ACDDVMRC_ADDR                                       (APCS_APC14_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC14_ACDDVMRC_OFFS                                       (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC14_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC14_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC14_ACDDVMRC_ADDR, HWIO_APCS_APC14_ACDDVMRC_RMSK)
#define HWIO_APCS_APC14_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC14_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC14_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC14_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC14_ACDDVMRC_IN)
#define HWIO_APCS_APC14_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC14_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC14_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC14_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC14_ACDSSCR_ADDR                                        (APCS_APC14_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC14_ACDSSCR_OFFS                                        (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC14_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC14_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC14_ACDSSCR_ADDR, HWIO_APCS_APC14_ACDSSCR_RMSK)
#define HWIO_APCS_APC14_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC14_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC14_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_ACDSSCR_ADDR,m,v,HWIO_APCS_APC14_ACDSSCR_IN)
#define HWIO_APCS_APC14_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC14_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC14_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC14_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC14_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC14_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC14_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC14_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC14_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC14_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC14_ACDTD_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC14_ACDTD_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC14_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC14_ACDTD_ADDR, HWIO_APCS_APC14_ACDTD_RMSK)
#define HWIO_APCS_APC14_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_ACDTD_ADDR, m)
#define HWIO_APCS_APC14_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC14_ACDTD_ADDR,v)
#define HWIO_APCS_APC14_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_ACDTD_ADDR,m,v,HWIO_APCS_APC14_ACDTD_IN)
#define HWIO_APCS_APC14_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC14_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC14_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC14_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC14_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC14_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC14_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC14_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC14_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC14_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC14_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC14_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC14_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC14_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC14_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC14_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC14_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC14_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC14_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC14_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC14_ALT_CLK_CTL_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC14_ALT_CLK_CTL_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC14_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_ALT_CLK_CTL_ADDR, HWIO_APCS_APC14_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC14_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC14_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC14_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC14_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC14_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC14_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC14_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC14_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC14_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC14_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC14_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC14_AUX_CBCR_ADDR                                       (APCS_APC14_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC14_AUX_CBCR_OFFS                                       (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC14_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC14_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC14_AUX_CBCR_ADDR, HWIO_APCS_APC14_AUX_CBCR_RMSK)
#define HWIO_APCS_APC14_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC14_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC14_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC14_AUX_CBCR_IN)
#define HWIO_APCS_APC14_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC14_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC14_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC14_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC14_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC14_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC14_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC14_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC14_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC14_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC14_AVM_BNC_LMT_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC14_AVM_BNC_LMT_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC14_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_BNC_LMT_ADDR, HWIO_APCS_APC14_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC14_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC14_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC14_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC14_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC14_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC14_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC14_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC14_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC14_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC14_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC14_AVM_CNT0_TR_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC14_AVM_CNT0_TR_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC14_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_CNT0_TR_ADDR, HWIO_APCS_APC14_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC14_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC14_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC14_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC14_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC14_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC14_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC14_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC14_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC14_AVM_CNT1_TR_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC14_AVM_CNT1_TR_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC14_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_CNT1_TR_ADDR, HWIO_APCS_APC14_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC14_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC14_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC14_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC14_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC14_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC14_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC14_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC14_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC14_AVM_CTL_ADDR                                        (APCS_APC14_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC14_AVM_CTL_OFFS                                        (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC14_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC14_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_CTL_ADDR, HWIO_APCS_APC14_AVM_CTL_RMSK)
#define HWIO_APCS_APC14_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC14_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC14_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_CTL_ADDR,m,v,HWIO_APCS_APC14_AVM_CTL_IN)
#define HWIO_APCS_APC14_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC14_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC14_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC14_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC14_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC14_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC14_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC14_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC14_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC14_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC14_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC14_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC14_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC14_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC14_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC14_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC14_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC14_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC14_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC14_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC14_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC14_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC14_AVM_DRP_LMT_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC14_AVM_DRP_LMT_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC14_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_DRP_LMT_ADDR, HWIO_APCS_APC14_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC14_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC14_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC14_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC14_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC14_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC14_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC14_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC14_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC14_AVM_TRM_ADDR                                        (APCS_APC14_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC14_AVM_TRM_OFFS                                        (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC14_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC14_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_TRM_ADDR, HWIO_APCS_APC14_AVM_TRM_RMSK)
#define HWIO_APCS_APC14_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC14_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC14_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_TRM_ADDR,m,v,HWIO_APCS_APC14_AVM_TRM_IN)
#define HWIO_APCS_APC14_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC14_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC14_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC14_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC14_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC14_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC14_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC14_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC14_AVM_VTM_CFG_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC14_AVM_VTM_CFG_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC14_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC14_AVM_VTM_CFG_ADDR, HWIO_APCS_APC14_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC14_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC14_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC14_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC14_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC14_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC14_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC14_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC14_CLKCR_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC14_CLKCR_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC14_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC14_CLKCR_ADDR, HWIO_APCS_APC14_CLKCR_RMSK)
#define HWIO_APCS_APC14_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CLKCR_ADDR, m)
#define HWIO_APCS_APC14_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CLKCR_ADDR,v)
#define HWIO_APCS_APC14_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CLKCR_ADDR,m,v,HWIO_APCS_APC14_CLKCR_IN)
#define HWIO_APCS_APC14_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC14_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC14_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC14_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC14_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC14_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC14_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC14_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC14_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC14_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC14_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC14_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC14_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC14_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC14_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC14_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC14_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC14_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC14_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC14_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC14_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC14_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC14_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC14_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC14_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC14_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC14_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC14_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC14_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC14_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC14_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC14_CLKSEL_ADDR                                         (APCS_APC14_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC14_CLKSEL_OFFS                                         (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC14_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC14_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC14_CLKSEL_ADDR, HWIO_APCS_APC14_CLKSEL_RMSK)
#define HWIO_APCS_APC14_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CLKSEL_ADDR, m)
#define HWIO_APCS_APC14_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CLKSEL_ADDR,v)
#define HWIO_APCS_APC14_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CLKSEL_ADDR,m,v,HWIO_APCS_APC14_CLKSEL_IN)
#define HWIO_APCS_APC14_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC14_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC14_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC14_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC14_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC14_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC14_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC14_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC14_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC14_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC14_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC14_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC14_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC14_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC14_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC14_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC14_CLKSR_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC14_CLKSR_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC14_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC14_CLKSR_ADDR, HWIO_APCS_APC14_CLKSR_RMSK)
#define HWIO_APCS_APC14_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CLKSR_ADDR, m)
#define HWIO_APCS_APC14_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC14_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC14_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC14_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC14_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC14_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC14_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC14_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC14_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC14_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC14_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC14_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC14_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC14_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC14_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC14_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC14_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC14_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC14_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC14_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC14_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC14_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC14_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC14_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC14_CPM_SPARE0_ADDR                                     (APCS_APC14_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC14_CPM_SPARE0_OFFS                                     (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC14_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC14_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE0_ADDR, HWIO_APCS_APC14_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC14_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC14_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC14_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC14_CPM_SPARE0_IN)
#define HWIO_APCS_APC14_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC14_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC14_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC14_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC14_CPM_SPARE1_ADDR                                     (APCS_APC14_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC14_CPM_SPARE1_OFFS                                     (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC14_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC14_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE1_ADDR, HWIO_APCS_APC14_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC14_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC14_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC14_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC14_CPM_SPARE1_IN)
#define HWIO_APCS_APC14_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC14_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC14_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC14_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC14_CPM_SPARE2_ADDR                                     (APCS_APC14_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC14_CPM_SPARE2_OFFS                                     (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC14_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC14_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE2_ADDR, HWIO_APCS_APC14_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC14_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC14_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC14_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC14_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC14_CPM_SPARE2_IN)
#define HWIO_APCS_APC14_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC14_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC14_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC14_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC14_DIAG_CNTR_CTL_ADDR                                  (APCS_APC14_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_OFFS                                  (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC14_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC14_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC14_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC14_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC14_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC14_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC14_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC14_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC14_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC14_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC14_HW_DCVS_CTL_ADDR                                    (APCS_APC14_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC14_HW_DCVS_CTL_OFFS                                    (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC14_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC14_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_HW_DCVS_CTL_ADDR, HWIO_APCS_APC14_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC14_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC14_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC14_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC14_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC14_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC14_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC14_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC14_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC14_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC14_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC14_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC14_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC14_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC14_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC14_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC14_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC14_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC14_LM_THRTTL_CTL_ADDR                                  (APCS_APC14_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_OFFS                                  (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC14_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC14_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC14_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC14_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC14_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC14_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC14_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC14_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC14_OVR_CLKSEL_ADDR                                     (APCS_APC14_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC14_OVR_CLKSEL_OFFS                                     (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC14_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC14_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC14_OVR_CLKSEL_ADDR, HWIO_APCS_APC14_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC14_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC14_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC14_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC14_OVR_CLKSEL_IN)
#define HWIO_APCS_APC14_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC14_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC14_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC14_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC14_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC14_PLL_ALPHA_VAL_ADDR                                  (APCS_APC14_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_OFFS                                  (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC14_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC14_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC14_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC14_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC14_PLL_BIST_CTL_ADDR                                   (APCS_APC14_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC14_PLL_BIST_CTL_OFFS                                   (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC14_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC14_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_BIST_CTL_ADDR, HWIO_APCS_APC14_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC14_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC14_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC14_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC14_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC14_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC14_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC14_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC14_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC14_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC14_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC14_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC14_PLL_LVAL_BOOST_ADDR                                 (APCS_APC14_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_OFFS                                 (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC14_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC14_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC14_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_ADDR                              (APCS_APC14_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_OFFS                              (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC14_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC14_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC14_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC14_PLL_L_VAL_ADDR                                      (APCS_APC14_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC14_PLL_L_VAL_OFFS                                      (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC14_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC14_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_L_VAL_ADDR, HWIO_APCS_APC14_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC14_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC14_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC14_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC14_PLL_L_VAL_IN)
#define HWIO_APCS_APC14_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC14_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC14_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC14_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_ADDR                               (APCS_APC14_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_OFFS                               (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC14_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC14_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC14_PLL_MODE_ADDR                                       (APCS_APC14_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC14_PLL_MODE_OFFS                                       (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC14_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC14_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_MODE_ADDR, HWIO_APCS_APC14_PLL_MODE_RMSK)
#define HWIO_APCS_APC14_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC14_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC14_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_MODE_ADDR,m,v,HWIO_APCS_APC14_PLL_MODE_IN)
#define HWIO_APCS_APC14_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC14_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC14_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC14_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC14_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC14_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC14_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC14_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC14_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC14_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC14_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC14_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC14_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC14_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC14_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC14_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC14_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC14_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC14_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC14_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC14_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC14_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC14_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC14_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC14_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC14_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC14_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC14_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC14_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC14_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC14_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC14_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC14_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC14_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC14_PLL_STATUS_ADDR                                     (APCS_APC14_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC14_PLL_STATUS_OFFS                                     (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC14_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC14_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_STATUS_ADDR, HWIO_APCS_APC14_PLL_STATUS_RMSK)
#define HWIO_APCS_APC14_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC14_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC14_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_ADDR                                (APCS_APC14_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_OFFS                                (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC14_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC14_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC14_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_ADDR                                (APCS_APC14_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_OFFS                                (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC14_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC14_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC14_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC14_PLL_USER_CTL_ADDR                                   (APCS_APC14_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC14_PLL_USER_CTL_OFFS                                   (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC14_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC14_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_USER_CTL_ADDR, HWIO_APCS_APC14_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC14_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC14_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC14_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC14_PLL_USER_CTL_IN)
#define HWIO_APCS_APC14_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC14_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC14_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC14_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC14_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC14_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC14_PSCTL_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC14_PSCTL_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC14_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_PSCTL_ADDR, HWIO_APCS_APC14_PSCTL_RMSK)
#define HWIO_APCS_APC14_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_PSCTL_ADDR, m)
#define HWIO_APCS_APC14_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_PSCTL_ADDR,v)
#define HWIO_APCS_APC14_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_PSCTL_ADDR,m,v,HWIO_APCS_APC14_PSCTL_IN)
#define HWIO_APCS_APC14_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC14_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC14_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC14_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC14_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC14_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC14_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC14_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC14_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC14_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC14_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC14_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC14_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC14_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC14_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC14_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC14_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC14_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC14_QLL_EAR_ADDR                                        (APCS_APC14_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC14_QLL_EAR_OFFS                                        (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC14_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC14_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC14_QLL_EAR_ADDR, HWIO_APCS_APC14_QLL_EAR_RMSK)
#define HWIO_APCS_APC14_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC14_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC14_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC14_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC14_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC14_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC14_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC14_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC14_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC14_QLL_ESR_ADDR                                        (APCS_APC14_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC14_QLL_ESR_OFFS                                        (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC14_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC14_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESR_ADDR, HWIO_APCS_APC14_QLL_ESR_RMSK)
#define HWIO_APCS_APC14_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC14_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC14_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC14_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_QLL_ESR_ADDR,m,v,HWIO_APCS_APC14_QLL_ESR_IN)
#define HWIO_APCS_APC14_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC14_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC14_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC14_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC14_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC14_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC14_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC14_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC14_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC14_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC14_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC14_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC14_QLL_ESRS_ADDR                                       (APCS_APC14_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC14_QLL_ESRS_OFFS                                       (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC14_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC14_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESRS_ADDR, HWIO_APCS_APC14_QLL_ESRS_RMSK)
#define HWIO_APCS_APC14_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC14_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC14_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC14_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC14_QLL_ESRS_IN)
#define HWIO_APCS_APC14_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC14_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC14_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC14_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC14_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC14_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC14_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC14_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC14_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC14_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC14_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC14_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC14_QLL_ESYNR_ADDR                                      (APCS_APC14_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC14_QLL_ESYNR_OFFS                                      (APCS_APC14_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC14_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC14_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESYNR_ADDR, HWIO_APCS_APC14_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC14_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC14_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC14_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC14_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC14_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC14_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC14_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC14_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC14_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC14_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC14_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC14_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC14_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC14_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC14_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC14_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC14_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC14_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC14_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC14_SSSCTL_ADDR                                         (APCS_APC14_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC14_SSSCTL_OFFS                                         (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC14_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC14_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_SSSCTL_ADDR, HWIO_APCS_APC14_SSSCTL_RMSK)
#define HWIO_APCS_APC14_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_SSSCTL_ADDR, m)
#define HWIO_APCS_APC14_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_SSSCTL_ADDR,v)
#define HWIO_APCS_APC14_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_SSSCTL_ADDR,m,v,HWIO_APCS_APC14_SSSCTL_IN)
#define HWIO_APCS_APC14_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC14_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC14_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC14_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC14_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC14_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC14_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC14_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC14_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC14_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC14_STCTL_ADDR                                          (APCS_APC14_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC14_STCTL_OFFS                                          (APCS_APC14_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC14_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC14_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC14_STCTL_ADDR, HWIO_APCS_APC14_STCTL_RMSK)
#define HWIO_APCS_APC14_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC14_STCTL_ADDR, m)
#define HWIO_APCS_APC14_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC14_STCTL_ADDR,v)
#define HWIO_APCS_APC14_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC14_STCTL_ADDR,m,v,HWIO_APCS_APC14_STCTL_IN)
#define HWIO_APCS_APC14_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC14_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC14_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC14_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC14_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC14_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC14_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC14_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC15_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC15_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00c40000)
#define APCS_APC15_CPM_REG_BASE_OFFS                                        0x00c40000

#define HWIO_APCS_APC15_ACDCR_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC15_ACDCR_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC15_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC15_ACDCR_ADDR, HWIO_APCS_APC15_ACDCR_RMSK)
#define HWIO_APCS_APC15_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_ACDCR_ADDR, m)
#define HWIO_APCS_APC15_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_ACDCR_ADDR,v)
#define HWIO_APCS_APC15_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_ACDCR_ADDR,m,v,HWIO_APCS_APC15_ACDCR_IN)
#define HWIO_APCS_APC15_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC15_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC15_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC15_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC15_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC15_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC15_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC15_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC15_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC15_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC15_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC15_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC15_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC15_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC15_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC15_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC15_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC15_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC15_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC15_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC15_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC15_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC15_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC15_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC15_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC15_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC15_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC15_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC15_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC15_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC15_ACDDVMRC_ADDR                                       (APCS_APC15_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC15_ACDDVMRC_OFFS                                       (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC15_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC15_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC15_ACDDVMRC_ADDR, HWIO_APCS_APC15_ACDDVMRC_RMSK)
#define HWIO_APCS_APC15_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC15_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC15_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC15_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC15_ACDDVMRC_IN)
#define HWIO_APCS_APC15_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC15_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC15_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC15_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC15_ACDSSCR_ADDR                                        (APCS_APC15_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC15_ACDSSCR_OFFS                                        (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC15_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC15_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC15_ACDSSCR_ADDR, HWIO_APCS_APC15_ACDSSCR_RMSK)
#define HWIO_APCS_APC15_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC15_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC15_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_ACDSSCR_ADDR,m,v,HWIO_APCS_APC15_ACDSSCR_IN)
#define HWIO_APCS_APC15_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC15_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC15_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC15_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC15_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC15_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC15_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC15_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC15_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC15_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC15_ACDTD_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC15_ACDTD_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC15_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC15_ACDTD_ADDR, HWIO_APCS_APC15_ACDTD_RMSK)
#define HWIO_APCS_APC15_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_ACDTD_ADDR, m)
#define HWIO_APCS_APC15_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC15_ACDTD_ADDR,v)
#define HWIO_APCS_APC15_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_ACDTD_ADDR,m,v,HWIO_APCS_APC15_ACDTD_IN)
#define HWIO_APCS_APC15_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC15_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC15_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC15_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC15_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC15_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC15_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC15_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC15_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC15_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC15_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC15_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC15_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC15_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC15_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC15_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC15_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC15_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC15_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC15_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC15_ALT_CLK_CTL_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC15_ALT_CLK_CTL_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC15_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_ALT_CLK_CTL_ADDR, HWIO_APCS_APC15_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC15_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC15_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC15_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC15_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC15_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC15_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC15_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC15_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC15_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC15_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC15_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC15_AUX_CBCR_ADDR                                       (APCS_APC15_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC15_AUX_CBCR_OFFS                                       (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC15_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC15_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC15_AUX_CBCR_ADDR, HWIO_APCS_APC15_AUX_CBCR_RMSK)
#define HWIO_APCS_APC15_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC15_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC15_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC15_AUX_CBCR_IN)
#define HWIO_APCS_APC15_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC15_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC15_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC15_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC15_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC15_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC15_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC15_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC15_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC15_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC15_AVM_BNC_LMT_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC15_AVM_BNC_LMT_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC15_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_BNC_LMT_ADDR, HWIO_APCS_APC15_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC15_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC15_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC15_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC15_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC15_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC15_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC15_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC15_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC15_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC15_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC15_AVM_CNT0_TR_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC15_AVM_CNT0_TR_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC15_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_CNT0_TR_ADDR, HWIO_APCS_APC15_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC15_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC15_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC15_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC15_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC15_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC15_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC15_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC15_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC15_AVM_CNT1_TR_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC15_AVM_CNT1_TR_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC15_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_CNT1_TR_ADDR, HWIO_APCS_APC15_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC15_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC15_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC15_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC15_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC15_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC15_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC15_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC15_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC15_AVM_CTL_ADDR                                        (APCS_APC15_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC15_AVM_CTL_OFFS                                        (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC15_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC15_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_CTL_ADDR, HWIO_APCS_APC15_AVM_CTL_RMSK)
#define HWIO_APCS_APC15_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC15_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC15_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_CTL_ADDR,m,v,HWIO_APCS_APC15_AVM_CTL_IN)
#define HWIO_APCS_APC15_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC15_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC15_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC15_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC15_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC15_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC15_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC15_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC15_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC15_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC15_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC15_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC15_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC15_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC15_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC15_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC15_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC15_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC15_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC15_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC15_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC15_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC15_AVM_DRP_LMT_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC15_AVM_DRP_LMT_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC15_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_DRP_LMT_ADDR, HWIO_APCS_APC15_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC15_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC15_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC15_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC15_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC15_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC15_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC15_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC15_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC15_AVM_TRM_ADDR                                        (APCS_APC15_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC15_AVM_TRM_OFFS                                        (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC15_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC15_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_TRM_ADDR, HWIO_APCS_APC15_AVM_TRM_RMSK)
#define HWIO_APCS_APC15_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC15_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC15_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_TRM_ADDR,m,v,HWIO_APCS_APC15_AVM_TRM_IN)
#define HWIO_APCS_APC15_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC15_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC15_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC15_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC15_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC15_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC15_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC15_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC15_AVM_VTM_CFG_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC15_AVM_VTM_CFG_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC15_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC15_AVM_VTM_CFG_ADDR, HWIO_APCS_APC15_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC15_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC15_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC15_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC15_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC15_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC15_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC15_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC15_CLKCR_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC15_CLKCR_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC15_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC15_CLKCR_ADDR, HWIO_APCS_APC15_CLKCR_RMSK)
#define HWIO_APCS_APC15_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CLKCR_ADDR, m)
#define HWIO_APCS_APC15_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CLKCR_ADDR,v)
#define HWIO_APCS_APC15_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CLKCR_ADDR,m,v,HWIO_APCS_APC15_CLKCR_IN)
#define HWIO_APCS_APC15_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC15_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC15_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC15_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC15_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC15_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC15_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC15_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC15_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC15_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC15_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC15_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC15_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC15_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC15_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC15_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC15_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC15_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC15_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC15_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC15_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC15_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC15_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC15_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC15_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC15_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC15_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC15_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC15_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC15_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC15_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC15_CLKSEL_ADDR                                         (APCS_APC15_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC15_CLKSEL_OFFS                                         (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC15_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC15_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC15_CLKSEL_ADDR, HWIO_APCS_APC15_CLKSEL_RMSK)
#define HWIO_APCS_APC15_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CLKSEL_ADDR, m)
#define HWIO_APCS_APC15_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CLKSEL_ADDR,v)
#define HWIO_APCS_APC15_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CLKSEL_ADDR,m,v,HWIO_APCS_APC15_CLKSEL_IN)
#define HWIO_APCS_APC15_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC15_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC15_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC15_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC15_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC15_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC15_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC15_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC15_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC15_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC15_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC15_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC15_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC15_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC15_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC15_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC15_CLKSR_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC15_CLKSR_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC15_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC15_CLKSR_ADDR, HWIO_APCS_APC15_CLKSR_RMSK)
#define HWIO_APCS_APC15_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CLKSR_ADDR, m)
#define HWIO_APCS_APC15_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC15_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC15_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC15_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC15_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC15_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC15_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC15_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC15_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC15_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC15_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC15_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC15_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC15_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC15_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC15_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC15_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC15_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC15_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC15_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC15_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC15_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC15_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC15_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC15_CPM_SPARE0_ADDR                                     (APCS_APC15_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC15_CPM_SPARE0_OFFS                                     (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC15_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC15_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE0_ADDR, HWIO_APCS_APC15_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC15_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC15_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC15_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC15_CPM_SPARE0_IN)
#define HWIO_APCS_APC15_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC15_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC15_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC15_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC15_CPM_SPARE1_ADDR                                     (APCS_APC15_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC15_CPM_SPARE1_OFFS                                     (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC15_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC15_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE1_ADDR, HWIO_APCS_APC15_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC15_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC15_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC15_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC15_CPM_SPARE1_IN)
#define HWIO_APCS_APC15_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC15_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC15_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC15_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC15_CPM_SPARE2_ADDR                                     (APCS_APC15_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC15_CPM_SPARE2_OFFS                                     (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC15_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC15_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE2_ADDR, HWIO_APCS_APC15_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC15_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC15_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC15_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC15_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC15_CPM_SPARE2_IN)
#define HWIO_APCS_APC15_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC15_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC15_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC15_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC15_DIAG_CNTR_CTL_ADDR                                  (APCS_APC15_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_OFFS                                  (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC15_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC15_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC15_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC15_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC15_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC15_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC15_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC15_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC15_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC15_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC15_HW_DCVS_CTL_ADDR                                    (APCS_APC15_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC15_HW_DCVS_CTL_OFFS                                    (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC15_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC15_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_HW_DCVS_CTL_ADDR, HWIO_APCS_APC15_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC15_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC15_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC15_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC15_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC15_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC15_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC15_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC15_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC15_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC15_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC15_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC15_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC15_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC15_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC15_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC15_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC15_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC15_LM_THRTTL_CTL_ADDR                                  (APCS_APC15_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_OFFS                                  (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC15_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC15_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC15_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC15_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC15_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC15_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC15_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC15_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC15_OVR_CLKSEL_ADDR                                     (APCS_APC15_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC15_OVR_CLKSEL_OFFS                                     (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC15_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC15_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC15_OVR_CLKSEL_ADDR, HWIO_APCS_APC15_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC15_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC15_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC15_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC15_OVR_CLKSEL_IN)
#define HWIO_APCS_APC15_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC15_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC15_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC15_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC15_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC15_PLL_ALPHA_VAL_ADDR                                  (APCS_APC15_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_OFFS                                  (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC15_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC15_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC15_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC15_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC15_PLL_BIST_CTL_ADDR                                   (APCS_APC15_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC15_PLL_BIST_CTL_OFFS                                   (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC15_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC15_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_BIST_CTL_ADDR, HWIO_APCS_APC15_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC15_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC15_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC15_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC15_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC15_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC15_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC15_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC15_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC15_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC15_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC15_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC15_PLL_LVAL_BOOST_ADDR                                 (APCS_APC15_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_OFFS                                 (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC15_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC15_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC15_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_ADDR                              (APCS_APC15_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_OFFS                              (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC15_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC15_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC15_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC15_PLL_L_VAL_ADDR                                      (APCS_APC15_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC15_PLL_L_VAL_OFFS                                      (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC15_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC15_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_L_VAL_ADDR, HWIO_APCS_APC15_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC15_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC15_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC15_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC15_PLL_L_VAL_IN)
#define HWIO_APCS_APC15_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC15_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC15_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC15_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_ADDR                               (APCS_APC15_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_OFFS                               (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC15_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC15_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC15_PLL_MODE_ADDR                                       (APCS_APC15_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC15_PLL_MODE_OFFS                                       (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC15_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC15_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_MODE_ADDR, HWIO_APCS_APC15_PLL_MODE_RMSK)
#define HWIO_APCS_APC15_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC15_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC15_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_MODE_ADDR,m,v,HWIO_APCS_APC15_PLL_MODE_IN)
#define HWIO_APCS_APC15_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC15_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC15_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC15_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC15_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC15_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC15_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC15_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC15_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC15_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC15_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC15_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC15_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC15_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC15_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC15_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC15_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC15_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC15_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC15_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC15_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC15_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC15_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC15_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC15_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC15_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC15_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC15_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC15_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC15_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC15_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC15_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC15_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC15_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC15_PLL_STATUS_ADDR                                     (APCS_APC15_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC15_PLL_STATUS_OFFS                                     (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC15_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC15_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_STATUS_ADDR, HWIO_APCS_APC15_PLL_STATUS_RMSK)
#define HWIO_APCS_APC15_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC15_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC15_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_ADDR                                (APCS_APC15_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_OFFS                                (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC15_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC15_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC15_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_ADDR                                (APCS_APC15_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_OFFS                                (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC15_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC15_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC15_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC15_PLL_USER_CTL_ADDR                                   (APCS_APC15_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC15_PLL_USER_CTL_OFFS                                   (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC15_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC15_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_USER_CTL_ADDR, HWIO_APCS_APC15_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC15_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC15_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC15_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC15_PLL_USER_CTL_IN)
#define HWIO_APCS_APC15_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC15_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC15_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC15_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC15_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC15_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC15_PSCTL_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC15_PSCTL_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC15_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_PSCTL_ADDR, HWIO_APCS_APC15_PSCTL_RMSK)
#define HWIO_APCS_APC15_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_PSCTL_ADDR, m)
#define HWIO_APCS_APC15_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_PSCTL_ADDR,v)
#define HWIO_APCS_APC15_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_PSCTL_ADDR,m,v,HWIO_APCS_APC15_PSCTL_IN)
#define HWIO_APCS_APC15_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC15_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC15_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC15_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC15_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC15_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC15_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC15_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC15_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC15_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC15_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC15_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC15_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC15_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC15_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC15_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC15_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC15_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC15_QLL_EAR_ADDR                                        (APCS_APC15_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC15_QLL_EAR_OFFS                                        (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC15_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC15_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC15_QLL_EAR_ADDR, HWIO_APCS_APC15_QLL_EAR_RMSK)
#define HWIO_APCS_APC15_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC15_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC15_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC15_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC15_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC15_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC15_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC15_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC15_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC15_QLL_ESR_ADDR                                        (APCS_APC15_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC15_QLL_ESR_OFFS                                        (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC15_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC15_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESR_ADDR, HWIO_APCS_APC15_QLL_ESR_RMSK)
#define HWIO_APCS_APC15_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC15_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC15_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC15_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_QLL_ESR_ADDR,m,v,HWIO_APCS_APC15_QLL_ESR_IN)
#define HWIO_APCS_APC15_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC15_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC15_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC15_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC15_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC15_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC15_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC15_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC15_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC15_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC15_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC15_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC15_QLL_ESRS_ADDR                                       (APCS_APC15_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC15_QLL_ESRS_OFFS                                       (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC15_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC15_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESRS_ADDR, HWIO_APCS_APC15_QLL_ESRS_RMSK)
#define HWIO_APCS_APC15_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC15_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC15_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC15_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC15_QLL_ESRS_IN)
#define HWIO_APCS_APC15_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC15_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC15_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC15_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC15_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC15_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC15_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC15_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC15_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC15_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC15_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC15_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC15_QLL_ESYNR_ADDR                                      (APCS_APC15_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC15_QLL_ESYNR_OFFS                                      (APCS_APC15_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC15_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC15_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESYNR_ADDR, HWIO_APCS_APC15_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC15_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC15_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC15_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC15_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC15_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC15_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC15_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC15_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC15_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC15_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC15_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC15_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC15_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC15_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC15_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC15_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC15_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC15_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC15_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC15_SSSCTL_ADDR                                         (APCS_APC15_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC15_SSSCTL_OFFS                                         (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC15_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC15_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_SSSCTL_ADDR, HWIO_APCS_APC15_SSSCTL_RMSK)
#define HWIO_APCS_APC15_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_SSSCTL_ADDR, m)
#define HWIO_APCS_APC15_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_SSSCTL_ADDR,v)
#define HWIO_APCS_APC15_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_SSSCTL_ADDR,m,v,HWIO_APCS_APC15_SSSCTL_IN)
#define HWIO_APCS_APC15_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC15_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC15_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC15_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC15_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC15_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC15_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC15_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC15_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC15_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC15_STCTL_ADDR                                          (APCS_APC15_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC15_STCTL_OFFS                                          (APCS_APC15_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC15_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC15_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC15_STCTL_ADDR, HWIO_APCS_APC15_STCTL_RMSK)
#define HWIO_APCS_APC15_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC15_STCTL_ADDR, m)
#define HWIO_APCS_APC15_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC15_STCTL_ADDR,v)
#define HWIO_APCS_APC15_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC15_STCTL_ADDR,m,v,HWIO_APCS_APC15_STCTL_IN)
#define HWIO_APCS_APC15_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC15_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC15_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC15_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC15_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC15_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC15_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC15_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC16_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC16_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00d40000)
#define APCS_APC16_CPM_REG_BASE_OFFS                                        0x00d40000

#define HWIO_APCS_APC16_ACDCR_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC16_ACDCR_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC16_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC16_ACDCR_ADDR, HWIO_APCS_APC16_ACDCR_RMSK)
#define HWIO_APCS_APC16_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_ACDCR_ADDR, m)
#define HWIO_APCS_APC16_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_ACDCR_ADDR,v)
#define HWIO_APCS_APC16_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_ACDCR_ADDR,m,v,HWIO_APCS_APC16_ACDCR_IN)
#define HWIO_APCS_APC16_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC16_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC16_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC16_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC16_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC16_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC16_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC16_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC16_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC16_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC16_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC16_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC16_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC16_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC16_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC16_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC16_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC16_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC16_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC16_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC16_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC16_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC16_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC16_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC16_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC16_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC16_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC16_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC16_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC16_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC16_ACDDVMRC_ADDR                                       (APCS_APC16_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC16_ACDDVMRC_OFFS                                       (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC16_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC16_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC16_ACDDVMRC_ADDR, HWIO_APCS_APC16_ACDDVMRC_RMSK)
#define HWIO_APCS_APC16_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC16_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC16_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC16_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC16_ACDDVMRC_IN)
#define HWIO_APCS_APC16_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC16_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC16_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC16_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC16_ACDSSCR_ADDR                                        (APCS_APC16_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC16_ACDSSCR_OFFS                                        (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC16_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC16_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC16_ACDSSCR_ADDR, HWIO_APCS_APC16_ACDSSCR_RMSK)
#define HWIO_APCS_APC16_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC16_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC16_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_ACDSSCR_ADDR,m,v,HWIO_APCS_APC16_ACDSSCR_IN)
#define HWIO_APCS_APC16_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC16_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC16_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC16_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC16_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC16_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC16_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC16_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC16_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC16_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC16_ACDTD_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC16_ACDTD_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC16_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC16_ACDTD_ADDR, HWIO_APCS_APC16_ACDTD_RMSK)
#define HWIO_APCS_APC16_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_ACDTD_ADDR, m)
#define HWIO_APCS_APC16_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC16_ACDTD_ADDR,v)
#define HWIO_APCS_APC16_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_ACDTD_ADDR,m,v,HWIO_APCS_APC16_ACDTD_IN)
#define HWIO_APCS_APC16_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC16_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC16_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC16_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC16_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC16_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC16_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC16_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC16_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC16_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC16_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC16_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC16_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC16_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC16_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC16_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC16_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC16_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC16_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC16_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC16_ALT_CLK_CTL_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC16_ALT_CLK_CTL_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC16_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_ALT_CLK_CTL_ADDR, HWIO_APCS_APC16_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC16_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC16_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC16_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC16_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC16_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC16_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC16_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC16_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC16_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC16_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC16_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC16_AUX_CBCR_ADDR                                       (APCS_APC16_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC16_AUX_CBCR_OFFS                                       (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC16_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC16_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC16_AUX_CBCR_ADDR, HWIO_APCS_APC16_AUX_CBCR_RMSK)
#define HWIO_APCS_APC16_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC16_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC16_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC16_AUX_CBCR_IN)
#define HWIO_APCS_APC16_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC16_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC16_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC16_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC16_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC16_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC16_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC16_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC16_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC16_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC16_AVM_BNC_LMT_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC16_AVM_BNC_LMT_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC16_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_BNC_LMT_ADDR, HWIO_APCS_APC16_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC16_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC16_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC16_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC16_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC16_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC16_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC16_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC16_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC16_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC16_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC16_AVM_CNT0_TR_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC16_AVM_CNT0_TR_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC16_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_CNT0_TR_ADDR, HWIO_APCS_APC16_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC16_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC16_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC16_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC16_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC16_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC16_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC16_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC16_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC16_AVM_CNT1_TR_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC16_AVM_CNT1_TR_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC16_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_CNT1_TR_ADDR, HWIO_APCS_APC16_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC16_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC16_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC16_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC16_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC16_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC16_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC16_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC16_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC16_AVM_CTL_ADDR                                        (APCS_APC16_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC16_AVM_CTL_OFFS                                        (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC16_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC16_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_CTL_ADDR, HWIO_APCS_APC16_AVM_CTL_RMSK)
#define HWIO_APCS_APC16_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC16_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC16_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_CTL_ADDR,m,v,HWIO_APCS_APC16_AVM_CTL_IN)
#define HWIO_APCS_APC16_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC16_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC16_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC16_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC16_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC16_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC16_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC16_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC16_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC16_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC16_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC16_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC16_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC16_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC16_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC16_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC16_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC16_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC16_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC16_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC16_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC16_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC16_AVM_DRP_LMT_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC16_AVM_DRP_LMT_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC16_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_DRP_LMT_ADDR, HWIO_APCS_APC16_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC16_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC16_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC16_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC16_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC16_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC16_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC16_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC16_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC16_AVM_TRM_ADDR                                        (APCS_APC16_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC16_AVM_TRM_OFFS                                        (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC16_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC16_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_TRM_ADDR, HWIO_APCS_APC16_AVM_TRM_RMSK)
#define HWIO_APCS_APC16_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC16_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC16_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_TRM_ADDR,m,v,HWIO_APCS_APC16_AVM_TRM_IN)
#define HWIO_APCS_APC16_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC16_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC16_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC16_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC16_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC16_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC16_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC16_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC16_AVM_VTM_CFG_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC16_AVM_VTM_CFG_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC16_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC16_AVM_VTM_CFG_ADDR, HWIO_APCS_APC16_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC16_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC16_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC16_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC16_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC16_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC16_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC16_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC16_CLKCR_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC16_CLKCR_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC16_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC16_CLKCR_ADDR, HWIO_APCS_APC16_CLKCR_RMSK)
#define HWIO_APCS_APC16_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CLKCR_ADDR, m)
#define HWIO_APCS_APC16_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CLKCR_ADDR,v)
#define HWIO_APCS_APC16_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CLKCR_ADDR,m,v,HWIO_APCS_APC16_CLKCR_IN)
#define HWIO_APCS_APC16_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC16_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC16_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC16_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC16_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC16_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC16_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC16_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC16_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC16_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC16_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC16_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC16_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC16_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC16_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC16_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC16_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC16_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC16_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC16_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC16_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC16_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC16_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC16_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC16_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC16_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC16_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC16_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC16_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC16_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC16_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC16_CLKSEL_ADDR                                         (APCS_APC16_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC16_CLKSEL_OFFS                                         (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC16_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC16_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC16_CLKSEL_ADDR, HWIO_APCS_APC16_CLKSEL_RMSK)
#define HWIO_APCS_APC16_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CLKSEL_ADDR, m)
#define HWIO_APCS_APC16_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CLKSEL_ADDR,v)
#define HWIO_APCS_APC16_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CLKSEL_ADDR,m,v,HWIO_APCS_APC16_CLKSEL_IN)
#define HWIO_APCS_APC16_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC16_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC16_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC16_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC16_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC16_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC16_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC16_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC16_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC16_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC16_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC16_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC16_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC16_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC16_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC16_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC16_CLKSR_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC16_CLKSR_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC16_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC16_CLKSR_ADDR, HWIO_APCS_APC16_CLKSR_RMSK)
#define HWIO_APCS_APC16_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CLKSR_ADDR, m)
#define HWIO_APCS_APC16_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC16_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC16_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC16_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC16_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC16_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC16_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC16_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC16_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC16_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC16_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC16_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC16_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC16_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC16_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC16_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC16_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC16_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC16_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC16_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC16_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC16_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC16_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC16_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC16_CPM_SPARE0_ADDR                                     (APCS_APC16_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC16_CPM_SPARE0_OFFS                                     (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC16_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC16_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE0_ADDR, HWIO_APCS_APC16_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC16_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC16_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC16_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC16_CPM_SPARE0_IN)
#define HWIO_APCS_APC16_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC16_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC16_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC16_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC16_CPM_SPARE1_ADDR                                     (APCS_APC16_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC16_CPM_SPARE1_OFFS                                     (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC16_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC16_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE1_ADDR, HWIO_APCS_APC16_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC16_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC16_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC16_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC16_CPM_SPARE1_IN)
#define HWIO_APCS_APC16_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC16_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC16_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC16_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC16_CPM_SPARE2_ADDR                                     (APCS_APC16_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC16_CPM_SPARE2_OFFS                                     (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC16_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC16_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE2_ADDR, HWIO_APCS_APC16_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC16_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC16_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC16_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC16_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC16_CPM_SPARE2_IN)
#define HWIO_APCS_APC16_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC16_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC16_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC16_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC16_DIAG_CNTR_CTL_ADDR                                  (APCS_APC16_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_OFFS                                  (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC16_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC16_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC16_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC16_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC16_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC16_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC16_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC16_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC16_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC16_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC16_HW_DCVS_CTL_ADDR                                    (APCS_APC16_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC16_HW_DCVS_CTL_OFFS                                    (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC16_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC16_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_HW_DCVS_CTL_ADDR, HWIO_APCS_APC16_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC16_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC16_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC16_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC16_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC16_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC16_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC16_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC16_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC16_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC16_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC16_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC16_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC16_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC16_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC16_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC16_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC16_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC16_LM_THRTTL_CTL_ADDR                                  (APCS_APC16_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_OFFS                                  (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC16_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC16_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC16_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC16_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC16_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC16_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC16_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC16_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC16_OVR_CLKSEL_ADDR                                     (APCS_APC16_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC16_OVR_CLKSEL_OFFS                                     (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC16_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC16_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC16_OVR_CLKSEL_ADDR, HWIO_APCS_APC16_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC16_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC16_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC16_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC16_OVR_CLKSEL_IN)
#define HWIO_APCS_APC16_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC16_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC16_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC16_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC16_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC16_PLL_ALPHA_VAL_ADDR                                  (APCS_APC16_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_OFFS                                  (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC16_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC16_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC16_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC16_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC16_PLL_BIST_CTL_ADDR                                   (APCS_APC16_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC16_PLL_BIST_CTL_OFFS                                   (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC16_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC16_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_BIST_CTL_ADDR, HWIO_APCS_APC16_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC16_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC16_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC16_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC16_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC16_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC16_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC16_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC16_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC16_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC16_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC16_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC16_PLL_LVAL_BOOST_ADDR                                 (APCS_APC16_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_OFFS                                 (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC16_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC16_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC16_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_ADDR                              (APCS_APC16_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_OFFS                              (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC16_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC16_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC16_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC16_PLL_L_VAL_ADDR                                      (APCS_APC16_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC16_PLL_L_VAL_OFFS                                      (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC16_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC16_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_L_VAL_ADDR, HWIO_APCS_APC16_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC16_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC16_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC16_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC16_PLL_L_VAL_IN)
#define HWIO_APCS_APC16_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC16_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC16_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC16_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_ADDR                               (APCS_APC16_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_OFFS                               (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC16_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC16_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC16_PLL_MODE_ADDR                                       (APCS_APC16_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC16_PLL_MODE_OFFS                                       (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC16_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC16_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_MODE_ADDR, HWIO_APCS_APC16_PLL_MODE_RMSK)
#define HWIO_APCS_APC16_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC16_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC16_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_MODE_ADDR,m,v,HWIO_APCS_APC16_PLL_MODE_IN)
#define HWIO_APCS_APC16_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC16_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC16_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC16_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC16_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC16_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC16_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC16_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC16_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC16_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC16_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC16_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC16_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC16_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC16_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC16_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC16_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC16_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC16_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC16_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC16_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC16_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC16_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC16_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC16_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC16_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC16_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC16_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC16_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC16_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC16_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC16_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC16_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC16_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC16_PLL_STATUS_ADDR                                     (APCS_APC16_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC16_PLL_STATUS_OFFS                                     (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC16_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC16_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_STATUS_ADDR, HWIO_APCS_APC16_PLL_STATUS_RMSK)
#define HWIO_APCS_APC16_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC16_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC16_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_ADDR                                (APCS_APC16_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_OFFS                                (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC16_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC16_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC16_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_ADDR                                (APCS_APC16_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_OFFS                                (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC16_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC16_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC16_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC16_PLL_USER_CTL_ADDR                                   (APCS_APC16_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC16_PLL_USER_CTL_OFFS                                   (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC16_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC16_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_USER_CTL_ADDR, HWIO_APCS_APC16_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC16_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC16_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC16_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC16_PLL_USER_CTL_IN)
#define HWIO_APCS_APC16_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC16_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC16_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC16_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC16_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC16_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC16_PSCTL_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC16_PSCTL_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC16_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_PSCTL_ADDR, HWIO_APCS_APC16_PSCTL_RMSK)
#define HWIO_APCS_APC16_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_PSCTL_ADDR, m)
#define HWIO_APCS_APC16_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_PSCTL_ADDR,v)
#define HWIO_APCS_APC16_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_PSCTL_ADDR,m,v,HWIO_APCS_APC16_PSCTL_IN)
#define HWIO_APCS_APC16_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC16_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC16_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC16_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC16_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC16_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC16_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC16_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC16_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC16_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC16_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC16_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC16_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC16_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC16_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC16_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC16_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC16_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC16_QLL_EAR_ADDR                                        (APCS_APC16_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC16_QLL_EAR_OFFS                                        (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC16_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC16_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC16_QLL_EAR_ADDR, HWIO_APCS_APC16_QLL_EAR_RMSK)
#define HWIO_APCS_APC16_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC16_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC16_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC16_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC16_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC16_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC16_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC16_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC16_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC16_QLL_ESR_ADDR                                        (APCS_APC16_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC16_QLL_ESR_OFFS                                        (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC16_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC16_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESR_ADDR, HWIO_APCS_APC16_QLL_ESR_RMSK)
#define HWIO_APCS_APC16_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC16_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC16_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC16_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_QLL_ESR_ADDR,m,v,HWIO_APCS_APC16_QLL_ESR_IN)
#define HWIO_APCS_APC16_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC16_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC16_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC16_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC16_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC16_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC16_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC16_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC16_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC16_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC16_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC16_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC16_QLL_ESRS_ADDR                                       (APCS_APC16_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC16_QLL_ESRS_OFFS                                       (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC16_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC16_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESRS_ADDR, HWIO_APCS_APC16_QLL_ESRS_RMSK)
#define HWIO_APCS_APC16_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC16_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC16_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC16_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC16_QLL_ESRS_IN)
#define HWIO_APCS_APC16_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC16_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC16_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC16_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC16_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC16_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC16_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC16_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC16_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC16_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC16_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC16_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC16_QLL_ESYNR_ADDR                                      (APCS_APC16_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC16_QLL_ESYNR_OFFS                                      (APCS_APC16_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC16_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC16_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESYNR_ADDR, HWIO_APCS_APC16_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC16_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC16_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC16_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC16_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC16_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC16_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC16_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC16_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC16_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC16_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC16_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC16_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC16_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC16_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC16_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC16_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC16_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC16_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC16_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC16_SSSCTL_ADDR                                         (APCS_APC16_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC16_SSSCTL_OFFS                                         (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC16_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC16_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_SSSCTL_ADDR, HWIO_APCS_APC16_SSSCTL_RMSK)
#define HWIO_APCS_APC16_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_SSSCTL_ADDR, m)
#define HWIO_APCS_APC16_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_SSSCTL_ADDR,v)
#define HWIO_APCS_APC16_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_SSSCTL_ADDR,m,v,HWIO_APCS_APC16_SSSCTL_IN)
#define HWIO_APCS_APC16_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC16_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC16_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC16_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC16_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC16_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC16_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC16_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC16_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC16_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC16_STCTL_ADDR                                          (APCS_APC16_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC16_STCTL_OFFS                                          (APCS_APC16_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC16_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC16_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC16_STCTL_ADDR, HWIO_APCS_APC16_STCTL_RMSK)
#define HWIO_APCS_APC16_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC16_STCTL_ADDR, m)
#define HWIO_APCS_APC16_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC16_STCTL_ADDR,v)
#define HWIO_APCS_APC16_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC16_STCTL_ADDR,m,v,HWIO_APCS_APC16_STCTL_IN)
#define HWIO_APCS_APC16_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC16_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC16_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC16_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC16_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC16_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC16_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC16_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC17_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC17_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01380000)
#define APCS_APC17_CPM_REG_BASE_OFFS                                        0x01380000

#define HWIO_APCS_APC17_ACDCR_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC17_ACDCR_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC17_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC17_ACDCR_ADDR, HWIO_APCS_APC17_ACDCR_RMSK)
#define HWIO_APCS_APC17_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_ACDCR_ADDR, m)
#define HWIO_APCS_APC17_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_ACDCR_ADDR,v)
#define HWIO_APCS_APC17_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_ACDCR_ADDR,m,v,HWIO_APCS_APC17_ACDCR_IN)
#define HWIO_APCS_APC17_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC17_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC17_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC17_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC17_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC17_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC17_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC17_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC17_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC17_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC17_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC17_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC17_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC17_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC17_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC17_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC17_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC17_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC17_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC17_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC17_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC17_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC17_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC17_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC17_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC17_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC17_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC17_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC17_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC17_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC17_ACDDVMRC_ADDR                                       (APCS_APC17_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC17_ACDDVMRC_OFFS                                       (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC17_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC17_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC17_ACDDVMRC_ADDR, HWIO_APCS_APC17_ACDDVMRC_RMSK)
#define HWIO_APCS_APC17_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC17_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC17_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC17_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC17_ACDDVMRC_IN)
#define HWIO_APCS_APC17_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC17_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC17_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC17_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC17_ACDSSCR_ADDR                                        (APCS_APC17_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC17_ACDSSCR_OFFS                                        (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC17_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC17_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC17_ACDSSCR_ADDR, HWIO_APCS_APC17_ACDSSCR_RMSK)
#define HWIO_APCS_APC17_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC17_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC17_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_ACDSSCR_ADDR,m,v,HWIO_APCS_APC17_ACDSSCR_IN)
#define HWIO_APCS_APC17_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC17_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC17_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC17_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC17_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC17_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC17_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC17_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC17_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC17_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC17_ACDTD_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC17_ACDTD_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC17_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC17_ACDTD_ADDR, HWIO_APCS_APC17_ACDTD_RMSK)
#define HWIO_APCS_APC17_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_ACDTD_ADDR, m)
#define HWIO_APCS_APC17_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC17_ACDTD_ADDR,v)
#define HWIO_APCS_APC17_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_ACDTD_ADDR,m,v,HWIO_APCS_APC17_ACDTD_IN)
#define HWIO_APCS_APC17_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC17_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC17_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC17_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC17_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC17_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC17_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC17_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC17_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC17_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC17_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC17_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC17_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC17_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC17_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC17_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC17_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC17_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC17_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC17_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC17_ALT_CLK_CTL_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC17_ALT_CLK_CTL_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC17_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_ALT_CLK_CTL_ADDR, HWIO_APCS_APC17_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC17_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC17_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC17_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC17_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC17_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC17_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC17_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC17_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC17_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC17_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC17_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC17_AUX_CBCR_ADDR                                       (APCS_APC17_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC17_AUX_CBCR_OFFS                                       (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC17_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC17_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC17_AUX_CBCR_ADDR, HWIO_APCS_APC17_AUX_CBCR_RMSK)
#define HWIO_APCS_APC17_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC17_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC17_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC17_AUX_CBCR_IN)
#define HWIO_APCS_APC17_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC17_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC17_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC17_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC17_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC17_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC17_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC17_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC17_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC17_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC17_AVM_BNC_LMT_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC17_AVM_BNC_LMT_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC17_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_BNC_LMT_ADDR, HWIO_APCS_APC17_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC17_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC17_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC17_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC17_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC17_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC17_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC17_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC17_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC17_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC17_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC17_AVM_CNT0_TR_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC17_AVM_CNT0_TR_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC17_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_CNT0_TR_ADDR, HWIO_APCS_APC17_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC17_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC17_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC17_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC17_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC17_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC17_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC17_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC17_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC17_AVM_CNT1_TR_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC17_AVM_CNT1_TR_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC17_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_CNT1_TR_ADDR, HWIO_APCS_APC17_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC17_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC17_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC17_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC17_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC17_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC17_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC17_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC17_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC17_AVM_CTL_ADDR                                        (APCS_APC17_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC17_AVM_CTL_OFFS                                        (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC17_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC17_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_CTL_ADDR, HWIO_APCS_APC17_AVM_CTL_RMSK)
#define HWIO_APCS_APC17_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC17_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC17_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_CTL_ADDR,m,v,HWIO_APCS_APC17_AVM_CTL_IN)
#define HWIO_APCS_APC17_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC17_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC17_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC17_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC17_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC17_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC17_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC17_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC17_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC17_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC17_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC17_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC17_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC17_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC17_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC17_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC17_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC17_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC17_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC17_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC17_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC17_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC17_AVM_DRP_LMT_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC17_AVM_DRP_LMT_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC17_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_DRP_LMT_ADDR, HWIO_APCS_APC17_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC17_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC17_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC17_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC17_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC17_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC17_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC17_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC17_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC17_AVM_TRM_ADDR                                        (APCS_APC17_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC17_AVM_TRM_OFFS                                        (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC17_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC17_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_TRM_ADDR, HWIO_APCS_APC17_AVM_TRM_RMSK)
#define HWIO_APCS_APC17_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC17_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC17_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_TRM_ADDR,m,v,HWIO_APCS_APC17_AVM_TRM_IN)
#define HWIO_APCS_APC17_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC17_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC17_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC17_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC17_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC17_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC17_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC17_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC17_AVM_VTM_CFG_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC17_AVM_VTM_CFG_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC17_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC17_AVM_VTM_CFG_ADDR, HWIO_APCS_APC17_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC17_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC17_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC17_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC17_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC17_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC17_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC17_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC17_CLKCR_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC17_CLKCR_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC17_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC17_CLKCR_ADDR, HWIO_APCS_APC17_CLKCR_RMSK)
#define HWIO_APCS_APC17_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CLKCR_ADDR, m)
#define HWIO_APCS_APC17_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CLKCR_ADDR,v)
#define HWIO_APCS_APC17_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CLKCR_ADDR,m,v,HWIO_APCS_APC17_CLKCR_IN)
#define HWIO_APCS_APC17_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC17_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC17_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC17_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC17_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC17_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC17_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC17_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC17_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC17_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC17_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC17_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC17_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC17_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC17_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC17_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC17_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC17_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC17_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC17_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC17_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC17_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC17_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC17_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC17_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC17_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC17_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC17_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC17_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC17_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC17_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC17_CLKSEL_ADDR                                         (APCS_APC17_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC17_CLKSEL_OFFS                                         (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC17_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC17_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC17_CLKSEL_ADDR, HWIO_APCS_APC17_CLKSEL_RMSK)
#define HWIO_APCS_APC17_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CLKSEL_ADDR, m)
#define HWIO_APCS_APC17_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CLKSEL_ADDR,v)
#define HWIO_APCS_APC17_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CLKSEL_ADDR,m,v,HWIO_APCS_APC17_CLKSEL_IN)
#define HWIO_APCS_APC17_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC17_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC17_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC17_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC17_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC17_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC17_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC17_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC17_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC17_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC17_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC17_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC17_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC17_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC17_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC17_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC17_CLKSR_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC17_CLKSR_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC17_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC17_CLKSR_ADDR, HWIO_APCS_APC17_CLKSR_RMSK)
#define HWIO_APCS_APC17_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CLKSR_ADDR, m)
#define HWIO_APCS_APC17_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC17_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC17_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC17_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC17_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC17_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC17_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC17_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC17_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC17_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC17_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC17_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC17_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC17_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC17_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC17_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC17_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC17_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC17_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC17_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC17_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC17_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC17_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC17_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC17_CPM_SPARE0_ADDR                                     (APCS_APC17_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC17_CPM_SPARE0_OFFS                                     (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC17_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC17_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE0_ADDR, HWIO_APCS_APC17_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC17_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC17_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC17_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC17_CPM_SPARE0_IN)
#define HWIO_APCS_APC17_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC17_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC17_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC17_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC17_CPM_SPARE1_ADDR                                     (APCS_APC17_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC17_CPM_SPARE1_OFFS                                     (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC17_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC17_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE1_ADDR, HWIO_APCS_APC17_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC17_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC17_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC17_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC17_CPM_SPARE1_IN)
#define HWIO_APCS_APC17_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC17_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC17_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC17_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC17_CPM_SPARE2_ADDR                                     (APCS_APC17_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC17_CPM_SPARE2_OFFS                                     (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC17_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC17_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE2_ADDR, HWIO_APCS_APC17_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC17_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC17_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC17_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC17_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC17_CPM_SPARE2_IN)
#define HWIO_APCS_APC17_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC17_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC17_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC17_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC17_DIAG_CNTR_CTL_ADDR                                  (APCS_APC17_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_OFFS                                  (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC17_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC17_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC17_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC17_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC17_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC17_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC17_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC17_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC17_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC17_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC17_HW_DCVS_CTL_ADDR                                    (APCS_APC17_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC17_HW_DCVS_CTL_OFFS                                    (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC17_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC17_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_HW_DCVS_CTL_ADDR, HWIO_APCS_APC17_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC17_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC17_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC17_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC17_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC17_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC17_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC17_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC17_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC17_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC17_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC17_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC17_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC17_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC17_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC17_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC17_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC17_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC17_LM_THRTTL_CTL_ADDR                                  (APCS_APC17_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_OFFS                                  (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC17_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC17_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC17_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC17_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC17_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC17_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC17_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC17_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC17_OVR_CLKSEL_ADDR                                     (APCS_APC17_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC17_OVR_CLKSEL_OFFS                                     (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC17_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC17_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC17_OVR_CLKSEL_ADDR, HWIO_APCS_APC17_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC17_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC17_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC17_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC17_OVR_CLKSEL_IN)
#define HWIO_APCS_APC17_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC17_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC17_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC17_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC17_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC17_PLL_ALPHA_VAL_ADDR                                  (APCS_APC17_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_OFFS                                  (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC17_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC17_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC17_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC17_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC17_PLL_BIST_CTL_ADDR                                   (APCS_APC17_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC17_PLL_BIST_CTL_OFFS                                   (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC17_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC17_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_BIST_CTL_ADDR, HWIO_APCS_APC17_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC17_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC17_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC17_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC17_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC17_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC17_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC17_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC17_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC17_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC17_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC17_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC17_PLL_LVAL_BOOST_ADDR                                 (APCS_APC17_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_OFFS                                 (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC17_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC17_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC17_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_ADDR                              (APCS_APC17_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_OFFS                              (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC17_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC17_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC17_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC17_PLL_L_VAL_ADDR                                      (APCS_APC17_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC17_PLL_L_VAL_OFFS                                      (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC17_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC17_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_L_VAL_ADDR, HWIO_APCS_APC17_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC17_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC17_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC17_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC17_PLL_L_VAL_IN)
#define HWIO_APCS_APC17_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC17_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC17_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC17_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_ADDR                               (APCS_APC17_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_OFFS                               (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC17_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC17_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC17_PLL_MODE_ADDR                                       (APCS_APC17_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC17_PLL_MODE_OFFS                                       (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC17_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC17_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_MODE_ADDR, HWIO_APCS_APC17_PLL_MODE_RMSK)
#define HWIO_APCS_APC17_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC17_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC17_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_MODE_ADDR,m,v,HWIO_APCS_APC17_PLL_MODE_IN)
#define HWIO_APCS_APC17_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC17_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC17_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC17_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC17_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC17_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC17_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC17_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC17_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC17_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC17_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC17_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC17_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC17_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC17_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC17_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC17_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC17_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC17_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC17_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC17_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC17_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC17_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC17_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC17_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC17_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC17_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC17_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC17_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC17_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC17_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC17_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC17_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC17_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC17_PLL_STATUS_ADDR                                     (APCS_APC17_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC17_PLL_STATUS_OFFS                                     (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC17_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC17_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_STATUS_ADDR, HWIO_APCS_APC17_PLL_STATUS_RMSK)
#define HWIO_APCS_APC17_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC17_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC17_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_ADDR                                (APCS_APC17_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_OFFS                                (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC17_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC17_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC17_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_ADDR                                (APCS_APC17_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_OFFS                                (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC17_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC17_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC17_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC17_PLL_USER_CTL_ADDR                                   (APCS_APC17_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC17_PLL_USER_CTL_OFFS                                   (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC17_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC17_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_USER_CTL_ADDR, HWIO_APCS_APC17_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC17_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC17_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC17_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC17_PLL_USER_CTL_IN)
#define HWIO_APCS_APC17_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC17_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC17_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC17_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC17_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC17_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC17_PSCTL_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC17_PSCTL_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC17_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_PSCTL_ADDR, HWIO_APCS_APC17_PSCTL_RMSK)
#define HWIO_APCS_APC17_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_PSCTL_ADDR, m)
#define HWIO_APCS_APC17_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_PSCTL_ADDR,v)
#define HWIO_APCS_APC17_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_PSCTL_ADDR,m,v,HWIO_APCS_APC17_PSCTL_IN)
#define HWIO_APCS_APC17_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC17_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC17_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC17_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC17_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC17_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC17_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC17_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC17_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC17_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC17_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC17_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC17_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC17_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC17_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC17_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC17_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC17_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC17_QLL_EAR_ADDR                                        (APCS_APC17_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC17_QLL_EAR_OFFS                                        (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC17_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC17_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC17_QLL_EAR_ADDR, HWIO_APCS_APC17_QLL_EAR_RMSK)
#define HWIO_APCS_APC17_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC17_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC17_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC17_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC17_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC17_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC17_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC17_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC17_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC17_QLL_ESR_ADDR                                        (APCS_APC17_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC17_QLL_ESR_OFFS                                        (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC17_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC17_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESR_ADDR, HWIO_APCS_APC17_QLL_ESR_RMSK)
#define HWIO_APCS_APC17_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC17_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC17_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC17_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_QLL_ESR_ADDR,m,v,HWIO_APCS_APC17_QLL_ESR_IN)
#define HWIO_APCS_APC17_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC17_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC17_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC17_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC17_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC17_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC17_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC17_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC17_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC17_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC17_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC17_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC17_QLL_ESRS_ADDR                                       (APCS_APC17_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC17_QLL_ESRS_OFFS                                       (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC17_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC17_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESRS_ADDR, HWIO_APCS_APC17_QLL_ESRS_RMSK)
#define HWIO_APCS_APC17_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC17_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC17_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC17_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC17_QLL_ESRS_IN)
#define HWIO_APCS_APC17_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC17_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC17_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC17_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC17_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC17_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC17_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC17_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC17_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC17_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC17_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC17_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC17_QLL_ESYNR_ADDR                                      (APCS_APC17_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC17_QLL_ESYNR_OFFS                                      (APCS_APC17_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC17_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC17_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESYNR_ADDR, HWIO_APCS_APC17_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC17_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC17_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC17_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC17_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC17_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC17_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC17_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC17_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC17_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC17_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC17_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC17_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC17_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC17_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC17_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC17_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC17_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC17_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC17_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC17_SSSCTL_ADDR                                         (APCS_APC17_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC17_SSSCTL_OFFS                                         (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC17_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC17_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_SSSCTL_ADDR, HWIO_APCS_APC17_SSSCTL_RMSK)
#define HWIO_APCS_APC17_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_SSSCTL_ADDR, m)
#define HWIO_APCS_APC17_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_SSSCTL_ADDR,v)
#define HWIO_APCS_APC17_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_SSSCTL_ADDR,m,v,HWIO_APCS_APC17_SSSCTL_IN)
#define HWIO_APCS_APC17_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC17_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC17_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC17_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC17_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC17_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC17_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC17_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC17_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC17_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC17_STCTL_ADDR                                          (APCS_APC17_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC17_STCTL_OFFS                                          (APCS_APC17_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC17_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC17_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC17_STCTL_ADDR, HWIO_APCS_APC17_STCTL_RMSK)
#define HWIO_APCS_APC17_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC17_STCTL_ADDR, m)
#define HWIO_APCS_APC17_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC17_STCTL_ADDR,v)
#define HWIO_APCS_APC17_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC17_STCTL_ADDR,m,v,HWIO_APCS_APC17_STCTL_IN)
#define HWIO_APCS_APC17_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC17_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC17_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC17_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC17_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC17_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC17_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC17_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC18_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC18_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01480000)
#define APCS_APC18_CPM_REG_BASE_OFFS                                        0x01480000

#define HWIO_APCS_APC18_ACDCR_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC18_ACDCR_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC18_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC18_ACDCR_ADDR, HWIO_APCS_APC18_ACDCR_RMSK)
#define HWIO_APCS_APC18_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_ACDCR_ADDR, m)
#define HWIO_APCS_APC18_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_ACDCR_ADDR,v)
#define HWIO_APCS_APC18_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_ACDCR_ADDR,m,v,HWIO_APCS_APC18_ACDCR_IN)
#define HWIO_APCS_APC18_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC18_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC18_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC18_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC18_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC18_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC18_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC18_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC18_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC18_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC18_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC18_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC18_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC18_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC18_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC18_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC18_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC18_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC18_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC18_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC18_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC18_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC18_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC18_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC18_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC18_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC18_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC18_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC18_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC18_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC18_ACDDVMRC_ADDR                                       (APCS_APC18_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC18_ACDDVMRC_OFFS                                       (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC18_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC18_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC18_ACDDVMRC_ADDR, HWIO_APCS_APC18_ACDDVMRC_RMSK)
#define HWIO_APCS_APC18_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC18_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC18_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC18_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC18_ACDDVMRC_IN)
#define HWIO_APCS_APC18_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC18_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC18_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC18_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC18_ACDSSCR_ADDR                                        (APCS_APC18_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC18_ACDSSCR_OFFS                                        (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC18_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC18_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC18_ACDSSCR_ADDR, HWIO_APCS_APC18_ACDSSCR_RMSK)
#define HWIO_APCS_APC18_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC18_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC18_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_ACDSSCR_ADDR,m,v,HWIO_APCS_APC18_ACDSSCR_IN)
#define HWIO_APCS_APC18_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC18_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC18_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC18_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC18_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC18_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC18_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC18_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC18_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC18_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC18_ACDTD_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC18_ACDTD_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC18_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC18_ACDTD_ADDR, HWIO_APCS_APC18_ACDTD_RMSK)
#define HWIO_APCS_APC18_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_ACDTD_ADDR, m)
#define HWIO_APCS_APC18_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC18_ACDTD_ADDR,v)
#define HWIO_APCS_APC18_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_ACDTD_ADDR,m,v,HWIO_APCS_APC18_ACDTD_IN)
#define HWIO_APCS_APC18_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC18_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC18_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC18_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC18_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC18_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC18_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC18_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC18_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC18_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC18_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC18_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC18_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC18_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC18_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC18_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC18_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC18_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC18_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC18_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC18_ALT_CLK_CTL_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC18_ALT_CLK_CTL_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC18_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_ALT_CLK_CTL_ADDR, HWIO_APCS_APC18_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC18_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC18_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC18_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC18_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC18_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC18_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC18_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC18_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC18_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC18_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC18_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC18_AUX_CBCR_ADDR                                       (APCS_APC18_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC18_AUX_CBCR_OFFS                                       (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC18_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC18_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC18_AUX_CBCR_ADDR, HWIO_APCS_APC18_AUX_CBCR_RMSK)
#define HWIO_APCS_APC18_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC18_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC18_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC18_AUX_CBCR_IN)
#define HWIO_APCS_APC18_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC18_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC18_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC18_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC18_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC18_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC18_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC18_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC18_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC18_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC18_AVM_BNC_LMT_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC18_AVM_BNC_LMT_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC18_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_BNC_LMT_ADDR, HWIO_APCS_APC18_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC18_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC18_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC18_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC18_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC18_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC18_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC18_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC18_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC18_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC18_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC18_AVM_CNT0_TR_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC18_AVM_CNT0_TR_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC18_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_CNT0_TR_ADDR, HWIO_APCS_APC18_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC18_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC18_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC18_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC18_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC18_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC18_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC18_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC18_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC18_AVM_CNT1_TR_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC18_AVM_CNT1_TR_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC18_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_CNT1_TR_ADDR, HWIO_APCS_APC18_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC18_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC18_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC18_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC18_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC18_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC18_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC18_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC18_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC18_AVM_CTL_ADDR                                        (APCS_APC18_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC18_AVM_CTL_OFFS                                        (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC18_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC18_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_CTL_ADDR, HWIO_APCS_APC18_AVM_CTL_RMSK)
#define HWIO_APCS_APC18_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC18_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC18_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_CTL_ADDR,m,v,HWIO_APCS_APC18_AVM_CTL_IN)
#define HWIO_APCS_APC18_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC18_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC18_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC18_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC18_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC18_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC18_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC18_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC18_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC18_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC18_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC18_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC18_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC18_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC18_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC18_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC18_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC18_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC18_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC18_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC18_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC18_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC18_AVM_DRP_LMT_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC18_AVM_DRP_LMT_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC18_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_DRP_LMT_ADDR, HWIO_APCS_APC18_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC18_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC18_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC18_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC18_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC18_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC18_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC18_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC18_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC18_AVM_TRM_ADDR                                        (APCS_APC18_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC18_AVM_TRM_OFFS                                        (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC18_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC18_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_TRM_ADDR, HWIO_APCS_APC18_AVM_TRM_RMSK)
#define HWIO_APCS_APC18_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC18_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC18_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_TRM_ADDR,m,v,HWIO_APCS_APC18_AVM_TRM_IN)
#define HWIO_APCS_APC18_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC18_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC18_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC18_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC18_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC18_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC18_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC18_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC18_AVM_VTM_CFG_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC18_AVM_VTM_CFG_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC18_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC18_AVM_VTM_CFG_ADDR, HWIO_APCS_APC18_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC18_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC18_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC18_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC18_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC18_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC18_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC18_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC18_CLKCR_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC18_CLKCR_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC18_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC18_CLKCR_ADDR, HWIO_APCS_APC18_CLKCR_RMSK)
#define HWIO_APCS_APC18_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CLKCR_ADDR, m)
#define HWIO_APCS_APC18_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CLKCR_ADDR,v)
#define HWIO_APCS_APC18_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CLKCR_ADDR,m,v,HWIO_APCS_APC18_CLKCR_IN)
#define HWIO_APCS_APC18_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC18_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC18_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC18_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC18_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC18_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC18_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC18_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC18_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC18_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC18_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC18_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC18_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC18_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC18_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC18_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC18_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC18_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC18_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC18_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC18_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC18_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC18_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC18_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC18_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC18_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC18_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC18_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC18_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC18_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC18_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC18_CLKSEL_ADDR                                         (APCS_APC18_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC18_CLKSEL_OFFS                                         (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC18_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC18_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC18_CLKSEL_ADDR, HWIO_APCS_APC18_CLKSEL_RMSK)
#define HWIO_APCS_APC18_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CLKSEL_ADDR, m)
#define HWIO_APCS_APC18_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CLKSEL_ADDR,v)
#define HWIO_APCS_APC18_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CLKSEL_ADDR,m,v,HWIO_APCS_APC18_CLKSEL_IN)
#define HWIO_APCS_APC18_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC18_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC18_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC18_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC18_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC18_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC18_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC18_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC18_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC18_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC18_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC18_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC18_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC18_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC18_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC18_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC18_CLKSR_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC18_CLKSR_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC18_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC18_CLKSR_ADDR, HWIO_APCS_APC18_CLKSR_RMSK)
#define HWIO_APCS_APC18_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CLKSR_ADDR, m)
#define HWIO_APCS_APC18_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC18_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC18_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC18_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC18_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC18_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC18_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC18_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC18_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC18_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC18_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC18_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC18_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC18_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC18_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC18_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC18_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC18_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC18_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC18_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC18_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC18_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC18_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC18_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC18_CPM_SPARE0_ADDR                                     (APCS_APC18_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC18_CPM_SPARE0_OFFS                                     (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC18_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC18_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE0_ADDR, HWIO_APCS_APC18_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC18_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC18_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC18_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC18_CPM_SPARE0_IN)
#define HWIO_APCS_APC18_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC18_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC18_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC18_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC18_CPM_SPARE1_ADDR                                     (APCS_APC18_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC18_CPM_SPARE1_OFFS                                     (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC18_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC18_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE1_ADDR, HWIO_APCS_APC18_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC18_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC18_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC18_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC18_CPM_SPARE1_IN)
#define HWIO_APCS_APC18_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC18_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC18_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC18_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC18_CPM_SPARE2_ADDR                                     (APCS_APC18_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC18_CPM_SPARE2_OFFS                                     (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC18_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC18_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE2_ADDR, HWIO_APCS_APC18_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC18_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC18_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC18_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC18_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC18_CPM_SPARE2_IN)
#define HWIO_APCS_APC18_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC18_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC18_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC18_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC18_DIAG_CNTR_CTL_ADDR                                  (APCS_APC18_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_OFFS                                  (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC18_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC18_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC18_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC18_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC18_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC18_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC18_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC18_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC18_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC18_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC18_HW_DCVS_CTL_ADDR                                    (APCS_APC18_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC18_HW_DCVS_CTL_OFFS                                    (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC18_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC18_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_HW_DCVS_CTL_ADDR, HWIO_APCS_APC18_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC18_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC18_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC18_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC18_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC18_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC18_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC18_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC18_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC18_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC18_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC18_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC18_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC18_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC18_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC18_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC18_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC18_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC18_LM_THRTTL_CTL_ADDR                                  (APCS_APC18_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_OFFS                                  (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC18_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC18_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC18_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC18_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC18_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC18_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC18_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC18_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC18_OVR_CLKSEL_ADDR                                     (APCS_APC18_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC18_OVR_CLKSEL_OFFS                                     (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC18_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC18_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC18_OVR_CLKSEL_ADDR, HWIO_APCS_APC18_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC18_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC18_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC18_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC18_OVR_CLKSEL_IN)
#define HWIO_APCS_APC18_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC18_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC18_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC18_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC18_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC18_PLL_ALPHA_VAL_ADDR                                  (APCS_APC18_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_OFFS                                  (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC18_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC18_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC18_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC18_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC18_PLL_BIST_CTL_ADDR                                   (APCS_APC18_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC18_PLL_BIST_CTL_OFFS                                   (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC18_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC18_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_BIST_CTL_ADDR, HWIO_APCS_APC18_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC18_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC18_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC18_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC18_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC18_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC18_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC18_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC18_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC18_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC18_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC18_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC18_PLL_LVAL_BOOST_ADDR                                 (APCS_APC18_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_OFFS                                 (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC18_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC18_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC18_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_ADDR                              (APCS_APC18_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_OFFS                              (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC18_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC18_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC18_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC18_PLL_L_VAL_ADDR                                      (APCS_APC18_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC18_PLL_L_VAL_OFFS                                      (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC18_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC18_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_L_VAL_ADDR, HWIO_APCS_APC18_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC18_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC18_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC18_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC18_PLL_L_VAL_IN)
#define HWIO_APCS_APC18_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC18_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC18_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC18_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_ADDR                               (APCS_APC18_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_OFFS                               (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC18_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC18_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC18_PLL_MODE_ADDR                                       (APCS_APC18_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC18_PLL_MODE_OFFS                                       (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC18_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC18_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_MODE_ADDR, HWIO_APCS_APC18_PLL_MODE_RMSK)
#define HWIO_APCS_APC18_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC18_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC18_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_MODE_ADDR,m,v,HWIO_APCS_APC18_PLL_MODE_IN)
#define HWIO_APCS_APC18_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC18_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC18_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC18_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC18_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC18_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC18_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC18_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC18_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC18_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC18_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC18_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC18_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC18_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC18_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC18_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC18_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC18_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC18_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC18_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC18_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC18_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC18_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC18_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC18_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC18_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC18_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC18_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC18_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC18_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC18_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC18_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC18_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC18_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC18_PLL_STATUS_ADDR                                     (APCS_APC18_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC18_PLL_STATUS_OFFS                                     (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC18_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC18_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_STATUS_ADDR, HWIO_APCS_APC18_PLL_STATUS_RMSK)
#define HWIO_APCS_APC18_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC18_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC18_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_ADDR                                (APCS_APC18_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_OFFS                                (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC18_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC18_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC18_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_ADDR                                (APCS_APC18_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_OFFS                                (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC18_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC18_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC18_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC18_PLL_USER_CTL_ADDR                                   (APCS_APC18_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC18_PLL_USER_CTL_OFFS                                   (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC18_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC18_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_USER_CTL_ADDR, HWIO_APCS_APC18_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC18_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC18_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC18_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC18_PLL_USER_CTL_IN)
#define HWIO_APCS_APC18_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC18_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC18_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC18_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC18_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC18_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC18_PSCTL_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC18_PSCTL_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC18_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_PSCTL_ADDR, HWIO_APCS_APC18_PSCTL_RMSK)
#define HWIO_APCS_APC18_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_PSCTL_ADDR, m)
#define HWIO_APCS_APC18_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_PSCTL_ADDR,v)
#define HWIO_APCS_APC18_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_PSCTL_ADDR,m,v,HWIO_APCS_APC18_PSCTL_IN)
#define HWIO_APCS_APC18_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC18_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC18_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC18_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC18_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC18_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC18_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC18_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC18_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC18_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC18_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC18_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC18_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC18_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC18_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC18_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC18_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC18_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC18_QLL_EAR_ADDR                                        (APCS_APC18_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC18_QLL_EAR_OFFS                                        (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC18_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC18_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC18_QLL_EAR_ADDR, HWIO_APCS_APC18_QLL_EAR_RMSK)
#define HWIO_APCS_APC18_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC18_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC18_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC18_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC18_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC18_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC18_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC18_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC18_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC18_QLL_ESR_ADDR                                        (APCS_APC18_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC18_QLL_ESR_OFFS                                        (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC18_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC18_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESR_ADDR, HWIO_APCS_APC18_QLL_ESR_RMSK)
#define HWIO_APCS_APC18_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC18_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC18_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC18_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_QLL_ESR_ADDR,m,v,HWIO_APCS_APC18_QLL_ESR_IN)
#define HWIO_APCS_APC18_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC18_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC18_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC18_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC18_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC18_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC18_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC18_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC18_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC18_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC18_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC18_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC18_QLL_ESRS_ADDR                                       (APCS_APC18_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC18_QLL_ESRS_OFFS                                       (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC18_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC18_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESRS_ADDR, HWIO_APCS_APC18_QLL_ESRS_RMSK)
#define HWIO_APCS_APC18_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC18_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC18_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC18_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC18_QLL_ESRS_IN)
#define HWIO_APCS_APC18_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC18_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC18_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC18_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC18_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC18_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC18_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC18_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC18_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC18_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC18_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC18_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC18_QLL_ESYNR_ADDR                                      (APCS_APC18_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC18_QLL_ESYNR_OFFS                                      (APCS_APC18_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC18_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC18_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESYNR_ADDR, HWIO_APCS_APC18_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC18_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC18_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC18_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC18_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC18_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC18_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC18_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC18_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC18_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC18_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC18_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC18_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC18_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC18_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC18_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC18_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC18_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC18_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC18_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC18_SSSCTL_ADDR                                         (APCS_APC18_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC18_SSSCTL_OFFS                                         (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC18_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC18_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_SSSCTL_ADDR, HWIO_APCS_APC18_SSSCTL_RMSK)
#define HWIO_APCS_APC18_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_SSSCTL_ADDR, m)
#define HWIO_APCS_APC18_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_SSSCTL_ADDR,v)
#define HWIO_APCS_APC18_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_SSSCTL_ADDR,m,v,HWIO_APCS_APC18_SSSCTL_IN)
#define HWIO_APCS_APC18_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC18_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC18_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC18_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC18_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC18_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC18_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC18_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC18_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC18_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC18_STCTL_ADDR                                          (APCS_APC18_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC18_STCTL_OFFS                                          (APCS_APC18_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC18_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC18_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC18_STCTL_ADDR, HWIO_APCS_APC18_STCTL_RMSK)
#define HWIO_APCS_APC18_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC18_STCTL_ADDR, m)
#define HWIO_APCS_APC18_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC18_STCTL_ADDR,v)
#define HWIO_APCS_APC18_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC18_STCTL_ADDR,m,v,HWIO_APCS_APC18_STCTL_IN)
#define HWIO_APCS_APC18_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC18_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC18_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC18_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC18_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC18_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC18_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC18_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC19_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC19_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00e40000)
#define APCS_APC19_CPM_REG_BASE_OFFS                                        0x00e40000

#define HWIO_APCS_APC19_ACDCR_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC19_ACDCR_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC19_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC19_ACDCR_ADDR, HWIO_APCS_APC19_ACDCR_RMSK)
#define HWIO_APCS_APC19_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_ACDCR_ADDR, m)
#define HWIO_APCS_APC19_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_ACDCR_ADDR,v)
#define HWIO_APCS_APC19_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_ACDCR_ADDR,m,v,HWIO_APCS_APC19_ACDCR_IN)
#define HWIO_APCS_APC19_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC19_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC19_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC19_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC19_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC19_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC19_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC19_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC19_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC19_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC19_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC19_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC19_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC19_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC19_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC19_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC19_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC19_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC19_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC19_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC19_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC19_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC19_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC19_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC19_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC19_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC19_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC19_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC19_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC19_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC19_ACDDVMRC_ADDR                                       (APCS_APC19_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC19_ACDDVMRC_OFFS                                       (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC19_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC19_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC19_ACDDVMRC_ADDR, HWIO_APCS_APC19_ACDDVMRC_RMSK)
#define HWIO_APCS_APC19_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC19_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC19_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC19_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC19_ACDDVMRC_IN)
#define HWIO_APCS_APC19_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC19_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC19_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC19_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC19_ACDSSCR_ADDR                                        (APCS_APC19_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC19_ACDSSCR_OFFS                                        (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC19_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC19_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC19_ACDSSCR_ADDR, HWIO_APCS_APC19_ACDSSCR_RMSK)
#define HWIO_APCS_APC19_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC19_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC19_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_ACDSSCR_ADDR,m,v,HWIO_APCS_APC19_ACDSSCR_IN)
#define HWIO_APCS_APC19_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC19_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC19_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC19_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC19_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC19_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC19_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC19_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC19_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC19_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC19_ACDTD_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC19_ACDTD_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC19_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC19_ACDTD_ADDR, HWIO_APCS_APC19_ACDTD_RMSK)
#define HWIO_APCS_APC19_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_ACDTD_ADDR, m)
#define HWIO_APCS_APC19_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC19_ACDTD_ADDR,v)
#define HWIO_APCS_APC19_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_ACDTD_ADDR,m,v,HWIO_APCS_APC19_ACDTD_IN)
#define HWIO_APCS_APC19_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC19_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC19_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC19_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC19_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC19_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC19_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC19_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC19_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC19_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC19_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC19_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC19_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC19_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC19_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC19_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC19_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC19_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC19_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC19_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC19_ALT_CLK_CTL_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC19_ALT_CLK_CTL_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC19_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_ALT_CLK_CTL_ADDR, HWIO_APCS_APC19_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC19_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC19_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC19_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC19_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC19_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC19_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC19_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC19_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC19_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC19_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC19_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC19_AUX_CBCR_ADDR                                       (APCS_APC19_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC19_AUX_CBCR_OFFS                                       (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC19_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC19_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC19_AUX_CBCR_ADDR, HWIO_APCS_APC19_AUX_CBCR_RMSK)
#define HWIO_APCS_APC19_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC19_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC19_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC19_AUX_CBCR_IN)
#define HWIO_APCS_APC19_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC19_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC19_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC19_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC19_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC19_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC19_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC19_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC19_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC19_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC19_AVM_BNC_LMT_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC19_AVM_BNC_LMT_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC19_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_BNC_LMT_ADDR, HWIO_APCS_APC19_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC19_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC19_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC19_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC19_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC19_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC19_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC19_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC19_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC19_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC19_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC19_AVM_CNT0_TR_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC19_AVM_CNT0_TR_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC19_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_CNT0_TR_ADDR, HWIO_APCS_APC19_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC19_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC19_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC19_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC19_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC19_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC19_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC19_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC19_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC19_AVM_CNT1_TR_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC19_AVM_CNT1_TR_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC19_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_CNT1_TR_ADDR, HWIO_APCS_APC19_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC19_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC19_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC19_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC19_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC19_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC19_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC19_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC19_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC19_AVM_CTL_ADDR                                        (APCS_APC19_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC19_AVM_CTL_OFFS                                        (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC19_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC19_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_CTL_ADDR, HWIO_APCS_APC19_AVM_CTL_RMSK)
#define HWIO_APCS_APC19_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC19_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC19_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_CTL_ADDR,m,v,HWIO_APCS_APC19_AVM_CTL_IN)
#define HWIO_APCS_APC19_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC19_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC19_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC19_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC19_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC19_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC19_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC19_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC19_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC19_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC19_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC19_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC19_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC19_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC19_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC19_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC19_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC19_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC19_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC19_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC19_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC19_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC19_AVM_DRP_LMT_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC19_AVM_DRP_LMT_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC19_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_DRP_LMT_ADDR, HWIO_APCS_APC19_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC19_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC19_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC19_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC19_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC19_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC19_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC19_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC19_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC19_AVM_TRM_ADDR                                        (APCS_APC19_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC19_AVM_TRM_OFFS                                        (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC19_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC19_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_TRM_ADDR, HWIO_APCS_APC19_AVM_TRM_RMSK)
#define HWIO_APCS_APC19_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC19_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC19_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_TRM_ADDR,m,v,HWIO_APCS_APC19_AVM_TRM_IN)
#define HWIO_APCS_APC19_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC19_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC19_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC19_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC19_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC19_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC19_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC19_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC19_AVM_VTM_CFG_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC19_AVM_VTM_CFG_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC19_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC19_AVM_VTM_CFG_ADDR, HWIO_APCS_APC19_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC19_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC19_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC19_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC19_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC19_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC19_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC19_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC19_CLKCR_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC19_CLKCR_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC19_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC19_CLKCR_ADDR, HWIO_APCS_APC19_CLKCR_RMSK)
#define HWIO_APCS_APC19_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CLKCR_ADDR, m)
#define HWIO_APCS_APC19_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CLKCR_ADDR,v)
#define HWIO_APCS_APC19_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CLKCR_ADDR,m,v,HWIO_APCS_APC19_CLKCR_IN)
#define HWIO_APCS_APC19_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC19_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC19_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC19_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC19_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC19_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC19_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC19_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC19_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC19_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC19_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC19_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC19_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC19_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC19_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC19_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC19_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC19_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC19_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC19_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC19_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC19_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC19_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC19_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC19_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC19_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC19_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC19_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC19_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC19_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC19_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC19_CLKSEL_ADDR                                         (APCS_APC19_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC19_CLKSEL_OFFS                                         (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC19_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC19_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC19_CLKSEL_ADDR, HWIO_APCS_APC19_CLKSEL_RMSK)
#define HWIO_APCS_APC19_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CLKSEL_ADDR, m)
#define HWIO_APCS_APC19_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CLKSEL_ADDR,v)
#define HWIO_APCS_APC19_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CLKSEL_ADDR,m,v,HWIO_APCS_APC19_CLKSEL_IN)
#define HWIO_APCS_APC19_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC19_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC19_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC19_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC19_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC19_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC19_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC19_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC19_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC19_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC19_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC19_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC19_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC19_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC19_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC19_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC19_CLKSR_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC19_CLKSR_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC19_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC19_CLKSR_ADDR, HWIO_APCS_APC19_CLKSR_RMSK)
#define HWIO_APCS_APC19_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CLKSR_ADDR, m)
#define HWIO_APCS_APC19_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC19_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC19_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC19_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC19_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC19_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC19_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC19_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC19_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC19_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC19_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC19_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC19_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC19_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC19_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC19_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC19_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC19_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC19_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC19_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC19_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC19_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC19_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC19_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC19_CPM_SPARE0_ADDR                                     (APCS_APC19_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC19_CPM_SPARE0_OFFS                                     (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC19_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC19_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE0_ADDR, HWIO_APCS_APC19_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC19_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC19_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC19_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC19_CPM_SPARE0_IN)
#define HWIO_APCS_APC19_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC19_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC19_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC19_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC19_CPM_SPARE1_ADDR                                     (APCS_APC19_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC19_CPM_SPARE1_OFFS                                     (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC19_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC19_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE1_ADDR, HWIO_APCS_APC19_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC19_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC19_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC19_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC19_CPM_SPARE1_IN)
#define HWIO_APCS_APC19_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC19_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC19_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC19_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC19_CPM_SPARE2_ADDR                                     (APCS_APC19_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC19_CPM_SPARE2_OFFS                                     (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC19_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC19_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE2_ADDR, HWIO_APCS_APC19_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC19_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC19_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC19_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC19_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC19_CPM_SPARE2_IN)
#define HWIO_APCS_APC19_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC19_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC19_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC19_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC19_DIAG_CNTR_CTL_ADDR                                  (APCS_APC19_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_OFFS                                  (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC19_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC19_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC19_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC19_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC19_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC19_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC19_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC19_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC19_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC19_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC19_HW_DCVS_CTL_ADDR                                    (APCS_APC19_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC19_HW_DCVS_CTL_OFFS                                    (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC19_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC19_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_HW_DCVS_CTL_ADDR, HWIO_APCS_APC19_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC19_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC19_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC19_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC19_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC19_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC19_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC19_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC19_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC19_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC19_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC19_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC19_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC19_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC19_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC19_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC19_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC19_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC19_LM_THRTTL_CTL_ADDR                                  (APCS_APC19_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_OFFS                                  (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC19_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC19_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC19_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC19_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC19_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC19_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC19_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC19_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC19_OVR_CLKSEL_ADDR                                     (APCS_APC19_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC19_OVR_CLKSEL_OFFS                                     (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC19_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC19_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC19_OVR_CLKSEL_ADDR, HWIO_APCS_APC19_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC19_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC19_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC19_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC19_OVR_CLKSEL_IN)
#define HWIO_APCS_APC19_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC19_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC19_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC19_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC19_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC19_PLL_ALPHA_VAL_ADDR                                  (APCS_APC19_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_OFFS                                  (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC19_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC19_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC19_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC19_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC19_PLL_BIST_CTL_ADDR                                   (APCS_APC19_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC19_PLL_BIST_CTL_OFFS                                   (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC19_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC19_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_BIST_CTL_ADDR, HWIO_APCS_APC19_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC19_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC19_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC19_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC19_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC19_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC19_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC19_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC19_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC19_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC19_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC19_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC19_PLL_LVAL_BOOST_ADDR                                 (APCS_APC19_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_OFFS                                 (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC19_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC19_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC19_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_ADDR                              (APCS_APC19_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_OFFS                              (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC19_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC19_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC19_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC19_PLL_L_VAL_ADDR                                      (APCS_APC19_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC19_PLL_L_VAL_OFFS                                      (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC19_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC19_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_L_VAL_ADDR, HWIO_APCS_APC19_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC19_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC19_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC19_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC19_PLL_L_VAL_IN)
#define HWIO_APCS_APC19_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC19_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC19_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC19_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_ADDR                               (APCS_APC19_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_OFFS                               (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC19_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC19_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC19_PLL_MODE_ADDR                                       (APCS_APC19_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC19_PLL_MODE_OFFS                                       (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC19_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC19_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_MODE_ADDR, HWIO_APCS_APC19_PLL_MODE_RMSK)
#define HWIO_APCS_APC19_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC19_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC19_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_MODE_ADDR,m,v,HWIO_APCS_APC19_PLL_MODE_IN)
#define HWIO_APCS_APC19_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC19_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC19_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC19_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC19_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC19_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC19_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC19_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC19_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC19_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC19_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC19_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC19_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC19_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC19_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC19_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC19_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC19_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC19_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC19_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC19_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC19_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC19_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC19_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC19_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC19_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC19_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC19_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC19_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC19_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC19_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC19_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC19_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC19_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC19_PLL_STATUS_ADDR                                     (APCS_APC19_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC19_PLL_STATUS_OFFS                                     (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC19_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC19_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_STATUS_ADDR, HWIO_APCS_APC19_PLL_STATUS_RMSK)
#define HWIO_APCS_APC19_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC19_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC19_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_ADDR                                (APCS_APC19_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_OFFS                                (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC19_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC19_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC19_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_ADDR                                (APCS_APC19_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_OFFS                                (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC19_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC19_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC19_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC19_PLL_USER_CTL_ADDR                                   (APCS_APC19_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC19_PLL_USER_CTL_OFFS                                   (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC19_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC19_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_USER_CTL_ADDR, HWIO_APCS_APC19_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC19_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC19_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC19_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC19_PLL_USER_CTL_IN)
#define HWIO_APCS_APC19_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC19_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC19_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC19_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC19_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC19_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC19_PSCTL_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC19_PSCTL_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC19_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_PSCTL_ADDR, HWIO_APCS_APC19_PSCTL_RMSK)
#define HWIO_APCS_APC19_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_PSCTL_ADDR, m)
#define HWIO_APCS_APC19_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_PSCTL_ADDR,v)
#define HWIO_APCS_APC19_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_PSCTL_ADDR,m,v,HWIO_APCS_APC19_PSCTL_IN)
#define HWIO_APCS_APC19_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC19_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC19_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC19_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC19_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC19_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC19_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC19_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC19_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC19_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC19_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC19_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC19_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC19_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC19_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC19_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC19_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC19_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC19_QLL_EAR_ADDR                                        (APCS_APC19_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC19_QLL_EAR_OFFS                                        (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC19_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC19_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC19_QLL_EAR_ADDR, HWIO_APCS_APC19_QLL_EAR_RMSK)
#define HWIO_APCS_APC19_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC19_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC19_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC19_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC19_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC19_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC19_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC19_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC19_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC19_QLL_ESR_ADDR                                        (APCS_APC19_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC19_QLL_ESR_OFFS                                        (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC19_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC19_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESR_ADDR, HWIO_APCS_APC19_QLL_ESR_RMSK)
#define HWIO_APCS_APC19_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC19_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC19_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC19_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_QLL_ESR_ADDR,m,v,HWIO_APCS_APC19_QLL_ESR_IN)
#define HWIO_APCS_APC19_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC19_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC19_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC19_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC19_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC19_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC19_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC19_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC19_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC19_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC19_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC19_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC19_QLL_ESRS_ADDR                                       (APCS_APC19_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC19_QLL_ESRS_OFFS                                       (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC19_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC19_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESRS_ADDR, HWIO_APCS_APC19_QLL_ESRS_RMSK)
#define HWIO_APCS_APC19_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC19_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC19_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC19_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC19_QLL_ESRS_IN)
#define HWIO_APCS_APC19_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC19_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC19_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC19_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC19_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC19_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC19_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC19_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC19_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC19_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC19_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC19_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC19_QLL_ESYNR_ADDR                                      (APCS_APC19_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC19_QLL_ESYNR_OFFS                                      (APCS_APC19_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC19_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC19_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESYNR_ADDR, HWIO_APCS_APC19_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC19_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC19_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC19_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC19_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC19_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC19_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC19_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC19_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC19_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC19_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC19_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC19_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC19_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC19_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC19_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC19_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC19_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC19_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC19_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC19_SSSCTL_ADDR                                         (APCS_APC19_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC19_SSSCTL_OFFS                                         (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC19_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC19_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_SSSCTL_ADDR, HWIO_APCS_APC19_SSSCTL_RMSK)
#define HWIO_APCS_APC19_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_SSSCTL_ADDR, m)
#define HWIO_APCS_APC19_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_SSSCTL_ADDR,v)
#define HWIO_APCS_APC19_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_SSSCTL_ADDR,m,v,HWIO_APCS_APC19_SSSCTL_IN)
#define HWIO_APCS_APC19_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC19_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC19_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC19_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC19_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC19_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC19_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC19_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC19_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC19_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC19_STCTL_ADDR                                          (APCS_APC19_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC19_STCTL_OFFS                                          (APCS_APC19_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC19_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC19_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC19_STCTL_ADDR, HWIO_APCS_APC19_STCTL_RMSK)
#define HWIO_APCS_APC19_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC19_STCTL_ADDR, m)
#define HWIO_APCS_APC19_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC19_STCTL_ADDR,v)
#define HWIO_APCS_APC19_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC19_STCTL_ADDR,m,v,HWIO_APCS_APC19_STCTL_IN)
#define HWIO_APCS_APC19_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC19_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC19_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC19_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC19_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC19_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC19_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC19_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC20_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC20_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x00f40000)
#define APCS_APC20_CPM_REG_BASE_OFFS                                        0x00f40000

#define HWIO_APCS_APC20_ACDCR_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC20_ACDCR_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC20_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC20_ACDCR_ADDR, HWIO_APCS_APC20_ACDCR_RMSK)
#define HWIO_APCS_APC20_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_ACDCR_ADDR, m)
#define HWIO_APCS_APC20_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_ACDCR_ADDR,v)
#define HWIO_APCS_APC20_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_ACDCR_ADDR,m,v,HWIO_APCS_APC20_ACDCR_IN)
#define HWIO_APCS_APC20_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC20_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC20_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC20_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC20_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC20_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC20_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC20_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC20_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC20_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC20_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC20_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC20_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC20_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC20_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC20_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC20_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC20_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC20_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC20_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC20_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC20_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC20_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC20_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC20_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC20_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC20_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC20_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC20_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC20_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC20_ACDDVMRC_ADDR                                       (APCS_APC20_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC20_ACDDVMRC_OFFS                                       (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC20_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC20_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC20_ACDDVMRC_ADDR, HWIO_APCS_APC20_ACDDVMRC_RMSK)
#define HWIO_APCS_APC20_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC20_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC20_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC20_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC20_ACDDVMRC_IN)
#define HWIO_APCS_APC20_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC20_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC20_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC20_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC20_ACDSSCR_ADDR                                        (APCS_APC20_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC20_ACDSSCR_OFFS                                        (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC20_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC20_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC20_ACDSSCR_ADDR, HWIO_APCS_APC20_ACDSSCR_RMSK)
#define HWIO_APCS_APC20_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC20_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC20_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_ACDSSCR_ADDR,m,v,HWIO_APCS_APC20_ACDSSCR_IN)
#define HWIO_APCS_APC20_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC20_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC20_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC20_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC20_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC20_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC20_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC20_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC20_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC20_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC20_ACDTD_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC20_ACDTD_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC20_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC20_ACDTD_ADDR, HWIO_APCS_APC20_ACDTD_RMSK)
#define HWIO_APCS_APC20_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_ACDTD_ADDR, m)
#define HWIO_APCS_APC20_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC20_ACDTD_ADDR,v)
#define HWIO_APCS_APC20_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_ACDTD_ADDR,m,v,HWIO_APCS_APC20_ACDTD_IN)
#define HWIO_APCS_APC20_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC20_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC20_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC20_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC20_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC20_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC20_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC20_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC20_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC20_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC20_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC20_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC20_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC20_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC20_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC20_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC20_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC20_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC20_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC20_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC20_ALT_CLK_CTL_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC20_ALT_CLK_CTL_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC20_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_ALT_CLK_CTL_ADDR, HWIO_APCS_APC20_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC20_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC20_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC20_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC20_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC20_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC20_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC20_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC20_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC20_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC20_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC20_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC20_AUX_CBCR_ADDR                                       (APCS_APC20_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC20_AUX_CBCR_OFFS                                       (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC20_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC20_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC20_AUX_CBCR_ADDR, HWIO_APCS_APC20_AUX_CBCR_RMSK)
#define HWIO_APCS_APC20_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC20_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC20_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC20_AUX_CBCR_IN)
#define HWIO_APCS_APC20_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC20_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC20_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC20_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC20_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC20_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC20_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC20_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC20_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC20_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC20_AVM_BNC_LMT_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC20_AVM_BNC_LMT_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC20_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_BNC_LMT_ADDR, HWIO_APCS_APC20_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC20_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC20_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC20_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC20_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC20_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC20_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC20_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC20_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC20_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC20_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC20_AVM_CNT0_TR_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC20_AVM_CNT0_TR_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC20_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_CNT0_TR_ADDR, HWIO_APCS_APC20_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC20_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC20_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC20_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC20_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC20_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC20_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC20_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC20_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC20_AVM_CNT1_TR_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC20_AVM_CNT1_TR_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC20_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_CNT1_TR_ADDR, HWIO_APCS_APC20_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC20_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC20_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC20_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC20_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC20_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC20_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC20_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC20_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC20_AVM_CTL_ADDR                                        (APCS_APC20_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC20_AVM_CTL_OFFS                                        (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC20_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC20_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_CTL_ADDR, HWIO_APCS_APC20_AVM_CTL_RMSK)
#define HWIO_APCS_APC20_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC20_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC20_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_CTL_ADDR,m,v,HWIO_APCS_APC20_AVM_CTL_IN)
#define HWIO_APCS_APC20_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC20_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC20_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC20_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC20_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC20_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC20_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC20_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC20_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC20_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC20_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC20_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC20_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC20_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC20_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC20_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC20_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC20_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC20_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC20_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC20_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC20_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC20_AVM_DRP_LMT_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC20_AVM_DRP_LMT_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC20_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_DRP_LMT_ADDR, HWIO_APCS_APC20_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC20_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC20_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC20_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC20_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC20_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC20_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC20_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC20_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC20_AVM_TRM_ADDR                                        (APCS_APC20_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC20_AVM_TRM_OFFS                                        (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC20_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC20_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_TRM_ADDR, HWIO_APCS_APC20_AVM_TRM_RMSK)
#define HWIO_APCS_APC20_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC20_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC20_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_TRM_ADDR,m,v,HWIO_APCS_APC20_AVM_TRM_IN)
#define HWIO_APCS_APC20_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC20_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC20_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC20_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC20_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC20_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC20_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC20_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC20_AVM_VTM_CFG_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC20_AVM_VTM_CFG_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC20_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC20_AVM_VTM_CFG_ADDR, HWIO_APCS_APC20_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC20_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC20_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC20_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC20_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC20_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC20_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC20_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC20_CLKCR_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC20_CLKCR_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC20_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC20_CLKCR_ADDR, HWIO_APCS_APC20_CLKCR_RMSK)
#define HWIO_APCS_APC20_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CLKCR_ADDR, m)
#define HWIO_APCS_APC20_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CLKCR_ADDR,v)
#define HWIO_APCS_APC20_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CLKCR_ADDR,m,v,HWIO_APCS_APC20_CLKCR_IN)
#define HWIO_APCS_APC20_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC20_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC20_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC20_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC20_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC20_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC20_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC20_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC20_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC20_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC20_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC20_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC20_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC20_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC20_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC20_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC20_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC20_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC20_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC20_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC20_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC20_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC20_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC20_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC20_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC20_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC20_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC20_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC20_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC20_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC20_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC20_CLKSEL_ADDR                                         (APCS_APC20_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC20_CLKSEL_OFFS                                         (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC20_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC20_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC20_CLKSEL_ADDR, HWIO_APCS_APC20_CLKSEL_RMSK)
#define HWIO_APCS_APC20_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CLKSEL_ADDR, m)
#define HWIO_APCS_APC20_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CLKSEL_ADDR,v)
#define HWIO_APCS_APC20_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CLKSEL_ADDR,m,v,HWIO_APCS_APC20_CLKSEL_IN)
#define HWIO_APCS_APC20_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC20_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC20_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC20_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC20_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC20_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC20_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC20_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC20_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC20_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC20_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC20_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC20_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC20_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC20_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC20_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC20_CLKSR_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC20_CLKSR_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC20_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC20_CLKSR_ADDR, HWIO_APCS_APC20_CLKSR_RMSK)
#define HWIO_APCS_APC20_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CLKSR_ADDR, m)
#define HWIO_APCS_APC20_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC20_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC20_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC20_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC20_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC20_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC20_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC20_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC20_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC20_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC20_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC20_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC20_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC20_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC20_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC20_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC20_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC20_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC20_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC20_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC20_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC20_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC20_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC20_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC20_CPM_SPARE0_ADDR                                     (APCS_APC20_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC20_CPM_SPARE0_OFFS                                     (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC20_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC20_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE0_ADDR, HWIO_APCS_APC20_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC20_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC20_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC20_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC20_CPM_SPARE0_IN)
#define HWIO_APCS_APC20_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC20_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC20_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC20_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC20_CPM_SPARE1_ADDR                                     (APCS_APC20_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC20_CPM_SPARE1_OFFS                                     (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC20_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC20_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE1_ADDR, HWIO_APCS_APC20_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC20_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC20_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC20_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC20_CPM_SPARE1_IN)
#define HWIO_APCS_APC20_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC20_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC20_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC20_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC20_CPM_SPARE2_ADDR                                     (APCS_APC20_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC20_CPM_SPARE2_OFFS                                     (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC20_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC20_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE2_ADDR, HWIO_APCS_APC20_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC20_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC20_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC20_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC20_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC20_CPM_SPARE2_IN)
#define HWIO_APCS_APC20_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC20_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC20_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC20_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC20_DIAG_CNTR_CTL_ADDR                                  (APCS_APC20_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_OFFS                                  (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC20_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC20_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC20_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC20_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC20_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC20_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC20_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC20_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC20_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC20_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC20_HW_DCVS_CTL_ADDR                                    (APCS_APC20_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC20_HW_DCVS_CTL_OFFS                                    (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC20_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC20_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_HW_DCVS_CTL_ADDR, HWIO_APCS_APC20_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC20_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC20_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC20_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC20_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC20_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC20_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC20_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC20_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC20_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC20_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC20_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC20_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC20_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC20_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC20_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC20_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC20_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC20_LM_THRTTL_CTL_ADDR                                  (APCS_APC20_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_OFFS                                  (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC20_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC20_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC20_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC20_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC20_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC20_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC20_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC20_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC20_OVR_CLKSEL_ADDR                                     (APCS_APC20_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC20_OVR_CLKSEL_OFFS                                     (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC20_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC20_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC20_OVR_CLKSEL_ADDR, HWIO_APCS_APC20_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC20_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC20_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC20_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC20_OVR_CLKSEL_IN)
#define HWIO_APCS_APC20_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC20_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC20_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC20_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC20_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC20_PLL_ALPHA_VAL_ADDR                                  (APCS_APC20_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_OFFS                                  (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC20_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC20_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC20_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC20_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC20_PLL_BIST_CTL_ADDR                                   (APCS_APC20_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC20_PLL_BIST_CTL_OFFS                                   (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC20_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC20_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_BIST_CTL_ADDR, HWIO_APCS_APC20_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC20_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC20_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC20_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC20_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC20_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC20_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC20_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC20_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC20_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC20_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC20_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC20_PLL_LVAL_BOOST_ADDR                                 (APCS_APC20_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_OFFS                                 (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC20_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC20_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC20_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_ADDR                              (APCS_APC20_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_OFFS                              (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC20_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC20_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC20_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC20_PLL_L_VAL_ADDR                                      (APCS_APC20_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC20_PLL_L_VAL_OFFS                                      (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC20_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC20_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_L_VAL_ADDR, HWIO_APCS_APC20_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC20_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC20_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC20_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC20_PLL_L_VAL_IN)
#define HWIO_APCS_APC20_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC20_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC20_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC20_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_ADDR                               (APCS_APC20_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_OFFS                               (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC20_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC20_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC20_PLL_MODE_ADDR                                       (APCS_APC20_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC20_PLL_MODE_OFFS                                       (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC20_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC20_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_MODE_ADDR, HWIO_APCS_APC20_PLL_MODE_RMSK)
#define HWIO_APCS_APC20_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC20_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC20_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_MODE_ADDR,m,v,HWIO_APCS_APC20_PLL_MODE_IN)
#define HWIO_APCS_APC20_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC20_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC20_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC20_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC20_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC20_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC20_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC20_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC20_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC20_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC20_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC20_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC20_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC20_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC20_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC20_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC20_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC20_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC20_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC20_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC20_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC20_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC20_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC20_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC20_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC20_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC20_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC20_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC20_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC20_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC20_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC20_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC20_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC20_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC20_PLL_STATUS_ADDR                                     (APCS_APC20_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC20_PLL_STATUS_OFFS                                     (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC20_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC20_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_STATUS_ADDR, HWIO_APCS_APC20_PLL_STATUS_RMSK)
#define HWIO_APCS_APC20_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC20_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC20_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_ADDR                                (APCS_APC20_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_OFFS                                (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC20_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC20_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC20_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_ADDR                                (APCS_APC20_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_OFFS                                (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC20_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC20_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC20_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC20_PLL_USER_CTL_ADDR                                   (APCS_APC20_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC20_PLL_USER_CTL_OFFS                                   (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC20_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC20_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_USER_CTL_ADDR, HWIO_APCS_APC20_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC20_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC20_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC20_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC20_PLL_USER_CTL_IN)
#define HWIO_APCS_APC20_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC20_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC20_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC20_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC20_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC20_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC20_PSCTL_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC20_PSCTL_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC20_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_PSCTL_ADDR, HWIO_APCS_APC20_PSCTL_RMSK)
#define HWIO_APCS_APC20_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_PSCTL_ADDR, m)
#define HWIO_APCS_APC20_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_PSCTL_ADDR,v)
#define HWIO_APCS_APC20_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_PSCTL_ADDR,m,v,HWIO_APCS_APC20_PSCTL_IN)
#define HWIO_APCS_APC20_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC20_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC20_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC20_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC20_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC20_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC20_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC20_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC20_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC20_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC20_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC20_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC20_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC20_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC20_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC20_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC20_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC20_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC20_QLL_EAR_ADDR                                        (APCS_APC20_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC20_QLL_EAR_OFFS                                        (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC20_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC20_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC20_QLL_EAR_ADDR, HWIO_APCS_APC20_QLL_EAR_RMSK)
#define HWIO_APCS_APC20_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC20_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC20_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC20_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC20_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC20_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC20_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC20_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC20_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC20_QLL_ESR_ADDR                                        (APCS_APC20_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC20_QLL_ESR_OFFS                                        (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC20_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC20_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESR_ADDR, HWIO_APCS_APC20_QLL_ESR_RMSK)
#define HWIO_APCS_APC20_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC20_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC20_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC20_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_QLL_ESR_ADDR,m,v,HWIO_APCS_APC20_QLL_ESR_IN)
#define HWIO_APCS_APC20_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC20_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC20_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC20_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC20_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC20_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC20_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC20_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC20_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC20_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC20_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC20_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC20_QLL_ESRS_ADDR                                       (APCS_APC20_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC20_QLL_ESRS_OFFS                                       (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC20_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC20_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESRS_ADDR, HWIO_APCS_APC20_QLL_ESRS_RMSK)
#define HWIO_APCS_APC20_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC20_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC20_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC20_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC20_QLL_ESRS_IN)
#define HWIO_APCS_APC20_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC20_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC20_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC20_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC20_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC20_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC20_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC20_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC20_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC20_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC20_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC20_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC20_QLL_ESYNR_ADDR                                      (APCS_APC20_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC20_QLL_ESYNR_OFFS                                      (APCS_APC20_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC20_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC20_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESYNR_ADDR, HWIO_APCS_APC20_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC20_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC20_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC20_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC20_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC20_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC20_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC20_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC20_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC20_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC20_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC20_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC20_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC20_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC20_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC20_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC20_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC20_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC20_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC20_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC20_SSSCTL_ADDR                                         (APCS_APC20_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC20_SSSCTL_OFFS                                         (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC20_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC20_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_SSSCTL_ADDR, HWIO_APCS_APC20_SSSCTL_RMSK)
#define HWIO_APCS_APC20_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_SSSCTL_ADDR, m)
#define HWIO_APCS_APC20_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_SSSCTL_ADDR,v)
#define HWIO_APCS_APC20_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_SSSCTL_ADDR,m,v,HWIO_APCS_APC20_SSSCTL_IN)
#define HWIO_APCS_APC20_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC20_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC20_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC20_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC20_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC20_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC20_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC20_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC20_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC20_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC20_STCTL_ADDR                                          (APCS_APC20_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC20_STCTL_OFFS                                          (APCS_APC20_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC20_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC20_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC20_STCTL_ADDR, HWIO_APCS_APC20_STCTL_RMSK)
#define HWIO_APCS_APC20_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC20_STCTL_ADDR, m)
#define HWIO_APCS_APC20_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC20_STCTL_ADDR,v)
#define HWIO_APCS_APC20_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC20_STCTL_ADDR,m,v,HWIO_APCS_APC20_STCTL_IN)
#define HWIO_APCS_APC20_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC20_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC20_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC20_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC20_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC20_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC20_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC20_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC21_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC21_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01580000)
#define APCS_APC21_CPM_REG_BASE_OFFS                                        0x01580000

#define HWIO_APCS_APC21_ACDCR_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC21_ACDCR_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC21_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC21_ACDCR_ADDR, HWIO_APCS_APC21_ACDCR_RMSK)
#define HWIO_APCS_APC21_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_ACDCR_ADDR, m)
#define HWIO_APCS_APC21_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_ACDCR_ADDR,v)
#define HWIO_APCS_APC21_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_ACDCR_ADDR,m,v,HWIO_APCS_APC21_ACDCR_IN)
#define HWIO_APCS_APC21_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC21_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC21_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC21_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC21_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC21_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC21_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC21_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC21_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC21_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC21_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC21_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC21_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC21_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC21_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC21_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC21_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC21_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC21_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC21_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC21_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC21_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC21_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC21_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC21_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC21_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC21_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC21_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC21_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC21_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC21_ACDDVMRC_ADDR                                       (APCS_APC21_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC21_ACDDVMRC_OFFS                                       (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC21_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC21_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC21_ACDDVMRC_ADDR, HWIO_APCS_APC21_ACDDVMRC_RMSK)
#define HWIO_APCS_APC21_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC21_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC21_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC21_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC21_ACDDVMRC_IN)
#define HWIO_APCS_APC21_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC21_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC21_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC21_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC21_ACDSSCR_ADDR                                        (APCS_APC21_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC21_ACDSSCR_OFFS                                        (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC21_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC21_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC21_ACDSSCR_ADDR, HWIO_APCS_APC21_ACDSSCR_RMSK)
#define HWIO_APCS_APC21_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC21_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC21_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_ACDSSCR_ADDR,m,v,HWIO_APCS_APC21_ACDSSCR_IN)
#define HWIO_APCS_APC21_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC21_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC21_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC21_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC21_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC21_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC21_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC21_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC21_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC21_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC21_ACDTD_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC21_ACDTD_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC21_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC21_ACDTD_ADDR, HWIO_APCS_APC21_ACDTD_RMSK)
#define HWIO_APCS_APC21_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_ACDTD_ADDR, m)
#define HWIO_APCS_APC21_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC21_ACDTD_ADDR,v)
#define HWIO_APCS_APC21_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_ACDTD_ADDR,m,v,HWIO_APCS_APC21_ACDTD_IN)
#define HWIO_APCS_APC21_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC21_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC21_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC21_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC21_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC21_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC21_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC21_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC21_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC21_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC21_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC21_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC21_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC21_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC21_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC21_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC21_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC21_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC21_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC21_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC21_ALT_CLK_CTL_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC21_ALT_CLK_CTL_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC21_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_ALT_CLK_CTL_ADDR, HWIO_APCS_APC21_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC21_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC21_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC21_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC21_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC21_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC21_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC21_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC21_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC21_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC21_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC21_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC21_AUX_CBCR_ADDR                                       (APCS_APC21_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC21_AUX_CBCR_OFFS                                       (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC21_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC21_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC21_AUX_CBCR_ADDR, HWIO_APCS_APC21_AUX_CBCR_RMSK)
#define HWIO_APCS_APC21_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC21_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC21_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC21_AUX_CBCR_IN)
#define HWIO_APCS_APC21_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC21_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC21_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC21_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC21_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC21_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC21_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC21_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC21_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC21_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC21_AVM_BNC_LMT_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC21_AVM_BNC_LMT_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC21_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_BNC_LMT_ADDR, HWIO_APCS_APC21_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC21_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC21_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC21_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC21_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC21_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC21_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC21_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC21_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC21_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC21_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC21_AVM_CNT0_TR_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC21_AVM_CNT0_TR_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC21_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_CNT0_TR_ADDR, HWIO_APCS_APC21_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC21_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC21_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC21_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC21_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC21_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC21_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC21_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC21_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC21_AVM_CNT1_TR_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC21_AVM_CNT1_TR_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC21_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_CNT1_TR_ADDR, HWIO_APCS_APC21_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC21_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC21_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC21_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC21_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC21_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC21_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC21_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC21_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC21_AVM_CTL_ADDR                                        (APCS_APC21_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC21_AVM_CTL_OFFS                                        (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC21_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC21_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_CTL_ADDR, HWIO_APCS_APC21_AVM_CTL_RMSK)
#define HWIO_APCS_APC21_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC21_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC21_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_CTL_ADDR,m,v,HWIO_APCS_APC21_AVM_CTL_IN)
#define HWIO_APCS_APC21_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC21_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC21_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC21_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC21_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC21_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC21_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC21_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC21_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC21_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC21_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC21_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC21_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC21_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC21_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC21_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC21_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC21_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC21_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC21_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC21_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC21_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC21_AVM_DRP_LMT_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC21_AVM_DRP_LMT_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC21_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_DRP_LMT_ADDR, HWIO_APCS_APC21_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC21_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC21_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC21_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC21_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC21_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC21_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC21_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC21_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC21_AVM_TRM_ADDR                                        (APCS_APC21_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC21_AVM_TRM_OFFS                                        (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC21_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC21_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_TRM_ADDR, HWIO_APCS_APC21_AVM_TRM_RMSK)
#define HWIO_APCS_APC21_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC21_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC21_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_TRM_ADDR,m,v,HWIO_APCS_APC21_AVM_TRM_IN)
#define HWIO_APCS_APC21_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC21_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC21_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC21_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC21_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC21_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC21_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC21_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC21_AVM_VTM_CFG_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC21_AVM_VTM_CFG_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC21_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC21_AVM_VTM_CFG_ADDR, HWIO_APCS_APC21_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC21_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC21_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC21_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC21_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC21_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC21_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC21_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC21_CLKCR_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC21_CLKCR_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC21_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC21_CLKCR_ADDR, HWIO_APCS_APC21_CLKCR_RMSK)
#define HWIO_APCS_APC21_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CLKCR_ADDR, m)
#define HWIO_APCS_APC21_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CLKCR_ADDR,v)
#define HWIO_APCS_APC21_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CLKCR_ADDR,m,v,HWIO_APCS_APC21_CLKCR_IN)
#define HWIO_APCS_APC21_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC21_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC21_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC21_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC21_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC21_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC21_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC21_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC21_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC21_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC21_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC21_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC21_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC21_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC21_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC21_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC21_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC21_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC21_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC21_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC21_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC21_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC21_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC21_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC21_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC21_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC21_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC21_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC21_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC21_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC21_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC21_CLKSEL_ADDR                                         (APCS_APC21_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC21_CLKSEL_OFFS                                         (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC21_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC21_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC21_CLKSEL_ADDR, HWIO_APCS_APC21_CLKSEL_RMSK)
#define HWIO_APCS_APC21_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CLKSEL_ADDR, m)
#define HWIO_APCS_APC21_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CLKSEL_ADDR,v)
#define HWIO_APCS_APC21_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CLKSEL_ADDR,m,v,HWIO_APCS_APC21_CLKSEL_IN)
#define HWIO_APCS_APC21_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC21_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC21_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC21_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC21_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC21_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC21_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC21_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC21_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC21_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC21_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC21_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC21_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC21_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC21_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC21_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC21_CLKSR_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC21_CLKSR_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC21_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC21_CLKSR_ADDR, HWIO_APCS_APC21_CLKSR_RMSK)
#define HWIO_APCS_APC21_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CLKSR_ADDR, m)
#define HWIO_APCS_APC21_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC21_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC21_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC21_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC21_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC21_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC21_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC21_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC21_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC21_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC21_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC21_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC21_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC21_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC21_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC21_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC21_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC21_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC21_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC21_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC21_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC21_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC21_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC21_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC21_CPM_SPARE0_ADDR                                     (APCS_APC21_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC21_CPM_SPARE0_OFFS                                     (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC21_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC21_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE0_ADDR, HWIO_APCS_APC21_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC21_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC21_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC21_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC21_CPM_SPARE0_IN)
#define HWIO_APCS_APC21_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC21_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC21_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC21_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC21_CPM_SPARE1_ADDR                                     (APCS_APC21_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC21_CPM_SPARE1_OFFS                                     (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC21_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC21_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE1_ADDR, HWIO_APCS_APC21_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC21_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC21_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC21_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC21_CPM_SPARE1_IN)
#define HWIO_APCS_APC21_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC21_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC21_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC21_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC21_CPM_SPARE2_ADDR                                     (APCS_APC21_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC21_CPM_SPARE2_OFFS                                     (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC21_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC21_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE2_ADDR, HWIO_APCS_APC21_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC21_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC21_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC21_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC21_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC21_CPM_SPARE2_IN)
#define HWIO_APCS_APC21_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC21_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC21_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC21_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC21_DIAG_CNTR_CTL_ADDR                                  (APCS_APC21_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_OFFS                                  (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC21_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC21_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC21_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC21_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC21_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC21_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC21_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC21_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC21_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC21_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC21_HW_DCVS_CTL_ADDR                                    (APCS_APC21_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC21_HW_DCVS_CTL_OFFS                                    (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC21_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC21_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_HW_DCVS_CTL_ADDR, HWIO_APCS_APC21_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC21_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC21_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC21_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC21_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC21_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC21_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC21_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC21_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC21_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC21_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC21_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC21_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC21_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC21_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC21_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC21_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC21_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC21_LM_THRTTL_CTL_ADDR                                  (APCS_APC21_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_OFFS                                  (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC21_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC21_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC21_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC21_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC21_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC21_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC21_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC21_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC21_OVR_CLKSEL_ADDR                                     (APCS_APC21_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC21_OVR_CLKSEL_OFFS                                     (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC21_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC21_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC21_OVR_CLKSEL_ADDR, HWIO_APCS_APC21_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC21_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC21_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC21_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC21_OVR_CLKSEL_IN)
#define HWIO_APCS_APC21_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC21_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC21_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC21_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC21_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC21_PLL_ALPHA_VAL_ADDR                                  (APCS_APC21_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_OFFS                                  (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC21_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC21_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC21_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC21_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC21_PLL_BIST_CTL_ADDR                                   (APCS_APC21_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC21_PLL_BIST_CTL_OFFS                                   (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC21_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC21_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_BIST_CTL_ADDR, HWIO_APCS_APC21_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC21_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC21_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC21_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC21_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC21_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC21_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC21_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC21_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC21_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC21_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC21_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC21_PLL_LVAL_BOOST_ADDR                                 (APCS_APC21_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_OFFS                                 (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC21_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC21_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC21_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_ADDR                              (APCS_APC21_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_OFFS                              (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC21_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC21_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC21_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC21_PLL_L_VAL_ADDR                                      (APCS_APC21_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC21_PLL_L_VAL_OFFS                                      (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC21_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC21_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_L_VAL_ADDR, HWIO_APCS_APC21_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC21_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC21_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC21_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC21_PLL_L_VAL_IN)
#define HWIO_APCS_APC21_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC21_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC21_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC21_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_ADDR                               (APCS_APC21_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_OFFS                               (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC21_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC21_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC21_PLL_MODE_ADDR                                       (APCS_APC21_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC21_PLL_MODE_OFFS                                       (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC21_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC21_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_MODE_ADDR, HWIO_APCS_APC21_PLL_MODE_RMSK)
#define HWIO_APCS_APC21_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC21_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC21_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_MODE_ADDR,m,v,HWIO_APCS_APC21_PLL_MODE_IN)
#define HWIO_APCS_APC21_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC21_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC21_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC21_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC21_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC21_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC21_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC21_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC21_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC21_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC21_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC21_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC21_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC21_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC21_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC21_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC21_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC21_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC21_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC21_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC21_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC21_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC21_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC21_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC21_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC21_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC21_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC21_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC21_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC21_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC21_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC21_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC21_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC21_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC21_PLL_STATUS_ADDR                                     (APCS_APC21_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC21_PLL_STATUS_OFFS                                     (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC21_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC21_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_STATUS_ADDR, HWIO_APCS_APC21_PLL_STATUS_RMSK)
#define HWIO_APCS_APC21_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC21_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC21_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_ADDR                                (APCS_APC21_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_OFFS                                (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC21_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC21_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC21_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_ADDR                                (APCS_APC21_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_OFFS                                (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC21_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC21_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC21_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC21_PLL_USER_CTL_ADDR                                   (APCS_APC21_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC21_PLL_USER_CTL_OFFS                                   (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC21_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC21_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_USER_CTL_ADDR, HWIO_APCS_APC21_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC21_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC21_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC21_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC21_PLL_USER_CTL_IN)
#define HWIO_APCS_APC21_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC21_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC21_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC21_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC21_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC21_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC21_PSCTL_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC21_PSCTL_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC21_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_PSCTL_ADDR, HWIO_APCS_APC21_PSCTL_RMSK)
#define HWIO_APCS_APC21_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_PSCTL_ADDR, m)
#define HWIO_APCS_APC21_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_PSCTL_ADDR,v)
#define HWIO_APCS_APC21_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_PSCTL_ADDR,m,v,HWIO_APCS_APC21_PSCTL_IN)
#define HWIO_APCS_APC21_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC21_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC21_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC21_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC21_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC21_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC21_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC21_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC21_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC21_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC21_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC21_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC21_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC21_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC21_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC21_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC21_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC21_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC21_QLL_EAR_ADDR                                        (APCS_APC21_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC21_QLL_EAR_OFFS                                        (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC21_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC21_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC21_QLL_EAR_ADDR, HWIO_APCS_APC21_QLL_EAR_RMSK)
#define HWIO_APCS_APC21_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC21_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC21_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC21_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC21_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC21_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC21_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC21_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC21_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC21_QLL_ESR_ADDR                                        (APCS_APC21_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC21_QLL_ESR_OFFS                                        (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC21_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC21_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESR_ADDR, HWIO_APCS_APC21_QLL_ESR_RMSK)
#define HWIO_APCS_APC21_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC21_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC21_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC21_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_QLL_ESR_ADDR,m,v,HWIO_APCS_APC21_QLL_ESR_IN)
#define HWIO_APCS_APC21_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC21_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC21_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC21_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC21_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC21_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC21_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC21_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC21_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC21_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC21_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC21_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC21_QLL_ESRS_ADDR                                       (APCS_APC21_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC21_QLL_ESRS_OFFS                                       (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC21_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC21_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESRS_ADDR, HWIO_APCS_APC21_QLL_ESRS_RMSK)
#define HWIO_APCS_APC21_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC21_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC21_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC21_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC21_QLL_ESRS_IN)
#define HWIO_APCS_APC21_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC21_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC21_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC21_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC21_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC21_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC21_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC21_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC21_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC21_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC21_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC21_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC21_QLL_ESYNR_ADDR                                      (APCS_APC21_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC21_QLL_ESYNR_OFFS                                      (APCS_APC21_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC21_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC21_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESYNR_ADDR, HWIO_APCS_APC21_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC21_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC21_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC21_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC21_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC21_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC21_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC21_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC21_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC21_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC21_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC21_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC21_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC21_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC21_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC21_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC21_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC21_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC21_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC21_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC21_SSSCTL_ADDR                                         (APCS_APC21_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC21_SSSCTL_OFFS                                         (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC21_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC21_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_SSSCTL_ADDR, HWIO_APCS_APC21_SSSCTL_RMSK)
#define HWIO_APCS_APC21_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_SSSCTL_ADDR, m)
#define HWIO_APCS_APC21_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_SSSCTL_ADDR,v)
#define HWIO_APCS_APC21_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_SSSCTL_ADDR,m,v,HWIO_APCS_APC21_SSSCTL_IN)
#define HWIO_APCS_APC21_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC21_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC21_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC21_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC21_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC21_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC21_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC21_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC21_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC21_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC21_STCTL_ADDR                                          (APCS_APC21_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC21_STCTL_OFFS                                          (APCS_APC21_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC21_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC21_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC21_STCTL_ADDR, HWIO_APCS_APC21_STCTL_RMSK)
#define HWIO_APCS_APC21_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC21_STCTL_ADDR, m)
#define HWIO_APCS_APC21_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC21_STCTL_ADDR,v)
#define HWIO_APCS_APC21_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC21_STCTL_ADDR,m,v,HWIO_APCS_APC21_STCTL_IN)
#define HWIO_APCS_APC21_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC21_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC21_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC21_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC21_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC21_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC21_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC21_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC22_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC22_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01680000)
#define APCS_APC22_CPM_REG_BASE_OFFS                                        0x01680000

#define HWIO_APCS_APC22_ACDCR_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC22_ACDCR_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC22_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC22_ACDCR_ADDR, HWIO_APCS_APC22_ACDCR_RMSK)
#define HWIO_APCS_APC22_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_ACDCR_ADDR, m)
#define HWIO_APCS_APC22_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_ACDCR_ADDR,v)
#define HWIO_APCS_APC22_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_ACDCR_ADDR,m,v,HWIO_APCS_APC22_ACDCR_IN)
#define HWIO_APCS_APC22_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC22_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC22_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC22_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC22_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC22_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC22_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC22_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC22_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC22_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC22_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC22_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC22_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC22_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC22_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC22_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC22_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC22_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC22_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC22_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC22_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC22_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC22_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC22_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC22_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC22_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC22_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC22_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC22_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC22_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC22_ACDDVMRC_ADDR                                       (APCS_APC22_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC22_ACDDVMRC_OFFS                                       (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC22_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC22_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC22_ACDDVMRC_ADDR, HWIO_APCS_APC22_ACDDVMRC_RMSK)
#define HWIO_APCS_APC22_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC22_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC22_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC22_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC22_ACDDVMRC_IN)
#define HWIO_APCS_APC22_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC22_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC22_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC22_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC22_ACDSSCR_ADDR                                        (APCS_APC22_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC22_ACDSSCR_OFFS                                        (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC22_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC22_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC22_ACDSSCR_ADDR, HWIO_APCS_APC22_ACDSSCR_RMSK)
#define HWIO_APCS_APC22_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC22_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC22_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_ACDSSCR_ADDR,m,v,HWIO_APCS_APC22_ACDSSCR_IN)
#define HWIO_APCS_APC22_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC22_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC22_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC22_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC22_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC22_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC22_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC22_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC22_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC22_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC22_ACDTD_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC22_ACDTD_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC22_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC22_ACDTD_ADDR, HWIO_APCS_APC22_ACDTD_RMSK)
#define HWIO_APCS_APC22_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_ACDTD_ADDR, m)
#define HWIO_APCS_APC22_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC22_ACDTD_ADDR,v)
#define HWIO_APCS_APC22_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_ACDTD_ADDR,m,v,HWIO_APCS_APC22_ACDTD_IN)
#define HWIO_APCS_APC22_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC22_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC22_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC22_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC22_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC22_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC22_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC22_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC22_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC22_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC22_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC22_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC22_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC22_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC22_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC22_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC22_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC22_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC22_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC22_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC22_ALT_CLK_CTL_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC22_ALT_CLK_CTL_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC22_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_ALT_CLK_CTL_ADDR, HWIO_APCS_APC22_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC22_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC22_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC22_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC22_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC22_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC22_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC22_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC22_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC22_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC22_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC22_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC22_AUX_CBCR_ADDR                                       (APCS_APC22_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC22_AUX_CBCR_OFFS                                       (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC22_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC22_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC22_AUX_CBCR_ADDR, HWIO_APCS_APC22_AUX_CBCR_RMSK)
#define HWIO_APCS_APC22_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC22_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC22_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC22_AUX_CBCR_IN)
#define HWIO_APCS_APC22_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC22_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC22_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC22_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC22_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC22_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC22_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC22_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC22_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC22_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC22_AVM_BNC_LMT_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC22_AVM_BNC_LMT_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC22_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_BNC_LMT_ADDR, HWIO_APCS_APC22_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC22_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC22_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC22_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC22_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC22_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC22_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC22_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC22_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC22_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC22_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC22_AVM_CNT0_TR_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC22_AVM_CNT0_TR_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC22_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_CNT0_TR_ADDR, HWIO_APCS_APC22_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC22_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC22_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC22_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC22_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC22_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC22_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC22_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC22_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC22_AVM_CNT1_TR_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC22_AVM_CNT1_TR_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC22_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_CNT1_TR_ADDR, HWIO_APCS_APC22_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC22_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC22_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC22_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC22_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC22_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC22_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC22_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC22_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC22_AVM_CTL_ADDR                                        (APCS_APC22_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC22_AVM_CTL_OFFS                                        (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC22_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC22_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_CTL_ADDR, HWIO_APCS_APC22_AVM_CTL_RMSK)
#define HWIO_APCS_APC22_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC22_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC22_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_CTL_ADDR,m,v,HWIO_APCS_APC22_AVM_CTL_IN)
#define HWIO_APCS_APC22_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC22_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC22_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC22_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC22_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC22_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC22_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC22_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC22_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC22_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC22_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC22_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC22_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC22_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC22_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC22_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC22_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC22_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC22_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC22_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC22_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC22_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC22_AVM_DRP_LMT_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC22_AVM_DRP_LMT_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC22_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_DRP_LMT_ADDR, HWIO_APCS_APC22_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC22_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC22_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC22_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC22_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC22_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC22_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC22_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC22_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC22_AVM_TRM_ADDR                                        (APCS_APC22_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC22_AVM_TRM_OFFS                                        (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC22_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC22_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_TRM_ADDR, HWIO_APCS_APC22_AVM_TRM_RMSK)
#define HWIO_APCS_APC22_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC22_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC22_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_TRM_ADDR,m,v,HWIO_APCS_APC22_AVM_TRM_IN)
#define HWIO_APCS_APC22_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC22_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC22_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC22_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC22_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC22_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC22_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC22_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC22_AVM_VTM_CFG_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC22_AVM_VTM_CFG_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC22_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC22_AVM_VTM_CFG_ADDR, HWIO_APCS_APC22_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC22_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC22_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC22_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC22_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC22_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC22_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC22_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC22_CLKCR_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC22_CLKCR_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC22_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC22_CLKCR_ADDR, HWIO_APCS_APC22_CLKCR_RMSK)
#define HWIO_APCS_APC22_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CLKCR_ADDR, m)
#define HWIO_APCS_APC22_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CLKCR_ADDR,v)
#define HWIO_APCS_APC22_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CLKCR_ADDR,m,v,HWIO_APCS_APC22_CLKCR_IN)
#define HWIO_APCS_APC22_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC22_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC22_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC22_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC22_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC22_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC22_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC22_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC22_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC22_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC22_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC22_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC22_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC22_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC22_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC22_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC22_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC22_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC22_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC22_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC22_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC22_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC22_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC22_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC22_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC22_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC22_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC22_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC22_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC22_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC22_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC22_CLKSEL_ADDR                                         (APCS_APC22_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC22_CLKSEL_OFFS                                         (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC22_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC22_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC22_CLKSEL_ADDR, HWIO_APCS_APC22_CLKSEL_RMSK)
#define HWIO_APCS_APC22_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CLKSEL_ADDR, m)
#define HWIO_APCS_APC22_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CLKSEL_ADDR,v)
#define HWIO_APCS_APC22_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CLKSEL_ADDR,m,v,HWIO_APCS_APC22_CLKSEL_IN)
#define HWIO_APCS_APC22_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC22_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC22_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC22_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC22_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC22_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC22_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC22_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC22_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC22_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC22_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC22_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC22_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC22_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC22_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC22_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC22_CLKSR_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC22_CLKSR_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC22_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC22_CLKSR_ADDR, HWIO_APCS_APC22_CLKSR_RMSK)
#define HWIO_APCS_APC22_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CLKSR_ADDR, m)
#define HWIO_APCS_APC22_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC22_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC22_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC22_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC22_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC22_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC22_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC22_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC22_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC22_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC22_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC22_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC22_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC22_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC22_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC22_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC22_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC22_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC22_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC22_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC22_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC22_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC22_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC22_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC22_CPM_SPARE0_ADDR                                     (APCS_APC22_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC22_CPM_SPARE0_OFFS                                     (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC22_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC22_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE0_ADDR, HWIO_APCS_APC22_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC22_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC22_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC22_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC22_CPM_SPARE0_IN)
#define HWIO_APCS_APC22_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC22_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC22_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC22_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC22_CPM_SPARE1_ADDR                                     (APCS_APC22_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC22_CPM_SPARE1_OFFS                                     (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC22_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC22_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE1_ADDR, HWIO_APCS_APC22_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC22_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC22_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC22_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC22_CPM_SPARE1_IN)
#define HWIO_APCS_APC22_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC22_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC22_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC22_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC22_CPM_SPARE2_ADDR                                     (APCS_APC22_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC22_CPM_SPARE2_OFFS                                     (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC22_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC22_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE2_ADDR, HWIO_APCS_APC22_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC22_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC22_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC22_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC22_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC22_CPM_SPARE2_IN)
#define HWIO_APCS_APC22_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC22_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC22_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC22_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC22_DIAG_CNTR_CTL_ADDR                                  (APCS_APC22_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_OFFS                                  (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC22_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC22_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC22_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC22_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC22_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC22_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC22_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC22_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC22_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC22_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC22_HW_DCVS_CTL_ADDR                                    (APCS_APC22_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC22_HW_DCVS_CTL_OFFS                                    (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC22_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC22_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_HW_DCVS_CTL_ADDR, HWIO_APCS_APC22_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC22_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC22_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC22_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC22_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC22_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC22_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC22_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC22_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC22_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC22_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC22_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC22_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC22_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC22_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC22_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC22_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC22_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC22_LM_THRTTL_CTL_ADDR                                  (APCS_APC22_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_OFFS                                  (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC22_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC22_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC22_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC22_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC22_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC22_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC22_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC22_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC22_OVR_CLKSEL_ADDR                                     (APCS_APC22_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC22_OVR_CLKSEL_OFFS                                     (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC22_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC22_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC22_OVR_CLKSEL_ADDR, HWIO_APCS_APC22_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC22_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC22_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC22_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC22_OVR_CLKSEL_IN)
#define HWIO_APCS_APC22_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC22_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC22_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC22_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC22_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC22_PLL_ALPHA_VAL_ADDR                                  (APCS_APC22_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_OFFS                                  (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC22_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC22_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC22_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC22_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC22_PLL_BIST_CTL_ADDR                                   (APCS_APC22_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC22_PLL_BIST_CTL_OFFS                                   (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC22_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC22_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_BIST_CTL_ADDR, HWIO_APCS_APC22_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC22_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC22_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC22_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC22_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC22_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC22_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC22_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC22_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC22_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC22_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC22_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC22_PLL_LVAL_BOOST_ADDR                                 (APCS_APC22_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_OFFS                                 (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC22_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC22_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC22_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_ADDR                              (APCS_APC22_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_OFFS                              (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC22_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC22_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC22_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC22_PLL_L_VAL_ADDR                                      (APCS_APC22_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC22_PLL_L_VAL_OFFS                                      (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC22_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC22_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_L_VAL_ADDR, HWIO_APCS_APC22_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC22_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC22_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC22_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC22_PLL_L_VAL_IN)
#define HWIO_APCS_APC22_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC22_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC22_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC22_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_ADDR                               (APCS_APC22_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_OFFS                               (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC22_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC22_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC22_PLL_MODE_ADDR                                       (APCS_APC22_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC22_PLL_MODE_OFFS                                       (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC22_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC22_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_MODE_ADDR, HWIO_APCS_APC22_PLL_MODE_RMSK)
#define HWIO_APCS_APC22_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC22_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC22_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_MODE_ADDR,m,v,HWIO_APCS_APC22_PLL_MODE_IN)
#define HWIO_APCS_APC22_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC22_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC22_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC22_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC22_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC22_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC22_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC22_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC22_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC22_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC22_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC22_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC22_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC22_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC22_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC22_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC22_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC22_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC22_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC22_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC22_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC22_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC22_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC22_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC22_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC22_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC22_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC22_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC22_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC22_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC22_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC22_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC22_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC22_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC22_PLL_STATUS_ADDR                                     (APCS_APC22_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC22_PLL_STATUS_OFFS                                     (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC22_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC22_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_STATUS_ADDR, HWIO_APCS_APC22_PLL_STATUS_RMSK)
#define HWIO_APCS_APC22_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC22_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC22_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_ADDR                                (APCS_APC22_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_OFFS                                (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC22_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC22_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC22_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_ADDR                                (APCS_APC22_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_OFFS                                (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC22_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC22_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC22_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC22_PLL_USER_CTL_ADDR                                   (APCS_APC22_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC22_PLL_USER_CTL_OFFS                                   (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC22_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC22_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_USER_CTL_ADDR, HWIO_APCS_APC22_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC22_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC22_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC22_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC22_PLL_USER_CTL_IN)
#define HWIO_APCS_APC22_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC22_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC22_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC22_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC22_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC22_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC22_PSCTL_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC22_PSCTL_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC22_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_PSCTL_ADDR, HWIO_APCS_APC22_PSCTL_RMSK)
#define HWIO_APCS_APC22_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_PSCTL_ADDR, m)
#define HWIO_APCS_APC22_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_PSCTL_ADDR,v)
#define HWIO_APCS_APC22_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_PSCTL_ADDR,m,v,HWIO_APCS_APC22_PSCTL_IN)
#define HWIO_APCS_APC22_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC22_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC22_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC22_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC22_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC22_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC22_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC22_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC22_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC22_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC22_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC22_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC22_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC22_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC22_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC22_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC22_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC22_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC22_QLL_EAR_ADDR                                        (APCS_APC22_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC22_QLL_EAR_OFFS                                        (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC22_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC22_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC22_QLL_EAR_ADDR, HWIO_APCS_APC22_QLL_EAR_RMSK)
#define HWIO_APCS_APC22_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC22_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC22_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC22_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC22_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC22_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC22_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC22_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC22_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC22_QLL_ESR_ADDR                                        (APCS_APC22_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC22_QLL_ESR_OFFS                                        (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC22_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC22_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESR_ADDR, HWIO_APCS_APC22_QLL_ESR_RMSK)
#define HWIO_APCS_APC22_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC22_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC22_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC22_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_QLL_ESR_ADDR,m,v,HWIO_APCS_APC22_QLL_ESR_IN)
#define HWIO_APCS_APC22_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC22_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC22_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC22_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC22_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC22_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC22_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC22_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC22_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC22_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC22_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC22_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC22_QLL_ESRS_ADDR                                       (APCS_APC22_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC22_QLL_ESRS_OFFS                                       (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC22_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC22_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESRS_ADDR, HWIO_APCS_APC22_QLL_ESRS_RMSK)
#define HWIO_APCS_APC22_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC22_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC22_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC22_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC22_QLL_ESRS_IN)
#define HWIO_APCS_APC22_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC22_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC22_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC22_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC22_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC22_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC22_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC22_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC22_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC22_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC22_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC22_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC22_QLL_ESYNR_ADDR                                      (APCS_APC22_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC22_QLL_ESYNR_OFFS                                      (APCS_APC22_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC22_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC22_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESYNR_ADDR, HWIO_APCS_APC22_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC22_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC22_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC22_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC22_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC22_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC22_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC22_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC22_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC22_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC22_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC22_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC22_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC22_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC22_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC22_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC22_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC22_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC22_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC22_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC22_SSSCTL_ADDR                                         (APCS_APC22_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC22_SSSCTL_OFFS                                         (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC22_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC22_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_SSSCTL_ADDR, HWIO_APCS_APC22_SSSCTL_RMSK)
#define HWIO_APCS_APC22_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_SSSCTL_ADDR, m)
#define HWIO_APCS_APC22_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_SSSCTL_ADDR,v)
#define HWIO_APCS_APC22_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_SSSCTL_ADDR,m,v,HWIO_APCS_APC22_SSSCTL_IN)
#define HWIO_APCS_APC22_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC22_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC22_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC22_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC22_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC22_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC22_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC22_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC22_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC22_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC22_STCTL_ADDR                                          (APCS_APC22_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC22_STCTL_OFFS                                          (APCS_APC22_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC22_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC22_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC22_STCTL_ADDR, HWIO_APCS_APC22_STCTL_RMSK)
#define HWIO_APCS_APC22_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC22_STCTL_ADDR, m)
#define HWIO_APCS_APC22_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC22_STCTL_ADDR,v)
#define HWIO_APCS_APC22_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC22_STCTL_ADDR,m,v,HWIO_APCS_APC22_STCTL_IN)
#define HWIO_APCS_APC22_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC22_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC22_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC22_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC22_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC22_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC22_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC22_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_APC23_CPM
 *--------------------------------------------------------------------------*/

#define APCS_APC23_CPM_REG_BASE                                             (HMSS_QLL_BASE      + 0x01040000)
#define APCS_APC23_CPM_REG_BASE_OFFS                                        0x01040000

#define HWIO_APCS_APC23_ACDCR_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000140)
#define HWIO_APCS_APC23_ACDCR_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000140)
#define HWIO_APCS_APC23_ACDCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_ACDCR_IN          \
        in_dword_masked(HWIO_APCS_APC23_ACDCR_ADDR, HWIO_APCS_APC23_ACDCR_RMSK)
#define HWIO_APCS_APC23_ACDCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_ACDCR_ADDR, m)
#define HWIO_APCS_APC23_ACDCR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_ACDCR_ADDR,v)
#define HWIO_APCS_APC23_ACDCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_ACDCR_ADDR,m,v,HWIO_APCS_APC23_ACDCR_IN)
#define HWIO_APCS_APC23_ACDCR_RES0_0_BMSK                                   0xf8000000
#define HWIO_APCS_APC23_ACDCR_RES0_0_SHFT                                         0x1b
#define HWIO_APCS_APC23_ACDCR_CHARMODE_BMSK                                  0x4000000
#define HWIO_APCS_APC23_ACDCR_CHARMODE_SHFT                                       0x1a
#define HWIO_APCS_APC23_ACDCR_AUTOCALMGNSIGN_BMSK                            0x2000000
#define HWIO_APCS_APC23_ACDCR_AUTOCALMGNSIGN_SHFT                                 0x19
#define HWIO_APCS_APC23_ACDCR_UPDATEAUTOCAL_BMSK                             0x1000000
#define HWIO_APCS_APC23_ACDCR_UPDATEAUTOCAL_SHFT                                  0x18
#define HWIO_APCS_APC23_ACDCR_AUTOCALDLY_3_0_BMSK                             0xf00000
#define HWIO_APCS_APC23_ACDCR_AUTOCALDLY_3_0_SHFT                                 0x14
#define HWIO_APCS_APC23_ACDCR_HWAUTOCALEN_BMSK                                 0x80000
#define HWIO_APCS_APC23_ACDCR_HWAUTOCALEN_SHFT                                    0x13
#define HWIO_APCS_APC23_ACDCR_AUTOCALMGN_2_0_BMSK                              0x70000
#define HWIO_APCS_APC23_ACDCR_AUTOCALMGN_2_0_SHFT                                 0x10
#define HWIO_APCS_APC23_ACDCR_PATHTYPESEL_BMSK                                  0x8000
#define HWIO_APCS_APC23_ACDCR_PATHTYPESEL_SHFT                                     0xf
#define HWIO_APCS_APC23_ACDCR_DVMEN_BMSK                                        0x4000
#define HWIO_APCS_APC23_ACDCR_DVMEN_SHFT                                           0xe
#define HWIO_APCS_APC23_ACDCR_DVMAUTOC_BMSK                                     0x2000
#define HWIO_APCS_APC23_ACDCR_DVMAUTOC_SHFT                                        0xd
#define HWIO_APCS_APC23_ACDCR_ACUCNTRST_BMSK                                    0x1000
#define HWIO_APCS_APC23_ACDCR_ACUCNTRST_SHFT                                       0xc
#define HWIO_APCS_APC23_ACDCR_ACUTMRCNT_7_0_BMSK                                 0xff0
#define HWIO_APCS_APC23_ACDCR_ACUTMRCNT_7_0_SHFT                                   0x4
#define HWIO_APCS_APC23_ACDCR_ACUMODE_1_0_BMSK                                     0xc
#define HWIO_APCS_APC23_ACDCR_ACUMODE_1_0_SHFT                                     0x2
#define HWIO_APCS_APC23_ACDCR_ACDOFFLINE_BMSK                                      0x2
#define HWIO_APCS_APC23_ACDCR_ACDOFFLINE_SHFT                                      0x1
#define HWIO_APCS_APC23_ACDCR_ACDEN_BMSK                                           0x1
#define HWIO_APCS_APC23_ACDCR_ACDEN_SHFT                                           0x0

#define HWIO_APCS_APC23_ACDDVMRC_ADDR                                       (APCS_APC23_CPM_REG_BASE      + 0x00000148)
#define HWIO_APCS_APC23_ACDDVMRC_OFFS                                       (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000148)
#define HWIO_APCS_APC23_ACDDVMRC_RMSK                                       0xffffffff
#define HWIO_APCS_APC23_ACDDVMRC_IN          \
        in_dword_masked(HWIO_APCS_APC23_ACDDVMRC_ADDR, HWIO_APCS_APC23_ACDDVMRC_RMSK)
#define HWIO_APCS_APC23_ACDDVMRC_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_ACDDVMRC_ADDR, m)
#define HWIO_APCS_APC23_ACDDVMRC_OUT(v)      \
        out_dword(HWIO_APCS_APC23_ACDDVMRC_ADDR,v)
#define HWIO_APCS_APC23_ACDDVMRC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_ACDDVMRC_ADDR,m,v,HWIO_APCS_APC23_ACDDVMRC_IN)
#define HWIO_APCS_APC23_ACDDVMRC_RES0_0_BMSK                                0xffe00000
#define HWIO_APCS_APC23_ACDDVMRC_RES0_0_SHFT                                      0x15
#define HWIO_APCS_APC23_ACDDVMRC_TDECFG_20_0_BMSK                             0x1fffff
#define HWIO_APCS_APC23_ACDDVMRC_TDECFG_20_0_SHFT                                  0x0

#define HWIO_APCS_APC23_ACDSSCR_ADDR                                        (APCS_APC23_CPM_REG_BASE      + 0x0000014c)
#define HWIO_APCS_APC23_ACDSSCR_OFFS                                        (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_APCS_APC23_ACDSSCR_RMSK                                        0xffffffff
#define HWIO_APCS_APC23_ACDSSCR_IN          \
        in_dword_masked(HWIO_APCS_APC23_ACDSSCR_ADDR, HWIO_APCS_APC23_ACDSSCR_RMSK)
#define HWIO_APCS_APC23_ACDSSCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_ACDSSCR_ADDR, m)
#define HWIO_APCS_APC23_ACDSSCR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_ACDSSCR_ADDR,v)
#define HWIO_APCS_APC23_ACDSSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_ACDSSCR_ADDR,m,v,HWIO_APCS_APC23_ACDSSCR_IN)
#define HWIO_APCS_APC23_ACDSSCR_RES0_0_BMSK                                 0xff000000
#define HWIO_APCS_APC23_ACDSSCR_RES0_0_SHFT                                       0x18
#define HWIO_APCS_APC23_ACDSSCR_DIV2TRIPCNT_BMSK                              0xff0000
#define HWIO_APCS_APC23_ACDSSCR_DIV2TRIPCNT_SHFT                                  0x10
#define HWIO_APCS_APC23_ACDSSCR_ACUTMRTRIPCNT_BMSK                              0xff00
#define HWIO_APCS_APC23_ACDSSCR_ACUTMRTRIPCNT_SHFT                                 0x8
#define HWIO_APCS_APC23_ACDSSCR_RES0_1_BMSK                                       0xfc
#define HWIO_APCS_APC23_ACDSSCR_RES0_1_SHFT                                        0x2
#define HWIO_APCS_APC23_ACDSSCR_MODE_BMSK                                          0x3
#define HWIO_APCS_APC23_ACDSSCR_MODE_SHFT                                          0x0

#define HWIO_APCS_APC23_ACDTD_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000144)
#define HWIO_APCS_APC23_ACDTD_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000144)
#define HWIO_APCS_APC23_ACDTD_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_ACDTD_IN          \
        in_dword_masked(HWIO_APCS_APC23_ACDTD_ADDR, HWIO_APCS_APC23_ACDTD_RMSK)
#define HWIO_APCS_APC23_ACDTD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_ACDTD_ADDR, m)
#define HWIO_APCS_APC23_ACDTD_OUT(v)      \
        out_dword(HWIO_APCS_APC23_ACDTD_ADDR,v)
#define HWIO_APCS_APC23_ACDTD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_ACDTD_ADDR,m,v,HWIO_APCS_APC23_ACDTD_IN)
#define HWIO_APCS_APC23_ACDTD_RES0_0_BMSK                                   0xff800000
#define HWIO_APCS_APC23_ACDTD_RES0_0_SHFT                                         0x17
#define HWIO_APCS_APC23_ACDTD_RC2TDECFG_2_0_BMSK                              0x700000
#define HWIO_APCS_APC23_ACDTD_RC2TDECFG_2_0_SHFT                                  0x14
#define HWIO_APCS_APC23_ACDTD_RES0_1_BMSK                                      0x80000
#define HWIO_APCS_APC23_ACDTD_RES0_1_SHFT                                         0x13
#define HWIO_APCS_APC23_ACDTD_RC1TDECFG_2_0_BMSK                               0x70000
#define HWIO_APCS_APC23_ACDTD_RC1TDECFG_2_0_SHFT                                  0x10
#define HWIO_APCS_APC23_ACDTD_XTRTDECFG_7_0_BMSK                                0xff00
#define HWIO_APCS_APC23_ACDTD_XTRTDECFG_7_0_SHFT                                   0x8
#define HWIO_APCS_APC23_ACDTD_RES0_2_BMSK                                         0xe0
#define HWIO_APCS_APC23_ACDTD_RES0_2_SHFT                                          0x5
#define HWIO_APCS_APC23_ACDTD_XTRTDEEN_BMSK                                       0x10
#define HWIO_APCS_APC23_ACDTD_XTRTDEEN_SHFT                                        0x4
#define HWIO_APCS_APC23_ACDTD_RC2TDEEN_BMSK                                        0x8
#define HWIO_APCS_APC23_ACDTD_RC2TDEEN_SHFT                                        0x3
#define HWIO_APCS_APC23_ACDTD_RC1TDEEN_BMSK                                        0x4
#define HWIO_APCS_APC23_ACDTD_RC1TDEEN_SHFT                                        0x2
#define HWIO_APCS_APC23_ACDTD_MODE_1_0_BMSK                                        0x3
#define HWIO_APCS_APC23_ACDTD_MODE_1_0_SHFT                                        0x0

#define HWIO_APCS_APC23_ALT_CLK_CTL_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000100)
#define HWIO_APCS_APC23_ALT_CLK_CTL_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_APC23_ALT_CLK_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_ALT_CLK_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_ALT_CLK_CTL_ADDR, HWIO_APCS_APC23_ALT_CLK_CTL_RMSK)
#define HWIO_APCS_APC23_ALT_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_ALT_CLK_CTL_ADDR, m)
#define HWIO_APCS_APC23_ALT_CLK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_ALT_CLK_CTL_ADDR,v)
#define HWIO_APCS_APC23_ALT_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_ALT_CLK_CTL_ADDR,m,v,HWIO_APCS_APC23_ALT_CLK_CTL_IN)
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_0_BMSK                             0xfc000000
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_0_SHFT                                   0x1a
#define HWIO_APCS_APC23_ALT_CLK_CTL_OSC_PROG_BMSK                            0x3ff0000
#define HWIO_APCS_APC23_ALT_CLK_CTL_OSC_PROG_SHFT                                 0x10
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_1_BMSK                                 0xffc0
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_1_SHFT                                    0x6
#define HWIO_APCS_APC23_ALT_CLK_CTL_AVAIL_DLY_BMSK                                0x30
#define HWIO_APCS_APC23_ALT_CLK_CTL_AVAIL_DLY_SHFT                                 0x4
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_2_BMSK                                    0xe
#define HWIO_APCS_APC23_ALT_CLK_CTL_RES0_2_SHFT                                    0x1
#define HWIO_APCS_APC23_ALT_CLK_CTL_ALTCLKEN_BMSK                                  0x1
#define HWIO_APCS_APC23_ALT_CLK_CTL_ALTCLKEN_SHFT                                  0x0

#define HWIO_APCS_APC23_AUX_CBCR_ADDR                                       (APCS_APC23_CPM_REG_BASE      + 0x0000004c)
#define HWIO_APCS_APC23_AUX_CBCR_OFFS                                       (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_APC23_AUX_CBCR_RMSK                                       0xffffffff
#define HWIO_APCS_APC23_AUX_CBCR_IN          \
        in_dword_masked(HWIO_APCS_APC23_AUX_CBCR_ADDR, HWIO_APCS_APC23_AUX_CBCR_RMSK)
#define HWIO_APCS_APC23_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AUX_CBCR_ADDR, m)
#define HWIO_APCS_APC23_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AUX_CBCR_ADDR,v)
#define HWIO_APCS_APC23_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AUX_CBCR_ADDR,m,v,HWIO_APCS_APC23_AUX_CBCR_IN)
#define HWIO_APCS_APC23_AUX_CBCR_RES0_0_BMSK                                0xfffc0000
#define HWIO_APCS_APC23_AUX_CBCR_RES0_0_SHFT                                      0x12
#define HWIO_APCS_APC23_AUX_CBCR_CLK_DIV_1_0_BMSK                              0x30000
#define HWIO_APCS_APC23_AUX_CBCR_CLK_DIV_1_0_SHFT                                 0x10
#define HWIO_APCS_APC23_AUX_CBCR_RES0_1_BMSK                                    0xfffc
#define HWIO_APCS_APC23_AUX_CBCR_RES0_1_SHFT                                       0x2
#define HWIO_APCS_APC23_AUX_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_APC23_AUX_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_APC23_AUX_CBCR_SW_CTL_BMSK                                       0x1
#define HWIO_APCS_APC23_AUX_CBCR_SW_CTL_SHFT                                       0x0

#define HWIO_APCS_APC23_AVM_BNC_LMT_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x0000034c)
#define HWIO_APCS_APC23_AVM_BNC_LMT_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000034c)
#define HWIO_APCS_APC23_AVM_BNC_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_AVM_BNC_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_BNC_LMT_ADDR, HWIO_APCS_APC23_AVM_BNC_LMT_RMSK)
#define HWIO_APCS_APC23_AVM_BNC_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_BNC_LMT_ADDR, m)
#define HWIO_APCS_APC23_AVM_BNC_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_BNC_LMT_ADDR,v)
#define HWIO_APCS_APC23_AVM_BNC_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_BNC_LMT_ADDR,m,v,HWIO_APCS_APC23_AVM_BNC_LMT_IN)
#define HWIO_APCS_APC23_AVM_BNC_LMT_VTM_BOUNCE_BMSK                         0x80000000
#define HWIO_APCS_APC23_AVM_BNC_LMT_VTM_BOUNCE_SHFT                               0x1f
#define HWIO_APCS_APC23_AVM_BNC_LMT_RES0_0_BMSK                             0x7fffff00
#define HWIO_APCS_APC23_AVM_BNC_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC23_AVM_BNC_LMT_BOUNCE_LIMIT_BMSK                             0xff
#define HWIO_APCS_APC23_AVM_BNC_LMT_BOUNCE_LIMIT_SHFT                              0x0

#define HWIO_APCS_APC23_AVM_CNT0_TR_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000350)
#define HWIO_APCS_APC23_AVM_CNT0_TR_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000350)
#define HWIO_APCS_APC23_AVM_CNT0_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_AVM_CNT0_TR_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_CNT0_TR_ADDR, HWIO_APCS_APC23_AVM_CNT0_TR_RMSK)
#define HWIO_APCS_APC23_AVM_CNT0_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_CNT0_TR_ADDR, m)
#define HWIO_APCS_APC23_AVM_CNT0_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_CNT0_TR_ADDR,v)
#define HWIO_APCS_APC23_AVM_CNT0_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_CNT0_TR_ADDR,m,v,HWIO_APCS_APC23_AVM_CNT0_TR_IN)
#define HWIO_APCS_APC23_AVM_CNT0_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC23_AVM_CNT0_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC23_AVM_CNT0_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC23_AVM_CNT0_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC23_AVM_CNT1_TR_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000354)
#define HWIO_APCS_APC23_AVM_CNT1_TR_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000354)
#define HWIO_APCS_APC23_AVM_CNT1_TR_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_AVM_CNT1_TR_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_CNT1_TR_ADDR, HWIO_APCS_APC23_AVM_CNT1_TR_RMSK)
#define HWIO_APCS_APC23_AVM_CNT1_TR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_CNT1_TR_ADDR, m)
#define HWIO_APCS_APC23_AVM_CNT1_TR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_CNT1_TR_ADDR,v)
#define HWIO_APCS_APC23_AVM_CNT1_TR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_CNT1_TR_ADDR,m,v,HWIO_APCS_APC23_AVM_CNT1_TR_IN)
#define HWIO_APCS_APC23_AVM_CNT1_TR_THCNT_DN_BMSK                           0xffff0000
#define HWIO_APCS_APC23_AVM_CNT1_TR_THCNT_DN_SHFT                                 0x10
#define HWIO_APCS_APC23_AVM_CNT1_TR_THCNT_UP_BMSK                               0xffff
#define HWIO_APCS_APC23_AVM_CNT1_TR_THCNT_UP_SHFT                                  0x0

#define HWIO_APCS_APC23_AVM_CTL_ADDR                                        (APCS_APC23_CPM_REG_BASE      + 0x00000340)
#define HWIO_APCS_APC23_AVM_CTL_OFFS                                        (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000340)
#define HWIO_APCS_APC23_AVM_CTL_RMSK                                        0xffffffff
#define HWIO_APCS_APC23_AVM_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_CTL_ADDR, HWIO_APCS_APC23_AVM_CTL_RMSK)
#define HWIO_APCS_APC23_AVM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_CTL_ADDR, m)
#define HWIO_APCS_APC23_AVM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_CTL_ADDR,v)
#define HWIO_APCS_APC23_AVM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_CTL_ADDR,m,v,HWIO_APCS_APC23_AVM_CTL_IN)
#define HWIO_APCS_APC23_AVM_CTL_AVM_TMR_CNT_BMSK                            0xff000000
#define HWIO_APCS_APC23_AVM_CTL_AVM_TMR_CNT_SHFT                                  0x18
#define HWIO_APCS_APC23_AVM_CTL_CNT1_PRD_BMSK                                 0xff0000
#define HWIO_APCS_APC23_AVM_CTL_CNT1_PRD_SHFT                                     0x10
#define HWIO_APCS_APC23_AVM_CTL_CNT0_PRD_BMSK                                   0xff00
#define HWIO_APCS_APC23_AVM_CTL_CNT0_PRD_SHFT                                      0x8
#define HWIO_APCS_APC23_AVM_CTL_RES0_0_BMSK                                       0x80
#define HWIO_APCS_APC23_AVM_CTL_RES0_0_SHFT                                        0x7
#define HWIO_APCS_APC23_AVM_CTL_VADJ_ONLY_MODE_BMSK                               0x40
#define HWIO_APCS_APC23_AVM_CTL_VADJ_ONLY_MODE_SHFT                                0x6
#define HWIO_APCS_APC23_AVM_CTL_VTM_EN_BMSK                                       0x20
#define HWIO_APCS_APC23_AVM_CTL_VTM_EN_SHFT                                        0x5
#define HWIO_APCS_APC23_AVM_CTL_CNT1_DNTH_EN_BMSK                                 0x10
#define HWIO_APCS_APC23_AVM_CTL_CNT1_DNTH_EN_SHFT                                  0x4
#define HWIO_APCS_APC23_AVM_CTL_CNT1_UPTH_EN_BMSK                                  0x8
#define HWIO_APCS_APC23_AVM_CTL_CNT1_UPTH_EN_SHFT                                  0x3
#define HWIO_APCS_APC23_AVM_CTL_CNT0_DNTH_EN_BMSK                                  0x4
#define HWIO_APCS_APC23_AVM_CTL_CNT0_DNTH_EN_SHFT                                  0x2
#define HWIO_APCS_APC23_AVM_CTL_CNT0_UPTH_EN_BMSK                                  0x2
#define HWIO_APCS_APC23_AVM_CTL_CNT0_UPTH_EN_SHFT                                  0x1
#define HWIO_APCS_APC23_AVM_CTL_AVM_EN_BMSK                                        0x1
#define HWIO_APCS_APC23_AVM_CTL_AVM_EN_SHFT                                        0x0

#define HWIO_APCS_APC23_AVM_DRP_LMT_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000348)
#define HWIO_APCS_APC23_AVM_DRP_LMT_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000348)
#define HWIO_APCS_APC23_AVM_DRP_LMT_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_AVM_DRP_LMT_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_DRP_LMT_ADDR, HWIO_APCS_APC23_AVM_DRP_LMT_RMSK)
#define HWIO_APCS_APC23_AVM_DRP_LMT_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_DRP_LMT_ADDR, m)
#define HWIO_APCS_APC23_AVM_DRP_LMT_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_DRP_LMT_ADDR,v)
#define HWIO_APCS_APC23_AVM_DRP_LMT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_DRP_LMT_ADDR,m,v,HWIO_APCS_APC23_AVM_DRP_LMT_IN)
#define HWIO_APCS_APC23_AVM_DRP_LMT_RES0_0_BMSK                             0xffffff00
#define HWIO_APCS_APC23_AVM_DRP_LMT_RES0_0_SHFT                                    0x8
#define HWIO_APCS_APC23_AVM_DRP_LMT_DROOP_LIMIT_BMSK                              0xff
#define HWIO_APCS_APC23_AVM_DRP_LMT_DROOP_LIMIT_SHFT                               0x0

#define HWIO_APCS_APC23_AVM_TRM_ADDR                                        (APCS_APC23_CPM_REG_BASE      + 0x00000344)
#define HWIO_APCS_APC23_AVM_TRM_OFFS                                        (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000344)
#define HWIO_APCS_APC23_AVM_TRM_RMSK                                        0xffffffff
#define HWIO_APCS_APC23_AVM_TRM_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_TRM_ADDR, HWIO_APCS_APC23_AVM_TRM_RMSK)
#define HWIO_APCS_APC23_AVM_TRM_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_TRM_ADDR, m)
#define HWIO_APCS_APC23_AVM_TRM_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_TRM_ADDR,v)
#define HWIO_APCS_APC23_AVM_TRM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_TRM_ADDR,m,v,HWIO_APCS_APC23_AVM_TRM_IN)
#define HWIO_APCS_APC23_AVM_TRM_RES0_0_BMSK                                 0xfffff000
#define HWIO_APCS_APC23_AVM_TRM_RES0_0_SHFT                                        0xc
#define HWIO_APCS_APC23_AVM_TRM_BNC_DAC_TRM_BMSK                                 0xf00
#define HWIO_APCS_APC23_AVM_TRM_BNC_DAC_TRM_SHFT                                   0x8
#define HWIO_APCS_APC23_AVM_TRM_RES0_1_BMSK                                       0xf0
#define HWIO_APCS_APC23_AVM_TRM_RES0_1_SHFT                                        0x4
#define HWIO_APCS_APC23_AVM_TRM_DRP_DAC_TRM_BMSK                                   0xf
#define HWIO_APCS_APC23_AVM_TRM_DRP_DAC_TRM_SHFT                                   0x0

#define HWIO_APCS_APC23_AVM_VTM_CFG_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000358)
#define HWIO_APCS_APC23_AVM_VTM_CFG_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000358)
#define HWIO_APCS_APC23_AVM_VTM_CFG_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_AVM_VTM_CFG_IN          \
        in_dword_masked(HWIO_APCS_APC23_AVM_VTM_CFG_ADDR, HWIO_APCS_APC23_AVM_VTM_CFG_RMSK)
#define HWIO_APCS_APC23_AVM_VTM_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_AVM_VTM_CFG_ADDR, m)
#define HWIO_APCS_APC23_AVM_VTM_CFG_OUT(v)      \
        out_dword(HWIO_APCS_APC23_AVM_VTM_CFG_ADDR,v)
#define HWIO_APCS_APC23_AVM_VTM_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_AVM_VTM_CFG_ADDR,m,v,HWIO_APCS_APC23_AVM_VTM_CFG_IN)
#define HWIO_APCS_APC23_AVM_VTM_CFG_VTM_CONFIG_BMSK                         0xffffffff
#define HWIO_APCS_APC23_AVM_VTM_CFG_VTM_CONFIG_SHFT                                0x0

#define HWIO_APCS_APC23_CLKCR_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000044)
#define HWIO_APCS_APC23_CLKCR_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_APC23_CLKCR_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_CLKCR_IN          \
        in_dword_masked(HWIO_APCS_APC23_CLKCR_ADDR, HWIO_APCS_APC23_CLKCR_RMSK)
#define HWIO_APCS_APC23_CLKCR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CLKCR_ADDR, m)
#define HWIO_APCS_APC23_CLKCR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CLKCR_ADDR,v)
#define HWIO_APCS_APC23_CLKCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CLKCR_ADDR,m,v,HWIO_APCS_APC23_CLKCR_IN)
#define HWIO_APCS_APC23_CLKCR_RES0_0_BMSK                                   0xfff80000
#define HWIO_APCS_APC23_CLKCR_RES0_0_SHFT                                         0x13
#define HWIO_APCS_APC23_CLKCR_QSBTXWUDLY_2_0_BMSK                              0x70000
#define HWIO_APCS_APC23_CLKCR_QSBTXWUDLY_2_0_SHFT                                 0x10
#define HWIO_APCS_APC23_CLKCR_QSBTXSLPDLY_1_0_BMSK                              0xc000
#define HWIO_APCS_APC23_CLKCR_QSBTXSLPDLY_1_0_SHFT                                 0xe
#define HWIO_APCS_APC23_CLKCR_QSBACGDLY_1_0_BMSK                                0x3000
#define HWIO_APCS_APC23_CLKCR_QSBACGDLY_1_0_SHFT                                   0xc
#define HWIO_APCS_APC23_CLKCR_SRBRDADJ_BMSK                                      0xc00
#define HWIO_APCS_APC23_CLKCR_SRBRDADJ_SHFT                                        0xa
#define HWIO_APCS_APC23_CLKCR_TBD_0_BMSK                                         0x200
#define HWIO_APCS_APC23_CLKCR_TBD_0_SHFT                                           0x9
#define HWIO_APCS_APC23_CLKCR_ACLKSELEN_BMSK                                     0x100
#define HWIO_APCS_APC23_CLKCR_ACLKSELEN_SHFT                                       0x8
#define HWIO_APCS_APC23_CLKCR_RES0_1_BMSK                                         0x80
#define HWIO_APCS_APC23_CLKCR_RES0_1_SHFT                                          0x7
#define HWIO_APCS_APC23_CLKCR_EL2CLKAG_BMSK                                       0x40
#define HWIO_APCS_APC23_CLKCR_EL2CLKAG_SHFT                                        0x6
#define HWIO_APCS_APC23_CLKCR_ECPU1CLKAG_BMSK                                     0x20
#define HWIO_APCS_APC23_CLKCR_ECPU1CLKAG_SHFT                                      0x5
#define HWIO_APCS_APC23_CLKCR_ECPU0CLKAG_BMSK                                     0x10
#define HWIO_APCS_APC23_CLKCR_ECPU0CLKAG_SHFT                                      0x4
#define HWIO_APCS_APC23_CLKCR_RES0_2_BMSK                                          0xc
#define HWIO_APCS_APC23_CLKCR_RES0_2_SHFT                                          0x2
#define HWIO_APCS_APC23_CLKCR_EQSBACG_BMSK                                         0x2
#define HWIO_APCS_APC23_CLKCR_EQSBACG_SHFT                                         0x1
#define HWIO_APCS_APC23_CLKCR_EPRICLKAG_BMSK                                       0x1
#define HWIO_APCS_APC23_CLKCR_EPRICLKAG_SHFT                                       0x0

#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_ADDR                               (APCS_APC23_CPM_REG_BASE      + 0x00000168)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_OFFS                               (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000168)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RMSK                               0xffffffff
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_CLKHALT_EXIT_CTL_ADDR, HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RMSK)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CLKHALT_EXIT_CTL_ADDR, m)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CLKHALT_EXIT_CTL_ADDR,v)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CLKHALT_EXIT_CTL_ADDR,m,v,HWIO_APCS_APC23_CLKHALT_EXIT_CTL_IN)
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RES0_0_BMSK                        0xfffffe00
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RES0_0_SHFT                               0x9
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_BMSK                    0x100
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CLKHALT_EN_SHFT                      0x8
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_BMSK                        0xf0
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CTR_3_0_SHFT                         0x4
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RES0_1_BMSK                               0xc
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_RES0_1_SHFT                               0x2
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_BMSK                    0x3
#define HWIO_APCS_APC23_CLKHALT_EXIT_CTL_FAIC_CLK_MULT_1_0_SHFT                    0x0

#define HWIO_APCS_APC23_CLKSEL_ADDR                                         (APCS_APC23_CPM_REG_BASE      + 0x00000040)
#define HWIO_APCS_APC23_CLKSEL_OFFS                                         (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_APC23_CLKSEL_RMSK                                         0xffffffff
#define HWIO_APCS_APC23_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC23_CLKSEL_ADDR, HWIO_APCS_APC23_CLKSEL_RMSK)
#define HWIO_APCS_APC23_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CLKSEL_ADDR, m)
#define HWIO_APCS_APC23_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CLKSEL_ADDR,v)
#define HWIO_APCS_APC23_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CLKSEL_ADDR,m,v,HWIO_APCS_APC23_CLKSEL_IN)
#define HWIO_APCS_APC23_CLKSEL_RES0_0_BMSK                                  0xfffff000
#define HWIO_APCS_APC23_CLKSEL_RES0_0_SHFT                                         0xc
#define HWIO_APCS_APC23_CLKSEL_ALTSECSRCSEL_1_0_BMSK                             0xc00
#define HWIO_APCS_APC23_CLKSEL_ALTSECSRCSEL_1_0_SHFT                               0xa
#define HWIO_APCS_APC23_CLKSEL_ALTPRISRCSEL_1_0_BMSK                             0x300
#define HWIO_APCS_APC23_CLKSEL_ALTPRISRCSEL_1_0_SHFT                               0x8
#define HWIO_APCS_APC23_CLKSEL_TBD_0_BMSK                                         0x80
#define HWIO_APCS_APC23_CLKSEL_TBD_0_SHFT                                          0x7
#define HWIO_APCS_APC23_CLKSEL_REDUCEFREQ_BMSK                                    0x40
#define HWIO_APCS_APC23_CLKSEL_REDUCEFREQ_SHFT                                     0x6
#define HWIO_APCS_APC23_CLKSEL_ACLKSELAONCLK_1_0_BMSK                             0x30
#define HWIO_APCS_APC23_CLKSEL_ACLKSELAONCLK_1_0_SHFT                              0x4
#define HWIO_APCS_APC23_CLKSEL_SECSRCSEL_1_0_BMSK                                  0xc
#define HWIO_APCS_APC23_CLKSEL_SECSRCSEL_1_0_SHFT                                  0x2
#define HWIO_APCS_APC23_CLKSEL_PRISRCSEL_1_0_BMSK                                  0x3
#define HWIO_APCS_APC23_CLKSEL_PRISRCSEL_1_0_SHFT                                  0x0

#define HWIO_APCS_APC23_CLKSR_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000068)
#define HWIO_APCS_APC23_CLKSR_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_APC23_CLKSR_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_CLKSR_IN          \
        in_dword_masked(HWIO_APCS_APC23_CLKSR_ADDR, HWIO_APCS_APC23_CLKSR_RMSK)
#define HWIO_APCS_APC23_CLKSR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CLKSR_ADDR, m)
#define HWIO_APCS_APC23_CLKSR_ACSSGFMS_BMSK                                 0xc0000000
#define HWIO_APCS_APC23_CLKSR_ACSSGFMS_SHFT                                       0x1e
#define HWIO_APCS_APC23_CLKSR_ACSPGFMS_BMSK                                 0x30000000
#define HWIO_APCS_APC23_CLKSR_ACSPGFMS_SHFT                                       0x1c
#define HWIO_APCS_APC23_CLKSR_RES0_0_BMSK                                    0xc000000
#define HWIO_APCS_APC23_CLKSR_RES0_0_SHFT                                         0x1a
#define HWIO_APCS_APC23_CLKSR_CLK_SW_IDLE_BMSK                               0x2000000
#define HWIO_APCS_APC23_CLKSR_CLK_SW_IDLE_SHFT                                    0x19
#define HWIO_APCS_APC23_CLKSR_ALT_CLK_AVAIL_BMSK                             0x1000000
#define HWIO_APCS_APC23_CLKSR_ALT_CLK_AVAIL_SHFT                                  0x18
#define HWIO_APCS_APC23_CLKSR_SGFMOS_BMSK                                     0xc00000
#define HWIO_APCS_APC23_CLKSR_SGFMOS_SHFT                                         0x16
#define HWIO_APCS_APC23_CLKSR_PGFMOS_BMSK                                     0x300000
#define HWIO_APCS_APC23_CLKSR_PGFMOS_SHFT                                         0x14
#define HWIO_APCS_APC23_CLKSR_SGFMIS_BMSK                                      0xc0000
#define HWIO_APCS_APC23_CLKSR_SGFMIS_SHFT                                         0x12
#define HWIO_APCS_APC23_CLKSR_PGFMIS_BMSK                                      0x30000
#define HWIO_APCS_APC23_CLKSR_PGFMIS_SHFT                                         0x10
#define HWIO_APCS_APC23_CLKSR_PCSMSGFMS_BMSK                                    0xc000
#define HWIO_APCS_APC23_CLKSR_PCSMSGFMS_SHFT                                       0xe
#define HWIO_APCS_APC23_CLKSR_PCSMPGFMS_BMSK                                    0x3000
#define HWIO_APCS_APC23_CLKSR_PCSMPGFMS_SHFT                                       0xc
#define HWIO_APCS_APC23_CLKSR_RES0_1_BMSK                                        0xfff
#define HWIO_APCS_APC23_CLKSR_RES0_1_SHFT                                          0x0

#define HWIO_APCS_APC23_CPM_SPARE0_ADDR                                     (APCS_APC23_CPM_REG_BASE      + 0x00000078)
#define HWIO_APCS_APC23_CPM_SPARE0_OFFS                                     (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_APC23_CPM_SPARE0_RMSK                                     0xffffffff
#define HWIO_APCS_APC23_CPM_SPARE0_IN          \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE0_ADDR, HWIO_APCS_APC23_CPM_SPARE0_RMSK)
#define HWIO_APCS_APC23_CPM_SPARE0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE0_ADDR, m)
#define HWIO_APCS_APC23_CPM_SPARE0_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CPM_SPARE0_ADDR,v)
#define HWIO_APCS_APC23_CPM_SPARE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CPM_SPARE0_ADDR,m,v,HWIO_APCS_APC23_CPM_SPARE0_IN)
#define HWIO_APCS_APC23_CPM_SPARE0_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC23_CPM_SPARE0_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC23_CPM_SPARE0_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC23_CPM_SPARE0_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC23_CPM_SPARE1_ADDR                                     (APCS_APC23_CPM_REG_BASE      + 0x0000007c)
#define HWIO_APCS_APC23_CPM_SPARE1_OFFS                                     (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_APC23_CPM_SPARE1_RMSK                                     0xffffffff
#define HWIO_APCS_APC23_CPM_SPARE1_IN          \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE1_ADDR, HWIO_APCS_APC23_CPM_SPARE1_RMSK)
#define HWIO_APCS_APC23_CPM_SPARE1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE1_ADDR, m)
#define HWIO_APCS_APC23_CPM_SPARE1_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CPM_SPARE1_ADDR,v)
#define HWIO_APCS_APC23_CPM_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CPM_SPARE1_ADDR,m,v,HWIO_APCS_APC23_CPM_SPARE1_IN)
#define HWIO_APCS_APC23_CPM_SPARE1_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC23_CPM_SPARE1_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC23_CPM_SPARE1_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC23_CPM_SPARE1_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC23_CPM_SPARE2_ADDR                                     (APCS_APC23_CPM_REG_BASE      + 0x00000210)
#define HWIO_APCS_APC23_CPM_SPARE2_OFFS                                     (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_APC23_CPM_SPARE2_RMSK                                     0xffffffff
#define HWIO_APCS_APC23_CPM_SPARE2_IN          \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE2_ADDR, HWIO_APCS_APC23_CPM_SPARE2_RMSK)
#define HWIO_APCS_APC23_CPM_SPARE2_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_CPM_SPARE2_ADDR, m)
#define HWIO_APCS_APC23_CPM_SPARE2_OUT(v)      \
        out_dword(HWIO_APCS_APC23_CPM_SPARE2_ADDR,v)
#define HWIO_APCS_APC23_CPM_SPARE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_CPM_SPARE2_ADDR,m,v,HWIO_APCS_APC23_CPM_SPARE2_IN)
#define HWIO_APCS_APC23_CPM_SPARE2_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC23_CPM_SPARE2_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC23_CPM_SPARE2_TBD_0_BMSK                                     0xff
#define HWIO_APCS_APC23_CPM_SPARE2_TBD_0_SHFT                                      0x0

#define HWIO_APCS_APC23_DIAG_CNTR_CTL_ADDR                                  (APCS_APC23_CPM_REG_BASE      + 0x00000300)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_OFFS                                  (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_CTL_ADDR, HWIO_APCS_APC23_DIAG_CNTR_CTL_RMSK)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_CTL_ADDR, m)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_DIAG_CNTR_CTL_ADDR,v)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_DIAG_CNTR_CTL_ADDR,m,v,HWIO_APCS_APC23_DIAG_CNTR_CTL_IN)
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_0_BMSK                           0xfff80000
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_0_SHFT                                 0x13
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_PRD_CNT_BMSK                             0x70000
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_PRD_CNT_SHFT                                0x10
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC1_SEL_BMSK                              0xf000
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC1_SEL_SHFT                                 0xc
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC0_SEL_BMSK                               0xf00
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC0_SEL_SHFT                                 0x8
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_1_BMSK                                 0x80
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_1_SHFT                                  0x7
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_FCC_SEL_BMSK                                0x70
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_FCC_SEL_SHFT                                 0x4
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_2_BMSK                                  0xc
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_RES0_2_SHFT                                  0x2
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC1_EN_BMSK                                  0x2
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC1_EN_SHFT                                  0x1
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC0_EN_BMSK                                  0x1
#define HWIO_APCS_APC23_DIAG_CNTR_CTL_EC0_EN_SHFT                                  0x0

#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_ADDR                           (APCS_APC23_CPM_REG_BASE      + 0x00000308)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_OFFS                           (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000308)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_RMSK                           0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_IN          \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_ADDR, HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_RMSK)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_ADDR, m)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR0_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_ADDR                           (APCS_APC23_CPM_REG_BASE      + 0x0000030c)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_OFFS                           (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000030c)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_RMSK                           0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_IN          \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_ADDR, HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_RMSK)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_ADDR, m)
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_BMSK                  0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_EVNT_CNTR1_EVNT_CNT_SHFT                         0x0

#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_ADDR                             (APCS_APC23_CPM_REG_BASE      + 0x00000304)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_OFFS                             (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000304)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_RMSK                             0xffffffff
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_IN          \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_ADDR, HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_RMSK)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_ADDR, m)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_OUT(v)      \
        out_dword(HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_ADDR,v)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_ADDR,m,v,HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_IN)
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_RES0_0_BMSK                      0xfffffffe
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_RES0_0_SHFT                             0x1
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_START_BMSK                              0x1
#define HWIO_APCS_APC23_DIAG_CNTR_STRT_CMD_START_SHFT                              0x0

#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_ADDR                                (APCS_APC23_CPM_REG_BASE      + 0x00000048)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_OFFS                                (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RMSK                                0xffffffff
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_DIAG_OUTPUT_CTL_ADDR, HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RMSK)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_DIAG_OUTPUT_CTL_ADDR, m)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_DIAG_OUTPUT_CTL_ADDR,v)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_DIAG_OUTPUT_CTL_ADDR,m,v,HWIO_APCS_APC23_DIAG_OUTPUT_CTL_IN)
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RES0_0_BMSK                         0xfffff000
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RES0_0_SHFT                                0xc
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_0_BMSK                               0x800
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_0_SHFT                                 0xb
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_1_BMSK                               0x400
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_1_SHFT                                 0xa
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_2_BMSK                               0x200
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TBD_2_SHFT                                 0x9
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_LEAFCLKEN_BMSK                           0x100
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_LEAFCLKEN_SHFT                             0x8
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RES0_1_BMSK                               0x80
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_RES0_1_SHFT                                0x7
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_BMSK                      0x70
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TESTCLK_SEL_2_0_SHFT                       0x4
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_BMSK                         0xc
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_DTEST_SEL_1_0_SHFT                         0x2
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_BMSK                       0x3
#define HWIO_APCS_APC23_DIAG_OUTPUT_CTL_TESTBUS_SEL_1_0_SHFT                       0x0

#define HWIO_APCS_APC23_HW_DCVS_CTL_ADDR                                    (APCS_APC23_CPM_REG_BASE      + 0x00000058)
#define HWIO_APCS_APC23_HW_DCVS_CTL_OFFS                                    (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_APC23_HW_DCVS_CTL_RMSK                                    0xffffffff
#define HWIO_APCS_APC23_HW_DCVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_HW_DCVS_CTL_ADDR, HWIO_APCS_APC23_HW_DCVS_CTL_RMSK)
#define HWIO_APCS_APC23_HW_DCVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_HW_DCVS_CTL_ADDR, m)
#define HWIO_APCS_APC23_HW_DCVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_HW_DCVS_CTL_ADDR,v)
#define HWIO_APCS_APC23_HW_DCVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_HW_DCVS_CTL_ADDR,m,v,HWIO_APCS_APC23_HW_DCVS_CTL_IN)
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_0_BMSK                             0xfff80000
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_0_SHFT                                   0x13
#define HWIO_APCS_APC23_HW_DCVS_CTL_UNLOCK_CNT_2_0_BMSK                        0x70000
#define HWIO_APCS_APC23_HW_DCVS_CTL_UNLOCK_CNT_2_0_SHFT                           0x10
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_1_BMSK                                 0xc000
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_1_SHFT                                    0xe
#define HWIO_APCS_APC23_HW_DCVS_CTL_LOCK_CNT_5_0_BMSK                           0x3f00
#define HWIO_APCS_APC23_HW_DCVS_CTL_LOCK_CNT_5_0_SHFT                              0x8
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_2_BMSK                                   0xf0
#define HWIO_APCS_APC23_HW_DCVS_CTL_RES0_2_SHFT                                    0x4
#define HWIO_APCS_APC23_HW_DCVS_CTL_PLLDYNPROGDIS_BMSK                             0x8
#define HWIO_APCS_APC23_HW_DCVS_CTL_PLLDYNPROGDIS_SHFT                             0x3
#define HWIO_APCS_APC23_HW_DCVS_CTL_FRC_CPM_ARACK_BMSK                             0x4
#define HWIO_APCS_APC23_HW_DCVS_CTL_FRC_CPM_ARACK_SHFT                             0x2
#define HWIO_APCS_APC23_HW_DCVS_CTL_FRC_LVAL_UPDATE_BMSK                           0x2
#define HWIO_APCS_APC23_HW_DCVS_CTL_FRC_LVAL_UPDATE_SHFT                           0x1
#define HWIO_APCS_APC23_HW_DCVS_CTL_HWDCVSEN_BMSK                                  0x1
#define HWIO_APCS_APC23_HW_DCVS_CTL_HWDCVSEN_SHFT                                  0x0

#define HWIO_APCS_APC23_LM_THRTTL_CTL_ADDR                                  (APCS_APC23_CPM_REG_BASE      + 0x00000178)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_OFFS                                  (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000178)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_RMSK                                  0xffffffff
#define HWIO_APCS_APC23_LM_THRTTL_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_LM_THRTTL_CTL_ADDR, HWIO_APCS_APC23_LM_THRTTL_CTL_RMSK)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_LM_THRTTL_CTL_ADDR, m)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_LM_THRTTL_CTL_ADDR,v)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_LM_THRTTL_CTL_ADDR,m,v,HWIO_APCS_APC23_LM_THRTTL_CTL_IN)
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L4TR_3_0_BMSK                         0xf0000000
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L4TR_3_0_SHFT                               0x1c
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L3TR_3_0_BMSK                          0xf000000
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L3TR_3_0_SHFT                               0x18
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L2TR_3_0_BMSK                           0xf00000
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L2TR_3_0_SHFT                               0x14
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L1TR_3_0_BMSK                            0xf0000
#define HWIO_APCS_APC23_LM_THRTTL_CTL_L1TR_3_0_SHFT                               0x10
#define HWIO_APCS_APC23_LM_THRTTL_CTL_RES0_0_BMSK                               0xfffe
#define HWIO_APCS_APC23_LM_THRTTL_CTL_RES0_0_SHFT                                  0x1
#define HWIO_APCS_APC23_LM_THRTTL_CTL_TEN_BMSK                                     0x1
#define HWIO_APCS_APC23_LM_THRTTL_CTL_TEN_SHFT                                     0x0

#define HWIO_APCS_APC23_OVR_CLKSEL_ADDR                                     (APCS_APC23_CPM_REG_BASE      + 0x00000050)
#define HWIO_APCS_APC23_OVR_CLKSEL_OFFS                                     (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_APC23_OVR_CLKSEL_RMSK                                     0xffffffff
#define HWIO_APCS_APC23_OVR_CLKSEL_IN          \
        in_dword_masked(HWIO_APCS_APC23_OVR_CLKSEL_ADDR, HWIO_APCS_APC23_OVR_CLKSEL_RMSK)
#define HWIO_APCS_APC23_OVR_CLKSEL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_OVR_CLKSEL_ADDR, m)
#define HWIO_APCS_APC23_OVR_CLKSEL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_OVR_CLKSEL_ADDR,v)
#define HWIO_APCS_APC23_OVR_CLKSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_OVR_CLKSEL_ADDR,m,v,HWIO_APCS_APC23_OVR_CLKSEL_IN)
#define HWIO_APCS_APC23_OVR_CLKSEL_RES0_0_BMSK                              0xffffff00
#define HWIO_APCS_APC23_OVR_CLKSEL_RES0_0_SHFT                                     0x8
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRSEL_BMSK                                    0x80
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRSEL_SHFT                                     0x7
#define HWIO_APCS_APC23_OVR_CLKSEL_RES0_1_BMSK                                    0x70
#define HWIO_APCS_APC23_OVR_CLKSEL_RES0_1_SHFT                                     0x4
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRSECSRCSEL_BMSK                               0xc
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRSECSRCSEL_SHFT                               0x2
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRPRISRCSEL_BMSK                               0x3
#define HWIO_APCS_APC23_OVR_CLKSEL_OVRPRISRCSEL_SHFT                               0x0

#define HWIO_APCS_APC23_PLL_ALPHA_VAL_ADDR                                  (APCS_APC23_CPM_REG_BASE      + 0x00000008)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_OFFS                                  (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_RMSK                                  0xffffffff
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_ALPHA_VAL_ADDR, HWIO_APCS_APC23_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_APC23_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_RES0_0_BMSK                           0xffff0000
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_RES0_0_SHFT                                 0x10
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_ALPHA_VAL_15_0_BMSK                       0xffff
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_ALPHA_VAL_15_0_SHFT                          0x0

#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_ADDR                           (APCS_APC23_CPM_REG_BASE      + 0x00000108)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_OFFS                           (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_RMSK                           0xffffffff
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_ADDR, HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_RMSK)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_RES0_0_BMSK                    0xffff0000
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_RES0_0_SHFT                          0x10
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_BMSK                0xffff
#define HWIO_APCS_APC23_PLL_ALPHA_VAL_STATUS_ALPHA_VAL_15_0_SHFT                   0x0

#define HWIO_APCS_APC23_PLL_BIST_CTL_ADDR                                   (APCS_APC23_CPM_REG_BASE      + 0x00000054)
#define HWIO_APCS_APC23_PLL_BIST_CTL_OFFS                                   (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_APC23_PLL_BIST_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC23_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_BIST_CTL_ADDR, HWIO_APCS_APC23_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_APC23_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_APC23_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_APC23_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_APC23_PLL_BIST_CTL_IN)
#define HWIO_APCS_APC23_PLL_BIST_CTL_RES0_0_BMSK                            0xfffff000
#define HWIO_APCS_APC23_PLL_BIST_CTL_RES0_0_SHFT                                   0xc
#define HWIO_APCS_APC23_PLL_BIST_CTL_BIST_CTL_11_0_BMSK                          0xfff
#define HWIO_APCS_APC23_PLL_BIST_CTL_BIST_CTL_11_0_SHFT                            0x0

#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_ADDR                              (APCS_APC23_CPM_REG_BASE      + 0x0000001c)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_OFFS                              (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_RMSK                              0xffffffff
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_HI_CFG_CTL_HI_31_0_SHFT                     0x0

#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_ADDR                              (APCS_APC23_CPM_REG_BASE      + 0x00000018)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_OFFS                              (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_RMSK                              0xffffffff
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_BMSK              0xffffffff
#define HWIO_APCS_APC23_PLL_CONFIG_CTL_LO_CFG_CTL_LO_31_0_SHFT                     0x0

#define HWIO_APCS_APC23_PLL_LVAL_BOOST_ADDR                                 (APCS_APC23_CPM_REG_BASE      + 0x00000064)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_OFFS                                 (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_RMSK                                 0xffffffff
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_LVAL_BOOST_ADDR, HWIO_APCS_APC23_PLL_LVAL_BOOST_RMSK)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_LVAL_BOOST_ADDR, m)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_LVAL_BOOST_ADDR,v)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_LVAL_BOOST_ADDR,m,v,HWIO_APCS_APC23_PLL_LVAL_BOOST_IN)
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_RES0_0_BMSK                          0xffffff00
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_RES0_0_SHFT                                 0x8
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_L_VAL_BMSK                                 0xff
#define HWIO_APCS_APC23_PLL_LVAL_BOOST_L_VAL_SHFT                                  0x0

#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_ADDR                              (APCS_APC23_CPM_REG_BASE      + 0x00000060)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_OFFS                              (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_RMSK                              0xffffffff
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_LVAL_DECREASE_ADDR, HWIO_APCS_APC23_PLL_LVAL_DECREASE_RMSK)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_LVAL_DECREASE_ADDR, m)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_LVAL_DECREASE_ADDR,v)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_LVAL_DECREASE_ADDR,m,v,HWIO_APCS_APC23_PLL_LVAL_DECREASE_IN)
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_RES0_0_BMSK                       0xffffff00
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_RES0_0_SHFT                              0x8
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_L_VAL_BMSK                              0xff
#define HWIO_APCS_APC23_PLL_LVAL_DECREASE_L_VAL_SHFT                               0x0

#define HWIO_APCS_APC23_PLL_L_VAL_ADDR                                      (APCS_APC23_CPM_REG_BASE      + 0x00000004)
#define HWIO_APCS_APC23_PLL_L_VAL_OFFS                                      (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_APC23_PLL_L_VAL_RMSK                                      0xffffffff
#define HWIO_APCS_APC23_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_L_VAL_ADDR, HWIO_APCS_APC23_PLL_L_VAL_RMSK)
#define HWIO_APCS_APC23_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_APC23_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_APC23_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_L_VAL_ADDR,m,v,HWIO_APCS_APC23_PLL_L_VAL_IN)
#define HWIO_APCS_APC23_PLL_L_VAL_RES0_0_BMSK                               0xffffff00
#define HWIO_APCS_APC23_PLL_L_VAL_RES0_0_SHFT                                      0x8
#define HWIO_APCS_APC23_PLL_L_VAL_L_VAL_7_0_BMSK                                  0xff
#define HWIO_APCS_APC23_PLL_L_VAL_L_VAL_7_0_SHFT                                   0x0

#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_ADDR                               (APCS_APC23_CPM_REG_BASE      + 0x00000104)
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_OFFS                               (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_RMSK                               0xffffffff
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_L_VAL_STATUS_ADDR, HWIO_APCS_APC23_PLL_L_VAL_STATUS_RMSK)
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_L_VAL_STATUS_ADDR, m)
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_RES0_0_BMSK                        0xffffff00
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_RES0_0_SHFT                               0x8
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_L_VAL_7_0_BMSK                           0xff
#define HWIO_APCS_APC23_PLL_L_VAL_STATUS_L_VAL_7_0_SHFT                            0x0

#define HWIO_APCS_APC23_PLL_MODE_ADDR                                       (APCS_APC23_CPM_REG_BASE      + 0x00000000)
#define HWIO_APCS_APC23_PLL_MODE_OFFS                                       (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_APC23_PLL_MODE_RMSK                                       0xffffffff
#define HWIO_APCS_APC23_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_MODE_ADDR, HWIO_APCS_APC23_PLL_MODE_RMSK)
#define HWIO_APCS_APC23_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_MODE_ADDR, m)
#define HWIO_APCS_APC23_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_MODE_ADDR,v)
#define HWIO_APCS_APC23_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_MODE_ADDR,m,v,HWIO_APCS_APC23_PLL_MODE_IN)
#define HWIO_APCS_APC23_PLL_MODE_LOCK_DET_BMSK                              0x80000000
#define HWIO_APCS_APC23_PLL_MODE_LOCK_DET_SHFT                                    0x1f
#define HWIO_APCS_APC23_PLL_MODE_ACTIVE_FLAG_BMSK                           0x40000000
#define HWIO_APCS_APC23_PLL_MODE_ACTIVE_FLAG_SHFT                                 0x1e
#define HWIO_APCS_APC23_PLL_MODE_RES0_0_BMSK                                0x38000000
#define HWIO_APCS_APC23_PLL_MODE_RES0_0_SHFT                                      0x1b
#define HWIO_APCS_APC23_PLL_MODE_LCKINTR_BMSK                                0x4000000
#define HWIO_APCS_APC23_PLL_MODE_LCKINTR_SHFT                                     0x1a
#define HWIO_APCS_APC23_PLL_MODE_TBD_0_BMSK                                  0x2000000
#define HWIO_APCS_APC23_PLL_MODE_TBD_0_SHFT                                       0x19
#define HWIO_APCS_APC23_PLL_MODE_TBD_1_BMSK                                  0x1000000
#define HWIO_APCS_APC23_PLL_MODE_TBD_1_SHFT                                       0x18
#define HWIO_APCS_APC23_PLL_MODE_RES0_1_BMSK                                  0xe00000
#define HWIO_APCS_APC23_PLL_MODE_RES0_1_SHFT                                      0x15
#define HWIO_APCS_APC23_PLL_MODE_FSM_EN_BMSK                                  0x100000
#define HWIO_APCS_APC23_PLL_MODE_FSM_EN_SHFT                                      0x14
#define HWIO_APCS_APC23_PLL_MODE_BIAS_CNT_5_0_BMSK                             0xfc000
#define HWIO_APCS_APC23_PLL_MODE_BIAS_CNT_5_0_SHFT                                 0xe
#define HWIO_APCS_APC23_PLL_MODE_LOCK_CNT_5_0_BMSK                              0x3f00
#define HWIO_APCS_APC23_PLL_MODE_LOCK_CNT_5_0_SHFT                                 0x8
#define HWIO_APCS_APC23_PLL_MODE_RES0_2_BMSK                                      0xf0
#define HWIO_APCS_APC23_PLL_MODE_RES0_2_SHFT                                       0x4
#define HWIO_APCS_APC23_PLL_MODE_PLLTEST_BMSK                                      0x8
#define HWIO_APCS_APC23_PLL_MODE_PLLTEST_SHFT                                      0x3
#define HWIO_APCS_APC23_PLL_MODE_RESET_N_BMSK                                      0x4
#define HWIO_APCS_APC23_PLL_MODE_RESET_N_SHFT                                      0x2
#define HWIO_APCS_APC23_PLL_MODE_BYPASSNL_BMSK                                     0x2
#define HWIO_APCS_APC23_PLL_MODE_BYPASSNL_SHFT                                     0x1
#define HWIO_APCS_APC23_PLL_MODE_OUTCTRL_BMSK                                      0x1
#define HWIO_APCS_APC23_PLL_MODE_OUTCTRL_SHFT                                      0x0

#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_ADDR                            (APCS_APC23_CPM_REG_BASE      + 0x00000030)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_OFFS                            (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_RMSK                            0xffffffff
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_BMSK                    0xff
#define HWIO_APCS_APC23_PLL_SSC_DELTA_ALPHA_SSC_DELTA_7_0_SHFT                     0x0

#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_ADDR                            (APCS_APC23_CPM_REG_BASE      + 0x00000034)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_OFFS                            (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_RMSK                            0xffffffff
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_RES0_0_BMSK                     0xffffff00
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_RES0_0_SHFT                            0x8
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_BMSK                0xff
#define HWIO_APCS_APC23_PLL_SSC_UPDATE_RATE_SSC_UPDT_RATE_7_0_SHFT                 0x0

#define HWIO_APCS_APC23_PLL_STATUS_ADDR                                     (APCS_APC23_CPM_REG_BASE      + 0x00000028)
#define HWIO_APCS_APC23_PLL_STATUS_OFFS                                     (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_APC23_PLL_STATUS_RMSK                                     0xffffffff
#define HWIO_APCS_APC23_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_STATUS_ADDR, HWIO_APCS_APC23_PLL_STATUS_RMSK)
#define HWIO_APCS_APC23_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_STATUS_ADDR, m)
#define HWIO_APCS_APC23_PLL_STATUS_STATUS_31_0_BMSK                         0xffffffff
#define HWIO_APCS_APC23_PLL_STATUS_STATUS_31_0_SHFT                                0x0

#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_ADDR                                (APCS_APC23_CPM_REG_BASE      + 0x00000024)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_OFFS                                (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_RMSK                                0xffffffff
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_APC23_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_APC23_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC23_PLL_TEST_CTL_HI_TST_CTL_HI_31_0_SHFT                       0x0

#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_ADDR                                (APCS_APC23_CPM_REG_BASE      + 0x00000020)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_OFFS                                (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_RMSK                                0xffffffff
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_APC23_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_APC23_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_BMSK                0xffffffff
#define HWIO_APCS_APC23_PLL_TEST_CTL_LO_TST_CTL_LO_31_0_SHFT                       0x0

#define HWIO_APCS_APC23_PLL_USER_CTL_ADDR                                   (APCS_APC23_CPM_REG_BASE      + 0x00000010)
#define HWIO_APCS_APC23_PLL_USER_CTL_OFFS                                   (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_APC23_PLL_USER_CTL_RMSK                                   0xffffffff
#define HWIO_APCS_APC23_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_USER_CTL_ADDR, HWIO_APCS_APC23_PLL_USER_CTL_RMSK)
#define HWIO_APCS_APC23_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_APC23_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_APC23_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_APC23_PLL_USER_CTL_IN)
#define HWIO_APCS_APC23_PLL_USER_CTL_USR_CTL_31_0_BMSK                      0xffffffff
#define HWIO_APCS_APC23_PLL_USER_CTL_USR_CTL_31_0_SHFT                             0x0

#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_ADDR                            (APCS_APC23_CPM_REG_BASE      + 0x00000110)
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_OFFS                            (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_RMSK                            0xffffffff
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_APC23_PLL_USER_CTL_STATUS_ADDR, HWIO_APCS_APC23_PLL_USER_CTL_STATUS_RMSK)
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PLL_USER_CTL_STATUS_ADDR, m)
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_USR_CTL_31_0_BMSK               0xffffffff
#define HWIO_APCS_APC23_PLL_USER_CTL_STATUS_USR_CTL_31_0_SHFT                      0x0

#define HWIO_APCS_APC23_PSCTL_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000164)
#define HWIO_APCS_APC23_PSCTL_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000164)
#define HWIO_APCS_APC23_PSCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_PSCTL_ADDR, HWIO_APCS_APC23_PSCTL_RMSK)
#define HWIO_APCS_APC23_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_PSCTL_ADDR, m)
#define HWIO_APCS_APC23_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_PSCTL_ADDR,v)
#define HWIO_APCS_APC23_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_PSCTL_ADDR,m,v,HWIO_APCS_APC23_PSCTL_IN)
#define HWIO_APCS_APC23_PSCTL_RES0_0_BMSK                                   0xfffc0000
#define HWIO_APCS_APC23_PSCTL_RES0_0_SHFT                                         0x12
#define HWIO_APCS_APC23_PSCTL_SSTRTGEN_BMSK                                    0x20000
#define HWIO_APCS_APC23_PSCTL_SSTRTGEN_SHFT                                       0x11
#define HWIO_APCS_APC23_PSCTL_SSTPGEN_BMSK                                     0x10000
#define HWIO_APCS_APC23_PSCTL_SSTPGEN_SHFT                                        0x10
#define HWIO_APCS_APC23_PSCTL_RES0_1_BMSK                                       0xf000
#define HWIO_APCS_APC23_PSCTL_RES0_1_SHFT                                          0xc
#define HWIO_APCS_APC23_PSCTL_START_STEP_DLY_3_0_BMSK                            0xf00
#define HWIO_APCS_APC23_PSCTL_START_STEP_DLY_3_0_SHFT                              0x8
#define HWIO_APCS_APC23_PSCTL_STOP_STEP_DLY_3_0_BMSK                              0xf0
#define HWIO_APCS_APC23_PSCTL_STOP_STEP_DLY_3_0_SHFT                               0x4
#define HWIO_APCS_APC23_PSCTL_RES0_2_BMSK                                          0x8
#define HWIO_APCS_APC23_PSCTL_RES0_2_SHFT                                          0x3
#define HWIO_APCS_APC23_PSCTL_STEP_CLK_MODE_BMSK                                   0x4
#define HWIO_APCS_APC23_PSCTL_STEP_CLK_MODE_SHFT                                   0x2
#define HWIO_APCS_APC23_PSCTL_STEP_CLK_MULT_1_0_BMSK                               0x3
#define HWIO_APCS_APC23_PSCTL_STEP_CLK_MULT_1_0_SHFT                               0x0

#define HWIO_APCS_APC23_QLL_EAR_ADDR                                        (APCS_APC23_CPM_REG_BASE      + 0x00000200)
#define HWIO_APCS_APC23_QLL_EAR_OFFS                                        (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_APC23_QLL_EAR_RMSK                                        0xffffffff
#define HWIO_APCS_APC23_QLL_EAR_IN          \
        in_dword_masked(HWIO_APCS_APC23_QLL_EAR_ADDR, HWIO_APCS_APC23_QLL_EAR_RMSK)
#define HWIO_APCS_APC23_QLL_EAR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_QLL_EAR_ADDR, m)
#define HWIO_APCS_APC23_QLL_EAR_NS_BMSK                                     0x80000000
#define HWIO_APCS_APC23_QLL_EAR_NS_SHFT                                           0x1f
#define HWIO_APCS_APC23_QLL_EAR_RES0_0_BMSK                                 0x7ffc0000
#define HWIO_APCS_APC23_QLL_EAR_RES0_0_SHFT                                       0x12
#define HWIO_APCS_APC23_QLL_EAR_PA_17_2_BMSK                                   0x3fffc
#define HWIO_APCS_APC23_QLL_EAR_PA_17_2_SHFT                                       0x2
#define HWIO_APCS_APC23_QLL_EAR_RES0_1_BMSK                                        0x3
#define HWIO_APCS_APC23_QLL_EAR_RES0_1_SHFT                                        0x0

#define HWIO_APCS_APC23_QLL_ESR_ADDR                                        (APCS_APC23_CPM_REG_BASE      + 0x00000204)
#define HWIO_APCS_APC23_QLL_ESR_OFFS                                        (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_APC23_QLL_ESR_RMSK                                        0xffffffff
#define HWIO_APCS_APC23_QLL_ESR_IN          \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESR_ADDR, HWIO_APCS_APC23_QLL_ESR_RMSK)
#define HWIO_APCS_APC23_QLL_ESR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESR_ADDR, m)
#define HWIO_APCS_APC23_QLL_ESR_OUT(v)      \
        out_dword(HWIO_APCS_APC23_QLL_ESR_ADDR,v)
#define HWIO_APCS_APC23_QLL_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_QLL_ESR_ADDR,m,v,HWIO_APCS_APC23_QLL_ESR_IN)
#define HWIO_APCS_APC23_QLL_ESR_ME_BMSK                                     0x80000000
#define HWIO_APCS_APC23_QLL_ESR_ME_SHFT                                           0x1f
#define HWIO_APCS_APC23_QLL_ESR_RES0_0_BMSK                                 0x7ffffff0
#define HWIO_APCS_APC23_QLL_ESR_RES0_0_SHFT                                        0x4
#define HWIO_APCS_APC23_QLL_ESR_WDRE_BMSK                                          0x8
#define HWIO_APCS_APC23_QLL_ESR_WDRE_SHFT                                          0x3
#define HWIO_APCS_APC23_QLL_ESR_WIBS_BMSK                                          0x4
#define HWIO_APCS_APC23_QLL_ESR_WIBS_SHFT                                          0x2
#define HWIO_APCS_APC23_QLL_ESR_WRO_BMSK                                           0x2
#define HWIO_APCS_APC23_QLL_ESR_WRO_SHFT                                           0x1
#define HWIO_APCS_APC23_QLL_ESR_NR_BMSK                                            0x1
#define HWIO_APCS_APC23_QLL_ESR_NR_SHFT                                            0x0

#define HWIO_APCS_APC23_QLL_ESRS_ADDR                                       (APCS_APC23_CPM_REG_BASE      + 0x00000208)
#define HWIO_APCS_APC23_QLL_ESRS_OFFS                                       (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_APC23_QLL_ESRS_RMSK                                       0xffffffff
#define HWIO_APCS_APC23_QLL_ESRS_IN          \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESRS_ADDR, HWIO_APCS_APC23_QLL_ESRS_RMSK)
#define HWIO_APCS_APC23_QLL_ESRS_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESRS_ADDR, m)
#define HWIO_APCS_APC23_QLL_ESRS_OUT(v)      \
        out_dword(HWIO_APCS_APC23_QLL_ESRS_ADDR,v)
#define HWIO_APCS_APC23_QLL_ESRS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_QLL_ESRS_ADDR,m,v,HWIO_APCS_APC23_QLL_ESRS_IN)
#define HWIO_APCS_APC23_QLL_ESRS_ME_BMSK                                    0x80000000
#define HWIO_APCS_APC23_QLL_ESRS_ME_SHFT                                          0x1f
#define HWIO_APCS_APC23_QLL_ESRS_RES0_0_BMSK                                0x7ffffff0
#define HWIO_APCS_APC23_QLL_ESRS_RES0_0_SHFT                                       0x4
#define HWIO_APCS_APC23_QLL_ESRS_WDRE_BMSK                                         0x8
#define HWIO_APCS_APC23_QLL_ESRS_WDRE_SHFT                                         0x3
#define HWIO_APCS_APC23_QLL_ESRS_WIBS_BMSK                                         0x4
#define HWIO_APCS_APC23_QLL_ESRS_WIBS_SHFT                                         0x2
#define HWIO_APCS_APC23_QLL_ESRS_WRO_BMSK                                          0x2
#define HWIO_APCS_APC23_QLL_ESRS_WRO_SHFT                                          0x1
#define HWIO_APCS_APC23_QLL_ESRS_NR_BMSK                                           0x1
#define HWIO_APCS_APC23_QLL_ESRS_NR_SHFT                                           0x0

#define HWIO_APCS_APC23_QLL_ESYNR_ADDR                                      (APCS_APC23_CPM_REG_BASE      + 0x0000020c)
#define HWIO_APCS_APC23_QLL_ESYNR_OFFS                                      (APCS_APC23_CPM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_APC23_QLL_ESYNR_RMSK                                      0xffffffff
#define HWIO_APCS_APC23_QLL_ESYNR_IN          \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESYNR_ADDR, HWIO_APCS_APC23_QLL_ESYNR_RMSK)
#define HWIO_APCS_APC23_QLL_ESYNR_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_QLL_ESYNR_ADDR, m)
#define HWIO_APCS_APC23_QLL_ESYNR_RES0_0_BMSK                               0x80000000
#define HWIO_APCS_APC23_QLL_ESYNR_RES0_0_SHFT                                     0x1f
#define HWIO_APCS_APC23_QLL_ESYNR_ESYNTYPE_2_0_BMSK                         0x70000000
#define HWIO_APCS_APC23_QLL_ESYNR_ESYNTYPE_2_0_SHFT                               0x1c
#define HWIO_APCS_APC23_QLL_ESYNR_RES0_1_BMSK                                0xfc00000
#define HWIO_APCS_APC23_QLL_ESYNR_RES0_1_SHFT                                     0x16
#define HWIO_APCS_APC23_QLL_ESYNR_RNW_BMSK                                    0x200000
#define HWIO_APCS_APC23_QLL_ESYNR_RNW_SHFT                                        0x15
#define HWIO_APCS_APC23_QLL_ESYNR_BTT_1_0_BMSK                                0x180000
#define HWIO_APCS_APC23_QLL_ESYNR_BTT_1_0_SHFT                                    0x13
#define HWIO_APCS_APC23_QLL_ESYNR_BID_2_0_BMSK                                 0x70000
#define HWIO_APCS_APC23_QLL_ESYNR_BID_2_0_SHFT                                    0x10
#define HWIO_APCS_APC23_QLL_ESYNR_PID_5_0_BMSK                                  0xfc00
#define HWIO_APCS_APC23_QLL_ESYNR_PID_5_0_SHFT                                     0xa
#define HWIO_APCS_APC23_QLL_ESYNR_MID_4_0_BMSK                                   0x3e0
#define HWIO_APCS_APC23_QLL_ESYNR_MID_4_0_SHFT                                     0x5
#define HWIO_APCS_APC23_QLL_ESYNR_TID_4_0_BMSK                                    0x1f
#define HWIO_APCS_APC23_QLL_ESYNR_TID_4_0_SHFT                                     0x0

#define HWIO_APCS_APC23_SSSCTL_ADDR                                         (APCS_APC23_CPM_REG_BASE      + 0x00000160)
#define HWIO_APCS_APC23_SSSCTL_OFFS                                         (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000160)
#define HWIO_APCS_APC23_SSSCTL_RMSK                                         0xffffffff
#define HWIO_APCS_APC23_SSSCTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_SSSCTL_ADDR, HWIO_APCS_APC23_SSSCTL_RMSK)
#define HWIO_APCS_APC23_SSSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_SSSCTL_ADDR, m)
#define HWIO_APCS_APC23_SSSCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_SSSCTL_ADDR,v)
#define HWIO_APCS_APC23_SSSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_SSSCTL_ADDR,m,v,HWIO_APCS_APC23_SSSCTL_IN)
#define HWIO_APCS_APC23_SSSCTL_RES0_0_BMSK                                  0xfffffff0
#define HWIO_APCS_APC23_SSSCTL_RES0_0_SHFT                                         0x4
#define HWIO_APCS_APC23_SSSCTL_TBD_0_BMSK                                          0x8
#define HWIO_APCS_APC23_SSSCTL_TBD_0_SHFT                                          0x3
#define HWIO_APCS_APC23_SSSCTL_SSWEN_BMSK                                          0x4
#define HWIO_APCS_APC23_SSSCTL_SSWEN_SHFT                                          0x2
#define HWIO_APCS_APC23_SSSCTL_SSTRTEN_BMSK                                        0x2
#define HWIO_APCS_APC23_SSSCTL_SSTRTEN_SHFT                                        0x1
#define HWIO_APCS_APC23_SSSCTL_SSTPAPMSWEN_BMSK                                    0x1
#define HWIO_APCS_APC23_SSSCTL_SSTPAPMSWEN_SHFT                                    0x0

#define HWIO_APCS_APC23_STCTL_ADDR                                          (APCS_APC23_CPM_REG_BASE      + 0x00000170)
#define HWIO_APCS_APC23_STCTL_OFFS                                          (APCS_APC23_CPM_REG_BASE_OFFS + 0x00000170)
#define HWIO_APCS_APC23_STCTL_RMSK                                          0xffffffff
#define HWIO_APCS_APC23_STCTL_IN          \
        in_dword_masked(HWIO_APCS_APC23_STCTL_ADDR, HWIO_APCS_APC23_STCTL_RMSK)
#define HWIO_APCS_APC23_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_APC23_STCTL_ADDR, m)
#define HWIO_APCS_APC23_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_APC23_STCTL_ADDR,v)
#define HWIO_APCS_APC23_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_APC23_STCTL_ADDR,m,v,HWIO_APCS_APC23_STCTL_IN)
#define HWIO_APCS_APC23_STCTL_RES0_0_BMSK                                   0xfffff000
#define HWIO_APCS_APC23_STCTL_RES0_0_SHFT                                          0xc
#define HWIO_APCS_APC23_STCTL_SWTR_3_0_BMSK                                      0xf00
#define HWIO_APCS_APC23_STCTL_SWTR_3_0_SHFT                                        0x8
#define HWIO_APCS_APC23_STCTL_RES0_1_BMSK                                         0xfe
#define HWIO_APCS_APC23_STCTL_RES0_1_SHFT                                          0x1
#define HWIO_APCS_APC23_STCTL_SWTREQ_BMSK                                          0x1
#define HWIO_APCS_APC23_STCTL_SWTREQ_SHFT                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_HPLL_HPLL_HMSS_CBF_H_PLL
 *--------------------------------------------------------------------------*/

#define APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE                                                (HMSS_PERIPH_BASE      + 0x00800000)
#define APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS                                           0x00800000

#define HWIO_APCS_HPLL_PLL_MODE_ADDR                                                          (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000000)
#define HWIO_APCS_HPLL_PLL_MODE_OFFS                                                          (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_HPLL_PLL_MODE_RMSK                                                          0xc11fff0f
#define HWIO_APCS_HPLL_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_MODE_ADDR, HWIO_APCS_HPLL_PLL_MODE_RMSK)
#define HWIO_APCS_HPLL_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_MODE_ADDR, m)
#define HWIO_APCS_HPLL_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_MODE_ADDR,v)
#define HWIO_APCS_HPLL_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_MODE_ADDR,m,v,HWIO_APCS_HPLL_PLL_MODE_IN)
#define HWIO_APCS_HPLL_PLL_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_APCS_HPLL_PLL_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_APCS_HPLL_PLL_MODE_FSM_ACTIVE_BMSK                                               0x40000000
#define HWIO_APCS_HPLL_PLL_MODE_FSM_ACTIVE_SHFT                                                     0x1e
#define HWIO_APCS_HPLL_PLL_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_APCS_HPLL_PLL_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_APCS_HPLL_PLL_MODE_FSM_EN_BMSK                                                     0x100000
#define HWIO_APCS_HPLL_PLL_MODE_FSM_EN_SHFT                                                         0x14
#define HWIO_APCS_HPLL_PLL_MODE_BIAS_CNT_BMSK                                                    0xfc000
#define HWIO_APCS_HPLL_PLL_MODE_BIAS_CNT_SHFT                                                        0xe
#define HWIO_APCS_HPLL_PLL_MODE_LOCK_CNT_BMSK                                                     0x3f00
#define HWIO_APCS_HPLL_PLL_MODE_LOCK_CNT_SHFT                                                        0x8
#define HWIO_APCS_HPLL_PLL_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_APCS_HPLL_PLL_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_APCS_HPLL_PLL_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_APCS_HPLL_PLL_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_APCS_HPLL_PLL_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_APCS_HPLL_PLL_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_APCS_HPLL_PLL_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_APCS_HPLL_PLL_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_APCS_HPLL_PLL_L_VAL_ADDR                                                         (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000008)
#define HWIO_APCS_HPLL_PLL_L_VAL_OFFS                                                         (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_HPLL_PLL_L_VAL_RMSK                                                               0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_ADDR, HWIO_APCS_HPLL_PLL_L_VAL_RMSK)
#define HWIO_APCS_HPLL_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_HPLL_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_HPLL_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_L_VAL_ADDR,m,v,HWIO_APCS_HPLL_PLL_L_VAL_IN)
#define HWIO_APCS_HPLL_PLL_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_ADDR                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000010)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_OFFS                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_RMSK                                                         0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_ADDR, HWIO_APCS_HPLL_PLL_ALPHA_VAL_RMSK)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_ALPHA_VAL_ADDR,m,v,HWIO_APCS_HPLL_PLL_ALPHA_VAL_IN)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_APCS_HPLL_PLL_USER_CTL_ADDR                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000018)
#define HWIO_APCS_HPLL_PLL_USER_CTL_OFFS                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_HPLL_PLL_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_APCS_HPLL_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_USER_CTL_ADDR, HWIO_APCS_HPLL_PLL_USER_CTL_RMSK)
#define HWIO_APCS_HPLL_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_HPLL_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_HPLL_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_HPLL_PLL_USER_CTL_IN)
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_APCS_HPLL_PLL_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_APCS_HPLL_PLL_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_APCS_HPLL_PLL_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_APCS_HPLL_PLL_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_APCS_HPLL_PLL_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_APCS_HPLL_PLL_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_APCS_HPLL_PLL_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_APCS_HPLL_PLL_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_APCS_HPLL_PLL_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_APCS_HPLL_PLL_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_APCS_HPLL_PLL_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_APCS_HPLL_PLL_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_APCS_HPLL_PLL_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_APCS_HPLL_PLL_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_APCS_HPLL_PLL_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_APCS_HPLL_PLL_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ADDR                                                 (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000020)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_OFFS                                                 (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_RMSK                                                 0xffffffff
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ADDR, HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_RMSK)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ADDR, m)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ADDR,v)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ADDR,m,v,HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_IN)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_RSV_BIT22_BMSK                                         0x400000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_RSV_BIT22_SHFT                                             0x16
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ADDR                                                 (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000024)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_OFFS                                                 (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RMSK                                                 0xffffffff
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ADDR, HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RMSK)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ADDR, m)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ADDR,v)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ADDR,m,v,HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_IN)
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RSV_BIT10_BMSK                                            0x400
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_RSV_BIT10_SHFT                                              0xa
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_APCS_HPLL_PLL_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_APCS_HPLL_PLL_STATUS_ADDR                                                        (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000028)
#define HWIO_APCS_HPLL_PLL_STATUS_OFFS                                                        (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_HPLL_PLL_STATUS_RMSK                                                        0xffffffff
#define HWIO_APCS_HPLL_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_STATUS_ADDR, HWIO_APCS_HPLL_PLL_STATUS_RMSK)
#define HWIO_APCS_HPLL_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_STATUS_ADDR, m)
#define HWIO_APCS_HPLL_PLL_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_APCS_HPLL_PLL_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ADDR                                                   (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000030)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_OFFS                                                   (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RMSK                                                   0xffffffff
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ADDR, HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RMSK)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ADDR, m)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ADDR,v)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ADDR,m,v,HWIO_APCS_HPLL_PLL_TEST_CTL_LO_IN)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RSV_BIT11_BMSK                                              0x800
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_RSV_BIT11_SHFT                                                0xb
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_APCS_HPLL_PLL_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADDR                                                   (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000034)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_OFFS                                                   (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADDR, HWIO_APCS_HPLL_PLL_TEST_CTL_HI_RMSK)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADDR, m)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADDR,v)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADDR,m,v,HWIO_APCS_HPLL_PLL_TEST_CTL_HI_IN)
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_APCS_HPLL_PLL_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_ADDR                                               (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000044)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_OFFS                                               (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_RMSK                                                     0xff
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_APCS_HPLL_PLL_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_ADDR                                               (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000050)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_OFFS                                               (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_RMSK                                                     0xff
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_ADDR, HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_APCS_HPLL_PLL_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_APCS_HPLL_PLL_BIST_CTL_ADDR                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000054)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_OFFS                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_RMSK                                                           0xfff
#define HWIO_APCS_HPLL_PLL_BIST_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_BIST_CTL_ADDR, HWIO_APCS_HPLL_PLL_BIST_CTL_RMSK)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_BIST_CTL_ADDR, m)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_BIST_CTL_ADDR,v)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_BIST_CTL_ADDR,m,v,HWIO_APCS_HPLL_PLL_BIST_CTL_IN)
#define HWIO_APCS_HPLL_PLL_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_APCS_HPLL_PLL_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_APCS_HPLL_PSCTL_ADDR                                                             (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000060)
#define HWIO_APCS_HPLL_PSCTL_OFFS                                                             (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_HPLL_PSCTL_RMSK                                                             0x80030ff7
#define HWIO_APCS_HPLL_PSCTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PSCTL_ADDR, HWIO_APCS_HPLL_PSCTL_RMSK)
#define HWIO_APCS_HPLL_PSCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PSCTL_ADDR, m)
#define HWIO_APCS_HPLL_PSCTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PSCTL_ADDR,v)
#define HWIO_APCS_HPLL_PSCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PSCTL_ADDR,m,v,HWIO_APCS_HPLL_PSCTL_IN)
#define HWIO_APCS_HPLL_PSCTL_SAVED_FROM_SLOW_PRI_BMSK                                         0x80000000
#define HWIO_APCS_HPLL_PSCTL_SAVED_FROM_SLOW_PRI_SHFT                                               0x1f
#define HWIO_APCS_HPLL_PSCTL_SSTRTGEN_BMSK                                                       0x20000
#define HWIO_APCS_HPLL_PSCTL_SSTRTGEN_SHFT                                                          0x11
#define HWIO_APCS_HPLL_PSCTL_SSTPGEN_BMSK                                                        0x10000
#define HWIO_APCS_HPLL_PSCTL_SSTPGEN_SHFT                                                           0x10
#define HWIO_APCS_HPLL_PSCTL_START_STEP_DLY_BMSK                                                   0xf00
#define HWIO_APCS_HPLL_PSCTL_START_STEP_DLY_SHFT                                                     0x8
#define HWIO_APCS_HPLL_PSCTL_STOP_STEP_DLY_BMSK                                                     0xf0
#define HWIO_APCS_HPLL_PSCTL_STOP_STEP_DLY_SHFT                                                      0x4
#define HWIO_APCS_HPLL_PSCTL_STEP_CLK_MODE_BMSK                                                      0x4
#define HWIO_APCS_HPLL_PSCTL_STEP_CLK_MODE_SHFT                                                      0x2
#define HWIO_APCS_HPLL_PSCTL_STEP_CLK_MULT_BMSK                                                      0x3
#define HWIO_APCS_HPLL_PSCTL_STEP_CLK_MULT_SHFT                                                      0x0

#define HWIO_APCS_HPLL_STCTL_ADDR                                                             (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000064)
#define HWIO_APCS_HPLL_STCTL_OFFS                                                             (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_HPLL_STCTL_RMSK                                                                  0xf01
#define HWIO_APCS_HPLL_STCTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_STCTL_ADDR, HWIO_APCS_HPLL_STCTL_RMSK)
#define HWIO_APCS_HPLL_STCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_STCTL_ADDR, m)
#define HWIO_APCS_HPLL_STCTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_STCTL_ADDR,v)
#define HWIO_APCS_HPLL_STCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_STCTL_ADDR,m,v,HWIO_APCS_HPLL_STCTL_IN)
#define HWIO_APCS_HPLL_STCTL_SWTR_BMSK                                                             0xf00
#define HWIO_APCS_HPLL_STCTL_SWTR_SHFT                                                               0x8
#define HWIO_APCS_HPLL_STCTL_SWTREQ_BMSK                                                             0x1
#define HWIO_APCS_HPLL_STCTL_SWTREQ_SHFT                                                             0x0

#define HWIO_APCS_HPLL_SSS_CTL_ADDR                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000068)
#define HWIO_APCS_HPLL_SSS_CTL_OFFS                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_HPLL_SSS_CTL_RMSK                                                                  0xd
#define HWIO_APCS_HPLL_SSS_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_SSS_CTL_ADDR, HWIO_APCS_HPLL_SSS_CTL_RMSK)
#define HWIO_APCS_HPLL_SSS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_SSS_CTL_ADDR, m)
#define HWIO_APCS_HPLL_SSS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_SSS_CTL_ADDR,v)
#define HWIO_APCS_HPLL_SSS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_SSS_CTL_ADDR,m,v,HWIO_APCS_HPLL_SSS_CTL_IN)
#define HWIO_APCS_HPLL_SSS_CTL_CBF_IDLE_EN_BMSK                                                      0x8
#define HWIO_APCS_HPLL_SSS_CTL_CBF_IDLE_EN_SHFT                                                      0x3
#define HWIO_APCS_HPLL_SSS_CTL_SSWEN_BMSK                                                            0x4
#define HWIO_APCS_HPLL_SSS_CTL_SSWEN_SHFT                                                            0x2
#define HWIO_APCS_HPLL_SSS_CTL_SSTPAPMSWEN_BMSK                                                      0x1
#define HWIO_APCS_HPLL_SSS_CTL_SSTPAPMSWEN_SHFT                                                      0x0

#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ADDR                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x0000006c)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_OFFS                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x0000006c)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_RMSK                                                       0xffff7f
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_CBF_GFMUX_CTL_ADDR, HWIO_APCS_HPLL_CBF_GFMUX_CTL_RMSK)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_CBF_GFMUX_CTL_ADDR, m)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_CBF_GFMUX_CTL_ADDR,v)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_CBF_GFMUX_CTL_ADDR,m,v,HWIO_APCS_HPLL_CBF_GFMUX_CTL_IN)
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_MUXB_SEL_STS_BMSK                                      0xc00000
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_MUXB_SEL_STS_SHFT                                          0x16
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_MUXA_SEL_STS_BMSK                                      0x300000
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_MUXA_SEL_STS_SHFT                                          0x14
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_PLL_MUXB_SEL_STS_BMSK                                       0xc0000
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_PLL_MUXB_SEL_STS_SHFT                                          0x12
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_PLL_MUXA_SEL_STS_BMSK                                       0x30000
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_PLL_MUXA_SEL_STS_SHFT                                          0x10
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXB_SEL_STS_BMSK                                            0xf000
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXB_SEL_STS_SHFT                                               0xc
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXA_SEL_STS_BMSK                                             0xf00
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXA_SEL_STS_SHFT                                               0x8
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_EN_BMSK                                                    0x40
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_ACS_EN_SHFT                                                     0x6
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_AON_SEL_BMSK                                                   0x30
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_AON_SEL_SHFT                                                    0x4
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXB_SEL_BMSK                                                   0xc
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXB_SEL_SHFT                                                   0x2
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXA_SEL_BMSK                                                   0x3
#define HWIO_APCS_HPLL_CBF_GFMUX_CTL_MUXA_SEL_SHFT                                                   0x0

#define HWIO_APCS_HPLL_SCS_STS_ADDR                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000070)
#define HWIO_APCS_HPLL_SCS_STS_OFFS                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_HPLL_SCS_STS_RMSK                                                           0xffffffff
#define HWIO_APCS_HPLL_SCS_STS_IN          \
        in_dword_masked(HWIO_APCS_HPLL_SCS_STS_ADDR, HWIO_APCS_HPLL_SCS_STS_RMSK)
#define HWIO_APCS_HPLL_SCS_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_SCS_STS_ADDR, m)
#define HWIO_APCS_HPLL_SCS_STS_SPARE_BMSK                                                     0xfffff800
#define HWIO_APCS_HPLL_SCS_STS_SPARE_SHFT                                                            0xb
#define HWIO_APCS_HPLL_SCS_STS_FSM_HALT_REQ_BMSK                                                   0x400
#define HWIO_APCS_HPLL_SCS_STS_FSM_HALT_REQ_SHFT                                                     0xa
#define HWIO_APCS_HPLL_SCS_STS_START_FSM_BMSK                                                      0x200
#define HWIO_APCS_HPLL_SCS_STS_START_FSM_SHFT                                                        0x9
#define HWIO_APCS_HPLL_SCS_STS_BLOCK_START_BMSK                                                    0x100
#define HWIO_APCS_HPLL_SCS_STS_BLOCK_START_SHFT                                                      0x8
#define HWIO_APCS_HPLL_SCS_STS_SEL_NOT_EQ_BMSK                                                      0x80
#define HWIO_APCS_HPLL_SCS_STS_SEL_NOT_EQ_SHFT                                                       0x7
#define HWIO_APCS_HPLL_SCS_STS_HALT_PEND_BMSK                                                       0x40
#define HWIO_APCS_HPLL_SCS_STS_HALT_PEND_SHFT                                                        0x6
#define HWIO_APCS_HPLL_SCS_STS_HALT_REQ_CLR_BMSK                                                    0x20
#define HWIO_APCS_HPLL_SCS_STS_HALT_REQ_CLR_SHFT                                                     0x5
#define HWIO_APCS_HPLL_SCS_STS_HALT_REQ_SET_BMSK                                                    0x10
#define HWIO_APCS_HPLL_SCS_STS_HALT_REQ_SET_SHFT                                                     0x4
#define HWIO_APCS_HPLL_SCS_STS_HALT_GFMUX_BMSK                                                       0x8
#define HWIO_APCS_HPLL_SCS_STS_HALT_GFMUX_SHFT                                                       0x3
#define HWIO_APCS_HPLL_SCS_STS_HALT_PSC_BMSK                                                         0x4
#define HWIO_APCS_HPLL_SCS_STS_HALT_PSC_SHFT                                                         0x2
#define HWIO_APCS_HPLL_SCS_STS_FSM_STATE_BMSK                                                        0x3
#define HWIO_APCS_HPLL_SCS_STS_FSM_STATE_SHFT                                                        0x0

#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_ADDR                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000074)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_OFFS                                                     (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_RMSK                                                           0xf3
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_LLM_GFMUX_CTL_ADDR, HWIO_APCS_HPLL_LLM_GFMUX_CTL_RMSK)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_LLM_GFMUX_CTL_ADDR, m)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_LLM_GFMUX_CTL_ADDR,v)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_LLM_GFMUX_CTL_ADDR,m,v,HWIO_APCS_HPLL_LLM_GFMUX_CTL_IN)
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_MUX_SEL_STS_BMSK                                               0xf0
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_MUX_SEL_STS_SHFT                                                0x4
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_MUX_SEL_BMSK                                                    0x3
#define HWIO_APCS_HPLL_LLM_GFMUX_CTL_MUX_SEL_SHFT                                                    0x0

#define HWIO_APCS_HPLL_LLM_CDIV_ADDR                                                          (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000078)
#define HWIO_APCS_HPLL_LLM_CDIV_OFFS                                                          (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_HPLL_LLM_CDIV_RMSK                                                                 0x3
#define HWIO_APCS_HPLL_LLM_CDIV_IN          \
        in_dword_masked(HWIO_APCS_HPLL_LLM_CDIV_ADDR, HWIO_APCS_HPLL_LLM_CDIV_RMSK)
#define HWIO_APCS_HPLL_LLM_CDIV_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_LLM_CDIV_ADDR, m)
#define HWIO_APCS_HPLL_LLM_CDIV_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_LLM_CDIV_ADDR,v)
#define HWIO_APCS_HPLL_LLM_CDIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_LLM_CDIV_ADDR,m,v,HWIO_APCS_HPLL_LLM_CDIV_IN)
#define HWIO_APCS_HPLL_LLM_CDIV_CLK_DIV_BMSK                                                         0x3
#define HWIO_APCS_HPLL_LLM_CDIV_CLK_DIV_SHFT                                                         0x0

#define HWIO_APCS_HPLL_PLL_L_VAL_M1_ADDR                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000080)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_OFFS                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_RMSK                                                            0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_M1_ADDR, HWIO_APCS_HPLL_PLL_L_VAL_M1_RMSK)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_M1_ADDR, m)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_L_VAL_M1_ADDR,v)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_L_VAL_M1_ADDR,m,v,HWIO_APCS_HPLL_PLL_L_VAL_M1_IN)
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_L_VAL_BMSK                                                      0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_M1_L_VAL_SHFT                                                       0x0

#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ADDR                                                  (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000084)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_OFFS                                                  (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_RMSK                                                      0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ADDR, HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_RMSK)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ADDR, m)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ADDR,v)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ADDR,m,v,HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_IN)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ALPHA_VAL_BMSK                                            0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_M1_ALPHA_VAL_SHFT                                               0x0

#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_ADDR                                                (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000088)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_OFFS                                                (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_RMSK                                                      0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_ADDR, HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_RMSK)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_ADDR, m)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_ADDR,v)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_ADDR,m,v,HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_IN)
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_L_VAL_BMSK                                                0xff
#define HWIO_APCS_HPLL_PLL_L_VAL_PSC_SAFE_L_VAL_SHFT                                                 0x0

#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ADDR                                            (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x0000008c)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_OFFS                                            (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_RMSK                                                0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ADDR, HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_RMSK)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ADDR, m)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ADDR,v)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ADDR,m,v,HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_IN)
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ALPHA_VAL_BMSK                                      0xffff
#define HWIO_APCS_HPLL_PLL_ALPHA_VAL_PSC_SAFE_ALPHA_VAL_SHFT                                         0x0

#define HWIO_APCS_HPLL_PM_CLOCK_CTL_ADDR                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000090)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_OFFS                                                      (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_RMSK                                                             0x1
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PM_CLOCK_CTL_ADDR, HWIO_APCS_HPLL_PM_CLOCK_CTL_RMSK)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PM_CLOCK_CTL_ADDR, m)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PM_CLOCK_CTL_ADDR,v)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PM_CLOCK_CTL_ADDR,m,v,HWIO_APCS_HPLL_PM_CLOCK_CTL_IN)
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_PM_UPDATE_BMSK                                                   0x1
#define HWIO_APCS_HPLL_PM_CLOCK_CTL_PM_UPDATE_SHFT                                                   0x0

#define HWIO_APCS_HPLL_PM_OVRD_ADDR                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE      + 0x00000094)
#define HWIO_APCS_HPLL_PM_OVRD_OFFS                                                           (APCS_HPLL_HPLL_HMSS_CBF_H_PLL_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_HPLL_PM_OVRD_RMSK                                                                  0x1
#define HWIO_APCS_HPLL_PM_OVRD_IN          \
        in_dword_masked(HWIO_APCS_HPLL_PM_OVRD_ADDR, HWIO_APCS_HPLL_PM_OVRD_RMSK)
#define HWIO_APCS_HPLL_PM_OVRD_INM(m)      \
        in_dword_masked(HWIO_APCS_HPLL_PM_OVRD_ADDR, m)
#define HWIO_APCS_HPLL_PM_OVRD_OUT(v)      \
        out_dword(HWIO_APCS_HPLL_PM_OVRD_ADDR,v)
#define HWIO_APCS_HPLL_PM_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_HPLL_PM_OVRD_ADDR,m,v,HWIO_APCS_HPLL_PM_OVRD_IN)
#define HWIO_APCS_HPLL_PM_OVRD_PM_UPDATE_OVRD_BMSK                                                   0x1
#define HWIO_APCS_HPLL_PM_OVRD_PM_UPDATE_OVRD_SHFT                                                   0x0

/*----------------------------------------------------------------------------
 * MODULE: N_GCCMS_REG
 *--------------------------------------------------------------------------*/

#define N_GCCMS_REG_REG_BASE                                                                       (N_GCCMS_BASE      + 0x00000000)
#define N_GCCMS_REG_REG_BASE_OFFS                                                                  0x00000000

#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_ADDR                                                          (N_GCCMS_REG_REG_BASE      + 0x00010000)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_OFFS                                                          (N_GCCMS_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_MODE_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_MODE_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_MODE_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_MODE_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_MODE_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_MODE_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x00010008)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_N_GCCMS_MDDR0_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR                                                     (N_GCCMS_REG_REG_BASE      + 0x00010010)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_OFFS                                                     (N_GCCMS_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_N_GCCMS_MDDR0_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00010018)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00010020)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00010020)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00010024)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00010024)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x00010028)
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x00010028)
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_STATUS_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_STATUS_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_STATUS_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00010030)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00010030)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00010034)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00010034)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_N_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00010044)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00010044)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00010050)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00010050)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00010054)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00010054)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR, HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_IN)
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_N_GCCMS_MDDR0_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_ADDR                                                          (N_GCCMS_REG_REG_BASE      + 0x00030000)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_OFFS                                                          (N_GCCMS_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_MODE_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_MODE_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_MODE_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_MODE_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_MODE_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_MODE_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x00030008)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_N_GCCMS_MDDR1_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR                                                     (N_GCCMS_REG_REG_BASE      + 0x00030010)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_OFFS                                                     (N_GCCMS_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_N_GCCMS_MDDR1_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00030018)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00030020)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00030020)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00030024)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00030024)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x00030028)
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x00030028)
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_STATUS_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_STATUS_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_STATUS_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00030030)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00030030)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00030034)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00030034)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_N_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00030044)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00030044)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00030050)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00030050)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00030054)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00030054)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR, HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_IN)
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_N_GCCMS_MDDR1_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_ADDR                                                          (N_GCCMS_REG_REG_BASE      + 0x00050000)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_OFFS                                                          (N_GCCMS_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_MODE_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_MODE_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_MODE_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_MODE_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_MODE_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_MODE_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x00050008)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_N_GCCMS_MDDR2_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR                                                     (N_GCCMS_REG_REG_BASE      + 0x00050010)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_OFFS                                                     (N_GCCMS_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_N_GCCMS_MDDR2_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00050018)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00050018)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00050020)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00050020)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x00050024)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00050024)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x00050028)
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x00050028)
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_STATUS_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_STATUS_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_STATUS_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00050030)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00050030)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR                                                   (N_GCCMS_REG_REG_BASE      + 0x00050034)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OFFS                                                   (N_GCCMS_REG_REG_BASE_OFFS + 0x00050034)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_N_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00050044)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00050044)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR                                               (N_GCCMS_REG_REG_BASE      + 0x00050050)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OFFS                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x00050050)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_N_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR                                                      (N_GCCMS_REG_REG_BASE      + 0x00050054)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_OFFS                                                      (N_GCCMS_REG_REG_BASE_OFFS + 0x00050054)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR, HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_RMSK)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR,m,v,HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_IN)
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_N_GCCMS_MDDR2_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_N_GCCMS_AHB_CBCR_ADDR                                                                 (N_GCCMS_REG_REG_BASE      + 0x00080000)
#define HWIO_N_GCCMS_AHB_CBCR_OFFS                                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x00080000)
#define HWIO_N_GCCMS_AHB_CBCR_RMSK                                                                 0x80000001
#define HWIO_N_GCCMS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_AHB_CBCR_ADDR, HWIO_N_GCCMS_AHB_CBCR_RMSK)
#define HWIO_N_GCCMS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_AHB_CBCR_ADDR, m)
#define HWIO_N_GCCMS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_AHB_CBCR_ADDR,v)
#define HWIO_N_GCCMS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_AHB_CBCR_ADDR,m,v,HWIO_N_GCCMS_AHB_CBCR_IN)
#define HWIO_N_GCCMS_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_N_GCCMS_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_N_GCCMS_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_N_GCCMS_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_N_GCCMS_IM_SLEEP_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x00080004)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_IM_SLEEP_CBCR_ADDR, HWIO_N_GCCMS_IM_SLEEP_CBCR_RMSK)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_IM_SLEEP_CBCR_ADDR,m,v,HWIO_N_GCCMS_IM_SLEEP_CBCR_IN)
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_XO_DIV4_CBCR_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x00080008)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_RMSK                                                             0x80000001
#define HWIO_N_GCCMS_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_XO_DIV4_CBCR_ADDR, HWIO_N_GCCMS_XO_DIV4_CBCR_RMSK)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_XO_DIV4_CBCR_ADDR, m)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_XO_DIV4_CBCR_ADDR,v)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_XO_DIV4_CBCR_ADDR,m,v,HWIO_N_GCCMS_XO_DIV4_CBCR_IN)
#define HWIO_N_GCCMS_XO_DIV4_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_N_GCCMS_XO_DIV4_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_N_GCCMS_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_N_GCCMS_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_N_GCCMS_MDDR_0_BCR_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000a0000)
#define HWIO_N_GCCMS_MDDR_0_BCR_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0000)
#define HWIO_N_GCCMS_MDDR_0_BCR_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR_0_BCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_0_BCR_ADDR, HWIO_N_GCCMS_MDDR_0_BCR_RMSK)
#define HWIO_N_GCCMS_MDDR_0_BCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_0_BCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR_0_BCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_0_BCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_0_BCR_ADDR,m,v,HWIO_N_GCCMS_MDDR_0_BCR_IN)
#define HWIO_N_GCCMS_MDDR_0_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_N_GCCMS_MDDR_0_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_N_GCCMS_MDDR0_RESETR_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000a0014)
#define HWIO_N_GCCMS_MDDR0_RESETR_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0014)
#define HWIO_N_GCCMS_MDDR0_RESETR_RMSK                                                                    0x7
#define HWIO_N_GCCMS_MDDR0_RESETR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_RESETR_ADDR, HWIO_N_GCCMS_MDDR0_RESETR_RMSK)
#define HWIO_N_GCCMS_MDDR0_RESETR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_RESETR_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_RESETR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_RESETR_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_RESETR_ADDR,m,v,HWIO_N_GCCMS_MDDR0_RESETR_IN)
#define HWIO_N_GCCMS_MDDR0_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_N_GCCMS_MDDR0_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_N_GCCMS_MDDR0_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_N_GCCMS_MDDR0_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_N_GCCMS_MDDR0_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_N_GCCMS_MDDR0_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_N_GCCMS_MDDR_0_CGF4R_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000a0018)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0018)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_RMSK                                                                  0x1f3
#define HWIO_N_GCCMS_MDDR_0_CGF4R_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_0_CGF4R_ADDR, HWIO_N_GCCMS_MDDR_0_CGF4R_RMSK)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_0_CGF4R_ADDR, m)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_0_CGF4R_ADDR,v)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_0_CGF4R_ADDR,m,v,HWIO_N_GCCMS_MDDR_0_CGF4R_IN)
#define HWIO_N_GCCMS_MDDR_0_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_N_GCCMS_MDDR_0_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_N_GCCMS_MDDR_0_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_N_GCCMS_MDDR_0_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_N_GCCMS_MDDR_0_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_N_GCCMS_MDDR_0_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_N_GCCMS_MDDR0_2X_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000a0020)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0020)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_2X_CBCR_ADDR, HWIO_N_GCCMS_MDDR0_2X_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_2X_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_2X_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_2X_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR0_2X_CBCR_IN)
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR0_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR0_MISC_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000a0030)
#define HWIO_N_GCCMS_MDDR0_MISC_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0030)
#define HWIO_N_GCCMS_MDDR0_MISC_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR0_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_MISC_ADDR, HWIO_N_GCCMS_MDDR0_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR0_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR0_MISC_IN)
#define HWIO_N_GCCMS_MDDR0_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_N_GCCMS_MDDR0_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x000a0038)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0038)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_ADDR, HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_IN)
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_N_GCCMS_MDDR0_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x000a0040)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0040)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_ADDR, HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_IN)
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_N_GCCMS_MDDR0_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_N_GCCMS_MDDR0_XO_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000a0044)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000a0044)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_XO_CBCR_ADDR, HWIO_N_GCCMS_MDDR0_XO_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR0_XO_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR0_XO_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR0_XO_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR0_XO_CBCR_IN)
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR0_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR_1_BCR_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000b0000)
#define HWIO_N_GCCMS_MDDR_1_BCR_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0000)
#define HWIO_N_GCCMS_MDDR_1_BCR_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR_1_BCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_1_BCR_ADDR, HWIO_N_GCCMS_MDDR_1_BCR_RMSK)
#define HWIO_N_GCCMS_MDDR_1_BCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_1_BCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR_1_BCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_1_BCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_1_BCR_ADDR,m,v,HWIO_N_GCCMS_MDDR_1_BCR_IN)
#define HWIO_N_GCCMS_MDDR_1_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_N_GCCMS_MDDR_1_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_N_GCCMS_MDDR1_RESETR_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000b0014)
#define HWIO_N_GCCMS_MDDR1_RESETR_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0014)
#define HWIO_N_GCCMS_MDDR1_RESETR_RMSK                                                                    0x7
#define HWIO_N_GCCMS_MDDR1_RESETR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_RESETR_ADDR, HWIO_N_GCCMS_MDDR1_RESETR_RMSK)
#define HWIO_N_GCCMS_MDDR1_RESETR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_RESETR_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_RESETR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_RESETR_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_RESETR_ADDR,m,v,HWIO_N_GCCMS_MDDR1_RESETR_IN)
#define HWIO_N_GCCMS_MDDR1_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_N_GCCMS_MDDR1_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_N_GCCMS_MDDR1_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_N_GCCMS_MDDR1_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_N_GCCMS_MDDR1_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_N_GCCMS_MDDR1_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_N_GCCMS_MDDR1_2X_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000b0020)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0020)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_2X_CBCR_ADDR, HWIO_N_GCCMS_MDDR1_2X_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_2X_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_2X_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_2X_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR1_2X_CBCR_IN)
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR1_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR1_MISC_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000b0030)
#define HWIO_N_GCCMS_MDDR1_MISC_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0030)
#define HWIO_N_GCCMS_MDDR1_MISC_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR1_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_MISC_ADDR, HWIO_N_GCCMS_MDDR1_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR1_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR1_MISC_IN)
#define HWIO_N_GCCMS_MDDR1_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_N_GCCMS_MDDR1_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x000b0038)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0038)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_ADDR, HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_IN)
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_N_GCCMS_MDDR1_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x000b0040)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0040)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_ADDR, HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_IN)
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_N_GCCMS_MDDR1_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_N_GCCMS_MDDR1_XO_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000b0044)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0044)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_XO_CBCR_ADDR, HWIO_N_GCCMS_MDDR1_XO_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR1_XO_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR1_XO_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR1_XO_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR1_XO_CBCR_IN)
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR1_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR_1_CGF4R_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000b0048)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000b0048)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_RMSK                                                                  0x1f3
#define HWIO_N_GCCMS_MDDR_1_CGF4R_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_1_CGF4R_ADDR, HWIO_N_GCCMS_MDDR_1_CGF4R_RMSK)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_1_CGF4R_ADDR, m)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_1_CGF4R_ADDR,v)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_1_CGF4R_ADDR,m,v,HWIO_N_GCCMS_MDDR_1_CGF4R_IN)
#define HWIO_N_GCCMS_MDDR_1_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_N_GCCMS_MDDR_1_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_N_GCCMS_MDDR_1_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_N_GCCMS_MDDR_1_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_N_GCCMS_MDDR_1_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_N_GCCMS_MDDR_1_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_N_GCCMS_MDDR_2_BCR_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000c0000)
#define HWIO_N_GCCMS_MDDR_2_BCR_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0000)
#define HWIO_N_GCCMS_MDDR_2_BCR_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR_2_BCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_2_BCR_ADDR, HWIO_N_GCCMS_MDDR_2_BCR_RMSK)
#define HWIO_N_GCCMS_MDDR_2_BCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_2_BCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR_2_BCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_2_BCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR_2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_2_BCR_ADDR,m,v,HWIO_N_GCCMS_MDDR_2_BCR_IN)
#define HWIO_N_GCCMS_MDDR_2_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_N_GCCMS_MDDR_2_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_N_GCCMS_MDDR2_RESETR_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000c0014)
#define HWIO_N_GCCMS_MDDR2_RESETR_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0014)
#define HWIO_N_GCCMS_MDDR2_RESETR_RMSK                                                                    0x7
#define HWIO_N_GCCMS_MDDR2_RESETR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_RESETR_ADDR, HWIO_N_GCCMS_MDDR2_RESETR_RMSK)
#define HWIO_N_GCCMS_MDDR2_RESETR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_RESETR_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_RESETR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_RESETR_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_RESETR_ADDR,m,v,HWIO_N_GCCMS_MDDR2_RESETR_IN)
#define HWIO_N_GCCMS_MDDR2_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_N_GCCMS_MDDR2_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_N_GCCMS_MDDR2_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_N_GCCMS_MDDR2_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_N_GCCMS_MDDR2_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_N_GCCMS_MDDR2_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_N_GCCMS_MDDR2_2X_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000c0020)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0020)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_2X_CBCR_ADDR, HWIO_N_GCCMS_MDDR2_2X_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_2X_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_2X_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_2X_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR2_2X_CBCR_IN)
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR2_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR2_MISC_ADDR                                                               (N_GCCMS_REG_REG_BASE      + 0x000c0030)
#define HWIO_N_GCCMS_MDDR2_MISC_OFFS                                                               (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0030)
#define HWIO_N_GCCMS_MDDR2_MISC_RMSK                                                                      0x1
#define HWIO_N_GCCMS_MDDR2_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_MISC_ADDR, HWIO_N_GCCMS_MDDR2_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR2_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR2_MISC_IN)
#define HWIO_N_GCCMS_MDDR2_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_N_GCCMS_MDDR2_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_ADDR                                                        (N_GCCMS_REG_REG_BASE      + 0x000c0038)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_OFFS                                                        (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0038)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_ADDR, HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_RMSK)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_ADDR,m,v,HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_IN)
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_N_GCCMS_MDDR2_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_ADDR                                                         (N_GCCMS_REG_REG_BASE      + 0x000c0040)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_OFFS                                                         (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0040)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_ADDR, HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_IN)
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_N_GCCMS_MDDR2_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_N_GCCMS_MDDR2_XO_CBCR_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000c0044)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0044)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_XO_CBCR_ADDR, HWIO_N_GCCMS_MDDR2_XO_CBCR_RMSK)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR2_XO_CBCR_ADDR, m)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR2_XO_CBCR_ADDR,v)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR2_XO_CBCR_ADDR,m,v,HWIO_N_GCCMS_MDDR2_XO_CBCR_IN)
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_N_GCCMS_MDDR2_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_N_GCCMS_MDDR_2_CGF4R_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000c0048)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000c0048)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_RMSK                                                                  0x1f3
#define HWIO_N_GCCMS_MDDR_2_CGF4R_IN          \
        in_dword_masked(HWIO_N_GCCMS_MDDR_2_CGF4R_ADDR, HWIO_N_GCCMS_MDDR_2_CGF4R_RMSK)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_MDDR_2_CGF4R_ADDR, m)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_OUT(v)      \
        out_dword(HWIO_N_GCCMS_MDDR_2_CGF4R_ADDR,v)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_MDDR_2_CGF4R_ADDR,m,v,HWIO_N_GCCMS_MDDR_2_CGF4R_IN)
#define HWIO_N_GCCMS_MDDR_2_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_N_GCCMS_MDDR_2_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_N_GCCMS_MDDR_2_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_N_GCCMS_MDDR_2_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_N_GCCMS_MDDR_2_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_N_GCCMS_MDDR_2_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_N_GCCMS_DEBUG_CLK_CTL_ADDR                                                            (N_GCCMS_REG_REG_BASE      + 0x000e0000)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_OFFS                                                            (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0000)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_RMSK                                                                0x3fff
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_DEBUG_CLK_CTL_ADDR, HWIO_N_GCCMS_DEBUG_CLK_CTL_RMSK)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_DEBUG_CLK_CTL_ADDR,m,v,HWIO_N_GCCMS_DEBUG_CLK_CTL_IN)
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_ENABLE_BMSK                                                         0x2000
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_ENABLE_SHFT                                                            0xd
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                                 0x1000
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                                    0xc
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                         0xfff
#define HWIO_N_GCCMS_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                           0x0

#define HWIO_N_GCCMS_DEBUG_CDIVR_ADDR                                                              (N_GCCMS_REG_REG_BASE      + 0x000e0004)
#define HWIO_N_GCCMS_DEBUG_CDIVR_OFFS                                                              (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0004)
#define HWIO_N_GCCMS_DEBUG_CDIVR_RMSK                                                                 0xf0000
#define HWIO_N_GCCMS_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_N_GCCMS_DEBUG_CDIVR_ADDR, HWIO_N_GCCMS_DEBUG_CDIVR_RMSK)
#define HWIO_N_GCCMS_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_DEBUG_CDIVR_ADDR, m)
#define HWIO_N_GCCMS_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_N_GCCMS_DEBUG_CDIVR_ADDR,v)
#define HWIO_N_GCCMS_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_DEBUG_CDIVR_ADDR,m,v,HWIO_N_GCCMS_DEBUG_CDIVR_IN)
#define HWIO_N_GCCMS_DEBUG_CDIVR_CLK_DIV_BMSK                                                         0xf0000
#define HWIO_N_GCCMS_DEBUG_CDIVR_CLK_DIV_SHFT                                                            0x10

#define HWIO_N_GCCMS_TEST_BUS_CTL_ADDR                                                             (N_GCCMS_REG_REG_BASE      + 0x000e0008)
#define HWIO_N_GCCMS_TEST_BUS_CTL_OFFS                                                             (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0008)
#define HWIO_N_GCCMS_TEST_BUS_CTL_RMSK                                                                  0x117
#define HWIO_N_GCCMS_TEST_BUS_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_TEST_BUS_CTL_ADDR, HWIO_N_GCCMS_TEST_BUS_CTL_RMSK)
#define HWIO_N_GCCMS_TEST_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_TEST_BUS_CTL_ADDR, m)
#define HWIO_N_GCCMS_TEST_BUS_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_TEST_BUS_CTL_ADDR,v)
#define HWIO_N_GCCMS_TEST_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_TEST_BUS_CTL_ADDR,m,v,HWIO_N_GCCMS_TEST_BUS_CTL_IN)
#define HWIO_N_GCCMS_TEST_BUS_CTL_DTEST_SEL_BMSK                                                        0x100
#define HWIO_N_GCCMS_TEST_BUS_CTL_DTEST_SEL_SHFT                                                          0x8
#define HWIO_N_GCCMS_TEST_BUS_CTL_DBG_BUS_ENABLE_BMSK                                                    0x10
#define HWIO_N_GCCMS_TEST_BUS_CTL_DBG_BUS_ENABLE_SHFT                                                     0x4
#define HWIO_N_GCCMS_TEST_BUS_CTL_DBG_BUS_SEL_BMSK                                                        0x7
#define HWIO_N_GCCMS_TEST_BUS_CTL_DBG_BUS_SEL_SHFT                                                        0x0

#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_ADDR                                                          (N_GCCMS_REG_REG_BASE      + 0x000e0100)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_OFFS                                                          (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0100)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_RMSK                                                                0x3f
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_N_GCCMS_PLLTEST_PAD_CFG_ADDR, HWIO_N_GCCMS_PLLTEST_PAD_CFG_RMSK)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_N_GCCMS_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_N_GCCMS_PLLTEST_PAD_CFG_IN)
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                        0x3f
#define HWIO_N_GCCMS_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                         0x0

#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR                                                    (N_GCCMS_REG_REG_BASE      + 0x000e0104)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_OFFS                                                    (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0104)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_RMSK                                                      0x1fffff
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                               0x100000
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                   0x14
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                      0xfffff
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                          0x0

#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                 (N_GCCMS_REG_REG_BASE      + 0x000e0108)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                 (N_GCCMS_REG_REG_BASE_OFFS + 0x000e0108)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                  0x3ffffff
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                 0x2000000
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                      0x19
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                      0x1ffffff
#define HWIO_N_GCCMS_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                            0x0

#define HWIO_N_GCCMS_SPARE_0_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x000f0000)
#define HWIO_N_GCCMS_SPARE_0_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x000f0000)
#define HWIO_N_GCCMS_SPARE_0_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_0_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_0_ADDR, HWIO_N_GCCMS_SPARE_0_RMSK)
#define HWIO_N_GCCMS_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_0_ADDR, m)
#define HWIO_N_GCCMS_SPARE_0_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_0_ADDR,v)
#define HWIO_N_GCCMS_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_0_ADDR,m,v,HWIO_N_GCCMS_SPARE_0_IN)
#define HWIO_N_GCCMS_SPARE_0_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_0_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_1_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x000f0004)
#define HWIO_N_GCCMS_SPARE_1_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x000f0004)
#define HWIO_N_GCCMS_SPARE_1_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_1_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_1_ADDR, HWIO_N_GCCMS_SPARE_1_RMSK)
#define HWIO_N_GCCMS_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_1_ADDR, m)
#define HWIO_N_GCCMS_SPARE_1_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_1_ADDR,v)
#define HWIO_N_GCCMS_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_1_ADDR,m,v,HWIO_N_GCCMS_SPARE_1_IN)
#define HWIO_N_GCCMS_SPARE_1_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_1_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_2_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x000f0008)
#define HWIO_N_GCCMS_SPARE_2_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x000f0008)
#define HWIO_N_GCCMS_SPARE_2_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_2_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_2_ADDR, HWIO_N_GCCMS_SPARE_2_RMSK)
#define HWIO_N_GCCMS_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_2_ADDR, m)
#define HWIO_N_GCCMS_SPARE_2_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_2_ADDR,v)
#define HWIO_N_GCCMS_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_2_ADDR,m,v,HWIO_N_GCCMS_SPARE_2_IN)
#define HWIO_N_GCCMS_SPARE_2_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_2_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_3_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x000f000c)
#define HWIO_N_GCCMS_SPARE_3_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x000f000c)
#define HWIO_N_GCCMS_SPARE_3_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_3_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_3_ADDR, HWIO_N_GCCMS_SPARE_3_RMSK)
#define HWIO_N_GCCMS_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_3_ADDR, m)
#define HWIO_N_GCCMS_SPARE_3_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_3_ADDR,v)
#define HWIO_N_GCCMS_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_3_ADDR,m,v,HWIO_N_GCCMS_SPARE_3_IN)
#define HWIO_N_GCCMS_SPARE_3_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_3_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_4_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x00100000)
#define HWIO_N_GCCMS_SPARE_4_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_N_GCCMS_SPARE_4_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_4_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_4_ADDR, HWIO_N_GCCMS_SPARE_4_RMSK)
#define HWIO_N_GCCMS_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_4_ADDR, m)
#define HWIO_N_GCCMS_SPARE_4_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_4_ADDR,v)
#define HWIO_N_GCCMS_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_4_ADDR,m,v,HWIO_N_GCCMS_SPARE_4_IN)
#define HWIO_N_GCCMS_SPARE_4_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_4_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_5_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x00100004)
#define HWIO_N_GCCMS_SPARE_5_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_N_GCCMS_SPARE_5_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_5_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_5_ADDR, HWIO_N_GCCMS_SPARE_5_RMSK)
#define HWIO_N_GCCMS_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_5_ADDR, m)
#define HWIO_N_GCCMS_SPARE_5_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_5_ADDR,v)
#define HWIO_N_GCCMS_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_5_ADDR,m,v,HWIO_N_GCCMS_SPARE_5_IN)
#define HWIO_N_GCCMS_SPARE_5_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_5_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_6_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x00100008)
#define HWIO_N_GCCMS_SPARE_6_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_N_GCCMS_SPARE_6_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_6_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_6_ADDR, HWIO_N_GCCMS_SPARE_6_RMSK)
#define HWIO_N_GCCMS_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_6_ADDR, m)
#define HWIO_N_GCCMS_SPARE_6_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_6_ADDR,v)
#define HWIO_N_GCCMS_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_6_ADDR,m,v,HWIO_N_GCCMS_SPARE_6_IN)
#define HWIO_N_GCCMS_SPARE_6_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_6_SPARE_BITS_SHFT                                                              0x0

#define HWIO_N_GCCMS_SPARE_7_ADDR                                                                  (N_GCCMS_REG_REG_BASE      + 0x0010000c)
#define HWIO_N_GCCMS_SPARE_7_OFFS                                                                  (N_GCCMS_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_N_GCCMS_SPARE_7_RMSK                                                                  0xffffffff
#define HWIO_N_GCCMS_SPARE_7_IN          \
        in_dword_masked(HWIO_N_GCCMS_SPARE_7_ADDR, HWIO_N_GCCMS_SPARE_7_RMSK)
#define HWIO_N_GCCMS_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_N_GCCMS_SPARE_7_ADDR, m)
#define HWIO_N_GCCMS_SPARE_7_OUT(v)      \
        out_dword(HWIO_N_GCCMS_SPARE_7_ADDR,v)
#define HWIO_N_GCCMS_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_N_GCCMS_SPARE_7_ADDR,m,v,HWIO_N_GCCMS_SPARE_7_IN)
#define HWIO_N_GCCMS_SPARE_7_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_N_GCCMS_SPARE_7_SPARE_BITS_SHFT                                                              0x0

/*----------------------------------------------------------------------------
 * MODULE: S_GCCMS_REG
 *--------------------------------------------------------------------------*/

#define S_GCCMS_REG_REG_BASE                                                                       (S_GCCMS_BASE      + 0x00000000)
#define S_GCCMS_REG_REG_BASE_OFFS                                                                  0x00000000

#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_ADDR                                                          (S_GCCMS_REG_REG_BASE      + 0x00010000)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_OFFS                                                          (S_GCCMS_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_MODE_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_MODE_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_MODE_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_MODE_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_MODE_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_MODE_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x00010008)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_S_GCCMS_MDDR0_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR                                                     (S_GCCMS_REG_REG_BASE      + 0x00010010)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_OFFS                                                     (S_GCCMS_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_S_GCCMS_MDDR0_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00010018)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00010020)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00010020)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00010024)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00010024)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x00010028)
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x00010028)
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_STATUS_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_STATUS_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_STATUS_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00010030)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00010030)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00010034)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00010034)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_S_GCCMS_MDDR0_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00010044)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00010044)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00010050)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00010050)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR0_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00010054)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00010054)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR, HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_IN)
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_S_GCCMS_MDDR0_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_ADDR                                                          (S_GCCMS_REG_REG_BASE      + 0x00030000)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_OFFS                                                          (S_GCCMS_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_MODE_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_MODE_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_MODE_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_MODE_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_MODE_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_MODE_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x00030008)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_S_GCCMS_MDDR1_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR                                                     (S_GCCMS_REG_REG_BASE      + 0x00030010)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_OFFS                                                     (S_GCCMS_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_S_GCCMS_MDDR1_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00030018)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00030020)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00030020)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00030024)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00030024)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x00030028)
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x00030028)
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_STATUS_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_STATUS_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_STATUS_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00030030)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00030030)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00030034)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00030034)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_S_GCCMS_MDDR1_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00030044)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00030044)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00030050)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00030050)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR1_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00030054)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00030054)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR, HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_IN)
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_S_GCCMS_MDDR1_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_ADDR                                                          (S_GCCMS_REG_REG_BASE      + 0x00050000)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_OFFS                                                          (S_GCCMS_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_RMSK                                                          0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_MODE_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_MODE_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_MODE_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_MODE_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_MODE_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_MODE_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_LOCK_DET_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_LOCK_DET_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_30_25_BMSK                                          0x7e000000
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_30_25_SHFT                                                0x19
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_APC_PDN_BMSK                                                   0x1000000
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_APC_PDN_SHFT                                                        0x18
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_23_4_BMSK                                             0xfffff0
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_UNDEFINED_23_4_SHFT                                                  0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_PLLTEST_BMSK                                                         0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_PLLTEST_SHFT                                                         0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_RESET_N_BMSK                                                         0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_RESET_N_SHFT                                                         0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_BYPASSNL_BMSK                                                        0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_BYPASSNL_SHFT                                                        0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_OUTCTRL_BMSK                                                         0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_MODE_OUTCTRL_SHFT                                                         0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x00050008)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_RMSK                                                         0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_UNDEFINED_31_8_BMSK                                          0xffffff00
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_UNDEFINED_31_8_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_L_VAL_BMSK                                                         0xff
#define HWIO_S_GCCMS_MDDR2_PLL1_L_VAL_L_VAL_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR                                                     (S_GCCMS_REG_REG_BASE      + 0x00050010)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_OFFS                                                     (S_GCCMS_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_RMSK                                                     0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_UNDEFINED_31_16_BMSK                                     0xffff0000
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_UNDEFINED_31_16_SHFT                                           0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ALPHA_VAL_BMSK                                               0xffff
#define HWIO_S_GCCMS_MDDR2_PLL1_ALPHA_VAL_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00050018)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00050018)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS31_28_BMSK                                      0xf0000000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS31_28_SHFT                                            0x1c
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SSC_EN_BMSK                                                0x8000000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SSC_EN_SHFT                                                     0x1b
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BIT26_BMSK                                           0x4000000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BIT26_SHFT                                                0x1a
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ALPHA_MODE_BMSK                                            0x2000000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_ALPHA_MODE_SHFT                                                 0x19
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_MN_EN_BMSK                                                 0x1000000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_MN_EN_SHFT                                                      0x18
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS23_21_BMSK                                        0xe00000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS23_21_SHFT                                            0x15
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_DCO_POST_DIV2_BMSK                                          0x100000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_DCO_POST_DIV2_SHFT                                              0x14
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS19_13_BMSK                                         0xfe000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS19_13_SHFT                                             0xd
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_PREDIV2_EN_BMSK                                               0x1000
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_PREDIV2_EN_SHFT                                                  0xc
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS11_10_BMSK                                           0xc00
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS11_10_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_POSTDIV_CTL_BMSK                                               0x300
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_POSTDIV_CTL_SHFT                                                 0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_INV_OUTPUT_BMSK                                                 0x80
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_INV_OUTPUT_SHFT                                                  0x7
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS_6_5_BMSK                                             0x60
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_SPARE_BITS_6_5_SHFT                                              0x5
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVTEST_EN_BMSK                                                  0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVTEST_EN_SHFT                                                   0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVEARLY_EN_BMSK                                                  0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVEARLY_EN_SHFT                                                  0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX2_EN_BMSK                                                   0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX2_EN_SHFT                                                   0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX_EN_BMSK                                                    0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVAUX_EN_SHFT                                                    0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVMAIN_EN_BMSK                                                   0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_USER_CTL_LVMAIN_EN_SHFT                                                   0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00050020)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00050020)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_RMSK                                                 0xffbfffff
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_COMM_MODE_BMSK                                       0xc0000000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_COMM_MODE_SHFT                                             0x1e
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_REF_BMSK                                         0x30000000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_REF_SHFT                                               0x1c
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_DEL_BMSK                                          0x8000000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_SAR_DEL_SHFT                                               0x1b
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_BMSK                                      0x4000000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_ICP_REF_SEL_SHFT                                           0x1a
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_REF_TRIM_BMSK                                         0x3800000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_REF_TRIM_SHFT                                              0x17
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_BMSK                                 0x300000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_FBC_ALPHA_CAL_SEL_SHFT                                     0x14
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_BMSK                                   0xc0000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_BETA_CAL_SEL_SHFT                                      0x12
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_BMSK                                0x30000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_DOUBLET_LEN_SEL_SHFT                                   0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_BMSK                                  0xc000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_BBC_UPDATE_LEN_SEL_SHFT                                     0xe
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_P_FFA_SEL_BMSK                                           0x3c00
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_P_FFA_SEL_SHFT                                              0xa
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_BMSK                                           0x300
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_TM_SEL_SHFT                                             0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_BMSK                                            0xc0
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_TM_SEL_SHFT                                             0x6
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_BMSK                                           0x30
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_P_FFA_SEL_SHFT                                            0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_BMSK                                            0xc
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_K_I_FFA_SEL_SHFT                                            0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_PFD_DZSEL_BMSK                                              0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_LO_PFD_DZSEL_SHFT                                              0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x00050024)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00050024)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RMSK                                                 0xfffffbff
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RSV_BMSK                                             0xffffe000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_RSV_SHFT                                                    0xd
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_BMSK                            0x1000
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_CTRL_OVERRIDE_SHFT                               0xc
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_BMSK                             0x800
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CFA_GLITCH_DETECT_BYPASS_SHFT                               0xb
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_BMSK                                       0x3c0
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_ADJ_SHFT                                         0x6
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_BMSK                                         0x20
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DUTY_CYCLE_EN_SHFT                                          0x5
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_BMSK                                          0x18
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_DROOP_EN_DLY_SHFT                                           0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_BMSK                                 0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_ENABLE_LOW_JITTER_MODE_SHFT                                 0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_BMSK                                    0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_CONFIG_CTL_HI_CHARGE_PUMP_REF_ADJ_SHFT                                    0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x00050028)
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x00050028)
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_RMSK                                                        0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_STATUS_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_STATUS_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_STATUS_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_STATUS_BMSK                                                 0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_STATUS_STATUS_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00050030)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00050030)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RMSK                                                   0xfffff7ff
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_BMSK                           0xe0000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_VALUE_0_SHFT                                 0x1d
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_BMSK            0x18000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_THRESHOLD_SEL_D_FINE_OVERRIDE_VAL_SHFT                  0x1b
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_BMSK           0x4000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_LOCK_FAILURE_TIMEOUT_D_FINE_OVERRIDE_VAL_SHFT                0x1a
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_BMSK                                    0x2000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_D_FINE_OVERRIDE_SHFT                                         0x19
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_BMSK                               0x1fc0000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_VALUE_SHFT                                    0x12
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_BMSK                                       0x20000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_G_BWC_OVERRIDE_SHFT                                          0x11
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_STAY_IN_CFA_BMSK                                          0x10000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_STAY_IN_CFA_SHFT                                             0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_FFA_BMSK                                              0x8000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_FFA_SHFT                                                 0xf
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_CFA_BMSK                                              0x4000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_SKIP_CFA_SHFT                                                 0xe
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_BMSK                                    0x2000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_FFA_TM_ACCUM_SHFT                                       0xd
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_BMSK                                       0x1000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_RESET_CFA_ACCUM_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DISABLE_LFSR_BMSK                                           0x400
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DISABLE_LFSR_SHFT                                             0xa
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ENABLE_BBC_BMSK                                             0x200
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ENABLE_BBC_SHFT                                               0x9
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_BMSK                                         0x1c0
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_PLL_STATUS_SEL_SHFT                                           0x6
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DTEST_SEL_BMSK                                               0x20
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_DTEST_SEL_SHFT                                                0x5
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_BYP_TESTAMP_BMSK                                             0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_BYP_TESTAMP_SHFT                                              0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_BMSK                                     0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_SEL_NMOSC_CFG_SHFT                                     0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_BMSK                                     0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_SEL_NMOSC_CFG_SHFT                                     0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_EN_BMSK                                                0x2
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST1_EN_SHFT                                                0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_EN_BMSK                                                0x1
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_LO_ATEST0_EN_SHFT                                                0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR                                                   (S_GCCMS_REG_REG_BASE      + 0x00050034)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OFFS                                                   (S_GCCMS_REG_REG_BASE_OFFS + 0x00050034)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_RMSK                                                   0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_FLIPY_BMSK                                             0x80000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_FLIPY_SHFT                                                   0x1f
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_BMSK                            0x40000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_POWER_DOWN_SHFT                                  0x1e
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_FBC_BMSK                                        0x20000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_FBC_SHFT                                              0x1d
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_BMSK                              0x1c000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_VALUE_SHFT                                    0x1a
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_BMSK                                     0x2000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_PTUNE_OVERRIDE_SHFT                                          0x19
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_DIV_DC_SEL_BMSK                                         0x1000000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_DIV_DC_SEL_SHFT                                              0x18
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_BMSK                                   0x800000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SSC_MODE_NGEN_CFG_SHFT                                       0x17
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_CFG_BMSK                                            0x400000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_CFG_SHFT                                                0x16
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_EN_BMSK                                             0x200000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NGEN_EN_SHFT                                                 0x15
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_BMSK                             0x100000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_CHARGE_PUMP_BIAS_BYPASS_SHFT                                 0x14
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_BMSK                                0x80000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENABLE_DEM_IN_DCO_DAC_SHFT                                   0x13
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NMOSC_EN_BMSK                                             0x40000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_NMOSC_EN_SHFT                                                0x12
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_LV_TEST_SEL_BMSK                                          0x20000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_LV_TEST_SEL_SHFT                                             0x11
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SHMOO_EN_BMSK                                             0x10000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SHMOO_EN_SHFT                                                0x10
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_BMSK                                      0x8000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ADC_TEST_CLK_SEL_SHFT                                         0xf
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_BMSK                       0x4000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_SEL_GLITCH_FILTER_IN_CTUNE_PATH_SHFT                          0xe
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_SEL_BMSK                                             0x2000
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_SEL_SHFT                                                0xd
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_VAL_BMSK                                             0x1ff0
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_EXT_VAL_SHFT                                                0x4
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_BMSK                                       0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_ENTER_OLC_MODE_SEL_SHFT                                       0x3
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_BMSK                                  0x7
#define HWIO_S_GCCMS_MDDR2_PLL1_TEST_CTL_HI_D_FINE_OVERRIDE_VALUE_1_SHFT                                  0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00050044)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00050044)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_DELTA_ALPHA_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR                                               (S_GCCMS_REG_REG_BASE      + 0x00050050)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OFFS                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x00050050)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_RMSK                                               0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_BMSK                                0xffffff00
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_UNDEFINED_31_8_SHFT                                       0x8
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_VAL_BMSK                                                 0xff
#define HWIO_S_GCCMS_MDDR2_PLL1_SSC_UPDATE_RATE_VAL_SHFT                                                  0x0

#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR                                                      (S_GCCMS_REG_REG_BASE      + 0x00050054)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_OFFS                                                      (S_GCCMS_REG_REG_BASE_OFFS + 0x00050054)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_RMSK                                                      0xffffffff
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR, HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_RMSK)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_ADDR,m,v,HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_IN)
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_RESERBED_BITS31_12_BMSK                                   0xfffff000
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_RESERBED_BITS31_12_SHFT                                          0xc
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_BIST_CTL_BMSK                                                  0xfff
#define HWIO_S_GCCMS_MDDR2_PLL1_BIST_CTL_BIST_CTL_SHFT                                                    0x0

#define HWIO_S_GCCMS_AHB_CBCR_ADDR                                                                 (S_GCCMS_REG_REG_BASE      + 0x00080000)
#define HWIO_S_GCCMS_AHB_CBCR_OFFS                                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x00080000)
#define HWIO_S_GCCMS_AHB_CBCR_RMSK                                                                 0x80000001
#define HWIO_S_GCCMS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_AHB_CBCR_ADDR, HWIO_S_GCCMS_AHB_CBCR_RMSK)
#define HWIO_S_GCCMS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_AHB_CBCR_ADDR, m)
#define HWIO_S_GCCMS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_AHB_CBCR_ADDR,v)
#define HWIO_S_GCCMS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_AHB_CBCR_ADDR,m,v,HWIO_S_GCCMS_AHB_CBCR_IN)
#define HWIO_S_GCCMS_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_S_GCCMS_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_S_GCCMS_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_S_GCCMS_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_S_GCCMS_IM_SLEEP_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x00080004)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_IM_SLEEP_CBCR_ADDR, HWIO_S_GCCMS_IM_SLEEP_CBCR_RMSK)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_IM_SLEEP_CBCR_ADDR,m,v,HWIO_S_GCCMS_IM_SLEEP_CBCR_IN)
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_XO_DIV4_CBCR_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x00080008)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_RMSK                                                             0x80000001
#define HWIO_S_GCCMS_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_XO_DIV4_CBCR_ADDR, HWIO_S_GCCMS_XO_DIV4_CBCR_RMSK)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_XO_DIV4_CBCR_ADDR, m)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_XO_DIV4_CBCR_ADDR,v)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_XO_DIV4_CBCR_ADDR,m,v,HWIO_S_GCCMS_XO_DIV4_CBCR_IN)
#define HWIO_S_GCCMS_XO_DIV4_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_S_GCCMS_XO_DIV4_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_S_GCCMS_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_S_GCCMS_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_S_GCCMS_MDDR_0_BCR_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000a0000)
#define HWIO_S_GCCMS_MDDR_0_BCR_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0000)
#define HWIO_S_GCCMS_MDDR_0_BCR_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR_0_BCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_0_BCR_ADDR, HWIO_S_GCCMS_MDDR_0_BCR_RMSK)
#define HWIO_S_GCCMS_MDDR_0_BCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_0_BCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR_0_BCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_0_BCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_0_BCR_ADDR,m,v,HWIO_S_GCCMS_MDDR_0_BCR_IN)
#define HWIO_S_GCCMS_MDDR_0_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_S_GCCMS_MDDR_0_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_S_GCCMS_MDDR0_RESETR_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000a0014)
#define HWIO_S_GCCMS_MDDR0_RESETR_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0014)
#define HWIO_S_GCCMS_MDDR0_RESETR_RMSK                                                                    0x7
#define HWIO_S_GCCMS_MDDR0_RESETR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_RESETR_ADDR, HWIO_S_GCCMS_MDDR0_RESETR_RMSK)
#define HWIO_S_GCCMS_MDDR0_RESETR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_RESETR_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_RESETR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_RESETR_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_RESETR_ADDR,m,v,HWIO_S_GCCMS_MDDR0_RESETR_IN)
#define HWIO_S_GCCMS_MDDR0_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_S_GCCMS_MDDR0_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_S_GCCMS_MDDR0_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_S_GCCMS_MDDR0_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_S_GCCMS_MDDR0_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_S_GCCMS_MDDR0_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_S_GCCMS_MDDR_0_CGF4R_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000a0018)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0018)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_RMSK                                                                  0x1f3
#define HWIO_S_GCCMS_MDDR_0_CGF4R_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_0_CGF4R_ADDR, HWIO_S_GCCMS_MDDR_0_CGF4R_RMSK)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_0_CGF4R_ADDR, m)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_0_CGF4R_ADDR,v)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_0_CGF4R_ADDR,m,v,HWIO_S_GCCMS_MDDR_0_CGF4R_IN)
#define HWIO_S_GCCMS_MDDR_0_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_S_GCCMS_MDDR_0_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_S_GCCMS_MDDR_0_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_S_GCCMS_MDDR_0_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_S_GCCMS_MDDR_0_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_S_GCCMS_MDDR_0_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_S_GCCMS_MDDR0_2X_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000a0020)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0020)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_2X_CBCR_ADDR, HWIO_S_GCCMS_MDDR0_2X_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_2X_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_2X_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_2X_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR0_2X_CBCR_IN)
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR0_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR0_MISC_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000a0030)
#define HWIO_S_GCCMS_MDDR0_MISC_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0030)
#define HWIO_S_GCCMS_MDDR0_MISC_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR0_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_MISC_ADDR, HWIO_S_GCCMS_MDDR0_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR0_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR0_MISC_IN)
#define HWIO_S_GCCMS_MDDR0_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_S_GCCMS_MDDR0_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x000a0038)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0038)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_ADDR, HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_IN)
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_S_GCCMS_MDDR0_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x000a0040)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0040)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_ADDR, HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_IN)
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_S_GCCMS_MDDR0_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_S_GCCMS_MDDR0_XO_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000a0044)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000a0044)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_XO_CBCR_ADDR, HWIO_S_GCCMS_MDDR0_XO_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR0_XO_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR0_XO_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR0_XO_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR0_XO_CBCR_IN)
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR0_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR_1_BCR_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000b0000)
#define HWIO_S_GCCMS_MDDR_1_BCR_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0000)
#define HWIO_S_GCCMS_MDDR_1_BCR_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR_1_BCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_1_BCR_ADDR, HWIO_S_GCCMS_MDDR_1_BCR_RMSK)
#define HWIO_S_GCCMS_MDDR_1_BCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_1_BCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR_1_BCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_1_BCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_1_BCR_ADDR,m,v,HWIO_S_GCCMS_MDDR_1_BCR_IN)
#define HWIO_S_GCCMS_MDDR_1_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_S_GCCMS_MDDR_1_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_S_GCCMS_MDDR1_RESETR_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000b0014)
#define HWIO_S_GCCMS_MDDR1_RESETR_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0014)
#define HWIO_S_GCCMS_MDDR1_RESETR_RMSK                                                                    0x7
#define HWIO_S_GCCMS_MDDR1_RESETR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_RESETR_ADDR, HWIO_S_GCCMS_MDDR1_RESETR_RMSK)
#define HWIO_S_GCCMS_MDDR1_RESETR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_RESETR_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_RESETR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_RESETR_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_RESETR_ADDR,m,v,HWIO_S_GCCMS_MDDR1_RESETR_IN)
#define HWIO_S_GCCMS_MDDR1_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_S_GCCMS_MDDR1_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_S_GCCMS_MDDR1_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_S_GCCMS_MDDR1_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_S_GCCMS_MDDR1_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_S_GCCMS_MDDR1_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_S_GCCMS_MDDR1_2X_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000b0020)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0020)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_2X_CBCR_ADDR, HWIO_S_GCCMS_MDDR1_2X_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_2X_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_2X_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_2X_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR1_2X_CBCR_IN)
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR1_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR1_MISC_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000b0030)
#define HWIO_S_GCCMS_MDDR1_MISC_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0030)
#define HWIO_S_GCCMS_MDDR1_MISC_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR1_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_MISC_ADDR, HWIO_S_GCCMS_MDDR1_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR1_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR1_MISC_IN)
#define HWIO_S_GCCMS_MDDR1_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_S_GCCMS_MDDR1_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x000b0038)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0038)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_ADDR, HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_IN)
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_S_GCCMS_MDDR1_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x000b0040)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0040)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_ADDR, HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_IN)
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_S_GCCMS_MDDR1_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_S_GCCMS_MDDR1_XO_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000b0044)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0044)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_XO_CBCR_ADDR, HWIO_S_GCCMS_MDDR1_XO_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR1_XO_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR1_XO_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR1_XO_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR1_XO_CBCR_IN)
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR1_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR_1_CGF4R_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000b0048)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000b0048)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_RMSK                                                                  0x1f3
#define HWIO_S_GCCMS_MDDR_1_CGF4R_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_1_CGF4R_ADDR, HWIO_S_GCCMS_MDDR_1_CGF4R_RMSK)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_1_CGF4R_ADDR, m)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_1_CGF4R_ADDR,v)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_1_CGF4R_ADDR,m,v,HWIO_S_GCCMS_MDDR_1_CGF4R_IN)
#define HWIO_S_GCCMS_MDDR_1_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_S_GCCMS_MDDR_1_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_S_GCCMS_MDDR_1_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_S_GCCMS_MDDR_1_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_S_GCCMS_MDDR_1_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_S_GCCMS_MDDR_1_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_S_GCCMS_MDDR_2_BCR_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000c0000)
#define HWIO_S_GCCMS_MDDR_2_BCR_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0000)
#define HWIO_S_GCCMS_MDDR_2_BCR_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR_2_BCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_2_BCR_ADDR, HWIO_S_GCCMS_MDDR_2_BCR_RMSK)
#define HWIO_S_GCCMS_MDDR_2_BCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_2_BCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR_2_BCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_2_BCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR_2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_2_BCR_ADDR,m,v,HWIO_S_GCCMS_MDDR_2_BCR_IN)
#define HWIO_S_GCCMS_MDDR_2_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_S_GCCMS_MDDR_2_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_S_GCCMS_MDDR2_RESETR_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000c0014)
#define HWIO_S_GCCMS_MDDR2_RESETR_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0014)
#define HWIO_S_GCCMS_MDDR2_RESETR_RMSK                                                                    0x7
#define HWIO_S_GCCMS_MDDR2_RESETR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_RESETR_ADDR, HWIO_S_GCCMS_MDDR2_RESETR_RMSK)
#define HWIO_S_GCCMS_MDDR2_RESETR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_RESETR_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_RESETR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_RESETR_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_RESETR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_RESETR_ADDR,m,v,HWIO_S_GCCMS_MDDR2_RESETR_IN)
#define HWIO_S_GCCMS_MDDR2_RESETR_CORE_ARES_BMSK                                                          0x4
#define HWIO_S_GCCMS_MDDR2_RESETR_CORE_ARES_SHFT                                                          0x2
#define HWIO_S_GCCMS_MDDR2_RESETR_APB_ARES_BMSK                                                           0x2
#define HWIO_S_GCCMS_MDDR2_RESETR_APB_ARES_SHFT                                                           0x1
#define HWIO_S_GCCMS_MDDR2_RESETR_PHY_ARES_BMSK                                                           0x1
#define HWIO_S_GCCMS_MDDR2_RESETR_PHY_ARES_SHFT                                                           0x0

#define HWIO_S_GCCMS_MDDR2_2X_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000c0020)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0020)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_2X_CBCR_ADDR, HWIO_S_GCCMS_MDDR2_2X_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_2X_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_2X_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_2X_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR2_2X_CBCR_IN)
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR2_2X_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR2_MISC_ADDR                                                               (S_GCCMS_REG_REG_BASE      + 0x000c0030)
#define HWIO_S_GCCMS_MDDR2_MISC_OFFS                                                               (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0030)
#define HWIO_S_GCCMS_MDDR2_MISC_RMSK                                                                      0x1
#define HWIO_S_GCCMS_MDDR2_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_MISC_ADDR, HWIO_S_GCCMS_MDDR2_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR2_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR2_MISC_IN)
#define HWIO_S_GCCMS_MDDR2_MISC_CORE_CLK_EN_BMSK                                                          0x1
#define HWIO_S_GCCMS_MDDR2_MISC_CORE_CLK_EN_SHFT                                                          0x0

#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_ADDR                                                        (S_GCCMS_REG_REG_BASE      + 0x000c0038)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_OFFS                                                        (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0038)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_RMSK                                                               0x1
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_ADDR, HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_RMSK)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_ADDR,m,v,HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_IN)
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_BMSK                                           0x1
#define HWIO_S_GCCMS_MDDR2_CLKGEN_MISC_PCIE_CLKGEN_PWRDN_B_SHFT                                           0x0

#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_ADDR                                                         (S_GCCMS_REG_REG_BASE      + 0x000c0040)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_OFFS                                                         (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0040)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_ADDR, HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_IN)
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_S_GCCMS_MDDR2_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_S_GCCMS_MDDR2_XO_CBCR_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000c0044)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0044)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_RMSK                                                            0x80000001
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_XO_CBCR_ADDR, HWIO_S_GCCMS_MDDR2_XO_CBCR_RMSK)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR2_XO_CBCR_ADDR, m)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR2_XO_CBCR_ADDR,v)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR2_XO_CBCR_ADDR,m,v,HWIO_S_GCCMS_MDDR2_XO_CBCR_IN)
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_S_GCCMS_MDDR2_XO_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_S_GCCMS_MDDR_2_CGF4R_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000c0048)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000c0048)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_RMSK                                                                  0x1f3
#define HWIO_S_GCCMS_MDDR_2_CGF4R_IN          \
        in_dword_masked(HWIO_S_GCCMS_MDDR_2_CGF4R_ADDR, HWIO_S_GCCMS_MDDR_2_CGF4R_RMSK)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_MDDR_2_CGF4R_ADDR, m)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_OUT(v)      \
        out_dword(HWIO_S_GCCMS_MDDR_2_CGF4R_ADDR,v)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_MDDR_2_CGF4R_ADDR,m,v,HWIO_S_GCCMS_MDDR_2_CGF4R_IN)
#define HWIO_S_GCCMS_MDDR_2_CGF4R_ROOT_EN_BMSK                                                          0x100
#define HWIO_S_GCCMS_MDDR_2_CGF4R_ROOT_EN_SHFT                                                            0x8
#define HWIO_S_GCCMS_MDDR_2_CGF4R_MUX_SEL_STATUS_BMSK                                                    0xf0
#define HWIO_S_GCCMS_MDDR_2_CGF4R_MUX_SEL_STATUS_SHFT                                                     0x4
#define HWIO_S_GCCMS_MDDR_2_CGF4R_MUX_SEL_BMSK                                                            0x3
#define HWIO_S_GCCMS_MDDR_2_CGF4R_MUX_SEL_SHFT                                                            0x0

#define HWIO_S_GCCMS_DEBUG_CLK_CTL_ADDR                                                            (S_GCCMS_REG_REG_BASE      + 0x000e0000)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_OFFS                                                            (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0000)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_RMSK                                                                0x3fff
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_DEBUG_CLK_CTL_ADDR, HWIO_S_GCCMS_DEBUG_CLK_CTL_RMSK)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_DEBUG_CLK_CTL_ADDR,m,v,HWIO_S_GCCMS_DEBUG_CLK_CTL_IN)
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_ENABLE_BMSK                                                         0x2000
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_ENABLE_SHFT                                                            0xd
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                                 0x1000
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                                    0xc
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                         0xfff
#define HWIO_S_GCCMS_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                           0x0

#define HWIO_S_GCCMS_DEBUG_CDIVR_ADDR                                                              (S_GCCMS_REG_REG_BASE      + 0x000e0004)
#define HWIO_S_GCCMS_DEBUG_CDIVR_OFFS                                                              (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0004)
#define HWIO_S_GCCMS_DEBUG_CDIVR_RMSK                                                                 0xf0000
#define HWIO_S_GCCMS_DEBUG_CDIVR_IN          \
        in_dword_masked(HWIO_S_GCCMS_DEBUG_CDIVR_ADDR, HWIO_S_GCCMS_DEBUG_CDIVR_RMSK)
#define HWIO_S_GCCMS_DEBUG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_DEBUG_CDIVR_ADDR, m)
#define HWIO_S_GCCMS_DEBUG_CDIVR_OUT(v)      \
        out_dword(HWIO_S_GCCMS_DEBUG_CDIVR_ADDR,v)
#define HWIO_S_GCCMS_DEBUG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_DEBUG_CDIVR_ADDR,m,v,HWIO_S_GCCMS_DEBUG_CDIVR_IN)
#define HWIO_S_GCCMS_DEBUG_CDIVR_CLK_DIV_BMSK                                                         0xf0000
#define HWIO_S_GCCMS_DEBUG_CDIVR_CLK_DIV_SHFT                                                            0x10

#define HWIO_S_GCCMS_TEST_BUS_CTL_ADDR                                                             (S_GCCMS_REG_REG_BASE      + 0x000e0008)
#define HWIO_S_GCCMS_TEST_BUS_CTL_OFFS                                                             (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0008)
#define HWIO_S_GCCMS_TEST_BUS_CTL_RMSK                                                                  0x117
#define HWIO_S_GCCMS_TEST_BUS_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_TEST_BUS_CTL_ADDR, HWIO_S_GCCMS_TEST_BUS_CTL_RMSK)
#define HWIO_S_GCCMS_TEST_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_TEST_BUS_CTL_ADDR, m)
#define HWIO_S_GCCMS_TEST_BUS_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_TEST_BUS_CTL_ADDR,v)
#define HWIO_S_GCCMS_TEST_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_TEST_BUS_CTL_ADDR,m,v,HWIO_S_GCCMS_TEST_BUS_CTL_IN)
#define HWIO_S_GCCMS_TEST_BUS_CTL_DTEST_SEL_BMSK                                                        0x100
#define HWIO_S_GCCMS_TEST_BUS_CTL_DTEST_SEL_SHFT                                                          0x8
#define HWIO_S_GCCMS_TEST_BUS_CTL_DBG_BUS_ENABLE_BMSK                                                    0x10
#define HWIO_S_GCCMS_TEST_BUS_CTL_DBG_BUS_ENABLE_SHFT                                                     0x4
#define HWIO_S_GCCMS_TEST_BUS_CTL_DBG_BUS_SEL_BMSK                                                        0x7
#define HWIO_S_GCCMS_TEST_BUS_CTL_DBG_BUS_SEL_SHFT                                                        0x0

#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_ADDR                                                          (S_GCCMS_REG_REG_BASE      + 0x000e0100)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_OFFS                                                          (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0100)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_RMSK                                                                0x3f
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_S_GCCMS_PLLTEST_PAD_CFG_ADDR, HWIO_S_GCCMS_PLLTEST_PAD_CFG_RMSK)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_S_GCCMS_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_S_GCCMS_PLLTEST_PAD_CFG_IN)
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                        0x3f
#define HWIO_S_GCCMS_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                         0x0

#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR                                                    (S_GCCMS_REG_REG_BASE      + 0x000e0104)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_OFFS                                                    (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0104)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_RMSK                                                      0x1fffff
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                               0x100000
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                   0x14
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                      0xfffff
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                          0x0

#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                 (S_GCCMS_REG_REG_BASE      + 0x000e0108)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                 (S_GCCMS_REG_REG_BASE_OFFS + 0x000e0108)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                  0x3ffffff
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                 0x2000000
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                      0x19
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                      0x1ffffff
#define HWIO_S_GCCMS_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                            0x0

#define HWIO_S_GCCMS_SPARE_0_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x000f0000)
#define HWIO_S_GCCMS_SPARE_0_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x000f0000)
#define HWIO_S_GCCMS_SPARE_0_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_0_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_0_ADDR, HWIO_S_GCCMS_SPARE_0_RMSK)
#define HWIO_S_GCCMS_SPARE_0_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_0_ADDR, m)
#define HWIO_S_GCCMS_SPARE_0_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_0_ADDR,v)
#define HWIO_S_GCCMS_SPARE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_0_ADDR,m,v,HWIO_S_GCCMS_SPARE_0_IN)
#define HWIO_S_GCCMS_SPARE_0_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_0_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_1_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x000f0004)
#define HWIO_S_GCCMS_SPARE_1_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x000f0004)
#define HWIO_S_GCCMS_SPARE_1_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_1_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_1_ADDR, HWIO_S_GCCMS_SPARE_1_RMSK)
#define HWIO_S_GCCMS_SPARE_1_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_1_ADDR, m)
#define HWIO_S_GCCMS_SPARE_1_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_1_ADDR,v)
#define HWIO_S_GCCMS_SPARE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_1_ADDR,m,v,HWIO_S_GCCMS_SPARE_1_IN)
#define HWIO_S_GCCMS_SPARE_1_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_1_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_2_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x000f0008)
#define HWIO_S_GCCMS_SPARE_2_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x000f0008)
#define HWIO_S_GCCMS_SPARE_2_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_2_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_2_ADDR, HWIO_S_GCCMS_SPARE_2_RMSK)
#define HWIO_S_GCCMS_SPARE_2_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_2_ADDR, m)
#define HWIO_S_GCCMS_SPARE_2_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_2_ADDR,v)
#define HWIO_S_GCCMS_SPARE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_2_ADDR,m,v,HWIO_S_GCCMS_SPARE_2_IN)
#define HWIO_S_GCCMS_SPARE_2_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_2_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_3_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x000f000c)
#define HWIO_S_GCCMS_SPARE_3_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x000f000c)
#define HWIO_S_GCCMS_SPARE_3_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_3_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_3_ADDR, HWIO_S_GCCMS_SPARE_3_RMSK)
#define HWIO_S_GCCMS_SPARE_3_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_3_ADDR, m)
#define HWIO_S_GCCMS_SPARE_3_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_3_ADDR,v)
#define HWIO_S_GCCMS_SPARE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_3_ADDR,m,v,HWIO_S_GCCMS_SPARE_3_IN)
#define HWIO_S_GCCMS_SPARE_3_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_3_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_4_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x00100000)
#define HWIO_S_GCCMS_SPARE_4_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x00100000)
#define HWIO_S_GCCMS_SPARE_4_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_4_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_4_ADDR, HWIO_S_GCCMS_SPARE_4_RMSK)
#define HWIO_S_GCCMS_SPARE_4_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_4_ADDR, m)
#define HWIO_S_GCCMS_SPARE_4_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_4_ADDR,v)
#define HWIO_S_GCCMS_SPARE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_4_ADDR,m,v,HWIO_S_GCCMS_SPARE_4_IN)
#define HWIO_S_GCCMS_SPARE_4_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_4_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_5_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x00100004)
#define HWIO_S_GCCMS_SPARE_5_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x00100004)
#define HWIO_S_GCCMS_SPARE_5_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_5_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_5_ADDR, HWIO_S_GCCMS_SPARE_5_RMSK)
#define HWIO_S_GCCMS_SPARE_5_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_5_ADDR, m)
#define HWIO_S_GCCMS_SPARE_5_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_5_ADDR,v)
#define HWIO_S_GCCMS_SPARE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_5_ADDR,m,v,HWIO_S_GCCMS_SPARE_5_IN)
#define HWIO_S_GCCMS_SPARE_5_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_5_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_6_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x00100008)
#define HWIO_S_GCCMS_SPARE_6_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x00100008)
#define HWIO_S_GCCMS_SPARE_6_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_6_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_6_ADDR, HWIO_S_GCCMS_SPARE_6_RMSK)
#define HWIO_S_GCCMS_SPARE_6_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_6_ADDR, m)
#define HWIO_S_GCCMS_SPARE_6_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_6_ADDR,v)
#define HWIO_S_GCCMS_SPARE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_6_ADDR,m,v,HWIO_S_GCCMS_SPARE_6_IN)
#define HWIO_S_GCCMS_SPARE_6_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_6_SPARE_BITS_SHFT                                                              0x0

#define HWIO_S_GCCMS_SPARE_7_ADDR                                                                  (S_GCCMS_REG_REG_BASE      + 0x0010000c)
#define HWIO_S_GCCMS_SPARE_7_OFFS                                                                  (S_GCCMS_REG_REG_BASE_OFFS + 0x0010000c)
#define HWIO_S_GCCMS_SPARE_7_RMSK                                                                  0xffffffff
#define HWIO_S_GCCMS_SPARE_7_IN          \
        in_dword_masked(HWIO_S_GCCMS_SPARE_7_ADDR, HWIO_S_GCCMS_SPARE_7_RMSK)
#define HWIO_S_GCCMS_SPARE_7_INM(m)      \
        in_dword_masked(HWIO_S_GCCMS_SPARE_7_ADDR, m)
#define HWIO_S_GCCMS_SPARE_7_OUT(v)      \
        out_dword(HWIO_S_GCCMS_SPARE_7_ADDR,v)
#define HWIO_S_GCCMS_SPARE_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_S_GCCMS_SPARE_7_ADDR,m,v,HWIO_S_GCCMS_SPARE_7_IN)
#define HWIO_S_GCCMS_SPARE_7_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_S_GCCMS_SPARE_7_SPARE_BITS_SHFT                                                              0x0


#endif /* __HALCLKHWIO_H__ */
