### Paging
- Process의 virtual ememory를 동일한 사이즈의 page 단위로 나눔
- Virtual memory의 내용이 page단위로 noncontiguous하게 저장됨
- 일부는 backing storage에, 일부는 physical memory에 저장

즉, 프로그램을 구성하는 논리적인 메모리를 `동일한 크기의 페이지로 잘라서` 각각의 페이지별로 물리적인 메모리의 적당한&비어있는 위치에 올라갈 수 있게 하는 기법


<기본 방법>
\- physical meory를 동일한 크기의 frame으로 나눔
\- logical memory를 동일 크기의 page로 나눔 (frame과 같은 크기)
\- 모든 가용 frame들을 관리
\- **`page table`을 사용하여 logical address를 physical address로 변환**
\- External fragmentation 발생 안함
\- Internal fragmentation 발생 가능


> - **paging table**
페이지 테이블은 논리적인 페이지 N이 물리적인 메모리의 몇 번째 frame에 올라가 있는지 알려준다. 논리적인 메모리의 페이지 개수만큼 엔트리(entry)가 존재한다.
>  
\- **page table을 통한 주소 변환은 엔트리를 전부 서치할 필요는 없다.** 페이지 번호 p가 주어지면 배열(페이지 테이블)의 인덱스, 즉 위에서부터 p번째 엔트리로 가면 주소 변환이 바로 이루어지기 때문이다.
> 	
> 그런데, 프로그램 하나의 주소 공간이 약 백 만개의 페이지로 잘린다. 그렇다면 100만 개의 엔트리가 CPU의 레지스터 안에 들어갈 수 있는가? 없다. 결국, 주소 변환에 사용되는 paging table도 메모리에 저장해야 한다. 

#### Implementation of Page Table
- Page table은 main memory에 상주한다 
- `Page-table base register(PTBR)` 가 page table을 가리킴
- `Page-table length register(PTLR)` 가 테이블 크기를 보관
- 모든 메모리 접근 연산에는 2번의 memory access가 필요
    - page table 접근 1번
    - 실제 data/instruction 접근 1번
- 속도 향상을 위해 `associative register` 혹은 `translation look-aside buffer(TLB)` 라 불리는 고속의 **lookup hardware cache** 사용. TLB는 **page table에서 빈번히 참조되는 일부 엔트리를 caching 하고 있다.** 

> **`TLB`** 는 page table의 정보 전체가 아닌 **일부만**을 담고 있다. 
> \- `parallel search` 가 가능하다. 
> \- TLB는 **context switch** 때 `flush` (remove old entries) (왜냐, 프로세스마다 주소 변환 정보가 다르기 때문에)

CPU가 논리적인 주소(page #)를 주게되면, 메모리 상에 있는 page table에 접근하기 전에 TLB를 먼저 검색해봐서, 혹시 TLB에 저장된 정보를 이용하여 주소 변환이 가능한지 체크한다.
**i) 해당 `page #` 가 TLB에 저장되어 있다면**
**`frame #`** 를 바로 얻어서 주소 변환이 이루어져 물리적인 메모리에 접근 (memory access 1회)
**ii) TBL에 저장되어 있지 않다면,** (TLB miss)
page table로부터 **`frame #`** 을 얻어 주소 변환을 하고, 메모리에 접근 (memory access 2회)

#### Effective Access Time
- Associative register lookup time = ε
- memory cycle time = 1
- Hit ratio = α
	- associative register(TLB)에서 찾아지는 비율
```
Effective Access Time(EAT)
		<hit>        <miss>	
EAT = (1 + ε)α + (2 + ε)(1 - α)
	= 2 + ε - α
```
\- TLB에서 주소 변환 정보가 찾아지는 비율(α)만큼은 TLB 접근시간(ε)과 실제 데이터를 접근하는 메모리 접근시간(1)이 걸릴 것이다.
\- 주소 변환 정보가 TLB에서 찾아지지 않는 비율(1 - α)만큼은 TLB 접근시간(ε), 메모리 상에 있는 page table 접근시간(1), 실제 데이터에 접근하는 메모리 접근시간(1)이 걸릴 것이다. 

`결론` : TLB로부터 주소 변환이 되는 비율(α)이 굉장히 높기 때문에 2 + ε - α 이 page table만 있을 때의 접근시간(2)보다는 훨씬 작은 값이 된다.  

#### Two-Level Page Table![](https://velog.velcdn.com/images/ddongpuri/post/72b81b47-d4c3-4c1b-a43f-6ec3ee87fc51/image.png)
- logical address (on 32-bit machine with 4K page size)의 구성
	\- 20 bit의 page number
\- 12 bit의 page offset
- page table 자체가 page로 구성되기 때문에 page number는 다음과 같이 나뉜다 (각 page table entry가 4B)
	- 10-bit의 page number
 \- 10-bit의 page offset
- 따라서, logical address는 다음과 같다. 
\- P1은 outer page table의 index이고
\- P2는 outer page table에서의 변위(displacement)

page 하나의 크기가 4KB. 우리가 4KB 안에서 BYTE 단위로 주소 구분을 하려면 몇 비트가 필요할까?
4KB = 2^12BYTE -> 12bit가 필요

안쪽 페이지 테이블이 페이지화 되어 들어간다. 즉, 4KB.
각 엔트리가 4B이기 때문에, 엔트리가 1K개 있다.
1K(2^10)개의 엔트리 위치를 구분하기 위해서 P2는 10B가 필요하다. 

마지막으로 바깥쪽 페이지 테이블을 위한 페이지 번호는 10B짜리가 만든어진다. 

> **Q .2단계 페이지 테이블을 사용하는 이유?**
프로그램을 구성하는 공간 중 상당부분은 사용이 안된다. 하지만 page table을 만들 때에는 사용되지 않는 중간의 공간들을 엔트리로 안 만들 수가 없다. 따라서, Maximum logical memory의 크기만큼 page table의 엔트리 수가 만들어져야 한다.
>
>2단계 페이지 테이블은 이를 해소할 수 있다.
바깥쪽 page table은 전체 논리적인 메모리 크기만큼 만들어지지만, 실제로 사용이 안되는 주소에 대해서 안쪽 page table은 안 만들어지고 pointer가 그냥 null 상태로 되어있다. 

`결론` : 2단계 page table을 쓰는 이유는 page table의 공간을 줄일 수 있기 때문이다. 전체 주소 공간 중에서 상당부분은 실제로 사용이 되지 않는 공간이기 때문에 그에 대한 안쪽 page table이 만들어지지 않고, 결과적으로 page table이 차지하는 공간을 줄일 수 있다. 

#### Inverted page Table Architecture
page frame 개수만큼 엔트리가 존재. 앞서 배운 page table과 들어가는 내용이 반대로 되어있다.
```
첫번째 엔트리 : 첫번째 page frame에 들어가는 논리적인 page 번호
두번째 엔트리 : 두번째 page frame에 들어가는 논리적인 page 번호
```
- Page frame 하나당 page table에 하나의 entry를 둔 것 (system-wide : 시스템 안에 하나만 존재).    
- 각 page table entry는 각각의 물리적인 메모리의 page frame이 담고 있는 내용 표시 (process-id, process의 logical address)    
\- 단점 : 테이블 전체를 탐색해야 함(인덱스로 조회하는 테이블의 이점 누릴 수 없음).    
\- 조치 : associative register 사용하여 병렬적으로 동시 검색이 가능하게끔 (expensive)

#### shared page
여러 프로세스가 공유할 수 있는 code 부분을 같은 물리적인 메모리 frame으로 매핑해주는 기법.    
- shared code(=Re-entrant code = Pure code).    
\- `read-only` 로 하여 프로세스 간에 하나의 code만 메모리에 올림.    
	ex) text editors, compilers, window systems      
\- Shared code는 모든 프로세스의 `logical address space에서 동일한 위치` 에 있어야 함.  

- Private code and data.    
\- 각 프로세스들은 독자적으로 메모리에 올림.    
\- Private data는 logical address space의 아무 곳에 와도 무방     

### Segmentation
- 프로그램은 `의미 단위` 인 여러 개의 segment로 구성.  
\- 작게는 프로그램을 구성하는 함수 하나하나를 세그먼트로 정의.  
\- 크게는 프로그램 전체를 하나의 세그먼트로 정의 가능.   
\- 일반적으로는 code, data stack 부분이 하나씩 세그먼트로 정의됨.   

- Segment는 다음과 같은 logical unit들이다.   
```
	main(),
    function,
    global variables,
    stack,
    symbol table, arrays
```

#### segmentation Architecture
- Logical address는 다음의 두 가지로 구성 `<segment-number, offset(얼마나 떨어져 있는지)>`
- 각 세그먼트별로 서로 다른 물리적인 메모리 위치에 올라갈 수 있기 때문에 세그먼트별로 주소 변환을 해야해서 Segment table을 두고 있다. 
\- 각 테이블 엔트리는 base(세그먼트의 시작 물리 주소), limit(세그먼트의 길이)을 가진다. 
- Segment-table base register(STBR)
\- 물리적 메모리에서의 segment table의 위치
- Segment-table length register(STLR)
\- 프로그램이 사용하는 segment의 수
segment number s is legal if s < STLR.

#### segmentation 기법의 장단점
- segment는 의미 단위이기 때문에 공유(sharing)와 보안(protection)에 있어 paging보다 훨씬 효과적이다. 
- segment의 길이가 동일하지 않으므로 가변분할 방식에서와 동일한 문제점이 발생한다.

> 테이블 관련한 메모리 낭비는 Paging에 비해 Segmentation이 낭비가 적다. 

### Segmentation with Paging
segment 하나가 여러 개의 page로 구성된다. 
- pure segmentation과의 차이점
\- segment-table entry가 segment의 base address를 가지고 있는 것이 아니라 segment를 구성하는 page table의 base address를 가지고 있음

> 7장 메모리 관리에서 사실상 운영체제가 관여하는 부분은 없음
