TODO : 

(DONE) - finish .core file 
(DONE) - ajouter le coeur ibex.
- ajouter le reseau.
- ajouter les periphériques.
- ajouter la mémoire. 
-ajouter le top entity (top_apollo.sv)

family ? device ? cable ? board_deivce_index ?
parameters SRAM initfile PRIm_default_impl ? 

- ajouter les fichiers pour quartus (SDC et tcl)
- SDC : contraintes design 
- tcl : contraintes pins 
