# vhdl_timer
 Simples rel칩gio em VHDL. Conta segundos, minutos e horas. J치 roda nativamente no [kit DE10 Lite](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=234&No=1021&PartNo=1#contents)

## Gravando no DE10 lite

Baixe o projeto, e abra-o no Quartus Prime. Plugue o kit na USB do computador e utilize o *programmer* para gravar o arquivo [timer_top.sof](output_files/timer_top.sof) da pasta output_files.

Se quiser gravar na flash do FPGA utilize o arquivo [timer_top.sof](output_files/timer_top.pof).

## Assista aos tutoriais

- Como fazer um rel칩gio em VHDL:
  
[![IMAGE ALT TEXT HERE](https://img.youtube.com/vi/qZM5Y_XpYUw/0.jpg)](https://youtu.be/qZM5Y_XpYUw)

- Utilizando procedimentos para simplificar o c칩digo:

[![IMAGE ALT TEXT HERE](https://img.youtube.com/vi/1_igA52zbW8/0.jpg)](https://youtu.be/1_igA52zbW8)