@ -1,9 +1,30 @@
# lab01- sumador 



laboratorio 01 introducción a HDL

En esta plantilla debe adicionar la documentación del laboratorio

* Jhon Nelson Caceres Leal.
------------------------------------------------------------------------------------------------------------------

*En este primer apartado del laboratorio inicial, se configura el framework para FPGA

los fpga son dispositivos reconfigurables, en la cual se implementa logica combicional o secuencial 


#0 Descargar instaldor

1.primero se descarga los arcjhivos de instalacion y se ejecutan, una vez instalados se ejecuta y se prepara el primer proyecto 
2.se crea un nuevo archivo seleccionando el directorio y se configura el top

## EJERCICIO 1 Diseño de sumador 1 bit
### 1. se diseña un sumador de 1bit 

se diseña un sumador de un bitA completo y un bit B completo, el sumador cuenta con un carrier y se ejecuta segun la tabala de verdad entregada anteriormente 

### 2. Bloque Funcional
Según la especificación del sumador completo de 1 bit. se deduce que el bloque o modulo funcional esta dado por la siguiente gráfica:


### 3. Lógica Combinacional
Optimizando el circuito, según la Tabla de verdad , podemos observar que la lógica combinación del ejercicio propuesto esta dada por:


### 4. Implementación HDL verilog

### 5.Simulación Funcional QUARTUS

## EJERCICIO 2 Diseño de sumador 1 bit

### 1. Bloque Funcional

### 2. Descripción Funcional
