TimeQuest Timing Analyzer report for CEG3155_PROJECT
Tue Dec 03 00:43:22 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Recovery: 'gclk'
 15. Slow 1200mV 85C Model Removal: 'gclk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'gclk'
 29. Slow 1200mV 0C Model Hold: 'gclk'
 30. Slow 1200mV 0C Model Recovery: 'gclk'
 31. Slow 1200mV 0C Model Removal: 'gclk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'gclk'
 44. Fast 1200mV 0C Model Hold: 'gclk'
 45. Fast 1200mV 0C Model Recovery: 'gclk'
 46. Fast 1200mV 0C Model Removal: 'gclk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 348.31 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; gclk  ; -1.871 ; -15.279            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; gclk  ; -1.030 ; -11.964               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; gclk  ; 1.485 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -24.845                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.871 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.788      ;
; -1.870 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.787      ;
; -1.811 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.728      ;
; -1.810 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.726      ;
; -1.785 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.703      ;
; -1.780 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.697      ;
; -1.779 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.695      ;
; -1.729 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.646      ;
; -1.728 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.645      ;
; -1.708 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.626      ;
; -1.707 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.624      ;
; -1.700 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.616      ;
; -1.683 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.600      ;
; -1.682 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.599      ;
; -1.681 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.597      ;
; -1.678 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.595      ;
; -1.671 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.588      ;
; -1.669 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.585      ;
; -1.660 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.576      ;
; -1.651 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.569      ;
; -1.650 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.568      ;
; -1.622 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.540      ;
; -1.574 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.492      ;
; -1.573 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.491      ;
; -1.563 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.479      ;
; -1.548 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.466      ;
; -1.532 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.448      ;
; -1.523 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.441      ;
; -1.492 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.410      ;
; -1.475 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.392      ;
; -1.444 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.362      ;
; -1.413 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.331      ;
; -1.378 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.295      ;
; -1.377 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.294      ;
; -1.349 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.266      ;
; -1.348 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.265      ;
; -1.272 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.189      ;
; -1.269 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.185      ;
; -1.257 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.174      ;
; -1.244 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.161      ;
; -1.223 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.140      ;
; -1.157 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.075      ;
; -1.156 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.073      ;
; -1.156 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.073      ;
; -1.156 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.074      ;
; -1.155 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.071      ;
; -1.152 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.069      ;
; -1.133 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.049      ;
; -1.121 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.038      ;
; -0.996 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.912      ;
; -0.994 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.912      ;
; -0.993 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.910      ;
; -0.993 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.910      ;
; -0.993 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.911      ;
; -0.980 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.898      ;
; -0.979 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.897      ;
; -0.955 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.872      ;
; -0.954 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.871      ;
; -0.857 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.774      ;
; -0.857 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.774      ;
; -0.851 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.769      ;
; -0.850 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.767      ;
; -0.850 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.767      ;
; -0.849 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.766      ;
; -0.849 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.767      ;
; -0.826 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.743      ;
; -0.815 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.732      ;
; -0.813 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.731      ;
; -0.731 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.648      ;
; -0.722 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.640      ;
; -0.709 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.627      ;
; -0.671 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.588      ;
; -0.652 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.569      ;
; -0.650 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.568      ;
; -0.620 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.538      ;
; -0.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.485      ;
; -0.559 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.477      ;
; -0.490 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.407      ;
; -0.487 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.405      ;
; -0.486 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.403      ;
; -0.420 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.337      ;
; -0.355 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.272      ;
; -0.352 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.269      ;
; -0.331 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.248      ;
; -0.329 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.246      ;
; -0.168 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.085      ;
; -0.167 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.084      ;
; -0.133 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.050      ;
; 0.087  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.830      ;
; 0.088  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.829      ;
; 0.088  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.829      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.183  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.734      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.674      ;
; 0.442 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.709      ;
; 0.442 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.709      ;
; 0.443 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.710      ;
; 0.646 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.913      ;
; 0.662 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.929      ;
; 0.680 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.947      ;
; 0.685 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.952      ;
; 0.825 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.091      ;
; 0.835 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.102      ;
; 0.836 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.103      ;
; 0.837 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.104      ;
; 0.841 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.108      ;
; 0.844 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.111      ;
; 0.874 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.141      ;
; 0.878 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.144      ;
; 0.961 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.228      ;
; 0.978 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.244      ;
; 1.004 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.271      ;
; 1.012 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.279      ;
; 1.012 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.279      ;
; 1.070 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.336      ;
; 1.099 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.365      ;
; 1.117 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.384      ;
; 1.182 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.449      ;
; 1.191 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.457      ;
; 1.203 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.470      ;
; 1.204 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.471      ;
; 1.224 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.490      ;
; 1.240 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.507      ;
; 1.241 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.508      ;
; 1.305 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.572      ;
; 1.322 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.588      ;
; 1.429 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.695      ;
; 1.430 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.696      ;
; 1.436 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.703      ;
; 1.449 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.716      ;
; 1.483 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.749      ;
; 1.497 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.764      ;
; 1.603 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.870      ;
; 1.607 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.873      ;
; 1.613 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.879      ;
; 1.629 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.896      ;
; 1.635 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.902      ;
; 1.651 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.918      ;
; 1.657 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.924      ;
; 1.703 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.970      ;
; 1.708 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.975      ;
; 1.721 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.987      ;
; 1.754 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.021      ;
; 1.833 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.100      ;
; 1.834 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.101      ;
; 1.845 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.112      ;
; 1.883 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.150      ;
; 1.895 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.162      ;
; 1.906 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.173      ;
; 1.923 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.190      ;
; 1.961 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.228      ;
; 1.980 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.246      ;
; 1.990 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.257      ;
; 1.996 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.263      ;
; 2.005 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.272      ;
; 2.006 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.272      ;
; 2.044 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.311      ;
; 2.063 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.330      ;
; 2.084 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.351      ;
; 2.093 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.360      ;
; 2.098 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.364      ;
; 2.103 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.369      ;
; 2.104 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.371      ;
; 2.111 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.378      ;
; 2.118 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.385      ;
; 2.124 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.390      ;
; 2.129 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.395      ;
; 2.185 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.452      ;
; 2.206 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.472      ;
; 2.218 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.485      ;
; 2.232 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.080      ; 2.498      ;
; 2.239 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.506      ;
; 2.265 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.532      ;
; 2.279 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.546      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'gclk'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.030 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.948      ;
; -1.030 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.948      ;
; -1.030 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.948      ;
; -1.030 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.948      ;
; -0.995 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.912      ;
; -0.995 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.912      ;
; -0.995 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.912      ;
; -0.995 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.912      ;
; -0.966 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.883      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'gclk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.485 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.752      ;
; 1.485 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.752      ;
; 1.485 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.752      ;
; 1.485 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.752      ;
; 1.511 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.777      ;
; 1.511 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.777      ;
; 1.511 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.777      ;
; 1.511 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.777      ;
; 1.542 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.810      ;
; 1.542 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.810      ;
; 1.542 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.810      ;
; 1.542 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.810      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.311 ; 3.627 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.311 ; 3.627 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.741 ; 3.073 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.910 ; 3.242 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 3.051 ; 3.366 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.546 ; 3.881 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.265 ; 3.612 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.279 ; 3.601 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.486 ; 3.813 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.546 ; 3.881 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.512 ; 1.818 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.836 ; -1.214 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -1.429 ; -1.732 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.836 ; -1.214 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.398 ; -1.785 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.578 ; -1.888 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.627 ; -1.959 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.676 ; -1.959 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.627 ; -1.985 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -1.844 ; -2.159 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.931 ; -2.230 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -1.053 ; -1.338 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 8.356 ; 8.285 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 7.810 ; 7.808 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 8.125 ; 8.109 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 8.165 ; 8.090 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 8.356 ; 8.285 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 7.966 ; 7.958 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 8.178 ; 8.174 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 7.730 ; 7.761 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 8.718 ; 8.668 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 8.594 ; 8.543 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 8.718 ; 8.668 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 8.400 ; 8.361 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 8.075 ; 8.042 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 8.711 ; 8.660 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 8.641 ; 8.602 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 8.330 ; 8.365 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 7.954 ; 7.966 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 7.763 ; 7.736 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 7.954 ; 7.966 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 7.925 ; 7.901 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 8.336 ; 8.290 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 7.805 ; 7.841 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 7.990 ; 7.998 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 8.336 ; 8.290 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 7.861 ; 7.825 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 7.480 ; 7.462 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 7.861 ; 7.825 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 6.953 ; 6.976 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 7.024 ; 6.976 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 7.331 ; 7.324 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 7.358 ; 7.306 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 7.515 ; 7.437 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 7.179 ; 7.107 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 7.387 ; 7.338 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 6.953 ; 7.003 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 7.438 ; 7.373 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 7.913 ; 7.847 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 8.040 ; 7.974 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 7.737 ; 7.680 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 7.438 ; 7.373 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 8.047 ; 7.982 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 7.982 ; 7.932 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 7.649 ; 7.702 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 7.387 ; 7.309 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 7.497 ; 7.470 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 7.387 ; 7.309 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 7.467 ; 7.486 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 7.411 ; 7.425 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 7.536 ; 7.571 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 7.411 ; 7.425 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 7.753 ; 7.755 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 7.226 ; 7.207 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 7.226 ; 7.207 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 7.591 ; 7.556 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 381.83 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -1.619 ; -12.212           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.824 ; -9.572               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 1.363 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -24.845                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.619 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.546      ;
; -1.606 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.533      ;
; -1.574 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.500      ;
; -1.550 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.478      ;
; -1.539 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.466      ;
; -1.537 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.463      ;
; -1.511 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.438      ;
; -1.509 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.436      ;
; -1.496 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.423      ;
; -1.476 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.404      ;
; -1.470 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.396      ;
; -1.451 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.377      ;
; -1.446 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.373      ;
; -1.439 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.366      ;
; -1.433 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.360      ;
; -1.431 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.358      ;
; -1.430 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.356      ;
; -1.429 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.355      ;
; -1.421 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.349      ;
; -1.421 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.348      ;
; -1.417 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.345      ;
; -1.402 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.330      ;
; -1.347 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.275      ;
; -1.340 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.266      ;
; -1.340 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.268      ;
; -1.330 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.258      ;
; -1.307 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.235      ;
; -1.299 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.225      ;
; -1.273 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.201      ;
; -1.252 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.179      ;
; -1.232 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.160      ;
; -1.201 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.071     ; 2.129      ;
; -1.173 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.100      ;
; -1.160 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.087      ;
; -1.148 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.075      ;
; -1.135 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.062      ;
; -1.073 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.999      ;
; -1.047 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.974      ;
; -1.045 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.972      ;
; -1.039 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.966      ;
; -1.033 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.960      ;
; -0.966 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.892      ;
; -0.949 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.876      ;
; -0.948 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.875      ;
; -0.947 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.874      ;
; -0.944 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.871      ;
; -0.944 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.871      ;
; -0.944 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.870      ;
; -0.906 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.833      ;
; -0.826 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.753      ;
; -0.824 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.751      ;
; -0.817 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.743      ;
; -0.811 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.738      ;
; -0.809 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.736      ;
; -0.795 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.722      ;
; -0.795 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.722      ;
; -0.775 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.702      ;
; -0.762 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.689      ;
; -0.704 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.631      ;
; -0.703 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.630      ;
; -0.701 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.628      ;
; -0.675 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.602      ;
; -0.675 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.602      ;
; -0.667 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.594      ;
; -0.667 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.594      ;
; -0.641 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.568      ;
; -0.632 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.559      ;
; -0.631 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.558      ;
; -0.593 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.520      ;
; -0.556 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.483      ;
; -0.544 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.471      ;
; -0.499 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.426      ;
; -0.491 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.418      ;
; -0.484 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.411      ;
; -0.475 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.402      ;
; -0.423 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.350      ;
; -0.413 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.340      ;
; -0.367 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.294      ;
; -0.366 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.293      ;
; -0.347 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.274      ;
; -0.268 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.195      ;
; -0.216 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.143      ;
; -0.213 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.140      ;
; -0.212 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.139      ;
; -0.190 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.117      ;
; -0.045 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.972      ;
; -0.044 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.971      ;
; -0.013 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.940      ;
; 0.174  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.753      ;
; 0.174  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.753      ;
; 0.175  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.752      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.268  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.659      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.400 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.643      ;
; 0.400 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.644      ;
; 0.591 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.834      ;
; 0.608 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.851      ;
; 0.621 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.864      ;
; 0.631 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.874      ;
; 0.766 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.009      ;
; 0.777 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.020      ;
; 0.777 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.020      ;
; 0.779 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.022      ;
; 0.780 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.023      ;
; 0.783 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.026      ;
; 0.805 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.048      ;
; 0.810 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.053      ;
; 0.872 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.115      ;
; 0.878 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.121      ;
; 0.921 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.164      ;
; 0.921 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.164      ;
; 0.938 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.181      ;
; 0.961 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.204      ;
; 0.988 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.231      ;
; 1.023 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.266      ;
; 1.060 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.303      ;
; 1.071 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.314      ;
; 1.084 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.327      ;
; 1.084 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.327      ;
; 1.120 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.363      ;
; 1.134 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.377      ;
; 1.138 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.381      ;
; 1.140 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.383      ;
; 1.172 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.415      ;
; 1.186 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.429      ;
; 1.307 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.550      ;
; 1.308 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.551      ;
; 1.309 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.552      ;
; 1.322 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.565      ;
; 1.353 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.595      ;
; 1.383 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.626      ;
; 1.464 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.706      ;
; 1.474 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.716      ;
; 1.479 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.722      ;
; 1.482 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.725      ;
; 1.497 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.740      ;
; 1.517 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.760      ;
; 1.531 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.774      ;
; 1.541 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.784      ;
; 1.557 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.800      ;
; 1.575 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.817      ;
; 1.592 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.835      ;
; 1.651 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.894      ;
; 1.663 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.906      ;
; 1.663 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.906      ;
; 1.712 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.956      ;
; 1.726 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.969      ;
; 1.738 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.981      ;
; 1.751 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.995      ;
; 1.785 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.029      ;
; 1.809 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.051      ;
; 1.818 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.062      ;
; 1.821 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.065      ;
; 1.821 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.065      ;
; 1.827 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.069      ;
; 1.861 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.105      ;
; 1.891 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.135      ;
; 1.895 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.139      ;
; 1.911 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.154      ;
; 1.918 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.160      ;
; 1.921 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.163      ;
; 1.927 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.171      ;
; 1.932 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.176      ;
; 1.935 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.178      ;
; 1.936 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.178      ;
; 1.939 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.181      ;
; 1.995 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.238      ;
; 2.001 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.245      ;
; 2.019 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.261      ;
; 2.037 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.279      ;
; 2.056 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.299      ;
; 2.070 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.313      ;
; 2.093 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.336      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.824 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.752      ;
; -0.824 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.752      ;
; -0.824 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.752      ;
; -0.824 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.752      ;
; -0.798 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.724      ;
; -0.798 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.724      ;
; -0.798 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.724      ;
; -0.798 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.724      ;
; -0.771 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.698      ;
; -0.771 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.698      ;
; -0.771 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.698      ;
; -0.771 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.698      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.363 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.606      ;
; 1.363 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.606      ;
; 1.363 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.606      ;
; 1.363 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.606      ;
; 1.387 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.629      ;
; 1.387 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.629      ;
; 1.387 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.629      ;
; 1.387 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.629      ;
; 1.418 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.662      ;
; 1.418 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.662      ;
; 1.418 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.662      ;
; 1.418 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.662      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 2.966 ; 3.165 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 2.966 ; 3.165 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.425 ; 2.659 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.578 ; 2.807 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 2.716 ; 2.928 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.174 ; 3.393 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 2.912 ; 3.150 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 2.935 ; 3.144 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.129 ; 3.324 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.174 ; 3.393 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.311 ; 1.494 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.680 ; -0.952 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -1.238 ; -1.432 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.680 ; -0.952 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.199 ; -1.470 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.370 ; -1.580 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.425 ; -1.643 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.460 ; -1.643 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.425 ; -1.651 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -1.629 ; -1.797 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.685 ; -1.892 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.902 ; -1.068 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 7.571 ; 7.469 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 7.088 ; 7.003 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 7.342 ; 7.272 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 7.366 ; 7.314 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 7.571 ; 7.469 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 7.243 ; 7.132 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 7.429 ; 7.330 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 6.945 ; 6.989 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 7.951 ; 7.794 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 7.810 ; 7.686 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 7.951 ; 7.773 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 7.653 ; 7.522 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 7.349 ; 7.238 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 7.942 ; 7.794 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 7.877 ; 7.738 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 7.493 ; 7.621 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 7.219 ; 7.151 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 7.043 ; 6.946 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 7.219 ; 7.141 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 7.118 ; 7.151 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 7.510 ; 7.506 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 7.008 ; 7.115 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 7.259 ; 7.177 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 7.510 ; 7.506 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 7.135 ; 7.028 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 6.781 ; 6.699 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 7.135 ; 7.028 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 6.250 ; 6.274 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 6.350 ; 6.274 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 6.635 ; 6.560 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 6.663 ; 6.569 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 6.816 ; 6.689 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 6.504 ; 6.388 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 6.686 ; 6.599 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 6.250 ; 6.329 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 6.735 ; 6.627 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 7.165 ; 7.051 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 7.307 ; 7.168 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 7.020 ; 6.917 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 6.735 ; 6.627 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 7.318 ; 7.160 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 7.257 ; 7.106 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 6.872 ; 6.989 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 6.643 ; 6.578 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 6.789 ; 6.694 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 6.643 ; 6.578 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 6.689 ; 6.758 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 6.707 ; 6.650 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 6.753 ; 6.857 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 6.707 ; 6.650 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 7.022 ; 6.949 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 6.538 ; 6.458 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 6.538 ; 6.458 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 6.877 ; 6.773 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -0.369 ; -1.244            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.012 ; -0.048               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 0.701 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -21.046                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.369 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.315      ;
; -0.362 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.308      ;
; -0.360 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.306      ;
; -0.352 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.298      ;
; -0.324 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.269      ;
; -0.318 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.264      ;
; -0.316 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.261      ;
; -0.306 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.252      ;
; -0.301 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.247      ;
; -0.293 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.239      ;
; -0.291 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.237      ;
; -0.283 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.229      ;
; -0.280 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.226      ;
; -0.276 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.221      ;
; -0.273 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.219      ;
; -0.268 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.213      ;
; -0.267 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.213      ;
; -0.264 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.210      ;
; -0.263 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.208      ;
; -0.255 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.201      ;
; -0.255 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.200      ;
; -0.248 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.194      ;
; -0.227 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.173      ;
; -0.220 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.166      ;
; -0.213 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.159      ;
; -0.212 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.157      ;
; -0.204 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.149      ;
; -0.196 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.142      ;
; -0.188 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.134      ;
; -0.170 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.116      ;
; -0.156 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.102      ;
; -0.148 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.094      ;
; -0.128 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.074      ;
; -0.125 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.071      ;
; -0.121 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.067      ;
; -0.116 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.062      ;
; -0.113 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.059      ;
; -0.106 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.052      ;
; -0.104 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.050      ;
; -0.082 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.027      ;
; -0.051 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.996      ;
; -0.050 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.995      ;
; -0.048 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.994      ;
; -0.046 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.992      ;
; -0.045 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.991      ;
; -0.039 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.985      ;
; -0.031 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.977      ;
; -0.029 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.974      ;
; -0.020 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.965      ;
; 0.011  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.935      ;
; 0.013  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.933      ;
; 0.022  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.923      ;
; 0.023  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.922      ;
; 0.033  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.913      ;
; 0.035  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.911      ;
; 0.044  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.901      ;
; 0.050  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.896      ;
; 0.057  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.889      ;
; 0.079  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.866      ;
; 0.080  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.865      ;
; 0.095  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.850      ;
; 0.096  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.849      ;
; 0.097  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.848      ;
; 0.104  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.842      ;
; 0.106  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.840      ;
; 0.107  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.838      ;
; 0.114  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.831      ;
; 0.115  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.831      ;
; 0.161  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.785      ;
; 0.168  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.777      ;
; 0.171  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.775      ;
; 0.177  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.768      ;
; 0.187  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.758      ;
; 0.188  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.758      ;
; 0.207  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.739      ;
; 0.234  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.712      ;
; 0.242  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.704      ;
; 0.259  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.687      ;
; 0.274  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.671      ;
; 0.278  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.668      ;
; 0.297  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.649      ;
; 0.327  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.619      ;
; 0.330  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.616      ;
; 0.341  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.605      ;
; 0.344  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.601      ;
; 0.424  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.522      ;
; 0.429  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.517      ;
; 0.447  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.499      ;
; 0.556  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.390      ;
; 0.557  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.389      ;
; 0.561  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.385      ;
; 0.587  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.359      ;
; 0.596  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.350      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.314      ;
; 0.200 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.325      ;
; 0.204 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.329      ;
; 0.297 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.422      ;
; 0.301 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.426      ;
; 0.313 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.438      ;
; 0.314 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.439      ;
; 0.371 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.496      ;
; 0.378 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.504      ;
; 0.378 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.503      ;
; 0.379 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.504      ;
; 0.380 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.505      ;
; 0.380 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.505      ;
; 0.394 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.520      ;
; 0.396 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.521      ;
; 0.442 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.568      ;
; 0.449 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.575      ;
; 0.464 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.590      ;
; 0.487 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.612      ;
; 0.508 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.633      ;
; 0.513 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.545 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.671      ;
; 0.545 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.671      ;
; 0.545 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.670      ;
; 0.548 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.674      ;
; 0.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.692      ;
; 0.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.692      ;
; 0.568 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.693      ;
; 0.572 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.698      ;
; 0.601 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.726      ;
; 0.607 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.733      ;
; 0.654 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.779      ;
; 0.655 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.780      ;
; 0.662 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.788      ;
; 0.680 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.805      ;
; 0.684 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.809      ;
; 0.694 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.819      ;
; 0.727 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.852      ;
; 0.736 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.861      ;
; 0.747 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.872      ;
; 0.750 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.875      ;
; 0.750 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.875      ;
; 0.751 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.876      ;
; 0.771 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.896      ;
; 0.785 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.910      ;
; 0.798 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.923      ;
; 0.801 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.926      ;
; 0.810 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.935      ;
; 0.867 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.992      ;
; 0.881 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.006      ;
; 0.881 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.006      ;
; 0.885 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.010      ;
; 0.886 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.011      ;
; 0.890 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.015      ;
; 0.890 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.015      ;
; 0.913 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.038      ;
; 0.919 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.044      ;
; 0.922 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.047      ;
; 0.927 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.052      ;
; 0.928 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.053      ;
; 0.934 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.059      ;
; 0.943 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.068      ;
; 0.959 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.084      ;
; 0.967 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.092      ;
; 0.967 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.092      ;
; 0.972 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.097      ;
; 0.972 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.097      ;
; 0.973 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.098      ;
; 0.976 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.101      ;
; 0.980 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.105      ;
; 0.981 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.106      ;
; 0.982 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.107      ;
; 1.007 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.132      ;
; 1.013 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.138      ;
; 1.016 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.141      ;
; 1.020 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.145      ;
; 1.029 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.154      ;
; 1.032 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.157      ;
; 1.041 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.041      ; 1.166      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.012 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.958      ;
; -0.012 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.958      ;
; -0.012 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.958      ;
; -0.012 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.958      ;
; 0.004  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.942      ;
; 0.004  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.942      ;
; 0.004  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.942      ;
; 0.004  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.942      ;
; 0.021  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.925      ;
; 0.021  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.925      ;
; 0.021  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.925      ;
; 0.021  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.925      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.701 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.826      ;
; 0.701 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.826      ;
; 0.701 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.826      ;
; 0.701 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.826      ;
; 0.713 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.838      ;
; 0.713 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.838      ;
; 0.713 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.838      ;
; 0.713 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.838      ;
; 0.724 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.850      ;
; 0.724 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.850      ;
; 0.724 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.850      ;
; 0.724 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.850      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 1.543 ; 2.117 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 1.543 ; 2.117 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 1.218 ; 1.765 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 1.313 ; 1.879 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 1.419 ; 1.986 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 1.661 ; 2.258 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 1.520 ; 2.089 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 1.526 ; 2.098 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 1.600 ; 2.197 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 1.661 ; 2.258 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 0.670 ; 1.266 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.316 ; -0.887 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.653 ; -1.212 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.316 ; -0.887 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.593 ; -1.188 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.718 ; -1.277 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.720 ; -1.296 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.735 ; -1.296 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.720 ; -1.321 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.790 ; -1.409 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.872 ; -1.453 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.440 ; -1.021 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 4.421 ; 4.485 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 4.144 ; 4.214 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 4.314 ; 4.387 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 4.330 ; 4.317 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 4.421 ; 4.485 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 4.139 ; 4.278 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 4.268 ; 4.421 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 4.168 ; 4.122 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 4.578 ; 4.701 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 4.499 ; 4.589 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 4.524 ; 4.701 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 4.444 ; 4.534 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 4.278 ; 4.346 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 4.578 ; 4.688 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 4.551 ; 4.657 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 4.509 ; 4.423 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 4.260 ; 4.274 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 4.086 ; 4.218 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 4.130 ; 4.274 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 4.260 ; 4.137 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 4.448 ; 4.384 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 4.250 ; 4.110 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 4.174 ; 4.316 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 4.448 ; 4.384 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 4.130 ; 4.270 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 3.953 ; 4.069 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 4.130 ; 4.270 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 3.725 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 3.725 ; 3.769 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 3.880 ; 3.994 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 3.890 ; 3.960 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 3.958 ; 4.032 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 3.776 ; 3.825 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 3.904 ; 3.977 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 3.748 ; 3.705 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 3.914 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 4.121 ; 4.194 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 4.214 ; 4.306 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 4.077 ; 4.147 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 3.914 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 4.201 ; 4.304 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 4.172 ; 4.274 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 4.122 ; 4.051 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 3.916 ; 3.892 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 3.953 ; 4.081 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 3.916 ; 3.892 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 4.033 ; 3.931 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 3.904 ; 3.975 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 4.111 ; 3.975 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 3.904 ; 4.025 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 4.062 ; 4.204 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 3.826 ; 3.938 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 3.826 ; 3.938 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 3.995 ; 4.131 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.871  ; 0.181 ; -1.030   ; 0.701   ; -3.000              ;
;  gclk            ; -1.871  ; 0.181 ; -1.030   ; 0.701   ; -3.000              ;
; Design-wide TNS  ; -15.279 ; 0.0   ; -11.964  ; 0.0     ; -24.845             ;
;  gclk            ; -15.279 ; 0.000 ; -11.964  ; 0.000   ; -24.845             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.311 ; 3.627 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.311 ; 3.627 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.741 ; 3.073 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.910 ; 3.242 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 3.051 ; 3.366 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.546 ; 3.881 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.265 ; 3.612 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.279 ; 3.601 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.486 ; 3.813 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.546 ; 3.881 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.512 ; 1.818 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.316 ; -0.887 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.653 ; -1.212 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.316 ; -0.887 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.593 ; -1.188 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.718 ; -1.277 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.720 ; -1.296 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.735 ; -1.296 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.720 ; -1.321 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.790 ; -1.409 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.872 ; -1.453 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.440 ; -1.021 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 8.356 ; 8.285 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 7.810 ; 7.808 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 8.125 ; 8.109 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 8.165 ; 8.090 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 8.356 ; 8.285 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 7.966 ; 7.958 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 8.178 ; 8.174 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 7.730 ; 7.761 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 8.718 ; 8.668 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 8.594 ; 8.543 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 8.718 ; 8.668 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 8.400 ; 8.361 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 8.075 ; 8.042 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 8.711 ; 8.660 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 8.641 ; 8.602 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 8.330 ; 8.365 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 7.954 ; 7.966 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 7.763 ; 7.736 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 7.954 ; 7.966 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 7.925 ; 7.901 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 8.336 ; 8.290 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 7.805 ; 7.841 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 7.990 ; 7.998 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 8.336 ; 8.290 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 7.861 ; 7.825 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 7.480 ; 7.462 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 7.861 ; 7.825 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]   ; gclk       ; 3.725 ; 3.705 ; Rise       ; gclk            ;
;  o_bcd1[0]  ; gclk       ; 3.725 ; 3.769 ; Rise       ; gclk            ;
;  o_bcd1[1]  ; gclk       ; 3.880 ; 3.994 ; Rise       ; gclk            ;
;  o_bcd1[2]  ; gclk       ; 3.890 ; 3.960 ; Rise       ; gclk            ;
;  o_bcd1[3]  ; gclk       ; 3.958 ; 4.032 ; Rise       ; gclk            ;
;  o_bcd1[4]  ; gclk       ; 3.776 ; 3.825 ; Rise       ; gclk            ;
;  o_bcd1[5]  ; gclk       ; 3.904 ; 3.977 ; Rise       ; gclk            ;
;  o_bcd1[6]  ; gclk       ; 3.748 ; 3.705 ; Rise       ; gclk            ;
; o_bcd2[*]   ; gclk       ; 3.914 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[0]  ; gclk       ; 4.121 ; 4.194 ; Rise       ; gclk            ;
;  o_bcd2[1]  ; gclk       ; 4.214 ; 4.306 ; Rise       ; gclk            ;
;  o_bcd2[2]  ; gclk       ; 4.077 ; 4.147 ; Rise       ; gclk            ;
;  o_bcd2[3]  ; gclk       ; 3.914 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[4]  ; gclk       ; 4.201 ; 4.304 ; Rise       ; gclk            ;
;  o_bcd2[5]  ; gclk       ; 4.172 ; 4.274 ; Rise       ; gclk            ;
;  o_bcd2[6]  ; gclk       ; 4.122 ; 4.051 ; Rise       ; gclk            ;
; o_mstl[*]   ; gclk       ; 3.916 ; 3.892 ; Rise       ; gclk            ;
;  o_mstl[0]  ; gclk       ; 3.953 ; 4.081 ; Rise       ; gclk            ;
;  o_mstl[1]  ; gclk       ; 3.916 ; 3.892 ; Rise       ; gclk            ;
;  o_mstl[2]  ; gclk       ; 4.033 ; 3.931 ; Rise       ; gclk            ;
; o_sstl[*]   ; gclk       ; 3.904 ; 3.975 ; Rise       ; gclk            ;
;  o_sstl[0]  ; gclk       ; 4.111 ; 3.975 ; Rise       ; gclk            ;
;  o_sstl[1]  ; gclk       ; 3.904 ; 4.025 ; Rise       ; gclk            ;
;  o_sstl[2]  ; gclk       ; 4.062 ; 4.204 ; Rise       ; gclk            ;
; o_state[*]  ; gclk       ; 3.826 ; 3.938 ; Rise       ; gclk            ;
;  o_state[0] ; gclk       ; 3.826 ; 3.938 ; Rise       ; gclk            ;
;  o_state[1] ; gclk       ; 3.995 ; 4.131 ; Rise       ; gclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_mstl[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_ssc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sscs                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Dec 03 00:43:20 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.871
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.871             -15.279 gclk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 gclk 
Info (332146): Worst-case recovery slack is -1.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.030             -11.964 gclk 
Info (332146): Worst-case removal slack is 1.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.485               0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.845 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.619             -12.212 gclk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 gclk 
Info (332146): Worst-case recovery slack is -0.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.824              -9.572 gclk 
Info (332146): Worst-case removal slack is 1.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.363               0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.845 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.369
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.369              -1.244 gclk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 gclk 
Info (332146): Worst-case recovery slack is -0.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.012              -0.048 gclk 
Info (332146): Worst-case removal slack is 0.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.701               0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.046 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4692 megabytes
    Info: Processing ended: Tue Dec 03 00:43:22 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


