FPGA摄像头MIPI协议学习历程
===================
***
关于摄像头mipi的结构
---------------------
目前已知的，mipi从输入到最终取到视频流需要经过几个层次。
分别是：
* 应用层
  * 主要是PS端对于协议那一部分的控制
* 协议层
  * 代指很多，主要就是CSI协议相关
* 物理层
  * 物理层面上各个芯片之间的连接

比较经典的摄像头mipi输入，到跨时钟域处理，以及后续的数据处理的<u>拓扑结构</u>从左到右分别是*Sensor*，*D-PHY IP*，*CSI RX IP*，*Video pipe*和*Video buffer*。

其中D-PHY ip处理的是物理传输级的mipi信号，这里暂时不展开，已知的是该信号包含多个差分信号和多条lane，以及一组i2c信号。该ip将mipi信号转换为我下一节要重点讨论的CSI信号。

一般的FPGA厂商会直接提供该IP，我先会直接使用他，至于手撕MIPI协议的任务我将放到之后。

***
关于MIPI CSI-2 Receiver Subsystem的接口学习
---
Xilinx提供了一个可以直接连接图像源的子系统，称作`MIPI CSI-2 Receiver Subsystem`。
 `MIPI CSI-2 Receiver Subsystem：MIPI CSI-2接收子系统允许您基于MIPI协议快速创建系统。它在基于MIPI的图像传感器和图像传感器管道之间进行接口连接。内部提供了一个高速物理层设计——D-PHY，允许直接连接到图像源。顶层定制参数可以选择构建子系统所需的硬件模块。`

