//-- Source file: ../../Assembler/DefinitivoGS-02.asm
//-- Output file format: verilog

//mcode    addr nemonic
//-----    ---- -------

@040   //--       ORG 040
3FE   //-- [040] LD /1FE
840   //-- [041] BZ /040
3FF   //-- [042] LD /1FF
077   //-- [043] ST /077
277   //-- [044] LD /077
078   //-- [045] ST /078
276   //-- [046] LD /076
079   //-- [047] ST /079
275   //-- [048] LD /075
481   //-- [049] ADD /081
074   //-- [04A] ST /074
275   //-- [04B] LD /075
482   //-- [04C] ADD /082
073   //-- [04D] ST /073
667   //-- [04E] BR /067
27A   //-- [04F] LD /07A
1FB   //-- [050] ST /1FB
F00   //-- [051] WAIT
27B   //-- [052] LD /07B
1FD   //-- [053] ST /1FD
F00   //-- [054] WAIT
27C   //-- [055] LD /07C
1FD   //-- [056] ST /1FD
F00   //-- [057] WAIT
27D   //-- [058] LD /07D
1FD   //-- [059] ST /1FD
F00   //-- [05A] WAIT
27E   //-- [05B] LD /07E
1FD   //-- [05C] ST /1FD
F00   //-- [05D] WAIT
27F   //-- [05E] LD /07F
1FD   //-- [05F] ST /1FD
F00   //-- [060] WAIT
280   //-- [061] LD /080
1FD   //-- [062] ST /1FD
F00   //-- [063] WAIT
665   //-- [064] BR /065
A00   //-- [065] CLR
640   //-- [066] BR /040
278   //-- [067] LD /078
C00   //-- [068] DEC
870   //-- [069] BZ /070
078   //-- [06A] ST /078
279   //-- [06B] LD /079
C00   //-- [06C] DEC
873   //-- [06D] BZ /073
079   //-- [06E] ST /079
667   //-- [06F] BR /067
279   //-- [070] LD /079
C00   //-- [071] DEC
874   //-- [072] BZ /074
000   //-- [073] DATA 0
000   //-- [074] DATA 0
600   //-- [075] BR /000
077   //-- [076] DATA 119
000   //-- [077] DATA 0
000   //-- [078] DATA 0
000   //-- [079] DATA 0
002   //-- [07A] DATA 2
047   //-- [07B] DATA 71
053   //-- [07C] DATA 83
02D   //-- [07D] DATA 45
030   //-- [07E] DATA 48
032   //-- [07F] DATA 50
020   //-- [080] DATA 32
04F   //-- [081] DATA 79
065   //-- [082] DATA 101
