
                @@@@@@@                                     @@@ 
                  @@   @@                                  @  @@
                  @@    @@                                @@  @@
                  @@    @@ @@@ @@@     @@@       @@@      @@    
                  @@   @@   @@@  @@  @@   @@   @@   @@  @@@@@@@@
                  @@@@@     @@   @@ @@     @@ @@     @@   @@    
                  @@        @@      @@     @@ @@     @@   @@    
                  @@        @@      @@     @@ @@     @@   @@    
                  @@        @@      @@     @@ @@     @@   @@    
                  @@        @@       @@   @@   @@   @@    @@    
                @@@@@@     @@@@        @@@       @@@    @@@@@@  

                                  Formal Proof

                   Alliance CAD System 5.0 20090901, proof 5.0
                   Copyright (c) 1990-2019,     ASIM/LIP6/UPMC
                   E-mail        : alliance-users@asim.lip6.fr

================================  Environment  ================================
MBK_WORK_LIB		= .
MBK_CATA_LIB		= .:/usr/lib/alliance/cells/sxlib:/usr/lib/alliance/cells/dp_sxlib:/usr/lib/alliance/cells/rflib:/usr/lib/alliance/cells/rf2lib:/usr/lib/alliance/cells/ramlib:/usr/lib/alliance/cells/romlib:/usr/lib/alliance/cells/pxlib:/usr/lib/alliance/cells/padlib
=======================  Files, Options and Parameters  =======================
First VHDL file		= fsmyaraa.vbe
Second VHDL file	= fsmyaraa_b_l_net.vbe
The auxiliary signals are erased
Errors are displayed
===============================================================================

Compiling 'fsmyaraa' ...
Compiling 'fsmyaraa_b_l_net' ...
---> final number of nodes = 284(106)

Running Abl2Bdd on `fsmyaraa_b_l_net`
--------------------------------------------------------------------------------
             Formal proof with Ordered Binary Decision Diagrams between   

             './fsmyaraa'  and  './fsmyaraa_b_l_net'
--------------------------------------------------------------------------------
==============================  PRIMARY OUTPUT  ===============================
=============================  AUXILIARY SIGNAL  ==============================
==============================  REGISTER SIGNAL  ==============================
===============================  EXTERNAL BUS =================================
================================ INTERNAL BUS =================================

                            Formal Proof : OK

pppppppppppppppppppppppprrrrrrrrrrrrooooooooooooooooooooooooooooofffffffffffffff
--------------------------------------------------------------------------------



