/*
 * Copyright (c) 2021-2025 HPMicro
 *
 * SPDX-License-Identifier: BSD-3-Clause
 *
 */


#ifndef HPM_SOC_IRQ_H
#define HPM_SOC_IRQ_H


/* List of external IRQs */
#define IRQn_GPIO0_A                   1       /* GPIO0_A IRQ */
#define IRQn_GPIO0_B                   2       /* GPIO0_B IRQ */
#define IRQn_GPIO0_C                   3       /* GPIO0_C IRQ */
#define IRQn_GPIO0_D                   4       /* GPIO0_D IRQ */
#define IRQn_GPIO0_E                   5       /* GPIO0_E IRQ */
#define IRQn_GPIO0_F                   6       /* GPIO0_F IRQ */
#define IRQn_GPIO0_V                   7       /* GPIO0_V IRQ */
#define IRQn_GPIO0_W                   8       /* GPIO0_W IRQ */
#define IRQn_GPIO0_X                   9       /* GPIO0_X IRQ */
#define IRQn_GPIO0_Y                   10      /* GPIO0_Y IRQ */
#define IRQn_GPTMR0                    11      /* GPTMR0 IRQ */
#define IRQn_GPTMR1                    12      /* GPTMR1 IRQ */
#define IRQn_GPTMR2                    13      /* GPTMR2 IRQ */
#define IRQn_GPTMR3                    14      /* GPTMR3 IRQ */
#define IRQn_OWR0                      15      /* OWR0 IRQ */
#define IRQn_OWR1                      16      /* OWR1 IRQ */
#define IRQn_EUI0                      17      /* EUI0 IRQ */
#define IRQn_EUI1                      18      /* EUI1 IRQ */
#define IRQn_UART0                     19      /* UART0 IRQ */
#define IRQn_UART1                     20      /* UART1 IRQ */
#define IRQn_UART2                     21      /* UART2 IRQ */
#define IRQn_UART3                     22      /* UART3 IRQ */
#define IRQn_UART4                     23      /* UART4 IRQ */
#define IRQn_UART5                     24      /* UART5 IRQ */
#define IRQn_UART6                     25      /* UART6 IRQ */
#define IRQn_UART7                     26      /* UART7 IRQ */
#define IRQn_I2C0                      27      /* I2C0 IRQ */
#define IRQn_I2C1                      28      /* I2C1 IRQ */
#define IRQn_I2C2                      29      /* I2C2 IRQ */
#define IRQn_I2C3                      30      /* I2C3 IRQ */
#define IRQn_SPI0                      31      /* SPI0 IRQ */
#define IRQn_SPI1                      32      /* SPI1 IRQ */
#define IRQn_SPI2                      33      /* SPI2 IRQ */
#define IRQn_SPI3                      34      /* SPI3 IRQ */
#define IRQn_TSNS                      35      /* TSNS IRQ */
#define IRQn_MBX0A                     36      /* MBX0A IRQ */
#define IRQn_MBX0B                     37      /* MBX0B IRQ */
#define IRQn_EWDG0                     38      /* EWDG0 IRQ */
#define IRQn_EWDG1                     39      /* EWDG1 IRQ */
#define IRQn_HDMA                      40      /* HDMA IRQ */
#define IRQn_LOBS                      41      /* LOBS IRQ */
#define IRQn_ADC0                      42      /* ADC0 IRQ */
#define IRQn_ADC1                      43      /* ADC1 IRQ */
#define IRQn_ACMP0_0                   44      /* ACMP0[0] IRQ */
#define IRQn_ACMP0_1                   45      /* ACMP0[1] IRQ */
#define IRQn_MCAN0                     46      /* MCAN0 IRQ */
#define IRQn_MCAN1                     47      /* MCAN1 IRQ */
#define IRQn_MCAN2                     48      /* MCAN2 IRQ */
#define IRQn_MCAN3                     49      /* MCAN3 IRQ */
#define IRQn_PTPC                      50      /* PTPC IRQ */
#define IRQn_SDM0                      55      /* SDM0 IRQ */
#define IRQn_TRGM_0                    56      /* TRGM[0] IRQ */
#define IRQn_TRGM_1                    57      /* TRGM[1] IRQ */
#define IRQn_ENET0                     58      /* ENET0 IRQ */
#define IRQn_NTMR0                     59      /* NTMR0 IRQ */
#define IRQn_USB0                      60      /* USB0 IRQ */
#define IRQn_ESC                       61      /* ESC IRQ */
#define IRQn_ESC_SYNC0                 62      /* ESC_SYNC0 IRQ */
#define IRQn_ESC_SYNC1                 63      /* ESC_SYNC1 IRQ */
#define IRQn_ESC_RESET                 64      /* ESC_RESET IRQ */
#define IRQn_XPI0                      65      /* XPI0 IRQ */
#define IRQn_PPI                       66      /* PPI IRQ */
#define IRQn_XDMA                      67      /* XDMA IRQ */
#define IRQn_PGPIO                     68      /* PGPIO IRQ */
#define IRQn_PEWDG                     69      /* PEWDG IRQ */
#define IRQn_PTMR                      70      /* PTMR IRQ */
#define IRQn_PUART                     71      /* PUART IRQ */
#define IRQn_FUSE                      72      /* FUSE IRQ */
#define IRQn_DGO_PAD_WAKEUP            73      /* DGO_PAD_WAKEUP IRQ */
#define IRQn_DGO_CNT_WAKEUP            74      /* DGO_CNT_WAKEUP IRQ */
#define IRQn_BROWNOUT                  75      /* BROWNOUT IRQ */
#define IRQn_SYSCTL                    76      /* SYSCTL IRQ */
#define IRQn_CPU0                      77      /* CPU0 IRQ */
#define IRQn_DEBUG0                    78      /* DEBUG0 IRQ */
#define IRQn_DEBUG1                    79      /* DEBUG1 IRQ */

#endif /* HPM_SOC_IRQ_H */
