# ustc-codh-2023
**a repo for codh labs**

* `lab1`：运算器及其应用
  * 实现一个简单的`运算器ALU`，作为之后的`CPU`中的`ALU`
* `lab2`：寄存器堆与存储器及其应用
  * 熟悉`Register file`和存储器的使用，实现一个简单的排序算法
* `lab3`：`RISCV`汇编程序设计
  * 写一个自动测试的`RISCV`汇编程序，用作后来`CPU`的测试
* `lab4`：单周期`CPU`设计
  * 纯组合逻辑，可以参考[南京大学数字逻辑与计算机组成](https://nju-projectn.github.io/dlco-lecture-note/index.html)
* `lab5`：流水线`CPU`设计
  * 关键点在处理数据冒险，可以将要实现的指令集进行排列组合列个表
* `lab6`：`Dcache`设计
  * 实现一些简单的`IO`操作，本质上就是将`Dcache`替换流水线中的`data memory`，但是关键点在于`Dcache`与主存的交互

