{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "f78689be",
   "metadata": {},
   "source": [
    "# **Logbook es. 08**\n",
    "\n",
    "## **Introduzione**\n",
    "\n",
    "Con questa esperienza si vuole prendere confidenza con i circuiti digitali elementari, studiandone il comportamento, anche fuori dal regime di buon funzionamento."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "27ec3b4f",
   "metadata": {},
   "source": [
    "### **Task 1**\n",
    "\n",
    "Obiettivo: Gli esperimenti della prima parte dell'esperienza verrano realizzati con l'ausilio di uno tra due MOSFET: BS170 e BS107. Di seguito si annotano le caretteristiche di queste 2 componenti, in particolare piedinatura e threshold o pinch-off $V_P$.\n",
    "\n",
    "* BS170: Bassa resistenza drain-source in conduzione, robusto e switch rapido. Corrente massima di funzionamento 500 mA.\n",
    "\n",
    "<img src=\"MOSFET_BS170_image.png\" alt=\"immagine BS170\" width=\"400\"/>\n",
    "\n",
    "*Figura 1: Immagine del MOSFET BS170, con riportata piedinatura.*\n",
    "\n",
    "Infine si riporta il voltaggio di threshold $V_P$, riportato sul datasheet come \"Gate Threshold Voltage\", pari a $V_P = 2.1^{+0.9}_{-1.2}$ V.\n",
    "\n",
    "* BS107: Per applicazioni nell'automotive che richiedono specifici change control. Corrente massima 120 mA.\n",
    "\n",
    "<img src=\"MOSFET_BS107_image.png\" alt=\"immagine BS170\" width=\"400\"/>\n",
    "\n",
    "*Figura 2: Immagine del MOSFET BS107, con riportata piedinatura.*\n",
    "\n",
    "Infine si riporta il voltaggio di threshold $V_P$, riportato sul datasheet come \"Gate Threshold Voltage\", pari a $V_P = 1-3$ V (riportati valori minimo e massimo rispettivamente)."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "4e527f08",
   "metadata": {},
   "source": [
    "### **Task 2**\n",
    "\n",
    "<img src=\"circuit_image_task2_es_08.png\" alt=\"schema porta NOT\" width=\"400\"/>\n",
    "\n",
    "*Figura 3: Immagine del circuito porta NOT studiato nei 2 prossimi task, esempio con MOSFET BS170.*\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Collegare Ch1 e Ch2 per misurare $V_{DD}$ e $V_{GS}$ verificare la corrente massima attesa quando $V_{DD} = 5$ V e se la scheda sia in grado erogarla.\n",
    "\n",
    "2. Impostare W2 a 5 V e misurare la curva di risposta del circuito $V_{DS}$ vs $V_{GS}$ variando W1 da 0 a 5 V.\n",
    "\n",
    "3. Quantificare dei possibili valori di $V_{OH}$, $V_{OL}$, $V_{IH}$ e $V_{IL}$ sulla base della pendenza della curva di risposta (trascurare la possibile variabilità di $V_P$ tra i due dispositivi utilizzati, cruciale per la definizione di questi valori del voltaggio cercati e per il margine del rumore).\n",
    "\n",
    "Di seguito l'immagine del circuito assemblato:\n",
    "\n",
    "<img src=\"NOT_image_task2.jpg\" alt=\"NOT assemblata\" width=\"400\"/>\n",
    "\n",
    "*Figura 4: Immagine circuito assemblato in laboratorio. Si è utilizzato il FET BS107*\n",
    "\n",
    "La corrente massima erogabile (data da W2 = 5 V) è determinabile attraverso la formula:\n",
    "\n",
    "$$\n",
    "I_{max} = \\frac{V_{ch1} - V_{ch2}}{R_1} = \\frac{5 V}{1 k \\Omega} = 5 mA\n",
    "$$\n",
    "\n",
    "La scheda riesce ad erogare tale corrente. Notare che il circuito è attraversato da  $I_{max}$ solo quando il FET conduce, quindi quando W1 è ad alto potenziale.\n",
    "\n",
    "Di seguito la curva di risposta del circuito:\n",
    "\n",
    "<img src=\"curva_risposta_porta_NOT.png\" alt=\"curva di risposta misurata per porta NOT\" width=\"700\"/>\n",
    "\n",
    "*Figura 5: Curva di risposta della porta NOT $\\; V_{DS}$ vs $V_{GS}$, misurata. In arancione canale 1, in blu canale 2. Notare il punto in cui cambia il livello della ddp, che cade proprio all'interno dell'intervallo di variabilità del voltage threshold riportato nel datasheet di BS107*\n",
    "\n",
    "Per determinare i voltaggi $V_{OH}$, $V_{OL}$, $V_{IH}$ e $V_{IL}$ bisogna individuare i punti con slope -1 nella curva di risposta del circuito, infatti questi 4 valori di voltaggio corrispondono ad ascissa ed ordinata di tali punti. Si veda la curva d'esempio di seguito come riferimento.\n",
    "\n",
    "<img src=\"Slope.png\" alt=\"curva di risposta misurata per porta NOT\" width=\"400\"/>\n",
    "\n",
    "*Figura 5: Cuvra di risposta d'esempio, per determinare $V_{OH}$, $V_{OL}$, $V_{IH}$ e $V_{IL}$.*\n",
    "\n",
    "Quindi per confronto con la curva misurata si trova:\n",
    "\n",
    "* $V_{OH} \\simeq $ 4.9 V\n",
    "\n",
    "* $V_{IH} \\simeq $ 1.7 V\n",
    "\n",
    "* $V_{OL} \\simeq $ 0.2 V\n",
    "\n",
    "* $V_{IL} \\simeq $ 1.2 V\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "f8f025ef",
   "metadata": {},
   "source": [
    "### **Task 3**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Ricostruire le caratteristiche di uscita $I_D(V_{DS})$ al variare di $V_{GS}$.\n",
    "\n",
    "2. Plottare le curve per una sequenza di valori di $V_{GS}$ che copra la regione in cui il circuito passa da 5 V a 0 V.\n",
    "\n",
    "3. Generare un grafico riassuntivo dei risultati dell'intero esperimento con il transistor NMOS e salvarlo in \"PortaNOT.pdf\".\n",
    "\n",
    "<img src=\"funz_risposta_caratteristica_ID_VDS_NOT.png\" alt=\"funzione risposta e curve caratteristiche I_D vs V_DS\" width=\"1000\"/>\n",
    "\n",
    "*Figura 5: Caratteristiche $I_D(V_{DS})$ al variare di $V_{GS}$ in [1, 2] V. Notare come le curve caratteristiche non superino mai la retta di carico in quanto W2 è impostato in modo da non superare mai i 5 V (del resto l'AD2 non è in grado di generare un voltaggio maggiore).*\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "f74a900e",
   "metadata": {},
   "source": [
    "### **Task 4**\n",
    "\n",
    "Obiettivo: Consultare il datasheet di CA4011 riportando la piedinatura dell'integrato, verificare poi che sia compatibile con le specifiche dell'AD2, controllando, in particolare il voltaggio di alimentazione.\n",
    "\n",
    "<img src=\"piedinatura_CA4011.png\" alt=\"piedinatura CA4011\" width=\"400\"/>\n",
    "\n",
    "*Figura 6: Piedinatura CA4011.*\n",
    "\n",
    "Dal datasheet si osserva che l'integrato ha il seguente \"Supply Voltage Range\": 3 - 18 V, quindi l'integrato è compatibile con l'AD2, in quanto risulta possibile alimentarlo con $V_{SS}= 0$ V e $V_{DD} = 5$ V."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "17e19c50",
   "metadata": {},
   "source": [
    "### **Task 5**\n",
    "\n",
    "Obiettivo: Verificare il comportamento di una delle porte NAND dell'integrato attraverso il seguente circuito.\n",
    "\n",
    "<img src=\"porta_NAND_task4.png\" alt=\"circuito porta NAND\" width=\"400\"/>\n",
    "\n",
    "*Figura 6: Circuito porta NAND.*\n",
    "\n",
    "Di seguito la tebella di verità della porta NAND:\n",
    "\n",
    "| A | B | Y |\n",
    "|---|---|---|\n",
    "| 1 | 1 | 0 |\n",
    "| 0 | 1 | 1 |\n",
    "| 1 | 0 | 1 |\n",
    "| 0 | 0 | 1 |\n",
    "\n",
    "Di seguito il circuito costruito in lab\n",
    "\n",
    "<img src=\"porta_NAND_lab.jpeg\" alt=\"porta NAND lab\" width=\"700\"/>\n",
    "\n",
    "*Figura 7: Porta NAND montata in lab.*\n",
    "\n",
    "Si effettuano i seguenti test:\n",
    "\n",
    "1. Lasciare interruttore aperto portando l'ingresso A a 5 V e verificare che la porte effettui un operazione NOT: $\\; \\overline{A \\cdot B} = \\overline{1 \\cdot B} = \\overline{B}$\n",
    "\n",
    "<img src=\"NAND_NOT_task5.png\" alt=\"porta NAND con un ingresso alto fisso\" width=\"700\"/>\n",
    "\n",
    "*Figura 8: Porta NAND con un ingresso alto fisso, il canale uno è l'ingresso, mentre il canale 2 è l'uscita dalla porta. Notare come le due forme d'onda siano perfettamente in controfase, a riconferma che la porta operi come un NOT in questa modalità operativa.*\n",
    "\n",
    "Questo risultato è logicamente atteso in quanto il valore di verità di un AND è \"vero\" solo quando entrambe le porte sono a livello alto, quindi la sua negazione si comporterà in modo opposto. Osservando la relativa tabella di verità si vede come, se A è \"VERO\" allora, se B è \"VERO\", ottengo un \"FALSO\", viceversa se B è \"FALSO\" si ottiene un \"VERO\" in uscita dalla porta.\n",
    "\n",
    "2. Chiudere l'interruttore portando A a terra e verificare che l'uscita rimane alta a prescindere dal valore di B: $\\; \\overline{A \\cdot B} = \\overline{0 \\cdot B} = \\overline{0} = 1$\n",
    "\n",
    "<img src=\"NAND_ALTO.png\" alt=\"porta NAND con un ingresso basso fisso\" width=\"700\"/>\n",
    "\n",
    "*Figura 9: Porta NAND con un ingresso basso fisso, il canale uno è l'ingresso, mentre il canale 2 è l'uscita dalla porta, che, come atteso, rimane alto.*\n",
    "\n",
    "Anche questo si vede bene dalla tebella di verità: se metot a terra, cioè gli faccio assumere il valore 0 o \"FALSO\", allora cinsudero solo dei casi in cui la porta NAND mi restituisce degli 1, in quanto mi dà 0 solo se A e B sono entrambe 1.\n",
    "\n",
    "3. Si annota, infine il valore del voltaggio di soglia al quale la porta cambia stato: $V_{thr} \\simeq 2.34 $ V individuato effettuando una spazzata in voltaggio dell'ingresso B della porta NAND da 0 a 5 V. Di seguito l'immagine:\n",
    "\n",
    "<img src=\"risposta_NAND.png\" alt=\"risposta in voltaggio della porta NAND\" width=\"700\"/>\n",
    "\n",
    "*Figura 10: Risposta in voltaggio della posta NAND in esame.*\n",
    "\n",
    "Si fatta una spazzata in voltaggio dell'ingresso per vedere quando l'output della porta cambiava di stato, il valore di voltaggio relativo al cambio di stato coincide proprio con il voltaggio di soglia cercato per la soglia."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "a46f85e9",
   "metadata": {},
   "source": [
    "### **Task 6**\n",
    "\n",
    "Obiettivi: \n",
    "\n",
    "1. Costruire una tabella di verità contenente A, B, Y1, Y2, Y3 e Y4 e verificare se qualcuno dei circuiti riproduce la funzione XOR, ossia $A \\oplus B$.\n",
    "\n",
    "2. Scrivete una formula booleana Y#=... anche per le eventuali reti che non svolgono la funzione XOR.\n",
    "\n",
    "3.  Verificare sperimentalmente se la rete da voi scelta funziona effettivamente come uno XOR, generando con W1 e W2 due ingressi logici dipendenti dal tempo, e verificando che l’uscita riproduce effettivamente la funzione booleana XOR.\n",
    "\n",
    "4. Salvare il risultato in un grafico CircuitoXOR.pdf.\n",
    "\n",
    "<img src=\"esempi_logiche_combinatorie_es_08.png\" alt=\"esempi logiche combinatorie costruite con porte NAND\" width=\"700\"/>\n",
    "\n",
    "*Figura 11: Esempi di reti logiche combinatorie costruite con porte NAND.*\n",
    "\n",
    "L'operazione logica fatta dalla porta XOR è detta \"disgiunzione esclusiva\" ed assume un valore di verità \"VERO\" solo quando le due proposizioni che confronta hanno valori di verità diversi (si può pensare con il connettivo \"oppure\").\n",
    "\n",
    "Quindi mi aspetto di vedere un segnale alto solo quando A e B sono rispettivamente alto e basso o viceversa, invece quando sono uguali, quindi entrambe alti o bassi, il segnale in uscita sarà basso.\n",
    "\n",
    "Nota: le formule booleane successive sono state ottenute con le relazioni:\n",
    "\n",
    "$$\n",
    "\\overline{A \\cdot B} = \\overline{A} + \\overline{B}\n",
    "$$\n",
    "\n",
    "$$\n",
    "\\overline{A + B} = \\overline{A} \\cdot \\overline{B}\n",
    "$$\n",
    "\n",
    "* Porta logica Y1:\n",
    "\n",
    "| A | B | Y1 |\n",
    "|---|---|----|\n",
    "| 1 | 1 | 0 |\n",
    "| 0 | 1 | 1 |\n",
    "| 1 | 0 | 1 |\n",
    "| 0 | 0 | 0 |\n",
    "\n",
    "è effettivamente uno XOR con:\n",
    "\n",
    "$$\n",
    "A \\cdot \\overline{B} + \\overline{A} \\cdot B = Y1\n",
    "$$\n",
    "\n",
    "* Porta logica Y2:\n",
    "\n",
    "| A | B | Y2 |\n",
    "|---|---|----|\n",
    "| 1 | 1 | 0 |\n",
    "| 0 | 1 | 1 |\n",
    "| 1 | 0 | 1 |\n",
    "| 0 | 0 | 0 |\n",
    "\n",
    "un altro XOR, con:\n",
    "\n",
    "$$\n",
    "\\overline{A} \\cdot B + \\overline{B} \\cdot A = Y2\n",
    "$$\n",
    "\n",
    "\n",
    "* Porta logica Y3:\n",
    "\n",
    "| A | B | Y3 |\n",
    "|---|---|----|\n",
    "| 1 | 1 | 1 |\n",
    "| 0 | 1 | 0 |\n",
    "| 1 | 0 | 1 |\n",
    "| 0 | 0 | 0 |\n",
    "\n",
    "riproduce il valore di verità di A, con:\n",
    "\n",
    "$$\n",
    "A = Y3\n",
    "$$\n",
    "\n",
    "* Porta logica Y4:\n",
    "\n",
    "| A | B | Y4 |\n",
    "|---|---|----|\n",
    "| 1 | 1 | 0 |\n",
    "| 0 | 1 | 0 |\n",
    "| 1 | 0 | 0 |\n",
    "| 0 | 0 | 1 |\n",
    "\n",
    "concide con:\n",
    "\n",
    "$$\n",
    "\\overline{A} \\cdot \\overline{B} = Y4\n",
    "$$\n",
    "\n",
    "Di seguito l'immagine del circuito montato in lab:\n",
    "\n",
    "<img src=\"XOR_gate_lab.jpeg\" alt=\"XOR in lab\" width=\"700\"/>\n",
    "\n",
    "*Figura 12: Immagine circuito porta XOR montata in lab.*\n",
    "\n",
    "Si riportano, poi, le immagini di ingressi del circuito e poi dell'uscita sovrapposta ad uno dei due ingressi del circuito (si è scelto di riportare le osservazioni in questo modo in quando, nonostante si sia utilizzate la funzione \".sync()\" di tdwf per sincronizzare gli ingressi, comunque questi risultavano sfasati).\n",
    "\n",
    "<img src=\"XOR_ingressi.png\" alt=\"ingressi porta XOR\" width=\"700\"/>\n",
    "\n",
    "*Figura 13: Ingressi della porta XOR.*\n",
    "\n",
    "Notare il loro relativo sfasamento.\n",
    "\n",
    "<img src=\"XOR_ingresso_uscita.png\" alt=\"ingresso uscita porta XOR\" width=\"700\"/>\n",
    "\n",
    "*Figura 14: Ingresso del canale 1 (medesimo dell'immagine precedente), messo a confronto con l'uscita dalla posta.*\n",
    "\n",
    "Il funzionamento del circuito è quello atteso, in quanto dove i due ingressi hanno lo stesso livello (sono sovrapposti) l'uscita della porta è bassa, mentre dove occupano livelli diversi, l'uscita è alta, in accordo con la tebella di verità della porta XOR, riportata sopra."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "1d93affe",
   "metadata": {},
   "source": [
    "### **Task 7**\n",
    "\n",
    "<img src=\"LatchSR_task7_es_08_schema.png\" alt=\"Latch SR schema\" width=\"700\"/>\n",
    "\n",
    "*Figura 15: Schema del circuito Latch SR.*\n",
    "\n",
    "Obiettivo: Montare il Latch SR e mostrare che è possibile farlo transire tra i due stati stabili agendo sugli ingressi $\\overline{S}$ ed $\\overline{R}$.\n",
    "\n",
    "Di seguito immagine del Latch montato in lab:\n",
    "\n",
    "<img src=\"latch_SR_lab.jpeg\" alt=\"Latch SR lab\" width=\"700\"/>\n",
    "\n",
    "*Figura 15: Circuito latch SR montato in lab.*\n",
    "\n",
    "il circuito in esame è un esempio di circuito di logica sequenziale. Quello che mi aspetto è che sulla base dei valori di S ed R le uscite dei due NAND siano alte o basse e di conseguenza i LED collegati al circuito si illuminino o meno.\n",
    "\n"
   ]
  }
 ],
 "metadata": {
  "language_info": {
   "name": "python"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
