test compression / decompression scheme. The 
test application time and compression percentage 
of the proposed scheme is superior to the other 
schemes.  
 
二、 計畫的緣由與目的 
為了縮短電子產品上市時間具有高整合
的系統晶片(system-on-a-chip，SOC)技術可以
在最短時間內將功能複雜的產品如數位相機
控制晶片等整合於單一晶片上以滿足市場需
求，因此系統晶片技術廣受歡迎，但是系統晶
片同時也面臨艱難的測試挑戰：(一)當系統晶
片內部矽智財電路(intellectual property，IP)功
能變得複雜或是數目增加時系統晶片測試所
需的測試向量亦隨之增加；(二)目前市面上大
多數的 IP core 並未具備植入式自我測試
(built-in self-test，BIST)架構無法進行自我測
試，而且通常 IP core 供應商不會提供 IP core
內部的電路資料因此無法重新設計具有 BIST
功能的 IP core，只能用供應商所提供的
pre-computed test pattern 來進行測試，因此必
須藉由外界的自動測試機台 (automatic test 
equipment，ATE)來產生測試向量後傳輸到系
統晶片進行測試。美國半導體工業協會預測晶
片的工作速度每年將以 30%在成長，在西元
2010 年高速測試機台價格將超過美金兩千萬
元，而測試機台的精確度及速度每年卻僅以
12%在成長，換言之測試機台的 I/O channel 數
量、速度、精確性、與記憶體容量將因成本而
嚴格受限無法滿足測試要求。 
由於線性迴授位移暫存器(linear feedback 
shift register，LFSR)電路架構具有規則化且易
於實現的特性，因此線性迴授位移暫存器廣
泛地使用於植入式自我測試 (built-in self 
test，BIST)電路當中。在本研究計畫中將藉
由線性迴授位移暫存器的特性，搭配掃描鏈
的重新排列與分割 (scan chain reorder and 
partition)，如此在 scan BIST 環境中的任何
deterministic test pattern 皆可以由儲存在 ATE
記憶體中的 LFSR 初始值(seed)來產生，然後
ATE將LFSR初始值傳送到待測電路的LFSR
進行解壓縮後同時分別送到被分成若干個子
鏈 (sub-chain) 以 產 生 deterministic test 
pattern，如此可縮短測試時間與節省所需的
記憶體儲存空間，進一步降低系統晶片的測
試成本。 
 
三、 研究方法及成果 
本計畫研究的主要方法，首先在於探討線
性 迴 授 位 移 暫 存 器 (linear feedback shift 
register，LFSR)的特性。如下所示為本計畫的
研究方法，LFSR 的 seed 儲存在 ATE，LFSR
在此視為 test de-compressor 將所產生的 test 
sequence 同時分別送到已被 reordering 且作
partition 的 sub-chain，以較短的時間來重組
deterministic test pattern。 
 
如下所示，k-stage LFSR 所產生的 test 
sequence 傳送到 n-bit 的 scan chain，其中 LFSR
的特性是由一個(k+1)-bit characteristic vector 
(1, c1, c2, …, ck-1, 1)來表示, ci = 0 or 1, and i = 1, 
2, …, k-1. 假設在第 i 個正反器的初始值(seed)
為 ai ( i = 1, 2, …, k)並且假設 n-bit serial output 
sequence 為(On-1, …, O2, O1, O0) 其中 O0 最先
產生出來並送到 n-bit scan chain 其次為 O1 其
餘依此類推。在 scan chain中假設一個 n-bit test 
vector 1 2 1 0( ,  ..., ,  ,  )nV v v v v−= , {0,  1, }iv x∈ , i = 
0, 1, 2, …, n-1 可以由 LFSR 所產生, 其中
maximum specified bit number 為 s。 
 
Scan Chain FF1 FF2 FF3 FF4 FF5
Test vector  1 1 x 0 x 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector  x x 1 0 0 
由於 specified bit number 為 6 (= s), 現在我們
取 LFSR 的 bit number 2logk s= ⎡ ⎤⎢ ⎥ =3, 取
primitive polynomial 3 2 1X X+ + 作為 LFSR 的
characteristic polynomial, 並取 (1, 0, 0)作為
LFSR 的 seed S0, 如下所示為此一 LFSR 的
state。 
State 
S0 = (1, 0, 0) 
S1 = (0, 1, 0) 
S2 = (1, 0, 1) 
S3 = (1, 1, 0) 
S4 = (1, 1, 1) 
S5 = (0, 1, 1) 
S6 = (0, 0, 1) 
以下為 LFSR 的 seed 為(1, 0, 0)時所產生的
output sequence 
Scan Chain FF1 FF2 FF3 FF4 FF5
Test vector 1 1 x 0 x 
LFSR 1 1 0 0 1 1 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector x x 1 0 0 
LFSR 1 1 0 1 0 0 
由於 test vector 第 7 個 bit 與 LFSR sequence 不
合, 因此將 FF4 調到最後位置, 如下所示 
Scan Chain FF4 FF1 FF2 FF3 FF5
Test vector 0 1 1 x x 
LFSR 1 1 0 0 1 1 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector x x 1 0 0 
LFSR 1 1 0 1 0 0 
由於 test vector 第 8 個 bit 與 LFSR sequence 不
合, 因此將 FF2 調到最後位置, 如下所示 
Scan Chain FF2 FF4 FF1 FF3 FF5
Test vector 1 0 1 x x 
LFSR 1 1 0 0 1 1 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector x x 1 0 0 
LFSR 1 1 0 1 0 0 
由於 test vector 第 8 個 bit 與 LFSR sequence 不
合, 因此將 FF1 調到最後位置, 如下所示 
Scan Chain FF1 FF2 FF4 FF3 FF5
Test vector 1 1 0 x x 
LFSR 1 1 0 0 1 1 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector x x 1 0 0 
LFSR 1 1 0 1 0 0 
由於 test vector 第 9 個 bit 與 LFSR sequence 不
合, 因此將 FF2 調到最後位置, 如下所示 
Scan Chain FF2 FF1 FF4 FF3 FF5
Test vector 1 1 0 x x 
LFSR 1 1 0 0 1 1 
Scan Chain FF6 FF7 FF8 FF9 FF10
Test vector x x 1 0 0 
LFSR 1 1 0 1 0 0 
由於 test vector 第 9 個 bit 仍與 LFSR sequence
