<!DOCTYPE html><html lang="zh-CN" data-theme="light"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge"><meta name="viewport" content="width=device-width, initial-scale=1.0,viewport-fit=cover"><title>FPGA[1]_基本结构 | YILON</title><meta name="author" content="YILON"><meta name="copyright" content="YILON"><meta name="format-detection" content="telephone=no"><meta name="theme-color" content="#ffffff"><meta name="description" content="FPGA的基本结构 参考链接 参考了书籍《principles-and-structures-of-fpgas》  由上图可见，FPGA的各结构分为：   逻辑单元 基本组成逻辑结构BLE：  BLE组成为：    查找表LUT  大多数FPGA的LUT本质上都是RAM，其中存储着基于输入的输出真值表， 一个k输入的LUT可以存储2^k个可能的输出值，从而实现任意的k输入逻辑函数。    触发器F">
<meta property="og:type" content="article">
<meta property="og:title" content="FPGA[1]_基本结构">
<meta property="og:url" content="http://example.com/2024/12/26/FPGA[1]_%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84/index.html">
<meta property="og:site_name" content="YILON">
<meta property="og:description" content="FPGA的基本结构 参考链接 参考了书籍《principles-and-structures-of-fpgas》  由上图可见，FPGA的各结构分为：   逻辑单元 基本组成逻辑结构BLE：  BLE组成为：    查找表LUT  大多数FPGA的LUT本质上都是RAM，其中存储着基于输入的输出真值表， 一个k输入的LUT可以存储2^k个可能的输出值，从而实现任意的k输入逻辑函数。    触发器F">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="http://example.com/private_img/cover.svg">
<meta property="article:published_time" content="2024-12-26T01:33:15.000Z">
<meta property="article:modified_time" content="2025-10-11T08:58:16.592Z">
<meta property="article:author" content="YILON">
<meta property="article:tag" content="FPGA">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="http://example.com/private_img/cover.svg"><link rel="shortcut icon" href="/img/favicon.png"><link rel="canonical" href="http://example.com/2024/12/26/FPGA[1]_%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84/index.html"><link rel="preconnect" href="//cdn.jsdelivr.net"/><link rel="preconnect" href="//busuanzi.ibruce.info"/><link rel="stylesheet" href="/css/index.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free/css/all.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.min.css" media="print" onload="this.media='all'"><script>
    (() => {
      
    const saveToLocal = {
      set: (key, value, ttl) => {
        if (!ttl) return
        const expiry = Date.now() + ttl * 86400000
        localStorage.setItem(key, JSON.stringify({ value, expiry }))
      },
      get: key => {
        const itemStr = localStorage.getItem(key)
        if (!itemStr) return undefined
        const { value, expiry } = JSON.parse(itemStr)
        if (Date.now() > expiry) {
          localStorage.removeItem(key)
          return undefined
        }
        return value
      }
    }

    window.btf = {
      saveToLocal,
      getScript: (url, attr = {}) => new Promise((resolve, reject) => {
        const script = document.createElement('script')
        script.src = url
        script.async = true
        Object.entries(attr).forEach(([key, val]) => script.setAttribute(key, val))
        script.onload = script.onreadystatechange = () => {
          if (!script.readyState || /loaded|complete/.test(script.readyState)) resolve()
        }
        script.onerror = reject
        document.head.appendChild(script)
      }),
      getCSS: (url, id) => new Promise((resolve, reject) => {
        const link = document.createElement('link')
        link.rel = 'stylesheet'
        link.href = url
        if (id) link.id = id
        link.onload = link.onreadystatechange = () => {
          if (!link.readyState || /loaded|complete/.test(link.readyState)) resolve()
        }
        link.onerror = reject
        document.head.appendChild(link)
      }),
      addGlobalFn: (key, fn, name = false, parent = window) => {
        if (!false && key.startsWith('pjax')) return
        const globalFn = parent.globalFn || {}
        globalFn[key] = globalFn[key] || {}
        globalFn[key][name || Object.keys(globalFn[key]).length] = fn
        parent.globalFn = globalFn
      }
    }
  
      
      
      const asideStatus = saveToLocal.get('aside-status')
      if (asideStatus !== undefined) {
        document.documentElement.classList.toggle('hide-aside', asideStatus === 'hide')
      }
    
      
    const detectApple = () => {
      if (/iPad|iPhone|iPod|Macintosh/.test(navigator.userAgent)) {
        document.documentElement.classList.add('apple')
      }
    }
    detectApple()
  
    })()
  </script><script>const GLOBAL_CONFIG = {
  root: '/',
  algolia: undefined,
  localSearch: {"path":"/search.xml","preload":false,"top_n_per_article":1,"unescape":false,"languages":{"hits_empty":"未找到符合您查询的内容：${query}","hits_stats":"共找到 ${hits} 篇文章"}},
  translate: undefined,
  highlight: {"plugin":"highlight.js","highlightCopy":true,"highlightLang":true,"highlightHeightLimit":300,"highlightFullpage":false,"highlightMacStyle":false},
  copy: {
    success: '复制成功',
    error: '复制失败',
    noSupport: '浏览器不支持'
  },
  relativeDate: {
    homepage: false,
    post: false
  },
  runtime: '',
  dateSuffix: {
    just: '刚刚',
    min: '分钟前',
    hour: '小时前',
    day: '天前',
    month: '个月前'
  },
  copyright: undefined,
  lightbox: 'fancybox',
  Snackbar: undefined,
  infinitegrid: {
    js: 'https://cdn.jsdelivr.net/npm/@egjs/infinitegrid/dist/infinitegrid.min.js',
    buttonText: '加载更多'
  },
  isPhotoFigcaption: true,
  islazyload: false,
  isAnchor: false,
  percent: {
    toc: true,
    rightside: false,
  },
  autoDarkmode: false
}</script><script id="config-diff">var GLOBAL_CONFIG_SITE = {
  title: 'FPGA[1]_基本结构',
  isPost: true,
  isHome: false,
  isHighlightShrink: false,
  isToc: true,
  isShuoshuo: false
}</script><meta name="generator" content="Hexo 7.3.0"></head><body><div id="web_bg" style="background-color: #FAF8F5;"></div><div id="sidebar"><div id="menu-mask"></div><div id="sidebar-menus"><div class="avatar-img text-center"><img src="/private_img/avatar.jpg" onerror="onerror=null;src='/img/friend_404.gif'" alt="avatar"/></div><div class="site-data text-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">94</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">100</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">24</div></a></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> 时间归档</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> 标签</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> 分类</span></a></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> 友情链接</span></a></div></div></div></div><div class="post" id="body-wrap"><header class="post-bg" id="page-header" style="background-image: url(/private_img/cover.svg);"><nav id="nav"><span id="blog-info"><a class="nav-site-title" href="/"><span class="site-name">YILON</span></a><a class="nav-page-title" href="/"><span class="site-name">FPGA[1]_基本结构</span></a></span><div id="menus"><div id="search-button"><span class="site-page social-icon search"><i class="fas fa-search fa-fw"></i><span> 搜索</span></span></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> 时间归档</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> 标签</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> 分类</span></a></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> 友情链接</span></a></div></div><div id="toggle-menu"><span class="site-page"><i class="fas fa-bars fa-fw"></i></span></div></div></nav><div id="post-info"><h1 class="post-title">FPGA[1]_基本结构</h1><div id="post-meta"><div class="meta-firstline"><span class="post-meta-date"><i class="far fa-calendar-alt fa-fw post-meta-icon"></i><span class="post-meta-label">发表于</span><time class="post-meta-date-created" datetime="2024-12-26T01:33:15.000Z" title="发表于 2024-12-26 09:33:15">2024-12-26</time><span class="post-meta-separator">|</span><i class="fas fa-history fa-fw post-meta-icon"></i><span class="post-meta-label">更新于</span><time class="post-meta-date-updated" datetime="2025-10-11T08:58:16.592Z" title="更新于 2025-10-11 16:58:16">2025-10-11</time></span><span class="post-meta-categories"><span class="post-meta-separator">|</span><i class="fas fa-inbox fa-fw post-meta-icon"></i><a class="post-meta-categories" href="/categories/FPGA/">FPGA</a></span></div><div class="meta-secondline"><span class="post-meta-separator">|</span><span class="post-meta-pv-cv" id="" data-flag-title=""><i class="far fa-eye fa-fw post-meta-icon"></i><span class="post-meta-label">浏览量:</span><span id="busuanzi_value_page_pv"><i class="fa-solid fa-spinner fa-spin"></i></span></span></div></div></div></header><main class="layout" id="content-inner"><div id="post"><article class="container post-content" id="article-container"><h1>FPGA的基本结构</h1>
<p><a target="_blank" rel="noopener" href="https://zhuanlan.zhihu.com/p/506828648">参考链接</a><br>
参考了书籍《principles-and-structures-of-fpgas》</p>
<p><img src="./FPGA%E7%BB%93%E6%9E%84%E6%A1%86%E5%9B%BE.png" alt="FPGA结构框图"></p>
<p>由上图可见，FPGA的各结构分为：</p>
<br>
<br>
<h2 id="逻辑单元">逻辑单元</h2>
<p>基本组成逻辑结构<code>BLE</code>：<br>
<img src="./%E5%9F%BA%E7%A1%80%E9%80%BB%E8%BE%91%E5%8D%95%E5%85%83BLE.png" alt="基础逻辑单元BLE"></p>
<p>BLE组成为：</p>
<blockquote>
<ul>
<li>
<p>查找表<code>LUT</code></p>
<ul>
<li>大多数FPGA的LUT本质上都是RAM，其中存储着基于输入的输出真值表，<br>
一个k输入的LUT可以存储2^k个可能的输出值，从而实现任意的k输入逻辑函数。</li>
</ul>
</li>
<li>
<p>触发器<code>FF</code></p>
</li>
<li>
<p>多路复用器<code>MUX</code></p>
</li>
</ul>
</blockquote>
<blockquote>
<p>在Xilinx的FPGA中，其与<code>BLE</code>功能类似的结构称为<code>Slice</code>。<br>
有不同功能的<code>Slice</code>。<br>
多个<code>Slice</code>和进位链、路由资源等构成可编辑逻辑块<code>CLB</code>，<br>
有点类似于上面FPGA结构框图的logic Tile。</p>
</blockquote>
<br>
<hr>
<br>
<h2 id="互联资源">互联资源</h2>
<p>用于实现各模块的互联。</p>
<ul>
<li>开关单元(SB)</li>
<li>连接单元(CB)</li>
<li>布线通道</li>
</ul>
<br>
<br>
<h2 id="IO">IO</h2>
<h3 id="基本结构">基本结构</h3>
<p>IOB 具有输入/输出缓冲、输出驱动、信号极性指定、三态指定(上拉、下拉、高阻态)、输入延时等功能。</p>
<p>每一个物理引脚<code>PAD</code>对应一个IOB，<br>
通常物理上一个区域的IO构成一个<code>Bank</code>，<br>
每个<code>bank</code>都会有一个电平引脚<code>VCCIO</code>，用于提供该<code>Bank</code>的供电。<br>
还可能会有参考电压引脚<code>VREF</code>，以供一些电平标准用作电压参考。</p>
<br>
<p>现代FPGA的一些相邻的IO对通常会组成一个差分对，<br>
两个IO构成一对差分信号，或者也可以单独使用。</p>
<br>
<p>比如对于高云的Arora_V系列FPGA：<br>
<img src="./%E9%AB%98%E4%BA%91Arora_V%E7%B3%BB%E5%88%97FPGAIO%E6%A1%86%E5%9B%BE.png" alt="高云Arora_V系列FPGAIO框图"></p>
<br>
<br>
<br>
<blockquote>
<p>不同FPGA的IO结构差异较大，以实际情况为准。</p>
</blockquote>
<h3 id="IO电平标准">IO电平标准</h3>
<p>通常FPGA 的 I/O 引脚可以支持多种电气标准，<br>
根据电源电压、逻辑电平、信号驱动能力的不同，可以分为以下几种常见的电气标准：</p>
<ul>
<li>LVCMOS (Low Voltage CMOS):<br>
常见的 CMOS 电平标准，支持多种电压，例如 LVCMOS25 (2.5V)，LVCMOS33 (3.3V)，LVCMOS18 (1.8V) 等。
<ul>
<li>3.3V LVCMOS： Vcc：3.3V；
<ul>
<li>输出：VOH&gt;=3.2V；VOL&lt;=0.1V；</li>
<li>输入：VIH&gt;=2.0V；VIL&lt;=0.7V。</li>
</ul>
</li>
<li>2.5V LVCMOS： Vcc：2.5V；
<ul>
<li>输出：VOH&gt;=2V；VOL&lt;=0.1V；</li>
<li>输入：VIH&gt;=1.7V；VIL&lt;=0.7V</li>
</ul>
</li>
</ul>
</li>
</ul>
<br>
<ul>
<li>LVTTL (Low Voltage TTL):<br>
低电压 TTL 电平标准，例如LVTTL25（2.5V）、LVTTL33（3.3V）。
<ul>
<li>3.3V LVTTL： Vcc：3.3V；
<ul>
<li>输出：VOH&gt;=2.4V；VOL&lt;=0.4V；</li>
<li>输入：VIH&gt;=2V；VIL&lt;=0.8V。</li>
</ul>
</li>
<li>2.5V LVTTL： Vcc：2.5V；
<ul>
<li>输出：VOH&gt;=2.0V；VOL&lt;=0.2V；</li>
<li>输入：VIH&gt;=1.7V；VIL&lt;=0.7V。</li>
</ul>
</li>
</ul>
</li>
</ul>
<br>
<ul>
<li>PECL (Positive Emitter Coupled Logic):<br>
高速差分信号标准，通常用于高速时钟信号或数据传输。常见的有 LVPECL 和 CML（Current Mode Logic）等差分信号类型。</li>
</ul>
<br>
<ul>
<li>SSTL (Stub Series Terminated Logic):<br>
用于内存接口（如 DDR 和 DDR2 等）。SSTL 标准有不同的电压版本（如 SSTL_2、SSTL_18 等），广泛应用于内存总线和串行接口。</li>
</ul>
<br>
<ul>
<li>HSTL (High-Speed Transceiver Logic):<br>
用于高速串行接口和高速总线系统的差分信号标准，通常应用于 DDR 存储器和高速通信协议。</li>
</ul>
<blockquote>
<p><strong>要注意，引脚实际电平以所在bank的<code>VCCIO</code>为准。</strong></p>
</blockquote>
<h2 id="时钟">时钟</h2>
<p>可以从以下角度分析FPGA的时钟结构。</p>
<h3 id="时钟源">时钟源</h3>
<p>FPGA的时钟源可以分为以下几类：</p>
<ol>
<li>外部时钟源：通过FPGA的专用时钟引脚（如GCLK）从外部输入时钟信号。
<ul>
<li>特点：<br>
通常由晶振、时钟发生器或其他芯片提供。<br>
信号质量高，抖动和延迟较低。</li>
<li>应用场景：<br>
系统主时钟、高速接口时钟等。</li>
</ul>
</li>
</ol>
<br>
<ol start="2">
<li>内部时钟源：通过FPGA内部的时钟管理单元（如PLL、DCM、MMCM）生成时钟信号。</li>
</ol>
<ul>
<li>特点：<br>
可以对外部时钟进行分频、倍频或相位调整。<br>
灵活性高，但可能引入额外的抖动。</li>
<li>应用场景：<br>
多时钟域设计、频率合成等。</li>
</ul>
<br>
<ol start="3">
<li>逻辑生成的时钟：通过FPGA的逻辑资源（如LUT或寄存器）生成时钟信号</li>
</ol>
<ul>
<li>特点：<br>
灵活性最高，但信号质量较差，抖动和延迟较大。</li>
<li>应用场景：低频率或局部时钟需求。</li>
</ul>
<h3 id="时钟作用域">时钟作用域</h3>
<ol>
<li>
<p>全局时钟网络：<br>
全局时钟网络是FPGA中最顶层的时钟分布结构，用于将时钟信号高效地传递到整个芯片的各个部分。</p>
<ul>
<li>
<p>特点：<br>
低延迟：确保时钟信号能够快速到达所有逻辑单元。<br>
低抖动：减少时钟信号的不稳定性，提高时序精度。<br>
高扇出（fan-out）能力：能够驱动大量的逻辑资源。</p>
</li>
<li>
<p>应用场景：<br>
适用于需要同步整个芯片的时钟信号，例如系统主时钟或高速接口时钟。</p>
</li>
<li>
<p>资源：<br>
FPGA通常提供多个全局时钟引脚（如GCLK）和专用的全局时钟缓冲器（BUFG）。</p>
</li>
</ul>
</li>
</ol>
<br>
<ol start="2">
<li>
<p>区域时钟网络：<br>
区域时钟网络是全局时钟网络的补充，用于将时钟信号分配到FPGA的特定区域（如某个象限或某个逻辑块）。</p>
<ul>
<li>
<p>特点：<br>
比全局时钟网络更灵活，但覆盖范围较小。<br>
延迟和抖动通常低于全局时钟网络，能满足更高的需求。</p>
</li>
<li>
<p>应用场景：适用于需要局部同步的时钟信号，例如某个模块的专用时钟。</p>
</li>
<li>
<p>资源：<br>
FPGA通常提供区域时钟缓冲器（BUFR）和区域时钟引脚。</p>
</li>
</ul>
</li>
</ol>
<br>
<ol start="3">
<li>
<p>局部时钟网络：<br>
局部时钟网络用于将时钟信号分配到更小的逻辑单元（如CLB、DSP或BRAM）。</p>
<ul>
<li>
<p>特点：<br>
覆盖范围最小，延迟和抖动相对较高。<br>
灵活性最高，可以满足特定逻辑单元的时钟需求。</p>
</li>
<li>
<p>应用场景：<br>
适用于需要精细控制的时钟信号，例如某个逻辑块的内部时钟。</p>
</li>
<li>
<p>资源：<br>
FPGA通常提供局部时钟缓冲器（BUFH）和局部时钟引脚。</p>
</li>
</ul>
</li>
</ol>
<br>
<br>
<h3 id="时钟控制">时钟控制</h3>
<ol>
<li>时钟生成与调整
<ul>
<li>PLL：基于模拟电路，实现相位锁定与倍/分频。</li>
<li>DCM：基于数字电路，实现相位锁定与倍/分频。</li>
<li>MMCM（混合模式时钟管理器）：结合PLL和DCM的功能，提供更高的灵活性。</li>
</ul>
</li>
</ol>
<br>
<ol start="2">
<li>时钟门控（Clock Gating）<br>
动态关闭未使用的时钟信号，以降低功耗。</li>
</ol>
<br>
<ol start="3">
<li>时钟域交叉（Clock Domain Crossing, CDC）<br>
处理不同时钟域之间的信号传递，确保数据的可靠性和时序正确性。</li>
</ol>
<br>
<ol start="4">
<li>时钟树综合（Clock Tree Synthesis, CTS）<br>
在布局布线阶段优化时钟网络的延迟、功耗和抖动。</li>
</ol>
<br>
<br>
<h2 id="专用单元">专用单元</h2>
<p>比如RAM、乘法器或DSP块、硬核处理器（如ARM核）等。</p>
<h3 id="RAM">RAM</h3>
<h4 id="块存储器（Block-RAM）">块存储器（Block RAM）</h4>
<p>块存储器是FPGA中用于存储用户数据的主要资源，<br>
通常用于实现大规模的数据存储和缓存。</p>
<p>BRAM是双端口存储器，支持同时读写操作。</p>
<p>BRAM可以配置为不同的数据宽度和深度，<br>
支持多种存储模式（如单端口、双端口、FIFO等）。</p>
<p>BRAM通常分布在FPGA的逻辑阵列中，便于就近访问。</p>
<h4 id="分布式存储器（Distributed-RAM）">分布式存储器（Distributed RAM）</h4>
<p>利用FPGA中的查找表（LUT）资源实现的存储器，通常用于小规模的数据存储。</p>
<p>分布式存储器的容量较小，通常每个LUT可以实现几十位的存储。<br>
由于分布式存储器使用逻辑资源实现，<br>
因此在需要大量存储时可能会占用较多的逻辑资源。</p>
<p>分布式存储器的访问速度较快，适合用于需要高速访问的小规模存储。</p>
<h3 id="DSP">DSP</h3>
<p>DSP的核心是乘加器。对于简单的FPGA，可能只是一个乘法器。</p>
<blockquote>
<p>DSP的使用是一个比较深入的内容，<br>
通常FPGA厂家会为常见应用提供各种IP核，由IP核高效地调用DSP。</p>
</blockquote>
</article><div class="post-copyright"><div class="post-copyright__author"><span class="post-copyright-meta"><i class="fas fa-circle-user fa-fw"></i>文章作者: </span><span class="post-copyright-info"><a href="YILON">YILON</a></span></div><div class="post-copyright__type"><span class="post-copyright-meta"><i class="fas fa-square-arrow-up-right fa-fw"></i>文章链接: </span><span class="post-copyright-info"><a href="http://example.com/2024/12/26/FPGA[1]_%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84/">http://example.com/2024/12/26/FPGA[1]_基本结构/</a></span></div><div class="post-copyright__notice"><span class="post-copyright-meta"><i class="fas fa-circle-exclamation fa-fw"></i>版权声明: </span><span class="post-copyright-info">本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a> 许可协议。转载请注明来源 <a href="http://example.com" target="_blank">YILON</a>！</span></div></div><div class="tag_share"><div class="post-meta__tag-list"><a class="post-meta__tags" href="/tags/FPGA/">FPGA</a></div><div class="post-share"><div class="social-share" data-image="/private_img/cover.svg" data-sites="facebook,twitter,wechat,weibo,qq"></div><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/css/share.min.css" media="print" onload="this.media='all'"><script src="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/js/social-share.min.js" defer></script></div></div><nav class="pagination-post" id="pagination"><a class="pagination-related" href="/2024/12/24/TI_DSP_C2000%E8%AE%A1%E7%AE%97%E5%8A%A0%E9%80%9F/" title="TI_DSP_C2000计算加速"><img class="cover" src="/private_img/cover2.svg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of previous post"><div class="info"><div class="info-1"><div class="info-item-1">上一篇</div><div class="info-item-2">TI_DSP_C2000计算加速</div></div><div class="info-2"><div class="info-item-1">TI参考链接  要注意，TI很多文档说的指令执行周期都是汇编形势执行的， 当使用C/C++调用对应函数时，会有其它的损耗。  初始化Flash并将函数放到RAM中运行 参考链接 上电复位时C2000 DSP的FLASH等待状态是很长的，需要进行配置以提高取指性能。 而这都是通过调用InitFlash()实现的，而该函数必须要加载进RAM中运行。 不同的DSP有不同的调用方法，比如F28377D已经封装好相关内容，只需要在project属性中预定义_FLASH宏即可。 但即使优化了FLASH的等待状态数，在FLASH中取指的速度仍然是低于在RAM中取指的， 因此对于速度要求特别高的函数，可以将其加载到RAM中。 由于以前的文章已经说过如何进行配置，这里不再重复。    浮点运算加速 C2000 DSP RTS库 在CCS中打开一个project， 右键project-&gt;properties-&gt;General-&gt;Runtime support...</div></div></div></a><a class="pagination-related" href="/2025/05/16/TI_DSP_TMS320F2812_CAN/" title="TI_DSP_TMS320F2812_CAN"><img class="cover" src="/private_img/cover2.svg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of next post"><div class="info text-right"><div class="info-1"><div class="info-item-1">下一篇</div><div class="info-item-2">TI_DSP_TMS320F2812_CAN</div></div><div class="info-2"><div class="info-item-1">部分内容参考此链接 CAN协议概述  半双工异步串行通讯 多主总线 广播通信 物理层使用同向差分信号 标准协议的速率可达1Mb/s  定义了OSI七层模式的三层：  物理层 数据链路层 应用层   物理层  典型的，CAN总线由两根线构成。 通常其分为高速和低速， 高速的CAN总线是通过两个120Ω的电阻闭环连接， 而低速的CAN总线则是开环的。 CAN协议通过两根总线的差分电压来确定总线的状态：   隐性电平代表逻辑1,显性电平代表逻辑0。 可以注意到高速协议中，隐性电平的差分电压为0；而低速协议则不确定。 物理介质：双绞线  线与逻辑 显然地，只要任一个挂载设备输出显性电平，总线上便被钳位为显性， 其它设备即使输出隐性电平也无效，其它设备输出显性电平也不造成冲突。 在数据链路层结合标识符即可实现非破坏性总线仲裁。 再同步机制 总线上所有设备同使用相同的波特率，但实际上频率总会有细微差别， 造成采样与输出时机的相移。 因此CAN协议定义了再同步机制： 总线采样1 bit...</div></div></div></a></nav><div class="relatedPosts"><div class="headline"><i class="fas fa-thumbs-up fa-fw"></i><span>相关推荐</span></div><div class="relatedPosts-list"><a class="pagination-related" href="/2024/03/09/CPLD_%E6%A6%82%E8%BF%B0/" title="CPLD_概述"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-03-09</div><div class="info-item-2">CPLD_概述</div></div><div class="info-2"><div class="info-item-1">...</div></div></div></a><a class="pagination-related" href="/2025/09/29/FPGA%5B2%5D_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/" title="FPGA[2]_Xilinx器件介绍"><img class="cover" src="/private_img/cover2.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-09-29</div><div class="info-item-2">FPGA[2]_Xilinx器件介绍</div></div><div class="info-2"><div class="info-item-1">Xilinx (AMD) FPGA 产品系列介绍  1. 成本优化型产品组合 该产品组合专注于为大批量、成本敏感型应用提供最佳的功耗和性能表现。 1.1 Spartan®-7 系列 Spartan-7是Xilinx的入门级FPGA，基于28nm工艺，以极高的性价比和低功耗著称，是成本敏感型应用的理想选择。   核心资源与特色功能:  逻辑资源: 提供约 6,000 到 102,000 个逻辑单元 (LC)，相当于约 4K 到 64K LUTs。 Block RAM: 高达 4.8 Mb。 DSP Slices: 高达 240 个，可用于基础的信号处理和计算加速。 I/O 数量: 高达 500 个，提供丰富的连接性。 特色功能: 部分型号集成了片上ADC，可用于模拟信号采集，进一步降低系统成本；采用小尺寸封装，适合空间受限的设计。    目标应用: 消费电子（如显示接口、传感器融合）、汽车电子（如车载信息娱乐、车身控制）、工业控制（如简单的马达控制、I/O扩展）、任何需要替代ASIC的低成本场景。   1.2 Artix®-7...</div></div></div></a><a class="pagination-related" href="/2025/09/10/FPGA%5B3%5D_%E5%BC%80%E5%8F%91%E5%B7%A5%E4%BD%9C%E6%B5%81%E4%B8%8E%E6%B3%A8%E6%84%8F%E4%BA%8B%E9%A1%B9/" title="FPGA[3]_开发工作流与注意事项"><img class="cover" src="/private_img/cover2.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-09-10</div><div class="info-item-2">FPGA[3]_开发工作流与注意事项</div></div><div class="info-2"><div class="info-item-1">FPGA工作流  timeline     title FPGA详细开发工作流      section 设计 (Design)         RTL编写         : 选择与生成时钟         : 生成并调用IP核         : 使用HDL语言描述逻辑         功能仿真          : 编写Testbench         : 使用ModelSim/VCS等工具&lt;br&gt;验证逻辑正确性      section 综合 (Synthesis)         转译与优化&lt;br&gt;工具将RTL转换为&lt;br&gt;门级网表netlist         映射&lt;br&gt;将门级网表映射到&lt;br&gt;目标FPGA的原语      section 约束 (Constraints)         时序约束          : 创建时钟定义         : 定义输入/输出延迟         : 创建异步时钟组、false_path、         物理约束          :...</div></div></div></a><a class="pagination-related" href="/2025/10/10/FPGA%5B4%5D_%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9FCDC/" title="FPGA[4]_跨时钟域CDC"><img class="cover" src="/private_img/cover2.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-10-10</div><div class="info-item-2">FPGA[4]_跨时钟域CDC</div></div><div class="info-2"><div class="info-item-1">前言  可参考此文章  当信号跨时钟域时，通常采用缓冲避免亚稳态。 并在约束文件中set_false_path指示不需要同步的路径。 对于在vivado开发，可以在源码中使用(* ASYNC_REG = &quot;TRUE&quot; *)标记用于缓冲的寄存器， 使其能够接收异步信号，并优化寄存器的布局以减少亚稳态的发生概率。   在附加了ASYNCREG属性后，在综合的过程中将不会优化该寄存器及其周边逻辑， 同时也影响optimization，place&amp;routing以提高MTBF（mean time between failure）。 在布局时，将会确保同步链上的寄存器摆放尽可能接近一最大化MTBF， 直接相连的带有该属性的寄存器将会直接放进单个SLICE/CLB （如果寄存器同时带有ASYNC_REG和IOB属性，IOB将优先于ASYNC_REG，寄存器将会被存放至ILOGIC...</div></div></div></a><a class="pagination-related" href="/2025/10/13/FPGA%5B5%5D_Serdes%E4%BB%8B%E7%BB%8D%E4%B8%8EAurora%E4%BD%BF%E7%94%A8%E8%AF%B4%E6%98%8E/" title="FPGA[5]_Serdes介绍与Aurora使用说明"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-10-13</div><div class="info-item-2">FPGA[5]_Serdes介绍与Aurora使用说明</div></div><div class="info-2"><div class="info-item-1">SerDes  简单来说，该通信协议将设备内部的并行数据转为串行发送出去，接收端再将数据转回并行。  SerDes（Serializer / Deserializer）是把并行数据转换为高速串行数据（发送端的 Serializer）， 以及把高速串行数据恢复成并行数据（接收端的 Deserializer）的电路模块或 IP。 它的目标是以尽可能少的物理通道（差分对或光纤通道）传输尽量高的数据速率，同时保持可靠性（低误码率）和可控延迟。 Serdes具有以下优点：  减少布线冲突（非独立时钟嵌入在数据流中，解决了限制数据传输速率的Signal时钟的Jilter问 题）；带宽高 ； 引脚数目少 ； 抗噪声、抗干扰能力强（差分传输）； 降低开关噪声； 扩展能力强； 更低的功耗和封装成本；  根据SerDes的结构的不同可以将其分为四类：  并行时钟SerDes 并行时钟 SerDes 的工作方式是将并行宽总线串行化为多个差分信号对，与此同时，还会传送与数据并联的时钟。在一些大型数据中心的服务器背板连接场景中，众多处理器、存储单元之间的数据交互量极大，并行时钟 SerDes...</div></div></div></a><a class="pagination-related" href="/2024/04/06/Lattice_Diamond%E4%BD%BF%E7%94%A8%E6%95%99%E7%A8%8B/" title="Lattice_Diamond使用教程"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-04-06</div><div class="info-item-2">Lattice_Diamond使用教程</div></div><div class="info-2"><div class="info-item-1">本文基于Lattice官网的Lattice Diamond3.13使用教程，仅供学习使用。  该教程针对MachXO3L器件系列的VHDL和Verilog混合设计的所有基本步骤。  官方例程源码结构 官方源码(Verilog和VHDL代码)例程位置： diamond_install_directory/docs/tutorial/Diamond_tutorial  1234567891011121314151617181920212223242526272829303132333435--count8.vhdlibrary IEEE;use IEEE.std_logic_1164.all;use IEEE.numeric_std.all;use work.typepackage.all;entity count8 is  port (  clk: in std_logic;  reset: in std_logic;  direction: in std_logic;  count: out std_logic_vector(7 downto 0));end...</div></div></div></a></div></div></div><div class="aside-content" id="aside-content"><div class="card-widget card-info text-center"><div class="avatar-img"><img src="/private_img/avatar.jpg" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="author-info-name">YILON</div><div class="author-info-description">YILON的技术小窝</div><div class="site-data"><a href="/archives/"><div class="headline">文章</div><div class="length-num">94</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">100</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">24</div></a></div><a id="card-info-btn" target="_blank" rel="noopener" href="https://github.com/YILON"><i class="fab fa-github"></i><span>Follow Me</span></a><div class="card-info-social-icons"><a class="social-icon" href="https://github.com/YILON" target="_blank" title="Github"><i class="fab fa-github" style="color: #24292e;"></i></a><a class="social-icon" href="mailto:yilongdyx@163.com" target="_blank" title="Email"><i class="fas fa-envelope" style="color: #4a7dbe;"></i></a></div></div><div class="card-widget card-announcement"><div class="item-headline"><i class="fas fa-bullhorn fa-shake"></i><span>公告</span></div><div class="announcement_content">Welcome</div></div><div class="sticky_layout"><div class="card-widget" id="card-toc"><div class="item-headline"><i class="fas fa-stream"></i><span>目录</span><span class="toc-percentage"></span></div><div class="toc-content is-expand"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link"><span class="toc-number">1.</span> <span class="toc-text">FPGA的基本结构</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%80%BB%E8%BE%91%E5%8D%95%E5%85%83"><span class="toc-number">1.1.</span> <span class="toc-text">逻辑单元</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%BA%92%E8%81%94%E8%B5%84%E6%BA%90"><span class="toc-number">1.2.</span> <span class="toc-text">互联资源</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#IO"><span class="toc-number">1.3.</span> <span class="toc-text">IO</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84"><span class="toc-number">1.3.1.</span> <span class="toc-text">基本结构</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#IO%E7%94%B5%E5%B9%B3%E6%A0%87%E5%87%86"><span class="toc-number">1.3.2.</span> <span class="toc-text">IO电平标准</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E6%97%B6%E9%92%9F"><span class="toc-number">1.4.</span> <span class="toc-text">时钟</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%97%B6%E9%92%9F%E6%BA%90"><span class="toc-number">1.4.1.</span> <span class="toc-text">时钟源</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%97%B6%E9%92%9F%E4%BD%9C%E7%94%A8%E5%9F%9F"><span class="toc-number">1.4.2.</span> <span class="toc-text">时钟作用域</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%97%B6%E9%92%9F%E6%8E%A7%E5%88%B6"><span class="toc-number">1.4.3.</span> <span class="toc-text">时钟控制</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%B8%93%E7%94%A8%E5%8D%95%E5%85%83"><span class="toc-number">1.5.</span> <span class="toc-text">专用单元</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#RAM"><span class="toc-number">1.5.1.</span> <span class="toc-text">RAM</span></a><ol class="toc-child"><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%9D%97%E5%AD%98%E5%82%A8%E5%99%A8%EF%BC%88Block-RAM%EF%BC%89"><span class="toc-number">1.5.1.1.</span> <span class="toc-text">块存储器（Block RAM）</span></a></li><li class="toc-item toc-level-4"><a class="toc-link" href="#%E5%88%86%E5%B8%83%E5%BC%8F%E5%AD%98%E5%82%A8%E5%99%A8%EF%BC%88Distributed-RAM%EF%BC%89"><span class="toc-number">1.5.1.2.</span> <span class="toc-text">分布式存储器（Distributed RAM）</span></a></li></ol></li><li class="toc-item toc-level-3"><a class="toc-link" href="#DSP"><span class="toc-number">1.5.2.</span> <span class="toc-text">DSP</span></a></li></ol></li></ol></li></ol></div></div><div class="card-widget card-recent-post"><div class="item-headline"><i class="fas fa-history"></i><span>最新文章</span></div><div class="aside-list"><div class="aside-list-item"><a class="thumbnail" href="/2026/02/05/%E9%80%9A%E4%BF%A1%E5%85%89%E7%BA%A4/" title="通信光纤"><img src="/private_img/cover2.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="通信光纤"/></a><div class="content"><a class="title" href="/2026/02/05/%E9%80%9A%E4%BF%A1%E5%85%89%E7%BA%A4/" title="通信光纤">通信光纤</a><time datetime="2026-02-05T01:00:11.000Z" title="发表于 2026-02-05 09:00:11">2026-02-05</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2025/10/24/Simulink_%E5%9F%BA%E4%BA%8Esimscape%E6%A8%A1%E5%9E%8B%E7%94%9F%E6%88%90HDL%E4%BB%A3%E7%A0%81/" title="Simulink_基于simscape模型生成HDL代码"><img src="/private_img/cover2.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="Simulink_基于simscape模型生成HDL代码"/></a><div class="content"><a class="title" href="/2025/10/24/Simulink_%E5%9F%BA%E4%BA%8Esimscape%E6%A8%A1%E5%9E%8B%E7%94%9F%E6%88%90HDL%E4%BB%A3%E7%A0%81/" title="Simulink_基于simscape模型生成HDL代码">Simulink_基于simscape模型生成HDL代码</a><time datetime="2025-10-24T07:15:10.000Z" title="发表于 2025-10-24 15:15:10">2025-10-24</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2025/10/13/FPGA%5B5%5D_Serdes%E4%BB%8B%E7%BB%8D%E4%B8%8EAurora%E4%BD%BF%E7%94%A8%E8%AF%B4%E6%98%8E/" title="FPGA[5]_Serdes介绍与Aurora使用说明"><img src="/private_img/cover.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="FPGA[5]_Serdes介绍与Aurora使用说明"/></a><div class="content"><a class="title" href="/2025/10/13/FPGA%5B5%5D_Serdes%E4%BB%8B%E7%BB%8D%E4%B8%8EAurora%E4%BD%BF%E7%94%A8%E8%AF%B4%E6%98%8E/" title="FPGA[5]_Serdes介绍与Aurora使用说明">FPGA[5]_Serdes介绍与Aurora使用说明</a><time datetime="2025-10-13T01:00:11.000Z" title="发表于 2025-10-13 09:00:11">2025-10-13</time></div></div></div></div></div></div></main><footer id="footer" style="background-image: url(/private_img/Top.svg);"><div id="footer-wrap"><div class="copyright">&copy;2022 - 2026 By YILON</div><div class="footer_custom_text">Below the wind.</div></div></footer></div><div id="rightside"><div id="rightside-config-hide"><button id="readmode" type="button" title="阅读模式"><i class="fas fa-book-open"></i></button><button id="hide-aside-btn" type="button" title="单栏和双栏切换"><i class="fas fa-arrows-alt-h"></i></button></div><div id="rightside-config-show"><button id="rightside-config" type="button" title="设置"><i class="fas fa-cog fa-spin"></i></button><button class="close" id="mobile-toc-button" type="button" title="目录"><i class="fas fa-list-ul"></i></button><button id="go-up" type="button" title="回到顶部"><span class="scroll-percent"></span><i class="fas fa-arrow-up"></i></button></div></div><div><script src="/js/utils.js"></script><script src="/js/main.js"></script><script src="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.umd.min.js"></script><script src="https://cdn.jsdelivr.net/npm/instant.page/instantpage.min.js" type="module"></script><div class="js-pjax"><script>(async () => {
  const showKatex = () => {
    document.querySelectorAll('#article-container .katex').forEach(el => el.classList.add('katex-show'))
  }

  if (!window.katex_js_css) {
    window.katex_js_css = true
    await btf.getCSS('https://cdn.jsdelivr.net/npm/katex/dist/katex.min.css')
    if (true) {
      await btf.getScript('https://cdn.jsdelivr.net/npm/katex/dist/contrib/copy-tex.min.js')
    }
  }

  showKatex()
})()</script><script>(() => {
  const runMermaid = ele => {
    window.loadMermaid = true
    const theme = document.documentElement.getAttribute('data-theme') === 'dark' ? 'dark' : 'default'

    ele.forEach((item, index) => {
      const mermaidSrc = item.firstElementChild
      const mermaidThemeConfig = `%%{init:{ 'theme':'${theme}'}}%%\n`
      const mermaidID = `mermaid-${index}`
      const mermaidDefinition = mermaidThemeConfig + mermaidSrc.textContent

      const renderFn = mermaid.render(mermaidID, mermaidDefinition)
      const renderMermaid = svg => {
        mermaidSrc.insertAdjacentHTML('afterend', svg)
      }

      // mermaid v9 and v10 compatibility
      typeof renderFn === 'string' ? renderMermaid(renderFn) : renderFn.then(({ svg }) => renderMermaid(svg))
    })
  }

  const codeToMermaid = () => {
    const codeMermaidEle = document.querySelectorAll('pre > code.mermaid')
    if (codeMermaidEle.length === 0) return

    codeMermaidEle.forEach(ele => {
      const preEle = document.createElement('pre')
      preEle.className = 'mermaid-src'
      preEle.hidden = true
      preEle.textContent = ele.textContent
      const newEle = document.createElement('div')
      newEle.className = 'mermaid-wrap'
      newEle.appendChild(preEle)
      ele.parentNode.replaceWith(newEle)
    })
  }

  const loadMermaid = () => {
    if (true) codeToMermaid()
    const $mermaid = document.querySelectorAll('#article-container .mermaid-wrap')
    if ($mermaid.length === 0) return

    const runMermaidFn = () => runMermaid($mermaid)
    btf.addGlobalFn('themeChange', runMermaidFn, 'mermaid')
    window.loadMermaid ? runMermaidFn() : btf.getScript('https://cdn.jsdelivr.net/npm/mermaid/dist/mermaid.min.js').then(runMermaidFn)
  }

  btf.addGlobalFn('encrypt', loadMermaid, 'mermaid')
  window.pjax ? loadMermaid() : document.addEventListener('DOMContentLoaded', loadMermaid)
})()</script></div><script async data-pjax src="//busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script><div id="local-search"><div class="search-dialog"><nav class="search-nav"><span class="search-dialog-title">搜索</span><span id="loading-status"></span><button class="search-close-button"><i class="fas fa-times"></i></button></nav><div class="text-center" id="loading-database"><i class="fas fa-spinner fa-pulse"></i><span>  数据加载中</span></div><div class="search-wrap"><div id="local-search-input"><div class="local-search-box"><input class="local-search-box--input" placeholder="搜索文章" type="text"/></div></div><hr/><div id="local-search-results"></div><div id="local-search-stats-wrap"></div></div></div><div id="search-mask"></div><script src="/js/search/local-search.js"></script></div></div></body></html>