# DSP cores
## 1. DDS 
Direct Digital Synthesis to generate the input signals at any frequency and amplitude  
## Architecture  
### 1. DDS core:
![DDS](DDS.drawio.png)

### 2. DDS Registers:

#### 1. ***CTRL Register***


| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
|    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |

| 15 | 14 | 13 | 12 | 11 | 10 | 9  | 8  | 7  | 6  | 5  | 4  | 3  | 2  | 1  | 0  |
|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
|    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |

#### 2. ***LENGTH Register***

| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
|    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |

| 15 | 14 | 13 | 12 | 11 | 10 | 9  |8  : 0|       
|----|----|----|----|----|----|----|--------------------------------------------|
|    |    |    |    |    |    |    |____Number of Sinusiods to superposition____|

#### 3. ***CLKDIV Register***
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
|    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |

| 15 | 14 | 13 | 12 | 11 | 10 | 9  : 0  |
|----|----|----|----|----|----|---------|
|    |    |    |    |    |    |____N____|


### 3. Bus interface 

### example use
![EX](figures/DDS/example1.png)
