Fitter report for neural
Sat Dec 03 15:44:40 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Fitter RAM Summary
 28. |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ALTSYNCRAM
 29. |neural|neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_m1d1:auto_generated|ALTSYNCRAM
 30. |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem|altsyncram_p0v3:auto_generated|ALTSYNCRAM
 31. |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem|altsyncram_r0v3:auto_generated|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------------------------+
; Fitter Summary                                                                                 ;
+------------------------------------+-----------------------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 03 15:44:40 2016                     ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name                      ; neural                                                    ;
; Top-level Entity Name              ; neural                                                    ;
; Family                             ; Cyclone IV E                                              ;
; Device                             ; EP4CE115F29C7                                             ;
; Timing Models                      ; Final                                                     ;
; Total logic elements               ; 10,537 / 114,480 ( 9 % )                                  ;
;     Total combinational functions  ; 9,742 / 114,480 ( 9 % )                                   ;
;     Dedicated logic registers      ; 2,773 / 114,480 ( 2 % )                                   ;
; Total registers                    ; 2892                                                      ;
; Total pins                         ; 142 / 529 ( 27 % )                                        ;
; Total virtual pins                 ; 0                                                         ;
; Total memory bits                  ; 26,752 / 3,981,312 ( < 1 % )                              ;
; Embedded Multiplier 9-bit elements ; 17 / 532 ( 3 % )                                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                            ;
+------------------------------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_DQM[0]   ; Missing drive strength and slew rate ;
; DRAM_DQM[1]   ; Missing drive strength and slew rate ;
; DRAM_DQM[2]   ; Missing drive strength and slew rate ;
; DRAM_DQM[3]   ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; result[0]     ; Missing drive strength and slew rate ;
; result[1]     ; Missing drive strength and slew rate ;
; result[2]     ; Missing drive strength and slew rate ;
; result[3]     ; Missing drive strength and slew rate ;
; result[4]     ; Missing drive strength and slew rate ;
; result[5]     ; Missing drive strength and slew rate ;
; result[6]     ; Missing drive strength and slew rate ;
; result[7]     ; Missing drive strength and slew rate ;
; result[8]     ; Missing drive strength and slew rate ;
; result[9]     ; Missing drive strength and slew rate ;
; result[10]    ; Missing drive strength and slew rate ;
; result[11]    ; Missing drive strength and slew rate ;
; result[12]    ; Missing drive strength and slew rate ;
; result[13]    ; Missing drive strength and slew rate ;
; result[14]    ; Missing drive strength and slew rate ;
; result[15]    ; Missing drive strength and slew rate ;
; result[16]    ; Missing drive strength and slew rate ;
; result[17]    ; Missing drive strength and slew rate ;
; result[18]    ; Missing drive strength and slew rate ;
; result[19]    ; Missing drive strength and slew rate ;
; result[20]    ; Missing drive strength and slew rate ;
; result[21]    ; Missing drive strength and slew rate ;
; result[22]    ; Missing drive strength and slew rate ;
; result[23]    ; Missing drive strength and slew rate ;
; result[24]    ; Missing drive strength and slew rate ;
; result[25]    ; Missing drive strength and slew rate ;
; result[26]    ; Missing drive strength and slew rate ;
; result[27]    ; Missing drive strength and slew rate ;
; result[28]    ; Missing drive strength and slew rate ;
; result[29]    ; Missing drive strength and slew rate ;
; result[30]    ; Missing drive strength and slew rate ;
; result[31]    ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; DRAM_DQ[16]   ; Missing drive strength and slew rate ;
; DRAM_DQ[17]   ; Missing drive strength and slew rate ;
; DRAM_DQ[18]   ; Missing drive strength and slew rate ;
; DRAM_DQ[19]   ; Missing drive strength and slew rate ;
; DRAM_DQ[20]   ; Missing drive strength and slew rate ;
; DRAM_DQ[21]   ; Missing drive strength and slew rate ;
; DRAM_DQ[22]   ; Missing drive strength and slew rate ;
; DRAM_DQ[23]   ; Missing drive strength and slew rate ;
; DRAM_DQ[24]   ; Missing drive strength and slew rate ;
; DRAM_DQ[25]   ; Missing drive strength and slew rate ;
; DRAM_DQ[26]   ; Missing drive strength and slew rate ;
; DRAM_DQ[27]   ; Missing drive strength and slew rate ;
; DRAM_DQ[28]   ; Missing drive strength and slew rate ;
; DRAM_DQ[29]   ; Missing drive strength and slew rate ;
; DRAM_DQ[30]   ; Missing drive strength and slew rate ;
; DRAM_DQ[31]   ; Missing drive strength and slew rate ;
; x[0]          ; Missing location assignment          ;
; x[1]          ; Missing location assignment          ;
; x[2]          ; Missing location assignment          ;
; x[3]          ; Missing location assignment          ;
; x[4]          ; Missing location assignment          ;
; x[5]          ; Missing location assignment          ;
; x[6]          ; Missing location assignment          ;
; x[7]          ; Missing location assignment          ;
; x[8]          ; Missing location assignment          ;
; x[9]          ; Missing location assignment          ;
; x[10]         ; Missing location assignment          ;
; x[11]         ; Missing location assignment          ;
; x[12]         ; Missing location assignment          ;
; x[13]         ; Missing location assignment          ;
; x[14]         ; Missing location assignment          ;
; x[15]         ; Missing location assignment          ;
; x[16]         ; Missing location assignment          ;
; x[17]         ; Missing location assignment          ;
; x[18]         ; Missing location assignment          ;
; x[19]         ; Missing location assignment          ;
; x[20]         ; Missing location assignment          ;
; x[21]         ; Missing location assignment          ;
; x[22]         ; Missing location assignment          ;
; x[23]         ; Missing location assignment          ;
; x[24]         ; Missing location assignment          ;
; x[25]         ; Missing location assignment          ;
; x[26]         ; Missing location assignment          ;
; x[27]         ; Missing location assignment          ;
; x[28]         ; Missing location assignment          ;
; x[29]         ; Missing location assignment          ;
; x[30]         ; Missing location assignment          ;
; x[31]         ; Missing location assignment          ;
; result[0]     ; Missing location assignment          ;
; result[1]     ; Missing location assignment          ;
; result[2]     ; Missing location assignment          ;
; result[3]     ; Missing location assignment          ;
; result[4]     ; Missing location assignment          ;
; result[5]     ; Missing location assignment          ;
; result[6]     ; Missing location assignment          ;
; result[7]     ; Missing location assignment          ;
; result[8]     ; Missing location assignment          ;
; result[9]     ; Missing location assignment          ;
; result[10]    ; Missing location assignment          ;
; result[11]    ; Missing location assignment          ;
; result[12]    ; Missing location assignment          ;
; result[13]    ; Missing location assignment          ;
; result[14]    ; Missing location assignment          ;
; result[15]    ; Missing location assignment          ;
; result[16]    ; Missing location assignment          ;
; result[17]    ; Missing location assignment          ;
; result[18]    ; Missing location assignment          ;
; result[19]    ; Missing location assignment          ;
; result[20]    ; Missing location assignment          ;
; result[21]    ; Missing location assignment          ;
; result[22]    ; Missing location assignment          ;
; result[23]    ; Missing location assignment          ;
; result[24]    ; Missing location assignment          ;
; result[25]    ; Missing location assignment          ;
; result[26]    ; Missing location assignment          ;
; result[27]    ; Missing location assignment          ;
; result[28]    ; Missing location assignment          ;
; result[29]    ; Missing location assignment          ;
; result[30]    ; Missing location assignment          ;
; result[31]    ; Missing location assignment          ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                           ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                         ; PORTBDATAOUT     ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[0]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[0]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[0]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[1]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[1]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[1]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[2]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[2]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[2]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[3]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[3]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[3]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[4]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[4]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[4]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[5]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1 ; DATAA            ;                       ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[5]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src2[5]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[0]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[1]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[2]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[3]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[4]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[5]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[6]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[7]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[8]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[9]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                       ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[10]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[11]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[12]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                      ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_bank[0]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_bank[1]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[0]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                      ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[0]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[0]                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[1]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                      ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[1]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[1]                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[2]                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                      ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[2]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[2]                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[3]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                          ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_cmd[3]                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[0]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[0]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[1]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[1]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[2]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[2]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[3]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[3]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[4]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[4]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[5]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[5]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[6]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[6]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[7]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[7]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[8]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[8]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[9]                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                     ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[9]                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                         ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[10]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[10]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[11]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[11]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[12]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[12]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[13]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[13]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[14]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[14]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[15]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[15]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[16]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[16]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[17]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[17]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[18]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[18]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[19]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[19]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[20]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[20]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[21]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[21]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[22]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[22]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[23]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[23]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[24]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[24]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[25]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[25]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[26]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[26]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[27]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[27]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[28]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[28]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[29]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[29]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[30]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[30]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[31]                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                    ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_data[31]                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_dqm[0]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_dqm[1]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_dqm[2]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_dqm[3]                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                                                                                                                                                                                                                        ; I                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                            ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                         ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                           ; Q                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_31                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                                                                                                                                                                                                                        ; OE               ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_31                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                           ;                  ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[0]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[1]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[2]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[3]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[4]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[5]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[6]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[7]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[8]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[9]                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                          ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[10]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[11]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[12]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[13]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[14]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[15]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[16]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[17]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[18]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[19]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[20]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[21]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[22]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[23]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[24]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[25]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[26]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[27]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[28]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[29]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[30]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|za_data[31]                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                                                                                                                                                                                                                         ; O                ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                           ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                  ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                  ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                  ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                  ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                  ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                  ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                  ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location                    ;                  ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                  ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                  ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                  ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                  ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                  ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location                    ;                  ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                  ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                  ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location                    ;                  ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                  ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                  ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                  ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[0]          ; PIN_G19       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[1]          ; PIN_F19       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[2]          ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                  ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_OE_N         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                  ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                  ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                  ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                  ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                  ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                  ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment             ;
; Location                    ;                  ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                  ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                  ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                  ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                  ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                  ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                  ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                  ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment             ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; neural_soc_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; neural_soc_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13128 ) ; 0.00 % ( 0 / 13128 )       ; 0.00 % ( 0 / 13128 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13128 ) ; 0.00 % ( 0 / 13128 )       ; 0.00 % ( 0 / 13128 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12887 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 228 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/neural_network_fpga/output_files/neural.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 10,537 / 114,480 ( 9 % )     ;
;     -- Combinational with no register       ; 7764                         ;
;     -- Register only                        ; 795                          ;
;     -- Combinational with a register        ; 1978                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 3783                         ;
;     -- 3 input functions                    ; 4823                         ;
;     -- <=2 input functions                  ; 1136                         ;
;     -- Register only                        ; 795                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 6593                         ;
;     -- arithmetic mode                      ; 3149                         ;
;                                             ;                              ;
; Total registers*                            ; 2,892 / 117,053 ( 2 % )      ;
;     -- Dedicated logic registers            ; 2,773 / 114,480 ( 2 % )      ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 802 / 7,155 ( 11 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 142 / 529 ( 27 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; Global signals                              ; 6                            ;
; M9Ks                                        ; 9 / 432 ( 2 % )              ;
; Total block memory bits                     ; 26,752 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 82,944 / 3,981,312 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 17 / 532 ( 3 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global clocks                               ; 6 / 20 ( 30 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 4.2% / 4.0% / 4.5%           ;
; Peak interconnect usage (total/H/V)         ; 32.4% / 31.6% / 33.5%        ;
; Maximum fan-out                             ; 1799                         ;
; Highest non-global fan-out                  ; 197                          ;
; Total fan-out                               ; 42503                        ;
; Average fan-out                             ; 3.14                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                    ; Low                            ;
;                                              ;                        ;                        ;                                ;
; Total logic elements                         ; 10376 / 114480 ( 9 % ) ; 161 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 7686                   ; 78                     ; 0                              ;
;     -- Register only                         ; 779                    ; 16                     ; 0                              ;
;     -- Combinational with a register         ; 1911                   ; 67                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 3714                   ; 69                     ; 0                              ;
;     -- 3 input functions                     ; 4789                   ; 34                     ; 0                              ;
;     -- <=2 input functions                   ; 1094                   ; 42                     ; 0                              ;
;     -- Register only                         ; 779                    ; 16                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Logic elements by mode                       ;                        ;                        ;                                ;
;     -- normal mode                           ; 6456                   ; 137                    ; 0                              ;
;     -- arithmetic mode                       ; 3141                   ; 8                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Total registers                              ; 2809                   ; 83                     ; 0                              ;
;     -- Dedicated logic registers             ; 2690 / 114480 ( 2 % )  ; 83 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                    ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 787 / 7155 ( 11 % )    ; 15 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 142                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 17 / 532 ( 3 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 26752                  ; 0                      ; 0                              ;
; Total RAM block bits                         ; 82944                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 9 / 432 ( 2 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 5 / 24 ( 20 % )        ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                        ;                        ;                                ;
; Connections                                  ;                        ;                        ;                                ;
;     -- Input Connections                     ; 1245                   ; 121                    ; 2                              ;
;     -- Registered Input Connections          ; 1077                   ; 92                     ; 0                              ;
;     -- Output Connections                    ; 250                    ; 169                    ; 949                            ;
;     -- Registered Output Connections         ; 4                      ; 168                    ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Internal Connections                         ;                        ;                        ;                                ;
;     -- Total Connections                     ; 42314                  ; 917                    ; 959                            ;
;     -- Registered Connections                ; 9913                   ; 652                    ; 0                              ;
;                                              ;                        ;                        ;                                ;
; External Connections                         ;                        ;                        ;                                ;
;     -- Top                                   ; 256                    ; 288                    ; 951                            ;
;     -- sld_hub:auto_hub                      ; 288                    ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 951                    ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Partition Interface                          ;                        ;                        ;                                ;
;     -- Input Ports                           ; 96                     ; 61                     ; 2                              ;
;     -- Output Ports                          ; 72                     ; 79                     ; 3                              ;
;     -- Bidir Ports                           ; 32                     ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Registered Ports                             ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 39                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Port Connectivity                            ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 46                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 59                     ; 0                              ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1800                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]    ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]    ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]    ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]    ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]    ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]    ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]    ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; x[0]     ; F19   ; 7        ; 94           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[10]    ; M1    ; 1        ; 0            ; 44           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[11]    ; AC18  ; 4        ; 87           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[12]    ; AB16  ; 4        ; 65           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[13]    ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[14]    ; AD28  ; 5        ; 115          ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[15]    ; G19   ; 7        ; 69           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[16]    ; AH21  ; 4        ; 74           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[17]    ; AB5   ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[18]    ; D19   ; 7        ; 83           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[19]    ; AC5   ; 2        ; 0            ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[1]     ; C17   ; 7        ; 81           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[20]    ; AE18  ; 4        ; 79           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[21]    ; J6    ; 1        ; 0            ; 50           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[22]    ; U23   ; 5        ; 115          ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[23]    ; B11   ; 8        ; 42           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[24]    ; AE6   ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[25]    ; N25   ; 6        ; 115          ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[26]    ; C27   ; 6        ; 115          ; 61           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[27]    ; AF5   ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[28]    ; Y13   ; 3        ; 52           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[29]    ; C20   ; 7        ; 85           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[2]     ; G16   ; 7        ; 67           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[30]    ; AC4   ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[31]    ; D24   ; 7        ; 98           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[3]     ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[4]     ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[5]     ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[6]     ; AB20  ; 4        ; 100          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[7]     ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[8]     ; P27   ; 6        ; 115          ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; x[9]     ; F3    ; 1        ; 0            ; 66           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; result[0]     ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[10]    ; J10   ; 8        ; 20           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[11]    ; AC21  ; 4        ; 102          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[12]    ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[13]    ; AF10  ; 3        ; 29           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[14]    ; A22   ; 7        ; 89           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[15]    ; B23   ; 7        ; 102          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[16]    ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[17]    ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[18]    ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[19]    ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[1]     ; AH6   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[20]    ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[21]    ; F14   ; 8        ; 45           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[22]    ; D17   ; 7        ; 81           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[23]    ; E8    ; 8        ; 11           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[24]    ; AD21  ; 4        ; 102          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[25]    ; AE4   ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[26]    ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[27]    ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[28]    ; C14   ; 8        ; 52           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[29]    ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[2]     ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[30]    ; D5    ; 8        ; 3            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[31]    ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[3]     ; N26   ; 6        ; 115          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[4]     ; AF26  ; 4        ; 89           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[5]     ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[6]     ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[7]     ; AE9   ; 3        ; 27           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[8]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; result[9]     ; D18   ; 7        ; 85           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe               ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16 ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17 ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18 ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19 ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20 ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21 ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22 ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23 ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24 ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25 ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26 ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27 ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28 ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29 ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30 ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_31 ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                    ; Use as regular IO        ; x[8]                    ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; x[26]                   ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                     ; Use as regular IO        ; result[9]               ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                     ; Use as regular IO        ; x[1]                    ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; result[22]              ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                     ; Use as regular IO        ; x[23]                   ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                    ; Use as regular IO        ; result[27]              ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                    ; Use as regular IO        ; result[2]               ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                     ; Use as regular IO        ; x[3]                    ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 56 ( 32 % ) ; 2.5V          ; --           ;
; 2        ; 50 / 63 ( 79 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 73 ( 14 % ) ; 2.5V          ; --           ;
; 4        ; 14 / 71 ( 20 % ) ; 2.5V          ; --           ;
; 5        ; 12 / 65 ( 18 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 20 / 72 ( 28 % ) ; 2.5V          ; --           ;
; 8        ; 15 / 71 ( 21 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; x[3]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; result[27]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; result[14]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; result[17]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; result[16]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; x[17]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; result[29]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; x[5]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; x[12]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; x[6]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; result[8]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; x[13]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; x[30]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; x[19]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; x[11]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; result[11]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; result[20]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; result[24]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; result[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; x[14]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; result[25]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; x[24]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; result[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; x[20]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; x[4]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; x[27]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; result[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; result[26]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; result[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; result[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; x[16]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; x[7]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; x[23]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; result[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; result[28]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; x[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; x[29]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; x[26]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; result[30]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; result[19]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; result[22]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; result[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 436        ; 7        ; x[18]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; x[31]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; result[23]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; result[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; x[9]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; result[31]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; result[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; result[21]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; x[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; result[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 484        ; 8        ; result[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; x[2]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; x[15]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; result[18]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; x[21]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; result[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; x[10]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; x[25]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 351        ; 6        ; result[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; x[8]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; x[22]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; x[28]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                      ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|pll7 ;
+-------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; m_neural_soc|sdram_pll|sd1|pll7                                                                  ;
; PLL mode                      ; Normal                                                                                           ;
; Compensate clock              ; clock0                                                                                           ;
; Compensated input/output pins ; --                                                                                               ;
; Switchover type               ; --                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                                         ;
; Input frequency 1             ; --                                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                                             ;
; VCO phase shift step          ; 250 ps                                                                                           ;
; VCO multiply                  ; --                                                                                               ;
; VCO divide                    ; --                                                                                               ;
; Freq min lock                 ; 30.0 MHz                                                                                         ;
; Freq max lock                 ; 65.02 MHz                                                                                        ;
; M VCO Tap                     ; 4                                                                                                ;
; M Initial                     ; 2                                                                                                ;
; M value                       ; 10                                                                                               ;
; N value                       ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 27                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                        ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                             ;
; Bandwidth type                ; Medium                                                                                           ;
; Real time reconfigurable      ; Off                                                                                              ;
; Scan chain MIF file           ; --                                                                                               ;
; Preserve PLL counter order    ; Off                                                                                              ;
; PLL location                  ; PLL_1                                                                                            ;
; Inclk0 signal                 ; CLOCK_50                                                                                         ;
; Inclk1 signal                 ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                    ;
; Inclk1 signal type            ; --                                                                                               ;
+-------------------------------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                           ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; m_neural_soc|sdram_pll|sd1|pll7|clk[0] ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; m_neural_soc|sdram_pll|sd1|pll7|clk[1] ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                             ; Library Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |neural                                                                                                                                                                                  ; 10537 (1)   ; 2773 (0)                  ; 119 (119)     ; 26752       ; 9    ; 17           ; 3       ; 7         ; 142  ; 0            ; 7764 (1)     ; 795 (0)           ; 1978 (0)         ; |neural                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |neural_soc:m_neural_soc|                                                                                                                                                             ; 5565 (0)    ; 2690 (0)                  ; 0 (0)         ; 26752       ; 9    ; 9            ; 3       ; 3         ; 0    ; 0            ; 2875 (0)     ; 779 (0)           ; 1911 (0)         ; |neural|neural_soc:m_neural_soc                                                                                                                                                                                                                                                                                                                                                                                                                 ; neural_soc   ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |neural|neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                      ; neural_soc   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                           ; neural_soc   ;
;       |altera_reset_controller:rst_controller|                                                                                                                                           ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |neural|neural_soc:m_neural_soc|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                           ; neural_soc   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;       |neural_soc_jtag_uart_0:jtag_uart_0|                                                                                                                                               ; 164 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (16)      ; 24 (4)            ; 91 (19)          ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;          |alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|                                                                                                                    ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 20 (20)           ; 32 (32)          ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;             |scfifo:rfifo|                                                                                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                             ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                              ; work         ;
;          |neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;             |scfifo:wfifo|                                                                                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                             ; work         ;
;                      |dpram_nl21:FIFOram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                                              ; work         ;
;       |neural_soc_key:key|                                                                                                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_key:key                                                                                                                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;       |neural_soc_led:led|                                                                                                                                                               ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |neural|neural_soc:m_neural_soc|neural_soc_led:led                                                                                                                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;       |neural_soc_mm_interconnect_0:mm_interconnect_0|                                                                                                                                   ; 1309 (0)    ; 945 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 430 (0)           ; 626 (0)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                  ; neural_soc   ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; neural_soc   ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                                                                   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; neural_soc   ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                                                                             ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                                                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                                                                               ; 350 (350)   ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 165 (165)         ; 167 (167)        ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                  ; neural_soc   ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                                                                 ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 30 (30)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; neural_soc   ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                                                               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; neural_soc   ;
;          |altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|                                                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;          |altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|                                                                                                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;          |altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|                                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                                                                          ; 73 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 55 (0)            ; 16 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                   ; 73 (69)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 55 (54)           ; 16 (14)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                    ; neural_soc   ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                     ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                                                                          ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 36 (0)            ; 34 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                   ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 36 (33)           ; 34 (33)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                    ; neural_soc   ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                     ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                                                                          ; 71 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 34 (0)            ; 36 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                   ; 71 (67)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (32)           ; 36 (36)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                    ; neural_soc   ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                     ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                     ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                                                              ; 139 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 126 (0)           ; 10 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                 ; neural_soc   ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                                                                   ; 139 (135)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 126 (125)         ; 10 (8)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                        ; neural_soc   ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                         ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                         ; work         ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                        ; neural_soc   ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                                                                           ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                                                                    ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                       ; neural_soc   ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                     ; neural_soc   ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |altera_merlin_slave_agent:switch_s1_agent|                                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                                                                        ; neural_soc   ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                       ; neural_soc   ;
;          |altera_merlin_slave_agent:to_hw_port_s1_agent|                                                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_port_s1_agent                                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altera_merlin_slave_agent:to_hw_sig_s1_agent|                                                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_sig_s1_agent                                                                                                                                                                                                                                                                                                                     ; neural_soc   ;
;          |altera_merlin_slave_agent:to_sw_port_s1_agent|                                                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_sw_port_s1_agent                                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                                                                       ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                                                                              ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                                 ; neural_soc   ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                                                                              ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                                 ; neural_soc   ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                                                                        ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                           ; neural_soc   ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                                                                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altera_merlin_slave_translator:switch_s1_translator|                                                                                                                           ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                                                                          ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;          |altera_merlin_slave_translator:to_hw_port_s1_translator|                                                                                                                       ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_port_s1_translator                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;          |altera_merlin_slave_translator:to_hw_sig_s1_translator|                                                                                                                        ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator                                                                                                                                                                                                                                                                                                           ; neural_soc   ;
;          |altera_merlin_slave_translator:to_sw_port_s1_translator|                                                                                                                       ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 27 (27)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;          |altera_merlin_slave_translator:to_sw_sig_s1_translator|                                                                                                                        ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_sig_s1_translator                                                                                                                                                                                                                                                                                                           ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                 ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                                                                          ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                                                                          ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (46)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                                                                          ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 4 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                                                                          ; 47 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 12 (8)           ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                                                                                                                          ; 68 (65)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 62 (59)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_router:router|                                                                                                                                    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                       ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_router_001:router_001|                                                                                                                            ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_router_003:router_008|                                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_router_003:router_008                                                                                                                                                                                                                                                                                                               ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_demux_006:rsp_demux_006|                                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_demux_006:rsp_demux_006                                                                                                                                                                                                                                                                                                         ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                                  ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 78 (78)          ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                     ; neural_soc   ;
;          |neural_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;       |neural_soc_nios2_gen2_0:nios2_gen2_0|                                                                                                                                             ; 1181 (0)    ; 590 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 536 (0)      ; 52 (0)            ; 593 (0)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                            ; neural_soc   ;
;          |neural_soc_nios2_gen2_0_cpu:cpu|                                                                                                                                               ; 1181 (801)  ; 590 (322)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 536 (424)    ; 52 (6)            ; 593 (370)        ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                            ; neural_soc   ;
;             |neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|                                                                                            ; 381 (82)    ; 268 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (2)      ; 46 (1)            ; 223 (78)         ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                            ; neural_soc   ;
;                |neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|                                                                     ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 41 (0)            ; 55 (0)           ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                        ; neural_soc   ;
;                   |neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|                                                                    ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 31 (28)           ; 18 (17)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; neural_soc   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|                                                                          ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 10 (6)            ; 51 (51)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; neural_soc   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:neural_soc_nios2_gen2_0_cpu_debug_slave_phy|                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:neural_soc_nios2_gen2_0_cpu_debug_slave_phy                                                                                     ; work         ;
;                |neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg|                                                                           ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                              ; neural_soc   ;
;                |neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|                                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                ; neural_soc   ;
;                |neural_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_debug|                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                ; neural_soc   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ; work         ;
;                |neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|                                                                                   ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 51 (51)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                      ; neural_soc   ;
;                   |neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; neural_soc   ;
;                      |altsyncram:the_altsyncram|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                             ; neural_soc   ;
;                |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                    ; work         ;
;             |neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                             ; neural_soc   ;
;                |altsyncram:the_altsyncram|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                    ; work         ;
;       |neural_soc_nios2_gen2_0_custom_instruction_master_comb_xconnect:nios2_gen2_0_custom_instruction_master_comb_xconnect|                                                             ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0_custom_instruction_master_comb_xconnect:nios2_gen2_0_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                                                            ; neural_soc   ;
;       |neural_soc_nios2_gen2_0_custom_instruction_master_multi_xconnect:nios2_gen2_0_custom_instruction_master_multi_xconnect|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios2_gen2_0_custom_instruction_master_multi_xconnect:nios2_gen2_0_custom_instruction_master_multi_xconnect                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;       |neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|                                                                                             ; 2197 (0)    ; 658 (0)                   ; 0 (0)         ; 15360       ; 3    ; 9            ; 3       ; 3         ; 0    ; 0            ; 1539 (0)     ; 184 (0)           ; 474 (0)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0                                                                                                                                                                                                                                                                                                                            ; neural_soc   ;
;          |fpoint2_combi:fpci_combi|                                                                                                                                                      ; 123 (7)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (7)      ; 0 (0)             ; 5 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi                                                                                                                                                                                                                                                                                                   ; neural_soc   ;
;             |FPCompareFused:compare|                                                                                                                                                     ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi|FPCompareFused:compare                                                                                                                                                                                                                                                                            ; neural_soc   ;
;             |FPMinMaxFused:FPMinMax|                                                                                                                                                     ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_combi:fpci_combi|FPMinMaxFused:FPMinMax                                                                                                                                                                                                                                                                            ; neural_soc   ;
;          |fpoint2_multi:fpci_multi|                                                                                                                                                      ; 2079 (9)    ; 658 (5)                   ; 0 (0)         ; 15360       ; 3    ; 9            ; 3       ; 3         ; 0    ; 0            ; 1421 (4)     ; 184 (0)           ; 474 (5)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi                                                                                                                                                                                                                                                                                                   ; neural_soc   ;
;             |fpoint2_multi_datapath:datapath|                                                                                                                                            ; 2070 (204)  ; 653 (0)                   ; 0 (0)         ; 15360       ; 3    ; 9            ; 3       ; 3         ; 0    ; 0            ; 1417 (204)   ; 184 (0)           ; 469 (14)         ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath                                                                                                                                                                                                                                                                   ; neural_soc   ;
;                |FPAddSub:addsub|                                                                                                                                                         ; 629 (508)   ; 235 (89)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 394 (384)    ; 30 (2)            ; 205 (192)        ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub                                                                                                                                                                                                                                                   ; neural_soc   ;
;                   |dspba_delay:ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a                                                                                                                                             ; neural_soc   ;
;                   |dspba_delay:ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a|                                                                     ; 9 (9)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_closePathA_uid68_fpAddSubTest_ieeeAdd_n_to_closePath_uid69_fpAddSubTest_ieeeAdd_a                                                                                                                                                  ; neural_soc   ;
;                   |dspba_delay:ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_effSub_uid58_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_a                                                                                                                                                   ; neural_soc   ;
;                   |dspba_delay:ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_excRNaN_uid126_fpAddSubTest_ieeeAdd_q_to_concExc_uid127_fpAddSubTest_ieeeAdd_c                                                                                                                                                     ; neural_soc   ;
;                   |dspba_delay:ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_I_uid29_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_b                                                                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_I_uid45_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_c                                                                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_N_uid31_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_d                                                                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_N_uid47_fpAddSubTest_ieeeAdd_q_to_excRInfVInC_uid122_fpAddSubTest_ieeeAdd_e                                                                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_R_uid35_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_a                                                                                                                                                       ; neural_soc   ;
;                   |dspba_delay:ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exc_R_uid51_fpAddSubTest_ieeeAdd_q_to_signRReg_uid130_fpAddSubTest_ieeeAdd_b                                                                                                                                                       ; neural_soc   ;
;                   |dspba_delay:ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b|                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_expAmExpBZ_uid75_fpAddSubTest_ieeeAdd_b_to_oFracBREXC2SPostAlign_uid80_fpAddSubTest_ieeeAdd_b                                                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d|                                                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_expRPreExc_uid117_fpAddSubTest_ieeeAdd_b_to_expRPostExc_uid147_fpAddSubTest_ieeeAdd_d                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_expXIsZero_uid24_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_a                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_expXIsZero_uid40_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_b                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a|                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_exp_uid23_fpAddSubTest_ieeeAdd_b_to_expInc_uid109_fpAddSubTest_ieeeAdd_a                                                                                                                                                           ; neural_soc   ;
;                   |dspba_delay:ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 18 (18)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_fracAddResultNoSignExt_closePath_uid82_fpAddSubTest_ieeeAdd_b_to_leftShiftStage0_uid202_fracPostNorm_closePathExt_uid84_fpAddSubTest_ieeeAdd_c                                                                                     ; neural_soc   ;
;                   |dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d|                                                               ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 23 (23)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d                                                                                                                                            ; neural_soc   ;
;                   |dspba_delay:ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a|                                                                              ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_frac_uid27_fpAddSubTest_ieeeAdd_b_to_oFracA_uid63_fpAddSubTest_ieeeAdd_a                                                                                                                                                           ; neural_soc   ;
;                   |dspba_delay:ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_regInputs_uid118_fpAddSubTest_ieeeAdd_q_to_excRZeroVInC_uid119_fpAddSubTest_ieeeAdd_c                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a|                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_reg_regInputs_uid118_fpAddSubTest_ieeeAdd_0_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_1_q_to_rInfOvf_uid121_fpAddSubTest_ieeeAdd_a                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b| ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_sigA_uid56_fpAddSubTest_ieeeAdd_b_to_signRReg_uid130_fpAddSubTest_ieeeAdd_c                                                                                                                                                        ; neural_soc   ;
;                   |dspba_delay:ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_signRInf_uid133_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_a                                                                                                                                             ; neural_soc   ;
;                   |dspba_delay:ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c                                                                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_signRZero_uid136_fpAddSubTest_ieeeAdd_q_to_signRInfRZRReg_uid137_fpAddSubTest_ieeeAdd_b                                                                                                                                            ; neural_soc   ;
;                   |dspba_delay:ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_vCount_uid152_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_q_to_r_uid179_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_e                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d|                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_vStage_uid161_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_b_to_vStagei_uid163_countValue_closePath_uid83_fpAddSubTest_ieeeAdd_d                                                                                                ; neural_soc   ;
;                |FPDiv:div|                                                                                                                                                               ; 414 (414)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (289)    ; 28 (28)           ; 97 (97)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div                                                                                                                                                                                                                                                         ; neural_soc   ;
;                |FPMult:multiply|                                                                                                                                                         ; 168 (148)   ; 64 (34)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 2       ; 1         ; 0    ; 0            ; 102 (102)    ; 5 (0)             ; 61 (59)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply                                                                                                                                                                                                                                                   ; neural_soc   ;
;                   |dspba_delay:ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excRNaN_uid78_fpMulTest_q_to_concExc_uid79_fpMulTest_c                                                                                                                                                                             ; neural_soc   ;
;                   |dspba_delay:ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excXIAndExcYI_uid70_fpMulTest_q_to_excRInf_uid74_fpMulTest_a                                                                                                                                                                       ; neural_soc   ;
;                   |dspba_delay:ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excXRAndExcYI_uid71_fpMulTest_q_to_excRInf_uid74_fpMulTest_b                                                                                                                                                                       ; neural_soc   ;
;                   |dspba_delay:ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excXZAndExcYR_uid66_fpMulTest_q_to_excRZero_uid69_fpMulTest_b                                                                                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excXZAndExcYZ_uid65_fpMulTest_q_to_excRZero_uid69_fpMulTest_a                                                                                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excYRAndExcXI_uid72_fpMulTest_q_to_excRInf_uid74_fpMulTest_c                                                                                                                                                                       ; neural_soc   ;
;                   |dspba_delay:ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_excYZAndExcXR_uid67_fpMulTest_q_to_excRZero_uid69_fpMulTest_c                                                                                                                                                                      ; neural_soc   ;
;                   |dspba_delay:ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a|                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_exc_R_uid29_fpMulTest_q_to_excZC3_uid68_fpMulTest_a                                                                                                                                                                                ; neural_soc   ;
;                   |dspba_delay:ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b|                                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_exc_R_uid45_fpMulTest_q_to_excZC3_uid68_fpMulTest_b                                                                                                                                                                                ; neural_soc   ;
;                   |dspba_delay:ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_expSum_uid46_fpMulTest_q_to_expSumMBias_uid48_fpMulTest_a                                                                                                                                                                          ; neural_soc   ;
;                   |dspba_delay:ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_normalizeBit_uid50_fpMulTest_b_to_roundBitAndNormalizationOp_uid57_fpMulTest_c                                                                                                                                                     ; neural_soc   ;
;                   |dspba_delay:ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|dspba_delay:ld_signRPostExc_uid91_fpMulTest_q_to_R_uid92_fpMulTest_c                                                                                                                                                                              ; neural_soc   ;
;                   |lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component                                                                                                                                                                                                 ; work         ;
;                      |mult_aiu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated                                                                                                                                                                         ; work         ;
;                   |lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component                                                                                                                                                                                                ; work         ;
;                      |mult_9iu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated                                                                                                                                                                        ; work         ;
;                   |lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component                                                                                                                                                                                             ; work         ;
;                      |mult_flu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated                                                                                                                                                                     ; work         ;
;                |FPSqrt:sqrt|                                                                                                                                                             ; 237 (93)    ; 162 (0)                   ; 0 (0)         ; 15360       ; 3    ; 5            ; 1       ; 2         ; 0    ; 0            ; 75 (75)      ; 120 (0)           ; 42 (27)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt                                                                                                                                                                                                                                                       ; neural_soc   ;
;                   |altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                              ; work         ;
;                      |altsyncram_g1v3:auto_generated|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated                                                                                                                                                               ; work         ;
;                   |altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                              ; work         ;
;                      |altsyncram_p0v3:auto_generated|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem|altsyncram_p0v3:auto_generated                                                                                                                                                               ; work         ;
;                   |altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem                                                                                                                                                                                              ; work         ;
;                      |altsyncram_r0v3:auto_generated|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem|altsyncram_r0v3:auto_generated                                                                                                                                                               ; work         ;
;                   |dspba_delay:ld_FracX15dto0_uid37_fpSqrtTest_b_to_topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_a|                                                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_FracX15dto0_uid37_fpSqrtTest_b_to_topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_a                                                                                                                                                    ; neural_soc   ;
;                   |dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a|                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a                                                                                                                                                             ; neural_soc   ;
;                   |dspba_delay:ld_expRPostExc_uid51_fpSqrtTest_q_to_RSqrt_uid57_fpSqrtTest_b|                                                                                            ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 27 (27)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_expRPostExc_uid51_fpSqrtTest_q_to_RSqrt_uid57_fpSqrtTest_b                                                                                                                                                                             ; neural_soc   ;
;                   |dspba_delay:ld_fracSel_uid47_fpSqrtTest_q_to_fracRPostExc_uid55_fpSqrtTest_b|                                                                                         ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_fracSel_uid47_fpSqrtTest_q_to_fracRPostExc_uid55_fpSqrtTest_b                                                                                                                                                                          ; neural_soc   ;
;                   |dspba_delay:ld_fracX_uid7_fpSqrtTest_b_to_FracX15dto0_uid37_fpSqrtTest_a|                                                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_fracX_uid7_fpSqrtTest_b_to_FracX15dto0_uid37_fpSqrtTest_a                                                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_negZero_uid56_fpSqrtTest_q_to_RSqrt_uid57_fpSqrtTest_c|                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_negZero_uid56_fpSqrtTest_q_to_RSqrt_uid57_fpSqrtTest_c                                                                                                                                                                                 ; neural_soc   ;
;                   |lpm_mult:prodXY_uid75_pT1_uid63_sqrtPolynomialEvaluator_component|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:prodXY_uid75_pT1_uid63_sqrtPolynomialEvaluator_component                                                                                                                                                                                     ; work         ;
;                      |mult_0eu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:prodXY_uid75_pT1_uid63_sqrtPolynomialEvaluator_component|mult_0eu:auto_generated                                                                                                                                                             ; work         ;
;                   |lpm_mult:sm0_uid83_pT2_uid69_sqrtPolynomialEvaluator_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:sm0_uid83_pT2_uid69_sqrtPolynomialEvaluator_component                                                                                                                                                                                        ; work         ;
;                      |mult_6iu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:sm0_uid83_pT2_uid69_sqrtPolynomialEvaluator_component|mult_6iu:auto_generated                                                                                                                                                                ; work         ;
;                   |lpm_mult:topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_component|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_component                                                                                                                                                                                    ; work         ;
;                      |mult_beu:auto_generated|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_component|mult_beu:auto_generated                                                                                                                                                            ; work         ;
;                |FloatToInt:Float2Int|                                                                                                                                                    ; 196 (196)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FloatToInt:Float2Int                                                                                                                                                                                                                                              ; neural_soc   ;
;                |IntToFloat:int2float|                                                                                                                                                    ; 226 (198)   ; 69 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)    ; 1 (0)             ; 68 (66)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float                                                                                                                                                                                                                                              ; neural_soc   ;
;                   |dspba_delay:ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a|                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|dspba_delay:ld_inIsZero_uid12_fxpToFPTest_q_to_excSelector_uid23_fxpToFPTest_a                                                                                                                                                               ; neural_soc   ;
;                   |dspba_delay:ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|dspba_delay:ld_signX_uid6_fxpToFPTest_b_to_outRes_uid33_fxpToFPTest_c                                                                                                                                                                        ; neural_soc   ;
;                   |dspba_delay:ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|dspba_delay:ld_vCount_uid38_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_f                                                                                                                                ; neural_soc   ;
;                   |dspba_delay:ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e|                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|dspba_delay:ld_vCount_uid43_lzcShifterZ1_uid10_fxpToFPTest_q_to_vCount_uid76_lzcShifterZ1_uid10_fxpToFPTest_e                                                                                                                                ; neural_soc   ;
;                   |dspba_delay:ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c|                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|dspba_delay:ld_vStagei_uid47_lzcShifterZ1_uid10_fxpToFPTest_q_to_vStagei_uid54_lzcShifterZ1_uid10_fxpToFPTest_c                                                                                                                              ; neural_soc   ;
;       |neural_soc_onchip_memory2_0:onchip_memory2_0|                                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                    ; neural_soc   ;
;          |altsyncram:the_altsyncram|                                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram_m1d1:auto_generated|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_m1d1:auto_generated                                                                                                                                                                                                                                                                                                           ; work         ;
;       |neural_soc_sdram:sdram|                                                                                                                                                           ; 447 (278)   ; 284 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (154)    ; 66 (3)            ; 222 (99)         ; |neural|neural_soc:m_neural_soc|neural_soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                          ; neural_soc   ;
;          |neural_soc_sdram_input_efifo_module:the_neural_soc_sdram_input_efifo_module|                                                                                                   ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 63 (63)           ; 127 (127)        ; |neural|neural_soc:m_neural_soc|neural_soc_sdram:sdram|neural_soc_sdram_input_efifo_module:the_neural_soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;       |neural_soc_sdram_pll:sdram_pll|                                                                                                                                                   ; 10 (6)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 6 (4)            ; |neural|neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                                  ; neural_soc   ;
;          |neural_soc_sdram_pll_altpll_lqa2:sd1|                                                                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |neural|neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1                                                                                                                                                                                                                                                                                                                                             ; neural_soc   ;
;          |neural_soc_sdram_pll_stdsync_sv6:stdsync2|                                                                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |neural|neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                        ; neural_soc   ;
;             |neural_soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |neural|neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_stdsync_sv6:stdsync2|neural_soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                              ; neural_soc   ;
;       |neural_soc_switch:switch|                                                                                                                                                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |neural|neural_soc:m_neural_soc|neural_soc_switch:switch                                                                                                                                                                                                                                                                                                                                                                                        ; neural_soc   ;
;       |neural_soc_to_hw_port:to_hw_port|                                                                                                                                                 ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 62 (62)          ; |neural|neural_soc:m_neural_soc|neural_soc_to_hw_port:to_hw_port                                                                                                                                                                                                                                                                                                                                                                                ; neural_soc   ;
;       |neural_soc_to_hw_sig:to_hw_sig|                                                                                                                                                   ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |neural|neural_soc:m_neural_soc|neural_soc_to_hw_sig:to_hw_sig                                                                                                                                                                                                                                                                                                                                                                                  ; neural_soc   ;
;       |neural_soc_to_sw_port:to_sw_port|                                                                                                                                                 ; 282 (282)   ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (253)    ; 0 (0)             ; 29 (29)          ; |neural|neural_soc:m_neural_soc|neural_soc_to_sw_port:to_sw_port                                                                                                                                                                                                                                                                                                                                                                                ; neural_soc   ;
;    |sld_hub:auto_hub|                                                                                                                                                                    ; 161 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 16 (0)            ; 67 (0)           ; |neural|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|                                                                                      ; 160 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 16 (0)            ; 67 (0)           ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                                                                                            ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                                           ; 160 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (1)       ; 16 (4)            ; 67 (0)           ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                                                ; 155 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 12 (0)            ; 67 (0)           ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                            ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                                            ; 155 (110)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (59)      ; 12 (11)           ; 67 (41)          ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                               ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                                                                                                              ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                       ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                                                                                                            ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |neural|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                     ; altera_sld   ;
;    |spu:spu_proc|                                                                                                                                                                        ; 4840 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4810 (0)     ; 0 (0)             ; 30 (0)           ; |neural|spu:spu_proc                                                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |sigmoid_fixpt:sigmoid|                                                                                                                                                            ; 4520 (134)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4520 (134)   ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid                                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_divide:Div0|                                                                                                                                                               ; 2705 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2705 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |lpm_divide_okm:auto_generated|                                                                                                                                              ; 2705 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2705 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div0|lpm_divide_okm:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |sign_div_unsign_gnh:divider|                                                                                                                                             ; 2705 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2705 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div0|lpm_divide_okm:auto_generated|sign_div_unsign_gnh:divider                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |alt_u_div_kaf:divider|                                                                                                                                                ; 2705 (2704) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2705 (2704)  ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div0|lpm_divide_okm:auto_generated|sign_div_unsign_gnh:divider|alt_u_div_kaf:divider                                                                                                                                                                                                                                                                                                      ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div0|lpm_divide_okm:auto_generated|sign_div_unsign_gnh:divider|alt_u_div_kaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                                                                                                ; work         ;
;          |lpm_divide:Div1|                                                                                                                                                               ; 1604 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1604 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;             |lpm_divide_hkm:auto_generated|                                                                                                                                              ; 1604 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1604 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div1|lpm_divide_hkm:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;                |sign_div_unsign_9nh:divider|                                                                                                                                             ; 1604 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1604 (0)     ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div1|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                                                                                            ; work         ;
;                   |alt_u_div_6af:divider|                                                                                                                                                ; 1604 (1604) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1604 (1604)  ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_divide:Div1|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider                                                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_mult:Mult0|                                                                                                                                                                ; 77 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;             |mult_7dt:auto_generated|                                                                                                                                                    ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |spu_post:postprocessor|                                                                                                                                                           ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |neural|spu:spu_proc|spu_post:postprocessor                                                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |spu_pre:preprocessor|                                                                                                                                                             ; 184 (184)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 30 (30)          ; |neural|spu:spu_proc|spu_pre:preprocessor                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; x[0]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[1]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[2]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[3]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[4]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[5]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[6]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[7]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[8]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[9]          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[10]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[11]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[12]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[13]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[14]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[15]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[16]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[17]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[18]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[19]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[20]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[21]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[22]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[23]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[24]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[25]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[26]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[27]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[28]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[29]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[30]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; x[31]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[8]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[9]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[10]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[11]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[12]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[13]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[14]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[15]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[16]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[17]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[18]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[19]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[20]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[21]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[22]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[23]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[24]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[25]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[26]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[27]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[28]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[29]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[30]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; result[31]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[6]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; x[0]                                                                                                                                                         ;                   ;         ;
; x[1]                                                                                                                                                         ;                   ;         ;
; x[2]                                                                                                                                                         ;                   ;         ;
; x[3]                                                                                                                                                         ;                   ;         ;
; x[4]                                                                                                                                                         ;                   ;         ;
; x[5]                                                                                                                                                         ;                   ;         ;
; x[6]                                                                                                                                                         ;                   ;         ;
; x[7]                                                                                                                                                         ;                   ;         ;
; x[8]                                                                                                                                                         ;                   ;         ;
; x[9]                                                                                                                                                         ;                   ;         ;
; x[10]                                                                                                                                                        ;                   ;         ;
; x[11]                                                                                                                                                        ;                   ;         ;
; x[12]                                                                                                                                                        ;                   ;         ;
; x[13]                                                                                                                                                        ;                   ;         ;
; x[14]                                                                                                                                                        ;                   ;         ;
; x[15]                                                                                                                                                        ;                   ;         ;
; x[16]                                                                                                                                                        ;                   ;         ;
; x[17]                                                                                                                                                        ;                   ;         ;
; x[18]                                                                                                                                                        ;                   ;         ;
; x[19]                                                                                                                                                        ;                   ;         ;
; x[20]                                                                                                                                                        ;                   ;         ;
; x[21]                                                                                                                                                        ;                   ;         ;
; x[22]                                                                                                                                                        ;                   ;         ;
; x[23]                                                                                                                                                        ;                   ;         ;
; x[24]                                                                                                                                                        ;                   ;         ;
; x[25]                                                                                                                                                        ;                   ;         ;
; x[26]                                                                                                                                                        ;                   ;         ;
; x[27]                                                                                                                                                        ;                   ;         ;
; x[28]                                                                                                                                                        ;                   ;         ;
; x[29]                                                                                                                                                        ;                   ;         ;
; x[30]                                                                                                                                                        ;                   ;         ;
; x[31]                                                                                                                                                        ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[19]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[20]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[21]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[22]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[23]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[24]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[25]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[26]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[27]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[28]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[29]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[30]                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[31]                                                                                                                                                  ;                   ;         ;
; CLOCK_50                                                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                                                       ;                   ;         ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|neural_soc_key:key|read_mux_out[0]                                                                                            ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 0                 ; 6       ;
;      - neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 0                 ; 6       ;
; SW[0]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[0]                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                       ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_key:key|read_mux_out[1]                                                                                            ; 0                 ; 6       ;
; SW[1]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[1]                                                                                      ; 0                 ; 6       ;
; KEY[2]                                                                                                                                                       ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_key:key|read_mux_out[2]                                                                                            ; 0                 ; 6       ;
; SW[2]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[2]                                                                                      ; 0                 ; 6       ;
; KEY[3]                                                                                                                                                       ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_key:key|read_mux_out[3]                                                                                            ; 0                 ; 6       ;
; SW[3]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[3]                                                                                      ; 1                 ; 6       ;
; SW[4]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[4]                                                                                      ; 0                 ; 6       ;
; SW[5]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[5]                                                                                      ; 0                 ; 6       ;
; SW[6]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[6]                                                                                      ; 1                 ; 6       ;
; SW[7]                                                                                                                                                        ;                   ;         ;
;      - neural_soc:m_neural_soc|neural_soc_switch:switch|read_mux_out[7]                                                                                      ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2                ; 1797    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_M23               ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 169     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                       ; FF_X12_Y29_N31        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                       ; FF_X12_Y29_N31        ; 465     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                  ; FF_X48_Y30_N25        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                   ; FF_X48_Y30_N1         ; 1547    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y26_N14    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y23_N26    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y23_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:neural_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y23_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y26_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                          ; FF_X46_Y26_N15        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y27_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                     ; LCCOMB_X48_Y26_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                     ; LCCOMB_X47_Y26_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y26_N16    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                           ; FF_X40_Y25_N11        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y26_N30    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_led:led|always0~3                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y27_N24    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y25_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y25_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y26_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y27_N2     ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~346                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N14     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~347                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N28     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~348                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~349                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N12     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~350                                                                                                                                                                                                                                                                              ; LCCOMB_X6_Y28_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~351                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N22     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~352                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~353                                                                                                                                                                                                                                                                              ; LCCOMB_X7_Y28_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                ; LCCOMB_X6_Y28_N16     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y27_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y27_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y27_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y27_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y29_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y29_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y29_N12    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X17_Y27_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y25_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                           ; LCCOMB_X29_Y28_N24    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                         ; LCCOMB_X29_Y27_N10    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                         ; LCCOMB_X29_Y27_N8     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                               ; LCCOMB_X32_Y27_N22    ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LCCOMB_X33_Y24_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y24_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LCCOMB_X32_Y25_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y25_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LCCOMB_X32_Y26_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y26_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LCCOMB_X31_Y27_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                  ; LCCOMB_X39_Y25_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                              ; LCCOMB_X20_Y27_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y27_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y25_N0     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                        ; FF_X41_Y26_N1         ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_ci_multi_clk_en                                                                                                                                                                                                                                                                                              ; FF_X33_Y36_N27        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                     ; FF_X32_Y29_N5         ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                      ; FF_X35_Y31_N5         ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                 ; FF_X34_Y29_N23        ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y26_N18    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                ; FF_X31_Y30_N23        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_src1~11                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y29_N2     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y33_N24    ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y30_N26    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                        ; FF_X35_Y29_N7         ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y29_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y29_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y29_N24    ; 27      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                     ; FF_X33_Y25_N15        ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                    ; FF_X42_Y21_N31        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X41_Y20_N0     ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X39_Y20_N20    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X39_Y20_N2     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; LCCOMB_X39_Y20_N0     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X42_Y21_N1         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~28                      ; LCCOMB_X43_Y21_N28    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~21                      ; LCCOMB_X43_Y21_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_tck:the_neural_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[8]~13                       ; LCCOMB_X43_Y21_N6     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:neural_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                     ; LCCOMB_X43_Y21_N12    ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:neural_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                     ; LCCOMB_X43_Y21_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_neural_soc_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X38_Y23_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X41_Y20_N26    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~18                                                                                                                           ; LCCOMB_X41_Y20_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LCCOMB_X41_Y20_N24    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_fracRPreExc_uid116_fpAddSubTest_ieeeAdd_b_to_fracRPostExc_uid143_fpAddSubTest_ieeeAdd_d|delay_signals[0][7]~16                                                                                         ; LCCOMB_X33_Y46_N0     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][0]                              ; FF_X30_Y45_N3         ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_rightShiftStageSel4Dto2_uid242_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage0_uid243_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][2]                              ; FF_X30_Y45_N27        ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|fracPostNorm_uid108_fpAddSubTest_ieeeAdd_s[0]                                                                                                                                                                         ; LCCOMB_X33_Y46_N8     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|denom_man[0]~0                                                                                                                                                                                                              ; LCCOMB_X34_Y38_N30    ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|div_step_en                                                                                                                                                                                                                 ; FF_X29_Y38_N1         ; 62      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|quot_exp[0]~28                                                                                                                                                                                                              ; LCCOMB_X32_Y39_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|quot_exp[6]~33                                                                                                                                                                                                              ; LCCOMB_X29_Y38_N14    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|quot_man[3]~13                                                                                                                                                                                                              ; LCCOMB_X33_Y39_N26    ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|quot_unbiased_exp[7]~27                                                                                                                                                                                                     ; LCCOMB_X34_Y38_N16    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|IntToFloat:int2float|vStagei_uid68_lzcShifterZ1_uid10_fxpToFPTest_q[31]~0                                                                                                                                                             ; LCCOMB_X35_Y44_N4     ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|wren~4                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y24_N22    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y29_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y29_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X11_Y29_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X13_Y29_N30    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y30_N0     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                            ; FF_X13_Y27_N3         ; 76      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                            ; FF_X10_Y29_N13        ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|neural_soc_sdram_input_efifo_module:the_neural_soc_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y27_N28    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|neural_soc_sdram_input_efifo_module:the_neural_soc_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y27_N8     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                ; PLL_1                 ; 946     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                           ; FF_X34_Y26_N21        ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; neural_soc:m_neural_soc|neural_soc_to_hw_port:to_hw_port|always0~1                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y27_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; neural_soc:m_neural_soc|neural_soc_to_hw_sig:to_hw_sig|always0~3                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y27_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                           ; FF_X48_Y23_N31        ; 57      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                                ; LCCOMB_X46_Y27_N18    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                                  ; LCCOMB_X46_Y27_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                ; LCCOMB_X48_Y24_N10    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                                                                   ; LCCOMB_X47_Y24_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                                                                   ; LCCOMB_X48_Y24_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~6                                                                                                                                                     ; LCCOMB_X49_Y24_N18    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~18                                                                                                                                     ; LCCOMB_X47_Y23_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19                                                                                                                                     ; LCCOMB_X46_Y23_N18    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                                                                        ; LCCOMB_X47_Y23_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                            ; LCCOMB_X49_Y24_N22    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                             ; LCCOMB_X46_Y27_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                                        ; LCCOMB_X47_Y27_N30    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                                        ; LCCOMB_X46_Y27_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                ; FF_X48_Y25_N25        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                               ; FF_X48_Y23_N19        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                ; FF_X47_Y23_N23        ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                ; FF_X48_Y24_N25        ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                ; FF_X48_Y24_N9         ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                         ; LCCOMB_X48_Y23_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                               ; FF_X49_Y27_N13        ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                             ; LCCOMB_X46_Y24_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                              ; PIN_Y2         ; 1797    ; 29                                   ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                          ; JTAG_X1_Y37_N0 ; 169     ; 1                                    ; Global Clock         ; GCLK0            ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X12_Y29_N31 ; 465     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X48_Y30_N1  ; 1547    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                          ; PLL_1          ; 946     ; 34                                   ; Global Clock         ; GCLK4            ; --                        ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|prev_reset                                                                                     ; FF_X34_Y26_N21 ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                   ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X51_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                  ; M9K_X51_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                                                  ; M9K_X37_Y21_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                  ; M9K_X37_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                  ; M9K_X37_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 29           ; 256          ; 29           ; yes                    ; no                      ; yes                    ; yes                     ; 7424 ; 256                         ; 27                          ; 256                         ; 27                          ; 6912                ; 1    ; ./FPSqrt_memoryC0_uid59_sqrtTableGenerator_lutmem.hex ; M9K_X37_Y38_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem|altsyncram_p0v3:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 5376 ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1    ; ./FPSqrt_memoryC1_uid60_sqrtTableGenerator_lutmem.hex ; M9K_X51_Y38_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem|altsyncram_r0v3:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072 ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; ./FPSqrt_memoryC2_uid61_sqrtTableGenerator_lutmem.hex ; M9K_X37_Y35_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_m1d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; neural_soc_onchip_memory2_0.hex                       ; M9K_X37_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000100) (4) (4) (04)    ;(00000000001111111110000001000) (1776010) (523272) (7FC08)   ;(00000000011111111000000100100) (3770044) (1044516) (FF024)   ;(00000000101111101110001101111) (5756157) (1563759) (17DC6F)   ;(00000000111111100000011111111) (7740377) (2081023) (1FC0FF)   ;(00000001001111001110111101100) (11716754) (2596332) (279DEC)   ;(00000001011110111001101001100) (13671514) (3109708) (2F734C)   ;(00000001101110100000100110011) (15640463) (3621171) (374133)   ;
;8;(00000001111110000011110110111) (17603667) (4130743) (3F07B7)    ;(00000010001101100011011101110) (21543356) (4638446) (46C6EE)   ;(00000010011100111111011101011) (23477353) (5144299) (4E7EEB)   ;(00000010101100010111111000010) (25427702) (5648322) (562FC2)   ;(00000010111011101100110001000) (27354610) (6150536) (5DD988)   ;(00000011001010111110001001111) (31276117) (6650959) (657C4F)   ;(00000011011010001100000101011) (33214053) (7149611) (6D182B)   ;(00000011101001010110100101110) (35126456) (7646510) (74AD2E)   ;
;16;(00000011111000011101101101011) (37035553) (8141675) (7C3B6B)    ;(00000100000111100001011110011) (40741363) (8635123) (83C2F3)   ;(00000100010110100001111011000) (42641730) (9126872) (8B43D8)   ;(00000100100101011111000101101) (44537055) (9616941) (92BE2D)   ;(00000100110100011001000000001) (46431001) (10105345) (9A3201)   ;(00000101000011001111101100110) (50317546) (10592102) (A19F66)   ;(00000101010010000011001101101) (52203155) (11077229) (A9066D)   ;(00000101100000110011100100101) (54063445) (11560741) (B06725)   ;
;24;(00000101101111100000110011110) (55740636) (12042654) (B7C19E)    ;(00000101111110001010111101001) (57612751) (12522985) (BF15E9)   ;(00000110001100110010000010101) (61462025) (13001749) (C66415)   ;(00000110011011010110000110001) (63326061) (13478961) (CDAC31)   ;(00000110101001110111001001100) (65167114) (13954636) (D4EE4C)   ;(00000110111000010101001110101) (67025165) (14428789) (DC2A75)   ;(00000111000110110000010111010) (70660272) (14901434) (E360BA)   ;(00000111010101001000100101001) (72510451) (15372585) (EA9129)   ;
;32;(00000111100011011101111010010) (74335722) (15842258) (F1BBD2)    ;(00000111110001110000011000001) (76160301) (16310465) (F8E0C1)   ;(00001000000000000000000000100) (100000004) (16777220) (1000004)   ;(00001000001110001100110101001) (101614651) (17242537) (10719A9)   ;(00001000011100010110110111100) (103426674) (17706428) (10E2DBC)   ;(00001000101010011110001001100) (105236114) (18168908) (1153C4C)   ;(00001000111000100010101100100) (107042544) (18629988) (11C4564)   ;(00001001000110100100100010001) (110644421) (19089681) (1234911)   ;
;40;(00001001010100100011101100001) (112443541) (19548001) (12A4761)    ;(00001001100010100000001011110) (114240136) (20004958) (131405E)   ;(00001001110000011010000010101) (116032025) (20460565) (1383415)   ;(00001001111110010001010010010) (117621222) (20914834) (13F2292)   ;(00001010001100000101111100001) (121405741) (21367777) (1460BE1)   ;(00001010011001111000000001101) (123170015) (21819405) (14CF00D)   ;(00001010100111100111100100001) (124747441) (22269729) (153CF21)   ;(00001010110101010100100101001) (126524451) (22718761) (15AA929)   ;
;48;(00001011000010111111000110001) (130277061) (23166513) (1617E31)    ;(00001011010000100111001000010) (132047102) (23612994) (1684E42)   ;(00001011011110001100101100111) (133614547) (24058215) (16F1967)   ;(00001011101011101111110101100) (135357654) (24502188) (175DFAC)   ;(00001011111001010000100011010) (137120432) (24944922) (17CA11A)   ;(00001100000110101110110111100) (140656674) (25386428) (1835DBC)   ;(00001100010100001010110011100) (142412634) (25826716) (18A159C)   ;(00001100100001100100011000101) (144144305) (26265797) (190C8C5)   ;
;56;(00001100101110111011100111111) (145673477) (26703679) (197773F)    ;(00001100111100010000100010101) (147420425) (27140373) (19E2115)   ;(00001101001001100011001010000) (151143120) (27575888) (1A4C650)   ;(00001101010110110011011111010) (152663372) (28010234) (1AB66FA)   ;(00001101100100000001100011100) (154401434) (28443420) (1B2031C)   ;(00001101110001001101011000000) (156115300) (28875456) (1B89AC0)   ;(00001101111110010110111101110) (157626756) (29306350) (1BF2DEE)   ;(00001110001011011110010110000) (161336260) (29736112) (1C5BCB0)   ;
;64;(00001110011000100011100001110) (163043416) (30164750) (1CC470E)    ;(00001110100101100110100010001) (164546421) (30592273) (1D2CD11)   ;(00001110110010100111011000011) (166247303) (31018691) (1D94EC3)   ;(00001110111111100110000101010) (167746052) (31444010) (1DFCC2A)   ;(00001111001100100010101010001) (171442521) (31868241) (1E64551)   ;(00001111011001011101000111111) (173135077) (32291391) (1ECBA3F)   ;(00001111100110010101011111100) (174625374) (32713468) (1F32AFC)   ;(00001111110011001011110010000) (176313620) (33134480) (1F99790)   ;
;72;(00010000000000000000000000100) (200000004) (33554436) (2000004)    ;(00010000001100110010001011111) (201462137) (33973343) (206645F)   ;(00010000011001100010010101010) (203142252) (34391210) (20CC4AA)   ;(00010000100110010000011101100) (204620354) (34808044) (21320EC)   ;(00010000110010111100100101100) (206274454) (35223852) (219792C)   ;(00010000111111100110101110010) (207746562) (35638642) (21FCD72)   ;(00010001001100001110111000110) (211416706) (36052422) (2261DC6)   ;(00010001011000110101000101111) (213065057) (36465199) (22C6A2F)   ;
;80;(00010001100101011001010110100) (214531264) (36876980) (232B2B4)    ;(00010001110001111011101011100) (216173534) (37287772) (238F75C)   ;(00010001111110011100000101110) (217634056) (37697582) (23F382E)   ;(00010010001010111010100110010) (221272462) (38106418) (2457532)   ;(00010010010111010111001101111) (222727157) (38514287) (24BAE6F)   ;(00010010100011110001111101010) (224361752) (38921194) (251E3EA)   ;(00010010110000001010110101100) (226012654) (39327148) (25815AC)   ;(00010010111100100001110111010) (227441672) (39732154) (25E43BA)   ;
;88;(00010011001000110111000011011) (231067033) (40136219) (2646E1B)    ;(00010011010101001010011010110) (232512326) (40539350) (26A94D6)   ;(00010011100001011011111110001) (234133761) (40941553) (270B7F1)   ;(00010011101101101011101110011) (235553563) (41342835) (276D773)   ;(00010011111001111001101100010) (237171542) (41743202) (27CF362)   ;(00010100000110000101111000100) (240605704) (42142660) (2830BC4)   ;(00010100010010010000010011111) (242220237) (42541215) (289209F)   ;(00010100011110011000111111001) (243630771) (42938873) (28F31F9)   ;
;96;(00010100101010011111111011001) (245237731) (43335641) (2953FD9)    ;(00010100110110100101001000100) (246645104) (43731524) (29B4A44)   ;(00010101000010101000101000000) (250250500) (44126528) (2A15140)   ;(00010101001110101010011010100) (251652324) (44520660) (2A754D4)   ;(00010101011010101010100000100) (253252404) (44913924) (2AD5504)   ;(00010101100110101000111010111) (254650727) (45306327) (2B351D7)   ;(00010101110010100101101010010) (256245522) (45697874) (2B94B52)   ;(00010101111110100000101111010) (257640572) (46088570) (2BF417A)   ;
;104;(00010110001010011010001010110) (261232126) (46478422) (2C53456)    ;(00010110010110010001111101011) (262621753) (46867435) (2CB23EB)   ;(00010110100010001000000111110) (264210076) (47255614) (2D1103E)   ;(00010110101101111100101010100) (265574524) (47642964) (2D6F954)   ;(00010110111001101111100110011) (267157463) (48029491) (2DCDF33)   ;(00010111000101100000111100000) (270540740) (48415200) (2E2C1E0)   ;(00010111010001010000101011111) (272120537) (48800095) (2E8A15F)   ;(00010111011100111110110111000) (273476670) (49184184) (2EE7DB8)   ;
;112;(00010111101000101011011101101) (275053355) (49567469) (2F456ED)    ;(00010111110100010110100000101) (276426405) (49949957) (2FA2D05)   ;(00011000000000000000000000100) (300000004) (50331652) (3000004)   ;(00011000001011100111111101111) (301347757) (50712559) (305CFEF)   ;(00011000010111001110011001100) (302716314) (51092684) (30B9CCC)   ;(00011000100010110011010011110) (304263236) (51472030) (311669E)   ;(00011000101110010110101101011) (305626553) (51850603) (3172D6B)   ;(00011000111001111000100110111) (307170467) (52228407) (31CF137)   ;
;120;(00011001000101011001000000111) (310531007) (52605447) (322B207)    ;(00011001010000110111111011111) (312067737) (52981727) (3286FDF)   ;(00011001011100010101011000101) (313425305) (53357253) (32E2AC5)   ;(00011001100111110001010111101) (314761275) (53732029) (333E2BD)   ;(00011001110011001011111001011) (316313713) (54106059) (33997CB)   ;(00011001111110100100111110011) (317644763) (54479347) (33F49F3)   ;(00011010001001111100100111010) (321174472) (54851898) (344F93A)   ;(00011010010101010010110100101) (322522645) (55223717) (34AA5A5)   ;
;128;(00011010100000100111100111100) (324047474) (55594812) (3504F3C)    ;(00011010110111001100111101000) (326714750) (56334824) (35B99E8)   ;(00011011001101101100101100110) (331554546) (57071974) (366D966)   ;(00011011100100000110111010110) (334406726) (57806294) (3720DD6)   ;(00011011111010011011101011000) (337233530) (58537816) (37D3758)   ;(00011100010000101011000001110) (342053016) (59266574) (388560E)   ;(00011100100110110101000010100) (344665024) (59992596) (3936A14)   ;(00011100111100111001110001010) (347471612) (60715914) (39E738A)   ;
;136;(00011101010010111001010010000) (352271220) (61436560) (3A97290)    ;(00011101101000110011100111110) (355063476) (62154558) (3B4673E)   ;(00011101111110101000110110110) (357650666) (62869942) (3BF51B6)   ;(00011110010100011001000010100) (362431024) (63582740) (3CA3214)   ;(00011110101010000100001110000) (365204160) (64292976) (3D50870)   ;(00011110111111101010011101010) (367752352) (65000682) (3DFD4EA)   ;(00011111010101001011110011010) (372513632) (65705882) (3EA979A)   ;(00011111101010101000010011100) (375250234) (66408604) (3F5509C)   ;
;144;(00100000000000000000000001000) (400000010) (67108872) (4000008)    ;(00100000010101010010111111010) (402522772) (67806714) (40AA5FA)   ;(00100000101010100001010001000) (405241210) (68502152) (4154288)   ;(00100000111111101010111001110) (407752716) (69195214) (41FD5CE)   ;(00100001010100101111111100010) (412457742) (69885922) (42A5FE2)   ;(00100001101001110000011011100) (415160334) (70574300) (434E0DC)   ;(00100001111110101100011010100) (417654324) (71260372) (43F58D4)   ;(00100010010011100011111100010) (422343742) (71944162) (449C7E2)   ;
;152;(00100010101000010111000011010) (425027032) (72625690) (4542E1A)    ;(00100010111101000101110010110) (427505626) (73304982) (45E8B96)   ;(00100011010001110000001101000) (432160150) (73982056) (468E068)   ;(00100011100110010110010100110) (434626246) (74656934) (4732CA6)   ;(00100011111010111000001101000) (437270150) (75329640) (47D7068)   ;(00100100001111010101111000010) (441725702) (76000194) (487ABC2)   ;(00100100100011101111011001000) (444357310) (76668616) (491DEC8)   ;(00100100111000000100110001100) (447004614) (77334924) (49C098C)   ;
;160;(00100101001100010110000100110) (451426046) (77999142) (4A62C26)    ;(00100101100000100011010100110) (454043246) (78661286) (4B046A6)   ;(00100101110100101100100100010) (456454442) (79321378) (4BA5922)   ;(00100110001000110001110101100) (461061654) (79979436) (4C463AC)   ;(00100110011100110011001010100) (463463124) (80635476) (4CE6654)   ;(00100110110000110000100110010) (466060462) (81289522) (4D86132)   ;(00100111000100101010001010100) (470452124) (81941588) (4E25454)   ;(00100111011000011111111001100) (473037714) (82591692) (4EC3FCC)   ;
;168;(00100111101100010001110101110) (475421656) (83239854) (4F623AE)    ;(00101000000000000000000001000) (500000010) (83886088) (5000008)   ;(00101000010011101010011101110) (502352356) (84530414) (509D4EE)   ;(00101000100111010001001110000) (504721160) (85172848) (513A270)   ;(00101000111010110100010011110) (507264236) (85813406) (51D689E)   ;(00101001001110010011110001000) (511623610) (86452104) (5272788)   ;(00101001100001101111100111110) (514157476) (87088958) (530DF3E)   ;(00101001110101000111111010010) (516507722) (87723986) (53A8FD2)   ;
;176;(00101010001000011100101010010) (521034522) (88357202) (5443952)    ;(00101010011011101101111001110) (523355716) (88988622) (54DDBCE)   ;(00101010101110111011101010100) (525673524) (89618260) (5577754)   ;(00101011000010000101111110100) (530205764) (90246132) (5610BF4)   ;(00101011010101001100110111100) (532514674) (90872252) (56A99BC)   ;(00101011101000010000010111100) (535020274) (91496636) (57420BC)   ;(00101011111011010000100000010) (537320402) (92119298) (57DA102)   ;(00101100001110001101010011100) (541615234) (92740252) (5871A9C)   ;
;184;(00101100100001000110110010110) (544106626) (93359510) (5908D96)    ;(00101100110011111101000000000) (546375000) (93977088) (599FA00)   ;(00101101000110101111111101000) (550657750) (94593000) (5A35FE8)   ;(00101101011001011111101011010) (553137532) (95207258) (5ACBF5A)   ;(00101101101100001100001100100) (555414144) (95819876) (5B61864)   ;(00101101111110110101100010010) (557665422) (96430866) (5BF6B12)   ;(00101110010001011011101110100) (562133564) (97040244) (5C8B774)   ;(00101110100011111110110010010) (564376622) (97648018) (5D1FD92)   ;
;192;(00101110110110011110101111100) (566636574) (98254204) (5DB3D7C)    ;(00101111001000111011100111110) (571073476) (98858814) (5E4773E)   ;(00101111011011010101011100010) (573325342) (99461858) (5EDAAE2)   ;(00101111101101101100001111000) (575554170) (100063352) (5F6D878)   ;(00110000000000000000000001000) (600000010) (100663304) (6000008)   ;(00110000010010010000110100000) (602220640) (101261728) (60921A0)   ;(00110000100100011110101001100) (604436514) (101858636) (6123D4C)   ;(00110000110110101001100010100) (606651424) (102454036) (61B5314)   ;
;200;(00110001001000110001100001000) (611061410) (103047944) (6246308)    ;(00110001011010110110100110000) (613266460) (103640368) (62D6D30)   ;(00110001101100111000110011010) (615470632) (104231322) (636719A)   ;(00110001111110111000001001110) (617670116) (104820814) (63F704E)   ;(00110010010000110100101010110) (622064526) (105408854) (6486956)   ;(00110010100010101110011000000) (624256300) (105995456) (6515CC0)   ;(00110010110100100101010010110) (626445226) (106580630) (65A4A96)   ;(00110011000110011001011100000) (630631340) (107164384) (66332E0)   ;
;208;(00110011011000001010110101010) (633012652) (107746730) (66C15AA)    ;(00110011101001111001011111110) (635171376) (108327678) (674F2FE)   ;(00110011111011100101011100110) (637345346) (108907238) (67DCAE6)   ;(00110100001101001110101101100) (641516554) (109485420) (6869D6C)   ;(00110100011110110101010011000) (643665230) (110062232) (68F6A98)   ;(00110100110000011001001110110) (646031166) (110637686) (6983276)   ;(00110101000001111010100010000) (650172420) (111211792) (6A0F510)   ;(00110101010011011001001101100) (652331154) (111784556) (6A9B26C)   ;
;216;(00110101100100110101010011000) (654465230) (112355992) (6B26A98)    ;(00110101110110001110110011000) (656616630) (112926104) (6BB1D98)   ;(00110110000111100101101111010) (660745572) (113494906) (6C3CB7A)   ;(00110110011000111010001000100) (663072104) (114062404) (6CC7444)   ;(00110110101010001100000000000) (665214000) (114628608) (6D51800)   ;(00110110111011011011010110110) (667333266) (115193526) (6DDB6B6)   ;(00110111001100101000001110000) (671450160) (115757168) (6E65070)   ;(00110111011101110010100110110) (673562466) (116319542) (6EEE536)   ;
;224;(00110111101110111010100010000) (675672420) (116880656) (6F77510)    ;(00111000000000000000000001000) (700000010) (117440520) (7000008)   ;(00111000010001000011000100100) (702103044) (117999140) (7088624)   ;(00111000100010000011101101110) (704203556) (118556526) (711076E)   ;(00111000110011000001111101110) (706301756) (119112686) (71983EE)   ;(00111001000011111101110101100) (710375654) (119667628) (721FBAC)   ;(00111001010100110111010101110) (712467256) (120221358) (72A6EAE)   ;(00111001100101101110100000000) (714556400) (120773888) (732DD00)   ;
;232;(00111001110110100011010100100) (716643244) (121325220) (73B46A4)    ;(00111010000111010101110101000) (720725650) (121875368) (743ABA8)   ;(00111010011000000110000010000) (723006020) (122424336) (74C0C10)   ;(00111010101000110011111100100) (725063744) (122972132) (75467E4)   ;(00111010111001011111100101010) (727137452) (123518762) (75CBF2A)   ;(00111011001010001000111101110) (731210756) (124064238) (76511EE)   ;(00111011011010110000000110010) (733260062) (124608562) (76D6032)   ;(00111011101011010101000000010) (735325002) (125151746) (775AA02)   ;
;240;(00111011111011110111101100000) (737367540) (125693792) (77DEF60)    ;(00111100001100011000001011000) (741430130) (126234712) (7863058)   ;(00111100011100110110011101110) (743466356) (126774510) (78E6CEE)   ;(00111100101101010010100101010) (745522452) (127313194) (796A52A)   ;(00111100111101101100100010100) (747554424) (127850772) (79ED914)   ;(00111101001110000100010110000) (751604260) (128387248) (7A708B0)   ;(00111101011110011010000000110) (753632006) (128922630) (7AF3406)   ;(00111101101110101101100011110) (755655436) (129456926) (7B75B1E)   ;
;248;(00111101111110111110111111110) (757676776) (129990142) (7BF7DFE)    ;(00111110001111001110010101100) (761716254) (130522284) (7C79CAC)   ;(00111110011111011011100101100) (763733454) (131053356) (7CFB72C)   ;(00111110101111100110110001010) (765746612) (131583370) (7D7CD8A)   ;(00111110111111101111111001000) (767757710) (132112328) (7DFDFC8)   ;(00111111001111110110111101100) (771766754) (132640236) (7E7EDEC)   ;(00111111011111111100000000000) (773774000) (133167104) (7EFF800)   ;(00111111101111111111000001000) (775777010) (133692936) (7F7FE08)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |neural|neural_soc:m_neural_soc|neural_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_m1d1:auto_generated|ALTSYNCRAM                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC1_uid60_sqrtTableGenerator_lutmem_dmem|altsyncram_p0v3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(001111111111111111110) (1777776) (524286) (7FFFE)    ;(001111111100000001001) (1774011) (522249) (7F809)   ;(001111111000000101101) (1770055) (520237) (7F02D)   ;(001111110100001100110) (1764146) (518246) (7E866)   ;(001111110000010111010) (1760272) (516282) (7E0BA)   ;(001111101100100100010) (1754442) (514338) (7D922)   ;(001111101000110011100) (1750634) (512412) (7D19C)   ;(001111100101000110001) (1745061) (510513) (7CA31)   ;
;8;(001111100001011011001) (1741331) (508633) (7C2D9)    ;(001111011101110010100) (1735624) (506772) (7BB94)   ;(001111011010001100101) (1732145) (504933) (7B465)   ;(001111010110101001010) (1726512) (503114) (7AD4A)   ;(001111010011001000001) (1723101) (501313) (7A641)   ;(001111001111101001101) (1717515) (499533) (79F4D)   ;(001111001100001101010) (1714152) (497770) (7986A)   ;(001111001000110011011) (1710633) (496027) (7919B)   ;
;16;(001111000101011011011) (1705333) (494299) (78ADB)    ;(001111000010000110010) (1702062) (492594) (78432)   ;(001110111110110011010) (1676632) (490906) (77D9A)   ;(001110111011100001111) (1673417) (489231) (7770F)   ;(001110111000010011001) (1670231) (487577) (77099)   ;(001110110101000110011) (1665063) (485939) (76A33)   ;(001110110001111011001) (1661731) (484313) (763D9)   ;(001110101110110010100) (1656624) (482708) (75D94)   ;
;24;(001110101011101011111) (1653537) (481119) (7575F)    ;(001110101000100111000) (1650470) (479544) (75138)   ;(001110100101100011111) (1645437) (477983) (74B1F)   ;(001110100010100010110) (1642426) (476438) (74516)   ;(001110011111100011110) (1637436) (474910) (73F1E)   ;(001110011100100110001) (1634461) (473393) (73931)   ;(001110011001101010110) (1631526) (471894) (73356)   ;(001110010110110001010) (1626612) (470410) (72D8A)   ;
;32;(001110010011111000111) (1623707) (468935) (727C7)    ;(001110010001000010101) (1621025) (467477) (72215)   ;(001110001110001110000) (1616160) (466032) (71C70)   ;(001110001011011011001) (1613331) (464601) (716D9)   ;(001110001000101010000) (1610520) (463184) (71150)   ;(001110000101111010000) (1605720) (461776) (70BD0)   ;(001110000011001100000) (1603140) (460384) (70660)   ;(001110000000011111110) (1600376) (459006) (700FE)   ;
;40;(001101111101110100001) (1575641) (457633) (6FBA1)    ;(001101111011001010101) (1573125) (456277) (6F655)   ;(001101111000100010110) (1570426) (454934) (6F116)   ;(001101110101111100010) (1565742) (453602) (6EBE2)   ;(001101110011010111000) (1563270) (452280) (6E6B8)   ;(001101110000110011100) (1560634) (450972) (6E19C)   ;(001101101110010001101) (1556215) (449677) (6DC8D)   ;(001101101011110000110) (1553606) (448390) (6D786)   ;
;48;(001101101001010001000) (1551210) (447112) (6D288)    ;(001101100110110011000) (1546630) (445848) (6CD98)   ;(001101100100010110011) (1544263) (444595) (6C8B3)   ;(001101100001111010110) (1541726) (443350) (6C3D6)   ;(001101011111100000110) (1537406) (442118) (6BF06)   ;(001101011101001000000) (1535100) (440896) (6BA40)   ;(001101011010110000100) (1532604) (439684) (6B584)   ;(001101011000011001101) (1530315) (438477) (6B0CD)   ;
;56;(001101010110000100100) (1526044) (437284) (6AC24)    ;(001101010011110000101) (1523605) (436101) (6A785)   ;(001101010001011110000) (1521360) (434928) (6A2F0)   ;(001101001111001100100) (1517144) (433764) (69E64)   ;(001101001100111100001) (1514741) (432609) (699E1)   ;(001101001010101100110) (1512546) (431462) (69566)   ;(001101001000011110110) (1510366) (430326) (690F6)   ;(001101000110010001101) (1506215) (429197) (68C8D)   ;
;64;(001101000100000101111) (1504057) (428079) (6882F)    ;(001101000001111011001) (1501731) (426969) (683D9)   ;(001100111111110001010) (1477612) (425866) (67F8A)   ;(001100111101101000110) (1475506) (424774) (67B46)   ;(001100111011100001000) (1473410) (423688) (67708)   ;(001100111001011010001) (1471321) (422609) (672D1)   ;(001100110111010100101) (1467245) (421541) (66EA5)   ;(001100110101010000010) (1465202) (420482) (66A82)   ;
;72;(001100110011001100110) (1463146) (419430) (66666)    ;(001100110001001010011) (1461123) (418387) (66253)   ;(001100101111001000100) (1457104) (417348) (65E44)   ;(001100101101000111110) (1455076) (416318) (65A3E)   ;(001100101011001000001) (1453101) (415297) (65641)   ;(001100101001001001100) (1451114) (414284) (6524C)   ;(001100100111001011100) (1447134) (413276) (64E5C)   ;(001100100101001110011) (1445163) (412275) (64A73)   ;
;80;(001100100011010010011) (1443223) (411283) (64693)    ;(001100100001010111011) (1441273) (410299) (642BB)   ;(001100011111011101011) (1437353) (409323) (63EEB)   ;(001100011101100011111) (1435437) (408351) (63B1F)   ;(001100011011101011010) (1433532) (407386) (6375A)   ;(001100011001110011101) (1431635) (406429) (6339D)   ;(001100010111111100101) (1427745) (405477) (62FE5)   ;(001100010110000110110) (1426066) (404534) (62C36)   ;
;88;(001100010100010001101) (1424215) (403597) (6288D)    ;(001100010010011101011) (1422353) (402667) (624EB)   ;(001100010000101001111) (1420517) (401743) (6214F)   ;(001100001110110110111) (1416667) (400823) (61DB7)   ;(001100001101000100110) (1415046) (399910) (61A26)   ;(001100001011010011011) (1413233) (399003) (6169B)   ;(001100001001100011000) (1411430) (398104) (61318)   ;(001100000111110011100) (1407634) (397212) (60F9C)   ;
;96;(001100000110000100100) (1406044) (396324) (60C24)    ;(001100000100010110011) (1404263) (395443) (608B3)   ;(001100000010101001000) (1402510) (394568) (60548)   ;(001100000000111100000) (1400740) (393696) (601E0)   ;(001011111111010000000) (1377200) (392832) (5FE80)   ;(001011111101100100101) (1375445) (391973) (5FB25)   ;(001011111011111010000) (1373720) (391120) (5F7D0)   ;(001011111010010000011) (1372203) (390275) (5F483)   ;
;104;(001011111000100111000) (1370470) (389432) (5F138)    ;(001011110110111110001) (1366761) (388593) (5EDF1)   ;(001011110101010110001) (1365261) (387761) (5EAB1)   ;(001011110011101111000) (1363570) (386936) (5E778)   ;(001011110010001000010) (1362102) (386114) (5E442)   ;(001011110000100010010) (1360422) (385298) (5E112)   ;(001011101110111101101) (1356755) (384493) (5DDED)   ;(001011101101011000100) (1355304) (383684) (5DAC4)   ;
;112;(001011101011110100110) (1353646) (382886) (5D7A6)    ;(001011101010010001010) (1352212) (382090) (5D48A)   ;(001011101000101110100) (1350564) (381300) (5D174)   ;(001011100111001100101) (1347145) (380517) (5CE65)   ;(001011100101101010100) (1345524) (379732) (5CB54)   ;(001011100100001001101) (1344115) (378957) (5C84D)   ;(001011100010101001001) (1342511) (378185) (5C549)   ;(001011100001001001011) (1341113) (377419) (5C24B)   ;
;120;(001011011111101010011) (1337523) (376659) (5BF53)    ;(001011011110001100000) (1336140) (375904) (5BC60)   ;(001011011100101101110) (1334556) (375150) (5B96E)   ;(001011011011010000000) (1333200) (374400) (5B680)   ;(001011011001110011000) (1331630) (373656) (5B398)   ;(001011011000010110111) (1330267) (372919) (5B0B7)   ;(001011010110111011001) (1326731) (372185) (5ADD9)   ;(001011010101011111110) (1325376) (371454) (5AAFE)   ;
;128;(010110101000001001010) (2650112) (741450) (B504A)    ;(010110100010100001100) (2642414) (738572) (B450C)   ;(010110011100111101110) (2634756) (735726) (B39EE)   ;(010110010111011110010) (2627362) (732914) (B2EF2)   ;(010110010010000010110) (2622026) (730134) (B2416)   ;(010110001100101010110) (2614526) (727382) (B1956)   ;(010110000111010111000) (2607270) (724664) (B0EB8)   ;(010110000010000111010) (2602072) (721978) (B043A)   ;
;136;(010101111100111010000) (2574720) (719312) (AF9D0)    ;(010101110111110010000) (2567620) (716688) (AEF90)   ;(010101110010101100110) (2562546) (714086) (AE566)   ;(010101101101101010110) (2555526) (711510) (ADB56)   ;(010101101000101101000) (2550550) (708968) (AD168)   ;(010101100011110001110) (2543616) (706446) (AC78E)   ;(010101011110111010010) (2536722) (703954) (ABDD2)   ;(010101011010000101110) (2532056) (701486) (AB42E)   ;
;144;(010101010101010101000) (2525250) (699048) (AAAA8)    ;(010101010000100111000) (2520470) (696632) (AA138)   ;(010101001011111100100) (2513744) (694244) (A97E4)   ;(010101000111010100100) (2507244) (691876) (A8EA4)   ;(010101000010110000000) (2502600) (689536) (A8580)   ;(010100111110001110110) (2476166) (687222) (A7C76)   ;(010100111001101111110) (2471576) (684926) (A737E)   ;(010100110101010011110) (2465236) (682654) (A6A9E)   ;
;152;(010100110000111011000) (2460730) (680408) (A61D8)    ;(010100101100100011100) (2454434) (678172) (A591C)   ;(010100101000010000010) (2450202) (675970) (A5082)   ;(010100100100000000000) (2444000) (673792) (A4800)   ;(010100011111110001010) (2437612) (671626) (A3F8A)   ;(010100011011100101100) (2433454) (669484) (A372C)   ;(010100010111011011110) (2427336) (667358) (A2EDE)   ;(010100010011010101010) (2423252) (665258) (A26AA)   ;
;160;(010100001111010000110) (2417206) (663174) (A1E86)    ;(010100001011001111010) (2413172) (661114) (A167A)   ;(010100000111001111110) (2407176) (659070) (A0E7E)   ;(010100000011010010010) (2403222) (657042) (A0692)   ;(010011111111011000000) (2377300) (655040) (9FEC0)   ;(010011111011011111000) (2373370) (653048) (9F6F8)   ;(010011110111101000110) (2367506) (651078) (9EF46)   ;(010011110011110101010) (2363652) (649130) (9E7AA)   ;
;168;(010011110000000010110) (2360026) (647190) (9E016)    ;(010011101100010011100) (2354234) (645276) (9D89C)   ;(010011101000100101110) (2350456) (643374) (9D12E)   ;(010011100100111010000) (2344720) (641488) (9C9D0)   ;(010011100001010000100) (2341204) (639620) (9C284)   ;(010011011101101001100) (2335514) (637772) (9BB4C)   ;(010011011010000100100) (2332044) (635940) (9B424)   ;(010011010110100000110) (2326406) (634118) (9AD06)   ;
;176;(010011010010111111000) (2322770) (632312) (9A5F8)    ;(010011001111011111010) (2317372) (630522) (99EFA)   ;(010011001100000001110) (2314016) (628750) (9980E)   ;(010011001000100110010) (2310462) (626994) (99132)   ;(010011000101001100100) (2305144) (625252) (98A64)   ;(010011000001110100010) (2301642) (623522) (983A2)   ;(010010111110011101100) (2276354) (621804) (97CEC)   ;(010010111011001000100) (2273104) (620100) (97644)   ;
;184;(010010110111110110010) (2267662) (618418) (96FB2)    ;(010010110100100101000) (2264450) (616744) (96928)   ;(010010110001010101010) (2261252) (615082) (962AA)   ;(010010101110000111100) (2256074) (613436) (95C3C)   ;(010010101010111011010) (2252732) (611802) (955DA)   ;(010010100111110000110) (2247606) (610182) (94F86)   ;(010010100100100111010) (2244472) (608570) (9493A)   ;(010010100001100000010) (2241402) (606978) (94302)   ;
;192;(010010011110011010010) (2236322) (605394) (93CD2)    ;(010010011011010110000) (2233260) (603824) (936B0)   ;(010010011000010011100) (2230234) (602268) (9309C)   ;(010010010101010001110) (2225216) (600718) (92A8E)   ;(010010010010010010010) (2222222) (599186) (92492)   ;(010010001111010100000) (2217240) (597664) (91EA0)   ;(010010001100010110100) (2214264) (596148) (918B4)   ;(010010001001011011110) (2211336) (594654) (912DE)   ;
;200;(010010000110100001100) (2206414) (593164) (90D0C)    ;(010010000011101000110) (2203506) (591686) (90746)   ;(010010000000110001000) (2200610) (590216) (90188)   ;(010001111101111011010) (2175732) (588762) (8FBDA)   ;(010001111011000111010) (2173072) (587322) (8F63A)   ;(010001111000010011110) (2170236) (585886) (8F09E)   ;(010001110101100001100) (2165414) (584460) (8EB0C)   ;(010001110010110001000) (2162610) (583048) (8E588)   ;
;208;(010001110000000001110) (2160016) (581646) (8E00E)    ;(010001101101010011100) (2155234) (580252) (8DA9C)   ;(010001101010100110010) (2152462) (578866) (8D532)   ;(010001100111111010100) (2147724) (577492) (8CFD4)   ;(010001100101010000100) (2145204) (576132) (8CA84)   ;(010001100010100111010) (2142472) (574778) (8C53A)   ;(010001011111111110110) (2137766) (573430) (8BFF6)   ;(010001011101011000100) (2135304) (572100) (8BAC4)   ;
;216;(010001011010110010000) (2132620) (570768) (8B590)    ;(010001011000001110000) (2130160) (569456) (8B070)   ;(010001010101101010010) (2125522) (568146) (8AB52)   ;(010001010011001000000) (2123100) (566848) (8A640)   ;(010001010000100111000) (2120470) (565560) (8A138)   ;(010001001110000111000) (2116070) (564280) (89C38)   ;(010001001011101000000) (2113500) (563008) (89740)   ;(010001001001001010000) (2111120) (561744) (89250)   ;
;224;(010001000110101101010) (2106552) (560490) (88D6A)    ;(010001000100010001000) (2104210) (559240) (88888)   ;(010001000001110110100) (2101664) (558004) (883B4)   ;(010000111111011100110) (2077346) (556774) (87EE6)   ;(010000111101000011100) (2075034) (555548) (87A1C)   ;(010000111010101011110) (2072536) (554334) (8755E)   ;(010000111000010101100) (2070254) (553132) (870AC)   ;(010000110101111110110) (2065766) (551926) (86BF6)   ;
;232;(010000110011101010100) (2063524) (550740) (86754)    ;(010000110001010110010) (2061262) (549554) (862B2)   ;(010000101111000011000) (2057030) (548376) (85E18)   ;(010000101100110001010) (2054612) (547210) (8598A)   ;(010000101010100000100) (2052404) (546052) (85504)   ;(010000101000010000000) (2050200) (544896) (85080)   ;(010000100110000001100) (2046014) (543756) (84C0C)   ;(010000100011110010100) (2043624) (542612) (84794)   ;
;240;(010000100001100101100) (2041454) (541484) (8432C)    ;(010000011111011000110) (2037306) (540358) (83EC6)   ;(010000011101001101010) (2035152) (539242) (83A6A)   ;(010000011011000010010) (2033022) (538130) (83612)   ;(010000011000111000000) (2030700) (537024) (831C0)   ;(010000010110101111010) (2026572) (535930) (82D7A)   ;(010000010100100111010) (2024472) (534842) (8293A)   ;(010000010010011111100) (2022374) (533756) (824FC)   ;
;248;(010000010000011000010) (2020302) (532674) (820C2)    ;(010000001110010010100) (2016224) (531604) (81C94)   ;(010000001100001110000) (2014160) (530544) (81870)   ;(010000001010001001000) (2012110) (529480) (81448)   ;(010000001000000110000) (2010060) (528432) (81030)   ;(010000000110000011110) (2006036) (527390) (80C1E)   ;(010000000100000001110) (2004016) (526350) (8080E)   ;(010000000001111111110) (2001776) (525310) (803FE)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |neural|neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC2_uid61_sqrtTableGenerator_lutmem_dmem|altsyncram_r0v3:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(110000000110) (6006) (3078) (C06)    ;(110000010011) (6023) (3091) (C13)   ;(110000011101) (6035) (3101) (C1D)   ;(110000101010) (6052) (3114) (C2A)   ;(110000110011) (6063) (3123) (C33)   ;(110000111101) (6075) (3133) (C3D)   ;(110001001011) (6113) (3147) (C4B)   ;(110001010011) (6123) (3155) (C53)   ;
;8;(110001011110) (6136) (3166) (C5E)    ;(110001101001) (6151) (3177) (C69)   ;(110001110010) (6162) (3186) (C72)   ;(110001111100) (6174) (3196) (C7C)   ;(110010000110) (6206) (3206) (C86)   ;(110010001111) (6217) (3215) (C8F)   ;(110010011001) (6231) (3225) (C99)   ;(110010100001) (6241) (3233) (CA1)   ;
;16;(110010101101) (6255) (3245) (CAD)    ;(110010110011) (6263) (3251) (CB3)   ;(110010111011) (6273) (3259) (CBB)   ;(110011000101) (6305) (3269) (CC5)   ;(110011001100) (6314) (3276) (CCC)   ;(110011010011) (6323) (3283) (CD3)   ;(110011011111) (6337) (3295) (CDF)   ;(110011100101) (6345) (3301) (CE5)   ;
;24;(110011101100) (6354) (3308) (CEC)    ;(110011110100) (6364) (3316) (CF4)   ;(110011111101) (6375) (3325) (CFD)   ;(110100000101) (6405) (3333) (D05)   ;(110100001010) (6412) (3338) (D0A)   ;(110100010100) (6424) (3348) (D14)   ;(110100011001) (6431) (3353) (D19)   ;(110100011111) (6437) (3359) (D1F)   ;
;32;(110100101000) (6450) (3368) (D28)    ;(110100101110) (6456) (3374) (D2E)   ;(110100110101) (6465) (3381) (D35)   ;(110100111010) (6472) (3386) (D3A)   ;(110101000000) (6500) (3392) (D40)   ;(110101001000) (6510) (3400) (D48)   ;(110101001101) (6515) (3405) (D4D)   ;(110101010001) (6521) (3409) (D51)   ;
;40;(110101011100) (6534) (3420) (D5C)    ;(110101100010) (6542) (3426) (D62)   ;(110101100111) (6547) (3431) (D67)   ;(110101101101) (6555) (3437) (D6D)   ;(110101110100) (6564) (3444) (D74)   ;(110101111000) (6570) (3448) (D78)   ;(110101111011) (6573) (3451) (D7B)   ;(110110000010) (6602) (3458) (D82)   ;
;48;(110110001001) (6611) (3465) (D89)    ;(110110001101) (6615) (3469) (D8D)   ;(110110010010) (6622) (3474) (D92)   ;(110110011000) (6630) (3480) (D98)   ;(110110011100) (6634) (3484) (D9C)   ;(110110100000) (6640) (3488) (DA0)   ;(110110100100) (6644) (3492) (DA4)   ;(110110101101) (6655) (3501) (DAD)   ;
;56;(110110110010) (6662) (3506) (DB2)    ;(110110110110) (6666) (3510) (DB6)   ;(110110111010) (6672) (3514) (DBA)   ;(110110111110) (6676) (3518) (DBE)   ;(110111000011) (6703) (3523) (DC3)   ;(110111001000) (6710) (3528) (DC8)   ;(110111001100) (6714) (3532) (DCC)   ;(110111010001) (6721) (3537) (DD1)   ;
;64;(110111010100) (6724) (3540) (DD4)    ;(110111011001) (6731) (3545) (DD9)   ;(110111011101) (6735) (3549) (DDD)   ;(110111100001) (6741) (3553) (DE1)   ;(110111100101) (6745) (3557) (DE5)   ;(110111101100) (6754) (3564) (DEC)   ;(110111101111) (6757) (3567) (DEF)   ;(110111110010) (6762) (3570) (DF2)   ;
;72;(110111110101) (6765) (3573) (DF5)    ;(110111111000) (6770) (3576) (DF8)   ;(110111111110) (6776) (3582) (DFE)   ;(111000000010) (7002) (3586) (E02)   ;(111000000101) (7005) (3589) (E05)   ;(111000001000) (7010) (3592) (E08)   ;(111000001101) (7015) (3597) (E0D)   ;(111000010010) (7022) (3602) (E12)   ;
;80;(111000010101) (7025) (3605) (E15)    ;(111000010111) (7027) (3607) (E17)   ;(111000011001) (7031) (3609) (E19)   ;(111000011110) (7036) (3614) (E1E)   ;(111000100001) (7041) (3617) (E21)   ;(111000100101) (7045) (3621) (E25)   ;(111000101001) (7051) (3625) (E29)   ;(111000101011) (7053) (3627) (E2B)   ;
;88;(111000101110) (7056) (3630) (E2E)    ;(111000110000) (7060) (3632) (E30)   ;(111000110011) (7063) (3635) (E33)   ;(111000111000) (7070) (3640) (E38)   ;(111000111100) (7074) (3644) (E3C)   ;(111001000000) (7100) (3648) (E40)   ;(111001000010) (7102) (3650) (E42)   ;(111001000100) (7104) (3652) (E44)   ;
;96;(111001000111) (7107) (3655) (E47)    ;(111001001001) (7111) (3657) (E49)   ;(111001001100) (7114) (3660) (E4C)   ;(111001010000) (7120) (3664) (E50)   ;(111001010011) (7123) (3667) (E53)   ;(111001010110) (7126) (3670) (E56)   ;(111001011000) (7130) (3672) (E58)   ;(111001011001) (7131) (3673) (E59)   ;
;104;(111001011101) (7135) (3677) (E5D)    ;(111001100010) (7142) (3682) (E62)   ;(111001100101) (7145) (3685) (E65)   ;(111001100111) (7147) (3687) (E67)   ;(111001101011) (7153) (3691) (E6B)   ;(111001101110) (7156) (3694) (E6E)   ;(111001101011) (7153) (3691) (E6B)   ;(111001110001) (7161) (3697) (E71)   ;
;112;(111001110010) (7162) (3698) (E72)    ;(111001110101) (7165) (3701) (E75)   ;(111001110111) (7167) (3703) (E77)   ;(111001110111) (7167) (3703) (E77)   ;(111001111110) (7176) (3710) (E7E)   ;(111010000000) (7200) (3712) (E80)   ;(111010000011) (7203) (3715) (E83)   ;(111010000101) (7205) (3717) (E85)   ;
;120;(111010000101) (7205) (3717) (E85)    ;(111010000110) (7206) (3718) (E86)   ;(111010001010) (7212) (3722) (E8A)   ;(111010001110) (7216) (3726) (E8E)   ;(111010010000) (7220) (3728) (E90)   ;(111010010000) (7220) (3728) (E90)   ;(111010010010) (7222) (3730) (E92)   ;(111010010100) (7224) (3732) (E94)   ;
;128;(101001100010) (5142) (2658) (A62)    ;(101001110010) (5162) (2674) (A72)   ;(101010000010) (5202) (2690) (A82)   ;(101010010000) (5220) (2704) (A90)   ;(101010100000) (5240) (2720) (AA0)   ;(101010110000) (5260) (2736) (AB0)   ;(101010111110) (5276) (2750) (ABE)   ;(101011001010) (5312) (2762) (ACA)   ;
;136;(101011011110) (5336) (2782) (ADE)    ;(101011101000) (5350) (2792) (AE8)   ;(101011111000) (5370) (2808) (AF8)   ;(101100000110) (5406) (2822) (B06)   ;(101100010010) (5422) (2834) (B12)   ;(101100100010) (5442) (2850) (B22)   ;(101100110000) (5460) (2864) (B30)   ;(101100111110) (5476) (2878) (B3E)   ;
;144;(101101001010) (5512) (2890) (B4A)    ;(101101010110) (5526) (2902) (B56)   ;(101101100010) (5542) (2914) (B62)   ;(101101110000) (5560) (2928) (B70)   ;(101101111010) (5572) (2938) (B7A)   ;(101110000010) (5602) (2946) (B82)   ;(101110010000) (5620) (2960) (B90)   ;(101110011010) (5632) (2970) (B9A)   ;
;152;(101110100010) (5642) (2978) (BA2)    ;(101110110110) (5666) (2998) (BB6)   ;(101110111100) (5674) (3004) (BBC)   ;(101111000010) (5702) (3010) (BC2)   ;(101111010000) (5720) (3024) (BD0)   ;(101111011000) (5730) (3032) (BD8)   ;(101111100110) (5746) (3046) (BE6)   ;(101111110000) (5760) (3056) (BF0)   ;
;160;(101111111010) (5772) (3066) (BFA)    ;(110000000010) (6002) (3074) (C02)   ;(110000001010) (6012) (3082) (C0A)   ;(110000010110) (6026) (3094) (C16)   ;(110000011110) (6036) (3102) (C1E)   ;(110000101010) (6052) (3114) (C2A)   ;(110000110010) (6062) (3122) (C32)   ;(110000110110) (6066) (3126) (C36)   ;
;168;(110001000100) (6104) (3140) (C44)    ;(110001001010) (6112) (3146) (C4A)   ;(110001010100) (6124) (3156) (C54)   ;(110001011110) (6136) (3166) (C5E)   ;(110001100110) (6146) (3174) (C66)   ;(110001101010) (6152) (3178) (C6A)   ;(110001110000) (6160) (3184) (C70)   ;(110001111010) (6172) (3194) (C7A)   ;
;176;(110010000100) (6204) (3204) (C84)    ;(110010001100) (6214) (3212) (C8C)   ;(110010010010) (6222) (3218) (C92)   ;(110010010110) (6226) (3222) (C96)   ;(110010011100) (6234) (3228) (C9C)   ;(110010100100) (6244) (3236) (CA4)   ;(110010101110) (6256) (3246) (CAE)   ;(110010110110) (6266) (3254) (CB6)   ;
;184;(110010111000) (6270) (3256) (CB8)    ;(110011000000) (6300) (3264) (CC0)   ;(110011001000) (6310) (3272) (CC8)   ;(110011001110) (6316) (3278) (CCE)   ;(110011010100) (6324) (3284) (CD4)   ;(110011011100) (6334) (3292) (CDC)   ;(110011100100) (6344) (3300) (CE4)   ;(110011101000) (6350) (3304) (CE8)   ;
;192;(110011110000) (6360) (3312) (CF0)    ;(110011110100) (6364) (3316) (CF4)   ;(110011111010) (6372) (3322) (CFA)   ;(110100000010) (6402) (3330) (D02)   ;(110100000110) (6406) (3334) (D06)   ;(110100001010) (6412) (3338) (D0A)   ;(110100010100) (6424) (3348) (D14)   ;(110100010110) (6426) (3350) (D16)   ;
;200;(110100011100) (6434) (3356) (D1C)    ;(110100100100) (6444) (3364) (D24)   ;(110100101100) (6454) (3372) (D2C)   ;(110100101110) (6456) (3374) (D2E)   ;(110100110000) (6460) (3376) (D30)   ;(110100111000) (6470) (3384) (D38)   ;(110100111110) (6476) (3390) (D3E)   ;(110101000010) (6502) (3394) (D42)   ;
;208;(110101000110) (6506) (3398) (D46)    ;(110101001100) (6514) (3404) (D4C)   ;(110101010100) (6524) (3412) (D54)   ;(110101011000) (6530) (3416) (D58)   ;(110101011010) (6532) (3418) (D5A)   ;(110101100000) (6540) (3424) (D60)   ;(110101100110) (6546) (3430) (D66)   ;(110101100110) (6546) (3430) (D66)   ;
;216;(110101110000) (6560) (3440) (D70)    ;(110101110010) (6562) (3442) (D72)   ;(110101111000) (6570) (3448) (D78)   ;(110101111100) (6574) (3452) (D7C)   ;(110101111110) (6576) (3454) (D7E)   ;(110110000010) (6602) (3458) (D82)   ;(110110000110) (6606) (3462) (D86)   ;(110110001010) (6612) (3466) (D8A)   ;
;224;(110110001110) (6616) (3470) (D8E)    ;(110110010100) (6624) (3476) (D94)   ;(110110010110) (6626) (3478) (D96)   ;(110110011010) (6632) (3482) (D9A)   ;(110110100010) (6642) (3490) (DA2)   ;(110110100100) (6644) (3492) (DA4)   ;(110110100100) (6644) (3492) (DA4)   ;(110110101110) (6656) (3502) (DAE)   ;
;232;(110110110000) (6660) (3504) (DB0)    ;(110110110110) (6666) (3510) (DB6)   ;(110110111100) (6674) (3516) (DBC)   ;(110110111100) (6674) (3516) (DBC)   ;(110111000000) (6700) (3520) (DC0)   ;(110111000100) (6704) (3524) (DC4)   ;(110111000010) (6702) (3522) (DC2)   ;(110111001010) (6712) (3530) (DCA)   ;
;240;(110111001100) (6714) (3532) (DCC)    ;(110111010000) (6720) (3536) (DD0)   ;(110111010010) (6722) (3538) (DD2)   ;(110111011000) (6730) (3544) (DD8)   ;(110111011100) (6734) (3548) (DDC)   ;(110111011100) (6734) (3548) (DDC)   ;(110111011110) (6736) (3550) (DDE)   ;(110111100100) (6744) (3556) (DE4)   ;
;248;(110111101100) (6754) (3564) (DEC)    ;(110111101100) (6754) (3564) (DEC)   ;(110111101110) (6756) (3566) (DEE)   ;(110111110110) (6766) (3574) (DF6)   ;(110111110100) (6764) (3572) (DF4)   ;(110111110110) (6766) (3574) (DF6)   ;(110111111000) (6770) (3576) (DF8)   ;(111000000010) (7002) (3586) (E02)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 3           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 17          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_component|mult_beu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:topProd_uid80_pT2_uid69_sqrtPolynomialEvaluator_component|mult_beu:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:sm0_uid83_pT2_uid69_sqrtPolynomialEvaluator_component|mult_6iu:auto_generated|result[0]        ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:sm0_uid83_pT2_uid69_sqrtPolynomialEvaluator_component|mult_6iu:auto_generated|mac_mult1     ;                            ; DSPMULT_X44_Y39_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated|result[0]             ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:topProd_uid96_prod_uid49_fpMulTest_component|mult_flu:auto_generated|mac_mult1          ;                            ; DSPMULT_X44_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|result[0]                 ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y34_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm0_uid99_prod_uid49_fpMulTest_component|mult_aiu:auto_generated|mac_mult1              ;                            ; DSPMULT_X44_Y34_N1 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated|result[0]                ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPMult:multiply|lpm_mult:sm1_uid102_prod_uid49_fpMulTest_component|mult_9iu:auto_generated|mac_mult1             ;                            ; DSPMULT_X44_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:prodXY_uid75_pT1_uid63_sqrtPolynomialEvaluator_component|mult_0eu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|lpm_mult:prodXY_uid75_pT1_uid63_sqrtPolynomialEvaluator_component|mult_0eu:auto_generated|mac_mult1  ;                            ; DSPMULT_X44_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7                                                                                                                                                                                                    ;                            ; DSPMULT_X71_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5                                                                                                                                                                                                    ;                            ; DSPMULT_X71_Y25_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3                                                                                                                                                                                                    ;                            ; DSPMULT_X71_Y28_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]                                                                                                                                                                                                        ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    spu:spu_proc|sigmoid_fixpt:sigmoid|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                                    ;                            ; DSPMULT_X71_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 17,351 / 342,891 ( 5 % )  ;
; C16 interconnects     ; 264 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 9,437 / 209,544 ( 5 % )   ;
; Direct links          ; 2,435 / 342,891 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 4,418 / 119,088 ( 4 % )   ;
; R24 interconnects     ; 423 / 9,963 ( 4 % )       ;
; R4 interconnects      ; 11,119 / 289,782 ( 4 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.14) ; Number of LABs  (Total = 802) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 39                            ;
; 2                                           ; 23                            ;
; 3                                           ; 20                            ;
; 4                                           ; 19                            ;
; 5                                           ; 10                            ;
; 6                                           ; 5                             ;
; 7                                           ; 6                             ;
; 8                                           ; 12                            ;
; 9                                           ; 13                            ;
; 10                                          ; 12                            ;
; 11                                          ; 24                            ;
; 12                                          ; 24                            ;
; 13                                          ; 23                            ;
; 14                                          ; 39                            ;
; 15                                          ; 64                            ;
; 16                                          ; 469                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.12) ; Number of LABs  (Total = 802) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 281                           ;
; 1 Clock                            ; 338                           ;
; 1 Clock enable                     ; 120                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 38                            ;
; 2 Async. clears                    ; 31                            ;
; 2 Clock enables                    ; 47                            ;
; 2 Clocks                           ; 39                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.75) ; Number of LABs  (Total = 802) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 5                             ;
; 1                                            ; 25                            ;
; 2                                            ; 27                            ;
; 3                                            ; 11                            ;
; 4                                            ; 20                            ;
; 5                                            ; 15                            ;
; 6                                            ; 15                            ;
; 7                                            ; 9                             ;
; 8                                            ; 13                            ;
; 9                                            ; 8                             ;
; 10                                           ; 12                            ;
; 11                                           ; 17                            ;
; 12                                           ; 13                            ;
; 13                                           ; 12                            ;
; 14                                           ; 31                            ;
; 15                                           ; 118                           ;
; 16                                           ; 187                           ;
; 17                                           ; 27                            ;
; 18                                           ; 19                            ;
; 19                                           ; 16                            ;
; 20                                           ; 15                            ;
; 21                                           ; 10                            ;
; 22                                           ; 22                            ;
; 23                                           ; 20                            ;
; 24                                           ; 25                            ;
; 25                                           ; 21                            ;
; 26                                           ; 16                            ;
; 27                                           ; 18                            ;
; 28                                           ; 19                            ;
; 29                                           ; 10                            ;
; 30                                           ; 8                             ;
; 31                                           ; 7                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.63) ; Number of LABs  (Total = 802) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 54                            ;
; 2                                               ; 41                            ;
; 3                                               ; 30                            ;
; 4                                               ; 25                            ;
; 5                                               ; 28                            ;
; 6                                               ; 32                            ;
; 7                                               ; 31                            ;
; 8                                               ; 65                            ;
; 9                                               ; 78                            ;
; 10                                              ; 45                            ;
; 11                                              ; 56                            ;
; 12                                              ; 59                            ;
; 13                                              ; 35                            ;
; 14                                              ; 52                            ;
; 15                                              ; 35                            ;
; 16                                              ; 113                           ;
; 17                                              ; 6                             ;
; 18                                              ; 0                             ;
; 19                                              ; 2                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.67) ; Number of LABs  (Total = 802) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 35                            ;
; 4                                            ; 34                            ;
; 5                                            ; 10                            ;
; 6                                            ; 8                             ;
; 7                                            ; 8                             ;
; 8                                            ; 14                            ;
; 9                                            ; 11                            ;
; 10                                           ; 16                            ;
; 11                                           ; 14                            ;
; 12                                           ; 17                            ;
; 13                                           ; 29                            ;
; 14                                           ; 16                            ;
; 15                                           ; 16                            ;
; 16                                           ; 27                            ;
; 17                                           ; 32                            ;
; 18                                           ; 33                            ;
; 19                                           ; 23                            ;
; 20                                           ; 17                            ;
; 21                                           ; 32                            ;
; 22                                           ; 23                            ;
; 23                                           ; 24                            ;
; 24                                           ; 33                            ;
; 25                                           ; 47                            ;
; 26                                           ; 21                            ;
; 27                                           ; 22                            ;
; 28                                           ; 23                            ;
; 29                                           ; 29                            ;
; 30                                           ; 26                            ;
; 31                                           ; 35                            ;
; 32                                           ; 17                            ;
; 33                                           ; 51                            ;
; 34                                           ; 21                            ;
; 35                                           ; 7                             ;
; 36                                           ; 11                            ;
; 37                                           ; 8                             ;
; 38                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 78           ; 55           ; 78           ; 0            ; 0            ; 146       ; 78           ; 0            ; 146       ; 146       ; 0            ; 97           ; 0            ; 0            ; 77           ; 0            ; 97           ; 77           ; 0            ; 0            ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 0            ; 146       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 68           ; 91           ; 68           ; 146          ; 146          ; 0         ; 68           ; 146          ; 0         ; 0         ; 146          ; 49           ; 146          ; 146          ; 69           ; 146          ; 49           ; 69           ; 146          ; 146          ; 146          ; 49           ; 146          ; 146          ; 146          ; 146          ; 146          ; 0         ; 146          ; 146          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; x[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[8]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[9]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[10]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[11]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[12]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[13]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[14]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[15]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[16]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[17]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[18]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[19]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[20]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[21]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[22]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[23]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[24]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[25]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[26]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[27]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[28]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[29]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[30]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x[31]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; result[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; main_clk_50     ; main_clk_50          ; 98.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a|delay_signals[0][7]                                                                                            ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                              ; 0.518             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[1]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                  ; 0.517             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[3]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                  ; 0.517             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[0]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a18~porta_address_reg0                                                                                                                                                                  ; 0.516             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[2]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                  ; 0.516             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|R_dst_regnum[4]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_b_module:neural_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                  ; 0.516             ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a|delay_signals[0][0]                                                                                            ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                              ; 0.427             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.426             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.426             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.425             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.425             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.425             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~porta_address_reg0                                                                                                                                                                             ; 0.425             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[4]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[3]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[2]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[1]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[0]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr|counter_reg_bit[5]                                                                                                                                                             ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~porta_address_reg0                                                                                                                                                                             ; 0.422             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.421             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.421             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.420             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.420             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.420             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_r:the_neural_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6~portb_address_reg0                                                                                                                                                                             ; 0.420             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7~portb_address_reg0                                                                                                                                                                             ; 0.388             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                           ; 0.327             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                           ; 0.327             ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_next.000010000                                                                                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                       ; 0.325             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                           ; 0.325             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                           ; 0.325             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|neural_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                           ; 0.325             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|ien_AE                                                                                                                                                                                                                                                                                                                          ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[9]                                                                                                                                                                                                                                                                                      ; 0.324             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][107]                                                                                                                                                                                                                                                           ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][107]                                                                                                                                                                                                                                                                                                                       ; 0.322             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][86]                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][86]                                                                                                                                                                                                                                                                                                                        ; 0.322             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[5][68]                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][68]                                                                                                                                                                                                                                                                                                                        ; 0.322             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|ien_AF                                                                                                                                                                                                                                                                                                                          ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                      ; 0.322             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                              ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_control_rd_data[0]                                                                                                                                                                                                                                                                                                                                      ; 0.322             ;
; neural_soc:m_neural_soc|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                                                                                                                      ; neural_soc:m_neural_soc|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                              ; 0.322             ;
; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_next.000001000                                                                                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                                                                                       ; 0.309             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data[0]                                                                                                                                                                                                                                                                           ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_register_bank_a_module:neural_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                    ; 0.293             ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a|delay_signals[0][4]                                                                                            ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                              ; 0.292             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][107]                                                                                                                                                                                                                                                           ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][107]                                                                                                                                                                                                                                                                                                                       ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][86]                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][86]                                                                                                                                                                                                                                                                                                                        ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][68]                                                                                                                                                                                                                                                            ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][68]                                                                                                                                                                                                                                                                                                                        ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[0]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[0]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[1]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[1]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[2]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[2]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[4]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[4]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[5]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[5]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[8]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[8]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[9]  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[9]                                                                                                                                                              ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[11] ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[11]                                                                                                                                                             ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[12] ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[12]                                                                                                                                                             ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_neural_soc_nios2_gen2_0_cpu_debug_slave_wrapper|neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_neural_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jdo[15] ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_break:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[15]                                                                                                                                                             ; 0.290             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[7]                                                                                                                                                                                                  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]                                                                                                             ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[30]                                                                                                                                                                                                 ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[7]                                                                                                              ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[9]                                                                                                                                                                                                  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[9]                                                                                                              ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[12]                                                                                                                                                                                                 ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[12]                                                                                                             ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|jtag_ram_access                                                                                                         ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.263             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[8]                                                                                                                                                                                                  ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.262             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[8]                                                                                                              ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.262             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[10]                                                                                                             ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.262             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[10]                                                                                                                                                                                                 ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|neural_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:neural_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.262             ;
; neural_soc:m_neural_soc|neural_soc_to_hw_sig:to_hw_sig|data_out[1]                                                                                                                                                                                                                                                                                                                         ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                                                                       ; 0.256             ;
; neural_soc:m_neural_soc|neural_soc_to_hw_sig:to_hw_sig|data_out[0]                                                                                                                                                                                                                                                                                                                         ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                       ; 0.256             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|read                                                                                                                                                                                                          ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_ocimem:the_neural_soc_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                                                                                                         ; 0.252             ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|dspba_delay:ld_addrTable_uid36_fpSqrtTest_q_to_memoryC0_uid59_sqrtTableGenerator_lutmem_a|delay_signals[0][5]                                                                                            ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                              ; 0.247             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_estatus_reg                                                                                                                                                                                                                                                                                 ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                                                          ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|pause_irq                                                                                                                                                                                                                                                                                                                       ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                      ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[11]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[29]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[29]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[25]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[25]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[31]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[31]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[17]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[18]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[20]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[20]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                          ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                                                                ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|d_writedata[27]                                                                                                                                                                                                                                                                               ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|writedata[27]                                                                                                                                                                                                                                                             ; 0.234             ;
; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_InvExcRNaN_uid138_fpAddSubTest_ieeeAdd_q_to_signRPostExc_uid139_fpAddSubTest_ieeeAdd_a|delay_signals[0][0]                                                                            ; neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPAddSub:addsub|dspba_delay:ld_signRPostExc_uid139_fpAddSubTest_ieeeAdd_q_to_R_uid148_fpAddSubTest_ieeeAdd_c|delay_signals[0][0]                                                                                                                                                 ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                ; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|neural_soc_jtag_uart_0_scfifo_w:the_neural_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                                                                            ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                          ; neural_soc:m_neural_soc|neural_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                                                      ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                        ; neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                                                                                                    ; 0.231             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "neural"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] port
Info (119042): Found RAM instances in design that are actually implemented as ROM because the write logic is always disabled. One such instance is listed below for example.
    Info (119043): Atom "neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPSqrt:sqrt|altsyncram:memoryC0_uid59_sqrtTableGenerator_lutmem_dmem|altsyncram_g1v3:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 64 pins of 142 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'neural.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at neural.sdc(50): m_lab7_soc|sdram_pll|sd1|pll7|inclk[0] could not be matched with a pin
Warning (332174): Ignored filter at neural.sdc(50): m_lab7_soc|sdram_pll|sd1|pll7|clk[0] could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at neural.sdc(50): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]} -source [get_pins {m_lab7_soc|sdram_pll|sd1|pll7|inclk[0]}] -duty_cycle 50.000 -multiply_by 1 -phase -54.000 -master_clock {main_clk_50} [get_pins {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}] 
Warning (332049): Ignored create_generated_clock at neural.sdc(50): Argument -source is an empty collection
Warning (332174): Ignored filter at neural.sdc(51): m_lab7_soc|sdram_pll|sd1|pll7|clk[1] could not be matched with a pin
Critical Warning (332049): Ignored create_generated_clock at neural.sdc(51): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name {m_lab7_soc|sdram_pll|sd1|pll7|clk[1]} -source [get_pins {m_lab7_soc|sdram_pll|sd1|pll7|inclk[0]}] -duty_cycle 50.000 -multiply_by 1 -phase -54.000 -master_clock {main_clk_50} [get_pins {m_lab7_soc|sdram_pll|sd1|pll7|clk[1]}] 
Warning (332049): Ignored create_generated_clock at neural.sdc(51): Argument -source is an empty collection
Warning (332174): Ignored filter at neural.sdc(70): m_lab7_soc|sdram_pll|sd1|pll7|clk[0] could not be matched with a clock
Warning (332049): Ignored set_input_delay at neural.sdc(70): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[0]}]
Warning (332049): Ignored set_input_delay at neural.sdc(71): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[0]}]
Warning (332049): Ignored set_input_delay at neural.sdc(72): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[1]}]
Warning (332049): Ignored set_input_delay at neural.sdc(73): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[1]}]
Warning (332049): Ignored set_input_delay at neural.sdc(74): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[2]}]
Warning (332049): Ignored set_input_delay at neural.sdc(75): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[2]}]
Warning (332049): Ignored set_input_delay at neural.sdc(76): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[3]}]
Warning (332049): Ignored set_input_delay at neural.sdc(77): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[3]}]
Warning (332049): Ignored set_input_delay at neural.sdc(78): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[4]}]
Warning (332049): Ignored set_input_delay at neural.sdc(79): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[4]}]
Warning (332049): Ignored set_input_delay at neural.sdc(80): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[5]}]
Warning (332049): Ignored set_input_delay at neural.sdc(81): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[5]}]
Warning (332049): Ignored set_input_delay at neural.sdc(82): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[6]}]
Warning (332049): Ignored set_input_delay at neural.sdc(83): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[6]}]
Warning (332049): Ignored set_input_delay at neural.sdc(84): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[7]}]
Warning (332049): Ignored set_input_delay at neural.sdc(85): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[7]}]
Warning (332049): Ignored set_input_delay at neural.sdc(86): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[8]}]
Warning (332049): Ignored set_input_delay at neural.sdc(87): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[8]}]
Warning (332049): Ignored set_input_delay at neural.sdc(88): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[9]}]
Warning (332049): Ignored set_input_delay at neural.sdc(89): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[9]}]
Warning (332049): Ignored set_input_delay at neural.sdc(90): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[10]}]
Warning (332049): Ignored set_input_delay at neural.sdc(91): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[10]}]
Warning (332049): Ignored set_input_delay at neural.sdc(92): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[11]}]
Warning (332049): Ignored set_input_delay at neural.sdc(93): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[11]}]
Warning (332049): Ignored set_input_delay at neural.sdc(94): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[12]}]
Warning (332049): Ignored set_input_delay at neural.sdc(95): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[12]}]
Warning (332049): Ignored set_input_delay at neural.sdc(96): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[13]}]
Warning (332049): Ignored set_input_delay at neural.sdc(97): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[13]}]
Warning (332049): Ignored set_input_delay at neural.sdc(98): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[14]}]
Warning (332049): Ignored set_input_delay at neural.sdc(99): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[14]}]
Warning (332049): Ignored set_input_delay at neural.sdc(100): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[15]}]
Warning (332049): Ignored set_input_delay at neural.sdc(101): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[15]}]
Warning (332049): Ignored set_input_delay at neural.sdc(102): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[16]}]
Warning (332049): Ignored set_input_delay at neural.sdc(103): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[16]}]
Warning (332049): Ignored set_input_delay at neural.sdc(104): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[17]}]
Warning (332049): Ignored set_input_delay at neural.sdc(105): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[17]}]
Warning (332049): Ignored set_input_delay at neural.sdc(106): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[18]}]
Warning (332049): Ignored set_input_delay at neural.sdc(107): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[18]}]
Warning (332049): Ignored set_input_delay at neural.sdc(108): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[19]}]
Warning (332049): Ignored set_input_delay at neural.sdc(109): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[19]}]
Warning (332049): Ignored set_input_delay at neural.sdc(110): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[20]}]
Warning (332049): Ignored set_input_delay at neural.sdc(111): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[20]}]
Warning (332049): Ignored set_input_delay at neural.sdc(112): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[21]}]
Warning (332049): Ignored set_input_delay at neural.sdc(113): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[21]}]
Warning (332049): Ignored set_input_delay at neural.sdc(114): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[22]}]
Warning (332049): Ignored set_input_delay at neural.sdc(115): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[22]}]
Warning (332049): Ignored set_input_delay at neural.sdc(116): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[23]}]
Warning (332049): Ignored set_input_delay at neural.sdc(117): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[23]}]
Warning (332049): Ignored set_input_delay at neural.sdc(118): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[24]}]
Warning (332049): Ignored set_input_delay at neural.sdc(119): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[24]}]
Warning (332049): Ignored set_input_delay at neural.sdc(120): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[25]}]
Warning (332049): Ignored set_input_delay at neural.sdc(121): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[25]}]
Warning (332049): Ignored set_input_delay at neural.sdc(122): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[26]}]
Warning (332049): Ignored set_input_delay at neural.sdc(123): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[26]}]
Warning (332049): Ignored set_input_delay at neural.sdc(124): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[27]}]
Warning (332049): Ignored set_input_delay at neural.sdc(125): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[27]}]
Warning (332049): Ignored set_input_delay at neural.sdc(126): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[28]}]
Warning (332049): Ignored set_input_delay at neural.sdc(127): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[28]}]
Warning (332049): Ignored set_input_delay at neural.sdc(128): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[29]}]
Warning (332049): Ignored set_input_delay at neural.sdc(129): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[29]}]
Warning (332049): Ignored set_input_delay at neural.sdc(130): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[30]}]
Warning (332049): Ignored set_input_delay at neural.sdc(131): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[30]}]
Warning (332049): Ignored set_input_delay at neural.sdc(132): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -max -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  3.000 [get_ports {DRAM_DQ[31]}]
Warning (332049): Ignored set_input_delay at neural.sdc(133): Argument -clock is an empty collection
    Info (332050): set_input_delay -add_delay -min -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[31]}]
Warning (332049): Ignored set_output_delay at neural.sdc(173): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[0]}]
Warning (332049): Ignored set_output_delay at neural.sdc(174): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[1]}]
Warning (332049): Ignored set_output_delay at neural.sdc(175): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[2]}]
Warning (332049): Ignored set_output_delay at neural.sdc(176): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[3]}]
Warning (332049): Ignored set_output_delay at neural.sdc(177): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[4]}]
Warning (332049): Ignored set_output_delay at neural.sdc(178): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[5]}]
Warning (332049): Ignored set_output_delay at neural.sdc(179): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[6]}]
Warning (332049): Ignored set_output_delay at neural.sdc(180): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[7]}]
Warning (332049): Ignored set_output_delay at neural.sdc(181): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[8]}]
Warning (332049): Ignored set_output_delay at neural.sdc(182): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[9]}]
Warning (332049): Ignored set_output_delay at neural.sdc(183): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[10]}]
Warning (332049): Ignored set_output_delay at neural.sdc(184): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[11]}]
Warning (332049): Ignored set_output_delay at neural.sdc(185): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_ADDR[12]}]
Warning (332049): Ignored set_output_delay at neural.sdc(186): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_BA[0]}]
Warning (332049): Ignored set_output_delay at neural.sdc(187): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_BA[1]}]
Warning (332049): Ignored set_output_delay at neural.sdc(188): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_CAS_N}]
Warning (332049): Ignored set_output_delay at neural.sdc(189): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_CKE}]
Warning (332049): Ignored set_output_delay at neural.sdc(190): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_CS_N}]
Warning (332049): Ignored set_output_delay at neural.sdc(191): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQM[0]}]
Warning (332049): Ignored set_output_delay at neural.sdc(192): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQM[1]}]
Warning (332049): Ignored set_output_delay at neural.sdc(193): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQM[2]}]
Warning (332049): Ignored set_output_delay at neural.sdc(194): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQM[3]}]
Warning (332049): Ignored set_output_delay at neural.sdc(195): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[0]}]
Warning (332049): Ignored set_output_delay at neural.sdc(196): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[1]}]
Warning (332049): Ignored set_output_delay at neural.sdc(197): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[2]}]
Warning (332049): Ignored set_output_delay at neural.sdc(198): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[3]}]
Warning (332049): Ignored set_output_delay at neural.sdc(199): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[4]}]
Warning (332049): Ignored set_output_delay at neural.sdc(200): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[5]}]
Warning (332049): Ignored set_output_delay at neural.sdc(201): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[6]}]
Warning (332049): Ignored set_output_delay at neural.sdc(202): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[7]}]
Warning (332049): Ignored set_output_delay at neural.sdc(203): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[8]}]
Warning (332049): Ignored set_output_delay at neural.sdc(204): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[9]}]
Warning (332049): Ignored set_output_delay at neural.sdc(205): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[10]}]
Warning (332049): Ignored set_output_delay at neural.sdc(206): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[11]}]
Warning (332049): Ignored set_output_delay at neural.sdc(207): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[12]}]
Warning (332049): Ignored set_output_delay at neural.sdc(208): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[13]}]
Warning (332049): Ignored set_output_delay at neural.sdc(209): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[14]}]
Warning (332049): Ignored set_output_delay at neural.sdc(210): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[15]}]
Warning (332049): Ignored set_output_delay at neural.sdc(211): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[16]}]
Warning (332049): Ignored set_output_delay at neural.sdc(212): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[17]}]
Warning (332049): Ignored set_output_delay at neural.sdc(213): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[18]}]
Warning (332049): Ignored set_output_delay at neural.sdc(214): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[19]}]
Warning (332049): Ignored set_output_delay at neural.sdc(215): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[20]}]
Warning (332049): Ignored set_output_delay at neural.sdc(216): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[21]}]
Warning (332049): Ignored set_output_delay at neural.sdc(217): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[22]}]
Warning (332049): Ignored set_output_delay at neural.sdc(218): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[23]}]
Warning (332049): Ignored set_output_delay at neural.sdc(219): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[24]}]
Warning (332049): Ignored set_output_delay at neural.sdc(220): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[25]}]
Warning (332049): Ignored set_output_delay at neural.sdc(221): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[26]}]
Warning (332049): Ignored set_output_delay at neural.sdc(222): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[27]}]
Warning (332049): Ignored set_output_delay at neural.sdc(223): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[28]}]
Warning (332049): Ignored set_output_delay at neural.sdc(224): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[29]}]
Warning (332049): Ignored set_output_delay at neural.sdc(225): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[30]}]
Warning (332049): Ignored set_output_delay at neural.sdc(226): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_DQ[31]}]
Warning (332049): Ignored set_output_delay at neural.sdc(227): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_RAS_N}]
Warning (332049): Ignored set_output_delay at neural.sdc(228): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_WE_N}]
Warning (332049): Ignored set_output_delay at neural.sdc(229): Argument -clock is an empty collection
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {m_lab7_soc|sdram_pll|sd1|pll7|clk[0]}]  2.000 [get_ports {DRAM_CLK}]
Warning (332174): Ignored filter at neural.sdc(257): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_break:the_lab7_soc_nios2_qsys_0_nios2_oci_break|break_readreg* could not be matched with a keeper
Warning (332174): Ignored filter at neural.sdc(257): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr* could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(257): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_break:the_lab7_soc_nios2_qsys_0_nios2_oci_break|break_readreg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}]
Warning (332049): Ignored set_false_path at neural.sdc(257): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(258): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|*resetlatch could not be matched with a keeper
Warning (332174): Ignored filter at neural.sdc(258): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[33] could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(258): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|*resetlatch}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[33]}]
Warning (332049): Ignored set_false_path at neural.sdc(258): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(259): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_ready could not be matched with a keeper
Warning (332174): Ignored filter at neural.sdc(259): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[0] could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(259): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_ready}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[0]}]
Warning (332049): Ignored set_false_path at neural.sdc(259): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(260): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_error could not be matched with a keeper
Warning (332174): Ignored filter at neural.sdc(260): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[34] could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(260): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_error}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr[34]}]
Warning (332049): Ignored set_false_path at neural.sdc(260): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(261): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_ocimem:the_lab7_soc_nios2_qsys_0_nios2_ocimem|*MonDReg* could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(261): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_ocimem:the_lab7_soc_nios2_qsys_0_nios2_ocimem|*MonDReg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}]
Warning (332049): Ignored set_false_path at neural.sdc(261): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(262): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|*jdo* could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(262): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_tck:the_lab7_soc_nios2_qsys_0_jtag_debug_module_tck|*sr*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|*jdo*}]
Warning (332049): Ignored set_false_path at neural.sdc(262): Argument <to> is an empty collection
Warning (332174): Ignored filter at neural.sdc(263): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|ir* could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(263): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {sld_hub:*|irf_reg*}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper:the_lab7_soc_nios2_qsys_0_jtag_debug_module_wrapper|lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk:the_lab7_soc_nios2_qsys_0_jtag_debug_module_sysclk|ir*}]
Warning (332174): Ignored filter at neural.sdc(264): *lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_go could not be matched with a keeper
Warning (332049): Ignored set_false_path at neural.sdc(264): Argument <to> is an empty collection
    Info (332050): set_false_path -from [get_keepers {sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1]}] -to [get_keepers {*lab7_soc_nios2_qsys_0:*|lab7_soc_nios2_qsys_0_nios2_oci:the_lab7_soc_nios2_qsys_0_nios2_oci|lab7_soc_nios2_qsys_0_nios2_oci_debug:the_lab7_soc_nios2_qsys_0_nios2_oci_debug|monitor_go}]
Info (332104): Reading SDC File: 'neural_soc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'neural_soc/synthesis/submodules/neural_soc_nios2_gen2_0_cpu.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: m_neural_soc|sdram_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: m_neural_soc|sdram_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From main_clk_50 (Rise) to main_clk_50 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000  main_clk_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|neural_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node neural_soc:m_neural_soc|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node neural_soc:m_neural_soc|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|W_rf_wren
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_nios_custom_instr_floating_point_2_0:nios_custom_instr_floating_point_2_0|fpoint2_multi:fpci_multi|fpoint2_multi_datapath:datapath|FPDiv:div|quot_unbiased_exp[7]~27
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_nios2_gen2_0:nios2_gen2_0|neural_soc_nios2_gen2_0_cpu:cpu|neural_soc_nios2_gen2_0_cpu_nios2_oci:the_neural_soc_nios2_gen2_0_cpu_nios2_oci|neural_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_neural_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node neural_soc:m_neural_soc|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram:sdram|active_rnw~3
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram:sdram|active_cs_n~0
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram:sdram|i_refs[0]
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram:sdram|i_refs[2]
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram:sdram|i_refs[1]
Info (176353): Automatically promoted node neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node neural_soc:m_neural_soc|neural_soc_sdram_pll:sdram_pll|readdata[0]~1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 6 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 72 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 64 (unused VREF, 2.5V VCCIO, 32 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 46 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:18
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X58_Y24 to location X68_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:01:35
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 19.30 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/neural_network_fpga/output_files/neural.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 619 warnings
    Info: Peak virtual memory: 1331 megabytes
    Info: Processing ended: Sat Dec 03 15:44:42 2016
    Info: Elapsed time: 00:05:07
    Info: Total CPU time (on all processors): 00:04:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/neural_network_fpga/output_files/neural.fit.smsg.


