Fitter report for Z80-processor-CPU
Thu Sep 07 17:46:54 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Shareable Expander
 21. Logic Cell Interconnection
 22. Fitter Device Options
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Thu Sep 07 17:46:54 2023           ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; Z80-processor-CPU                               ;
; Top-level Entity Name     ; Z80-processor-CPU                               ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-10                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 28 / 128 ( 22 % )                               ;
; Total pins                ; 65 / 68 ( 96 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-10 ;               ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Fitter Effort                                                              ; Auto Fit        ; Auto Fit      ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Andrew/Desktop/System CD Updates/data/duodyne/GitHub/Slick/CPLDs/z80-processor-CPU/output_files/Z80-processor-CPU.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 28 / 128 ( 22 % ) ;
; Registers                    ; 9 / 128 ( 7 % )   ;
; Number of pterms used        ; 53                ;
; I/O pins                     ; 65 / 68 ( 96 % )  ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 1 / 2 ( 50 % )    ;
;                              ;                   ;
; Global signals               ; 2                 ;
; Shareable expanders          ; 1 / 128 ( < 1 % ) ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 28 / 128 ( 22 % ) ;
; Maximum fan-out              ; 13                ;
; Highest non-global fan-out   ; 13                ;
; Total fan-out                ; 147               ;
; Average fan-out              ; 1.56              ;
+------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; CLK        ; 83    ; --       ; --  ; 8                     ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
; CPU-A1     ; 64    ; --       ; 7   ; 3                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; CPU-A14    ; 69    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; CPU-A15    ; 73    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; CPU-A2     ; 34    ; --       ; 4   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; CPU-D0     ; 75    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; IOxSEL     ; 61    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; WSxIORD    ; 57    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; WSxIOWR    ; 48    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; WSxMEMRD   ; 68    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; WSxMEMWR   ; 76    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; mA14       ; 50    ; --       ; 5   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; mA15       ; 54    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~A         ; 67    ; --       ; 7   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxIORQ  ; 33    ; --       ; 4   ; 13                    ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxM1    ; 60    ; --       ; 6   ; 2                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxMREQ  ; 81    ; --       ; 8   ; 9                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxRD    ; 52    ; --       ; 5   ; 3                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxRESET ; 1     ; --       ; --  ; 2                     ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
; ~CPUxRFSH  ; 56    ; --       ; 6   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CPUxWR    ; 70    ; --       ; 7   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~CSxMAP    ; 35    ; --       ; 4   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~DMAxIEI1  ; 80    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~DMAxIEO2  ; 51    ; --       ; 5   ; 2                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ0     ; 55    ; --       ; 6   ; 6                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ1     ; 2     ; --       ; --  ; 6                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ2     ; 45    ; --       ; 5   ; 6                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ3     ; 77    ; --       ; 8   ; 6                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ4     ; 49    ; --       ; 5   ; 5                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ5     ; 58    ; --       ; 6   ; 5                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ6     ; 46    ; --       ; 5   ; 4                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~EIRQ7     ; 65    ; --       ; 7   ; 3                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~FPxLATCH  ; 79    ; --       ; 8   ; 2                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
; ~INTxI2C   ; 74    ; --       ; 8   ; 1                     ; 0                  ; no     ; no             ; TTL          ; Fitter               ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                      ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; 1WS          ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 2WS          ; 22    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 3WS          ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 4WS          ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 5WS          ; 17    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 6WS          ; 16    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 7WS          ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; 8WS          ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; DATAxDIR     ; 9     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; FPxLATCHxWR  ; 37    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; IM2xS0       ; 5     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; IM2xS1       ; 4     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; IM2xS2       ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; INT-I2C      ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; READY        ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; RESET        ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; SEL-A14      ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; SEL-A15      ; 12    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~AxPRIME     ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~CSxI2C      ; 36    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~CSxI2CxWR   ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~FPxLATCHxRD ; 39    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~IM2xEN      ; 6     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~IM2xIEO     ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~IM2xINT     ; 10    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~PAGExEN     ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
; ~PAGExWR     ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; Fitter               ; 10 pF ; -                    ; -                   ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; ~CPUxRESET     ; input  ; TTL          ;         ; N               ;
; 2        ; 1          ; --       ; ~EIRQ1         ; input  ; TTL          ;         ; N               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; IM2xS1         ; output ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; IM2xS0         ; output ; TTL          ;         ; N               ;
; 6        ; 5          ; --       ; ~IM2xEN        ; output ; TTL          ;         ; N               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; ~IM2xIEO       ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; DATAxDIR       ; output ; TTL          ;         ; N               ;
; 10       ; 9          ; --       ; ~IM2xINT       ; output ; TTL          ;         ; N               ;
; 11       ; 10         ; --       ; IM2xS2         ; output ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; SEL-A15        ; output ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; 7WS            ; output ; TTL          ;         ; N               ;
; 16       ; 15         ; --       ; 6WS            ; output ; TTL          ;         ; N               ;
; 17       ; 16         ; --       ; 5WS            ; output ; TTL          ;         ; N               ;
; 18       ; 17         ; --       ; 4WS            ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; READY          ; output ; TTL          ;         ; N               ;
; 21       ; 20         ; --       ; 3WS            ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; 2WS            ; output ; TTL          ;         ; N               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; INT-I2C        ; output ; TTL          ;         ; N               ;
; 25       ; 24         ; --       ; 8WS            ; output ; TTL          ;         ; N               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; ~PAGExEN       ; output ; TTL          ;         ; N               ;
; 28       ; 27         ; --       ; RESET          ; output ; TTL          ;         ; N               ;
; 29       ; 28         ; --       ; SEL-A14        ; output ; TTL          ;         ; N               ;
; 30       ; 29         ; --       ; 1WS            ; output ; TTL          ;         ; N               ;
; 31       ; 30         ; --       ; ~CSxI2CxWR     ; output ; TTL          ;         ; N               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; ~CPUxIORQ      ; input  ; TTL          ;         ; N               ;
; 34       ; 33         ; --       ; CPU-A2         ; input  ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; ~CSxMAP        ; input  ; TTL          ;         ; N               ;
; 36       ; 35         ; --       ; ~CSxI2C        ; output ; TTL          ;         ; N               ;
; 37       ; 36         ; --       ; FPxLATCHxWR    ; output ; TTL          ;         ; N               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; ~FPxLATCHxRD   ; output ; TTL          ;         ; N               ;
; 40       ; 39         ; --       ; ~PAGExWR       ; output ; TTL          ;         ; N               ;
; 41       ; 40         ; --       ; ~AxPRIME       ; output ; TTL          ;         ; N               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; ~EIRQ2         ; input  ; TTL          ;         ; N               ;
; 46       ; 45         ; --       ; ~EIRQ6         ; input  ; TTL          ;         ; N               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; WSxIOWR        ; input  ; TTL          ;         ; N               ;
; 49       ; 48         ; --       ; ~EIRQ4         ; input  ; TTL          ;         ; N               ;
; 50       ; 49         ; --       ; mA14           ; input  ; TTL          ;         ; N               ;
; 51       ; 50         ; --       ; ~DMAxIEO2      ; input  ; TTL          ;         ; N               ;
; 52       ; 51         ; --       ; ~CPUxRD        ; input  ; TTL          ;         ; N               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; mA15           ; input  ; TTL          ;         ; N               ;
; 55       ; 54         ; --       ; ~EIRQ0         ; input  ; TTL          ;         ; N               ;
; 56       ; 55         ; --       ; ~CPUxRFSH      ; input  ; TTL          ;         ; N               ;
; 57       ; 56         ; --       ; WSxIORD        ; input  ; TTL          ;         ; N               ;
; 58       ; 57         ; --       ; ~EIRQ5         ; input  ; TTL          ;         ; N               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; ~CPUxM1        ; input  ; TTL          ;         ; N               ;
; 61       ; 60         ; --       ; IOxSEL         ; input  ; TTL          ;         ; N               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 64       ; 63         ; --       ; CPU-A1         ; input  ; TTL          ;         ; N               ;
; 65       ; 64         ; --       ; ~EIRQ7         ; input  ; TTL          ;         ; N               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; ~A             ; input  ; TTL          ;         ; N               ;
; 68       ; 67         ; --       ; WSxMEMRD       ; input  ; TTL          ;         ; N               ;
; 69       ; 68         ; --       ; CPU-A14        ; input  ; TTL          ;         ; N               ;
; 70       ; 69         ; --       ; ~CPUxWR        ; input  ; TTL          ;         ; N               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; CPU-A15        ; input  ; TTL          ;         ; N               ;
; 74       ; 73         ; --       ; ~INTxI2C       ; input  ; TTL          ;         ; N               ;
; 75       ; 74         ; --       ; CPU-D0         ; input  ; TTL          ;         ; N               ;
; 76       ; 75         ; --       ; WSxMEMWR       ; input  ; TTL          ;         ; N               ;
; 77       ; 76         ; --       ; ~EIRQ3         ; input  ; TTL          ;         ; N               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; ~FPxLATCH      ; input  ; TTL          ;         ; N               ;
; 80       ; 79         ; --       ; ~DMAxIEI1      ; input  ; TTL          ;         ; N               ;
; 81       ; 80         ; --       ; ~CPUxMREQ      ; input  ; TTL          ;         ; N               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; CLK            ; input  ; TTL          ;         ; N               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 3                    ; 0                 ; 0                 ; 3     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                     ;
+------------+-------+-------+-------+--------------+------------+---------+
; Name       ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------------+-------+-------+-------+--------------+------------+---------+
; CLK        ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; ~CPUxRESET ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; ~EIRQ1     ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                    ;
+----------------------------------------------+------------+------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Macrocells ; Pins ; Full Hierarchy Name                                                    ; Library Name ;
+----------------------------------------------+------------+------+------------------------------------------------------------------------+--------------+
; |Z80-processor-CPU                           ; 28         ; 65   ; |Z80-processor-CPU                                                     ; work         ;
;    |74139:74139_i0|                          ; 1          ; 0    ; |Z80-processor-CPU|74139:74139_i0                                      ; work         ;
;       |Demux2:Demux2_i0|                     ; 1          ; 0    ; |Z80-processor-CPU|74139:74139_i0|Demux2:Demux2_i0                     ; work         ;
;    |74148:74148_i3|                          ; 4          ; 0    ; |Z80-processor-CPU|74148:74148_i3                                      ; work         ;
;    |74157:74157_i1|                          ; 2          ; 0    ; |Z80-processor-CPU|74157:74157_i1                                      ; work         ;
;       |Mux_2x1_NBits:Mux_2x1_NBits_i0|       ; 2          ; 0    ; |Z80-processor-CPU|74157:74157_i1|Mux_2x1_NBits:Mux_2x1_NBits_i0       ; work         ;
;    |74164:74164_i4|                          ; 8          ; 0    ; |Z80-processor-CPU|74164:74164_i4                                      ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i0| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i0 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i1| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i1 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i2| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i2 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i3| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i3 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i4| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i4 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i6| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i6 ; work         ;
;       |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i7| ; 1          ; 0    ; |Z80-processor-CPU|74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i7 ; work         ;
;    |DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|    ; 2          ; 0    ; |Z80-processor-CPU|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5                ; work         ;
+----------------------------------------------+------------+------+------------------------------------------------------------------------+--------------+


+---------------------------------------------------------------------------------------------------+
; Control Signals                                                                                   ;
+------------+----------+---------+--------------+--------+----------------------+------------------+
; Name       ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK        ; PIN_83   ; 8       ; Clock        ; yes    ; On                   ; --               ;
; s3~1       ; SEXP49   ; 1       ; Clock        ; no     ; --                   ; --               ;
; ~CPUxIORQ  ; PIN_33   ; 13      ; Async. clear ; no     ; --                   ; --               ;
; ~CPUxMREQ  ; PIN_81   ; 9       ; Async. clear ; no     ; --                   ; --               ;
; ~CPUxRESET ; PIN_1    ; 2       ; Async. clear ; yes    ; On                   ; --               ;
+------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------+
; Global & Other Fast Signals                                               ;
+------------+----------+---------+----------------------+------------------+
; Name       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------+----------+---------+----------------------+------------------+
; CLK        ; PIN_83   ; 8       ; On                   ; --               ;
; ~CPUxRESET ; PIN_1    ; 2       ; On                   ; --               ;
+------------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                     ;
+-----------------------------------------------------------+---------+
; Name                                                      ; Fan-Out ;
+-----------------------------------------------------------+---------+
; ~CPUxIORQ                                                 ; 13      ;
; ~CPUxMREQ                                                 ; 9       ;
; ~EIRQ3                                                    ; 6       ;
; ~EIRQ2                                                    ; 6       ;
; ~EIRQ1                                                    ; 6       ;
; ~EIRQ0                                                    ; 6       ;
; ~EIRQ4                                                    ; 5       ;
; ~EIRQ5                                                    ; 5       ;
; ~EIRQ6                                                    ; 4       ;
; ~CSxMAP                                                   ; 4       ;
; CPU-A2                                                    ; 4       ;
; ~CPUxWR                                                   ; 4       ;
; ~EIRQ7                                                    ; 3       ;
; CPU-A1                                                    ; 3       ;
; ~CPUxRD                                                   ; 3       ;
; ~FPxLATCH                                                 ; 2       ;
; ~DMAxIEO2                                                 ; 2       ;
; ~CPUxM1                                                   ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i6|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i4|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i3|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i2|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i1|state ; 2       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i0|state ; 2       ;
; CPU-D0                                                    ; 1       ;
; ~CPUxRFSH                                                 ; 1       ;
; WSxIOWR                                                   ; 1       ;
; WSxMEMWR                                                  ; 1       ;
; WSxIORD                                                   ; 1       ;
; WSxMEMRD                                                  ; 1       ;
; ~A                                                        ; 1       ;
; ~INTxI2C                                                  ; 1       ;
; mA15                                                      ; 1       ;
; CPU-A15                                                   ; 1       ;
; mA14                                                      ; 1       ;
; CPU-A14                                                   ; 1       ;
; ~DMAxIEI1                                                 ; 1       ;
; IOxSEL                                                    ; 1       ;
; 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i7|state ; 1       ;
; 74148:74148_i3|A0~10                                      ; 1       ;
; ~IM2xEN~3                                                 ; 1       ;
; DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state~1              ; 1       ;
; READY~14                                                  ; 1       ;
; ~IM2xIEO_temp~3                                           ; 1       ;
; DATAxDIR~5                                                ; 1       ;
; 74148:74148_i3|A1~7                                       ; 1       ;
; s3~1                                                      ; 1       ;
; DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state                ; 1       ;
; 74148:74148_i3|GS~4                                       ; 1       ;
; ~CPUxRESET~4                                              ; 1       ;
; 74148:74148_i3|A2~3                                       ; 1       ;
; 74157:74157_i1|Mux_2x1_NBits:Mux_2x1_NBits_i0|out[1]~11   ; 1       ;
; 74157:74157_i1|Mux_2x1_NBits:Mux_2x1_NBits_i0|out[0]~8    ; 1       ;
; 74139:74139_i0|Demux2:Demux2_i0|out_0~1                   ; 1       ;
; ~AxPRIME~1                                                ; 1       ;
; ~A~1                                                      ; 1       ;
; ~INTxI2C~1                                                ; 1       ;
; ~CSxI2C_temp~2                                            ; 1       ;
; FPxLATCHxWR~1                                             ; 1       ;
; ~FPxLATCHxRD~1                                            ; 1       ;
+-----------------------------------------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 46 / 288 ( 16 % ) ;
; PIAs                        ; 46 / 288 ( 16 % ) ;
+-----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 5.75) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 4                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 1                           ;
; 8                                            ; 0                           ;
; 9                                            ; 1                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 1                           ;
; 15                                           ; 0                           ;
; 16                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 3.50) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 4                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 1                           ;
; 7                                      ; 2                           ;
; 8                                      ; 1                           ;
+----------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 0.13) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 7                           ;
; 1                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                        ;
+-----+------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                         ; Output                                                         ;
+-----+------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------+
;  A  ; LC3        ; ~CPUxIORQ, mA15, CPU-A15                                                                      ; SEL-A15                                                        ;
;  A  ; LC5        ; ~EIRQ2, ~EIRQ3, ~EIRQ0, ~EIRQ1                                                                ; IM2xS2                                                         ;
;  A  ; LC6        ; ~EIRQ7, ~EIRQ6, ~EIRQ2, ~EIRQ3, ~EIRQ0, ~EIRQ1, ~EIRQ5, ~EIRQ4                                ; ~IM2xINT                                                       ;
;  A  ; LC16       ; ~EIRQ5, ~EIRQ4, ~EIRQ0, ~EIRQ1, ~EIRQ2, ~EIRQ3                                                ; IM2xS1                                                         ;
;  A  ; LC8        ; ~DMAxIEI1, ~CPUxM1, ~CPUxIORQ, IOxSEL, ~CPUxRD                                                ; DATAxDIR                                                       ;
;  A  ; LC11       ; ~EIRQ7, ~EIRQ6, ~EIRQ2, ~EIRQ3, ~EIRQ0, ~EIRQ1, ~EIRQ5, ~EIRQ4, ~DMAxIEO2                     ; ~IM2xIEO                                                       ;
;  A  ; LC13       ; ~EIRQ7, ~EIRQ6, ~EIRQ2, ~EIRQ3, ~EIRQ0, ~EIRQ1, ~EIRQ5, ~EIRQ4, ~DMAxIEO2, ~CPUxM1, ~CPUxIORQ ; ~IM2xEN                                                        ;
;  A  ; LC14       ; ~EIRQ1, ~EIRQ0, ~EIRQ3, ~EIRQ2, ~EIRQ6, ~EIRQ4, ~EIRQ5                                        ; IM2xS0                                                         ;
;  B  ; LC17       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i0|state, ~CPUxIORQ, ~CPUxMREQ          ; 2WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i2|state ;
;  B  ; LC19       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i1|state, ~CPUxIORQ, ~CPUxMREQ          ; 3WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i3|state ;
;  B  ; LC21       ; WSxIOWR, ~CPUxIORQ, WSxMEMWR, WSxIORD, ~CPUxRFSH, WSxMEMRD, ~CPUxRD, ~CPUxMREQ                ; READY                                                          ;
;  B  ; LC24       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i2|state, ~CPUxIORQ, ~CPUxMREQ          ; 4WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i4|state ;
;  B  ; LC25       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i3|state, ~CPUxIORQ, ~CPUxMREQ          ; 5WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state ;
;  B  ; LC27       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i4|state, ~CPUxIORQ, ~CPUxMREQ          ; 6WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i6|state ;
;  B  ; LC29       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state, ~CPUxIORQ, ~CPUxMREQ          ; 7WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i7|state ;
;  C  ; LC46       ; ~INTxI2C                                                                                      ; INT-I2C                                                        ;
;  C  ; LC35       ; ~A                                                                                            ; ~CSxI2CxWR                                                     ;
;  C  ; LC37       ; CLK, ~CPUxIORQ, ~CPUxMREQ                                                                     ; 1WS, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i1|state ;
;  C  ; LC38       ; ~CPUxIORQ, mA14, CPU-A14                                                                      ; SEL-A14                                                        ;
;  C  ; LC40       ; ~CPUxRESET                                                                                    ; RESET                                                          ;
;  C  ; LC43       ; DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state                                                    ; ~PAGExEN                                                       ;
;  C  ; LC45       ; CLK, 74164:74164_i4|DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i6|state, ~CPUxIORQ, ~CPUxMREQ          ; 8WS                                                            ;
;  D  ; LC53       ; ~CPUxRD, ~FPxLATCH                                                                            ; ~FPxLATCHxRD                                                   ;
;  D  ; LC56       ; ~FPxLATCH, ~CPUxWR                                                                            ; FPxLATCHxWR                                                    ;
;  D  ; LC57       ; CPU-A2, ~CSxMAP, CPU-A1                                                                       ; ~CSxI2C                                                        ;
;  D  ; LC49       ; CPU-A2, ~CSxMAP, CPU-A1, ~CPUxWR                                                              ; ~AxPRIME                                                       ;
;  D  ; LC51       ; CPU-A2, ~CPUxWR, ~CSxMAP                                                                      ; ~PAGExWR                                                       ;
;  D  ; LC50       ; ~CPUxRESET, CPU-D0, s3~1                                                                      ; DIG_D_FF_AS_1bit:DIG_D_FF_AS_1bit_i5|state~1                   ;
+-----+------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-10 for design "Z80-processor-CPU"
Info: Quartus II 32-bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 334 megabytes
    Info: Processing ended: Thu Sep 07 17:46:54 2023
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:04


