2023 - Atual
Exploração de Paralelismo em Hardware para Aceleração de Processamento de Imagens e Aprendizado de Máquina.
Descrição: Este projeto busca integrar a experiência do Pesquisador Visitante (Prof. Dr. Altamiro Amadeu Susin) ao grupo de pesquisa Laboratory of Embedded and Distributed Systems (LEDS) da Universidade do Vale do Itajaí para o desenvolvimento de uma plataforma MPSoC baseada no processador RISC-V e em aceleradores de hardware desenvolvidos especialmente para produzir soluções eficientes de alto desempenho para o processamento digital de imagens usando modelos de aprendizado de máquina. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / SUSIN, A. - Integrante / ZEFERINO, CESAR A. - Coordenador / Felipe Viel - Integrante / Douglas Almeida dos Santos - Integrante / George de Borba Nader - Integrante / Bruna Henning Pereira - Integrante / Luiz Fernando Heidrich Duarte - Integrante / Leonardo Rebello Januário - Integrante / Anderson Ignacio da Silva - Integrante.
2022 - Atual
Arquiteturas para aceleração em hardware de modelos de aprendizagem de máquina
Descrição: Este projeto busca investigar arquiteturas e tecnologias para implementação de modelos de aprendizado de máquina em hardware. O projeto está estruturado em cinco eixos temáticos que incluem diferentes aplicações da vida real, bem como a investigação de soluções especializadas de redes de interconexão chaveada. O projeto será desenvolvido em colaboração com pesquisadores da Universidade do Vale do Itajaí - Univali e de outras universidades do Brasil, bem como com uma startup de tecnologia. O projeto é aderente às áreas tecnológicas prioritárias do Mistério da Ciência, Tecnologia e Inovações e aos objetivos da Estratégia Brasileira de Inteligência Artificial. Como resultados, espera-se consolidar uma linha de pesquisa emergente na Univali e contribuir por meio da publicação de artigos científicos, formação de recursos humanos qualificados e produção de inovação.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / SUSIN, A. - Integrante / Douglas Rossi de Melo - Integrante / ZEFERINO, CESAR A. - Coordenador / Eduardo Augusto Bezerra - Integrante / Felipe Viel - Integrante / George de Borba Nader - Integrante / Luiz Fernando Heidrich Duarte - Integrante / Leonardo Rebello Januário - Integrante / Anderson Ignacio da Silva - Integrante.
2020 - Atual
Otimização de Redes em Chip definidas por Software
Descrição: A possibilidade de explorar o espaço de projeto das redes em chip abre o escopo para novos paradigmas, sendo estes advindos muitas vezes das redes de computadores ou de outros processos de comunicação. Diante da necessidade de explorar novos modelos de comunicação este projeto de pesquisa visa explorar o espaço de projeto das redes em chip definidas por software (SDNs, software defined networks) [1], propondo o desenvolvendo de uma arquitetura de comunicação baseada neste paradigma e de algoritmos para geração de rotas de comunicação otimizadas.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.
2020 - Atual
EXPLORAÇÃO DE SOLUÇÕES DE CLASSIFICADORES DE IMAGENS HIPERESPECTRAIS BASEADAS EM REDES NEURAIS PARA ALCANÇAR ALTO DESEMPENHO.
Descrição: Os recentes avanços na tecnologia de sensoriamento remoto hiperespectral proporcionaram o desenvolvimento de sensores com altíssima resolução, capazes de oferecer medidas radiométricas em bandas estreitas e contínuas, para cada pixel da imagem. Uma imagem hiperespectral é um conjunto de imagens dentro do mesmo objeto, onde cada uma pode ser representada por um comprimento de onda diferente. A exploração de imagens hiperespectrais é importante, pois é uma tecnologia utilizada em aplicações como mapeamento da vegetação, caracterização de poluição urbana, avaliação de áreas degradadas, agricultura de precisão, mapeamento geológico, exploração mineral, entre outras. Por possuírem uma quantidade significativa de informação, as imagens hiperespectrais trouxe uma nova dimensão para a classificação de imagens. Em razão destas questões, cresce os estudos sobre soluções que utiliza processamento paralelo para aumentar o tratamento dessas imagens. Assim, torna-se interessante o estudo e utilização de redes neurais na classificação de HSIs, já que elas são capazes de alcançar desempenho de estado da arte em diversas tarefas do processamento de imagem. Este trabalho insere-se nesse contexto e tem como foco o estudo e implementação de um classificador que seja capaz de fazer processo de classificação de HSIs em tempo real.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante / Christiane de Araújo Nobre - Integrante.
2018 - Atual
SpeedIP: Sistemas Multiprocessados em FPGA para o Processamento Digital de Imagem
Descrição: Este projeto busca investigar alternativas arquiteturais eficientes para implementação de sistemas multiprocessados de software e hardware integrados em FPGA de modo a suportar o desenvolvimento de soluções de processamento digital de imagem para sistemas computacionais embarcados. Como resultados, espera-se obter o domínio tecnológico sobre arquiteturas de sistemas computacionais de alto desempenho integrados em FPGA para o desenvolvimento de soluções inovadoras de processamento digital de imagem.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / Susin, Altamiro - Integrante / Eros Comunello - Integrante / Samuel da Silva Oliveira - Integrante / Wemerson Delcio Parreira - Integrante / Douglas Rossi de Melo - Integrante / Thiago Felski Pereira - Integrante / ZEFERINO, CESAR A. - Coordenador / Andre Francisco Ribeiro Bezerra - Integrante / Felipe Viel - Integrante / Lucas Martin Vero Pereira - Integrante / Guilherme Augusto Sborz - Integrante / Lucas Amilton Martins - Integrante / Andrei Franciso da Rosa - Integrante / Arthur Passos - Integrante / IIvan Jader Borschardt - Integrante / Douglas Almeida dos Santos - Integrante / Arielli Verri Lucca - Integrante / George de Borba Nader - Integrante / Bruna Henning Pereira - Integrante.
2017 - 2018
Avaliação de arquiteturas de Redes-em-Chip através de ferramentas de apoio ao projetos dedicadas.
Descrição: Sistemas multiprocessados em chip constituem-se de circuitos eletrônicos extremamente complexos em número de componentes e seus relacionamentos. Tais sistemas usualmente compreendem um conjunto de elementos de processamento e de comunicação, além de organização de memória. O projeto de tais sistemas constitui-se de uma tarefa multidisciplinar que envolve conhecimentos de linguagens, simulação, otimização entre outros. Um dos grandes desafios se refere a obtenção de modelos de arquiteturas otimizadas e em diferentes níveis de abstração. O presente projeto foca nesse quesito, propondo a criação de modelos de arquiteturas de comunicação em diferentes níveis de abstração, novos mecanismos de comunicação, em conjunto com a correspondente avaliação de desempenho visando a otimização.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1) . Integrantes: Márcio Eduardo Kreutz - Coordenador / Cesar Zeferino - Integrante / Monica Magalhães Pereira - Integrante / Adelino Afonso Fernandes Avelino - Integrante.
2017 - Atual
Internet das coisas inteligente a serviço da sociedade
Descrição: Esse projeto visa propor diferentes sistemas embarcados que combinam inteligência artificial e tecnologias de comunicação da Internet das Coisas para automação, monitoramento e controle de tarefas nos campos de tecnologias assistivas. O principal foco do projeto é o desenvolvimento de soluções que auxiliem grupos vulneráveis como pessoas com deficiências; idosos; mulheres; crianças e adolescentes.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador / Marcos Oliveira da Cruz - Integrante.
2016 - Atual
Proposta e implementação de aceleradores reconfiguráveis para Sistemas Multiprocessados em um Único Chip
Descrição: Esse projeto visa a proposta e implementação de aceleradores reconfiguráveis para serem acoplados aos cores de um sistema multiprocessado em um único chip (MPSoC - multiprocessor system on chip) com o objetivo de aumentar desempenho de sistemas heterogêneos. Para atender o aspecto de heterogeneidade, em que os núcleos do sistema multiprocessado são de diferentes tipos, os aceleradores são reconfiguráveis e cada acelerador possui um modelo diferente e, é especializado em acelerar diferentes domínios de aplicações. A aceleração de código combina exploração de ILP (instruction level parallelism) de diferentes formas, como software pipeline, paralelismo espacial, bem como, TLP (thread level parallelism). Além de desempenho, aspectos como área e potência também são considerados no projeto proposto.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / Monica Magalhães Pereira - Coordenador.
2015 - 2016
Aplicação de técnicas de tolerância a falhas em arquiteturas de Redes-em-Chip.
Descrição: Este projeto visa aplicar diferentes técnicas de tolerâncias a falhas, visando a concepção de arquiteturas que, mesmo na presença de falhas, consigam atingir determinados níveis de funcionalidades.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Márcio Eduardo Kreutz - Coordenador / Monica Magalhães Pereira - Integrante.
2015 - Atual
Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip
Descrição: Este projeto tem dois principais tópicos de pesquisa. O primeiro é relativo à pesquisa e utilização de arquiteturas reconfiguráveis que exploram diversos níveis de paralelismo. Com o intuito de estender a arquitetura reconfigurável para suportar as técnicas multiprocessamento. O segundo tópico de pesquisa deste projeto é avaliar a tolerância a falhas da arquitetura no âmbito das altas taxas de falhas previstas para tecnologias futuras. Para isto, o mecanismo de geração de configuração será apto a gerenciar os recursos com falha de forma a tolerar as falhas sem a necessidade de interromper o sistema dinâmico. A investigação da melhor estratégia de tolerância a falhas, levando em consideração a complexidade do modelo de interconexão, poderá ser realizada em paralelo com as outras atividades, de forma que estas cooperem entre si. Além disso, também devem ser analisadas técnicas de tolerância a falhas específicas para arquiteturas multiprocessadas.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) . Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.
2014 - 2016
Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas
Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2) . Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Silvio Araújo - Integrante / Monica Magalhães Pereira - Coordenador / Ricardo Ferreira - Integrante.
2014 - 2015
Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip
Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes (Kucher, 2000). Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque (Jantsch e Tenhunen, 2003). As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas 
(Zeferino, 2003). Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação (SBC 2010). Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de
perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) . Integrantes: Márcio Eduardo Kreutz - Integrante / Edgard de Faria Correa - Integrante / Monica Magalhães Pereira - Coordenador.
2011 - 2013
Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip
Descrição: Este projeto foca na otimização arquitetural de processadores dedicados, presentes em sistemas eletrônicos embarcados. Para tanto, análises sobre o comportamento de processamento e de comunicação de aplicações dedicadas serão realizadas e servirão como guia para a configuração de arquiteturas de processamento.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador / Edgard de Faria Correa - Integrante / Eriksson Silacier - Integrante.
2009 - 2013
SoC-SBTVD: Sistema em Chip para o Terminal de Acesso do SBTVD
Descrição: Rede formada para desenvolver módulos de hardware para construção de um sistema integrado em FPGA para terminais de acesso do SBTVD. O projeto inclui os seguintes parceiros: UnB (Coordenação Geral - AAC Decoder), UFRN/UFPEL (Demux), UFRGS (Núcleo Processamento) e Unisinos (H.264 Decoder). A UFSC colabora na integração dos módulos.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador / Altamiro Amadeu Susin - Integrante / Sérgio Bampi - Integrante / Edgard de Faria Correa - Integrante / Ivan Saraiva Silva - Integrante / Luciano Agostini - Integrante.
2009 - 2012
Modelagem e Otimização de Processadores em Sistemas Multiprocessados baseados em Redes-em-Chip
Situação: Concluído; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador.
2009 - 2012
REDEH264 - Rede H.264 SBTVD
Descrição: A rede H.264 - fase 2 tem como objetivo o desenvolvimento de produtos de interesse nacional na área de codificação de sinais-fonte para o SBTVD (Sistema Brasileiro de TV Digital).. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador.
2008 - 2013
Tecnologias de Micro e Nanoeletrônica para Sistemas Integrados Inteligentes - Namitec
Descrição: O Instituto Nacional de Ciência e Tecnologia, denominado NAMITEC, aborda o tema de microeletrônica e nanoeletrônica dentro da área de tecnologias de informação e comunicação. NAMITEC aborda o tema de forma ampla, incluindo aplicações de redes de sensores sem fio, projeto de circuitos integrados, desenvolvimento de ferramentas de auxílio a projeto - EDA, desenvolvimento de dispositivos semicondutores, sobretudo microssensores e materiais e técnicas para fabricação de dispositivos.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Coordenador / Altamiro Amadeu Susin - Integrante / Ricardo Jacobi - Integrante / Edgard de Faria Correa - Integrante / Jacobus Swart - Integrante / Ivan Saraiva Silva - Integrante.
2008 - 2010
Estudo e Aplicação de Técnicas de Redução de Potência em Redes-em-Chip - SoCIN-LP
Descrição: Este projeto propõe a associação de duas linhas de pesquisa: uma em metodologia de projeto baseada em redes intra-chip e outra em técnicas de baixa potência. Unindo estas duas linhas de investigação, propõe-se pesquisar Sistemas em Chip (SoC) baseados em Redes intra-chip (NoC) utilizando técnicas de baixa potência para reduçãodo consumo de energia (LP, Low Power). Estes termos estão presentes em todas as conferências atuais de microeletrônica e Tecnologia de Informação e Comunicação. Componentes de hardware reutilizáveis são denominados núcleos (cores) ou IPs (Intelectual Property blocks). Em um SoC, os múltiplos núcleos são interligados por uma arquitetura de comunicação, sendo que o tipo de arquitetura mais utilizado atualmente é baseado no barramento, pois trata-se de uma estrutura de interconexão reutilizável e com baixo custo de silício.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Eduardo Costa - Integrante / Sérgio Bampi - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.
2007 - 2009
Comunicação com Qualidade-de-Serviço em Sistemas Eletrônicos Integrados baseados em Redes-em-Chip
Situação: Em andamento; Natureza: Pesquisa. Integrantes: Márcio Eduardo Kreutz - Integrante / Cesar Zeferino - Integrante / Altamiro Amadeu Susin - Coordenador / Tatiana Gadelha dos Santos - Integrante / Rafael Ramos dos Santos - Integrante / João Carlos Furtado - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Universidade Federal do Rio Grande do Sul - Cooperação / Universidade do Vale do Itajaí - Cooperação.