Timing Analyzer report for uart_display
Sun Nov 22 15:04:05 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_display                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processors 3-12        ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 201.21 MHz ; 201.21 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.970 ; -403.667           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -206.719                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.970 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.884      ;
; -3.970 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.884      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.819 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.739      ;
; -3.800 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.581     ; 4.220      ;
; -3.800 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.581     ; 4.220      ;
; -3.772 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.686      ;
; -3.772 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.686      ;
; -3.764 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.679      ;
; -3.764 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.679      ;
; -3.711 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.625      ;
; -3.711 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.625      ;
; -3.690 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.605      ;
; -3.690 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.605      ;
; -3.659 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.573      ;
; -3.659 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.573      ;
; -3.656 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.570      ;
; -3.656 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.570      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.649 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.575     ; 4.075      ;
; -3.644 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.558      ;
; -3.644 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.558      ;
; -3.639 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.553      ;
; -3.639 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.553      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[0]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[1]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[3]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[5]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[6]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[7]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[8]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.632 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[9]    ; clk          ; clk         ; 1.000        ; -0.574     ; 4.059      ;
; -3.625 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.540      ;
; -3.625 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.540      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.621 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.541      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.613 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.534      ;
; -3.589 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.504      ;
; -3.589 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.504      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[8]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.581 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.501      ;
; -3.574 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.489      ;
; -3.574 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.489      ;
; -3.570 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.484      ;
; -3.570 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.484      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_rx:uart_rx1|rx_buffer[3]      ; uart_rx:uart_rx1|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx0|rx_buffer[0]      ; uart_rx:uart_rx0|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx1|rx_buffer[1]      ; uart_rx:uart_rx1|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx1|rx_buffer[7]      ; uart_rx:uart_rx1|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx1|rx_buffer[4]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx1|rx_buffer[5]      ; uart_rx:uart_rx1|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx1|state.STOP        ; uart_rx:uart_rx1|state.STOP        ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx0|state.TRANSMIT    ; uart_rx:uart_rx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx0|bit_index[1]      ; uart_rx:uart_rx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart_rx:uart_rx0|bit_index[2]      ; uart_rx:uart_rx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[3]      ; uart_rx:uart_rx0|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[1]      ; uart_rx:uart_rx0|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[2]      ; uart_rx:uart_rx0|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[7]      ; uart_rx:uart_rx0|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[5]      ; uart_rx:uart_rx0|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|rx_buffer[6]      ; uart_rx:uart_rx0|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_rx:uart_rx0|state.000         ; uart_rx:uart_rx0|state.000         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|active            ; uart_tx:uart_tx0|active            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|tx                ; uart_tx:uart_tx0|tx                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|rx_buffer[0]      ; uart_rx:uart_rx1|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|rx_buffer[2]      ; uart_rx:uart_rx1|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx0|rx_buffer[4]      ; uart_rx:uart_rx0|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|rx_buffer[6]      ; uart_rx:uart_rx1|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|bit_index[0]      ; uart_rx:uart_rx1|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|bit_index[1]      ; uart_rx:uart_rx1|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.IDLE        ; uart_tx:uart_tx0|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|bit_index[1]      ; uart_tx:uart_tx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|bit_index[2]      ; uart_tx:uart_tx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|bit_index[0]      ; uart_tx:uart_tx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.START       ; uart_tx:uart_tx0|state.START       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.STOP        ; uart_tx:uart_tx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx0|state.TRANSMIT    ; uart_tx:uart_tx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|state.000         ; uart_rx:uart_rx1|state.000         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|state.TRANSMIT    ; uart_rx:uart_rx1|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx1|state.START       ; uart_rx:uart_rx1|state.START       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|r_done            ; uart_rx:uart_rx0|r_done            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|state.START       ; uart_rx:uart_rx0|state.START       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|bit_index[0]      ; uart_rx:uart_rx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; display:seg_scan_m0|scan_sel[1]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; display:seg_scan_m0|scan_sel[2]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; display:seg_scan_m0|scan_sel[0]    ; display:seg_scan_m0|scan_sel[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.480 ; uart_rx:uart_rx1|rx_r              ; uart_rx:uart_rx1|rx_reg            ; clk          ; clk         ; 0.000        ; 0.102      ; 0.794      ;
; 0.488 ; uart_rx:uart_rx0|clk_counter[11]   ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.801      ;
; 0.516 ; uart_rx:uart_rx1|clk_counter[11]   ; uart_rx:uart_rx1|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.810      ;
; 0.525 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.817      ;
; 0.528 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.532 ; uart_tx:uart_tx0|clk_counter[11]   ; uart_tx:uart_tx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.622 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.409      ;
; 0.624 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.411      ;
; 0.625 ; uart_rx:uart_rx0|clk_counter[9]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.411      ;
; 0.631 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.418      ;
; 0.632 ; uart_rx:uart_rx0|clk_counter[1]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.632 ; uart_rx:uart_rx0|clk_counter[3]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.639 ; display:seg_scan_m0|scan_timer[16] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.426      ;
; 0.640 ; uart_rx:uart_rx0|clk_counter[0]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.426      ;
; 0.642 ; display:seg_scan_m0|scan_timer[24] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.429      ;
; 0.649 ; uart_rx:uart_rx0|clk_counter[8]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.435      ;
; 0.738 ; uart_rx:uart_rx1|state.CLEANUP     ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.526      ;
; 0.740 ; display:seg_scan_m0|scan_timer[15] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.053      ;
; 0.743 ; uart_tx:uart_tx0|clk_counter[1]    ; uart_tx:uart_tx0|clk_counter[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; uart_tx:uart_tx0|clk_counter[2]    ; uart_tx:uart_tx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; uart_tx:uart_tx0|clk_counter[3]    ; uart_tx:uart_tx0|clk_counter[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; uart_tx:uart_tx0|clk_counter[5]    ; uart_tx:uart_tx0|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; uart_rx:uart_rx0|clk_counter[10]   ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.746 ; display:seg_scan_m0|scan_timer[26] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.059      ;
; 0.746 ; uart_tx:uart_tx0|clk_counter[7]    ; uart_tx:uart_tx0|clk_counter[7]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx0|clk_counter[4]    ; uart_tx:uart_tx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.748 ; uart_tx:uart_tx0|clk_counter[8]    ; uart_tx:uart_tx0|clk_counter[8]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.CLEANUP     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.752 ; uart_rx:uart_rx0|clk_counter[2]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.065      ;
; 0.753 ; display:seg_scan_m0|scan_timer[13] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.540      ;
; 0.754 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.067      ;
; 0.756 ; uart_tx:uart_tx0|clk_counter[6]    ; uart_tx:uart_tx0|clk_counter[6]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.050      ;
; 0.756 ; uart_rx:uart_rx0|clk_counter[9]    ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.574      ; 1.542      ;
; 0.760 ; display:seg_scan_m0|scan_timer[3]  ; display:seg_scan_m0|scan_timer[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.578      ; 1.550      ;
; 0.761 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_timer[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; display:seg_scan_m0|scan_timer[5]  ; display:seg_scan_m0|scan_timer[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_timer[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; display:seg_scan_m0|scan_timer[13] ; display:seg_scan_m0|scan_timer[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; display:seg_scan_m0|scan_timer[19] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart_rx:uart_rx1|clk_counter[5]    ; uart_rx:uart_rx1|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; display:seg_scan_m0|scan_timer[27] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_timer[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; display:seg_scan_m0|scan_timer[7]  ; display:seg_scan_m0|scan_timer[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; display:seg_scan_m0|scan_timer[9]  ; display:seg_scan_m0|scan_timer[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; display:seg_scan_m0|scan_timer[16] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; display:seg_scan_m0|scan_timer[31] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:uart_rx1|clk_counter[7]    ; uart_rx:uart_rx1|clk_counter[7]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx:uart_tx0|clk_counter[9]    ; uart_tx:uart_tx0|clk_counter[9]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; display:seg_scan_m0|scan_timer[4]  ; display:seg_scan_m0|scan_timer[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 214.55 MHz ; 214.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.661 ; -368.498          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -206.719                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.661 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.586      ;
; -3.661 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.586      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.528 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.458      ;
; -3.504 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.542     ; 3.964      ;
; -3.504 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.542     ; 3.964      ;
; -3.477 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.402      ;
; -3.477 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.402      ;
; -3.473 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.399      ;
; -3.473 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.399      ;
; -3.412 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.337      ;
; -3.412 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.337      ;
; -3.407 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.333      ;
; -3.407 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.333      ;
; -3.385 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.310      ;
; -3.385 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.310      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.371 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.537     ; 3.836      ;
; -3.360 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.285      ;
; -3.360 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.285      ;
; -3.348 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.273      ;
; -3.348 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.273      ;
; -3.347 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.273      ;
; -3.347 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.273      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.344 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.269      ;
; -3.344 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.269      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.340 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.271      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[0]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[1]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[3]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[5]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[6]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[7]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[8]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.330 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[9]    ; clk          ; clk         ; 1.000        ; -0.538     ; 3.794      ;
; -3.310 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.236      ;
; -3.310 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.236      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[0]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[5]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[6]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[8]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.290 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[9]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.219      ;
; -3.286 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.212      ;
; -3.286 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.212      ;
; -3.284 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.209      ;
; -3.284 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.077     ; 4.209      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; uart_rx:uart_rx1|rx_buffer[3]      ; uart_rx:uart_rx1|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx1|rx_buffer[1]      ; uart_rx:uart_rx1|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx1|rx_buffer[7]      ; uart_rx:uart_rx1|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx1|rx_buffer[5]      ; uart_rx:uart_rx1|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; uart_rx:uart_rx1|state.STOP        ; uart_rx:uart_rx1|state.STOP        ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; uart_rx:uart_rx1|rx_buffer[4]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[3]      ; uart_rx:uart_rx0|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[0]      ; uart_rx:uart_rx0|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[1]      ; uart_rx:uart_rx0|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[2]      ; uart_rx:uart_rx0|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[7]      ; uart_rx:uart_rx0|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[5]      ; uart_rx:uart_rx0|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|rx_buffer[6]      ; uart_rx:uart_rx0|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|state.000         ; uart_rx:uart_rx0|state.000         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|state.TRANSMIT    ; uart_rx:uart_rx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|bit_index[1]      ; uart_rx:uart_rx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_rx:uart_rx0|bit_index[2]      ; uart_rx:uart_rx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|active            ; uart_tx:uart_tx0|active            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|tx                ; uart_tx:uart_tx0|tx                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|rx_buffer[0]      ; uart_rx:uart_rx1|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|rx_buffer[2]      ; uart_rx:uart_rx1|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|rx_buffer[4]      ; uart_rx:uart_rx0|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|rx_buffer[6]      ; uart_rx:uart_rx1|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|state.000         ; uart_rx:uart_rx1|state.000         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|state.TRANSMIT    ; uart_rx:uart_rx1|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|state.START       ; uart_rx:uart_rx1|state.START       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|bit_index[0]      ; uart_rx:uart_rx1|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|bit_index[1]      ; uart_rx:uart_rx1|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.IDLE        ; uart_tx:uart_tx0|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|bit_index[1]      ; uart_tx:uart_tx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|bit_index[2]      ; uart_tx:uart_tx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|bit_index[0]      ; uart_tx:uart_tx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.START       ; uart_tx:uart_tx0|state.START       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.STOP        ; uart_tx:uart_tx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx0|state.TRANSMIT    ; uart_tx:uart_tx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|r_done            ; uart_rx:uart_rx0|r_done            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.START       ; uart_rx:uart_rx0|state.START       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|bit_index[0]      ; uart_rx:uart_rx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; display:seg_scan_m0|scan_sel[1]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; display:seg_scan_m0|scan_sel[2]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; display:seg_scan_m0|scan_sel[0]    ; display:seg_scan_m0|scan_sel[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.450 ; uart_rx:uart_rx0|clk_counter[11]   ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.736      ;
; 0.451 ; uart_rx:uart_rx1|rx_r              ; uart_rx:uart_rx1|rx_reg            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.738      ;
; 0.476 ; uart_rx:uart_rx1|clk_counter[11]   ; uart_rx:uart_rx1|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.491 ; uart_tx:uart_tx0|clk_counter[11]   ; uart_tx:uart_tx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.493 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.496 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.564 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.295      ;
; 0.566 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.298      ;
; 0.567 ; uart_rx:uart_rx0|clk_counter[9]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.538      ; 1.300      ;
; 0.568 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.300      ;
; 0.571 ; uart_rx:uart_rx0|clk_counter[3]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.538      ; 1.304      ;
; 0.575 ; uart_rx:uart_rx0|clk_counter[1]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.538      ; 1.308      ;
; 0.576 ; uart_rx:uart_rx0|clk_counter[0]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.538      ; 1.309      ;
; 0.579 ; display:seg_scan_m0|scan_timer[16] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.311      ;
; 0.582 ; display:seg_scan_m0|scan_timer[24] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.314      ;
; 0.585 ; uart_rx:uart_rx0|clk_counter[8]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.538      ; 1.318      ;
; 0.636 ; uart_rx:uart_rx1|state.CLEANUP     ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.536      ; 1.367      ;
; 0.643 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.540      ; 1.378      ;
; 0.656 ; display:seg_scan_m0|scan_timer[13] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.387      ;
; 0.662 ; uart_rx:uart_rx0|clk_counter[9]    ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.538      ; 1.395      ;
; 0.680 ; uart_tx:uart_tx0|clk_counter[11]   ; uart_tx:uart_tx0|state.CLEANUP     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.947      ;
; 0.687 ; display:seg_scan_m0|scan_timer[15] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.972      ;
; 0.687 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.536      ; 1.418      ;
; 0.690 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.422      ;
; 0.690 ; uart_rx:uart_rx0|clk_counter[10]   ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart_rx:uart_rx0|clk_counter[7]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.538      ; 1.423      ;
; 0.692 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.692 ; uart_rx:uart_rx0|clk_counter[8]    ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.538      ; 1.425      ;
; 0.693 ; display:seg_scan_m0|scan_timer[26] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart_tx:uart_tx0|clk_counter[1]    ; uart_tx:uart_tx0|clk_counter[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; uart_tx:uart_tx0|clk_counter[2]    ; uart_tx:uart_tx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; uart_tx:uart_tx0|clk_counter[4]    ; uart_tx:uart_tx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart_tx:uart_tx0|clk_counter[3]    ; uart_tx:uart_tx0|clk_counter[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart_tx:uart_tx0|clk_counter[5]    ; uart_tx:uart_tx0|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; uart_tx:uart_tx0|clk_counter[7]    ; uart_tx:uart_tx0|clk_counter[7]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; uart_rx:uart_rx0|clk_counter[1]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.538      ; 1.430      ;
; 0.697 ; uart_rx:uart_rx0|clk_counter[2]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.983      ;
; 0.698 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.CLEANUP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; uart_rx:uart_rx0|clk_counter[0]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.538      ; 1.431      ;
; 0.699 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.537      ; 1.431      ;
; 0.699 ; uart_tx:uart_tx0|clk_counter[8]    ; uart_tx:uart_tx0|clk_counter[8]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.699 ; uart_rx:uart_rx0|state.CLEANUP     ; uart_rx:uart_rx0|state.000         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.432      ;
; 0.700 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.538      ; 1.433      ;
; 0.701 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.705 ; display:seg_scan_m0|scan_timer[3]  ; display:seg_scan_m0|scan_timer[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; display:seg_scan_m0|scan_timer[5]  ; display:seg_scan_m0|scan_timer[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; display:seg_scan_m0|scan_timer[13] ; display:seg_scan_m0|scan_timer[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_timer[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; display:seg_scan_m0|scan_timer[19] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx1|clk_counter[5]    ; uart_rx:uart_rx1|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_timer[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; display:seg_scan_m0|scan_timer[27] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx0|clk_counter[6]    ; uart_tx:uart_tx0|clk_counter[6]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.113 ; -93.178           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -149.422                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.113 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 2.060      ;
; -1.113 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 2.060      ;
; -1.050 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.998      ;
; -1.050 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.998      ;
; -1.043 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.790      ;
; -1.043 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.790      ;
; -1.034 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.982      ;
; -1.034 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.982      ;
; -1.027 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.974      ;
; -1.027 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.974      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.005 ; display:seg_scan_m0|scan_timer[28] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.956      ;
; -1.001 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.948      ;
; -1.001 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.948      ;
; -0.996 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.943      ;
; -0.996 ; display:seg_scan_m0|scan_timer[30] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.943      ;
; -0.985 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.932      ;
; -0.985 ; display:seg_scan_m0|scan_timer[20] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.932      ;
; -0.984 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.932      ;
; -0.984 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.932      ;
; -0.972 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.919      ;
; -0.972 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.919      ;
; -0.971 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.918      ;
; -0.971 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.918      ;
; -0.969 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.917      ;
; -0.969 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.917      ;
; -0.962 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.909      ;
; -0.962 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.909      ;
; -0.957 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.905      ;
; -0.957 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.905      ;
; -0.952 ; display:seg_scan_m0|scan_timer[0]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.900      ;
; -0.952 ; display:seg_scan_m0|scan_timer[0]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.900      ;
; -0.948 ; display:seg_scan_m0|scan_timer[7]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.896      ;
; -0.948 ; display:seg_scan_m0|scan_timer[7]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.896      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.942 ; display:seg_scan_m0|scan_timer[12] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.894      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.935 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.686      ;
; -0.931 ; display:seg_scan_m0|scan_timer[10] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.879      ;
; -0.931 ; display:seg_scan_m0|scan_timer[10] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.879      ;
; -0.931 ; display:seg_scan_m0|scan_timer[19] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.878      ;
; -0.931 ; display:seg_scan_m0|scan_timer[19] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.878      ;
; -0.928 ; display:seg_scan_m0|scan_timer[8]  ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.876      ;
; -0.928 ; display:seg_scan_m0|scan_timer[8]  ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.876      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[24] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.926 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.878      ;
; -0.924 ; display:seg_scan_m0|scan_timer[26] ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.671      ;
; -0.924 ; display:seg_scan_m0|scan_timer[26] ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.671      ;
; -0.919 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.870      ;
; -0.919 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.870      ;
; -0.919 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.870      ;
; -0.919 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.870      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart_rx:uart_rx1|rx_buffer[3]      ; uart_rx:uart_rx1|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx1|rx_buffer[1]      ; uart_rx:uart_rx1|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx1|rx_buffer[7]      ; uart_rx:uart_rx1|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx1|rx_buffer[4]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx1|rx_buffer[5]      ; uart_rx:uart_rx1|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:uart_rx1|state.STOP        ; uart_rx:uart_rx1|state.STOP        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[3]      ; uart_rx:uart_rx0|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[0]      ; uart_rx:uart_rx0|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[1]      ; uart_rx:uart_rx0|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[2]      ; uart_rx:uart_rx0|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[7]      ; uart_rx:uart_rx0|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[5]      ; uart_rx:uart_rx0|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|rx_buffer[6]      ; uart_rx:uart_rx0|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|state.000         ; uart_rx:uart_rx0|state.000         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|state.TRANSMIT    ; uart_rx:uart_rx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|bit_index[1]      ; uart_rx:uart_rx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:uart_rx0|bit_index[2]      ; uart_rx:uart_rx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; uart_rx:uart_rx1|rx_r              ; uart_rx:uart_rx1|rx_reg            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart_tx:uart_tx0|active            ; uart_tx:uart_tx0|active            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|tx                ; uart_tx:uart_tx0|tx                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx1|state.000         ; uart_rx:uart_rx1|state.000         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx1|state.TRANSMIT    ; uart_rx:uart_rx1|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx1|state.START       ; uart_rx:uart_rx1|state.START       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.IDLE        ; uart_tx:uart_tx0|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|bit_index[1]      ; uart_tx:uart_tx0|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|bit_index[2]      ; uart_tx:uart_tx0|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|bit_index[0]      ; uart_tx:uart_tx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.START       ; uart_tx:uart_tx0|state.START       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.STOP        ; uart_tx:uart_tx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx0|state.TRANSMIT    ; uart_tx:uart_tx0|state.TRANSMIT    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; display:seg_scan_m0|scan_sel[1]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; display:seg_scan_m0|scan_sel[2]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|rx_buffer[0]      ; uart_rx:uart_rx1|rx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|rx_buffer[2]      ; uart_rx:uart_rx1|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|rx_buffer[4]      ; uart_rx:uart_rx0|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|rx_buffer[6]      ; uart_rx:uart_rx1|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|bit_index[0]      ; uart_rx:uart_rx1|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|bit_index[1]      ; uart_rx:uart_rx1|bit_index[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|bit_index[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|r_done            ; uart_rx:uart_rx0|r_done            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.START       ; uart_rx:uart_rx0|state.START       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|bit_index[0]      ; uart_rx:uart_rx0|bit_index[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.STOP        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; display:seg_scan_m0|scan_sel[0]    ; display:seg_scan_m0|scan_sel[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; uart_rx:uart_rx0|clk_counter[11]   ; uart_rx:uart_rx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.324      ;
; 0.206 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; uart_rx:uart_rx1|clk_counter[11]   ; uart_rx:uart_rx1|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; display:seg_scan_m0|scan_sel[3]    ; display:seg_scan_m0|scan_sel[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.216 ; uart_tx:uart_tx0|clk_counter[11]   ; uart_tx:uart_tx0|clk_counter[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.254 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.255 ; display:seg_scan_m0|scan_timer[25] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.575      ;
; 0.256 ; uart_rx:uart_rx0|clk_counter[9]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.576      ;
; 0.259 ; uart_rx:uart_rx0|clk_counter[3]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.579      ;
; 0.260 ; uart_rx:uart_rx0|clk_counter[1]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.580      ;
; 0.264 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.584      ;
; 0.267 ; display:seg_scan_m0|scan_timer[16] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.267 ; uart_rx:uart_rx0|clk_counter[0]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.268 ; display:seg_scan_m0|scan_timer[24] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.272 ; uart_rx:uart_rx0|clk_counter[8]    ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.592      ;
; 0.294 ; display:seg_scan_m0|scan_timer[15] ; display:seg_scan_m0|scan_timer[15] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; uart_tx:uart_tx0|clk_counter[11]   ; uart_tx:uart_tx0|state.CLEANUP     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; uart_rx:uart_rx1|state.CLEANUP     ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.236      ; 0.615      ;
; 0.296 ; uart_rx:uart_rx1|bit_index[2]      ; uart_rx:uart_rx1|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.617      ;
; 0.297 ; uart_tx:uart_tx0|clk_counter[1]    ; uart_tx:uart_tx0|clk_counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; display:seg_scan_m0|scan_timer[18] ; display:seg_scan_m0|scan_timer[18] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[4]    ; uart_tx:uart_tx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[2]    ; uart_tx:uart_tx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[3]    ; uart_tx:uart_tx0|clk_counter[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[5]    ; uart_tx:uart_tx0|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx0|clk_counter[7]    ; uart_tx:uart_tx0|clk_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx0|clk_counter[10]   ; uart_rx:uart_rx0|clk_counter[10]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; display:seg_scan_m0|scan_timer[26] ; display:seg_scan_m0|scan_timer[26] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.428      ;
; 0.300 ; uart_tx:uart_tx0|clk_counter[8]    ; uart_tx:uart_tx0|clk_counter[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_rx:uart_rx0|state.STOP        ; uart_rx:uart_rx0|state.CLEANUP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; uart_rx:uart_rx0|clk_counter[2]    ; uart_rx:uart_rx0|clk_counter[2]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.430      ;
; 0.304 ; display:seg_scan_m0|scan_timer[3]  ; display:seg_scan_m0|scan_timer[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; display:seg_scan_m0|scan_timer[5]  ; display:seg_scan_m0|scan_timer[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; display:seg_scan_m0|scan_timer[13] ; display:seg_scan_m0|scan_timer[13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; display:seg_scan_m0|scan_timer[31] ; display:seg_scan_m0|scan_timer[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:uart_rx1|clk_counter[5]    ; uart_rx:uart_rx1|clk_counter[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx0|clk_counter[6]    ; uart_tx:uart_tx0|clk_counter[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:uart_rx0|clk_counter[4]    ; uart_rx:uart_rx0|clk_counter[4]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; display:seg_scan_m0|scan_timer[1]  ; display:seg_scan_m0|scan_timer[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[6]  ; display:seg_scan_m0|scan_timer[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[7]  ; display:seg_scan_m0|scan_timer[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[11] ; display:seg_scan_m0|scan_timer[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[17] ; display:seg_scan_m0|scan_timer[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[19] ; display:seg_scan_m0|scan_timer[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[21] ; display:seg_scan_m0|scan_timer[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[27] ; display:seg_scan_m0|scan_timer[27] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; display:seg_scan_m0|scan_timer[29] ; display:seg_scan_m0|scan_timer[29] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx1|clk_counter[7]    ; uart_rx:uart_rx1|clk_counter[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[14] ; display:seg_scan_m0|scan_timer[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[2]  ; display:seg_scan_m0|scan_timer[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[8]  ; display:seg_scan_m0|scan_timer[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[9]  ; display:seg_scan_m0|scan_timer[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[16] ; display:seg_scan_m0|scan_timer[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[22] ; display:seg_scan_m0|scan_timer[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; display:seg_scan_m0|scan_timer[23] ; display:seg_scan_m0|scan_timer[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.970   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.970   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -403.667 ; 0.0   ; 0.0      ; 0.0     ; -206.719            ;
;  clk             ; -403.667 ; 0.000 ; N/A      ; N/A     ; -206.719            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_key                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4293     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4293     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_key     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; active      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_sel[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_sel[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_key     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; active      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_sel[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg_sel[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Nov 22 15:04:03 2020
Info: Command: quartus_sta uart_display -c uart_display
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_display.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.970
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.970            -403.667 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.661            -368.498 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.113             -93.178 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -149.422 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4858 megabytes
    Info: Processing ended: Sun Nov 22 15:04:05 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


