static int\r\nF_1 ( void )\r\n{\r\nreturn ! F_2 ( V_1 ) ;\r\n}\r\nstatic T_1\r\nF_3 ( int V_2 , void * V_3 )\r\n{\r\nif ( F_2 ( V_4 ) ) {\r\nF_4 ( V_5 L_1 ) ;\r\nF_5 ( F_6 ( V_4 ) ,\r\nV_6 ) ;\r\n} else {\r\nF_4 ( V_5 L_2 ) ;\r\nF_5 ( F_6 ( V_4 ) ,\r\nV_7 ) ;\r\n}\r\nreturn V_8 ;\r\n}\r\nstatic void T_2\r\nF_7 ( int V_9 )\r\n{\r\nif ( V_9 )\r\nF_8 ( 0x8000 , V_10 ) ;\r\nelse {\r\nF_8 ( 0x00f5 , V_10 ) ;\r\nF_8 ( 0x00a0 , V_10 ) ;\r\n}\r\n}\r\nstatic void T_2\r\nF_9 ( int V_11 )\r\n{\r\nif ( V_11 ) {\r\nF_10 ( 1 , 1 ) ;\r\n} else {\r\nif ( F_11 ( V_12 , L_3 ) < 0 ) {\r\nF_4 ( V_13 L_4 ) ;\r\nreturn;\r\n}\r\nF_12 ( V_12 ) ;\r\nif ( F_11 ( V_4 , L_5 ) < 0 ) {\r\nF_4 ( V_13\r\nL_6 ) ;\r\nreturn;\r\n}\r\nF_12 ( V_4 ) ;\r\nif ( F_13 ( F_6 ( V_4 ) ,\r\nF_3 , 0 , L_7 , NULL ) )\r\nF_4 ( V_13\r\nL_8 ) ;\r\nF_3 ( F_6 ( V_4 ) , NULL ) ;\r\n}\r\n}\r\nstatic void T_2\r\nF_14 ( void )\r\n{\r\nF_15 ( V_14 ) ;\r\nF_15 ( V_15 ) ;\r\nF_15 ( V_16 ) ;\r\nF_15 ( V_17 ) ;\r\nF_15 ( V_18 ) ;\r\nF_15 ( V_19 ) ;\r\nF_9 ( 1 ) ;\r\nF_7 ( 0 ) ;\r\nF_16 ( V_20 , F_17 ( V_20 ) ) ;\r\nV_21 [ 0 ] . V_2 = F_6 ( V_1 ) ;\r\nF_18 ( V_21 ,\r\nF_17 ( V_21 ) ) ;\r\nF_19 ( & V_22 ) ;\r\nF_20 () ;\r\nF_21 ( 1 , 100 , NULL , 0 ) ;\r\nF_9 ( 0 ) ;\r\nF_22 ( & V_23 ) ;\r\n}
