  shell shell_i
    (.rstn(rstn)
    ,.rstn300(rstn300)
    ,.CLK(CLK)
    ,.CLK300(CLK300)
    ,.gt_ref_clk_n(gt_1_ref_clk_n)
    ,.gt_ref_clk_p(gt_1_ref_clk_p)
    ,.init_clk_clk_n(init_clk_n)
    ,.init_clk_clk_p(init_clk_p)
    ,.ddr_clk_DS_clk_n(ddr_clk_DS_clk_n)
    ,.ddr_clk_DS_clk_p(ddr_clk_DS_clk_p)
    ,.C0_DDR4_0_act_n(C0_DDR4_0_act_n)
    ,.C0_DDR4_0_adr(C0_DDR4_0_adr)
    ,.C0_DDR4_0_ba(C0_DDR4_0_ba)
    ,.C0_DDR4_0_bg(C0_DDR4_0_bg)
    ,.C0_DDR4_0_ck_c(C0_DDR4_0_ck_c)
    ,.C0_DDR4_0_ck_t(C0_DDR4_0_ck_t)
    ,.C0_DDR4_0_cke(C0_DDR4_0_cke)
    ,.C0_DDR4_0_cs_n(C0_DDR4_0_cs_n)
    ,.C0_DDR4_0_dm_n(C0_DDR4_0_dm_n)
    ,.C0_DDR4_0_dq(C0_DDR4_0_dq)
    ,.C0_DDR4_0_dqs_c(C0_DDR4_0_dqs_c)
    ,.C0_DDR4_0_dqs_t(C0_DDR4_0_dqs_t)
    ,.C0_DDR4_0_odt(C0_DDR4_0_odt)
    ,.C0_DDR4_0_reset_n(C0_DDR4_0_reset_n)
