<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2022" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2022 http://www.accellera.org/XMLSchema/IPXACT/1685-2022/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>pulp.peripheral</ipxact:library>
	<ipxact:name>apb_uart</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>Clock</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clock" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clock.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:target/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>Reset</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="reset" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="reset.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>reset</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>RSTN</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:target/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>UART</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="UART" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="UART.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>uart_rx</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>SIN</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>uart_tx</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>SOUT</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:initiator/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>APB</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="APB" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="APB.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PADDR</ipxact:name>
								<ipxact:range>
									<ipxact:left>4</ipxact:left>
									<ipxact:right>2</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PADDR</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>2</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PENABLE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PENABLE</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PREADY</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PREADY</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSEL</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSEL</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWRITE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWRITE</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:target>
				<ipxact:memoryMapRef memoryMapRef="apb_uart"/>
			</ipxact:target>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>IRQ</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="IRQ" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="IRQ.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>irq</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>INT</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:initiator/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>apb_uart</ipxact:name>
			<ipxact:addressBlock misalignmentAllowed="true">
				<ipxact:name>registers</ipxact:name>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>32</ipxact:range>
				<ipxact:width>8</ipxact:width>
				<ipxact:register>
					<ipxact:name>IER_DLM</ipxact:name>
					<ipxact:description>IER_DLM is a multi-purpose register address. you can access 2 different registers using the same address.												IF LCR[7] is 0 IER is accessable. O.W DLM is accessable.  										IER writes/reads into/from position IER
	=&gt; IER[2:0]: The interrupt enable bits.
		=&gt; xx1:	Interrupt is raised when Received data 				available or trigger level reached in FIFO 				mode if non of these it checks Character 				timeout indication.
		=&gt; x10:	Interrupt is raised when Transmitter 					holding register empty.
		=&gt; 100: 	Interrupt is raised when Overrun error, 				parity error, framing error or break 					interrupt.
	=&gt; other bits aren't used		</ipxact:description>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>IER_DLM</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IIR_FCR</ipxact:name>
					<ipxact:description>IIR_FCR is a multi-purpose register address. you can access 2 different registers using the same address.	However LCR[7] isn't needed in this case because one of them is only written and the other is only read.										 FCR (fifo control register) write only
	=&gt; FCR[1]: clears the rx fifo if high
	=&gt; FCR[2]: clears the tx fifo if high
	=&gt; FCR[7:6]: sets the trigger level
		=&gt;00: 	trigger level is high when there is 1 					element in the fifo
		=&gt;01: 	trigger level is high when there are 4 				elements in 	the fifo
		=&gt;10: 	trigger level is high when there are 8 				elements in the fifo
		=&gt;11: 	trigger level is high when there are 14 				elements in the fifo
	=&gt; other bits aren't used
IIR (Interrupt Identification Register) read only		</ipxact:description>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>IIR_FCR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LCR</ipxact:name>
					<ipxact:description>LCR is a register configures the main operation of the uart. It configures the width of the received data, stop bit, parity, and DLAB bit.											=&gt; LCR[1:0]: configuration bits
		=&gt;00: data is configured to be 5 bits
		=&gt;01: data is configured to be 6 bits
		=&gt;10: data is configured to be 7 bits
		=&gt;11: data is configured to be 8 bits
	=&gt; LCR[2]: stop bit configuration
		=&gt;0: 1 stop bit
		=&gt;1: 1.5 stop bits for 5 bits data word OR 2 stop bits 				6, 7 or 8 bits data word
	=&gt; LCR[3]: parity enable bit
	=&gt; LCR[7]: divisor latch access bit (DLAB)
		=&gt;0: RBR, THR and IER accessible
		=&gt;1: DLL and DLM accessible
	=&gt; other bits aren't used</ipxact:description>
					<ipxact:addressOffset>'hC</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>LCR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MCR</ipxact:name>
					<ipxact:description>modem control</ipxact:description>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>MCR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LSR</ipxact:name>
					<ipxact:description>LSR is the line status register													=&gt; LSR[0]: rx fifo data valid
	=&gt; LSR[2]: parity error from the rx fifo
	=&gt; LSR[5]: the tx fifo is empty
	=&gt; LSR[6]: shift register and tx fifo are empty 
	=&gt; other bits aren't used</ipxact:description>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>LSR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSR</ipxact:name>
					<ipxact:description>modem status</ipxact:description>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>MSR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SCR</ipxact:name>
					<ipxact:description>scratch</ipxact:description>
					<ipxact:addressOffset>'h1C</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>SCR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>RBR_THR_DLL</ipxact:name>
					<ipxact:description>RBR_THR_DLL is a multi-purpose register address. you can access 3 different registers using the same address.												IF LCR[7] is 0  RBR and THR are accessable. OW DLL is accessable.  									RBR read only. Reads from rx fifo
THR write only. Writes into a tx fifo
DLL writes/reads into/from the 8 LSBs in the divisor		</ipxact:description>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>RBR_THR_DLL</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>apb_uart</ipxact:moduleName>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>CLK</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RSTN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSEL</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PENABLE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWRITE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PADDR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>2</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PRDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PREADY</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSLVERR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>INT</ipxact:name>
				<ipxact:description>Interrupt</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>OUT1N</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>OUT2N</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RTSN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DTRN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>CTSN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>1'b0</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DSRN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>1'b0</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DCDN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>1'b0</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RIN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
					<ipxact:drivers>
						<ipxact:driver>
							<ipxact:defaultValue>1'b0</ipxact:defaultValue>
						</ipxact:driver>
					</ipxact:drivers>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>SIN</ipxact:name>
				<ipxact:description>uart rx in</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>SOUT</ipxact:name>
				<ipxact:description>uart tx out</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:description>If open source ip revision is updated, these paths neeed to be updated.</ipxact:description>
			<ipxact:group>sourceFiles</ipxact:group>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/apb_uart.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:description>top level uart module</ipxact:description>
				<ipxact:vendorExtensions>
					<kactus2:hash>787b8162f209f4b637be00b46f529fa78e306c75</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_clock_div.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>b39a4f22e035cb3841e0e6d327e449199252b860</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_counter.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>e0bcd3efa350c855e3795017c8642be24fd88288</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_edge_detect.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>772e53944ccf24ce6a1f03e9418cfa940c2fdf3b</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_fifo.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>112acc7582f7faca94a625bb0e5c7917c3c74570</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_input_filter.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>44fb43700909b755b0757f505b45669847d61902</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_input_sync.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>e219e38ac6a3dd8801e566f2f1c6e5f68f670708</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/slib_mv_filter.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>3a02bbfb2c36c344ef3b39264bad339db5d2ce37</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/uart_baudgen.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>b178ec9acf9ef6e54bf46a8ec1f7dc6f5e82100d</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/uart_interrupt.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>8cc07e85f6dba6593a0f829ada6980b98ef73bea</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/uart_receiver.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../.bender/git/checkouts/apb_uart-82e60c3a7ada9dd1/apb_uart/src/uart_transmitter.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>Ipxact packaging for pulp platform uart module: https://github.com/pulp-platform/apb_uart</ipxact:description>
	<ipxact:vendorExtensions>
		<kactus2:author>Matti Käyrä</kactus2:author>
		<kactus2:version>3,13,1,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Fixed</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
