module clock_gen(
	input i_clk,
	
	output reg o_clk
)