FIRRTL version 1.1.0
circuit Top :
  module InstructionFetch :
    input clock : Clock
    input reset : UInt<1>
    input io_address : UInt<32>
    output io_instruction : UInt<32>
    input io_stall : UInt<1>
    input io_coreInstrReq_ready : UInt<1>
    output io_coreInstrReq_valid : UInt<1>
    output io_coreInstrReq_bits_addrRequest : UInt<32>
    output io_coreInstrReq_bits_dataRequest : UInt<32>
    output io_coreInstrReq_bits_activeByteLane : UInt<4>
    output io_coreInstrReq_bits_isWrite : UInt<1>
    output io_coreInstrResp_ready : UInt<1>
    input io_coreInstrResp_valid : UInt<1>
    input io_coreInstrResp_bits_dataResponse : UInt<32>

    node _rst_T = asUInt(reset) @[InstructionFetch.scala 17:22]
    node _io_coreInstrReq_bits_addrRequest_T = shr(io_address, 2) @[InstructionFetch.scala 26:50]
    node rst = _rst_T @[InstructionFetch.scala 16:17 17:7]
    node _io_coreInstrReq_valid_T = or(rst, io_stall) @[InstructionFetch.scala 27:36]
    node _io_coreInstrReq_valid_T_1 = mux(_io_coreInstrReq_valid_T, UInt<1>("h0"), UInt<1>("h1")) @[InstructionFetch.scala 27:31]
    node _io_instruction_WIRE = validif(UInt<1>("h0"), UInt<32>("h0"))
    node _io_instruction_T = mux(io_coreInstrResp_valid, io_coreInstrResp_bits_dataResponse, _io_instruction_WIRE) @[InstructionFetch.scala 29:24]
    io_instruction <= _io_instruction_T @[InstructionFetch.scala 29:18]
    io_coreInstrReq_valid <= _io_coreInstrReq_valid_T_1 @[InstructionFetch.scala 27:25]
    io_coreInstrReq_bits_addrRequest <= pad(_io_coreInstrReq_bits_addrRequest_T, 32) @[InstructionFetch.scala 26:36]
    io_coreInstrReq_bits_dataRequest is invalid
    io_coreInstrReq_bits_activeByteLane <= UInt<4>("hf") @[InstructionFetch.scala 22:39]
    io_coreInstrReq_bits_isWrite <= UInt<1>("h0") @[InstructionFetch.scala 23:32]
    io_coreInstrResp_ready <= UInt<1>("h1") @[InstructionFetch.scala 18:26]

  module CSRRegFile :
    input clock : Clock
    input reset : UInt<1>
    input io_MISA_i_value : UInt<32>
    input io_MHARTID_i_value : UInt<32>
    input io_CSR_i_opr : UInt<2>
    output io_CSR_o_data : UInt<32>
    input io_CSR_i_data : UInt<32>
    input io_CSR_i_addr : UInt<12>
    input io_CSR_i_w_en : UInt<1>
    output io_FCSR_nx : UInt<1>
    output io_FCSR_uf : UInt<1>
    output io_FCSR_of : UInt<1>
    output io_FCSR_dz : UInt<1>
    output io_FCSR_nv : UInt<1>
    output io_FCSR_frm : UInt<3>

    reg MISA_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MISA_REG) @[CSRRegFile.scala 18:38]
    reg MHARTID_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MHARTID_REG) @[CSRRegFile.scala 19:38]
    reg MCAUSE_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MCAUSE_REG) @[CSRRegFile.scala 20:38]
    reg MTVEC_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MTVEC_REG) @[CSRRegFile.scala 21:38]
    reg MEPC_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MEPC_REG) @[CSRRegFile.scala 22:38]
    reg MIE_REG : UInt<32>, clock with :
      reset => (UInt<1>("h0"), MIE_REG) @[CSRRegFile.scala 23:38]
    reg MSTATUS_TW_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), MSTATUS_TW_REG) @[CSRRegFile.scala 26:38]
    reg MSTATUS_MPRV_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), MSTATUS_MPRV_REG) @[CSRRegFile.scala 27:38]
    reg MSTATUS_MPP_REG : UInt<2>, clock with :
      reset => (UInt<1>("h0"), MSTATUS_MPP_REG) @[CSRRegFile.scala 28:38]
    reg MSTATUS_MPIE_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), MSTATUS_MPIE_REG) @[CSRRegFile.scala 29:38]
    reg MSTATUS_MIE_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), MSTATUS_MIE_REG) @[CSRRegFile.scala 30:38]
    reg FCSR_NX_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), FCSR_NX_REG) @[CSRRegFile.scala 33:38]
    reg FCSR_UF_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), FCSR_UF_REG) @[CSRRegFile.scala 34:38]
    reg FCSR_OF_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), FCSR_OF_REG) @[CSRRegFile.scala 35:38]
    reg FCSR_DZ_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), FCSR_DZ_REG) @[CSRRegFile.scala 36:38]
    reg FCSR_NV_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), FCSR_NV_REG) @[CSRRegFile.scala 37:38]
    reg FCSR_FRM_REG : UInt<3>, clock with :
      reset => (UInt<1>("h0"), FCSR_FRM_REG) @[CSRRegFile.scala 38:38]
    node MSTATUS_WIRE_lo_lo = cat(MSTATUS_MIE_REG, UInt<3>("h0")) @[Cat.scala 33:92]
    node MSTATUS_WIRE_lo_hi_hi = cat(UInt<3>("h0"), MSTATUS_MPIE_REG) @[Cat.scala 33:92]
    node MSTATUS_WIRE_lo_hi = cat(MSTATUS_WIRE_lo_hi_hi, UInt<3>("h0")) @[Cat.scala 33:92]
    node MSTATUS_WIRE_lo = cat(MSTATUS_WIRE_lo_hi, MSTATUS_WIRE_lo_lo) @[Cat.scala 33:92]
    node MSTATUS_WIRE_hi_lo_hi = cat(MSTATUS_MPRV_REG, UInt<4>("h0")) @[Cat.scala 33:92]
    node MSTATUS_WIRE_hi_lo = cat(MSTATUS_WIRE_hi_lo_hi, MSTATUS_MPP_REG) @[Cat.scala 33:92]
    node MSTATUS_WIRE_hi_hi_hi = cat(UInt<10>("h0"), MSTATUS_TW_REG) @[Cat.scala 33:92]
    node MSTATUS_WIRE_hi_hi = cat(MSTATUS_WIRE_hi_hi_hi, UInt<3>("h0")) @[Cat.scala 33:92]
    node MSTATUS_WIRE_hi = cat(MSTATUS_WIRE_hi_hi, MSTATUS_WIRE_hi_lo) @[Cat.scala 33:92]
    node _MSTATUS_WIRE_T = cat(MSTATUS_WIRE_hi, MSTATUS_WIRE_lo) @[Cat.scala 33:92]
    node _MCAUSE_WLRL_WIRE_T = bits(MCAUSE_REG, 30, 0) @[CSRRegFile.scala 56:54]
    node _MCAUSE_INTERRUPT_WIRE_T = bits(MCAUSE_REG, 31, 31) @[CSRRegFile.scala 57:54]
    node _MTVEC_MODE_WIRE_T = bits(MTVEC_REG, 1, 0) @[CSRRegFile.scala 58:53]
    node _MTVEC_BASE_WIRE_T = bits(MTVEC_REG, 31, 2) @[CSRRegFile.scala 59:53]
    node FFLAGS_WIRE_lo_hi = cat(FCSR_OF_REG, FCSR_UF_REG) @[Cat.scala 33:92]
    node FFLAGS_WIRE_lo = cat(FFLAGS_WIRE_lo_hi, FCSR_NX_REG) @[Cat.scala 33:92]
    node FFLAGS_WIRE_hi_hi = cat(UInt<27>("h0"), FCSR_NV_REG) @[Cat.scala 33:92]
    node FFLAGS_WIRE_hi = cat(FFLAGS_WIRE_hi_hi, FCSR_DZ_REG) @[Cat.scala 33:92]
    node _FFLAGS_WIRE_T = cat(FFLAGS_WIRE_hi, FFLAGS_WIRE_lo) @[Cat.scala 33:92]
    node _FRM_WIRE_T = cat(UInt<29>("h0"), FCSR_FRM_REG) @[Cat.scala 33:92]
    node FCSR_WIRE_lo_hi = cat(FCSR_OF_REG, FCSR_UF_REG) @[Cat.scala 33:92]
    node FCSR_WIRE_lo = cat(FCSR_WIRE_lo_hi, FCSR_NX_REG) @[Cat.scala 33:92]
    node FCSR_WIRE_hi_lo = cat(FCSR_NV_REG, FCSR_DZ_REG) @[Cat.scala 33:92]
    node FCSR_WIRE_hi_hi = cat(UInt<24>("h0"), FCSR_FRM_REG) @[Cat.scala 33:92]
    node FCSR_WIRE_hi = cat(FCSR_WIRE_hi_hi, FCSR_WIRE_hi_lo) @[Cat.scala 33:92]
    node _FCSR_WIRE_T = cat(FCSR_WIRE_hi, FCSR_WIRE_lo) @[Cat.scala 33:92]
    node _r_data_T = eq(UInt<10>("h301"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_WIRE = validif(UInt<1>("h0"), UInt<32>("h0"))
    node _r_data_T_1 = mux(_r_data_T, MISA_REG, _r_data_WIRE) @[Mux.scala 81:58]
    node _r_data_T_2 = eq(UInt<12>("hf14"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_T_3 = mux(_r_data_T_2, MHARTID_REG, _r_data_T_1) @[Mux.scala 81:58]
    node _r_data_T_4 = eq(UInt<10>("h300"), io_CSR_i_addr) @[Mux.scala 81:61]
    node MSTATUS_WIRE = _MSTATUS_WIRE_T @[CSRRegFile.scala 55:{43,43}]
    node _r_data_T_5 = mux(_r_data_T_4, MSTATUS_WIRE, _r_data_T_3) @[Mux.scala 81:58]
    node _r_data_T_6 = eq(UInt<10>("h342"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_T_7 = mux(_r_data_T_6, MCAUSE_REG, _r_data_T_5) @[Mux.scala 81:58]
    node _r_data_T_8 = eq(UInt<10>("h305"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_T_9 = mux(_r_data_T_8, MTVEC_REG, _r_data_T_7) @[Mux.scala 81:58]
    node _r_data_T_10 = eq(UInt<10>("h341"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_T_11 = mux(_r_data_T_10, MEPC_REG, _r_data_T_9) @[Mux.scala 81:58]
    node _r_data_T_12 = eq(UInt<10>("h304"), io_CSR_i_addr) @[Mux.scala 81:61]
    node _r_data_T_13 = mux(_r_data_T_12, MIE_REG, _r_data_T_11) @[Mux.scala 81:58]
    node _r_data_T_14 = eq(UInt<1>("h1"), io_CSR_i_addr) @[Mux.scala 81:61]
    node FFLAGS_WIRE = _FFLAGS_WIRE_T @[CSRRegFile.scala 60:{43,43}]
    node _r_data_T_15 = mux(_r_data_T_14, FFLAGS_WIRE, _r_data_T_13) @[Mux.scala 81:58]
    node _r_data_T_16 = eq(UInt<2>("h2"), io_CSR_i_addr) @[Mux.scala 81:61]
    node FRM_WIRE = _FRM_WIRE_T @[CSRRegFile.scala 61:{43,43}]
    node _r_data_T_17 = mux(_r_data_T_16, FRM_WIRE, _r_data_T_15) @[Mux.scala 81:58]
    node _r_data_T_18 = eq(UInt<2>("h3"), io_CSR_i_addr) @[Mux.scala 81:61]
    node FCSR_WIRE = _FCSR_WIRE_T @[CSRRegFile.scala 62:{43,43}]
    node _r_data_T_19 = mux(_r_data_T_18, FCSR_WIRE, _r_data_T_17) @[Mux.scala 81:58]
    node r_data = _r_data_T_19 @[CSRRegFile.scala 54:39 84:12]
    node set_data = or(r_data, io_CSR_i_data) @[CSRRegFile.scala 90:29]
    node _clear_data_T = not(io_CSR_i_data) @[CSRRegFile.scala 91:31]
    node clear_data = and(r_data, _clear_data_T) @[CSRRegFile.scala 91:29]
    node WRITE = UInt<2>("h1") @[CSRRegFile.scala 68:36 69:111]
    node _w_data_T = eq(WRITE, io_CSR_i_opr) @[Mux.scala 81:61]
    node _w_data_WIRE = validif(UInt<1>("h0"), UInt<32>("h0"))
    node _w_data_T_1 = mux(_w_data_T, io_CSR_i_data, _w_data_WIRE) @[Mux.scala 81:58]
    node SET = UInt<2>("h2") @[CSRRegFile.scala 68:36 69:111]
    node _w_data_T_2 = eq(SET, io_CSR_i_opr) @[Mux.scala 81:61]
    node _w_data_T_3 = mux(_w_data_T_2, set_data, _w_data_T_1) @[Mux.scala 81:58]
    node CLEAR = UInt<2>("h3") @[CSRRegFile.scala 68:36 69:111]
    node _w_data_T_4 = eq(CLEAR, io_CSR_i_opr) @[Mux.scala 81:61]
    node _w_data_T_5 = mux(_w_data_T_4, clear_data, _w_data_T_3) @[Mux.scala 81:58]
    node _T = eq(UInt<10>("h300"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node w_data = _w_data_T_5 @[CSRRegFile.scala 53:39 94:12]
    node _MSTATUS_TW_REG_T = bits(w_data, 21, 21) @[CSRRegFile.scala 104:43]
    node _MSTATUS_MPRV_REG_T = bits(w_data, 17, 17) @[CSRRegFile.scala 105:43]
    node _MSTATUS_MPP_REG_T = bits(w_data, 12, 11) @[CSRRegFile.scala 106:43]
    node _MSTATUS_MPIE_REG_T = bits(w_data, 7, 7) @[CSRRegFile.scala 107:43]
    node _MSTATUS_MIE_REG_T = bits(w_data, 3, 3) @[CSRRegFile.scala 108:43]
    node _T_1 = eq(UInt<10>("h342"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _T_2 = eq(UInt<10>("h305"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _T_3 = eq(UInt<10>("h341"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _T_4 = eq(UInt<10>("h304"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _T_5 = eq(UInt<2>("h3"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _FCSR_NX_REG_T = bits(w_data, 0, 0) @[CSRRegFile.scala 123:43]
    node _FCSR_UF_REG_T = bits(w_data, 1, 1) @[CSRRegFile.scala 124:43]
    node _FCSR_OF_REG_T = bits(w_data, 2, 2) @[CSRRegFile.scala 125:43]
    node _FCSR_DZ_REG_T = bits(w_data, 3, 3) @[CSRRegFile.scala 126:43]
    node _FCSR_NV_REG_T = bits(w_data, 4, 4) @[CSRRegFile.scala 127:43]
    node _FCSR_FRM_REG_T = bits(w_data, 7, 5) @[CSRRegFile.scala 128:43]
    node _T_6 = eq(UInt<1>("h1"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _FCSR_NX_REG_T_1 = bits(w_data, 0, 0) @[CSRRegFile.scala 131:43]
    node _FCSR_UF_REG_T_1 = bits(w_data, 1, 1) @[CSRRegFile.scala 132:43]
    node _FCSR_OF_REG_T_1 = bits(w_data, 2, 2) @[CSRRegFile.scala 133:43]
    node _FCSR_DZ_REG_T_1 = bits(w_data, 3, 3) @[CSRRegFile.scala 134:43]
    node _FCSR_NV_REG_T_1 = bits(w_data, 4, 4) @[CSRRegFile.scala 135:43]
    node _T_7 = eq(UInt<2>("h2"), io_CSR_i_addr) @[CSRRegFile.scala 102:30]
    node _FCSR_FRM_REG_T_1 = bits(w_data, 2, 0) @[CSRRegFile.scala 138:43]
    node _GEN_0 = mux(_T_7, _FCSR_FRM_REG_T_1, FCSR_FRM_REG) @[CSRRegFile.scala 102:30 138:34 38:38]
    node _GEN_1 = mux(_T_6, _FCSR_NX_REG_T_1, FCSR_NX_REG) @[CSRRegFile.scala 102:30 131:34 33:38]
    node _GEN_2 = mux(_T_6, _FCSR_UF_REG_T_1, FCSR_UF_REG) @[CSRRegFile.scala 102:30 132:34 34:38]
    node _GEN_3 = mux(_T_6, _FCSR_OF_REG_T_1, FCSR_OF_REG) @[CSRRegFile.scala 102:30 133:34 35:38]
    node _GEN_4 = mux(_T_6, _FCSR_DZ_REG_T_1, FCSR_DZ_REG) @[CSRRegFile.scala 102:30 134:34 36:38]
    node _GEN_5 = mux(_T_6, _FCSR_NV_REG_T_1, FCSR_NV_REG) @[CSRRegFile.scala 102:30 135:34 37:38]
    node _GEN_6 = mux(_T_6, FCSR_FRM_REG, _GEN_0) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_7 = mux(_T_5, _FCSR_NX_REG_T, _GEN_1) @[CSRRegFile.scala 102:30 123:34]
    node _GEN_8 = mux(_T_5, _FCSR_UF_REG_T, _GEN_2) @[CSRRegFile.scala 102:30 124:34]
    node _GEN_9 = mux(_T_5, _FCSR_OF_REG_T, _GEN_3) @[CSRRegFile.scala 102:30 125:34]
    node _GEN_10 = mux(_T_5, _FCSR_DZ_REG_T, _GEN_4) @[CSRRegFile.scala 102:30 126:34]
    node _GEN_11 = mux(_T_5, _FCSR_NV_REG_T, _GEN_5) @[CSRRegFile.scala 102:30 127:34]
    node _GEN_12 = mux(_T_5, _FCSR_FRM_REG_T, _GEN_6) @[CSRRegFile.scala 102:30 128:34]
    node _GEN_13 = mux(_T_4, w_data, MIE_REG) @[CSRRegFile.scala 102:30 120:34 23:38]
    node _GEN_14 = mux(_T_4, FCSR_NX_REG, _GEN_7) @[CSRRegFile.scala 102:30 33:38]
    node _GEN_15 = mux(_T_4, FCSR_UF_REG, _GEN_8) @[CSRRegFile.scala 102:30 34:38]
    node _GEN_16 = mux(_T_4, FCSR_OF_REG, _GEN_9) @[CSRRegFile.scala 102:30 35:38]
    node _GEN_17 = mux(_T_4, FCSR_DZ_REG, _GEN_10) @[CSRRegFile.scala 102:30 36:38]
    node _GEN_18 = mux(_T_4, FCSR_NV_REG, _GEN_11) @[CSRRegFile.scala 102:30 37:38]
    node _GEN_19 = mux(_T_4, FCSR_FRM_REG, _GEN_12) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_20 = mux(_T_3, w_data, MEPC_REG) @[CSRRegFile.scala 102:30 117:34 22:38]
    node _GEN_21 = mux(_T_3, MIE_REG, _GEN_13) @[CSRRegFile.scala 102:30 23:38]
    node _GEN_22 = mux(_T_3, FCSR_NX_REG, _GEN_14) @[CSRRegFile.scala 102:30 33:38]
    node _GEN_23 = mux(_T_3, FCSR_UF_REG, _GEN_15) @[CSRRegFile.scala 102:30 34:38]
    node _GEN_24 = mux(_T_3, FCSR_OF_REG, _GEN_16) @[CSRRegFile.scala 102:30 35:38]
    node _GEN_25 = mux(_T_3, FCSR_DZ_REG, _GEN_17) @[CSRRegFile.scala 102:30 36:38]
    node _GEN_26 = mux(_T_3, FCSR_NV_REG, _GEN_18) @[CSRRegFile.scala 102:30 37:38]
    node _GEN_27 = mux(_T_3, FCSR_FRM_REG, _GEN_19) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_28 = mux(_T_2, w_data, MTVEC_REG) @[CSRRegFile.scala 102:30 114:34 21:38]
    node _GEN_29 = mux(_T_2, MEPC_REG, _GEN_20) @[CSRRegFile.scala 102:30 22:38]
    node _GEN_30 = mux(_T_2, MIE_REG, _GEN_21) @[CSRRegFile.scala 102:30 23:38]
    node _GEN_31 = mux(_T_2, FCSR_NX_REG, _GEN_22) @[CSRRegFile.scala 102:30 33:38]
    node _GEN_32 = mux(_T_2, FCSR_UF_REG, _GEN_23) @[CSRRegFile.scala 102:30 34:38]
    node _GEN_33 = mux(_T_2, FCSR_OF_REG, _GEN_24) @[CSRRegFile.scala 102:30 35:38]
    node _GEN_34 = mux(_T_2, FCSR_DZ_REG, _GEN_25) @[CSRRegFile.scala 102:30 36:38]
    node _GEN_35 = mux(_T_2, FCSR_NV_REG, _GEN_26) @[CSRRegFile.scala 102:30 37:38]
    node _GEN_36 = mux(_T_2, FCSR_FRM_REG, _GEN_27) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_37 = mux(_T_1, w_data, MCAUSE_REG) @[CSRRegFile.scala 102:30 111:34 20:38]
    node _GEN_38 = mux(_T_1, MTVEC_REG, _GEN_28) @[CSRRegFile.scala 102:30 21:38]
    node _GEN_39 = mux(_T_1, MEPC_REG, _GEN_29) @[CSRRegFile.scala 102:30 22:38]
    node _GEN_40 = mux(_T_1, MIE_REG, _GEN_30) @[CSRRegFile.scala 102:30 23:38]
    node _GEN_41 = mux(_T_1, FCSR_NX_REG, _GEN_31) @[CSRRegFile.scala 102:30 33:38]
    node _GEN_42 = mux(_T_1, FCSR_UF_REG, _GEN_32) @[CSRRegFile.scala 102:30 34:38]
    node _GEN_43 = mux(_T_1, FCSR_OF_REG, _GEN_33) @[CSRRegFile.scala 102:30 35:38]
    node _GEN_44 = mux(_T_1, FCSR_DZ_REG, _GEN_34) @[CSRRegFile.scala 102:30 36:38]
    node _GEN_45 = mux(_T_1, FCSR_NV_REG, _GEN_35) @[CSRRegFile.scala 102:30 37:38]
    node _GEN_46 = mux(_T_1, FCSR_FRM_REG, _GEN_36) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_47 = mux(_T, _MSTATUS_TW_REG_T, MSTATUS_TW_REG) @[CSRRegFile.scala 102:30 104:34 26:38]
    node _GEN_48 = mux(_T, _MSTATUS_MPRV_REG_T, MSTATUS_MPRV_REG) @[CSRRegFile.scala 102:30 105:34 27:38]
    node _GEN_49 = mux(_T, _MSTATUS_MPP_REG_T, MSTATUS_MPP_REG) @[CSRRegFile.scala 102:30 106:34 28:38]
    node _GEN_50 = mux(_T, _MSTATUS_MPIE_REG_T, MSTATUS_MPIE_REG) @[CSRRegFile.scala 102:30 107:34 29:38]
    node _GEN_51 = mux(_T, _MSTATUS_MIE_REG_T, MSTATUS_MIE_REG) @[CSRRegFile.scala 102:30 108:34 30:38]
    node _GEN_52 = mux(_T, MCAUSE_REG, _GEN_37) @[CSRRegFile.scala 102:30 20:38]
    node _GEN_53 = mux(_T, MTVEC_REG, _GEN_38) @[CSRRegFile.scala 102:30 21:38]
    node _GEN_54 = mux(_T, MEPC_REG, _GEN_39) @[CSRRegFile.scala 102:30 22:38]
    node _GEN_55 = mux(_T, MIE_REG, _GEN_40) @[CSRRegFile.scala 102:30 23:38]
    node _GEN_56 = mux(_T, FCSR_NX_REG, _GEN_41) @[CSRRegFile.scala 102:30 33:38]
    node _GEN_57 = mux(_T, FCSR_UF_REG, _GEN_42) @[CSRRegFile.scala 102:30 34:38]
    node _GEN_58 = mux(_T, FCSR_OF_REG, _GEN_43) @[CSRRegFile.scala 102:30 35:38]
    node _GEN_59 = mux(_T, FCSR_DZ_REG, _GEN_44) @[CSRRegFile.scala 102:30 36:38]
    node _GEN_60 = mux(_T, FCSR_NV_REG, _GEN_45) @[CSRRegFile.scala 102:30 37:38]
    node _GEN_61 = mux(_T, FCSR_FRM_REG, _GEN_46) @[CSRRegFile.scala 102:30 38:38]
    node _GEN_62 = mux(io_CSR_i_w_en, _GEN_47, MSTATUS_TW_REG) @[CSRRegFile.scala 101:24 26:38]
    node _GEN_63 = mux(io_CSR_i_w_en, _GEN_48, MSTATUS_MPRV_REG) @[CSRRegFile.scala 101:24 27:38]
    node _GEN_64 = mux(io_CSR_i_w_en, _GEN_49, MSTATUS_MPP_REG) @[CSRRegFile.scala 101:24 28:38]
    node _GEN_65 = mux(io_CSR_i_w_en, _GEN_50, MSTATUS_MPIE_REG) @[CSRRegFile.scala 101:24 29:38]
    node _GEN_66 = mux(io_CSR_i_w_en, _GEN_51, MSTATUS_MIE_REG) @[CSRRegFile.scala 101:24 30:38]
    node _GEN_67 = mux(io_CSR_i_w_en, _GEN_52, MCAUSE_REG) @[CSRRegFile.scala 101:24 20:38]
    node _GEN_68 = mux(io_CSR_i_w_en, _GEN_53, MTVEC_REG) @[CSRRegFile.scala 101:24 21:38]
    node _GEN_69 = mux(io_CSR_i_w_en, _GEN_54, MEPC_REG) @[CSRRegFile.scala 101:24 22:38]
    node _GEN_70 = mux(io_CSR_i_w_en, _GEN_55, MIE_REG) @[CSRRegFile.scala 101:24 23:38]
    node _GEN_71 = mux(io_CSR_i_w_en, _GEN_56, FCSR_NX_REG) @[CSRRegFile.scala 101:24 33:38]
    node _GEN_72 = mux(io_CSR_i_w_en, _GEN_57, FCSR_UF_REG) @[CSRRegFile.scala 101:24 34:38]
    node _GEN_73 = mux(io_CSR_i_w_en, _GEN_58, FCSR_OF_REG) @[CSRRegFile.scala 101:24 35:38]
    node _GEN_74 = mux(io_CSR_i_w_en, _GEN_59, FCSR_DZ_REG) @[CSRRegFile.scala 101:24 36:38]
    node _GEN_75 = mux(io_CSR_i_w_en, _GEN_60, FCSR_NV_REG) @[CSRRegFile.scala 101:24 37:38]
    node _GEN_76 = mux(io_CSR_i_w_en, _GEN_61, FCSR_FRM_REG) @[CSRRegFile.scala 101:24 38:38]
    node MCAUSE_WLRL_WIRE = _MCAUSE_WLRL_WIRE_T @[CSRRegFile.scala 56:{43,43}]
    node MCAUSE_INTERRUPT_WIRE = _MCAUSE_INTERRUPT_WIRE_T @[CSRRegFile.scala 57:{43,43}]
    node MTVEC_MODE_WIRE = _MTVEC_MODE_WIRE_T @[CSRRegFile.scala 58:{43,43}]
    node MTVEC_BASE_WIRE = _MTVEC_BASE_WIRE_T @[CSRRegFile.scala 59:{43,43}]
    node READ = UInt<2>("h0") @[CSRRegFile.scala 68:36 69:111]
    io_CSR_o_data <= r_data @[CSRRegFile.scala 86:19]
    io_FCSR_nx <= FCSR_NX_REG @[CSRRegFile.scala 45:29]
    io_FCSR_uf <= FCSR_UF_REG @[CSRRegFile.scala 46:29]
    io_FCSR_of <= FCSR_OF_REG @[CSRRegFile.scala 47:29]
    io_FCSR_dz <= FCSR_DZ_REG @[CSRRegFile.scala 48:29]
    io_FCSR_nv <= FCSR_NV_REG @[CSRRegFile.scala 49:29]
    io_FCSR_frm <= FCSR_FRM_REG @[CSRRegFile.scala 50:29]
    MISA_REG <= mux(reset, UInt<32>("h0"), io_MISA_i_value) @[CSRRegFile.scala 18:{38,38} 41:29]
    MHARTID_REG <= mux(reset, UInt<32>("h0"), io_MHARTID_i_value) @[CSRRegFile.scala 19:{38,38} 42:29]
    MCAUSE_REG <= mux(reset, UInt<32>("h0"), _GEN_67) @[CSRRegFile.scala 20:{38,38}]
    MTVEC_REG <= mux(reset, UInt<32>("h0"), _GEN_68) @[CSRRegFile.scala 21:{38,38}]
    MEPC_REG <= mux(reset, UInt<32>("h0"), _GEN_69) @[CSRRegFile.scala 22:{38,38}]
    MIE_REG <= mux(reset, UInt<32>("h0"), _GEN_70) @[CSRRegFile.scala 23:{38,38}]
    MSTATUS_TW_REG <= mux(reset, UInt<1>("h0"), _GEN_62) @[CSRRegFile.scala 26:{38,38}]
    MSTATUS_MPRV_REG <= mux(reset, UInt<1>("h0"), _GEN_63) @[CSRRegFile.scala 27:{38,38}]
    MSTATUS_MPP_REG <= mux(reset, UInt<2>("h0"), _GEN_64) @[CSRRegFile.scala 28:{38,38}]
    MSTATUS_MPIE_REG <= mux(reset, UInt<1>("h0"), _GEN_65) @[CSRRegFile.scala 29:{38,38}]
    MSTATUS_MIE_REG <= mux(reset, UInt<1>("h0"), _GEN_66) @[CSRRegFile.scala 30:{38,38}]
    FCSR_NX_REG <= mux(reset, UInt<1>("h0"), _GEN_71) @[CSRRegFile.scala 33:{38,38}]
    FCSR_UF_REG <= mux(reset, UInt<1>("h0"), _GEN_72) @[CSRRegFile.scala 34:{38,38}]
    FCSR_OF_REG <= mux(reset, UInt<1>("h0"), _GEN_73) @[CSRRegFile.scala 35:{38,38}]
    FCSR_DZ_REG <= mux(reset, UInt<1>("h0"), _GEN_74) @[CSRRegFile.scala 36:{38,38}]
    FCSR_NV_REG <= mux(reset, UInt<1>("h0"), _GEN_75) @[CSRRegFile.scala 37:{38,38}]
    FCSR_FRM_REG <= mux(reset, UInt<3>("h0"), _GEN_76) @[CSRRegFile.scala 38:{38,38}]

  module CSR :
    input clock : Clock
    input reset : UInt<1>
    input io_i_misa_value : UInt<32>
    input io_i_mhartid_value : UInt<32>
    input io_i_data : UInt<32>
    input io_i_imm : UInt<5>
    output io_o_data : UInt<32>
    input io_i_opr : UInt<3>
    input io_i_addr : UInt<12>
    input io_i_w_en : UInt<1>
    output io_fcsr_o_data : UInt<32>

    inst csrRegFile of CSRRegFile @[CSR.scala 20:28]
    node _csrRegFile_io_CSR_i_data_T = bits(io_i_opr, 2, 2) @[CSR.scala 23:52]
    node _csrRegFile_io_CSR_i_data_T_1 = mux(_csrRegFile_io_CSR_i_data_T, io_i_imm, io_i_data) @[CSR.scala 23:43]
    node io_fcsr_o_data_lo_hi = cat(csrRegFile.io_FCSR_of, csrRegFile.io_FCSR_uf) @[Cat.scala 33:92]
    node io_fcsr_o_data_lo = cat(io_fcsr_o_data_lo_hi, csrRegFile.io_FCSR_nx) @[Cat.scala 33:92]
    node io_fcsr_o_data_hi_lo = cat(csrRegFile.io_FCSR_nv, csrRegFile.io_FCSR_dz) @[Cat.scala 33:92]
    node io_fcsr_o_data_hi_hi = cat(UInt<24>("h0"), csrRegFile.io_FCSR_frm) @[Cat.scala 33:92]
    node io_fcsr_o_data_hi = cat(io_fcsr_o_data_hi_hi, io_fcsr_o_data_hi_lo) @[Cat.scala 33:92]
    node _io_fcsr_o_data_T = cat(io_fcsr_o_data_hi, io_fcsr_o_data_lo) @[Cat.scala 33:92]
    io_o_data <= csrRegFile.io_CSR_o_data @[CSR.scala 30:37]
    io_fcsr_o_data <= _io_fcsr_o_data_T @[CSR.scala 31:37]
    csrRegFile.clock <= clock
    csrRegFile.reset <= reset
    csrRegFile.io_MISA_i_value <= io_i_misa_value @[CSR.scala 25:37]
    csrRegFile.io_MHARTID_i_value <= io_i_mhartid_value @[CSR.scala 26:37]
    csrRegFile.io_CSR_i_opr <= bits(io_i_opr, 1, 0) @[CSR.scala 24:37]
    csrRegFile.io_CSR_i_data <= _csrRegFile_io_CSR_i_data_T_1 @[CSR.scala 23:37]
    csrRegFile.io_CSR_i_addr <= io_i_addr @[CSR.scala 27:37]
    csrRegFile.io_CSR_i_w_en <= io_i_w_en @[CSR.scala 28:37]

  module CSRController :
    input clock : Clock
    input reset : UInt<1>
    input io_regWrExecute : UInt<1>
    input io_rdSelExecute : UInt<5>
    input io_csrWrExecute : UInt<1>
    input io_regWrMemory : UInt<1>
    input io_rdSelMemory : UInt<5>
    input io_csrWrMemory : UInt<1>
    input io_regWrWriteback : UInt<1>
    input io_rdSelWriteback : UInt<5>
    input io_csrWrWriteback : UInt<1>
    input io_rs1SelDecode : UInt<5>
    input io_csrInstDecode : UInt<1>
    input io_csrInstIsImmd : UInt<1>
    output io_forwardRS1 : UInt<3>

    node _hazard_DecEx_T = and(io_regWrExecute, io_csrInstDecode) @[CSRController.scala 33:44]
    node _hazard_DecEx_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 35:28]
    node _hazard_DecEx_T_2 = and(_hazard_DecEx_T, _hazard_DecEx_T_1) @[CSRController.scala 34:45]
    node _hazard_DecEx_T_3 = orr(io_rdSelExecute) @[CSRController.scala 36:44]
    node _hazard_DecEx_T_4 = and(_hazard_DecEx_T_2, _hazard_DecEx_T_3) @[CSRController.scala 35:46]
    node _hazard_DecEx_T_5 = not(io_csrWrExecute) @[CSRController.scala 37:28]
    node _hazard_DecEx_T_6 = and(_hazard_DecEx_T_4, _hazard_DecEx_T_5) @[CSRController.scala 36:48]
    node _hazard_DecEx_T_7 = eq(io_rdSelExecute, io_rs1SelDecode) @[CSRController.scala 38:44]
    node _hazard_DecEx_T_8 = and(_hazard_DecEx_T_6, _hazard_DecEx_T_7) @[CSRController.scala 37:45]
    node hazard_DecEx = mux(_hazard_DecEx_T_8, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 33:27]
    node _hazard_DecMem_T = and(io_regWrMemory, io_csrInstDecode) @[CSRController.scala 42:44]
    node _hazard_DecMem_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 44:28]
    node _hazard_DecMem_T_2 = and(_hazard_DecMem_T, _hazard_DecMem_T_1) @[CSRController.scala 43:45]
    node _hazard_DecMem_T_3 = orr(io_rdSelMemory) @[CSRController.scala 45:43]
    node _hazard_DecMem_T_4 = and(_hazard_DecMem_T_2, _hazard_DecMem_T_3) @[CSRController.scala 44:46]
    node _hazard_DecMem_T_5 = not(io_csrWrMemory) @[CSRController.scala 46:28]
    node _hazard_DecMem_T_6 = and(_hazard_DecMem_T_4, _hazard_DecMem_T_5) @[CSRController.scala 45:47]
    node _hazard_DecMem_T_7 = eq(io_rdSelMemory, io_rs1SelDecode) @[CSRController.scala 47:43]
    node _hazard_DecMem_T_8 = and(_hazard_DecMem_T_6, _hazard_DecMem_T_7) @[CSRController.scala 46:44]
    node _hazard_DecMem_T_9 = not(hazard_DecEx) @[CSRController.scala 48:28]
    node _hazard_DecMem_T_10 = and(_hazard_DecMem_T_8, _hazard_DecMem_T_9) @[CSRController.scala 47:63]
    node hazard_DecMem = mux(_hazard_DecMem_T_10, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 42:28]
    node _hazard_DecWb_T = and(io_regWrWriteback, io_csrInstDecode) @[CSRController.scala 52:46]
    node _hazard_DecWb_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 54:28]
    node _hazard_DecWb_T_2 = and(_hazard_DecWb_T, _hazard_DecWb_T_1) @[CSRController.scala 53:45]
    node _hazard_DecWb_T_3 = orr(io_rdSelWriteback) @[CSRController.scala 55:46]
    node _hazard_DecWb_T_4 = and(_hazard_DecWb_T_2, _hazard_DecWb_T_3) @[CSRController.scala 54:46]
    node _hazard_DecWb_T_5 = not(io_csrWrWriteback) @[CSRController.scala 56:28]
    node _hazard_DecWb_T_6 = and(_hazard_DecWb_T_4, _hazard_DecWb_T_5) @[CSRController.scala 55:50]
    node _hazard_DecWb_T_7 = eq(io_rdSelWriteback, io_rs1SelDecode) @[CSRController.scala 57:46]
    node _hazard_DecWb_T_8 = and(_hazard_DecWb_T_6, _hazard_DecWb_T_7) @[CSRController.scala 56:47]
    node _hazard_DecWb_T_9 = not(hazard_DecEx) @[CSRController.scala 58:28]
    node _hazard_DecWb_T_10 = and(_hazard_DecWb_T_8, _hazard_DecWb_T_9) @[CSRController.scala 57:66]
    node _hazard_DecWb_T_11 = and(_hazard_DecWb_T_10, hazard_DecMem) @[CSRController.scala 58:42]
    node hazard_DecWb = mux(_hazard_DecWb_T_11, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 52:27]
    node _csrHazard_DecEx_T = and(io_regWrExecute, io_csrInstDecode) @[CSRController.scala 63:47]
    node _csrHazard_DecEx_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 65:28]
    node _csrHazard_DecEx_T_2 = and(_csrHazard_DecEx_T, _csrHazard_DecEx_T_1) @[CSRController.scala 64:45]
    node _csrHazard_DecEx_T_3 = orr(io_rdSelExecute) @[CSRController.scala 66:44]
    node _csrHazard_DecEx_T_4 = and(_csrHazard_DecEx_T_2, _csrHazard_DecEx_T_3) @[CSRController.scala 65:46]
    node _csrHazard_DecEx_T_5 = and(_csrHazard_DecEx_T_4, io_csrWrExecute) @[CSRController.scala 66:48]
    node _csrHazard_DecEx_T_6 = eq(io_rdSelExecute, io_rs1SelDecode) @[CSRController.scala 68:44]
    node _csrHazard_DecEx_T_7 = and(_csrHazard_DecEx_T_5, _csrHazard_DecEx_T_6) @[CSRController.scala 67:44]
    node csrHazard_DecEx = mux(_csrHazard_DecEx_T_7, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 63:30]
    node _csrHazard_DecMem_T = and(io_regWrMemory, io_csrInstDecode) @[CSRController.scala 72:47]
    node _csrHazard_DecMem_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 74:28]
    node _csrHazard_DecMem_T_2 = and(_csrHazard_DecMem_T, _csrHazard_DecMem_T_1) @[CSRController.scala 73:45]
    node _csrHazard_DecMem_T_3 = orr(io_rdSelMemory) @[CSRController.scala 75:43]
    node _csrHazard_DecMem_T_4 = and(_csrHazard_DecMem_T_2, _csrHazard_DecMem_T_3) @[CSRController.scala 74:46]
    node _csrHazard_DecMem_T_5 = and(_csrHazard_DecMem_T_4, io_csrWrMemory) @[CSRController.scala 75:47]
    node _csrHazard_DecMem_T_6 = eq(io_rdSelMemory, io_rs1SelDecode) @[CSRController.scala 77:43]
    node _csrHazard_DecMem_T_7 = and(_csrHazard_DecMem_T_5, _csrHazard_DecMem_T_6) @[CSRController.scala 76:43]
    node _csrHazard_DecMem_T_8 = not(csrHazard_DecEx) @[CSRController.scala 78:28]
    node _csrHazard_DecMem_T_9 = and(_csrHazard_DecMem_T_7, _csrHazard_DecMem_T_8) @[CSRController.scala 77:63]
    node csrHazard_DecMem = mux(_csrHazard_DecMem_T_9, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 72:31]
    node _csrHazard_DecWb_T = and(io_regWrWriteback, io_csrInstDecode) @[CSRController.scala 82:49]
    node _csrHazard_DecWb_T_1 = not(io_csrInstIsImmd) @[CSRController.scala 84:28]
    node _csrHazard_DecWb_T_2 = and(_csrHazard_DecWb_T, _csrHazard_DecWb_T_1) @[CSRController.scala 83:45]
    node _csrHazard_DecWb_T_3 = orr(io_rdSelWriteback) @[CSRController.scala 85:46]
    node _csrHazard_DecWb_T_4 = and(_csrHazard_DecWb_T_2, _csrHazard_DecWb_T_3) @[CSRController.scala 84:46]
    node _csrHazard_DecWb_T_5 = and(_csrHazard_DecWb_T_4, io_csrWrWriteback) @[CSRController.scala 85:50]
    node _csrHazard_DecWb_T_6 = eq(io_rdSelWriteback, io_rs1SelDecode) @[CSRController.scala 87:46]
    node _csrHazard_DecWb_T_7 = and(_csrHazard_DecWb_T_5, _csrHazard_DecWb_T_6) @[CSRController.scala 86:46]
    node _csrHazard_DecWb_T_8 = not(csrHazard_DecEx) @[CSRController.scala 88:28]
    node _csrHazard_DecWb_T_9 = and(_csrHazard_DecWb_T_7, _csrHazard_DecWb_T_8) @[CSRController.scala 87:66]
    node _csrHazard_DecWb_T_10 = and(_csrHazard_DecWb_T_9, csrHazard_DecMem) @[CSRController.scala 88:45]
    node csrHazard_DecWb = mux(_csrHazard_DecWb_T_10, UInt<1>("h1"), UInt<1>("h0")) @[CSRController.scala 82:30]
    node _io_forwardRS1_T = eq(hazard_DecEx, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_WIRE = validif(UInt<1>("h0"), UInt<1>("h0"))
    node _io_forwardRS1_T_1 = mux(_io_forwardRS1_T, UInt<1>("h1"), _io_forwardRS1_WIRE) @[Mux.scala 81:58]
    node _io_forwardRS1_T_2 = eq(hazard_DecMem, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_T_3 = mux(_io_forwardRS1_T_2, UInt<2>("h2"), _io_forwardRS1_T_1) @[Mux.scala 81:58]
    node _io_forwardRS1_T_4 = eq(hazard_DecWb, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_T_5 = mux(_io_forwardRS1_T_4, UInt<2>("h3"), _io_forwardRS1_T_3) @[Mux.scala 81:58]
    node _io_forwardRS1_T_6 = eq(csrHazard_DecEx, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_T_7 = mux(_io_forwardRS1_T_6, UInt<3>("h4"), _io_forwardRS1_T_5) @[Mux.scala 81:58]
    node _io_forwardRS1_T_8 = eq(csrHazard_DecMem, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_T_9 = mux(_io_forwardRS1_T_8, UInt<3>("h5"), _io_forwardRS1_T_7) @[Mux.scala 81:58]
    node _io_forwardRS1_T_10 = eq(csrHazard_DecWb, UInt<1>("h1")) @[Mux.scala 81:61]
    node _io_forwardRS1_T_11 = mux(_io_forwardRS1_T_10, UInt<3>("h6"), _io_forwardRS1_T_9) @[Mux.scala 81:58]
    io_forwardRS1 <= _io_forwardRS1_T_11 @[CSRController.scala 102:19]

  module HazardUnit :
    input clock : Clock
    input reset : UInt<1>
    input io_id_ex_memRead : UInt<1>
    input io_ex_mem_memRead : UInt<1>
    input io_id_ex_branch : UInt<1>
    input io_id_ex_rd : UInt<5>
    input io_ex_mem_rd : UInt<5>
    input io_id_rs1 : UInt<5>
    input io_id_rs2 : UInt<5>
    input io_dmem_resp_valid : UInt<1>
    input io_taken : UInt<1>
    input io_jump : UInt<2>
    input io_branch : UInt<1>
    output io_if_reg_write : UInt<1>
    output io_pc_write : UInt<1>
    output io_ctl_mux : UInt<1>
    output io_ifid_flush : UInt<1>
    output io_take_branch : UInt<1>

    node _T = or(io_id_ex_memRead, io_branch) @[HazardUnit.scala 34:23]
    node _T_1 = eq(io_id_ex_rd, io_id_rs1) @[HazardUnit.scala 35:20]
    node _T_2 = eq(io_id_ex_rd, io_id_rs2) @[HazardUnit.scala 35:49]
    node _T_3 = or(_T_1, _T_2) @[HazardUnit.scala 35:34]
    node _T_4 = and(_T, _T_3) @[HazardUnit.scala 34:37]
    node _T_5 = neq(io_id_ex_rd, UInt<1>("h0")) @[HazardUnit.scala 36:21]
    node _T_6 = neq(io_id_rs1, UInt<1>("h0")) @[HazardUnit.scala 36:42]
    node _T_7 = and(_T_5, _T_6) @[HazardUnit.scala 36:29]
    node _T_8 = neq(io_id_ex_rd, UInt<1>("h0")) @[HazardUnit.scala 37:20]
    node _T_9 = neq(io_id_rs2, UInt<1>("h0")) @[HazardUnit.scala 37:41]
    node _T_10 = and(_T_8, _T_9) @[HazardUnit.scala 37:28]
    node _T_11 = or(_T_7, _T_10) @[HazardUnit.scala 36:51]
    node _T_12 = and(_T_4, _T_11) @[HazardUnit.scala 35:65]
    node _T_13 = eq(io_id_ex_branch, UInt<1>("h0")) @[HazardUnit.scala 38:7]
    node _T_14 = and(_T_12, _T_13) @[HazardUnit.scala 37:51]
    node _GEN_0 = mux(_T_14, UInt<1>("h0"), UInt<1>("h1")) @[HazardUnit.scala 26:14 40:3 41:16]
    node _T_15 = and(io_ex_mem_memRead, io_branch) @[HazardUnit.scala 47:26]
    node _T_16 = eq(io_ex_mem_rd, io_id_rs1) @[HazardUnit.scala 47:56]
    node _T_17 = eq(io_ex_mem_rd, io_id_rs2) @[HazardUnit.scala 47:86]
    node _T_18 = or(_T_16, _T_17) @[HazardUnit.scala 47:70]
    node _T_19 = and(_T_15, _T_18) @[HazardUnit.scala 47:39]
    node _GEN_1 = mux(_T_19, UInt<1>("h0"), _GEN_0) @[HazardUnit.scala 47:101 48:16]
    node _T_20 = neq(io_jump, UInt<1>("h0")) @[HazardUnit.scala 55:28]
    node _T_21 = or(io_taken, _T_20) @[HazardUnit.scala 55:17]
    node _GEN_2 = mux(_T_21, UInt<1>("h1"), UInt<1>("h0")) @[HazardUnit.scala 55:37 56:19 58:19]
    io_if_reg_write <= _GEN_1
    io_pc_write <= _GEN_1
    io_ctl_mux <= _GEN_1
    io_ifid_flush <= _GEN_2
    io_take_branch <= _GEN_1

  module Control :
    input clock : Clock
    input reset : UInt<1>
    input io_in : UInt<32>
    output io_aluSrc : UInt<1>
    output io_memToReg : UInt<2>
    output io_regWrite : UInt<1>
    output io_memRead : UInt<1>
    output io_memWrite : UInt<1>
    output io_branch : UInt<1>
    output io_aluOp : UInt<2>
    output io_jump : UInt<2>
    output io_aluSrc1 : UInt<2>

    node _signals_T = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_1 = eq(UInt<6>("h33"), _signals_T) @[Lookup.scala 31:38]
    node _signals_T_2 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_3 = eq(UInt<5>("h13"), _signals_T_2) @[Lookup.scala 31:38]
    node _signals_T_4 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_5 = eq(UInt<7>("h73"), _signals_T_4) @[Lookup.scala 31:38]
    node _signals_T_6 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_7 = eq(UInt<2>("h3"), _signals_T_6) @[Lookup.scala 31:38]
    node _signals_T_8 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_9 = eq(UInt<6>("h23"), _signals_T_8) @[Lookup.scala 31:38]
    node _signals_T_10 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_11 = eq(UInt<7>("h63"), _signals_T_10) @[Lookup.scala 31:38]
    node _signals_T_12 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_13 = eq(UInt<6>("h37"), _signals_T_12) @[Lookup.scala 31:38]
    node _signals_T_14 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_15 = eq(UInt<5>("h17"), _signals_T_14) @[Lookup.scala 31:38]
    node _signals_T_16 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_17 = eq(UInt<7>("h6f"), _signals_T_16) @[Lookup.scala 31:38]
    node _signals_T_18 = and(io_in, UInt<7>("h7f")) @[Lookup.scala 31:38]
    node _signals_T_19 = eq(UInt<7>("h67"), _signals_T_18) @[Lookup.scala 31:38]
    node _signals_T_20 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_21 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_20) @[Lookup.scala 34:39]
    node _signals_T_22 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_21) @[Lookup.scala 34:39]
    node _signals_T_23 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_22) @[Lookup.scala 34:39]
    node _signals_T_24 = mux(_signals_T_11, UInt<1>("h1"), _signals_T_23) @[Lookup.scala 34:39]
    node _signals_T_25 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_24) @[Lookup.scala 34:39]
    node _signals_T_26 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_25) @[Lookup.scala 34:39]
    node _signals_T_27 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_26) @[Lookup.scala 34:39]
    node _signals_T_28 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_27) @[Lookup.scala 34:39]
    node signals_0 = mux(_signals_T_1, UInt<1>("h1"), _signals_T_28) @[Lookup.scala 34:39]
    node _signals_T_29 = mux(_signals_T_19, UInt<2>("h2"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_30 = mux(_signals_T_17, UInt<2>("h2"), _signals_T_29) @[Lookup.scala 34:39]
    node _signals_T_31 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_30) @[Lookup.scala 34:39]
    node _signals_T_32 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_31) @[Lookup.scala 34:39]
    node _signals_T_33 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_32) @[Lookup.scala 34:39]
    node _signals_T_34 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_33) @[Lookup.scala 34:39]
    node _signals_T_35 = mux(_signals_T_7, UInt<1>("h1"), _signals_T_34) @[Lookup.scala 34:39]
    node _signals_T_36 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_35) @[Lookup.scala 34:39]
    node _signals_T_37 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_36) @[Lookup.scala 34:39]
    node signals_1 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_37) @[Lookup.scala 34:39]
    node _signals_T_38 = mux(_signals_T_19, UInt<1>("h1"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_39 = mux(_signals_T_17, UInt<1>("h1"), _signals_T_38) @[Lookup.scala 34:39]
    node _signals_T_40 = mux(_signals_T_15, UInt<1>("h1"), _signals_T_39) @[Lookup.scala 34:39]
    node _signals_T_41 = mux(_signals_T_13, UInt<1>("h1"), _signals_T_40) @[Lookup.scala 34:39]
    node _signals_T_42 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_41) @[Lookup.scala 34:39]
    node _signals_T_43 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_42) @[Lookup.scala 34:39]
    node _signals_T_44 = mux(_signals_T_7, UInt<1>("h1"), _signals_T_43) @[Lookup.scala 34:39]
    node _signals_T_45 = mux(_signals_T_5, UInt<1>("h1"), _signals_T_44) @[Lookup.scala 34:39]
    node _signals_T_46 = mux(_signals_T_3, UInt<1>("h1"), _signals_T_45) @[Lookup.scala 34:39]
    node signals_2 = mux(_signals_T_1, UInt<1>("h1"), _signals_T_46) @[Lookup.scala 34:39]
    node _signals_T_47 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_48 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_47) @[Lookup.scala 34:39]
    node _signals_T_49 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_48) @[Lookup.scala 34:39]
    node _signals_T_50 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_49) @[Lookup.scala 34:39]
    node _signals_T_51 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_50) @[Lookup.scala 34:39]
    node _signals_T_52 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_51) @[Lookup.scala 34:39]
    node _signals_T_53 = mux(_signals_T_7, UInt<1>("h1"), _signals_T_52) @[Lookup.scala 34:39]
    node _signals_T_54 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_53) @[Lookup.scala 34:39]
    node _signals_T_55 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_54) @[Lookup.scala 34:39]
    node signals_3 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_55) @[Lookup.scala 34:39]
    node _signals_T_56 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_57 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_56) @[Lookup.scala 34:39]
    node _signals_T_58 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_57) @[Lookup.scala 34:39]
    node _signals_T_59 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_58) @[Lookup.scala 34:39]
    node _signals_T_60 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_59) @[Lookup.scala 34:39]
    node _signals_T_61 = mux(_signals_T_9, UInt<1>("h1"), _signals_T_60) @[Lookup.scala 34:39]
    node _signals_T_62 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_61) @[Lookup.scala 34:39]
    node _signals_T_63 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_62) @[Lookup.scala 34:39]
    node _signals_T_64 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_63) @[Lookup.scala 34:39]
    node signals_4 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_64) @[Lookup.scala 34:39]
    node _signals_T_65 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_66 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_65) @[Lookup.scala 34:39]
    node _signals_T_67 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_66) @[Lookup.scala 34:39]
    node _signals_T_68 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_67) @[Lookup.scala 34:39]
    node _signals_T_69 = mux(_signals_T_11, UInt<1>("h1"), _signals_T_68) @[Lookup.scala 34:39]
    node _signals_T_70 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_69) @[Lookup.scala 34:39]
    node _signals_T_71 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_70) @[Lookup.scala 34:39]
    node _signals_T_72 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_71) @[Lookup.scala 34:39]
    node _signals_T_73 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_72) @[Lookup.scala 34:39]
    node signals_5 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_73) @[Lookup.scala 34:39]
    node _signals_T_74 = mux(_signals_T_19, UInt<2>("h2"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_75 = mux(_signals_T_17, UInt<1>("h1"), _signals_T_74) @[Lookup.scala 34:39]
    node _signals_T_76 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_75) @[Lookup.scala 34:39]
    node _signals_T_77 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_76) @[Lookup.scala 34:39]
    node _signals_T_78 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_77) @[Lookup.scala 34:39]
    node _signals_T_79 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_78) @[Lookup.scala 34:39]
    node _signals_T_80 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_79) @[Lookup.scala 34:39]
    node _signals_T_81 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_80) @[Lookup.scala 34:39]
    node _signals_T_82 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_81) @[Lookup.scala 34:39]
    node signals_6 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_82) @[Lookup.scala 34:39]
    node _signals_T_83 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_84 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_83) @[Lookup.scala 34:39]
    node _signals_T_85 = mux(_signals_T_15, UInt<1>("h0"), _signals_T_84) @[Lookup.scala 34:39]
    node _signals_T_86 = mux(_signals_T_13, UInt<1>("h0"), _signals_T_85) @[Lookup.scala 34:39]
    node _signals_T_87 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_86) @[Lookup.scala 34:39]
    node _signals_T_88 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_87) @[Lookup.scala 34:39]
    node _signals_T_89 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_88) @[Lookup.scala 34:39]
    node _signals_T_90 = mux(_signals_T_5, UInt<2>("h2"), _signals_T_89) @[Lookup.scala 34:39]
    node _signals_T_91 = mux(_signals_T_3, UInt<2>("h2"), _signals_T_90) @[Lookup.scala 34:39]
    node signals_7 = mux(_signals_T_1, UInt<2>("h2"), _signals_T_91) @[Lookup.scala 34:39]
    node _signals_T_92 = mux(_signals_T_19, UInt<1>("h0"), UInt<1>("h0")) @[Lookup.scala 34:39]
    node _signals_T_93 = mux(_signals_T_17, UInt<1>("h0"), _signals_T_92) @[Lookup.scala 34:39]
    node _signals_T_94 = mux(_signals_T_15, UInt<1>("h1"), _signals_T_93) @[Lookup.scala 34:39]
    node _signals_T_95 = mux(_signals_T_13, UInt<2>("h2"), _signals_T_94) @[Lookup.scala 34:39]
    node _signals_T_96 = mux(_signals_T_11, UInt<1>("h0"), _signals_T_95) @[Lookup.scala 34:39]
    node _signals_T_97 = mux(_signals_T_9, UInt<1>("h0"), _signals_T_96) @[Lookup.scala 34:39]
    node _signals_T_98 = mux(_signals_T_7, UInt<1>("h0"), _signals_T_97) @[Lookup.scala 34:39]
    node _signals_T_99 = mux(_signals_T_5, UInt<1>("h0"), _signals_T_98) @[Lookup.scala 34:39]
    node _signals_T_100 = mux(_signals_T_3, UInt<1>("h0"), _signals_T_99) @[Lookup.scala 34:39]
    node signals_8 = mux(_signals_T_1, UInt<1>("h0"), _signals_T_100) @[Lookup.scala 34:39]
    io_aluSrc <= signals_0 @[Control.scala 147:13]
    io_memToReg <= signals_1 @[Control.scala 148:15]
    io_regWrite <= signals_2 @[Control.scala 149:15]
    io_memRead <= signals_3 @[Control.scala 150:14]
    io_memWrite <= signals_4 @[Control.scala 151:15]
    io_branch <= signals_5 @[Control.scala 152:13]
    io_aluOp <= signals_7 @[Control.scala 154:12]
    io_jump <= signals_6 @[Control.scala 153:11]
    io_aluSrc1 <= signals_8 @[Control.scala 155:14]

  module controldec :
    input clock : Clock
    input reset : UInt<1>
    input io_Instruction : UInt<32>
    output io_RegWrite : UInt<1>
    output io_opBsel : UInt<1>
    output io_Ex_sel : UInt<4>
    output io_aluop : UInt<5>
    output io_vset : UInt<1>
    output io_v_load : UInt<1>
    output io_v_store : UInt<1>
    output io_v_ins : UInt<1>
    output io_RegRead : UInt<1>
    output io_V_MemToReg : UInt<1>
    output io_V_MemRead : UInt<1>
    output io_memWrite : UInt<1>

    node configtype = bits(io_Instruction, 31, 30) @[Vcontrol.scala 34:36]
    node opcode = bits(io_Instruction, 6, 0) @[Vcontrol.scala 35:32]
    node func3 = bits(io_Instruction, 14, 12) @[Vcontrol.scala 36:31]
    node _T = eq(UInt<7>("h57"), opcode) @[Vcontrol.scala 40:20]
    node _T_1 = eq(func3, UInt<3>("h7")) @[Vcontrol.scala 44:25]
    node _T_2 = eq(configtype, UInt<1>("h0")) @[Vcontrol.scala 44:52]
    node _T_3 = eq(configtype, UInt<1>("h1")) @[Vcontrol.scala 44:77]
    node _T_4 = or(_T_2, _T_3) @[Vcontrol.scala 44:63]
    node _T_5 = and(_T_1, _T_4) @[Vcontrol.scala 44:37]
    node _T_6 = eq(func3, UInt<3>("h7")) @[Vcontrol.scala 49:30]
    node _T_7 = eq(configtype, UInt<2>("h2")) @[Vcontrol.scala 49:56]
    node _T_8 = and(_T_6, _T_7) @[Vcontrol.scala 49:42]
    node _T_9 = eq(func3, UInt<3>("h7")) @[Vcontrol.scala 55:30]
    node _T_10 = eq(configtype, UInt<2>("h3")) @[Vcontrol.scala 55:56]
    node _T_11 = and(_T_9, _T_10) @[Vcontrol.scala 55:42]
    node _T_12 = eq(func3, UInt<1>("h0")) @[Vcontrol.scala 59:31]
    node _T_13 = eq(func3, UInt<3>("h4")) @[Vcontrol.scala 65:31]
    node _T_14 = eq(func3, UInt<2>("h3")) @[Vcontrol.scala 70:31]
    node _GEN_0 = mux(_T_14, UInt<1>("h1"), UInt<1>("h0")) @[Vcontrol.scala 21:17 70:45 71:28]
    node _GEN_1 = mux(_T_14, UInt<3>("h4"), UInt<1>("h0")) @[Vcontrol.scala 23:15 70:45 74:26]
    node _GEN_2 = mux(_T_14, UInt<1>("h1"), UInt<1>("h1")) @[Vcontrol.scala 43:22 70:45 75:26]
    node _GEN_3 = mux(_T_13, UInt<1>("h1"), _GEN_0) @[Vcontrol.scala 65:45 66:28]
    node _GEN_4 = mux(_T_13, UInt<3>("h4"), _GEN_1) @[Vcontrol.scala 65:45 68:26]
    node _GEN_5 = mux(_T_13, UInt<1>("h0"), _GEN_0) @[Vcontrol.scala 22:15 65:45]
    node _GEN_6 = mux(_T_13, UInt<1>("h1"), _GEN_2) @[Vcontrol.scala 43:22 65:45]
    node _GEN_7 = mux(_T_12, UInt<1>("h1"), _GEN_3) @[Vcontrol.scala 59:45 60:28]
    node _GEN_8 = mux(_T_12, UInt<3>("h4"), _GEN_4) @[Vcontrol.scala 59:45 62:26]
    node _GEN_9 = mux(_T_12, UInt<1>("h1"), _GEN_6) @[Vcontrol.scala 59:45 63:26]
    node _GEN_10 = mux(_T_12, UInt<1>("h0"), _GEN_5) @[Vcontrol.scala 22:15 59:45]
    node _GEN_11 = mux(_T_11, UInt<1>("h1"), _GEN_7) @[Vcontrol.scala 55:67 56:28]
    node _GEN_12 = mux(_T_11, UInt<2>("h3"), _GEN_8) @[Vcontrol.scala 55:67 57:26]
    node _GEN_13 = mux(_T_11, UInt<1>("h1"), UInt<1>("h0")) @[Vcontrol.scala 25:13 55:67 58:25]
    node _GEN_14 = mux(_T_11, UInt<1>("h0"), _GEN_7) @[Vcontrol.scala 24:14 55:67]
    node _GEN_15 = mux(_T_11, UInt<1>("h1"), _GEN_9) @[Vcontrol.scala 43:22 55:67]
    node _GEN_16 = mux(_T_11, UInt<1>("h0"), _GEN_10) @[Vcontrol.scala 22:15 55:67]
    node _GEN_17 = mux(_T_8, UInt<1>("h1"), _GEN_11) @[Vcontrol.scala 49:67 50:28]
    node _GEN_18 = mux(_T_8, UInt<1>("h1"), _GEN_14) @[Vcontrol.scala 49:67 51:25]
    node _GEN_19 = mux(_T_8, UInt<1>("h1"), _GEN_16) @[Vcontrol.scala 49:67 52:26]
    node _GEN_20 = mux(_T_8, UInt<2>("h3"), _GEN_12) @[Vcontrol.scala 49:67 53:26]
    node _GEN_21 = mux(_T_8, UInt<1>("h1"), _GEN_13) @[Vcontrol.scala 49:67 54:25]
    node _GEN_22 = mux(_T_8, UInt<1>("h1"), _GEN_15) @[Vcontrol.scala 43:22 49:67]
    node _GEN_23 = mux(_T_8, UInt<1>("h0"), _GEN_14) @[Vcontrol.scala 28:16 49:67]
    node _GEN_24 = mux(_T_5, UInt<1>("h1"), _GEN_17) @[Vcontrol.scala 44:90 45:28]
    node _GEN_25 = mux(_T_5, UInt<1>("h1"), _GEN_19) @[Vcontrol.scala 44:90 46:26]
    node _GEN_26 = mux(_T_5, UInt<2>("h3"), _GEN_20) @[Vcontrol.scala 44:90 47:26]
    node _GEN_27 = mux(_T_5, UInt<1>("h1"), _GEN_21) @[Vcontrol.scala 44:90 48:25]
    node _GEN_28 = mux(_T_5, UInt<1>("h0"), _GEN_18) @[Vcontrol.scala 24:14 44:90]
    node _GEN_29 = mux(_T_5, UInt<1>("h1"), _GEN_22) @[Vcontrol.scala 43:22 44:90]
    node _GEN_30 = mux(_T_5, UInt<1>("h0"), _GEN_23) @[Vcontrol.scala 28:16 44:90]
    node _T_15 = eq(UInt<6>("h27"), opcode) @[Vcontrol.scala 40:20]
    node _T_16 = eq(UInt<3>("h7"), opcode) @[Vcontrol.scala 40:20]
    node _GEN_31 = mux(_T_16, UInt<1>("h0"), UInt<1>("h0")) @[Vcontrol.scala 21:17 40:20 92:25]
    node _GEN_32 = mux(_T_16, UInt<1>("h1"), UInt<1>("h0")) @[Vcontrol.scala 26:15 40:20 97:23]
    node _GEN_33 = mux(_T_15, UInt<1>("h0"), _GEN_31) @[Vcontrol.scala 40:20 80:25]
    node _GEN_34 = mux(_T_15, UInt<1>("h1"), UInt<1>("h0")) @[Vcontrol.scala 29:16 40:20 85:24]
    node _GEN_35 = mux(_T_15, UInt<1>("h1"), _GEN_31) @[Vcontrol.scala 40:20 86:22]
    node _GEN_36 = mux(_T_15, UInt<1>("h0"), _GEN_32) @[Vcontrol.scala 26:15 40:20]
    node _GEN_37 = mux(_T, _GEN_29, _GEN_35) @[Vcontrol.scala 40:20]
    node _GEN_38 = mux(_T, _GEN_24, _GEN_33) @[Vcontrol.scala 40:20]
    node _GEN_39 = mux(_T, _GEN_25, _GEN_33) @[Vcontrol.scala 40:20]
    node _GEN_40 = mux(_T, _GEN_26, _GEN_33) @[Vcontrol.scala 40:20]
    node _GEN_41 = mux(_T, _GEN_27, _GEN_33) @[Vcontrol.scala 40:20]
    node _GEN_42 = mux(_T, _GEN_28, _GEN_33) @[Vcontrol.scala 40:20]
    node _GEN_43 = mux(_T, _GEN_30, _GEN_35) @[Vcontrol.scala 40:20]
    node _GEN_44 = mux(_T, UInt<1>("h0"), _GEN_34) @[Vcontrol.scala 29:16 40:20]
    node _GEN_45 = mux(_T, UInt<1>("h0"), _GEN_36) @[Vcontrol.scala 26:15 40:20]
    io_RegWrite <= _GEN_38
    io_opBsel <= _GEN_39
    io_Ex_sel <= pad(_GEN_40, 4)
    io_aluop <= pad(_GEN_42, 5)
    io_vset <= _GEN_41
    io_v_load <= _GEN_45
    io_v_store <= _GEN_44
    io_v_ins <= _GEN_37
    io_RegRead <= _GEN_43
    io_V_MemToReg <= UInt<1>("h0") @[Vcontrol.scala 30:19]
    io_V_MemRead <= UInt<1>("h0") @[Vcontrol.scala 31:18]
    io_memWrite <= _GEN_44

  module Registers :
    input clock : Clock
    input reset : UInt<1>
    input io_readAddress_0 : UInt<5>
    input io_readAddress_1 : UInt<5>
    input io_writeEnable : UInt<1>
    input io_writeAddress : UInt<5>
    input io_writeData : UInt<32>
    output io_readData_0 : UInt<32>
    output io_readData_1 : UInt<32>

    reg reg_0 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_0) @[Registers.scala 14:20]
    reg reg_1 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_1) @[Registers.scala 14:20]
    reg reg_2 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_2) @[Registers.scala 14:20]
    reg reg_3 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_3) @[Registers.scala 14:20]
    reg reg_4 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_4) @[Registers.scala 14:20]
    reg reg_5 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_5) @[Registers.scala 14:20]
    reg reg_6 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_6) @[Registers.scala 14:20]
    reg reg_7 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_7) @[Registers.scala 14:20]
    reg reg_8 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_8) @[Registers.scala 14:20]
    reg reg_9 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_9) @[Registers.scala 14:20]
    reg reg_10 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_10) @[Registers.scala 14:20]
    reg reg_11 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_11) @[Registers.scala 14:20]
    reg reg_12 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_12) @[Registers.scala 14:20]
    reg reg_13 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_13) @[Registers.scala 14:20]
    reg reg_14 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_14) @[Registers.scala 14:20]
    reg reg_15 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_15) @[Registers.scala 14:20]
    reg reg_16 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_16) @[Registers.scala 14:20]
    reg reg_17 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_17) @[Registers.scala 14:20]
    reg reg_18 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_18) @[Registers.scala 14:20]
    reg reg_19 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_19) @[Registers.scala 14:20]
    reg reg_20 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_20) @[Registers.scala 14:20]
    reg reg_21 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_21) @[Registers.scala 14:20]
    reg reg_22 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_22) @[Registers.scala 14:20]
    reg reg_23 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_23) @[Registers.scala 14:20]
    reg reg_24 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_24) @[Registers.scala 14:20]
    reg reg_25 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_25) @[Registers.scala 14:20]
    reg reg_26 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_26) @[Registers.scala 14:20]
    reg reg_27 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_27) @[Registers.scala 14:20]
    reg reg_28 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_28) @[Registers.scala 14:20]
    reg reg_29 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_29) @[Registers.scala 14:20]
    reg reg_30 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_30) @[Registers.scala 14:20]
    reg reg_31 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), reg_31) @[Registers.scala 14:20]
    node _reg_io_writeAddress = io_writeData @[Registers.scala 17:{26,26}]
    node _GEN_0 = mux(eq(UInt<1>("h0"), io_writeAddress), _reg_io_writeAddress, reg_0) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_1 = mux(eq(UInt<1>("h1"), io_writeAddress), _reg_io_writeAddress, reg_1) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_2 = mux(eq(UInt<2>("h2"), io_writeAddress), _reg_io_writeAddress, reg_2) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_3 = mux(eq(UInt<2>("h3"), io_writeAddress), _reg_io_writeAddress, reg_3) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_4 = mux(eq(UInt<3>("h4"), io_writeAddress), _reg_io_writeAddress, reg_4) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_5 = mux(eq(UInt<3>("h5"), io_writeAddress), _reg_io_writeAddress, reg_5) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_6 = mux(eq(UInt<3>("h6"), io_writeAddress), _reg_io_writeAddress, reg_6) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_7 = mux(eq(UInt<3>("h7"), io_writeAddress), _reg_io_writeAddress, reg_7) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_8 = mux(eq(UInt<4>("h8"), io_writeAddress), _reg_io_writeAddress, reg_8) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_9 = mux(eq(UInt<4>("h9"), io_writeAddress), _reg_io_writeAddress, reg_9) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_10 = mux(eq(UInt<4>("ha"), io_writeAddress), _reg_io_writeAddress, reg_10) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_11 = mux(eq(UInt<4>("hb"), io_writeAddress), _reg_io_writeAddress, reg_11) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_12 = mux(eq(UInt<4>("hc"), io_writeAddress), _reg_io_writeAddress, reg_12) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_13 = mux(eq(UInt<4>("hd"), io_writeAddress), _reg_io_writeAddress, reg_13) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_14 = mux(eq(UInt<4>("he"), io_writeAddress), _reg_io_writeAddress, reg_14) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_15 = mux(eq(UInt<4>("hf"), io_writeAddress), _reg_io_writeAddress, reg_15) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_16 = mux(eq(UInt<5>("h10"), io_writeAddress), _reg_io_writeAddress, reg_16) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_17 = mux(eq(UInt<5>("h11"), io_writeAddress), _reg_io_writeAddress, reg_17) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_18 = mux(eq(UInt<5>("h12"), io_writeAddress), _reg_io_writeAddress, reg_18) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_19 = mux(eq(UInt<5>("h13"), io_writeAddress), _reg_io_writeAddress, reg_19) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_20 = mux(eq(UInt<5>("h14"), io_writeAddress), _reg_io_writeAddress, reg_20) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_21 = mux(eq(UInt<5>("h15"), io_writeAddress), _reg_io_writeAddress, reg_21) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_22 = mux(eq(UInt<5>("h16"), io_writeAddress), _reg_io_writeAddress, reg_22) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_23 = mux(eq(UInt<5>("h17"), io_writeAddress), _reg_io_writeAddress, reg_23) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_24 = mux(eq(UInt<5>("h18"), io_writeAddress), _reg_io_writeAddress, reg_24) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_25 = mux(eq(UInt<5>("h19"), io_writeAddress), _reg_io_writeAddress, reg_25) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_26 = mux(eq(UInt<5>("h1a"), io_writeAddress), _reg_io_writeAddress, reg_26) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_27 = mux(eq(UInt<5>("h1b"), io_writeAddress), _reg_io_writeAddress, reg_27) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_28 = mux(eq(UInt<5>("h1c"), io_writeAddress), _reg_io_writeAddress, reg_28) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_29 = mux(eq(UInt<5>("h1d"), io_writeAddress), _reg_io_writeAddress, reg_29) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_30 = mux(eq(UInt<5>("h1e"), io_writeAddress), _reg_io_writeAddress, reg_30) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_31 = mux(eq(UInt<5>("h1f"), io_writeAddress), _reg_io_writeAddress, reg_31) @[Registers.scala 14:20 17:{26,26}]
    node _GEN_32 = mux(io_writeEnable, _GEN_0, reg_0) @[Registers.scala 14:20 16:24]
    node _GEN_33 = mux(io_writeEnable, _GEN_1, reg_1) @[Registers.scala 14:20 16:24]
    node _GEN_34 = mux(io_writeEnable, _GEN_2, reg_2) @[Registers.scala 14:20 16:24]
    node _GEN_35 = mux(io_writeEnable, _GEN_3, reg_3) @[Registers.scala 14:20 16:24]
    node _GEN_36 = mux(io_writeEnable, _GEN_4, reg_4) @[Registers.scala 14:20 16:24]
    node _GEN_37 = mux(io_writeEnable, _GEN_5, reg_5) @[Registers.scala 14:20 16:24]
    node _GEN_38 = mux(io_writeEnable, _GEN_6, reg_6) @[Registers.scala 14:20 16:24]
    node _GEN_39 = mux(io_writeEnable, _GEN_7, reg_7) @[Registers.scala 14:20 16:24]
    node _GEN_40 = mux(io_writeEnable, _GEN_8, reg_8) @[Registers.scala 14:20 16:24]
    node _GEN_41 = mux(io_writeEnable, _GEN_9, reg_9) @[Registers.scala 14:20 16:24]
    node _GEN_42 = mux(io_writeEnable, _GEN_10, reg_10) @[Registers.scala 14:20 16:24]
    node _GEN_43 = mux(io_writeEnable, _GEN_11, reg_11) @[Registers.scala 14:20 16:24]
    node _GEN_44 = mux(io_writeEnable, _GEN_12, reg_12) @[Registers.scala 14:20 16:24]
    node _GEN_45 = mux(io_writeEnable, _GEN_13, reg_13) @[Registers.scala 14:20 16:24]
    node _GEN_46 = mux(io_writeEnable, _GEN_14, reg_14) @[Registers.scala 14:20 16:24]
    node _GEN_47 = mux(io_writeEnable, _GEN_15, reg_15) @[Registers.scala 14:20 16:24]
    node _GEN_48 = mux(io_writeEnable, _GEN_16, reg_16) @[Registers.scala 14:20 16:24]
    node _GEN_49 = mux(io_writeEnable, _GEN_17, reg_17) @[Registers.scala 14:20 16:24]
    node _GEN_50 = mux(io_writeEnable, _GEN_18, reg_18) @[Registers.scala 14:20 16:24]
    node _GEN_51 = mux(io_writeEnable, _GEN_19, reg_19) @[Registers.scala 14:20 16:24]
    node _GEN_52 = mux(io_writeEnable, _GEN_20, reg_20) @[Registers.scala 14:20 16:24]
    node _GEN_53 = mux(io_writeEnable, _GEN_21, reg_21) @[Registers.scala 14:20 16:24]
    node _GEN_54 = mux(io_writeEnable, _GEN_22, reg_22) @[Registers.scala 14:20 16:24]
    node _GEN_55 = mux(io_writeEnable, _GEN_23, reg_23) @[Registers.scala 14:20 16:24]
    node _GEN_56 = mux(io_writeEnable, _GEN_24, reg_24) @[Registers.scala 14:20 16:24]
    node _GEN_57 = mux(io_writeEnable, _GEN_25, reg_25) @[Registers.scala 14:20 16:24]
    node _GEN_58 = mux(io_writeEnable, _GEN_26, reg_26) @[Registers.scala 14:20 16:24]
    node _GEN_59 = mux(io_writeEnable, _GEN_27, reg_27) @[Registers.scala 14:20 16:24]
    node _GEN_60 = mux(io_writeEnable, _GEN_28, reg_28) @[Registers.scala 14:20 16:24]
    node _GEN_61 = mux(io_writeEnable, _GEN_29, reg_29) @[Registers.scala 14:20 16:24]
    node _GEN_62 = mux(io_writeEnable, _GEN_30, reg_30) @[Registers.scala 14:20 16:24]
    node _GEN_63 = mux(io_writeEnable, _GEN_31, reg_31) @[Registers.scala 14:20 16:24]
    node _T = eq(io_readAddress_0, UInt<1>("h0")) @[Registers.scala 20:28]
    node _GEN_64 = validif(eq(UInt<1>("h0"), io_readAddress_0), reg_0) @[Registers.scala 23:{22,22}]
    node _GEN_65 = mux(eq(UInt<1>("h1"), io_readAddress_0), reg_1, _GEN_64) @[Registers.scala 23:{22,22}]
    node _GEN_66 = mux(eq(UInt<2>("h2"), io_readAddress_0), reg_2, _GEN_65) @[Registers.scala 23:{22,22}]
    node _GEN_67 = mux(eq(UInt<2>("h3"), io_readAddress_0), reg_3, _GEN_66) @[Registers.scala 23:{22,22}]
    node _GEN_68 = mux(eq(UInt<3>("h4"), io_readAddress_0), reg_4, _GEN_67) @[Registers.scala 23:{22,22}]
    node _GEN_69 = mux(eq(UInt<3>("h5"), io_readAddress_0), reg_5, _GEN_68) @[Registers.scala 23:{22,22}]
    node _GEN_70 = mux(eq(UInt<3>("h6"), io_readAddress_0), reg_6, _GEN_69) @[Registers.scala 23:{22,22}]
    node _GEN_71 = mux(eq(UInt<3>("h7"), io_readAddress_0), reg_7, _GEN_70) @[Registers.scala 23:{22,22}]
    node _GEN_72 = mux(eq(UInt<4>("h8"), io_readAddress_0), reg_8, _GEN_71) @[Registers.scala 23:{22,22}]
    node _GEN_73 = mux(eq(UInt<4>("h9"), io_readAddress_0), reg_9, _GEN_72) @[Registers.scala 23:{22,22}]
    node _GEN_74 = mux(eq(UInt<4>("ha"), io_readAddress_0), reg_10, _GEN_73) @[Registers.scala 23:{22,22}]
    node _GEN_75 = mux(eq(UInt<4>("hb"), io_readAddress_0), reg_11, _GEN_74) @[Registers.scala 23:{22,22}]
    node _GEN_76 = mux(eq(UInt<4>("hc"), io_readAddress_0), reg_12, _GEN_75) @[Registers.scala 23:{22,22}]
    node _GEN_77 = mux(eq(UInt<4>("hd"), io_readAddress_0), reg_13, _GEN_76) @[Registers.scala 23:{22,22}]
    node _GEN_78 = mux(eq(UInt<4>("he"), io_readAddress_0), reg_14, _GEN_77) @[Registers.scala 23:{22,22}]
    node _GEN_79 = mux(eq(UInt<4>("hf"), io_readAddress_0), reg_15, _GEN_78) @[Registers.scala 23:{22,22}]
    node _GEN_80 = mux(eq(UInt<5>("h10"), io_readAddress_0), reg_16, _GEN_79) @[Registers.scala 23:{22,22}]
    node _GEN_81 = mux(eq(UInt<5>("h11"), io_readAddress_0), reg_17, _GEN_80) @[Registers.scala 23:{22,22}]
    node _GEN_82 = mux(eq(UInt<5>("h12"), io_readAddress_0), reg_18, _GEN_81) @[Registers.scala 23:{22,22}]
    node _GEN_83 = mux(eq(UInt<5>("h13"), io_readAddress_0), reg_19, _GEN_82) @[Registers.scala 23:{22,22}]
    node _GEN_84 = mux(eq(UInt<5>("h14"), io_readAddress_0), reg_20, _GEN_83) @[Registers.scala 23:{22,22}]
    node _GEN_85 = mux(eq(UInt<5>("h15"), io_readAddress_0), reg_21, _GEN_84) @[Registers.scala 23:{22,22}]
    node _GEN_86 = mux(eq(UInt<5>("h16"), io_readAddress_0), reg_22, _GEN_85) @[Registers.scala 23:{22,22}]
    node _GEN_87 = mux(eq(UInt<5>("h17"), io_readAddress_0), reg_23, _GEN_86) @[Registers.scala 23:{22,22}]
    node _GEN_88 = mux(eq(UInt<5>("h18"), io_readAddress_0), reg_24, _GEN_87) @[Registers.scala 23:{22,22}]
    node _GEN_89 = mux(eq(UInt<5>("h19"), io_readAddress_0), reg_25, _GEN_88) @[Registers.scala 23:{22,22}]
    node _GEN_90 = mux(eq(UInt<5>("h1a"), io_readAddress_0), reg_26, _GEN_89) @[Registers.scala 23:{22,22}]
    node _GEN_91 = mux(eq(UInt<5>("h1b"), io_readAddress_0), reg_27, _GEN_90) @[Registers.scala 23:{22,22}]
    node _GEN_92 = mux(eq(UInt<5>("h1c"), io_readAddress_0), reg_28, _GEN_91) @[Registers.scala 23:{22,22}]
    node _GEN_93 = mux(eq(UInt<5>("h1d"), io_readAddress_0), reg_29, _GEN_92) @[Registers.scala 23:{22,22}]
    node _GEN_94 = mux(eq(UInt<5>("h1e"), io_readAddress_0), reg_30, _GEN_93) @[Registers.scala 23:{22,22}]
    node _GEN_95 = mux(eq(UInt<5>("h1f"), io_readAddress_0), reg_31, _GEN_94) @[Registers.scala 23:{22,22}]
    node _reg_io_readAddress_0 = _GEN_95 @[Registers.scala 23:22]
    node _GEN_96 = mux(_T, UInt<1>("h0"), _reg_io_readAddress_0) @[Registers.scala 20:37 21:22 23:22]
    node _T_1 = eq(io_readAddress_1, UInt<1>("h0")) @[Registers.scala 20:28]
    node _GEN_97 = validif(eq(UInt<1>("h0"), io_readAddress_1), reg_0) @[Registers.scala 23:{22,22}]
    node _GEN_98 = mux(eq(UInt<1>("h1"), io_readAddress_1), reg_1, _GEN_97) @[Registers.scala 23:{22,22}]
    node _GEN_99 = mux(eq(UInt<2>("h2"), io_readAddress_1), reg_2, _GEN_98) @[Registers.scala 23:{22,22}]
    node _GEN_100 = mux(eq(UInt<2>("h3"), io_readAddress_1), reg_3, _GEN_99) @[Registers.scala 23:{22,22}]
    node _GEN_101 = mux(eq(UInt<3>("h4"), io_readAddress_1), reg_4, _GEN_100) @[Registers.scala 23:{22,22}]
    node _GEN_102 = mux(eq(UInt<3>("h5"), io_readAddress_1), reg_5, _GEN_101) @[Registers.scala 23:{22,22}]
    node _GEN_103 = mux(eq(UInt<3>("h6"), io_readAddress_1), reg_6, _GEN_102) @[Registers.scala 23:{22,22}]
    node _GEN_104 = mux(eq(UInt<3>("h7"), io_readAddress_1), reg_7, _GEN_103) @[Registers.scala 23:{22,22}]
    node _GEN_105 = mux(eq(UInt<4>("h8"), io_readAddress_1), reg_8, _GEN_104) @[Registers.scala 23:{22,22}]
    node _GEN_106 = mux(eq(UInt<4>("h9"), io_readAddress_1), reg_9, _GEN_105) @[Registers.scala 23:{22,22}]
    node _GEN_107 = mux(eq(UInt<4>("ha"), io_readAddress_1), reg_10, _GEN_106) @[Registers.scala 23:{22,22}]
    node _GEN_108 = mux(eq(UInt<4>("hb"), io_readAddress_1), reg_11, _GEN_107) @[Registers.scala 23:{22,22}]
    node _GEN_109 = mux(eq(UInt<4>("hc"), io_readAddress_1), reg_12, _GEN_108) @[Registers.scala 23:{22,22}]
    node _GEN_110 = mux(eq(UInt<4>("hd"), io_readAddress_1), reg_13, _GEN_109) @[Registers.scala 23:{22,22}]
    node _GEN_111 = mux(eq(UInt<4>("he"), io_readAddress_1), reg_14, _GEN_110) @[Registers.scala 23:{22,22}]
    node _GEN_112 = mux(eq(UInt<4>("hf"), io_readAddress_1), reg_15, _GEN_111) @[Registers.scala 23:{22,22}]
    node _GEN_113 = mux(eq(UInt<5>("h10"), io_readAddress_1), reg_16, _GEN_112) @[Registers.scala 23:{22,22}]
    node _GEN_114 = mux(eq(UInt<5>("h11"), io_readAddress_1), reg_17, _GEN_113) @[Registers.scala 23:{22,22}]
    node _GEN_115 = mux(eq(UInt<5>("h12"), io_readAddress_1), reg_18, _GEN_114) @[Registers.scala 23:{22,22}]
    node _GEN_116 = mux(eq(UInt<5>("h13"), io_readAddress_1), reg_19, _GEN_115) @[Registers.scala 23:{22,22}]
    node _GEN_117 = mux(eq(UInt<5>("h14"), io_readAddress_1), reg_20, _GEN_116) @[Registers.scala 23:{22,22}]
    node _GEN_118 = mux(eq(UInt<5>("h15"), io_readAddress_1), reg_21, _GEN_117) @[Registers.scala 23:{22,22}]
    node _GEN_119 = mux(eq(UInt<5>("h16"), io_readAddress_1), reg_22, _GEN_118) @[Registers.scala 23:{22,22}]
    node _GEN_120 = mux(eq(UInt<5>("h17"), io_readAddress_1), reg_23, _GEN_119) @[Registers.scala 23:{22,22}]
    node _GEN_121 = mux(eq(UInt<5>("h18"), io_readAddress_1), reg_24, _GEN_120) @[Registers.scala 23:{22,22}]
    node _GEN_122 = mux(eq(UInt<5>("h19"), io_readAddress_1), reg_25, _GEN_121) @[Registers.scala 23:{22,22}]
    node _GEN_123 = mux(eq(UInt<5>("h1a"), io_readAddress_1), reg_26, _GEN_122) @[Registers.scala 23:{22,22}]
    node _GEN_124 = mux(eq(UInt<5>("h1b"), io_readAddress_1), reg_27, _GEN_123) @[Registers.scala 23:{22,22}]
    node _GEN_125 = mux(eq(UInt<5>("h1c"), io_readAddress_1), reg_28, _GEN_124) @[Registers.scala 23:{22,22}]
    node _GEN_126 = mux(eq(UInt<5>("h1d"), io_readAddress_1), reg_29, _GEN_125) @[Registers.scala 23:{22,22}]
    node _GEN_127 = mux(eq(UInt<5>("h1e"), io_readAddress_1), reg_30, _GEN_126) @[Registers.scala 23:{22,22}]
    node _GEN_128 = mux(eq(UInt<5>("h1f"), io_readAddress_1), reg_31, _GEN_127) @[Registers.scala 23:{22,22}]
    node _reg_io_readAddress_1 = _GEN_128 @[Registers.scala 23:22]
    node _GEN_129 = mux(_T_1, UInt<1>("h0"), _reg_io_readAddress_1) @[Registers.scala 20:37 21:22 23:22]
    node _reg_WIRE_0 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_1 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_2 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_3 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_4 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_5 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_6 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_7 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_8 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_9 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_10 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_11 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_12 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_13 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_14 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_15 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_16 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_17 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_18 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_19 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_20 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_21 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_22 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_23 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_24 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_25 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_26 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_27 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_28 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_29 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_30 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    node _reg_WIRE_31 = UInt<32>("h0") @[Registers.scala 14:{28,28}]
    io_readData_0 <= _GEN_96
    io_readData_1 <= _GEN_129
    reg_0 <= mux(reset, _reg_WIRE_0, _GEN_32) @[Registers.scala 14:{20,20}]
    reg_1 <= mux(reset, _reg_WIRE_1, _GEN_33) @[Registers.scala 14:{20,20}]
    reg_2 <= mux(reset, _reg_WIRE_2, _GEN_34) @[Registers.scala 14:{20,20}]
    reg_3 <= mux(reset, _reg_WIRE_3, _GEN_35) @[Registers.scala 14:{20,20}]
    reg_4 <= mux(reset, _reg_WIRE_4, _GEN_36) @[Registers.scala 14:{20,20}]
    reg_5 <= mux(reset, _reg_WIRE_5, _GEN_37) @[Registers.scala 14:{20,20}]
    reg_6 <= mux(reset, _reg_WIRE_6, _GEN_38) @[Registers.scala 14:{20,20}]
    reg_7 <= mux(reset, _reg_WIRE_7, _GEN_39) @[Registers.scala 14:{20,20}]
    reg_8 <= mux(reset, _reg_WIRE_8, _GEN_40) @[Registers.scala 14:{20,20}]
    reg_9 <= mux(reset, _reg_WIRE_9, _GEN_41) @[Registers.scala 14:{20,20}]
    reg_10 <= mux(reset, _reg_WIRE_10, _GEN_42) @[Registers.scala 14:{20,20}]
    reg_11 <= mux(reset, _reg_WIRE_11, _GEN_43) @[Registers.scala 14:{20,20}]
    reg_12 <= mux(reset, _reg_WIRE_12, _GEN_44) @[Registers.scala 14:{20,20}]
    reg_13 <= mux(reset, _reg_WIRE_13, _GEN_45) @[Registers.scala 14:{20,20}]
    reg_14 <= mux(reset, _reg_WIRE_14, _GEN_46) @[Registers.scala 14:{20,20}]
    reg_15 <= mux(reset, _reg_WIRE_15, _GEN_47) @[Registers.scala 14:{20,20}]
    reg_16 <= mux(reset, _reg_WIRE_16, _GEN_48) @[Registers.scala 14:{20,20}]
    reg_17 <= mux(reset, _reg_WIRE_17, _GEN_49) @[Registers.scala 14:{20,20}]
    reg_18 <= mux(reset, _reg_WIRE_18, _GEN_50) @[Registers.scala 14:{20,20}]
    reg_19 <= mux(reset, _reg_WIRE_19, _GEN_51) @[Registers.scala 14:{20,20}]
    reg_20 <= mux(reset, _reg_WIRE_20, _GEN_52) @[Registers.scala 14:{20,20}]
    reg_21 <= mux(reset, _reg_WIRE_21, _GEN_53) @[Registers.scala 14:{20,20}]
    reg_22 <= mux(reset, _reg_WIRE_22, _GEN_54) @[Registers.scala 14:{20,20}]
    reg_23 <= mux(reset, _reg_WIRE_23, _GEN_55) @[Registers.scala 14:{20,20}]
    reg_24 <= mux(reset, _reg_WIRE_24, _GEN_56) @[Registers.scala 14:{20,20}]
    reg_25 <= mux(reset, _reg_WIRE_25, _GEN_57) @[Registers.scala 14:{20,20}]
    reg_26 <= mux(reset, _reg_WIRE_26, _GEN_58) @[Registers.scala 14:{20,20}]
    reg_27 <= mux(reset, _reg_WIRE_27, _GEN_59) @[Registers.scala 14:{20,20}]
    reg_28 <= mux(reset, _reg_WIRE_28, _GEN_60) @[Registers.scala 14:{20,20}]
    reg_29 <= mux(reset, _reg_WIRE_29, _GEN_61) @[Registers.scala 14:{20,20}]
    reg_30 <= mux(reset, _reg_WIRE_30, _GEN_62) @[Registers.scala 14:{20,20}]
    reg_31 <= mux(reset, _reg_WIRE_31, _GEN_63) @[Registers.scala 14:{20,20}]

  module vregfile :
    input clock : Clock
    input reset : UInt<1>
    input io_ins : UInt<32>
    input io_vs1_addr : UInt<5>
    input io_vs2_addr : UInt<5>
    input io_vs3_addr : UInt<5>
    input io_vd_addr : UInt<5>
    input io_lmul_count : UInt<4>
    input io_lmul_vs1in_vs2in : UInt<4>
    input io_id_vc3 : UInt<5>
    output io_vs0_data : SInt<128>
    output io_vs1_data : SInt<128>
    output io_vs2_data : SInt<128>
    output io_vs3_data : SInt<128>
    input io_vd_data : SInt<128>
    input io_reg_write : UInt<1>
    input io_reg_read : UInt<1>

    reg register_0 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_0) @[Vreg.scala 30:25]
    reg register_1 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_1) @[Vreg.scala 30:25]
    reg register_2 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_2) @[Vreg.scala 30:25]
    reg register_3 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_3) @[Vreg.scala 30:25]
    reg register_4 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_4) @[Vreg.scala 30:25]
    reg register_5 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_5) @[Vreg.scala 30:25]
    reg register_6 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_6) @[Vreg.scala 30:25]
    reg register_7 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_7) @[Vreg.scala 30:25]
    reg register_8 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_8) @[Vreg.scala 30:25]
    reg register_9 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_9) @[Vreg.scala 30:25]
    reg register_10 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_10) @[Vreg.scala 30:25]
    reg register_11 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_11) @[Vreg.scala 30:25]
    reg register_12 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_12) @[Vreg.scala 30:25]
    reg register_13 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_13) @[Vreg.scala 30:25]
    reg register_14 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_14) @[Vreg.scala 30:25]
    reg register_15 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_15) @[Vreg.scala 30:25]
    reg register_16 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_16) @[Vreg.scala 30:25]
    reg register_17 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_17) @[Vreg.scala 30:25]
    reg register_18 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_18) @[Vreg.scala 30:25]
    reg register_19 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_19) @[Vreg.scala 30:25]
    reg register_20 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_20) @[Vreg.scala 30:25]
    reg register_21 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_21) @[Vreg.scala 30:25]
    reg register_22 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_22) @[Vreg.scala 30:25]
    reg register_23 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_23) @[Vreg.scala 30:25]
    reg register_24 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_24) @[Vreg.scala 30:25]
    reg register_25 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_25) @[Vreg.scala 30:25]
    reg register_26 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_26) @[Vreg.scala 30:25]
    reg register_27 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_27) @[Vreg.scala 30:25]
    reg register_28 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_28) @[Vreg.scala 30:25]
    reg register_29 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_29) @[Vreg.scala 30:25]
    reg register_30 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_30) @[Vreg.scala 30:25]
    reg register_31 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_31) @[Vreg.scala 30:25]
    node _vs1_in_T = add(io_vs1_addr, io_lmul_vs1in_vs2in) @[Vreg.scala 31:27]
    node vs1_in = tail(_vs1_in_T, 1) @[Vreg.scala 31:27]
    node _vs2_in_T = add(io_vs2_addr, io_lmul_vs1in_vs2in) @[Vreg.scala 32:27]
    node vs2_in = tail(_vs2_in_T, 1) @[Vreg.scala 32:27]
    node _vs3_in_T = add(io_vs3_addr, io_lmul_vs1in_vs2in) @[Vreg.scala 33:28]
    node vs3_in = tail(_vs3_in_T, 1) @[Vreg.scala 33:28]
    node _vsd_in_T = add(io_vd_addr, io_lmul_count) @[Vreg.scala 34:26]
    node vsd_in = tail(_vsd_in_T, 1) @[Vreg.scala 34:26]
    node _GEN_0 = validif(eq(UInt<1>("h0"), vs1_in), register_0) @[Vreg.scala 40:{13,13}]
    node _GEN_1 = mux(eq(UInt<1>("h1"), vs1_in), register_1, _GEN_0) @[Vreg.scala 40:{13,13}]
    node _GEN_2 = mux(eq(UInt<2>("h2"), vs1_in), register_2, _GEN_1) @[Vreg.scala 40:{13,13}]
    node _GEN_3 = mux(eq(UInt<2>("h3"), vs1_in), register_3, _GEN_2) @[Vreg.scala 40:{13,13}]
    node _GEN_4 = mux(eq(UInt<3>("h4"), vs1_in), register_4, _GEN_3) @[Vreg.scala 40:{13,13}]
    node _GEN_5 = mux(eq(UInt<3>("h5"), vs1_in), register_5, _GEN_4) @[Vreg.scala 40:{13,13}]
    node _GEN_6 = mux(eq(UInt<3>("h6"), vs1_in), register_6, _GEN_5) @[Vreg.scala 40:{13,13}]
    node _GEN_7 = mux(eq(UInt<3>("h7"), vs1_in), register_7, _GEN_6) @[Vreg.scala 40:{13,13}]
    node _GEN_8 = mux(eq(UInt<4>("h8"), vs1_in), register_8, _GEN_7) @[Vreg.scala 40:{13,13}]
    node _GEN_9 = mux(eq(UInt<4>("h9"), vs1_in), register_9, _GEN_8) @[Vreg.scala 40:{13,13}]
    node _GEN_10 = mux(eq(UInt<4>("ha"), vs1_in), register_10, _GEN_9) @[Vreg.scala 40:{13,13}]
    node _GEN_11 = mux(eq(UInt<4>("hb"), vs1_in), register_11, _GEN_10) @[Vreg.scala 40:{13,13}]
    node _GEN_12 = mux(eq(UInt<4>("hc"), vs1_in), register_12, _GEN_11) @[Vreg.scala 40:{13,13}]
    node _GEN_13 = mux(eq(UInt<4>("hd"), vs1_in), register_13, _GEN_12) @[Vreg.scala 40:{13,13}]
    node _GEN_14 = mux(eq(UInt<4>("he"), vs1_in), register_14, _GEN_13) @[Vreg.scala 40:{13,13}]
    node _GEN_15 = mux(eq(UInt<4>("hf"), vs1_in), register_15, _GEN_14) @[Vreg.scala 40:{13,13}]
    node _GEN_16 = mux(eq(UInt<5>("h10"), vs1_in), register_16, _GEN_15) @[Vreg.scala 40:{13,13}]
    node _GEN_17 = mux(eq(UInt<5>("h11"), vs1_in), register_17, _GEN_16) @[Vreg.scala 40:{13,13}]
    node _GEN_18 = mux(eq(UInt<5>("h12"), vs1_in), register_18, _GEN_17) @[Vreg.scala 40:{13,13}]
    node _GEN_19 = mux(eq(UInt<5>("h13"), vs1_in), register_19, _GEN_18) @[Vreg.scala 40:{13,13}]
    node _GEN_20 = mux(eq(UInt<5>("h14"), vs1_in), register_20, _GEN_19) @[Vreg.scala 40:{13,13}]
    node _GEN_21 = mux(eq(UInt<5>("h15"), vs1_in), register_21, _GEN_20) @[Vreg.scala 40:{13,13}]
    node _GEN_22 = mux(eq(UInt<5>("h16"), vs1_in), register_22, _GEN_21) @[Vreg.scala 40:{13,13}]
    node _GEN_23 = mux(eq(UInt<5>("h17"), vs1_in), register_23, _GEN_22) @[Vreg.scala 40:{13,13}]
    node _GEN_24 = mux(eq(UInt<5>("h18"), vs1_in), register_24, _GEN_23) @[Vreg.scala 40:{13,13}]
    node _GEN_25 = mux(eq(UInt<5>("h19"), vs1_in), register_25, _GEN_24) @[Vreg.scala 40:{13,13}]
    node _GEN_26 = mux(eq(UInt<5>("h1a"), vs1_in), register_26, _GEN_25) @[Vreg.scala 40:{13,13}]
    node _GEN_27 = mux(eq(UInt<5>("h1b"), vs1_in), register_27, _GEN_26) @[Vreg.scala 40:{13,13}]
    node _GEN_28 = mux(eq(UInt<5>("h1c"), vs1_in), register_28, _GEN_27) @[Vreg.scala 40:{13,13}]
    node _GEN_29 = mux(eq(UInt<5>("h1d"), vs1_in), register_29, _GEN_28) @[Vreg.scala 40:{13,13}]
    node _GEN_30 = mux(eq(UInt<5>("h1e"), vs1_in), register_30, _GEN_29) @[Vreg.scala 40:{13,13}]
    node _GEN_31 = mux(eq(UInt<5>("h1f"), vs1_in), register_31, _GEN_30) @[Vreg.scala 40:{13,13}]
    node _GEN_32 = validif(eq(UInt<1>("h0"), vs2_in), register_0) @[Vreg.scala 41:{13,13}]
    node _GEN_33 = mux(eq(UInt<1>("h1"), vs2_in), register_1, _GEN_32) @[Vreg.scala 41:{13,13}]
    node _GEN_34 = mux(eq(UInt<2>("h2"), vs2_in), register_2, _GEN_33) @[Vreg.scala 41:{13,13}]
    node _GEN_35 = mux(eq(UInt<2>("h3"), vs2_in), register_3, _GEN_34) @[Vreg.scala 41:{13,13}]
    node _GEN_36 = mux(eq(UInt<3>("h4"), vs2_in), register_4, _GEN_35) @[Vreg.scala 41:{13,13}]
    node _GEN_37 = mux(eq(UInt<3>("h5"), vs2_in), register_5, _GEN_36) @[Vreg.scala 41:{13,13}]
    node _GEN_38 = mux(eq(UInt<3>("h6"), vs2_in), register_6, _GEN_37) @[Vreg.scala 41:{13,13}]
    node _GEN_39 = mux(eq(UInt<3>("h7"), vs2_in), register_7, _GEN_38) @[Vreg.scala 41:{13,13}]
    node _GEN_40 = mux(eq(UInt<4>("h8"), vs2_in), register_8, _GEN_39) @[Vreg.scala 41:{13,13}]
    node _GEN_41 = mux(eq(UInt<4>("h9"), vs2_in), register_9, _GEN_40) @[Vreg.scala 41:{13,13}]
    node _GEN_42 = mux(eq(UInt<4>("ha"), vs2_in), register_10, _GEN_41) @[Vreg.scala 41:{13,13}]
    node _GEN_43 = mux(eq(UInt<4>("hb"), vs2_in), register_11, _GEN_42) @[Vreg.scala 41:{13,13}]
    node _GEN_44 = mux(eq(UInt<4>("hc"), vs2_in), register_12, _GEN_43) @[Vreg.scala 41:{13,13}]
    node _GEN_45 = mux(eq(UInt<4>("hd"), vs2_in), register_13, _GEN_44) @[Vreg.scala 41:{13,13}]
    node _GEN_46 = mux(eq(UInt<4>("he"), vs2_in), register_14, _GEN_45) @[Vreg.scala 41:{13,13}]
    node _GEN_47 = mux(eq(UInt<4>("hf"), vs2_in), register_15, _GEN_46) @[Vreg.scala 41:{13,13}]
    node _GEN_48 = mux(eq(UInt<5>("h10"), vs2_in), register_16, _GEN_47) @[Vreg.scala 41:{13,13}]
    node _GEN_49 = mux(eq(UInt<5>("h11"), vs2_in), register_17, _GEN_48) @[Vreg.scala 41:{13,13}]
    node _GEN_50 = mux(eq(UInt<5>("h12"), vs2_in), register_18, _GEN_49) @[Vreg.scala 41:{13,13}]
    node _GEN_51 = mux(eq(UInt<5>("h13"), vs2_in), register_19, _GEN_50) @[Vreg.scala 41:{13,13}]
    node _GEN_52 = mux(eq(UInt<5>("h14"), vs2_in), register_20, _GEN_51) @[Vreg.scala 41:{13,13}]
    node _GEN_53 = mux(eq(UInt<5>("h15"), vs2_in), register_21, _GEN_52) @[Vreg.scala 41:{13,13}]
    node _GEN_54 = mux(eq(UInt<5>("h16"), vs2_in), register_22, _GEN_53) @[Vreg.scala 41:{13,13}]
    node _GEN_55 = mux(eq(UInt<5>("h17"), vs2_in), register_23, _GEN_54) @[Vreg.scala 41:{13,13}]
    node _GEN_56 = mux(eq(UInt<5>("h18"), vs2_in), register_24, _GEN_55) @[Vreg.scala 41:{13,13}]
    node _GEN_57 = mux(eq(UInt<5>("h19"), vs2_in), register_25, _GEN_56) @[Vreg.scala 41:{13,13}]
    node _GEN_58 = mux(eq(UInt<5>("h1a"), vs2_in), register_26, _GEN_57) @[Vreg.scala 41:{13,13}]
    node _GEN_59 = mux(eq(UInt<5>("h1b"), vs2_in), register_27, _GEN_58) @[Vreg.scala 41:{13,13}]
    node _GEN_60 = mux(eq(UInt<5>("h1c"), vs2_in), register_28, _GEN_59) @[Vreg.scala 41:{13,13}]
    node _GEN_61 = mux(eq(UInt<5>("h1d"), vs2_in), register_29, _GEN_60) @[Vreg.scala 41:{13,13}]
    node _GEN_62 = mux(eq(UInt<5>("h1e"), vs2_in), register_30, _GEN_61) @[Vreg.scala 41:{13,13}]
    node _GEN_63 = mux(eq(UInt<5>("h1f"), vs2_in), register_31, _GEN_62) @[Vreg.scala 41:{13,13}]
    node _GEN_64 = validif(eq(UInt<1>("h0"), vs3_in), register_0) @[Vreg.scala 43:{13,13}]
    node _GEN_65 = mux(eq(UInt<1>("h1"), vs3_in), register_1, _GEN_64) @[Vreg.scala 43:{13,13}]
    node _GEN_66 = mux(eq(UInt<2>("h2"), vs3_in), register_2, _GEN_65) @[Vreg.scala 43:{13,13}]
    node _GEN_67 = mux(eq(UInt<2>("h3"), vs3_in), register_3, _GEN_66) @[Vreg.scala 43:{13,13}]
    node _GEN_68 = mux(eq(UInt<3>("h4"), vs3_in), register_4, _GEN_67) @[Vreg.scala 43:{13,13}]
    node _GEN_69 = mux(eq(UInt<3>("h5"), vs3_in), register_5, _GEN_68) @[Vreg.scala 43:{13,13}]
    node _GEN_70 = mux(eq(UInt<3>("h6"), vs3_in), register_6, _GEN_69) @[Vreg.scala 43:{13,13}]
    node _GEN_71 = mux(eq(UInt<3>("h7"), vs3_in), register_7, _GEN_70) @[Vreg.scala 43:{13,13}]
    node _GEN_72 = mux(eq(UInt<4>("h8"), vs3_in), register_8, _GEN_71) @[Vreg.scala 43:{13,13}]
    node _GEN_73 = mux(eq(UInt<4>("h9"), vs3_in), register_9, _GEN_72) @[Vreg.scala 43:{13,13}]
    node _GEN_74 = mux(eq(UInt<4>("ha"), vs3_in), register_10, _GEN_73) @[Vreg.scala 43:{13,13}]
    node _GEN_75 = mux(eq(UInt<4>("hb"), vs3_in), register_11, _GEN_74) @[Vreg.scala 43:{13,13}]
    node _GEN_76 = mux(eq(UInt<4>("hc"), vs3_in), register_12, _GEN_75) @[Vreg.scala 43:{13,13}]
    node _GEN_77 = mux(eq(UInt<4>("hd"), vs3_in), register_13, _GEN_76) @[Vreg.scala 43:{13,13}]
    node _GEN_78 = mux(eq(UInt<4>("he"), vs3_in), register_14, _GEN_77) @[Vreg.scala 43:{13,13}]
    node _GEN_79 = mux(eq(UInt<4>("hf"), vs3_in), register_15, _GEN_78) @[Vreg.scala 43:{13,13}]
    node _GEN_80 = mux(eq(UInt<5>("h10"), vs3_in), register_16, _GEN_79) @[Vreg.scala 43:{13,13}]
    node _GEN_81 = mux(eq(UInt<5>("h11"), vs3_in), register_17, _GEN_80) @[Vreg.scala 43:{13,13}]
    node _GEN_82 = mux(eq(UInt<5>("h12"), vs3_in), register_18, _GEN_81) @[Vreg.scala 43:{13,13}]
    node _GEN_83 = mux(eq(UInt<5>("h13"), vs3_in), register_19, _GEN_82) @[Vreg.scala 43:{13,13}]
    node _GEN_84 = mux(eq(UInt<5>("h14"), vs3_in), register_20, _GEN_83) @[Vreg.scala 43:{13,13}]
    node _GEN_85 = mux(eq(UInt<5>("h15"), vs3_in), register_21, _GEN_84) @[Vreg.scala 43:{13,13}]
    node _GEN_86 = mux(eq(UInt<5>("h16"), vs3_in), register_22, _GEN_85) @[Vreg.scala 43:{13,13}]
    node _GEN_87 = mux(eq(UInt<5>("h17"), vs3_in), register_23, _GEN_86) @[Vreg.scala 43:{13,13}]
    node _GEN_88 = mux(eq(UInt<5>("h18"), vs3_in), register_24, _GEN_87) @[Vreg.scala 43:{13,13}]
    node _GEN_89 = mux(eq(UInt<5>("h19"), vs3_in), register_25, _GEN_88) @[Vreg.scala 43:{13,13}]
    node _GEN_90 = mux(eq(UInt<5>("h1a"), vs3_in), register_26, _GEN_89) @[Vreg.scala 43:{13,13}]
    node _GEN_91 = mux(eq(UInt<5>("h1b"), vs3_in), register_27, _GEN_90) @[Vreg.scala 43:{13,13}]
    node _GEN_92 = mux(eq(UInt<5>("h1c"), vs3_in), register_28, _GEN_91) @[Vreg.scala 43:{13,13}]
    node _GEN_93 = mux(eq(UInt<5>("h1d"), vs3_in), register_29, _GEN_92) @[Vreg.scala 43:{13,13}]
    node _GEN_94 = mux(eq(UInt<5>("h1e"), vs3_in), register_30, _GEN_93) @[Vreg.scala 43:{13,13}]
    node _GEN_95 = mux(eq(UInt<5>("h1f"), vs3_in), register_31, _GEN_94) @[Vreg.scala 43:{13,13}]
    node _T = eq(io_reg_write, UInt<1>("h1")) @[Vreg.scala 45:22]
    node _T_1 = eq(io_reg_read, UInt<1>("h0")) @[Vreg.scala 45:45]
    node _T_2 = and(_T, _T_1) @[Vreg.scala 45:30]
    node _register_vsd_in = io_vd_data @[Vreg.scala 46:{24,24}]
    node _GEN_96 = mux(eq(UInt<1>("h0"), vsd_in), _register_vsd_in, register_0) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_97 = mux(eq(UInt<1>("h1"), vsd_in), _register_vsd_in, register_1) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_98 = mux(eq(UInt<2>("h2"), vsd_in), _register_vsd_in, register_2) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_99 = mux(eq(UInt<2>("h3"), vsd_in), _register_vsd_in, register_3) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_100 = mux(eq(UInt<3>("h4"), vsd_in), _register_vsd_in, register_4) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_101 = mux(eq(UInt<3>("h5"), vsd_in), _register_vsd_in, register_5) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_102 = mux(eq(UInt<3>("h6"), vsd_in), _register_vsd_in, register_6) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_103 = mux(eq(UInt<3>("h7"), vsd_in), _register_vsd_in, register_7) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_104 = mux(eq(UInt<4>("h8"), vsd_in), _register_vsd_in, register_8) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_105 = mux(eq(UInt<4>("h9"), vsd_in), _register_vsd_in, register_9) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_106 = mux(eq(UInt<4>("ha"), vsd_in), _register_vsd_in, register_10) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_107 = mux(eq(UInt<4>("hb"), vsd_in), _register_vsd_in, register_11) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_108 = mux(eq(UInt<4>("hc"), vsd_in), _register_vsd_in, register_12) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_109 = mux(eq(UInt<4>("hd"), vsd_in), _register_vsd_in, register_13) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_110 = mux(eq(UInt<4>("he"), vsd_in), _register_vsd_in, register_14) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_111 = mux(eq(UInt<4>("hf"), vsd_in), _register_vsd_in, register_15) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_112 = mux(eq(UInt<5>("h10"), vsd_in), _register_vsd_in, register_16) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_113 = mux(eq(UInt<5>("h11"), vsd_in), _register_vsd_in, register_17) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_114 = mux(eq(UInt<5>("h12"), vsd_in), _register_vsd_in, register_18) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_115 = mux(eq(UInt<5>("h13"), vsd_in), _register_vsd_in, register_19) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_116 = mux(eq(UInt<5>("h14"), vsd_in), _register_vsd_in, register_20) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_117 = mux(eq(UInt<5>("h15"), vsd_in), _register_vsd_in, register_21) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_118 = mux(eq(UInt<5>("h16"), vsd_in), _register_vsd_in, register_22) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_119 = mux(eq(UInt<5>("h17"), vsd_in), _register_vsd_in, register_23) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_120 = mux(eq(UInt<5>("h18"), vsd_in), _register_vsd_in, register_24) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_121 = mux(eq(UInt<5>("h19"), vsd_in), _register_vsd_in, register_25) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_122 = mux(eq(UInt<5>("h1a"), vsd_in), _register_vsd_in, register_26) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_123 = mux(eq(UInt<5>("h1b"), vsd_in), _register_vsd_in, register_27) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_124 = mux(eq(UInt<5>("h1c"), vsd_in), _register_vsd_in, register_28) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_125 = mux(eq(UInt<5>("h1d"), vsd_in), _register_vsd_in, register_29) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_126 = mux(eq(UInt<5>("h1e"), vsd_in), _register_vsd_in, register_30) @[Vreg.scala 46:{24,24} 30:25]
    node _GEN_127 = mux(eq(UInt<5>("h1f"), vsd_in), _register_vsd_in, register_31) @[Vreg.scala 46:{24,24} 30:25]
    node _T_3 = eq(io_reg_write, UInt<1>("h0")) @[Vreg.scala 51:27]
    node _T_4 = eq(io_reg_read, UInt<1>("h1")) @[Vreg.scala 51:50]
    node _T_5 = and(_T_3, _T_4) @[Vreg.scala 51:35]
    node _T_6 = eq(io_reg_write, UInt<1>("h1")) @[Vreg.scala 56:27]
    node _T_7 = eq(io_reg_read, UInt<1>("h1")) @[Vreg.scala 56:50]
    node _T_8 = and(_T_6, _T_7) @[Vreg.scala 56:35]
    node _register_vsd_in_0 = io_vd_data @[Vreg.scala 57:{22,22}]
    node _GEN_128 = mux(eq(UInt<1>("h0"), vsd_in), _register_vsd_in_0, register_0) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_129 = mux(eq(UInt<1>("h1"), vsd_in), _register_vsd_in_0, register_1) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_130 = mux(eq(UInt<2>("h2"), vsd_in), _register_vsd_in_0, register_2) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_131 = mux(eq(UInt<2>("h3"), vsd_in), _register_vsd_in_0, register_3) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_132 = mux(eq(UInt<3>("h4"), vsd_in), _register_vsd_in_0, register_4) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_133 = mux(eq(UInt<3>("h5"), vsd_in), _register_vsd_in_0, register_5) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_134 = mux(eq(UInt<3>("h6"), vsd_in), _register_vsd_in_0, register_6) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_135 = mux(eq(UInt<3>("h7"), vsd_in), _register_vsd_in_0, register_7) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_136 = mux(eq(UInt<4>("h8"), vsd_in), _register_vsd_in_0, register_8) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_137 = mux(eq(UInt<4>("h9"), vsd_in), _register_vsd_in_0, register_9) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_138 = mux(eq(UInt<4>("ha"), vsd_in), _register_vsd_in_0, register_10) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_139 = mux(eq(UInt<4>("hb"), vsd_in), _register_vsd_in_0, register_11) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_140 = mux(eq(UInt<4>("hc"), vsd_in), _register_vsd_in_0, register_12) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_141 = mux(eq(UInt<4>("hd"), vsd_in), _register_vsd_in_0, register_13) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_142 = mux(eq(UInt<4>("he"), vsd_in), _register_vsd_in_0, register_14) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_143 = mux(eq(UInt<4>("hf"), vsd_in), _register_vsd_in_0, register_15) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_144 = mux(eq(UInt<5>("h10"), vsd_in), _register_vsd_in_0, register_16) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_145 = mux(eq(UInt<5>("h11"), vsd_in), _register_vsd_in_0, register_17) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_146 = mux(eq(UInt<5>("h12"), vsd_in), _register_vsd_in_0, register_18) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_147 = mux(eq(UInt<5>("h13"), vsd_in), _register_vsd_in_0, register_19) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_148 = mux(eq(UInt<5>("h14"), vsd_in), _register_vsd_in_0, register_20) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_149 = mux(eq(UInt<5>("h15"), vsd_in), _register_vsd_in_0, register_21) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_150 = mux(eq(UInt<5>("h16"), vsd_in), _register_vsd_in_0, register_22) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_151 = mux(eq(UInt<5>("h17"), vsd_in), _register_vsd_in_0, register_23) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_152 = mux(eq(UInt<5>("h18"), vsd_in), _register_vsd_in_0, register_24) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_153 = mux(eq(UInt<5>("h19"), vsd_in), _register_vsd_in_0, register_25) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_154 = mux(eq(UInt<5>("h1a"), vsd_in), _register_vsd_in_0, register_26) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_155 = mux(eq(UInt<5>("h1b"), vsd_in), _register_vsd_in_0, register_27) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_156 = mux(eq(UInt<5>("h1c"), vsd_in), _register_vsd_in_0, register_28) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_157 = mux(eq(UInt<5>("h1d"), vsd_in), _register_vsd_in_0, register_29) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_158 = mux(eq(UInt<5>("h1e"), vsd_in), _register_vsd_in_0, register_30) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_159 = mux(eq(UInt<5>("h1f"), vsd_in), _register_vsd_in_0, register_31) @[Vreg.scala 57:{22,22} 30:25]
    node _GEN_160 = mux(_T_8, _GEN_128, register_0) @[Vreg.scala 30:25 56:58]
    node _GEN_161 = mux(_T_8, _GEN_129, register_1) @[Vreg.scala 30:25 56:58]
    node _GEN_162 = mux(_T_8, _GEN_130, register_2) @[Vreg.scala 30:25 56:58]
    node _GEN_163 = mux(_T_8, _GEN_131, register_3) @[Vreg.scala 30:25 56:58]
    node _GEN_164 = mux(_T_8, _GEN_132, register_4) @[Vreg.scala 30:25 56:58]
    node _GEN_165 = mux(_T_8, _GEN_133, register_5) @[Vreg.scala 30:25 56:58]
    node _GEN_166 = mux(_T_8, _GEN_134, register_6) @[Vreg.scala 30:25 56:58]
    node _GEN_167 = mux(_T_8, _GEN_135, register_7) @[Vreg.scala 30:25 56:58]
    node _GEN_168 = mux(_T_8, _GEN_136, register_8) @[Vreg.scala 30:25 56:58]
    node _GEN_169 = mux(_T_8, _GEN_137, register_9) @[Vreg.scala 30:25 56:58]
    node _GEN_170 = mux(_T_8, _GEN_138, register_10) @[Vreg.scala 30:25 56:58]
    node _GEN_171 = mux(_T_8, _GEN_139, register_11) @[Vreg.scala 30:25 56:58]
    node _GEN_172 = mux(_T_8, _GEN_140, register_12) @[Vreg.scala 30:25 56:58]
    node _GEN_173 = mux(_T_8, _GEN_141, register_13) @[Vreg.scala 30:25 56:58]
    node _GEN_174 = mux(_T_8, _GEN_142, register_14) @[Vreg.scala 30:25 56:58]
    node _GEN_175 = mux(_T_8, _GEN_143, register_15) @[Vreg.scala 30:25 56:58]
    node _GEN_176 = mux(_T_8, _GEN_144, register_16) @[Vreg.scala 30:25 56:58]
    node _GEN_177 = mux(_T_8, _GEN_145, register_17) @[Vreg.scala 30:25 56:58]
    node _GEN_178 = mux(_T_8, _GEN_146, register_18) @[Vreg.scala 30:25 56:58]
    node _GEN_179 = mux(_T_8, _GEN_147, register_19) @[Vreg.scala 30:25 56:58]
    node _GEN_180 = mux(_T_8, _GEN_148, register_20) @[Vreg.scala 30:25 56:58]
    node _GEN_181 = mux(_T_8, _GEN_149, register_21) @[Vreg.scala 30:25 56:58]
    node _GEN_182 = mux(_T_8, _GEN_150, register_22) @[Vreg.scala 30:25 56:58]
    node _GEN_183 = mux(_T_8, _GEN_151, register_23) @[Vreg.scala 30:25 56:58]
    node _GEN_184 = mux(_T_8, _GEN_152, register_24) @[Vreg.scala 30:25 56:58]
    node _GEN_185 = mux(_T_8, _GEN_153, register_25) @[Vreg.scala 30:25 56:58]
    node _GEN_186 = mux(_T_8, _GEN_154, register_26) @[Vreg.scala 30:25 56:58]
    node _GEN_187 = mux(_T_8, _GEN_155, register_27) @[Vreg.scala 30:25 56:58]
    node _GEN_188 = mux(_T_8, _GEN_156, register_28) @[Vreg.scala 30:25 56:58]
    node _GEN_189 = mux(_T_8, _GEN_157, register_29) @[Vreg.scala 30:25 56:58]
    node _GEN_190 = mux(_T_8, _GEN_158, register_30) @[Vreg.scala 30:25 56:58]
    node _GEN_191 = mux(_T_8, _GEN_159, register_31) @[Vreg.scala 30:25 56:58]
    node _register_vs1_in_1 = _GEN_31 @[Vreg.scala 58:17]
    node _GEN_192 = mux(_T_8, _register_vs1_in_1, asSInt(UInt<1>("h0"))) @[Vreg.scala 56:58 58:17 63:17]
    node _register_vs2_in_1 = _GEN_63 @[Vreg.scala 59:17]
    node _GEN_193 = mux(_T_8, _register_vs2_in_1, asSInt(UInt<1>("h0"))) @[Vreg.scala 56:58 59:17 64:17]
    node _GEN_194 = mux(_T_8, register_0, asSInt(UInt<1>("h0"))) @[Vreg.scala 56:58 60:17 65:17]
    node _register_vs3_in_1 = _GEN_95 @[Vreg.scala 61:17]
    node _GEN_195 = mux(_T_8, _register_vs3_in_1, asSInt(UInt<1>("h0"))) @[Vreg.scala 56:58 61:17 66:17]
    node _register_vs1_in_0 = _GEN_31 @[Vreg.scala 52:17]
    node _GEN_196 = mux(_T_5, _register_vs1_in_0, _GEN_192) @[Vreg.scala 51:58 52:17]
    node _register_vs2_in_0 = _GEN_63 @[Vreg.scala 53:17]
    node _GEN_197 = mux(_T_5, _register_vs2_in_0, _GEN_193) @[Vreg.scala 51:58 53:17]
    node _GEN_198 = mux(_T_5, register_0, _GEN_194) @[Vreg.scala 51:58 54:17]
    node _register_vs3_in_0 = _GEN_95 @[Vreg.scala 55:17]
    node _GEN_199 = mux(_T_5, _register_vs3_in_0, _GEN_195) @[Vreg.scala 51:58 55:17]
    node _GEN_200 = mux(_T_5, register_0, _GEN_160) @[Vreg.scala 30:25 51:58]
    node _GEN_201 = mux(_T_5, register_1, _GEN_161) @[Vreg.scala 30:25 51:58]
    node _GEN_202 = mux(_T_5, register_2, _GEN_162) @[Vreg.scala 30:25 51:58]
    node _GEN_203 = mux(_T_5, register_3, _GEN_163) @[Vreg.scala 30:25 51:58]
    node _GEN_204 = mux(_T_5, register_4, _GEN_164) @[Vreg.scala 30:25 51:58]
    node _GEN_205 = mux(_T_5, register_5, _GEN_165) @[Vreg.scala 30:25 51:58]
    node _GEN_206 = mux(_T_5, register_6, _GEN_166) @[Vreg.scala 30:25 51:58]
    node _GEN_207 = mux(_T_5, register_7, _GEN_167) @[Vreg.scala 30:25 51:58]
    node _GEN_208 = mux(_T_5, register_8, _GEN_168) @[Vreg.scala 30:25 51:58]
    node _GEN_209 = mux(_T_5, register_9, _GEN_169) @[Vreg.scala 30:25 51:58]
    node _GEN_210 = mux(_T_5, register_10, _GEN_170) @[Vreg.scala 30:25 51:58]
    node _GEN_211 = mux(_T_5, register_11, _GEN_171) @[Vreg.scala 30:25 51:58]
    node _GEN_212 = mux(_T_5, register_12, _GEN_172) @[Vreg.scala 30:25 51:58]
    node _GEN_213 = mux(_T_5, register_13, _GEN_173) @[Vreg.scala 30:25 51:58]
    node _GEN_214 = mux(_T_5, register_14, _GEN_174) @[Vreg.scala 30:25 51:58]
    node _GEN_215 = mux(_T_5, register_15, _GEN_175) @[Vreg.scala 30:25 51:58]
    node _GEN_216 = mux(_T_5, register_16, _GEN_176) @[Vreg.scala 30:25 51:58]
    node _GEN_217 = mux(_T_5, register_17, _GEN_177) @[Vreg.scala 30:25 51:58]
    node _GEN_218 = mux(_T_5, register_18, _GEN_178) @[Vreg.scala 30:25 51:58]
    node _GEN_219 = mux(_T_5, register_19, _GEN_179) @[Vreg.scala 30:25 51:58]
    node _GEN_220 = mux(_T_5, register_20, _GEN_180) @[Vreg.scala 30:25 51:58]
    node _GEN_221 = mux(_T_5, register_21, _GEN_181) @[Vreg.scala 30:25 51:58]
    node _GEN_222 = mux(_T_5, register_22, _GEN_182) @[Vreg.scala 30:25 51:58]
    node _GEN_223 = mux(_T_5, register_23, _GEN_183) @[Vreg.scala 30:25 51:58]
    node _GEN_224 = mux(_T_5, register_24, _GEN_184) @[Vreg.scala 30:25 51:58]
    node _GEN_225 = mux(_T_5, register_25, _GEN_185) @[Vreg.scala 30:25 51:58]
    node _GEN_226 = mux(_T_5, register_26, _GEN_186) @[Vreg.scala 30:25 51:58]
    node _GEN_227 = mux(_T_5, register_27, _GEN_187) @[Vreg.scala 30:25 51:58]
    node _GEN_228 = mux(_T_5, register_28, _GEN_188) @[Vreg.scala 30:25 51:58]
    node _GEN_229 = mux(_T_5, register_29, _GEN_189) @[Vreg.scala 30:25 51:58]
    node _GEN_230 = mux(_T_5, register_30, _GEN_190) @[Vreg.scala 30:25 51:58]
    node _GEN_231 = mux(_T_5, register_31, _GEN_191) @[Vreg.scala 30:25 51:58]
    node _GEN_232 = mux(_T_2, _GEN_96, _GEN_200) @[Vreg.scala 45:54]
    node _GEN_233 = mux(_T_2, _GEN_97, _GEN_201) @[Vreg.scala 45:54]
    node _GEN_234 = mux(_T_2, _GEN_98, _GEN_202) @[Vreg.scala 45:54]
    node _GEN_235 = mux(_T_2, _GEN_99, _GEN_203) @[Vreg.scala 45:54]
    node _GEN_236 = mux(_T_2, _GEN_100, _GEN_204) @[Vreg.scala 45:54]
    node _GEN_237 = mux(_T_2, _GEN_101, _GEN_205) @[Vreg.scala 45:54]
    node _GEN_238 = mux(_T_2, _GEN_102, _GEN_206) @[Vreg.scala 45:54]
    node _GEN_239 = mux(_T_2, _GEN_103, _GEN_207) @[Vreg.scala 45:54]
    node _GEN_240 = mux(_T_2, _GEN_104, _GEN_208) @[Vreg.scala 45:54]
    node _GEN_241 = mux(_T_2, _GEN_105, _GEN_209) @[Vreg.scala 45:54]
    node _GEN_242 = mux(_T_2, _GEN_106, _GEN_210) @[Vreg.scala 45:54]
    node _GEN_243 = mux(_T_2, _GEN_107, _GEN_211) @[Vreg.scala 45:54]
    node _GEN_244 = mux(_T_2, _GEN_108, _GEN_212) @[Vreg.scala 45:54]
    node _GEN_245 = mux(_T_2, _GEN_109, _GEN_213) @[Vreg.scala 45:54]
    node _GEN_246 = mux(_T_2, _GEN_110, _GEN_214) @[Vreg.scala 45:54]
    node _GEN_247 = mux(_T_2, _GEN_111, _GEN_215) @[Vreg.scala 45:54]
    node _GEN_248 = mux(_T_2, _GEN_112, _GEN_216) @[Vreg.scala 45:54]
    node _GEN_249 = mux(_T_2, _GEN_113, _GEN_217) @[Vreg.scala 45:54]
    node _GEN_250 = mux(_T_2, _GEN_114, _GEN_218) @[Vreg.scala 45:54]
    node _GEN_251 = mux(_T_2, _GEN_115, _GEN_219) @[Vreg.scala 45:54]
    node _GEN_252 = mux(_T_2, _GEN_116, _GEN_220) @[Vreg.scala 45:54]
    node _GEN_253 = mux(_T_2, _GEN_117, _GEN_221) @[Vreg.scala 45:54]
    node _GEN_254 = mux(_T_2, _GEN_118, _GEN_222) @[Vreg.scala 45:54]
    node _GEN_255 = mux(_T_2, _GEN_119, _GEN_223) @[Vreg.scala 45:54]
    node _GEN_256 = mux(_T_2, _GEN_120, _GEN_224) @[Vreg.scala 45:54]
    node _GEN_257 = mux(_T_2, _GEN_121, _GEN_225) @[Vreg.scala 45:54]
    node _GEN_258 = mux(_T_2, _GEN_122, _GEN_226) @[Vreg.scala 45:54]
    node _GEN_259 = mux(_T_2, _GEN_123, _GEN_227) @[Vreg.scala 45:54]
    node _GEN_260 = mux(_T_2, _GEN_124, _GEN_228) @[Vreg.scala 45:54]
    node _GEN_261 = mux(_T_2, _GEN_125, _GEN_229) @[Vreg.scala 45:54]
    node _GEN_262 = mux(_T_2, _GEN_126, _GEN_230) @[Vreg.scala 45:54]
    node _GEN_263 = mux(_T_2, _GEN_127, _GEN_231) @[Vreg.scala 45:54]
    node _GEN_264 = mux(_T_2, asSInt(UInt<1>("h0")), _GEN_196) @[Vreg.scala 45:54 47:19]
    node _GEN_265 = mux(_T_2, asSInt(UInt<1>("h0")), _GEN_197) @[Vreg.scala 45:54 48:19]
    node _GEN_266 = mux(_T_2, asSInt(UInt<1>("h0")), _GEN_198) @[Vreg.scala 45:54 49:19]
    node _GEN_267 = mux(_T_2, asSInt(UInt<1>("h0")), _GEN_199) @[Vreg.scala 45:54 50:19]
    reg vs3_in_1 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), vs3_in_1) @[Vreg.scala 69:23]
    node _T_9 = bits(io_ins, 6, 0) @[Vreg.scala 70:13]
    node _T_10 = eq(_T_9, UInt<6>("h27")) @[Vreg.scala 70:18]
    node _vs3_in_1_T = add(io_vs3_addr, io_id_vc3) @[Vreg.scala 71:28]
    node _vs3_in_1_T_1 = tail(_vs3_in_1_T, 1) @[Vreg.scala 71:28]
    node _GEN_268 = validif(eq(UInt<1>("h0"), vs3_in_1), register_0) @[Vreg.scala 72:{15,15}]
    node _GEN_269 = mux(eq(UInt<1>("h1"), vs3_in_1), register_1, _GEN_268) @[Vreg.scala 72:{15,15}]
    node _GEN_270 = mux(eq(UInt<2>("h2"), vs3_in_1), register_2, _GEN_269) @[Vreg.scala 72:{15,15}]
    node _GEN_271 = mux(eq(UInt<2>("h3"), vs3_in_1), register_3, _GEN_270) @[Vreg.scala 72:{15,15}]
    node _GEN_272 = mux(eq(UInt<3>("h4"), vs3_in_1), register_4, _GEN_271) @[Vreg.scala 72:{15,15}]
    node _GEN_273 = mux(eq(UInt<3>("h5"), vs3_in_1), register_5, _GEN_272) @[Vreg.scala 72:{15,15}]
    node _GEN_274 = mux(eq(UInt<3>("h6"), vs3_in_1), register_6, _GEN_273) @[Vreg.scala 72:{15,15}]
    node _GEN_275 = mux(eq(UInt<3>("h7"), vs3_in_1), register_7, _GEN_274) @[Vreg.scala 72:{15,15}]
    node _GEN_276 = mux(eq(UInt<4>("h8"), vs3_in_1), register_8, _GEN_275) @[Vreg.scala 72:{15,15}]
    node _GEN_277 = mux(eq(UInt<4>("h9"), vs3_in_1), register_9, _GEN_276) @[Vreg.scala 72:{15,15}]
    node _GEN_278 = mux(eq(UInt<4>("ha"), vs3_in_1), register_10, _GEN_277) @[Vreg.scala 72:{15,15}]
    node _GEN_279 = mux(eq(UInt<4>("hb"), vs3_in_1), register_11, _GEN_278) @[Vreg.scala 72:{15,15}]
    node _GEN_280 = mux(eq(UInt<4>("hc"), vs3_in_1), register_12, _GEN_279) @[Vreg.scala 72:{15,15}]
    node _GEN_281 = mux(eq(UInt<4>("hd"), vs3_in_1), register_13, _GEN_280) @[Vreg.scala 72:{15,15}]
    node _GEN_282 = mux(eq(UInt<4>("he"), vs3_in_1), register_14, _GEN_281) @[Vreg.scala 72:{15,15}]
    node _GEN_283 = mux(eq(UInt<4>("hf"), vs3_in_1), register_15, _GEN_282) @[Vreg.scala 72:{15,15}]
    node _GEN_284 = mux(eq(UInt<5>("h10"), vs3_in_1), register_16, _GEN_283) @[Vreg.scala 72:{15,15}]
    node _GEN_285 = mux(eq(UInt<5>("h11"), vs3_in_1), register_17, _GEN_284) @[Vreg.scala 72:{15,15}]
    node _GEN_286 = mux(eq(UInt<5>("h12"), vs3_in_1), register_18, _GEN_285) @[Vreg.scala 72:{15,15}]
    node _GEN_287 = mux(eq(UInt<5>("h13"), vs3_in_1), register_19, _GEN_286) @[Vreg.scala 72:{15,15}]
    node _GEN_288 = mux(eq(UInt<5>("h14"), vs3_in_1), register_20, _GEN_287) @[Vreg.scala 72:{15,15}]
    node _GEN_289 = mux(eq(UInt<5>("h15"), vs3_in_1), register_21, _GEN_288) @[Vreg.scala 72:{15,15}]
    node _GEN_290 = mux(eq(UInt<5>("h16"), vs3_in_1), register_22, _GEN_289) @[Vreg.scala 72:{15,15}]
    node _GEN_291 = mux(eq(UInt<5>("h17"), vs3_in_1), register_23, _GEN_290) @[Vreg.scala 72:{15,15}]
    node _GEN_292 = mux(eq(UInt<5>("h18"), vs3_in_1), register_24, _GEN_291) @[Vreg.scala 72:{15,15}]
    node _GEN_293 = mux(eq(UInt<5>("h19"), vs3_in_1), register_25, _GEN_292) @[Vreg.scala 72:{15,15}]
    node _GEN_294 = mux(eq(UInt<5>("h1a"), vs3_in_1), register_26, _GEN_293) @[Vreg.scala 72:{15,15}]
    node _GEN_295 = mux(eq(UInt<5>("h1b"), vs3_in_1), register_27, _GEN_294) @[Vreg.scala 72:{15,15}]
    node _GEN_296 = mux(eq(UInt<5>("h1c"), vs3_in_1), register_28, _GEN_295) @[Vreg.scala 72:{15,15}]
    node _GEN_297 = mux(eq(UInt<5>("h1d"), vs3_in_1), register_29, _GEN_296) @[Vreg.scala 72:{15,15}]
    node _GEN_298 = mux(eq(UInt<5>("h1e"), vs3_in_1), register_30, _GEN_297) @[Vreg.scala 72:{15,15}]
    node _GEN_299 = mux(eq(UInt<5>("h1f"), vs3_in_1), register_31, _GEN_298) @[Vreg.scala 72:{15,15}]
    node _GEN_300 = mux(_T_10, _vs3_in_1_T_1, vs3_in_1) @[Vreg.scala 70:34 71:13 69:23]
    node _register_vs3_in_1_0 = _GEN_299 @[Vreg.scala 72:15]
    node _GEN_301 = mux(_T_10, _register_vs3_in_1_0, _GEN_267) @[Vreg.scala 70:34 72:15]
    node _register_WIRE_0 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_1 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_2 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_3 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_4 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_5 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_6 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_7 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_8 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_9 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_10 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_11 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_12 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_13 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_14 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_15 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_16 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_17 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_18 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_19 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_20 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_21 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_22 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_23 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_24 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_25 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_26 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_27 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_28 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_29 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_30 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_WIRE_31 = asSInt(UInt<128>("h0")) @[Vreg.scala 30:{33,33}]
    node _register_vs1_in = _GEN_31 @[Vreg.scala 40:13]
    node _register_vs2_in = _GEN_63 @[Vreg.scala 41:13]
    node _register_vs3_in = _GEN_95 @[Vreg.scala 43:13]
    io_vs0_data <= _GEN_266
    io_vs1_data <= _GEN_264
    io_vs2_data <= _GEN_265
    io_vs3_data <= _GEN_301
    register_0 <= mux(reset, _register_WIRE_0, _GEN_232) @[Vreg.scala 30:{25,25}]
    register_1 <= mux(reset, _register_WIRE_1, _GEN_233) @[Vreg.scala 30:{25,25}]
    register_2 <= mux(reset, _register_WIRE_2, _GEN_234) @[Vreg.scala 30:{25,25}]
    register_3 <= mux(reset, _register_WIRE_3, _GEN_235) @[Vreg.scala 30:{25,25}]
    register_4 <= mux(reset, _register_WIRE_4, _GEN_236) @[Vreg.scala 30:{25,25}]
    register_5 <= mux(reset, _register_WIRE_5, _GEN_237) @[Vreg.scala 30:{25,25}]
    register_6 <= mux(reset, _register_WIRE_6, _GEN_238) @[Vreg.scala 30:{25,25}]
    register_7 <= mux(reset, _register_WIRE_7, _GEN_239) @[Vreg.scala 30:{25,25}]
    register_8 <= mux(reset, _register_WIRE_8, _GEN_240) @[Vreg.scala 30:{25,25}]
    register_9 <= mux(reset, _register_WIRE_9, _GEN_241) @[Vreg.scala 30:{25,25}]
    register_10 <= mux(reset, _register_WIRE_10, _GEN_242) @[Vreg.scala 30:{25,25}]
    register_11 <= mux(reset, _register_WIRE_11, _GEN_243) @[Vreg.scala 30:{25,25}]
    register_12 <= mux(reset, _register_WIRE_12, _GEN_244) @[Vreg.scala 30:{25,25}]
    register_13 <= mux(reset, _register_WIRE_13, _GEN_245) @[Vreg.scala 30:{25,25}]
    register_14 <= mux(reset, _register_WIRE_14, _GEN_246) @[Vreg.scala 30:{25,25}]
    register_15 <= mux(reset, _register_WIRE_15, _GEN_247) @[Vreg.scala 30:{25,25}]
    register_16 <= mux(reset, _register_WIRE_16, _GEN_248) @[Vreg.scala 30:{25,25}]
    register_17 <= mux(reset, _register_WIRE_17, _GEN_249) @[Vreg.scala 30:{25,25}]
    register_18 <= mux(reset, _register_WIRE_18, _GEN_250) @[Vreg.scala 30:{25,25}]
    register_19 <= mux(reset, _register_WIRE_19, _GEN_251) @[Vreg.scala 30:{25,25}]
    register_20 <= mux(reset, _register_WIRE_20, _GEN_252) @[Vreg.scala 30:{25,25}]
    register_21 <= mux(reset, _register_WIRE_21, _GEN_253) @[Vreg.scala 30:{25,25}]
    register_22 <= mux(reset, _register_WIRE_22, _GEN_254) @[Vreg.scala 30:{25,25}]
    register_23 <= mux(reset, _register_WIRE_23, _GEN_255) @[Vreg.scala 30:{25,25}]
    register_24 <= mux(reset, _register_WIRE_24, _GEN_256) @[Vreg.scala 30:{25,25}]
    register_25 <= mux(reset, _register_WIRE_25, _GEN_257) @[Vreg.scala 30:{25,25}]
    register_26 <= mux(reset, _register_WIRE_26, _GEN_258) @[Vreg.scala 30:{25,25}]
    register_27 <= mux(reset, _register_WIRE_27, _GEN_259) @[Vreg.scala 30:{25,25}]
    register_28 <= mux(reset, _register_WIRE_28, _GEN_260) @[Vreg.scala 30:{25,25}]
    register_29 <= mux(reset, _register_WIRE_29, _GEN_261) @[Vreg.scala 30:{25,25}]
    register_30 <= mux(reset, _register_WIRE_30, _GEN_262) @[Vreg.scala 30:{25,25}]
    register_31 <= mux(reset, _register_WIRE_31, _GEN_263) @[Vreg.scala 30:{25,25}]
    vs3_in_1 <= mux(reset, UInt<5>("h0"), _GEN_300) @[Vreg.scala 69:{23,23}]

  module ImmediateGen :
    input clock : Clock
    input reset : UInt<1>
    input io_instruction : UInt<32>
    output io_out : UInt<32>

    node opcode = bits(io_instruction, 6, 0) @[ImmediateGen.scala 11:30]
    node _T = eq(opcode, UInt<2>("h3")) @[ImmediateGen.scala 15:12]
    node _T_1 = eq(opcode, UInt<4>("hf")) @[ImmediateGen.scala 15:30]
    node _T_2 = or(_T, _T_1) @[ImmediateGen.scala 15:20]
    node _T_3 = eq(opcode, UInt<5>("h13")) @[ImmediateGen.scala 15:49]
    node _T_4 = or(_T_2, _T_3) @[ImmediateGen.scala 15:39]
    node _T_5 = eq(opcode, UInt<5>("h1b")) @[ImmediateGen.scala 15:68]
    node _T_6 = or(_T_4, _T_5) @[ImmediateGen.scala 15:58]
    node _T_7 = eq(opcode, UInt<7>("h67")) @[ImmediateGen.scala 15:87]
    node _T_8 = or(_T_6, _T_7) @[ImmediateGen.scala 15:77]
    node _T_9 = eq(opcode, UInt<7>("h73")) @[ImmediateGen.scala 15:107]
    node _T_10 = or(_T_8, _T_9) @[ImmediateGen.scala 15:97]
    node imm_i = bits(io_instruction, 31, 20) @[ImmediateGen.scala 17:31]
    node _ext_i_T = bits(imm_i, 11, 11) @[ImmediateGen.scala 18:35]
    node _ext_i_T_1 = bits(_ext_i_T, 0, 0) @[Bitwise.scala 77:15]
    node _ext_i_T_2 = mux(_ext_i_T_1, UInt<20>("hfffff"), UInt<20>("h0")) @[Bitwise.scala 77:12]
    node ext_i = cat(_ext_i_T_2, imm_i) @[Cat.scala 33:92]
    node _T_11 = eq(opcode, UInt<5>("h17")) @[ImmediateGen.scala 23:22]
    node _T_12 = eq(opcode, UInt<6>("h37")) @[ImmediateGen.scala 23:41]
    node _T_13 = or(_T_11, _T_12) @[ImmediateGen.scala 23:31]
    node imm_u = bits(io_instruction, 31, 12) @[ImmediateGen.scala 24:33]
    node _ext_u_T = mux(UInt<1>("h0"), UInt<12>("hfff"), UInt<12>("h0")) @[Bitwise.scala 77:12]
    node ext_u = cat(imm_u, _ext_u_T) @[Cat.scala 33:92]
    node _T_14 = eq(opcode, UInt<6>("h23")) @[ImmediateGen.scala 29:22]
    node _imm_s_T = bits(io_instruction, 31, 25) @[ImmediateGen.scala 30:37]
    node _imm_s_T_1 = bits(io_instruction, 11, 7) @[ImmediateGen.scala 30:61]
    node imm_s = cat(_imm_s_T, _imm_s_T_1) @[Cat.scala 33:92]
    node _ext_s_T = bits(imm_s, 11, 11) @[ImmediateGen.scala 31:37]
    node _ext_s_T_1 = bits(_ext_s_T, 0, 0) @[Bitwise.scala 77:15]
    node _ext_s_T_2 = mux(_ext_s_T_1, UInt<20>("hfffff"), UInt<20>("h0")) @[Bitwise.scala 77:12]
    node ext_s = cat(_ext_s_T_2, imm_s) @[Cat.scala 33:92]
    node _T_15 = eq(opcode, UInt<7>("h63")) @[ImmediateGen.scala 35:22]
    node _imm_sb_T = bits(io_instruction, 31, 31) @[ImmediateGen.scala 37:23]
    node _imm_sb_T_1 = bits(io_instruction, 7, 7) @[ImmediateGen.scala 38:23]
    node _imm_sb_T_2 = bits(io_instruction, 30, 25) @[ImmediateGen.scala 39:23]
    node _imm_sb_T_3 = bits(io_instruction, 11, 8) @[ImmediateGen.scala 40:23]
    node imm_sb_lo = cat(_imm_sb_T_2, _imm_sb_T_3) @[Cat.scala 33:92]
    node imm_sb_hi = cat(_imm_sb_T, _imm_sb_T_1) @[Cat.scala 33:92]
    node imm_sb = cat(imm_sb_hi, imm_sb_lo) @[Cat.scala 33:92]
    node _ext_sb_T = bits(imm_sb, 11, 11) @[ImmediateGen.scala 42:39]
    node _ext_sb_T_1 = bits(_ext_sb_T, 0, 0) @[Bitwise.scala 77:15]
    node _ext_sb_T_2 = mux(_ext_sb_T_1, UInt<19>("h7ffff"), UInt<19>("h0")) @[Bitwise.scala 77:12]
    node ext_sb_hi = cat(_ext_sb_T_2, imm_sb) @[Cat.scala 33:92]
    node ext_sb = cat(ext_sb_hi, UInt<1>("h0")) @[Cat.scala 33:92]
    node _imm_uj_T = bits(io_instruction, 31, 31) @[ImmediateGen.scala 49:21]
    node _imm_uj_T_1 = bits(io_instruction, 19, 12) @[ImmediateGen.scala 50:21]
    node _imm_uj_T_2 = bits(io_instruction, 20, 20) @[ImmediateGen.scala 51:21]
    node _imm_uj_T_3 = bits(io_instruction, 30, 21) @[ImmediateGen.scala 52:21]
    node imm_uj_lo = cat(_imm_uj_T_2, _imm_uj_T_3) @[Cat.scala 33:92]
    node imm_uj_hi = cat(_imm_uj_T, _imm_uj_T_1) @[Cat.scala 33:92]
    node imm_uj = cat(imm_uj_hi, imm_uj_lo) @[Cat.scala 33:92]
    node _ext_uj_T = bits(imm_uj, 19, 19) @[ImmediateGen.scala 54:37]
    node _ext_uj_T_1 = bits(_ext_uj_T, 0, 0) @[Bitwise.scala 77:15]
    node _ext_uj_T_2 = mux(_ext_uj_T_1, UInt<11>("h7ff"), UInt<11>("h0")) @[Bitwise.scala 77:12]
    node ext_uj_hi = cat(_ext_uj_T_2, imm_uj) @[Cat.scala 33:92]
    node ext_uj = cat(ext_uj_hi, UInt<1>("h0")) @[Cat.scala 33:92]
    node _GEN_0 = mux(_T_15, ext_sb, ext_uj) @[ImmediateGen.scala 35:32 43:14 55:12]
    node _GEN_1 = mux(_T_14, ext_s, _GEN_0) @[ImmediateGen.scala 29:32 32:14]
    node _GEN_2 = mux(_T_13, ext_u, _GEN_1) @[ImmediateGen.scala 23:51 26:14]
    node _GEN_3 = mux(_T_10, ext_i, _GEN_2) @[ImmediateGen.scala 16:5 19:12]
    io_out <= _GEN_3

  module ImmdValGen1 :
    input clock : Clock
    input reset : UInt<1>
    input io_instruction : UInt<32>
    output io_z_imm : SInt<32>
    output io_addi_imm : SInt<32>

    node _io_z_imm_T = bits(io_instruction, 30, 30) @[Vimmgen.scala 14:47]
    node _io_z_imm_T_1 = bits(_io_z_imm_T, 0, 0) @[Bitwise.scala 77:15]
    node _io_z_imm_T_2 = mux(_io_z_imm_T_1, UInt<21>("h1fffff"), UInt<21>("h0")) @[Bitwise.scala 77:12]
    node _io_z_imm_T_3 = bits(io_instruction, 30, 20) @[Vimmgen.scala 14:67]
    node _io_z_imm_T_4 = cat(_io_z_imm_T_2, _io_z_imm_T_3) @[Cat.scala 33:92]
    node _io_z_imm_T_5 = asSInt(_io_z_imm_T_4) @[Vimmgen.scala 14:77]
    node _io_addi_imm_T = mux(UInt<1>("h0"), UInt<27>("h7ffffff"), UInt<27>("h0")) @[Bitwise.scala 77:12]
    node _io_addi_imm_T_1 = bits(io_instruction, 19, 15) @[Vimmgen.scala 15:57]
    node _io_addi_imm_T_2 = cat(_io_addi_imm_T, _io_addi_imm_T_1) @[Cat.scala 33:92]
    node _io_addi_imm_T_3 = asSInt(_io_addi_imm_T_2) @[Vimmgen.scala 15:66]
    io_z_imm <= _io_z_imm_T_5 @[Vimmgen.scala 14:17]
    io_addi_imm <= _io_addi_imm_T_3 @[Vimmgen.scala 15:21]

  module v_csr :
    input clock : Clock
    input reset : UInt<1>
    input io_vtypei : SInt<11>
    input io_vl : SInt<32>
    input io_vset : UInt<1>
    output io_vl_out : SInt<32>
    output io_vtype_out : SInt<32>
    output io_vstart_out : SInt<32>

    reg vtypeReg : SInt<32>, clock with :
      reset => (UInt<1>("h0"), vtypeReg) @[Vcsr.scala 17:23]
    reg vlReg : SInt<32>, clock with :
      reset => (UInt<1>("h0"), vlReg) @[Vcsr.scala 18:20]
    reg vstart : SInt<32>, clock with :
      reset => (UInt<1>("h0"), vstart) @[Vcsr.scala 19:21]
    node _T = eq(io_vset, UInt<1>("h1")) @[Vcsr.scala 21:15]
    node _vtypeReg_T = mux(UInt<1>("h0"), UInt<20>("hfffff"), UInt<20>("h0")) @[Bitwise.scala 77:12]
    node vtypeReg_lo = asUInt(io_vtypei) @[Cat.scala 33:92]
    node _vtypeReg_T_1 = cat(_vtypeReg_T, vtypeReg_lo) @[Cat.scala 33:92]
    node _vtypeReg_T_2 = asSInt(_vtypeReg_T_1) @[Vcsr.scala 22:47]
    node _GEN_0 = mux(_T, _vtypeReg_T_2, vtypeReg) @[Vcsr.scala 21:24 22:14 17:23]
    node _GEN_1 = mux(_T, io_vl, vlReg) @[Vcsr.scala 21:24 23:11 18:20]
    io_vl_out <= vlReg @[Vcsr.scala 26:11]
    io_vtype_out <= vtypeReg @[Vcsr.scala 27:14]
    io_vstart_out <= vstart @[Vcsr.scala 28:15]
    vtypeReg <= mux(reset, asSInt(UInt<32>("h0")), _GEN_0) @[Vcsr.scala 17:{23,23}]
    vlReg <= mux(reset, asSInt(UInt<32>("h0")), _GEN_1) @[Vcsr.scala 18:{20,20}]
    vstart <= mux(reset, asSInt(UInt<32>("h0")), vstart) @[Vcsr.scala 19:{21,21,21}]

  module BranchUnit :
    input clock : Clock
    input reset : UInt<1>
    input io_branch : UInt<1>
    input io_funct3 : UInt<3>
    input io_rd1 : UInt<32>
    input io_rd2 : UInt<32>
    input io_take_branch : UInt<1>
    output io_taken : UInt<1>

    node _T = eq(UInt<1>("h0"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T = eq(io_rd1, io_rd2) @[BranchUnit.scala 23:32]
    node _T_1 = eq(UInt<1>("h1"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T_1 = neq(io_rd1, io_rd2) @[BranchUnit.scala 24:32]
    node _T_2 = eq(UInt<3>("h4"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T_2 = asSInt(io_rd1) @[BranchUnit.scala 25:32]
    node _check_T_3 = asSInt(io_rd2) @[BranchUnit.scala 25:48]
    node _check_T_4 = lt(_check_T_2, _check_T_3) @[BranchUnit.scala 25:39]
    node _T_3 = eq(UInt<3>("h5"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T_5 = asSInt(io_rd1) @[BranchUnit.scala 26:32]
    node _check_T_6 = asSInt(io_rd2) @[BranchUnit.scala 26:49]
    node _check_T_7 = geq(_check_T_5, _check_T_6) @[BranchUnit.scala 26:39]
    node _T_4 = eq(UInt<3>("h6"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T_8 = lt(io_rd1, io_rd2) @[BranchUnit.scala 27:32]
    node _T_5 = eq(UInt<3>("h7"), io_funct3) @[BranchUnit.scala 22:21]
    node _check_T_9 = geq(io_rd1, io_rd2) @[BranchUnit.scala 28:32]
    node _GEN_0 = validif(_T_5, _check_T_9) @[BranchUnit.scala 22:21 28:21]
    node _GEN_1 = mux(_T_4, _check_T_8, _GEN_0) @[BranchUnit.scala 22:21 27:21]
    node _GEN_2 = mux(_T_3, _check_T_7, _GEN_1) @[BranchUnit.scala 22:21 26:21]
    node _GEN_3 = mux(_T_2, _check_T_4, _GEN_2) @[BranchUnit.scala 22:21 25:21]
    node _GEN_4 = mux(_T_1, _check_T_1, _GEN_3) @[BranchUnit.scala 22:21 24:21]
    node _GEN_5 = mux(_T, _check_T, _GEN_4) @[BranchUnit.scala 22:21 23:21]
    node check = _GEN_5 @[BranchUnit.scala 19:25]
    node _io_taken_T = and(check, io_branch) @[BranchUnit.scala 31:21]
    node _io_taken_T_1 = and(_io_taken_T, io_take_branch) @[BranchUnit.scala 31:33]
    io_taken <= _io_taken_T_1 @[BranchUnit.scala 31:12]

  module InstructionDecode :
    input clock : Clock
    input reset : UInt<1>
    input io_id_instruction : UInt<32>
    input io_writeData : UInt<32>
    input io_writeReg : UInt<5>
    input io_pcAddress : UInt<32>
    input io_ctl_writeEnable : UInt<1>
    input io_id_ex_mem_read : UInt<1>
    input io_ex_mem_mem_read : UInt<1>
    input io_dmem_resp_valid : UInt<1>
    input io_id_ex_rd : UInt<5>
    input io_ex_mem_rd : UInt<5>
    input io_id_ex_branch : UInt<1>
    input io_ex_mem_ins : UInt<32>
    input io_mem_wb_ins : UInt<32>
    input io_ex_ins : UInt<32>
    input io_ex_result : UInt<32>
    input io_ex_mem_result : UInt<32>
    input io_mem_wb_result : UInt<32>
    input io_id_ex_regWr : UInt<1>
    input io_ex_mem_regWr : UInt<1>
    input io_csr_Ex : UInt<1>
    input io_csr_Mem : UInt<1>
    input io_csr_Wb : UInt<1>
    input io_csr_Ex_data : UInt<32>
    input io_csr_Mem_data : UInt<32>
    input io_csr_Wb_data : UInt<32>
    input io_dmem_data : UInt<32>
    output io_immediate : UInt<32>
    output io_writeRegAddress : UInt<5>
    output io_readData1 : UInt<32>
    output io_readData2 : UInt<32>
    output io_func7 : UInt<7>
    output io_func3 : UInt<3>
    output io_func6 : UInt<6>
    output io_ctl_aluSrc : UInt<1>
    output io_ctl_memToReg : UInt<2>
    output io_ctl_regWrite : UInt<1>
    output io_ctl_memRead : UInt<1>
    output io_ctl_memWrite : UInt<1>
    output io_ctl_branch : UInt<1>
    output io_ctl_aluOp : UInt<2>
    output io_ctl_jump : UInt<2>
    output io_ctl_v_RegWrite : UInt<1>
    output io_ctl_v_opBsel : UInt<1>
    output io_ctl_v_Ex_sel : UInt<4>
    output io_ctl_v_aluop : UInt<5>
    output io_ctl_v_vset : UInt<1>
    output io_ctl_v_load : UInt<4>
    output io_ctl_v_ins : UInt<1>
    output io_ctl_v_memRead : UInt<1>
    output io_ctl_v_memWrite : UInt<1>
    output io_ctl_v_reg_read : UInt<1>
    input io_write_data : SInt<128>
    input io_wb_addr : UInt<5>
    input io_wb_RegWrite : UInt<1>
    input io_id_lmul_count : UInt<4>
    input io_id_lmul_vs1in_vs2in : UInt<4>
    input io_id_vc3 : UInt<5>
    output io_vs0_data : SInt<128>
    output io_vs1_data : SInt<128>
    output io_vs2_data : SInt<128>
    output io_reg_write : UInt<1>
    output io_vs1_addr : UInt<5>
    output io_vs2_addr : UInt<5>
    output io_vd_addr : UInt<5>
    output io_vs3_data : SInt<128>
    output io_v_z_imm : SInt<32>
    output io_v_addi_imm : SInt<32>
    input io_vtypei : SInt<11>
    output io_vtypei_out : SInt<11>
    input io_vl : SInt<32>
    input io_ctl_vset : UInt<1>
    output io_vl_out : SInt<32>
    output io_vstart_out : SInt<32>
    output io_ctl_aluSrc1 : UInt<2>
    output io_hdu_pcWrite : UInt<1>
    output io_hdu_if_reg_write : UInt<1>
    output io_pcSrc : UInt<1>
    output io_pcPlusOffset : UInt<32>
    output io_ifid_flush : UInt<1>
    output io_stall : UInt<1>
    input io_csr_i_misa : UInt<32>
    input io_csr_i_mhartid : UInt<32>
    output io_csr_o_data : UInt<32>
    output io_is_csr : UInt<1>
    output io_fscr_o_data : UInt<32>
    output io_rs_addr_0 : UInt<5>
    output io_rs_addr_1 : UInt<5>

    inst csr of CSR @[InstructionDecode.scala 117:19]
    inst csrController of CSRController @[InstructionDecode.scala 129:29]
    inst hdu of HazardUnit @[InstructionDecode.scala 144:19]
    inst control of Control @[InstructionDecode.scala 159:23]
    inst Vcontrol of controldec @[InstructionDecode.scala 176:24]
    inst registers of Registers @[InstructionDecode.scala 190:25]
    inst v_registers of vregfile @[InstructionDecode.scala 206:27]
    inst immediate of ImmediateGen @[InstructionDecode.scala 256:25]
    inst v_immediate of ImmdValGen1 @[InstructionDecode.scala 260:27]
    inst vec_csr of v_csr @[InstructionDecode.scala 266:23]
    inst bu of BranchUnit @[InstructionDecode.scala 299:18]
    node _csr_io_i_imm_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 120:51]
    node _csr_io_i_opr_T = bits(io_id_instruction, 14, 12) @[InstructionDecode.scala 121:51]
    node _csr_io_i_addr_T = bits(io_id_instruction, 31, 20) @[InstructionDecode.scala 122:51]
    node _csr_io_i_w_en_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 123:65]
    node _csr_io_i_w_en_T_1 = neq(_csr_io_i_w_en_T, UInt<1>("h0")) @[InstructionDecode.scala 123:74]
    node _csr_io_i_w_en_T_2 = and(io_is_csr, _csr_io_i_w_en_T_1) @[InstructionDecode.scala 123:44]
    node _io_is_csr_T = bits(io_id_instruction, 6, 0) @[InstructionDecode.scala 125:51]
    node _io_is_csr_T_1 = eq(_io_is_csr_T, UInt<7>("h73")) @[InstructionDecode.scala 125:58]
    node _csrController_io_rs1SelDecode_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 139:56]
    node _csrController_io_csrInstDecode_T = bits(io_id_instruction, 6, 0) @[InstructionDecode.scala 140:56]
    node _csrController_io_csrInstDecode_T_1 = eq(_csrController_io_csrInstDecode_T, UInt<7>("h73")) @[InstructionDecode.scala 140:63]
    node _hdu_io_id_rs1_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 151:37]
    node _hdu_io_id_rs2_T = bits(io_id_instruction, 24, 20) @[InstructionDecode.scala 152:37]
    node _T = neq(io_id_instruction, UInt<5>("h13")) @[InstructionDecode.scala 168:44]
    node _T_1 = and(hdu.io_ctl_mux, _T) @[InstructionDecode.scala 168:23]
    node _GEN_0 = mux(_T_1, control.io_memWrite, UInt<1>("h0")) @[InstructionDecode.scala 168:57 169:21 172:21]
    node _GEN_1 = mux(_T_1, control.io_regWrite, UInt<1>("h0")) @[InstructionDecode.scala 168:57 170:21 173:21]
    node registerRs1 = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 192:38]
    node registerRs2 = bits(io_id_instruction, 24, 20) @[InstructionDecode.scala 193:38]
    node _T_2 = eq(io_ctl_vset, UInt<1>("h1")) @[InstructionDecode.scala 196:20]
    node _registers_io_writeData_T = asUInt(io_vl) @[InstructionDecode.scala 198:37]
    node _registers_io_writeData_T_1 = mux(io_csr_Wb, io_csr_Wb_data, io_writeData) @[InstructionDecode.scala 201:34]
    node _registers_io_writeEnable_T = or(io_ctl_writeEnable, io_csr_Wb) @[InstructionDecode.scala 202:52]
    node _GEN_2 = mux(_T_2, io_ctl_vset, _registers_io_writeEnable_T) @[InstructionDecode.scala 196:28 197:30 202:30]
    node _GEN_3 = mux(_T_2, _registers_io_writeData_T, _registers_io_writeData_T_1) @[InstructionDecode.scala 196:28 198:28 201:28]
    node _GEN_4 = mux(_T_2, io_wb_addr, io_writeReg) @[InstructionDecode.scala 196:28 199:31 203:31]
    node _v_registers_io_vs1_addr_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 210:47]
    node _v_registers_io_vs2_addr_T = bits(io_id_instruction, 24, 20) @[InstructionDecode.scala 211:47]
    node _v_registers_io_vs3_addr_T = bits(io_id_instruction, 11, 7) @[InstructionDecode.scala 212:47]
    node _io_vs1_addr_T = bits(io_id_instruction, 19, 15) @[InstructionDecode.scala 223:35]
    node _io_vs2_addr_T = bits(io_id_instruction, 24, 20) @[InstructionDecode.scala 224:35]
    node _io_vd_addr_T = bits(io_id_instruction, 11, 7) @[InstructionDecode.scala 225:34]
    node _T_3 = eq(io_writeReg, registerRs1) @[InstructionDecode.scala 236:43]
    node _T_4 = and(io_ctl_writeEnable, _T_3) @[InstructionDecode.scala 236:27]
    node _T_5 = eq(registerRs1, UInt<1>("h0")) @[InstructionDecode.scala 237:22]
    node _GEN_5 = mux(_T_5, UInt<1>("h0"), io_writeData) @[InstructionDecode.scala 237:30 238:20 240:20]
    node _GEN_6 = mux(_T_4, _GEN_5, registers.io_readData_0) @[InstructionDecode.scala 236:60 243:18]
    node _T_6 = eq(io_writeReg, registerRs2) @[InstructionDecode.scala 245:43]
    node _T_7 = and(io_ctl_writeEnable, _T_6) @[InstructionDecode.scala 245:27]
    node _T_8 = eq(registerRs2, UInt<1>("h0")) @[InstructionDecode.scala 246:22]
    node _GEN_7 = mux(_T_8, UInt<1>("h0"), io_writeData) @[InstructionDecode.scala 246:30 247:20 249:20]
    node _GEN_8 = mux(_T_7, _GEN_7, registers.io_readData_1) @[InstructionDecode.scala 245:60 252:18]
    node _io_v_z_imm_T = bits(io_id_instruction, 30, 20) @[InstructionDecode.scala 272:34]
    node _io_v_z_imm_T_1 = asSInt(_io_v_z_imm_T) @[InstructionDecode.scala 272:43]
    node _T_9 = bits(io_ex_mem_ins, 11, 7) @[InstructionDecode.scala 281:37]
    node _T_10 = eq(registerRs1, _T_9) @[InstructionDecode.scala 281:20]
    node _T_11 = bits(io_mem_wb_ins, 11, 7) @[InstructionDecode.scala 283:43]
    node _T_12 = eq(registerRs1, _T_11) @[InstructionDecode.scala 283:26]
    node _GEN_9 = mux(_T_12, io_mem_wb_result, io_readData1) @[InstructionDecode.scala 283:52 284:14 287:14]
    node _GEN_10 = mux(_T_10, io_ex_mem_result, _GEN_9) @[InstructionDecode.scala 281:46 282:12]
    node _T_13 = bits(io_ex_mem_ins, 11, 7) @[InstructionDecode.scala 289:37]
    node _T_14 = eq(registerRs2, _T_13) @[InstructionDecode.scala 289:20]
    node _T_15 = bits(io_mem_wb_ins, 11, 7) @[InstructionDecode.scala 291:43]
    node _T_16 = eq(registerRs2, _T_15) @[InstructionDecode.scala 291:26]
    node _GEN_11 = mux(_T_16, io_mem_wb_result, io_readData2) @[InstructionDecode.scala 291:52 292:14 295:14]
    node _GEN_12 = mux(_T_14, io_ex_mem_result, _GEN_11) @[InstructionDecode.scala 289:46 290:12]
    node _bu_io_funct3_T = bits(io_id_instruction, 14, 12) @[InstructionDecode.scala 301:36]
    node _T_17 = bits(io_ex_ins, 11, 7) @[InstructionDecode.scala 309:35]
    node _T_18 = eq(registerRs1, _T_17) @[InstructionDecode.scala 309:22]
    node _T_19 = bits(io_ex_mem_ins, 11, 7) @[InstructionDecode.scala 311:45]
    node _T_20 = eq(registerRs1, _T_19) @[InstructionDecode.scala 311:28]
    node _T_21 = bits(io_mem_wb_ins, 11, 7) @[InstructionDecode.scala 313:43]
    node _T_22 = eq(registerRs1, _T_21) @[InstructionDecode.scala 313:26]
    node _T_23 = bits(io_ex_ins, 11, 7) @[InstructionDecode.scala 315:39]
    node _T_24 = eq(registerRs1, _T_23) @[InstructionDecode.scala 315:26]
    node _GEN_13 = mux(_T_24, io_ex_result, io_readData1) @[InstructionDecode.scala 315:47 316:14 318:16]
    node _GEN_14 = mux(_T_22, io_mem_wb_result, _GEN_13) @[InstructionDecode.scala 313:52 314:14]
    node _GEN_15 = mux(_T_20, io_ex_mem_result, _GEN_14) @[InstructionDecode.scala 311:54 312:14]
    node _GEN_16 = mux(_T_18, io_ex_result, _GEN_15) @[InstructionDecode.scala 309:43 310:16]
    node _T_25 = eq(io_ctl_jump, UInt<1>("h1")) @[InstructionDecode.scala 322:20]
    node _io_pcPlusOffset_T = add(io_pcAddress, io_immediate) @[InstructionDecode.scala 323:37]
    node _io_pcPlusOffset_T_1 = tail(_io_pcPlusOffset_T, 1) @[InstructionDecode.scala 323:37]
    node _T_26 = eq(io_ctl_jump, UInt<2>("h2")) @[InstructionDecode.scala 324:26]
    node j_offset = _GEN_16 @[InstructionDecode.scala 308:22]
    node _io_pcPlusOffset_T_2 = add(j_offset, io_immediate) @[InstructionDecode.scala 325:35]
    node _io_pcPlusOffset_T_3 = tail(_io_pcPlusOffset_T_2, 1) @[InstructionDecode.scala 325:35]
    node _io_pcPlusOffset_T_4 = add(io_pcAddress, immediate.io_out) @[InstructionDecode.scala 328:39]
    node _io_pcPlusOffset_T_5 = tail(_io_pcPlusOffset_T_4, 1) @[InstructionDecode.scala 328:39]
    node _GEN_17 = mux(_T_26, _io_pcPlusOffset_T_3, _io_pcPlusOffset_T_5) @[InstructionDecode.scala 324:35 325:23 328:23]
    node _GEN_18 = mux(_T_25, _io_pcPlusOffset_T_1, _GEN_17) @[InstructionDecode.scala 322:29 323:21]
    node _T_27 = neq(io_ctl_jump, UInt<1>("h0")) @[InstructionDecode.scala 331:35]
    node _T_28 = or(bu.io_taken, _T_27) @[InstructionDecode.scala 331:20]
    node _GEN_19 = mux(_T_28, UInt<1>("h1"), UInt<1>("h0")) @[InstructionDecode.scala 331:44 332:14 334:14]
    node _io_writeRegAddress_T = bits(io_id_instruction, 11, 7) @[InstructionDecode.scala 340:42]
    node _io_func3_T = bits(io_id_instruction, 14, 12) @[InstructionDecode.scala 341:32]
    node _io_func6_T = bits(io_id_instruction, 31, 26) @[InstructionDecode.scala 342:32]
    node _T_29 = bits(io_id_instruction, 6, 0) @[InstructionDecode.scala 343:26]
    node _T_30 = eq(_T_29, UInt<6>("h33")) @[InstructionDecode.scala 343:32]
    node _T_31 = bits(io_id_instruction, 6, 0) @[InstructionDecode.scala 343:71]
    node _T_32 = eq(_T_31, UInt<5>("h13")) @[InstructionDecode.scala 343:77]
    node _T_33 = eq(io_func3, UInt<3>("h5")) @[InstructionDecode.scala 343:107]
    node _T_34 = and(_T_32, _T_33) @[InstructionDecode.scala 343:95]
    node _T_35 = or(_T_30, _T_34) @[InstructionDecode.scala 343:50]
    node _io_func7_T = bits(io_id_instruction, 31, 25) @[InstructionDecode.scala 344:34]
    node _GEN_20 = mux(_T_35, _io_func7_T, UInt<1>("h0")) @[InstructionDecode.scala 343:117 344:14 346:14]
    node _io_stall_T = eq(io_func7, UInt<1>("h1")) @[InstructionDecode.scala 349:24]
    node _io_stall_T_1 = eq(io_func3, UInt<3>("h4")) @[InstructionDecode.scala 349:45]
    node _io_stall_T_2 = eq(io_func3, UInt<3>("h5")) @[InstructionDecode.scala 349:65]
    node _io_stall_T_3 = or(_io_stall_T_1, _io_stall_T_2) @[InstructionDecode.scala 349:53]
    node _io_stall_T_4 = eq(io_func3, UInt<3>("h6")) @[InstructionDecode.scala 349:85]
    node _io_stall_T_5 = or(_io_stall_T_3, _io_stall_T_4) @[InstructionDecode.scala 349:73]
    node _io_stall_T_6 = eq(io_func3, UInt<3>("h7")) @[InstructionDecode.scala 349:105]
    node _io_stall_T_7 = or(_io_stall_T_5, _io_stall_T_6) @[InstructionDecode.scala 349:93]
    node _io_stall_T_8 = and(_io_stall_T, _io_stall_T_7) @[InstructionDecode.scala 349:32]
    node _T_36 = mux(io_ex_mem_mem_read, io_dmem_data, io_ex_mem_result) @[InstructionDecode.scala 353:15]
    node _csr_io_i_data_T = eq(UInt<1>("h1"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_1 = mux(_csr_io_i_data_T, io_ex_result, registers.io_readData_1) @[Mux.scala 81:58]
    node _csr_io_i_data_T_2 = eq(UInt<2>("h2"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_3 = mux(_csr_io_i_data_T_2, _T_36, _csr_io_i_data_T_1) @[Mux.scala 81:58]
    node _csr_io_i_data_T_4 = eq(UInt<2>("h3"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_5 = mux(_csr_io_i_data_T_4, io_writeData, _csr_io_i_data_T_3) @[Mux.scala 81:58]
    node _csr_io_i_data_T_6 = eq(UInt<3>("h4"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_7 = mux(_csr_io_i_data_T_6, io_csr_Ex_data, _csr_io_i_data_T_5) @[Mux.scala 81:58]
    node _csr_io_i_data_T_8 = eq(UInt<3>("h5"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_9 = mux(_csr_io_i_data_T_8, io_csr_Mem_data, _csr_io_i_data_T_7) @[Mux.scala 81:58]
    node _csr_io_i_data_T_10 = eq(UInt<3>("h6"), csrController.io_forwardRS1) @[Mux.scala 81:61]
    node _csr_io_i_data_T_11 = mux(_csr_io_i_data_T_10, io_csr_Wb_data, _csr_io_i_data_T_9) @[Mux.scala 81:58]
    node input1 = _GEN_10 @[InstructionDecode.scala 278:20]
    node input2 = _GEN_12 @[InstructionDecode.scala 279:20]
    io_immediate <= immediate.io_out @[InstructionDecode.scala 258:16]
    io_writeRegAddress <= _io_writeRegAddress_T @[InstructionDecode.scala 340:22]
    io_readData1 <= _GEN_6
    io_readData2 <= _GEN_8
    io_func7 <= _GEN_20
    io_func3 <= _io_func3_T @[InstructionDecode.scala 341:12]
    io_func6 <= _io_func6_T @[InstructionDecode.scala 342:12]
    io_ctl_aluSrc <= control.io_aluSrc @[InstructionDecode.scala 162:17]
    io_ctl_memToReg <= control.io_memToReg @[InstructionDecode.scala 166:19]
    io_ctl_regWrite <= _GEN_1
    io_ctl_memRead <= control.io_memRead @[InstructionDecode.scala 165:18]
    io_ctl_memWrite <= _GEN_0
    io_ctl_branch <= control.io_branch @[InstructionDecode.scala 164:17]
    io_ctl_aluOp <= control.io_aluOp @[InstructionDecode.scala 161:16]
    io_ctl_jump <= control.io_jump @[InstructionDecode.scala 167:15]
    io_ctl_v_RegWrite <= Vcontrol.io_RegWrite @[InstructionDecode.scala 179:21]
    io_ctl_v_opBsel <= Vcontrol.io_opBsel @[InstructionDecode.scala 180:19]
    io_ctl_v_Ex_sel <= Vcontrol.io_Ex_sel @[InstructionDecode.scala 181:19]
    io_ctl_v_aluop <= Vcontrol.io_aluop @[InstructionDecode.scala 182:18]
    io_ctl_v_vset <= Vcontrol.io_vset @[InstructionDecode.scala 183:17]
    io_ctl_v_load <= pad(Vcontrol.io_v_load, 4) @[InstructionDecode.scala 184:17]
    io_ctl_v_ins <= Vcontrol.io_v_ins @[InstructionDecode.scala 185:16]
    io_ctl_v_memRead <= Vcontrol.io_V_MemRead @[InstructionDecode.scala 186:20]
    io_ctl_v_memWrite <= Vcontrol.io_memWrite @[InstructionDecode.scala 187:21]
    io_ctl_v_reg_read <= Vcontrol.io_RegRead @[InstructionDecode.scala 188:21]
    io_vs0_data <= v_registers.io_vs0_data @[InstructionDecode.scala 217:15]
    io_vs1_data <= v_registers.io_vs1_data @[InstructionDecode.scala 218:15]
    io_vs2_data <= v_registers.io_vs2_data @[InstructionDecode.scala 219:15]
    io_reg_write <= Vcontrol.io_RegWrite @[InstructionDecode.scala 222:16]
    io_vs1_addr <= _io_vs1_addr_T @[InstructionDecode.scala 223:15]
    io_vs2_addr <= _io_vs2_addr_T @[InstructionDecode.scala 224:15]
    io_vd_addr <= _io_vd_addr_T @[InstructionDecode.scala 225:14]
    io_vs3_data <= v_registers.io_vs3_data @[InstructionDecode.scala 221:15]
    io_v_z_imm <= pad(_io_v_z_imm_T_1, 32) @[InstructionDecode.scala 272:14]
    io_v_addi_imm <= v_immediate.io_addi_imm @[InstructionDecode.scala 263:17]
    io_vtypei_out <= asSInt(bits(vec_csr.io_vtype_out, 10, 0)) @[InstructionDecode.scala 274:17]
    io_vl_out <= vec_csr.io_vl_out @[InstructionDecode.scala 273:13]
    io_vstart_out <= vec_csr.io_vstart_out @[InstructionDecode.scala 275:17]
    io_ctl_aluSrc1 <= control.io_aluSrc1 @[InstructionDecode.scala 163:18]
    io_hdu_pcWrite <= hdu.io_pc_write @[InstructionDecode.scala 155:18]
    io_hdu_if_reg_write <= hdu.io_if_reg_write @[InstructionDecode.scala 156:23]
    io_pcSrc <= _GEN_19
    io_pcPlusOffset <= _GEN_18
    io_ifid_flush <= hdu.io_ifid_flush @[InstructionDecode.scala 338:17]
    io_stall <= _io_stall_T_8 @[InstructionDecode.scala 349:12]
    io_csr_o_data <= csr.io_o_data @[InstructionDecode.scala 126:31]
    io_is_csr <= _io_is_csr_T_1 @[InstructionDecode.scala 125:31]
    io_fscr_o_data <= csr.io_fcsr_o_data @[InstructionDecode.scala 127:31]
    io_rs_addr_0 <= registerRs1 @[InstructionDecode.scala 368:35]
    io_rs_addr_1 <= registerRs2 @[InstructionDecode.scala 368:35]
    csr.clock <= clock
    csr.reset <= reset
    csr.io_i_misa_value <= io_csr_i_misa @[InstructionDecode.scala 118:31]
    csr.io_i_mhartid_value <= io_csr_i_mhartid @[InstructionDecode.scala 119:31]
    csr.io_i_data <= _csr_io_i_data_T_11 @[InstructionDecode.scala 360:17]
    csr.io_i_imm <= _csr_io_i_imm_T @[InstructionDecode.scala 120:31]
    csr.io_i_opr <= _csr_io_i_opr_T @[InstructionDecode.scala 121:31]
    csr.io_i_addr <= _csr_io_i_addr_T @[InstructionDecode.scala 122:31]
    csr.io_i_w_en <= _csr_io_i_w_en_T_2 @[InstructionDecode.scala 123:31]
    csrController.clock <= clock
    csrController.reset <= reset
    csrController.io_regWrExecute <= io_id_ex_regWr @[InstructionDecode.scala 130:36]
    csrController.io_rdSelExecute <= io_id_ex_rd @[InstructionDecode.scala 131:36]
    csrController.io_csrWrExecute <= io_csr_Ex @[InstructionDecode.scala 132:36]
    csrController.io_regWrMemory <= io_ex_mem_regWr @[InstructionDecode.scala 133:36]
    csrController.io_rdSelMemory <= io_ex_mem_rd @[InstructionDecode.scala 134:36]
    csrController.io_csrWrMemory <= io_csr_Mem @[InstructionDecode.scala 135:36]
    csrController.io_regWrWriteback <= io_ctl_writeEnable @[InstructionDecode.scala 136:36]
    csrController.io_rdSelWriteback <= io_writeReg @[InstructionDecode.scala 137:36]
    csrController.io_csrWrWriteback <= io_csr_Wb @[InstructionDecode.scala 138:36]
    csrController.io_rs1SelDecode <= _csrController_io_rs1SelDecode_T @[InstructionDecode.scala 139:36]
    csrController.io_csrInstDecode <= _csrController_io_csrInstDecode_T_1 @[InstructionDecode.scala 140:36]
    csrController.io_csrInstIsImmd <= UInt<1>("h0") @[InstructionDecode.scala 141:36]
    hdu.clock <= clock
    hdu.reset <= reset
    hdu.io_id_ex_memRead <= io_id_ex_mem_read @[InstructionDecode.scala 146:24]
    hdu.io_ex_mem_memRead <= io_ex_mem_mem_read @[InstructionDecode.scala 147:25]
    hdu.io_id_ex_branch <= io_id_ex_branch @[InstructionDecode.scala 149:23]
    hdu.io_id_ex_rd <= io_id_ex_rd @[InstructionDecode.scala 148:19]
    hdu.io_ex_mem_rd <= io_ex_mem_rd @[InstructionDecode.scala 150:20]
    hdu.io_id_rs1 <= _hdu_io_id_rs1_T @[InstructionDecode.scala 151:17]
    hdu.io_id_rs2 <= _hdu_io_id_rs2_T @[InstructionDecode.scala 152:17]
    hdu.io_dmem_resp_valid <= io_dmem_resp_valid @[InstructionDecode.scala 145:26]
    hdu.io_taken <= bu.io_taken @[InstructionDecode.scala 305:16]
    hdu.io_jump <= io_ctl_jump @[InstructionDecode.scala 153:15]
    hdu.io_branch <= io_ctl_branch @[InstructionDecode.scala 154:17]
    control.clock <= clock
    control.reset <= reset
    control.io_in <= io_id_instruction @[InstructionDecode.scala 160:17]
    Vcontrol.clock <= clock
    Vcontrol.reset <= reset
    Vcontrol.io_Instruction <= io_id_instruction @[InstructionDecode.scala 178:27]
    registers.clock <= clock
    registers.reset <= reset
    registers.io_readAddress_0 <= registerRs1 @[InstructionDecode.scala 194:31]
    registers.io_readAddress_1 <= registerRs2 @[InstructionDecode.scala 195:31]
    registers.io_writeEnable <= _GEN_2
    registers.io_writeAddress <= _GEN_4
    registers.io_writeData <= _GEN_3
    v_registers.clock <= clock
    v_registers.reset <= reset
    v_registers.io_ins <= io_id_instruction @[InstructionDecode.scala 208:22]
    v_registers.io_vs1_addr <= _v_registers_io_vs1_addr_T @[InstructionDecode.scala 210:27]
    v_registers.io_vs2_addr <= _v_registers_io_vs2_addr_T @[InstructionDecode.scala 211:27]
    v_registers.io_vs3_addr <= _v_registers_io_vs3_addr_T @[InstructionDecode.scala 212:27]
    v_registers.io_vd_addr <= io_wb_addr @[InstructionDecode.scala 213:26]
    v_registers.io_lmul_count <= io_id_lmul_count @[InstructionDecode.scala 226:29]
    v_registers.io_lmul_vs1in_vs2in <= io_id_lmul_vs1in_vs2in @[InstructionDecode.scala 227:35]
    v_registers.io_id_vc3 <= io_id_vc3 @[InstructionDecode.scala 228:25]
    v_registers.io_vd_data <= io_write_data @[InstructionDecode.scala 209:26]
    v_registers.io_reg_write <= io_wb_RegWrite @[InstructionDecode.scala 214:28]
    v_registers.io_reg_read <= Vcontrol.io_RegRead @[InstructionDecode.scala 215:27]
    immediate.clock <= clock
    immediate.reset <= reset
    immediate.io_instruction <= io_id_instruction @[InstructionDecode.scala 257:28]
    v_immediate.clock <= clock
    v_immediate.reset <= reset
    v_immediate.io_instruction <= io_id_instruction @[InstructionDecode.scala 262:30]
    vec_csr.clock <= clock
    vec_csr.reset <= reset
    vec_csr.io_vtypei <= io_vtypei @[InstructionDecode.scala 269:21]
    vec_csr.io_vl <= io_vl @[InstructionDecode.scala 268:17]
    vec_csr.io_vset <= io_ctl_vset @[InstructionDecode.scala 270:19]
    bu.clock <= clock
    bu.reset <= reset
    bu.io_branch <= io_ctl_branch @[InstructionDecode.scala 300:16]
    bu.io_funct3 <= _bu_io_funct3_T @[InstructionDecode.scala 301:16]
    bu.io_rd1 <= input1 @[InstructionDecode.scala 302:13]
    bu.io_rd2 <= input2 @[InstructionDecode.scala 303:13]
    bu.io_take_branch <= hdu.io_take_branch @[InstructionDecode.scala 304:21]

  module ALU :
    input clock : Clock
    input reset : UInt<1>
    input io_input1 : UInt<32>
    input io_input2 : UInt<32>
    input io_aluCtl : UInt<4>
    output io_zero : UInt<1>
    output io_result : UInt<32>

    node _io_result_T = eq(io_aluCtl, UInt<1>("h0")) @[ALU.scala 17:18]
    node _io_result_T_1 = and(io_input1, io_input2) @[ALU.scala 17:41]
    node _io_result_T_2 = eq(io_aluCtl, UInt<1>("h1")) @[ALU.scala 18:18]
    node _io_result_T_3 = or(io_input1, io_input2) @[ALU.scala 18:41]
    node _io_result_T_4 = eq(io_aluCtl, UInt<2>("h2")) @[ALU.scala 19:18]
    node _io_result_T_5 = add(io_input1, io_input2) @[ALU.scala 19:41]
    node _io_result_T_6 = tail(_io_result_T_5, 1) @[ALU.scala 19:41]
    node _io_result_T_7 = eq(io_aluCtl, UInt<2>("h3")) @[ALU.scala 20:18]
    node _io_result_T_8 = sub(io_input1, io_input2) @[ALU.scala 20:41]
    node _io_result_T_9 = tail(_io_result_T_8, 1) @[ALU.scala 20:41]
    node _io_result_T_10 = eq(io_aluCtl, UInt<3>("h4")) @[ALU.scala 21:18]
    node _io_result_T_11 = asSInt(io_input1) @[ALU.scala 21:41]
    node _io_result_T_12 = asSInt(io_input2) @[ALU.scala 21:60]
    node _io_result_T_13 = lt(_io_result_T_11, _io_result_T_12) @[ALU.scala 21:48]
    node _io_result_T_14 = eq(io_aluCtl, UInt<3>("h5")) @[ALU.scala 22:18]
    node _io_result_T_15 = lt(io_input1, io_input2) @[ALU.scala 22:41]
    node _io_result_T_16 = eq(io_aluCtl, UInt<3>("h6")) @[ALU.scala 23:18]
    node _io_result_T_17 = bits(io_input2, 4, 0) @[ALU.scala 23:53]
    node _io_result_T_18 = dshl(io_input1, _io_result_T_17) @[ALU.scala 23:41]
    node _io_result_T_19 = eq(io_aluCtl, UInt<3>("h7")) @[ALU.scala 24:18]
    node _io_result_T_20 = bits(io_input2, 4, 0) @[ALU.scala 24:53]
    node _io_result_T_21 = dshr(io_input1, _io_result_T_20) @[ALU.scala 24:41]
    node _io_result_T_22 = eq(io_aluCtl, UInt<4>("h8")) @[ALU.scala 25:18]
    node _io_result_T_23 = asSInt(io_input1) @[ALU.scala 25:41]
    node _io_result_T_24 = bits(io_input2, 4, 0) @[ALU.scala 25:60]
    node _io_result_T_25 = dshr(_io_result_T_23, _io_result_T_24) @[ALU.scala 25:48]
    node _io_result_T_26 = asUInt(_io_result_T_25) @[ALU.scala 25:68]
    node _io_result_T_27 = eq(io_aluCtl, UInt<4>("h9")) @[ALU.scala 26:18]
    node _io_result_T_28 = xor(io_input1, io_input2) @[ALU.scala 26:41]
    node _io_result_T_29 = mux(_io_result_T_27, _io_result_T_28, UInt<1>("h0")) @[Mux.scala 101:16]
    node _io_result_T_30 = mux(_io_result_T_22, _io_result_T_26, _io_result_T_29) @[Mux.scala 101:16]
    node _io_result_T_31 = mux(_io_result_T_19, _io_result_T_21, _io_result_T_30) @[Mux.scala 101:16]
    node _io_result_T_32 = mux(_io_result_T_16, _io_result_T_18, _io_result_T_31) @[Mux.scala 101:16]
    node _io_result_T_33 = mux(_io_result_T_14, _io_result_T_15, _io_result_T_32) @[Mux.scala 101:16]
    node _io_result_T_34 = mux(_io_result_T_10, _io_result_T_13, _io_result_T_33) @[Mux.scala 101:16]
    node _io_result_T_35 = mux(_io_result_T_7, _io_result_T_9, _io_result_T_34) @[Mux.scala 101:16]
    node _io_result_T_36 = mux(_io_result_T_4, _io_result_T_6, _io_result_T_35) @[Mux.scala 101:16]
    node _io_result_T_37 = mux(_io_result_T_2, _io_result_T_3, _io_result_T_36) @[Mux.scala 101:16]
    node _io_result_T_38 = mux(_io_result_T, _io_result_T_1, _io_result_T_37) @[Mux.scala 101:16]
    io_zero is invalid
    io_result <= bits(_io_result_T_38, 31, 0) @[ALU.scala 14:13]

  module AluControl :
    input clock : Clock
    input reset : UInt<1>
    input io_aluOp : UInt<2>
    input io_f7 : UInt<1>
    input io_f3 : UInt<3>
    input io_aluSrc : UInt<1>
    output io_out : UInt<4>

    node _T = eq(io_aluOp, UInt<1>("h0")) @[AluControl.scala 33:17]
    node _T_1 = eq(UInt<1>("h0"), io_f3) @[AluControl.scala 36:19]
    node _T_2 = eq(io_aluSrc, UInt<1>("h0")) @[AluControl.scala 38:14]
    node _T_3 = eq(io_f7, UInt<1>("h0")) @[AluControl.scala 38:34]
    node _T_4 = or(_T_2, _T_3) @[AluControl.scala 38:25]
    node _GEN_0 = mux(_T_4, UInt<2>("h2"), UInt<2>("h3")) @[AluControl.scala 38:43 39:18 42:20]
    node _T_5 = eq(UInt<1>("h1"), io_f3) @[AluControl.scala 36:19]
    node _T_6 = eq(UInt<2>("h2"), io_f3) @[AluControl.scala 36:19]
    node _T_7 = eq(UInt<2>("h3"), io_f3) @[AluControl.scala 36:19]
    node _T_8 = eq(UInt<3>("h5"), io_f3) @[AluControl.scala 36:19]
    node _T_9 = eq(io_f7, UInt<1>("h0")) @[AluControl.scala 55:20]
    node _GEN_1 = mux(_T_9, UInt<3>("h7"), UInt<4>("h8")) @[AluControl.scala 55:29 56:18 58:18]
    node _T_10 = eq(UInt<3>("h7"), io_f3) @[AluControl.scala 36:19]
    node _T_11 = eq(UInt<3>("h6"), io_f3) @[AluControl.scala 36:19]
    node _T_12 = eq(UInt<3>("h4"), io_f3) @[AluControl.scala 36:19]
    node _GEN_2 = mux(_T_12, UInt<4>("h9"), UInt<4>("hf")) @[AluControl.scala 31:10 36:19 68:16]
    node _GEN_3 = mux(_T_11, UInt<1>("h1"), _GEN_2) @[AluControl.scala 36:19 65:16]
    node _GEN_4 = mux(_T_10, UInt<1>("h0"), _GEN_3) @[AluControl.scala 36:19 62:16]
    node _GEN_5 = mux(_T_8, _GEN_1, _GEN_4) @[AluControl.scala 36:19]
    node _GEN_6 = mux(_T_7, UInt<3>("h5"), _GEN_5) @[AluControl.scala 36:19 52:16]
    node _GEN_7 = mux(_T_6, UInt<3>("h4"), _GEN_6) @[AluControl.scala 36:19 49:16]
    node _GEN_8 = mux(_T_5, UInt<3>("h6"), _GEN_7) @[AluControl.scala 36:19 46:16]
    node _GEN_9 = mux(_T_1, _GEN_0, _GEN_8) @[AluControl.scala 36:19]
    node _GEN_10 = mux(_T, UInt<2>("h2"), _GEN_9) @[AluControl.scala 33:26 34:12]
    io_out <= _GEN_10

  module ForwardingUnit :
    input clock : Clock
    input reset : UInt<1>
    input io_ex_reg_rd : UInt<5>
    input io_mem_reg_rd : UInt<5>
    input io_reg_rs1 : UInt<5>
    input io_reg_rs2 : UInt<5>
    input io_ex_regWrite : UInt<1>
    input io_mem_regWrite : UInt<1>
    input io_ex_reg_vd : UInt<5>
    input io_mem_reg_vd : UInt<5>
    input io_reg_vs1 : UInt<5>
    input io_reg_vs2 : UInt<5>
    input io_reg_vs3 : UInt<5>
    input io_ex_reg_write : UInt<1>
    input io_mem_reg_write : UInt<1>
    output io_forwardA : UInt<2>
    output io_forwardB : UInt<2>
    output io_forwardC : UInt<2>

    node _T = eq(io_reg_rs1, io_ex_reg_rd) @[ForwardingUnit.scala 34:19]
    node _T_1 = neq(io_ex_reg_rd, UInt<1>("h0")) @[ForwardingUnit.scala 34:52]
    node _T_2 = and(_T, _T_1) @[ForwardingUnit.scala 34:36]
    node _T_3 = and(_T_2, io_ex_regWrite) @[ForwardingUnit.scala 34:60]
    node _T_4 = eq(io_reg_vs1, io_ex_reg_vd) @[ForwardingUnit.scala 36:25]
    node _T_5 = neq(io_ex_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 36:58]
    node _T_6 = and(_T_4, _T_5) @[ForwardingUnit.scala 36:42]
    node _T_7 = and(_T_6, io_ex_reg_write) @[ForwardingUnit.scala 36:66]
    node _T_8 = eq(io_reg_rs1, io_mem_reg_rd) @[ForwardingUnit.scala 38:25]
    node _T_9 = neq(io_mem_reg_rd, UInt<1>("h0")) @[ForwardingUnit.scala 38:60]
    node _T_10 = and(_T_8, _T_9) @[ForwardingUnit.scala 38:43]
    node _T_11 = and(_T_10, io_mem_regWrite) @[ForwardingUnit.scala 38:68]
    node _T_12 = eq(io_reg_vs1, io_mem_reg_vd) @[ForwardingUnit.scala 40:25]
    node _T_13 = neq(io_mem_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 40:60]
    node _T_14 = and(_T_12, _T_13) @[ForwardingUnit.scala 40:43]
    node _T_15 = and(_T_14, io_mem_reg_write) @[ForwardingUnit.scala 40:68]
    node _GEN_0 = mux(_T_15, UInt<2>("h2"), UInt<1>("h0")) @[ForwardingUnit.scala 40:88 41:17 43:17]
    node _GEN_1 = mux(_T_11, UInt<2>("h2"), _GEN_0) @[ForwardingUnit.scala 38:87 39:17]
    node _GEN_2 = mux(_T_7, UInt<1>("h1"), _GEN_1) @[ForwardingUnit.scala 36:85 37:17]
    node _GEN_3 = mux(_T_3, UInt<1>("h1"), _GEN_2) @[ForwardingUnit.scala 34:78 35:17]
    node _T_16 = eq(io_reg_rs2, io_ex_reg_rd) @[ForwardingUnit.scala 46:19]
    node _T_17 = neq(io_ex_reg_rd, UInt<1>("h0")) @[ForwardingUnit.scala 46:52]
    node _T_18 = and(_T_16, _T_17) @[ForwardingUnit.scala 46:36]
    node _T_19 = and(_T_18, io_ex_regWrite) @[ForwardingUnit.scala 46:60]
    node _T_20 = eq(io_reg_vs2, io_ex_reg_vd) @[ForwardingUnit.scala 48:25]
    node _T_21 = neq(io_ex_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 48:58]
    node _T_22 = and(_T_20, _T_21) @[ForwardingUnit.scala 48:42]
    node _T_23 = and(_T_22, io_ex_reg_write) @[ForwardingUnit.scala 48:66]
    node _T_24 = eq(io_reg_rs2, io_mem_reg_rd) @[ForwardingUnit.scala 50:25]
    node _T_25 = neq(io_mem_reg_rd, UInt<1>("h0")) @[ForwardingUnit.scala 50:60]
    node _T_26 = and(_T_24, _T_25) @[ForwardingUnit.scala 50:43]
    node _T_27 = and(_T_26, io_mem_regWrite) @[ForwardingUnit.scala 50:68]
    node _T_28 = eq(io_reg_vs2, io_mem_reg_vd) @[ForwardingUnit.scala 52:25]
    node _T_29 = neq(io_mem_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 52:60]
    node _T_30 = and(_T_28, _T_29) @[ForwardingUnit.scala 52:43]
    node _T_31 = and(_T_30, io_mem_reg_write) @[ForwardingUnit.scala 52:68]
    node _GEN_4 = mux(_T_31, UInt<2>("h2"), UInt<1>("h0")) @[ForwardingUnit.scala 52:88 53:17 55:17]
    node _GEN_5 = mux(_T_27, UInt<2>("h2"), _GEN_4) @[ForwardingUnit.scala 50:87 51:17]
    node _GEN_6 = mux(_T_23, UInt<1>("h1"), _GEN_5) @[ForwardingUnit.scala 48:85 49:17]
    node _GEN_7 = mux(_T_19, UInt<1>("h1"), _GEN_6) @[ForwardingUnit.scala 46:78 47:17]
    node _T_32 = eq(io_reg_vs3, io_ex_reg_vd) @[ForwardingUnit.scala 58:19]
    node _T_33 = neq(io_ex_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 58:52]
    node _T_34 = and(_T_32, _T_33) @[ForwardingUnit.scala 58:36]
    node _T_35 = and(_T_34, io_ex_reg_write) @[ForwardingUnit.scala 58:60]
    node _T_36 = eq(io_reg_vs3, io_mem_reg_vd) @[ForwardingUnit.scala 60:25]
    node _T_37 = neq(io_mem_reg_vd, UInt<1>("h0")) @[ForwardingUnit.scala 60:60]
    node _T_38 = and(_T_36, _T_37) @[ForwardingUnit.scala 60:43]
    node _T_39 = and(_T_38, io_mem_reg_write) @[ForwardingUnit.scala 60:68]
    node _GEN_8 = mux(_T_39, UInt<2>("h2"), UInt<1>("h0")) @[ForwardingUnit.scala 60:88 61:17 64:17]
    node _GEN_9 = mux(_T_35, UInt<1>("h1"), _GEN_8) @[ForwardingUnit.scala 58:79 59:17]
    io_forwardA <= _GEN_3
    io_forwardB <= _GEN_7
    io_forwardC <= _GEN_9

  module Alu_Control :
    input clock : Clock
    input reset : UInt<1>
    input io_func3 : UInt<3>
    input io_aluOp : UInt<3>
    input io_func6 : UInt<6>
    output io_aluc : UInt<9>

    node _T = eq(io_aluOp, UInt<1>("h0")) @[Valucontrol.scala 14:20]
    node _io_aluc_T = cat(UInt<1>("h0"), io_func3) @[Cat.scala 33:92]
    node _T_1 = eq(io_aluOp, UInt<1>("h1")) @[Valucontrol.scala 17:26]
    node _io_aluc_T_1 = cat(io_func6, io_func3) @[Cat.scala 33:92]
    node _T_2 = eq(io_aluOp, UInt<2>("h2")) @[Valucontrol.scala 19:26]
    node _io_aluc_T_2 = cat(io_func6, io_func3) @[Cat.scala 33:92]
    node _T_3 = eq(io_aluOp, UInt<2>("h3")) @[Valucontrol.scala 21:26]
    node _io_aluc_T_3 = cat(io_func6, io_func3) @[Cat.scala 33:92]
    node _GEN_0 = mux(_T_3, _io_aluc_T_3, UInt<1>("h0")) @[Valucontrol.scala 21:35 22:17 24:17]
    node _GEN_1 = mux(_T_2, _io_aluc_T_2, _GEN_0) @[Valucontrol.scala 19:35 20:17]
    node _GEN_2 = mux(_T_1, _io_aluc_T_1, _GEN_1) @[Valucontrol.scala 17:35 18:17]
    node _GEN_3 = mux(_T, _io_aluc_T, _GEN_2) @[Valucontrol.scala 14:29 15:17]
    io_aluc <= _GEN_3

  module VALU :
    input clock : Clock
    input reset : UInt<1>
    input io_in_A : SInt<32>
    input io_in_B : SInt<32>
    input io_vs1 : SInt<128>
    input io_vs2 : SInt<128>
    input io_vs0 : SInt<128>
    input io_vd : SInt<128>
    input io_vl : UInt<32>
    input io_vstart : UInt<32>
    input io_vma : UInt<1>
    input io_vta : UInt<1>
    input io_vm : UInt<1>
    input io_vd_addr : UInt<5>
    input io_aluc : UInt<9>
    input io_sew : UInt<3>
    input io_v_ins : UInt<1>
    output io_v_output : SInt<128>
    output io_vs0_o : SInt<128>
    output io_vs3 : SInt<128>

    node _sew_8_a_T = bits(io_vs1, 7, 0) @[Valu.scala 71:51]
    node _sew_8_a_T_1 = asSInt(_sew_8_a_T) @[Valu.scala 71:64]
    node _sew_8_a_T_2 = bits(io_vs1, 15, 8) @[Valu.scala 71:51]
    node _sew_8_a_T_3 = asSInt(_sew_8_a_T_2) @[Valu.scala 71:64]
    node _sew_8_a_T_4 = bits(io_vs1, 23, 16) @[Valu.scala 71:51]
    node _sew_8_a_T_5 = asSInt(_sew_8_a_T_4) @[Valu.scala 71:64]
    node _sew_8_a_T_6 = bits(io_vs1, 31, 24) @[Valu.scala 71:51]
    node _sew_8_a_T_7 = asSInt(_sew_8_a_T_6) @[Valu.scala 71:64]
    node _sew_8_a_T_8 = bits(io_vs1, 39, 32) @[Valu.scala 71:51]
    node _sew_8_a_T_9 = asSInt(_sew_8_a_T_8) @[Valu.scala 71:64]
    node _sew_8_a_T_10 = bits(io_vs1, 47, 40) @[Valu.scala 71:51]
    node _sew_8_a_T_11 = asSInt(_sew_8_a_T_10) @[Valu.scala 71:64]
    node _sew_8_a_T_12 = bits(io_vs1, 55, 48) @[Valu.scala 71:51]
    node _sew_8_a_T_13 = asSInt(_sew_8_a_T_12) @[Valu.scala 71:64]
    node _sew_8_a_T_14 = bits(io_vs1, 63, 56) @[Valu.scala 71:51]
    node _sew_8_a_T_15 = asSInt(_sew_8_a_T_14) @[Valu.scala 71:64]
    node _sew_8_a_T_16 = bits(io_vs1, 71, 64) @[Valu.scala 71:51]
    node _sew_8_a_T_17 = asSInt(_sew_8_a_T_16) @[Valu.scala 71:64]
    node _sew_8_a_T_18 = bits(io_vs1, 79, 72) @[Valu.scala 71:51]
    node _sew_8_a_T_19 = asSInt(_sew_8_a_T_18) @[Valu.scala 71:64]
    node _sew_8_a_T_20 = bits(io_vs1, 87, 80) @[Valu.scala 71:51]
    node _sew_8_a_T_21 = asSInt(_sew_8_a_T_20) @[Valu.scala 71:64]
    node _sew_8_a_T_22 = bits(io_vs1, 95, 88) @[Valu.scala 71:51]
    node _sew_8_a_T_23 = asSInt(_sew_8_a_T_22) @[Valu.scala 71:64]
    node _sew_8_a_T_24 = bits(io_vs1, 103, 96) @[Valu.scala 71:51]
    node _sew_8_a_T_25 = asSInt(_sew_8_a_T_24) @[Valu.scala 71:64]
    node _sew_8_a_T_26 = bits(io_vs1, 111, 104) @[Valu.scala 71:51]
    node _sew_8_a_T_27 = asSInt(_sew_8_a_T_26) @[Valu.scala 71:64]
    node _sew_8_a_T_28 = bits(io_vs1, 119, 112) @[Valu.scala 71:51]
    node _sew_8_a_T_29 = asSInt(_sew_8_a_T_28) @[Valu.scala 71:64]
    node _sew_8_a_T_30 = bits(io_vs1, 127, 120) @[Valu.scala 71:51]
    node _sew_8_a_T_31 = asSInt(_sew_8_a_T_30) @[Valu.scala 71:64]
    node _sew_8_b_T = bits(io_vs2, 7, 0) @[Valu.scala 72:51]
    node _sew_8_b_T_1 = asSInt(_sew_8_b_T) @[Valu.scala 72:64]
    node _sew_8_b_T_2 = bits(io_vs2, 15, 8) @[Valu.scala 72:51]
    node _sew_8_b_T_3 = asSInt(_sew_8_b_T_2) @[Valu.scala 72:64]
    node _sew_8_b_T_4 = bits(io_vs2, 23, 16) @[Valu.scala 72:51]
    node _sew_8_b_T_5 = asSInt(_sew_8_b_T_4) @[Valu.scala 72:64]
    node _sew_8_b_T_6 = bits(io_vs2, 31, 24) @[Valu.scala 72:51]
    node _sew_8_b_T_7 = asSInt(_sew_8_b_T_6) @[Valu.scala 72:64]
    node _sew_8_b_T_8 = bits(io_vs2, 39, 32) @[Valu.scala 72:51]
    node _sew_8_b_T_9 = asSInt(_sew_8_b_T_8) @[Valu.scala 72:64]
    node _sew_8_b_T_10 = bits(io_vs2, 47, 40) @[Valu.scala 72:51]
    node _sew_8_b_T_11 = asSInt(_sew_8_b_T_10) @[Valu.scala 72:64]
    node _sew_8_b_T_12 = bits(io_vs2, 55, 48) @[Valu.scala 72:51]
    node _sew_8_b_T_13 = asSInt(_sew_8_b_T_12) @[Valu.scala 72:64]
    node _sew_8_b_T_14 = bits(io_vs2, 63, 56) @[Valu.scala 72:51]
    node _sew_8_b_T_15 = asSInt(_sew_8_b_T_14) @[Valu.scala 72:64]
    node _sew_8_b_T_16 = bits(io_vs2, 71, 64) @[Valu.scala 72:51]
    node _sew_8_b_T_17 = asSInt(_sew_8_b_T_16) @[Valu.scala 72:64]
    node _sew_8_b_T_18 = bits(io_vs2, 79, 72) @[Valu.scala 72:51]
    node _sew_8_b_T_19 = asSInt(_sew_8_b_T_18) @[Valu.scala 72:64]
    node _sew_8_b_T_20 = bits(io_vs2, 87, 80) @[Valu.scala 72:51]
    node _sew_8_b_T_21 = asSInt(_sew_8_b_T_20) @[Valu.scala 72:64]
    node _sew_8_b_T_22 = bits(io_vs2, 95, 88) @[Valu.scala 72:51]
    node _sew_8_b_T_23 = asSInt(_sew_8_b_T_22) @[Valu.scala 72:64]
    node _sew_8_b_T_24 = bits(io_vs2, 103, 96) @[Valu.scala 72:51]
    node _sew_8_b_T_25 = asSInt(_sew_8_b_T_24) @[Valu.scala 72:64]
    node _sew_8_b_T_26 = bits(io_vs2, 111, 104) @[Valu.scala 72:51]
    node _sew_8_b_T_27 = asSInt(_sew_8_b_T_26) @[Valu.scala 72:64]
    node _sew_8_b_T_28 = bits(io_vs2, 119, 112) @[Valu.scala 72:51]
    node _sew_8_b_T_29 = asSInt(_sew_8_b_T_28) @[Valu.scala 72:64]
    node _sew_8_b_T_30 = bits(io_vs2, 127, 120) @[Valu.scala 72:51]
    node _sew_8_b_T_31 = asSInt(_sew_8_b_T_30) @[Valu.scala 72:64]
    node _sew_16_a_T = bits(io_vs1, 15, 0) @[Valu.scala 73:51]
    node _sew_16_a_T_1 = asSInt(_sew_16_a_T) @[Valu.scala 73:67]
    node _sew_16_a_T_2 = bits(io_vs1, 31, 16) @[Valu.scala 73:51]
    node _sew_16_a_T_3 = asSInt(_sew_16_a_T_2) @[Valu.scala 73:67]
    node _sew_16_a_T_4 = bits(io_vs1, 47, 32) @[Valu.scala 73:51]
    node _sew_16_a_T_5 = asSInt(_sew_16_a_T_4) @[Valu.scala 73:67]
    node _sew_16_a_T_6 = bits(io_vs1, 63, 48) @[Valu.scala 73:51]
    node _sew_16_a_T_7 = asSInt(_sew_16_a_T_6) @[Valu.scala 73:67]
    node _sew_16_a_T_8 = bits(io_vs1, 79, 64) @[Valu.scala 73:51]
    node _sew_16_a_T_9 = asSInt(_sew_16_a_T_8) @[Valu.scala 73:67]
    node _sew_16_a_T_10 = bits(io_vs1, 95, 80) @[Valu.scala 73:51]
    node _sew_16_a_T_11 = asSInt(_sew_16_a_T_10) @[Valu.scala 73:67]
    node _sew_16_a_T_12 = bits(io_vs1, 111, 96) @[Valu.scala 73:51]
    node _sew_16_a_T_13 = asSInt(_sew_16_a_T_12) @[Valu.scala 73:67]
    node _sew_16_a_T_14 = bits(io_vs1, 127, 112) @[Valu.scala 73:51]
    node _sew_16_a_T_15 = asSInt(_sew_16_a_T_14) @[Valu.scala 73:67]
    node _sew_16_b_T = bits(io_vs2, 15, 0) @[Valu.scala 74:51]
    node _sew_16_b_T_1 = asSInt(_sew_16_b_T) @[Valu.scala 74:67]
    node _sew_16_b_T_2 = bits(io_vs2, 31, 16) @[Valu.scala 74:51]
    node _sew_16_b_T_3 = asSInt(_sew_16_b_T_2) @[Valu.scala 74:67]
    node _sew_16_b_T_4 = bits(io_vs2, 47, 32) @[Valu.scala 74:51]
    node _sew_16_b_T_5 = asSInt(_sew_16_b_T_4) @[Valu.scala 74:67]
    node _sew_16_b_T_6 = bits(io_vs2, 63, 48) @[Valu.scala 74:51]
    node _sew_16_b_T_7 = asSInt(_sew_16_b_T_6) @[Valu.scala 74:67]
    node _sew_16_b_T_8 = bits(io_vs2, 79, 64) @[Valu.scala 74:51]
    node _sew_16_b_T_9 = asSInt(_sew_16_b_T_8) @[Valu.scala 74:67]
    node _sew_16_b_T_10 = bits(io_vs2, 95, 80) @[Valu.scala 74:51]
    node _sew_16_b_T_11 = asSInt(_sew_16_b_T_10) @[Valu.scala 74:67]
    node _sew_16_b_T_12 = bits(io_vs2, 111, 96) @[Valu.scala 74:51]
    node _sew_16_b_T_13 = asSInt(_sew_16_b_T_12) @[Valu.scala 74:67]
    node _sew_16_b_T_14 = bits(io_vs2, 127, 112) @[Valu.scala 74:51]
    node _sew_16_b_T_15 = asSInt(_sew_16_b_T_14) @[Valu.scala 74:67]
    node _sew_32_a_T = bits(io_vs1, 31, 0) @[Valu.scala 75:51]
    node _sew_32_a_T_1 = asSInt(_sew_32_a_T) @[Valu.scala 75:67]
    node _sew_32_a_T_2 = bits(io_vs1, 63, 32) @[Valu.scala 75:51]
    node _sew_32_a_T_3 = asSInt(_sew_32_a_T_2) @[Valu.scala 75:67]
    node _sew_32_a_T_4 = bits(io_vs1, 95, 64) @[Valu.scala 75:51]
    node _sew_32_a_T_5 = asSInt(_sew_32_a_T_4) @[Valu.scala 75:67]
    node _sew_32_a_T_6 = bits(io_vs1, 127, 96) @[Valu.scala 75:51]
    node _sew_32_a_T_7 = asSInt(_sew_32_a_T_6) @[Valu.scala 75:67]
    node _sew_32_b_T = bits(io_vs2, 31, 0) @[Valu.scala 76:51]
    node _sew_32_b_T_1 = asSInt(_sew_32_b_T) @[Valu.scala 76:67]
    node _sew_32_b_T_2 = bits(io_vs2, 63, 32) @[Valu.scala 76:51]
    node _sew_32_b_T_3 = asSInt(_sew_32_b_T_2) @[Valu.scala 76:67]
    node _sew_32_b_T_4 = bits(io_vs2, 95, 64) @[Valu.scala 76:51]
    node _sew_32_b_T_5 = asSInt(_sew_32_b_T_4) @[Valu.scala 76:67]
    node _sew_32_b_T_6 = bits(io_vs2, 127, 96) @[Valu.scala 76:51]
    node _sew_32_b_T_7 = asSInt(_sew_32_b_T_6) @[Valu.scala 76:67]
    node _sew_64_a_T = bits(io_vs1, 63, 0) @[Valu.scala 77:51]
    node _sew_64_a_T_1 = asSInt(_sew_64_a_T) @[Valu.scala 77:67]
    node _sew_64_a_T_2 = bits(io_vs1, 127, 64) @[Valu.scala 77:51]
    node _sew_64_a_T_3 = asSInt(_sew_64_a_T_2) @[Valu.scala 77:67]
    node _sew_64_b_T = bits(io_vs2, 63, 0) @[Valu.scala 78:51]
    node _sew_64_b_T_1 = asSInt(_sew_64_b_T) @[Valu.scala 78:67]
    node _sew_64_b_T_2 = bits(io_vs2, 127, 64) @[Valu.scala 78:51]
    node _sew_64_b_T_3 = asSInt(_sew_64_b_T_2) @[Valu.scala 78:67]
    node _sew_8_vd_T = bits(io_vd, 7, 0) @[Valu.scala 85:51]
    node _sew_8_vd_T_1 = asSInt(_sew_8_vd_T) @[Valu.scala 85:64]
    node _sew_8_vd_T_2 = bits(io_vd, 15, 8) @[Valu.scala 85:51]
    node _sew_8_vd_T_3 = asSInt(_sew_8_vd_T_2) @[Valu.scala 85:64]
    node _sew_8_vd_T_4 = bits(io_vd, 23, 16) @[Valu.scala 85:51]
    node _sew_8_vd_T_5 = asSInt(_sew_8_vd_T_4) @[Valu.scala 85:64]
    node _sew_8_vd_T_6 = bits(io_vd, 31, 24) @[Valu.scala 85:51]
    node _sew_8_vd_T_7 = asSInt(_sew_8_vd_T_6) @[Valu.scala 85:64]
    node _sew_8_vd_T_8 = bits(io_vd, 39, 32) @[Valu.scala 85:51]
    node _sew_8_vd_T_9 = asSInt(_sew_8_vd_T_8) @[Valu.scala 85:64]
    node _sew_8_vd_T_10 = bits(io_vd, 47, 40) @[Valu.scala 85:51]
    node _sew_8_vd_T_11 = asSInt(_sew_8_vd_T_10) @[Valu.scala 85:64]
    node _sew_8_vd_T_12 = bits(io_vd, 55, 48) @[Valu.scala 85:51]
    node _sew_8_vd_T_13 = asSInt(_sew_8_vd_T_12) @[Valu.scala 85:64]
    node _sew_8_vd_T_14 = bits(io_vd, 63, 56) @[Valu.scala 85:51]
    node _sew_8_vd_T_15 = asSInt(_sew_8_vd_T_14) @[Valu.scala 85:64]
    node _sew_8_vd_T_16 = bits(io_vd, 71, 64) @[Valu.scala 85:51]
    node _sew_8_vd_T_17 = asSInt(_sew_8_vd_T_16) @[Valu.scala 85:64]
    node _sew_8_vd_T_18 = bits(io_vd, 79, 72) @[Valu.scala 85:51]
    node _sew_8_vd_T_19 = asSInt(_sew_8_vd_T_18) @[Valu.scala 85:64]
    node _sew_8_vd_T_20 = bits(io_vd, 87, 80) @[Valu.scala 85:51]
    node _sew_8_vd_T_21 = asSInt(_sew_8_vd_T_20) @[Valu.scala 85:64]
    node _sew_8_vd_T_22 = bits(io_vd, 95, 88) @[Valu.scala 85:51]
    node _sew_8_vd_T_23 = asSInt(_sew_8_vd_T_22) @[Valu.scala 85:64]
    node _sew_8_vd_T_24 = bits(io_vd, 103, 96) @[Valu.scala 85:51]
    node _sew_8_vd_T_25 = asSInt(_sew_8_vd_T_24) @[Valu.scala 85:64]
    node _sew_8_vd_T_26 = bits(io_vd, 111, 104) @[Valu.scala 85:51]
    node _sew_8_vd_T_27 = asSInt(_sew_8_vd_T_26) @[Valu.scala 85:64]
    node _sew_8_vd_T_28 = bits(io_vd, 119, 112) @[Valu.scala 85:51]
    node _sew_8_vd_T_29 = asSInt(_sew_8_vd_T_28) @[Valu.scala 85:64]
    node _sew_8_vd_T_30 = bits(io_vd, 127, 120) @[Valu.scala 85:51]
    node _sew_8_vd_T_31 = asSInt(_sew_8_vd_T_30) @[Valu.scala 85:64]
    node _sew_16_vd_T = bits(io_vd, 15, 0) @[Valu.scala 86:51]
    node _sew_16_vd_T_1 = asSInt(_sew_16_vd_T) @[Valu.scala 86:67]
    node _sew_16_vd_T_2 = bits(io_vd, 31, 16) @[Valu.scala 86:51]
    node _sew_16_vd_T_3 = asSInt(_sew_16_vd_T_2) @[Valu.scala 86:67]
    node _sew_16_vd_T_4 = bits(io_vd, 47, 32) @[Valu.scala 86:51]
    node _sew_16_vd_T_5 = asSInt(_sew_16_vd_T_4) @[Valu.scala 86:67]
    node _sew_16_vd_T_6 = bits(io_vd, 63, 48) @[Valu.scala 86:51]
    node _sew_16_vd_T_7 = asSInt(_sew_16_vd_T_6) @[Valu.scala 86:67]
    node _sew_16_vd_T_8 = bits(io_vd, 79, 64) @[Valu.scala 86:51]
    node _sew_16_vd_T_9 = asSInt(_sew_16_vd_T_8) @[Valu.scala 86:67]
    node _sew_16_vd_T_10 = bits(io_vd, 95, 80) @[Valu.scala 86:51]
    node _sew_16_vd_T_11 = asSInt(_sew_16_vd_T_10) @[Valu.scala 86:67]
    node _sew_16_vd_T_12 = bits(io_vd, 111, 96) @[Valu.scala 86:51]
    node _sew_16_vd_T_13 = asSInt(_sew_16_vd_T_12) @[Valu.scala 86:67]
    node _sew_16_vd_T_14 = bits(io_vd, 127, 112) @[Valu.scala 86:51]
    node _sew_16_vd_T_15 = asSInt(_sew_16_vd_T_14) @[Valu.scala 86:67]
    node _sew_32_vd_T = bits(io_vd, 31, 0) @[Valu.scala 87:51]
    node _sew_32_vd_T_1 = asSInt(_sew_32_vd_T) @[Valu.scala 87:67]
    node _sew_32_vd_T_2 = bits(io_vd, 63, 32) @[Valu.scala 87:51]
    node _sew_32_vd_T_3 = asSInt(_sew_32_vd_T_2) @[Valu.scala 87:67]
    node _sew_32_vd_T_4 = bits(io_vd, 95, 64) @[Valu.scala 87:51]
    node _sew_32_vd_T_5 = asSInt(_sew_32_vd_T_4) @[Valu.scala 87:67]
    node _sew_32_vd_T_6 = bits(io_vd, 127, 96) @[Valu.scala 87:51]
    node _sew_32_vd_T_7 = asSInt(_sew_32_vd_T_6) @[Valu.scala 87:67]
    node _sew_64_vd_T = bits(io_vd, 63, 0) @[Valu.scala 88:51]
    node _sew_64_vd_T_1 = asSInt(_sew_64_vd_T) @[Valu.scala 88:67]
    node _sew_64_vd_T_2 = bits(io_vd, 127, 64) @[Valu.scala 88:51]
    node _sew_64_vd_T_3 = asSInt(_sew_64_vd_T_2) @[Valu.scala 88:67]
    node _T = eq(io_sew, UInt<2>("h3")) @[Valu.scala 200:22]
    node _T_1 = bits(io_aluc, 2, 0) @[Valu.scala 200:46]
    node _T_2 = eq(_T_1, UInt<1>("h0")) @[Valu.scala 200:52]
    node _T_3 = and(_T, _T_2) @[Valu.scala 200:36]
    node _io_v_output_out_T = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_2 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_3 = and(_io_v_output_out_T_1, _io_v_output_out_T_2) @[Valu.scala 95:29]
    node _io_v_output_out_T_4 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_5 = bits(io_vs0, 0, 0) @[Valu.scala 96:56]
    node _io_v_output_out_T_6 = eq(_io_v_output_out_T_5, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_7 = and(_io_v_output_out_T_4, _io_v_output_out_T_6) @[Valu.scala 96:47]
    node _io_v_output_out_T_8 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_9 = and(_io_v_output_out_T_7, _io_v_output_out_T_8) @[Valu.scala 96:68]
    node _io_v_output_out_T_10 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_11 = bits(io_vs0, 0, 0) @[Valu.scala 97:60]
    node _io_v_output_out_T_12 = eq(_io_v_output_out_T_11, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_13 = and(_io_v_output_out_T_10, _io_v_output_out_T_12) @[Valu.scala 97:51]
    node _io_v_output_out_T_14 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_15 = and(_io_v_output_out_T_13, _io_v_output_out_T_14) @[Valu.scala 97:72]
    node sew_64_a_0 = _sew_64_a_T_1 @[Valu.scala 77:{23,23}]
    node sew_64_b_0 = _sew_64_b_T_1 @[Valu.scala 78:{23,23}]
    node _io_v_output_out_T_16 = add(sew_64_a_0, sew_64_b_0) @[Valu.scala 101:35]
    node _io_v_output_out_T_17 = tail(_io_v_output_out_T_16, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_18 = asSInt(_io_v_output_out_T_17) @[Valu.scala 101:35]
    node _io_v_output_out_T_19 = sub(sew_64_a_0, sew_64_b_0) @[Valu.scala 102:37]
    node _io_v_output_out_T_20 = tail(_io_v_output_out_T_19, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_21 = asSInt(_io_v_output_out_T_20) @[Valu.scala 102:37]
    node _io_v_output_out_T_22 = and(sew_64_a_0, sew_64_b_0) @[Valu.scala 103:36]
    node _io_v_output_out_T_23 = asSInt(_io_v_output_out_T_22) @[Valu.scala 103:36]
    node _io_v_output_out_T_24 = or(sew_64_a_0, sew_64_b_0) @[Valu.scala 104:35]
    node _io_v_output_out_T_25 = asSInt(_io_v_output_out_T_24) @[Valu.scala 104:35]
    node _io_v_output_out_T_26 = xor(sew_64_a_0, sew_64_b_0) @[Valu.scala 105:36]
    node _io_v_output_out_T_27 = asSInt(_io_v_output_out_T_26) @[Valu.scala 105:36]
    node _io_v_output_out_T_28 = asUInt(sew_64_b_0) @[Valu.scala 106:40]
    node _io_v_output_out_T_29 = asUInt(sew_64_a_0) @[Valu.scala 106:58]
    node _io_v_output_out_T_30 = leq(_io_v_output_out_T_28, _io_v_output_out_T_29) @[Valu.scala 106:47]
    node _io_v_output_out_T_31 = mux(_io_v_output_out_T_30, sew_64_b_0, sew_64_a_0) @[Valu.scala 106:31]
    node _io_v_output_out_T_32 = leq(sew_64_b_0, sew_64_a_0) @[Valu.scala 107:39]
    node _io_v_output_out_T_33 = mux(_io_v_output_out_T_32, sew_64_b_0, sew_64_a_0) @[Valu.scala 107:30]
    node _io_v_output_out_T_34 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_35 = mux(_io_v_output_out_T_34, _io_v_output_out_T_18, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_36 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_37 = mux(_io_v_output_out_T_36, _io_v_output_out_T_21, _io_v_output_out_T_35) @[Mux.scala 81:58]
    node _io_v_output_out_T_38 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_39 = mux(_io_v_output_out_T_38, _io_v_output_out_T_23, _io_v_output_out_T_37) @[Mux.scala 81:58]
    node _io_v_output_out_T_40 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_41 = mux(_io_v_output_out_T_40, _io_v_output_out_T_25, _io_v_output_out_T_39) @[Mux.scala 81:58]
    node _io_v_output_out_T_42 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_43 = mux(_io_v_output_out_T_42, _io_v_output_out_T_27, _io_v_output_out_T_41) @[Mux.scala 81:58]
    node _io_v_output_out_T_44 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_45 = mux(_io_v_output_out_T_44, _io_v_output_out_T_31, _io_v_output_out_T_43) @[Mux.scala 81:58]
    node _io_v_output_out_T_46 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_47 = mux(_io_v_output_out_T_46, _io_v_output_out_T_33, _io_v_output_out_T_45) @[Mux.scala 81:58]
    node _io_v_output_out_T_48 = mux(_io_v_output_out_T_15, asSInt(UInt<1>("h1")), _io_v_output_out_T_47) @[Valu.scala 97:36]
    node sew_64_vd_0 = _sew_64_vd_T_1 @[Valu.scala 88:{24,24}]
    node _io_v_output_out_T_49 = mux(_io_v_output_out_T_9, sew_64_vd_0, _io_v_output_out_T_48) @[Valu.scala 96:32]
    node _io_v_output_out_T_50 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_51 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_52 = and(_io_v_output_out_T_50, _io_v_output_out_T_51) @[Valu.scala 111:28]
    node _io_v_output_out_T_53 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 111:51]
    node _io_v_output_out_T_54 = and(_io_v_output_out_T_52, _io_v_output_out_T_53) @[Valu.scala 111:44]
    node _io_v_output_out_T_55 = mux(_io_v_output_out_T_54, sew_64_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_56 = mux(_io_v_output_out_T_3, _io_v_output_out_T_49, _io_v_output_out_T_55) @[Valu.scala 95:11]
    node io_v_output_out_0 = mux(_io_v_output_out_T, sew_64_vd_0, _io_v_output_out_T_56) @[Valu.scala 94:11]
    node _io_v_output_out_T_57 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_58 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_59 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_60 = and(_io_v_output_out_T_58, _io_v_output_out_T_59) @[Valu.scala 95:29]
    node _io_v_output_out_T_61 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_62 = bits(io_vs0, 1, 1) @[Valu.scala 96:56]
    node _io_v_output_out_T_63 = eq(_io_v_output_out_T_62, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_64 = and(_io_v_output_out_T_61, _io_v_output_out_T_63) @[Valu.scala 96:47]
    node _io_v_output_out_T_65 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_66 = and(_io_v_output_out_T_64, _io_v_output_out_T_65) @[Valu.scala 96:68]
    node _io_v_output_out_T_67 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_68 = bits(io_vs0, 1, 1) @[Valu.scala 97:60]
    node _io_v_output_out_T_69 = eq(_io_v_output_out_T_68, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_70 = and(_io_v_output_out_T_67, _io_v_output_out_T_69) @[Valu.scala 97:51]
    node _io_v_output_out_T_71 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_72 = and(_io_v_output_out_T_70, _io_v_output_out_T_71) @[Valu.scala 97:72]
    node sew_64_a_1 = _sew_64_a_T_3 @[Valu.scala 77:{23,23}]
    node sew_64_b_1 = _sew_64_b_T_3 @[Valu.scala 78:{23,23}]
    node _io_v_output_out_T_73 = add(sew_64_a_1, sew_64_b_1) @[Valu.scala 101:35]
    node _io_v_output_out_T_74 = tail(_io_v_output_out_T_73, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_75 = asSInt(_io_v_output_out_T_74) @[Valu.scala 101:35]
    node _io_v_output_out_T_76 = sub(sew_64_a_1, sew_64_b_1) @[Valu.scala 102:37]
    node _io_v_output_out_T_77 = tail(_io_v_output_out_T_76, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_78 = asSInt(_io_v_output_out_T_77) @[Valu.scala 102:37]
    node _io_v_output_out_T_79 = and(sew_64_a_1, sew_64_b_1) @[Valu.scala 103:36]
    node _io_v_output_out_T_80 = asSInt(_io_v_output_out_T_79) @[Valu.scala 103:36]
    node _io_v_output_out_T_81 = or(sew_64_a_1, sew_64_b_1) @[Valu.scala 104:35]
    node _io_v_output_out_T_82 = asSInt(_io_v_output_out_T_81) @[Valu.scala 104:35]
    node _io_v_output_out_T_83 = xor(sew_64_a_1, sew_64_b_1) @[Valu.scala 105:36]
    node _io_v_output_out_T_84 = asSInt(_io_v_output_out_T_83) @[Valu.scala 105:36]
    node _io_v_output_out_T_85 = asUInt(sew_64_b_1) @[Valu.scala 106:40]
    node _io_v_output_out_T_86 = asUInt(sew_64_a_1) @[Valu.scala 106:58]
    node _io_v_output_out_T_87 = leq(_io_v_output_out_T_85, _io_v_output_out_T_86) @[Valu.scala 106:47]
    node _io_v_output_out_T_88 = mux(_io_v_output_out_T_87, sew_64_b_1, sew_64_a_1) @[Valu.scala 106:31]
    node _io_v_output_out_T_89 = leq(sew_64_b_1, sew_64_a_1) @[Valu.scala 107:39]
    node _io_v_output_out_T_90 = mux(_io_v_output_out_T_89, sew_64_b_1, sew_64_a_1) @[Valu.scala 107:30]
    node _io_v_output_out_T_91 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_92 = mux(_io_v_output_out_T_91, _io_v_output_out_T_75, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_93 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_94 = mux(_io_v_output_out_T_93, _io_v_output_out_T_78, _io_v_output_out_T_92) @[Mux.scala 81:58]
    node _io_v_output_out_T_95 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_96 = mux(_io_v_output_out_T_95, _io_v_output_out_T_80, _io_v_output_out_T_94) @[Mux.scala 81:58]
    node _io_v_output_out_T_97 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_98 = mux(_io_v_output_out_T_97, _io_v_output_out_T_82, _io_v_output_out_T_96) @[Mux.scala 81:58]
    node _io_v_output_out_T_99 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_100 = mux(_io_v_output_out_T_99, _io_v_output_out_T_84, _io_v_output_out_T_98) @[Mux.scala 81:58]
    node _io_v_output_out_T_101 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_102 = mux(_io_v_output_out_T_101, _io_v_output_out_T_88, _io_v_output_out_T_100) @[Mux.scala 81:58]
    node _io_v_output_out_T_103 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_104 = mux(_io_v_output_out_T_103, _io_v_output_out_T_90, _io_v_output_out_T_102) @[Mux.scala 81:58]
    node _io_v_output_out_T_105 = mux(_io_v_output_out_T_72, asSInt(UInt<1>("h1")), _io_v_output_out_T_104) @[Valu.scala 97:36]
    node sew_64_vd_1 = _sew_64_vd_T_3 @[Valu.scala 88:{24,24}]
    node _io_v_output_out_T_106 = mux(_io_v_output_out_T_66, sew_64_vd_1, _io_v_output_out_T_105) @[Valu.scala 96:32]
    node _io_v_output_out_T_107 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_108 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_109 = and(_io_v_output_out_T_107, _io_v_output_out_T_108) @[Valu.scala 111:28]
    node _io_v_output_out_T_110 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 111:51]
    node _io_v_output_out_T_111 = and(_io_v_output_out_T_109, _io_v_output_out_T_110) @[Valu.scala 111:44]
    node _io_v_output_out_T_112 = mux(_io_v_output_out_T_111, sew_64_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_113 = mux(_io_v_output_out_T_60, _io_v_output_out_T_106, _io_v_output_out_T_112) @[Valu.scala 95:11]
    node io_v_output_out_1 = mux(_io_v_output_out_T_57, sew_64_vd_1, _io_v_output_out_T_113) @[Valu.scala 94:11]
    node io_v_output_lo = asUInt(io_v_output_out_0) @[Cat.scala 33:92]
    node io_v_output_hi = asUInt(io_v_output_out_1) @[Cat.scala 33:92]
    node _io_v_output_T = cat(io_v_output_hi, io_v_output_lo) @[Cat.scala 33:92]
    node _io_v_output_T_1 = asSInt(_io_v_output_T) @[Valu.scala 114:24]
    node _T_4 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 202:28]
    node _T_5 = bits(io_aluc, 2, 0) @[Valu.scala 202:52]
    node _T_6 = eq(_T_5, UInt<1>("h0")) @[Valu.scala 202:58]
    node _T_7 = and(_T_4, _T_6) @[Valu.scala 202:42]
    node _io_v_output_out_T_114 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_115 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_116 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_117 = and(_io_v_output_out_T_115, _io_v_output_out_T_116) @[Valu.scala 95:29]
    node _io_v_output_out_T_118 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_119 = bits(io_vs0, 0, 0) @[Valu.scala 96:56]
    node _io_v_output_out_T_120 = eq(_io_v_output_out_T_119, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_121 = and(_io_v_output_out_T_118, _io_v_output_out_T_120) @[Valu.scala 96:47]
    node _io_v_output_out_T_122 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_123 = and(_io_v_output_out_T_121, _io_v_output_out_T_122) @[Valu.scala 96:68]
    node _io_v_output_out_T_124 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_125 = bits(io_vs0, 0, 0) @[Valu.scala 97:60]
    node _io_v_output_out_T_126 = eq(_io_v_output_out_T_125, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_127 = and(_io_v_output_out_T_124, _io_v_output_out_T_126) @[Valu.scala 97:51]
    node _io_v_output_out_T_128 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_129 = and(_io_v_output_out_T_127, _io_v_output_out_T_128) @[Valu.scala 97:72]
    node sew_32_a_0 = _sew_32_a_T_1 @[Valu.scala 75:{23,23}]
    node sew_32_b_0 = _sew_32_b_T_1 @[Valu.scala 76:{23,23}]
    node _io_v_output_out_T_130 = add(sew_32_a_0, sew_32_b_0) @[Valu.scala 101:35]
    node _io_v_output_out_T_131 = tail(_io_v_output_out_T_130, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_132 = asSInt(_io_v_output_out_T_131) @[Valu.scala 101:35]
    node _io_v_output_out_T_133 = sub(sew_32_a_0, sew_32_b_0) @[Valu.scala 102:37]
    node _io_v_output_out_T_134 = tail(_io_v_output_out_T_133, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_135 = asSInt(_io_v_output_out_T_134) @[Valu.scala 102:37]
    node _io_v_output_out_T_136 = and(sew_32_a_0, sew_32_b_0) @[Valu.scala 103:36]
    node _io_v_output_out_T_137 = asSInt(_io_v_output_out_T_136) @[Valu.scala 103:36]
    node _io_v_output_out_T_138 = or(sew_32_a_0, sew_32_b_0) @[Valu.scala 104:35]
    node _io_v_output_out_T_139 = asSInt(_io_v_output_out_T_138) @[Valu.scala 104:35]
    node _io_v_output_out_T_140 = xor(sew_32_a_0, sew_32_b_0) @[Valu.scala 105:36]
    node _io_v_output_out_T_141 = asSInt(_io_v_output_out_T_140) @[Valu.scala 105:36]
    node _io_v_output_out_T_142 = asUInt(sew_32_b_0) @[Valu.scala 106:40]
    node _io_v_output_out_T_143 = asUInt(sew_32_a_0) @[Valu.scala 106:58]
    node _io_v_output_out_T_144 = leq(_io_v_output_out_T_142, _io_v_output_out_T_143) @[Valu.scala 106:47]
    node _io_v_output_out_T_145 = mux(_io_v_output_out_T_144, sew_32_b_0, sew_32_a_0) @[Valu.scala 106:31]
    node _io_v_output_out_T_146 = leq(sew_32_b_0, sew_32_a_0) @[Valu.scala 107:39]
    node _io_v_output_out_T_147 = mux(_io_v_output_out_T_146, sew_32_b_0, sew_32_a_0) @[Valu.scala 107:30]
    node _io_v_output_out_T_148 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_149 = mux(_io_v_output_out_T_148, _io_v_output_out_T_132, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_150 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_151 = mux(_io_v_output_out_T_150, _io_v_output_out_T_135, _io_v_output_out_T_149) @[Mux.scala 81:58]
    node _io_v_output_out_T_152 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_153 = mux(_io_v_output_out_T_152, _io_v_output_out_T_137, _io_v_output_out_T_151) @[Mux.scala 81:58]
    node _io_v_output_out_T_154 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_155 = mux(_io_v_output_out_T_154, _io_v_output_out_T_139, _io_v_output_out_T_153) @[Mux.scala 81:58]
    node _io_v_output_out_T_156 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_157 = mux(_io_v_output_out_T_156, _io_v_output_out_T_141, _io_v_output_out_T_155) @[Mux.scala 81:58]
    node _io_v_output_out_T_158 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_159 = mux(_io_v_output_out_T_158, _io_v_output_out_T_145, _io_v_output_out_T_157) @[Mux.scala 81:58]
    node _io_v_output_out_T_160 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_161 = mux(_io_v_output_out_T_160, _io_v_output_out_T_147, _io_v_output_out_T_159) @[Mux.scala 81:58]
    node _io_v_output_out_T_162 = mux(_io_v_output_out_T_129, asSInt(UInt<1>("h1")), _io_v_output_out_T_161) @[Valu.scala 97:36]
    node sew_32_vd_0 = _sew_32_vd_T_1 @[Valu.scala 87:{24,24}]
    node _io_v_output_out_T_163 = mux(_io_v_output_out_T_123, sew_32_vd_0, _io_v_output_out_T_162) @[Valu.scala 96:32]
    node _io_v_output_out_T_164 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_165 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_166 = and(_io_v_output_out_T_164, _io_v_output_out_T_165) @[Valu.scala 111:28]
    node _io_v_output_out_T_167 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 111:51]
    node _io_v_output_out_T_168 = and(_io_v_output_out_T_166, _io_v_output_out_T_167) @[Valu.scala 111:44]
    node _io_v_output_out_T_169 = mux(_io_v_output_out_T_168, sew_32_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_170 = mux(_io_v_output_out_T_117, _io_v_output_out_T_163, _io_v_output_out_T_169) @[Valu.scala 95:11]
    node io_v_output_out_0_1 = mux(_io_v_output_out_T_114, sew_32_vd_0, _io_v_output_out_T_170) @[Valu.scala 94:11]
    node _io_v_output_out_T_171 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_172 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_173 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_174 = and(_io_v_output_out_T_172, _io_v_output_out_T_173) @[Valu.scala 95:29]
    node _io_v_output_out_T_175 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_176 = bits(io_vs0, 1, 1) @[Valu.scala 96:56]
    node _io_v_output_out_T_177 = eq(_io_v_output_out_T_176, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_178 = and(_io_v_output_out_T_175, _io_v_output_out_T_177) @[Valu.scala 96:47]
    node _io_v_output_out_T_179 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_180 = and(_io_v_output_out_T_178, _io_v_output_out_T_179) @[Valu.scala 96:68]
    node _io_v_output_out_T_181 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_182 = bits(io_vs0, 1, 1) @[Valu.scala 97:60]
    node _io_v_output_out_T_183 = eq(_io_v_output_out_T_182, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_184 = and(_io_v_output_out_T_181, _io_v_output_out_T_183) @[Valu.scala 97:51]
    node _io_v_output_out_T_185 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_186 = and(_io_v_output_out_T_184, _io_v_output_out_T_185) @[Valu.scala 97:72]
    node sew_32_a_1 = _sew_32_a_T_3 @[Valu.scala 75:{23,23}]
    node sew_32_b_1 = _sew_32_b_T_3 @[Valu.scala 76:{23,23}]
    node _io_v_output_out_T_187 = add(sew_32_a_1, sew_32_b_1) @[Valu.scala 101:35]
    node _io_v_output_out_T_188 = tail(_io_v_output_out_T_187, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_189 = asSInt(_io_v_output_out_T_188) @[Valu.scala 101:35]
    node _io_v_output_out_T_190 = sub(sew_32_a_1, sew_32_b_1) @[Valu.scala 102:37]
    node _io_v_output_out_T_191 = tail(_io_v_output_out_T_190, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_192 = asSInt(_io_v_output_out_T_191) @[Valu.scala 102:37]
    node _io_v_output_out_T_193 = and(sew_32_a_1, sew_32_b_1) @[Valu.scala 103:36]
    node _io_v_output_out_T_194 = asSInt(_io_v_output_out_T_193) @[Valu.scala 103:36]
    node _io_v_output_out_T_195 = or(sew_32_a_1, sew_32_b_1) @[Valu.scala 104:35]
    node _io_v_output_out_T_196 = asSInt(_io_v_output_out_T_195) @[Valu.scala 104:35]
    node _io_v_output_out_T_197 = xor(sew_32_a_1, sew_32_b_1) @[Valu.scala 105:36]
    node _io_v_output_out_T_198 = asSInt(_io_v_output_out_T_197) @[Valu.scala 105:36]
    node _io_v_output_out_T_199 = asUInt(sew_32_b_1) @[Valu.scala 106:40]
    node _io_v_output_out_T_200 = asUInt(sew_32_a_1) @[Valu.scala 106:58]
    node _io_v_output_out_T_201 = leq(_io_v_output_out_T_199, _io_v_output_out_T_200) @[Valu.scala 106:47]
    node _io_v_output_out_T_202 = mux(_io_v_output_out_T_201, sew_32_b_1, sew_32_a_1) @[Valu.scala 106:31]
    node _io_v_output_out_T_203 = leq(sew_32_b_1, sew_32_a_1) @[Valu.scala 107:39]
    node _io_v_output_out_T_204 = mux(_io_v_output_out_T_203, sew_32_b_1, sew_32_a_1) @[Valu.scala 107:30]
    node _io_v_output_out_T_205 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_206 = mux(_io_v_output_out_T_205, _io_v_output_out_T_189, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_207 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_208 = mux(_io_v_output_out_T_207, _io_v_output_out_T_192, _io_v_output_out_T_206) @[Mux.scala 81:58]
    node _io_v_output_out_T_209 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_210 = mux(_io_v_output_out_T_209, _io_v_output_out_T_194, _io_v_output_out_T_208) @[Mux.scala 81:58]
    node _io_v_output_out_T_211 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_212 = mux(_io_v_output_out_T_211, _io_v_output_out_T_196, _io_v_output_out_T_210) @[Mux.scala 81:58]
    node _io_v_output_out_T_213 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_214 = mux(_io_v_output_out_T_213, _io_v_output_out_T_198, _io_v_output_out_T_212) @[Mux.scala 81:58]
    node _io_v_output_out_T_215 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_216 = mux(_io_v_output_out_T_215, _io_v_output_out_T_202, _io_v_output_out_T_214) @[Mux.scala 81:58]
    node _io_v_output_out_T_217 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_218 = mux(_io_v_output_out_T_217, _io_v_output_out_T_204, _io_v_output_out_T_216) @[Mux.scala 81:58]
    node _io_v_output_out_T_219 = mux(_io_v_output_out_T_186, asSInt(UInt<1>("h1")), _io_v_output_out_T_218) @[Valu.scala 97:36]
    node sew_32_vd_1 = _sew_32_vd_T_3 @[Valu.scala 87:{24,24}]
    node _io_v_output_out_T_220 = mux(_io_v_output_out_T_180, sew_32_vd_1, _io_v_output_out_T_219) @[Valu.scala 96:32]
    node _io_v_output_out_T_221 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_222 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_223 = and(_io_v_output_out_T_221, _io_v_output_out_T_222) @[Valu.scala 111:28]
    node _io_v_output_out_T_224 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 111:51]
    node _io_v_output_out_T_225 = and(_io_v_output_out_T_223, _io_v_output_out_T_224) @[Valu.scala 111:44]
    node _io_v_output_out_T_226 = mux(_io_v_output_out_T_225, sew_32_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_227 = mux(_io_v_output_out_T_174, _io_v_output_out_T_220, _io_v_output_out_T_226) @[Valu.scala 95:11]
    node io_v_output_out_1_1 = mux(_io_v_output_out_T_171, sew_32_vd_1, _io_v_output_out_T_227) @[Valu.scala 94:11]
    node _io_v_output_out_T_228 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_229 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_230 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_231 = and(_io_v_output_out_T_229, _io_v_output_out_T_230) @[Valu.scala 95:29]
    node _io_v_output_out_T_232 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_233 = bits(io_vs0, 2, 2) @[Valu.scala 96:56]
    node _io_v_output_out_T_234 = eq(_io_v_output_out_T_233, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_235 = and(_io_v_output_out_T_232, _io_v_output_out_T_234) @[Valu.scala 96:47]
    node _io_v_output_out_T_236 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_237 = and(_io_v_output_out_T_235, _io_v_output_out_T_236) @[Valu.scala 96:68]
    node _io_v_output_out_T_238 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_239 = bits(io_vs0, 2, 2) @[Valu.scala 97:60]
    node _io_v_output_out_T_240 = eq(_io_v_output_out_T_239, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_241 = and(_io_v_output_out_T_238, _io_v_output_out_T_240) @[Valu.scala 97:51]
    node _io_v_output_out_T_242 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_243 = and(_io_v_output_out_T_241, _io_v_output_out_T_242) @[Valu.scala 97:72]
    node sew_32_a_2 = _sew_32_a_T_5 @[Valu.scala 75:{23,23}]
    node sew_32_b_2 = _sew_32_b_T_5 @[Valu.scala 76:{23,23}]
    node _io_v_output_out_T_244 = add(sew_32_a_2, sew_32_b_2) @[Valu.scala 101:35]
    node _io_v_output_out_T_245 = tail(_io_v_output_out_T_244, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_246 = asSInt(_io_v_output_out_T_245) @[Valu.scala 101:35]
    node _io_v_output_out_T_247 = sub(sew_32_a_2, sew_32_b_2) @[Valu.scala 102:37]
    node _io_v_output_out_T_248 = tail(_io_v_output_out_T_247, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_249 = asSInt(_io_v_output_out_T_248) @[Valu.scala 102:37]
    node _io_v_output_out_T_250 = and(sew_32_a_2, sew_32_b_2) @[Valu.scala 103:36]
    node _io_v_output_out_T_251 = asSInt(_io_v_output_out_T_250) @[Valu.scala 103:36]
    node _io_v_output_out_T_252 = or(sew_32_a_2, sew_32_b_2) @[Valu.scala 104:35]
    node _io_v_output_out_T_253 = asSInt(_io_v_output_out_T_252) @[Valu.scala 104:35]
    node _io_v_output_out_T_254 = xor(sew_32_a_2, sew_32_b_2) @[Valu.scala 105:36]
    node _io_v_output_out_T_255 = asSInt(_io_v_output_out_T_254) @[Valu.scala 105:36]
    node _io_v_output_out_T_256 = asUInt(sew_32_b_2) @[Valu.scala 106:40]
    node _io_v_output_out_T_257 = asUInt(sew_32_a_2) @[Valu.scala 106:58]
    node _io_v_output_out_T_258 = leq(_io_v_output_out_T_256, _io_v_output_out_T_257) @[Valu.scala 106:47]
    node _io_v_output_out_T_259 = mux(_io_v_output_out_T_258, sew_32_b_2, sew_32_a_2) @[Valu.scala 106:31]
    node _io_v_output_out_T_260 = leq(sew_32_b_2, sew_32_a_2) @[Valu.scala 107:39]
    node _io_v_output_out_T_261 = mux(_io_v_output_out_T_260, sew_32_b_2, sew_32_a_2) @[Valu.scala 107:30]
    node _io_v_output_out_T_262 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_263 = mux(_io_v_output_out_T_262, _io_v_output_out_T_246, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_264 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_265 = mux(_io_v_output_out_T_264, _io_v_output_out_T_249, _io_v_output_out_T_263) @[Mux.scala 81:58]
    node _io_v_output_out_T_266 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_267 = mux(_io_v_output_out_T_266, _io_v_output_out_T_251, _io_v_output_out_T_265) @[Mux.scala 81:58]
    node _io_v_output_out_T_268 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_269 = mux(_io_v_output_out_T_268, _io_v_output_out_T_253, _io_v_output_out_T_267) @[Mux.scala 81:58]
    node _io_v_output_out_T_270 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_271 = mux(_io_v_output_out_T_270, _io_v_output_out_T_255, _io_v_output_out_T_269) @[Mux.scala 81:58]
    node _io_v_output_out_T_272 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_273 = mux(_io_v_output_out_T_272, _io_v_output_out_T_259, _io_v_output_out_T_271) @[Mux.scala 81:58]
    node _io_v_output_out_T_274 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_275 = mux(_io_v_output_out_T_274, _io_v_output_out_T_261, _io_v_output_out_T_273) @[Mux.scala 81:58]
    node _io_v_output_out_T_276 = mux(_io_v_output_out_T_243, asSInt(UInt<1>("h1")), _io_v_output_out_T_275) @[Valu.scala 97:36]
    node sew_32_vd_2 = _sew_32_vd_T_5 @[Valu.scala 87:{24,24}]
    node _io_v_output_out_T_277 = mux(_io_v_output_out_T_237, sew_32_vd_2, _io_v_output_out_T_276) @[Valu.scala 96:32]
    node _io_v_output_out_T_278 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_279 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_280 = and(_io_v_output_out_T_278, _io_v_output_out_T_279) @[Valu.scala 111:28]
    node _io_v_output_out_T_281 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 111:51]
    node _io_v_output_out_T_282 = and(_io_v_output_out_T_280, _io_v_output_out_T_281) @[Valu.scala 111:44]
    node _io_v_output_out_T_283 = mux(_io_v_output_out_T_282, sew_32_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_284 = mux(_io_v_output_out_T_231, _io_v_output_out_T_277, _io_v_output_out_T_283) @[Valu.scala 95:11]
    node io_v_output_out_2 = mux(_io_v_output_out_T_228, sew_32_vd_2, _io_v_output_out_T_284) @[Valu.scala 94:11]
    node _io_v_output_out_T_285 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_286 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_287 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_288 = and(_io_v_output_out_T_286, _io_v_output_out_T_287) @[Valu.scala 95:29]
    node _io_v_output_out_T_289 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_290 = bits(io_vs0, 3, 3) @[Valu.scala 96:56]
    node _io_v_output_out_T_291 = eq(_io_v_output_out_T_290, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_292 = and(_io_v_output_out_T_289, _io_v_output_out_T_291) @[Valu.scala 96:47]
    node _io_v_output_out_T_293 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_294 = and(_io_v_output_out_T_292, _io_v_output_out_T_293) @[Valu.scala 96:68]
    node _io_v_output_out_T_295 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_296 = bits(io_vs0, 3, 3) @[Valu.scala 97:60]
    node _io_v_output_out_T_297 = eq(_io_v_output_out_T_296, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_298 = and(_io_v_output_out_T_295, _io_v_output_out_T_297) @[Valu.scala 97:51]
    node _io_v_output_out_T_299 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_300 = and(_io_v_output_out_T_298, _io_v_output_out_T_299) @[Valu.scala 97:72]
    node sew_32_a_3 = _sew_32_a_T_7 @[Valu.scala 75:{23,23}]
    node sew_32_b_3 = _sew_32_b_T_7 @[Valu.scala 76:{23,23}]
    node _io_v_output_out_T_301 = add(sew_32_a_3, sew_32_b_3) @[Valu.scala 101:35]
    node _io_v_output_out_T_302 = tail(_io_v_output_out_T_301, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_303 = asSInt(_io_v_output_out_T_302) @[Valu.scala 101:35]
    node _io_v_output_out_T_304 = sub(sew_32_a_3, sew_32_b_3) @[Valu.scala 102:37]
    node _io_v_output_out_T_305 = tail(_io_v_output_out_T_304, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_306 = asSInt(_io_v_output_out_T_305) @[Valu.scala 102:37]
    node _io_v_output_out_T_307 = and(sew_32_a_3, sew_32_b_3) @[Valu.scala 103:36]
    node _io_v_output_out_T_308 = asSInt(_io_v_output_out_T_307) @[Valu.scala 103:36]
    node _io_v_output_out_T_309 = or(sew_32_a_3, sew_32_b_3) @[Valu.scala 104:35]
    node _io_v_output_out_T_310 = asSInt(_io_v_output_out_T_309) @[Valu.scala 104:35]
    node _io_v_output_out_T_311 = xor(sew_32_a_3, sew_32_b_3) @[Valu.scala 105:36]
    node _io_v_output_out_T_312 = asSInt(_io_v_output_out_T_311) @[Valu.scala 105:36]
    node _io_v_output_out_T_313 = asUInt(sew_32_b_3) @[Valu.scala 106:40]
    node _io_v_output_out_T_314 = asUInt(sew_32_a_3) @[Valu.scala 106:58]
    node _io_v_output_out_T_315 = leq(_io_v_output_out_T_313, _io_v_output_out_T_314) @[Valu.scala 106:47]
    node _io_v_output_out_T_316 = mux(_io_v_output_out_T_315, sew_32_b_3, sew_32_a_3) @[Valu.scala 106:31]
    node _io_v_output_out_T_317 = leq(sew_32_b_3, sew_32_a_3) @[Valu.scala 107:39]
    node _io_v_output_out_T_318 = mux(_io_v_output_out_T_317, sew_32_b_3, sew_32_a_3) @[Valu.scala 107:30]
    node _io_v_output_out_T_319 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_320 = mux(_io_v_output_out_T_319, _io_v_output_out_T_303, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_321 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_322 = mux(_io_v_output_out_T_321, _io_v_output_out_T_306, _io_v_output_out_T_320) @[Mux.scala 81:58]
    node _io_v_output_out_T_323 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_324 = mux(_io_v_output_out_T_323, _io_v_output_out_T_308, _io_v_output_out_T_322) @[Mux.scala 81:58]
    node _io_v_output_out_T_325 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_326 = mux(_io_v_output_out_T_325, _io_v_output_out_T_310, _io_v_output_out_T_324) @[Mux.scala 81:58]
    node _io_v_output_out_T_327 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_328 = mux(_io_v_output_out_T_327, _io_v_output_out_T_312, _io_v_output_out_T_326) @[Mux.scala 81:58]
    node _io_v_output_out_T_329 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_330 = mux(_io_v_output_out_T_329, _io_v_output_out_T_316, _io_v_output_out_T_328) @[Mux.scala 81:58]
    node _io_v_output_out_T_331 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_332 = mux(_io_v_output_out_T_331, _io_v_output_out_T_318, _io_v_output_out_T_330) @[Mux.scala 81:58]
    node _io_v_output_out_T_333 = mux(_io_v_output_out_T_300, asSInt(UInt<1>("h1")), _io_v_output_out_T_332) @[Valu.scala 97:36]
    node sew_32_vd_3 = _sew_32_vd_T_7 @[Valu.scala 87:{24,24}]
    node _io_v_output_out_T_334 = mux(_io_v_output_out_T_294, sew_32_vd_3, _io_v_output_out_T_333) @[Valu.scala 96:32]
    node _io_v_output_out_T_335 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_336 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_337 = and(_io_v_output_out_T_335, _io_v_output_out_T_336) @[Valu.scala 111:28]
    node _io_v_output_out_T_338 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 111:51]
    node _io_v_output_out_T_339 = and(_io_v_output_out_T_337, _io_v_output_out_T_338) @[Valu.scala 111:44]
    node _io_v_output_out_T_340 = mux(_io_v_output_out_T_339, sew_32_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_341 = mux(_io_v_output_out_T_288, _io_v_output_out_T_334, _io_v_output_out_T_340) @[Valu.scala 95:11]
    node io_v_output_out_3 = mux(_io_v_output_out_T_285, sew_32_vd_3, _io_v_output_out_T_341) @[Valu.scala 94:11]
    node io_v_output_lo_lo = asUInt(io_v_output_out_0_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi = asUInt(io_v_output_out_1_1) @[Cat.scala 33:92]
    node io_v_output_lo_1 = cat(io_v_output_lo_hi, io_v_output_lo_lo) @[Cat.scala 33:92]
    node io_v_output_hi_lo = asUInt(io_v_output_out_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi = asUInt(io_v_output_out_3) @[Cat.scala 33:92]
    node io_v_output_hi_1 = cat(io_v_output_hi_hi, io_v_output_hi_lo) @[Cat.scala 33:92]
    node _io_v_output_T_2 = cat(io_v_output_hi_1, io_v_output_lo_1) @[Cat.scala 33:92]
    node _io_v_output_T_3 = asSInt(_io_v_output_T_2) @[Valu.scala 114:24]
    node _T_8 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 204:27]
    node _T_9 = bits(io_aluc, 2, 0) @[Valu.scala 204:51]
    node _T_10 = eq(_T_9, UInt<1>("h0")) @[Valu.scala 204:57]
    node _T_11 = and(_T_8, _T_10) @[Valu.scala 204:41]
    node _io_v_output_out_T_342 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_343 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_344 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_345 = and(_io_v_output_out_T_343, _io_v_output_out_T_344) @[Valu.scala 95:29]
    node _io_v_output_out_T_346 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_347 = bits(io_vs0, 0, 0) @[Valu.scala 96:56]
    node _io_v_output_out_T_348 = eq(_io_v_output_out_T_347, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_349 = and(_io_v_output_out_T_346, _io_v_output_out_T_348) @[Valu.scala 96:47]
    node _io_v_output_out_T_350 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_351 = and(_io_v_output_out_T_349, _io_v_output_out_T_350) @[Valu.scala 96:68]
    node _io_v_output_out_T_352 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_353 = bits(io_vs0, 0, 0) @[Valu.scala 97:60]
    node _io_v_output_out_T_354 = eq(_io_v_output_out_T_353, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_355 = and(_io_v_output_out_T_352, _io_v_output_out_T_354) @[Valu.scala 97:51]
    node _io_v_output_out_T_356 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_357 = and(_io_v_output_out_T_355, _io_v_output_out_T_356) @[Valu.scala 97:72]
    node sew_16_a_0 = _sew_16_a_T_1 @[Valu.scala 73:{23,23}]
    node sew_16_b_0 = _sew_16_b_T_1 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_358 = add(sew_16_a_0, sew_16_b_0) @[Valu.scala 101:35]
    node _io_v_output_out_T_359 = tail(_io_v_output_out_T_358, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_360 = asSInt(_io_v_output_out_T_359) @[Valu.scala 101:35]
    node _io_v_output_out_T_361 = sub(sew_16_a_0, sew_16_b_0) @[Valu.scala 102:37]
    node _io_v_output_out_T_362 = tail(_io_v_output_out_T_361, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_363 = asSInt(_io_v_output_out_T_362) @[Valu.scala 102:37]
    node _io_v_output_out_T_364 = and(sew_16_a_0, sew_16_b_0) @[Valu.scala 103:36]
    node _io_v_output_out_T_365 = asSInt(_io_v_output_out_T_364) @[Valu.scala 103:36]
    node _io_v_output_out_T_366 = or(sew_16_a_0, sew_16_b_0) @[Valu.scala 104:35]
    node _io_v_output_out_T_367 = asSInt(_io_v_output_out_T_366) @[Valu.scala 104:35]
    node _io_v_output_out_T_368 = xor(sew_16_a_0, sew_16_b_0) @[Valu.scala 105:36]
    node _io_v_output_out_T_369 = asSInt(_io_v_output_out_T_368) @[Valu.scala 105:36]
    node _io_v_output_out_T_370 = asUInt(sew_16_b_0) @[Valu.scala 106:40]
    node _io_v_output_out_T_371 = asUInt(sew_16_a_0) @[Valu.scala 106:58]
    node _io_v_output_out_T_372 = leq(_io_v_output_out_T_370, _io_v_output_out_T_371) @[Valu.scala 106:47]
    node _io_v_output_out_T_373 = mux(_io_v_output_out_T_372, sew_16_b_0, sew_16_a_0) @[Valu.scala 106:31]
    node _io_v_output_out_T_374 = leq(sew_16_b_0, sew_16_a_0) @[Valu.scala 107:39]
    node _io_v_output_out_T_375 = mux(_io_v_output_out_T_374, sew_16_b_0, sew_16_a_0) @[Valu.scala 107:30]
    node _io_v_output_out_T_376 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_377 = mux(_io_v_output_out_T_376, _io_v_output_out_T_360, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_378 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_379 = mux(_io_v_output_out_T_378, _io_v_output_out_T_363, _io_v_output_out_T_377) @[Mux.scala 81:58]
    node _io_v_output_out_T_380 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_381 = mux(_io_v_output_out_T_380, _io_v_output_out_T_365, _io_v_output_out_T_379) @[Mux.scala 81:58]
    node _io_v_output_out_T_382 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_383 = mux(_io_v_output_out_T_382, _io_v_output_out_T_367, _io_v_output_out_T_381) @[Mux.scala 81:58]
    node _io_v_output_out_T_384 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_385 = mux(_io_v_output_out_T_384, _io_v_output_out_T_369, _io_v_output_out_T_383) @[Mux.scala 81:58]
    node _io_v_output_out_T_386 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_387 = mux(_io_v_output_out_T_386, _io_v_output_out_T_373, _io_v_output_out_T_385) @[Mux.scala 81:58]
    node _io_v_output_out_T_388 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_389 = mux(_io_v_output_out_T_388, _io_v_output_out_T_375, _io_v_output_out_T_387) @[Mux.scala 81:58]
    node _io_v_output_out_T_390 = mux(_io_v_output_out_T_357, asSInt(UInt<1>("h1")), _io_v_output_out_T_389) @[Valu.scala 97:36]
    node sew_16_vd_0 = _sew_16_vd_T_1 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_391 = mux(_io_v_output_out_T_351, sew_16_vd_0, _io_v_output_out_T_390) @[Valu.scala 96:32]
    node _io_v_output_out_T_392 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_393 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_394 = and(_io_v_output_out_T_392, _io_v_output_out_T_393) @[Valu.scala 111:28]
    node _io_v_output_out_T_395 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_396 = and(_io_v_output_out_T_394, _io_v_output_out_T_395) @[Valu.scala 111:44]
    node _io_v_output_out_T_397 = mux(_io_v_output_out_T_396, sew_16_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_398 = mux(_io_v_output_out_T_345, _io_v_output_out_T_391, _io_v_output_out_T_397) @[Valu.scala 95:11]
    node io_v_output_out_0_2 = mux(_io_v_output_out_T_342, sew_16_vd_0, _io_v_output_out_T_398) @[Valu.scala 94:11]
    node _io_v_output_out_T_399 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_400 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_401 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_402 = and(_io_v_output_out_T_400, _io_v_output_out_T_401) @[Valu.scala 95:29]
    node _io_v_output_out_T_403 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_404 = bits(io_vs0, 1, 1) @[Valu.scala 96:56]
    node _io_v_output_out_T_405 = eq(_io_v_output_out_T_404, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_406 = and(_io_v_output_out_T_403, _io_v_output_out_T_405) @[Valu.scala 96:47]
    node _io_v_output_out_T_407 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_408 = and(_io_v_output_out_T_406, _io_v_output_out_T_407) @[Valu.scala 96:68]
    node _io_v_output_out_T_409 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_410 = bits(io_vs0, 1, 1) @[Valu.scala 97:60]
    node _io_v_output_out_T_411 = eq(_io_v_output_out_T_410, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_412 = and(_io_v_output_out_T_409, _io_v_output_out_T_411) @[Valu.scala 97:51]
    node _io_v_output_out_T_413 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_414 = and(_io_v_output_out_T_412, _io_v_output_out_T_413) @[Valu.scala 97:72]
    node sew_16_a_1 = _sew_16_a_T_3 @[Valu.scala 73:{23,23}]
    node sew_16_b_1 = _sew_16_b_T_3 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_415 = add(sew_16_a_1, sew_16_b_1) @[Valu.scala 101:35]
    node _io_v_output_out_T_416 = tail(_io_v_output_out_T_415, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_417 = asSInt(_io_v_output_out_T_416) @[Valu.scala 101:35]
    node _io_v_output_out_T_418 = sub(sew_16_a_1, sew_16_b_1) @[Valu.scala 102:37]
    node _io_v_output_out_T_419 = tail(_io_v_output_out_T_418, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_420 = asSInt(_io_v_output_out_T_419) @[Valu.scala 102:37]
    node _io_v_output_out_T_421 = and(sew_16_a_1, sew_16_b_1) @[Valu.scala 103:36]
    node _io_v_output_out_T_422 = asSInt(_io_v_output_out_T_421) @[Valu.scala 103:36]
    node _io_v_output_out_T_423 = or(sew_16_a_1, sew_16_b_1) @[Valu.scala 104:35]
    node _io_v_output_out_T_424 = asSInt(_io_v_output_out_T_423) @[Valu.scala 104:35]
    node _io_v_output_out_T_425 = xor(sew_16_a_1, sew_16_b_1) @[Valu.scala 105:36]
    node _io_v_output_out_T_426 = asSInt(_io_v_output_out_T_425) @[Valu.scala 105:36]
    node _io_v_output_out_T_427 = asUInt(sew_16_b_1) @[Valu.scala 106:40]
    node _io_v_output_out_T_428 = asUInt(sew_16_a_1) @[Valu.scala 106:58]
    node _io_v_output_out_T_429 = leq(_io_v_output_out_T_427, _io_v_output_out_T_428) @[Valu.scala 106:47]
    node _io_v_output_out_T_430 = mux(_io_v_output_out_T_429, sew_16_b_1, sew_16_a_1) @[Valu.scala 106:31]
    node _io_v_output_out_T_431 = leq(sew_16_b_1, sew_16_a_1) @[Valu.scala 107:39]
    node _io_v_output_out_T_432 = mux(_io_v_output_out_T_431, sew_16_b_1, sew_16_a_1) @[Valu.scala 107:30]
    node _io_v_output_out_T_433 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_434 = mux(_io_v_output_out_T_433, _io_v_output_out_T_417, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_435 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_436 = mux(_io_v_output_out_T_435, _io_v_output_out_T_420, _io_v_output_out_T_434) @[Mux.scala 81:58]
    node _io_v_output_out_T_437 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_438 = mux(_io_v_output_out_T_437, _io_v_output_out_T_422, _io_v_output_out_T_436) @[Mux.scala 81:58]
    node _io_v_output_out_T_439 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_440 = mux(_io_v_output_out_T_439, _io_v_output_out_T_424, _io_v_output_out_T_438) @[Mux.scala 81:58]
    node _io_v_output_out_T_441 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_442 = mux(_io_v_output_out_T_441, _io_v_output_out_T_426, _io_v_output_out_T_440) @[Mux.scala 81:58]
    node _io_v_output_out_T_443 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_444 = mux(_io_v_output_out_T_443, _io_v_output_out_T_430, _io_v_output_out_T_442) @[Mux.scala 81:58]
    node _io_v_output_out_T_445 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_446 = mux(_io_v_output_out_T_445, _io_v_output_out_T_432, _io_v_output_out_T_444) @[Mux.scala 81:58]
    node _io_v_output_out_T_447 = mux(_io_v_output_out_T_414, asSInt(UInt<1>("h1")), _io_v_output_out_T_446) @[Valu.scala 97:36]
    node sew_16_vd_1 = _sew_16_vd_T_3 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_448 = mux(_io_v_output_out_T_408, sew_16_vd_1, _io_v_output_out_T_447) @[Valu.scala 96:32]
    node _io_v_output_out_T_449 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_450 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_451 = and(_io_v_output_out_T_449, _io_v_output_out_T_450) @[Valu.scala 111:28]
    node _io_v_output_out_T_452 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_453 = and(_io_v_output_out_T_451, _io_v_output_out_T_452) @[Valu.scala 111:44]
    node _io_v_output_out_T_454 = mux(_io_v_output_out_T_453, sew_16_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_455 = mux(_io_v_output_out_T_402, _io_v_output_out_T_448, _io_v_output_out_T_454) @[Valu.scala 95:11]
    node io_v_output_out_1_2 = mux(_io_v_output_out_T_399, sew_16_vd_1, _io_v_output_out_T_455) @[Valu.scala 94:11]
    node _io_v_output_out_T_456 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_457 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_458 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_459 = and(_io_v_output_out_T_457, _io_v_output_out_T_458) @[Valu.scala 95:29]
    node _io_v_output_out_T_460 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_461 = bits(io_vs0, 2, 2) @[Valu.scala 96:56]
    node _io_v_output_out_T_462 = eq(_io_v_output_out_T_461, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_463 = and(_io_v_output_out_T_460, _io_v_output_out_T_462) @[Valu.scala 96:47]
    node _io_v_output_out_T_464 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_465 = and(_io_v_output_out_T_463, _io_v_output_out_T_464) @[Valu.scala 96:68]
    node _io_v_output_out_T_466 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_467 = bits(io_vs0, 2, 2) @[Valu.scala 97:60]
    node _io_v_output_out_T_468 = eq(_io_v_output_out_T_467, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_469 = and(_io_v_output_out_T_466, _io_v_output_out_T_468) @[Valu.scala 97:51]
    node _io_v_output_out_T_470 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_471 = and(_io_v_output_out_T_469, _io_v_output_out_T_470) @[Valu.scala 97:72]
    node sew_16_a_2 = _sew_16_a_T_5 @[Valu.scala 73:{23,23}]
    node sew_16_b_2 = _sew_16_b_T_5 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_472 = add(sew_16_a_2, sew_16_b_2) @[Valu.scala 101:35]
    node _io_v_output_out_T_473 = tail(_io_v_output_out_T_472, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_474 = asSInt(_io_v_output_out_T_473) @[Valu.scala 101:35]
    node _io_v_output_out_T_475 = sub(sew_16_a_2, sew_16_b_2) @[Valu.scala 102:37]
    node _io_v_output_out_T_476 = tail(_io_v_output_out_T_475, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_477 = asSInt(_io_v_output_out_T_476) @[Valu.scala 102:37]
    node _io_v_output_out_T_478 = and(sew_16_a_2, sew_16_b_2) @[Valu.scala 103:36]
    node _io_v_output_out_T_479 = asSInt(_io_v_output_out_T_478) @[Valu.scala 103:36]
    node _io_v_output_out_T_480 = or(sew_16_a_2, sew_16_b_2) @[Valu.scala 104:35]
    node _io_v_output_out_T_481 = asSInt(_io_v_output_out_T_480) @[Valu.scala 104:35]
    node _io_v_output_out_T_482 = xor(sew_16_a_2, sew_16_b_2) @[Valu.scala 105:36]
    node _io_v_output_out_T_483 = asSInt(_io_v_output_out_T_482) @[Valu.scala 105:36]
    node _io_v_output_out_T_484 = asUInt(sew_16_b_2) @[Valu.scala 106:40]
    node _io_v_output_out_T_485 = asUInt(sew_16_a_2) @[Valu.scala 106:58]
    node _io_v_output_out_T_486 = leq(_io_v_output_out_T_484, _io_v_output_out_T_485) @[Valu.scala 106:47]
    node _io_v_output_out_T_487 = mux(_io_v_output_out_T_486, sew_16_b_2, sew_16_a_2) @[Valu.scala 106:31]
    node _io_v_output_out_T_488 = leq(sew_16_b_2, sew_16_a_2) @[Valu.scala 107:39]
    node _io_v_output_out_T_489 = mux(_io_v_output_out_T_488, sew_16_b_2, sew_16_a_2) @[Valu.scala 107:30]
    node _io_v_output_out_T_490 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_491 = mux(_io_v_output_out_T_490, _io_v_output_out_T_474, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_492 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_493 = mux(_io_v_output_out_T_492, _io_v_output_out_T_477, _io_v_output_out_T_491) @[Mux.scala 81:58]
    node _io_v_output_out_T_494 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_495 = mux(_io_v_output_out_T_494, _io_v_output_out_T_479, _io_v_output_out_T_493) @[Mux.scala 81:58]
    node _io_v_output_out_T_496 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_497 = mux(_io_v_output_out_T_496, _io_v_output_out_T_481, _io_v_output_out_T_495) @[Mux.scala 81:58]
    node _io_v_output_out_T_498 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_499 = mux(_io_v_output_out_T_498, _io_v_output_out_T_483, _io_v_output_out_T_497) @[Mux.scala 81:58]
    node _io_v_output_out_T_500 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_501 = mux(_io_v_output_out_T_500, _io_v_output_out_T_487, _io_v_output_out_T_499) @[Mux.scala 81:58]
    node _io_v_output_out_T_502 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_503 = mux(_io_v_output_out_T_502, _io_v_output_out_T_489, _io_v_output_out_T_501) @[Mux.scala 81:58]
    node _io_v_output_out_T_504 = mux(_io_v_output_out_T_471, asSInt(UInt<1>("h1")), _io_v_output_out_T_503) @[Valu.scala 97:36]
    node sew_16_vd_2 = _sew_16_vd_T_5 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_505 = mux(_io_v_output_out_T_465, sew_16_vd_2, _io_v_output_out_T_504) @[Valu.scala 96:32]
    node _io_v_output_out_T_506 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_507 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_508 = and(_io_v_output_out_T_506, _io_v_output_out_T_507) @[Valu.scala 111:28]
    node _io_v_output_out_T_509 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_510 = and(_io_v_output_out_T_508, _io_v_output_out_T_509) @[Valu.scala 111:44]
    node _io_v_output_out_T_511 = mux(_io_v_output_out_T_510, sew_16_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_512 = mux(_io_v_output_out_T_459, _io_v_output_out_T_505, _io_v_output_out_T_511) @[Valu.scala 95:11]
    node io_v_output_out_2_1 = mux(_io_v_output_out_T_456, sew_16_vd_2, _io_v_output_out_T_512) @[Valu.scala 94:11]
    node _io_v_output_out_T_513 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_514 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_515 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_516 = and(_io_v_output_out_T_514, _io_v_output_out_T_515) @[Valu.scala 95:29]
    node _io_v_output_out_T_517 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_518 = bits(io_vs0, 3, 3) @[Valu.scala 96:56]
    node _io_v_output_out_T_519 = eq(_io_v_output_out_T_518, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_520 = and(_io_v_output_out_T_517, _io_v_output_out_T_519) @[Valu.scala 96:47]
    node _io_v_output_out_T_521 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_522 = and(_io_v_output_out_T_520, _io_v_output_out_T_521) @[Valu.scala 96:68]
    node _io_v_output_out_T_523 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_524 = bits(io_vs0, 3, 3) @[Valu.scala 97:60]
    node _io_v_output_out_T_525 = eq(_io_v_output_out_T_524, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_526 = and(_io_v_output_out_T_523, _io_v_output_out_T_525) @[Valu.scala 97:51]
    node _io_v_output_out_T_527 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_528 = and(_io_v_output_out_T_526, _io_v_output_out_T_527) @[Valu.scala 97:72]
    node sew_16_a_3 = _sew_16_a_T_7 @[Valu.scala 73:{23,23}]
    node sew_16_b_3 = _sew_16_b_T_7 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_529 = add(sew_16_a_3, sew_16_b_3) @[Valu.scala 101:35]
    node _io_v_output_out_T_530 = tail(_io_v_output_out_T_529, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_531 = asSInt(_io_v_output_out_T_530) @[Valu.scala 101:35]
    node _io_v_output_out_T_532 = sub(sew_16_a_3, sew_16_b_3) @[Valu.scala 102:37]
    node _io_v_output_out_T_533 = tail(_io_v_output_out_T_532, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_534 = asSInt(_io_v_output_out_T_533) @[Valu.scala 102:37]
    node _io_v_output_out_T_535 = and(sew_16_a_3, sew_16_b_3) @[Valu.scala 103:36]
    node _io_v_output_out_T_536 = asSInt(_io_v_output_out_T_535) @[Valu.scala 103:36]
    node _io_v_output_out_T_537 = or(sew_16_a_3, sew_16_b_3) @[Valu.scala 104:35]
    node _io_v_output_out_T_538 = asSInt(_io_v_output_out_T_537) @[Valu.scala 104:35]
    node _io_v_output_out_T_539 = xor(sew_16_a_3, sew_16_b_3) @[Valu.scala 105:36]
    node _io_v_output_out_T_540 = asSInt(_io_v_output_out_T_539) @[Valu.scala 105:36]
    node _io_v_output_out_T_541 = asUInt(sew_16_b_3) @[Valu.scala 106:40]
    node _io_v_output_out_T_542 = asUInt(sew_16_a_3) @[Valu.scala 106:58]
    node _io_v_output_out_T_543 = leq(_io_v_output_out_T_541, _io_v_output_out_T_542) @[Valu.scala 106:47]
    node _io_v_output_out_T_544 = mux(_io_v_output_out_T_543, sew_16_b_3, sew_16_a_3) @[Valu.scala 106:31]
    node _io_v_output_out_T_545 = leq(sew_16_b_3, sew_16_a_3) @[Valu.scala 107:39]
    node _io_v_output_out_T_546 = mux(_io_v_output_out_T_545, sew_16_b_3, sew_16_a_3) @[Valu.scala 107:30]
    node _io_v_output_out_T_547 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_548 = mux(_io_v_output_out_T_547, _io_v_output_out_T_531, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_549 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_550 = mux(_io_v_output_out_T_549, _io_v_output_out_T_534, _io_v_output_out_T_548) @[Mux.scala 81:58]
    node _io_v_output_out_T_551 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_552 = mux(_io_v_output_out_T_551, _io_v_output_out_T_536, _io_v_output_out_T_550) @[Mux.scala 81:58]
    node _io_v_output_out_T_553 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_554 = mux(_io_v_output_out_T_553, _io_v_output_out_T_538, _io_v_output_out_T_552) @[Mux.scala 81:58]
    node _io_v_output_out_T_555 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_556 = mux(_io_v_output_out_T_555, _io_v_output_out_T_540, _io_v_output_out_T_554) @[Mux.scala 81:58]
    node _io_v_output_out_T_557 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_558 = mux(_io_v_output_out_T_557, _io_v_output_out_T_544, _io_v_output_out_T_556) @[Mux.scala 81:58]
    node _io_v_output_out_T_559 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_560 = mux(_io_v_output_out_T_559, _io_v_output_out_T_546, _io_v_output_out_T_558) @[Mux.scala 81:58]
    node _io_v_output_out_T_561 = mux(_io_v_output_out_T_528, asSInt(UInt<1>("h1")), _io_v_output_out_T_560) @[Valu.scala 97:36]
    node sew_16_vd_3 = _sew_16_vd_T_7 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_562 = mux(_io_v_output_out_T_522, sew_16_vd_3, _io_v_output_out_T_561) @[Valu.scala 96:32]
    node _io_v_output_out_T_563 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_564 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_565 = and(_io_v_output_out_T_563, _io_v_output_out_T_564) @[Valu.scala 111:28]
    node _io_v_output_out_T_566 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_567 = and(_io_v_output_out_T_565, _io_v_output_out_T_566) @[Valu.scala 111:44]
    node _io_v_output_out_T_568 = mux(_io_v_output_out_T_567, sew_16_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_569 = mux(_io_v_output_out_T_516, _io_v_output_out_T_562, _io_v_output_out_T_568) @[Valu.scala 95:11]
    node io_v_output_out_3_1 = mux(_io_v_output_out_T_513, sew_16_vd_3, _io_v_output_out_T_569) @[Valu.scala 94:11]
    node _io_v_output_out_T_570 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_571 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_572 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_573 = and(_io_v_output_out_T_571, _io_v_output_out_T_572) @[Valu.scala 95:29]
    node _io_v_output_out_T_574 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_575 = bits(io_vs0, 4, 4) @[Valu.scala 96:56]
    node _io_v_output_out_T_576 = eq(_io_v_output_out_T_575, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_577 = and(_io_v_output_out_T_574, _io_v_output_out_T_576) @[Valu.scala 96:47]
    node _io_v_output_out_T_578 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_579 = and(_io_v_output_out_T_577, _io_v_output_out_T_578) @[Valu.scala 96:68]
    node _io_v_output_out_T_580 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_581 = bits(io_vs0, 4, 4) @[Valu.scala 97:60]
    node _io_v_output_out_T_582 = eq(_io_v_output_out_T_581, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_583 = and(_io_v_output_out_T_580, _io_v_output_out_T_582) @[Valu.scala 97:51]
    node _io_v_output_out_T_584 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_585 = and(_io_v_output_out_T_583, _io_v_output_out_T_584) @[Valu.scala 97:72]
    node sew_16_a_4 = _sew_16_a_T_9 @[Valu.scala 73:{23,23}]
    node sew_16_b_4 = _sew_16_b_T_9 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_586 = add(sew_16_a_4, sew_16_b_4) @[Valu.scala 101:35]
    node _io_v_output_out_T_587 = tail(_io_v_output_out_T_586, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_588 = asSInt(_io_v_output_out_T_587) @[Valu.scala 101:35]
    node _io_v_output_out_T_589 = sub(sew_16_a_4, sew_16_b_4) @[Valu.scala 102:37]
    node _io_v_output_out_T_590 = tail(_io_v_output_out_T_589, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_591 = asSInt(_io_v_output_out_T_590) @[Valu.scala 102:37]
    node _io_v_output_out_T_592 = and(sew_16_a_4, sew_16_b_4) @[Valu.scala 103:36]
    node _io_v_output_out_T_593 = asSInt(_io_v_output_out_T_592) @[Valu.scala 103:36]
    node _io_v_output_out_T_594 = or(sew_16_a_4, sew_16_b_4) @[Valu.scala 104:35]
    node _io_v_output_out_T_595 = asSInt(_io_v_output_out_T_594) @[Valu.scala 104:35]
    node _io_v_output_out_T_596 = xor(sew_16_a_4, sew_16_b_4) @[Valu.scala 105:36]
    node _io_v_output_out_T_597 = asSInt(_io_v_output_out_T_596) @[Valu.scala 105:36]
    node _io_v_output_out_T_598 = asUInt(sew_16_b_4) @[Valu.scala 106:40]
    node _io_v_output_out_T_599 = asUInt(sew_16_a_4) @[Valu.scala 106:58]
    node _io_v_output_out_T_600 = leq(_io_v_output_out_T_598, _io_v_output_out_T_599) @[Valu.scala 106:47]
    node _io_v_output_out_T_601 = mux(_io_v_output_out_T_600, sew_16_b_4, sew_16_a_4) @[Valu.scala 106:31]
    node _io_v_output_out_T_602 = leq(sew_16_b_4, sew_16_a_4) @[Valu.scala 107:39]
    node _io_v_output_out_T_603 = mux(_io_v_output_out_T_602, sew_16_b_4, sew_16_a_4) @[Valu.scala 107:30]
    node _io_v_output_out_T_604 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_605 = mux(_io_v_output_out_T_604, _io_v_output_out_T_588, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_606 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_607 = mux(_io_v_output_out_T_606, _io_v_output_out_T_591, _io_v_output_out_T_605) @[Mux.scala 81:58]
    node _io_v_output_out_T_608 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_609 = mux(_io_v_output_out_T_608, _io_v_output_out_T_593, _io_v_output_out_T_607) @[Mux.scala 81:58]
    node _io_v_output_out_T_610 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_611 = mux(_io_v_output_out_T_610, _io_v_output_out_T_595, _io_v_output_out_T_609) @[Mux.scala 81:58]
    node _io_v_output_out_T_612 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_613 = mux(_io_v_output_out_T_612, _io_v_output_out_T_597, _io_v_output_out_T_611) @[Mux.scala 81:58]
    node _io_v_output_out_T_614 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_615 = mux(_io_v_output_out_T_614, _io_v_output_out_T_601, _io_v_output_out_T_613) @[Mux.scala 81:58]
    node _io_v_output_out_T_616 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_617 = mux(_io_v_output_out_T_616, _io_v_output_out_T_603, _io_v_output_out_T_615) @[Mux.scala 81:58]
    node _io_v_output_out_T_618 = mux(_io_v_output_out_T_585, asSInt(UInt<1>("h1")), _io_v_output_out_T_617) @[Valu.scala 97:36]
    node sew_16_vd_4 = _sew_16_vd_T_9 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_619 = mux(_io_v_output_out_T_579, sew_16_vd_4, _io_v_output_out_T_618) @[Valu.scala 96:32]
    node _io_v_output_out_T_620 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_621 = geq(UInt<3>("h4"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_622 = and(_io_v_output_out_T_620, _io_v_output_out_T_621) @[Valu.scala 111:28]
    node _io_v_output_out_T_623 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_624 = and(_io_v_output_out_T_622, _io_v_output_out_T_623) @[Valu.scala 111:44]
    node _io_v_output_out_T_625 = mux(_io_v_output_out_T_624, sew_16_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_626 = mux(_io_v_output_out_T_573, _io_v_output_out_T_619, _io_v_output_out_T_625) @[Valu.scala 95:11]
    node io_v_output_out_4 = mux(_io_v_output_out_T_570, sew_16_vd_4, _io_v_output_out_T_626) @[Valu.scala 94:11]
    node _io_v_output_out_T_627 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_628 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_629 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_630 = and(_io_v_output_out_T_628, _io_v_output_out_T_629) @[Valu.scala 95:29]
    node _io_v_output_out_T_631 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_632 = bits(io_vs0, 5, 5) @[Valu.scala 96:56]
    node _io_v_output_out_T_633 = eq(_io_v_output_out_T_632, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_634 = and(_io_v_output_out_T_631, _io_v_output_out_T_633) @[Valu.scala 96:47]
    node _io_v_output_out_T_635 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_636 = and(_io_v_output_out_T_634, _io_v_output_out_T_635) @[Valu.scala 96:68]
    node _io_v_output_out_T_637 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_638 = bits(io_vs0, 5, 5) @[Valu.scala 97:60]
    node _io_v_output_out_T_639 = eq(_io_v_output_out_T_638, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_640 = and(_io_v_output_out_T_637, _io_v_output_out_T_639) @[Valu.scala 97:51]
    node _io_v_output_out_T_641 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_642 = and(_io_v_output_out_T_640, _io_v_output_out_T_641) @[Valu.scala 97:72]
    node sew_16_a_5 = _sew_16_a_T_11 @[Valu.scala 73:{23,23}]
    node sew_16_b_5 = _sew_16_b_T_11 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_643 = add(sew_16_a_5, sew_16_b_5) @[Valu.scala 101:35]
    node _io_v_output_out_T_644 = tail(_io_v_output_out_T_643, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_645 = asSInt(_io_v_output_out_T_644) @[Valu.scala 101:35]
    node _io_v_output_out_T_646 = sub(sew_16_a_5, sew_16_b_5) @[Valu.scala 102:37]
    node _io_v_output_out_T_647 = tail(_io_v_output_out_T_646, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_648 = asSInt(_io_v_output_out_T_647) @[Valu.scala 102:37]
    node _io_v_output_out_T_649 = and(sew_16_a_5, sew_16_b_5) @[Valu.scala 103:36]
    node _io_v_output_out_T_650 = asSInt(_io_v_output_out_T_649) @[Valu.scala 103:36]
    node _io_v_output_out_T_651 = or(sew_16_a_5, sew_16_b_5) @[Valu.scala 104:35]
    node _io_v_output_out_T_652 = asSInt(_io_v_output_out_T_651) @[Valu.scala 104:35]
    node _io_v_output_out_T_653 = xor(sew_16_a_5, sew_16_b_5) @[Valu.scala 105:36]
    node _io_v_output_out_T_654 = asSInt(_io_v_output_out_T_653) @[Valu.scala 105:36]
    node _io_v_output_out_T_655 = asUInt(sew_16_b_5) @[Valu.scala 106:40]
    node _io_v_output_out_T_656 = asUInt(sew_16_a_5) @[Valu.scala 106:58]
    node _io_v_output_out_T_657 = leq(_io_v_output_out_T_655, _io_v_output_out_T_656) @[Valu.scala 106:47]
    node _io_v_output_out_T_658 = mux(_io_v_output_out_T_657, sew_16_b_5, sew_16_a_5) @[Valu.scala 106:31]
    node _io_v_output_out_T_659 = leq(sew_16_b_5, sew_16_a_5) @[Valu.scala 107:39]
    node _io_v_output_out_T_660 = mux(_io_v_output_out_T_659, sew_16_b_5, sew_16_a_5) @[Valu.scala 107:30]
    node _io_v_output_out_T_661 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_662 = mux(_io_v_output_out_T_661, _io_v_output_out_T_645, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_663 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_664 = mux(_io_v_output_out_T_663, _io_v_output_out_T_648, _io_v_output_out_T_662) @[Mux.scala 81:58]
    node _io_v_output_out_T_665 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_666 = mux(_io_v_output_out_T_665, _io_v_output_out_T_650, _io_v_output_out_T_664) @[Mux.scala 81:58]
    node _io_v_output_out_T_667 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_668 = mux(_io_v_output_out_T_667, _io_v_output_out_T_652, _io_v_output_out_T_666) @[Mux.scala 81:58]
    node _io_v_output_out_T_669 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_670 = mux(_io_v_output_out_T_669, _io_v_output_out_T_654, _io_v_output_out_T_668) @[Mux.scala 81:58]
    node _io_v_output_out_T_671 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_672 = mux(_io_v_output_out_T_671, _io_v_output_out_T_658, _io_v_output_out_T_670) @[Mux.scala 81:58]
    node _io_v_output_out_T_673 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_674 = mux(_io_v_output_out_T_673, _io_v_output_out_T_660, _io_v_output_out_T_672) @[Mux.scala 81:58]
    node _io_v_output_out_T_675 = mux(_io_v_output_out_T_642, asSInt(UInt<1>("h1")), _io_v_output_out_T_674) @[Valu.scala 97:36]
    node sew_16_vd_5 = _sew_16_vd_T_11 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_676 = mux(_io_v_output_out_T_636, sew_16_vd_5, _io_v_output_out_T_675) @[Valu.scala 96:32]
    node _io_v_output_out_T_677 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_678 = geq(UInt<3>("h5"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_679 = and(_io_v_output_out_T_677, _io_v_output_out_T_678) @[Valu.scala 111:28]
    node _io_v_output_out_T_680 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_681 = and(_io_v_output_out_T_679, _io_v_output_out_T_680) @[Valu.scala 111:44]
    node _io_v_output_out_T_682 = mux(_io_v_output_out_T_681, sew_16_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_683 = mux(_io_v_output_out_T_630, _io_v_output_out_T_676, _io_v_output_out_T_682) @[Valu.scala 95:11]
    node io_v_output_out_5 = mux(_io_v_output_out_T_627, sew_16_vd_5, _io_v_output_out_T_683) @[Valu.scala 94:11]
    node _io_v_output_out_T_684 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_685 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_686 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_687 = and(_io_v_output_out_T_685, _io_v_output_out_T_686) @[Valu.scala 95:29]
    node _io_v_output_out_T_688 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_689 = bits(io_vs0, 6, 6) @[Valu.scala 96:56]
    node _io_v_output_out_T_690 = eq(_io_v_output_out_T_689, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_691 = and(_io_v_output_out_T_688, _io_v_output_out_T_690) @[Valu.scala 96:47]
    node _io_v_output_out_T_692 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_693 = and(_io_v_output_out_T_691, _io_v_output_out_T_692) @[Valu.scala 96:68]
    node _io_v_output_out_T_694 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_695 = bits(io_vs0, 6, 6) @[Valu.scala 97:60]
    node _io_v_output_out_T_696 = eq(_io_v_output_out_T_695, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_697 = and(_io_v_output_out_T_694, _io_v_output_out_T_696) @[Valu.scala 97:51]
    node _io_v_output_out_T_698 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_699 = and(_io_v_output_out_T_697, _io_v_output_out_T_698) @[Valu.scala 97:72]
    node sew_16_a_6 = _sew_16_a_T_13 @[Valu.scala 73:{23,23}]
    node sew_16_b_6 = _sew_16_b_T_13 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_700 = add(sew_16_a_6, sew_16_b_6) @[Valu.scala 101:35]
    node _io_v_output_out_T_701 = tail(_io_v_output_out_T_700, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_702 = asSInt(_io_v_output_out_T_701) @[Valu.scala 101:35]
    node _io_v_output_out_T_703 = sub(sew_16_a_6, sew_16_b_6) @[Valu.scala 102:37]
    node _io_v_output_out_T_704 = tail(_io_v_output_out_T_703, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_705 = asSInt(_io_v_output_out_T_704) @[Valu.scala 102:37]
    node _io_v_output_out_T_706 = and(sew_16_a_6, sew_16_b_6) @[Valu.scala 103:36]
    node _io_v_output_out_T_707 = asSInt(_io_v_output_out_T_706) @[Valu.scala 103:36]
    node _io_v_output_out_T_708 = or(sew_16_a_6, sew_16_b_6) @[Valu.scala 104:35]
    node _io_v_output_out_T_709 = asSInt(_io_v_output_out_T_708) @[Valu.scala 104:35]
    node _io_v_output_out_T_710 = xor(sew_16_a_6, sew_16_b_6) @[Valu.scala 105:36]
    node _io_v_output_out_T_711 = asSInt(_io_v_output_out_T_710) @[Valu.scala 105:36]
    node _io_v_output_out_T_712 = asUInt(sew_16_b_6) @[Valu.scala 106:40]
    node _io_v_output_out_T_713 = asUInt(sew_16_a_6) @[Valu.scala 106:58]
    node _io_v_output_out_T_714 = leq(_io_v_output_out_T_712, _io_v_output_out_T_713) @[Valu.scala 106:47]
    node _io_v_output_out_T_715 = mux(_io_v_output_out_T_714, sew_16_b_6, sew_16_a_6) @[Valu.scala 106:31]
    node _io_v_output_out_T_716 = leq(sew_16_b_6, sew_16_a_6) @[Valu.scala 107:39]
    node _io_v_output_out_T_717 = mux(_io_v_output_out_T_716, sew_16_b_6, sew_16_a_6) @[Valu.scala 107:30]
    node _io_v_output_out_T_718 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_719 = mux(_io_v_output_out_T_718, _io_v_output_out_T_702, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_720 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_721 = mux(_io_v_output_out_T_720, _io_v_output_out_T_705, _io_v_output_out_T_719) @[Mux.scala 81:58]
    node _io_v_output_out_T_722 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_723 = mux(_io_v_output_out_T_722, _io_v_output_out_T_707, _io_v_output_out_T_721) @[Mux.scala 81:58]
    node _io_v_output_out_T_724 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_725 = mux(_io_v_output_out_T_724, _io_v_output_out_T_709, _io_v_output_out_T_723) @[Mux.scala 81:58]
    node _io_v_output_out_T_726 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_727 = mux(_io_v_output_out_T_726, _io_v_output_out_T_711, _io_v_output_out_T_725) @[Mux.scala 81:58]
    node _io_v_output_out_T_728 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_729 = mux(_io_v_output_out_T_728, _io_v_output_out_T_715, _io_v_output_out_T_727) @[Mux.scala 81:58]
    node _io_v_output_out_T_730 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_731 = mux(_io_v_output_out_T_730, _io_v_output_out_T_717, _io_v_output_out_T_729) @[Mux.scala 81:58]
    node _io_v_output_out_T_732 = mux(_io_v_output_out_T_699, asSInt(UInt<1>("h1")), _io_v_output_out_T_731) @[Valu.scala 97:36]
    node sew_16_vd_6 = _sew_16_vd_T_13 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_733 = mux(_io_v_output_out_T_693, sew_16_vd_6, _io_v_output_out_T_732) @[Valu.scala 96:32]
    node _io_v_output_out_T_734 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_735 = geq(UInt<3>("h6"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_736 = and(_io_v_output_out_T_734, _io_v_output_out_T_735) @[Valu.scala 111:28]
    node _io_v_output_out_T_737 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_738 = and(_io_v_output_out_T_736, _io_v_output_out_T_737) @[Valu.scala 111:44]
    node _io_v_output_out_T_739 = mux(_io_v_output_out_T_738, sew_16_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_740 = mux(_io_v_output_out_T_687, _io_v_output_out_T_733, _io_v_output_out_T_739) @[Valu.scala 95:11]
    node io_v_output_out_6 = mux(_io_v_output_out_T_684, sew_16_vd_6, _io_v_output_out_T_740) @[Valu.scala 94:11]
    node _io_v_output_out_T_741 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_742 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_743 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_744 = and(_io_v_output_out_T_742, _io_v_output_out_T_743) @[Valu.scala 95:29]
    node _io_v_output_out_T_745 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_746 = bits(io_vs0, 7, 7) @[Valu.scala 96:56]
    node _io_v_output_out_T_747 = eq(_io_v_output_out_T_746, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_748 = and(_io_v_output_out_T_745, _io_v_output_out_T_747) @[Valu.scala 96:47]
    node _io_v_output_out_T_749 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_750 = and(_io_v_output_out_T_748, _io_v_output_out_T_749) @[Valu.scala 96:68]
    node _io_v_output_out_T_751 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_752 = bits(io_vs0, 7, 7) @[Valu.scala 97:60]
    node _io_v_output_out_T_753 = eq(_io_v_output_out_T_752, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_754 = and(_io_v_output_out_T_751, _io_v_output_out_T_753) @[Valu.scala 97:51]
    node _io_v_output_out_T_755 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_756 = and(_io_v_output_out_T_754, _io_v_output_out_T_755) @[Valu.scala 97:72]
    node sew_16_a_7 = _sew_16_a_T_15 @[Valu.scala 73:{23,23}]
    node sew_16_b_7 = _sew_16_b_T_15 @[Valu.scala 74:{23,23}]
    node _io_v_output_out_T_757 = add(sew_16_a_7, sew_16_b_7) @[Valu.scala 101:35]
    node _io_v_output_out_T_758 = tail(_io_v_output_out_T_757, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_759 = asSInt(_io_v_output_out_T_758) @[Valu.scala 101:35]
    node _io_v_output_out_T_760 = sub(sew_16_a_7, sew_16_b_7) @[Valu.scala 102:37]
    node _io_v_output_out_T_761 = tail(_io_v_output_out_T_760, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_762 = asSInt(_io_v_output_out_T_761) @[Valu.scala 102:37]
    node _io_v_output_out_T_763 = and(sew_16_a_7, sew_16_b_7) @[Valu.scala 103:36]
    node _io_v_output_out_T_764 = asSInt(_io_v_output_out_T_763) @[Valu.scala 103:36]
    node _io_v_output_out_T_765 = or(sew_16_a_7, sew_16_b_7) @[Valu.scala 104:35]
    node _io_v_output_out_T_766 = asSInt(_io_v_output_out_T_765) @[Valu.scala 104:35]
    node _io_v_output_out_T_767 = xor(sew_16_a_7, sew_16_b_7) @[Valu.scala 105:36]
    node _io_v_output_out_T_768 = asSInt(_io_v_output_out_T_767) @[Valu.scala 105:36]
    node _io_v_output_out_T_769 = asUInt(sew_16_b_7) @[Valu.scala 106:40]
    node _io_v_output_out_T_770 = asUInt(sew_16_a_7) @[Valu.scala 106:58]
    node _io_v_output_out_T_771 = leq(_io_v_output_out_T_769, _io_v_output_out_T_770) @[Valu.scala 106:47]
    node _io_v_output_out_T_772 = mux(_io_v_output_out_T_771, sew_16_b_7, sew_16_a_7) @[Valu.scala 106:31]
    node _io_v_output_out_T_773 = leq(sew_16_b_7, sew_16_a_7) @[Valu.scala 107:39]
    node _io_v_output_out_T_774 = mux(_io_v_output_out_T_773, sew_16_b_7, sew_16_a_7) @[Valu.scala 107:30]
    node _io_v_output_out_T_775 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_776 = mux(_io_v_output_out_T_775, _io_v_output_out_T_759, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_777 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_778 = mux(_io_v_output_out_T_777, _io_v_output_out_T_762, _io_v_output_out_T_776) @[Mux.scala 81:58]
    node _io_v_output_out_T_779 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_780 = mux(_io_v_output_out_T_779, _io_v_output_out_T_764, _io_v_output_out_T_778) @[Mux.scala 81:58]
    node _io_v_output_out_T_781 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_782 = mux(_io_v_output_out_T_781, _io_v_output_out_T_766, _io_v_output_out_T_780) @[Mux.scala 81:58]
    node _io_v_output_out_T_783 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_784 = mux(_io_v_output_out_T_783, _io_v_output_out_T_768, _io_v_output_out_T_782) @[Mux.scala 81:58]
    node _io_v_output_out_T_785 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_786 = mux(_io_v_output_out_T_785, _io_v_output_out_T_772, _io_v_output_out_T_784) @[Mux.scala 81:58]
    node _io_v_output_out_T_787 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_788 = mux(_io_v_output_out_T_787, _io_v_output_out_T_774, _io_v_output_out_T_786) @[Mux.scala 81:58]
    node _io_v_output_out_T_789 = mux(_io_v_output_out_T_756, asSInt(UInt<1>("h1")), _io_v_output_out_T_788) @[Valu.scala 97:36]
    node sew_16_vd_7 = _sew_16_vd_T_15 @[Valu.scala 86:{24,24}]
    node _io_v_output_out_T_790 = mux(_io_v_output_out_T_750, sew_16_vd_7, _io_v_output_out_T_789) @[Valu.scala 96:32]
    node _io_v_output_out_T_791 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_792 = geq(UInt<3>("h7"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_793 = and(_io_v_output_out_T_791, _io_v_output_out_T_792) @[Valu.scala 111:28]
    node _io_v_output_out_T_794 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 111:51]
    node _io_v_output_out_T_795 = and(_io_v_output_out_T_793, _io_v_output_out_T_794) @[Valu.scala 111:44]
    node _io_v_output_out_T_796 = mux(_io_v_output_out_T_795, sew_16_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_797 = mux(_io_v_output_out_T_744, _io_v_output_out_T_790, _io_v_output_out_T_796) @[Valu.scala 95:11]
    node io_v_output_out_7 = mux(_io_v_output_out_T_741, sew_16_vd_7, _io_v_output_out_T_797) @[Valu.scala 94:11]
    node io_v_output_lo_lo_lo = asUInt(io_v_output_out_0_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi = asUInt(io_v_output_out_1_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_1 = cat(io_v_output_lo_lo_hi, io_v_output_lo_lo_lo) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo = asUInt(io_v_output_out_2_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi = asUInt(io_v_output_out_3_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_1 = cat(io_v_output_lo_hi_hi, io_v_output_lo_hi_lo) @[Cat.scala 33:92]
    node io_v_output_lo_2 = cat(io_v_output_lo_hi_1, io_v_output_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo = asUInt(io_v_output_out_4) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi = asUInt(io_v_output_out_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_1 = cat(io_v_output_hi_lo_hi, io_v_output_hi_lo_lo) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo = asUInt(io_v_output_out_6) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi = asUInt(io_v_output_out_7) @[Cat.scala 33:92]
    node io_v_output_hi_hi_1 = cat(io_v_output_hi_hi_hi, io_v_output_hi_hi_lo) @[Cat.scala 33:92]
    node io_v_output_hi_2 = cat(io_v_output_hi_hi_1, io_v_output_hi_lo_1) @[Cat.scala 33:92]
    node _io_v_output_T_4 = cat(io_v_output_hi_2, io_v_output_lo_2) @[Cat.scala 33:92]
    node _io_v_output_T_5 = asSInt(_io_v_output_T_4) @[Valu.scala 114:24]
    node _T_12 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 206:31]
    node _T_13 = bits(io_aluc, 2, 0) @[Valu.scala 206:55]
    node _T_14 = eq(_T_13, UInt<1>("h0")) @[Valu.scala 206:61]
    node _T_15 = and(_T_12, _T_14) @[Valu.scala 206:45]
    node _io_v_output_out_T_798 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_799 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_800 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_801 = and(_io_v_output_out_T_799, _io_v_output_out_T_800) @[Valu.scala 95:29]
    node _io_v_output_out_T_802 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_803 = bits(io_vs0, 0, 0) @[Valu.scala 96:56]
    node _io_v_output_out_T_804 = eq(_io_v_output_out_T_803, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_805 = and(_io_v_output_out_T_802, _io_v_output_out_T_804) @[Valu.scala 96:47]
    node _io_v_output_out_T_806 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_807 = and(_io_v_output_out_T_805, _io_v_output_out_T_806) @[Valu.scala 96:68]
    node _io_v_output_out_T_808 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_809 = bits(io_vs0, 0, 0) @[Valu.scala 97:60]
    node _io_v_output_out_T_810 = eq(_io_v_output_out_T_809, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_811 = and(_io_v_output_out_T_808, _io_v_output_out_T_810) @[Valu.scala 97:51]
    node _io_v_output_out_T_812 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_813 = and(_io_v_output_out_T_811, _io_v_output_out_T_812) @[Valu.scala 97:72]
    node sew_8_a_0 = _sew_8_a_T_1 @[Valu.scala 71:{22,22}]
    node sew_8_b_0 = _sew_8_b_T_1 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_814 = add(sew_8_a_0, sew_8_b_0) @[Valu.scala 101:35]
    node _io_v_output_out_T_815 = tail(_io_v_output_out_T_814, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_816 = asSInt(_io_v_output_out_T_815) @[Valu.scala 101:35]
    node _io_v_output_out_T_817 = sub(sew_8_a_0, sew_8_b_0) @[Valu.scala 102:37]
    node _io_v_output_out_T_818 = tail(_io_v_output_out_T_817, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_819 = asSInt(_io_v_output_out_T_818) @[Valu.scala 102:37]
    node _io_v_output_out_T_820 = and(sew_8_a_0, sew_8_b_0) @[Valu.scala 103:36]
    node _io_v_output_out_T_821 = asSInt(_io_v_output_out_T_820) @[Valu.scala 103:36]
    node _io_v_output_out_T_822 = or(sew_8_a_0, sew_8_b_0) @[Valu.scala 104:35]
    node _io_v_output_out_T_823 = asSInt(_io_v_output_out_T_822) @[Valu.scala 104:35]
    node _io_v_output_out_T_824 = xor(sew_8_a_0, sew_8_b_0) @[Valu.scala 105:36]
    node _io_v_output_out_T_825 = asSInt(_io_v_output_out_T_824) @[Valu.scala 105:36]
    node _io_v_output_out_T_826 = asUInt(sew_8_b_0) @[Valu.scala 106:40]
    node _io_v_output_out_T_827 = asUInt(sew_8_a_0) @[Valu.scala 106:58]
    node _io_v_output_out_T_828 = leq(_io_v_output_out_T_826, _io_v_output_out_T_827) @[Valu.scala 106:47]
    node _io_v_output_out_T_829 = mux(_io_v_output_out_T_828, sew_8_b_0, sew_8_a_0) @[Valu.scala 106:31]
    node _io_v_output_out_T_830 = leq(sew_8_b_0, sew_8_a_0) @[Valu.scala 107:39]
    node _io_v_output_out_T_831 = mux(_io_v_output_out_T_830, sew_8_b_0, sew_8_a_0) @[Valu.scala 107:30]
    node _io_v_output_out_T_832 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_833 = mux(_io_v_output_out_T_832, _io_v_output_out_T_816, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_834 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_835 = mux(_io_v_output_out_T_834, _io_v_output_out_T_819, _io_v_output_out_T_833) @[Mux.scala 81:58]
    node _io_v_output_out_T_836 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_837 = mux(_io_v_output_out_T_836, _io_v_output_out_T_821, _io_v_output_out_T_835) @[Mux.scala 81:58]
    node _io_v_output_out_T_838 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_839 = mux(_io_v_output_out_T_838, _io_v_output_out_T_823, _io_v_output_out_T_837) @[Mux.scala 81:58]
    node _io_v_output_out_T_840 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_841 = mux(_io_v_output_out_T_840, _io_v_output_out_T_825, _io_v_output_out_T_839) @[Mux.scala 81:58]
    node _io_v_output_out_T_842 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_843 = mux(_io_v_output_out_T_842, _io_v_output_out_T_829, _io_v_output_out_T_841) @[Mux.scala 81:58]
    node _io_v_output_out_T_844 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_845 = mux(_io_v_output_out_T_844, _io_v_output_out_T_831, _io_v_output_out_T_843) @[Mux.scala 81:58]
    node _io_v_output_out_T_846 = mux(_io_v_output_out_T_813, asSInt(UInt<1>("h1")), _io_v_output_out_T_845) @[Valu.scala 97:36]
    node sew_8_vd_0 = _sew_8_vd_T_1 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_847 = mux(_io_v_output_out_T_807, sew_8_vd_0, _io_v_output_out_T_846) @[Valu.scala 96:32]
    node _io_v_output_out_T_848 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_849 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_850 = and(_io_v_output_out_T_848, _io_v_output_out_T_849) @[Valu.scala 111:28]
    node _io_v_output_out_T_851 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_852 = and(_io_v_output_out_T_850, _io_v_output_out_T_851) @[Valu.scala 111:44]
    node _io_v_output_out_T_853 = mux(_io_v_output_out_T_852, sew_8_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_854 = mux(_io_v_output_out_T_801, _io_v_output_out_T_847, _io_v_output_out_T_853) @[Valu.scala 95:11]
    node io_v_output_out_0_3 = mux(_io_v_output_out_T_798, sew_8_vd_0, _io_v_output_out_T_854) @[Valu.scala 94:11]
    node _io_v_output_out_T_855 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_856 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_857 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_858 = and(_io_v_output_out_T_856, _io_v_output_out_T_857) @[Valu.scala 95:29]
    node _io_v_output_out_T_859 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_860 = bits(io_vs0, 1, 1) @[Valu.scala 96:56]
    node _io_v_output_out_T_861 = eq(_io_v_output_out_T_860, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_862 = and(_io_v_output_out_T_859, _io_v_output_out_T_861) @[Valu.scala 96:47]
    node _io_v_output_out_T_863 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_864 = and(_io_v_output_out_T_862, _io_v_output_out_T_863) @[Valu.scala 96:68]
    node _io_v_output_out_T_865 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_866 = bits(io_vs0, 1, 1) @[Valu.scala 97:60]
    node _io_v_output_out_T_867 = eq(_io_v_output_out_T_866, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_868 = and(_io_v_output_out_T_865, _io_v_output_out_T_867) @[Valu.scala 97:51]
    node _io_v_output_out_T_869 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_870 = and(_io_v_output_out_T_868, _io_v_output_out_T_869) @[Valu.scala 97:72]
    node sew_8_a_1 = _sew_8_a_T_3 @[Valu.scala 71:{22,22}]
    node sew_8_b_1 = _sew_8_b_T_3 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_871 = add(sew_8_a_1, sew_8_b_1) @[Valu.scala 101:35]
    node _io_v_output_out_T_872 = tail(_io_v_output_out_T_871, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_873 = asSInt(_io_v_output_out_T_872) @[Valu.scala 101:35]
    node _io_v_output_out_T_874 = sub(sew_8_a_1, sew_8_b_1) @[Valu.scala 102:37]
    node _io_v_output_out_T_875 = tail(_io_v_output_out_T_874, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_876 = asSInt(_io_v_output_out_T_875) @[Valu.scala 102:37]
    node _io_v_output_out_T_877 = and(sew_8_a_1, sew_8_b_1) @[Valu.scala 103:36]
    node _io_v_output_out_T_878 = asSInt(_io_v_output_out_T_877) @[Valu.scala 103:36]
    node _io_v_output_out_T_879 = or(sew_8_a_1, sew_8_b_1) @[Valu.scala 104:35]
    node _io_v_output_out_T_880 = asSInt(_io_v_output_out_T_879) @[Valu.scala 104:35]
    node _io_v_output_out_T_881 = xor(sew_8_a_1, sew_8_b_1) @[Valu.scala 105:36]
    node _io_v_output_out_T_882 = asSInt(_io_v_output_out_T_881) @[Valu.scala 105:36]
    node _io_v_output_out_T_883 = asUInt(sew_8_b_1) @[Valu.scala 106:40]
    node _io_v_output_out_T_884 = asUInt(sew_8_a_1) @[Valu.scala 106:58]
    node _io_v_output_out_T_885 = leq(_io_v_output_out_T_883, _io_v_output_out_T_884) @[Valu.scala 106:47]
    node _io_v_output_out_T_886 = mux(_io_v_output_out_T_885, sew_8_b_1, sew_8_a_1) @[Valu.scala 106:31]
    node _io_v_output_out_T_887 = leq(sew_8_b_1, sew_8_a_1) @[Valu.scala 107:39]
    node _io_v_output_out_T_888 = mux(_io_v_output_out_T_887, sew_8_b_1, sew_8_a_1) @[Valu.scala 107:30]
    node _io_v_output_out_T_889 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_890 = mux(_io_v_output_out_T_889, _io_v_output_out_T_873, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_891 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_892 = mux(_io_v_output_out_T_891, _io_v_output_out_T_876, _io_v_output_out_T_890) @[Mux.scala 81:58]
    node _io_v_output_out_T_893 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_894 = mux(_io_v_output_out_T_893, _io_v_output_out_T_878, _io_v_output_out_T_892) @[Mux.scala 81:58]
    node _io_v_output_out_T_895 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_896 = mux(_io_v_output_out_T_895, _io_v_output_out_T_880, _io_v_output_out_T_894) @[Mux.scala 81:58]
    node _io_v_output_out_T_897 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_898 = mux(_io_v_output_out_T_897, _io_v_output_out_T_882, _io_v_output_out_T_896) @[Mux.scala 81:58]
    node _io_v_output_out_T_899 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_900 = mux(_io_v_output_out_T_899, _io_v_output_out_T_886, _io_v_output_out_T_898) @[Mux.scala 81:58]
    node _io_v_output_out_T_901 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_902 = mux(_io_v_output_out_T_901, _io_v_output_out_T_888, _io_v_output_out_T_900) @[Mux.scala 81:58]
    node _io_v_output_out_T_903 = mux(_io_v_output_out_T_870, asSInt(UInt<1>("h1")), _io_v_output_out_T_902) @[Valu.scala 97:36]
    node sew_8_vd_1 = _sew_8_vd_T_3 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_904 = mux(_io_v_output_out_T_864, sew_8_vd_1, _io_v_output_out_T_903) @[Valu.scala 96:32]
    node _io_v_output_out_T_905 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_906 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_907 = and(_io_v_output_out_T_905, _io_v_output_out_T_906) @[Valu.scala 111:28]
    node _io_v_output_out_T_908 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_909 = and(_io_v_output_out_T_907, _io_v_output_out_T_908) @[Valu.scala 111:44]
    node _io_v_output_out_T_910 = mux(_io_v_output_out_T_909, sew_8_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_911 = mux(_io_v_output_out_T_858, _io_v_output_out_T_904, _io_v_output_out_T_910) @[Valu.scala 95:11]
    node io_v_output_out_1_3 = mux(_io_v_output_out_T_855, sew_8_vd_1, _io_v_output_out_T_911) @[Valu.scala 94:11]
    node _io_v_output_out_T_912 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_913 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_914 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_915 = and(_io_v_output_out_T_913, _io_v_output_out_T_914) @[Valu.scala 95:29]
    node _io_v_output_out_T_916 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_917 = bits(io_vs0, 2, 2) @[Valu.scala 96:56]
    node _io_v_output_out_T_918 = eq(_io_v_output_out_T_917, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_919 = and(_io_v_output_out_T_916, _io_v_output_out_T_918) @[Valu.scala 96:47]
    node _io_v_output_out_T_920 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_921 = and(_io_v_output_out_T_919, _io_v_output_out_T_920) @[Valu.scala 96:68]
    node _io_v_output_out_T_922 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_923 = bits(io_vs0, 2, 2) @[Valu.scala 97:60]
    node _io_v_output_out_T_924 = eq(_io_v_output_out_T_923, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_925 = and(_io_v_output_out_T_922, _io_v_output_out_T_924) @[Valu.scala 97:51]
    node _io_v_output_out_T_926 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_927 = and(_io_v_output_out_T_925, _io_v_output_out_T_926) @[Valu.scala 97:72]
    node sew_8_a_2 = _sew_8_a_T_5 @[Valu.scala 71:{22,22}]
    node sew_8_b_2 = _sew_8_b_T_5 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_928 = add(sew_8_a_2, sew_8_b_2) @[Valu.scala 101:35]
    node _io_v_output_out_T_929 = tail(_io_v_output_out_T_928, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_930 = asSInt(_io_v_output_out_T_929) @[Valu.scala 101:35]
    node _io_v_output_out_T_931 = sub(sew_8_a_2, sew_8_b_2) @[Valu.scala 102:37]
    node _io_v_output_out_T_932 = tail(_io_v_output_out_T_931, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_933 = asSInt(_io_v_output_out_T_932) @[Valu.scala 102:37]
    node _io_v_output_out_T_934 = and(sew_8_a_2, sew_8_b_2) @[Valu.scala 103:36]
    node _io_v_output_out_T_935 = asSInt(_io_v_output_out_T_934) @[Valu.scala 103:36]
    node _io_v_output_out_T_936 = or(sew_8_a_2, sew_8_b_2) @[Valu.scala 104:35]
    node _io_v_output_out_T_937 = asSInt(_io_v_output_out_T_936) @[Valu.scala 104:35]
    node _io_v_output_out_T_938 = xor(sew_8_a_2, sew_8_b_2) @[Valu.scala 105:36]
    node _io_v_output_out_T_939 = asSInt(_io_v_output_out_T_938) @[Valu.scala 105:36]
    node _io_v_output_out_T_940 = asUInt(sew_8_b_2) @[Valu.scala 106:40]
    node _io_v_output_out_T_941 = asUInt(sew_8_a_2) @[Valu.scala 106:58]
    node _io_v_output_out_T_942 = leq(_io_v_output_out_T_940, _io_v_output_out_T_941) @[Valu.scala 106:47]
    node _io_v_output_out_T_943 = mux(_io_v_output_out_T_942, sew_8_b_2, sew_8_a_2) @[Valu.scala 106:31]
    node _io_v_output_out_T_944 = leq(sew_8_b_2, sew_8_a_2) @[Valu.scala 107:39]
    node _io_v_output_out_T_945 = mux(_io_v_output_out_T_944, sew_8_b_2, sew_8_a_2) @[Valu.scala 107:30]
    node _io_v_output_out_T_946 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_947 = mux(_io_v_output_out_T_946, _io_v_output_out_T_930, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_948 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_949 = mux(_io_v_output_out_T_948, _io_v_output_out_T_933, _io_v_output_out_T_947) @[Mux.scala 81:58]
    node _io_v_output_out_T_950 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_951 = mux(_io_v_output_out_T_950, _io_v_output_out_T_935, _io_v_output_out_T_949) @[Mux.scala 81:58]
    node _io_v_output_out_T_952 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_953 = mux(_io_v_output_out_T_952, _io_v_output_out_T_937, _io_v_output_out_T_951) @[Mux.scala 81:58]
    node _io_v_output_out_T_954 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_955 = mux(_io_v_output_out_T_954, _io_v_output_out_T_939, _io_v_output_out_T_953) @[Mux.scala 81:58]
    node _io_v_output_out_T_956 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_957 = mux(_io_v_output_out_T_956, _io_v_output_out_T_943, _io_v_output_out_T_955) @[Mux.scala 81:58]
    node _io_v_output_out_T_958 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_959 = mux(_io_v_output_out_T_958, _io_v_output_out_T_945, _io_v_output_out_T_957) @[Mux.scala 81:58]
    node _io_v_output_out_T_960 = mux(_io_v_output_out_T_927, asSInt(UInt<1>("h1")), _io_v_output_out_T_959) @[Valu.scala 97:36]
    node sew_8_vd_2 = _sew_8_vd_T_5 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_961 = mux(_io_v_output_out_T_921, sew_8_vd_2, _io_v_output_out_T_960) @[Valu.scala 96:32]
    node _io_v_output_out_T_962 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_963 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_964 = and(_io_v_output_out_T_962, _io_v_output_out_T_963) @[Valu.scala 111:28]
    node _io_v_output_out_T_965 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_966 = and(_io_v_output_out_T_964, _io_v_output_out_T_965) @[Valu.scala 111:44]
    node _io_v_output_out_T_967 = mux(_io_v_output_out_T_966, sew_8_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_968 = mux(_io_v_output_out_T_915, _io_v_output_out_T_961, _io_v_output_out_T_967) @[Valu.scala 95:11]
    node io_v_output_out_2_2 = mux(_io_v_output_out_T_912, sew_8_vd_2, _io_v_output_out_T_968) @[Valu.scala 94:11]
    node _io_v_output_out_T_969 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_970 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_971 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_972 = and(_io_v_output_out_T_970, _io_v_output_out_T_971) @[Valu.scala 95:29]
    node _io_v_output_out_T_973 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_974 = bits(io_vs0, 3, 3) @[Valu.scala 96:56]
    node _io_v_output_out_T_975 = eq(_io_v_output_out_T_974, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_976 = and(_io_v_output_out_T_973, _io_v_output_out_T_975) @[Valu.scala 96:47]
    node _io_v_output_out_T_977 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_978 = and(_io_v_output_out_T_976, _io_v_output_out_T_977) @[Valu.scala 96:68]
    node _io_v_output_out_T_979 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_980 = bits(io_vs0, 3, 3) @[Valu.scala 97:60]
    node _io_v_output_out_T_981 = eq(_io_v_output_out_T_980, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_982 = and(_io_v_output_out_T_979, _io_v_output_out_T_981) @[Valu.scala 97:51]
    node _io_v_output_out_T_983 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_984 = and(_io_v_output_out_T_982, _io_v_output_out_T_983) @[Valu.scala 97:72]
    node sew_8_a_3 = _sew_8_a_T_7 @[Valu.scala 71:{22,22}]
    node sew_8_b_3 = _sew_8_b_T_7 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_985 = add(sew_8_a_3, sew_8_b_3) @[Valu.scala 101:35]
    node _io_v_output_out_T_986 = tail(_io_v_output_out_T_985, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_987 = asSInt(_io_v_output_out_T_986) @[Valu.scala 101:35]
    node _io_v_output_out_T_988 = sub(sew_8_a_3, sew_8_b_3) @[Valu.scala 102:37]
    node _io_v_output_out_T_989 = tail(_io_v_output_out_T_988, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_990 = asSInt(_io_v_output_out_T_989) @[Valu.scala 102:37]
    node _io_v_output_out_T_991 = and(sew_8_a_3, sew_8_b_3) @[Valu.scala 103:36]
    node _io_v_output_out_T_992 = asSInt(_io_v_output_out_T_991) @[Valu.scala 103:36]
    node _io_v_output_out_T_993 = or(sew_8_a_3, sew_8_b_3) @[Valu.scala 104:35]
    node _io_v_output_out_T_994 = asSInt(_io_v_output_out_T_993) @[Valu.scala 104:35]
    node _io_v_output_out_T_995 = xor(sew_8_a_3, sew_8_b_3) @[Valu.scala 105:36]
    node _io_v_output_out_T_996 = asSInt(_io_v_output_out_T_995) @[Valu.scala 105:36]
    node _io_v_output_out_T_997 = asUInt(sew_8_b_3) @[Valu.scala 106:40]
    node _io_v_output_out_T_998 = asUInt(sew_8_a_3) @[Valu.scala 106:58]
    node _io_v_output_out_T_999 = leq(_io_v_output_out_T_997, _io_v_output_out_T_998) @[Valu.scala 106:47]
    node _io_v_output_out_T_1000 = mux(_io_v_output_out_T_999, sew_8_b_3, sew_8_a_3) @[Valu.scala 106:31]
    node _io_v_output_out_T_1001 = leq(sew_8_b_3, sew_8_a_3) @[Valu.scala 107:39]
    node _io_v_output_out_T_1002 = mux(_io_v_output_out_T_1001, sew_8_b_3, sew_8_a_3) @[Valu.scala 107:30]
    node _io_v_output_out_T_1003 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1004 = mux(_io_v_output_out_T_1003, _io_v_output_out_T_987, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1005 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1006 = mux(_io_v_output_out_T_1005, _io_v_output_out_T_990, _io_v_output_out_T_1004) @[Mux.scala 81:58]
    node _io_v_output_out_T_1007 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1008 = mux(_io_v_output_out_T_1007, _io_v_output_out_T_992, _io_v_output_out_T_1006) @[Mux.scala 81:58]
    node _io_v_output_out_T_1009 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1010 = mux(_io_v_output_out_T_1009, _io_v_output_out_T_994, _io_v_output_out_T_1008) @[Mux.scala 81:58]
    node _io_v_output_out_T_1011 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1012 = mux(_io_v_output_out_T_1011, _io_v_output_out_T_996, _io_v_output_out_T_1010) @[Mux.scala 81:58]
    node _io_v_output_out_T_1013 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1014 = mux(_io_v_output_out_T_1013, _io_v_output_out_T_1000, _io_v_output_out_T_1012) @[Mux.scala 81:58]
    node _io_v_output_out_T_1015 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1016 = mux(_io_v_output_out_T_1015, _io_v_output_out_T_1002, _io_v_output_out_T_1014) @[Mux.scala 81:58]
    node _io_v_output_out_T_1017 = mux(_io_v_output_out_T_984, asSInt(UInt<1>("h1")), _io_v_output_out_T_1016) @[Valu.scala 97:36]
    node sew_8_vd_3 = _sew_8_vd_T_7 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1018 = mux(_io_v_output_out_T_978, sew_8_vd_3, _io_v_output_out_T_1017) @[Valu.scala 96:32]
    node _io_v_output_out_T_1019 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1020 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1021 = and(_io_v_output_out_T_1019, _io_v_output_out_T_1020) @[Valu.scala 111:28]
    node _io_v_output_out_T_1022 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1023 = and(_io_v_output_out_T_1021, _io_v_output_out_T_1022) @[Valu.scala 111:44]
    node _io_v_output_out_T_1024 = mux(_io_v_output_out_T_1023, sew_8_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1025 = mux(_io_v_output_out_T_972, _io_v_output_out_T_1018, _io_v_output_out_T_1024) @[Valu.scala 95:11]
    node io_v_output_out_3_2 = mux(_io_v_output_out_T_969, sew_8_vd_3, _io_v_output_out_T_1025) @[Valu.scala 94:11]
    node _io_v_output_out_T_1026 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1027 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1028 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1029 = and(_io_v_output_out_T_1027, _io_v_output_out_T_1028) @[Valu.scala 95:29]
    node _io_v_output_out_T_1030 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1031 = bits(io_vs0, 4, 4) @[Valu.scala 96:56]
    node _io_v_output_out_T_1032 = eq(_io_v_output_out_T_1031, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1033 = and(_io_v_output_out_T_1030, _io_v_output_out_T_1032) @[Valu.scala 96:47]
    node _io_v_output_out_T_1034 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1035 = and(_io_v_output_out_T_1033, _io_v_output_out_T_1034) @[Valu.scala 96:68]
    node _io_v_output_out_T_1036 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1037 = bits(io_vs0, 4, 4) @[Valu.scala 97:60]
    node _io_v_output_out_T_1038 = eq(_io_v_output_out_T_1037, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1039 = and(_io_v_output_out_T_1036, _io_v_output_out_T_1038) @[Valu.scala 97:51]
    node _io_v_output_out_T_1040 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1041 = and(_io_v_output_out_T_1039, _io_v_output_out_T_1040) @[Valu.scala 97:72]
    node sew_8_a_4 = _sew_8_a_T_9 @[Valu.scala 71:{22,22}]
    node sew_8_b_4 = _sew_8_b_T_9 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1042 = add(sew_8_a_4, sew_8_b_4) @[Valu.scala 101:35]
    node _io_v_output_out_T_1043 = tail(_io_v_output_out_T_1042, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1044 = asSInt(_io_v_output_out_T_1043) @[Valu.scala 101:35]
    node _io_v_output_out_T_1045 = sub(sew_8_a_4, sew_8_b_4) @[Valu.scala 102:37]
    node _io_v_output_out_T_1046 = tail(_io_v_output_out_T_1045, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1047 = asSInt(_io_v_output_out_T_1046) @[Valu.scala 102:37]
    node _io_v_output_out_T_1048 = and(sew_8_a_4, sew_8_b_4) @[Valu.scala 103:36]
    node _io_v_output_out_T_1049 = asSInt(_io_v_output_out_T_1048) @[Valu.scala 103:36]
    node _io_v_output_out_T_1050 = or(sew_8_a_4, sew_8_b_4) @[Valu.scala 104:35]
    node _io_v_output_out_T_1051 = asSInt(_io_v_output_out_T_1050) @[Valu.scala 104:35]
    node _io_v_output_out_T_1052 = xor(sew_8_a_4, sew_8_b_4) @[Valu.scala 105:36]
    node _io_v_output_out_T_1053 = asSInt(_io_v_output_out_T_1052) @[Valu.scala 105:36]
    node _io_v_output_out_T_1054 = asUInt(sew_8_b_4) @[Valu.scala 106:40]
    node _io_v_output_out_T_1055 = asUInt(sew_8_a_4) @[Valu.scala 106:58]
    node _io_v_output_out_T_1056 = leq(_io_v_output_out_T_1054, _io_v_output_out_T_1055) @[Valu.scala 106:47]
    node _io_v_output_out_T_1057 = mux(_io_v_output_out_T_1056, sew_8_b_4, sew_8_a_4) @[Valu.scala 106:31]
    node _io_v_output_out_T_1058 = leq(sew_8_b_4, sew_8_a_4) @[Valu.scala 107:39]
    node _io_v_output_out_T_1059 = mux(_io_v_output_out_T_1058, sew_8_b_4, sew_8_a_4) @[Valu.scala 107:30]
    node _io_v_output_out_T_1060 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1061 = mux(_io_v_output_out_T_1060, _io_v_output_out_T_1044, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1062 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1063 = mux(_io_v_output_out_T_1062, _io_v_output_out_T_1047, _io_v_output_out_T_1061) @[Mux.scala 81:58]
    node _io_v_output_out_T_1064 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1065 = mux(_io_v_output_out_T_1064, _io_v_output_out_T_1049, _io_v_output_out_T_1063) @[Mux.scala 81:58]
    node _io_v_output_out_T_1066 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1067 = mux(_io_v_output_out_T_1066, _io_v_output_out_T_1051, _io_v_output_out_T_1065) @[Mux.scala 81:58]
    node _io_v_output_out_T_1068 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1069 = mux(_io_v_output_out_T_1068, _io_v_output_out_T_1053, _io_v_output_out_T_1067) @[Mux.scala 81:58]
    node _io_v_output_out_T_1070 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1071 = mux(_io_v_output_out_T_1070, _io_v_output_out_T_1057, _io_v_output_out_T_1069) @[Mux.scala 81:58]
    node _io_v_output_out_T_1072 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1073 = mux(_io_v_output_out_T_1072, _io_v_output_out_T_1059, _io_v_output_out_T_1071) @[Mux.scala 81:58]
    node _io_v_output_out_T_1074 = mux(_io_v_output_out_T_1041, asSInt(UInt<1>("h1")), _io_v_output_out_T_1073) @[Valu.scala 97:36]
    node sew_8_vd_4 = _sew_8_vd_T_9 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1075 = mux(_io_v_output_out_T_1035, sew_8_vd_4, _io_v_output_out_T_1074) @[Valu.scala 96:32]
    node _io_v_output_out_T_1076 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1077 = geq(UInt<3>("h4"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1078 = and(_io_v_output_out_T_1076, _io_v_output_out_T_1077) @[Valu.scala 111:28]
    node _io_v_output_out_T_1079 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1080 = and(_io_v_output_out_T_1078, _io_v_output_out_T_1079) @[Valu.scala 111:44]
    node _io_v_output_out_T_1081 = mux(_io_v_output_out_T_1080, sew_8_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1082 = mux(_io_v_output_out_T_1029, _io_v_output_out_T_1075, _io_v_output_out_T_1081) @[Valu.scala 95:11]
    node io_v_output_out_4_1 = mux(_io_v_output_out_T_1026, sew_8_vd_4, _io_v_output_out_T_1082) @[Valu.scala 94:11]
    node _io_v_output_out_T_1083 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1084 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1085 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1086 = and(_io_v_output_out_T_1084, _io_v_output_out_T_1085) @[Valu.scala 95:29]
    node _io_v_output_out_T_1087 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1088 = bits(io_vs0, 5, 5) @[Valu.scala 96:56]
    node _io_v_output_out_T_1089 = eq(_io_v_output_out_T_1088, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1090 = and(_io_v_output_out_T_1087, _io_v_output_out_T_1089) @[Valu.scala 96:47]
    node _io_v_output_out_T_1091 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1092 = and(_io_v_output_out_T_1090, _io_v_output_out_T_1091) @[Valu.scala 96:68]
    node _io_v_output_out_T_1093 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1094 = bits(io_vs0, 5, 5) @[Valu.scala 97:60]
    node _io_v_output_out_T_1095 = eq(_io_v_output_out_T_1094, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1096 = and(_io_v_output_out_T_1093, _io_v_output_out_T_1095) @[Valu.scala 97:51]
    node _io_v_output_out_T_1097 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1098 = and(_io_v_output_out_T_1096, _io_v_output_out_T_1097) @[Valu.scala 97:72]
    node sew_8_a_5 = _sew_8_a_T_11 @[Valu.scala 71:{22,22}]
    node sew_8_b_5 = _sew_8_b_T_11 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1099 = add(sew_8_a_5, sew_8_b_5) @[Valu.scala 101:35]
    node _io_v_output_out_T_1100 = tail(_io_v_output_out_T_1099, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1101 = asSInt(_io_v_output_out_T_1100) @[Valu.scala 101:35]
    node _io_v_output_out_T_1102 = sub(sew_8_a_5, sew_8_b_5) @[Valu.scala 102:37]
    node _io_v_output_out_T_1103 = tail(_io_v_output_out_T_1102, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1104 = asSInt(_io_v_output_out_T_1103) @[Valu.scala 102:37]
    node _io_v_output_out_T_1105 = and(sew_8_a_5, sew_8_b_5) @[Valu.scala 103:36]
    node _io_v_output_out_T_1106 = asSInt(_io_v_output_out_T_1105) @[Valu.scala 103:36]
    node _io_v_output_out_T_1107 = or(sew_8_a_5, sew_8_b_5) @[Valu.scala 104:35]
    node _io_v_output_out_T_1108 = asSInt(_io_v_output_out_T_1107) @[Valu.scala 104:35]
    node _io_v_output_out_T_1109 = xor(sew_8_a_5, sew_8_b_5) @[Valu.scala 105:36]
    node _io_v_output_out_T_1110 = asSInt(_io_v_output_out_T_1109) @[Valu.scala 105:36]
    node _io_v_output_out_T_1111 = asUInt(sew_8_b_5) @[Valu.scala 106:40]
    node _io_v_output_out_T_1112 = asUInt(sew_8_a_5) @[Valu.scala 106:58]
    node _io_v_output_out_T_1113 = leq(_io_v_output_out_T_1111, _io_v_output_out_T_1112) @[Valu.scala 106:47]
    node _io_v_output_out_T_1114 = mux(_io_v_output_out_T_1113, sew_8_b_5, sew_8_a_5) @[Valu.scala 106:31]
    node _io_v_output_out_T_1115 = leq(sew_8_b_5, sew_8_a_5) @[Valu.scala 107:39]
    node _io_v_output_out_T_1116 = mux(_io_v_output_out_T_1115, sew_8_b_5, sew_8_a_5) @[Valu.scala 107:30]
    node _io_v_output_out_T_1117 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1118 = mux(_io_v_output_out_T_1117, _io_v_output_out_T_1101, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1119 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1120 = mux(_io_v_output_out_T_1119, _io_v_output_out_T_1104, _io_v_output_out_T_1118) @[Mux.scala 81:58]
    node _io_v_output_out_T_1121 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1122 = mux(_io_v_output_out_T_1121, _io_v_output_out_T_1106, _io_v_output_out_T_1120) @[Mux.scala 81:58]
    node _io_v_output_out_T_1123 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1124 = mux(_io_v_output_out_T_1123, _io_v_output_out_T_1108, _io_v_output_out_T_1122) @[Mux.scala 81:58]
    node _io_v_output_out_T_1125 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1126 = mux(_io_v_output_out_T_1125, _io_v_output_out_T_1110, _io_v_output_out_T_1124) @[Mux.scala 81:58]
    node _io_v_output_out_T_1127 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1128 = mux(_io_v_output_out_T_1127, _io_v_output_out_T_1114, _io_v_output_out_T_1126) @[Mux.scala 81:58]
    node _io_v_output_out_T_1129 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1130 = mux(_io_v_output_out_T_1129, _io_v_output_out_T_1116, _io_v_output_out_T_1128) @[Mux.scala 81:58]
    node _io_v_output_out_T_1131 = mux(_io_v_output_out_T_1098, asSInt(UInt<1>("h1")), _io_v_output_out_T_1130) @[Valu.scala 97:36]
    node sew_8_vd_5 = _sew_8_vd_T_11 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1132 = mux(_io_v_output_out_T_1092, sew_8_vd_5, _io_v_output_out_T_1131) @[Valu.scala 96:32]
    node _io_v_output_out_T_1133 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1134 = geq(UInt<3>("h5"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1135 = and(_io_v_output_out_T_1133, _io_v_output_out_T_1134) @[Valu.scala 111:28]
    node _io_v_output_out_T_1136 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1137 = and(_io_v_output_out_T_1135, _io_v_output_out_T_1136) @[Valu.scala 111:44]
    node _io_v_output_out_T_1138 = mux(_io_v_output_out_T_1137, sew_8_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1139 = mux(_io_v_output_out_T_1086, _io_v_output_out_T_1132, _io_v_output_out_T_1138) @[Valu.scala 95:11]
    node io_v_output_out_5_1 = mux(_io_v_output_out_T_1083, sew_8_vd_5, _io_v_output_out_T_1139) @[Valu.scala 94:11]
    node _io_v_output_out_T_1140 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1141 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1142 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1143 = and(_io_v_output_out_T_1141, _io_v_output_out_T_1142) @[Valu.scala 95:29]
    node _io_v_output_out_T_1144 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1145 = bits(io_vs0, 6, 6) @[Valu.scala 96:56]
    node _io_v_output_out_T_1146 = eq(_io_v_output_out_T_1145, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1147 = and(_io_v_output_out_T_1144, _io_v_output_out_T_1146) @[Valu.scala 96:47]
    node _io_v_output_out_T_1148 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1149 = and(_io_v_output_out_T_1147, _io_v_output_out_T_1148) @[Valu.scala 96:68]
    node _io_v_output_out_T_1150 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1151 = bits(io_vs0, 6, 6) @[Valu.scala 97:60]
    node _io_v_output_out_T_1152 = eq(_io_v_output_out_T_1151, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1153 = and(_io_v_output_out_T_1150, _io_v_output_out_T_1152) @[Valu.scala 97:51]
    node _io_v_output_out_T_1154 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1155 = and(_io_v_output_out_T_1153, _io_v_output_out_T_1154) @[Valu.scala 97:72]
    node sew_8_a_6 = _sew_8_a_T_13 @[Valu.scala 71:{22,22}]
    node sew_8_b_6 = _sew_8_b_T_13 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1156 = add(sew_8_a_6, sew_8_b_6) @[Valu.scala 101:35]
    node _io_v_output_out_T_1157 = tail(_io_v_output_out_T_1156, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1158 = asSInt(_io_v_output_out_T_1157) @[Valu.scala 101:35]
    node _io_v_output_out_T_1159 = sub(sew_8_a_6, sew_8_b_6) @[Valu.scala 102:37]
    node _io_v_output_out_T_1160 = tail(_io_v_output_out_T_1159, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1161 = asSInt(_io_v_output_out_T_1160) @[Valu.scala 102:37]
    node _io_v_output_out_T_1162 = and(sew_8_a_6, sew_8_b_6) @[Valu.scala 103:36]
    node _io_v_output_out_T_1163 = asSInt(_io_v_output_out_T_1162) @[Valu.scala 103:36]
    node _io_v_output_out_T_1164 = or(sew_8_a_6, sew_8_b_6) @[Valu.scala 104:35]
    node _io_v_output_out_T_1165 = asSInt(_io_v_output_out_T_1164) @[Valu.scala 104:35]
    node _io_v_output_out_T_1166 = xor(sew_8_a_6, sew_8_b_6) @[Valu.scala 105:36]
    node _io_v_output_out_T_1167 = asSInt(_io_v_output_out_T_1166) @[Valu.scala 105:36]
    node _io_v_output_out_T_1168 = asUInt(sew_8_b_6) @[Valu.scala 106:40]
    node _io_v_output_out_T_1169 = asUInt(sew_8_a_6) @[Valu.scala 106:58]
    node _io_v_output_out_T_1170 = leq(_io_v_output_out_T_1168, _io_v_output_out_T_1169) @[Valu.scala 106:47]
    node _io_v_output_out_T_1171 = mux(_io_v_output_out_T_1170, sew_8_b_6, sew_8_a_6) @[Valu.scala 106:31]
    node _io_v_output_out_T_1172 = leq(sew_8_b_6, sew_8_a_6) @[Valu.scala 107:39]
    node _io_v_output_out_T_1173 = mux(_io_v_output_out_T_1172, sew_8_b_6, sew_8_a_6) @[Valu.scala 107:30]
    node _io_v_output_out_T_1174 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1175 = mux(_io_v_output_out_T_1174, _io_v_output_out_T_1158, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1176 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1177 = mux(_io_v_output_out_T_1176, _io_v_output_out_T_1161, _io_v_output_out_T_1175) @[Mux.scala 81:58]
    node _io_v_output_out_T_1178 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1179 = mux(_io_v_output_out_T_1178, _io_v_output_out_T_1163, _io_v_output_out_T_1177) @[Mux.scala 81:58]
    node _io_v_output_out_T_1180 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1181 = mux(_io_v_output_out_T_1180, _io_v_output_out_T_1165, _io_v_output_out_T_1179) @[Mux.scala 81:58]
    node _io_v_output_out_T_1182 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1183 = mux(_io_v_output_out_T_1182, _io_v_output_out_T_1167, _io_v_output_out_T_1181) @[Mux.scala 81:58]
    node _io_v_output_out_T_1184 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1185 = mux(_io_v_output_out_T_1184, _io_v_output_out_T_1171, _io_v_output_out_T_1183) @[Mux.scala 81:58]
    node _io_v_output_out_T_1186 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1187 = mux(_io_v_output_out_T_1186, _io_v_output_out_T_1173, _io_v_output_out_T_1185) @[Mux.scala 81:58]
    node _io_v_output_out_T_1188 = mux(_io_v_output_out_T_1155, asSInt(UInt<1>("h1")), _io_v_output_out_T_1187) @[Valu.scala 97:36]
    node sew_8_vd_6 = _sew_8_vd_T_13 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1189 = mux(_io_v_output_out_T_1149, sew_8_vd_6, _io_v_output_out_T_1188) @[Valu.scala 96:32]
    node _io_v_output_out_T_1190 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1191 = geq(UInt<3>("h6"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1192 = and(_io_v_output_out_T_1190, _io_v_output_out_T_1191) @[Valu.scala 111:28]
    node _io_v_output_out_T_1193 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1194 = and(_io_v_output_out_T_1192, _io_v_output_out_T_1193) @[Valu.scala 111:44]
    node _io_v_output_out_T_1195 = mux(_io_v_output_out_T_1194, sew_8_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1196 = mux(_io_v_output_out_T_1143, _io_v_output_out_T_1189, _io_v_output_out_T_1195) @[Valu.scala 95:11]
    node io_v_output_out_6_1 = mux(_io_v_output_out_T_1140, sew_8_vd_6, _io_v_output_out_T_1196) @[Valu.scala 94:11]
    node _io_v_output_out_T_1197 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1198 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1199 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1200 = and(_io_v_output_out_T_1198, _io_v_output_out_T_1199) @[Valu.scala 95:29]
    node _io_v_output_out_T_1201 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1202 = bits(io_vs0, 7, 7) @[Valu.scala 96:56]
    node _io_v_output_out_T_1203 = eq(_io_v_output_out_T_1202, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1204 = and(_io_v_output_out_T_1201, _io_v_output_out_T_1203) @[Valu.scala 96:47]
    node _io_v_output_out_T_1205 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1206 = and(_io_v_output_out_T_1204, _io_v_output_out_T_1205) @[Valu.scala 96:68]
    node _io_v_output_out_T_1207 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1208 = bits(io_vs0, 7, 7) @[Valu.scala 97:60]
    node _io_v_output_out_T_1209 = eq(_io_v_output_out_T_1208, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1210 = and(_io_v_output_out_T_1207, _io_v_output_out_T_1209) @[Valu.scala 97:51]
    node _io_v_output_out_T_1211 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1212 = and(_io_v_output_out_T_1210, _io_v_output_out_T_1211) @[Valu.scala 97:72]
    node sew_8_a_7 = _sew_8_a_T_15 @[Valu.scala 71:{22,22}]
    node sew_8_b_7 = _sew_8_b_T_15 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1213 = add(sew_8_a_7, sew_8_b_7) @[Valu.scala 101:35]
    node _io_v_output_out_T_1214 = tail(_io_v_output_out_T_1213, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1215 = asSInt(_io_v_output_out_T_1214) @[Valu.scala 101:35]
    node _io_v_output_out_T_1216 = sub(sew_8_a_7, sew_8_b_7) @[Valu.scala 102:37]
    node _io_v_output_out_T_1217 = tail(_io_v_output_out_T_1216, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1218 = asSInt(_io_v_output_out_T_1217) @[Valu.scala 102:37]
    node _io_v_output_out_T_1219 = and(sew_8_a_7, sew_8_b_7) @[Valu.scala 103:36]
    node _io_v_output_out_T_1220 = asSInt(_io_v_output_out_T_1219) @[Valu.scala 103:36]
    node _io_v_output_out_T_1221 = or(sew_8_a_7, sew_8_b_7) @[Valu.scala 104:35]
    node _io_v_output_out_T_1222 = asSInt(_io_v_output_out_T_1221) @[Valu.scala 104:35]
    node _io_v_output_out_T_1223 = xor(sew_8_a_7, sew_8_b_7) @[Valu.scala 105:36]
    node _io_v_output_out_T_1224 = asSInt(_io_v_output_out_T_1223) @[Valu.scala 105:36]
    node _io_v_output_out_T_1225 = asUInt(sew_8_b_7) @[Valu.scala 106:40]
    node _io_v_output_out_T_1226 = asUInt(sew_8_a_7) @[Valu.scala 106:58]
    node _io_v_output_out_T_1227 = leq(_io_v_output_out_T_1225, _io_v_output_out_T_1226) @[Valu.scala 106:47]
    node _io_v_output_out_T_1228 = mux(_io_v_output_out_T_1227, sew_8_b_7, sew_8_a_7) @[Valu.scala 106:31]
    node _io_v_output_out_T_1229 = leq(sew_8_b_7, sew_8_a_7) @[Valu.scala 107:39]
    node _io_v_output_out_T_1230 = mux(_io_v_output_out_T_1229, sew_8_b_7, sew_8_a_7) @[Valu.scala 107:30]
    node _io_v_output_out_T_1231 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1232 = mux(_io_v_output_out_T_1231, _io_v_output_out_T_1215, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1233 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1234 = mux(_io_v_output_out_T_1233, _io_v_output_out_T_1218, _io_v_output_out_T_1232) @[Mux.scala 81:58]
    node _io_v_output_out_T_1235 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1236 = mux(_io_v_output_out_T_1235, _io_v_output_out_T_1220, _io_v_output_out_T_1234) @[Mux.scala 81:58]
    node _io_v_output_out_T_1237 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1238 = mux(_io_v_output_out_T_1237, _io_v_output_out_T_1222, _io_v_output_out_T_1236) @[Mux.scala 81:58]
    node _io_v_output_out_T_1239 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1240 = mux(_io_v_output_out_T_1239, _io_v_output_out_T_1224, _io_v_output_out_T_1238) @[Mux.scala 81:58]
    node _io_v_output_out_T_1241 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1242 = mux(_io_v_output_out_T_1241, _io_v_output_out_T_1228, _io_v_output_out_T_1240) @[Mux.scala 81:58]
    node _io_v_output_out_T_1243 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1244 = mux(_io_v_output_out_T_1243, _io_v_output_out_T_1230, _io_v_output_out_T_1242) @[Mux.scala 81:58]
    node _io_v_output_out_T_1245 = mux(_io_v_output_out_T_1212, asSInt(UInt<1>("h1")), _io_v_output_out_T_1244) @[Valu.scala 97:36]
    node sew_8_vd_7 = _sew_8_vd_T_15 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1246 = mux(_io_v_output_out_T_1206, sew_8_vd_7, _io_v_output_out_T_1245) @[Valu.scala 96:32]
    node _io_v_output_out_T_1247 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1248 = geq(UInt<3>("h7"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1249 = and(_io_v_output_out_T_1247, _io_v_output_out_T_1248) @[Valu.scala 111:28]
    node _io_v_output_out_T_1250 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1251 = and(_io_v_output_out_T_1249, _io_v_output_out_T_1250) @[Valu.scala 111:44]
    node _io_v_output_out_T_1252 = mux(_io_v_output_out_T_1251, sew_8_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1253 = mux(_io_v_output_out_T_1200, _io_v_output_out_T_1246, _io_v_output_out_T_1252) @[Valu.scala 95:11]
    node io_v_output_out_7_1 = mux(_io_v_output_out_T_1197, sew_8_vd_7, _io_v_output_out_T_1253) @[Valu.scala 94:11]
    node _io_v_output_out_T_1254 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1255 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1256 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1257 = and(_io_v_output_out_T_1255, _io_v_output_out_T_1256) @[Valu.scala 95:29]
    node _io_v_output_out_T_1258 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1259 = bits(io_vs0, 8, 8) @[Valu.scala 96:56]
    node _io_v_output_out_T_1260 = eq(_io_v_output_out_T_1259, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1261 = and(_io_v_output_out_T_1258, _io_v_output_out_T_1260) @[Valu.scala 96:47]
    node _io_v_output_out_T_1262 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1263 = and(_io_v_output_out_T_1261, _io_v_output_out_T_1262) @[Valu.scala 96:68]
    node _io_v_output_out_T_1264 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1265 = bits(io_vs0, 8, 8) @[Valu.scala 97:60]
    node _io_v_output_out_T_1266 = eq(_io_v_output_out_T_1265, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1267 = and(_io_v_output_out_T_1264, _io_v_output_out_T_1266) @[Valu.scala 97:51]
    node _io_v_output_out_T_1268 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1269 = and(_io_v_output_out_T_1267, _io_v_output_out_T_1268) @[Valu.scala 97:72]
    node sew_8_a_8 = _sew_8_a_T_17 @[Valu.scala 71:{22,22}]
    node sew_8_b_8 = _sew_8_b_T_17 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1270 = add(sew_8_a_8, sew_8_b_8) @[Valu.scala 101:35]
    node _io_v_output_out_T_1271 = tail(_io_v_output_out_T_1270, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1272 = asSInt(_io_v_output_out_T_1271) @[Valu.scala 101:35]
    node _io_v_output_out_T_1273 = sub(sew_8_a_8, sew_8_b_8) @[Valu.scala 102:37]
    node _io_v_output_out_T_1274 = tail(_io_v_output_out_T_1273, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1275 = asSInt(_io_v_output_out_T_1274) @[Valu.scala 102:37]
    node _io_v_output_out_T_1276 = and(sew_8_a_8, sew_8_b_8) @[Valu.scala 103:36]
    node _io_v_output_out_T_1277 = asSInt(_io_v_output_out_T_1276) @[Valu.scala 103:36]
    node _io_v_output_out_T_1278 = or(sew_8_a_8, sew_8_b_8) @[Valu.scala 104:35]
    node _io_v_output_out_T_1279 = asSInt(_io_v_output_out_T_1278) @[Valu.scala 104:35]
    node _io_v_output_out_T_1280 = xor(sew_8_a_8, sew_8_b_8) @[Valu.scala 105:36]
    node _io_v_output_out_T_1281 = asSInt(_io_v_output_out_T_1280) @[Valu.scala 105:36]
    node _io_v_output_out_T_1282 = asUInt(sew_8_b_8) @[Valu.scala 106:40]
    node _io_v_output_out_T_1283 = asUInt(sew_8_a_8) @[Valu.scala 106:58]
    node _io_v_output_out_T_1284 = leq(_io_v_output_out_T_1282, _io_v_output_out_T_1283) @[Valu.scala 106:47]
    node _io_v_output_out_T_1285 = mux(_io_v_output_out_T_1284, sew_8_b_8, sew_8_a_8) @[Valu.scala 106:31]
    node _io_v_output_out_T_1286 = leq(sew_8_b_8, sew_8_a_8) @[Valu.scala 107:39]
    node _io_v_output_out_T_1287 = mux(_io_v_output_out_T_1286, sew_8_b_8, sew_8_a_8) @[Valu.scala 107:30]
    node _io_v_output_out_T_1288 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1289 = mux(_io_v_output_out_T_1288, _io_v_output_out_T_1272, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1290 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1291 = mux(_io_v_output_out_T_1290, _io_v_output_out_T_1275, _io_v_output_out_T_1289) @[Mux.scala 81:58]
    node _io_v_output_out_T_1292 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1293 = mux(_io_v_output_out_T_1292, _io_v_output_out_T_1277, _io_v_output_out_T_1291) @[Mux.scala 81:58]
    node _io_v_output_out_T_1294 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1295 = mux(_io_v_output_out_T_1294, _io_v_output_out_T_1279, _io_v_output_out_T_1293) @[Mux.scala 81:58]
    node _io_v_output_out_T_1296 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1297 = mux(_io_v_output_out_T_1296, _io_v_output_out_T_1281, _io_v_output_out_T_1295) @[Mux.scala 81:58]
    node _io_v_output_out_T_1298 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1299 = mux(_io_v_output_out_T_1298, _io_v_output_out_T_1285, _io_v_output_out_T_1297) @[Mux.scala 81:58]
    node _io_v_output_out_T_1300 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1301 = mux(_io_v_output_out_T_1300, _io_v_output_out_T_1287, _io_v_output_out_T_1299) @[Mux.scala 81:58]
    node _io_v_output_out_T_1302 = mux(_io_v_output_out_T_1269, asSInt(UInt<1>("h1")), _io_v_output_out_T_1301) @[Valu.scala 97:36]
    node sew_8_vd_8 = _sew_8_vd_T_17 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1303 = mux(_io_v_output_out_T_1263, sew_8_vd_8, _io_v_output_out_T_1302) @[Valu.scala 96:32]
    node _io_v_output_out_T_1304 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1305 = geq(UInt<4>("h8"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1306 = and(_io_v_output_out_T_1304, _io_v_output_out_T_1305) @[Valu.scala 111:28]
    node _io_v_output_out_T_1307 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1308 = and(_io_v_output_out_T_1306, _io_v_output_out_T_1307) @[Valu.scala 111:44]
    node _io_v_output_out_T_1309 = mux(_io_v_output_out_T_1308, sew_8_vd_8, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1310 = mux(_io_v_output_out_T_1257, _io_v_output_out_T_1303, _io_v_output_out_T_1309) @[Valu.scala 95:11]
    node io_v_output_out_8 = mux(_io_v_output_out_T_1254, sew_8_vd_8, _io_v_output_out_T_1310) @[Valu.scala 94:11]
    node _io_v_output_out_T_1311 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1312 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1313 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1314 = and(_io_v_output_out_T_1312, _io_v_output_out_T_1313) @[Valu.scala 95:29]
    node _io_v_output_out_T_1315 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1316 = bits(io_vs0, 9, 9) @[Valu.scala 96:56]
    node _io_v_output_out_T_1317 = eq(_io_v_output_out_T_1316, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1318 = and(_io_v_output_out_T_1315, _io_v_output_out_T_1317) @[Valu.scala 96:47]
    node _io_v_output_out_T_1319 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1320 = and(_io_v_output_out_T_1318, _io_v_output_out_T_1319) @[Valu.scala 96:68]
    node _io_v_output_out_T_1321 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1322 = bits(io_vs0, 9, 9) @[Valu.scala 97:60]
    node _io_v_output_out_T_1323 = eq(_io_v_output_out_T_1322, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1324 = and(_io_v_output_out_T_1321, _io_v_output_out_T_1323) @[Valu.scala 97:51]
    node _io_v_output_out_T_1325 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1326 = and(_io_v_output_out_T_1324, _io_v_output_out_T_1325) @[Valu.scala 97:72]
    node sew_8_a_9 = _sew_8_a_T_19 @[Valu.scala 71:{22,22}]
    node sew_8_b_9 = _sew_8_b_T_19 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1327 = add(sew_8_a_9, sew_8_b_9) @[Valu.scala 101:35]
    node _io_v_output_out_T_1328 = tail(_io_v_output_out_T_1327, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1329 = asSInt(_io_v_output_out_T_1328) @[Valu.scala 101:35]
    node _io_v_output_out_T_1330 = sub(sew_8_a_9, sew_8_b_9) @[Valu.scala 102:37]
    node _io_v_output_out_T_1331 = tail(_io_v_output_out_T_1330, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1332 = asSInt(_io_v_output_out_T_1331) @[Valu.scala 102:37]
    node _io_v_output_out_T_1333 = and(sew_8_a_9, sew_8_b_9) @[Valu.scala 103:36]
    node _io_v_output_out_T_1334 = asSInt(_io_v_output_out_T_1333) @[Valu.scala 103:36]
    node _io_v_output_out_T_1335 = or(sew_8_a_9, sew_8_b_9) @[Valu.scala 104:35]
    node _io_v_output_out_T_1336 = asSInt(_io_v_output_out_T_1335) @[Valu.scala 104:35]
    node _io_v_output_out_T_1337 = xor(sew_8_a_9, sew_8_b_9) @[Valu.scala 105:36]
    node _io_v_output_out_T_1338 = asSInt(_io_v_output_out_T_1337) @[Valu.scala 105:36]
    node _io_v_output_out_T_1339 = asUInt(sew_8_b_9) @[Valu.scala 106:40]
    node _io_v_output_out_T_1340 = asUInt(sew_8_a_9) @[Valu.scala 106:58]
    node _io_v_output_out_T_1341 = leq(_io_v_output_out_T_1339, _io_v_output_out_T_1340) @[Valu.scala 106:47]
    node _io_v_output_out_T_1342 = mux(_io_v_output_out_T_1341, sew_8_b_9, sew_8_a_9) @[Valu.scala 106:31]
    node _io_v_output_out_T_1343 = leq(sew_8_b_9, sew_8_a_9) @[Valu.scala 107:39]
    node _io_v_output_out_T_1344 = mux(_io_v_output_out_T_1343, sew_8_b_9, sew_8_a_9) @[Valu.scala 107:30]
    node _io_v_output_out_T_1345 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1346 = mux(_io_v_output_out_T_1345, _io_v_output_out_T_1329, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1347 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1348 = mux(_io_v_output_out_T_1347, _io_v_output_out_T_1332, _io_v_output_out_T_1346) @[Mux.scala 81:58]
    node _io_v_output_out_T_1349 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1350 = mux(_io_v_output_out_T_1349, _io_v_output_out_T_1334, _io_v_output_out_T_1348) @[Mux.scala 81:58]
    node _io_v_output_out_T_1351 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1352 = mux(_io_v_output_out_T_1351, _io_v_output_out_T_1336, _io_v_output_out_T_1350) @[Mux.scala 81:58]
    node _io_v_output_out_T_1353 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1354 = mux(_io_v_output_out_T_1353, _io_v_output_out_T_1338, _io_v_output_out_T_1352) @[Mux.scala 81:58]
    node _io_v_output_out_T_1355 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1356 = mux(_io_v_output_out_T_1355, _io_v_output_out_T_1342, _io_v_output_out_T_1354) @[Mux.scala 81:58]
    node _io_v_output_out_T_1357 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1358 = mux(_io_v_output_out_T_1357, _io_v_output_out_T_1344, _io_v_output_out_T_1356) @[Mux.scala 81:58]
    node _io_v_output_out_T_1359 = mux(_io_v_output_out_T_1326, asSInt(UInt<1>("h1")), _io_v_output_out_T_1358) @[Valu.scala 97:36]
    node sew_8_vd_9 = _sew_8_vd_T_19 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1360 = mux(_io_v_output_out_T_1320, sew_8_vd_9, _io_v_output_out_T_1359) @[Valu.scala 96:32]
    node _io_v_output_out_T_1361 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1362 = geq(UInt<4>("h9"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1363 = and(_io_v_output_out_T_1361, _io_v_output_out_T_1362) @[Valu.scala 111:28]
    node _io_v_output_out_T_1364 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1365 = and(_io_v_output_out_T_1363, _io_v_output_out_T_1364) @[Valu.scala 111:44]
    node _io_v_output_out_T_1366 = mux(_io_v_output_out_T_1365, sew_8_vd_9, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1367 = mux(_io_v_output_out_T_1314, _io_v_output_out_T_1360, _io_v_output_out_T_1366) @[Valu.scala 95:11]
    node io_v_output_out_9 = mux(_io_v_output_out_T_1311, sew_8_vd_9, _io_v_output_out_T_1367) @[Valu.scala 94:11]
    node _io_v_output_out_T_1368 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1369 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1370 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1371 = and(_io_v_output_out_T_1369, _io_v_output_out_T_1370) @[Valu.scala 95:29]
    node _io_v_output_out_T_1372 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1373 = bits(io_vs0, 10, 10) @[Valu.scala 96:56]
    node _io_v_output_out_T_1374 = eq(_io_v_output_out_T_1373, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1375 = and(_io_v_output_out_T_1372, _io_v_output_out_T_1374) @[Valu.scala 96:47]
    node _io_v_output_out_T_1376 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1377 = and(_io_v_output_out_T_1375, _io_v_output_out_T_1376) @[Valu.scala 96:68]
    node _io_v_output_out_T_1378 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1379 = bits(io_vs0, 10, 10) @[Valu.scala 97:60]
    node _io_v_output_out_T_1380 = eq(_io_v_output_out_T_1379, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1381 = and(_io_v_output_out_T_1378, _io_v_output_out_T_1380) @[Valu.scala 97:51]
    node _io_v_output_out_T_1382 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1383 = and(_io_v_output_out_T_1381, _io_v_output_out_T_1382) @[Valu.scala 97:72]
    node sew_8_a_10 = _sew_8_a_T_21 @[Valu.scala 71:{22,22}]
    node sew_8_b_10 = _sew_8_b_T_21 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1384 = add(sew_8_a_10, sew_8_b_10) @[Valu.scala 101:35]
    node _io_v_output_out_T_1385 = tail(_io_v_output_out_T_1384, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1386 = asSInt(_io_v_output_out_T_1385) @[Valu.scala 101:35]
    node _io_v_output_out_T_1387 = sub(sew_8_a_10, sew_8_b_10) @[Valu.scala 102:37]
    node _io_v_output_out_T_1388 = tail(_io_v_output_out_T_1387, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1389 = asSInt(_io_v_output_out_T_1388) @[Valu.scala 102:37]
    node _io_v_output_out_T_1390 = and(sew_8_a_10, sew_8_b_10) @[Valu.scala 103:36]
    node _io_v_output_out_T_1391 = asSInt(_io_v_output_out_T_1390) @[Valu.scala 103:36]
    node _io_v_output_out_T_1392 = or(sew_8_a_10, sew_8_b_10) @[Valu.scala 104:35]
    node _io_v_output_out_T_1393 = asSInt(_io_v_output_out_T_1392) @[Valu.scala 104:35]
    node _io_v_output_out_T_1394 = xor(sew_8_a_10, sew_8_b_10) @[Valu.scala 105:36]
    node _io_v_output_out_T_1395 = asSInt(_io_v_output_out_T_1394) @[Valu.scala 105:36]
    node _io_v_output_out_T_1396 = asUInt(sew_8_b_10) @[Valu.scala 106:40]
    node _io_v_output_out_T_1397 = asUInt(sew_8_a_10) @[Valu.scala 106:58]
    node _io_v_output_out_T_1398 = leq(_io_v_output_out_T_1396, _io_v_output_out_T_1397) @[Valu.scala 106:47]
    node _io_v_output_out_T_1399 = mux(_io_v_output_out_T_1398, sew_8_b_10, sew_8_a_10) @[Valu.scala 106:31]
    node _io_v_output_out_T_1400 = leq(sew_8_b_10, sew_8_a_10) @[Valu.scala 107:39]
    node _io_v_output_out_T_1401 = mux(_io_v_output_out_T_1400, sew_8_b_10, sew_8_a_10) @[Valu.scala 107:30]
    node _io_v_output_out_T_1402 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1403 = mux(_io_v_output_out_T_1402, _io_v_output_out_T_1386, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1404 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1405 = mux(_io_v_output_out_T_1404, _io_v_output_out_T_1389, _io_v_output_out_T_1403) @[Mux.scala 81:58]
    node _io_v_output_out_T_1406 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1407 = mux(_io_v_output_out_T_1406, _io_v_output_out_T_1391, _io_v_output_out_T_1405) @[Mux.scala 81:58]
    node _io_v_output_out_T_1408 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1409 = mux(_io_v_output_out_T_1408, _io_v_output_out_T_1393, _io_v_output_out_T_1407) @[Mux.scala 81:58]
    node _io_v_output_out_T_1410 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1411 = mux(_io_v_output_out_T_1410, _io_v_output_out_T_1395, _io_v_output_out_T_1409) @[Mux.scala 81:58]
    node _io_v_output_out_T_1412 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1413 = mux(_io_v_output_out_T_1412, _io_v_output_out_T_1399, _io_v_output_out_T_1411) @[Mux.scala 81:58]
    node _io_v_output_out_T_1414 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1415 = mux(_io_v_output_out_T_1414, _io_v_output_out_T_1401, _io_v_output_out_T_1413) @[Mux.scala 81:58]
    node _io_v_output_out_T_1416 = mux(_io_v_output_out_T_1383, asSInt(UInt<1>("h1")), _io_v_output_out_T_1415) @[Valu.scala 97:36]
    node sew_8_vd_10 = _sew_8_vd_T_21 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1417 = mux(_io_v_output_out_T_1377, sew_8_vd_10, _io_v_output_out_T_1416) @[Valu.scala 96:32]
    node _io_v_output_out_T_1418 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1419 = geq(UInt<4>("ha"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1420 = and(_io_v_output_out_T_1418, _io_v_output_out_T_1419) @[Valu.scala 111:28]
    node _io_v_output_out_T_1421 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1422 = and(_io_v_output_out_T_1420, _io_v_output_out_T_1421) @[Valu.scala 111:44]
    node _io_v_output_out_T_1423 = mux(_io_v_output_out_T_1422, sew_8_vd_10, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1424 = mux(_io_v_output_out_T_1371, _io_v_output_out_T_1417, _io_v_output_out_T_1423) @[Valu.scala 95:11]
    node io_v_output_out_10 = mux(_io_v_output_out_T_1368, sew_8_vd_10, _io_v_output_out_T_1424) @[Valu.scala 94:11]
    node _io_v_output_out_T_1425 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1426 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1427 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1428 = and(_io_v_output_out_T_1426, _io_v_output_out_T_1427) @[Valu.scala 95:29]
    node _io_v_output_out_T_1429 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1430 = bits(io_vs0, 11, 11) @[Valu.scala 96:56]
    node _io_v_output_out_T_1431 = eq(_io_v_output_out_T_1430, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1432 = and(_io_v_output_out_T_1429, _io_v_output_out_T_1431) @[Valu.scala 96:47]
    node _io_v_output_out_T_1433 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1434 = and(_io_v_output_out_T_1432, _io_v_output_out_T_1433) @[Valu.scala 96:68]
    node _io_v_output_out_T_1435 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1436 = bits(io_vs0, 11, 11) @[Valu.scala 97:60]
    node _io_v_output_out_T_1437 = eq(_io_v_output_out_T_1436, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1438 = and(_io_v_output_out_T_1435, _io_v_output_out_T_1437) @[Valu.scala 97:51]
    node _io_v_output_out_T_1439 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1440 = and(_io_v_output_out_T_1438, _io_v_output_out_T_1439) @[Valu.scala 97:72]
    node sew_8_a_11 = _sew_8_a_T_23 @[Valu.scala 71:{22,22}]
    node sew_8_b_11 = _sew_8_b_T_23 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1441 = add(sew_8_a_11, sew_8_b_11) @[Valu.scala 101:35]
    node _io_v_output_out_T_1442 = tail(_io_v_output_out_T_1441, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1443 = asSInt(_io_v_output_out_T_1442) @[Valu.scala 101:35]
    node _io_v_output_out_T_1444 = sub(sew_8_a_11, sew_8_b_11) @[Valu.scala 102:37]
    node _io_v_output_out_T_1445 = tail(_io_v_output_out_T_1444, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1446 = asSInt(_io_v_output_out_T_1445) @[Valu.scala 102:37]
    node _io_v_output_out_T_1447 = and(sew_8_a_11, sew_8_b_11) @[Valu.scala 103:36]
    node _io_v_output_out_T_1448 = asSInt(_io_v_output_out_T_1447) @[Valu.scala 103:36]
    node _io_v_output_out_T_1449 = or(sew_8_a_11, sew_8_b_11) @[Valu.scala 104:35]
    node _io_v_output_out_T_1450 = asSInt(_io_v_output_out_T_1449) @[Valu.scala 104:35]
    node _io_v_output_out_T_1451 = xor(sew_8_a_11, sew_8_b_11) @[Valu.scala 105:36]
    node _io_v_output_out_T_1452 = asSInt(_io_v_output_out_T_1451) @[Valu.scala 105:36]
    node _io_v_output_out_T_1453 = asUInt(sew_8_b_11) @[Valu.scala 106:40]
    node _io_v_output_out_T_1454 = asUInt(sew_8_a_11) @[Valu.scala 106:58]
    node _io_v_output_out_T_1455 = leq(_io_v_output_out_T_1453, _io_v_output_out_T_1454) @[Valu.scala 106:47]
    node _io_v_output_out_T_1456 = mux(_io_v_output_out_T_1455, sew_8_b_11, sew_8_a_11) @[Valu.scala 106:31]
    node _io_v_output_out_T_1457 = leq(sew_8_b_11, sew_8_a_11) @[Valu.scala 107:39]
    node _io_v_output_out_T_1458 = mux(_io_v_output_out_T_1457, sew_8_b_11, sew_8_a_11) @[Valu.scala 107:30]
    node _io_v_output_out_T_1459 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1460 = mux(_io_v_output_out_T_1459, _io_v_output_out_T_1443, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1461 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1462 = mux(_io_v_output_out_T_1461, _io_v_output_out_T_1446, _io_v_output_out_T_1460) @[Mux.scala 81:58]
    node _io_v_output_out_T_1463 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1464 = mux(_io_v_output_out_T_1463, _io_v_output_out_T_1448, _io_v_output_out_T_1462) @[Mux.scala 81:58]
    node _io_v_output_out_T_1465 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1466 = mux(_io_v_output_out_T_1465, _io_v_output_out_T_1450, _io_v_output_out_T_1464) @[Mux.scala 81:58]
    node _io_v_output_out_T_1467 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1468 = mux(_io_v_output_out_T_1467, _io_v_output_out_T_1452, _io_v_output_out_T_1466) @[Mux.scala 81:58]
    node _io_v_output_out_T_1469 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1470 = mux(_io_v_output_out_T_1469, _io_v_output_out_T_1456, _io_v_output_out_T_1468) @[Mux.scala 81:58]
    node _io_v_output_out_T_1471 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1472 = mux(_io_v_output_out_T_1471, _io_v_output_out_T_1458, _io_v_output_out_T_1470) @[Mux.scala 81:58]
    node _io_v_output_out_T_1473 = mux(_io_v_output_out_T_1440, asSInt(UInt<1>("h1")), _io_v_output_out_T_1472) @[Valu.scala 97:36]
    node sew_8_vd_11 = _sew_8_vd_T_23 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1474 = mux(_io_v_output_out_T_1434, sew_8_vd_11, _io_v_output_out_T_1473) @[Valu.scala 96:32]
    node _io_v_output_out_T_1475 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1476 = geq(UInt<4>("hb"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1477 = and(_io_v_output_out_T_1475, _io_v_output_out_T_1476) @[Valu.scala 111:28]
    node _io_v_output_out_T_1478 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1479 = and(_io_v_output_out_T_1477, _io_v_output_out_T_1478) @[Valu.scala 111:44]
    node _io_v_output_out_T_1480 = mux(_io_v_output_out_T_1479, sew_8_vd_11, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1481 = mux(_io_v_output_out_T_1428, _io_v_output_out_T_1474, _io_v_output_out_T_1480) @[Valu.scala 95:11]
    node io_v_output_out_11 = mux(_io_v_output_out_T_1425, sew_8_vd_11, _io_v_output_out_T_1481) @[Valu.scala 94:11]
    node _io_v_output_out_T_1482 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1483 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1484 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1485 = and(_io_v_output_out_T_1483, _io_v_output_out_T_1484) @[Valu.scala 95:29]
    node _io_v_output_out_T_1486 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1487 = bits(io_vs0, 12, 12) @[Valu.scala 96:56]
    node _io_v_output_out_T_1488 = eq(_io_v_output_out_T_1487, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1489 = and(_io_v_output_out_T_1486, _io_v_output_out_T_1488) @[Valu.scala 96:47]
    node _io_v_output_out_T_1490 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1491 = and(_io_v_output_out_T_1489, _io_v_output_out_T_1490) @[Valu.scala 96:68]
    node _io_v_output_out_T_1492 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1493 = bits(io_vs0, 12, 12) @[Valu.scala 97:60]
    node _io_v_output_out_T_1494 = eq(_io_v_output_out_T_1493, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1495 = and(_io_v_output_out_T_1492, _io_v_output_out_T_1494) @[Valu.scala 97:51]
    node _io_v_output_out_T_1496 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1497 = and(_io_v_output_out_T_1495, _io_v_output_out_T_1496) @[Valu.scala 97:72]
    node sew_8_a_12 = _sew_8_a_T_25 @[Valu.scala 71:{22,22}]
    node sew_8_b_12 = _sew_8_b_T_25 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1498 = add(sew_8_a_12, sew_8_b_12) @[Valu.scala 101:35]
    node _io_v_output_out_T_1499 = tail(_io_v_output_out_T_1498, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1500 = asSInt(_io_v_output_out_T_1499) @[Valu.scala 101:35]
    node _io_v_output_out_T_1501 = sub(sew_8_a_12, sew_8_b_12) @[Valu.scala 102:37]
    node _io_v_output_out_T_1502 = tail(_io_v_output_out_T_1501, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1503 = asSInt(_io_v_output_out_T_1502) @[Valu.scala 102:37]
    node _io_v_output_out_T_1504 = and(sew_8_a_12, sew_8_b_12) @[Valu.scala 103:36]
    node _io_v_output_out_T_1505 = asSInt(_io_v_output_out_T_1504) @[Valu.scala 103:36]
    node _io_v_output_out_T_1506 = or(sew_8_a_12, sew_8_b_12) @[Valu.scala 104:35]
    node _io_v_output_out_T_1507 = asSInt(_io_v_output_out_T_1506) @[Valu.scala 104:35]
    node _io_v_output_out_T_1508 = xor(sew_8_a_12, sew_8_b_12) @[Valu.scala 105:36]
    node _io_v_output_out_T_1509 = asSInt(_io_v_output_out_T_1508) @[Valu.scala 105:36]
    node _io_v_output_out_T_1510 = asUInt(sew_8_b_12) @[Valu.scala 106:40]
    node _io_v_output_out_T_1511 = asUInt(sew_8_a_12) @[Valu.scala 106:58]
    node _io_v_output_out_T_1512 = leq(_io_v_output_out_T_1510, _io_v_output_out_T_1511) @[Valu.scala 106:47]
    node _io_v_output_out_T_1513 = mux(_io_v_output_out_T_1512, sew_8_b_12, sew_8_a_12) @[Valu.scala 106:31]
    node _io_v_output_out_T_1514 = leq(sew_8_b_12, sew_8_a_12) @[Valu.scala 107:39]
    node _io_v_output_out_T_1515 = mux(_io_v_output_out_T_1514, sew_8_b_12, sew_8_a_12) @[Valu.scala 107:30]
    node _io_v_output_out_T_1516 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1517 = mux(_io_v_output_out_T_1516, _io_v_output_out_T_1500, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1518 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1519 = mux(_io_v_output_out_T_1518, _io_v_output_out_T_1503, _io_v_output_out_T_1517) @[Mux.scala 81:58]
    node _io_v_output_out_T_1520 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1521 = mux(_io_v_output_out_T_1520, _io_v_output_out_T_1505, _io_v_output_out_T_1519) @[Mux.scala 81:58]
    node _io_v_output_out_T_1522 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1523 = mux(_io_v_output_out_T_1522, _io_v_output_out_T_1507, _io_v_output_out_T_1521) @[Mux.scala 81:58]
    node _io_v_output_out_T_1524 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1525 = mux(_io_v_output_out_T_1524, _io_v_output_out_T_1509, _io_v_output_out_T_1523) @[Mux.scala 81:58]
    node _io_v_output_out_T_1526 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1527 = mux(_io_v_output_out_T_1526, _io_v_output_out_T_1513, _io_v_output_out_T_1525) @[Mux.scala 81:58]
    node _io_v_output_out_T_1528 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1529 = mux(_io_v_output_out_T_1528, _io_v_output_out_T_1515, _io_v_output_out_T_1527) @[Mux.scala 81:58]
    node _io_v_output_out_T_1530 = mux(_io_v_output_out_T_1497, asSInt(UInt<1>("h1")), _io_v_output_out_T_1529) @[Valu.scala 97:36]
    node sew_8_vd_12 = _sew_8_vd_T_25 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1531 = mux(_io_v_output_out_T_1491, sew_8_vd_12, _io_v_output_out_T_1530) @[Valu.scala 96:32]
    node _io_v_output_out_T_1532 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1533 = geq(UInt<4>("hc"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1534 = and(_io_v_output_out_T_1532, _io_v_output_out_T_1533) @[Valu.scala 111:28]
    node _io_v_output_out_T_1535 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1536 = and(_io_v_output_out_T_1534, _io_v_output_out_T_1535) @[Valu.scala 111:44]
    node _io_v_output_out_T_1537 = mux(_io_v_output_out_T_1536, sew_8_vd_12, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1538 = mux(_io_v_output_out_T_1485, _io_v_output_out_T_1531, _io_v_output_out_T_1537) @[Valu.scala 95:11]
    node io_v_output_out_12 = mux(_io_v_output_out_T_1482, sew_8_vd_12, _io_v_output_out_T_1538) @[Valu.scala 94:11]
    node _io_v_output_out_T_1539 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1540 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1541 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1542 = and(_io_v_output_out_T_1540, _io_v_output_out_T_1541) @[Valu.scala 95:29]
    node _io_v_output_out_T_1543 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1544 = bits(io_vs0, 13, 13) @[Valu.scala 96:56]
    node _io_v_output_out_T_1545 = eq(_io_v_output_out_T_1544, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1546 = and(_io_v_output_out_T_1543, _io_v_output_out_T_1545) @[Valu.scala 96:47]
    node _io_v_output_out_T_1547 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1548 = and(_io_v_output_out_T_1546, _io_v_output_out_T_1547) @[Valu.scala 96:68]
    node _io_v_output_out_T_1549 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1550 = bits(io_vs0, 13, 13) @[Valu.scala 97:60]
    node _io_v_output_out_T_1551 = eq(_io_v_output_out_T_1550, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1552 = and(_io_v_output_out_T_1549, _io_v_output_out_T_1551) @[Valu.scala 97:51]
    node _io_v_output_out_T_1553 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1554 = and(_io_v_output_out_T_1552, _io_v_output_out_T_1553) @[Valu.scala 97:72]
    node sew_8_a_13 = _sew_8_a_T_27 @[Valu.scala 71:{22,22}]
    node sew_8_b_13 = _sew_8_b_T_27 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1555 = add(sew_8_a_13, sew_8_b_13) @[Valu.scala 101:35]
    node _io_v_output_out_T_1556 = tail(_io_v_output_out_T_1555, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1557 = asSInt(_io_v_output_out_T_1556) @[Valu.scala 101:35]
    node _io_v_output_out_T_1558 = sub(sew_8_a_13, sew_8_b_13) @[Valu.scala 102:37]
    node _io_v_output_out_T_1559 = tail(_io_v_output_out_T_1558, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1560 = asSInt(_io_v_output_out_T_1559) @[Valu.scala 102:37]
    node _io_v_output_out_T_1561 = and(sew_8_a_13, sew_8_b_13) @[Valu.scala 103:36]
    node _io_v_output_out_T_1562 = asSInt(_io_v_output_out_T_1561) @[Valu.scala 103:36]
    node _io_v_output_out_T_1563 = or(sew_8_a_13, sew_8_b_13) @[Valu.scala 104:35]
    node _io_v_output_out_T_1564 = asSInt(_io_v_output_out_T_1563) @[Valu.scala 104:35]
    node _io_v_output_out_T_1565 = xor(sew_8_a_13, sew_8_b_13) @[Valu.scala 105:36]
    node _io_v_output_out_T_1566 = asSInt(_io_v_output_out_T_1565) @[Valu.scala 105:36]
    node _io_v_output_out_T_1567 = asUInt(sew_8_b_13) @[Valu.scala 106:40]
    node _io_v_output_out_T_1568 = asUInt(sew_8_a_13) @[Valu.scala 106:58]
    node _io_v_output_out_T_1569 = leq(_io_v_output_out_T_1567, _io_v_output_out_T_1568) @[Valu.scala 106:47]
    node _io_v_output_out_T_1570 = mux(_io_v_output_out_T_1569, sew_8_b_13, sew_8_a_13) @[Valu.scala 106:31]
    node _io_v_output_out_T_1571 = leq(sew_8_b_13, sew_8_a_13) @[Valu.scala 107:39]
    node _io_v_output_out_T_1572 = mux(_io_v_output_out_T_1571, sew_8_b_13, sew_8_a_13) @[Valu.scala 107:30]
    node _io_v_output_out_T_1573 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1574 = mux(_io_v_output_out_T_1573, _io_v_output_out_T_1557, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1575 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1576 = mux(_io_v_output_out_T_1575, _io_v_output_out_T_1560, _io_v_output_out_T_1574) @[Mux.scala 81:58]
    node _io_v_output_out_T_1577 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1578 = mux(_io_v_output_out_T_1577, _io_v_output_out_T_1562, _io_v_output_out_T_1576) @[Mux.scala 81:58]
    node _io_v_output_out_T_1579 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1580 = mux(_io_v_output_out_T_1579, _io_v_output_out_T_1564, _io_v_output_out_T_1578) @[Mux.scala 81:58]
    node _io_v_output_out_T_1581 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1582 = mux(_io_v_output_out_T_1581, _io_v_output_out_T_1566, _io_v_output_out_T_1580) @[Mux.scala 81:58]
    node _io_v_output_out_T_1583 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1584 = mux(_io_v_output_out_T_1583, _io_v_output_out_T_1570, _io_v_output_out_T_1582) @[Mux.scala 81:58]
    node _io_v_output_out_T_1585 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1586 = mux(_io_v_output_out_T_1585, _io_v_output_out_T_1572, _io_v_output_out_T_1584) @[Mux.scala 81:58]
    node _io_v_output_out_T_1587 = mux(_io_v_output_out_T_1554, asSInt(UInt<1>("h1")), _io_v_output_out_T_1586) @[Valu.scala 97:36]
    node sew_8_vd_13 = _sew_8_vd_T_27 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1588 = mux(_io_v_output_out_T_1548, sew_8_vd_13, _io_v_output_out_T_1587) @[Valu.scala 96:32]
    node _io_v_output_out_T_1589 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1590 = geq(UInt<4>("hd"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1591 = and(_io_v_output_out_T_1589, _io_v_output_out_T_1590) @[Valu.scala 111:28]
    node _io_v_output_out_T_1592 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1593 = and(_io_v_output_out_T_1591, _io_v_output_out_T_1592) @[Valu.scala 111:44]
    node _io_v_output_out_T_1594 = mux(_io_v_output_out_T_1593, sew_8_vd_13, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1595 = mux(_io_v_output_out_T_1542, _io_v_output_out_T_1588, _io_v_output_out_T_1594) @[Valu.scala 95:11]
    node io_v_output_out_13 = mux(_io_v_output_out_T_1539, sew_8_vd_13, _io_v_output_out_T_1595) @[Valu.scala 94:11]
    node _io_v_output_out_T_1596 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1597 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1598 = lt(UInt<4>("he"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1599 = and(_io_v_output_out_T_1597, _io_v_output_out_T_1598) @[Valu.scala 95:29]
    node _io_v_output_out_T_1600 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1601 = bits(io_vs0, 14, 14) @[Valu.scala 96:56]
    node _io_v_output_out_T_1602 = eq(_io_v_output_out_T_1601, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1603 = and(_io_v_output_out_T_1600, _io_v_output_out_T_1602) @[Valu.scala 96:47]
    node _io_v_output_out_T_1604 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1605 = and(_io_v_output_out_T_1603, _io_v_output_out_T_1604) @[Valu.scala 96:68]
    node _io_v_output_out_T_1606 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1607 = bits(io_vs0, 14, 14) @[Valu.scala 97:60]
    node _io_v_output_out_T_1608 = eq(_io_v_output_out_T_1607, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1609 = and(_io_v_output_out_T_1606, _io_v_output_out_T_1608) @[Valu.scala 97:51]
    node _io_v_output_out_T_1610 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1611 = and(_io_v_output_out_T_1609, _io_v_output_out_T_1610) @[Valu.scala 97:72]
    node sew_8_a_14 = _sew_8_a_T_29 @[Valu.scala 71:{22,22}]
    node sew_8_b_14 = _sew_8_b_T_29 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1612 = add(sew_8_a_14, sew_8_b_14) @[Valu.scala 101:35]
    node _io_v_output_out_T_1613 = tail(_io_v_output_out_T_1612, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1614 = asSInt(_io_v_output_out_T_1613) @[Valu.scala 101:35]
    node _io_v_output_out_T_1615 = sub(sew_8_a_14, sew_8_b_14) @[Valu.scala 102:37]
    node _io_v_output_out_T_1616 = tail(_io_v_output_out_T_1615, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1617 = asSInt(_io_v_output_out_T_1616) @[Valu.scala 102:37]
    node _io_v_output_out_T_1618 = and(sew_8_a_14, sew_8_b_14) @[Valu.scala 103:36]
    node _io_v_output_out_T_1619 = asSInt(_io_v_output_out_T_1618) @[Valu.scala 103:36]
    node _io_v_output_out_T_1620 = or(sew_8_a_14, sew_8_b_14) @[Valu.scala 104:35]
    node _io_v_output_out_T_1621 = asSInt(_io_v_output_out_T_1620) @[Valu.scala 104:35]
    node _io_v_output_out_T_1622 = xor(sew_8_a_14, sew_8_b_14) @[Valu.scala 105:36]
    node _io_v_output_out_T_1623 = asSInt(_io_v_output_out_T_1622) @[Valu.scala 105:36]
    node _io_v_output_out_T_1624 = asUInt(sew_8_b_14) @[Valu.scala 106:40]
    node _io_v_output_out_T_1625 = asUInt(sew_8_a_14) @[Valu.scala 106:58]
    node _io_v_output_out_T_1626 = leq(_io_v_output_out_T_1624, _io_v_output_out_T_1625) @[Valu.scala 106:47]
    node _io_v_output_out_T_1627 = mux(_io_v_output_out_T_1626, sew_8_b_14, sew_8_a_14) @[Valu.scala 106:31]
    node _io_v_output_out_T_1628 = leq(sew_8_b_14, sew_8_a_14) @[Valu.scala 107:39]
    node _io_v_output_out_T_1629 = mux(_io_v_output_out_T_1628, sew_8_b_14, sew_8_a_14) @[Valu.scala 107:30]
    node _io_v_output_out_T_1630 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1631 = mux(_io_v_output_out_T_1630, _io_v_output_out_T_1614, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1632 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1633 = mux(_io_v_output_out_T_1632, _io_v_output_out_T_1617, _io_v_output_out_T_1631) @[Mux.scala 81:58]
    node _io_v_output_out_T_1634 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1635 = mux(_io_v_output_out_T_1634, _io_v_output_out_T_1619, _io_v_output_out_T_1633) @[Mux.scala 81:58]
    node _io_v_output_out_T_1636 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1637 = mux(_io_v_output_out_T_1636, _io_v_output_out_T_1621, _io_v_output_out_T_1635) @[Mux.scala 81:58]
    node _io_v_output_out_T_1638 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1639 = mux(_io_v_output_out_T_1638, _io_v_output_out_T_1623, _io_v_output_out_T_1637) @[Mux.scala 81:58]
    node _io_v_output_out_T_1640 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1641 = mux(_io_v_output_out_T_1640, _io_v_output_out_T_1627, _io_v_output_out_T_1639) @[Mux.scala 81:58]
    node _io_v_output_out_T_1642 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1643 = mux(_io_v_output_out_T_1642, _io_v_output_out_T_1629, _io_v_output_out_T_1641) @[Mux.scala 81:58]
    node _io_v_output_out_T_1644 = mux(_io_v_output_out_T_1611, asSInt(UInt<1>("h1")), _io_v_output_out_T_1643) @[Valu.scala 97:36]
    node sew_8_vd_14 = _sew_8_vd_T_29 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1645 = mux(_io_v_output_out_T_1605, sew_8_vd_14, _io_v_output_out_T_1644) @[Valu.scala 96:32]
    node _io_v_output_out_T_1646 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1647 = geq(UInt<4>("he"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1648 = and(_io_v_output_out_T_1646, _io_v_output_out_T_1647) @[Valu.scala 111:28]
    node _io_v_output_out_T_1649 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1650 = and(_io_v_output_out_T_1648, _io_v_output_out_T_1649) @[Valu.scala 111:44]
    node _io_v_output_out_T_1651 = mux(_io_v_output_out_T_1650, sew_8_vd_14, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1652 = mux(_io_v_output_out_T_1599, _io_v_output_out_T_1645, _io_v_output_out_T_1651) @[Valu.scala 95:11]
    node io_v_output_out_14 = mux(_io_v_output_out_T_1596, sew_8_vd_14, _io_v_output_out_T_1652) @[Valu.scala 94:11]
    node _io_v_output_out_T_1653 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 94:16]
    node _io_v_output_out_T_1654 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 95:16]
    node _io_v_output_out_T_1655 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 95:36]
    node _io_v_output_out_T_1656 = and(_io_v_output_out_T_1654, _io_v_output_out_T_1655) @[Valu.scala 95:29]
    node _io_v_output_out_T_1657 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 96:39]
    node _io_v_output_out_T_1658 = bits(io_vs0, 15, 15) @[Valu.scala 96:56]
    node _io_v_output_out_T_1659 = eq(_io_v_output_out_T_1658, UInt<1>("h0")) @[Valu.scala 96:60]
    node _io_v_output_out_T_1660 = and(_io_v_output_out_T_1657, _io_v_output_out_T_1659) @[Valu.scala 96:47]
    node _io_v_output_out_T_1661 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 96:78]
    node _io_v_output_out_T_1662 = and(_io_v_output_out_T_1660, _io_v_output_out_T_1661) @[Valu.scala 96:68]
    node _io_v_output_out_T_1663 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 97:43]
    node _io_v_output_out_T_1664 = bits(io_vs0, 15, 15) @[Valu.scala 97:60]
    node _io_v_output_out_T_1665 = eq(_io_v_output_out_T_1664, UInt<1>("h0")) @[Valu.scala 97:64]
    node _io_v_output_out_T_1666 = and(_io_v_output_out_T_1663, _io_v_output_out_T_1665) @[Valu.scala 97:51]
    node _io_v_output_out_T_1667 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 97:82]
    node _io_v_output_out_T_1668 = and(_io_v_output_out_T_1666, _io_v_output_out_T_1667) @[Valu.scala 97:72]
    node sew_8_a_15 = _sew_8_a_T_31 @[Valu.scala 71:{22,22}]
    node sew_8_b_15 = _sew_8_b_T_31 @[Valu.scala 72:{22,22}]
    node _io_v_output_out_T_1669 = add(sew_8_a_15, sew_8_b_15) @[Valu.scala 101:35]
    node _io_v_output_out_T_1670 = tail(_io_v_output_out_T_1669, 1) @[Valu.scala 101:35]
    node _io_v_output_out_T_1671 = asSInt(_io_v_output_out_T_1670) @[Valu.scala 101:35]
    node _io_v_output_out_T_1672 = sub(sew_8_a_15, sew_8_b_15) @[Valu.scala 102:37]
    node _io_v_output_out_T_1673 = tail(_io_v_output_out_T_1672, 1) @[Valu.scala 102:37]
    node _io_v_output_out_T_1674 = asSInt(_io_v_output_out_T_1673) @[Valu.scala 102:37]
    node _io_v_output_out_T_1675 = and(sew_8_a_15, sew_8_b_15) @[Valu.scala 103:36]
    node _io_v_output_out_T_1676 = asSInt(_io_v_output_out_T_1675) @[Valu.scala 103:36]
    node _io_v_output_out_T_1677 = or(sew_8_a_15, sew_8_b_15) @[Valu.scala 104:35]
    node _io_v_output_out_T_1678 = asSInt(_io_v_output_out_T_1677) @[Valu.scala 104:35]
    node _io_v_output_out_T_1679 = xor(sew_8_a_15, sew_8_b_15) @[Valu.scala 105:36]
    node _io_v_output_out_T_1680 = asSInt(_io_v_output_out_T_1679) @[Valu.scala 105:36]
    node _io_v_output_out_T_1681 = asUInt(sew_8_b_15) @[Valu.scala 106:40]
    node _io_v_output_out_T_1682 = asUInt(sew_8_a_15) @[Valu.scala 106:58]
    node _io_v_output_out_T_1683 = leq(_io_v_output_out_T_1681, _io_v_output_out_T_1682) @[Valu.scala 106:47]
    node _io_v_output_out_T_1684 = mux(_io_v_output_out_T_1683, sew_8_b_15, sew_8_a_15) @[Valu.scala 106:31]
    node _io_v_output_out_T_1685 = leq(sew_8_b_15, sew_8_a_15) @[Valu.scala 107:39]
    node _io_v_output_out_T_1686 = mux(_io_v_output_out_T_1685, sew_8_b_15, sew_8_a_15) @[Valu.scala 107:30]
    node _io_v_output_out_T_1687 = eq(UInt<1>("h0"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1688 = mux(_io_v_output_out_T_1687, _io_v_output_out_T_1671, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1689 = eq(UInt<8>("hb8"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1690 = mux(_io_v_output_out_T_1689, _io_v_output_out_T_1674, _io_v_output_out_T_1688) @[Mux.scala 81:58]
    node _io_v_output_out_T_1691 = eq(UInt<7>("h48"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1692 = mux(_io_v_output_out_T_1691, _io_v_output_out_T_1676, _io_v_output_out_T_1690) @[Mux.scala 81:58]
    node _io_v_output_out_T_1693 = eq(UInt<7>("h50"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1694 = mux(_io_v_output_out_T_1693, _io_v_output_out_T_1678, _io_v_output_out_T_1692) @[Mux.scala 81:58]
    node _io_v_output_out_T_1695 = eq(UInt<7>("h58"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1696 = mux(_io_v_output_out_T_1695, _io_v_output_out_T_1680, _io_v_output_out_T_1694) @[Mux.scala 81:58]
    node _io_v_output_out_T_1697 = eq(UInt<6>("h20"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1698 = mux(_io_v_output_out_T_1697, _io_v_output_out_T_1684, _io_v_output_out_T_1696) @[Mux.scala 81:58]
    node _io_v_output_out_T_1699 = eq(UInt<6>("h28"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1700 = mux(_io_v_output_out_T_1699, _io_v_output_out_T_1686, _io_v_output_out_T_1698) @[Mux.scala 81:58]
    node _io_v_output_out_T_1701 = mux(_io_v_output_out_T_1668, asSInt(UInt<1>("h1")), _io_v_output_out_T_1700) @[Valu.scala 97:36]
    node sew_8_vd_15 = _sew_8_vd_T_31 @[Valu.scala 85:{23,23}]
    node _io_v_output_out_T_1702 = mux(_io_v_output_out_T_1662, sew_8_vd_15, _io_v_output_out_T_1701) @[Valu.scala 96:32]
    node _io_v_output_out_T_1703 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 111:20]
    node _io_v_output_out_T_1704 = geq(UInt<4>("hf"), io_vl) @[Valu.scala 111:35]
    node _io_v_output_out_T_1705 = and(_io_v_output_out_T_1703, _io_v_output_out_T_1704) @[Valu.scala 111:28]
    node _io_v_output_out_T_1706 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 111:51]
    node _io_v_output_out_T_1707 = and(_io_v_output_out_T_1705, _io_v_output_out_T_1706) @[Valu.scala 111:44]
    node _io_v_output_out_T_1708 = mux(_io_v_output_out_T_1707, sew_8_vd_15, asSInt(UInt<1>("h1"))) @[Valu.scala 111:12]
    node _io_v_output_out_T_1709 = mux(_io_v_output_out_T_1656, _io_v_output_out_T_1702, _io_v_output_out_T_1708) @[Valu.scala 95:11]
    node io_v_output_out_15 = mux(_io_v_output_out_T_1653, sew_8_vd_15, _io_v_output_out_T_1709) @[Valu.scala 94:11]
    node io_v_output_lo_lo_lo_lo = asUInt(io_v_output_out_0_3) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_hi = asUInt(io_v_output_out_1_3) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_1 = cat(io_v_output_lo_lo_lo_hi, io_v_output_lo_lo_lo_lo) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_lo = asUInt(io_v_output_out_2_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_hi = asUInt(io_v_output_out_3_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_1 = cat(io_v_output_lo_lo_hi_hi, io_v_output_lo_lo_hi_lo) @[Cat.scala 33:92]
    node io_v_output_lo_lo_2 = cat(io_v_output_lo_lo_hi_1, io_v_output_lo_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_lo = asUInt(io_v_output_out_4_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_hi = asUInt(io_v_output_out_5_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_1 = cat(io_v_output_lo_hi_lo_hi, io_v_output_lo_hi_lo_lo) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_lo = asUInt(io_v_output_out_6_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_hi = asUInt(io_v_output_out_7_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_1 = cat(io_v_output_lo_hi_hi_hi, io_v_output_lo_hi_hi_lo) @[Cat.scala 33:92]
    node io_v_output_lo_hi_2 = cat(io_v_output_lo_hi_hi_1, io_v_output_lo_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_3 = cat(io_v_output_lo_hi_2, io_v_output_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_lo = asUInt(io_v_output_out_8) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_hi = asUInt(io_v_output_out_9) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_1 = cat(io_v_output_hi_lo_lo_hi, io_v_output_hi_lo_lo_lo) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_lo = asUInt(io_v_output_out_10) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_hi = asUInt(io_v_output_out_11) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_1 = cat(io_v_output_hi_lo_hi_hi, io_v_output_hi_lo_hi_lo) @[Cat.scala 33:92]
    node io_v_output_hi_lo_2 = cat(io_v_output_hi_lo_hi_1, io_v_output_hi_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_lo = asUInt(io_v_output_out_12) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_hi = asUInt(io_v_output_out_13) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_1 = cat(io_v_output_hi_hi_lo_hi, io_v_output_hi_hi_lo_lo) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_lo = asUInt(io_v_output_out_14) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_hi = asUInt(io_v_output_out_15) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_1 = cat(io_v_output_hi_hi_hi_hi, io_v_output_hi_hi_hi_lo) @[Cat.scala 33:92]
    node io_v_output_hi_hi_2 = cat(io_v_output_hi_hi_hi_1, io_v_output_hi_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_3 = cat(io_v_output_hi_hi_2, io_v_output_hi_lo_2) @[Cat.scala 33:92]
    node _io_v_output_T_6 = cat(io_v_output_hi_3, io_v_output_lo_3) @[Cat.scala 33:92]
    node _io_v_output_T_7 = asSInt(_io_v_output_T_6) @[Valu.scala 114:24]
    node _T_16 = eq(io_sew, UInt<2>("h3")) @[Valu.scala 210:27]
    node _T_17 = bits(io_aluc, 2, 0) @[Valu.scala 210:50]
    node _T_18 = eq(_T_17, UInt<2>("h3")) @[Valu.scala 210:56]
    node _T_19 = and(_T_16, _T_18) @[Valu.scala 210:40]
    node imm_lo = asUInt(io_in_B) @[Cat.scala 33:92]
    node imm_hi = asUInt(asSInt(UInt<32>("h0"))) @[Cat.scala 33:92]
    node _imm_T = cat(imm_hi, imm_lo) @[Cat.scala 33:92]
    node imm = asSInt(_imm_T) @[Valu.scala 211:47]
    node _io_v_output_out_T_1710 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1711 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1712 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1713 = and(_io_v_output_out_T_1711, _io_v_output_out_T_1712) @[Valu.scala 121:29]
    node _io_v_output_out_T_1714 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1715 = bits(io_vs0, 0, 0) @[Valu.scala 122:56]
    node _io_v_output_out_T_1716 = eq(_io_v_output_out_T_1715, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1717 = and(_io_v_output_out_T_1714, _io_v_output_out_T_1716) @[Valu.scala 122:47]
    node _io_v_output_out_T_1718 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1719 = and(_io_v_output_out_T_1717, _io_v_output_out_T_1718) @[Valu.scala 122:68]
    node _io_v_output_out_T_1720 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1721 = bits(io_vs0, 0, 0) @[Valu.scala 123:60]
    node _io_v_output_out_T_1722 = eq(_io_v_output_out_T_1721, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1723 = and(_io_v_output_out_T_1720, _io_v_output_out_T_1722) @[Valu.scala 123:51]
    node _io_v_output_out_T_1724 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1725 = and(_io_v_output_out_T_1723, _io_v_output_out_T_1724) @[Valu.scala 123:72]
    node _io_v_output_out_T_1726 = add(sew_64_b_0, imm) @[Valu.scala 127:37]
    node _io_v_output_out_T_1727 = tail(_io_v_output_out_T_1726, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1728 = asSInt(_io_v_output_out_T_1727) @[Valu.scala 127:37]
    node _io_v_output_out_T_1729 = sub(imm, sew_64_b_0) @[Valu.scala 128:33]
    node _io_v_output_out_T_1730 = tail(_io_v_output_out_T_1729, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1731 = asSInt(_io_v_output_out_T_1730) @[Valu.scala 128:33]
    node _io_v_output_out_T_1732 = and(sew_64_b_0, imm) @[Valu.scala 129:36]
    node _io_v_output_out_T_1733 = asSInt(_io_v_output_out_T_1732) @[Valu.scala 129:36]
    node _io_v_output_out_T_1734 = or(sew_64_b_0, imm) @[Valu.scala 130:35]
    node _io_v_output_out_T_1735 = asSInt(_io_v_output_out_T_1734) @[Valu.scala 130:35]
    node _io_v_output_out_T_1736 = xor(sew_64_b_0, imm) @[Valu.scala 131:36]
    node _io_v_output_out_T_1737 = asSInt(_io_v_output_out_T_1736) @[Valu.scala 131:36]
    node _io_v_output_out_T_1738 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1739 = mux(_io_v_output_out_T_1738, _io_v_output_out_T_1728, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1740 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1741 = mux(_io_v_output_out_T_1740, _io_v_output_out_T_1731, _io_v_output_out_T_1739) @[Mux.scala 81:58]
    node _io_v_output_out_T_1742 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1743 = mux(_io_v_output_out_T_1742, _io_v_output_out_T_1733, _io_v_output_out_T_1741) @[Mux.scala 81:58]
    node _io_v_output_out_T_1744 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1745 = mux(_io_v_output_out_T_1744, _io_v_output_out_T_1735, _io_v_output_out_T_1743) @[Mux.scala 81:58]
    node _io_v_output_out_T_1746 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1747 = mux(_io_v_output_out_T_1746, _io_v_output_out_T_1737, _io_v_output_out_T_1745) @[Mux.scala 81:58]
    node _io_v_output_out_T_1748 = mux(_io_v_output_out_T_1725, asSInt(UInt<1>("h1")), _io_v_output_out_T_1747) @[Valu.scala 123:36]
    node _io_v_output_out_T_1749 = mux(_io_v_output_out_T_1719, sew_64_vd_0, _io_v_output_out_T_1748) @[Valu.scala 122:32]
    node _io_v_output_out_T_1750 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1751 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1752 = and(_io_v_output_out_T_1750, _io_v_output_out_T_1751) @[Valu.scala 136:28]
    node _io_v_output_out_T_1753 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1754 = and(_io_v_output_out_T_1752, _io_v_output_out_T_1753) @[Valu.scala 136:44]
    node _io_v_output_out_T_1755 = mux(_io_v_output_out_T_1754, sew_64_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1756 = mux(_io_v_output_out_T_1713, _io_v_output_out_T_1749, _io_v_output_out_T_1755) @[Valu.scala 121:11]
    node io_v_output_out_0_4 = mux(_io_v_output_out_T_1710, sew_64_vd_0, _io_v_output_out_T_1756) @[Valu.scala 120:11]
    node _io_v_output_out_T_1757 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1758 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1759 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1760 = and(_io_v_output_out_T_1758, _io_v_output_out_T_1759) @[Valu.scala 121:29]
    node _io_v_output_out_T_1761 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1762 = bits(io_vs0, 1, 1) @[Valu.scala 122:56]
    node _io_v_output_out_T_1763 = eq(_io_v_output_out_T_1762, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1764 = and(_io_v_output_out_T_1761, _io_v_output_out_T_1763) @[Valu.scala 122:47]
    node _io_v_output_out_T_1765 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1766 = and(_io_v_output_out_T_1764, _io_v_output_out_T_1765) @[Valu.scala 122:68]
    node _io_v_output_out_T_1767 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1768 = bits(io_vs0, 1, 1) @[Valu.scala 123:60]
    node _io_v_output_out_T_1769 = eq(_io_v_output_out_T_1768, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1770 = and(_io_v_output_out_T_1767, _io_v_output_out_T_1769) @[Valu.scala 123:51]
    node _io_v_output_out_T_1771 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1772 = and(_io_v_output_out_T_1770, _io_v_output_out_T_1771) @[Valu.scala 123:72]
    node _io_v_output_out_T_1773 = add(sew_64_b_1, imm) @[Valu.scala 127:37]
    node _io_v_output_out_T_1774 = tail(_io_v_output_out_T_1773, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1775 = asSInt(_io_v_output_out_T_1774) @[Valu.scala 127:37]
    node _io_v_output_out_T_1776 = sub(imm, sew_64_b_1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1777 = tail(_io_v_output_out_T_1776, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1778 = asSInt(_io_v_output_out_T_1777) @[Valu.scala 128:33]
    node _io_v_output_out_T_1779 = and(sew_64_b_1, imm) @[Valu.scala 129:36]
    node _io_v_output_out_T_1780 = asSInt(_io_v_output_out_T_1779) @[Valu.scala 129:36]
    node _io_v_output_out_T_1781 = or(sew_64_b_1, imm) @[Valu.scala 130:35]
    node _io_v_output_out_T_1782 = asSInt(_io_v_output_out_T_1781) @[Valu.scala 130:35]
    node _io_v_output_out_T_1783 = xor(sew_64_b_1, imm) @[Valu.scala 131:36]
    node _io_v_output_out_T_1784 = asSInt(_io_v_output_out_T_1783) @[Valu.scala 131:36]
    node _io_v_output_out_T_1785 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1786 = mux(_io_v_output_out_T_1785, _io_v_output_out_T_1775, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1787 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1788 = mux(_io_v_output_out_T_1787, _io_v_output_out_T_1778, _io_v_output_out_T_1786) @[Mux.scala 81:58]
    node _io_v_output_out_T_1789 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1790 = mux(_io_v_output_out_T_1789, _io_v_output_out_T_1780, _io_v_output_out_T_1788) @[Mux.scala 81:58]
    node _io_v_output_out_T_1791 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1792 = mux(_io_v_output_out_T_1791, _io_v_output_out_T_1782, _io_v_output_out_T_1790) @[Mux.scala 81:58]
    node _io_v_output_out_T_1793 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1794 = mux(_io_v_output_out_T_1793, _io_v_output_out_T_1784, _io_v_output_out_T_1792) @[Mux.scala 81:58]
    node _io_v_output_out_T_1795 = mux(_io_v_output_out_T_1772, asSInt(UInt<1>("h1")), _io_v_output_out_T_1794) @[Valu.scala 123:36]
    node _io_v_output_out_T_1796 = mux(_io_v_output_out_T_1766, sew_64_vd_1, _io_v_output_out_T_1795) @[Valu.scala 122:32]
    node _io_v_output_out_T_1797 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1798 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1799 = and(_io_v_output_out_T_1797, _io_v_output_out_T_1798) @[Valu.scala 136:28]
    node _io_v_output_out_T_1800 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1801 = and(_io_v_output_out_T_1799, _io_v_output_out_T_1800) @[Valu.scala 136:44]
    node _io_v_output_out_T_1802 = mux(_io_v_output_out_T_1801, sew_64_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1803 = mux(_io_v_output_out_T_1760, _io_v_output_out_T_1796, _io_v_output_out_T_1802) @[Valu.scala 121:11]
    node io_v_output_out_1_4 = mux(_io_v_output_out_T_1757, sew_64_vd_1, _io_v_output_out_T_1803) @[Valu.scala 120:11]
    node io_v_output_lo_4 = asUInt(io_v_output_out_0_4) @[Cat.scala 33:92]
    node io_v_output_hi_4 = asUInt(io_v_output_out_1_4) @[Cat.scala 33:92]
    node _io_v_output_T_8 = cat(io_v_output_hi_4, io_v_output_lo_4) @[Cat.scala 33:92]
    node _io_v_output_T_9 = asSInt(_io_v_output_T_8) @[Valu.scala 139:24]
    node _T_20 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 213:27]
    node _T_21 = bits(io_aluc, 2, 0) @[Valu.scala 213:50]
    node _T_22 = eq(_T_21, UInt<2>("h3")) @[Valu.scala 213:56]
    node _T_23 = and(_T_20, _T_22) @[Valu.scala 213:40]
    node _imm_T_1 = bits(io_in_B, 31, 0) @[Valu.scala 214:30]
    node imm_1 = asSInt(_imm_T_1) @[Valu.scala 214:37]
    node _io_v_output_out_T_1804 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1805 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1806 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1807 = and(_io_v_output_out_T_1805, _io_v_output_out_T_1806) @[Valu.scala 121:29]
    node _io_v_output_out_T_1808 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1809 = bits(io_vs0, 0, 0) @[Valu.scala 122:56]
    node _io_v_output_out_T_1810 = eq(_io_v_output_out_T_1809, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1811 = and(_io_v_output_out_T_1808, _io_v_output_out_T_1810) @[Valu.scala 122:47]
    node _io_v_output_out_T_1812 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1813 = and(_io_v_output_out_T_1811, _io_v_output_out_T_1812) @[Valu.scala 122:68]
    node _io_v_output_out_T_1814 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1815 = bits(io_vs0, 0, 0) @[Valu.scala 123:60]
    node _io_v_output_out_T_1816 = eq(_io_v_output_out_T_1815, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1817 = and(_io_v_output_out_T_1814, _io_v_output_out_T_1816) @[Valu.scala 123:51]
    node _io_v_output_out_T_1818 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1819 = and(_io_v_output_out_T_1817, _io_v_output_out_T_1818) @[Valu.scala 123:72]
    node _io_v_output_out_T_1820 = add(sew_32_b_0, imm_1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1821 = tail(_io_v_output_out_T_1820, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1822 = asSInt(_io_v_output_out_T_1821) @[Valu.scala 127:37]
    node _io_v_output_out_T_1823 = sub(imm_1, sew_32_b_0) @[Valu.scala 128:33]
    node _io_v_output_out_T_1824 = tail(_io_v_output_out_T_1823, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1825 = asSInt(_io_v_output_out_T_1824) @[Valu.scala 128:33]
    node _io_v_output_out_T_1826 = and(sew_32_b_0, imm_1) @[Valu.scala 129:36]
    node _io_v_output_out_T_1827 = asSInt(_io_v_output_out_T_1826) @[Valu.scala 129:36]
    node _io_v_output_out_T_1828 = or(sew_32_b_0, imm_1) @[Valu.scala 130:35]
    node _io_v_output_out_T_1829 = asSInt(_io_v_output_out_T_1828) @[Valu.scala 130:35]
    node _io_v_output_out_T_1830 = xor(sew_32_b_0, imm_1) @[Valu.scala 131:36]
    node _io_v_output_out_T_1831 = asSInt(_io_v_output_out_T_1830) @[Valu.scala 131:36]
    node _io_v_output_out_T_1832 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1833 = mux(_io_v_output_out_T_1832, _io_v_output_out_T_1822, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1834 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1835 = mux(_io_v_output_out_T_1834, _io_v_output_out_T_1825, _io_v_output_out_T_1833) @[Mux.scala 81:58]
    node _io_v_output_out_T_1836 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1837 = mux(_io_v_output_out_T_1836, _io_v_output_out_T_1827, _io_v_output_out_T_1835) @[Mux.scala 81:58]
    node _io_v_output_out_T_1838 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1839 = mux(_io_v_output_out_T_1838, _io_v_output_out_T_1829, _io_v_output_out_T_1837) @[Mux.scala 81:58]
    node _io_v_output_out_T_1840 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1841 = mux(_io_v_output_out_T_1840, _io_v_output_out_T_1831, _io_v_output_out_T_1839) @[Mux.scala 81:58]
    node _io_v_output_out_T_1842 = mux(_io_v_output_out_T_1819, asSInt(UInt<1>("h1")), _io_v_output_out_T_1841) @[Valu.scala 123:36]
    node _io_v_output_out_T_1843 = mux(_io_v_output_out_T_1813, sew_32_vd_0, _io_v_output_out_T_1842) @[Valu.scala 122:32]
    node _io_v_output_out_T_1844 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1845 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1846 = and(_io_v_output_out_T_1844, _io_v_output_out_T_1845) @[Valu.scala 136:28]
    node _io_v_output_out_T_1847 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1848 = and(_io_v_output_out_T_1846, _io_v_output_out_T_1847) @[Valu.scala 136:44]
    node _io_v_output_out_T_1849 = mux(_io_v_output_out_T_1848, sew_32_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1850 = mux(_io_v_output_out_T_1807, _io_v_output_out_T_1843, _io_v_output_out_T_1849) @[Valu.scala 121:11]
    node io_v_output_out_0_5 = mux(_io_v_output_out_T_1804, sew_32_vd_0, _io_v_output_out_T_1850) @[Valu.scala 120:11]
    node _io_v_output_out_T_1851 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1852 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1853 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1854 = and(_io_v_output_out_T_1852, _io_v_output_out_T_1853) @[Valu.scala 121:29]
    node _io_v_output_out_T_1855 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1856 = bits(io_vs0, 1, 1) @[Valu.scala 122:56]
    node _io_v_output_out_T_1857 = eq(_io_v_output_out_T_1856, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1858 = and(_io_v_output_out_T_1855, _io_v_output_out_T_1857) @[Valu.scala 122:47]
    node _io_v_output_out_T_1859 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1860 = and(_io_v_output_out_T_1858, _io_v_output_out_T_1859) @[Valu.scala 122:68]
    node _io_v_output_out_T_1861 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1862 = bits(io_vs0, 1, 1) @[Valu.scala 123:60]
    node _io_v_output_out_T_1863 = eq(_io_v_output_out_T_1862, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1864 = and(_io_v_output_out_T_1861, _io_v_output_out_T_1863) @[Valu.scala 123:51]
    node _io_v_output_out_T_1865 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1866 = and(_io_v_output_out_T_1864, _io_v_output_out_T_1865) @[Valu.scala 123:72]
    node _io_v_output_out_T_1867 = add(sew_32_b_1, imm_1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1868 = tail(_io_v_output_out_T_1867, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1869 = asSInt(_io_v_output_out_T_1868) @[Valu.scala 127:37]
    node _io_v_output_out_T_1870 = sub(imm_1, sew_32_b_1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1871 = tail(_io_v_output_out_T_1870, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1872 = asSInt(_io_v_output_out_T_1871) @[Valu.scala 128:33]
    node _io_v_output_out_T_1873 = and(sew_32_b_1, imm_1) @[Valu.scala 129:36]
    node _io_v_output_out_T_1874 = asSInt(_io_v_output_out_T_1873) @[Valu.scala 129:36]
    node _io_v_output_out_T_1875 = or(sew_32_b_1, imm_1) @[Valu.scala 130:35]
    node _io_v_output_out_T_1876 = asSInt(_io_v_output_out_T_1875) @[Valu.scala 130:35]
    node _io_v_output_out_T_1877 = xor(sew_32_b_1, imm_1) @[Valu.scala 131:36]
    node _io_v_output_out_T_1878 = asSInt(_io_v_output_out_T_1877) @[Valu.scala 131:36]
    node _io_v_output_out_T_1879 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1880 = mux(_io_v_output_out_T_1879, _io_v_output_out_T_1869, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1881 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1882 = mux(_io_v_output_out_T_1881, _io_v_output_out_T_1872, _io_v_output_out_T_1880) @[Mux.scala 81:58]
    node _io_v_output_out_T_1883 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1884 = mux(_io_v_output_out_T_1883, _io_v_output_out_T_1874, _io_v_output_out_T_1882) @[Mux.scala 81:58]
    node _io_v_output_out_T_1885 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1886 = mux(_io_v_output_out_T_1885, _io_v_output_out_T_1876, _io_v_output_out_T_1884) @[Mux.scala 81:58]
    node _io_v_output_out_T_1887 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1888 = mux(_io_v_output_out_T_1887, _io_v_output_out_T_1878, _io_v_output_out_T_1886) @[Mux.scala 81:58]
    node _io_v_output_out_T_1889 = mux(_io_v_output_out_T_1866, asSInt(UInt<1>("h1")), _io_v_output_out_T_1888) @[Valu.scala 123:36]
    node _io_v_output_out_T_1890 = mux(_io_v_output_out_T_1860, sew_32_vd_1, _io_v_output_out_T_1889) @[Valu.scala 122:32]
    node _io_v_output_out_T_1891 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1892 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1893 = and(_io_v_output_out_T_1891, _io_v_output_out_T_1892) @[Valu.scala 136:28]
    node _io_v_output_out_T_1894 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1895 = and(_io_v_output_out_T_1893, _io_v_output_out_T_1894) @[Valu.scala 136:44]
    node _io_v_output_out_T_1896 = mux(_io_v_output_out_T_1895, sew_32_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1897 = mux(_io_v_output_out_T_1854, _io_v_output_out_T_1890, _io_v_output_out_T_1896) @[Valu.scala 121:11]
    node io_v_output_out_1_5 = mux(_io_v_output_out_T_1851, sew_32_vd_1, _io_v_output_out_T_1897) @[Valu.scala 120:11]
    node _io_v_output_out_T_1898 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1899 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1900 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1901 = and(_io_v_output_out_T_1899, _io_v_output_out_T_1900) @[Valu.scala 121:29]
    node _io_v_output_out_T_1902 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1903 = bits(io_vs0, 2, 2) @[Valu.scala 122:56]
    node _io_v_output_out_T_1904 = eq(_io_v_output_out_T_1903, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1905 = and(_io_v_output_out_T_1902, _io_v_output_out_T_1904) @[Valu.scala 122:47]
    node _io_v_output_out_T_1906 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1907 = and(_io_v_output_out_T_1905, _io_v_output_out_T_1906) @[Valu.scala 122:68]
    node _io_v_output_out_T_1908 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1909 = bits(io_vs0, 2, 2) @[Valu.scala 123:60]
    node _io_v_output_out_T_1910 = eq(_io_v_output_out_T_1909, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1911 = and(_io_v_output_out_T_1908, _io_v_output_out_T_1910) @[Valu.scala 123:51]
    node _io_v_output_out_T_1912 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1913 = and(_io_v_output_out_T_1911, _io_v_output_out_T_1912) @[Valu.scala 123:72]
    node _io_v_output_out_T_1914 = add(sew_32_b_2, imm_1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1915 = tail(_io_v_output_out_T_1914, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1916 = asSInt(_io_v_output_out_T_1915) @[Valu.scala 127:37]
    node _io_v_output_out_T_1917 = sub(imm_1, sew_32_b_2) @[Valu.scala 128:33]
    node _io_v_output_out_T_1918 = tail(_io_v_output_out_T_1917, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1919 = asSInt(_io_v_output_out_T_1918) @[Valu.scala 128:33]
    node _io_v_output_out_T_1920 = and(sew_32_b_2, imm_1) @[Valu.scala 129:36]
    node _io_v_output_out_T_1921 = asSInt(_io_v_output_out_T_1920) @[Valu.scala 129:36]
    node _io_v_output_out_T_1922 = or(sew_32_b_2, imm_1) @[Valu.scala 130:35]
    node _io_v_output_out_T_1923 = asSInt(_io_v_output_out_T_1922) @[Valu.scala 130:35]
    node _io_v_output_out_T_1924 = xor(sew_32_b_2, imm_1) @[Valu.scala 131:36]
    node _io_v_output_out_T_1925 = asSInt(_io_v_output_out_T_1924) @[Valu.scala 131:36]
    node _io_v_output_out_T_1926 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1927 = mux(_io_v_output_out_T_1926, _io_v_output_out_T_1916, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1928 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1929 = mux(_io_v_output_out_T_1928, _io_v_output_out_T_1919, _io_v_output_out_T_1927) @[Mux.scala 81:58]
    node _io_v_output_out_T_1930 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1931 = mux(_io_v_output_out_T_1930, _io_v_output_out_T_1921, _io_v_output_out_T_1929) @[Mux.scala 81:58]
    node _io_v_output_out_T_1932 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1933 = mux(_io_v_output_out_T_1932, _io_v_output_out_T_1923, _io_v_output_out_T_1931) @[Mux.scala 81:58]
    node _io_v_output_out_T_1934 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1935 = mux(_io_v_output_out_T_1934, _io_v_output_out_T_1925, _io_v_output_out_T_1933) @[Mux.scala 81:58]
    node _io_v_output_out_T_1936 = mux(_io_v_output_out_T_1913, asSInt(UInt<1>("h1")), _io_v_output_out_T_1935) @[Valu.scala 123:36]
    node _io_v_output_out_T_1937 = mux(_io_v_output_out_T_1907, sew_32_vd_2, _io_v_output_out_T_1936) @[Valu.scala 122:32]
    node _io_v_output_out_T_1938 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1939 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1940 = and(_io_v_output_out_T_1938, _io_v_output_out_T_1939) @[Valu.scala 136:28]
    node _io_v_output_out_T_1941 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1942 = and(_io_v_output_out_T_1940, _io_v_output_out_T_1941) @[Valu.scala 136:44]
    node _io_v_output_out_T_1943 = mux(_io_v_output_out_T_1942, sew_32_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1944 = mux(_io_v_output_out_T_1901, _io_v_output_out_T_1937, _io_v_output_out_T_1943) @[Valu.scala 121:11]
    node io_v_output_out_2_3 = mux(_io_v_output_out_T_1898, sew_32_vd_2, _io_v_output_out_T_1944) @[Valu.scala 120:11]
    node _io_v_output_out_T_1945 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1946 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1947 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1948 = and(_io_v_output_out_T_1946, _io_v_output_out_T_1947) @[Valu.scala 121:29]
    node _io_v_output_out_T_1949 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1950 = bits(io_vs0, 3, 3) @[Valu.scala 122:56]
    node _io_v_output_out_T_1951 = eq(_io_v_output_out_T_1950, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1952 = and(_io_v_output_out_T_1949, _io_v_output_out_T_1951) @[Valu.scala 122:47]
    node _io_v_output_out_T_1953 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_1954 = and(_io_v_output_out_T_1952, _io_v_output_out_T_1953) @[Valu.scala 122:68]
    node _io_v_output_out_T_1955 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_1956 = bits(io_vs0, 3, 3) @[Valu.scala 123:60]
    node _io_v_output_out_T_1957 = eq(_io_v_output_out_T_1956, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_1958 = and(_io_v_output_out_T_1955, _io_v_output_out_T_1957) @[Valu.scala 123:51]
    node _io_v_output_out_T_1959 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_1960 = and(_io_v_output_out_T_1958, _io_v_output_out_T_1959) @[Valu.scala 123:72]
    node _io_v_output_out_T_1961 = add(sew_32_b_3, imm_1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1962 = tail(_io_v_output_out_T_1961, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_1963 = asSInt(_io_v_output_out_T_1962) @[Valu.scala 127:37]
    node _io_v_output_out_T_1964 = sub(imm_1, sew_32_b_3) @[Valu.scala 128:33]
    node _io_v_output_out_T_1965 = tail(_io_v_output_out_T_1964, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_1966 = asSInt(_io_v_output_out_T_1965) @[Valu.scala 128:33]
    node _io_v_output_out_T_1967 = and(sew_32_b_3, imm_1) @[Valu.scala 129:36]
    node _io_v_output_out_T_1968 = asSInt(_io_v_output_out_T_1967) @[Valu.scala 129:36]
    node _io_v_output_out_T_1969 = or(sew_32_b_3, imm_1) @[Valu.scala 130:35]
    node _io_v_output_out_T_1970 = asSInt(_io_v_output_out_T_1969) @[Valu.scala 130:35]
    node _io_v_output_out_T_1971 = xor(sew_32_b_3, imm_1) @[Valu.scala 131:36]
    node _io_v_output_out_T_1972 = asSInt(_io_v_output_out_T_1971) @[Valu.scala 131:36]
    node _io_v_output_out_T_1973 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1974 = mux(_io_v_output_out_T_1973, _io_v_output_out_T_1963, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_1975 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1976 = mux(_io_v_output_out_T_1975, _io_v_output_out_T_1966, _io_v_output_out_T_1974) @[Mux.scala 81:58]
    node _io_v_output_out_T_1977 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1978 = mux(_io_v_output_out_T_1977, _io_v_output_out_T_1968, _io_v_output_out_T_1976) @[Mux.scala 81:58]
    node _io_v_output_out_T_1979 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1980 = mux(_io_v_output_out_T_1979, _io_v_output_out_T_1970, _io_v_output_out_T_1978) @[Mux.scala 81:58]
    node _io_v_output_out_T_1981 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_1982 = mux(_io_v_output_out_T_1981, _io_v_output_out_T_1972, _io_v_output_out_T_1980) @[Mux.scala 81:58]
    node _io_v_output_out_T_1983 = mux(_io_v_output_out_T_1960, asSInt(UInt<1>("h1")), _io_v_output_out_T_1982) @[Valu.scala 123:36]
    node _io_v_output_out_T_1984 = mux(_io_v_output_out_T_1954, sew_32_vd_3, _io_v_output_out_T_1983) @[Valu.scala 122:32]
    node _io_v_output_out_T_1985 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_1986 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_1987 = and(_io_v_output_out_T_1985, _io_v_output_out_T_1986) @[Valu.scala 136:28]
    node _io_v_output_out_T_1988 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 136:51]
    node _io_v_output_out_T_1989 = and(_io_v_output_out_T_1987, _io_v_output_out_T_1988) @[Valu.scala 136:44]
    node _io_v_output_out_T_1990 = mux(_io_v_output_out_T_1989, sew_32_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_1991 = mux(_io_v_output_out_T_1948, _io_v_output_out_T_1984, _io_v_output_out_T_1990) @[Valu.scala 121:11]
    node io_v_output_out_3_3 = mux(_io_v_output_out_T_1945, sew_32_vd_3, _io_v_output_out_T_1991) @[Valu.scala 120:11]
    node io_v_output_lo_lo_3 = asUInt(io_v_output_out_0_5) @[Cat.scala 33:92]
    node io_v_output_lo_hi_3 = asUInt(io_v_output_out_1_5) @[Cat.scala 33:92]
    node io_v_output_lo_5 = cat(io_v_output_lo_hi_3, io_v_output_lo_lo_3) @[Cat.scala 33:92]
    node io_v_output_hi_lo_3 = asUInt(io_v_output_out_2_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_3 = asUInt(io_v_output_out_3_3) @[Cat.scala 33:92]
    node io_v_output_hi_5 = cat(io_v_output_hi_hi_3, io_v_output_hi_lo_3) @[Cat.scala 33:92]
    node _io_v_output_T_10 = cat(io_v_output_hi_5, io_v_output_lo_5) @[Cat.scala 33:92]
    node _io_v_output_T_11 = asSInt(_io_v_output_T_10) @[Valu.scala 139:24]
    node _T_24 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 216:27]
    node _T_25 = bits(io_aluc, 2, 0) @[Valu.scala 216:50]
    node _T_26 = eq(_T_25, UInt<2>("h3")) @[Valu.scala 216:56]
    node _T_27 = and(_T_24, _T_26) @[Valu.scala 216:40]
    node _imm_T_2 = bits(io_in_B, 7, 0) @[Valu.scala 217:30]
    node imm_2 = asSInt(_imm_T_2) @[Valu.scala 217:36]
    node _io_v_output_out_T_1992 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_1993 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_1994 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_1995 = and(_io_v_output_out_T_1993, _io_v_output_out_T_1994) @[Valu.scala 121:29]
    node _io_v_output_out_T_1996 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_1997 = bits(io_vs0, 0, 0) @[Valu.scala 122:56]
    node _io_v_output_out_T_1998 = eq(_io_v_output_out_T_1997, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_1999 = and(_io_v_output_out_T_1996, _io_v_output_out_T_1998) @[Valu.scala 122:47]
    node _io_v_output_out_T_2000 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2001 = and(_io_v_output_out_T_1999, _io_v_output_out_T_2000) @[Valu.scala 122:68]
    node _io_v_output_out_T_2002 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2003 = bits(io_vs0, 0, 0) @[Valu.scala 123:60]
    node _io_v_output_out_T_2004 = eq(_io_v_output_out_T_2003, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2005 = and(_io_v_output_out_T_2002, _io_v_output_out_T_2004) @[Valu.scala 123:51]
    node _io_v_output_out_T_2006 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2007 = and(_io_v_output_out_T_2005, _io_v_output_out_T_2006) @[Valu.scala 123:72]
    node _io_v_output_out_T_2008 = add(sew_8_b_0, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2009 = tail(_io_v_output_out_T_2008, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2010 = asSInt(_io_v_output_out_T_2009) @[Valu.scala 127:37]
    node _io_v_output_out_T_2011 = sub(imm_2, sew_8_b_0) @[Valu.scala 128:33]
    node _io_v_output_out_T_2012 = tail(_io_v_output_out_T_2011, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2013 = asSInt(_io_v_output_out_T_2012) @[Valu.scala 128:33]
    node _io_v_output_out_T_2014 = and(sew_8_b_0, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2015 = asSInt(_io_v_output_out_T_2014) @[Valu.scala 129:36]
    node _io_v_output_out_T_2016 = or(sew_8_b_0, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2017 = asSInt(_io_v_output_out_T_2016) @[Valu.scala 130:35]
    node _io_v_output_out_T_2018 = xor(sew_8_b_0, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2019 = asSInt(_io_v_output_out_T_2018) @[Valu.scala 131:36]
    node _io_v_output_out_T_2020 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2021 = mux(_io_v_output_out_T_2020, _io_v_output_out_T_2010, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2022 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2023 = mux(_io_v_output_out_T_2022, _io_v_output_out_T_2013, _io_v_output_out_T_2021) @[Mux.scala 81:58]
    node _io_v_output_out_T_2024 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2025 = mux(_io_v_output_out_T_2024, _io_v_output_out_T_2015, _io_v_output_out_T_2023) @[Mux.scala 81:58]
    node _io_v_output_out_T_2026 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2027 = mux(_io_v_output_out_T_2026, _io_v_output_out_T_2017, _io_v_output_out_T_2025) @[Mux.scala 81:58]
    node _io_v_output_out_T_2028 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2029 = mux(_io_v_output_out_T_2028, _io_v_output_out_T_2019, _io_v_output_out_T_2027) @[Mux.scala 81:58]
    node _io_v_output_out_T_2030 = mux(_io_v_output_out_T_2007, asSInt(UInt<1>("h1")), _io_v_output_out_T_2029) @[Valu.scala 123:36]
    node _io_v_output_out_T_2031 = mux(_io_v_output_out_T_2001, sew_8_vd_0, _io_v_output_out_T_2030) @[Valu.scala 122:32]
    node _io_v_output_out_T_2032 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2033 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2034 = and(_io_v_output_out_T_2032, _io_v_output_out_T_2033) @[Valu.scala 136:28]
    node _io_v_output_out_T_2035 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2036 = and(_io_v_output_out_T_2034, _io_v_output_out_T_2035) @[Valu.scala 136:44]
    node _io_v_output_out_T_2037 = mux(_io_v_output_out_T_2036, sew_8_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2038 = mux(_io_v_output_out_T_1995, _io_v_output_out_T_2031, _io_v_output_out_T_2037) @[Valu.scala 121:11]
    node io_v_output_out_0_6 = mux(_io_v_output_out_T_1992, sew_8_vd_0, _io_v_output_out_T_2038) @[Valu.scala 120:11]
    node _io_v_output_out_T_2039 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2040 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2041 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2042 = and(_io_v_output_out_T_2040, _io_v_output_out_T_2041) @[Valu.scala 121:29]
    node _io_v_output_out_T_2043 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2044 = bits(io_vs0, 1, 1) @[Valu.scala 122:56]
    node _io_v_output_out_T_2045 = eq(_io_v_output_out_T_2044, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2046 = and(_io_v_output_out_T_2043, _io_v_output_out_T_2045) @[Valu.scala 122:47]
    node _io_v_output_out_T_2047 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2048 = and(_io_v_output_out_T_2046, _io_v_output_out_T_2047) @[Valu.scala 122:68]
    node _io_v_output_out_T_2049 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2050 = bits(io_vs0, 1, 1) @[Valu.scala 123:60]
    node _io_v_output_out_T_2051 = eq(_io_v_output_out_T_2050, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2052 = and(_io_v_output_out_T_2049, _io_v_output_out_T_2051) @[Valu.scala 123:51]
    node _io_v_output_out_T_2053 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2054 = and(_io_v_output_out_T_2052, _io_v_output_out_T_2053) @[Valu.scala 123:72]
    node _io_v_output_out_T_2055 = add(sew_8_b_1, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2056 = tail(_io_v_output_out_T_2055, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2057 = asSInt(_io_v_output_out_T_2056) @[Valu.scala 127:37]
    node _io_v_output_out_T_2058 = sub(imm_2, sew_8_b_1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2059 = tail(_io_v_output_out_T_2058, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2060 = asSInt(_io_v_output_out_T_2059) @[Valu.scala 128:33]
    node _io_v_output_out_T_2061 = and(sew_8_b_1, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2062 = asSInt(_io_v_output_out_T_2061) @[Valu.scala 129:36]
    node _io_v_output_out_T_2063 = or(sew_8_b_1, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2064 = asSInt(_io_v_output_out_T_2063) @[Valu.scala 130:35]
    node _io_v_output_out_T_2065 = xor(sew_8_b_1, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2066 = asSInt(_io_v_output_out_T_2065) @[Valu.scala 131:36]
    node _io_v_output_out_T_2067 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2068 = mux(_io_v_output_out_T_2067, _io_v_output_out_T_2057, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2069 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2070 = mux(_io_v_output_out_T_2069, _io_v_output_out_T_2060, _io_v_output_out_T_2068) @[Mux.scala 81:58]
    node _io_v_output_out_T_2071 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2072 = mux(_io_v_output_out_T_2071, _io_v_output_out_T_2062, _io_v_output_out_T_2070) @[Mux.scala 81:58]
    node _io_v_output_out_T_2073 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2074 = mux(_io_v_output_out_T_2073, _io_v_output_out_T_2064, _io_v_output_out_T_2072) @[Mux.scala 81:58]
    node _io_v_output_out_T_2075 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2076 = mux(_io_v_output_out_T_2075, _io_v_output_out_T_2066, _io_v_output_out_T_2074) @[Mux.scala 81:58]
    node _io_v_output_out_T_2077 = mux(_io_v_output_out_T_2054, asSInt(UInt<1>("h1")), _io_v_output_out_T_2076) @[Valu.scala 123:36]
    node _io_v_output_out_T_2078 = mux(_io_v_output_out_T_2048, sew_8_vd_1, _io_v_output_out_T_2077) @[Valu.scala 122:32]
    node _io_v_output_out_T_2079 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2080 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2081 = and(_io_v_output_out_T_2079, _io_v_output_out_T_2080) @[Valu.scala 136:28]
    node _io_v_output_out_T_2082 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2083 = and(_io_v_output_out_T_2081, _io_v_output_out_T_2082) @[Valu.scala 136:44]
    node _io_v_output_out_T_2084 = mux(_io_v_output_out_T_2083, sew_8_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2085 = mux(_io_v_output_out_T_2042, _io_v_output_out_T_2078, _io_v_output_out_T_2084) @[Valu.scala 121:11]
    node io_v_output_out_1_6 = mux(_io_v_output_out_T_2039, sew_8_vd_1, _io_v_output_out_T_2085) @[Valu.scala 120:11]
    node _io_v_output_out_T_2086 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2087 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2088 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2089 = and(_io_v_output_out_T_2087, _io_v_output_out_T_2088) @[Valu.scala 121:29]
    node _io_v_output_out_T_2090 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2091 = bits(io_vs0, 2, 2) @[Valu.scala 122:56]
    node _io_v_output_out_T_2092 = eq(_io_v_output_out_T_2091, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2093 = and(_io_v_output_out_T_2090, _io_v_output_out_T_2092) @[Valu.scala 122:47]
    node _io_v_output_out_T_2094 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2095 = and(_io_v_output_out_T_2093, _io_v_output_out_T_2094) @[Valu.scala 122:68]
    node _io_v_output_out_T_2096 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2097 = bits(io_vs0, 2, 2) @[Valu.scala 123:60]
    node _io_v_output_out_T_2098 = eq(_io_v_output_out_T_2097, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2099 = and(_io_v_output_out_T_2096, _io_v_output_out_T_2098) @[Valu.scala 123:51]
    node _io_v_output_out_T_2100 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2101 = and(_io_v_output_out_T_2099, _io_v_output_out_T_2100) @[Valu.scala 123:72]
    node _io_v_output_out_T_2102 = add(sew_8_b_2, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2103 = tail(_io_v_output_out_T_2102, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2104 = asSInt(_io_v_output_out_T_2103) @[Valu.scala 127:37]
    node _io_v_output_out_T_2105 = sub(imm_2, sew_8_b_2) @[Valu.scala 128:33]
    node _io_v_output_out_T_2106 = tail(_io_v_output_out_T_2105, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2107 = asSInt(_io_v_output_out_T_2106) @[Valu.scala 128:33]
    node _io_v_output_out_T_2108 = and(sew_8_b_2, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2109 = asSInt(_io_v_output_out_T_2108) @[Valu.scala 129:36]
    node _io_v_output_out_T_2110 = or(sew_8_b_2, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2111 = asSInt(_io_v_output_out_T_2110) @[Valu.scala 130:35]
    node _io_v_output_out_T_2112 = xor(sew_8_b_2, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2113 = asSInt(_io_v_output_out_T_2112) @[Valu.scala 131:36]
    node _io_v_output_out_T_2114 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2115 = mux(_io_v_output_out_T_2114, _io_v_output_out_T_2104, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2116 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2117 = mux(_io_v_output_out_T_2116, _io_v_output_out_T_2107, _io_v_output_out_T_2115) @[Mux.scala 81:58]
    node _io_v_output_out_T_2118 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2119 = mux(_io_v_output_out_T_2118, _io_v_output_out_T_2109, _io_v_output_out_T_2117) @[Mux.scala 81:58]
    node _io_v_output_out_T_2120 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2121 = mux(_io_v_output_out_T_2120, _io_v_output_out_T_2111, _io_v_output_out_T_2119) @[Mux.scala 81:58]
    node _io_v_output_out_T_2122 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2123 = mux(_io_v_output_out_T_2122, _io_v_output_out_T_2113, _io_v_output_out_T_2121) @[Mux.scala 81:58]
    node _io_v_output_out_T_2124 = mux(_io_v_output_out_T_2101, asSInt(UInt<1>("h1")), _io_v_output_out_T_2123) @[Valu.scala 123:36]
    node _io_v_output_out_T_2125 = mux(_io_v_output_out_T_2095, sew_8_vd_2, _io_v_output_out_T_2124) @[Valu.scala 122:32]
    node _io_v_output_out_T_2126 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2127 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2128 = and(_io_v_output_out_T_2126, _io_v_output_out_T_2127) @[Valu.scala 136:28]
    node _io_v_output_out_T_2129 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2130 = and(_io_v_output_out_T_2128, _io_v_output_out_T_2129) @[Valu.scala 136:44]
    node _io_v_output_out_T_2131 = mux(_io_v_output_out_T_2130, sew_8_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2132 = mux(_io_v_output_out_T_2089, _io_v_output_out_T_2125, _io_v_output_out_T_2131) @[Valu.scala 121:11]
    node io_v_output_out_2_4 = mux(_io_v_output_out_T_2086, sew_8_vd_2, _io_v_output_out_T_2132) @[Valu.scala 120:11]
    node _io_v_output_out_T_2133 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2134 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2135 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2136 = and(_io_v_output_out_T_2134, _io_v_output_out_T_2135) @[Valu.scala 121:29]
    node _io_v_output_out_T_2137 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2138 = bits(io_vs0, 3, 3) @[Valu.scala 122:56]
    node _io_v_output_out_T_2139 = eq(_io_v_output_out_T_2138, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2140 = and(_io_v_output_out_T_2137, _io_v_output_out_T_2139) @[Valu.scala 122:47]
    node _io_v_output_out_T_2141 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2142 = and(_io_v_output_out_T_2140, _io_v_output_out_T_2141) @[Valu.scala 122:68]
    node _io_v_output_out_T_2143 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2144 = bits(io_vs0, 3, 3) @[Valu.scala 123:60]
    node _io_v_output_out_T_2145 = eq(_io_v_output_out_T_2144, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2146 = and(_io_v_output_out_T_2143, _io_v_output_out_T_2145) @[Valu.scala 123:51]
    node _io_v_output_out_T_2147 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2148 = and(_io_v_output_out_T_2146, _io_v_output_out_T_2147) @[Valu.scala 123:72]
    node _io_v_output_out_T_2149 = add(sew_8_b_3, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2150 = tail(_io_v_output_out_T_2149, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2151 = asSInt(_io_v_output_out_T_2150) @[Valu.scala 127:37]
    node _io_v_output_out_T_2152 = sub(imm_2, sew_8_b_3) @[Valu.scala 128:33]
    node _io_v_output_out_T_2153 = tail(_io_v_output_out_T_2152, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2154 = asSInt(_io_v_output_out_T_2153) @[Valu.scala 128:33]
    node _io_v_output_out_T_2155 = and(sew_8_b_3, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2156 = asSInt(_io_v_output_out_T_2155) @[Valu.scala 129:36]
    node _io_v_output_out_T_2157 = or(sew_8_b_3, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2158 = asSInt(_io_v_output_out_T_2157) @[Valu.scala 130:35]
    node _io_v_output_out_T_2159 = xor(sew_8_b_3, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2160 = asSInt(_io_v_output_out_T_2159) @[Valu.scala 131:36]
    node _io_v_output_out_T_2161 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2162 = mux(_io_v_output_out_T_2161, _io_v_output_out_T_2151, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2163 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2164 = mux(_io_v_output_out_T_2163, _io_v_output_out_T_2154, _io_v_output_out_T_2162) @[Mux.scala 81:58]
    node _io_v_output_out_T_2165 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2166 = mux(_io_v_output_out_T_2165, _io_v_output_out_T_2156, _io_v_output_out_T_2164) @[Mux.scala 81:58]
    node _io_v_output_out_T_2167 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2168 = mux(_io_v_output_out_T_2167, _io_v_output_out_T_2158, _io_v_output_out_T_2166) @[Mux.scala 81:58]
    node _io_v_output_out_T_2169 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2170 = mux(_io_v_output_out_T_2169, _io_v_output_out_T_2160, _io_v_output_out_T_2168) @[Mux.scala 81:58]
    node _io_v_output_out_T_2171 = mux(_io_v_output_out_T_2148, asSInt(UInt<1>("h1")), _io_v_output_out_T_2170) @[Valu.scala 123:36]
    node _io_v_output_out_T_2172 = mux(_io_v_output_out_T_2142, sew_8_vd_3, _io_v_output_out_T_2171) @[Valu.scala 122:32]
    node _io_v_output_out_T_2173 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2174 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2175 = and(_io_v_output_out_T_2173, _io_v_output_out_T_2174) @[Valu.scala 136:28]
    node _io_v_output_out_T_2176 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2177 = and(_io_v_output_out_T_2175, _io_v_output_out_T_2176) @[Valu.scala 136:44]
    node _io_v_output_out_T_2178 = mux(_io_v_output_out_T_2177, sew_8_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2179 = mux(_io_v_output_out_T_2136, _io_v_output_out_T_2172, _io_v_output_out_T_2178) @[Valu.scala 121:11]
    node io_v_output_out_3_4 = mux(_io_v_output_out_T_2133, sew_8_vd_3, _io_v_output_out_T_2179) @[Valu.scala 120:11]
    node _io_v_output_out_T_2180 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2181 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2182 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2183 = and(_io_v_output_out_T_2181, _io_v_output_out_T_2182) @[Valu.scala 121:29]
    node _io_v_output_out_T_2184 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2185 = bits(io_vs0, 4, 4) @[Valu.scala 122:56]
    node _io_v_output_out_T_2186 = eq(_io_v_output_out_T_2185, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2187 = and(_io_v_output_out_T_2184, _io_v_output_out_T_2186) @[Valu.scala 122:47]
    node _io_v_output_out_T_2188 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2189 = and(_io_v_output_out_T_2187, _io_v_output_out_T_2188) @[Valu.scala 122:68]
    node _io_v_output_out_T_2190 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2191 = bits(io_vs0, 4, 4) @[Valu.scala 123:60]
    node _io_v_output_out_T_2192 = eq(_io_v_output_out_T_2191, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2193 = and(_io_v_output_out_T_2190, _io_v_output_out_T_2192) @[Valu.scala 123:51]
    node _io_v_output_out_T_2194 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2195 = and(_io_v_output_out_T_2193, _io_v_output_out_T_2194) @[Valu.scala 123:72]
    node _io_v_output_out_T_2196 = add(sew_8_b_4, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2197 = tail(_io_v_output_out_T_2196, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2198 = asSInt(_io_v_output_out_T_2197) @[Valu.scala 127:37]
    node _io_v_output_out_T_2199 = sub(imm_2, sew_8_b_4) @[Valu.scala 128:33]
    node _io_v_output_out_T_2200 = tail(_io_v_output_out_T_2199, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2201 = asSInt(_io_v_output_out_T_2200) @[Valu.scala 128:33]
    node _io_v_output_out_T_2202 = and(sew_8_b_4, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2203 = asSInt(_io_v_output_out_T_2202) @[Valu.scala 129:36]
    node _io_v_output_out_T_2204 = or(sew_8_b_4, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2205 = asSInt(_io_v_output_out_T_2204) @[Valu.scala 130:35]
    node _io_v_output_out_T_2206 = xor(sew_8_b_4, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2207 = asSInt(_io_v_output_out_T_2206) @[Valu.scala 131:36]
    node _io_v_output_out_T_2208 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2209 = mux(_io_v_output_out_T_2208, _io_v_output_out_T_2198, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2210 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2211 = mux(_io_v_output_out_T_2210, _io_v_output_out_T_2201, _io_v_output_out_T_2209) @[Mux.scala 81:58]
    node _io_v_output_out_T_2212 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2213 = mux(_io_v_output_out_T_2212, _io_v_output_out_T_2203, _io_v_output_out_T_2211) @[Mux.scala 81:58]
    node _io_v_output_out_T_2214 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2215 = mux(_io_v_output_out_T_2214, _io_v_output_out_T_2205, _io_v_output_out_T_2213) @[Mux.scala 81:58]
    node _io_v_output_out_T_2216 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2217 = mux(_io_v_output_out_T_2216, _io_v_output_out_T_2207, _io_v_output_out_T_2215) @[Mux.scala 81:58]
    node _io_v_output_out_T_2218 = mux(_io_v_output_out_T_2195, asSInt(UInt<1>("h1")), _io_v_output_out_T_2217) @[Valu.scala 123:36]
    node _io_v_output_out_T_2219 = mux(_io_v_output_out_T_2189, sew_8_vd_4, _io_v_output_out_T_2218) @[Valu.scala 122:32]
    node _io_v_output_out_T_2220 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2221 = geq(UInt<3>("h4"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2222 = and(_io_v_output_out_T_2220, _io_v_output_out_T_2221) @[Valu.scala 136:28]
    node _io_v_output_out_T_2223 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2224 = and(_io_v_output_out_T_2222, _io_v_output_out_T_2223) @[Valu.scala 136:44]
    node _io_v_output_out_T_2225 = mux(_io_v_output_out_T_2224, sew_8_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2226 = mux(_io_v_output_out_T_2183, _io_v_output_out_T_2219, _io_v_output_out_T_2225) @[Valu.scala 121:11]
    node io_v_output_out_4_2 = mux(_io_v_output_out_T_2180, sew_8_vd_4, _io_v_output_out_T_2226) @[Valu.scala 120:11]
    node _io_v_output_out_T_2227 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2228 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2229 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2230 = and(_io_v_output_out_T_2228, _io_v_output_out_T_2229) @[Valu.scala 121:29]
    node _io_v_output_out_T_2231 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2232 = bits(io_vs0, 5, 5) @[Valu.scala 122:56]
    node _io_v_output_out_T_2233 = eq(_io_v_output_out_T_2232, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2234 = and(_io_v_output_out_T_2231, _io_v_output_out_T_2233) @[Valu.scala 122:47]
    node _io_v_output_out_T_2235 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2236 = and(_io_v_output_out_T_2234, _io_v_output_out_T_2235) @[Valu.scala 122:68]
    node _io_v_output_out_T_2237 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2238 = bits(io_vs0, 5, 5) @[Valu.scala 123:60]
    node _io_v_output_out_T_2239 = eq(_io_v_output_out_T_2238, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2240 = and(_io_v_output_out_T_2237, _io_v_output_out_T_2239) @[Valu.scala 123:51]
    node _io_v_output_out_T_2241 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2242 = and(_io_v_output_out_T_2240, _io_v_output_out_T_2241) @[Valu.scala 123:72]
    node _io_v_output_out_T_2243 = add(sew_8_b_5, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2244 = tail(_io_v_output_out_T_2243, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2245 = asSInt(_io_v_output_out_T_2244) @[Valu.scala 127:37]
    node _io_v_output_out_T_2246 = sub(imm_2, sew_8_b_5) @[Valu.scala 128:33]
    node _io_v_output_out_T_2247 = tail(_io_v_output_out_T_2246, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2248 = asSInt(_io_v_output_out_T_2247) @[Valu.scala 128:33]
    node _io_v_output_out_T_2249 = and(sew_8_b_5, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2250 = asSInt(_io_v_output_out_T_2249) @[Valu.scala 129:36]
    node _io_v_output_out_T_2251 = or(sew_8_b_5, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2252 = asSInt(_io_v_output_out_T_2251) @[Valu.scala 130:35]
    node _io_v_output_out_T_2253 = xor(sew_8_b_5, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2254 = asSInt(_io_v_output_out_T_2253) @[Valu.scala 131:36]
    node _io_v_output_out_T_2255 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2256 = mux(_io_v_output_out_T_2255, _io_v_output_out_T_2245, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2257 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2258 = mux(_io_v_output_out_T_2257, _io_v_output_out_T_2248, _io_v_output_out_T_2256) @[Mux.scala 81:58]
    node _io_v_output_out_T_2259 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2260 = mux(_io_v_output_out_T_2259, _io_v_output_out_T_2250, _io_v_output_out_T_2258) @[Mux.scala 81:58]
    node _io_v_output_out_T_2261 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2262 = mux(_io_v_output_out_T_2261, _io_v_output_out_T_2252, _io_v_output_out_T_2260) @[Mux.scala 81:58]
    node _io_v_output_out_T_2263 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2264 = mux(_io_v_output_out_T_2263, _io_v_output_out_T_2254, _io_v_output_out_T_2262) @[Mux.scala 81:58]
    node _io_v_output_out_T_2265 = mux(_io_v_output_out_T_2242, asSInt(UInt<1>("h1")), _io_v_output_out_T_2264) @[Valu.scala 123:36]
    node _io_v_output_out_T_2266 = mux(_io_v_output_out_T_2236, sew_8_vd_5, _io_v_output_out_T_2265) @[Valu.scala 122:32]
    node _io_v_output_out_T_2267 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2268 = geq(UInt<3>("h5"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2269 = and(_io_v_output_out_T_2267, _io_v_output_out_T_2268) @[Valu.scala 136:28]
    node _io_v_output_out_T_2270 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2271 = and(_io_v_output_out_T_2269, _io_v_output_out_T_2270) @[Valu.scala 136:44]
    node _io_v_output_out_T_2272 = mux(_io_v_output_out_T_2271, sew_8_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2273 = mux(_io_v_output_out_T_2230, _io_v_output_out_T_2266, _io_v_output_out_T_2272) @[Valu.scala 121:11]
    node io_v_output_out_5_2 = mux(_io_v_output_out_T_2227, sew_8_vd_5, _io_v_output_out_T_2273) @[Valu.scala 120:11]
    node _io_v_output_out_T_2274 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2275 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2276 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2277 = and(_io_v_output_out_T_2275, _io_v_output_out_T_2276) @[Valu.scala 121:29]
    node _io_v_output_out_T_2278 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2279 = bits(io_vs0, 6, 6) @[Valu.scala 122:56]
    node _io_v_output_out_T_2280 = eq(_io_v_output_out_T_2279, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2281 = and(_io_v_output_out_T_2278, _io_v_output_out_T_2280) @[Valu.scala 122:47]
    node _io_v_output_out_T_2282 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2283 = and(_io_v_output_out_T_2281, _io_v_output_out_T_2282) @[Valu.scala 122:68]
    node _io_v_output_out_T_2284 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2285 = bits(io_vs0, 6, 6) @[Valu.scala 123:60]
    node _io_v_output_out_T_2286 = eq(_io_v_output_out_T_2285, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2287 = and(_io_v_output_out_T_2284, _io_v_output_out_T_2286) @[Valu.scala 123:51]
    node _io_v_output_out_T_2288 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2289 = and(_io_v_output_out_T_2287, _io_v_output_out_T_2288) @[Valu.scala 123:72]
    node _io_v_output_out_T_2290 = add(sew_8_b_6, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2291 = tail(_io_v_output_out_T_2290, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2292 = asSInt(_io_v_output_out_T_2291) @[Valu.scala 127:37]
    node _io_v_output_out_T_2293 = sub(imm_2, sew_8_b_6) @[Valu.scala 128:33]
    node _io_v_output_out_T_2294 = tail(_io_v_output_out_T_2293, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2295 = asSInt(_io_v_output_out_T_2294) @[Valu.scala 128:33]
    node _io_v_output_out_T_2296 = and(sew_8_b_6, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2297 = asSInt(_io_v_output_out_T_2296) @[Valu.scala 129:36]
    node _io_v_output_out_T_2298 = or(sew_8_b_6, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2299 = asSInt(_io_v_output_out_T_2298) @[Valu.scala 130:35]
    node _io_v_output_out_T_2300 = xor(sew_8_b_6, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2301 = asSInt(_io_v_output_out_T_2300) @[Valu.scala 131:36]
    node _io_v_output_out_T_2302 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2303 = mux(_io_v_output_out_T_2302, _io_v_output_out_T_2292, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2304 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2305 = mux(_io_v_output_out_T_2304, _io_v_output_out_T_2295, _io_v_output_out_T_2303) @[Mux.scala 81:58]
    node _io_v_output_out_T_2306 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2307 = mux(_io_v_output_out_T_2306, _io_v_output_out_T_2297, _io_v_output_out_T_2305) @[Mux.scala 81:58]
    node _io_v_output_out_T_2308 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2309 = mux(_io_v_output_out_T_2308, _io_v_output_out_T_2299, _io_v_output_out_T_2307) @[Mux.scala 81:58]
    node _io_v_output_out_T_2310 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2311 = mux(_io_v_output_out_T_2310, _io_v_output_out_T_2301, _io_v_output_out_T_2309) @[Mux.scala 81:58]
    node _io_v_output_out_T_2312 = mux(_io_v_output_out_T_2289, asSInt(UInt<1>("h1")), _io_v_output_out_T_2311) @[Valu.scala 123:36]
    node _io_v_output_out_T_2313 = mux(_io_v_output_out_T_2283, sew_8_vd_6, _io_v_output_out_T_2312) @[Valu.scala 122:32]
    node _io_v_output_out_T_2314 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2315 = geq(UInt<3>("h6"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2316 = and(_io_v_output_out_T_2314, _io_v_output_out_T_2315) @[Valu.scala 136:28]
    node _io_v_output_out_T_2317 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2318 = and(_io_v_output_out_T_2316, _io_v_output_out_T_2317) @[Valu.scala 136:44]
    node _io_v_output_out_T_2319 = mux(_io_v_output_out_T_2318, sew_8_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2320 = mux(_io_v_output_out_T_2277, _io_v_output_out_T_2313, _io_v_output_out_T_2319) @[Valu.scala 121:11]
    node io_v_output_out_6_2 = mux(_io_v_output_out_T_2274, sew_8_vd_6, _io_v_output_out_T_2320) @[Valu.scala 120:11]
    node _io_v_output_out_T_2321 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2322 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2323 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2324 = and(_io_v_output_out_T_2322, _io_v_output_out_T_2323) @[Valu.scala 121:29]
    node _io_v_output_out_T_2325 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2326 = bits(io_vs0, 7, 7) @[Valu.scala 122:56]
    node _io_v_output_out_T_2327 = eq(_io_v_output_out_T_2326, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2328 = and(_io_v_output_out_T_2325, _io_v_output_out_T_2327) @[Valu.scala 122:47]
    node _io_v_output_out_T_2329 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2330 = and(_io_v_output_out_T_2328, _io_v_output_out_T_2329) @[Valu.scala 122:68]
    node _io_v_output_out_T_2331 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2332 = bits(io_vs0, 7, 7) @[Valu.scala 123:60]
    node _io_v_output_out_T_2333 = eq(_io_v_output_out_T_2332, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2334 = and(_io_v_output_out_T_2331, _io_v_output_out_T_2333) @[Valu.scala 123:51]
    node _io_v_output_out_T_2335 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2336 = and(_io_v_output_out_T_2334, _io_v_output_out_T_2335) @[Valu.scala 123:72]
    node _io_v_output_out_T_2337 = add(sew_8_b_7, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2338 = tail(_io_v_output_out_T_2337, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2339 = asSInt(_io_v_output_out_T_2338) @[Valu.scala 127:37]
    node _io_v_output_out_T_2340 = sub(imm_2, sew_8_b_7) @[Valu.scala 128:33]
    node _io_v_output_out_T_2341 = tail(_io_v_output_out_T_2340, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2342 = asSInt(_io_v_output_out_T_2341) @[Valu.scala 128:33]
    node _io_v_output_out_T_2343 = and(sew_8_b_7, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2344 = asSInt(_io_v_output_out_T_2343) @[Valu.scala 129:36]
    node _io_v_output_out_T_2345 = or(sew_8_b_7, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2346 = asSInt(_io_v_output_out_T_2345) @[Valu.scala 130:35]
    node _io_v_output_out_T_2347 = xor(sew_8_b_7, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2348 = asSInt(_io_v_output_out_T_2347) @[Valu.scala 131:36]
    node _io_v_output_out_T_2349 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2350 = mux(_io_v_output_out_T_2349, _io_v_output_out_T_2339, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2351 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2352 = mux(_io_v_output_out_T_2351, _io_v_output_out_T_2342, _io_v_output_out_T_2350) @[Mux.scala 81:58]
    node _io_v_output_out_T_2353 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2354 = mux(_io_v_output_out_T_2353, _io_v_output_out_T_2344, _io_v_output_out_T_2352) @[Mux.scala 81:58]
    node _io_v_output_out_T_2355 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2356 = mux(_io_v_output_out_T_2355, _io_v_output_out_T_2346, _io_v_output_out_T_2354) @[Mux.scala 81:58]
    node _io_v_output_out_T_2357 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2358 = mux(_io_v_output_out_T_2357, _io_v_output_out_T_2348, _io_v_output_out_T_2356) @[Mux.scala 81:58]
    node _io_v_output_out_T_2359 = mux(_io_v_output_out_T_2336, asSInt(UInt<1>("h1")), _io_v_output_out_T_2358) @[Valu.scala 123:36]
    node _io_v_output_out_T_2360 = mux(_io_v_output_out_T_2330, sew_8_vd_7, _io_v_output_out_T_2359) @[Valu.scala 122:32]
    node _io_v_output_out_T_2361 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2362 = geq(UInt<3>("h7"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2363 = and(_io_v_output_out_T_2361, _io_v_output_out_T_2362) @[Valu.scala 136:28]
    node _io_v_output_out_T_2364 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2365 = and(_io_v_output_out_T_2363, _io_v_output_out_T_2364) @[Valu.scala 136:44]
    node _io_v_output_out_T_2366 = mux(_io_v_output_out_T_2365, sew_8_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2367 = mux(_io_v_output_out_T_2324, _io_v_output_out_T_2360, _io_v_output_out_T_2366) @[Valu.scala 121:11]
    node io_v_output_out_7_2 = mux(_io_v_output_out_T_2321, sew_8_vd_7, _io_v_output_out_T_2367) @[Valu.scala 120:11]
    node _io_v_output_out_T_2368 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2369 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2370 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2371 = and(_io_v_output_out_T_2369, _io_v_output_out_T_2370) @[Valu.scala 121:29]
    node _io_v_output_out_T_2372 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2373 = bits(io_vs0, 8, 8) @[Valu.scala 122:56]
    node _io_v_output_out_T_2374 = eq(_io_v_output_out_T_2373, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2375 = and(_io_v_output_out_T_2372, _io_v_output_out_T_2374) @[Valu.scala 122:47]
    node _io_v_output_out_T_2376 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2377 = and(_io_v_output_out_T_2375, _io_v_output_out_T_2376) @[Valu.scala 122:68]
    node _io_v_output_out_T_2378 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2379 = bits(io_vs0, 8, 8) @[Valu.scala 123:60]
    node _io_v_output_out_T_2380 = eq(_io_v_output_out_T_2379, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2381 = and(_io_v_output_out_T_2378, _io_v_output_out_T_2380) @[Valu.scala 123:51]
    node _io_v_output_out_T_2382 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2383 = and(_io_v_output_out_T_2381, _io_v_output_out_T_2382) @[Valu.scala 123:72]
    node _io_v_output_out_T_2384 = add(sew_8_b_8, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2385 = tail(_io_v_output_out_T_2384, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2386 = asSInt(_io_v_output_out_T_2385) @[Valu.scala 127:37]
    node _io_v_output_out_T_2387 = sub(imm_2, sew_8_b_8) @[Valu.scala 128:33]
    node _io_v_output_out_T_2388 = tail(_io_v_output_out_T_2387, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2389 = asSInt(_io_v_output_out_T_2388) @[Valu.scala 128:33]
    node _io_v_output_out_T_2390 = and(sew_8_b_8, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2391 = asSInt(_io_v_output_out_T_2390) @[Valu.scala 129:36]
    node _io_v_output_out_T_2392 = or(sew_8_b_8, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2393 = asSInt(_io_v_output_out_T_2392) @[Valu.scala 130:35]
    node _io_v_output_out_T_2394 = xor(sew_8_b_8, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2395 = asSInt(_io_v_output_out_T_2394) @[Valu.scala 131:36]
    node _io_v_output_out_T_2396 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2397 = mux(_io_v_output_out_T_2396, _io_v_output_out_T_2386, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2398 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2399 = mux(_io_v_output_out_T_2398, _io_v_output_out_T_2389, _io_v_output_out_T_2397) @[Mux.scala 81:58]
    node _io_v_output_out_T_2400 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2401 = mux(_io_v_output_out_T_2400, _io_v_output_out_T_2391, _io_v_output_out_T_2399) @[Mux.scala 81:58]
    node _io_v_output_out_T_2402 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2403 = mux(_io_v_output_out_T_2402, _io_v_output_out_T_2393, _io_v_output_out_T_2401) @[Mux.scala 81:58]
    node _io_v_output_out_T_2404 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2405 = mux(_io_v_output_out_T_2404, _io_v_output_out_T_2395, _io_v_output_out_T_2403) @[Mux.scala 81:58]
    node _io_v_output_out_T_2406 = mux(_io_v_output_out_T_2383, asSInt(UInt<1>("h1")), _io_v_output_out_T_2405) @[Valu.scala 123:36]
    node _io_v_output_out_T_2407 = mux(_io_v_output_out_T_2377, sew_8_vd_8, _io_v_output_out_T_2406) @[Valu.scala 122:32]
    node _io_v_output_out_T_2408 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2409 = geq(UInt<4>("h8"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2410 = and(_io_v_output_out_T_2408, _io_v_output_out_T_2409) @[Valu.scala 136:28]
    node _io_v_output_out_T_2411 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2412 = and(_io_v_output_out_T_2410, _io_v_output_out_T_2411) @[Valu.scala 136:44]
    node _io_v_output_out_T_2413 = mux(_io_v_output_out_T_2412, sew_8_vd_8, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2414 = mux(_io_v_output_out_T_2371, _io_v_output_out_T_2407, _io_v_output_out_T_2413) @[Valu.scala 121:11]
    node io_v_output_out_8_1 = mux(_io_v_output_out_T_2368, sew_8_vd_8, _io_v_output_out_T_2414) @[Valu.scala 120:11]
    node _io_v_output_out_T_2415 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2416 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2417 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2418 = and(_io_v_output_out_T_2416, _io_v_output_out_T_2417) @[Valu.scala 121:29]
    node _io_v_output_out_T_2419 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2420 = bits(io_vs0, 9, 9) @[Valu.scala 122:56]
    node _io_v_output_out_T_2421 = eq(_io_v_output_out_T_2420, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2422 = and(_io_v_output_out_T_2419, _io_v_output_out_T_2421) @[Valu.scala 122:47]
    node _io_v_output_out_T_2423 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2424 = and(_io_v_output_out_T_2422, _io_v_output_out_T_2423) @[Valu.scala 122:68]
    node _io_v_output_out_T_2425 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2426 = bits(io_vs0, 9, 9) @[Valu.scala 123:60]
    node _io_v_output_out_T_2427 = eq(_io_v_output_out_T_2426, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2428 = and(_io_v_output_out_T_2425, _io_v_output_out_T_2427) @[Valu.scala 123:51]
    node _io_v_output_out_T_2429 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2430 = and(_io_v_output_out_T_2428, _io_v_output_out_T_2429) @[Valu.scala 123:72]
    node _io_v_output_out_T_2431 = add(sew_8_b_9, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2432 = tail(_io_v_output_out_T_2431, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2433 = asSInt(_io_v_output_out_T_2432) @[Valu.scala 127:37]
    node _io_v_output_out_T_2434 = sub(imm_2, sew_8_b_9) @[Valu.scala 128:33]
    node _io_v_output_out_T_2435 = tail(_io_v_output_out_T_2434, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2436 = asSInt(_io_v_output_out_T_2435) @[Valu.scala 128:33]
    node _io_v_output_out_T_2437 = and(sew_8_b_9, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2438 = asSInt(_io_v_output_out_T_2437) @[Valu.scala 129:36]
    node _io_v_output_out_T_2439 = or(sew_8_b_9, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2440 = asSInt(_io_v_output_out_T_2439) @[Valu.scala 130:35]
    node _io_v_output_out_T_2441 = xor(sew_8_b_9, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2442 = asSInt(_io_v_output_out_T_2441) @[Valu.scala 131:36]
    node _io_v_output_out_T_2443 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2444 = mux(_io_v_output_out_T_2443, _io_v_output_out_T_2433, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2445 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2446 = mux(_io_v_output_out_T_2445, _io_v_output_out_T_2436, _io_v_output_out_T_2444) @[Mux.scala 81:58]
    node _io_v_output_out_T_2447 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2448 = mux(_io_v_output_out_T_2447, _io_v_output_out_T_2438, _io_v_output_out_T_2446) @[Mux.scala 81:58]
    node _io_v_output_out_T_2449 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2450 = mux(_io_v_output_out_T_2449, _io_v_output_out_T_2440, _io_v_output_out_T_2448) @[Mux.scala 81:58]
    node _io_v_output_out_T_2451 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2452 = mux(_io_v_output_out_T_2451, _io_v_output_out_T_2442, _io_v_output_out_T_2450) @[Mux.scala 81:58]
    node _io_v_output_out_T_2453 = mux(_io_v_output_out_T_2430, asSInt(UInt<1>("h1")), _io_v_output_out_T_2452) @[Valu.scala 123:36]
    node _io_v_output_out_T_2454 = mux(_io_v_output_out_T_2424, sew_8_vd_9, _io_v_output_out_T_2453) @[Valu.scala 122:32]
    node _io_v_output_out_T_2455 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2456 = geq(UInt<4>("h9"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2457 = and(_io_v_output_out_T_2455, _io_v_output_out_T_2456) @[Valu.scala 136:28]
    node _io_v_output_out_T_2458 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2459 = and(_io_v_output_out_T_2457, _io_v_output_out_T_2458) @[Valu.scala 136:44]
    node _io_v_output_out_T_2460 = mux(_io_v_output_out_T_2459, sew_8_vd_9, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2461 = mux(_io_v_output_out_T_2418, _io_v_output_out_T_2454, _io_v_output_out_T_2460) @[Valu.scala 121:11]
    node io_v_output_out_9_1 = mux(_io_v_output_out_T_2415, sew_8_vd_9, _io_v_output_out_T_2461) @[Valu.scala 120:11]
    node _io_v_output_out_T_2462 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2463 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2464 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2465 = and(_io_v_output_out_T_2463, _io_v_output_out_T_2464) @[Valu.scala 121:29]
    node _io_v_output_out_T_2466 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2467 = bits(io_vs0, 10, 10) @[Valu.scala 122:56]
    node _io_v_output_out_T_2468 = eq(_io_v_output_out_T_2467, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2469 = and(_io_v_output_out_T_2466, _io_v_output_out_T_2468) @[Valu.scala 122:47]
    node _io_v_output_out_T_2470 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2471 = and(_io_v_output_out_T_2469, _io_v_output_out_T_2470) @[Valu.scala 122:68]
    node _io_v_output_out_T_2472 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2473 = bits(io_vs0, 10, 10) @[Valu.scala 123:60]
    node _io_v_output_out_T_2474 = eq(_io_v_output_out_T_2473, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2475 = and(_io_v_output_out_T_2472, _io_v_output_out_T_2474) @[Valu.scala 123:51]
    node _io_v_output_out_T_2476 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2477 = and(_io_v_output_out_T_2475, _io_v_output_out_T_2476) @[Valu.scala 123:72]
    node _io_v_output_out_T_2478 = add(sew_8_b_10, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2479 = tail(_io_v_output_out_T_2478, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2480 = asSInt(_io_v_output_out_T_2479) @[Valu.scala 127:37]
    node _io_v_output_out_T_2481 = sub(imm_2, sew_8_b_10) @[Valu.scala 128:33]
    node _io_v_output_out_T_2482 = tail(_io_v_output_out_T_2481, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2483 = asSInt(_io_v_output_out_T_2482) @[Valu.scala 128:33]
    node _io_v_output_out_T_2484 = and(sew_8_b_10, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2485 = asSInt(_io_v_output_out_T_2484) @[Valu.scala 129:36]
    node _io_v_output_out_T_2486 = or(sew_8_b_10, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2487 = asSInt(_io_v_output_out_T_2486) @[Valu.scala 130:35]
    node _io_v_output_out_T_2488 = xor(sew_8_b_10, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2489 = asSInt(_io_v_output_out_T_2488) @[Valu.scala 131:36]
    node _io_v_output_out_T_2490 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2491 = mux(_io_v_output_out_T_2490, _io_v_output_out_T_2480, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2492 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2493 = mux(_io_v_output_out_T_2492, _io_v_output_out_T_2483, _io_v_output_out_T_2491) @[Mux.scala 81:58]
    node _io_v_output_out_T_2494 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2495 = mux(_io_v_output_out_T_2494, _io_v_output_out_T_2485, _io_v_output_out_T_2493) @[Mux.scala 81:58]
    node _io_v_output_out_T_2496 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2497 = mux(_io_v_output_out_T_2496, _io_v_output_out_T_2487, _io_v_output_out_T_2495) @[Mux.scala 81:58]
    node _io_v_output_out_T_2498 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2499 = mux(_io_v_output_out_T_2498, _io_v_output_out_T_2489, _io_v_output_out_T_2497) @[Mux.scala 81:58]
    node _io_v_output_out_T_2500 = mux(_io_v_output_out_T_2477, asSInt(UInt<1>("h1")), _io_v_output_out_T_2499) @[Valu.scala 123:36]
    node _io_v_output_out_T_2501 = mux(_io_v_output_out_T_2471, sew_8_vd_10, _io_v_output_out_T_2500) @[Valu.scala 122:32]
    node _io_v_output_out_T_2502 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2503 = geq(UInt<4>("ha"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2504 = and(_io_v_output_out_T_2502, _io_v_output_out_T_2503) @[Valu.scala 136:28]
    node _io_v_output_out_T_2505 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2506 = and(_io_v_output_out_T_2504, _io_v_output_out_T_2505) @[Valu.scala 136:44]
    node _io_v_output_out_T_2507 = mux(_io_v_output_out_T_2506, sew_8_vd_10, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2508 = mux(_io_v_output_out_T_2465, _io_v_output_out_T_2501, _io_v_output_out_T_2507) @[Valu.scala 121:11]
    node io_v_output_out_10_1 = mux(_io_v_output_out_T_2462, sew_8_vd_10, _io_v_output_out_T_2508) @[Valu.scala 120:11]
    node _io_v_output_out_T_2509 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2510 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2511 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2512 = and(_io_v_output_out_T_2510, _io_v_output_out_T_2511) @[Valu.scala 121:29]
    node _io_v_output_out_T_2513 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2514 = bits(io_vs0, 11, 11) @[Valu.scala 122:56]
    node _io_v_output_out_T_2515 = eq(_io_v_output_out_T_2514, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2516 = and(_io_v_output_out_T_2513, _io_v_output_out_T_2515) @[Valu.scala 122:47]
    node _io_v_output_out_T_2517 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2518 = and(_io_v_output_out_T_2516, _io_v_output_out_T_2517) @[Valu.scala 122:68]
    node _io_v_output_out_T_2519 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2520 = bits(io_vs0, 11, 11) @[Valu.scala 123:60]
    node _io_v_output_out_T_2521 = eq(_io_v_output_out_T_2520, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2522 = and(_io_v_output_out_T_2519, _io_v_output_out_T_2521) @[Valu.scala 123:51]
    node _io_v_output_out_T_2523 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2524 = and(_io_v_output_out_T_2522, _io_v_output_out_T_2523) @[Valu.scala 123:72]
    node _io_v_output_out_T_2525 = add(sew_8_b_11, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2526 = tail(_io_v_output_out_T_2525, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2527 = asSInt(_io_v_output_out_T_2526) @[Valu.scala 127:37]
    node _io_v_output_out_T_2528 = sub(imm_2, sew_8_b_11) @[Valu.scala 128:33]
    node _io_v_output_out_T_2529 = tail(_io_v_output_out_T_2528, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2530 = asSInt(_io_v_output_out_T_2529) @[Valu.scala 128:33]
    node _io_v_output_out_T_2531 = and(sew_8_b_11, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2532 = asSInt(_io_v_output_out_T_2531) @[Valu.scala 129:36]
    node _io_v_output_out_T_2533 = or(sew_8_b_11, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2534 = asSInt(_io_v_output_out_T_2533) @[Valu.scala 130:35]
    node _io_v_output_out_T_2535 = xor(sew_8_b_11, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2536 = asSInt(_io_v_output_out_T_2535) @[Valu.scala 131:36]
    node _io_v_output_out_T_2537 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2538 = mux(_io_v_output_out_T_2537, _io_v_output_out_T_2527, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2539 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2540 = mux(_io_v_output_out_T_2539, _io_v_output_out_T_2530, _io_v_output_out_T_2538) @[Mux.scala 81:58]
    node _io_v_output_out_T_2541 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2542 = mux(_io_v_output_out_T_2541, _io_v_output_out_T_2532, _io_v_output_out_T_2540) @[Mux.scala 81:58]
    node _io_v_output_out_T_2543 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2544 = mux(_io_v_output_out_T_2543, _io_v_output_out_T_2534, _io_v_output_out_T_2542) @[Mux.scala 81:58]
    node _io_v_output_out_T_2545 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2546 = mux(_io_v_output_out_T_2545, _io_v_output_out_T_2536, _io_v_output_out_T_2544) @[Mux.scala 81:58]
    node _io_v_output_out_T_2547 = mux(_io_v_output_out_T_2524, asSInt(UInt<1>("h1")), _io_v_output_out_T_2546) @[Valu.scala 123:36]
    node _io_v_output_out_T_2548 = mux(_io_v_output_out_T_2518, sew_8_vd_11, _io_v_output_out_T_2547) @[Valu.scala 122:32]
    node _io_v_output_out_T_2549 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2550 = geq(UInt<4>("hb"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2551 = and(_io_v_output_out_T_2549, _io_v_output_out_T_2550) @[Valu.scala 136:28]
    node _io_v_output_out_T_2552 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2553 = and(_io_v_output_out_T_2551, _io_v_output_out_T_2552) @[Valu.scala 136:44]
    node _io_v_output_out_T_2554 = mux(_io_v_output_out_T_2553, sew_8_vd_11, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2555 = mux(_io_v_output_out_T_2512, _io_v_output_out_T_2548, _io_v_output_out_T_2554) @[Valu.scala 121:11]
    node io_v_output_out_11_1 = mux(_io_v_output_out_T_2509, sew_8_vd_11, _io_v_output_out_T_2555) @[Valu.scala 120:11]
    node _io_v_output_out_T_2556 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2557 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2558 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2559 = and(_io_v_output_out_T_2557, _io_v_output_out_T_2558) @[Valu.scala 121:29]
    node _io_v_output_out_T_2560 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2561 = bits(io_vs0, 12, 12) @[Valu.scala 122:56]
    node _io_v_output_out_T_2562 = eq(_io_v_output_out_T_2561, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2563 = and(_io_v_output_out_T_2560, _io_v_output_out_T_2562) @[Valu.scala 122:47]
    node _io_v_output_out_T_2564 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2565 = and(_io_v_output_out_T_2563, _io_v_output_out_T_2564) @[Valu.scala 122:68]
    node _io_v_output_out_T_2566 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2567 = bits(io_vs0, 12, 12) @[Valu.scala 123:60]
    node _io_v_output_out_T_2568 = eq(_io_v_output_out_T_2567, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2569 = and(_io_v_output_out_T_2566, _io_v_output_out_T_2568) @[Valu.scala 123:51]
    node _io_v_output_out_T_2570 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2571 = and(_io_v_output_out_T_2569, _io_v_output_out_T_2570) @[Valu.scala 123:72]
    node _io_v_output_out_T_2572 = add(sew_8_b_12, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2573 = tail(_io_v_output_out_T_2572, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2574 = asSInt(_io_v_output_out_T_2573) @[Valu.scala 127:37]
    node _io_v_output_out_T_2575 = sub(imm_2, sew_8_b_12) @[Valu.scala 128:33]
    node _io_v_output_out_T_2576 = tail(_io_v_output_out_T_2575, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2577 = asSInt(_io_v_output_out_T_2576) @[Valu.scala 128:33]
    node _io_v_output_out_T_2578 = and(sew_8_b_12, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2579 = asSInt(_io_v_output_out_T_2578) @[Valu.scala 129:36]
    node _io_v_output_out_T_2580 = or(sew_8_b_12, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2581 = asSInt(_io_v_output_out_T_2580) @[Valu.scala 130:35]
    node _io_v_output_out_T_2582 = xor(sew_8_b_12, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2583 = asSInt(_io_v_output_out_T_2582) @[Valu.scala 131:36]
    node _io_v_output_out_T_2584 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2585 = mux(_io_v_output_out_T_2584, _io_v_output_out_T_2574, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2586 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2587 = mux(_io_v_output_out_T_2586, _io_v_output_out_T_2577, _io_v_output_out_T_2585) @[Mux.scala 81:58]
    node _io_v_output_out_T_2588 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2589 = mux(_io_v_output_out_T_2588, _io_v_output_out_T_2579, _io_v_output_out_T_2587) @[Mux.scala 81:58]
    node _io_v_output_out_T_2590 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2591 = mux(_io_v_output_out_T_2590, _io_v_output_out_T_2581, _io_v_output_out_T_2589) @[Mux.scala 81:58]
    node _io_v_output_out_T_2592 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2593 = mux(_io_v_output_out_T_2592, _io_v_output_out_T_2583, _io_v_output_out_T_2591) @[Mux.scala 81:58]
    node _io_v_output_out_T_2594 = mux(_io_v_output_out_T_2571, asSInt(UInt<1>("h1")), _io_v_output_out_T_2593) @[Valu.scala 123:36]
    node _io_v_output_out_T_2595 = mux(_io_v_output_out_T_2565, sew_8_vd_12, _io_v_output_out_T_2594) @[Valu.scala 122:32]
    node _io_v_output_out_T_2596 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2597 = geq(UInt<4>("hc"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2598 = and(_io_v_output_out_T_2596, _io_v_output_out_T_2597) @[Valu.scala 136:28]
    node _io_v_output_out_T_2599 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2600 = and(_io_v_output_out_T_2598, _io_v_output_out_T_2599) @[Valu.scala 136:44]
    node _io_v_output_out_T_2601 = mux(_io_v_output_out_T_2600, sew_8_vd_12, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2602 = mux(_io_v_output_out_T_2559, _io_v_output_out_T_2595, _io_v_output_out_T_2601) @[Valu.scala 121:11]
    node io_v_output_out_12_1 = mux(_io_v_output_out_T_2556, sew_8_vd_12, _io_v_output_out_T_2602) @[Valu.scala 120:11]
    node _io_v_output_out_T_2603 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2604 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2605 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2606 = and(_io_v_output_out_T_2604, _io_v_output_out_T_2605) @[Valu.scala 121:29]
    node _io_v_output_out_T_2607 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2608 = bits(io_vs0, 13, 13) @[Valu.scala 122:56]
    node _io_v_output_out_T_2609 = eq(_io_v_output_out_T_2608, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2610 = and(_io_v_output_out_T_2607, _io_v_output_out_T_2609) @[Valu.scala 122:47]
    node _io_v_output_out_T_2611 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2612 = and(_io_v_output_out_T_2610, _io_v_output_out_T_2611) @[Valu.scala 122:68]
    node _io_v_output_out_T_2613 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2614 = bits(io_vs0, 13, 13) @[Valu.scala 123:60]
    node _io_v_output_out_T_2615 = eq(_io_v_output_out_T_2614, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2616 = and(_io_v_output_out_T_2613, _io_v_output_out_T_2615) @[Valu.scala 123:51]
    node _io_v_output_out_T_2617 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2618 = and(_io_v_output_out_T_2616, _io_v_output_out_T_2617) @[Valu.scala 123:72]
    node _io_v_output_out_T_2619 = add(sew_8_b_13, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2620 = tail(_io_v_output_out_T_2619, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2621 = asSInt(_io_v_output_out_T_2620) @[Valu.scala 127:37]
    node _io_v_output_out_T_2622 = sub(imm_2, sew_8_b_13) @[Valu.scala 128:33]
    node _io_v_output_out_T_2623 = tail(_io_v_output_out_T_2622, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2624 = asSInt(_io_v_output_out_T_2623) @[Valu.scala 128:33]
    node _io_v_output_out_T_2625 = and(sew_8_b_13, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2626 = asSInt(_io_v_output_out_T_2625) @[Valu.scala 129:36]
    node _io_v_output_out_T_2627 = or(sew_8_b_13, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2628 = asSInt(_io_v_output_out_T_2627) @[Valu.scala 130:35]
    node _io_v_output_out_T_2629 = xor(sew_8_b_13, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2630 = asSInt(_io_v_output_out_T_2629) @[Valu.scala 131:36]
    node _io_v_output_out_T_2631 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2632 = mux(_io_v_output_out_T_2631, _io_v_output_out_T_2621, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2633 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2634 = mux(_io_v_output_out_T_2633, _io_v_output_out_T_2624, _io_v_output_out_T_2632) @[Mux.scala 81:58]
    node _io_v_output_out_T_2635 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2636 = mux(_io_v_output_out_T_2635, _io_v_output_out_T_2626, _io_v_output_out_T_2634) @[Mux.scala 81:58]
    node _io_v_output_out_T_2637 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2638 = mux(_io_v_output_out_T_2637, _io_v_output_out_T_2628, _io_v_output_out_T_2636) @[Mux.scala 81:58]
    node _io_v_output_out_T_2639 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2640 = mux(_io_v_output_out_T_2639, _io_v_output_out_T_2630, _io_v_output_out_T_2638) @[Mux.scala 81:58]
    node _io_v_output_out_T_2641 = mux(_io_v_output_out_T_2618, asSInt(UInt<1>("h1")), _io_v_output_out_T_2640) @[Valu.scala 123:36]
    node _io_v_output_out_T_2642 = mux(_io_v_output_out_T_2612, sew_8_vd_13, _io_v_output_out_T_2641) @[Valu.scala 122:32]
    node _io_v_output_out_T_2643 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2644 = geq(UInt<4>("hd"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2645 = and(_io_v_output_out_T_2643, _io_v_output_out_T_2644) @[Valu.scala 136:28]
    node _io_v_output_out_T_2646 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2647 = and(_io_v_output_out_T_2645, _io_v_output_out_T_2646) @[Valu.scala 136:44]
    node _io_v_output_out_T_2648 = mux(_io_v_output_out_T_2647, sew_8_vd_13, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2649 = mux(_io_v_output_out_T_2606, _io_v_output_out_T_2642, _io_v_output_out_T_2648) @[Valu.scala 121:11]
    node io_v_output_out_13_1 = mux(_io_v_output_out_T_2603, sew_8_vd_13, _io_v_output_out_T_2649) @[Valu.scala 120:11]
    node _io_v_output_out_T_2650 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2651 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2652 = lt(UInt<4>("he"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2653 = and(_io_v_output_out_T_2651, _io_v_output_out_T_2652) @[Valu.scala 121:29]
    node _io_v_output_out_T_2654 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2655 = bits(io_vs0, 14, 14) @[Valu.scala 122:56]
    node _io_v_output_out_T_2656 = eq(_io_v_output_out_T_2655, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2657 = and(_io_v_output_out_T_2654, _io_v_output_out_T_2656) @[Valu.scala 122:47]
    node _io_v_output_out_T_2658 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2659 = and(_io_v_output_out_T_2657, _io_v_output_out_T_2658) @[Valu.scala 122:68]
    node _io_v_output_out_T_2660 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2661 = bits(io_vs0, 14, 14) @[Valu.scala 123:60]
    node _io_v_output_out_T_2662 = eq(_io_v_output_out_T_2661, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2663 = and(_io_v_output_out_T_2660, _io_v_output_out_T_2662) @[Valu.scala 123:51]
    node _io_v_output_out_T_2664 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2665 = and(_io_v_output_out_T_2663, _io_v_output_out_T_2664) @[Valu.scala 123:72]
    node _io_v_output_out_T_2666 = add(sew_8_b_14, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2667 = tail(_io_v_output_out_T_2666, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2668 = asSInt(_io_v_output_out_T_2667) @[Valu.scala 127:37]
    node _io_v_output_out_T_2669 = sub(imm_2, sew_8_b_14) @[Valu.scala 128:33]
    node _io_v_output_out_T_2670 = tail(_io_v_output_out_T_2669, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2671 = asSInt(_io_v_output_out_T_2670) @[Valu.scala 128:33]
    node _io_v_output_out_T_2672 = and(sew_8_b_14, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2673 = asSInt(_io_v_output_out_T_2672) @[Valu.scala 129:36]
    node _io_v_output_out_T_2674 = or(sew_8_b_14, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2675 = asSInt(_io_v_output_out_T_2674) @[Valu.scala 130:35]
    node _io_v_output_out_T_2676 = xor(sew_8_b_14, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2677 = asSInt(_io_v_output_out_T_2676) @[Valu.scala 131:36]
    node _io_v_output_out_T_2678 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2679 = mux(_io_v_output_out_T_2678, _io_v_output_out_T_2668, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2680 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2681 = mux(_io_v_output_out_T_2680, _io_v_output_out_T_2671, _io_v_output_out_T_2679) @[Mux.scala 81:58]
    node _io_v_output_out_T_2682 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2683 = mux(_io_v_output_out_T_2682, _io_v_output_out_T_2673, _io_v_output_out_T_2681) @[Mux.scala 81:58]
    node _io_v_output_out_T_2684 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2685 = mux(_io_v_output_out_T_2684, _io_v_output_out_T_2675, _io_v_output_out_T_2683) @[Mux.scala 81:58]
    node _io_v_output_out_T_2686 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2687 = mux(_io_v_output_out_T_2686, _io_v_output_out_T_2677, _io_v_output_out_T_2685) @[Mux.scala 81:58]
    node _io_v_output_out_T_2688 = mux(_io_v_output_out_T_2665, asSInt(UInt<1>("h1")), _io_v_output_out_T_2687) @[Valu.scala 123:36]
    node _io_v_output_out_T_2689 = mux(_io_v_output_out_T_2659, sew_8_vd_14, _io_v_output_out_T_2688) @[Valu.scala 122:32]
    node _io_v_output_out_T_2690 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2691 = geq(UInt<4>("he"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2692 = and(_io_v_output_out_T_2690, _io_v_output_out_T_2691) @[Valu.scala 136:28]
    node _io_v_output_out_T_2693 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2694 = and(_io_v_output_out_T_2692, _io_v_output_out_T_2693) @[Valu.scala 136:44]
    node _io_v_output_out_T_2695 = mux(_io_v_output_out_T_2694, sew_8_vd_14, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2696 = mux(_io_v_output_out_T_2653, _io_v_output_out_T_2689, _io_v_output_out_T_2695) @[Valu.scala 121:11]
    node io_v_output_out_14_1 = mux(_io_v_output_out_T_2650, sew_8_vd_14, _io_v_output_out_T_2696) @[Valu.scala 120:11]
    node _io_v_output_out_T_2697 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2698 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2699 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2700 = and(_io_v_output_out_T_2698, _io_v_output_out_T_2699) @[Valu.scala 121:29]
    node _io_v_output_out_T_2701 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2702 = bits(io_vs0, 15, 15) @[Valu.scala 122:56]
    node _io_v_output_out_T_2703 = eq(_io_v_output_out_T_2702, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2704 = and(_io_v_output_out_T_2701, _io_v_output_out_T_2703) @[Valu.scala 122:47]
    node _io_v_output_out_T_2705 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2706 = and(_io_v_output_out_T_2704, _io_v_output_out_T_2705) @[Valu.scala 122:68]
    node _io_v_output_out_T_2707 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2708 = bits(io_vs0, 15, 15) @[Valu.scala 123:60]
    node _io_v_output_out_T_2709 = eq(_io_v_output_out_T_2708, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2710 = and(_io_v_output_out_T_2707, _io_v_output_out_T_2709) @[Valu.scala 123:51]
    node _io_v_output_out_T_2711 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2712 = and(_io_v_output_out_T_2710, _io_v_output_out_T_2711) @[Valu.scala 123:72]
    node _io_v_output_out_T_2713 = add(sew_8_b_15, imm_2) @[Valu.scala 127:37]
    node _io_v_output_out_T_2714 = tail(_io_v_output_out_T_2713, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2715 = asSInt(_io_v_output_out_T_2714) @[Valu.scala 127:37]
    node _io_v_output_out_T_2716 = sub(imm_2, sew_8_b_15) @[Valu.scala 128:33]
    node _io_v_output_out_T_2717 = tail(_io_v_output_out_T_2716, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2718 = asSInt(_io_v_output_out_T_2717) @[Valu.scala 128:33]
    node _io_v_output_out_T_2719 = and(sew_8_b_15, imm_2) @[Valu.scala 129:36]
    node _io_v_output_out_T_2720 = asSInt(_io_v_output_out_T_2719) @[Valu.scala 129:36]
    node _io_v_output_out_T_2721 = or(sew_8_b_15, imm_2) @[Valu.scala 130:35]
    node _io_v_output_out_T_2722 = asSInt(_io_v_output_out_T_2721) @[Valu.scala 130:35]
    node _io_v_output_out_T_2723 = xor(sew_8_b_15, imm_2) @[Valu.scala 131:36]
    node _io_v_output_out_T_2724 = asSInt(_io_v_output_out_T_2723) @[Valu.scala 131:36]
    node _io_v_output_out_T_2725 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2726 = mux(_io_v_output_out_T_2725, _io_v_output_out_T_2715, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2727 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2728 = mux(_io_v_output_out_T_2727, _io_v_output_out_T_2718, _io_v_output_out_T_2726) @[Mux.scala 81:58]
    node _io_v_output_out_T_2729 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2730 = mux(_io_v_output_out_T_2729, _io_v_output_out_T_2720, _io_v_output_out_T_2728) @[Mux.scala 81:58]
    node _io_v_output_out_T_2731 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2732 = mux(_io_v_output_out_T_2731, _io_v_output_out_T_2722, _io_v_output_out_T_2730) @[Mux.scala 81:58]
    node _io_v_output_out_T_2733 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2734 = mux(_io_v_output_out_T_2733, _io_v_output_out_T_2724, _io_v_output_out_T_2732) @[Mux.scala 81:58]
    node _io_v_output_out_T_2735 = mux(_io_v_output_out_T_2712, asSInt(UInt<1>("h1")), _io_v_output_out_T_2734) @[Valu.scala 123:36]
    node _io_v_output_out_T_2736 = mux(_io_v_output_out_T_2706, sew_8_vd_15, _io_v_output_out_T_2735) @[Valu.scala 122:32]
    node _io_v_output_out_T_2737 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2738 = geq(UInt<4>("hf"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2739 = and(_io_v_output_out_T_2737, _io_v_output_out_T_2738) @[Valu.scala 136:28]
    node _io_v_output_out_T_2740 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2741 = and(_io_v_output_out_T_2739, _io_v_output_out_T_2740) @[Valu.scala 136:44]
    node _io_v_output_out_T_2742 = mux(_io_v_output_out_T_2741, sew_8_vd_15, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2743 = mux(_io_v_output_out_T_2700, _io_v_output_out_T_2736, _io_v_output_out_T_2742) @[Valu.scala 121:11]
    node io_v_output_out_15_1 = mux(_io_v_output_out_T_2697, sew_8_vd_15, _io_v_output_out_T_2743) @[Valu.scala 120:11]
    node io_v_output_lo_lo_lo_lo_1 = asUInt(io_v_output_out_0_6) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_hi_1 = asUInt(io_v_output_out_1_6) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_2 = cat(io_v_output_lo_lo_lo_hi_1, io_v_output_lo_lo_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_lo_1 = asUInt(io_v_output_out_2_4) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_hi_1 = asUInt(io_v_output_out_3_4) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_2 = cat(io_v_output_lo_lo_hi_hi_1, io_v_output_lo_lo_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_lo_4 = cat(io_v_output_lo_lo_hi_2, io_v_output_lo_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_lo_1 = asUInt(io_v_output_out_4_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_hi_1 = asUInt(io_v_output_out_5_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_2 = cat(io_v_output_lo_hi_lo_hi_1, io_v_output_lo_hi_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_lo_1 = asUInt(io_v_output_out_6_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_hi_1 = asUInt(io_v_output_out_7_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_2 = cat(io_v_output_lo_hi_hi_hi_1, io_v_output_lo_hi_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_lo_hi_4 = cat(io_v_output_lo_hi_hi_2, io_v_output_lo_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_6 = cat(io_v_output_lo_hi_4, io_v_output_lo_lo_4) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_lo_1 = asUInt(io_v_output_out_8_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_hi_1 = asUInt(io_v_output_out_9_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_2 = cat(io_v_output_hi_lo_lo_hi_1, io_v_output_hi_lo_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_lo_1 = asUInt(io_v_output_out_10_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_hi_1 = asUInt(io_v_output_out_11_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_2 = cat(io_v_output_hi_lo_hi_hi_1, io_v_output_hi_lo_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_lo_4 = cat(io_v_output_hi_lo_hi_2, io_v_output_hi_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_lo_1 = asUInt(io_v_output_out_12_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_hi_1 = asUInt(io_v_output_out_13_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_2 = cat(io_v_output_hi_hi_lo_hi_1, io_v_output_hi_hi_lo_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_lo_1 = asUInt(io_v_output_out_14_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_hi_1 = asUInt(io_v_output_out_15_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_2 = cat(io_v_output_hi_hi_hi_hi_1, io_v_output_hi_hi_hi_lo_1) @[Cat.scala 33:92]
    node io_v_output_hi_hi_4 = cat(io_v_output_hi_hi_hi_2, io_v_output_hi_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_6 = cat(io_v_output_hi_hi_4, io_v_output_hi_lo_4) @[Cat.scala 33:92]
    node _io_v_output_T_12 = cat(io_v_output_hi_6, io_v_output_lo_6) @[Cat.scala 33:92]
    node _io_v_output_T_13 = asSInt(_io_v_output_T_12) @[Valu.scala 139:24]
    node _T_28 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 219:28]
    node _T_29 = bits(io_aluc, 2, 0) @[Valu.scala 219:51]
    node _T_30 = eq(_T_29, UInt<2>("h3")) @[Valu.scala 219:57]
    node _T_31 = and(_T_28, _T_30) @[Valu.scala 219:41]
    node _imm_T_3 = bits(io_in_B, 15, 0) @[Valu.scala 220:30]
    node imm_3 = asSInt(_imm_T_3) @[Valu.scala 220:37]
    node _io_v_output_out_T_2744 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2745 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2746 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2747 = and(_io_v_output_out_T_2745, _io_v_output_out_T_2746) @[Valu.scala 121:29]
    node _io_v_output_out_T_2748 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2749 = bits(io_vs0, 0, 0) @[Valu.scala 122:56]
    node _io_v_output_out_T_2750 = eq(_io_v_output_out_T_2749, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2751 = and(_io_v_output_out_T_2748, _io_v_output_out_T_2750) @[Valu.scala 122:47]
    node _io_v_output_out_T_2752 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2753 = and(_io_v_output_out_T_2751, _io_v_output_out_T_2752) @[Valu.scala 122:68]
    node _io_v_output_out_T_2754 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2755 = bits(io_vs0, 0, 0) @[Valu.scala 123:60]
    node _io_v_output_out_T_2756 = eq(_io_v_output_out_T_2755, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2757 = and(_io_v_output_out_T_2754, _io_v_output_out_T_2756) @[Valu.scala 123:51]
    node _io_v_output_out_T_2758 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2759 = and(_io_v_output_out_T_2757, _io_v_output_out_T_2758) @[Valu.scala 123:72]
    node _io_v_output_out_T_2760 = add(sew_16_b_0, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2761 = tail(_io_v_output_out_T_2760, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2762 = asSInt(_io_v_output_out_T_2761) @[Valu.scala 127:37]
    node _io_v_output_out_T_2763 = sub(imm_3, sew_16_b_0) @[Valu.scala 128:33]
    node _io_v_output_out_T_2764 = tail(_io_v_output_out_T_2763, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2765 = asSInt(_io_v_output_out_T_2764) @[Valu.scala 128:33]
    node _io_v_output_out_T_2766 = and(sew_16_b_0, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_2767 = asSInt(_io_v_output_out_T_2766) @[Valu.scala 129:36]
    node _io_v_output_out_T_2768 = or(sew_16_b_0, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_2769 = asSInt(_io_v_output_out_T_2768) @[Valu.scala 130:35]
    node _io_v_output_out_T_2770 = xor(sew_16_b_0, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_2771 = asSInt(_io_v_output_out_T_2770) @[Valu.scala 131:36]
    node _io_v_output_out_T_2772 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2773 = mux(_io_v_output_out_T_2772, _io_v_output_out_T_2762, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2774 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2775 = mux(_io_v_output_out_T_2774, _io_v_output_out_T_2765, _io_v_output_out_T_2773) @[Mux.scala 81:58]
    node _io_v_output_out_T_2776 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2777 = mux(_io_v_output_out_T_2776, _io_v_output_out_T_2767, _io_v_output_out_T_2775) @[Mux.scala 81:58]
    node _io_v_output_out_T_2778 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2779 = mux(_io_v_output_out_T_2778, _io_v_output_out_T_2769, _io_v_output_out_T_2777) @[Mux.scala 81:58]
    node _io_v_output_out_T_2780 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2781 = mux(_io_v_output_out_T_2780, _io_v_output_out_T_2771, _io_v_output_out_T_2779) @[Mux.scala 81:58]
    node _io_v_output_out_T_2782 = mux(_io_v_output_out_T_2759, asSInt(UInt<1>("h1")), _io_v_output_out_T_2781) @[Valu.scala 123:36]
    node _io_v_output_out_T_2783 = mux(_io_v_output_out_T_2753, sew_16_vd_0, _io_v_output_out_T_2782) @[Valu.scala 122:32]
    node _io_v_output_out_T_2784 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2785 = geq(UInt<1>("h0"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2786 = and(_io_v_output_out_T_2784, _io_v_output_out_T_2785) @[Valu.scala 136:28]
    node _io_v_output_out_T_2787 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2788 = and(_io_v_output_out_T_2786, _io_v_output_out_T_2787) @[Valu.scala 136:44]
    node _io_v_output_out_T_2789 = mux(_io_v_output_out_T_2788, sew_16_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2790 = mux(_io_v_output_out_T_2747, _io_v_output_out_T_2783, _io_v_output_out_T_2789) @[Valu.scala 121:11]
    node io_v_output_out_0_7 = mux(_io_v_output_out_T_2744, sew_16_vd_0, _io_v_output_out_T_2790) @[Valu.scala 120:11]
    node _io_v_output_out_T_2791 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2792 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2793 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2794 = and(_io_v_output_out_T_2792, _io_v_output_out_T_2793) @[Valu.scala 121:29]
    node _io_v_output_out_T_2795 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2796 = bits(io_vs0, 1, 1) @[Valu.scala 122:56]
    node _io_v_output_out_T_2797 = eq(_io_v_output_out_T_2796, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2798 = and(_io_v_output_out_T_2795, _io_v_output_out_T_2797) @[Valu.scala 122:47]
    node _io_v_output_out_T_2799 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2800 = and(_io_v_output_out_T_2798, _io_v_output_out_T_2799) @[Valu.scala 122:68]
    node _io_v_output_out_T_2801 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2802 = bits(io_vs0, 1, 1) @[Valu.scala 123:60]
    node _io_v_output_out_T_2803 = eq(_io_v_output_out_T_2802, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2804 = and(_io_v_output_out_T_2801, _io_v_output_out_T_2803) @[Valu.scala 123:51]
    node _io_v_output_out_T_2805 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2806 = and(_io_v_output_out_T_2804, _io_v_output_out_T_2805) @[Valu.scala 123:72]
    node _io_v_output_out_T_2807 = add(sew_16_b_1, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2808 = tail(_io_v_output_out_T_2807, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2809 = asSInt(_io_v_output_out_T_2808) @[Valu.scala 127:37]
    node _io_v_output_out_T_2810 = sub(imm_3, sew_16_b_1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2811 = tail(_io_v_output_out_T_2810, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2812 = asSInt(_io_v_output_out_T_2811) @[Valu.scala 128:33]
    node _io_v_output_out_T_2813 = and(sew_16_b_1, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_2814 = asSInt(_io_v_output_out_T_2813) @[Valu.scala 129:36]
    node _io_v_output_out_T_2815 = or(sew_16_b_1, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_2816 = asSInt(_io_v_output_out_T_2815) @[Valu.scala 130:35]
    node _io_v_output_out_T_2817 = xor(sew_16_b_1, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_2818 = asSInt(_io_v_output_out_T_2817) @[Valu.scala 131:36]
    node _io_v_output_out_T_2819 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2820 = mux(_io_v_output_out_T_2819, _io_v_output_out_T_2809, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2821 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2822 = mux(_io_v_output_out_T_2821, _io_v_output_out_T_2812, _io_v_output_out_T_2820) @[Mux.scala 81:58]
    node _io_v_output_out_T_2823 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2824 = mux(_io_v_output_out_T_2823, _io_v_output_out_T_2814, _io_v_output_out_T_2822) @[Mux.scala 81:58]
    node _io_v_output_out_T_2825 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2826 = mux(_io_v_output_out_T_2825, _io_v_output_out_T_2816, _io_v_output_out_T_2824) @[Mux.scala 81:58]
    node _io_v_output_out_T_2827 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2828 = mux(_io_v_output_out_T_2827, _io_v_output_out_T_2818, _io_v_output_out_T_2826) @[Mux.scala 81:58]
    node _io_v_output_out_T_2829 = mux(_io_v_output_out_T_2806, asSInt(UInt<1>("h1")), _io_v_output_out_T_2828) @[Valu.scala 123:36]
    node _io_v_output_out_T_2830 = mux(_io_v_output_out_T_2800, sew_16_vd_1, _io_v_output_out_T_2829) @[Valu.scala 122:32]
    node _io_v_output_out_T_2831 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2832 = geq(UInt<1>("h1"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2833 = and(_io_v_output_out_T_2831, _io_v_output_out_T_2832) @[Valu.scala 136:28]
    node _io_v_output_out_T_2834 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2835 = and(_io_v_output_out_T_2833, _io_v_output_out_T_2834) @[Valu.scala 136:44]
    node _io_v_output_out_T_2836 = mux(_io_v_output_out_T_2835, sew_16_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2837 = mux(_io_v_output_out_T_2794, _io_v_output_out_T_2830, _io_v_output_out_T_2836) @[Valu.scala 121:11]
    node io_v_output_out_1_7 = mux(_io_v_output_out_T_2791, sew_16_vd_1, _io_v_output_out_T_2837) @[Valu.scala 120:11]
    node _io_v_output_out_T_2838 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2839 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2840 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2841 = and(_io_v_output_out_T_2839, _io_v_output_out_T_2840) @[Valu.scala 121:29]
    node _io_v_output_out_T_2842 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2843 = bits(io_vs0, 2, 2) @[Valu.scala 122:56]
    node _io_v_output_out_T_2844 = eq(_io_v_output_out_T_2843, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2845 = and(_io_v_output_out_T_2842, _io_v_output_out_T_2844) @[Valu.scala 122:47]
    node _io_v_output_out_T_2846 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2847 = and(_io_v_output_out_T_2845, _io_v_output_out_T_2846) @[Valu.scala 122:68]
    node _io_v_output_out_T_2848 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2849 = bits(io_vs0, 2, 2) @[Valu.scala 123:60]
    node _io_v_output_out_T_2850 = eq(_io_v_output_out_T_2849, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2851 = and(_io_v_output_out_T_2848, _io_v_output_out_T_2850) @[Valu.scala 123:51]
    node _io_v_output_out_T_2852 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2853 = and(_io_v_output_out_T_2851, _io_v_output_out_T_2852) @[Valu.scala 123:72]
    node _io_v_output_out_T_2854 = add(sew_16_b_2, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2855 = tail(_io_v_output_out_T_2854, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2856 = asSInt(_io_v_output_out_T_2855) @[Valu.scala 127:37]
    node _io_v_output_out_T_2857 = sub(imm_3, sew_16_b_2) @[Valu.scala 128:33]
    node _io_v_output_out_T_2858 = tail(_io_v_output_out_T_2857, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2859 = asSInt(_io_v_output_out_T_2858) @[Valu.scala 128:33]
    node _io_v_output_out_T_2860 = and(sew_16_b_2, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_2861 = asSInt(_io_v_output_out_T_2860) @[Valu.scala 129:36]
    node _io_v_output_out_T_2862 = or(sew_16_b_2, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_2863 = asSInt(_io_v_output_out_T_2862) @[Valu.scala 130:35]
    node _io_v_output_out_T_2864 = xor(sew_16_b_2, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_2865 = asSInt(_io_v_output_out_T_2864) @[Valu.scala 131:36]
    node _io_v_output_out_T_2866 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2867 = mux(_io_v_output_out_T_2866, _io_v_output_out_T_2856, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2868 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2869 = mux(_io_v_output_out_T_2868, _io_v_output_out_T_2859, _io_v_output_out_T_2867) @[Mux.scala 81:58]
    node _io_v_output_out_T_2870 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2871 = mux(_io_v_output_out_T_2870, _io_v_output_out_T_2861, _io_v_output_out_T_2869) @[Mux.scala 81:58]
    node _io_v_output_out_T_2872 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2873 = mux(_io_v_output_out_T_2872, _io_v_output_out_T_2863, _io_v_output_out_T_2871) @[Mux.scala 81:58]
    node _io_v_output_out_T_2874 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2875 = mux(_io_v_output_out_T_2874, _io_v_output_out_T_2865, _io_v_output_out_T_2873) @[Mux.scala 81:58]
    node _io_v_output_out_T_2876 = mux(_io_v_output_out_T_2853, asSInt(UInt<1>("h1")), _io_v_output_out_T_2875) @[Valu.scala 123:36]
    node _io_v_output_out_T_2877 = mux(_io_v_output_out_T_2847, sew_16_vd_2, _io_v_output_out_T_2876) @[Valu.scala 122:32]
    node _io_v_output_out_T_2878 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2879 = geq(UInt<2>("h2"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2880 = and(_io_v_output_out_T_2878, _io_v_output_out_T_2879) @[Valu.scala 136:28]
    node _io_v_output_out_T_2881 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2882 = and(_io_v_output_out_T_2880, _io_v_output_out_T_2881) @[Valu.scala 136:44]
    node _io_v_output_out_T_2883 = mux(_io_v_output_out_T_2882, sew_16_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2884 = mux(_io_v_output_out_T_2841, _io_v_output_out_T_2877, _io_v_output_out_T_2883) @[Valu.scala 121:11]
    node io_v_output_out_2_5 = mux(_io_v_output_out_T_2838, sew_16_vd_2, _io_v_output_out_T_2884) @[Valu.scala 120:11]
    node _io_v_output_out_T_2885 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2886 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2887 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2888 = and(_io_v_output_out_T_2886, _io_v_output_out_T_2887) @[Valu.scala 121:29]
    node _io_v_output_out_T_2889 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2890 = bits(io_vs0, 3, 3) @[Valu.scala 122:56]
    node _io_v_output_out_T_2891 = eq(_io_v_output_out_T_2890, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2892 = and(_io_v_output_out_T_2889, _io_v_output_out_T_2891) @[Valu.scala 122:47]
    node _io_v_output_out_T_2893 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2894 = and(_io_v_output_out_T_2892, _io_v_output_out_T_2893) @[Valu.scala 122:68]
    node _io_v_output_out_T_2895 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2896 = bits(io_vs0, 3, 3) @[Valu.scala 123:60]
    node _io_v_output_out_T_2897 = eq(_io_v_output_out_T_2896, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2898 = and(_io_v_output_out_T_2895, _io_v_output_out_T_2897) @[Valu.scala 123:51]
    node _io_v_output_out_T_2899 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2900 = and(_io_v_output_out_T_2898, _io_v_output_out_T_2899) @[Valu.scala 123:72]
    node _io_v_output_out_T_2901 = add(sew_16_b_3, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2902 = tail(_io_v_output_out_T_2901, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2903 = asSInt(_io_v_output_out_T_2902) @[Valu.scala 127:37]
    node _io_v_output_out_T_2904 = sub(imm_3, sew_16_b_3) @[Valu.scala 128:33]
    node _io_v_output_out_T_2905 = tail(_io_v_output_out_T_2904, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2906 = asSInt(_io_v_output_out_T_2905) @[Valu.scala 128:33]
    node _io_v_output_out_T_2907 = and(sew_16_b_3, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_2908 = asSInt(_io_v_output_out_T_2907) @[Valu.scala 129:36]
    node _io_v_output_out_T_2909 = or(sew_16_b_3, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_2910 = asSInt(_io_v_output_out_T_2909) @[Valu.scala 130:35]
    node _io_v_output_out_T_2911 = xor(sew_16_b_3, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_2912 = asSInt(_io_v_output_out_T_2911) @[Valu.scala 131:36]
    node _io_v_output_out_T_2913 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2914 = mux(_io_v_output_out_T_2913, _io_v_output_out_T_2903, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2915 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2916 = mux(_io_v_output_out_T_2915, _io_v_output_out_T_2906, _io_v_output_out_T_2914) @[Mux.scala 81:58]
    node _io_v_output_out_T_2917 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2918 = mux(_io_v_output_out_T_2917, _io_v_output_out_T_2908, _io_v_output_out_T_2916) @[Mux.scala 81:58]
    node _io_v_output_out_T_2919 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2920 = mux(_io_v_output_out_T_2919, _io_v_output_out_T_2910, _io_v_output_out_T_2918) @[Mux.scala 81:58]
    node _io_v_output_out_T_2921 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2922 = mux(_io_v_output_out_T_2921, _io_v_output_out_T_2912, _io_v_output_out_T_2920) @[Mux.scala 81:58]
    node _io_v_output_out_T_2923 = mux(_io_v_output_out_T_2900, asSInt(UInt<1>("h1")), _io_v_output_out_T_2922) @[Valu.scala 123:36]
    node _io_v_output_out_T_2924 = mux(_io_v_output_out_T_2894, sew_16_vd_3, _io_v_output_out_T_2923) @[Valu.scala 122:32]
    node _io_v_output_out_T_2925 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2926 = geq(UInt<2>("h3"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2927 = and(_io_v_output_out_T_2925, _io_v_output_out_T_2926) @[Valu.scala 136:28]
    node _io_v_output_out_T_2928 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2929 = and(_io_v_output_out_T_2927, _io_v_output_out_T_2928) @[Valu.scala 136:44]
    node _io_v_output_out_T_2930 = mux(_io_v_output_out_T_2929, sew_16_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2931 = mux(_io_v_output_out_T_2888, _io_v_output_out_T_2924, _io_v_output_out_T_2930) @[Valu.scala 121:11]
    node io_v_output_out_3_5 = mux(_io_v_output_out_T_2885, sew_16_vd_3, _io_v_output_out_T_2931) @[Valu.scala 120:11]
    node _io_v_output_out_T_2932 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2933 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2934 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2935 = and(_io_v_output_out_T_2933, _io_v_output_out_T_2934) @[Valu.scala 121:29]
    node _io_v_output_out_T_2936 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2937 = bits(io_vs0, 4, 4) @[Valu.scala 122:56]
    node _io_v_output_out_T_2938 = eq(_io_v_output_out_T_2937, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2939 = and(_io_v_output_out_T_2936, _io_v_output_out_T_2938) @[Valu.scala 122:47]
    node _io_v_output_out_T_2940 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2941 = and(_io_v_output_out_T_2939, _io_v_output_out_T_2940) @[Valu.scala 122:68]
    node _io_v_output_out_T_2942 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2943 = bits(io_vs0, 4, 4) @[Valu.scala 123:60]
    node _io_v_output_out_T_2944 = eq(_io_v_output_out_T_2943, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2945 = and(_io_v_output_out_T_2942, _io_v_output_out_T_2944) @[Valu.scala 123:51]
    node _io_v_output_out_T_2946 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2947 = and(_io_v_output_out_T_2945, _io_v_output_out_T_2946) @[Valu.scala 123:72]
    node _io_v_output_out_T_2948 = add(sew_16_b_4, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2949 = tail(_io_v_output_out_T_2948, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2950 = asSInt(_io_v_output_out_T_2949) @[Valu.scala 127:37]
    node _io_v_output_out_T_2951 = sub(imm_3, sew_16_b_4) @[Valu.scala 128:33]
    node _io_v_output_out_T_2952 = tail(_io_v_output_out_T_2951, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_2953 = asSInt(_io_v_output_out_T_2952) @[Valu.scala 128:33]
    node _io_v_output_out_T_2954 = and(sew_16_b_4, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_2955 = asSInt(_io_v_output_out_T_2954) @[Valu.scala 129:36]
    node _io_v_output_out_T_2956 = or(sew_16_b_4, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_2957 = asSInt(_io_v_output_out_T_2956) @[Valu.scala 130:35]
    node _io_v_output_out_T_2958 = xor(sew_16_b_4, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_2959 = asSInt(_io_v_output_out_T_2958) @[Valu.scala 131:36]
    node _io_v_output_out_T_2960 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2961 = mux(_io_v_output_out_T_2960, _io_v_output_out_T_2950, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_2962 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2963 = mux(_io_v_output_out_T_2962, _io_v_output_out_T_2953, _io_v_output_out_T_2961) @[Mux.scala 81:58]
    node _io_v_output_out_T_2964 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2965 = mux(_io_v_output_out_T_2964, _io_v_output_out_T_2955, _io_v_output_out_T_2963) @[Mux.scala 81:58]
    node _io_v_output_out_T_2966 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2967 = mux(_io_v_output_out_T_2966, _io_v_output_out_T_2957, _io_v_output_out_T_2965) @[Mux.scala 81:58]
    node _io_v_output_out_T_2968 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_2969 = mux(_io_v_output_out_T_2968, _io_v_output_out_T_2959, _io_v_output_out_T_2967) @[Mux.scala 81:58]
    node _io_v_output_out_T_2970 = mux(_io_v_output_out_T_2947, asSInt(UInt<1>("h1")), _io_v_output_out_T_2969) @[Valu.scala 123:36]
    node _io_v_output_out_T_2971 = mux(_io_v_output_out_T_2941, sew_16_vd_4, _io_v_output_out_T_2970) @[Valu.scala 122:32]
    node _io_v_output_out_T_2972 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_2973 = geq(UInt<3>("h4"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_2974 = and(_io_v_output_out_T_2972, _io_v_output_out_T_2973) @[Valu.scala 136:28]
    node _io_v_output_out_T_2975 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_2976 = and(_io_v_output_out_T_2974, _io_v_output_out_T_2975) @[Valu.scala 136:44]
    node _io_v_output_out_T_2977 = mux(_io_v_output_out_T_2976, sew_16_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_2978 = mux(_io_v_output_out_T_2935, _io_v_output_out_T_2971, _io_v_output_out_T_2977) @[Valu.scala 121:11]
    node io_v_output_out_4_3 = mux(_io_v_output_out_T_2932, sew_16_vd_4, _io_v_output_out_T_2978) @[Valu.scala 120:11]
    node _io_v_output_out_T_2979 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_2980 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_2981 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_2982 = and(_io_v_output_out_T_2980, _io_v_output_out_T_2981) @[Valu.scala 121:29]
    node _io_v_output_out_T_2983 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_2984 = bits(io_vs0, 5, 5) @[Valu.scala 122:56]
    node _io_v_output_out_T_2985 = eq(_io_v_output_out_T_2984, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_2986 = and(_io_v_output_out_T_2983, _io_v_output_out_T_2985) @[Valu.scala 122:47]
    node _io_v_output_out_T_2987 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_2988 = and(_io_v_output_out_T_2986, _io_v_output_out_T_2987) @[Valu.scala 122:68]
    node _io_v_output_out_T_2989 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_2990 = bits(io_vs0, 5, 5) @[Valu.scala 123:60]
    node _io_v_output_out_T_2991 = eq(_io_v_output_out_T_2990, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_2992 = and(_io_v_output_out_T_2989, _io_v_output_out_T_2991) @[Valu.scala 123:51]
    node _io_v_output_out_T_2993 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_2994 = and(_io_v_output_out_T_2992, _io_v_output_out_T_2993) @[Valu.scala 123:72]
    node _io_v_output_out_T_2995 = add(sew_16_b_5, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_2996 = tail(_io_v_output_out_T_2995, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_2997 = asSInt(_io_v_output_out_T_2996) @[Valu.scala 127:37]
    node _io_v_output_out_T_2998 = sub(imm_3, sew_16_b_5) @[Valu.scala 128:33]
    node _io_v_output_out_T_2999 = tail(_io_v_output_out_T_2998, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_3000 = asSInt(_io_v_output_out_T_2999) @[Valu.scala 128:33]
    node _io_v_output_out_T_3001 = and(sew_16_b_5, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_3002 = asSInt(_io_v_output_out_T_3001) @[Valu.scala 129:36]
    node _io_v_output_out_T_3003 = or(sew_16_b_5, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_3004 = asSInt(_io_v_output_out_T_3003) @[Valu.scala 130:35]
    node _io_v_output_out_T_3005 = xor(sew_16_b_5, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_3006 = asSInt(_io_v_output_out_T_3005) @[Valu.scala 131:36]
    node _io_v_output_out_T_3007 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3008 = mux(_io_v_output_out_T_3007, _io_v_output_out_T_2997, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3009 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3010 = mux(_io_v_output_out_T_3009, _io_v_output_out_T_3000, _io_v_output_out_T_3008) @[Mux.scala 81:58]
    node _io_v_output_out_T_3011 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3012 = mux(_io_v_output_out_T_3011, _io_v_output_out_T_3002, _io_v_output_out_T_3010) @[Mux.scala 81:58]
    node _io_v_output_out_T_3013 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3014 = mux(_io_v_output_out_T_3013, _io_v_output_out_T_3004, _io_v_output_out_T_3012) @[Mux.scala 81:58]
    node _io_v_output_out_T_3015 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3016 = mux(_io_v_output_out_T_3015, _io_v_output_out_T_3006, _io_v_output_out_T_3014) @[Mux.scala 81:58]
    node _io_v_output_out_T_3017 = mux(_io_v_output_out_T_2994, asSInt(UInt<1>("h1")), _io_v_output_out_T_3016) @[Valu.scala 123:36]
    node _io_v_output_out_T_3018 = mux(_io_v_output_out_T_2988, sew_16_vd_5, _io_v_output_out_T_3017) @[Valu.scala 122:32]
    node _io_v_output_out_T_3019 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_3020 = geq(UInt<3>("h5"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_3021 = and(_io_v_output_out_T_3019, _io_v_output_out_T_3020) @[Valu.scala 136:28]
    node _io_v_output_out_T_3022 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_3023 = and(_io_v_output_out_T_3021, _io_v_output_out_T_3022) @[Valu.scala 136:44]
    node _io_v_output_out_T_3024 = mux(_io_v_output_out_T_3023, sew_16_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_3025 = mux(_io_v_output_out_T_2982, _io_v_output_out_T_3018, _io_v_output_out_T_3024) @[Valu.scala 121:11]
    node io_v_output_out_5_3 = mux(_io_v_output_out_T_2979, sew_16_vd_5, _io_v_output_out_T_3025) @[Valu.scala 120:11]
    node _io_v_output_out_T_3026 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_3027 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_3028 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_3029 = and(_io_v_output_out_T_3027, _io_v_output_out_T_3028) @[Valu.scala 121:29]
    node _io_v_output_out_T_3030 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_3031 = bits(io_vs0, 6, 6) @[Valu.scala 122:56]
    node _io_v_output_out_T_3032 = eq(_io_v_output_out_T_3031, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_3033 = and(_io_v_output_out_T_3030, _io_v_output_out_T_3032) @[Valu.scala 122:47]
    node _io_v_output_out_T_3034 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_3035 = and(_io_v_output_out_T_3033, _io_v_output_out_T_3034) @[Valu.scala 122:68]
    node _io_v_output_out_T_3036 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_3037 = bits(io_vs0, 6, 6) @[Valu.scala 123:60]
    node _io_v_output_out_T_3038 = eq(_io_v_output_out_T_3037, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_3039 = and(_io_v_output_out_T_3036, _io_v_output_out_T_3038) @[Valu.scala 123:51]
    node _io_v_output_out_T_3040 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_3041 = and(_io_v_output_out_T_3039, _io_v_output_out_T_3040) @[Valu.scala 123:72]
    node _io_v_output_out_T_3042 = add(sew_16_b_6, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_3043 = tail(_io_v_output_out_T_3042, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_3044 = asSInt(_io_v_output_out_T_3043) @[Valu.scala 127:37]
    node _io_v_output_out_T_3045 = sub(imm_3, sew_16_b_6) @[Valu.scala 128:33]
    node _io_v_output_out_T_3046 = tail(_io_v_output_out_T_3045, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_3047 = asSInt(_io_v_output_out_T_3046) @[Valu.scala 128:33]
    node _io_v_output_out_T_3048 = and(sew_16_b_6, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_3049 = asSInt(_io_v_output_out_T_3048) @[Valu.scala 129:36]
    node _io_v_output_out_T_3050 = or(sew_16_b_6, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_3051 = asSInt(_io_v_output_out_T_3050) @[Valu.scala 130:35]
    node _io_v_output_out_T_3052 = xor(sew_16_b_6, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_3053 = asSInt(_io_v_output_out_T_3052) @[Valu.scala 131:36]
    node _io_v_output_out_T_3054 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3055 = mux(_io_v_output_out_T_3054, _io_v_output_out_T_3044, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3056 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3057 = mux(_io_v_output_out_T_3056, _io_v_output_out_T_3047, _io_v_output_out_T_3055) @[Mux.scala 81:58]
    node _io_v_output_out_T_3058 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3059 = mux(_io_v_output_out_T_3058, _io_v_output_out_T_3049, _io_v_output_out_T_3057) @[Mux.scala 81:58]
    node _io_v_output_out_T_3060 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3061 = mux(_io_v_output_out_T_3060, _io_v_output_out_T_3051, _io_v_output_out_T_3059) @[Mux.scala 81:58]
    node _io_v_output_out_T_3062 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3063 = mux(_io_v_output_out_T_3062, _io_v_output_out_T_3053, _io_v_output_out_T_3061) @[Mux.scala 81:58]
    node _io_v_output_out_T_3064 = mux(_io_v_output_out_T_3041, asSInt(UInt<1>("h1")), _io_v_output_out_T_3063) @[Valu.scala 123:36]
    node _io_v_output_out_T_3065 = mux(_io_v_output_out_T_3035, sew_16_vd_6, _io_v_output_out_T_3064) @[Valu.scala 122:32]
    node _io_v_output_out_T_3066 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_3067 = geq(UInt<3>("h6"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_3068 = and(_io_v_output_out_T_3066, _io_v_output_out_T_3067) @[Valu.scala 136:28]
    node _io_v_output_out_T_3069 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_3070 = and(_io_v_output_out_T_3068, _io_v_output_out_T_3069) @[Valu.scala 136:44]
    node _io_v_output_out_T_3071 = mux(_io_v_output_out_T_3070, sew_16_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_3072 = mux(_io_v_output_out_T_3029, _io_v_output_out_T_3065, _io_v_output_out_T_3071) @[Valu.scala 121:11]
    node io_v_output_out_6_3 = mux(_io_v_output_out_T_3026, sew_16_vd_6, _io_v_output_out_T_3072) @[Valu.scala 120:11]
    node _io_v_output_out_T_3073 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 120:16]
    node _io_v_output_out_T_3074 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 121:16]
    node _io_v_output_out_T_3075 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 121:36]
    node _io_v_output_out_T_3076 = and(_io_v_output_out_T_3074, _io_v_output_out_T_3075) @[Valu.scala 121:29]
    node _io_v_output_out_T_3077 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 122:39]
    node _io_v_output_out_T_3078 = bits(io_vs0, 7, 7) @[Valu.scala 122:56]
    node _io_v_output_out_T_3079 = eq(_io_v_output_out_T_3078, UInt<1>("h0")) @[Valu.scala 122:60]
    node _io_v_output_out_T_3080 = and(_io_v_output_out_T_3077, _io_v_output_out_T_3079) @[Valu.scala 122:47]
    node _io_v_output_out_T_3081 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 122:78]
    node _io_v_output_out_T_3082 = and(_io_v_output_out_T_3080, _io_v_output_out_T_3081) @[Valu.scala 122:68]
    node _io_v_output_out_T_3083 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 123:43]
    node _io_v_output_out_T_3084 = bits(io_vs0, 7, 7) @[Valu.scala 123:60]
    node _io_v_output_out_T_3085 = eq(_io_v_output_out_T_3084, UInt<1>("h0")) @[Valu.scala 123:64]
    node _io_v_output_out_T_3086 = and(_io_v_output_out_T_3083, _io_v_output_out_T_3085) @[Valu.scala 123:51]
    node _io_v_output_out_T_3087 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 123:82]
    node _io_v_output_out_T_3088 = and(_io_v_output_out_T_3086, _io_v_output_out_T_3087) @[Valu.scala 123:72]
    node _io_v_output_out_T_3089 = add(sew_16_b_7, imm_3) @[Valu.scala 127:37]
    node _io_v_output_out_T_3090 = tail(_io_v_output_out_T_3089, 1) @[Valu.scala 127:37]
    node _io_v_output_out_T_3091 = asSInt(_io_v_output_out_T_3090) @[Valu.scala 127:37]
    node _io_v_output_out_T_3092 = sub(imm_3, sew_16_b_7) @[Valu.scala 128:33]
    node _io_v_output_out_T_3093 = tail(_io_v_output_out_T_3092, 1) @[Valu.scala 128:33]
    node _io_v_output_out_T_3094 = asSInt(_io_v_output_out_T_3093) @[Valu.scala 128:33]
    node _io_v_output_out_T_3095 = and(sew_16_b_7, imm_3) @[Valu.scala 129:36]
    node _io_v_output_out_T_3096 = asSInt(_io_v_output_out_T_3095) @[Valu.scala 129:36]
    node _io_v_output_out_T_3097 = or(sew_16_b_7, imm_3) @[Valu.scala 130:35]
    node _io_v_output_out_T_3098 = asSInt(_io_v_output_out_T_3097) @[Valu.scala 130:35]
    node _io_v_output_out_T_3099 = xor(sew_16_b_7, imm_3) @[Valu.scala 131:36]
    node _io_v_output_out_T_3100 = asSInt(_io_v_output_out_T_3099) @[Valu.scala 131:36]
    node _io_v_output_out_T_3101 = eq(UInt<2>("h3"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3102 = mux(_io_v_output_out_T_3101, _io_v_output_out_T_3091, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3103 = eq(UInt<5>("h1b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3104 = mux(_io_v_output_out_T_3103, _io_v_output_out_T_3094, _io_v_output_out_T_3102) @[Mux.scala 81:58]
    node _io_v_output_out_T_3105 = eq(UInt<7>("h4b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3106 = mux(_io_v_output_out_T_3105, _io_v_output_out_T_3096, _io_v_output_out_T_3104) @[Mux.scala 81:58]
    node _io_v_output_out_T_3107 = eq(UInt<6>("h2b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3108 = mux(_io_v_output_out_T_3107, _io_v_output_out_T_3098, _io_v_output_out_T_3106) @[Mux.scala 81:58]
    node _io_v_output_out_T_3109 = eq(UInt<7>("h5b"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3110 = mux(_io_v_output_out_T_3109, _io_v_output_out_T_3100, _io_v_output_out_T_3108) @[Mux.scala 81:58]
    node _io_v_output_out_T_3111 = mux(_io_v_output_out_T_3088, asSInt(UInt<1>("h1")), _io_v_output_out_T_3110) @[Valu.scala 123:36]
    node _io_v_output_out_T_3112 = mux(_io_v_output_out_T_3082, sew_16_vd_7, _io_v_output_out_T_3111) @[Valu.scala 122:32]
    node _io_v_output_out_T_3113 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 136:20]
    node _io_v_output_out_T_3114 = geq(UInt<3>("h7"), io_vl) @[Valu.scala 136:35]
    node _io_v_output_out_T_3115 = and(_io_v_output_out_T_3113, _io_v_output_out_T_3114) @[Valu.scala 136:28]
    node _io_v_output_out_T_3116 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 136:51]
    node _io_v_output_out_T_3117 = and(_io_v_output_out_T_3115, _io_v_output_out_T_3116) @[Valu.scala 136:44]
    node _io_v_output_out_T_3118 = mux(_io_v_output_out_T_3117, sew_16_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 136:12]
    node _io_v_output_out_T_3119 = mux(_io_v_output_out_T_3076, _io_v_output_out_T_3112, _io_v_output_out_T_3118) @[Valu.scala 121:11]
    node io_v_output_out_7_3 = mux(_io_v_output_out_T_3073, sew_16_vd_7, _io_v_output_out_T_3119) @[Valu.scala 120:11]
    node io_v_output_lo_lo_lo_3 = asUInt(io_v_output_out_0_7) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_3 = asUInt(io_v_output_out_1_7) @[Cat.scala 33:92]
    node io_v_output_lo_lo_5 = cat(io_v_output_lo_lo_hi_3, io_v_output_lo_lo_lo_3) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_3 = asUInt(io_v_output_out_2_5) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_3 = asUInt(io_v_output_out_3_5) @[Cat.scala 33:92]
    node io_v_output_lo_hi_5 = cat(io_v_output_lo_hi_hi_3, io_v_output_lo_hi_lo_3) @[Cat.scala 33:92]
    node io_v_output_lo_7 = cat(io_v_output_lo_hi_5, io_v_output_lo_lo_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_3 = asUInt(io_v_output_out_4_3) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_3 = asUInt(io_v_output_out_5_3) @[Cat.scala 33:92]
    node io_v_output_hi_lo_5 = cat(io_v_output_hi_lo_hi_3, io_v_output_hi_lo_lo_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_3 = asUInt(io_v_output_out_6_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_3 = asUInt(io_v_output_out_7_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_5 = cat(io_v_output_hi_hi_hi_3, io_v_output_hi_hi_lo_3) @[Cat.scala 33:92]
    node io_v_output_hi_7 = cat(io_v_output_hi_hi_5, io_v_output_hi_lo_5) @[Cat.scala 33:92]
    node _io_v_output_T_14 = cat(io_v_output_hi_7, io_v_output_lo_7) @[Cat.scala 33:92]
    node _io_v_output_T_15 = asSInt(_io_v_output_T_14) @[Valu.scala 139:24]
    node _T_32 = eq(io_sew, UInt<2>("h3")) @[Valu.scala 224:26]
    node _T_33 = bits(io_aluc, 2, 0) @[Valu.scala 224:49]
    node _T_34 = eq(_T_33, UInt<3>("h4")) @[Valu.scala 224:55]
    node _T_35 = and(_T_32, _T_34) @[Valu.scala 224:39]
    node imm_lo_1 = asUInt(io_in_A) @[Cat.scala 33:92]
    node imm_hi_1 = asUInt(asSInt(UInt<32>("h0"))) @[Cat.scala 33:92]
    node _imm_T_4 = cat(imm_hi_1, imm_lo_1) @[Cat.scala 33:92]
    node imm_4 = asSInt(_imm_T_4) @[Valu.scala 225:55]
    node _io_v_output_out_T_3120 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3121 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3122 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3123 = and(_io_v_output_out_T_3121, _io_v_output_out_T_3122) @[Valu.scala 145:29]
    node _io_v_output_out_T_3124 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3125 = bits(io_vs0, 0, 0) @[Valu.scala 146:56]
    node _io_v_output_out_T_3126 = eq(_io_v_output_out_T_3125, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3127 = and(_io_v_output_out_T_3124, _io_v_output_out_T_3126) @[Valu.scala 146:47]
    node _io_v_output_out_T_3128 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3129 = and(_io_v_output_out_T_3127, _io_v_output_out_T_3128) @[Valu.scala 146:68]
    node _io_v_output_out_T_3130 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3131 = bits(io_vs0, 0, 0) @[Valu.scala 147:60]
    node _io_v_output_out_T_3132 = eq(_io_v_output_out_T_3131, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3133 = and(_io_v_output_out_T_3130, _io_v_output_out_T_3132) @[Valu.scala 147:51]
    node _io_v_output_out_T_3134 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3135 = and(_io_v_output_out_T_3133, _io_v_output_out_T_3134) @[Valu.scala 147:72]
    node _io_v_output_out_T_3136 = add(sew_64_b_0, imm_4) @[Valu.scala 151:37]
    node _io_v_output_out_T_3137 = tail(_io_v_output_out_T_3136, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3138 = asSInt(_io_v_output_out_T_3137) @[Valu.scala 151:37]
    node _io_v_output_out_T_3139 = sub(sew_64_b_0, imm_4) @[Valu.scala 152:37]
    node _io_v_output_out_T_3140 = tail(_io_v_output_out_T_3139, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3141 = asSInt(_io_v_output_out_T_3140) @[Valu.scala 152:37]
    node _io_v_output_out_T_3142 = sub(imm_4, sew_64_b_0) @[Valu.scala 153:33]
    node _io_v_output_out_T_3143 = tail(_io_v_output_out_T_3142, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3144 = asSInt(_io_v_output_out_T_3143) @[Valu.scala 153:33]
    node _io_v_output_out_T_3145 = and(sew_64_b_0, imm_4) @[Valu.scala 154:36]
    node _io_v_output_out_T_3146 = asSInt(_io_v_output_out_T_3145) @[Valu.scala 154:36]
    node _io_v_output_out_T_3147 = or(sew_64_b_0, imm_4) @[Valu.scala 155:35]
    node _io_v_output_out_T_3148 = asSInt(_io_v_output_out_T_3147) @[Valu.scala 155:35]
    node _io_v_output_out_T_3149 = xor(sew_64_b_0, imm_4) @[Valu.scala 156:36]
    node _io_v_output_out_T_3150 = asSInt(_io_v_output_out_T_3149) @[Valu.scala 156:36]
    node _io_v_output_out_T_3151 = asUInt(imm_4) @[Valu.scala 157:36]
    node _io_v_output_out_T_3152 = asUInt(sew_64_b_0) @[Valu.scala 157:54]
    node _io_v_output_out_T_3153 = leq(_io_v_output_out_T_3151, _io_v_output_out_T_3152) @[Valu.scala 157:43]
    node _io_v_output_out_T_3154 = mux(_io_v_output_out_T_3153, imm_4, sew_64_b_0) @[Valu.scala 157:31]
    node _io_v_output_out_T_3155 = leq(imm_4, sew_64_b_0) @[Valu.scala 158:35]
    node _io_v_output_out_T_3156 = mux(_io_v_output_out_T_3155, imm_4, sew_64_b_0) @[Valu.scala 158:30]
    node _io_v_output_out_T_3157 = asUInt(imm_4) @[Valu.scala 159:36]
    node _io_v_output_out_T_3158 = asUInt(sew_64_b_0) @[Valu.scala 159:54]
    node _io_v_output_out_T_3159 = geq(_io_v_output_out_T_3157, _io_v_output_out_T_3158) @[Valu.scala 159:43]
    node _io_v_output_out_T_3160 = mux(_io_v_output_out_T_3159, imm_4, sew_64_b_0) @[Valu.scala 159:31]
    node _io_v_output_out_T_3161 = geq(imm_4, sew_64_b_0) @[Valu.scala 160:35]
    node _io_v_output_out_T_3162 = mux(_io_v_output_out_T_3161, imm_4, sew_64_b_0) @[Valu.scala 160:30]
    node _io_v_output_out_T_3163 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3164 = mux(_io_v_output_out_T_3163, _io_v_output_out_T_3138, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3165 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3166 = mux(_io_v_output_out_T_3165, _io_v_output_out_T_3141, _io_v_output_out_T_3164) @[Mux.scala 81:58]
    node _io_v_output_out_T_3167 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3168 = mux(_io_v_output_out_T_3167, _io_v_output_out_T_3144, _io_v_output_out_T_3166) @[Mux.scala 81:58]
    node _io_v_output_out_T_3169 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3170 = mux(_io_v_output_out_T_3169, _io_v_output_out_T_3146, _io_v_output_out_T_3168) @[Mux.scala 81:58]
    node _io_v_output_out_T_3171 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3172 = mux(_io_v_output_out_T_3171, _io_v_output_out_T_3148, _io_v_output_out_T_3170) @[Mux.scala 81:58]
    node _io_v_output_out_T_3173 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3174 = mux(_io_v_output_out_T_3173, _io_v_output_out_T_3150, _io_v_output_out_T_3172) @[Mux.scala 81:58]
    node _io_v_output_out_T_3175 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3176 = mux(_io_v_output_out_T_3175, _io_v_output_out_T_3154, _io_v_output_out_T_3174) @[Mux.scala 81:58]
    node _io_v_output_out_T_3177 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3178 = mux(_io_v_output_out_T_3177, _io_v_output_out_T_3156, _io_v_output_out_T_3176) @[Mux.scala 81:58]
    node _io_v_output_out_T_3179 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3180 = mux(_io_v_output_out_T_3179, _io_v_output_out_T_3160, _io_v_output_out_T_3178) @[Mux.scala 81:58]
    node _io_v_output_out_T_3181 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3182 = mux(_io_v_output_out_T_3181, _io_v_output_out_T_3162, _io_v_output_out_T_3180) @[Mux.scala 81:58]
    node _io_v_output_out_T_3183 = mux(_io_v_output_out_T_3135, asSInt(UInt<1>("h1")), _io_v_output_out_T_3182) @[Valu.scala 147:36]
    node _io_v_output_out_T_3184 = mux(_io_v_output_out_T_3129, sew_64_vd_0, _io_v_output_out_T_3183) @[Valu.scala 146:32]
    node _io_v_output_out_T_3185 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3186 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3187 = and(_io_v_output_out_T_3185, _io_v_output_out_T_3186) @[Valu.scala 164:28]
    node _io_v_output_out_T_3188 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3189 = and(_io_v_output_out_T_3187, _io_v_output_out_T_3188) @[Valu.scala 164:43]
    node _io_v_output_out_T_3190 = mux(_io_v_output_out_T_3189, sew_64_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3191 = mux(_io_v_output_out_T_3123, _io_v_output_out_T_3184, _io_v_output_out_T_3190) @[Valu.scala 145:11]
    node io_v_output_out_0_8 = mux(_io_v_output_out_T_3120, sew_64_vd_0, _io_v_output_out_T_3191) @[Valu.scala 144:11]
    node _io_v_output_out_T_3192 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3193 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3194 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3195 = and(_io_v_output_out_T_3193, _io_v_output_out_T_3194) @[Valu.scala 145:29]
    node _io_v_output_out_T_3196 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3197 = bits(io_vs0, 1, 1) @[Valu.scala 146:56]
    node _io_v_output_out_T_3198 = eq(_io_v_output_out_T_3197, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3199 = and(_io_v_output_out_T_3196, _io_v_output_out_T_3198) @[Valu.scala 146:47]
    node _io_v_output_out_T_3200 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3201 = and(_io_v_output_out_T_3199, _io_v_output_out_T_3200) @[Valu.scala 146:68]
    node _io_v_output_out_T_3202 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3203 = bits(io_vs0, 1, 1) @[Valu.scala 147:60]
    node _io_v_output_out_T_3204 = eq(_io_v_output_out_T_3203, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3205 = and(_io_v_output_out_T_3202, _io_v_output_out_T_3204) @[Valu.scala 147:51]
    node _io_v_output_out_T_3206 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3207 = and(_io_v_output_out_T_3205, _io_v_output_out_T_3206) @[Valu.scala 147:72]
    node _io_v_output_out_T_3208 = add(sew_64_b_1, imm_4) @[Valu.scala 151:37]
    node _io_v_output_out_T_3209 = tail(_io_v_output_out_T_3208, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3210 = asSInt(_io_v_output_out_T_3209) @[Valu.scala 151:37]
    node _io_v_output_out_T_3211 = sub(sew_64_b_1, imm_4) @[Valu.scala 152:37]
    node _io_v_output_out_T_3212 = tail(_io_v_output_out_T_3211, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3213 = asSInt(_io_v_output_out_T_3212) @[Valu.scala 152:37]
    node _io_v_output_out_T_3214 = sub(imm_4, sew_64_b_1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3215 = tail(_io_v_output_out_T_3214, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3216 = asSInt(_io_v_output_out_T_3215) @[Valu.scala 153:33]
    node _io_v_output_out_T_3217 = and(sew_64_b_1, imm_4) @[Valu.scala 154:36]
    node _io_v_output_out_T_3218 = asSInt(_io_v_output_out_T_3217) @[Valu.scala 154:36]
    node _io_v_output_out_T_3219 = or(sew_64_b_1, imm_4) @[Valu.scala 155:35]
    node _io_v_output_out_T_3220 = asSInt(_io_v_output_out_T_3219) @[Valu.scala 155:35]
    node _io_v_output_out_T_3221 = xor(sew_64_b_1, imm_4) @[Valu.scala 156:36]
    node _io_v_output_out_T_3222 = asSInt(_io_v_output_out_T_3221) @[Valu.scala 156:36]
    node _io_v_output_out_T_3223 = asUInt(imm_4) @[Valu.scala 157:36]
    node _io_v_output_out_T_3224 = asUInt(sew_64_b_1) @[Valu.scala 157:54]
    node _io_v_output_out_T_3225 = leq(_io_v_output_out_T_3223, _io_v_output_out_T_3224) @[Valu.scala 157:43]
    node _io_v_output_out_T_3226 = mux(_io_v_output_out_T_3225, imm_4, sew_64_b_1) @[Valu.scala 157:31]
    node _io_v_output_out_T_3227 = leq(imm_4, sew_64_b_1) @[Valu.scala 158:35]
    node _io_v_output_out_T_3228 = mux(_io_v_output_out_T_3227, imm_4, sew_64_b_1) @[Valu.scala 158:30]
    node _io_v_output_out_T_3229 = asUInt(imm_4) @[Valu.scala 159:36]
    node _io_v_output_out_T_3230 = asUInt(sew_64_b_1) @[Valu.scala 159:54]
    node _io_v_output_out_T_3231 = geq(_io_v_output_out_T_3229, _io_v_output_out_T_3230) @[Valu.scala 159:43]
    node _io_v_output_out_T_3232 = mux(_io_v_output_out_T_3231, imm_4, sew_64_b_1) @[Valu.scala 159:31]
    node _io_v_output_out_T_3233 = geq(imm_4, sew_64_b_1) @[Valu.scala 160:35]
    node _io_v_output_out_T_3234 = mux(_io_v_output_out_T_3233, imm_4, sew_64_b_1) @[Valu.scala 160:30]
    node _io_v_output_out_T_3235 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3236 = mux(_io_v_output_out_T_3235, _io_v_output_out_T_3210, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3237 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3238 = mux(_io_v_output_out_T_3237, _io_v_output_out_T_3213, _io_v_output_out_T_3236) @[Mux.scala 81:58]
    node _io_v_output_out_T_3239 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3240 = mux(_io_v_output_out_T_3239, _io_v_output_out_T_3216, _io_v_output_out_T_3238) @[Mux.scala 81:58]
    node _io_v_output_out_T_3241 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3242 = mux(_io_v_output_out_T_3241, _io_v_output_out_T_3218, _io_v_output_out_T_3240) @[Mux.scala 81:58]
    node _io_v_output_out_T_3243 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3244 = mux(_io_v_output_out_T_3243, _io_v_output_out_T_3220, _io_v_output_out_T_3242) @[Mux.scala 81:58]
    node _io_v_output_out_T_3245 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3246 = mux(_io_v_output_out_T_3245, _io_v_output_out_T_3222, _io_v_output_out_T_3244) @[Mux.scala 81:58]
    node _io_v_output_out_T_3247 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3248 = mux(_io_v_output_out_T_3247, _io_v_output_out_T_3226, _io_v_output_out_T_3246) @[Mux.scala 81:58]
    node _io_v_output_out_T_3249 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3250 = mux(_io_v_output_out_T_3249, _io_v_output_out_T_3228, _io_v_output_out_T_3248) @[Mux.scala 81:58]
    node _io_v_output_out_T_3251 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3252 = mux(_io_v_output_out_T_3251, _io_v_output_out_T_3232, _io_v_output_out_T_3250) @[Mux.scala 81:58]
    node _io_v_output_out_T_3253 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3254 = mux(_io_v_output_out_T_3253, _io_v_output_out_T_3234, _io_v_output_out_T_3252) @[Mux.scala 81:58]
    node _io_v_output_out_T_3255 = mux(_io_v_output_out_T_3207, asSInt(UInt<1>("h1")), _io_v_output_out_T_3254) @[Valu.scala 147:36]
    node _io_v_output_out_T_3256 = mux(_io_v_output_out_T_3201, sew_64_vd_1, _io_v_output_out_T_3255) @[Valu.scala 146:32]
    node _io_v_output_out_T_3257 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3258 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3259 = and(_io_v_output_out_T_3257, _io_v_output_out_T_3258) @[Valu.scala 164:28]
    node _io_v_output_out_T_3260 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3261 = and(_io_v_output_out_T_3259, _io_v_output_out_T_3260) @[Valu.scala 164:43]
    node _io_v_output_out_T_3262 = mux(_io_v_output_out_T_3261, sew_64_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3263 = mux(_io_v_output_out_T_3195, _io_v_output_out_T_3256, _io_v_output_out_T_3262) @[Valu.scala 145:11]
    node io_v_output_out_1_8 = mux(_io_v_output_out_T_3192, sew_64_vd_1, _io_v_output_out_T_3263) @[Valu.scala 144:11]
    node io_v_output_lo_8 = asUInt(io_v_output_out_0_8) @[Cat.scala 33:92]
    node io_v_output_hi_8 = asUInt(io_v_output_out_1_8) @[Cat.scala 33:92]
    node _io_v_output_T_16 = cat(io_v_output_hi_8, io_v_output_lo_8) @[Cat.scala 33:92]
    node _io_v_output_T_17 = asSInt(_io_v_output_T_16) @[Valu.scala 167:24]
    node _T_36 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 227:27]
    node _T_37 = bits(io_aluc, 2, 0) @[Valu.scala 227:50]
    node _T_38 = eq(_T_37, UInt<3>("h4")) @[Valu.scala 227:56]
    node _T_39 = and(_T_36, _T_38) @[Valu.scala 227:40]
    node _imm_T_5 = bits(io_in_A, 31, 0) @[Valu.scala 228:29]
    node imm_5 = asSInt(_imm_T_5) @[Valu.scala 228:36]
    node _io_v_output_out_T_3264 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3265 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3266 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3267 = and(_io_v_output_out_T_3265, _io_v_output_out_T_3266) @[Valu.scala 145:29]
    node _io_v_output_out_T_3268 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3269 = bits(io_vs0, 0, 0) @[Valu.scala 146:56]
    node _io_v_output_out_T_3270 = eq(_io_v_output_out_T_3269, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3271 = and(_io_v_output_out_T_3268, _io_v_output_out_T_3270) @[Valu.scala 146:47]
    node _io_v_output_out_T_3272 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3273 = and(_io_v_output_out_T_3271, _io_v_output_out_T_3272) @[Valu.scala 146:68]
    node _io_v_output_out_T_3274 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3275 = bits(io_vs0, 0, 0) @[Valu.scala 147:60]
    node _io_v_output_out_T_3276 = eq(_io_v_output_out_T_3275, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3277 = and(_io_v_output_out_T_3274, _io_v_output_out_T_3276) @[Valu.scala 147:51]
    node _io_v_output_out_T_3278 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3279 = and(_io_v_output_out_T_3277, _io_v_output_out_T_3278) @[Valu.scala 147:72]
    node _io_v_output_out_T_3280 = add(sew_32_b_0, imm_5) @[Valu.scala 151:37]
    node _io_v_output_out_T_3281 = tail(_io_v_output_out_T_3280, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3282 = asSInt(_io_v_output_out_T_3281) @[Valu.scala 151:37]
    node _io_v_output_out_T_3283 = sub(sew_32_b_0, imm_5) @[Valu.scala 152:37]
    node _io_v_output_out_T_3284 = tail(_io_v_output_out_T_3283, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3285 = asSInt(_io_v_output_out_T_3284) @[Valu.scala 152:37]
    node _io_v_output_out_T_3286 = sub(imm_5, sew_32_b_0) @[Valu.scala 153:33]
    node _io_v_output_out_T_3287 = tail(_io_v_output_out_T_3286, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3288 = asSInt(_io_v_output_out_T_3287) @[Valu.scala 153:33]
    node _io_v_output_out_T_3289 = and(sew_32_b_0, imm_5) @[Valu.scala 154:36]
    node _io_v_output_out_T_3290 = asSInt(_io_v_output_out_T_3289) @[Valu.scala 154:36]
    node _io_v_output_out_T_3291 = or(sew_32_b_0, imm_5) @[Valu.scala 155:35]
    node _io_v_output_out_T_3292 = asSInt(_io_v_output_out_T_3291) @[Valu.scala 155:35]
    node _io_v_output_out_T_3293 = xor(sew_32_b_0, imm_5) @[Valu.scala 156:36]
    node _io_v_output_out_T_3294 = asSInt(_io_v_output_out_T_3293) @[Valu.scala 156:36]
    node _io_v_output_out_T_3295 = asUInt(imm_5) @[Valu.scala 157:36]
    node _io_v_output_out_T_3296 = asUInt(sew_32_b_0) @[Valu.scala 157:54]
    node _io_v_output_out_T_3297 = leq(_io_v_output_out_T_3295, _io_v_output_out_T_3296) @[Valu.scala 157:43]
    node _io_v_output_out_T_3298 = mux(_io_v_output_out_T_3297, imm_5, sew_32_b_0) @[Valu.scala 157:31]
    node _io_v_output_out_T_3299 = leq(imm_5, sew_32_b_0) @[Valu.scala 158:35]
    node _io_v_output_out_T_3300 = mux(_io_v_output_out_T_3299, imm_5, sew_32_b_0) @[Valu.scala 158:30]
    node _io_v_output_out_T_3301 = asUInt(imm_5) @[Valu.scala 159:36]
    node _io_v_output_out_T_3302 = asUInt(sew_32_b_0) @[Valu.scala 159:54]
    node _io_v_output_out_T_3303 = geq(_io_v_output_out_T_3301, _io_v_output_out_T_3302) @[Valu.scala 159:43]
    node _io_v_output_out_T_3304 = mux(_io_v_output_out_T_3303, imm_5, sew_32_b_0) @[Valu.scala 159:31]
    node _io_v_output_out_T_3305 = geq(imm_5, sew_32_b_0) @[Valu.scala 160:35]
    node _io_v_output_out_T_3306 = mux(_io_v_output_out_T_3305, imm_5, sew_32_b_0) @[Valu.scala 160:30]
    node _io_v_output_out_T_3307 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3308 = mux(_io_v_output_out_T_3307, _io_v_output_out_T_3282, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3309 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3310 = mux(_io_v_output_out_T_3309, _io_v_output_out_T_3285, _io_v_output_out_T_3308) @[Mux.scala 81:58]
    node _io_v_output_out_T_3311 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3312 = mux(_io_v_output_out_T_3311, _io_v_output_out_T_3288, _io_v_output_out_T_3310) @[Mux.scala 81:58]
    node _io_v_output_out_T_3313 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3314 = mux(_io_v_output_out_T_3313, _io_v_output_out_T_3290, _io_v_output_out_T_3312) @[Mux.scala 81:58]
    node _io_v_output_out_T_3315 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3316 = mux(_io_v_output_out_T_3315, _io_v_output_out_T_3292, _io_v_output_out_T_3314) @[Mux.scala 81:58]
    node _io_v_output_out_T_3317 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3318 = mux(_io_v_output_out_T_3317, _io_v_output_out_T_3294, _io_v_output_out_T_3316) @[Mux.scala 81:58]
    node _io_v_output_out_T_3319 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3320 = mux(_io_v_output_out_T_3319, _io_v_output_out_T_3298, _io_v_output_out_T_3318) @[Mux.scala 81:58]
    node _io_v_output_out_T_3321 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3322 = mux(_io_v_output_out_T_3321, _io_v_output_out_T_3300, _io_v_output_out_T_3320) @[Mux.scala 81:58]
    node _io_v_output_out_T_3323 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3324 = mux(_io_v_output_out_T_3323, _io_v_output_out_T_3304, _io_v_output_out_T_3322) @[Mux.scala 81:58]
    node _io_v_output_out_T_3325 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3326 = mux(_io_v_output_out_T_3325, _io_v_output_out_T_3306, _io_v_output_out_T_3324) @[Mux.scala 81:58]
    node _io_v_output_out_T_3327 = mux(_io_v_output_out_T_3279, asSInt(UInt<1>("h1")), _io_v_output_out_T_3326) @[Valu.scala 147:36]
    node _io_v_output_out_T_3328 = mux(_io_v_output_out_T_3273, sew_32_vd_0, _io_v_output_out_T_3327) @[Valu.scala 146:32]
    node _io_v_output_out_T_3329 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3330 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3331 = and(_io_v_output_out_T_3329, _io_v_output_out_T_3330) @[Valu.scala 164:28]
    node _io_v_output_out_T_3332 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3333 = and(_io_v_output_out_T_3331, _io_v_output_out_T_3332) @[Valu.scala 164:43]
    node _io_v_output_out_T_3334 = mux(_io_v_output_out_T_3333, sew_32_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3335 = mux(_io_v_output_out_T_3267, _io_v_output_out_T_3328, _io_v_output_out_T_3334) @[Valu.scala 145:11]
    node io_v_output_out_0_9 = mux(_io_v_output_out_T_3264, sew_32_vd_0, _io_v_output_out_T_3335) @[Valu.scala 144:11]
    node _io_v_output_out_T_3336 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3337 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3338 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3339 = and(_io_v_output_out_T_3337, _io_v_output_out_T_3338) @[Valu.scala 145:29]
    node _io_v_output_out_T_3340 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3341 = bits(io_vs0, 1, 1) @[Valu.scala 146:56]
    node _io_v_output_out_T_3342 = eq(_io_v_output_out_T_3341, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3343 = and(_io_v_output_out_T_3340, _io_v_output_out_T_3342) @[Valu.scala 146:47]
    node _io_v_output_out_T_3344 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3345 = and(_io_v_output_out_T_3343, _io_v_output_out_T_3344) @[Valu.scala 146:68]
    node _io_v_output_out_T_3346 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3347 = bits(io_vs0, 1, 1) @[Valu.scala 147:60]
    node _io_v_output_out_T_3348 = eq(_io_v_output_out_T_3347, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3349 = and(_io_v_output_out_T_3346, _io_v_output_out_T_3348) @[Valu.scala 147:51]
    node _io_v_output_out_T_3350 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3351 = and(_io_v_output_out_T_3349, _io_v_output_out_T_3350) @[Valu.scala 147:72]
    node _io_v_output_out_T_3352 = add(sew_32_b_1, imm_5) @[Valu.scala 151:37]
    node _io_v_output_out_T_3353 = tail(_io_v_output_out_T_3352, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3354 = asSInt(_io_v_output_out_T_3353) @[Valu.scala 151:37]
    node _io_v_output_out_T_3355 = sub(sew_32_b_1, imm_5) @[Valu.scala 152:37]
    node _io_v_output_out_T_3356 = tail(_io_v_output_out_T_3355, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3357 = asSInt(_io_v_output_out_T_3356) @[Valu.scala 152:37]
    node _io_v_output_out_T_3358 = sub(imm_5, sew_32_b_1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3359 = tail(_io_v_output_out_T_3358, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3360 = asSInt(_io_v_output_out_T_3359) @[Valu.scala 153:33]
    node _io_v_output_out_T_3361 = and(sew_32_b_1, imm_5) @[Valu.scala 154:36]
    node _io_v_output_out_T_3362 = asSInt(_io_v_output_out_T_3361) @[Valu.scala 154:36]
    node _io_v_output_out_T_3363 = or(sew_32_b_1, imm_5) @[Valu.scala 155:35]
    node _io_v_output_out_T_3364 = asSInt(_io_v_output_out_T_3363) @[Valu.scala 155:35]
    node _io_v_output_out_T_3365 = xor(sew_32_b_1, imm_5) @[Valu.scala 156:36]
    node _io_v_output_out_T_3366 = asSInt(_io_v_output_out_T_3365) @[Valu.scala 156:36]
    node _io_v_output_out_T_3367 = asUInt(imm_5) @[Valu.scala 157:36]
    node _io_v_output_out_T_3368 = asUInt(sew_32_b_1) @[Valu.scala 157:54]
    node _io_v_output_out_T_3369 = leq(_io_v_output_out_T_3367, _io_v_output_out_T_3368) @[Valu.scala 157:43]
    node _io_v_output_out_T_3370 = mux(_io_v_output_out_T_3369, imm_5, sew_32_b_1) @[Valu.scala 157:31]
    node _io_v_output_out_T_3371 = leq(imm_5, sew_32_b_1) @[Valu.scala 158:35]
    node _io_v_output_out_T_3372 = mux(_io_v_output_out_T_3371, imm_5, sew_32_b_1) @[Valu.scala 158:30]
    node _io_v_output_out_T_3373 = asUInt(imm_5) @[Valu.scala 159:36]
    node _io_v_output_out_T_3374 = asUInt(sew_32_b_1) @[Valu.scala 159:54]
    node _io_v_output_out_T_3375 = geq(_io_v_output_out_T_3373, _io_v_output_out_T_3374) @[Valu.scala 159:43]
    node _io_v_output_out_T_3376 = mux(_io_v_output_out_T_3375, imm_5, sew_32_b_1) @[Valu.scala 159:31]
    node _io_v_output_out_T_3377 = geq(imm_5, sew_32_b_1) @[Valu.scala 160:35]
    node _io_v_output_out_T_3378 = mux(_io_v_output_out_T_3377, imm_5, sew_32_b_1) @[Valu.scala 160:30]
    node _io_v_output_out_T_3379 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3380 = mux(_io_v_output_out_T_3379, _io_v_output_out_T_3354, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3381 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3382 = mux(_io_v_output_out_T_3381, _io_v_output_out_T_3357, _io_v_output_out_T_3380) @[Mux.scala 81:58]
    node _io_v_output_out_T_3383 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3384 = mux(_io_v_output_out_T_3383, _io_v_output_out_T_3360, _io_v_output_out_T_3382) @[Mux.scala 81:58]
    node _io_v_output_out_T_3385 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3386 = mux(_io_v_output_out_T_3385, _io_v_output_out_T_3362, _io_v_output_out_T_3384) @[Mux.scala 81:58]
    node _io_v_output_out_T_3387 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3388 = mux(_io_v_output_out_T_3387, _io_v_output_out_T_3364, _io_v_output_out_T_3386) @[Mux.scala 81:58]
    node _io_v_output_out_T_3389 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3390 = mux(_io_v_output_out_T_3389, _io_v_output_out_T_3366, _io_v_output_out_T_3388) @[Mux.scala 81:58]
    node _io_v_output_out_T_3391 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3392 = mux(_io_v_output_out_T_3391, _io_v_output_out_T_3370, _io_v_output_out_T_3390) @[Mux.scala 81:58]
    node _io_v_output_out_T_3393 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3394 = mux(_io_v_output_out_T_3393, _io_v_output_out_T_3372, _io_v_output_out_T_3392) @[Mux.scala 81:58]
    node _io_v_output_out_T_3395 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3396 = mux(_io_v_output_out_T_3395, _io_v_output_out_T_3376, _io_v_output_out_T_3394) @[Mux.scala 81:58]
    node _io_v_output_out_T_3397 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3398 = mux(_io_v_output_out_T_3397, _io_v_output_out_T_3378, _io_v_output_out_T_3396) @[Mux.scala 81:58]
    node _io_v_output_out_T_3399 = mux(_io_v_output_out_T_3351, asSInt(UInt<1>("h1")), _io_v_output_out_T_3398) @[Valu.scala 147:36]
    node _io_v_output_out_T_3400 = mux(_io_v_output_out_T_3345, sew_32_vd_1, _io_v_output_out_T_3399) @[Valu.scala 146:32]
    node _io_v_output_out_T_3401 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3402 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3403 = and(_io_v_output_out_T_3401, _io_v_output_out_T_3402) @[Valu.scala 164:28]
    node _io_v_output_out_T_3404 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3405 = and(_io_v_output_out_T_3403, _io_v_output_out_T_3404) @[Valu.scala 164:43]
    node _io_v_output_out_T_3406 = mux(_io_v_output_out_T_3405, sew_32_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3407 = mux(_io_v_output_out_T_3339, _io_v_output_out_T_3400, _io_v_output_out_T_3406) @[Valu.scala 145:11]
    node io_v_output_out_1_9 = mux(_io_v_output_out_T_3336, sew_32_vd_1, _io_v_output_out_T_3407) @[Valu.scala 144:11]
    node _io_v_output_out_T_3408 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3409 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3410 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3411 = and(_io_v_output_out_T_3409, _io_v_output_out_T_3410) @[Valu.scala 145:29]
    node _io_v_output_out_T_3412 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3413 = bits(io_vs0, 2, 2) @[Valu.scala 146:56]
    node _io_v_output_out_T_3414 = eq(_io_v_output_out_T_3413, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3415 = and(_io_v_output_out_T_3412, _io_v_output_out_T_3414) @[Valu.scala 146:47]
    node _io_v_output_out_T_3416 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3417 = and(_io_v_output_out_T_3415, _io_v_output_out_T_3416) @[Valu.scala 146:68]
    node _io_v_output_out_T_3418 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3419 = bits(io_vs0, 2, 2) @[Valu.scala 147:60]
    node _io_v_output_out_T_3420 = eq(_io_v_output_out_T_3419, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3421 = and(_io_v_output_out_T_3418, _io_v_output_out_T_3420) @[Valu.scala 147:51]
    node _io_v_output_out_T_3422 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3423 = and(_io_v_output_out_T_3421, _io_v_output_out_T_3422) @[Valu.scala 147:72]
    node _io_v_output_out_T_3424 = add(sew_32_b_2, imm_5) @[Valu.scala 151:37]
    node _io_v_output_out_T_3425 = tail(_io_v_output_out_T_3424, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3426 = asSInt(_io_v_output_out_T_3425) @[Valu.scala 151:37]
    node _io_v_output_out_T_3427 = sub(sew_32_b_2, imm_5) @[Valu.scala 152:37]
    node _io_v_output_out_T_3428 = tail(_io_v_output_out_T_3427, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3429 = asSInt(_io_v_output_out_T_3428) @[Valu.scala 152:37]
    node _io_v_output_out_T_3430 = sub(imm_5, sew_32_b_2) @[Valu.scala 153:33]
    node _io_v_output_out_T_3431 = tail(_io_v_output_out_T_3430, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3432 = asSInt(_io_v_output_out_T_3431) @[Valu.scala 153:33]
    node _io_v_output_out_T_3433 = and(sew_32_b_2, imm_5) @[Valu.scala 154:36]
    node _io_v_output_out_T_3434 = asSInt(_io_v_output_out_T_3433) @[Valu.scala 154:36]
    node _io_v_output_out_T_3435 = or(sew_32_b_2, imm_5) @[Valu.scala 155:35]
    node _io_v_output_out_T_3436 = asSInt(_io_v_output_out_T_3435) @[Valu.scala 155:35]
    node _io_v_output_out_T_3437 = xor(sew_32_b_2, imm_5) @[Valu.scala 156:36]
    node _io_v_output_out_T_3438 = asSInt(_io_v_output_out_T_3437) @[Valu.scala 156:36]
    node _io_v_output_out_T_3439 = asUInt(imm_5) @[Valu.scala 157:36]
    node _io_v_output_out_T_3440 = asUInt(sew_32_b_2) @[Valu.scala 157:54]
    node _io_v_output_out_T_3441 = leq(_io_v_output_out_T_3439, _io_v_output_out_T_3440) @[Valu.scala 157:43]
    node _io_v_output_out_T_3442 = mux(_io_v_output_out_T_3441, imm_5, sew_32_b_2) @[Valu.scala 157:31]
    node _io_v_output_out_T_3443 = leq(imm_5, sew_32_b_2) @[Valu.scala 158:35]
    node _io_v_output_out_T_3444 = mux(_io_v_output_out_T_3443, imm_5, sew_32_b_2) @[Valu.scala 158:30]
    node _io_v_output_out_T_3445 = asUInt(imm_5) @[Valu.scala 159:36]
    node _io_v_output_out_T_3446 = asUInt(sew_32_b_2) @[Valu.scala 159:54]
    node _io_v_output_out_T_3447 = geq(_io_v_output_out_T_3445, _io_v_output_out_T_3446) @[Valu.scala 159:43]
    node _io_v_output_out_T_3448 = mux(_io_v_output_out_T_3447, imm_5, sew_32_b_2) @[Valu.scala 159:31]
    node _io_v_output_out_T_3449 = geq(imm_5, sew_32_b_2) @[Valu.scala 160:35]
    node _io_v_output_out_T_3450 = mux(_io_v_output_out_T_3449, imm_5, sew_32_b_2) @[Valu.scala 160:30]
    node _io_v_output_out_T_3451 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3452 = mux(_io_v_output_out_T_3451, _io_v_output_out_T_3426, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3453 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3454 = mux(_io_v_output_out_T_3453, _io_v_output_out_T_3429, _io_v_output_out_T_3452) @[Mux.scala 81:58]
    node _io_v_output_out_T_3455 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3456 = mux(_io_v_output_out_T_3455, _io_v_output_out_T_3432, _io_v_output_out_T_3454) @[Mux.scala 81:58]
    node _io_v_output_out_T_3457 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3458 = mux(_io_v_output_out_T_3457, _io_v_output_out_T_3434, _io_v_output_out_T_3456) @[Mux.scala 81:58]
    node _io_v_output_out_T_3459 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3460 = mux(_io_v_output_out_T_3459, _io_v_output_out_T_3436, _io_v_output_out_T_3458) @[Mux.scala 81:58]
    node _io_v_output_out_T_3461 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3462 = mux(_io_v_output_out_T_3461, _io_v_output_out_T_3438, _io_v_output_out_T_3460) @[Mux.scala 81:58]
    node _io_v_output_out_T_3463 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3464 = mux(_io_v_output_out_T_3463, _io_v_output_out_T_3442, _io_v_output_out_T_3462) @[Mux.scala 81:58]
    node _io_v_output_out_T_3465 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3466 = mux(_io_v_output_out_T_3465, _io_v_output_out_T_3444, _io_v_output_out_T_3464) @[Mux.scala 81:58]
    node _io_v_output_out_T_3467 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3468 = mux(_io_v_output_out_T_3467, _io_v_output_out_T_3448, _io_v_output_out_T_3466) @[Mux.scala 81:58]
    node _io_v_output_out_T_3469 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3470 = mux(_io_v_output_out_T_3469, _io_v_output_out_T_3450, _io_v_output_out_T_3468) @[Mux.scala 81:58]
    node _io_v_output_out_T_3471 = mux(_io_v_output_out_T_3423, asSInt(UInt<1>("h1")), _io_v_output_out_T_3470) @[Valu.scala 147:36]
    node _io_v_output_out_T_3472 = mux(_io_v_output_out_T_3417, sew_32_vd_2, _io_v_output_out_T_3471) @[Valu.scala 146:32]
    node _io_v_output_out_T_3473 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3474 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3475 = and(_io_v_output_out_T_3473, _io_v_output_out_T_3474) @[Valu.scala 164:28]
    node _io_v_output_out_T_3476 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3477 = and(_io_v_output_out_T_3475, _io_v_output_out_T_3476) @[Valu.scala 164:43]
    node _io_v_output_out_T_3478 = mux(_io_v_output_out_T_3477, sew_32_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3479 = mux(_io_v_output_out_T_3411, _io_v_output_out_T_3472, _io_v_output_out_T_3478) @[Valu.scala 145:11]
    node io_v_output_out_2_6 = mux(_io_v_output_out_T_3408, sew_32_vd_2, _io_v_output_out_T_3479) @[Valu.scala 144:11]
    node _io_v_output_out_T_3480 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3481 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3482 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3483 = and(_io_v_output_out_T_3481, _io_v_output_out_T_3482) @[Valu.scala 145:29]
    node _io_v_output_out_T_3484 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3485 = bits(io_vs0, 3, 3) @[Valu.scala 146:56]
    node _io_v_output_out_T_3486 = eq(_io_v_output_out_T_3485, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3487 = and(_io_v_output_out_T_3484, _io_v_output_out_T_3486) @[Valu.scala 146:47]
    node _io_v_output_out_T_3488 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3489 = and(_io_v_output_out_T_3487, _io_v_output_out_T_3488) @[Valu.scala 146:68]
    node _io_v_output_out_T_3490 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3491 = bits(io_vs0, 3, 3) @[Valu.scala 147:60]
    node _io_v_output_out_T_3492 = eq(_io_v_output_out_T_3491, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3493 = and(_io_v_output_out_T_3490, _io_v_output_out_T_3492) @[Valu.scala 147:51]
    node _io_v_output_out_T_3494 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3495 = and(_io_v_output_out_T_3493, _io_v_output_out_T_3494) @[Valu.scala 147:72]
    node _io_v_output_out_T_3496 = add(sew_32_b_3, imm_5) @[Valu.scala 151:37]
    node _io_v_output_out_T_3497 = tail(_io_v_output_out_T_3496, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3498 = asSInt(_io_v_output_out_T_3497) @[Valu.scala 151:37]
    node _io_v_output_out_T_3499 = sub(sew_32_b_3, imm_5) @[Valu.scala 152:37]
    node _io_v_output_out_T_3500 = tail(_io_v_output_out_T_3499, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3501 = asSInt(_io_v_output_out_T_3500) @[Valu.scala 152:37]
    node _io_v_output_out_T_3502 = sub(imm_5, sew_32_b_3) @[Valu.scala 153:33]
    node _io_v_output_out_T_3503 = tail(_io_v_output_out_T_3502, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3504 = asSInt(_io_v_output_out_T_3503) @[Valu.scala 153:33]
    node _io_v_output_out_T_3505 = and(sew_32_b_3, imm_5) @[Valu.scala 154:36]
    node _io_v_output_out_T_3506 = asSInt(_io_v_output_out_T_3505) @[Valu.scala 154:36]
    node _io_v_output_out_T_3507 = or(sew_32_b_3, imm_5) @[Valu.scala 155:35]
    node _io_v_output_out_T_3508 = asSInt(_io_v_output_out_T_3507) @[Valu.scala 155:35]
    node _io_v_output_out_T_3509 = xor(sew_32_b_3, imm_5) @[Valu.scala 156:36]
    node _io_v_output_out_T_3510 = asSInt(_io_v_output_out_T_3509) @[Valu.scala 156:36]
    node _io_v_output_out_T_3511 = asUInt(imm_5) @[Valu.scala 157:36]
    node _io_v_output_out_T_3512 = asUInt(sew_32_b_3) @[Valu.scala 157:54]
    node _io_v_output_out_T_3513 = leq(_io_v_output_out_T_3511, _io_v_output_out_T_3512) @[Valu.scala 157:43]
    node _io_v_output_out_T_3514 = mux(_io_v_output_out_T_3513, imm_5, sew_32_b_3) @[Valu.scala 157:31]
    node _io_v_output_out_T_3515 = leq(imm_5, sew_32_b_3) @[Valu.scala 158:35]
    node _io_v_output_out_T_3516 = mux(_io_v_output_out_T_3515, imm_5, sew_32_b_3) @[Valu.scala 158:30]
    node _io_v_output_out_T_3517 = asUInt(imm_5) @[Valu.scala 159:36]
    node _io_v_output_out_T_3518 = asUInt(sew_32_b_3) @[Valu.scala 159:54]
    node _io_v_output_out_T_3519 = geq(_io_v_output_out_T_3517, _io_v_output_out_T_3518) @[Valu.scala 159:43]
    node _io_v_output_out_T_3520 = mux(_io_v_output_out_T_3519, imm_5, sew_32_b_3) @[Valu.scala 159:31]
    node _io_v_output_out_T_3521 = geq(imm_5, sew_32_b_3) @[Valu.scala 160:35]
    node _io_v_output_out_T_3522 = mux(_io_v_output_out_T_3521, imm_5, sew_32_b_3) @[Valu.scala 160:30]
    node _io_v_output_out_T_3523 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3524 = mux(_io_v_output_out_T_3523, _io_v_output_out_T_3498, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3525 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3526 = mux(_io_v_output_out_T_3525, _io_v_output_out_T_3501, _io_v_output_out_T_3524) @[Mux.scala 81:58]
    node _io_v_output_out_T_3527 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3528 = mux(_io_v_output_out_T_3527, _io_v_output_out_T_3504, _io_v_output_out_T_3526) @[Mux.scala 81:58]
    node _io_v_output_out_T_3529 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3530 = mux(_io_v_output_out_T_3529, _io_v_output_out_T_3506, _io_v_output_out_T_3528) @[Mux.scala 81:58]
    node _io_v_output_out_T_3531 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3532 = mux(_io_v_output_out_T_3531, _io_v_output_out_T_3508, _io_v_output_out_T_3530) @[Mux.scala 81:58]
    node _io_v_output_out_T_3533 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3534 = mux(_io_v_output_out_T_3533, _io_v_output_out_T_3510, _io_v_output_out_T_3532) @[Mux.scala 81:58]
    node _io_v_output_out_T_3535 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3536 = mux(_io_v_output_out_T_3535, _io_v_output_out_T_3514, _io_v_output_out_T_3534) @[Mux.scala 81:58]
    node _io_v_output_out_T_3537 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3538 = mux(_io_v_output_out_T_3537, _io_v_output_out_T_3516, _io_v_output_out_T_3536) @[Mux.scala 81:58]
    node _io_v_output_out_T_3539 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3540 = mux(_io_v_output_out_T_3539, _io_v_output_out_T_3520, _io_v_output_out_T_3538) @[Mux.scala 81:58]
    node _io_v_output_out_T_3541 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3542 = mux(_io_v_output_out_T_3541, _io_v_output_out_T_3522, _io_v_output_out_T_3540) @[Mux.scala 81:58]
    node _io_v_output_out_T_3543 = mux(_io_v_output_out_T_3495, asSInt(UInt<1>("h1")), _io_v_output_out_T_3542) @[Valu.scala 147:36]
    node _io_v_output_out_T_3544 = mux(_io_v_output_out_T_3489, sew_32_vd_3, _io_v_output_out_T_3543) @[Valu.scala 146:32]
    node _io_v_output_out_T_3545 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3546 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3547 = and(_io_v_output_out_T_3545, _io_v_output_out_T_3546) @[Valu.scala 164:28]
    node _io_v_output_out_T_3548 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3549 = and(_io_v_output_out_T_3547, _io_v_output_out_T_3548) @[Valu.scala 164:43]
    node _io_v_output_out_T_3550 = mux(_io_v_output_out_T_3549, sew_32_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3551 = mux(_io_v_output_out_T_3483, _io_v_output_out_T_3544, _io_v_output_out_T_3550) @[Valu.scala 145:11]
    node io_v_output_out_3_6 = mux(_io_v_output_out_T_3480, sew_32_vd_3, _io_v_output_out_T_3551) @[Valu.scala 144:11]
    node io_v_output_lo_lo_6 = asUInt(io_v_output_out_0_9) @[Cat.scala 33:92]
    node io_v_output_lo_hi_6 = asUInt(io_v_output_out_1_9) @[Cat.scala 33:92]
    node io_v_output_lo_9 = cat(io_v_output_lo_hi_6, io_v_output_lo_lo_6) @[Cat.scala 33:92]
    node io_v_output_hi_lo_6 = asUInt(io_v_output_out_2_6) @[Cat.scala 33:92]
    node io_v_output_hi_hi_6 = asUInt(io_v_output_out_3_6) @[Cat.scala 33:92]
    node io_v_output_hi_9 = cat(io_v_output_hi_hi_6, io_v_output_hi_lo_6) @[Cat.scala 33:92]
    node _io_v_output_T_18 = cat(io_v_output_hi_9, io_v_output_lo_9) @[Cat.scala 33:92]
    node _io_v_output_T_19 = asSInt(_io_v_output_T_18) @[Valu.scala 167:24]
    node _T_40 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 230:27]
    node _T_41 = bits(io_aluc, 2, 0) @[Valu.scala 230:50]
    node _T_42 = eq(_T_41, UInt<3>("h4")) @[Valu.scala 230:56]
    node _T_43 = and(_T_40, _T_42) @[Valu.scala 230:40]
    node _imm_T_6 = bits(io_in_A, 7, 0) @[Valu.scala 231:34]
    node imm_6 = asSInt(_imm_T_6) @[Valu.scala 231:40]
    node _io_v_output_out_T_3552 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3553 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3554 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3555 = and(_io_v_output_out_T_3553, _io_v_output_out_T_3554) @[Valu.scala 145:29]
    node _io_v_output_out_T_3556 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3557 = bits(io_vs0, 0, 0) @[Valu.scala 146:56]
    node _io_v_output_out_T_3558 = eq(_io_v_output_out_T_3557, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3559 = and(_io_v_output_out_T_3556, _io_v_output_out_T_3558) @[Valu.scala 146:47]
    node _io_v_output_out_T_3560 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3561 = and(_io_v_output_out_T_3559, _io_v_output_out_T_3560) @[Valu.scala 146:68]
    node _io_v_output_out_T_3562 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3563 = bits(io_vs0, 0, 0) @[Valu.scala 147:60]
    node _io_v_output_out_T_3564 = eq(_io_v_output_out_T_3563, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3565 = and(_io_v_output_out_T_3562, _io_v_output_out_T_3564) @[Valu.scala 147:51]
    node _io_v_output_out_T_3566 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3567 = and(_io_v_output_out_T_3565, _io_v_output_out_T_3566) @[Valu.scala 147:72]
    node _io_v_output_out_T_3568 = add(sew_8_b_0, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3569 = tail(_io_v_output_out_T_3568, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3570 = asSInt(_io_v_output_out_T_3569) @[Valu.scala 151:37]
    node _io_v_output_out_T_3571 = sub(sew_8_b_0, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3572 = tail(_io_v_output_out_T_3571, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3573 = asSInt(_io_v_output_out_T_3572) @[Valu.scala 152:37]
    node _io_v_output_out_T_3574 = sub(imm_6, sew_8_b_0) @[Valu.scala 153:33]
    node _io_v_output_out_T_3575 = tail(_io_v_output_out_T_3574, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3576 = asSInt(_io_v_output_out_T_3575) @[Valu.scala 153:33]
    node _io_v_output_out_T_3577 = and(sew_8_b_0, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3578 = asSInt(_io_v_output_out_T_3577) @[Valu.scala 154:36]
    node _io_v_output_out_T_3579 = or(sew_8_b_0, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3580 = asSInt(_io_v_output_out_T_3579) @[Valu.scala 155:35]
    node _io_v_output_out_T_3581 = xor(sew_8_b_0, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3582 = asSInt(_io_v_output_out_T_3581) @[Valu.scala 156:36]
    node _io_v_output_out_T_3583 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3584 = asUInt(sew_8_b_0) @[Valu.scala 157:54]
    node _io_v_output_out_T_3585 = leq(_io_v_output_out_T_3583, _io_v_output_out_T_3584) @[Valu.scala 157:43]
    node _io_v_output_out_T_3586 = mux(_io_v_output_out_T_3585, imm_6, sew_8_b_0) @[Valu.scala 157:31]
    node _io_v_output_out_T_3587 = leq(imm_6, sew_8_b_0) @[Valu.scala 158:35]
    node _io_v_output_out_T_3588 = mux(_io_v_output_out_T_3587, imm_6, sew_8_b_0) @[Valu.scala 158:30]
    node _io_v_output_out_T_3589 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3590 = asUInt(sew_8_b_0) @[Valu.scala 159:54]
    node _io_v_output_out_T_3591 = geq(_io_v_output_out_T_3589, _io_v_output_out_T_3590) @[Valu.scala 159:43]
    node _io_v_output_out_T_3592 = mux(_io_v_output_out_T_3591, imm_6, sew_8_b_0) @[Valu.scala 159:31]
    node _io_v_output_out_T_3593 = geq(imm_6, sew_8_b_0) @[Valu.scala 160:35]
    node _io_v_output_out_T_3594 = mux(_io_v_output_out_T_3593, imm_6, sew_8_b_0) @[Valu.scala 160:30]
    node _io_v_output_out_T_3595 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3596 = mux(_io_v_output_out_T_3595, _io_v_output_out_T_3570, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3597 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3598 = mux(_io_v_output_out_T_3597, _io_v_output_out_T_3573, _io_v_output_out_T_3596) @[Mux.scala 81:58]
    node _io_v_output_out_T_3599 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3600 = mux(_io_v_output_out_T_3599, _io_v_output_out_T_3576, _io_v_output_out_T_3598) @[Mux.scala 81:58]
    node _io_v_output_out_T_3601 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3602 = mux(_io_v_output_out_T_3601, _io_v_output_out_T_3578, _io_v_output_out_T_3600) @[Mux.scala 81:58]
    node _io_v_output_out_T_3603 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3604 = mux(_io_v_output_out_T_3603, _io_v_output_out_T_3580, _io_v_output_out_T_3602) @[Mux.scala 81:58]
    node _io_v_output_out_T_3605 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3606 = mux(_io_v_output_out_T_3605, _io_v_output_out_T_3582, _io_v_output_out_T_3604) @[Mux.scala 81:58]
    node _io_v_output_out_T_3607 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3608 = mux(_io_v_output_out_T_3607, _io_v_output_out_T_3586, _io_v_output_out_T_3606) @[Mux.scala 81:58]
    node _io_v_output_out_T_3609 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3610 = mux(_io_v_output_out_T_3609, _io_v_output_out_T_3588, _io_v_output_out_T_3608) @[Mux.scala 81:58]
    node _io_v_output_out_T_3611 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3612 = mux(_io_v_output_out_T_3611, _io_v_output_out_T_3592, _io_v_output_out_T_3610) @[Mux.scala 81:58]
    node _io_v_output_out_T_3613 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3614 = mux(_io_v_output_out_T_3613, _io_v_output_out_T_3594, _io_v_output_out_T_3612) @[Mux.scala 81:58]
    node _io_v_output_out_T_3615 = mux(_io_v_output_out_T_3567, asSInt(UInt<1>("h1")), _io_v_output_out_T_3614) @[Valu.scala 147:36]
    node _io_v_output_out_T_3616 = mux(_io_v_output_out_T_3561, sew_8_vd_0, _io_v_output_out_T_3615) @[Valu.scala 146:32]
    node _io_v_output_out_T_3617 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3618 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3619 = and(_io_v_output_out_T_3617, _io_v_output_out_T_3618) @[Valu.scala 164:28]
    node _io_v_output_out_T_3620 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3621 = and(_io_v_output_out_T_3619, _io_v_output_out_T_3620) @[Valu.scala 164:43]
    node _io_v_output_out_T_3622 = mux(_io_v_output_out_T_3621, sew_8_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3623 = mux(_io_v_output_out_T_3555, _io_v_output_out_T_3616, _io_v_output_out_T_3622) @[Valu.scala 145:11]
    node io_v_output_out_0_10 = mux(_io_v_output_out_T_3552, sew_8_vd_0, _io_v_output_out_T_3623) @[Valu.scala 144:11]
    node _io_v_output_out_T_3624 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3625 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3626 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3627 = and(_io_v_output_out_T_3625, _io_v_output_out_T_3626) @[Valu.scala 145:29]
    node _io_v_output_out_T_3628 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3629 = bits(io_vs0, 1, 1) @[Valu.scala 146:56]
    node _io_v_output_out_T_3630 = eq(_io_v_output_out_T_3629, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3631 = and(_io_v_output_out_T_3628, _io_v_output_out_T_3630) @[Valu.scala 146:47]
    node _io_v_output_out_T_3632 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3633 = and(_io_v_output_out_T_3631, _io_v_output_out_T_3632) @[Valu.scala 146:68]
    node _io_v_output_out_T_3634 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3635 = bits(io_vs0, 1, 1) @[Valu.scala 147:60]
    node _io_v_output_out_T_3636 = eq(_io_v_output_out_T_3635, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3637 = and(_io_v_output_out_T_3634, _io_v_output_out_T_3636) @[Valu.scala 147:51]
    node _io_v_output_out_T_3638 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3639 = and(_io_v_output_out_T_3637, _io_v_output_out_T_3638) @[Valu.scala 147:72]
    node _io_v_output_out_T_3640 = add(sew_8_b_1, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3641 = tail(_io_v_output_out_T_3640, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3642 = asSInt(_io_v_output_out_T_3641) @[Valu.scala 151:37]
    node _io_v_output_out_T_3643 = sub(sew_8_b_1, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3644 = tail(_io_v_output_out_T_3643, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3645 = asSInt(_io_v_output_out_T_3644) @[Valu.scala 152:37]
    node _io_v_output_out_T_3646 = sub(imm_6, sew_8_b_1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3647 = tail(_io_v_output_out_T_3646, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3648 = asSInt(_io_v_output_out_T_3647) @[Valu.scala 153:33]
    node _io_v_output_out_T_3649 = and(sew_8_b_1, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3650 = asSInt(_io_v_output_out_T_3649) @[Valu.scala 154:36]
    node _io_v_output_out_T_3651 = or(sew_8_b_1, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3652 = asSInt(_io_v_output_out_T_3651) @[Valu.scala 155:35]
    node _io_v_output_out_T_3653 = xor(sew_8_b_1, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3654 = asSInt(_io_v_output_out_T_3653) @[Valu.scala 156:36]
    node _io_v_output_out_T_3655 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3656 = asUInt(sew_8_b_1) @[Valu.scala 157:54]
    node _io_v_output_out_T_3657 = leq(_io_v_output_out_T_3655, _io_v_output_out_T_3656) @[Valu.scala 157:43]
    node _io_v_output_out_T_3658 = mux(_io_v_output_out_T_3657, imm_6, sew_8_b_1) @[Valu.scala 157:31]
    node _io_v_output_out_T_3659 = leq(imm_6, sew_8_b_1) @[Valu.scala 158:35]
    node _io_v_output_out_T_3660 = mux(_io_v_output_out_T_3659, imm_6, sew_8_b_1) @[Valu.scala 158:30]
    node _io_v_output_out_T_3661 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3662 = asUInt(sew_8_b_1) @[Valu.scala 159:54]
    node _io_v_output_out_T_3663 = geq(_io_v_output_out_T_3661, _io_v_output_out_T_3662) @[Valu.scala 159:43]
    node _io_v_output_out_T_3664 = mux(_io_v_output_out_T_3663, imm_6, sew_8_b_1) @[Valu.scala 159:31]
    node _io_v_output_out_T_3665 = geq(imm_6, sew_8_b_1) @[Valu.scala 160:35]
    node _io_v_output_out_T_3666 = mux(_io_v_output_out_T_3665, imm_6, sew_8_b_1) @[Valu.scala 160:30]
    node _io_v_output_out_T_3667 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3668 = mux(_io_v_output_out_T_3667, _io_v_output_out_T_3642, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3669 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3670 = mux(_io_v_output_out_T_3669, _io_v_output_out_T_3645, _io_v_output_out_T_3668) @[Mux.scala 81:58]
    node _io_v_output_out_T_3671 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3672 = mux(_io_v_output_out_T_3671, _io_v_output_out_T_3648, _io_v_output_out_T_3670) @[Mux.scala 81:58]
    node _io_v_output_out_T_3673 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3674 = mux(_io_v_output_out_T_3673, _io_v_output_out_T_3650, _io_v_output_out_T_3672) @[Mux.scala 81:58]
    node _io_v_output_out_T_3675 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3676 = mux(_io_v_output_out_T_3675, _io_v_output_out_T_3652, _io_v_output_out_T_3674) @[Mux.scala 81:58]
    node _io_v_output_out_T_3677 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3678 = mux(_io_v_output_out_T_3677, _io_v_output_out_T_3654, _io_v_output_out_T_3676) @[Mux.scala 81:58]
    node _io_v_output_out_T_3679 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3680 = mux(_io_v_output_out_T_3679, _io_v_output_out_T_3658, _io_v_output_out_T_3678) @[Mux.scala 81:58]
    node _io_v_output_out_T_3681 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3682 = mux(_io_v_output_out_T_3681, _io_v_output_out_T_3660, _io_v_output_out_T_3680) @[Mux.scala 81:58]
    node _io_v_output_out_T_3683 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3684 = mux(_io_v_output_out_T_3683, _io_v_output_out_T_3664, _io_v_output_out_T_3682) @[Mux.scala 81:58]
    node _io_v_output_out_T_3685 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3686 = mux(_io_v_output_out_T_3685, _io_v_output_out_T_3666, _io_v_output_out_T_3684) @[Mux.scala 81:58]
    node _io_v_output_out_T_3687 = mux(_io_v_output_out_T_3639, asSInt(UInt<1>("h1")), _io_v_output_out_T_3686) @[Valu.scala 147:36]
    node _io_v_output_out_T_3688 = mux(_io_v_output_out_T_3633, sew_8_vd_1, _io_v_output_out_T_3687) @[Valu.scala 146:32]
    node _io_v_output_out_T_3689 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3690 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3691 = and(_io_v_output_out_T_3689, _io_v_output_out_T_3690) @[Valu.scala 164:28]
    node _io_v_output_out_T_3692 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3693 = and(_io_v_output_out_T_3691, _io_v_output_out_T_3692) @[Valu.scala 164:43]
    node _io_v_output_out_T_3694 = mux(_io_v_output_out_T_3693, sew_8_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3695 = mux(_io_v_output_out_T_3627, _io_v_output_out_T_3688, _io_v_output_out_T_3694) @[Valu.scala 145:11]
    node io_v_output_out_1_10 = mux(_io_v_output_out_T_3624, sew_8_vd_1, _io_v_output_out_T_3695) @[Valu.scala 144:11]
    node _io_v_output_out_T_3696 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3697 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3698 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3699 = and(_io_v_output_out_T_3697, _io_v_output_out_T_3698) @[Valu.scala 145:29]
    node _io_v_output_out_T_3700 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3701 = bits(io_vs0, 2, 2) @[Valu.scala 146:56]
    node _io_v_output_out_T_3702 = eq(_io_v_output_out_T_3701, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3703 = and(_io_v_output_out_T_3700, _io_v_output_out_T_3702) @[Valu.scala 146:47]
    node _io_v_output_out_T_3704 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3705 = and(_io_v_output_out_T_3703, _io_v_output_out_T_3704) @[Valu.scala 146:68]
    node _io_v_output_out_T_3706 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3707 = bits(io_vs0, 2, 2) @[Valu.scala 147:60]
    node _io_v_output_out_T_3708 = eq(_io_v_output_out_T_3707, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3709 = and(_io_v_output_out_T_3706, _io_v_output_out_T_3708) @[Valu.scala 147:51]
    node _io_v_output_out_T_3710 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3711 = and(_io_v_output_out_T_3709, _io_v_output_out_T_3710) @[Valu.scala 147:72]
    node _io_v_output_out_T_3712 = add(sew_8_b_2, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3713 = tail(_io_v_output_out_T_3712, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3714 = asSInt(_io_v_output_out_T_3713) @[Valu.scala 151:37]
    node _io_v_output_out_T_3715 = sub(sew_8_b_2, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3716 = tail(_io_v_output_out_T_3715, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3717 = asSInt(_io_v_output_out_T_3716) @[Valu.scala 152:37]
    node _io_v_output_out_T_3718 = sub(imm_6, sew_8_b_2) @[Valu.scala 153:33]
    node _io_v_output_out_T_3719 = tail(_io_v_output_out_T_3718, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3720 = asSInt(_io_v_output_out_T_3719) @[Valu.scala 153:33]
    node _io_v_output_out_T_3721 = and(sew_8_b_2, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3722 = asSInt(_io_v_output_out_T_3721) @[Valu.scala 154:36]
    node _io_v_output_out_T_3723 = or(sew_8_b_2, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3724 = asSInt(_io_v_output_out_T_3723) @[Valu.scala 155:35]
    node _io_v_output_out_T_3725 = xor(sew_8_b_2, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3726 = asSInt(_io_v_output_out_T_3725) @[Valu.scala 156:36]
    node _io_v_output_out_T_3727 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3728 = asUInt(sew_8_b_2) @[Valu.scala 157:54]
    node _io_v_output_out_T_3729 = leq(_io_v_output_out_T_3727, _io_v_output_out_T_3728) @[Valu.scala 157:43]
    node _io_v_output_out_T_3730 = mux(_io_v_output_out_T_3729, imm_6, sew_8_b_2) @[Valu.scala 157:31]
    node _io_v_output_out_T_3731 = leq(imm_6, sew_8_b_2) @[Valu.scala 158:35]
    node _io_v_output_out_T_3732 = mux(_io_v_output_out_T_3731, imm_6, sew_8_b_2) @[Valu.scala 158:30]
    node _io_v_output_out_T_3733 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3734 = asUInt(sew_8_b_2) @[Valu.scala 159:54]
    node _io_v_output_out_T_3735 = geq(_io_v_output_out_T_3733, _io_v_output_out_T_3734) @[Valu.scala 159:43]
    node _io_v_output_out_T_3736 = mux(_io_v_output_out_T_3735, imm_6, sew_8_b_2) @[Valu.scala 159:31]
    node _io_v_output_out_T_3737 = geq(imm_6, sew_8_b_2) @[Valu.scala 160:35]
    node _io_v_output_out_T_3738 = mux(_io_v_output_out_T_3737, imm_6, sew_8_b_2) @[Valu.scala 160:30]
    node _io_v_output_out_T_3739 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3740 = mux(_io_v_output_out_T_3739, _io_v_output_out_T_3714, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3741 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3742 = mux(_io_v_output_out_T_3741, _io_v_output_out_T_3717, _io_v_output_out_T_3740) @[Mux.scala 81:58]
    node _io_v_output_out_T_3743 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3744 = mux(_io_v_output_out_T_3743, _io_v_output_out_T_3720, _io_v_output_out_T_3742) @[Mux.scala 81:58]
    node _io_v_output_out_T_3745 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3746 = mux(_io_v_output_out_T_3745, _io_v_output_out_T_3722, _io_v_output_out_T_3744) @[Mux.scala 81:58]
    node _io_v_output_out_T_3747 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3748 = mux(_io_v_output_out_T_3747, _io_v_output_out_T_3724, _io_v_output_out_T_3746) @[Mux.scala 81:58]
    node _io_v_output_out_T_3749 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3750 = mux(_io_v_output_out_T_3749, _io_v_output_out_T_3726, _io_v_output_out_T_3748) @[Mux.scala 81:58]
    node _io_v_output_out_T_3751 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3752 = mux(_io_v_output_out_T_3751, _io_v_output_out_T_3730, _io_v_output_out_T_3750) @[Mux.scala 81:58]
    node _io_v_output_out_T_3753 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3754 = mux(_io_v_output_out_T_3753, _io_v_output_out_T_3732, _io_v_output_out_T_3752) @[Mux.scala 81:58]
    node _io_v_output_out_T_3755 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3756 = mux(_io_v_output_out_T_3755, _io_v_output_out_T_3736, _io_v_output_out_T_3754) @[Mux.scala 81:58]
    node _io_v_output_out_T_3757 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3758 = mux(_io_v_output_out_T_3757, _io_v_output_out_T_3738, _io_v_output_out_T_3756) @[Mux.scala 81:58]
    node _io_v_output_out_T_3759 = mux(_io_v_output_out_T_3711, asSInt(UInt<1>("h1")), _io_v_output_out_T_3758) @[Valu.scala 147:36]
    node _io_v_output_out_T_3760 = mux(_io_v_output_out_T_3705, sew_8_vd_2, _io_v_output_out_T_3759) @[Valu.scala 146:32]
    node _io_v_output_out_T_3761 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3762 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3763 = and(_io_v_output_out_T_3761, _io_v_output_out_T_3762) @[Valu.scala 164:28]
    node _io_v_output_out_T_3764 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3765 = and(_io_v_output_out_T_3763, _io_v_output_out_T_3764) @[Valu.scala 164:43]
    node _io_v_output_out_T_3766 = mux(_io_v_output_out_T_3765, sew_8_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3767 = mux(_io_v_output_out_T_3699, _io_v_output_out_T_3760, _io_v_output_out_T_3766) @[Valu.scala 145:11]
    node io_v_output_out_2_7 = mux(_io_v_output_out_T_3696, sew_8_vd_2, _io_v_output_out_T_3767) @[Valu.scala 144:11]
    node _io_v_output_out_T_3768 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3769 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3770 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3771 = and(_io_v_output_out_T_3769, _io_v_output_out_T_3770) @[Valu.scala 145:29]
    node _io_v_output_out_T_3772 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3773 = bits(io_vs0, 3, 3) @[Valu.scala 146:56]
    node _io_v_output_out_T_3774 = eq(_io_v_output_out_T_3773, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3775 = and(_io_v_output_out_T_3772, _io_v_output_out_T_3774) @[Valu.scala 146:47]
    node _io_v_output_out_T_3776 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3777 = and(_io_v_output_out_T_3775, _io_v_output_out_T_3776) @[Valu.scala 146:68]
    node _io_v_output_out_T_3778 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3779 = bits(io_vs0, 3, 3) @[Valu.scala 147:60]
    node _io_v_output_out_T_3780 = eq(_io_v_output_out_T_3779, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3781 = and(_io_v_output_out_T_3778, _io_v_output_out_T_3780) @[Valu.scala 147:51]
    node _io_v_output_out_T_3782 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3783 = and(_io_v_output_out_T_3781, _io_v_output_out_T_3782) @[Valu.scala 147:72]
    node _io_v_output_out_T_3784 = add(sew_8_b_3, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3785 = tail(_io_v_output_out_T_3784, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3786 = asSInt(_io_v_output_out_T_3785) @[Valu.scala 151:37]
    node _io_v_output_out_T_3787 = sub(sew_8_b_3, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3788 = tail(_io_v_output_out_T_3787, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3789 = asSInt(_io_v_output_out_T_3788) @[Valu.scala 152:37]
    node _io_v_output_out_T_3790 = sub(imm_6, sew_8_b_3) @[Valu.scala 153:33]
    node _io_v_output_out_T_3791 = tail(_io_v_output_out_T_3790, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3792 = asSInt(_io_v_output_out_T_3791) @[Valu.scala 153:33]
    node _io_v_output_out_T_3793 = and(sew_8_b_3, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3794 = asSInt(_io_v_output_out_T_3793) @[Valu.scala 154:36]
    node _io_v_output_out_T_3795 = or(sew_8_b_3, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3796 = asSInt(_io_v_output_out_T_3795) @[Valu.scala 155:35]
    node _io_v_output_out_T_3797 = xor(sew_8_b_3, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3798 = asSInt(_io_v_output_out_T_3797) @[Valu.scala 156:36]
    node _io_v_output_out_T_3799 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3800 = asUInt(sew_8_b_3) @[Valu.scala 157:54]
    node _io_v_output_out_T_3801 = leq(_io_v_output_out_T_3799, _io_v_output_out_T_3800) @[Valu.scala 157:43]
    node _io_v_output_out_T_3802 = mux(_io_v_output_out_T_3801, imm_6, sew_8_b_3) @[Valu.scala 157:31]
    node _io_v_output_out_T_3803 = leq(imm_6, sew_8_b_3) @[Valu.scala 158:35]
    node _io_v_output_out_T_3804 = mux(_io_v_output_out_T_3803, imm_6, sew_8_b_3) @[Valu.scala 158:30]
    node _io_v_output_out_T_3805 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3806 = asUInt(sew_8_b_3) @[Valu.scala 159:54]
    node _io_v_output_out_T_3807 = geq(_io_v_output_out_T_3805, _io_v_output_out_T_3806) @[Valu.scala 159:43]
    node _io_v_output_out_T_3808 = mux(_io_v_output_out_T_3807, imm_6, sew_8_b_3) @[Valu.scala 159:31]
    node _io_v_output_out_T_3809 = geq(imm_6, sew_8_b_3) @[Valu.scala 160:35]
    node _io_v_output_out_T_3810 = mux(_io_v_output_out_T_3809, imm_6, sew_8_b_3) @[Valu.scala 160:30]
    node _io_v_output_out_T_3811 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3812 = mux(_io_v_output_out_T_3811, _io_v_output_out_T_3786, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3813 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3814 = mux(_io_v_output_out_T_3813, _io_v_output_out_T_3789, _io_v_output_out_T_3812) @[Mux.scala 81:58]
    node _io_v_output_out_T_3815 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3816 = mux(_io_v_output_out_T_3815, _io_v_output_out_T_3792, _io_v_output_out_T_3814) @[Mux.scala 81:58]
    node _io_v_output_out_T_3817 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3818 = mux(_io_v_output_out_T_3817, _io_v_output_out_T_3794, _io_v_output_out_T_3816) @[Mux.scala 81:58]
    node _io_v_output_out_T_3819 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3820 = mux(_io_v_output_out_T_3819, _io_v_output_out_T_3796, _io_v_output_out_T_3818) @[Mux.scala 81:58]
    node _io_v_output_out_T_3821 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3822 = mux(_io_v_output_out_T_3821, _io_v_output_out_T_3798, _io_v_output_out_T_3820) @[Mux.scala 81:58]
    node _io_v_output_out_T_3823 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3824 = mux(_io_v_output_out_T_3823, _io_v_output_out_T_3802, _io_v_output_out_T_3822) @[Mux.scala 81:58]
    node _io_v_output_out_T_3825 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3826 = mux(_io_v_output_out_T_3825, _io_v_output_out_T_3804, _io_v_output_out_T_3824) @[Mux.scala 81:58]
    node _io_v_output_out_T_3827 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3828 = mux(_io_v_output_out_T_3827, _io_v_output_out_T_3808, _io_v_output_out_T_3826) @[Mux.scala 81:58]
    node _io_v_output_out_T_3829 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3830 = mux(_io_v_output_out_T_3829, _io_v_output_out_T_3810, _io_v_output_out_T_3828) @[Mux.scala 81:58]
    node _io_v_output_out_T_3831 = mux(_io_v_output_out_T_3783, asSInt(UInt<1>("h1")), _io_v_output_out_T_3830) @[Valu.scala 147:36]
    node _io_v_output_out_T_3832 = mux(_io_v_output_out_T_3777, sew_8_vd_3, _io_v_output_out_T_3831) @[Valu.scala 146:32]
    node _io_v_output_out_T_3833 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3834 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3835 = and(_io_v_output_out_T_3833, _io_v_output_out_T_3834) @[Valu.scala 164:28]
    node _io_v_output_out_T_3836 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3837 = and(_io_v_output_out_T_3835, _io_v_output_out_T_3836) @[Valu.scala 164:43]
    node _io_v_output_out_T_3838 = mux(_io_v_output_out_T_3837, sew_8_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3839 = mux(_io_v_output_out_T_3771, _io_v_output_out_T_3832, _io_v_output_out_T_3838) @[Valu.scala 145:11]
    node io_v_output_out_3_7 = mux(_io_v_output_out_T_3768, sew_8_vd_3, _io_v_output_out_T_3839) @[Valu.scala 144:11]
    node _io_v_output_out_T_3840 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3841 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3842 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3843 = and(_io_v_output_out_T_3841, _io_v_output_out_T_3842) @[Valu.scala 145:29]
    node _io_v_output_out_T_3844 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3845 = bits(io_vs0, 4, 4) @[Valu.scala 146:56]
    node _io_v_output_out_T_3846 = eq(_io_v_output_out_T_3845, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3847 = and(_io_v_output_out_T_3844, _io_v_output_out_T_3846) @[Valu.scala 146:47]
    node _io_v_output_out_T_3848 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3849 = and(_io_v_output_out_T_3847, _io_v_output_out_T_3848) @[Valu.scala 146:68]
    node _io_v_output_out_T_3850 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3851 = bits(io_vs0, 4, 4) @[Valu.scala 147:60]
    node _io_v_output_out_T_3852 = eq(_io_v_output_out_T_3851, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3853 = and(_io_v_output_out_T_3850, _io_v_output_out_T_3852) @[Valu.scala 147:51]
    node _io_v_output_out_T_3854 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3855 = and(_io_v_output_out_T_3853, _io_v_output_out_T_3854) @[Valu.scala 147:72]
    node _io_v_output_out_T_3856 = add(sew_8_b_4, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3857 = tail(_io_v_output_out_T_3856, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3858 = asSInt(_io_v_output_out_T_3857) @[Valu.scala 151:37]
    node _io_v_output_out_T_3859 = sub(sew_8_b_4, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3860 = tail(_io_v_output_out_T_3859, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3861 = asSInt(_io_v_output_out_T_3860) @[Valu.scala 152:37]
    node _io_v_output_out_T_3862 = sub(imm_6, sew_8_b_4) @[Valu.scala 153:33]
    node _io_v_output_out_T_3863 = tail(_io_v_output_out_T_3862, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3864 = asSInt(_io_v_output_out_T_3863) @[Valu.scala 153:33]
    node _io_v_output_out_T_3865 = and(sew_8_b_4, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3866 = asSInt(_io_v_output_out_T_3865) @[Valu.scala 154:36]
    node _io_v_output_out_T_3867 = or(sew_8_b_4, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3868 = asSInt(_io_v_output_out_T_3867) @[Valu.scala 155:35]
    node _io_v_output_out_T_3869 = xor(sew_8_b_4, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3870 = asSInt(_io_v_output_out_T_3869) @[Valu.scala 156:36]
    node _io_v_output_out_T_3871 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3872 = asUInt(sew_8_b_4) @[Valu.scala 157:54]
    node _io_v_output_out_T_3873 = leq(_io_v_output_out_T_3871, _io_v_output_out_T_3872) @[Valu.scala 157:43]
    node _io_v_output_out_T_3874 = mux(_io_v_output_out_T_3873, imm_6, sew_8_b_4) @[Valu.scala 157:31]
    node _io_v_output_out_T_3875 = leq(imm_6, sew_8_b_4) @[Valu.scala 158:35]
    node _io_v_output_out_T_3876 = mux(_io_v_output_out_T_3875, imm_6, sew_8_b_4) @[Valu.scala 158:30]
    node _io_v_output_out_T_3877 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3878 = asUInt(sew_8_b_4) @[Valu.scala 159:54]
    node _io_v_output_out_T_3879 = geq(_io_v_output_out_T_3877, _io_v_output_out_T_3878) @[Valu.scala 159:43]
    node _io_v_output_out_T_3880 = mux(_io_v_output_out_T_3879, imm_6, sew_8_b_4) @[Valu.scala 159:31]
    node _io_v_output_out_T_3881 = geq(imm_6, sew_8_b_4) @[Valu.scala 160:35]
    node _io_v_output_out_T_3882 = mux(_io_v_output_out_T_3881, imm_6, sew_8_b_4) @[Valu.scala 160:30]
    node _io_v_output_out_T_3883 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3884 = mux(_io_v_output_out_T_3883, _io_v_output_out_T_3858, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3885 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3886 = mux(_io_v_output_out_T_3885, _io_v_output_out_T_3861, _io_v_output_out_T_3884) @[Mux.scala 81:58]
    node _io_v_output_out_T_3887 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3888 = mux(_io_v_output_out_T_3887, _io_v_output_out_T_3864, _io_v_output_out_T_3886) @[Mux.scala 81:58]
    node _io_v_output_out_T_3889 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3890 = mux(_io_v_output_out_T_3889, _io_v_output_out_T_3866, _io_v_output_out_T_3888) @[Mux.scala 81:58]
    node _io_v_output_out_T_3891 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3892 = mux(_io_v_output_out_T_3891, _io_v_output_out_T_3868, _io_v_output_out_T_3890) @[Mux.scala 81:58]
    node _io_v_output_out_T_3893 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3894 = mux(_io_v_output_out_T_3893, _io_v_output_out_T_3870, _io_v_output_out_T_3892) @[Mux.scala 81:58]
    node _io_v_output_out_T_3895 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3896 = mux(_io_v_output_out_T_3895, _io_v_output_out_T_3874, _io_v_output_out_T_3894) @[Mux.scala 81:58]
    node _io_v_output_out_T_3897 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3898 = mux(_io_v_output_out_T_3897, _io_v_output_out_T_3876, _io_v_output_out_T_3896) @[Mux.scala 81:58]
    node _io_v_output_out_T_3899 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3900 = mux(_io_v_output_out_T_3899, _io_v_output_out_T_3880, _io_v_output_out_T_3898) @[Mux.scala 81:58]
    node _io_v_output_out_T_3901 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3902 = mux(_io_v_output_out_T_3901, _io_v_output_out_T_3882, _io_v_output_out_T_3900) @[Mux.scala 81:58]
    node _io_v_output_out_T_3903 = mux(_io_v_output_out_T_3855, asSInt(UInt<1>("h1")), _io_v_output_out_T_3902) @[Valu.scala 147:36]
    node _io_v_output_out_T_3904 = mux(_io_v_output_out_T_3849, sew_8_vd_4, _io_v_output_out_T_3903) @[Valu.scala 146:32]
    node _io_v_output_out_T_3905 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3906 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3907 = and(_io_v_output_out_T_3905, _io_v_output_out_T_3906) @[Valu.scala 164:28]
    node _io_v_output_out_T_3908 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3909 = and(_io_v_output_out_T_3907, _io_v_output_out_T_3908) @[Valu.scala 164:43]
    node _io_v_output_out_T_3910 = mux(_io_v_output_out_T_3909, sew_8_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3911 = mux(_io_v_output_out_T_3843, _io_v_output_out_T_3904, _io_v_output_out_T_3910) @[Valu.scala 145:11]
    node io_v_output_out_4_4 = mux(_io_v_output_out_T_3840, sew_8_vd_4, _io_v_output_out_T_3911) @[Valu.scala 144:11]
    node _io_v_output_out_T_3912 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3913 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3914 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3915 = and(_io_v_output_out_T_3913, _io_v_output_out_T_3914) @[Valu.scala 145:29]
    node _io_v_output_out_T_3916 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3917 = bits(io_vs0, 5, 5) @[Valu.scala 146:56]
    node _io_v_output_out_T_3918 = eq(_io_v_output_out_T_3917, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3919 = and(_io_v_output_out_T_3916, _io_v_output_out_T_3918) @[Valu.scala 146:47]
    node _io_v_output_out_T_3920 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3921 = and(_io_v_output_out_T_3919, _io_v_output_out_T_3920) @[Valu.scala 146:68]
    node _io_v_output_out_T_3922 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3923 = bits(io_vs0, 5, 5) @[Valu.scala 147:60]
    node _io_v_output_out_T_3924 = eq(_io_v_output_out_T_3923, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3925 = and(_io_v_output_out_T_3922, _io_v_output_out_T_3924) @[Valu.scala 147:51]
    node _io_v_output_out_T_3926 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3927 = and(_io_v_output_out_T_3925, _io_v_output_out_T_3926) @[Valu.scala 147:72]
    node _io_v_output_out_T_3928 = add(sew_8_b_5, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_3929 = tail(_io_v_output_out_T_3928, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_3930 = asSInt(_io_v_output_out_T_3929) @[Valu.scala 151:37]
    node _io_v_output_out_T_3931 = sub(sew_8_b_5, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_3932 = tail(_io_v_output_out_T_3931, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_3933 = asSInt(_io_v_output_out_T_3932) @[Valu.scala 152:37]
    node _io_v_output_out_T_3934 = sub(imm_6, sew_8_b_5) @[Valu.scala 153:33]
    node _io_v_output_out_T_3935 = tail(_io_v_output_out_T_3934, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_3936 = asSInt(_io_v_output_out_T_3935) @[Valu.scala 153:33]
    node _io_v_output_out_T_3937 = and(sew_8_b_5, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_3938 = asSInt(_io_v_output_out_T_3937) @[Valu.scala 154:36]
    node _io_v_output_out_T_3939 = or(sew_8_b_5, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_3940 = asSInt(_io_v_output_out_T_3939) @[Valu.scala 155:35]
    node _io_v_output_out_T_3941 = xor(sew_8_b_5, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_3942 = asSInt(_io_v_output_out_T_3941) @[Valu.scala 156:36]
    node _io_v_output_out_T_3943 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_3944 = asUInt(sew_8_b_5) @[Valu.scala 157:54]
    node _io_v_output_out_T_3945 = leq(_io_v_output_out_T_3943, _io_v_output_out_T_3944) @[Valu.scala 157:43]
    node _io_v_output_out_T_3946 = mux(_io_v_output_out_T_3945, imm_6, sew_8_b_5) @[Valu.scala 157:31]
    node _io_v_output_out_T_3947 = leq(imm_6, sew_8_b_5) @[Valu.scala 158:35]
    node _io_v_output_out_T_3948 = mux(_io_v_output_out_T_3947, imm_6, sew_8_b_5) @[Valu.scala 158:30]
    node _io_v_output_out_T_3949 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_3950 = asUInt(sew_8_b_5) @[Valu.scala 159:54]
    node _io_v_output_out_T_3951 = geq(_io_v_output_out_T_3949, _io_v_output_out_T_3950) @[Valu.scala 159:43]
    node _io_v_output_out_T_3952 = mux(_io_v_output_out_T_3951, imm_6, sew_8_b_5) @[Valu.scala 159:31]
    node _io_v_output_out_T_3953 = geq(imm_6, sew_8_b_5) @[Valu.scala 160:35]
    node _io_v_output_out_T_3954 = mux(_io_v_output_out_T_3953, imm_6, sew_8_b_5) @[Valu.scala 160:30]
    node _io_v_output_out_T_3955 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3956 = mux(_io_v_output_out_T_3955, _io_v_output_out_T_3930, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_3957 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3958 = mux(_io_v_output_out_T_3957, _io_v_output_out_T_3933, _io_v_output_out_T_3956) @[Mux.scala 81:58]
    node _io_v_output_out_T_3959 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3960 = mux(_io_v_output_out_T_3959, _io_v_output_out_T_3936, _io_v_output_out_T_3958) @[Mux.scala 81:58]
    node _io_v_output_out_T_3961 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3962 = mux(_io_v_output_out_T_3961, _io_v_output_out_T_3938, _io_v_output_out_T_3960) @[Mux.scala 81:58]
    node _io_v_output_out_T_3963 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3964 = mux(_io_v_output_out_T_3963, _io_v_output_out_T_3940, _io_v_output_out_T_3962) @[Mux.scala 81:58]
    node _io_v_output_out_T_3965 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3966 = mux(_io_v_output_out_T_3965, _io_v_output_out_T_3942, _io_v_output_out_T_3964) @[Mux.scala 81:58]
    node _io_v_output_out_T_3967 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3968 = mux(_io_v_output_out_T_3967, _io_v_output_out_T_3946, _io_v_output_out_T_3966) @[Mux.scala 81:58]
    node _io_v_output_out_T_3969 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3970 = mux(_io_v_output_out_T_3969, _io_v_output_out_T_3948, _io_v_output_out_T_3968) @[Mux.scala 81:58]
    node _io_v_output_out_T_3971 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3972 = mux(_io_v_output_out_T_3971, _io_v_output_out_T_3952, _io_v_output_out_T_3970) @[Mux.scala 81:58]
    node _io_v_output_out_T_3973 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_3974 = mux(_io_v_output_out_T_3973, _io_v_output_out_T_3954, _io_v_output_out_T_3972) @[Mux.scala 81:58]
    node _io_v_output_out_T_3975 = mux(_io_v_output_out_T_3927, asSInt(UInt<1>("h1")), _io_v_output_out_T_3974) @[Valu.scala 147:36]
    node _io_v_output_out_T_3976 = mux(_io_v_output_out_T_3921, sew_8_vd_5, _io_v_output_out_T_3975) @[Valu.scala 146:32]
    node _io_v_output_out_T_3977 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_3978 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_3979 = and(_io_v_output_out_T_3977, _io_v_output_out_T_3978) @[Valu.scala 164:28]
    node _io_v_output_out_T_3980 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_3981 = and(_io_v_output_out_T_3979, _io_v_output_out_T_3980) @[Valu.scala 164:43]
    node _io_v_output_out_T_3982 = mux(_io_v_output_out_T_3981, sew_8_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_3983 = mux(_io_v_output_out_T_3915, _io_v_output_out_T_3976, _io_v_output_out_T_3982) @[Valu.scala 145:11]
    node io_v_output_out_5_4 = mux(_io_v_output_out_T_3912, sew_8_vd_5, _io_v_output_out_T_3983) @[Valu.scala 144:11]
    node _io_v_output_out_T_3984 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_3985 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_3986 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_3987 = and(_io_v_output_out_T_3985, _io_v_output_out_T_3986) @[Valu.scala 145:29]
    node _io_v_output_out_T_3988 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_3989 = bits(io_vs0, 6, 6) @[Valu.scala 146:56]
    node _io_v_output_out_T_3990 = eq(_io_v_output_out_T_3989, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_3991 = and(_io_v_output_out_T_3988, _io_v_output_out_T_3990) @[Valu.scala 146:47]
    node _io_v_output_out_T_3992 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_3993 = and(_io_v_output_out_T_3991, _io_v_output_out_T_3992) @[Valu.scala 146:68]
    node _io_v_output_out_T_3994 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_3995 = bits(io_vs0, 6, 6) @[Valu.scala 147:60]
    node _io_v_output_out_T_3996 = eq(_io_v_output_out_T_3995, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_3997 = and(_io_v_output_out_T_3994, _io_v_output_out_T_3996) @[Valu.scala 147:51]
    node _io_v_output_out_T_3998 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_3999 = and(_io_v_output_out_T_3997, _io_v_output_out_T_3998) @[Valu.scala 147:72]
    node _io_v_output_out_T_4000 = add(sew_8_b_6, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4001 = tail(_io_v_output_out_T_4000, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4002 = asSInt(_io_v_output_out_T_4001) @[Valu.scala 151:37]
    node _io_v_output_out_T_4003 = sub(sew_8_b_6, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4004 = tail(_io_v_output_out_T_4003, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4005 = asSInt(_io_v_output_out_T_4004) @[Valu.scala 152:37]
    node _io_v_output_out_T_4006 = sub(imm_6, sew_8_b_6) @[Valu.scala 153:33]
    node _io_v_output_out_T_4007 = tail(_io_v_output_out_T_4006, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4008 = asSInt(_io_v_output_out_T_4007) @[Valu.scala 153:33]
    node _io_v_output_out_T_4009 = and(sew_8_b_6, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4010 = asSInt(_io_v_output_out_T_4009) @[Valu.scala 154:36]
    node _io_v_output_out_T_4011 = or(sew_8_b_6, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4012 = asSInt(_io_v_output_out_T_4011) @[Valu.scala 155:35]
    node _io_v_output_out_T_4013 = xor(sew_8_b_6, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4014 = asSInt(_io_v_output_out_T_4013) @[Valu.scala 156:36]
    node _io_v_output_out_T_4015 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4016 = asUInt(sew_8_b_6) @[Valu.scala 157:54]
    node _io_v_output_out_T_4017 = leq(_io_v_output_out_T_4015, _io_v_output_out_T_4016) @[Valu.scala 157:43]
    node _io_v_output_out_T_4018 = mux(_io_v_output_out_T_4017, imm_6, sew_8_b_6) @[Valu.scala 157:31]
    node _io_v_output_out_T_4019 = leq(imm_6, sew_8_b_6) @[Valu.scala 158:35]
    node _io_v_output_out_T_4020 = mux(_io_v_output_out_T_4019, imm_6, sew_8_b_6) @[Valu.scala 158:30]
    node _io_v_output_out_T_4021 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4022 = asUInt(sew_8_b_6) @[Valu.scala 159:54]
    node _io_v_output_out_T_4023 = geq(_io_v_output_out_T_4021, _io_v_output_out_T_4022) @[Valu.scala 159:43]
    node _io_v_output_out_T_4024 = mux(_io_v_output_out_T_4023, imm_6, sew_8_b_6) @[Valu.scala 159:31]
    node _io_v_output_out_T_4025 = geq(imm_6, sew_8_b_6) @[Valu.scala 160:35]
    node _io_v_output_out_T_4026 = mux(_io_v_output_out_T_4025, imm_6, sew_8_b_6) @[Valu.scala 160:30]
    node _io_v_output_out_T_4027 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4028 = mux(_io_v_output_out_T_4027, _io_v_output_out_T_4002, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4029 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4030 = mux(_io_v_output_out_T_4029, _io_v_output_out_T_4005, _io_v_output_out_T_4028) @[Mux.scala 81:58]
    node _io_v_output_out_T_4031 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4032 = mux(_io_v_output_out_T_4031, _io_v_output_out_T_4008, _io_v_output_out_T_4030) @[Mux.scala 81:58]
    node _io_v_output_out_T_4033 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4034 = mux(_io_v_output_out_T_4033, _io_v_output_out_T_4010, _io_v_output_out_T_4032) @[Mux.scala 81:58]
    node _io_v_output_out_T_4035 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4036 = mux(_io_v_output_out_T_4035, _io_v_output_out_T_4012, _io_v_output_out_T_4034) @[Mux.scala 81:58]
    node _io_v_output_out_T_4037 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4038 = mux(_io_v_output_out_T_4037, _io_v_output_out_T_4014, _io_v_output_out_T_4036) @[Mux.scala 81:58]
    node _io_v_output_out_T_4039 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4040 = mux(_io_v_output_out_T_4039, _io_v_output_out_T_4018, _io_v_output_out_T_4038) @[Mux.scala 81:58]
    node _io_v_output_out_T_4041 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4042 = mux(_io_v_output_out_T_4041, _io_v_output_out_T_4020, _io_v_output_out_T_4040) @[Mux.scala 81:58]
    node _io_v_output_out_T_4043 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4044 = mux(_io_v_output_out_T_4043, _io_v_output_out_T_4024, _io_v_output_out_T_4042) @[Mux.scala 81:58]
    node _io_v_output_out_T_4045 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4046 = mux(_io_v_output_out_T_4045, _io_v_output_out_T_4026, _io_v_output_out_T_4044) @[Mux.scala 81:58]
    node _io_v_output_out_T_4047 = mux(_io_v_output_out_T_3999, asSInt(UInt<1>("h1")), _io_v_output_out_T_4046) @[Valu.scala 147:36]
    node _io_v_output_out_T_4048 = mux(_io_v_output_out_T_3993, sew_8_vd_6, _io_v_output_out_T_4047) @[Valu.scala 146:32]
    node _io_v_output_out_T_4049 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4050 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4051 = and(_io_v_output_out_T_4049, _io_v_output_out_T_4050) @[Valu.scala 164:28]
    node _io_v_output_out_T_4052 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4053 = and(_io_v_output_out_T_4051, _io_v_output_out_T_4052) @[Valu.scala 164:43]
    node _io_v_output_out_T_4054 = mux(_io_v_output_out_T_4053, sew_8_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4055 = mux(_io_v_output_out_T_3987, _io_v_output_out_T_4048, _io_v_output_out_T_4054) @[Valu.scala 145:11]
    node io_v_output_out_6_4 = mux(_io_v_output_out_T_3984, sew_8_vd_6, _io_v_output_out_T_4055) @[Valu.scala 144:11]
    node _io_v_output_out_T_4056 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4057 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4058 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4059 = and(_io_v_output_out_T_4057, _io_v_output_out_T_4058) @[Valu.scala 145:29]
    node _io_v_output_out_T_4060 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4061 = bits(io_vs0, 7, 7) @[Valu.scala 146:56]
    node _io_v_output_out_T_4062 = eq(_io_v_output_out_T_4061, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4063 = and(_io_v_output_out_T_4060, _io_v_output_out_T_4062) @[Valu.scala 146:47]
    node _io_v_output_out_T_4064 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4065 = and(_io_v_output_out_T_4063, _io_v_output_out_T_4064) @[Valu.scala 146:68]
    node _io_v_output_out_T_4066 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4067 = bits(io_vs0, 7, 7) @[Valu.scala 147:60]
    node _io_v_output_out_T_4068 = eq(_io_v_output_out_T_4067, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4069 = and(_io_v_output_out_T_4066, _io_v_output_out_T_4068) @[Valu.scala 147:51]
    node _io_v_output_out_T_4070 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4071 = and(_io_v_output_out_T_4069, _io_v_output_out_T_4070) @[Valu.scala 147:72]
    node _io_v_output_out_T_4072 = add(sew_8_b_7, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4073 = tail(_io_v_output_out_T_4072, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4074 = asSInt(_io_v_output_out_T_4073) @[Valu.scala 151:37]
    node _io_v_output_out_T_4075 = sub(sew_8_b_7, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4076 = tail(_io_v_output_out_T_4075, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4077 = asSInt(_io_v_output_out_T_4076) @[Valu.scala 152:37]
    node _io_v_output_out_T_4078 = sub(imm_6, sew_8_b_7) @[Valu.scala 153:33]
    node _io_v_output_out_T_4079 = tail(_io_v_output_out_T_4078, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4080 = asSInt(_io_v_output_out_T_4079) @[Valu.scala 153:33]
    node _io_v_output_out_T_4081 = and(sew_8_b_7, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4082 = asSInt(_io_v_output_out_T_4081) @[Valu.scala 154:36]
    node _io_v_output_out_T_4083 = or(sew_8_b_7, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4084 = asSInt(_io_v_output_out_T_4083) @[Valu.scala 155:35]
    node _io_v_output_out_T_4085 = xor(sew_8_b_7, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4086 = asSInt(_io_v_output_out_T_4085) @[Valu.scala 156:36]
    node _io_v_output_out_T_4087 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4088 = asUInt(sew_8_b_7) @[Valu.scala 157:54]
    node _io_v_output_out_T_4089 = leq(_io_v_output_out_T_4087, _io_v_output_out_T_4088) @[Valu.scala 157:43]
    node _io_v_output_out_T_4090 = mux(_io_v_output_out_T_4089, imm_6, sew_8_b_7) @[Valu.scala 157:31]
    node _io_v_output_out_T_4091 = leq(imm_6, sew_8_b_7) @[Valu.scala 158:35]
    node _io_v_output_out_T_4092 = mux(_io_v_output_out_T_4091, imm_6, sew_8_b_7) @[Valu.scala 158:30]
    node _io_v_output_out_T_4093 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4094 = asUInt(sew_8_b_7) @[Valu.scala 159:54]
    node _io_v_output_out_T_4095 = geq(_io_v_output_out_T_4093, _io_v_output_out_T_4094) @[Valu.scala 159:43]
    node _io_v_output_out_T_4096 = mux(_io_v_output_out_T_4095, imm_6, sew_8_b_7) @[Valu.scala 159:31]
    node _io_v_output_out_T_4097 = geq(imm_6, sew_8_b_7) @[Valu.scala 160:35]
    node _io_v_output_out_T_4098 = mux(_io_v_output_out_T_4097, imm_6, sew_8_b_7) @[Valu.scala 160:30]
    node _io_v_output_out_T_4099 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4100 = mux(_io_v_output_out_T_4099, _io_v_output_out_T_4074, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4101 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4102 = mux(_io_v_output_out_T_4101, _io_v_output_out_T_4077, _io_v_output_out_T_4100) @[Mux.scala 81:58]
    node _io_v_output_out_T_4103 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4104 = mux(_io_v_output_out_T_4103, _io_v_output_out_T_4080, _io_v_output_out_T_4102) @[Mux.scala 81:58]
    node _io_v_output_out_T_4105 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4106 = mux(_io_v_output_out_T_4105, _io_v_output_out_T_4082, _io_v_output_out_T_4104) @[Mux.scala 81:58]
    node _io_v_output_out_T_4107 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4108 = mux(_io_v_output_out_T_4107, _io_v_output_out_T_4084, _io_v_output_out_T_4106) @[Mux.scala 81:58]
    node _io_v_output_out_T_4109 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4110 = mux(_io_v_output_out_T_4109, _io_v_output_out_T_4086, _io_v_output_out_T_4108) @[Mux.scala 81:58]
    node _io_v_output_out_T_4111 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4112 = mux(_io_v_output_out_T_4111, _io_v_output_out_T_4090, _io_v_output_out_T_4110) @[Mux.scala 81:58]
    node _io_v_output_out_T_4113 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4114 = mux(_io_v_output_out_T_4113, _io_v_output_out_T_4092, _io_v_output_out_T_4112) @[Mux.scala 81:58]
    node _io_v_output_out_T_4115 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4116 = mux(_io_v_output_out_T_4115, _io_v_output_out_T_4096, _io_v_output_out_T_4114) @[Mux.scala 81:58]
    node _io_v_output_out_T_4117 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4118 = mux(_io_v_output_out_T_4117, _io_v_output_out_T_4098, _io_v_output_out_T_4116) @[Mux.scala 81:58]
    node _io_v_output_out_T_4119 = mux(_io_v_output_out_T_4071, asSInt(UInt<1>("h1")), _io_v_output_out_T_4118) @[Valu.scala 147:36]
    node _io_v_output_out_T_4120 = mux(_io_v_output_out_T_4065, sew_8_vd_7, _io_v_output_out_T_4119) @[Valu.scala 146:32]
    node _io_v_output_out_T_4121 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4122 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4123 = and(_io_v_output_out_T_4121, _io_v_output_out_T_4122) @[Valu.scala 164:28]
    node _io_v_output_out_T_4124 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4125 = and(_io_v_output_out_T_4123, _io_v_output_out_T_4124) @[Valu.scala 164:43]
    node _io_v_output_out_T_4126 = mux(_io_v_output_out_T_4125, sew_8_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4127 = mux(_io_v_output_out_T_4059, _io_v_output_out_T_4120, _io_v_output_out_T_4126) @[Valu.scala 145:11]
    node io_v_output_out_7_4 = mux(_io_v_output_out_T_4056, sew_8_vd_7, _io_v_output_out_T_4127) @[Valu.scala 144:11]
    node _io_v_output_out_T_4128 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4129 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4130 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4131 = and(_io_v_output_out_T_4129, _io_v_output_out_T_4130) @[Valu.scala 145:29]
    node _io_v_output_out_T_4132 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4133 = bits(io_vs0, 8, 8) @[Valu.scala 146:56]
    node _io_v_output_out_T_4134 = eq(_io_v_output_out_T_4133, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4135 = and(_io_v_output_out_T_4132, _io_v_output_out_T_4134) @[Valu.scala 146:47]
    node _io_v_output_out_T_4136 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4137 = and(_io_v_output_out_T_4135, _io_v_output_out_T_4136) @[Valu.scala 146:68]
    node _io_v_output_out_T_4138 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4139 = bits(io_vs0, 8, 8) @[Valu.scala 147:60]
    node _io_v_output_out_T_4140 = eq(_io_v_output_out_T_4139, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4141 = and(_io_v_output_out_T_4138, _io_v_output_out_T_4140) @[Valu.scala 147:51]
    node _io_v_output_out_T_4142 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4143 = and(_io_v_output_out_T_4141, _io_v_output_out_T_4142) @[Valu.scala 147:72]
    node _io_v_output_out_T_4144 = add(sew_8_b_8, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4145 = tail(_io_v_output_out_T_4144, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4146 = asSInt(_io_v_output_out_T_4145) @[Valu.scala 151:37]
    node _io_v_output_out_T_4147 = sub(sew_8_b_8, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4148 = tail(_io_v_output_out_T_4147, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4149 = asSInt(_io_v_output_out_T_4148) @[Valu.scala 152:37]
    node _io_v_output_out_T_4150 = sub(imm_6, sew_8_b_8) @[Valu.scala 153:33]
    node _io_v_output_out_T_4151 = tail(_io_v_output_out_T_4150, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4152 = asSInt(_io_v_output_out_T_4151) @[Valu.scala 153:33]
    node _io_v_output_out_T_4153 = and(sew_8_b_8, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4154 = asSInt(_io_v_output_out_T_4153) @[Valu.scala 154:36]
    node _io_v_output_out_T_4155 = or(sew_8_b_8, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4156 = asSInt(_io_v_output_out_T_4155) @[Valu.scala 155:35]
    node _io_v_output_out_T_4157 = xor(sew_8_b_8, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4158 = asSInt(_io_v_output_out_T_4157) @[Valu.scala 156:36]
    node _io_v_output_out_T_4159 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4160 = asUInt(sew_8_b_8) @[Valu.scala 157:54]
    node _io_v_output_out_T_4161 = leq(_io_v_output_out_T_4159, _io_v_output_out_T_4160) @[Valu.scala 157:43]
    node _io_v_output_out_T_4162 = mux(_io_v_output_out_T_4161, imm_6, sew_8_b_8) @[Valu.scala 157:31]
    node _io_v_output_out_T_4163 = leq(imm_6, sew_8_b_8) @[Valu.scala 158:35]
    node _io_v_output_out_T_4164 = mux(_io_v_output_out_T_4163, imm_6, sew_8_b_8) @[Valu.scala 158:30]
    node _io_v_output_out_T_4165 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4166 = asUInt(sew_8_b_8) @[Valu.scala 159:54]
    node _io_v_output_out_T_4167 = geq(_io_v_output_out_T_4165, _io_v_output_out_T_4166) @[Valu.scala 159:43]
    node _io_v_output_out_T_4168 = mux(_io_v_output_out_T_4167, imm_6, sew_8_b_8) @[Valu.scala 159:31]
    node _io_v_output_out_T_4169 = geq(imm_6, sew_8_b_8) @[Valu.scala 160:35]
    node _io_v_output_out_T_4170 = mux(_io_v_output_out_T_4169, imm_6, sew_8_b_8) @[Valu.scala 160:30]
    node _io_v_output_out_T_4171 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4172 = mux(_io_v_output_out_T_4171, _io_v_output_out_T_4146, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4173 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4174 = mux(_io_v_output_out_T_4173, _io_v_output_out_T_4149, _io_v_output_out_T_4172) @[Mux.scala 81:58]
    node _io_v_output_out_T_4175 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4176 = mux(_io_v_output_out_T_4175, _io_v_output_out_T_4152, _io_v_output_out_T_4174) @[Mux.scala 81:58]
    node _io_v_output_out_T_4177 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4178 = mux(_io_v_output_out_T_4177, _io_v_output_out_T_4154, _io_v_output_out_T_4176) @[Mux.scala 81:58]
    node _io_v_output_out_T_4179 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4180 = mux(_io_v_output_out_T_4179, _io_v_output_out_T_4156, _io_v_output_out_T_4178) @[Mux.scala 81:58]
    node _io_v_output_out_T_4181 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4182 = mux(_io_v_output_out_T_4181, _io_v_output_out_T_4158, _io_v_output_out_T_4180) @[Mux.scala 81:58]
    node _io_v_output_out_T_4183 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4184 = mux(_io_v_output_out_T_4183, _io_v_output_out_T_4162, _io_v_output_out_T_4182) @[Mux.scala 81:58]
    node _io_v_output_out_T_4185 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4186 = mux(_io_v_output_out_T_4185, _io_v_output_out_T_4164, _io_v_output_out_T_4184) @[Mux.scala 81:58]
    node _io_v_output_out_T_4187 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4188 = mux(_io_v_output_out_T_4187, _io_v_output_out_T_4168, _io_v_output_out_T_4186) @[Mux.scala 81:58]
    node _io_v_output_out_T_4189 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4190 = mux(_io_v_output_out_T_4189, _io_v_output_out_T_4170, _io_v_output_out_T_4188) @[Mux.scala 81:58]
    node _io_v_output_out_T_4191 = mux(_io_v_output_out_T_4143, asSInt(UInt<1>("h1")), _io_v_output_out_T_4190) @[Valu.scala 147:36]
    node _io_v_output_out_T_4192 = mux(_io_v_output_out_T_4137, sew_8_vd_8, _io_v_output_out_T_4191) @[Valu.scala 146:32]
    node _io_v_output_out_T_4193 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4194 = gt(UInt<4>("h8"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4195 = and(_io_v_output_out_T_4193, _io_v_output_out_T_4194) @[Valu.scala 164:28]
    node _io_v_output_out_T_4196 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4197 = and(_io_v_output_out_T_4195, _io_v_output_out_T_4196) @[Valu.scala 164:43]
    node _io_v_output_out_T_4198 = mux(_io_v_output_out_T_4197, sew_8_vd_8, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4199 = mux(_io_v_output_out_T_4131, _io_v_output_out_T_4192, _io_v_output_out_T_4198) @[Valu.scala 145:11]
    node io_v_output_out_8_2 = mux(_io_v_output_out_T_4128, sew_8_vd_8, _io_v_output_out_T_4199) @[Valu.scala 144:11]
    node _io_v_output_out_T_4200 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4201 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4202 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4203 = and(_io_v_output_out_T_4201, _io_v_output_out_T_4202) @[Valu.scala 145:29]
    node _io_v_output_out_T_4204 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4205 = bits(io_vs0, 9, 9) @[Valu.scala 146:56]
    node _io_v_output_out_T_4206 = eq(_io_v_output_out_T_4205, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4207 = and(_io_v_output_out_T_4204, _io_v_output_out_T_4206) @[Valu.scala 146:47]
    node _io_v_output_out_T_4208 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4209 = and(_io_v_output_out_T_4207, _io_v_output_out_T_4208) @[Valu.scala 146:68]
    node _io_v_output_out_T_4210 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4211 = bits(io_vs0, 9, 9) @[Valu.scala 147:60]
    node _io_v_output_out_T_4212 = eq(_io_v_output_out_T_4211, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4213 = and(_io_v_output_out_T_4210, _io_v_output_out_T_4212) @[Valu.scala 147:51]
    node _io_v_output_out_T_4214 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4215 = and(_io_v_output_out_T_4213, _io_v_output_out_T_4214) @[Valu.scala 147:72]
    node _io_v_output_out_T_4216 = add(sew_8_b_9, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4217 = tail(_io_v_output_out_T_4216, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4218 = asSInt(_io_v_output_out_T_4217) @[Valu.scala 151:37]
    node _io_v_output_out_T_4219 = sub(sew_8_b_9, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4220 = tail(_io_v_output_out_T_4219, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4221 = asSInt(_io_v_output_out_T_4220) @[Valu.scala 152:37]
    node _io_v_output_out_T_4222 = sub(imm_6, sew_8_b_9) @[Valu.scala 153:33]
    node _io_v_output_out_T_4223 = tail(_io_v_output_out_T_4222, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4224 = asSInt(_io_v_output_out_T_4223) @[Valu.scala 153:33]
    node _io_v_output_out_T_4225 = and(sew_8_b_9, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4226 = asSInt(_io_v_output_out_T_4225) @[Valu.scala 154:36]
    node _io_v_output_out_T_4227 = or(sew_8_b_9, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4228 = asSInt(_io_v_output_out_T_4227) @[Valu.scala 155:35]
    node _io_v_output_out_T_4229 = xor(sew_8_b_9, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4230 = asSInt(_io_v_output_out_T_4229) @[Valu.scala 156:36]
    node _io_v_output_out_T_4231 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4232 = asUInt(sew_8_b_9) @[Valu.scala 157:54]
    node _io_v_output_out_T_4233 = leq(_io_v_output_out_T_4231, _io_v_output_out_T_4232) @[Valu.scala 157:43]
    node _io_v_output_out_T_4234 = mux(_io_v_output_out_T_4233, imm_6, sew_8_b_9) @[Valu.scala 157:31]
    node _io_v_output_out_T_4235 = leq(imm_6, sew_8_b_9) @[Valu.scala 158:35]
    node _io_v_output_out_T_4236 = mux(_io_v_output_out_T_4235, imm_6, sew_8_b_9) @[Valu.scala 158:30]
    node _io_v_output_out_T_4237 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4238 = asUInt(sew_8_b_9) @[Valu.scala 159:54]
    node _io_v_output_out_T_4239 = geq(_io_v_output_out_T_4237, _io_v_output_out_T_4238) @[Valu.scala 159:43]
    node _io_v_output_out_T_4240 = mux(_io_v_output_out_T_4239, imm_6, sew_8_b_9) @[Valu.scala 159:31]
    node _io_v_output_out_T_4241 = geq(imm_6, sew_8_b_9) @[Valu.scala 160:35]
    node _io_v_output_out_T_4242 = mux(_io_v_output_out_T_4241, imm_6, sew_8_b_9) @[Valu.scala 160:30]
    node _io_v_output_out_T_4243 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4244 = mux(_io_v_output_out_T_4243, _io_v_output_out_T_4218, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4245 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4246 = mux(_io_v_output_out_T_4245, _io_v_output_out_T_4221, _io_v_output_out_T_4244) @[Mux.scala 81:58]
    node _io_v_output_out_T_4247 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4248 = mux(_io_v_output_out_T_4247, _io_v_output_out_T_4224, _io_v_output_out_T_4246) @[Mux.scala 81:58]
    node _io_v_output_out_T_4249 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4250 = mux(_io_v_output_out_T_4249, _io_v_output_out_T_4226, _io_v_output_out_T_4248) @[Mux.scala 81:58]
    node _io_v_output_out_T_4251 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4252 = mux(_io_v_output_out_T_4251, _io_v_output_out_T_4228, _io_v_output_out_T_4250) @[Mux.scala 81:58]
    node _io_v_output_out_T_4253 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4254 = mux(_io_v_output_out_T_4253, _io_v_output_out_T_4230, _io_v_output_out_T_4252) @[Mux.scala 81:58]
    node _io_v_output_out_T_4255 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4256 = mux(_io_v_output_out_T_4255, _io_v_output_out_T_4234, _io_v_output_out_T_4254) @[Mux.scala 81:58]
    node _io_v_output_out_T_4257 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4258 = mux(_io_v_output_out_T_4257, _io_v_output_out_T_4236, _io_v_output_out_T_4256) @[Mux.scala 81:58]
    node _io_v_output_out_T_4259 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4260 = mux(_io_v_output_out_T_4259, _io_v_output_out_T_4240, _io_v_output_out_T_4258) @[Mux.scala 81:58]
    node _io_v_output_out_T_4261 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4262 = mux(_io_v_output_out_T_4261, _io_v_output_out_T_4242, _io_v_output_out_T_4260) @[Mux.scala 81:58]
    node _io_v_output_out_T_4263 = mux(_io_v_output_out_T_4215, asSInt(UInt<1>("h1")), _io_v_output_out_T_4262) @[Valu.scala 147:36]
    node _io_v_output_out_T_4264 = mux(_io_v_output_out_T_4209, sew_8_vd_9, _io_v_output_out_T_4263) @[Valu.scala 146:32]
    node _io_v_output_out_T_4265 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4266 = gt(UInt<4>("h9"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4267 = and(_io_v_output_out_T_4265, _io_v_output_out_T_4266) @[Valu.scala 164:28]
    node _io_v_output_out_T_4268 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4269 = and(_io_v_output_out_T_4267, _io_v_output_out_T_4268) @[Valu.scala 164:43]
    node _io_v_output_out_T_4270 = mux(_io_v_output_out_T_4269, sew_8_vd_9, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4271 = mux(_io_v_output_out_T_4203, _io_v_output_out_T_4264, _io_v_output_out_T_4270) @[Valu.scala 145:11]
    node io_v_output_out_9_2 = mux(_io_v_output_out_T_4200, sew_8_vd_9, _io_v_output_out_T_4271) @[Valu.scala 144:11]
    node _io_v_output_out_T_4272 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4273 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4274 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4275 = and(_io_v_output_out_T_4273, _io_v_output_out_T_4274) @[Valu.scala 145:29]
    node _io_v_output_out_T_4276 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4277 = bits(io_vs0, 10, 10) @[Valu.scala 146:56]
    node _io_v_output_out_T_4278 = eq(_io_v_output_out_T_4277, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4279 = and(_io_v_output_out_T_4276, _io_v_output_out_T_4278) @[Valu.scala 146:47]
    node _io_v_output_out_T_4280 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4281 = and(_io_v_output_out_T_4279, _io_v_output_out_T_4280) @[Valu.scala 146:68]
    node _io_v_output_out_T_4282 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4283 = bits(io_vs0, 10, 10) @[Valu.scala 147:60]
    node _io_v_output_out_T_4284 = eq(_io_v_output_out_T_4283, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4285 = and(_io_v_output_out_T_4282, _io_v_output_out_T_4284) @[Valu.scala 147:51]
    node _io_v_output_out_T_4286 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4287 = and(_io_v_output_out_T_4285, _io_v_output_out_T_4286) @[Valu.scala 147:72]
    node _io_v_output_out_T_4288 = add(sew_8_b_10, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4289 = tail(_io_v_output_out_T_4288, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4290 = asSInt(_io_v_output_out_T_4289) @[Valu.scala 151:37]
    node _io_v_output_out_T_4291 = sub(sew_8_b_10, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4292 = tail(_io_v_output_out_T_4291, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4293 = asSInt(_io_v_output_out_T_4292) @[Valu.scala 152:37]
    node _io_v_output_out_T_4294 = sub(imm_6, sew_8_b_10) @[Valu.scala 153:33]
    node _io_v_output_out_T_4295 = tail(_io_v_output_out_T_4294, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4296 = asSInt(_io_v_output_out_T_4295) @[Valu.scala 153:33]
    node _io_v_output_out_T_4297 = and(sew_8_b_10, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4298 = asSInt(_io_v_output_out_T_4297) @[Valu.scala 154:36]
    node _io_v_output_out_T_4299 = or(sew_8_b_10, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4300 = asSInt(_io_v_output_out_T_4299) @[Valu.scala 155:35]
    node _io_v_output_out_T_4301 = xor(sew_8_b_10, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4302 = asSInt(_io_v_output_out_T_4301) @[Valu.scala 156:36]
    node _io_v_output_out_T_4303 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4304 = asUInt(sew_8_b_10) @[Valu.scala 157:54]
    node _io_v_output_out_T_4305 = leq(_io_v_output_out_T_4303, _io_v_output_out_T_4304) @[Valu.scala 157:43]
    node _io_v_output_out_T_4306 = mux(_io_v_output_out_T_4305, imm_6, sew_8_b_10) @[Valu.scala 157:31]
    node _io_v_output_out_T_4307 = leq(imm_6, sew_8_b_10) @[Valu.scala 158:35]
    node _io_v_output_out_T_4308 = mux(_io_v_output_out_T_4307, imm_6, sew_8_b_10) @[Valu.scala 158:30]
    node _io_v_output_out_T_4309 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4310 = asUInt(sew_8_b_10) @[Valu.scala 159:54]
    node _io_v_output_out_T_4311 = geq(_io_v_output_out_T_4309, _io_v_output_out_T_4310) @[Valu.scala 159:43]
    node _io_v_output_out_T_4312 = mux(_io_v_output_out_T_4311, imm_6, sew_8_b_10) @[Valu.scala 159:31]
    node _io_v_output_out_T_4313 = geq(imm_6, sew_8_b_10) @[Valu.scala 160:35]
    node _io_v_output_out_T_4314 = mux(_io_v_output_out_T_4313, imm_6, sew_8_b_10) @[Valu.scala 160:30]
    node _io_v_output_out_T_4315 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4316 = mux(_io_v_output_out_T_4315, _io_v_output_out_T_4290, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4317 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4318 = mux(_io_v_output_out_T_4317, _io_v_output_out_T_4293, _io_v_output_out_T_4316) @[Mux.scala 81:58]
    node _io_v_output_out_T_4319 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4320 = mux(_io_v_output_out_T_4319, _io_v_output_out_T_4296, _io_v_output_out_T_4318) @[Mux.scala 81:58]
    node _io_v_output_out_T_4321 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4322 = mux(_io_v_output_out_T_4321, _io_v_output_out_T_4298, _io_v_output_out_T_4320) @[Mux.scala 81:58]
    node _io_v_output_out_T_4323 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4324 = mux(_io_v_output_out_T_4323, _io_v_output_out_T_4300, _io_v_output_out_T_4322) @[Mux.scala 81:58]
    node _io_v_output_out_T_4325 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4326 = mux(_io_v_output_out_T_4325, _io_v_output_out_T_4302, _io_v_output_out_T_4324) @[Mux.scala 81:58]
    node _io_v_output_out_T_4327 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4328 = mux(_io_v_output_out_T_4327, _io_v_output_out_T_4306, _io_v_output_out_T_4326) @[Mux.scala 81:58]
    node _io_v_output_out_T_4329 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4330 = mux(_io_v_output_out_T_4329, _io_v_output_out_T_4308, _io_v_output_out_T_4328) @[Mux.scala 81:58]
    node _io_v_output_out_T_4331 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4332 = mux(_io_v_output_out_T_4331, _io_v_output_out_T_4312, _io_v_output_out_T_4330) @[Mux.scala 81:58]
    node _io_v_output_out_T_4333 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4334 = mux(_io_v_output_out_T_4333, _io_v_output_out_T_4314, _io_v_output_out_T_4332) @[Mux.scala 81:58]
    node _io_v_output_out_T_4335 = mux(_io_v_output_out_T_4287, asSInt(UInt<1>("h1")), _io_v_output_out_T_4334) @[Valu.scala 147:36]
    node _io_v_output_out_T_4336 = mux(_io_v_output_out_T_4281, sew_8_vd_10, _io_v_output_out_T_4335) @[Valu.scala 146:32]
    node _io_v_output_out_T_4337 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4338 = gt(UInt<4>("ha"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4339 = and(_io_v_output_out_T_4337, _io_v_output_out_T_4338) @[Valu.scala 164:28]
    node _io_v_output_out_T_4340 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4341 = and(_io_v_output_out_T_4339, _io_v_output_out_T_4340) @[Valu.scala 164:43]
    node _io_v_output_out_T_4342 = mux(_io_v_output_out_T_4341, sew_8_vd_10, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4343 = mux(_io_v_output_out_T_4275, _io_v_output_out_T_4336, _io_v_output_out_T_4342) @[Valu.scala 145:11]
    node io_v_output_out_10_2 = mux(_io_v_output_out_T_4272, sew_8_vd_10, _io_v_output_out_T_4343) @[Valu.scala 144:11]
    node _io_v_output_out_T_4344 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4345 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4346 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4347 = and(_io_v_output_out_T_4345, _io_v_output_out_T_4346) @[Valu.scala 145:29]
    node _io_v_output_out_T_4348 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4349 = bits(io_vs0, 11, 11) @[Valu.scala 146:56]
    node _io_v_output_out_T_4350 = eq(_io_v_output_out_T_4349, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4351 = and(_io_v_output_out_T_4348, _io_v_output_out_T_4350) @[Valu.scala 146:47]
    node _io_v_output_out_T_4352 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4353 = and(_io_v_output_out_T_4351, _io_v_output_out_T_4352) @[Valu.scala 146:68]
    node _io_v_output_out_T_4354 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4355 = bits(io_vs0, 11, 11) @[Valu.scala 147:60]
    node _io_v_output_out_T_4356 = eq(_io_v_output_out_T_4355, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4357 = and(_io_v_output_out_T_4354, _io_v_output_out_T_4356) @[Valu.scala 147:51]
    node _io_v_output_out_T_4358 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4359 = and(_io_v_output_out_T_4357, _io_v_output_out_T_4358) @[Valu.scala 147:72]
    node _io_v_output_out_T_4360 = add(sew_8_b_11, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4361 = tail(_io_v_output_out_T_4360, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4362 = asSInt(_io_v_output_out_T_4361) @[Valu.scala 151:37]
    node _io_v_output_out_T_4363 = sub(sew_8_b_11, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4364 = tail(_io_v_output_out_T_4363, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4365 = asSInt(_io_v_output_out_T_4364) @[Valu.scala 152:37]
    node _io_v_output_out_T_4366 = sub(imm_6, sew_8_b_11) @[Valu.scala 153:33]
    node _io_v_output_out_T_4367 = tail(_io_v_output_out_T_4366, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4368 = asSInt(_io_v_output_out_T_4367) @[Valu.scala 153:33]
    node _io_v_output_out_T_4369 = and(sew_8_b_11, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4370 = asSInt(_io_v_output_out_T_4369) @[Valu.scala 154:36]
    node _io_v_output_out_T_4371 = or(sew_8_b_11, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4372 = asSInt(_io_v_output_out_T_4371) @[Valu.scala 155:35]
    node _io_v_output_out_T_4373 = xor(sew_8_b_11, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4374 = asSInt(_io_v_output_out_T_4373) @[Valu.scala 156:36]
    node _io_v_output_out_T_4375 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4376 = asUInt(sew_8_b_11) @[Valu.scala 157:54]
    node _io_v_output_out_T_4377 = leq(_io_v_output_out_T_4375, _io_v_output_out_T_4376) @[Valu.scala 157:43]
    node _io_v_output_out_T_4378 = mux(_io_v_output_out_T_4377, imm_6, sew_8_b_11) @[Valu.scala 157:31]
    node _io_v_output_out_T_4379 = leq(imm_6, sew_8_b_11) @[Valu.scala 158:35]
    node _io_v_output_out_T_4380 = mux(_io_v_output_out_T_4379, imm_6, sew_8_b_11) @[Valu.scala 158:30]
    node _io_v_output_out_T_4381 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4382 = asUInt(sew_8_b_11) @[Valu.scala 159:54]
    node _io_v_output_out_T_4383 = geq(_io_v_output_out_T_4381, _io_v_output_out_T_4382) @[Valu.scala 159:43]
    node _io_v_output_out_T_4384 = mux(_io_v_output_out_T_4383, imm_6, sew_8_b_11) @[Valu.scala 159:31]
    node _io_v_output_out_T_4385 = geq(imm_6, sew_8_b_11) @[Valu.scala 160:35]
    node _io_v_output_out_T_4386 = mux(_io_v_output_out_T_4385, imm_6, sew_8_b_11) @[Valu.scala 160:30]
    node _io_v_output_out_T_4387 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4388 = mux(_io_v_output_out_T_4387, _io_v_output_out_T_4362, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4389 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4390 = mux(_io_v_output_out_T_4389, _io_v_output_out_T_4365, _io_v_output_out_T_4388) @[Mux.scala 81:58]
    node _io_v_output_out_T_4391 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4392 = mux(_io_v_output_out_T_4391, _io_v_output_out_T_4368, _io_v_output_out_T_4390) @[Mux.scala 81:58]
    node _io_v_output_out_T_4393 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4394 = mux(_io_v_output_out_T_4393, _io_v_output_out_T_4370, _io_v_output_out_T_4392) @[Mux.scala 81:58]
    node _io_v_output_out_T_4395 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4396 = mux(_io_v_output_out_T_4395, _io_v_output_out_T_4372, _io_v_output_out_T_4394) @[Mux.scala 81:58]
    node _io_v_output_out_T_4397 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4398 = mux(_io_v_output_out_T_4397, _io_v_output_out_T_4374, _io_v_output_out_T_4396) @[Mux.scala 81:58]
    node _io_v_output_out_T_4399 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4400 = mux(_io_v_output_out_T_4399, _io_v_output_out_T_4378, _io_v_output_out_T_4398) @[Mux.scala 81:58]
    node _io_v_output_out_T_4401 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4402 = mux(_io_v_output_out_T_4401, _io_v_output_out_T_4380, _io_v_output_out_T_4400) @[Mux.scala 81:58]
    node _io_v_output_out_T_4403 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4404 = mux(_io_v_output_out_T_4403, _io_v_output_out_T_4384, _io_v_output_out_T_4402) @[Mux.scala 81:58]
    node _io_v_output_out_T_4405 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4406 = mux(_io_v_output_out_T_4405, _io_v_output_out_T_4386, _io_v_output_out_T_4404) @[Mux.scala 81:58]
    node _io_v_output_out_T_4407 = mux(_io_v_output_out_T_4359, asSInt(UInt<1>("h1")), _io_v_output_out_T_4406) @[Valu.scala 147:36]
    node _io_v_output_out_T_4408 = mux(_io_v_output_out_T_4353, sew_8_vd_11, _io_v_output_out_T_4407) @[Valu.scala 146:32]
    node _io_v_output_out_T_4409 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4410 = gt(UInt<4>("hb"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4411 = and(_io_v_output_out_T_4409, _io_v_output_out_T_4410) @[Valu.scala 164:28]
    node _io_v_output_out_T_4412 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4413 = and(_io_v_output_out_T_4411, _io_v_output_out_T_4412) @[Valu.scala 164:43]
    node _io_v_output_out_T_4414 = mux(_io_v_output_out_T_4413, sew_8_vd_11, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4415 = mux(_io_v_output_out_T_4347, _io_v_output_out_T_4408, _io_v_output_out_T_4414) @[Valu.scala 145:11]
    node io_v_output_out_11_2 = mux(_io_v_output_out_T_4344, sew_8_vd_11, _io_v_output_out_T_4415) @[Valu.scala 144:11]
    node _io_v_output_out_T_4416 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4417 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4418 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4419 = and(_io_v_output_out_T_4417, _io_v_output_out_T_4418) @[Valu.scala 145:29]
    node _io_v_output_out_T_4420 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4421 = bits(io_vs0, 12, 12) @[Valu.scala 146:56]
    node _io_v_output_out_T_4422 = eq(_io_v_output_out_T_4421, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4423 = and(_io_v_output_out_T_4420, _io_v_output_out_T_4422) @[Valu.scala 146:47]
    node _io_v_output_out_T_4424 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4425 = and(_io_v_output_out_T_4423, _io_v_output_out_T_4424) @[Valu.scala 146:68]
    node _io_v_output_out_T_4426 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4427 = bits(io_vs0, 12, 12) @[Valu.scala 147:60]
    node _io_v_output_out_T_4428 = eq(_io_v_output_out_T_4427, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4429 = and(_io_v_output_out_T_4426, _io_v_output_out_T_4428) @[Valu.scala 147:51]
    node _io_v_output_out_T_4430 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4431 = and(_io_v_output_out_T_4429, _io_v_output_out_T_4430) @[Valu.scala 147:72]
    node _io_v_output_out_T_4432 = add(sew_8_b_12, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4433 = tail(_io_v_output_out_T_4432, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4434 = asSInt(_io_v_output_out_T_4433) @[Valu.scala 151:37]
    node _io_v_output_out_T_4435 = sub(sew_8_b_12, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4436 = tail(_io_v_output_out_T_4435, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4437 = asSInt(_io_v_output_out_T_4436) @[Valu.scala 152:37]
    node _io_v_output_out_T_4438 = sub(imm_6, sew_8_b_12) @[Valu.scala 153:33]
    node _io_v_output_out_T_4439 = tail(_io_v_output_out_T_4438, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4440 = asSInt(_io_v_output_out_T_4439) @[Valu.scala 153:33]
    node _io_v_output_out_T_4441 = and(sew_8_b_12, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4442 = asSInt(_io_v_output_out_T_4441) @[Valu.scala 154:36]
    node _io_v_output_out_T_4443 = or(sew_8_b_12, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4444 = asSInt(_io_v_output_out_T_4443) @[Valu.scala 155:35]
    node _io_v_output_out_T_4445 = xor(sew_8_b_12, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4446 = asSInt(_io_v_output_out_T_4445) @[Valu.scala 156:36]
    node _io_v_output_out_T_4447 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4448 = asUInt(sew_8_b_12) @[Valu.scala 157:54]
    node _io_v_output_out_T_4449 = leq(_io_v_output_out_T_4447, _io_v_output_out_T_4448) @[Valu.scala 157:43]
    node _io_v_output_out_T_4450 = mux(_io_v_output_out_T_4449, imm_6, sew_8_b_12) @[Valu.scala 157:31]
    node _io_v_output_out_T_4451 = leq(imm_6, sew_8_b_12) @[Valu.scala 158:35]
    node _io_v_output_out_T_4452 = mux(_io_v_output_out_T_4451, imm_6, sew_8_b_12) @[Valu.scala 158:30]
    node _io_v_output_out_T_4453 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4454 = asUInt(sew_8_b_12) @[Valu.scala 159:54]
    node _io_v_output_out_T_4455 = geq(_io_v_output_out_T_4453, _io_v_output_out_T_4454) @[Valu.scala 159:43]
    node _io_v_output_out_T_4456 = mux(_io_v_output_out_T_4455, imm_6, sew_8_b_12) @[Valu.scala 159:31]
    node _io_v_output_out_T_4457 = geq(imm_6, sew_8_b_12) @[Valu.scala 160:35]
    node _io_v_output_out_T_4458 = mux(_io_v_output_out_T_4457, imm_6, sew_8_b_12) @[Valu.scala 160:30]
    node _io_v_output_out_T_4459 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4460 = mux(_io_v_output_out_T_4459, _io_v_output_out_T_4434, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4461 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4462 = mux(_io_v_output_out_T_4461, _io_v_output_out_T_4437, _io_v_output_out_T_4460) @[Mux.scala 81:58]
    node _io_v_output_out_T_4463 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4464 = mux(_io_v_output_out_T_4463, _io_v_output_out_T_4440, _io_v_output_out_T_4462) @[Mux.scala 81:58]
    node _io_v_output_out_T_4465 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4466 = mux(_io_v_output_out_T_4465, _io_v_output_out_T_4442, _io_v_output_out_T_4464) @[Mux.scala 81:58]
    node _io_v_output_out_T_4467 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4468 = mux(_io_v_output_out_T_4467, _io_v_output_out_T_4444, _io_v_output_out_T_4466) @[Mux.scala 81:58]
    node _io_v_output_out_T_4469 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4470 = mux(_io_v_output_out_T_4469, _io_v_output_out_T_4446, _io_v_output_out_T_4468) @[Mux.scala 81:58]
    node _io_v_output_out_T_4471 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4472 = mux(_io_v_output_out_T_4471, _io_v_output_out_T_4450, _io_v_output_out_T_4470) @[Mux.scala 81:58]
    node _io_v_output_out_T_4473 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4474 = mux(_io_v_output_out_T_4473, _io_v_output_out_T_4452, _io_v_output_out_T_4472) @[Mux.scala 81:58]
    node _io_v_output_out_T_4475 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4476 = mux(_io_v_output_out_T_4475, _io_v_output_out_T_4456, _io_v_output_out_T_4474) @[Mux.scala 81:58]
    node _io_v_output_out_T_4477 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4478 = mux(_io_v_output_out_T_4477, _io_v_output_out_T_4458, _io_v_output_out_T_4476) @[Mux.scala 81:58]
    node _io_v_output_out_T_4479 = mux(_io_v_output_out_T_4431, asSInt(UInt<1>("h1")), _io_v_output_out_T_4478) @[Valu.scala 147:36]
    node _io_v_output_out_T_4480 = mux(_io_v_output_out_T_4425, sew_8_vd_12, _io_v_output_out_T_4479) @[Valu.scala 146:32]
    node _io_v_output_out_T_4481 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4482 = gt(UInt<4>("hc"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4483 = and(_io_v_output_out_T_4481, _io_v_output_out_T_4482) @[Valu.scala 164:28]
    node _io_v_output_out_T_4484 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4485 = and(_io_v_output_out_T_4483, _io_v_output_out_T_4484) @[Valu.scala 164:43]
    node _io_v_output_out_T_4486 = mux(_io_v_output_out_T_4485, sew_8_vd_12, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4487 = mux(_io_v_output_out_T_4419, _io_v_output_out_T_4480, _io_v_output_out_T_4486) @[Valu.scala 145:11]
    node io_v_output_out_12_2 = mux(_io_v_output_out_T_4416, sew_8_vd_12, _io_v_output_out_T_4487) @[Valu.scala 144:11]
    node _io_v_output_out_T_4488 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4489 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4490 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4491 = and(_io_v_output_out_T_4489, _io_v_output_out_T_4490) @[Valu.scala 145:29]
    node _io_v_output_out_T_4492 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4493 = bits(io_vs0, 13, 13) @[Valu.scala 146:56]
    node _io_v_output_out_T_4494 = eq(_io_v_output_out_T_4493, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4495 = and(_io_v_output_out_T_4492, _io_v_output_out_T_4494) @[Valu.scala 146:47]
    node _io_v_output_out_T_4496 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4497 = and(_io_v_output_out_T_4495, _io_v_output_out_T_4496) @[Valu.scala 146:68]
    node _io_v_output_out_T_4498 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4499 = bits(io_vs0, 13, 13) @[Valu.scala 147:60]
    node _io_v_output_out_T_4500 = eq(_io_v_output_out_T_4499, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4501 = and(_io_v_output_out_T_4498, _io_v_output_out_T_4500) @[Valu.scala 147:51]
    node _io_v_output_out_T_4502 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4503 = and(_io_v_output_out_T_4501, _io_v_output_out_T_4502) @[Valu.scala 147:72]
    node _io_v_output_out_T_4504 = add(sew_8_b_13, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4505 = tail(_io_v_output_out_T_4504, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4506 = asSInt(_io_v_output_out_T_4505) @[Valu.scala 151:37]
    node _io_v_output_out_T_4507 = sub(sew_8_b_13, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4508 = tail(_io_v_output_out_T_4507, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4509 = asSInt(_io_v_output_out_T_4508) @[Valu.scala 152:37]
    node _io_v_output_out_T_4510 = sub(imm_6, sew_8_b_13) @[Valu.scala 153:33]
    node _io_v_output_out_T_4511 = tail(_io_v_output_out_T_4510, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4512 = asSInt(_io_v_output_out_T_4511) @[Valu.scala 153:33]
    node _io_v_output_out_T_4513 = and(sew_8_b_13, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4514 = asSInt(_io_v_output_out_T_4513) @[Valu.scala 154:36]
    node _io_v_output_out_T_4515 = or(sew_8_b_13, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4516 = asSInt(_io_v_output_out_T_4515) @[Valu.scala 155:35]
    node _io_v_output_out_T_4517 = xor(sew_8_b_13, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4518 = asSInt(_io_v_output_out_T_4517) @[Valu.scala 156:36]
    node _io_v_output_out_T_4519 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4520 = asUInt(sew_8_b_13) @[Valu.scala 157:54]
    node _io_v_output_out_T_4521 = leq(_io_v_output_out_T_4519, _io_v_output_out_T_4520) @[Valu.scala 157:43]
    node _io_v_output_out_T_4522 = mux(_io_v_output_out_T_4521, imm_6, sew_8_b_13) @[Valu.scala 157:31]
    node _io_v_output_out_T_4523 = leq(imm_6, sew_8_b_13) @[Valu.scala 158:35]
    node _io_v_output_out_T_4524 = mux(_io_v_output_out_T_4523, imm_6, sew_8_b_13) @[Valu.scala 158:30]
    node _io_v_output_out_T_4525 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4526 = asUInt(sew_8_b_13) @[Valu.scala 159:54]
    node _io_v_output_out_T_4527 = geq(_io_v_output_out_T_4525, _io_v_output_out_T_4526) @[Valu.scala 159:43]
    node _io_v_output_out_T_4528 = mux(_io_v_output_out_T_4527, imm_6, sew_8_b_13) @[Valu.scala 159:31]
    node _io_v_output_out_T_4529 = geq(imm_6, sew_8_b_13) @[Valu.scala 160:35]
    node _io_v_output_out_T_4530 = mux(_io_v_output_out_T_4529, imm_6, sew_8_b_13) @[Valu.scala 160:30]
    node _io_v_output_out_T_4531 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4532 = mux(_io_v_output_out_T_4531, _io_v_output_out_T_4506, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4533 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4534 = mux(_io_v_output_out_T_4533, _io_v_output_out_T_4509, _io_v_output_out_T_4532) @[Mux.scala 81:58]
    node _io_v_output_out_T_4535 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4536 = mux(_io_v_output_out_T_4535, _io_v_output_out_T_4512, _io_v_output_out_T_4534) @[Mux.scala 81:58]
    node _io_v_output_out_T_4537 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4538 = mux(_io_v_output_out_T_4537, _io_v_output_out_T_4514, _io_v_output_out_T_4536) @[Mux.scala 81:58]
    node _io_v_output_out_T_4539 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4540 = mux(_io_v_output_out_T_4539, _io_v_output_out_T_4516, _io_v_output_out_T_4538) @[Mux.scala 81:58]
    node _io_v_output_out_T_4541 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4542 = mux(_io_v_output_out_T_4541, _io_v_output_out_T_4518, _io_v_output_out_T_4540) @[Mux.scala 81:58]
    node _io_v_output_out_T_4543 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4544 = mux(_io_v_output_out_T_4543, _io_v_output_out_T_4522, _io_v_output_out_T_4542) @[Mux.scala 81:58]
    node _io_v_output_out_T_4545 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4546 = mux(_io_v_output_out_T_4545, _io_v_output_out_T_4524, _io_v_output_out_T_4544) @[Mux.scala 81:58]
    node _io_v_output_out_T_4547 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4548 = mux(_io_v_output_out_T_4547, _io_v_output_out_T_4528, _io_v_output_out_T_4546) @[Mux.scala 81:58]
    node _io_v_output_out_T_4549 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4550 = mux(_io_v_output_out_T_4549, _io_v_output_out_T_4530, _io_v_output_out_T_4548) @[Mux.scala 81:58]
    node _io_v_output_out_T_4551 = mux(_io_v_output_out_T_4503, asSInt(UInt<1>("h1")), _io_v_output_out_T_4550) @[Valu.scala 147:36]
    node _io_v_output_out_T_4552 = mux(_io_v_output_out_T_4497, sew_8_vd_13, _io_v_output_out_T_4551) @[Valu.scala 146:32]
    node _io_v_output_out_T_4553 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4554 = gt(UInt<4>("hd"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4555 = and(_io_v_output_out_T_4553, _io_v_output_out_T_4554) @[Valu.scala 164:28]
    node _io_v_output_out_T_4556 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4557 = and(_io_v_output_out_T_4555, _io_v_output_out_T_4556) @[Valu.scala 164:43]
    node _io_v_output_out_T_4558 = mux(_io_v_output_out_T_4557, sew_8_vd_13, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4559 = mux(_io_v_output_out_T_4491, _io_v_output_out_T_4552, _io_v_output_out_T_4558) @[Valu.scala 145:11]
    node io_v_output_out_13_2 = mux(_io_v_output_out_T_4488, sew_8_vd_13, _io_v_output_out_T_4559) @[Valu.scala 144:11]
    node _io_v_output_out_T_4560 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4561 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4562 = lt(UInt<4>("he"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4563 = and(_io_v_output_out_T_4561, _io_v_output_out_T_4562) @[Valu.scala 145:29]
    node _io_v_output_out_T_4564 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4565 = bits(io_vs0, 14, 14) @[Valu.scala 146:56]
    node _io_v_output_out_T_4566 = eq(_io_v_output_out_T_4565, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4567 = and(_io_v_output_out_T_4564, _io_v_output_out_T_4566) @[Valu.scala 146:47]
    node _io_v_output_out_T_4568 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4569 = and(_io_v_output_out_T_4567, _io_v_output_out_T_4568) @[Valu.scala 146:68]
    node _io_v_output_out_T_4570 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4571 = bits(io_vs0, 14, 14) @[Valu.scala 147:60]
    node _io_v_output_out_T_4572 = eq(_io_v_output_out_T_4571, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4573 = and(_io_v_output_out_T_4570, _io_v_output_out_T_4572) @[Valu.scala 147:51]
    node _io_v_output_out_T_4574 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4575 = and(_io_v_output_out_T_4573, _io_v_output_out_T_4574) @[Valu.scala 147:72]
    node _io_v_output_out_T_4576 = add(sew_8_b_14, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4577 = tail(_io_v_output_out_T_4576, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4578 = asSInt(_io_v_output_out_T_4577) @[Valu.scala 151:37]
    node _io_v_output_out_T_4579 = sub(sew_8_b_14, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4580 = tail(_io_v_output_out_T_4579, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4581 = asSInt(_io_v_output_out_T_4580) @[Valu.scala 152:37]
    node _io_v_output_out_T_4582 = sub(imm_6, sew_8_b_14) @[Valu.scala 153:33]
    node _io_v_output_out_T_4583 = tail(_io_v_output_out_T_4582, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4584 = asSInt(_io_v_output_out_T_4583) @[Valu.scala 153:33]
    node _io_v_output_out_T_4585 = and(sew_8_b_14, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4586 = asSInt(_io_v_output_out_T_4585) @[Valu.scala 154:36]
    node _io_v_output_out_T_4587 = or(sew_8_b_14, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4588 = asSInt(_io_v_output_out_T_4587) @[Valu.scala 155:35]
    node _io_v_output_out_T_4589 = xor(sew_8_b_14, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4590 = asSInt(_io_v_output_out_T_4589) @[Valu.scala 156:36]
    node _io_v_output_out_T_4591 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4592 = asUInt(sew_8_b_14) @[Valu.scala 157:54]
    node _io_v_output_out_T_4593 = leq(_io_v_output_out_T_4591, _io_v_output_out_T_4592) @[Valu.scala 157:43]
    node _io_v_output_out_T_4594 = mux(_io_v_output_out_T_4593, imm_6, sew_8_b_14) @[Valu.scala 157:31]
    node _io_v_output_out_T_4595 = leq(imm_6, sew_8_b_14) @[Valu.scala 158:35]
    node _io_v_output_out_T_4596 = mux(_io_v_output_out_T_4595, imm_6, sew_8_b_14) @[Valu.scala 158:30]
    node _io_v_output_out_T_4597 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4598 = asUInt(sew_8_b_14) @[Valu.scala 159:54]
    node _io_v_output_out_T_4599 = geq(_io_v_output_out_T_4597, _io_v_output_out_T_4598) @[Valu.scala 159:43]
    node _io_v_output_out_T_4600 = mux(_io_v_output_out_T_4599, imm_6, sew_8_b_14) @[Valu.scala 159:31]
    node _io_v_output_out_T_4601 = geq(imm_6, sew_8_b_14) @[Valu.scala 160:35]
    node _io_v_output_out_T_4602 = mux(_io_v_output_out_T_4601, imm_6, sew_8_b_14) @[Valu.scala 160:30]
    node _io_v_output_out_T_4603 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4604 = mux(_io_v_output_out_T_4603, _io_v_output_out_T_4578, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4605 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4606 = mux(_io_v_output_out_T_4605, _io_v_output_out_T_4581, _io_v_output_out_T_4604) @[Mux.scala 81:58]
    node _io_v_output_out_T_4607 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4608 = mux(_io_v_output_out_T_4607, _io_v_output_out_T_4584, _io_v_output_out_T_4606) @[Mux.scala 81:58]
    node _io_v_output_out_T_4609 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4610 = mux(_io_v_output_out_T_4609, _io_v_output_out_T_4586, _io_v_output_out_T_4608) @[Mux.scala 81:58]
    node _io_v_output_out_T_4611 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4612 = mux(_io_v_output_out_T_4611, _io_v_output_out_T_4588, _io_v_output_out_T_4610) @[Mux.scala 81:58]
    node _io_v_output_out_T_4613 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4614 = mux(_io_v_output_out_T_4613, _io_v_output_out_T_4590, _io_v_output_out_T_4612) @[Mux.scala 81:58]
    node _io_v_output_out_T_4615 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4616 = mux(_io_v_output_out_T_4615, _io_v_output_out_T_4594, _io_v_output_out_T_4614) @[Mux.scala 81:58]
    node _io_v_output_out_T_4617 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4618 = mux(_io_v_output_out_T_4617, _io_v_output_out_T_4596, _io_v_output_out_T_4616) @[Mux.scala 81:58]
    node _io_v_output_out_T_4619 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4620 = mux(_io_v_output_out_T_4619, _io_v_output_out_T_4600, _io_v_output_out_T_4618) @[Mux.scala 81:58]
    node _io_v_output_out_T_4621 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4622 = mux(_io_v_output_out_T_4621, _io_v_output_out_T_4602, _io_v_output_out_T_4620) @[Mux.scala 81:58]
    node _io_v_output_out_T_4623 = mux(_io_v_output_out_T_4575, asSInt(UInt<1>("h1")), _io_v_output_out_T_4622) @[Valu.scala 147:36]
    node _io_v_output_out_T_4624 = mux(_io_v_output_out_T_4569, sew_8_vd_14, _io_v_output_out_T_4623) @[Valu.scala 146:32]
    node _io_v_output_out_T_4625 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4626 = gt(UInt<4>("he"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4627 = and(_io_v_output_out_T_4625, _io_v_output_out_T_4626) @[Valu.scala 164:28]
    node _io_v_output_out_T_4628 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4629 = and(_io_v_output_out_T_4627, _io_v_output_out_T_4628) @[Valu.scala 164:43]
    node _io_v_output_out_T_4630 = mux(_io_v_output_out_T_4629, sew_8_vd_14, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4631 = mux(_io_v_output_out_T_4563, _io_v_output_out_T_4624, _io_v_output_out_T_4630) @[Valu.scala 145:11]
    node io_v_output_out_14_2 = mux(_io_v_output_out_T_4560, sew_8_vd_14, _io_v_output_out_T_4631) @[Valu.scala 144:11]
    node _io_v_output_out_T_4632 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4633 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4634 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4635 = and(_io_v_output_out_T_4633, _io_v_output_out_T_4634) @[Valu.scala 145:29]
    node _io_v_output_out_T_4636 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4637 = bits(io_vs0, 15, 15) @[Valu.scala 146:56]
    node _io_v_output_out_T_4638 = eq(_io_v_output_out_T_4637, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4639 = and(_io_v_output_out_T_4636, _io_v_output_out_T_4638) @[Valu.scala 146:47]
    node _io_v_output_out_T_4640 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4641 = and(_io_v_output_out_T_4639, _io_v_output_out_T_4640) @[Valu.scala 146:68]
    node _io_v_output_out_T_4642 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4643 = bits(io_vs0, 15, 15) @[Valu.scala 147:60]
    node _io_v_output_out_T_4644 = eq(_io_v_output_out_T_4643, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4645 = and(_io_v_output_out_T_4642, _io_v_output_out_T_4644) @[Valu.scala 147:51]
    node _io_v_output_out_T_4646 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4647 = and(_io_v_output_out_T_4645, _io_v_output_out_T_4646) @[Valu.scala 147:72]
    node _io_v_output_out_T_4648 = add(sew_8_b_15, imm_6) @[Valu.scala 151:37]
    node _io_v_output_out_T_4649 = tail(_io_v_output_out_T_4648, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4650 = asSInt(_io_v_output_out_T_4649) @[Valu.scala 151:37]
    node _io_v_output_out_T_4651 = sub(sew_8_b_15, imm_6) @[Valu.scala 152:37]
    node _io_v_output_out_T_4652 = tail(_io_v_output_out_T_4651, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4653 = asSInt(_io_v_output_out_T_4652) @[Valu.scala 152:37]
    node _io_v_output_out_T_4654 = sub(imm_6, sew_8_b_15) @[Valu.scala 153:33]
    node _io_v_output_out_T_4655 = tail(_io_v_output_out_T_4654, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4656 = asSInt(_io_v_output_out_T_4655) @[Valu.scala 153:33]
    node _io_v_output_out_T_4657 = and(sew_8_b_15, imm_6) @[Valu.scala 154:36]
    node _io_v_output_out_T_4658 = asSInt(_io_v_output_out_T_4657) @[Valu.scala 154:36]
    node _io_v_output_out_T_4659 = or(sew_8_b_15, imm_6) @[Valu.scala 155:35]
    node _io_v_output_out_T_4660 = asSInt(_io_v_output_out_T_4659) @[Valu.scala 155:35]
    node _io_v_output_out_T_4661 = xor(sew_8_b_15, imm_6) @[Valu.scala 156:36]
    node _io_v_output_out_T_4662 = asSInt(_io_v_output_out_T_4661) @[Valu.scala 156:36]
    node _io_v_output_out_T_4663 = asUInt(imm_6) @[Valu.scala 157:36]
    node _io_v_output_out_T_4664 = asUInt(sew_8_b_15) @[Valu.scala 157:54]
    node _io_v_output_out_T_4665 = leq(_io_v_output_out_T_4663, _io_v_output_out_T_4664) @[Valu.scala 157:43]
    node _io_v_output_out_T_4666 = mux(_io_v_output_out_T_4665, imm_6, sew_8_b_15) @[Valu.scala 157:31]
    node _io_v_output_out_T_4667 = leq(imm_6, sew_8_b_15) @[Valu.scala 158:35]
    node _io_v_output_out_T_4668 = mux(_io_v_output_out_T_4667, imm_6, sew_8_b_15) @[Valu.scala 158:30]
    node _io_v_output_out_T_4669 = asUInt(imm_6) @[Valu.scala 159:36]
    node _io_v_output_out_T_4670 = asUInt(sew_8_b_15) @[Valu.scala 159:54]
    node _io_v_output_out_T_4671 = geq(_io_v_output_out_T_4669, _io_v_output_out_T_4670) @[Valu.scala 159:43]
    node _io_v_output_out_T_4672 = mux(_io_v_output_out_T_4671, imm_6, sew_8_b_15) @[Valu.scala 159:31]
    node _io_v_output_out_T_4673 = geq(imm_6, sew_8_b_15) @[Valu.scala 160:35]
    node _io_v_output_out_T_4674 = mux(_io_v_output_out_T_4673, imm_6, sew_8_b_15) @[Valu.scala 160:30]
    node _io_v_output_out_T_4675 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4676 = mux(_io_v_output_out_T_4675, _io_v_output_out_T_4650, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4677 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4678 = mux(_io_v_output_out_T_4677, _io_v_output_out_T_4653, _io_v_output_out_T_4676) @[Mux.scala 81:58]
    node _io_v_output_out_T_4679 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4680 = mux(_io_v_output_out_T_4679, _io_v_output_out_T_4656, _io_v_output_out_T_4678) @[Mux.scala 81:58]
    node _io_v_output_out_T_4681 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4682 = mux(_io_v_output_out_T_4681, _io_v_output_out_T_4658, _io_v_output_out_T_4680) @[Mux.scala 81:58]
    node _io_v_output_out_T_4683 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4684 = mux(_io_v_output_out_T_4683, _io_v_output_out_T_4660, _io_v_output_out_T_4682) @[Mux.scala 81:58]
    node _io_v_output_out_T_4685 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4686 = mux(_io_v_output_out_T_4685, _io_v_output_out_T_4662, _io_v_output_out_T_4684) @[Mux.scala 81:58]
    node _io_v_output_out_T_4687 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4688 = mux(_io_v_output_out_T_4687, _io_v_output_out_T_4666, _io_v_output_out_T_4686) @[Mux.scala 81:58]
    node _io_v_output_out_T_4689 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4690 = mux(_io_v_output_out_T_4689, _io_v_output_out_T_4668, _io_v_output_out_T_4688) @[Mux.scala 81:58]
    node _io_v_output_out_T_4691 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4692 = mux(_io_v_output_out_T_4691, _io_v_output_out_T_4672, _io_v_output_out_T_4690) @[Mux.scala 81:58]
    node _io_v_output_out_T_4693 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4694 = mux(_io_v_output_out_T_4693, _io_v_output_out_T_4674, _io_v_output_out_T_4692) @[Mux.scala 81:58]
    node _io_v_output_out_T_4695 = mux(_io_v_output_out_T_4647, asSInt(UInt<1>("h1")), _io_v_output_out_T_4694) @[Valu.scala 147:36]
    node _io_v_output_out_T_4696 = mux(_io_v_output_out_T_4641, sew_8_vd_15, _io_v_output_out_T_4695) @[Valu.scala 146:32]
    node _io_v_output_out_T_4697 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4698 = gt(UInt<4>("hf"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4699 = and(_io_v_output_out_T_4697, _io_v_output_out_T_4698) @[Valu.scala 164:28]
    node _io_v_output_out_T_4700 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4701 = and(_io_v_output_out_T_4699, _io_v_output_out_T_4700) @[Valu.scala 164:43]
    node _io_v_output_out_T_4702 = mux(_io_v_output_out_T_4701, sew_8_vd_15, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4703 = mux(_io_v_output_out_T_4635, _io_v_output_out_T_4696, _io_v_output_out_T_4702) @[Valu.scala 145:11]
    node io_v_output_out_15_2 = mux(_io_v_output_out_T_4632, sew_8_vd_15, _io_v_output_out_T_4703) @[Valu.scala 144:11]
    node io_v_output_lo_lo_lo_lo_2 = asUInt(io_v_output_out_0_10) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_hi_2 = asUInt(io_v_output_out_1_10) @[Cat.scala 33:92]
    node io_v_output_lo_lo_lo_4 = cat(io_v_output_lo_lo_lo_hi_2, io_v_output_lo_lo_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_lo_2 = asUInt(io_v_output_out_2_7) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_hi_2 = asUInt(io_v_output_out_3_7) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_4 = cat(io_v_output_lo_lo_hi_hi_2, io_v_output_lo_lo_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_lo_7 = cat(io_v_output_lo_lo_hi_4, io_v_output_lo_lo_lo_4) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_lo_2 = asUInt(io_v_output_out_4_4) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_hi_2 = asUInt(io_v_output_out_5_4) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_4 = cat(io_v_output_lo_hi_lo_hi_2, io_v_output_lo_hi_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_lo_2 = asUInt(io_v_output_out_6_4) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_hi_2 = asUInt(io_v_output_out_7_4) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_4 = cat(io_v_output_lo_hi_hi_hi_2, io_v_output_lo_hi_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_lo_hi_7 = cat(io_v_output_lo_hi_hi_4, io_v_output_lo_hi_lo_4) @[Cat.scala 33:92]
    node io_v_output_lo_10 = cat(io_v_output_lo_hi_7, io_v_output_lo_lo_7) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_lo_2 = asUInt(io_v_output_out_8_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_hi_2 = asUInt(io_v_output_out_9_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_4 = cat(io_v_output_hi_lo_lo_hi_2, io_v_output_hi_lo_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_lo_2 = asUInt(io_v_output_out_10_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_hi_2 = asUInt(io_v_output_out_11_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_4 = cat(io_v_output_hi_lo_hi_hi_2, io_v_output_hi_lo_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_lo_7 = cat(io_v_output_hi_lo_hi_4, io_v_output_hi_lo_lo_4) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_lo_2 = asUInt(io_v_output_out_12_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_hi_2 = asUInt(io_v_output_out_13_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_4 = cat(io_v_output_hi_hi_lo_hi_2, io_v_output_hi_hi_lo_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_lo_2 = asUInt(io_v_output_out_14_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_hi_2 = asUInt(io_v_output_out_15_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_4 = cat(io_v_output_hi_hi_hi_hi_2, io_v_output_hi_hi_hi_lo_2) @[Cat.scala 33:92]
    node io_v_output_hi_hi_7 = cat(io_v_output_hi_hi_hi_4, io_v_output_hi_hi_lo_4) @[Cat.scala 33:92]
    node io_v_output_hi_10 = cat(io_v_output_hi_hi_7, io_v_output_hi_lo_7) @[Cat.scala 33:92]
    node _io_v_output_T_20 = cat(io_v_output_hi_10, io_v_output_lo_10) @[Cat.scala 33:92]
    node _io_v_output_T_21 = asSInt(_io_v_output_T_20) @[Valu.scala 167:24]
    node _T_44 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 233:28]
    node _T_45 = bits(io_aluc, 2, 0) @[Valu.scala 233:51]
    node _T_46 = eq(_T_45, UInt<3>("h4")) @[Valu.scala 233:57]
    node _T_47 = and(_T_44, _T_46) @[Valu.scala 233:41]
    node _imm_T_7 = bits(io_in_A, 15, 0) @[Valu.scala 234:38]
    node imm_7 = asSInt(_imm_T_7) @[Valu.scala 234:45]
    node _io_v_output_out_T_4704 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4705 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4706 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4707 = and(_io_v_output_out_T_4705, _io_v_output_out_T_4706) @[Valu.scala 145:29]
    node _io_v_output_out_T_4708 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4709 = bits(io_vs0, 0, 0) @[Valu.scala 146:56]
    node _io_v_output_out_T_4710 = eq(_io_v_output_out_T_4709, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4711 = and(_io_v_output_out_T_4708, _io_v_output_out_T_4710) @[Valu.scala 146:47]
    node _io_v_output_out_T_4712 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4713 = and(_io_v_output_out_T_4711, _io_v_output_out_T_4712) @[Valu.scala 146:68]
    node _io_v_output_out_T_4714 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4715 = bits(io_vs0, 0, 0) @[Valu.scala 147:60]
    node _io_v_output_out_T_4716 = eq(_io_v_output_out_T_4715, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4717 = and(_io_v_output_out_T_4714, _io_v_output_out_T_4716) @[Valu.scala 147:51]
    node _io_v_output_out_T_4718 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4719 = and(_io_v_output_out_T_4717, _io_v_output_out_T_4718) @[Valu.scala 147:72]
    node _io_v_output_out_T_4720 = add(sew_16_b_0, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_4721 = tail(_io_v_output_out_T_4720, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4722 = asSInt(_io_v_output_out_T_4721) @[Valu.scala 151:37]
    node _io_v_output_out_T_4723 = sub(sew_16_b_0, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_4724 = tail(_io_v_output_out_T_4723, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4725 = asSInt(_io_v_output_out_T_4724) @[Valu.scala 152:37]
    node _io_v_output_out_T_4726 = sub(imm_7, sew_16_b_0) @[Valu.scala 153:33]
    node _io_v_output_out_T_4727 = tail(_io_v_output_out_T_4726, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4728 = asSInt(_io_v_output_out_T_4727) @[Valu.scala 153:33]
    node _io_v_output_out_T_4729 = and(sew_16_b_0, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_4730 = asSInt(_io_v_output_out_T_4729) @[Valu.scala 154:36]
    node _io_v_output_out_T_4731 = or(sew_16_b_0, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_4732 = asSInt(_io_v_output_out_T_4731) @[Valu.scala 155:35]
    node _io_v_output_out_T_4733 = xor(sew_16_b_0, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_4734 = asSInt(_io_v_output_out_T_4733) @[Valu.scala 156:36]
    node _io_v_output_out_T_4735 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_4736 = asUInt(sew_16_b_0) @[Valu.scala 157:54]
    node _io_v_output_out_T_4737 = leq(_io_v_output_out_T_4735, _io_v_output_out_T_4736) @[Valu.scala 157:43]
    node _io_v_output_out_T_4738 = mux(_io_v_output_out_T_4737, imm_7, sew_16_b_0) @[Valu.scala 157:31]
    node _io_v_output_out_T_4739 = leq(imm_7, sew_16_b_0) @[Valu.scala 158:35]
    node _io_v_output_out_T_4740 = mux(_io_v_output_out_T_4739, imm_7, sew_16_b_0) @[Valu.scala 158:30]
    node _io_v_output_out_T_4741 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_4742 = asUInt(sew_16_b_0) @[Valu.scala 159:54]
    node _io_v_output_out_T_4743 = geq(_io_v_output_out_T_4741, _io_v_output_out_T_4742) @[Valu.scala 159:43]
    node _io_v_output_out_T_4744 = mux(_io_v_output_out_T_4743, imm_7, sew_16_b_0) @[Valu.scala 159:31]
    node _io_v_output_out_T_4745 = geq(imm_7, sew_16_b_0) @[Valu.scala 160:35]
    node _io_v_output_out_T_4746 = mux(_io_v_output_out_T_4745, imm_7, sew_16_b_0) @[Valu.scala 160:30]
    node _io_v_output_out_T_4747 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4748 = mux(_io_v_output_out_T_4747, _io_v_output_out_T_4722, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4749 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4750 = mux(_io_v_output_out_T_4749, _io_v_output_out_T_4725, _io_v_output_out_T_4748) @[Mux.scala 81:58]
    node _io_v_output_out_T_4751 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4752 = mux(_io_v_output_out_T_4751, _io_v_output_out_T_4728, _io_v_output_out_T_4750) @[Mux.scala 81:58]
    node _io_v_output_out_T_4753 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4754 = mux(_io_v_output_out_T_4753, _io_v_output_out_T_4730, _io_v_output_out_T_4752) @[Mux.scala 81:58]
    node _io_v_output_out_T_4755 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4756 = mux(_io_v_output_out_T_4755, _io_v_output_out_T_4732, _io_v_output_out_T_4754) @[Mux.scala 81:58]
    node _io_v_output_out_T_4757 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4758 = mux(_io_v_output_out_T_4757, _io_v_output_out_T_4734, _io_v_output_out_T_4756) @[Mux.scala 81:58]
    node _io_v_output_out_T_4759 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4760 = mux(_io_v_output_out_T_4759, _io_v_output_out_T_4738, _io_v_output_out_T_4758) @[Mux.scala 81:58]
    node _io_v_output_out_T_4761 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4762 = mux(_io_v_output_out_T_4761, _io_v_output_out_T_4740, _io_v_output_out_T_4760) @[Mux.scala 81:58]
    node _io_v_output_out_T_4763 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4764 = mux(_io_v_output_out_T_4763, _io_v_output_out_T_4744, _io_v_output_out_T_4762) @[Mux.scala 81:58]
    node _io_v_output_out_T_4765 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4766 = mux(_io_v_output_out_T_4765, _io_v_output_out_T_4746, _io_v_output_out_T_4764) @[Mux.scala 81:58]
    node _io_v_output_out_T_4767 = mux(_io_v_output_out_T_4719, asSInt(UInt<1>("h1")), _io_v_output_out_T_4766) @[Valu.scala 147:36]
    node _io_v_output_out_T_4768 = mux(_io_v_output_out_T_4713, sew_16_vd_0, _io_v_output_out_T_4767) @[Valu.scala 146:32]
    node _io_v_output_out_T_4769 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4770 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4771 = and(_io_v_output_out_T_4769, _io_v_output_out_T_4770) @[Valu.scala 164:28]
    node _io_v_output_out_T_4772 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4773 = and(_io_v_output_out_T_4771, _io_v_output_out_T_4772) @[Valu.scala 164:43]
    node _io_v_output_out_T_4774 = mux(_io_v_output_out_T_4773, sew_16_vd_0, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4775 = mux(_io_v_output_out_T_4707, _io_v_output_out_T_4768, _io_v_output_out_T_4774) @[Valu.scala 145:11]
    node io_v_output_out_0_11 = mux(_io_v_output_out_T_4704, sew_16_vd_0, _io_v_output_out_T_4775) @[Valu.scala 144:11]
    node _io_v_output_out_T_4776 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4777 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4778 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4779 = and(_io_v_output_out_T_4777, _io_v_output_out_T_4778) @[Valu.scala 145:29]
    node _io_v_output_out_T_4780 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4781 = bits(io_vs0, 1, 1) @[Valu.scala 146:56]
    node _io_v_output_out_T_4782 = eq(_io_v_output_out_T_4781, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4783 = and(_io_v_output_out_T_4780, _io_v_output_out_T_4782) @[Valu.scala 146:47]
    node _io_v_output_out_T_4784 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4785 = and(_io_v_output_out_T_4783, _io_v_output_out_T_4784) @[Valu.scala 146:68]
    node _io_v_output_out_T_4786 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4787 = bits(io_vs0, 1, 1) @[Valu.scala 147:60]
    node _io_v_output_out_T_4788 = eq(_io_v_output_out_T_4787, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4789 = and(_io_v_output_out_T_4786, _io_v_output_out_T_4788) @[Valu.scala 147:51]
    node _io_v_output_out_T_4790 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4791 = and(_io_v_output_out_T_4789, _io_v_output_out_T_4790) @[Valu.scala 147:72]
    node _io_v_output_out_T_4792 = add(sew_16_b_1, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_4793 = tail(_io_v_output_out_T_4792, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4794 = asSInt(_io_v_output_out_T_4793) @[Valu.scala 151:37]
    node _io_v_output_out_T_4795 = sub(sew_16_b_1, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_4796 = tail(_io_v_output_out_T_4795, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4797 = asSInt(_io_v_output_out_T_4796) @[Valu.scala 152:37]
    node _io_v_output_out_T_4798 = sub(imm_7, sew_16_b_1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4799 = tail(_io_v_output_out_T_4798, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4800 = asSInt(_io_v_output_out_T_4799) @[Valu.scala 153:33]
    node _io_v_output_out_T_4801 = and(sew_16_b_1, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_4802 = asSInt(_io_v_output_out_T_4801) @[Valu.scala 154:36]
    node _io_v_output_out_T_4803 = or(sew_16_b_1, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_4804 = asSInt(_io_v_output_out_T_4803) @[Valu.scala 155:35]
    node _io_v_output_out_T_4805 = xor(sew_16_b_1, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_4806 = asSInt(_io_v_output_out_T_4805) @[Valu.scala 156:36]
    node _io_v_output_out_T_4807 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_4808 = asUInt(sew_16_b_1) @[Valu.scala 157:54]
    node _io_v_output_out_T_4809 = leq(_io_v_output_out_T_4807, _io_v_output_out_T_4808) @[Valu.scala 157:43]
    node _io_v_output_out_T_4810 = mux(_io_v_output_out_T_4809, imm_7, sew_16_b_1) @[Valu.scala 157:31]
    node _io_v_output_out_T_4811 = leq(imm_7, sew_16_b_1) @[Valu.scala 158:35]
    node _io_v_output_out_T_4812 = mux(_io_v_output_out_T_4811, imm_7, sew_16_b_1) @[Valu.scala 158:30]
    node _io_v_output_out_T_4813 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_4814 = asUInt(sew_16_b_1) @[Valu.scala 159:54]
    node _io_v_output_out_T_4815 = geq(_io_v_output_out_T_4813, _io_v_output_out_T_4814) @[Valu.scala 159:43]
    node _io_v_output_out_T_4816 = mux(_io_v_output_out_T_4815, imm_7, sew_16_b_1) @[Valu.scala 159:31]
    node _io_v_output_out_T_4817 = geq(imm_7, sew_16_b_1) @[Valu.scala 160:35]
    node _io_v_output_out_T_4818 = mux(_io_v_output_out_T_4817, imm_7, sew_16_b_1) @[Valu.scala 160:30]
    node _io_v_output_out_T_4819 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4820 = mux(_io_v_output_out_T_4819, _io_v_output_out_T_4794, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4821 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4822 = mux(_io_v_output_out_T_4821, _io_v_output_out_T_4797, _io_v_output_out_T_4820) @[Mux.scala 81:58]
    node _io_v_output_out_T_4823 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4824 = mux(_io_v_output_out_T_4823, _io_v_output_out_T_4800, _io_v_output_out_T_4822) @[Mux.scala 81:58]
    node _io_v_output_out_T_4825 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4826 = mux(_io_v_output_out_T_4825, _io_v_output_out_T_4802, _io_v_output_out_T_4824) @[Mux.scala 81:58]
    node _io_v_output_out_T_4827 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4828 = mux(_io_v_output_out_T_4827, _io_v_output_out_T_4804, _io_v_output_out_T_4826) @[Mux.scala 81:58]
    node _io_v_output_out_T_4829 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4830 = mux(_io_v_output_out_T_4829, _io_v_output_out_T_4806, _io_v_output_out_T_4828) @[Mux.scala 81:58]
    node _io_v_output_out_T_4831 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4832 = mux(_io_v_output_out_T_4831, _io_v_output_out_T_4810, _io_v_output_out_T_4830) @[Mux.scala 81:58]
    node _io_v_output_out_T_4833 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4834 = mux(_io_v_output_out_T_4833, _io_v_output_out_T_4812, _io_v_output_out_T_4832) @[Mux.scala 81:58]
    node _io_v_output_out_T_4835 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4836 = mux(_io_v_output_out_T_4835, _io_v_output_out_T_4816, _io_v_output_out_T_4834) @[Mux.scala 81:58]
    node _io_v_output_out_T_4837 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4838 = mux(_io_v_output_out_T_4837, _io_v_output_out_T_4818, _io_v_output_out_T_4836) @[Mux.scala 81:58]
    node _io_v_output_out_T_4839 = mux(_io_v_output_out_T_4791, asSInt(UInt<1>("h1")), _io_v_output_out_T_4838) @[Valu.scala 147:36]
    node _io_v_output_out_T_4840 = mux(_io_v_output_out_T_4785, sew_16_vd_1, _io_v_output_out_T_4839) @[Valu.scala 146:32]
    node _io_v_output_out_T_4841 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4842 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4843 = and(_io_v_output_out_T_4841, _io_v_output_out_T_4842) @[Valu.scala 164:28]
    node _io_v_output_out_T_4844 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4845 = and(_io_v_output_out_T_4843, _io_v_output_out_T_4844) @[Valu.scala 164:43]
    node _io_v_output_out_T_4846 = mux(_io_v_output_out_T_4845, sew_16_vd_1, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4847 = mux(_io_v_output_out_T_4779, _io_v_output_out_T_4840, _io_v_output_out_T_4846) @[Valu.scala 145:11]
    node io_v_output_out_1_11 = mux(_io_v_output_out_T_4776, sew_16_vd_1, _io_v_output_out_T_4847) @[Valu.scala 144:11]
    node _io_v_output_out_T_4848 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4849 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4850 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4851 = and(_io_v_output_out_T_4849, _io_v_output_out_T_4850) @[Valu.scala 145:29]
    node _io_v_output_out_T_4852 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4853 = bits(io_vs0, 2, 2) @[Valu.scala 146:56]
    node _io_v_output_out_T_4854 = eq(_io_v_output_out_T_4853, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4855 = and(_io_v_output_out_T_4852, _io_v_output_out_T_4854) @[Valu.scala 146:47]
    node _io_v_output_out_T_4856 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4857 = and(_io_v_output_out_T_4855, _io_v_output_out_T_4856) @[Valu.scala 146:68]
    node _io_v_output_out_T_4858 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4859 = bits(io_vs0, 2, 2) @[Valu.scala 147:60]
    node _io_v_output_out_T_4860 = eq(_io_v_output_out_T_4859, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4861 = and(_io_v_output_out_T_4858, _io_v_output_out_T_4860) @[Valu.scala 147:51]
    node _io_v_output_out_T_4862 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4863 = and(_io_v_output_out_T_4861, _io_v_output_out_T_4862) @[Valu.scala 147:72]
    node _io_v_output_out_T_4864 = add(sew_16_b_2, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_4865 = tail(_io_v_output_out_T_4864, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4866 = asSInt(_io_v_output_out_T_4865) @[Valu.scala 151:37]
    node _io_v_output_out_T_4867 = sub(sew_16_b_2, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_4868 = tail(_io_v_output_out_T_4867, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4869 = asSInt(_io_v_output_out_T_4868) @[Valu.scala 152:37]
    node _io_v_output_out_T_4870 = sub(imm_7, sew_16_b_2) @[Valu.scala 153:33]
    node _io_v_output_out_T_4871 = tail(_io_v_output_out_T_4870, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4872 = asSInt(_io_v_output_out_T_4871) @[Valu.scala 153:33]
    node _io_v_output_out_T_4873 = and(sew_16_b_2, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_4874 = asSInt(_io_v_output_out_T_4873) @[Valu.scala 154:36]
    node _io_v_output_out_T_4875 = or(sew_16_b_2, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_4876 = asSInt(_io_v_output_out_T_4875) @[Valu.scala 155:35]
    node _io_v_output_out_T_4877 = xor(sew_16_b_2, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_4878 = asSInt(_io_v_output_out_T_4877) @[Valu.scala 156:36]
    node _io_v_output_out_T_4879 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_4880 = asUInt(sew_16_b_2) @[Valu.scala 157:54]
    node _io_v_output_out_T_4881 = leq(_io_v_output_out_T_4879, _io_v_output_out_T_4880) @[Valu.scala 157:43]
    node _io_v_output_out_T_4882 = mux(_io_v_output_out_T_4881, imm_7, sew_16_b_2) @[Valu.scala 157:31]
    node _io_v_output_out_T_4883 = leq(imm_7, sew_16_b_2) @[Valu.scala 158:35]
    node _io_v_output_out_T_4884 = mux(_io_v_output_out_T_4883, imm_7, sew_16_b_2) @[Valu.scala 158:30]
    node _io_v_output_out_T_4885 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_4886 = asUInt(sew_16_b_2) @[Valu.scala 159:54]
    node _io_v_output_out_T_4887 = geq(_io_v_output_out_T_4885, _io_v_output_out_T_4886) @[Valu.scala 159:43]
    node _io_v_output_out_T_4888 = mux(_io_v_output_out_T_4887, imm_7, sew_16_b_2) @[Valu.scala 159:31]
    node _io_v_output_out_T_4889 = geq(imm_7, sew_16_b_2) @[Valu.scala 160:35]
    node _io_v_output_out_T_4890 = mux(_io_v_output_out_T_4889, imm_7, sew_16_b_2) @[Valu.scala 160:30]
    node _io_v_output_out_T_4891 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4892 = mux(_io_v_output_out_T_4891, _io_v_output_out_T_4866, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4893 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4894 = mux(_io_v_output_out_T_4893, _io_v_output_out_T_4869, _io_v_output_out_T_4892) @[Mux.scala 81:58]
    node _io_v_output_out_T_4895 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4896 = mux(_io_v_output_out_T_4895, _io_v_output_out_T_4872, _io_v_output_out_T_4894) @[Mux.scala 81:58]
    node _io_v_output_out_T_4897 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4898 = mux(_io_v_output_out_T_4897, _io_v_output_out_T_4874, _io_v_output_out_T_4896) @[Mux.scala 81:58]
    node _io_v_output_out_T_4899 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4900 = mux(_io_v_output_out_T_4899, _io_v_output_out_T_4876, _io_v_output_out_T_4898) @[Mux.scala 81:58]
    node _io_v_output_out_T_4901 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4902 = mux(_io_v_output_out_T_4901, _io_v_output_out_T_4878, _io_v_output_out_T_4900) @[Mux.scala 81:58]
    node _io_v_output_out_T_4903 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4904 = mux(_io_v_output_out_T_4903, _io_v_output_out_T_4882, _io_v_output_out_T_4902) @[Mux.scala 81:58]
    node _io_v_output_out_T_4905 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4906 = mux(_io_v_output_out_T_4905, _io_v_output_out_T_4884, _io_v_output_out_T_4904) @[Mux.scala 81:58]
    node _io_v_output_out_T_4907 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4908 = mux(_io_v_output_out_T_4907, _io_v_output_out_T_4888, _io_v_output_out_T_4906) @[Mux.scala 81:58]
    node _io_v_output_out_T_4909 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4910 = mux(_io_v_output_out_T_4909, _io_v_output_out_T_4890, _io_v_output_out_T_4908) @[Mux.scala 81:58]
    node _io_v_output_out_T_4911 = mux(_io_v_output_out_T_4863, asSInt(UInt<1>("h1")), _io_v_output_out_T_4910) @[Valu.scala 147:36]
    node _io_v_output_out_T_4912 = mux(_io_v_output_out_T_4857, sew_16_vd_2, _io_v_output_out_T_4911) @[Valu.scala 146:32]
    node _io_v_output_out_T_4913 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4914 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4915 = and(_io_v_output_out_T_4913, _io_v_output_out_T_4914) @[Valu.scala 164:28]
    node _io_v_output_out_T_4916 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4917 = and(_io_v_output_out_T_4915, _io_v_output_out_T_4916) @[Valu.scala 164:43]
    node _io_v_output_out_T_4918 = mux(_io_v_output_out_T_4917, sew_16_vd_2, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4919 = mux(_io_v_output_out_T_4851, _io_v_output_out_T_4912, _io_v_output_out_T_4918) @[Valu.scala 145:11]
    node io_v_output_out_2_8 = mux(_io_v_output_out_T_4848, sew_16_vd_2, _io_v_output_out_T_4919) @[Valu.scala 144:11]
    node _io_v_output_out_T_4920 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4921 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4922 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4923 = and(_io_v_output_out_T_4921, _io_v_output_out_T_4922) @[Valu.scala 145:29]
    node _io_v_output_out_T_4924 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4925 = bits(io_vs0, 3, 3) @[Valu.scala 146:56]
    node _io_v_output_out_T_4926 = eq(_io_v_output_out_T_4925, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4927 = and(_io_v_output_out_T_4924, _io_v_output_out_T_4926) @[Valu.scala 146:47]
    node _io_v_output_out_T_4928 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_4929 = and(_io_v_output_out_T_4927, _io_v_output_out_T_4928) @[Valu.scala 146:68]
    node _io_v_output_out_T_4930 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_4931 = bits(io_vs0, 3, 3) @[Valu.scala 147:60]
    node _io_v_output_out_T_4932 = eq(_io_v_output_out_T_4931, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_4933 = and(_io_v_output_out_T_4930, _io_v_output_out_T_4932) @[Valu.scala 147:51]
    node _io_v_output_out_T_4934 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_4935 = and(_io_v_output_out_T_4933, _io_v_output_out_T_4934) @[Valu.scala 147:72]
    node _io_v_output_out_T_4936 = add(sew_16_b_3, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_4937 = tail(_io_v_output_out_T_4936, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_4938 = asSInt(_io_v_output_out_T_4937) @[Valu.scala 151:37]
    node _io_v_output_out_T_4939 = sub(sew_16_b_3, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_4940 = tail(_io_v_output_out_T_4939, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_4941 = asSInt(_io_v_output_out_T_4940) @[Valu.scala 152:37]
    node _io_v_output_out_T_4942 = sub(imm_7, sew_16_b_3) @[Valu.scala 153:33]
    node _io_v_output_out_T_4943 = tail(_io_v_output_out_T_4942, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_4944 = asSInt(_io_v_output_out_T_4943) @[Valu.scala 153:33]
    node _io_v_output_out_T_4945 = and(sew_16_b_3, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_4946 = asSInt(_io_v_output_out_T_4945) @[Valu.scala 154:36]
    node _io_v_output_out_T_4947 = or(sew_16_b_3, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_4948 = asSInt(_io_v_output_out_T_4947) @[Valu.scala 155:35]
    node _io_v_output_out_T_4949 = xor(sew_16_b_3, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_4950 = asSInt(_io_v_output_out_T_4949) @[Valu.scala 156:36]
    node _io_v_output_out_T_4951 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_4952 = asUInt(sew_16_b_3) @[Valu.scala 157:54]
    node _io_v_output_out_T_4953 = leq(_io_v_output_out_T_4951, _io_v_output_out_T_4952) @[Valu.scala 157:43]
    node _io_v_output_out_T_4954 = mux(_io_v_output_out_T_4953, imm_7, sew_16_b_3) @[Valu.scala 157:31]
    node _io_v_output_out_T_4955 = leq(imm_7, sew_16_b_3) @[Valu.scala 158:35]
    node _io_v_output_out_T_4956 = mux(_io_v_output_out_T_4955, imm_7, sew_16_b_3) @[Valu.scala 158:30]
    node _io_v_output_out_T_4957 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_4958 = asUInt(sew_16_b_3) @[Valu.scala 159:54]
    node _io_v_output_out_T_4959 = geq(_io_v_output_out_T_4957, _io_v_output_out_T_4958) @[Valu.scala 159:43]
    node _io_v_output_out_T_4960 = mux(_io_v_output_out_T_4959, imm_7, sew_16_b_3) @[Valu.scala 159:31]
    node _io_v_output_out_T_4961 = geq(imm_7, sew_16_b_3) @[Valu.scala 160:35]
    node _io_v_output_out_T_4962 = mux(_io_v_output_out_T_4961, imm_7, sew_16_b_3) @[Valu.scala 160:30]
    node _io_v_output_out_T_4963 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4964 = mux(_io_v_output_out_T_4963, _io_v_output_out_T_4938, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_4965 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4966 = mux(_io_v_output_out_T_4965, _io_v_output_out_T_4941, _io_v_output_out_T_4964) @[Mux.scala 81:58]
    node _io_v_output_out_T_4967 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4968 = mux(_io_v_output_out_T_4967, _io_v_output_out_T_4944, _io_v_output_out_T_4966) @[Mux.scala 81:58]
    node _io_v_output_out_T_4969 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4970 = mux(_io_v_output_out_T_4969, _io_v_output_out_T_4946, _io_v_output_out_T_4968) @[Mux.scala 81:58]
    node _io_v_output_out_T_4971 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4972 = mux(_io_v_output_out_T_4971, _io_v_output_out_T_4948, _io_v_output_out_T_4970) @[Mux.scala 81:58]
    node _io_v_output_out_T_4973 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4974 = mux(_io_v_output_out_T_4973, _io_v_output_out_T_4950, _io_v_output_out_T_4972) @[Mux.scala 81:58]
    node _io_v_output_out_T_4975 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4976 = mux(_io_v_output_out_T_4975, _io_v_output_out_T_4954, _io_v_output_out_T_4974) @[Mux.scala 81:58]
    node _io_v_output_out_T_4977 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4978 = mux(_io_v_output_out_T_4977, _io_v_output_out_T_4956, _io_v_output_out_T_4976) @[Mux.scala 81:58]
    node _io_v_output_out_T_4979 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4980 = mux(_io_v_output_out_T_4979, _io_v_output_out_T_4960, _io_v_output_out_T_4978) @[Mux.scala 81:58]
    node _io_v_output_out_T_4981 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_4982 = mux(_io_v_output_out_T_4981, _io_v_output_out_T_4962, _io_v_output_out_T_4980) @[Mux.scala 81:58]
    node _io_v_output_out_T_4983 = mux(_io_v_output_out_T_4935, asSInt(UInt<1>("h1")), _io_v_output_out_T_4982) @[Valu.scala 147:36]
    node _io_v_output_out_T_4984 = mux(_io_v_output_out_T_4929, sew_16_vd_3, _io_v_output_out_T_4983) @[Valu.scala 146:32]
    node _io_v_output_out_T_4985 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_4986 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_4987 = and(_io_v_output_out_T_4985, _io_v_output_out_T_4986) @[Valu.scala 164:28]
    node _io_v_output_out_T_4988 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_4989 = and(_io_v_output_out_T_4987, _io_v_output_out_T_4988) @[Valu.scala 164:43]
    node _io_v_output_out_T_4990 = mux(_io_v_output_out_T_4989, sew_16_vd_3, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_4991 = mux(_io_v_output_out_T_4923, _io_v_output_out_T_4984, _io_v_output_out_T_4990) @[Valu.scala 145:11]
    node io_v_output_out_3_8 = mux(_io_v_output_out_T_4920, sew_16_vd_3, _io_v_output_out_T_4991) @[Valu.scala 144:11]
    node _io_v_output_out_T_4992 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_4993 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_4994 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_4995 = and(_io_v_output_out_T_4993, _io_v_output_out_T_4994) @[Valu.scala 145:29]
    node _io_v_output_out_T_4996 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_4997 = bits(io_vs0, 4, 4) @[Valu.scala 146:56]
    node _io_v_output_out_T_4998 = eq(_io_v_output_out_T_4997, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_4999 = and(_io_v_output_out_T_4996, _io_v_output_out_T_4998) @[Valu.scala 146:47]
    node _io_v_output_out_T_5000 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_5001 = and(_io_v_output_out_T_4999, _io_v_output_out_T_5000) @[Valu.scala 146:68]
    node _io_v_output_out_T_5002 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_5003 = bits(io_vs0, 4, 4) @[Valu.scala 147:60]
    node _io_v_output_out_T_5004 = eq(_io_v_output_out_T_5003, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_5005 = and(_io_v_output_out_T_5002, _io_v_output_out_T_5004) @[Valu.scala 147:51]
    node _io_v_output_out_T_5006 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_5007 = and(_io_v_output_out_T_5005, _io_v_output_out_T_5006) @[Valu.scala 147:72]
    node _io_v_output_out_T_5008 = add(sew_16_b_4, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_5009 = tail(_io_v_output_out_T_5008, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_5010 = asSInt(_io_v_output_out_T_5009) @[Valu.scala 151:37]
    node _io_v_output_out_T_5011 = sub(sew_16_b_4, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_5012 = tail(_io_v_output_out_T_5011, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_5013 = asSInt(_io_v_output_out_T_5012) @[Valu.scala 152:37]
    node _io_v_output_out_T_5014 = sub(imm_7, sew_16_b_4) @[Valu.scala 153:33]
    node _io_v_output_out_T_5015 = tail(_io_v_output_out_T_5014, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_5016 = asSInt(_io_v_output_out_T_5015) @[Valu.scala 153:33]
    node _io_v_output_out_T_5017 = and(sew_16_b_4, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_5018 = asSInt(_io_v_output_out_T_5017) @[Valu.scala 154:36]
    node _io_v_output_out_T_5019 = or(sew_16_b_4, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_5020 = asSInt(_io_v_output_out_T_5019) @[Valu.scala 155:35]
    node _io_v_output_out_T_5021 = xor(sew_16_b_4, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_5022 = asSInt(_io_v_output_out_T_5021) @[Valu.scala 156:36]
    node _io_v_output_out_T_5023 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_5024 = asUInt(sew_16_b_4) @[Valu.scala 157:54]
    node _io_v_output_out_T_5025 = leq(_io_v_output_out_T_5023, _io_v_output_out_T_5024) @[Valu.scala 157:43]
    node _io_v_output_out_T_5026 = mux(_io_v_output_out_T_5025, imm_7, sew_16_b_4) @[Valu.scala 157:31]
    node _io_v_output_out_T_5027 = leq(imm_7, sew_16_b_4) @[Valu.scala 158:35]
    node _io_v_output_out_T_5028 = mux(_io_v_output_out_T_5027, imm_7, sew_16_b_4) @[Valu.scala 158:30]
    node _io_v_output_out_T_5029 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_5030 = asUInt(sew_16_b_4) @[Valu.scala 159:54]
    node _io_v_output_out_T_5031 = geq(_io_v_output_out_T_5029, _io_v_output_out_T_5030) @[Valu.scala 159:43]
    node _io_v_output_out_T_5032 = mux(_io_v_output_out_T_5031, imm_7, sew_16_b_4) @[Valu.scala 159:31]
    node _io_v_output_out_T_5033 = geq(imm_7, sew_16_b_4) @[Valu.scala 160:35]
    node _io_v_output_out_T_5034 = mux(_io_v_output_out_T_5033, imm_7, sew_16_b_4) @[Valu.scala 160:30]
    node _io_v_output_out_T_5035 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5036 = mux(_io_v_output_out_T_5035, _io_v_output_out_T_5010, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_5037 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5038 = mux(_io_v_output_out_T_5037, _io_v_output_out_T_5013, _io_v_output_out_T_5036) @[Mux.scala 81:58]
    node _io_v_output_out_T_5039 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5040 = mux(_io_v_output_out_T_5039, _io_v_output_out_T_5016, _io_v_output_out_T_5038) @[Mux.scala 81:58]
    node _io_v_output_out_T_5041 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5042 = mux(_io_v_output_out_T_5041, _io_v_output_out_T_5018, _io_v_output_out_T_5040) @[Mux.scala 81:58]
    node _io_v_output_out_T_5043 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5044 = mux(_io_v_output_out_T_5043, _io_v_output_out_T_5020, _io_v_output_out_T_5042) @[Mux.scala 81:58]
    node _io_v_output_out_T_5045 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5046 = mux(_io_v_output_out_T_5045, _io_v_output_out_T_5022, _io_v_output_out_T_5044) @[Mux.scala 81:58]
    node _io_v_output_out_T_5047 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5048 = mux(_io_v_output_out_T_5047, _io_v_output_out_T_5026, _io_v_output_out_T_5046) @[Mux.scala 81:58]
    node _io_v_output_out_T_5049 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5050 = mux(_io_v_output_out_T_5049, _io_v_output_out_T_5028, _io_v_output_out_T_5048) @[Mux.scala 81:58]
    node _io_v_output_out_T_5051 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5052 = mux(_io_v_output_out_T_5051, _io_v_output_out_T_5032, _io_v_output_out_T_5050) @[Mux.scala 81:58]
    node _io_v_output_out_T_5053 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5054 = mux(_io_v_output_out_T_5053, _io_v_output_out_T_5034, _io_v_output_out_T_5052) @[Mux.scala 81:58]
    node _io_v_output_out_T_5055 = mux(_io_v_output_out_T_5007, asSInt(UInt<1>("h1")), _io_v_output_out_T_5054) @[Valu.scala 147:36]
    node _io_v_output_out_T_5056 = mux(_io_v_output_out_T_5001, sew_16_vd_4, _io_v_output_out_T_5055) @[Valu.scala 146:32]
    node _io_v_output_out_T_5057 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_5058 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_5059 = and(_io_v_output_out_T_5057, _io_v_output_out_T_5058) @[Valu.scala 164:28]
    node _io_v_output_out_T_5060 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_5061 = and(_io_v_output_out_T_5059, _io_v_output_out_T_5060) @[Valu.scala 164:43]
    node _io_v_output_out_T_5062 = mux(_io_v_output_out_T_5061, sew_16_vd_4, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_5063 = mux(_io_v_output_out_T_4995, _io_v_output_out_T_5056, _io_v_output_out_T_5062) @[Valu.scala 145:11]
    node io_v_output_out_4_5 = mux(_io_v_output_out_T_4992, sew_16_vd_4, _io_v_output_out_T_5063) @[Valu.scala 144:11]
    node _io_v_output_out_T_5064 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_5065 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_5066 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_5067 = and(_io_v_output_out_T_5065, _io_v_output_out_T_5066) @[Valu.scala 145:29]
    node _io_v_output_out_T_5068 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_5069 = bits(io_vs0, 5, 5) @[Valu.scala 146:56]
    node _io_v_output_out_T_5070 = eq(_io_v_output_out_T_5069, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_5071 = and(_io_v_output_out_T_5068, _io_v_output_out_T_5070) @[Valu.scala 146:47]
    node _io_v_output_out_T_5072 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_5073 = and(_io_v_output_out_T_5071, _io_v_output_out_T_5072) @[Valu.scala 146:68]
    node _io_v_output_out_T_5074 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_5075 = bits(io_vs0, 5, 5) @[Valu.scala 147:60]
    node _io_v_output_out_T_5076 = eq(_io_v_output_out_T_5075, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_5077 = and(_io_v_output_out_T_5074, _io_v_output_out_T_5076) @[Valu.scala 147:51]
    node _io_v_output_out_T_5078 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_5079 = and(_io_v_output_out_T_5077, _io_v_output_out_T_5078) @[Valu.scala 147:72]
    node _io_v_output_out_T_5080 = add(sew_16_b_5, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_5081 = tail(_io_v_output_out_T_5080, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_5082 = asSInt(_io_v_output_out_T_5081) @[Valu.scala 151:37]
    node _io_v_output_out_T_5083 = sub(sew_16_b_5, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_5084 = tail(_io_v_output_out_T_5083, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_5085 = asSInt(_io_v_output_out_T_5084) @[Valu.scala 152:37]
    node _io_v_output_out_T_5086 = sub(imm_7, sew_16_b_5) @[Valu.scala 153:33]
    node _io_v_output_out_T_5087 = tail(_io_v_output_out_T_5086, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_5088 = asSInt(_io_v_output_out_T_5087) @[Valu.scala 153:33]
    node _io_v_output_out_T_5089 = and(sew_16_b_5, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_5090 = asSInt(_io_v_output_out_T_5089) @[Valu.scala 154:36]
    node _io_v_output_out_T_5091 = or(sew_16_b_5, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_5092 = asSInt(_io_v_output_out_T_5091) @[Valu.scala 155:35]
    node _io_v_output_out_T_5093 = xor(sew_16_b_5, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_5094 = asSInt(_io_v_output_out_T_5093) @[Valu.scala 156:36]
    node _io_v_output_out_T_5095 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_5096 = asUInt(sew_16_b_5) @[Valu.scala 157:54]
    node _io_v_output_out_T_5097 = leq(_io_v_output_out_T_5095, _io_v_output_out_T_5096) @[Valu.scala 157:43]
    node _io_v_output_out_T_5098 = mux(_io_v_output_out_T_5097, imm_7, sew_16_b_5) @[Valu.scala 157:31]
    node _io_v_output_out_T_5099 = leq(imm_7, sew_16_b_5) @[Valu.scala 158:35]
    node _io_v_output_out_T_5100 = mux(_io_v_output_out_T_5099, imm_7, sew_16_b_5) @[Valu.scala 158:30]
    node _io_v_output_out_T_5101 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_5102 = asUInt(sew_16_b_5) @[Valu.scala 159:54]
    node _io_v_output_out_T_5103 = geq(_io_v_output_out_T_5101, _io_v_output_out_T_5102) @[Valu.scala 159:43]
    node _io_v_output_out_T_5104 = mux(_io_v_output_out_T_5103, imm_7, sew_16_b_5) @[Valu.scala 159:31]
    node _io_v_output_out_T_5105 = geq(imm_7, sew_16_b_5) @[Valu.scala 160:35]
    node _io_v_output_out_T_5106 = mux(_io_v_output_out_T_5105, imm_7, sew_16_b_5) @[Valu.scala 160:30]
    node _io_v_output_out_T_5107 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5108 = mux(_io_v_output_out_T_5107, _io_v_output_out_T_5082, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_5109 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5110 = mux(_io_v_output_out_T_5109, _io_v_output_out_T_5085, _io_v_output_out_T_5108) @[Mux.scala 81:58]
    node _io_v_output_out_T_5111 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5112 = mux(_io_v_output_out_T_5111, _io_v_output_out_T_5088, _io_v_output_out_T_5110) @[Mux.scala 81:58]
    node _io_v_output_out_T_5113 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5114 = mux(_io_v_output_out_T_5113, _io_v_output_out_T_5090, _io_v_output_out_T_5112) @[Mux.scala 81:58]
    node _io_v_output_out_T_5115 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5116 = mux(_io_v_output_out_T_5115, _io_v_output_out_T_5092, _io_v_output_out_T_5114) @[Mux.scala 81:58]
    node _io_v_output_out_T_5117 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5118 = mux(_io_v_output_out_T_5117, _io_v_output_out_T_5094, _io_v_output_out_T_5116) @[Mux.scala 81:58]
    node _io_v_output_out_T_5119 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5120 = mux(_io_v_output_out_T_5119, _io_v_output_out_T_5098, _io_v_output_out_T_5118) @[Mux.scala 81:58]
    node _io_v_output_out_T_5121 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5122 = mux(_io_v_output_out_T_5121, _io_v_output_out_T_5100, _io_v_output_out_T_5120) @[Mux.scala 81:58]
    node _io_v_output_out_T_5123 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5124 = mux(_io_v_output_out_T_5123, _io_v_output_out_T_5104, _io_v_output_out_T_5122) @[Mux.scala 81:58]
    node _io_v_output_out_T_5125 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5126 = mux(_io_v_output_out_T_5125, _io_v_output_out_T_5106, _io_v_output_out_T_5124) @[Mux.scala 81:58]
    node _io_v_output_out_T_5127 = mux(_io_v_output_out_T_5079, asSInt(UInt<1>("h1")), _io_v_output_out_T_5126) @[Valu.scala 147:36]
    node _io_v_output_out_T_5128 = mux(_io_v_output_out_T_5073, sew_16_vd_5, _io_v_output_out_T_5127) @[Valu.scala 146:32]
    node _io_v_output_out_T_5129 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_5130 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_5131 = and(_io_v_output_out_T_5129, _io_v_output_out_T_5130) @[Valu.scala 164:28]
    node _io_v_output_out_T_5132 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_5133 = and(_io_v_output_out_T_5131, _io_v_output_out_T_5132) @[Valu.scala 164:43]
    node _io_v_output_out_T_5134 = mux(_io_v_output_out_T_5133, sew_16_vd_5, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_5135 = mux(_io_v_output_out_T_5067, _io_v_output_out_T_5128, _io_v_output_out_T_5134) @[Valu.scala 145:11]
    node io_v_output_out_5_5 = mux(_io_v_output_out_T_5064, sew_16_vd_5, _io_v_output_out_T_5135) @[Valu.scala 144:11]
    node _io_v_output_out_T_5136 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_5137 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_5138 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_5139 = and(_io_v_output_out_T_5137, _io_v_output_out_T_5138) @[Valu.scala 145:29]
    node _io_v_output_out_T_5140 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_5141 = bits(io_vs0, 6, 6) @[Valu.scala 146:56]
    node _io_v_output_out_T_5142 = eq(_io_v_output_out_T_5141, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_5143 = and(_io_v_output_out_T_5140, _io_v_output_out_T_5142) @[Valu.scala 146:47]
    node _io_v_output_out_T_5144 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_5145 = and(_io_v_output_out_T_5143, _io_v_output_out_T_5144) @[Valu.scala 146:68]
    node _io_v_output_out_T_5146 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_5147 = bits(io_vs0, 6, 6) @[Valu.scala 147:60]
    node _io_v_output_out_T_5148 = eq(_io_v_output_out_T_5147, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_5149 = and(_io_v_output_out_T_5146, _io_v_output_out_T_5148) @[Valu.scala 147:51]
    node _io_v_output_out_T_5150 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_5151 = and(_io_v_output_out_T_5149, _io_v_output_out_T_5150) @[Valu.scala 147:72]
    node _io_v_output_out_T_5152 = add(sew_16_b_6, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_5153 = tail(_io_v_output_out_T_5152, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_5154 = asSInt(_io_v_output_out_T_5153) @[Valu.scala 151:37]
    node _io_v_output_out_T_5155 = sub(sew_16_b_6, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_5156 = tail(_io_v_output_out_T_5155, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_5157 = asSInt(_io_v_output_out_T_5156) @[Valu.scala 152:37]
    node _io_v_output_out_T_5158 = sub(imm_7, sew_16_b_6) @[Valu.scala 153:33]
    node _io_v_output_out_T_5159 = tail(_io_v_output_out_T_5158, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_5160 = asSInt(_io_v_output_out_T_5159) @[Valu.scala 153:33]
    node _io_v_output_out_T_5161 = and(sew_16_b_6, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_5162 = asSInt(_io_v_output_out_T_5161) @[Valu.scala 154:36]
    node _io_v_output_out_T_5163 = or(sew_16_b_6, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_5164 = asSInt(_io_v_output_out_T_5163) @[Valu.scala 155:35]
    node _io_v_output_out_T_5165 = xor(sew_16_b_6, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_5166 = asSInt(_io_v_output_out_T_5165) @[Valu.scala 156:36]
    node _io_v_output_out_T_5167 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_5168 = asUInt(sew_16_b_6) @[Valu.scala 157:54]
    node _io_v_output_out_T_5169 = leq(_io_v_output_out_T_5167, _io_v_output_out_T_5168) @[Valu.scala 157:43]
    node _io_v_output_out_T_5170 = mux(_io_v_output_out_T_5169, imm_7, sew_16_b_6) @[Valu.scala 157:31]
    node _io_v_output_out_T_5171 = leq(imm_7, sew_16_b_6) @[Valu.scala 158:35]
    node _io_v_output_out_T_5172 = mux(_io_v_output_out_T_5171, imm_7, sew_16_b_6) @[Valu.scala 158:30]
    node _io_v_output_out_T_5173 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_5174 = asUInt(sew_16_b_6) @[Valu.scala 159:54]
    node _io_v_output_out_T_5175 = geq(_io_v_output_out_T_5173, _io_v_output_out_T_5174) @[Valu.scala 159:43]
    node _io_v_output_out_T_5176 = mux(_io_v_output_out_T_5175, imm_7, sew_16_b_6) @[Valu.scala 159:31]
    node _io_v_output_out_T_5177 = geq(imm_7, sew_16_b_6) @[Valu.scala 160:35]
    node _io_v_output_out_T_5178 = mux(_io_v_output_out_T_5177, imm_7, sew_16_b_6) @[Valu.scala 160:30]
    node _io_v_output_out_T_5179 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5180 = mux(_io_v_output_out_T_5179, _io_v_output_out_T_5154, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_5181 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5182 = mux(_io_v_output_out_T_5181, _io_v_output_out_T_5157, _io_v_output_out_T_5180) @[Mux.scala 81:58]
    node _io_v_output_out_T_5183 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5184 = mux(_io_v_output_out_T_5183, _io_v_output_out_T_5160, _io_v_output_out_T_5182) @[Mux.scala 81:58]
    node _io_v_output_out_T_5185 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5186 = mux(_io_v_output_out_T_5185, _io_v_output_out_T_5162, _io_v_output_out_T_5184) @[Mux.scala 81:58]
    node _io_v_output_out_T_5187 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5188 = mux(_io_v_output_out_T_5187, _io_v_output_out_T_5164, _io_v_output_out_T_5186) @[Mux.scala 81:58]
    node _io_v_output_out_T_5189 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5190 = mux(_io_v_output_out_T_5189, _io_v_output_out_T_5166, _io_v_output_out_T_5188) @[Mux.scala 81:58]
    node _io_v_output_out_T_5191 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5192 = mux(_io_v_output_out_T_5191, _io_v_output_out_T_5170, _io_v_output_out_T_5190) @[Mux.scala 81:58]
    node _io_v_output_out_T_5193 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5194 = mux(_io_v_output_out_T_5193, _io_v_output_out_T_5172, _io_v_output_out_T_5192) @[Mux.scala 81:58]
    node _io_v_output_out_T_5195 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5196 = mux(_io_v_output_out_T_5195, _io_v_output_out_T_5176, _io_v_output_out_T_5194) @[Mux.scala 81:58]
    node _io_v_output_out_T_5197 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5198 = mux(_io_v_output_out_T_5197, _io_v_output_out_T_5178, _io_v_output_out_T_5196) @[Mux.scala 81:58]
    node _io_v_output_out_T_5199 = mux(_io_v_output_out_T_5151, asSInt(UInt<1>("h1")), _io_v_output_out_T_5198) @[Valu.scala 147:36]
    node _io_v_output_out_T_5200 = mux(_io_v_output_out_T_5145, sew_16_vd_6, _io_v_output_out_T_5199) @[Valu.scala 146:32]
    node _io_v_output_out_T_5201 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_5202 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_5203 = and(_io_v_output_out_T_5201, _io_v_output_out_T_5202) @[Valu.scala 164:28]
    node _io_v_output_out_T_5204 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_5205 = and(_io_v_output_out_T_5203, _io_v_output_out_T_5204) @[Valu.scala 164:43]
    node _io_v_output_out_T_5206 = mux(_io_v_output_out_T_5205, sew_16_vd_6, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_5207 = mux(_io_v_output_out_T_5139, _io_v_output_out_T_5200, _io_v_output_out_T_5206) @[Valu.scala 145:11]
    node io_v_output_out_6_5 = mux(_io_v_output_out_T_5136, sew_16_vd_6, _io_v_output_out_T_5207) @[Valu.scala 144:11]
    node _io_v_output_out_T_5208 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 144:16]
    node _io_v_output_out_T_5209 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 145:16]
    node _io_v_output_out_T_5210 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 145:36]
    node _io_v_output_out_T_5211 = and(_io_v_output_out_T_5209, _io_v_output_out_T_5210) @[Valu.scala 145:29]
    node _io_v_output_out_T_5212 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 146:39]
    node _io_v_output_out_T_5213 = bits(io_vs0, 7, 7) @[Valu.scala 146:56]
    node _io_v_output_out_T_5214 = eq(_io_v_output_out_T_5213, UInt<1>("h0")) @[Valu.scala 146:60]
    node _io_v_output_out_T_5215 = and(_io_v_output_out_T_5212, _io_v_output_out_T_5214) @[Valu.scala 146:47]
    node _io_v_output_out_T_5216 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 146:78]
    node _io_v_output_out_T_5217 = and(_io_v_output_out_T_5215, _io_v_output_out_T_5216) @[Valu.scala 146:68]
    node _io_v_output_out_T_5218 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 147:43]
    node _io_v_output_out_T_5219 = bits(io_vs0, 7, 7) @[Valu.scala 147:60]
    node _io_v_output_out_T_5220 = eq(_io_v_output_out_T_5219, UInt<1>("h0")) @[Valu.scala 147:64]
    node _io_v_output_out_T_5221 = and(_io_v_output_out_T_5218, _io_v_output_out_T_5220) @[Valu.scala 147:51]
    node _io_v_output_out_T_5222 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 147:82]
    node _io_v_output_out_T_5223 = and(_io_v_output_out_T_5221, _io_v_output_out_T_5222) @[Valu.scala 147:72]
    node _io_v_output_out_T_5224 = add(sew_16_b_7, imm_7) @[Valu.scala 151:37]
    node _io_v_output_out_T_5225 = tail(_io_v_output_out_T_5224, 1) @[Valu.scala 151:37]
    node _io_v_output_out_T_5226 = asSInt(_io_v_output_out_T_5225) @[Valu.scala 151:37]
    node _io_v_output_out_T_5227 = sub(sew_16_b_7, imm_7) @[Valu.scala 152:37]
    node _io_v_output_out_T_5228 = tail(_io_v_output_out_T_5227, 1) @[Valu.scala 152:37]
    node _io_v_output_out_T_5229 = asSInt(_io_v_output_out_T_5228) @[Valu.scala 152:37]
    node _io_v_output_out_T_5230 = sub(imm_7, sew_16_b_7) @[Valu.scala 153:33]
    node _io_v_output_out_T_5231 = tail(_io_v_output_out_T_5230, 1) @[Valu.scala 153:33]
    node _io_v_output_out_T_5232 = asSInt(_io_v_output_out_T_5231) @[Valu.scala 153:33]
    node _io_v_output_out_T_5233 = and(sew_16_b_7, imm_7) @[Valu.scala 154:36]
    node _io_v_output_out_T_5234 = asSInt(_io_v_output_out_T_5233) @[Valu.scala 154:36]
    node _io_v_output_out_T_5235 = or(sew_16_b_7, imm_7) @[Valu.scala 155:35]
    node _io_v_output_out_T_5236 = asSInt(_io_v_output_out_T_5235) @[Valu.scala 155:35]
    node _io_v_output_out_T_5237 = xor(sew_16_b_7, imm_7) @[Valu.scala 156:36]
    node _io_v_output_out_T_5238 = asSInt(_io_v_output_out_T_5237) @[Valu.scala 156:36]
    node _io_v_output_out_T_5239 = asUInt(imm_7) @[Valu.scala 157:36]
    node _io_v_output_out_T_5240 = asUInt(sew_16_b_7) @[Valu.scala 157:54]
    node _io_v_output_out_T_5241 = leq(_io_v_output_out_T_5239, _io_v_output_out_T_5240) @[Valu.scala 157:43]
    node _io_v_output_out_T_5242 = mux(_io_v_output_out_T_5241, imm_7, sew_16_b_7) @[Valu.scala 157:31]
    node _io_v_output_out_T_5243 = leq(imm_7, sew_16_b_7) @[Valu.scala 158:35]
    node _io_v_output_out_T_5244 = mux(_io_v_output_out_T_5243, imm_7, sew_16_b_7) @[Valu.scala 158:30]
    node _io_v_output_out_T_5245 = asUInt(imm_7) @[Valu.scala 159:36]
    node _io_v_output_out_T_5246 = asUInt(sew_16_b_7) @[Valu.scala 159:54]
    node _io_v_output_out_T_5247 = geq(_io_v_output_out_T_5245, _io_v_output_out_T_5246) @[Valu.scala 159:43]
    node _io_v_output_out_T_5248 = mux(_io_v_output_out_T_5247, imm_7, sew_16_b_7) @[Valu.scala 159:31]
    node _io_v_output_out_T_5249 = geq(imm_7, sew_16_b_7) @[Valu.scala 160:35]
    node _io_v_output_out_T_5250 = mux(_io_v_output_out_T_5249, imm_7, sew_16_b_7) @[Valu.scala 160:30]
    node _io_v_output_out_T_5251 = eq(UInt<3>("h4"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5252 = mux(_io_v_output_out_T_5251, _io_v_output_out_T_5226, asSInt(UInt<1>("h0"))) @[Mux.scala 81:58]
    node _io_v_output_out_T_5253 = eq(UInt<5>("h14"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5254 = mux(_io_v_output_out_T_5253, _io_v_output_out_T_5229, _io_v_output_out_T_5252) @[Mux.scala 81:58]
    node _io_v_output_out_T_5255 = eq(UInt<5>("h1c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5256 = mux(_io_v_output_out_T_5255, _io_v_output_out_T_5232, _io_v_output_out_T_5254) @[Mux.scala 81:58]
    node _io_v_output_out_T_5257 = eq(UInt<7>("h4c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5258 = mux(_io_v_output_out_T_5257, _io_v_output_out_T_5234, _io_v_output_out_T_5256) @[Mux.scala 81:58]
    node _io_v_output_out_T_5259 = eq(UInt<7>("h54"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5260 = mux(_io_v_output_out_T_5259, _io_v_output_out_T_5236, _io_v_output_out_T_5258) @[Mux.scala 81:58]
    node _io_v_output_out_T_5261 = eq(UInt<7>("h5c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5262 = mux(_io_v_output_out_T_5261, _io_v_output_out_T_5238, _io_v_output_out_T_5260) @[Mux.scala 81:58]
    node _io_v_output_out_T_5263 = eq(UInt<6>("h24"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5264 = mux(_io_v_output_out_T_5263, _io_v_output_out_T_5242, _io_v_output_out_T_5262) @[Mux.scala 81:58]
    node _io_v_output_out_T_5265 = eq(UInt<6>("h2c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5266 = mux(_io_v_output_out_T_5265, _io_v_output_out_T_5244, _io_v_output_out_T_5264) @[Mux.scala 81:58]
    node _io_v_output_out_T_5267 = eq(UInt<6>("h34"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5268 = mux(_io_v_output_out_T_5267, _io_v_output_out_T_5248, _io_v_output_out_T_5266) @[Mux.scala 81:58]
    node _io_v_output_out_T_5269 = eq(UInt<6>("h3c"), io_aluc) @[Mux.scala 81:61]
    node _io_v_output_out_T_5270 = mux(_io_v_output_out_T_5269, _io_v_output_out_T_5250, _io_v_output_out_T_5268) @[Mux.scala 81:58]
    node _io_v_output_out_T_5271 = mux(_io_v_output_out_T_5223, asSInt(UInt<1>("h1")), _io_v_output_out_T_5270) @[Valu.scala 147:36]
    node _io_v_output_out_T_5272 = mux(_io_v_output_out_T_5217, sew_16_vd_7, _io_v_output_out_T_5271) @[Valu.scala 146:32]
    node _io_v_output_out_T_5273 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 164:20]
    node _io_v_output_out_T_5274 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 164:35]
    node _io_v_output_out_T_5275 = and(_io_v_output_out_T_5273, _io_v_output_out_T_5274) @[Valu.scala 164:28]
    node _io_v_output_out_T_5276 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 164:50]
    node _io_v_output_out_T_5277 = and(_io_v_output_out_T_5275, _io_v_output_out_T_5276) @[Valu.scala 164:43]
    node _io_v_output_out_T_5278 = mux(_io_v_output_out_T_5277, sew_16_vd_7, asSInt(UInt<1>("h1"))) @[Valu.scala 164:12]
    node _io_v_output_out_T_5279 = mux(_io_v_output_out_T_5211, _io_v_output_out_T_5272, _io_v_output_out_T_5278) @[Valu.scala 145:11]
    node io_v_output_out_7_5 = mux(_io_v_output_out_T_5208, sew_16_vd_7, _io_v_output_out_T_5279) @[Valu.scala 144:11]
    node io_v_output_lo_lo_lo_5 = asUInt(io_v_output_out_0_11) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_5 = asUInt(io_v_output_out_1_11) @[Cat.scala 33:92]
    node io_v_output_lo_lo_8 = cat(io_v_output_lo_lo_hi_5, io_v_output_lo_lo_lo_5) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_5 = asUInt(io_v_output_out_2_8) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_5 = asUInt(io_v_output_out_3_8) @[Cat.scala 33:92]
    node io_v_output_lo_hi_8 = cat(io_v_output_lo_hi_hi_5, io_v_output_lo_hi_lo_5) @[Cat.scala 33:92]
    node io_v_output_lo_11 = cat(io_v_output_lo_hi_8, io_v_output_lo_lo_8) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_5 = asUInt(io_v_output_out_4_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_5 = asUInt(io_v_output_out_5_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_8 = cat(io_v_output_hi_lo_hi_5, io_v_output_hi_lo_lo_5) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_5 = asUInt(io_v_output_out_6_5) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_5 = asUInt(io_v_output_out_7_5) @[Cat.scala 33:92]
    node io_v_output_hi_hi_8 = cat(io_v_output_hi_hi_hi_5, io_v_output_hi_hi_lo_5) @[Cat.scala 33:92]
    node io_v_output_hi_11 = cat(io_v_output_hi_hi_8, io_v_output_hi_lo_8) @[Cat.scala 33:92]
    node _io_v_output_T_22 = cat(io_v_output_hi_11, io_v_output_lo_11) @[Cat.scala 33:92]
    node _io_v_output_T_23 = asSInt(_io_v_output_T_22) @[Valu.scala 167:24]
    node _T_48 = eq(io_aluc, UInt<8>("hbc")) @[Valu.scala 238:28]
    node _T_49 = eq(io_vd_addr, UInt<1>("h0")) @[Valu.scala 239:29]
    node io_v_output_lo_12 = asUInt(io_in_A) @[Cat.scala 33:92]
    node io_v_output_hi_12 = asUInt(asSInt(UInt<96>("h0"))) @[Cat.scala 33:92]
    node _io_v_output_T_24 = cat(io_v_output_hi_12, io_v_output_lo_12) @[Cat.scala 33:92]
    node _io_v_output_T_25 = asSInt(_io_v_output_T_24) @[Valu.scala 240:57]
    node _T_50 = eq(io_sew, UInt<2>("h3")) @[Valu.scala 242:30]
    node imm_lo_2 = asUInt(io_in_A) @[Cat.scala 33:92]
    node imm_hi_2 = asUInt(asSInt(UInt<32>("h0"))) @[Cat.scala 33:92]
    node _imm_T_8 = cat(imm_hi_2, imm_lo_2) @[Cat.scala 33:92]
    node imm_8 = asSInt(_imm_T_8) @[Valu.scala 243:55]
    node _io_v_output_out_T_5280 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5281 = asUInt(sew_64_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_5282 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5283 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5284 = and(_io_v_output_out_T_5282, _io_v_output_out_T_5283) @[Valu.scala 173:29]
    node _io_v_output_out_T_5285 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5286 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_5287 = eq(_io_v_output_out_T_5286, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5288 = and(_io_v_output_out_T_5285, _io_v_output_out_T_5287) @[Valu.scala 174:47]
    node _io_v_output_out_T_5289 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5290 = and(_io_v_output_out_T_5288, _io_v_output_out_T_5289) @[Valu.scala 174:68]
    node _io_v_output_out_T_5291 = asUInt(sew_64_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_5292 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5293 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_5294 = eq(_io_v_output_out_T_5293, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5295 = and(_io_v_output_out_T_5292, _io_v_output_out_T_5294) @[Valu.scala 175:51]
    node _io_v_output_out_T_5296 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5297 = and(_io_v_output_out_T_5295, _io_v_output_out_T_5296) @[Valu.scala 175:72]
    node _io_v_output_out_T_5298 = asUInt(imm_8) @[Valu.scala 175:167]
    node _io_v_output_out_T_5299 = mux(_io_v_output_out_T_5297, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5298) @[Valu.scala 175:36]
    node _io_v_output_out_T_5300 = mux(_io_v_output_out_T_5290, _io_v_output_out_T_5291, _io_v_output_out_T_5299) @[Valu.scala 174:32]
    node _io_v_output_out_T_5301 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5302 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5303 = and(_io_v_output_out_T_5301, _io_v_output_out_T_5302) @[Valu.scala 177:28]
    node _io_v_output_out_T_5304 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5305 = and(_io_v_output_out_T_5303, _io_v_output_out_T_5304) @[Valu.scala 177:43]
    node _io_v_output_out_T_5306 = asUInt(sew_64_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_5307 = mux(_io_v_output_out_T_5305, _io_v_output_out_T_5306, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5308 = mux(_io_v_output_out_T_5284, _io_v_output_out_T_5300, _io_v_output_out_T_5307) @[Valu.scala 173:11]
    node io_v_output_out_0_12 = mux(_io_v_output_out_T_5280, _io_v_output_out_T_5281, _io_v_output_out_T_5308) @[Valu.scala 172:11]
    node _io_v_output_out_T_5309 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5310 = asUInt(sew_64_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_5311 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5312 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5313 = and(_io_v_output_out_T_5311, _io_v_output_out_T_5312) @[Valu.scala 173:29]
    node _io_v_output_out_T_5314 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5315 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_5316 = eq(_io_v_output_out_T_5315, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5317 = and(_io_v_output_out_T_5314, _io_v_output_out_T_5316) @[Valu.scala 174:47]
    node _io_v_output_out_T_5318 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5319 = and(_io_v_output_out_T_5317, _io_v_output_out_T_5318) @[Valu.scala 174:68]
    node _io_v_output_out_T_5320 = asUInt(sew_64_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_5321 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5322 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_5323 = eq(_io_v_output_out_T_5322, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5324 = and(_io_v_output_out_T_5321, _io_v_output_out_T_5323) @[Valu.scala 175:51]
    node _io_v_output_out_T_5325 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5326 = and(_io_v_output_out_T_5324, _io_v_output_out_T_5325) @[Valu.scala 175:72]
    node _io_v_output_out_T_5327 = asUInt(imm_8) @[Valu.scala 175:167]
    node _io_v_output_out_T_5328 = mux(_io_v_output_out_T_5326, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5327) @[Valu.scala 175:36]
    node _io_v_output_out_T_5329 = mux(_io_v_output_out_T_5319, _io_v_output_out_T_5320, _io_v_output_out_T_5328) @[Valu.scala 174:32]
    node _io_v_output_out_T_5330 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5331 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5332 = and(_io_v_output_out_T_5330, _io_v_output_out_T_5331) @[Valu.scala 177:28]
    node _io_v_output_out_T_5333 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5334 = and(_io_v_output_out_T_5332, _io_v_output_out_T_5333) @[Valu.scala 177:43]
    node _io_v_output_out_T_5335 = asUInt(sew_64_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_5336 = mux(_io_v_output_out_T_5334, _io_v_output_out_T_5335, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5337 = mux(_io_v_output_out_T_5313, _io_v_output_out_T_5329, _io_v_output_out_T_5336) @[Valu.scala 173:11]
    node io_v_output_out_1_12 = mux(_io_v_output_out_T_5309, _io_v_output_out_T_5310, _io_v_output_out_T_5337) @[Valu.scala 172:11]
    node _io_v_output_T_26 = cat(io_v_output_out_1_12, io_v_output_out_0_12) @[Cat.scala 33:92]
    node _io_v_output_T_27 = asSInt(_io_v_output_T_26) @[Valu.scala 180:24]
    node _T_51 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 245:35]
    node _imm_T_9 = bits(io_in_A, 31, 0) @[Valu.scala 246:38]
    node imm_9 = asSInt(_imm_T_9) @[Valu.scala 246:45]
    node _io_v_output_out_T_5338 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5339 = asUInt(sew_32_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_5340 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5341 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5342 = and(_io_v_output_out_T_5340, _io_v_output_out_T_5341) @[Valu.scala 173:29]
    node _io_v_output_out_T_5343 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5344 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_5345 = eq(_io_v_output_out_T_5344, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5346 = and(_io_v_output_out_T_5343, _io_v_output_out_T_5345) @[Valu.scala 174:47]
    node _io_v_output_out_T_5347 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5348 = and(_io_v_output_out_T_5346, _io_v_output_out_T_5347) @[Valu.scala 174:68]
    node _io_v_output_out_T_5349 = asUInt(sew_32_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_5350 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5351 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_5352 = eq(_io_v_output_out_T_5351, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5353 = and(_io_v_output_out_T_5350, _io_v_output_out_T_5352) @[Valu.scala 175:51]
    node _io_v_output_out_T_5354 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5355 = and(_io_v_output_out_T_5353, _io_v_output_out_T_5354) @[Valu.scala 175:72]
    node _io_v_output_out_T_5356 = asUInt(imm_9) @[Valu.scala 175:167]
    node _io_v_output_out_T_5357 = mux(_io_v_output_out_T_5355, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5356) @[Valu.scala 175:36]
    node _io_v_output_out_T_5358 = mux(_io_v_output_out_T_5348, _io_v_output_out_T_5349, _io_v_output_out_T_5357) @[Valu.scala 174:32]
    node _io_v_output_out_T_5359 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5360 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5361 = and(_io_v_output_out_T_5359, _io_v_output_out_T_5360) @[Valu.scala 177:28]
    node _io_v_output_out_T_5362 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5363 = and(_io_v_output_out_T_5361, _io_v_output_out_T_5362) @[Valu.scala 177:43]
    node _io_v_output_out_T_5364 = asUInt(sew_32_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_5365 = mux(_io_v_output_out_T_5363, _io_v_output_out_T_5364, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5366 = mux(_io_v_output_out_T_5342, _io_v_output_out_T_5358, _io_v_output_out_T_5365) @[Valu.scala 173:11]
    node io_v_output_out_0_13 = mux(_io_v_output_out_T_5338, _io_v_output_out_T_5339, _io_v_output_out_T_5366) @[Valu.scala 172:11]
    node _io_v_output_out_T_5367 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5368 = asUInt(sew_32_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_5369 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5370 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5371 = and(_io_v_output_out_T_5369, _io_v_output_out_T_5370) @[Valu.scala 173:29]
    node _io_v_output_out_T_5372 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5373 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_5374 = eq(_io_v_output_out_T_5373, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5375 = and(_io_v_output_out_T_5372, _io_v_output_out_T_5374) @[Valu.scala 174:47]
    node _io_v_output_out_T_5376 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5377 = and(_io_v_output_out_T_5375, _io_v_output_out_T_5376) @[Valu.scala 174:68]
    node _io_v_output_out_T_5378 = asUInt(sew_32_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_5379 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5380 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_5381 = eq(_io_v_output_out_T_5380, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5382 = and(_io_v_output_out_T_5379, _io_v_output_out_T_5381) @[Valu.scala 175:51]
    node _io_v_output_out_T_5383 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5384 = and(_io_v_output_out_T_5382, _io_v_output_out_T_5383) @[Valu.scala 175:72]
    node _io_v_output_out_T_5385 = asUInt(imm_9) @[Valu.scala 175:167]
    node _io_v_output_out_T_5386 = mux(_io_v_output_out_T_5384, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5385) @[Valu.scala 175:36]
    node _io_v_output_out_T_5387 = mux(_io_v_output_out_T_5377, _io_v_output_out_T_5378, _io_v_output_out_T_5386) @[Valu.scala 174:32]
    node _io_v_output_out_T_5388 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5389 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5390 = and(_io_v_output_out_T_5388, _io_v_output_out_T_5389) @[Valu.scala 177:28]
    node _io_v_output_out_T_5391 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5392 = and(_io_v_output_out_T_5390, _io_v_output_out_T_5391) @[Valu.scala 177:43]
    node _io_v_output_out_T_5393 = asUInt(sew_32_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_5394 = mux(_io_v_output_out_T_5392, _io_v_output_out_T_5393, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5395 = mux(_io_v_output_out_T_5371, _io_v_output_out_T_5387, _io_v_output_out_T_5394) @[Valu.scala 173:11]
    node io_v_output_out_1_13 = mux(_io_v_output_out_T_5367, _io_v_output_out_T_5368, _io_v_output_out_T_5395) @[Valu.scala 172:11]
    node _io_v_output_out_T_5396 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5397 = asUInt(sew_32_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_5398 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5399 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5400 = and(_io_v_output_out_T_5398, _io_v_output_out_T_5399) @[Valu.scala 173:29]
    node _io_v_output_out_T_5401 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5402 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_5403 = eq(_io_v_output_out_T_5402, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5404 = and(_io_v_output_out_T_5401, _io_v_output_out_T_5403) @[Valu.scala 174:47]
    node _io_v_output_out_T_5405 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5406 = and(_io_v_output_out_T_5404, _io_v_output_out_T_5405) @[Valu.scala 174:68]
    node _io_v_output_out_T_5407 = asUInt(sew_32_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_5408 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5409 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_5410 = eq(_io_v_output_out_T_5409, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5411 = and(_io_v_output_out_T_5408, _io_v_output_out_T_5410) @[Valu.scala 175:51]
    node _io_v_output_out_T_5412 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5413 = and(_io_v_output_out_T_5411, _io_v_output_out_T_5412) @[Valu.scala 175:72]
    node _io_v_output_out_T_5414 = asUInt(imm_9) @[Valu.scala 175:167]
    node _io_v_output_out_T_5415 = mux(_io_v_output_out_T_5413, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5414) @[Valu.scala 175:36]
    node _io_v_output_out_T_5416 = mux(_io_v_output_out_T_5406, _io_v_output_out_T_5407, _io_v_output_out_T_5415) @[Valu.scala 174:32]
    node _io_v_output_out_T_5417 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5418 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5419 = and(_io_v_output_out_T_5417, _io_v_output_out_T_5418) @[Valu.scala 177:28]
    node _io_v_output_out_T_5420 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5421 = and(_io_v_output_out_T_5419, _io_v_output_out_T_5420) @[Valu.scala 177:43]
    node _io_v_output_out_T_5422 = asUInt(sew_32_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_5423 = mux(_io_v_output_out_T_5421, _io_v_output_out_T_5422, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5424 = mux(_io_v_output_out_T_5400, _io_v_output_out_T_5416, _io_v_output_out_T_5423) @[Valu.scala 173:11]
    node io_v_output_out_2_9 = mux(_io_v_output_out_T_5396, _io_v_output_out_T_5397, _io_v_output_out_T_5424) @[Valu.scala 172:11]
    node _io_v_output_out_T_5425 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5426 = asUInt(sew_32_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_5427 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5428 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5429 = and(_io_v_output_out_T_5427, _io_v_output_out_T_5428) @[Valu.scala 173:29]
    node _io_v_output_out_T_5430 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5431 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_5432 = eq(_io_v_output_out_T_5431, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5433 = and(_io_v_output_out_T_5430, _io_v_output_out_T_5432) @[Valu.scala 174:47]
    node _io_v_output_out_T_5434 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5435 = and(_io_v_output_out_T_5433, _io_v_output_out_T_5434) @[Valu.scala 174:68]
    node _io_v_output_out_T_5436 = asUInt(sew_32_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_5437 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5438 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_5439 = eq(_io_v_output_out_T_5438, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5440 = and(_io_v_output_out_T_5437, _io_v_output_out_T_5439) @[Valu.scala 175:51]
    node _io_v_output_out_T_5441 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5442 = and(_io_v_output_out_T_5440, _io_v_output_out_T_5441) @[Valu.scala 175:72]
    node _io_v_output_out_T_5443 = asUInt(imm_9) @[Valu.scala 175:167]
    node _io_v_output_out_T_5444 = mux(_io_v_output_out_T_5442, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5443) @[Valu.scala 175:36]
    node _io_v_output_out_T_5445 = mux(_io_v_output_out_T_5435, _io_v_output_out_T_5436, _io_v_output_out_T_5444) @[Valu.scala 174:32]
    node _io_v_output_out_T_5446 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5447 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5448 = and(_io_v_output_out_T_5446, _io_v_output_out_T_5447) @[Valu.scala 177:28]
    node _io_v_output_out_T_5449 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5450 = and(_io_v_output_out_T_5448, _io_v_output_out_T_5449) @[Valu.scala 177:43]
    node _io_v_output_out_T_5451 = asUInt(sew_32_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_5452 = mux(_io_v_output_out_T_5450, _io_v_output_out_T_5451, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5453 = mux(_io_v_output_out_T_5429, _io_v_output_out_T_5445, _io_v_output_out_T_5452) @[Valu.scala 173:11]
    node io_v_output_out_3_9 = mux(_io_v_output_out_T_5425, _io_v_output_out_T_5426, _io_v_output_out_T_5453) @[Valu.scala 172:11]
    node io_v_output_lo_13 = cat(io_v_output_out_1_13, io_v_output_out_0_13) @[Cat.scala 33:92]
    node io_v_output_hi_13 = cat(io_v_output_out_3_9, io_v_output_out_2_9) @[Cat.scala 33:92]
    node _io_v_output_T_28 = cat(io_v_output_hi_13, io_v_output_lo_13) @[Cat.scala 33:92]
    node _io_v_output_T_29 = asSInt(_io_v_output_T_28) @[Valu.scala 180:24]
    node _T_52 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 248:36]
    node _imm_T_10 = bits(io_in_A, 15, 0) @[Valu.scala 249:46]
    node imm_10 = asSInt(_imm_T_10) @[Valu.scala 249:53]
    node _io_v_output_out_T_5454 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5455 = asUInt(sew_16_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_5456 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5457 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5458 = and(_io_v_output_out_T_5456, _io_v_output_out_T_5457) @[Valu.scala 173:29]
    node _io_v_output_out_T_5459 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5460 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_5461 = eq(_io_v_output_out_T_5460, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5462 = and(_io_v_output_out_T_5459, _io_v_output_out_T_5461) @[Valu.scala 174:47]
    node _io_v_output_out_T_5463 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5464 = and(_io_v_output_out_T_5462, _io_v_output_out_T_5463) @[Valu.scala 174:68]
    node _io_v_output_out_T_5465 = asUInt(sew_16_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_5466 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5467 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_5468 = eq(_io_v_output_out_T_5467, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5469 = and(_io_v_output_out_T_5466, _io_v_output_out_T_5468) @[Valu.scala 175:51]
    node _io_v_output_out_T_5470 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5471 = and(_io_v_output_out_T_5469, _io_v_output_out_T_5470) @[Valu.scala 175:72]
    node _io_v_output_out_T_5472 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5473 = mux(_io_v_output_out_T_5471, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5472) @[Valu.scala 175:36]
    node _io_v_output_out_T_5474 = mux(_io_v_output_out_T_5464, _io_v_output_out_T_5465, _io_v_output_out_T_5473) @[Valu.scala 174:32]
    node _io_v_output_out_T_5475 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5476 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5477 = and(_io_v_output_out_T_5475, _io_v_output_out_T_5476) @[Valu.scala 177:28]
    node _io_v_output_out_T_5478 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5479 = and(_io_v_output_out_T_5477, _io_v_output_out_T_5478) @[Valu.scala 177:43]
    node _io_v_output_out_T_5480 = asUInt(sew_16_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_5481 = mux(_io_v_output_out_T_5479, _io_v_output_out_T_5480, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5482 = mux(_io_v_output_out_T_5458, _io_v_output_out_T_5474, _io_v_output_out_T_5481) @[Valu.scala 173:11]
    node io_v_output_out_0_14 = mux(_io_v_output_out_T_5454, _io_v_output_out_T_5455, _io_v_output_out_T_5482) @[Valu.scala 172:11]
    node _io_v_output_out_T_5483 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5484 = asUInt(sew_16_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_5485 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5486 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5487 = and(_io_v_output_out_T_5485, _io_v_output_out_T_5486) @[Valu.scala 173:29]
    node _io_v_output_out_T_5488 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5489 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_5490 = eq(_io_v_output_out_T_5489, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5491 = and(_io_v_output_out_T_5488, _io_v_output_out_T_5490) @[Valu.scala 174:47]
    node _io_v_output_out_T_5492 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5493 = and(_io_v_output_out_T_5491, _io_v_output_out_T_5492) @[Valu.scala 174:68]
    node _io_v_output_out_T_5494 = asUInt(sew_16_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_5495 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5496 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_5497 = eq(_io_v_output_out_T_5496, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5498 = and(_io_v_output_out_T_5495, _io_v_output_out_T_5497) @[Valu.scala 175:51]
    node _io_v_output_out_T_5499 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5500 = and(_io_v_output_out_T_5498, _io_v_output_out_T_5499) @[Valu.scala 175:72]
    node _io_v_output_out_T_5501 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5502 = mux(_io_v_output_out_T_5500, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5501) @[Valu.scala 175:36]
    node _io_v_output_out_T_5503 = mux(_io_v_output_out_T_5493, _io_v_output_out_T_5494, _io_v_output_out_T_5502) @[Valu.scala 174:32]
    node _io_v_output_out_T_5504 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5505 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5506 = and(_io_v_output_out_T_5504, _io_v_output_out_T_5505) @[Valu.scala 177:28]
    node _io_v_output_out_T_5507 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5508 = and(_io_v_output_out_T_5506, _io_v_output_out_T_5507) @[Valu.scala 177:43]
    node _io_v_output_out_T_5509 = asUInt(sew_16_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_5510 = mux(_io_v_output_out_T_5508, _io_v_output_out_T_5509, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5511 = mux(_io_v_output_out_T_5487, _io_v_output_out_T_5503, _io_v_output_out_T_5510) @[Valu.scala 173:11]
    node io_v_output_out_1_14 = mux(_io_v_output_out_T_5483, _io_v_output_out_T_5484, _io_v_output_out_T_5511) @[Valu.scala 172:11]
    node _io_v_output_out_T_5512 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5513 = asUInt(sew_16_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_5514 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5515 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5516 = and(_io_v_output_out_T_5514, _io_v_output_out_T_5515) @[Valu.scala 173:29]
    node _io_v_output_out_T_5517 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5518 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_5519 = eq(_io_v_output_out_T_5518, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5520 = and(_io_v_output_out_T_5517, _io_v_output_out_T_5519) @[Valu.scala 174:47]
    node _io_v_output_out_T_5521 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5522 = and(_io_v_output_out_T_5520, _io_v_output_out_T_5521) @[Valu.scala 174:68]
    node _io_v_output_out_T_5523 = asUInt(sew_16_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_5524 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5525 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_5526 = eq(_io_v_output_out_T_5525, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5527 = and(_io_v_output_out_T_5524, _io_v_output_out_T_5526) @[Valu.scala 175:51]
    node _io_v_output_out_T_5528 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5529 = and(_io_v_output_out_T_5527, _io_v_output_out_T_5528) @[Valu.scala 175:72]
    node _io_v_output_out_T_5530 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5531 = mux(_io_v_output_out_T_5529, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5530) @[Valu.scala 175:36]
    node _io_v_output_out_T_5532 = mux(_io_v_output_out_T_5522, _io_v_output_out_T_5523, _io_v_output_out_T_5531) @[Valu.scala 174:32]
    node _io_v_output_out_T_5533 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5534 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5535 = and(_io_v_output_out_T_5533, _io_v_output_out_T_5534) @[Valu.scala 177:28]
    node _io_v_output_out_T_5536 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5537 = and(_io_v_output_out_T_5535, _io_v_output_out_T_5536) @[Valu.scala 177:43]
    node _io_v_output_out_T_5538 = asUInt(sew_16_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_5539 = mux(_io_v_output_out_T_5537, _io_v_output_out_T_5538, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5540 = mux(_io_v_output_out_T_5516, _io_v_output_out_T_5532, _io_v_output_out_T_5539) @[Valu.scala 173:11]
    node io_v_output_out_2_10 = mux(_io_v_output_out_T_5512, _io_v_output_out_T_5513, _io_v_output_out_T_5540) @[Valu.scala 172:11]
    node _io_v_output_out_T_5541 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5542 = asUInt(sew_16_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_5543 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5544 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5545 = and(_io_v_output_out_T_5543, _io_v_output_out_T_5544) @[Valu.scala 173:29]
    node _io_v_output_out_T_5546 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5547 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_5548 = eq(_io_v_output_out_T_5547, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5549 = and(_io_v_output_out_T_5546, _io_v_output_out_T_5548) @[Valu.scala 174:47]
    node _io_v_output_out_T_5550 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5551 = and(_io_v_output_out_T_5549, _io_v_output_out_T_5550) @[Valu.scala 174:68]
    node _io_v_output_out_T_5552 = asUInt(sew_16_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_5553 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5554 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_5555 = eq(_io_v_output_out_T_5554, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5556 = and(_io_v_output_out_T_5553, _io_v_output_out_T_5555) @[Valu.scala 175:51]
    node _io_v_output_out_T_5557 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5558 = and(_io_v_output_out_T_5556, _io_v_output_out_T_5557) @[Valu.scala 175:72]
    node _io_v_output_out_T_5559 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5560 = mux(_io_v_output_out_T_5558, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5559) @[Valu.scala 175:36]
    node _io_v_output_out_T_5561 = mux(_io_v_output_out_T_5551, _io_v_output_out_T_5552, _io_v_output_out_T_5560) @[Valu.scala 174:32]
    node _io_v_output_out_T_5562 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5563 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5564 = and(_io_v_output_out_T_5562, _io_v_output_out_T_5563) @[Valu.scala 177:28]
    node _io_v_output_out_T_5565 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5566 = and(_io_v_output_out_T_5564, _io_v_output_out_T_5565) @[Valu.scala 177:43]
    node _io_v_output_out_T_5567 = asUInt(sew_16_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_5568 = mux(_io_v_output_out_T_5566, _io_v_output_out_T_5567, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5569 = mux(_io_v_output_out_T_5545, _io_v_output_out_T_5561, _io_v_output_out_T_5568) @[Valu.scala 173:11]
    node io_v_output_out_3_10 = mux(_io_v_output_out_T_5541, _io_v_output_out_T_5542, _io_v_output_out_T_5569) @[Valu.scala 172:11]
    node _io_v_output_out_T_5570 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5571 = asUInt(sew_16_vd_4) @[Valu.scala 172:33]
    node _io_v_output_out_T_5572 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5573 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5574 = and(_io_v_output_out_T_5572, _io_v_output_out_T_5573) @[Valu.scala 173:29]
    node _io_v_output_out_T_5575 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5576 = bits(io_vs0, 4, 4) @[Valu.scala 174:56]
    node _io_v_output_out_T_5577 = eq(_io_v_output_out_T_5576, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5578 = and(_io_v_output_out_T_5575, _io_v_output_out_T_5577) @[Valu.scala 174:47]
    node _io_v_output_out_T_5579 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5580 = and(_io_v_output_out_T_5578, _io_v_output_out_T_5579) @[Valu.scala 174:68]
    node _io_v_output_out_T_5581 = asUInt(sew_16_vd_4) @[Valu.scala 174:92]
    node _io_v_output_out_T_5582 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5583 = bits(io_vs0, 4, 4) @[Valu.scala 175:60]
    node _io_v_output_out_T_5584 = eq(_io_v_output_out_T_5583, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5585 = and(_io_v_output_out_T_5582, _io_v_output_out_T_5584) @[Valu.scala 175:51]
    node _io_v_output_out_T_5586 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5587 = and(_io_v_output_out_T_5585, _io_v_output_out_T_5586) @[Valu.scala 175:72]
    node _io_v_output_out_T_5588 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5589 = mux(_io_v_output_out_T_5587, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5588) @[Valu.scala 175:36]
    node _io_v_output_out_T_5590 = mux(_io_v_output_out_T_5580, _io_v_output_out_T_5581, _io_v_output_out_T_5589) @[Valu.scala 174:32]
    node _io_v_output_out_T_5591 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5592 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5593 = and(_io_v_output_out_T_5591, _io_v_output_out_T_5592) @[Valu.scala 177:28]
    node _io_v_output_out_T_5594 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5595 = and(_io_v_output_out_T_5593, _io_v_output_out_T_5594) @[Valu.scala 177:43]
    node _io_v_output_out_T_5596 = asUInt(sew_16_vd_4) @[Valu.scala 177:64]
    node _io_v_output_out_T_5597 = mux(_io_v_output_out_T_5595, _io_v_output_out_T_5596, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5598 = mux(_io_v_output_out_T_5574, _io_v_output_out_T_5590, _io_v_output_out_T_5597) @[Valu.scala 173:11]
    node io_v_output_out_4_6 = mux(_io_v_output_out_T_5570, _io_v_output_out_T_5571, _io_v_output_out_T_5598) @[Valu.scala 172:11]
    node _io_v_output_out_T_5599 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5600 = asUInt(sew_16_vd_5) @[Valu.scala 172:33]
    node _io_v_output_out_T_5601 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5602 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5603 = and(_io_v_output_out_T_5601, _io_v_output_out_T_5602) @[Valu.scala 173:29]
    node _io_v_output_out_T_5604 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5605 = bits(io_vs0, 5, 5) @[Valu.scala 174:56]
    node _io_v_output_out_T_5606 = eq(_io_v_output_out_T_5605, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5607 = and(_io_v_output_out_T_5604, _io_v_output_out_T_5606) @[Valu.scala 174:47]
    node _io_v_output_out_T_5608 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5609 = and(_io_v_output_out_T_5607, _io_v_output_out_T_5608) @[Valu.scala 174:68]
    node _io_v_output_out_T_5610 = asUInt(sew_16_vd_5) @[Valu.scala 174:92]
    node _io_v_output_out_T_5611 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5612 = bits(io_vs0, 5, 5) @[Valu.scala 175:60]
    node _io_v_output_out_T_5613 = eq(_io_v_output_out_T_5612, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5614 = and(_io_v_output_out_T_5611, _io_v_output_out_T_5613) @[Valu.scala 175:51]
    node _io_v_output_out_T_5615 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5616 = and(_io_v_output_out_T_5614, _io_v_output_out_T_5615) @[Valu.scala 175:72]
    node _io_v_output_out_T_5617 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5618 = mux(_io_v_output_out_T_5616, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5617) @[Valu.scala 175:36]
    node _io_v_output_out_T_5619 = mux(_io_v_output_out_T_5609, _io_v_output_out_T_5610, _io_v_output_out_T_5618) @[Valu.scala 174:32]
    node _io_v_output_out_T_5620 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5621 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5622 = and(_io_v_output_out_T_5620, _io_v_output_out_T_5621) @[Valu.scala 177:28]
    node _io_v_output_out_T_5623 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5624 = and(_io_v_output_out_T_5622, _io_v_output_out_T_5623) @[Valu.scala 177:43]
    node _io_v_output_out_T_5625 = asUInt(sew_16_vd_5) @[Valu.scala 177:64]
    node _io_v_output_out_T_5626 = mux(_io_v_output_out_T_5624, _io_v_output_out_T_5625, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5627 = mux(_io_v_output_out_T_5603, _io_v_output_out_T_5619, _io_v_output_out_T_5626) @[Valu.scala 173:11]
    node io_v_output_out_5_6 = mux(_io_v_output_out_T_5599, _io_v_output_out_T_5600, _io_v_output_out_T_5627) @[Valu.scala 172:11]
    node _io_v_output_out_T_5628 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5629 = asUInt(sew_16_vd_6) @[Valu.scala 172:33]
    node _io_v_output_out_T_5630 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5631 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5632 = and(_io_v_output_out_T_5630, _io_v_output_out_T_5631) @[Valu.scala 173:29]
    node _io_v_output_out_T_5633 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5634 = bits(io_vs0, 6, 6) @[Valu.scala 174:56]
    node _io_v_output_out_T_5635 = eq(_io_v_output_out_T_5634, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5636 = and(_io_v_output_out_T_5633, _io_v_output_out_T_5635) @[Valu.scala 174:47]
    node _io_v_output_out_T_5637 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5638 = and(_io_v_output_out_T_5636, _io_v_output_out_T_5637) @[Valu.scala 174:68]
    node _io_v_output_out_T_5639 = asUInt(sew_16_vd_6) @[Valu.scala 174:92]
    node _io_v_output_out_T_5640 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5641 = bits(io_vs0, 6, 6) @[Valu.scala 175:60]
    node _io_v_output_out_T_5642 = eq(_io_v_output_out_T_5641, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5643 = and(_io_v_output_out_T_5640, _io_v_output_out_T_5642) @[Valu.scala 175:51]
    node _io_v_output_out_T_5644 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5645 = and(_io_v_output_out_T_5643, _io_v_output_out_T_5644) @[Valu.scala 175:72]
    node _io_v_output_out_T_5646 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5647 = mux(_io_v_output_out_T_5645, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5646) @[Valu.scala 175:36]
    node _io_v_output_out_T_5648 = mux(_io_v_output_out_T_5638, _io_v_output_out_T_5639, _io_v_output_out_T_5647) @[Valu.scala 174:32]
    node _io_v_output_out_T_5649 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5650 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5651 = and(_io_v_output_out_T_5649, _io_v_output_out_T_5650) @[Valu.scala 177:28]
    node _io_v_output_out_T_5652 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5653 = and(_io_v_output_out_T_5651, _io_v_output_out_T_5652) @[Valu.scala 177:43]
    node _io_v_output_out_T_5654 = asUInt(sew_16_vd_6) @[Valu.scala 177:64]
    node _io_v_output_out_T_5655 = mux(_io_v_output_out_T_5653, _io_v_output_out_T_5654, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5656 = mux(_io_v_output_out_T_5632, _io_v_output_out_T_5648, _io_v_output_out_T_5655) @[Valu.scala 173:11]
    node io_v_output_out_6_6 = mux(_io_v_output_out_T_5628, _io_v_output_out_T_5629, _io_v_output_out_T_5656) @[Valu.scala 172:11]
    node _io_v_output_out_T_5657 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5658 = asUInt(sew_16_vd_7) @[Valu.scala 172:33]
    node _io_v_output_out_T_5659 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5660 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5661 = and(_io_v_output_out_T_5659, _io_v_output_out_T_5660) @[Valu.scala 173:29]
    node _io_v_output_out_T_5662 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5663 = bits(io_vs0, 7, 7) @[Valu.scala 174:56]
    node _io_v_output_out_T_5664 = eq(_io_v_output_out_T_5663, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5665 = and(_io_v_output_out_T_5662, _io_v_output_out_T_5664) @[Valu.scala 174:47]
    node _io_v_output_out_T_5666 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5667 = and(_io_v_output_out_T_5665, _io_v_output_out_T_5666) @[Valu.scala 174:68]
    node _io_v_output_out_T_5668 = asUInt(sew_16_vd_7) @[Valu.scala 174:92]
    node _io_v_output_out_T_5669 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5670 = bits(io_vs0, 7, 7) @[Valu.scala 175:60]
    node _io_v_output_out_T_5671 = eq(_io_v_output_out_T_5670, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5672 = and(_io_v_output_out_T_5669, _io_v_output_out_T_5671) @[Valu.scala 175:51]
    node _io_v_output_out_T_5673 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5674 = and(_io_v_output_out_T_5672, _io_v_output_out_T_5673) @[Valu.scala 175:72]
    node _io_v_output_out_T_5675 = asUInt(imm_10) @[Valu.scala 175:167]
    node _io_v_output_out_T_5676 = mux(_io_v_output_out_T_5674, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5675) @[Valu.scala 175:36]
    node _io_v_output_out_T_5677 = mux(_io_v_output_out_T_5667, _io_v_output_out_T_5668, _io_v_output_out_T_5676) @[Valu.scala 174:32]
    node _io_v_output_out_T_5678 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5679 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5680 = and(_io_v_output_out_T_5678, _io_v_output_out_T_5679) @[Valu.scala 177:28]
    node _io_v_output_out_T_5681 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5682 = and(_io_v_output_out_T_5680, _io_v_output_out_T_5681) @[Valu.scala 177:43]
    node _io_v_output_out_T_5683 = asUInt(sew_16_vd_7) @[Valu.scala 177:64]
    node _io_v_output_out_T_5684 = mux(_io_v_output_out_T_5682, _io_v_output_out_T_5683, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5685 = mux(_io_v_output_out_T_5661, _io_v_output_out_T_5677, _io_v_output_out_T_5684) @[Valu.scala 173:11]
    node io_v_output_out_7_6 = mux(_io_v_output_out_T_5657, _io_v_output_out_T_5658, _io_v_output_out_T_5685) @[Valu.scala 172:11]
    node io_v_output_lo_lo_9 = cat(io_v_output_out_1_14, io_v_output_out_0_14) @[Cat.scala 33:92]
    node io_v_output_lo_hi_9 = cat(io_v_output_out_3_10, io_v_output_out_2_10) @[Cat.scala 33:92]
    node io_v_output_lo_14 = cat(io_v_output_lo_hi_9, io_v_output_lo_lo_9) @[Cat.scala 33:92]
    node io_v_output_hi_lo_9 = cat(io_v_output_out_5_6, io_v_output_out_4_6) @[Cat.scala 33:92]
    node io_v_output_hi_hi_9 = cat(io_v_output_out_7_6, io_v_output_out_6_6) @[Cat.scala 33:92]
    node io_v_output_hi_14 = cat(io_v_output_hi_hi_9, io_v_output_hi_lo_9) @[Cat.scala 33:92]
    node _io_v_output_T_30 = cat(io_v_output_hi_14, io_v_output_lo_14) @[Cat.scala 33:92]
    node _io_v_output_T_31 = asSInt(_io_v_output_T_30) @[Valu.scala 180:24]
    node _T_53 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 251:35]
    node _imm_T_11 = bits(io_in_A, 7, 0) @[Valu.scala 252:38]
    node imm_11 = asSInt(_imm_T_11) @[Valu.scala 252:44]
    node _io_v_output_out_T_5686 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5687 = asUInt(sew_8_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_5688 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5689 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5690 = and(_io_v_output_out_T_5688, _io_v_output_out_T_5689) @[Valu.scala 173:29]
    node _io_v_output_out_T_5691 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5692 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_5693 = eq(_io_v_output_out_T_5692, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5694 = and(_io_v_output_out_T_5691, _io_v_output_out_T_5693) @[Valu.scala 174:47]
    node _io_v_output_out_T_5695 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5696 = and(_io_v_output_out_T_5694, _io_v_output_out_T_5695) @[Valu.scala 174:68]
    node _io_v_output_out_T_5697 = asUInt(sew_8_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_5698 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5699 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_5700 = eq(_io_v_output_out_T_5699, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5701 = and(_io_v_output_out_T_5698, _io_v_output_out_T_5700) @[Valu.scala 175:51]
    node _io_v_output_out_T_5702 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5703 = and(_io_v_output_out_T_5701, _io_v_output_out_T_5702) @[Valu.scala 175:72]
    node _io_v_output_out_T_5704 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5705 = mux(_io_v_output_out_T_5703, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5704) @[Valu.scala 175:36]
    node _io_v_output_out_T_5706 = mux(_io_v_output_out_T_5696, _io_v_output_out_T_5697, _io_v_output_out_T_5705) @[Valu.scala 174:32]
    node _io_v_output_out_T_5707 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5708 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5709 = and(_io_v_output_out_T_5707, _io_v_output_out_T_5708) @[Valu.scala 177:28]
    node _io_v_output_out_T_5710 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5711 = and(_io_v_output_out_T_5709, _io_v_output_out_T_5710) @[Valu.scala 177:43]
    node _io_v_output_out_T_5712 = asUInt(sew_8_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_5713 = mux(_io_v_output_out_T_5711, _io_v_output_out_T_5712, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5714 = mux(_io_v_output_out_T_5690, _io_v_output_out_T_5706, _io_v_output_out_T_5713) @[Valu.scala 173:11]
    node io_v_output_out_0_15 = mux(_io_v_output_out_T_5686, _io_v_output_out_T_5687, _io_v_output_out_T_5714) @[Valu.scala 172:11]
    node _io_v_output_out_T_5715 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5716 = asUInt(sew_8_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_5717 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5718 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5719 = and(_io_v_output_out_T_5717, _io_v_output_out_T_5718) @[Valu.scala 173:29]
    node _io_v_output_out_T_5720 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5721 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_5722 = eq(_io_v_output_out_T_5721, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5723 = and(_io_v_output_out_T_5720, _io_v_output_out_T_5722) @[Valu.scala 174:47]
    node _io_v_output_out_T_5724 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5725 = and(_io_v_output_out_T_5723, _io_v_output_out_T_5724) @[Valu.scala 174:68]
    node _io_v_output_out_T_5726 = asUInt(sew_8_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_5727 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5728 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_5729 = eq(_io_v_output_out_T_5728, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5730 = and(_io_v_output_out_T_5727, _io_v_output_out_T_5729) @[Valu.scala 175:51]
    node _io_v_output_out_T_5731 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5732 = and(_io_v_output_out_T_5730, _io_v_output_out_T_5731) @[Valu.scala 175:72]
    node _io_v_output_out_T_5733 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5734 = mux(_io_v_output_out_T_5732, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5733) @[Valu.scala 175:36]
    node _io_v_output_out_T_5735 = mux(_io_v_output_out_T_5725, _io_v_output_out_T_5726, _io_v_output_out_T_5734) @[Valu.scala 174:32]
    node _io_v_output_out_T_5736 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5737 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5738 = and(_io_v_output_out_T_5736, _io_v_output_out_T_5737) @[Valu.scala 177:28]
    node _io_v_output_out_T_5739 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5740 = and(_io_v_output_out_T_5738, _io_v_output_out_T_5739) @[Valu.scala 177:43]
    node _io_v_output_out_T_5741 = asUInt(sew_8_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_5742 = mux(_io_v_output_out_T_5740, _io_v_output_out_T_5741, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5743 = mux(_io_v_output_out_T_5719, _io_v_output_out_T_5735, _io_v_output_out_T_5742) @[Valu.scala 173:11]
    node io_v_output_out_1_15 = mux(_io_v_output_out_T_5715, _io_v_output_out_T_5716, _io_v_output_out_T_5743) @[Valu.scala 172:11]
    node _io_v_output_out_T_5744 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5745 = asUInt(sew_8_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_5746 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5747 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5748 = and(_io_v_output_out_T_5746, _io_v_output_out_T_5747) @[Valu.scala 173:29]
    node _io_v_output_out_T_5749 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5750 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_5751 = eq(_io_v_output_out_T_5750, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5752 = and(_io_v_output_out_T_5749, _io_v_output_out_T_5751) @[Valu.scala 174:47]
    node _io_v_output_out_T_5753 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5754 = and(_io_v_output_out_T_5752, _io_v_output_out_T_5753) @[Valu.scala 174:68]
    node _io_v_output_out_T_5755 = asUInt(sew_8_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_5756 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5757 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_5758 = eq(_io_v_output_out_T_5757, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5759 = and(_io_v_output_out_T_5756, _io_v_output_out_T_5758) @[Valu.scala 175:51]
    node _io_v_output_out_T_5760 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5761 = and(_io_v_output_out_T_5759, _io_v_output_out_T_5760) @[Valu.scala 175:72]
    node _io_v_output_out_T_5762 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5763 = mux(_io_v_output_out_T_5761, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5762) @[Valu.scala 175:36]
    node _io_v_output_out_T_5764 = mux(_io_v_output_out_T_5754, _io_v_output_out_T_5755, _io_v_output_out_T_5763) @[Valu.scala 174:32]
    node _io_v_output_out_T_5765 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5766 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5767 = and(_io_v_output_out_T_5765, _io_v_output_out_T_5766) @[Valu.scala 177:28]
    node _io_v_output_out_T_5768 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5769 = and(_io_v_output_out_T_5767, _io_v_output_out_T_5768) @[Valu.scala 177:43]
    node _io_v_output_out_T_5770 = asUInt(sew_8_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_5771 = mux(_io_v_output_out_T_5769, _io_v_output_out_T_5770, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5772 = mux(_io_v_output_out_T_5748, _io_v_output_out_T_5764, _io_v_output_out_T_5771) @[Valu.scala 173:11]
    node io_v_output_out_2_11 = mux(_io_v_output_out_T_5744, _io_v_output_out_T_5745, _io_v_output_out_T_5772) @[Valu.scala 172:11]
    node _io_v_output_out_T_5773 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5774 = asUInt(sew_8_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_5775 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5776 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5777 = and(_io_v_output_out_T_5775, _io_v_output_out_T_5776) @[Valu.scala 173:29]
    node _io_v_output_out_T_5778 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5779 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_5780 = eq(_io_v_output_out_T_5779, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5781 = and(_io_v_output_out_T_5778, _io_v_output_out_T_5780) @[Valu.scala 174:47]
    node _io_v_output_out_T_5782 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5783 = and(_io_v_output_out_T_5781, _io_v_output_out_T_5782) @[Valu.scala 174:68]
    node _io_v_output_out_T_5784 = asUInt(sew_8_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_5785 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5786 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_5787 = eq(_io_v_output_out_T_5786, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5788 = and(_io_v_output_out_T_5785, _io_v_output_out_T_5787) @[Valu.scala 175:51]
    node _io_v_output_out_T_5789 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5790 = and(_io_v_output_out_T_5788, _io_v_output_out_T_5789) @[Valu.scala 175:72]
    node _io_v_output_out_T_5791 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5792 = mux(_io_v_output_out_T_5790, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5791) @[Valu.scala 175:36]
    node _io_v_output_out_T_5793 = mux(_io_v_output_out_T_5783, _io_v_output_out_T_5784, _io_v_output_out_T_5792) @[Valu.scala 174:32]
    node _io_v_output_out_T_5794 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5795 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5796 = and(_io_v_output_out_T_5794, _io_v_output_out_T_5795) @[Valu.scala 177:28]
    node _io_v_output_out_T_5797 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5798 = and(_io_v_output_out_T_5796, _io_v_output_out_T_5797) @[Valu.scala 177:43]
    node _io_v_output_out_T_5799 = asUInt(sew_8_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_5800 = mux(_io_v_output_out_T_5798, _io_v_output_out_T_5799, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5801 = mux(_io_v_output_out_T_5777, _io_v_output_out_T_5793, _io_v_output_out_T_5800) @[Valu.scala 173:11]
    node io_v_output_out_3_11 = mux(_io_v_output_out_T_5773, _io_v_output_out_T_5774, _io_v_output_out_T_5801) @[Valu.scala 172:11]
    node _io_v_output_out_T_5802 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5803 = asUInt(sew_8_vd_4) @[Valu.scala 172:33]
    node _io_v_output_out_T_5804 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5805 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5806 = and(_io_v_output_out_T_5804, _io_v_output_out_T_5805) @[Valu.scala 173:29]
    node _io_v_output_out_T_5807 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5808 = bits(io_vs0, 4, 4) @[Valu.scala 174:56]
    node _io_v_output_out_T_5809 = eq(_io_v_output_out_T_5808, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5810 = and(_io_v_output_out_T_5807, _io_v_output_out_T_5809) @[Valu.scala 174:47]
    node _io_v_output_out_T_5811 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5812 = and(_io_v_output_out_T_5810, _io_v_output_out_T_5811) @[Valu.scala 174:68]
    node _io_v_output_out_T_5813 = asUInt(sew_8_vd_4) @[Valu.scala 174:92]
    node _io_v_output_out_T_5814 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5815 = bits(io_vs0, 4, 4) @[Valu.scala 175:60]
    node _io_v_output_out_T_5816 = eq(_io_v_output_out_T_5815, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5817 = and(_io_v_output_out_T_5814, _io_v_output_out_T_5816) @[Valu.scala 175:51]
    node _io_v_output_out_T_5818 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5819 = and(_io_v_output_out_T_5817, _io_v_output_out_T_5818) @[Valu.scala 175:72]
    node _io_v_output_out_T_5820 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5821 = mux(_io_v_output_out_T_5819, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5820) @[Valu.scala 175:36]
    node _io_v_output_out_T_5822 = mux(_io_v_output_out_T_5812, _io_v_output_out_T_5813, _io_v_output_out_T_5821) @[Valu.scala 174:32]
    node _io_v_output_out_T_5823 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5824 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5825 = and(_io_v_output_out_T_5823, _io_v_output_out_T_5824) @[Valu.scala 177:28]
    node _io_v_output_out_T_5826 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5827 = and(_io_v_output_out_T_5825, _io_v_output_out_T_5826) @[Valu.scala 177:43]
    node _io_v_output_out_T_5828 = asUInt(sew_8_vd_4) @[Valu.scala 177:64]
    node _io_v_output_out_T_5829 = mux(_io_v_output_out_T_5827, _io_v_output_out_T_5828, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5830 = mux(_io_v_output_out_T_5806, _io_v_output_out_T_5822, _io_v_output_out_T_5829) @[Valu.scala 173:11]
    node io_v_output_out_4_7 = mux(_io_v_output_out_T_5802, _io_v_output_out_T_5803, _io_v_output_out_T_5830) @[Valu.scala 172:11]
    node _io_v_output_out_T_5831 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5832 = asUInt(sew_8_vd_5) @[Valu.scala 172:33]
    node _io_v_output_out_T_5833 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5834 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5835 = and(_io_v_output_out_T_5833, _io_v_output_out_T_5834) @[Valu.scala 173:29]
    node _io_v_output_out_T_5836 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5837 = bits(io_vs0, 5, 5) @[Valu.scala 174:56]
    node _io_v_output_out_T_5838 = eq(_io_v_output_out_T_5837, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5839 = and(_io_v_output_out_T_5836, _io_v_output_out_T_5838) @[Valu.scala 174:47]
    node _io_v_output_out_T_5840 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5841 = and(_io_v_output_out_T_5839, _io_v_output_out_T_5840) @[Valu.scala 174:68]
    node _io_v_output_out_T_5842 = asUInt(sew_8_vd_5) @[Valu.scala 174:92]
    node _io_v_output_out_T_5843 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5844 = bits(io_vs0, 5, 5) @[Valu.scala 175:60]
    node _io_v_output_out_T_5845 = eq(_io_v_output_out_T_5844, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5846 = and(_io_v_output_out_T_5843, _io_v_output_out_T_5845) @[Valu.scala 175:51]
    node _io_v_output_out_T_5847 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5848 = and(_io_v_output_out_T_5846, _io_v_output_out_T_5847) @[Valu.scala 175:72]
    node _io_v_output_out_T_5849 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5850 = mux(_io_v_output_out_T_5848, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5849) @[Valu.scala 175:36]
    node _io_v_output_out_T_5851 = mux(_io_v_output_out_T_5841, _io_v_output_out_T_5842, _io_v_output_out_T_5850) @[Valu.scala 174:32]
    node _io_v_output_out_T_5852 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5853 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5854 = and(_io_v_output_out_T_5852, _io_v_output_out_T_5853) @[Valu.scala 177:28]
    node _io_v_output_out_T_5855 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5856 = and(_io_v_output_out_T_5854, _io_v_output_out_T_5855) @[Valu.scala 177:43]
    node _io_v_output_out_T_5857 = asUInt(sew_8_vd_5) @[Valu.scala 177:64]
    node _io_v_output_out_T_5858 = mux(_io_v_output_out_T_5856, _io_v_output_out_T_5857, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5859 = mux(_io_v_output_out_T_5835, _io_v_output_out_T_5851, _io_v_output_out_T_5858) @[Valu.scala 173:11]
    node io_v_output_out_5_7 = mux(_io_v_output_out_T_5831, _io_v_output_out_T_5832, _io_v_output_out_T_5859) @[Valu.scala 172:11]
    node _io_v_output_out_T_5860 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5861 = asUInt(sew_8_vd_6) @[Valu.scala 172:33]
    node _io_v_output_out_T_5862 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5863 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5864 = and(_io_v_output_out_T_5862, _io_v_output_out_T_5863) @[Valu.scala 173:29]
    node _io_v_output_out_T_5865 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5866 = bits(io_vs0, 6, 6) @[Valu.scala 174:56]
    node _io_v_output_out_T_5867 = eq(_io_v_output_out_T_5866, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5868 = and(_io_v_output_out_T_5865, _io_v_output_out_T_5867) @[Valu.scala 174:47]
    node _io_v_output_out_T_5869 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5870 = and(_io_v_output_out_T_5868, _io_v_output_out_T_5869) @[Valu.scala 174:68]
    node _io_v_output_out_T_5871 = asUInt(sew_8_vd_6) @[Valu.scala 174:92]
    node _io_v_output_out_T_5872 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5873 = bits(io_vs0, 6, 6) @[Valu.scala 175:60]
    node _io_v_output_out_T_5874 = eq(_io_v_output_out_T_5873, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5875 = and(_io_v_output_out_T_5872, _io_v_output_out_T_5874) @[Valu.scala 175:51]
    node _io_v_output_out_T_5876 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5877 = and(_io_v_output_out_T_5875, _io_v_output_out_T_5876) @[Valu.scala 175:72]
    node _io_v_output_out_T_5878 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5879 = mux(_io_v_output_out_T_5877, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5878) @[Valu.scala 175:36]
    node _io_v_output_out_T_5880 = mux(_io_v_output_out_T_5870, _io_v_output_out_T_5871, _io_v_output_out_T_5879) @[Valu.scala 174:32]
    node _io_v_output_out_T_5881 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5882 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5883 = and(_io_v_output_out_T_5881, _io_v_output_out_T_5882) @[Valu.scala 177:28]
    node _io_v_output_out_T_5884 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5885 = and(_io_v_output_out_T_5883, _io_v_output_out_T_5884) @[Valu.scala 177:43]
    node _io_v_output_out_T_5886 = asUInt(sew_8_vd_6) @[Valu.scala 177:64]
    node _io_v_output_out_T_5887 = mux(_io_v_output_out_T_5885, _io_v_output_out_T_5886, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5888 = mux(_io_v_output_out_T_5864, _io_v_output_out_T_5880, _io_v_output_out_T_5887) @[Valu.scala 173:11]
    node io_v_output_out_6_7 = mux(_io_v_output_out_T_5860, _io_v_output_out_T_5861, _io_v_output_out_T_5888) @[Valu.scala 172:11]
    node _io_v_output_out_T_5889 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5890 = asUInt(sew_8_vd_7) @[Valu.scala 172:33]
    node _io_v_output_out_T_5891 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5892 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5893 = and(_io_v_output_out_T_5891, _io_v_output_out_T_5892) @[Valu.scala 173:29]
    node _io_v_output_out_T_5894 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5895 = bits(io_vs0, 7, 7) @[Valu.scala 174:56]
    node _io_v_output_out_T_5896 = eq(_io_v_output_out_T_5895, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5897 = and(_io_v_output_out_T_5894, _io_v_output_out_T_5896) @[Valu.scala 174:47]
    node _io_v_output_out_T_5898 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5899 = and(_io_v_output_out_T_5897, _io_v_output_out_T_5898) @[Valu.scala 174:68]
    node _io_v_output_out_T_5900 = asUInt(sew_8_vd_7) @[Valu.scala 174:92]
    node _io_v_output_out_T_5901 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5902 = bits(io_vs0, 7, 7) @[Valu.scala 175:60]
    node _io_v_output_out_T_5903 = eq(_io_v_output_out_T_5902, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5904 = and(_io_v_output_out_T_5901, _io_v_output_out_T_5903) @[Valu.scala 175:51]
    node _io_v_output_out_T_5905 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5906 = and(_io_v_output_out_T_5904, _io_v_output_out_T_5905) @[Valu.scala 175:72]
    node _io_v_output_out_T_5907 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5908 = mux(_io_v_output_out_T_5906, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5907) @[Valu.scala 175:36]
    node _io_v_output_out_T_5909 = mux(_io_v_output_out_T_5899, _io_v_output_out_T_5900, _io_v_output_out_T_5908) @[Valu.scala 174:32]
    node _io_v_output_out_T_5910 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5911 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5912 = and(_io_v_output_out_T_5910, _io_v_output_out_T_5911) @[Valu.scala 177:28]
    node _io_v_output_out_T_5913 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5914 = and(_io_v_output_out_T_5912, _io_v_output_out_T_5913) @[Valu.scala 177:43]
    node _io_v_output_out_T_5915 = asUInt(sew_8_vd_7) @[Valu.scala 177:64]
    node _io_v_output_out_T_5916 = mux(_io_v_output_out_T_5914, _io_v_output_out_T_5915, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5917 = mux(_io_v_output_out_T_5893, _io_v_output_out_T_5909, _io_v_output_out_T_5916) @[Valu.scala 173:11]
    node io_v_output_out_7_7 = mux(_io_v_output_out_T_5889, _io_v_output_out_T_5890, _io_v_output_out_T_5917) @[Valu.scala 172:11]
    node _io_v_output_out_T_5918 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5919 = asUInt(sew_8_vd_8) @[Valu.scala 172:33]
    node _io_v_output_out_T_5920 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5921 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5922 = and(_io_v_output_out_T_5920, _io_v_output_out_T_5921) @[Valu.scala 173:29]
    node _io_v_output_out_T_5923 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5924 = bits(io_vs0, 8, 8) @[Valu.scala 174:56]
    node _io_v_output_out_T_5925 = eq(_io_v_output_out_T_5924, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5926 = and(_io_v_output_out_T_5923, _io_v_output_out_T_5925) @[Valu.scala 174:47]
    node _io_v_output_out_T_5927 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5928 = and(_io_v_output_out_T_5926, _io_v_output_out_T_5927) @[Valu.scala 174:68]
    node _io_v_output_out_T_5929 = asUInt(sew_8_vd_8) @[Valu.scala 174:92]
    node _io_v_output_out_T_5930 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5931 = bits(io_vs0, 8, 8) @[Valu.scala 175:60]
    node _io_v_output_out_T_5932 = eq(_io_v_output_out_T_5931, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5933 = and(_io_v_output_out_T_5930, _io_v_output_out_T_5932) @[Valu.scala 175:51]
    node _io_v_output_out_T_5934 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5935 = and(_io_v_output_out_T_5933, _io_v_output_out_T_5934) @[Valu.scala 175:72]
    node _io_v_output_out_T_5936 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5937 = mux(_io_v_output_out_T_5935, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5936) @[Valu.scala 175:36]
    node _io_v_output_out_T_5938 = mux(_io_v_output_out_T_5928, _io_v_output_out_T_5929, _io_v_output_out_T_5937) @[Valu.scala 174:32]
    node _io_v_output_out_T_5939 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5940 = gt(UInt<4>("h8"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5941 = and(_io_v_output_out_T_5939, _io_v_output_out_T_5940) @[Valu.scala 177:28]
    node _io_v_output_out_T_5942 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5943 = and(_io_v_output_out_T_5941, _io_v_output_out_T_5942) @[Valu.scala 177:43]
    node _io_v_output_out_T_5944 = asUInt(sew_8_vd_8) @[Valu.scala 177:64]
    node _io_v_output_out_T_5945 = mux(_io_v_output_out_T_5943, _io_v_output_out_T_5944, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5946 = mux(_io_v_output_out_T_5922, _io_v_output_out_T_5938, _io_v_output_out_T_5945) @[Valu.scala 173:11]
    node io_v_output_out_8_3 = mux(_io_v_output_out_T_5918, _io_v_output_out_T_5919, _io_v_output_out_T_5946) @[Valu.scala 172:11]
    node _io_v_output_out_T_5947 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5948 = asUInt(sew_8_vd_9) @[Valu.scala 172:33]
    node _io_v_output_out_T_5949 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5950 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5951 = and(_io_v_output_out_T_5949, _io_v_output_out_T_5950) @[Valu.scala 173:29]
    node _io_v_output_out_T_5952 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5953 = bits(io_vs0, 9, 9) @[Valu.scala 174:56]
    node _io_v_output_out_T_5954 = eq(_io_v_output_out_T_5953, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5955 = and(_io_v_output_out_T_5952, _io_v_output_out_T_5954) @[Valu.scala 174:47]
    node _io_v_output_out_T_5956 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5957 = and(_io_v_output_out_T_5955, _io_v_output_out_T_5956) @[Valu.scala 174:68]
    node _io_v_output_out_T_5958 = asUInt(sew_8_vd_9) @[Valu.scala 174:92]
    node _io_v_output_out_T_5959 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5960 = bits(io_vs0, 9, 9) @[Valu.scala 175:60]
    node _io_v_output_out_T_5961 = eq(_io_v_output_out_T_5960, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5962 = and(_io_v_output_out_T_5959, _io_v_output_out_T_5961) @[Valu.scala 175:51]
    node _io_v_output_out_T_5963 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5964 = and(_io_v_output_out_T_5962, _io_v_output_out_T_5963) @[Valu.scala 175:72]
    node _io_v_output_out_T_5965 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5966 = mux(_io_v_output_out_T_5964, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5965) @[Valu.scala 175:36]
    node _io_v_output_out_T_5967 = mux(_io_v_output_out_T_5957, _io_v_output_out_T_5958, _io_v_output_out_T_5966) @[Valu.scala 174:32]
    node _io_v_output_out_T_5968 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5969 = gt(UInt<4>("h9"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5970 = and(_io_v_output_out_T_5968, _io_v_output_out_T_5969) @[Valu.scala 177:28]
    node _io_v_output_out_T_5971 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_5972 = and(_io_v_output_out_T_5970, _io_v_output_out_T_5971) @[Valu.scala 177:43]
    node _io_v_output_out_T_5973 = asUInt(sew_8_vd_9) @[Valu.scala 177:64]
    node _io_v_output_out_T_5974 = mux(_io_v_output_out_T_5972, _io_v_output_out_T_5973, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_5975 = mux(_io_v_output_out_T_5951, _io_v_output_out_T_5967, _io_v_output_out_T_5974) @[Valu.scala 173:11]
    node io_v_output_out_9_3 = mux(_io_v_output_out_T_5947, _io_v_output_out_T_5948, _io_v_output_out_T_5975) @[Valu.scala 172:11]
    node _io_v_output_out_T_5976 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_5977 = asUInt(sew_8_vd_10) @[Valu.scala 172:33]
    node _io_v_output_out_T_5978 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_5979 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_5980 = and(_io_v_output_out_T_5978, _io_v_output_out_T_5979) @[Valu.scala 173:29]
    node _io_v_output_out_T_5981 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_5982 = bits(io_vs0, 10, 10) @[Valu.scala 174:56]
    node _io_v_output_out_T_5983 = eq(_io_v_output_out_T_5982, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_5984 = and(_io_v_output_out_T_5981, _io_v_output_out_T_5983) @[Valu.scala 174:47]
    node _io_v_output_out_T_5985 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_5986 = and(_io_v_output_out_T_5984, _io_v_output_out_T_5985) @[Valu.scala 174:68]
    node _io_v_output_out_T_5987 = asUInt(sew_8_vd_10) @[Valu.scala 174:92]
    node _io_v_output_out_T_5988 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_5989 = bits(io_vs0, 10, 10) @[Valu.scala 175:60]
    node _io_v_output_out_T_5990 = eq(_io_v_output_out_T_5989, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_5991 = and(_io_v_output_out_T_5988, _io_v_output_out_T_5990) @[Valu.scala 175:51]
    node _io_v_output_out_T_5992 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_5993 = and(_io_v_output_out_T_5991, _io_v_output_out_T_5992) @[Valu.scala 175:72]
    node _io_v_output_out_T_5994 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_5995 = mux(_io_v_output_out_T_5993, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_5994) @[Valu.scala 175:36]
    node _io_v_output_out_T_5996 = mux(_io_v_output_out_T_5986, _io_v_output_out_T_5987, _io_v_output_out_T_5995) @[Valu.scala 174:32]
    node _io_v_output_out_T_5997 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_5998 = gt(UInt<4>("ha"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_5999 = and(_io_v_output_out_T_5997, _io_v_output_out_T_5998) @[Valu.scala 177:28]
    node _io_v_output_out_T_6000 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6001 = and(_io_v_output_out_T_5999, _io_v_output_out_T_6000) @[Valu.scala 177:43]
    node _io_v_output_out_T_6002 = asUInt(sew_8_vd_10) @[Valu.scala 177:64]
    node _io_v_output_out_T_6003 = mux(_io_v_output_out_T_6001, _io_v_output_out_T_6002, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6004 = mux(_io_v_output_out_T_5980, _io_v_output_out_T_5996, _io_v_output_out_T_6003) @[Valu.scala 173:11]
    node io_v_output_out_10_3 = mux(_io_v_output_out_T_5976, _io_v_output_out_T_5977, _io_v_output_out_T_6004) @[Valu.scala 172:11]
    node _io_v_output_out_T_6005 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6006 = asUInt(sew_8_vd_11) @[Valu.scala 172:33]
    node _io_v_output_out_T_6007 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6008 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6009 = and(_io_v_output_out_T_6007, _io_v_output_out_T_6008) @[Valu.scala 173:29]
    node _io_v_output_out_T_6010 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6011 = bits(io_vs0, 11, 11) @[Valu.scala 174:56]
    node _io_v_output_out_T_6012 = eq(_io_v_output_out_T_6011, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6013 = and(_io_v_output_out_T_6010, _io_v_output_out_T_6012) @[Valu.scala 174:47]
    node _io_v_output_out_T_6014 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6015 = and(_io_v_output_out_T_6013, _io_v_output_out_T_6014) @[Valu.scala 174:68]
    node _io_v_output_out_T_6016 = asUInt(sew_8_vd_11) @[Valu.scala 174:92]
    node _io_v_output_out_T_6017 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6018 = bits(io_vs0, 11, 11) @[Valu.scala 175:60]
    node _io_v_output_out_T_6019 = eq(_io_v_output_out_T_6018, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6020 = and(_io_v_output_out_T_6017, _io_v_output_out_T_6019) @[Valu.scala 175:51]
    node _io_v_output_out_T_6021 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6022 = and(_io_v_output_out_T_6020, _io_v_output_out_T_6021) @[Valu.scala 175:72]
    node _io_v_output_out_T_6023 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_6024 = mux(_io_v_output_out_T_6022, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6023) @[Valu.scala 175:36]
    node _io_v_output_out_T_6025 = mux(_io_v_output_out_T_6015, _io_v_output_out_T_6016, _io_v_output_out_T_6024) @[Valu.scala 174:32]
    node _io_v_output_out_T_6026 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6027 = gt(UInt<4>("hb"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6028 = and(_io_v_output_out_T_6026, _io_v_output_out_T_6027) @[Valu.scala 177:28]
    node _io_v_output_out_T_6029 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6030 = and(_io_v_output_out_T_6028, _io_v_output_out_T_6029) @[Valu.scala 177:43]
    node _io_v_output_out_T_6031 = asUInt(sew_8_vd_11) @[Valu.scala 177:64]
    node _io_v_output_out_T_6032 = mux(_io_v_output_out_T_6030, _io_v_output_out_T_6031, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6033 = mux(_io_v_output_out_T_6009, _io_v_output_out_T_6025, _io_v_output_out_T_6032) @[Valu.scala 173:11]
    node io_v_output_out_11_3 = mux(_io_v_output_out_T_6005, _io_v_output_out_T_6006, _io_v_output_out_T_6033) @[Valu.scala 172:11]
    node _io_v_output_out_T_6034 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6035 = asUInt(sew_8_vd_12) @[Valu.scala 172:33]
    node _io_v_output_out_T_6036 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6037 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6038 = and(_io_v_output_out_T_6036, _io_v_output_out_T_6037) @[Valu.scala 173:29]
    node _io_v_output_out_T_6039 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6040 = bits(io_vs0, 12, 12) @[Valu.scala 174:56]
    node _io_v_output_out_T_6041 = eq(_io_v_output_out_T_6040, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6042 = and(_io_v_output_out_T_6039, _io_v_output_out_T_6041) @[Valu.scala 174:47]
    node _io_v_output_out_T_6043 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6044 = and(_io_v_output_out_T_6042, _io_v_output_out_T_6043) @[Valu.scala 174:68]
    node _io_v_output_out_T_6045 = asUInt(sew_8_vd_12) @[Valu.scala 174:92]
    node _io_v_output_out_T_6046 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6047 = bits(io_vs0, 12, 12) @[Valu.scala 175:60]
    node _io_v_output_out_T_6048 = eq(_io_v_output_out_T_6047, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6049 = and(_io_v_output_out_T_6046, _io_v_output_out_T_6048) @[Valu.scala 175:51]
    node _io_v_output_out_T_6050 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6051 = and(_io_v_output_out_T_6049, _io_v_output_out_T_6050) @[Valu.scala 175:72]
    node _io_v_output_out_T_6052 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_6053 = mux(_io_v_output_out_T_6051, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6052) @[Valu.scala 175:36]
    node _io_v_output_out_T_6054 = mux(_io_v_output_out_T_6044, _io_v_output_out_T_6045, _io_v_output_out_T_6053) @[Valu.scala 174:32]
    node _io_v_output_out_T_6055 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6056 = gt(UInt<4>("hc"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6057 = and(_io_v_output_out_T_6055, _io_v_output_out_T_6056) @[Valu.scala 177:28]
    node _io_v_output_out_T_6058 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6059 = and(_io_v_output_out_T_6057, _io_v_output_out_T_6058) @[Valu.scala 177:43]
    node _io_v_output_out_T_6060 = asUInt(sew_8_vd_12) @[Valu.scala 177:64]
    node _io_v_output_out_T_6061 = mux(_io_v_output_out_T_6059, _io_v_output_out_T_6060, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6062 = mux(_io_v_output_out_T_6038, _io_v_output_out_T_6054, _io_v_output_out_T_6061) @[Valu.scala 173:11]
    node io_v_output_out_12_3 = mux(_io_v_output_out_T_6034, _io_v_output_out_T_6035, _io_v_output_out_T_6062) @[Valu.scala 172:11]
    node _io_v_output_out_T_6063 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6064 = asUInt(sew_8_vd_13) @[Valu.scala 172:33]
    node _io_v_output_out_T_6065 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6066 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6067 = and(_io_v_output_out_T_6065, _io_v_output_out_T_6066) @[Valu.scala 173:29]
    node _io_v_output_out_T_6068 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6069 = bits(io_vs0, 13, 13) @[Valu.scala 174:56]
    node _io_v_output_out_T_6070 = eq(_io_v_output_out_T_6069, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6071 = and(_io_v_output_out_T_6068, _io_v_output_out_T_6070) @[Valu.scala 174:47]
    node _io_v_output_out_T_6072 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6073 = and(_io_v_output_out_T_6071, _io_v_output_out_T_6072) @[Valu.scala 174:68]
    node _io_v_output_out_T_6074 = asUInt(sew_8_vd_13) @[Valu.scala 174:92]
    node _io_v_output_out_T_6075 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6076 = bits(io_vs0, 13, 13) @[Valu.scala 175:60]
    node _io_v_output_out_T_6077 = eq(_io_v_output_out_T_6076, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6078 = and(_io_v_output_out_T_6075, _io_v_output_out_T_6077) @[Valu.scala 175:51]
    node _io_v_output_out_T_6079 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6080 = and(_io_v_output_out_T_6078, _io_v_output_out_T_6079) @[Valu.scala 175:72]
    node _io_v_output_out_T_6081 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_6082 = mux(_io_v_output_out_T_6080, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6081) @[Valu.scala 175:36]
    node _io_v_output_out_T_6083 = mux(_io_v_output_out_T_6073, _io_v_output_out_T_6074, _io_v_output_out_T_6082) @[Valu.scala 174:32]
    node _io_v_output_out_T_6084 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6085 = gt(UInt<4>("hd"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6086 = and(_io_v_output_out_T_6084, _io_v_output_out_T_6085) @[Valu.scala 177:28]
    node _io_v_output_out_T_6087 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6088 = and(_io_v_output_out_T_6086, _io_v_output_out_T_6087) @[Valu.scala 177:43]
    node _io_v_output_out_T_6089 = asUInt(sew_8_vd_13) @[Valu.scala 177:64]
    node _io_v_output_out_T_6090 = mux(_io_v_output_out_T_6088, _io_v_output_out_T_6089, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6091 = mux(_io_v_output_out_T_6067, _io_v_output_out_T_6083, _io_v_output_out_T_6090) @[Valu.scala 173:11]
    node io_v_output_out_13_3 = mux(_io_v_output_out_T_6063, _io_v_output_out_T_6064, _io_v_output_out_T_6091) @[Valu.scala 172:11]
    node _io_v_output_out_T_6092 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6093 = asUInt(sew_8_vd_14) @[Valu.scala 172:33]
    node _io_v_output_out_T_6094 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6095 = lt(UInt<4>("he"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6096 = and(_io_v_output_out_T_6094, _io_v_output_out_T_6095) @[Valu.scala 173:29]
    node _io_v_output_out_T_6097 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6098 = bits(io_vs0, 14, 14) @[Valu.scala 174:56]
    node _io_v_output_out_T_6099 = eq(_io_v_output_out_T_6098, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6100 = and(_io_v_output_out_T_6097, _io_v_output_out_T_6099) @[Valu.scala 174:47]
    node _io_v_output_out_T_6101 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6102 = and(_io_v_output_out_T_6100, _io_v_output_out_T_6101) @[Valu.scala 174:68]
    node _io_v_output_out_T_6103 = asUInt(sew_8_vd_14) @[Valu.scala 174:92]
    node _io_v_output_out_T_6104 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6105 = bits(io_vs0, 14, 14) @[Valu.scala 175:60]
    node _io_v_output_out_T_6106 = eq(_io_v_output_out_T_6105, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6107 = and(_io_v_output_out_T_6104, _io_v_output_out_T_6106) @[Valu.scala 175:51]
    node _io_v_output_out_T_6108 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6109 = and(_io_v_output_out_T_6107, _io_v_output_out_T_6108) @[Valu.scala 175:72]
    node _io_v_output_out_T_6110 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_6111 = mux(_io_v_output_out_T_6109, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6110) @[Valu.scala 175:36]
    node _io_v_output_out_T_6112 = mux(_io_v_output_out_T_6102, _io_v_output_out_T_6103, _io_v_output_out_T_6111) @[Valu.scala 174:32]
    node _io_v_output_out_T_6113 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6114 = gt(UInt<4>("he"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6115 = and(_io_v_output_out_T_6113, _io_v_output_out_T_6114) @[Valu.scala 177:28]
    node _io_v_output_out_T_6116 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6117 = and(_io_v_output_out_T_6115, _io_v_output_out_T_6116) @[Valu.scala 177:43]
    node _io_v_output_out_T_6118 = asUInt(sew_8_vd_14) @[Valu.scala 177:64]
    node _io_v_output_out_T_6119 = mux(_io_v_output_out_T_6117, _io_v_output_out_T_6118, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6120 = mux(_io_v_output_out_T_6096, _io_v_output_out_T_6112, _io_v_output_out_T_6119) @[Valu.scala 173:11]
    node io_v_output_out_14_3 = mux(_io_v_output_out_T_6092, _io_v_output_out_T_6093, _io_v_output_out_T_6120) @[Valu.scala 172:11]
    node _io_v_output_out_T_6121 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6122 = asUInt(sew_8_vd_15) @[Valu.scala 172:33]
    node _io_v_output_out_T_6123 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6124 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6125 = and(_io_v_output_out_T_6123, _io_v_output_out_T_6124) @[Valu.scala 173:29]
    node _io_v_output_out_T_6126 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6127 = bits(io_vs0, 15, 15) @[Valu.scala 174:56]
    node _io_v_output_out_T_6128 = eq(_io_v_output_out_T_6127, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6129 = and(_io_v_output_out_T_6126, _io_v_output_out_T_6128) @[Valu.scala 174:47]
    node _io_v_output_out_T_6130 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6131 = and(_io_v_output_out_T_6129, _io_v_output_out_T_6130) @[Valu.scala 174:68]
    node _io_v_output_out_T_6132 = asUInt(sew_8_vd_15) @[Valu.scala 174:92]
    node _io_v_output_out_T_6133 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6134 = bits(io_vs0, 15, 15) @[Valu.scala 175:60]
    node _io_v_output_out_T_6135 = eq(_io_v_output_out_T_6134, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6136 = and(_io_v_output_out_T_6133, _io_v_output_out_T_6135) @[Valu.scala 175:51]
    node _io_v_output_out_T_6137 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6138 = and(_io_v_output_out_T_6136, _io_v_output_out_T_6137) @[Valu.scala 175:72]
    node _io_v_output_out_T_6139 = asUInt(imm_11) @[Valu.scala 175:167]
    node _io_v_output_out_T_6140 = mux(_io_v_output_out_T_6138, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6139) @[Valu.scala 175:36]
    node _io_v_output_out_T_6141 = mux(_io_v_output_out_T_6131, _io_v_output_out_T_6132, _io_v_output_out_T_6140) @[Valu.scala 174:32]
    node _io_v_output_out_T_6142 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6143 = gt(UInt<4>("hf"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6144 = and(_io_v_output_out_T_6142, _io_v_output_out_T_6143) @[Valu.scala 177:28]
    node _io_v_output_out_T_6145 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6146 = and(_io_v_output_out_T_6144, _io_v_output_out_T_6145) @[Valu.scala 177:43]
    node _io_v_output_out_T_6147 = asUInt(sew_8_vd_15) @[Valu.scala 177:64]
    node _io_v_output_out_T_6148 = mux(_io_v_output_out_T_6146, _io_v_output_out_T_6147, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6149 = mux(_io_v_output_out_T_6125, _io_v_output_out_T_6141, _io_v_output_out_T_6148) @[Valu.scala 173:11]
    node io_v_output_out_15_3 = mux(_io_v_output_out_T_6121, _io_v_output_out_T_6122, _io_v_output_out_T_6149) @[Valu.scala 172:11]
    node io_v_output_lo_lo_lo_6 = cat(io_v_output_out_1_15, io_v_output_out_0_15) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_6 = cat(io_v_output_out_3_11, io_v_output_out_2_11) @[Cat.scala 33:92]
    node io_v_output_lo_lo_10 = cat(io_v_output_lo_lo_hi_6, io_v_output_lo_lo_lo_6) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_6 = cat(io_v_output_out_5_7, io_v_output_out_4_7) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_6 = cat(io_v_output_out_7_7, io_v_output_out_6_7) @[Cat.scala 33:92]
    node io_v_output_lo_hi_10 = cat(io_v_output_lo_hi_hi_6, io_v_output_lo_hi_lo_6) @[Cat.scala 33:92]
    node io_v_output_lo_15 = cat(io_v_output_lo_hi_10, io_v_output_lo_lo_10) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_6 = cat(io_v_output_out_9_3, io_v_output_out_8_3) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_6 = cat(io_v_output_out_11_3, io_v_output_out_10_3) @[Cat.scala 33:92]
    node io_v_output_hi_lo_10 = cat(io_v_output_hi_lo_hi_6, io_v_output_hi_lo_lo_6) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_6 = cat(io_v_output_out_13_3, io_v_output_out_12_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_6 = cat(io_v_output_out_15_3, io_v_output_out_14_3) @[Cat.scala 33:92]
    node io_v_output_hi_hi_10 = cat(io_v_output_hi_hi_hi_6, io_v_output_hi_hi_lo_6) @[Cat.scala 33:92]
    node io_v_output_hi_15 = cat(io_v_output_hi_hi_10, io_v_output_hi_lo_10) @[Cat.scala 33:92]
    node _io_v_output_T_32 = cat(io_v_output_hi_15, io_v_output_lo_15) @[Cat.scala 33:92]
    node _io_v_output_T_33 = asSInt(_io_v_output_T_32) @[Valu.scala 180:24]
    node _GEN_0 = mux(_T_53, _io_v_output_T_33, asSInt(UInt<1>("h0"))) @[Valu.scala 197:13 251:49 253:33]
    node _GEN_1 = mux(_T_52, _io_v_output_T_31, _GEN_0) @[Valu.scala 248:49 250:33]
    node _GEN_2 = mux(_T_51, _io_v_output_T_29, _GEN_1) @[Valu.scala 245:49 247:33]
    node _GEN_3 = mux(_T_50, _io_v_output_T_27, _GEN_2) @[Valu.scala 242:43 244:33]
    node _GEN_4 = mux(_T_49, _io_v_output_T_25, _GEN_3) @[Valu.scala 239:37 240:29]
    node _T_54 = eq(io_aluc, UInt<8>("hbb")) @[Valu.scala 259:28]
    node _T_55 = eq(io_vd_addr, UInt<1>("h0")) @[Valu.scala 260:29]
    node io_v_output_lo_16 = asUInt(io_in_B) @[Cat.scala 33:92]
    node io_v_output_hi_16 = asUInt(asSInt(UInt<96>("h0"))) @[Cat.scala 33:92]
    node _io_v_output_T_34 = cat(io_v_output_hi_16, io_v_output_lo_16) @[Cat.scala 33:92]
    node _io_v_output_T_35 = asSInt(_io_v_output_T_34) @[Valu.scala 261:57]
    node _T_56 = eq(io_sew, UInt<2>("h3")) @[Valu.scala 263:30]
    node imm_lo_3 = asUInt(io_in_B) @[Cat.scala 33:92]
    node imm_hi_3 = asUInt(asSInt(UInt<32>("h0"))) @[Cat.scala 33:92]
    node _imm_T_12 = cat(imm_hi_3, imm_lo_3) @[Cat.scala 33:92]
    node imm_12 = asSInt(_imm_T_12) @[Valu.scala 264:55]
    node _io_v_output_out_T_6150 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6151 = asUInt(sew_64_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_6152 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6153 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6154 = and(_io_v_output_out_T_6152, _io_v_output_out_T_6153) @[Valu.scala 173:29]
    node _io_v_output_out_T_6155 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6156 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_6157 = eq(_io_v_output_out_T_6156, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6158 = and(_io_v_output_out_T_6155, _io_v_output_out_T_6157) @[Valu.scala 174:47]
    node _io_v_output_out_T_6159 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6160 = and(_io_v_output_out_T_6158, _io_v_output_out_T_6159) @[Valu.scala 174:68]
    node _io_v_output_out_T_6161 = asUInt(sew_64_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_6162 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6163 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_6164 = eq(_io_v_output_out_T_6163, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6165 = and(_io_v_output_out_T_6162, _io_v_output_out_T_6164) @[Valu.scala 175:51]
    node _io_v_output_out_T_6166 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6167 = and(_io_v_output_out_T_6165, _io_v_output_out_T_6166) @[Valu.scala 175:72]
    node _io_v_output_out_T_6168 = asUInt(imm_12) @[Valu.scala 175:167]
    node _io_v_output_out_T_6169 = mux(_io_v_output_out_T_6167, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6168) @[Valu.scala 175:36]
    node _io_v_output_out_T_6170 = mux(_io_v_output_out_T_6160, _io_v_output_out_T_6161, _io_v_output_out_T_6169) @[Valu.scala 174:32]
    node _io_v_output_out_T_6171 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6172 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6173 = and(_io_v_output_out_T_6171, _io_v_output_out_T_6172) @[Valu.scala 177:28]
    node _io_v_output_out_T_6174 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6175 = and(_io_v_output_out_T_6173, _io_v_output_out_T_6174) @[Valu.scala 177:43]
    node _io_v_output_out_T_6176 = asUInt(sew_64_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_6177 = mux(_io_v_output_out_T_6175, _io_v_output_out_T_6176, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6178 = mux(_io_v_output_out_T_6154, _io_v_output_out_T_6170, _io_v_output_out_T_6177) @[Valu.scala 173:11]
    node io_v_output_out_0_16 = mux(_io_v_output_out_T_6150, _io_v_output_out_T_6151, _io_v_output_out_T_6178) @[Valu.scala 172:11]
    node _io_v_output_out_T_6179 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6180 = asUInt(sew_64_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_6181 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6182 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6183 = and(_io_v_output_out_T_6181, _io_v_output_out_T_6182) @[Valu.scala 173:29]
    node _io_v_output_out_T_6184 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6185 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_6186 = eq(_io_v_output_out_T_6185, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6187 = and(_io_v_output_out_T_6184, _io_v_output_out_T_6186) @[Valu.scala 174:47]
    node _io_v_output_out_T_6188 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6189 = and(_io_v_output_out_T_6187, _io_v_output_out_T_6188) @[Valu.scala 174:68]
    node _io_v_output_out_T_6190 = asUInt(sew_64_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_6191 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6192 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_6193 = eq(_io_v_output_out_T_6192, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6194 = and(_io_v_output_out_T_6191, _io_v_output_out_T_6193) @[Valu.scala 175:51]
    node _io_v_output_out_T_6195 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6196 = and(_io_v_output_out_T_6194, _io_v_output_out_T_6195) @[Valu.scala 175:72]
    node _io_v_output_out_T_6197 = asUInt(imm_12) @[Valu.scala 175:167]
    node _io_v_output_out_T_6198 = mux(_io_v_output_out_T_6196, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6197) @[Valu.scala 175:36]
    node _io_v_output_out_T_6199 = mux(_io_v_output_out_T_6189, _io_v_output_out_T_6190, _io_v_output_out_T_6198) @[Valu.scala 174:32]
    node _io_v_output_out_T_6200 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6201 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6202 = and(_io_v_output_out_T_6200, _io_v_output_out_T_6201) @[Valu.scala 177:28]
    node _io_v_output_out_T_6203 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6204 = and(_io_v_output_out_T_6202, _io_v_output_out_T_6203) @[Valu.scala 177:43]
    node _io_v_output_out_T_6205 = asUInt(sew_64_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_6206 = mux(_io_v_output_out_T_6204, _io_v_output_out_T_6205, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6207 = mux(_io_v_output_out_T_6183, _io_v_output_out_T_6199, _io_v_output_out_T_6206) @[Valu.scala 173:11]
    node io_v_output_out_1_16 = mux(_io_v_output_out_T_6179, _io_v_output_out_T_6180, _io_v_output_out_T_6207) @[Valu.scala 172:11]
    node _io_v_output_T_36 = cat(io_v_output_out_1_16, io_v_output_out_0_16) @[Cat.scala 33:92]
    node _io_v_output_T_37 = asSInt(_io_v_output_T_36) @[Valu.scala 180:24]
    node _T_57 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 267:35]
    node _imm_T_13 = bits(io_in_B, 31, 0) @[Valu.scala 268:38]
    node imm_13 = asSInt(_imm_T_13) @[Valu.scala 268:45]
    node _io_v_output_out_T_6208 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6209 = asUInt(sew_32_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_6210 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6211 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6212 = and(_io_v_output_out_T_6210, _io_v_output_out_T_6211) @[Valu.scala 173:29]
    node _io_v_output_out_T_6213 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6214 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_6215 = eq(_io_v_output_out_T_6214, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6216 = and(_io_v_output_out_T_6213, _io_v_output_out_T_6215) @[Valu.scala 174:47]
    node _io_v_output_out_T_6217 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6218 = and(_io_v_output_out_T_6216, _io_v_output_out_T_6217) @[Valu.scala 174:68]
    node _io_v_output_out_T_6219 = asUInt(sew_32_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_6220 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6221 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_6222 = eq(_io_v_output_out_T_6221, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6223 = and(_io_v_output_out_T_6220, _io_v_output_out_T_6222) @[Valu.scala 175:51]
    node _io_v_output_out_T_6224 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6225 = and(_io_v_output_out_T_6223, _io_v_output_out_T_6224) @[Valu.scala 175:72]
    node _io_v_output_out_T_6226 = asUInt(imm_13) @[Valu.scala 175:167]
    node _io_v_output_out_T_6227 = mux(_io_v_output_out_T_6225, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6226) @[Valu.scala 175:36]
    node _io_v_output_out_T_6228 = mux(_io_v_output_out_T_6218, _io_v_output_out_T_6219, _io_v_output_out_T_6227) @[Valu.scala 174:32]
    node _io_v_output_out_T_6229 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6230 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6231 = and(_io_v_output_out_T_6229, _io_v_output_out_T_6230) @[Valu.scala 177:28]
    node _io_v_output_out_T_6232 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6233 = and(_io_v_output_out_T_6231, _io_v_output_out_T_6232) @[Valu.scala 177:43]
    node _io_v_output_out_T_6234 = asUInt(sew_32_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_6235 = mux(_io_v_output_out_T_6233, _io_v_output_out_T_6234, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6236 = mux(_io_v_output_out_T_6212, _io_v_output_out_T_6228, _io_v_output_out_T_6235) @[Valu.scala 173:11]
    node io_v_output_out_0_17 = mux(_io_v_output_out_T_6208, _io_v_output_out_T_6209, _io_v_output_out_T_6236) @[Valu.scala 172:11]
    node _io_v_output_out_T_6237 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6238 = asUInt(sew_32_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_6239 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6240 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6241 = and(_io_v_output_out_T_6239, _io_v_output_out_T_6240) @[Valu.scala 173:29]
    node _io_v_output_out_T_6242 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6243 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_6244 = eq(_io_v_output_out_T_6243, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6245 = and(_io_v_output_out_T_6242, _io_v_output_out_T_6244) @[Valu.scala 174:47]
    node _io_v_output_out_T_6246 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6247 = and(_io_v_output_out_T_6245, _io_v_output_out_T_6246) @[Valu.scala 174:68]
    node _io_v_output_out_T_6248 = asUInt(sew_32_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_6249 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6250 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_6251 = eq(_io_v_output_out_T_6250, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6252 = and(_io_v_output_out_T_6249, _io_v_output_out_T_6251) @[Valu.scala 175:51]
    node _io_v_output_out_T_6253 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6254 = and(_io_v_output_out_T_6252, _io_v_output_out_T_6253) @[Valu.scala 175:72]
    node _io_v_output_out_T_6255 = asUInt(imm_13) @[Valu.scala 175:167]
    node _io_v_output_out_T_6256 = mux(_io_v_output_out_T_6254, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6255) @[Valu.scala 175:36]
    node _io_v_output_out_T_6257 = mux(_io_v_output_out_T_6247, _io_v_output_out_T_6248, _io_v_output_out_T_6256) @[Valu.scala 174:32]
    node _io_v_output_out_T_6258 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6259 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6260 = and(_io_v_output_out_T_6258, _io_v_output_out_T_6259) @[Valu.scala 177:28]
    node _io_v_output_out_T_6261 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6262 = and(_io_v_output_out_T_6260, _io_v_output_out_T_6261) @[Valu.scala 177:43]
    node _io_v_output_out_T_6263 = asUInt(sew_32_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_6264 = mux(_io_v_output_out_T_6262, _io_v_output_out_T_6263, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6265 = mux(_io_v_output_out_T_6241, _io_v_output_out_T_6257, _io_v_output_out_T_6264) @[Valu.scala 173:11]
    node io_v_output_out_1_17 = mux(_io_v_output_out_T_6237, _io_v_output_out_T_6238, _io_v_output_out_T_6265) @[Valu.scala 172:11]
    node _io_v_output_out_T_6266 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6267 = asUInt(sew_32_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_6268 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6269 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6270 = and(_io_v_output_out_T_6268, _io_v_output_out_T_6269) @[Valu.scala 173:29]
    node _io_v_output_out_T_6271 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6272 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_6273 = eq(_io_v_output_out_T_6272, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6274 = and(_io_v_output_out_T_6271, _io_v_output_out_T_6273) @[Valu.scala 174:47]
    node _io_v_output_out_T_6275 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6276 = and(_io_v_output_out_T_6274, _io_v_output_out_T_6275) @[Valu.scala 174:68]
    node _io_v_output_out_T_6277 = asUInt(sew_32_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_6278 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6279 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_6280 = eq(_io_v_output_out_T_6279, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6281 = and(_io_v_output_out_T_6278, _io_v_output_out_T_6280) @[Valu.scala 175:51]
    node _io_v_output_out_T_6282 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6283 = and(_io_v_output_out_T_6281, _io_v_output_out_T_6282) @[Valu.scala 175:72]
    node _io_v_output_out_T_6284 = asUInt(imm_13) @[Valu.scala 175:167]
    node _io_v_output_out_T_6285 = mux(_io_v_output_out_T_6283, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6284) @[Valu.scala 175:36]
    node _io_v_output_out_T_6286 = mux(_io_v_output_out_T_6276, _io_v_output_out_T_6277, _io_v_output_out_T_6285) @[Valu.scala 174:32]
    node _io_v_output_out_T_6287 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6288 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6289 = and(_io_v_output_out_T_6287, _io_v_output_out_T_6288) @[Valu.scala 177:28]
    node _io_v_output_out_T_6290 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6291 = and(_io_v_output_out_T_6289, _io_v_output_out_T_6290) @[Valu.scala 177:43]
    node _io_v_output_out_T_6292 = asUInt(sew_32_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_6293 = mux(_io_v_output_out_T_6291, _io_v_output_out_T_6292, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6294 = mux(_io_v_output_out_T_6270, _io_v_output_out_T_6286, _io_v_output_out_T_6293) @[Valu.scala 173:11]
    node io_v_output_out_2_12 = mux(_io_v_output_out_T_6266, _io_v_output_out_T_6267, _io_v_output_out_T_6294) @[Valu.scala 172:11]
    node _io_v_output_out_T_6295 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6296 = asUInt(sew_32_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_6297 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6298 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6299 = and(_io_v_output_out_T_6297, _io_v_output_out_T_6298) @[Valu.scala 173:29]
    node _io_v_output_out_T_6300 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6301 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_6302 = eq(_io_v_output_out_T_6301, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6303 = and(_io_v_output_out_T_6300, _io_v_output_out_T_6302) @[Valu.scala 174:47]
    node _io_v_output_out_T_6304 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6305 = and(_io_v_output_out_T_6303, _io_v_output_out_T_6304) @[Valu.scala 174:68]
    node _io_v_output_out_T_6306 = asUInt(sew_32_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_6307 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6308 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_6309 = eq(_io_v_output_out_T_6308, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6310 = and(_io_v_output_out_T_6307, _io_v_output_out_T_6309) @[Valu.scala 175:51]
    node _io_v_output_out_T_6311 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6312 = and(_io_v_output_out_T_6310, _io_v_output_out_T_6311) @[Valu.scala 175:72]
    node _io_v_output_out_T_6313 = asUInt(imm_13) @[Valu.scala 175:167]
    node _io_v_output_out_T_6314 = mux(_io_v_output_out_T_6312, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6313) @[Valu.scala 175:36]
    node _io_v_output_out_T_6315 = mux(_io_v_output_out_T_6305, _io_v_output_out_T_6306, _io_v_output_out_T_6314) @[Valu.scala 174:32]
    node _io_v_output_out_T_6316 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6317 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6318 = and(_io_v_output_out_T_6316, _io_v_output_out_T_6317) @[Valu.scala 177:28]
    node _io_v_output_out_T_6319 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6320 = and(_io_v_output_out_T_6318, _io_v_output_out_T_6319) @[Valu.scala 177:43]
    node _io_v_output_out_T_6321 = asUInt(sew_32_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_6322 = mux(_io_v_output_out_T_6320, _io_v_output_out_T_6321, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6323 = mux(_io_v_output_out_T_6299, _io_v_output_out_T_6315, _io_v_output_out_T_6322) @[Valu.scala 173:11]
    node io_v_output_out_3_12 = mux(_io_v_output_out_T_6295, _io_v_output_out_T_6296, _io_v_output_out_T_6323) @[Valu.scala 172:11]
    node io_v_output_lo_17 = cat(io_v_output_out_1_17, io_v_output_out_0_17) @[Cat.scala 33:92]
    node io_v_output_hi_17 = cat(io_v_output_out_3_12, io_v_output_out_2_12) @[Cat.scala 33:92]
    node _io_v_output_T_38 = cat(io_v_output_hi_17, io_v_output_lo_17) @[Cat.scala 33:92]
    node _io_v_output_T_39 = asSInt(_io_v_output_T_38) @[Valu.scala 180:24]
    node _T_58 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 270:35]
    node _imm_T_14 = bits(io_in_B, 7, 0) @[Valu.scala 271:46]
    node imm_14 = asSInt(_imm_T_14) @[Valu.scala 271:52]
    node _io_v_output_out_T_6324 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6325 = asUInt(sew_8_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_6326 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6327 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6328 = and(_io_v_output_out_T_6326, _io_v_output_out_T_6327) @[Valu.scala 173:29]
    node _io_v_output_out_T_6329 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6330 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_6331 = eq(_io_v_output_out_T_6330, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6332 = and(_io_v_output_out_T_6329, _io_v_output_out_T_6331) @[Valu.scala 174:47]
    node _io_v_output_out_T_6333 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6334 = and(_io_v_output_out_T_6332, _io_v_output_out_T_6333) @[Valu.scala 174:68]
    node _io_v_output_out_T_6335 = asUInt(sew_8_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_6336 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6337 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_6338 = eq(_io_v_output_out_T_6337, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6339 = and(_io_v_output_out_T_6336, _io_v_output_out_T_6338) @[Valu.scala 175:51]
    node _io_v_output_out_T_6340 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6341 = and(_io_v_output_out_T_6339, _io_v_output_out_T_6340) @[Valu.scala 175:72]
    node _io_v_output_out_T_6342 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6343 = mux(_io_v_output_out_T_6341, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6342) @[Valu.scala 175:36]
    node _io_v_output_out_T_6344 = mux(_io_v_output_out_T_6334, _io_v_output_out_T_6335, _io_v_output_out_T_6343) @[Valu.scala 174:32]
    node _io_v_output_out_T_6345 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6346 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6347 = and(_io_v_output_out_T_6345, _io_v_output_out_T_6346) @[Valu.scala 177:28]
    node _io_v_output_out_T_6348 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6349 = and(_io_v_output_out_T_6347, _io_v_output_out_T_6348) @[Valu.scala 177:43]
    node _io_v_output_out_T_6350 = asUInt(sew_8_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_6351 = mux(_io_v_output_out_T_6349, _io_v_output_out_T_6350, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6352 = mux(_io_v_output_out_T_6328, _io_v_output_out_T_6344, _io_v_output_out_T_6351) @[Valu.scala 173:11]
    node io_v_output_out_0_18 = mux(_io_v_output_out_T_6324, _io_v_output_out_T_6325, _io_v_output_out_T_6352) @[Valu.scala 172:11]
    node _io_v_output_out_T_6353 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6354 = asUInt(sew_8_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_6355 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6356 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6357 = and(_io_v_output_out_T_6355, _io_v_output_out_T_6356) @[Valu.scala 173:29]
    node _io_v_output_out_T_6358 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6359 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_6360 = eq(_io_v_output_out_T_6359, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6361 = and(_io_v_output_out_T_6358, _io_v_output_out_T_6360) @[Valu.scala 174:47]
    node _io_v_output_out_T_6362 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6363 = and(_io_v_output_out_T_6361, _io_v_output_out_T_6362) @[Valu.scala 174:68]
    node _io_v_output_out_T_6364 = asUInt(sew_8_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_6365 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6366 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_6367 = eq(_io_v_output_out_T_6366, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6368 = and(_io_v_output_out_T_6365, _io_v_output_out_T_6367) @[Valu.scala 175:51]
    node _io_v_output_out_T_6369 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6370 = and(_io_v_output_out_T_6368, _io_v_output_out_T_6369) @[Valu.scala 175:72]
    node _io_v_output_out_T_6371 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6372 = mux(_io_v_output_out_T_6370, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6371) @[Valu.scala 175:36]
    node _io_v_output_out_T_6373 = mux(_io_v_output_out_T_6363, _io_v_output_out_T_6364, _io_v_output_out_T_6372) @[Valu.scala 174:32]
    node _io_v_output_out_T_6374 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6375 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6376 = and(_io_v_output_out_T_6374, _io_v_output_out_T_6375) @[Valu.scala 177:28]
    node _io_v_output_out_T_6377 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6378 = and(_io_v_output_out_T_6376, _io_v_output_out_T_6377) @[Valu.scala 177:43]
    node _io_v_output_out_T_6379 = asUInt(sew_8_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_6380 = mux(_io_v_output_out_T_6378, _io_v_output_out_T_6379, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6381 = mux(_io_v_output_out_T_6357, _io_v_output_out_T_6373, _io_v_output_out_T_6380) @[Valu.scala 173:11]
    node io_v_output_out_1_18 = mux(_io_v_output_out_T_6353, _io_v_output_out_T_6354, _io_v_output_out_T_6381) @[Valu.scala 172:11]
    node _io_v_output_out_T_6382 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6383 = asUInt(sew_8_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_6384 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6385 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6386 = and(_io_v_output_out_T_6384, _io_v_output_out_T_6385) @[Valu.scala 173:29]
    node _io_v_output_out_T_6387 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6388 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_6389 = eq(_io_v_output_out_T_6388, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6390 = and(_io_v_output_out_T_6387, _io_v_output_out_T_6389) @[Valu.scala 174:47]
    node _io_v_output_out_T_6391 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6392 = and(_io_v_output_out_T_6390, _io_v_output_out_T_6391) @[Valu.scala 174:68]
    node _io_v_output_out_T_6393 = asUInt(sew_8_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_6394 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6395 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_6396 = eq(_io_v_output_out_T_6395, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6397 = and(_io_v_output_out_T_6394, _io_v_output_out_T_6396) @[Valu.scala 175:51]
    node _io_v_output_out_T_6398 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6399 = and(_io_v_output_out_T_6397, _io_v_output_out_T_6398) @[Valu.scala 175:72]
    node _io_v_output_out_T_6400 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6401 = mux(_io_v_output_out_T_6399, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6400) @[Valu.scala 175:36]
    node _io_v_output_out_T_6402 = mux(_io_v_output_out_T_6392, _io_v_output_out_T_6393, _io_v_output_out_T_6401) @[Valu.scala 174:32]
    node _io_v_output_out_T_6403 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6404 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6405 = and(_io_v_output_out_T_6403, _io_v_output_out_T_6404) @[Valu.scala 177:28]
    node _io_v_output_out_T_6406 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6407 = and(_io_v_output_out_T_6405, _io_v_output_out_T_6406) @[Valu.scala 177:43]
    node _io_v_output_out_T_6408 = asUInt(sew_8_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_6409 = mux(_io_v_output_out_T_6407, _io_v_output_out_T_6408, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6410 = mux(_io_v_output_out_T_6386, _io_v_output_out_T_6402, _io_v_output_out_T_6409) @[Valu.scala 173:11]
    node io_v_output_out_2_13 = mux(_io_v_output_out_T_6382, _io_v_output_out_T_6383, _io_v_output_out_T_6410) @[Valu.scala 172:11]
    node _io_v_output_out_T_6411 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6412 = asUInt(sew_8_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_6413 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6414 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6415 = and(_io_v_output_out_T_6413, _io_v_output_out_T_6414) @[Valu.scala 173:29]
    node _io_v_output_out_T_6416 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6417 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_6418 = eq(_io_v_output_out_T_6417, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6419 = and(_io_v_output_out_T_6416, _io_v_output_out_T_6418) @[Valu.scala 174:47]
    node _io_v_output_out_T_6420 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6421 = and(_io_v_output_out_T_6419, _io_v_output_out_T_6420) @[Valu.scala 174:68]
    node _io_v_output_out_T_6422 = asUInt(sew_8_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_6423 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6424 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_6425 = eq(_io_v_output_out_T_6424, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6426 = and(_io_v_output_out_T_6423, _io_v_output_out_T_6425) @[Valu.scala 175:51]
    node _io_v_output_out_T_6427 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6428 = and(_io_v_output_out_T_6426, _io_v_output_out_T_6427) @[Valu.scala 175:72]
    node _io_v_output_out_T_6429 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6430 = mux(_io_v_output_out_T_6428, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6429) @[Valu.scala 175:36]
    node _io_v_output_out_T_6431 = mux(_io_v_output_out_T_6421, _io_v_output_out_T_6422, _io_v_output_out_T_6430) @[Valu.scala 174:32]
    node _io_v_output_out_T_6432 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6433 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6434 = and(_io_v_output_out_T_6432, _io_v_output_out_T_6433) @[Valu.scala 177:28]
    node _io_v_output_out_T_6435 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6436 = and(_io_v_output_out_T_6434, _io_v_output_out_T_6435) @[Valu.scala 177:43]
    node _io_v_output_out_T_6437 = asUInt(sew_8_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_6438 = mux(_io_v_output_out_T_6436, _io_v_output_out_T_6437, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6439 = mux(_io_v_output_out_T_6415, _io_v_output_out_T_6431, _io_v_output_out_T_6438) @[Valu.scala 173:11]
    node io_v_output_out_3_13 = mux(_io_v_output_out_T_6411, _io_v_output_out_T_6412, _io_v_output_out_T_6439) @[Valu.scala 172:11]
    node _io_v_output_out_T_6440 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6441 = asUInt(sew_8_vd_4) @[Valu.scala 172:33]
    node _io_v_output_out_T_6442 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6443 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6444 = and(_io_v_output_out_T_6442, _io_v_output_out_T_6443) @[Valu.scala 173:29]
    node _io_v_output_out_T_6445 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6446 = bits(io_vs0, 4, 4) @[Valu.scala 174:56]
    node _io_v_output_out_T_6447 = eq(_io_v_output_out_T_6446, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6448 = and(_io_v_output_out_T_6445, _io_v_output_out_T_6447) @[Valu.scala 174:47]
    node _io_v_output_out_T_6449 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6450 = and(_io_v_output_out_T_6448, _io_v_output_out_T_6449) @[Valu.scala 174:68]
    node _io_v_output_out_T_6451 = asUInt(sew_8_vd_4) @[Valu.scala 174:92]
    node _io_v_output_out_T_6452 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6453 = bits(io_vs0, 4, 4) @[Valu.scala 175:60]
    node _io_v_output_out_T_6454 = eq(_io_v_output_out_T_6453, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6455 = and(_io_v_output_out_T_6452, _io_v_output_out_T_6454) @[Valu.scala 175:51]
    node _io_v_output_out_T_6456 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6457 = and(_io_v_output_out_T_6455, _io_v_output_out_T_6456) @[Valu.scala 175:72]
    node _io_v_output_out_T_6458 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6459 = mux(_io_v_output_out_T_6457, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6458) @[Valu.scala 175:36]
    node _io_v_output_out_T_6460 = mux(_io_v_output_out_T_6450, _io_v_output_out_T_6451, _io_v_output_out_T_6459) @[Valu.scala 174:32]
    node _io_v_output_out_T_6461 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6462 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6463 = and(_io_v_output_out_T_6461, _io_v_output_out_T_6462) @[Valu.scala 177:28]
    node _io_v_output_out_T_6464 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6465 = and(_io_v_output_out_T_6463, _io_v_output_out_T_6464) @[Valu.scala 177:43]
    node _io_v_output_out_T_6466 = asUInt(sew_8_vd_4) @[Valu.scala 177:64]
    node _io_v_output_out_T_6467 = mux(_io_v_output_out_T_6465, _io_v_output_out_T_6466, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6468 = mux(_io_v_output_out_T_6444, _io_v_output_out_T_6460, _io_v_output_out_T_6467) @[Valu.scala 173:11]
    node io_v_output_out_4_8 = mux(_io_v_output_out_T_6440, _io_v_output_out_T_6441, _io_v_output_out_T_6468) @[Valu.scala 172:11]
    node _io_v_output_out_T_6469 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6470 = asUInt(sew_8_vd_5) @[Valu.scala 172:33]
    node _io_v_output_out_T_6471 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6472 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6473 = and(_io_v_output_out_T_6471, _io_v_output_out_T_6472) @[Valu.scala 173:29]
    node _io_v_output_out_T_6474 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6475 = bits(io_vs0, 5, 5) @[Valu.scala 174:56]
    node _io_v_output_out_T_6476 = eq(_io_v_output_out_T_6475, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6477 = and(_io_v_output_out_T_6474, _io_v_output_out_T_6476) @[Valu.scala 174:47]
    node _io_v_output_out_T_6478 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6479 = and(_io_v_output_out_T_6477, _io_v_output_out_T_6478) @[Valu.scala 174:68]
    node _io_v_output_out_T_6480 = asUInt(sew_8_vd_5) @[Valu.scala 174:92]
    node _io_v_output_out_T_6481 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6482 = bits(io_vs0, 5, 5) @[Valu.scala 175:60]
    node _io_v_output_out_T_6483 = eq(_io_v_output_out_T_6482, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6484 = and(_io_v_output_out_T_6481, _io_v_output_out_T_6483) @[Valu.scala 175:51]
    node _io_v_output_out_T_6485 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6486 = and(_io_v_output_out_T_6484, _io_v_output_out_T_6485) @[Valu.scala 175:72]
    node _io_v_output_out_T_6487 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6488 = mux(_io_v_output_out_T_6486, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6487) @[Valu.scala 175:36]
    node _io_v_output_out_T_6489 = mux(_io_v_output_out_T_6479, _io_v_output_out_T_6480, _io_v_output_out_T_6488) @[Valu.scala 174:32]
    node _io_v_output_out_T_6490 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6491 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6492 = and(_io_v_output_out_T_6490, _io_v_output_out_T_6491) @[Valu.scala 177:28]
    node _io_v_output_out_T_6493 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6494 = and(_io_v_output_out_T_6492, _io_v_output_out_T_6493) @[Valu.scala 177:43]
    node _io_v_output_out_T_6495 = asUInt(sew_8_vd_5) @[Valu.scala 177:64]
    node _io_v_output_out_T_6496 = mux(_io_v_output_out_T_6494, _io_v_output_out_T_6495, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6497 = mux(_io_v_output_out_T_6473, _io_v_output_out_T_6489, _io_v_output_out_T_6496) @[Valu.scala 173:11]
    node io_v_output_out_5_8 = mux(_io_v_output_out_T_6469, _io_v_output_out_T_6470, _io_v_output_out_T_6497) @[Valu.scala 172:11]
    node _io_v_output_out_T_6498 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6499 = asUInt(sew_8_vd_6) @[Valu.scala 172:33]
    node _io_v_output_out_T_6500 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6501 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6502 = and(_io_v_output_out_T_6500, _io_v_output_out_T_6501) @[Valu.scala 173:29]
    node _io_v_output_out_T_6503 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6504 = bits(io_vs0, 6, 6) @[Valu.scala 174:56]
    node _io_v_output_out_T_6505 = eq(_io_v_output_out_T_6504, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6506 = and(_io_v_output_out_T_6503, _io_v_output_out_T_6505) @[Valu.scala 174:47]
    node _io_v_output_out_T_6507 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6508 = and(_io_v_output_out_T_6506, _io_v_output_out_T_6507) @[Valu.scala 174:68]
    node _io_v_output_out_T_6509 = asUInt(sew_8_vd_6) @[Valu.scala 174:92]
    node _io_v_output_out_T_6510 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6511 = bits(io_vs0, 6, 6) @[Valu.scala 175:60]
    node _io_v_output_out_T_6512 = eq(_io_v_output_out_T_6511, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6513 = and(_io_v_output_out_T_6510, _io_v_output_out_T_6512) @[Valu.scala 175:51]
    node _io_v_output_out_T_6514 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6515 = and(_io_v_output_out_T_6513, _io_v_output_out_T_6514) @[Valu.scala 175:72]
    node _io_v_output_out_T_6516 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6517 = mux(_io_v_output_out_T_6515, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6516) @[Valu.scala 175:36]
    node _io_v_output_out_T_6518 = mux(_io_v_output_out_T_6508, _io_v_output_out_T_6509, _io_v_output_out_T_6517) @[Valu.scala 174:32]
    node _io_v_output_out_T_6519 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6520 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6521 = and(_io_v_output_out_T_6519, _io_v_output_out_T_6520) @[Valu.scala 177:28]
    node _io_v_output_out_T_6522 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6523 = and(_io_v_output_out_T_6521, _io_v_output_out_T_6522) @[Valu.scala 177:43]
    node _io_v_output_out_T_6524 = asUInt(sew_8_vd_6) @[Valu.scala 177:64]
    node _io_v_output_out_T_6525 = mux(_io_v_output_out_T_6523, _io_v_output_out_T_6524, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6526 = mux(_io_v_output_out_T_6502, _io_v_output_out_T_6518, _io_v_output_out_T_6525) @[Valu.scala 173:11]
    node io_v_output_out_6_8 = mux(_io_v_output_out_T_6498, _io_v_output_out_T_6499, _io_v_output_out_T_6526) @[Valu.scala 172:11]
    node _io_v_output_out_T_6527 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6528 = asUInt(sew_8_vd_7) @[Valu.scala 172:33]
    node _io_v_output_out_T_6529 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6530 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6531 = and(_io_v_output_out_T_6529, _io_v_output_out_T_6530) @[Valu.scala 173:29]
    node _io_v_output_out_T_6532 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6533 = bits(io_vs0, 7, 7) @[Valu.scala 174:56]
    node _io_v_output_out_T_6534 = eq(_io_v_output_out_T_6533, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6535 = and(_io_v_output_out_T_6532, _io_v_output_out_T_6534) @[Valu.scala 174:47]
    node _io_v_output_out_T_6536 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6537 = and(_io_v_output_out_T_6535, _io_v_output_out_T_6536) @[Valu.scala 174:68]
    node _io_v_output_out_T_6538 = asUInt(sew_8_vd_7) @[Valu.scala 174:92]
    node _io_v_output_out_T_6539 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6540 = bits(io_vs0, 7, 7) @[Valu.scala 175:60]
    node _io_v_output_out_T_6541 = eq(_io_v_output_out_T_6540, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6542 = and(_io_v_output_out_T_6539, _io_v_output_out_T_6541) @[Valu.scala 175:51]
    node _io_v_output_out_T_6543 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6544 = and(_io_v_output_out_T_6542, _io_v_output_out_T_6543) @[Valu.scala 175:72]
    node _io_v_output_out_T_6545 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6546 = mux(_io_v_output_out_T_6544, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6545) @[Valu.scala 175:36]
    node _io_v_output_out_T_6547 = mux(_io_v_output_out_T_6537, _io_v_output_out_T_6538, _io_v_output_out_T_6546) @[Valu.scala 174:32]
    node _io_v_output_out_T_6548 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6549 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6550 = and(_io_v_output_out_T_6548, _io_v_output_out_T_6549) @[Valu.scala 177:28]
    node _io_v_output_out_T_6551 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6552 = and(_io_v_output_out_T_6550, _io_v_output_out_T_6551) @[Valu.scala 177:43]
    node _io_v_output_out_T_6553 = asUInt(sew_8_vd_7) @[Valu.scala 177:64]
    node _io_v_output_out_T_6554 = mux(_io_v_output_out_T_6552, _io_v_output_out_T_6553, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6555 = mux(_io_v_output_out_T_6531, _io_v_output_out_T_6547, _io_v_output_out_T_6554) @[Valu.scala 173:11]
    node io_v_output_out_7_8 = mux(_io_v_output_out_T_6527, _io_v_output_out_T_6528, _io_v_output_out_T_6555) @[Valu.scala 172:11]
    node _io_v_output_out_T_6556 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6557 = asUInt(sew_8_vd_8) @[Valu.scala 172:33]
    node _io_v_output_out_T_6558 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6559 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6560 = and(_io_v_output_out_T_6558, _io_v_output_out_T_6559) @[Valu.scala 173:29]
    node _io_v_output_out_T_6561 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6562 = bits(io_vs0, 8, 8) @[Valu.scala 174:56]
    node _io_v_output_out_T_6563 = eq(_io_v_output_out_T_6562, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6564 = and(_io_v_output_out_T_6561, _io_v_output_out_T_6563) @[Valu.scala 174:47]
    node _io_v_output_out_T_6565 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6566 = and(_io_v_output_out_T_6564, _io_v_output_out_T_6565) @[Valu.scala 174:68]
    node _io_v_output_out_T_6567 = asUInt(sew_8_vd_8) @[Valu.scala 174:92]
    node _io_v_output_out_T_6568 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6569 = bits(io_vs0, 8, 8) @[Valu.scala 175:60]
    node _io_v_output_out_T_6570 = eq(_io_v_output_out_T_6569, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6571 = and(_io_v_output_out_T_6568, _io_v_output_out_T_6570) @[Valu.scala 175:51]
    node _io_v_output_out_T_6572 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6573 = and(_io_v_output_out_T_6571, _io_v_output_out_T_6572) @[Valu.scala 175:72]
    node _io_v_output_out_T_6574 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6575 = mux(_io_v_output_out_T_6573, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6574) @[Valu.scala 175:36]
    node _io_v_output_out_T_6576 = mux(_io_v_output_out_T_6566, _io_v_output_out_T_6567, _io_v_output_out_T_6575) @[Valu.scala 174:32]
    node _io_v_output_out_T_6577 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6578 = gt(UInt<4>("h8"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6579 = and(_io_v_output_out_T_6577, _io_v_output_out_T_6578) @[Valu.scala 177:28]
    node _io_v_output_out_T_6580 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6581 = and(_io_v_output_out_T_6579, _io_v_output_out_T_6580) @[Valu.scala 177:43]
    node _io_v_output_out_T_6582 = asUInt(sew_8_vd_8) @[Valu.scala 177:64]
    node _io_v_output_out_T_6583 = mux(_io_v_output_out_T_6581, _io_v_output_out_T_6582, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6584 = mux(_io_v_output_out_T_6560, _io_v_output_out_T_6576, _io_v_output_out_T_6583) @[Valu.scala 173:11]
    node io_v_output_out_8_4 = mux(_io_v_output_out_T_6556, _io_v_output_out_T_6557, _io_v_output_out_T_6584) @[Valu.scala 172:11]
    node _io_v_output_out_T_6585 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6586 = asUInt(sew_8_vd_9) @[Valu.scala 172:33]
    node _io_v_output_out_T_6587 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6588 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6589 = and(_io_v_output_out_T_6587, _io_v_output_out_T_6588) @[Valu.scala 173:29]
    node _io_v_output_out_T_6590 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6591 = bits(io_vs0, 9, 9) @[Valu.scala 174:56]
    node _io_v_output_out_T_6592 = eq(_io_v_output_out_T_6591, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6593 = and(_io_v_output_out_T_6590, _io_v_output_out_T_6592) @[Valu.scala 174:47]
    node _io_v_output_out_T_6594 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6595 = and(_io_v_output_out_T_6593, _io_v_output_out_T_6594) @[Valu.scala 174:68]
    node _io_v_output_out_T_6596 = asUInt(sew_8_vd_9) @[Valu.scala 174:92]
    node _io_v_output_out_T_6597 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6598 = bits(io_vs0, 9, 9) @[Valu.scala 175:60]
    node _io_v_output_out_T_6599 = eq(_io_v_output_out_T_6598, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6600 = and(_io_v_output_out_T_6597, _io_v_output_out_T_6599) @[Valu.scala 175:51]
    node _io_v_output_out_T_6601 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6602 = and(_io_v_output_out_T_6600, _io_v_output_out_T_6601) @[Valu.scala 175:72]
    node _io_v_output_out_T_6603 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6604 = mux(_io_v_output_out_T_6602, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6603) @[Valu.scala 175:36]
    node _io_v_output_out_T_6605 = mux(_io_v_output_out_T_6595, _io_v_output_out_T_6596, _io_v_output_out_T_6604) @[Valu.scala 174:32]
    node _io_v_output_out_T_6606 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6607 = gt(UInt<4>("h9"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6608 = and(_io_v_output_out_T_6606, _io_v_output_out_T_6607) @[Valu.scala 177:28]
    node _io_v_output_out_T_6609 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6610 = and(_io_v_output_out_T_6608, _io_v_output_out_T_6609) @[Valu.scala 177:43]
    node _io_v_output_out_T_6611 = asUInt(sew_8_vd_9) @[Valu.scala 177:64]
    node _io_v_output_out_T_6612 = mux(_io_v_output_out_T_6610, _io_v_output_out_T_6611, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6613 = mux(_io_v_output_out_T_6589, _io_v_output_out_T_6605, _io_v_output_out_T_6612) @[Valu.scala 173:11]
    node io_v_output_out_9_4 = mux(_io_v_output_out_T_6585, _io_v_output_out_T_6586, _io_v_output_out_T_6613) @[Valu.scala 172:11]
    node _io_v_output_out_T_6614 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6615 = asUInt(sew_8_vd_10) @[Valu.scala 172:33]
    node _io_v_output_out_T_6616 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6617 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6618 = and(_io_v_output_out_T_6616, _io_v_output_out_T_6617) @[Valu.scala 173:29]
    node _io_v_output_out_T_6619 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6620 = bits(io_vs0, 10, 10) @[Valu.scala 174:56]
    node _io_v_output_out_T_6621 = eq(_io_v_output_out_T_6620, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6622 = and(_io_v_output_out_T_6619, _io_v_output_out_T_6621) @[Valu.scala 174:47]
    node _io_v_output_out_T_6623 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6624 = and(_io_v_output_out_T_6622, _io_v_output_out_T_6623) @[Valu.scala 174:68]
    node _io_v_output_out_T_6625 = asUInt(sew_8_vd_10) @[Valu.scala 174:92]
    node _io_v_output_out_T_6626 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6627 = bits(io_vs0, 10, 10) @[Valu.scala 175:60]
    node _io_v_output_out_T_6628 = eq(_io_v_output_out_T_6627, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6629 = and(_io_v_output_out_T_6626, _io_v_output_out_T_6628) @[Valu.scala 175:51]
    node _io_v_output_out_T_6630 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6631 = and(_io_v_output_out_T_6629, _io_v_output_out_T_6630) @[Valu.scala 175:72]
    node _io_v_output_out_T_6632 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6633 = mux(_io_v_output_out_T_6631, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6632) @[Valu.scala 175:36]
    node _io_v_output_out_T_6634 = mux(_io_v_output_out_T_6624, _io_v_output_out_T_6625, _io_v_output_out_T_6633) @[Valu.scala 174:32]
    node _io_v_output_out_T_6635 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6636 = gt(UInt<4>("ha"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6637 = and(_io_v_output_out_T_6635, _io_v_output_out_T_6636) @[Valu.scala 177:28]
    node _io_v_output_out_T_6638 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6639 = and(_io_v_output_out_T_6637, _io_v_output_out_T_6638) @[Valu.scala 177:43]
    node _io_v_output_out_T_6640 = asUInt(sew_8_vd_10) @[Valu.scala 177:64]
    node _io_v_output_out_T_6641 = mux(_io_v_output_out_T_6639, _io_v_output_out_T_6640, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6642 = mux(_io_v_output_out_T_6618, _io_v_output_out_T_6634, _io_v_output_out_T_6641) @[Valu.scala 173:11]
    node io_v_output_out_10_4 = mux(_io_v_output_out_T_6614, _io_v_output_out_T_6615, _io_v_output_out_T_6642) @[Valu.scala 172:11]
    node _io_v_output_out_T_6643 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6644 = asUInt(sew_8_vd_11) @[Valu.scala 172:33]
    node _io_v_output_out_T_6645 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6646 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6647 = and(_io_v_output_out_T_6645, _io_v_output_out_T_6646) @[Valu.scala 173:29]
    node _io_v_output_out_T_6648 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6649 = bits(io_vs0, 11, 11) @[Valu.scala 174:56]
    node _io_v_output_out_T_6650 = eq(_io_v_output_out_T_6649, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6651 = and(_io_v_output_out_T_6648, _io_v_output_out_T_6650) @[Valu.scala 174:47]
    node _io_v_output_out_T_6652 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6653 = and(_io_v_output_out_T_6651, _io_v_output_out_T_6652) @[Valu.scala 174:68]
    node _io_v_output_out_T_6654 = asUInt(sew_8_vd_11) @[Valu.scala 174:92]
    node _io_v_output_out_T_6655 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6656 = bits(io_vs0, 11, 11) @[Valu.scala 175:60]
    node _io_v_output_out_T_6657 = eq(_io_v_output_out_T_6656, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6658 = and(_io_v_output_out_T_6655, _io_v_output_out_T_6657) @[Valu.scala 175:51]
    node _io_v_output_out_T_6659 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6660 = and(_io_v_output_out_T_6658, _io_v_output_out_T_6659) @[Valu.scala 175:72]
    node _io_v_output_out_T_6661 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6662 = mux(_io_v_output_out_T_6660, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6661) @[Valu.scala 175:36]
    node _io_v_output_out_T_6663 = mux(_io_v_output_out_T_6653, _io_v_output_out_T_6654, _io_v_output_out_T_6662) @[Valu.scala 174:32]
    node _io_v_output_out_T_6664 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6665 = gt(UInt<4>("hb"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6666 = and(_io_v_output_out_T_6664, _io_v_output_out_T_6665) @[Valu.scala 177:28]
    node _io_v_output_out_T_6667 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6668 = and(_io_v_output_out_T_6666, _io_v_output_out_T_6667) @[Valu.scala 177:43]
    node _io_v_output_out_T_6669 = asUInt(sew_8_vd_11) @[Valu.scala 177:64]
    node _io_v_output_out_T_6670 = mux(_io_v_output_out_T_6668, _io_v_output_out_T_6669, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6671 = mux(_io_v_output_out_T_6647, _io_v_output_out_T_6663, _io_v_output_out_T_6670) @[Valu.scala 173:11]
    node io_v_output_out_11_4 = mux(_io_v_output_out_T_6643, _io_v_output_out_T_6644, _io_v_output_out_T_6671) @[Valu.scala 172:11]
    node _io_v_output_out_T_6672 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6673 = asUInt(sew_8_vd_12) @[Valu.scala 172:33]
    node _io_v_output_out_T_6674 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6675 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6676 = and(_io_v_output_out_T_6674, _io_v_output_out_T_6675) @[Valu.scala 173:29]
    node _io_v_output_out_T_6677 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6678 = bits(io_vs0, 12, 12) @[Valu.scala 174:56]
    node _io_v_output_out_T_6679 = eq(_io_v_output_out_T_6678, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6680 = and(_io_v_output_out_T_6677, _io_v_output_out_T_6679) @[Valu.scala 174:47]
    node _io_v_output_out_T_6681 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6682 = and(_io_v_output_out_T_6680, _io_v_output_out_T_6681) @[Valu.scala 174:68]
    node _io_v_output_out_T_6683 = asUInt(sew_8_vd_12) @[Valu.scala 174:92]
    node _io_v_output_out_T_6684 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6685 = bits(io_vs0, 12, 12) @[Valu.scala 175:60]
    node _io_v_output_out_T_6686 = eq(_io_v_output_out_T_6685, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6687 = and(_io_v_output_out_T_6684, _io_v_output_out_T_6686) @[Valu.scala 175:51]
    node _io_v_output_out_T_6688 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6689 = and(_io_v_output_out_T_6687, _io_v_output_out_T_6688) @[Valu.scala 175:72]
    node _io_v_output_out_T_6690 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6691 = mux(_io_v_output_out_T_6689, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6690) @[Valu.scala 175:36]
    node _io_v_output_out_T_6692 = mux(_io_v_output_out_T_6682, _io_v_output_out_T_6683, _io_v_output_out_T_6691) @[Valu.scala 174:32]
    node _io_v_output_out_T_6693 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6694 = gt(UInt<4>("hc"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6695 = and(_io_v_output_out_T_6693, _io_v_output_out_T_6694) @[Valu.scala 177:28]
    node _io_v_output_out_T_6696 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6697 = and(_io_v_output_out_T_6695, _io_v_output_out_T_6696) @[Valu.scala 177:43]
    node _io_v_output_out_T_6698 = asUInt(sew_8_vd_12) @[Valu.scala 177:64]
    node _io_v_output_out_T_6699 = mux(_io_v_output_out_T_6697, _io_v_output_out_T_6698, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6700 = mux(_io_v_output_out_T_6676, _io_v_output_out_T_6692, _io_v_output_out_T_6699) @[Valu.scala 173:11]
    node io_v_output_out_12_4 = mux(_io_v_output_out_T_6672, _io_v_output_out_T_6673, _io_v_output_out_T_6700) @[Valu.scala 172:11]
    node _io_v_output_out_T_6701 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6702 = asUInt(sew_8_vd_13) @[Valu.scala 172:33]
    node _io_v_output_out_T_6703 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6704 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6705 = and(_io_v_output_out_T_6703, _io_v_output_out_T_6704) @[Valu.scala 173:29]
    node _io_v_output_out_T_6706 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6707 = bits(io_vs0, 13, 13) @[Valu.scala 174:56]
    node _io_v_output_out_T_6708 = eq(_io_v_output_out_T_6707, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6709 = and(_io_v_output_out_T_6706, _io_v_output_out_T_6708) @[Valu.scala 174:47]
    node _io_v_output_out_T_6710 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6711 = and(_io_v_output_out_T_6709, _io_v_output_out_T_6710) @[Valu.scala 174:68]
    node _io_v_output_out_T_6712 = asUInt(sew_8_vd_13) @[Valu.scala 174:92]
    node _io_v_output_out_T_6713 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6714 = bits(io_vs0, 13, 13) @[Valu.scala 175:60]
    node _io_v_output_out_T_6715 = eq(_io_v_output_out_T_6714, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6716 = and(_io_v_output_out_T_6713, _io_v_output_out_T_6715) @[Valu.scala 175:51]
    node _io_v_output_out_T_6717 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6718 = and(_io_v_output_out_T_6716, _io_v_output_out_T_6717) @[Valu.scala 175:72]
    node _io_v_output_out_T_6719 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6720 = mux(_io_v_output_out_T_6718, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6719) @[Valu.scala 175:36]
    node _io_v_output_out_T_6721 = mux(_io_v_output_out_T_6711, _io_v_output_out_T_6712, _io_v_output_out_T_6720) @[Valu.scala 174:32]
    node _io_v_output_out_T_6722 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6723 = gt(UInt<4>("hd"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6724 = and(_io_v_output_out_T_6722, _io_v_output_out_T_6723) @[Valu.scala 177:28]
    node _io_v_output_out_T_6725 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6726 = and(_io_v_output_out_T_6724, _io_v_output_out_T_6725) @[Valu.scala 177:43]
    node _io_v_output_out_T_6727 = asUInt(sew_8_vd_13) @[Valu.scala 177:64]
    node _io_v_output_out_T_6728 = mux(_io_v_output_out_T_6726, _io_v_output_out_T_6727, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6729 = mux(_io_v_output_out_T_6705, _io_v_output_out_T_6721, _io_v_output_out_T_6728) @[Valu.scala 173:11]
    node io_v_output_out_13_4 = mux(_io_v_output_out_T_6701, _io_v_output_out_T_6702, _io_v_output_out_T_6729) @[Valu.scala 172:11]
    node _io_v_output_out_T_6730 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6731 = asUInt(sew_8_vd_14) @[Valu.scala 172:33]
    node _io_v_output_out_T_6732 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6733 = lt(UInt<4>("he"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6734 = and(_io_v_output_out_T_6732, _io_v_output_out_T_6733) @[Valu.scala 173:29]
    node _io_v_output_out_T_6735 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6736 = bits(io_vs0, 14, 14) @[Valu.scala 174:56]
    node _io_v_output_out_T_6737 = eq(_io_v_output_out_T_6736, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6738 = and(_io_v_output_out_T_6735, _io_v_output_out_T_6737) @[Valu.scala 174:47]
    node _io_v_output_out_T_6739 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6740 = and(_io_v_output_out_T_6738, _io_v_output_out_T_6739) @[Valu.scala 174:68]
    node _io_v_output_out_T_6741 = asUInt(sew_8_vd_14) @[Valu.scala 174:92]
    node _io_v_output_out_T_6742 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6743 = bits(io_vs0, 14, 14) @[Valu.scala 175:60]
    node _io_v_output_out_T_6744 = eq(_io_v_output_out_T_6743, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6745 = and(_io_v_output_out_T_6742, _io_v_output_out_T_6744) @[Valu.scala 175:51]
    node _io_v_output_out_T_6746 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6747 = and(_io_v_output_out_T_6745, _io_v_output_out_T_6746) @[Valu.scala 175:72]
    node _io_v_output_out_T_6748 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6749 = mux(_io_v_output_out_T_6747, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6748) @[Valu.scala 175:36]
    node _io_v_output_out_T_6750 = mux(_io_v_output_out_T_6740, _io_v_output_out_T_6741, _io_v_output_out_T_6749) @[Valu.scala 174:32]
    node _io_v_output_out_T_6751 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6752 = gt(UInt<4>("he"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6753 = and(_io_v_output_out_T_6751, _io_v_output_out_T_6752) @[Valu.scala 177:28]
    node _io_v_output_out_T_6754 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6755 = and(_io_v_output_out_T_6753, _io_v_output_out_T_6754) @[Valu.scala 177:43]
    node _io_v_output_out_T_6756 = asUInt(sew_8_vd_14) @[Valu.scala 177:64]
    node _io_v_output_out_T_6757 = mux(_io_v_output_out_T_6755, _io_v_output_out_T_6756, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6758 = mux(_io_v_output_out_T_6734, _io_v_output_out_T_6750, _io_v_output_out_T_6757) @[Valu.scala 173:11]
    node io_v_output_out_14_4 = mux(_io_v_output_out_T_6730, _io_v_output_out_T_6731, _io_v_output_out_T_6758) @[Valu.scala 172:11]
    node _io_v_output_out_T_6759 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6760 = asUInt(sew_8_vd_15) @[Valu.scala 172:33]
    node _io_v_output_out_T_6761 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6762 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6763 = and(_io_v_output_out_T_6761, _io_v_output_out_T_6762) @[Valu.scala 173:29]
    node _io_v_output_out_T_6764 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6765 = bits(io_vs0, 15, 15) @[Valu.scala 174:56]
    node _io_v_output_out_T_6766 = eq(_io_v_output_out_T_6765, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6767 = and(_io_v_output_out_T_6764, _io_v_output_out_T_6766) @[Valu.scala 174:47]
    node _io_v_output_out_T_6768 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6769 = and(_io_v_output_out_T_6767, _io_v_output_out_T_6768) @[Valu.scala 174:68]
    node _io_v_output_out_T_6770 = asUInt(sew_8_vd_15) @[Valu.scala 174:92]
    node _io_v_output_out_T_6771 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6772 = bits(io_vs0, 15, 15) @[Valu.scala 175:60]
    node _io_v_output_out_T_6773 = eq(_io_v_output_out_T_6772, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6774 = and(_io_v_output_out_T_6771, _io_v_output_out_T_6773) @[Valu.scala 175:51]
    node _io_v_output_out_T_6775 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6776 = and(_io_v_output_out_T_6774, _io_v_output_out_T_6775) @[Valu.scala 175:72]
    node _io_v_output_out_T_6777 = asUInt(imm_14) @[Valu.scala 175:167]
    node _io_v_output_out_T_6778 = mux(_io_v_output_out_T_6776, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6777) @[Valu.scala 175:36]
    node _io_v_output_out_T_6779 = mux(_io_v_output_out_T_6769, _io_v_output_out_T_6770, _io_v_output_out_T_6778) @[Valu.scala 174:32]
    node _io_v_output_out_T_6780 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6781 = gt(UInt<4>("hf"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6782 = and(_io_v_output_out_T_6780, _io_v_output_out_T_6781) @[Valu.scala 177:28]
    node _io_v_output_out_T_6783 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6784 = and(_io_v_output_out_T_6782, _io_v_output_out_T_6783) @[Valu.scala 177:43]
    node _io_v_output_out_T_6785 = asUInt(sew_8_vd_15) @[Valu.scala 177:64]
    node _io_v_output_out_T_6786 = mux(_io_v_output_out_T_6784, _io_v_output_out_T_6785, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6787 = mux(_io_v_output_out_T_6763, _io_v_output_out_T_6779, _io_v_output_out_T_6786) @[Valu.scala 173:11]
    node io_v_output_out_15_4 = mux(_io_v_output_out_T_6759, _io_v_output_out_T_6760, _io_v_output_out_T_6787) @[Valu.scala 172:11]
    node io_v_output_lo_lo_lo_7 = cat(io_v_output_out_1_18, io_v_output_out_0_18) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_7 = cat(io_v_output_out_3_13, io_v_output_out_2_13) @[Cat.scala 33:92]
    node io_v_output_lo_lo_11 = cat(io_v_output_lo_lo_hi_7, io_v_output_lo_lo_lo_7) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_7 = cat(io_v_output_out_5_8, io_v_output_out_4_8) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_7 = cat(io_v_output_out_7_8, io_v_output_out_6_8) @[Cat.scala 33:92]
    node io_v_output_lo_hi_11 = cat(io_v_output_lo_hi_hi_7, io_v_output_lo_hi_lo_7) @[Cat.scala 33:92]
    node io_v_output_lo_18 = cat(io_v_output_lo_hi_11, io_v_output_lo_lo_11) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_7 = cat(io_v_output_out_9_4, io_v_output_out_8_4) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_7 = cat(io_v_output_out_11_4, io_v_output_out_10_4) @[Cat.scala 33:92]
    node io_v_output_hi_lo_11 = cat(io_v_output_hi_lo_hi_7, io_v_output_hi_lo_lo_7) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_7 = cat(io_v_output_out_13_4, io_v_output_out_12_4) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_7 = cat(io_v_output_out_15_4, io_v_output_out_14_4) @[Cat.scala 33:92]
    node io_v_output_hi_hi_11 = cat(io_v_output_hi_hi_hi_7, io_v_output_hi_hi_lo_7) @[Cat.scala 33:92]
    node io_v_output_hi_18 = cat(io_v_output_hi_hi_11, io_v_output_hi_lo_11) @[Cat.scala 33:92]
    node _io_v_output_T_40 = cat(io_v_output_hi_18, io_v_output_lo_18) @[Cat.scala 33:92]
    node _io_v_output_T_41 = asSInt(_io_v_output_T_40) @[Valu.scala 180:24]
    node _T_59 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 273:40]
    node _imm_T_15 = bits(io_in_B, 15, 0) @[Valu.scala 274:46]
    node imm_15 = asSInt(_imm_T_15) @[Valu.scala 274:53]
    node _io_v_output_out_T_6788 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6789 = asUInt(sew_16_vd_0) @[Valu.scala 172:33]
    node _io_v_output_out_T_6790 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6791 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6792 = and(_io_v_output_out_T_6790, _io_v_output_out_T_6791) @[Valu.scala 173:29]
    node _io_v_output_out_T_6793 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6794 = bits(io_vs0, 0, 0) @[Valu.scala 174:56]
    node _io_v_output_out_T_6795 = eq(_io_v_output_out_T_6794, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6796 = and(_io_v_output_out_T_6793, _io_v_output_out_T_6795) @[Valu.scala 174:47]
    node _io_v_output_out_T_6797 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6798 = and(_io_v_output_out_T_6796, _io_v_output_out_T_6797) @[Valu.scala 174:68]
    node _io_v_output_out_T_6799 = asUInt(sew_16_vd_0) @[Valu.scala 174:92]
    node _io_v_output_out_T_6800 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6801 = bits(io_vs0, 0, 0) @[Valu.scala 175:60]
    node _io_v_output_out_T_6802 = eq(_io_v_output_out_T_6801, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6803 = and(_io_v_output_out_T_6800, _io_v_output_out_T_6802) @[Valu.scala 175:51]
    node _io_v_output_out_T_6804 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6805 = and(_io_v_output_out_T_6803, _io_v_output_out_T_6804) @[Valu.scala 175:72]
    node _io_v_output_out_T_6806 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6807 = mux(_io_v_output_out_T_6805, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6806) @[Valu.scala 175:36]
    node _io_v_output_out_T_6808 = mux(_io_v_output_out_T_6798, _io_v_output_out_T_6799, _io_v_output_out_T_6807) @[Valu.scala 174:32]
    node _io_v_output_out_T_6809 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6810 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6811 = and(_io_v_output_out_T_6809, _io_v_output_out_T_6810) @[Valu.scala 177:28]
    node _io_v_output_out_T_6812 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6813 = and(_io_v_output_out_T_6811, _io_v_output_out_T_6812) @[Valu.scala 177:43]
    node _io_v_output_out_T_6814 = asUInt(sew_16_vd_0) @[Valu.scala 177:64]
    node _io_v_output_out_T_6815 = mux(_io_v_output_out_T_6813, _io_v_output_out_T_6814, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6816 = mux(_io_v_output_out_T_6792, _io_v_output_out_T_6808, _io_v_output_out_T_6815) @[Valu.scala 173:11]
    node io_v_output_out_0_19 = mux(_io_v_output_out_T_6788, _io_v_output_out_T_6789, _io_v_output_out_T_6816) @[Valu.scala 172:11]
    node _io_v_output_out_T_6817 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6818 = asUInt(sew_16_vd_1) @[Valu.scala 172:33]
    node _io_v_output_out_T_6819 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6820 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6821 = and(_io_v_output_out_T_6819, _io_v_output_out_T_6820) @[Valu.scala 173:29]
    node _io_v_output_out_T_6822 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6823 = bits(io_vs0, 1, 1) @[Valu.scala 174:56]
    node _io_v_output_out_T_6824 = eq(_io_v_output_out_T_6823, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6825 = and(_io_v_output_out_T_6822, _io_v_output_out_T_6824) @[Valu.scala 174:47]
    node _io_v_output_out_T_6826 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6827 = and(_io_v_output_out_T_6825, _io_v_output_out_T_6826) @[Valu.scala 174:68]
    node _io_v_output_out_T_6828 = asUInt(sew_16_vd_1) @[Valu.scala 174:92]
    node _io_v_output_out_T_6829 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6830 = bits(io_vs0, 1, 1) @[Valu.scala 175:60]
    node _io_v_output_out_T_6831 = eq(_io_v_output_out_T_6830, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6832 = and(_io_v_output_out_T_6829, _io_v_output_out_T_6831) @[Valu.scala 175:51]
    node _io_v_output_out_T_6833 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6834 = and(_io_v_output_out_T_6832, _io_v_output_out_T_6833) @[Valu.scala 175:72]
    node _io_v_output_out_T_6835 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6836 = mux(_io_v_output_out_T_6834, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6835) @[Valu.scala 175:36]
    node _io_v_output_out_T_6837 = mux(_io_v_output_out_T_6827, _io_v_output_out_T_6828, _io_v_output_out_T_6836) @[Valu.scala 174:32]
    node _io_v_output_out_T_6838 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6839 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6840 = and(_io_v_output_out_T_6838, _io_v_output_out_T_6839) @[Valu.scala 177:28]
    node _io_v_output_out_T_6841 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6842 = and(_io_v_output_out_T_6840, _io_v_output_out_T_6841) @[Valu.scala 177:43]
    node _io_v_output_out_T_6843 = asUInt(sew_16_vd_1) @[Valu.scala 177:64]
    node _io_v_output_out_T_6844 = mux(_io_v_output_out_T_6842, _io_v_output_out_T_6843, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6845 = mux(_io_v_output_out_T_6821, _io_v_output_out_T_6837, _io_v_output_out_T_6844) @[Valu.scala 173:11]
    node io_v_output_out_1_19 = mux(_io_v_output_out_T_6817, _io_v_output_out_T_6818, _io_v_output_out_T_6845) @[Valu.scala 172:11]
    node _io_v_output_out_T_6846 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6847 = asUInt(sew_16_vd_2) @[Valu.scala 172:33]
    node _io_v_output_out_T_6848 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6849 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6850 = and(_io_v_output_out_T_6848, _io_v_output_out_T_6849) @[Valu.scala 173:29]
    node _io_v_output_out_T_6851 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6852 = bits(io_vs0, 2, 2) @[Valu.scala 174:56]
    node _io_v_output_out_T_6853 = eq(_io_v_output_out_T_6852, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6854 = and(_io_v_output_out_T_6851, _io_v_output_out_T_6853) @[Valu.scala 174:47]
    node _io_v_output_out_T_6855 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6856 = and(_io_v_output_out_T_6854, _io_v_output_out_T_6855) @[Valu.scala 174:68]
    node _io_v_output_out_T_6857 = asUInt(sew_16_vd_2) @[Valu.scala 174:92]
    node _io_v_output_out_T_6858 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6859 = bits(io_vs0, 2, 2) @[Valu.scala 175:60]
    node _io_v_output_out_T_6860 = eq(_io_v_output_out_T_6859, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6861 = and(_io_v_output_out_T_6858, _io_v_output_out_T_6860) @[Valu.scala 175:51]
    node _io_v_output_out_T_6862 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6863 = and(_io_v_output_out_T_6861, _io_v_output_out_T_6862) @[Valu.scala 175:72]
    node _io_v_output_out_T_6864 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6865 = mux(_io_v_output_out_T_6863, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6864) @[Valu.scala 175:36]
    node _io_v_output_out_T_6866 = mux(_io_v_output_out_T_6856, _io_v_output_out_T_6857, _io_v_output_out_T_6865) @[Valu.scala 174:32]
    node _io_v_output_out_T_6867 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6868 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6869 = and(_io_v_output_out_T_6867, _io_v_output_out_T_6868) @[Valu.scala 177:28]
    node _io_v_output_out_T_6870 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6871 = and(_io_v_output_out_T_6869, _io_v_output_out_T_6870) @[Valu.scala 177:43]
    node _io_v_output_out_T_6872 = asUInt(sew_16_vd_2) @[Valu.scala 177:64]
    node _io_v_output_out_T_6873 = mux(_io_v_output_out_T_6871, _io_v_output_out_T_6872, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6874 = mux(_io_v_output_out_T_6850, _io_v_output_out_T_6866, _io_v_output_out_T_6873) @[Valu.scala 173:11]
    node io_v_output_out_2_14 = mux(_io_v_output_out_T_6846, _io_v_output_out_T_6847, _io_v_output_out_T_6874) @[Valu.scala 172:11]
    node _io_v_output_out_T_6875 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6876 = asUInt(sew_16_vd_3) @[Valu.scala 172:33]
    node _io_v_output_out_T_6877 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6878 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6879 = and(_io_v_output_out_T_6877, _io_v_output_out_T_6878) @[Valu.scala 173:29]
    node _io_v_output_out_T_6880 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6881 = bits(io_vs0, 3, 3) @[Valu.scala 174:56]
    node _io_v_output_out_T_6882 = eq(_io_v_output_out_T_6881, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6883 = and(_io_v_output_out_T_6880, _io_v_output_out_T_6882) @[Valu.scala 174:47]
    node _io_v_output_out_T_6884 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6885 = and(_io_v_output_out_T_6883, _io_v_output_out_T_6884) @[Valu.scala 174:68]
    node _io_v_output_out_T_6886 = asUInt(sew_16_vd_3) @[Valu.scala 174:92]
    node _io_v_output_out_T_6887 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6888 = bits(io_vs0, 3, 3) @[Valu.scala 175:60]
    node _io_v_output_out_T_6889 = eq(_io_v_output_out_T_6888, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6890 = and(_io_v_output_out_T_6887, _io_v_output_out_T_6889) @[Valu.scala 175:51]
    node _io_v_output_out_T_6891 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6892 = and(_io_v_output_out_T_6890, _io_v_output_out_T_6891) @[Valu.scala 175:72]
    node _io_v_output_out_T_6893 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6894 = mux(_io_v_output_out_T_6892, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6893) @[Valu.scala 175:36]
    node _io_v_output_out_T_6895 = mux(_io_v_output_out_T_6885, _io_v_output_out_T_6886, _io_v_output_out_T_6894) @[Valu.scala 174:32]
    node _io_v_output_out_T_6896 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6897 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6898 = and(_io_v_output_out_T_6896, _io_v_output_out_T_6897) @[Valu.scala 177:28]
    node _io_v_output_out_T_6899 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6900 = and(_io_v_output_out_T_6898, _io_v_output_out_T_6899) @[Valu.scala 177:43]
    node _io_v_output_out_T_6901 = asUInt(sew_16_vd_3) @[Valu.scala 177:64]
    node _io_v_output_out_T_6902 = mux(_io_v_output_out_T_6900, _io_v_output_out_T_6901, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6903 = mux(_io_v_output_out_T_6879, _io_v_output_out_T_6895, _io_v_output_out_T_6902) @[Valu.scala 173:11]
    node io_v_output_out_3_14 = mux(_io_v_output_out_T_6875, _io_v_output_out_T_6876, _io_v_output_out_T_6903) @[Valu.scala 172:11]
    node _io_v_output_out_T_6904 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6905 = asUInt(sew_16_vd_4) @[Valu.scala 172:33]
    node _io_v_output_out_T_6906 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6907 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6908 = and(_io_v_output_out_T_6906, _io_v_output_out_T_6907) @[Valu.scala 173:29]
    node _io_v_output_out_T_6909 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6910 = bits(io_vs0, 4, 4) @[Valu.scala 174:56]
    node _io_v_output_out_T_6911 = eq(_io_v_output_out_T_6910, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6912 = and(_io_v_output_out_T_6909, _io_v_output_out_T_6911) @[Valu.scala 174:47]
    node _io_v_output_out_T_6913 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6914 = and(_io_v_output_out_T_6912, _io_v_output_out_T_6913) @[Valu.scala 174:68]
    node _io_v_output_out_T_6915 = asUInt(sew_16_vd_4) @[Valu.scala 174:92]
    node _io_v_output_out_T_6916 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6917 = bits(io_vs0, 4, 4) @[Valu.scala 175:60]
    node _io_v_output_out_T_6918 = eq(_io_v_output_out_T_6917, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6919 = and(_io_v_output_out_T_6916, _io_v_output_out_T_6918) @[Valu.scala 175:51]
    node _io_v_output_out_T_6920 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6921 = and(_io_v_output_out_T_6919, _io_v_output_out_T_6920) @[Valu.scala 175:72]
    node _io_v_output_out_T_6922 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6923 = mux(_io_v_output_out_T_6921, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6922) @[Valu.scala 175:36]
    node _io_v_output_out_T_6924 = mux(_io_v_output_out_T_6914, _io_v_output_out_T_6915, _io_v_output_out_T_6923) @[Valu.scala 174:32]
    node _io_v_output_out_T_6925 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6926 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6927 = and(_io_v_output_out_T_6925, _io_v_output_out_T_6926) @[Valu.scala 177:28]
    node _io_v_output_out_T_6928 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6929 = and(_io_v_output_out_T_6927, _io_v_output_out_T_6928) @[Valu.scala 177:43]
    node _io_v_output_out_T_6930 = asUInt(sew_16_vd_4) @[Valu.scala 177:64]
    node _io_v_output_out_T_6931 = mux(_io_v_output_out_T_6929, _io_v_output_out_T_6930, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6932 = mux(_io_v_output_out_T_6908, _io_v_output_out_T_6924, _io_v_output_out_T_6931) @[Valu.scala 173:11]
    node io_v_output_out_4_9 = mux(_io_v_output_out_T_6904, _io_v_output_out_T_6905, _io_v_output_out_T_6932) @[Valu.scala 172:11]
    node _io_v_output_out_T_6933 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6934 = asUInt(sew_16_vd_5) @[Valu.scala 172:33]
    node _io_v_output_out_T_6935 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6936 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6937 = and(_io_v_output_out_T_6935, _io_v_output_out_T_6936) @[Valu.scala 173:29]
    node _io_v_output_out_T_6938 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6939 = bits(io_vs0, 5, 5) @[Valu.scala 174:56]
    node _io_v_output_out_T_6940 = eq(_io_v_output_out_T_6939, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6941 = and(_io_v_output_out_T_6938, _io_v_output_out_T_6940) @[Valu.scala 174:47]
    node _io_v_output_out_T_6942 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6943 = and(_io_v_output_out_T_6941, _io_v_output_out_T_6942) @[Valu.scala 174:68]
    node _io_v_output_out_T_6944 = asUInt(sew_16_vd_5) @[Valu.scala 174:92]
    node _io_v_output_out_T_6945 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6946 = bits(io_vs0, 5, 5) @[Valu.scala 175:60]
    node _io_v_output_out_T_6947 = eq(_io_v_output_out_T_6946, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6948 = and(_io_v_output_out_T_6945, _io_v_output_out_T_6947) @[Valu.scala 175:51]
    node _io_v_output_out_T_6949 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6950 = and(_io_v_output_out_T_6948, _io_v_output_out_T_6949) @[Valu.scala 175:72]
    node _io_v_output_out_T_6951 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6952 = mux(_io_v_output_out_T_6950, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6951) @[Valu.scala 175:36]
    node _io_v_output_out_T_6953 = mux(_io_v_output_out_T_6943, _io_v_output_out_T_6944, _io_v_output_out_T_6952) @[Valu.scala 174:32]
    node _io_v_output_out_T_6954 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6955 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6956 = and(_io_v_output_out_T_6954, _io_v_output_out_T_6955) @[Valu.scala 177:28]
    node _io_v_output_out_T_6957 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6958 = and(_io_v_output_out_T_6956, _io_v_output_out_T_6957) @[Valu.scala 177:43]
    node _io_v_output_out_T_6959 = asUInt(sew_16_vd_5) @[Valu.scala 177:64]
    node _io_v_output_out_T_6960 = mux(_io_v_output_out_T_6958, _io_v_output_out_T_6959, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6961 = mux(_io_v_output_out_T_6937, _io_v_output_out_T_6953, _io_v_output_out_T_6960) @[Valu.scala 173:11]
    node io_v_output_out_5_9 = mux(_io_v_output_out_T_6933, _io_v_output_out_T_6934, _io_v_output_out_T_6961) @[Valu.scala 172:11]
    node _io_v_output_out_T_6962 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6963 = asUInt(sew_16_vd_6) @[Valu.scala 172:33]
    node _io_v_output_out_T_6964 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6965 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6966 = and(_io_v_output_out_T_6964, _io_v_output_out_T_6965) @[Valu.scala 173:29]
    node _io_v_output_out_T_6967 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6968 = bits(io_vs0, 6, 6) @[Valu.scala 174:56]
    node _io_v_output_out_T_6969 = eq(_io_v_output_out_T_6968, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6970 = and(_io_v_output_out_T_6967, _io_v_output_out_T_6969) @[Valu.scala 174:47]
    node _io_v_output_out_T_6971 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_6972 = and(_io_v_output_out_T_6970, _io_v_output_out_T_6971) @[Valu.scala 174:68]
    node _io_v_output_out_T_6973 = asUInt(sew_16_vd_6) @[Valu.scala 174:92]
    node _io_v_output_out_T_6974 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_6975 = bits(io_vs0, 6, 6) @[Valu.scala 175:60]
    node _io_v_output_out_T_6976 = eq(_io_v_output_out_T_6975, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_6977 = and(_io_v_output_out_T_6974, _io_v_output_out_T_6976) @[Valu.scala 175:51]
    node _io_v_output_out_T_6978 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_6979 = and(_io_v_output_out_T_6977, _io_v_output_out_T_6978) @[Valu.scala 175:72]
    node _io_v_output_out_T_6980 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_6981 = mux(_io_v_output_out_T_6979, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_6980) @[Valu.scala 175:36]
    node _io_v_output_out_T_6982 = mux(_io_v_output_out_T_6972, _io_v_output_out_T_6973, _io_v_output_out_T_6981) @[Valu.scala 174:32]
    node _io_v_output_out_T_6983 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_6984 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_6985 = and(_io_v_output_out_T_6983, _io_v_output_out_T_6984) @[Valu.scala 177:28]
    node _io_v_output_out_T_6986 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_6987 = and(_io_v_output_out_T_6985, _io_v_output_out_T_6986) @[Valu.scala 177:43]
    node _io_v_output_out_T_6988 = asUInt(sew_16_vd_6) @[Valu.scala 177:64]
    node _io_v_output_out_T_6989 = mux(_io_v_output_out_T_6987, _io_v_output_out_T_6988, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_6990 = mux(_io_v_output_out_T_6966, _io_v_output_out_T_6982, _io_v_output_out_T_6989) @[Valu.scala 173:11]
    node io_v_output_out_6_9 = mux(_io_v_output_out_T_6962, _io_v_output_out_T_6963, _io_v_output_out_T_6990) @[Valu.scala 172:11]
    node _io_v_output_out_T_6991 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 172:16]
    node _io_v_output_out_T_6992 = asUInt(sew_16_vd_7) @[Valu.scala 172:33]
    node _io_v_output_out_T_6993 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 173:16]
    node _io_v_output_out_T_6994 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 173:36]
    node _io_v_output_out_T_6995 = and(_io_v_output_out_T_6993, _io_v_output_out_T_6994) @[Valu.scala 173:29]
    node _io_v_output_out_T_6996 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 174:39]
    node _io_v_output_out_T_6997 = bits(io_vs0, 7, 7) @[Valu.scala 174:56]
    node _io_v_output_out_T_6998 = eq(_io_v_output_out_T_6997, UInt<1>("h0")) @[Valu.scala 174:60]
    node _io_v_output_out_T_6999 = and(_io_v_output_out_T_6996, _io_v_output_out_T_6998) @[Valu.scala 174:47]
    node _io_v_output_out_T_7000 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 174:78]
    node _io_v_output_out_T_7001 = and(_io_v_output_out_T_6999, _io_v_output_out_T_7000) @[Valu.scala 174:68]
    node _io_v_output_out_T_7002 = asUInt(sew_16_vd_7) @[Valu.scala 174:92]
    node _io_v_output_out_T_7003 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 175:43]
    node _io_v_output_out_T_7004 = bits(io_vs0, 7, 7) @[Valu.scala 175:60]
    node _io_v_output_out_T_7005 = eq(_io_v_output_out_T_7004, UInt<1>("h0")) @[Valu.scala 175:64]
    node _io_v_output_out_T_7006 = and(_io_v_output_out_T_7003, _io_v_output_out_T_7005) @[Valu.scala 175:51]
    node _io_v_output_out_T_7007 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 175:82]
    node _io_v_output_out_T_7008 = and(_io_v_output_out_T_7006, _io_v_output_out_T_7007) @[Valu.scala 175:72]
    node _io_v_output_out_T_7009 = asUInt(imm_15) @[Valu.scala 175:167]
    node _io_v_output_out_T_7010 = mux(_io_v_output_out_T_7008, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7009) @[Valu.scala 175:36]
    node _io_v_output_out_T_7011 = mux(_io_v_output_out_T_7001, _io_v_output_out_T_7002, _io_v_output_out_T_7010) @[Valu.scala 174:32]
    node _io_v_output_out_T_7012 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 177:20]
    node _io_v_output_out_T_7013 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 177:35]
    node _io_v_output_out_T_7014 = and(_io_v_output_out_T_7012, _io_v_output_out_T_7013) @[Valu.scala 177:28]
    node _io_v_output_out_T_7015 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 177:50]
    node _io_v_output_out_T_7016 = and(_io_v_output_out_T_7014, _io_v_output_out_T_7015) @[Valu.scala 177:43]
    node _io_v_output_out_T_7017 = asUInt(sew_16_vd_7) @[Valu.scala 177:64]
    node _io_v_output_out_T_7018 = mux(_io_v_output_out_T_7016, _io_v_output_out_T_7017, UInt<64>("hffffffffffffffff")) @[Valu.scala 177:12]
    node _io_v_output_out_T_7019 = mux(_io_v_output_out_T_6995, _io_v_output_out_T_7011, _io_v_output_out_T_7018) @[Valu.scala 173:11]
    node io_v_output_out_7_9 = mux(_io_v_output_out_T_6991, _io_v_output_out_T_6992, _io_v_output_out_T_7019) @[Valu.scala 172:11]
    node io_v_output_lo_lo_12 = cat(io_v_output_out_1_19, io_v_output_out_0_19) @[Cat.scala 33:92]
    node io_v_output_lo_hi_12 = cat(io_v_output_out_3_14, io_v_output_out_2_14) @[Cat.scala 33:92]
    node io_v_output_lo_19 = cat(io_v_output_lo_hi_12, io_v_output_lo_lo_12) @[Cat.scala 33:92]
    node io_v_output_hi_lo_12 = cat(io_v_output_out_5_9, io_v_output_out_4_9) @[Cat.scala 33:92]
    node io_v_output_hi_hi_12 = cat(io_v_output_out_7_9, io_v_output_out_6_9) @[Cat.scala 33:92]
    node io_v_output_hi_19 = cat(io_v_output_hi_hi_12, io_v_output_hi_lo_12) @[Cat.scala 33:92]
    node _io_v_output_T_42 = cat(io_v_output_hi_19, io_v_output_lo_19) @[Cat.scala 33:92]
    node _io_v_output_T_43 = asSInt(_io_v_output_T_42) @[Valu.scala 180:24]
    node _GEN_5 = mux(_T_59, _io_v_output_T_43, asSInt(UInt<1>("h0"))) @[Valu.scala 197:13 273:53 275:33]
    node _GEN_6 = mux(_T_58, _io_v_output_T_41, _GEN_5) @[Valu.scala 270:49 272:33]
    node _GEN_7 = mux(_T_57, _io_v_output_T_39, _GEN_6) @[Valu.scala 267:49 269:33]
    node _GEN_8 = mux(_T_56, _io_v_output_T_37, _GEN_7) @[Valu.scala 263:43 265:33]
    node _GEN_9 = mux(_T_55, _io_v_output_T_35, _GEN_8) @[Valu.scala 260:37 261:29]
    node _T_60 = eq(io_aluc, UInt<8>("hb8")) @[Valu.scala 282:28]
    node _T_61 = eq(io_vd_addr, UInt<1>("h0")) @[Valu.scala 283:29]
    node _T_62 = eq(io_sew, UInt<2>("h3")) @[Valu.scala 286:26]
    node _io_v_output_out_T_7020 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7021 = asUInt(sew_64_vd_0) @[Valu.scala 184:33]
    node _io_v_output_out_T_7022 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7023 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7024 = and(_io_v_output_out_T_7022, _io_v_output_out_T_7023) @[Valu.scala 185:29]
    node _io_v_output_out_T_7025 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7026 = bits(io_vs0, 0, 0) @[Valu.scala 186:56]
    node _io_v_output_out_T_7027 = eq(_io_v_output_out_T_7026, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7028 = and(_io_v_output_out_T_7025, _io_v_output_out_T_7027) @[Valu.scala 186:47]
    node _io_v_output_out_T_7029 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7030 = and(_io_v_output_out_T_7028, _io_v_output_out_T_7029) @[Valu.scala 186:68]
    node _io_v_output_out_T_7031 = asUInt(sew_64_vd_0) @[Valu.scala 186:92]
    node _io_v_output_out_T_7032 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7033 = bits(io_vs0, 0, 0) @[Valu.scala 187:60]
    node _io_v_output_out_T_7034 = eq(_io_v_output_out_T_7033, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7035 = and(_io_v_output_out_T_7032, _io_v_output_out_T_7034) @[Valu.scala 187:51]
    node _io_v_output_out_T_7036 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7037 = and(_io_v_output_out_T_7035, _io_v_output_out_T_7036) @[Valu.scala 187:72]
    node _io_v_output_out_T_7038 = asUInt(sew_64_a_0) @[Valu.scala 187:171]
    node _io_v_output_out_T_7039 = mux(_io_v_output_out_T_7037, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7038) @[Valu.scala 187:36]
    node _io_v_output_out_T_7040 = mux(_io_v_output_out_T_7030, _io_v_output_out_T_7031, _io_v_output_out_T_7039) @[Valu.scala 186:32]
    node _io_v_output_out_T_7041 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7042 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7043 = and(_io_v_output_out_T_7041, _io_v_output_out_T_7042) @[Valu.scala 189:28]
    node _io_v_output_out_T_7044 = lt(UInt<1>("h0"), UInt<2>("h2")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7045 = and(_io_v_output_out_T_7043, _io_v_output_out_T_7044) @[Valu.scala 189:43]
    node _io_v_output_out_T_7046 = asUInt(sew_64_vd_0) @[Valu.scala 189:64]
    node _io_v_output_out_T_7047 = mux(_io_v_output_out_T_7045, _io_v_output_out_T_7046, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7048 = mux(_io_v_output_out_T_7024, _io_v_output_out_T_7040, _io_v_output_out_T_7047) @[Valu.scala 185:11]
    node io_v_output_out_0_20 = mux(_io_v_output_out_T_7020, _io_v_output_out_T_7021, _io_v_output_out_T_7048) @[Valu.scala 184:11]
    node _io_v_output_out_T_7049 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7050 = asUInt(sew_64_vd_1) @[Valu.scala 184:33]
    node _io_v_output_out_T_7051 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7052 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7053 = and(_io_v_output_out_T_7051, _io_v_output_out_T_7052) @[Valu.scala 185:29]
    node _io_v_output_out_T_7054 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7055 = bits(io_vs0, 1, 1) @[Valu.scala 186:56]
    node _io_v_output_out_T_7056 = eq(_io_v_output_out_T_7055, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7057 = and(_io_v_output_out_T_7054, _io_v_output_out_T_7056) @[Valu.scala 186:47]
    node _io_v_output_out_T_7058 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7059 = and(_io_v_output_out_T_7057, _io_v_output_out_T_7058) @[Valu.scala 186:68]
    node _io_v_output_out_T_7060 = asUInt(sew_64_vd_1) @[Valu.scala 186:92]
    node _io_v_output_out_T_7061 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7062 = bits(io_vs0, 1, 1) @[Valu.scala 187:60]
    node _io_v_output_out_T_7063 = eq(_io_v_output_out_T_7062, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7064 = and(_io_v_output_out_T_7061, _io_v_output_out_T_7063) @[Valu.scala 187:51]
    node _io_v_output_out_T_7065 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7066 = and(_io_v_output_out_T_7064, _io_v_output_out_T_7065) @[Valu.scala 187:72]
    node _io_v_output_out_T_7067 = asUInt(sew_64_a_1) @[Valu.scala 187:171]
    node _io_v_output_out_T_7068 = mux(_io_v_output_out_T_7066, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7067) @[Valu.scala 187:36]
    node _io_v_output_out_T_7069 = mux(_io_v_output_out_T_7059, _io_v_output_out_T_7060, _io_v_output_out_T_7068) @[Valu.scala 186:32]
    node _io_v_output_out_T_7070 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7071 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7072 = and(_io_v_output_out_T_7070, _io_v_output_out_T_7071) @[Valu.scala 189:28]
    node _io_v_output_out_T_7073 = lt(UInt<1>("h1"), UInt<2>("h2")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7074 = and(_io_v_output_out_T_7072, _io_v_output_out_T_7073) @[Valu.scala 189:43]
    node _io_v_output_out_T_7075 = asUInt(sew_64_vd_1) @[Valu.scala 189:64]
    node _io_v_output_out_T_7076 = mux(_io_v_output_out_T_7074, _io_v_output_out_T_7075, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7077 = mux(_io_v_output_out_T_7053, _io_v_output_out_T_7069, _io_v_output_out_T_7076) @[Valu.scala 185:11]
    node io_v_output_out_1_20 = mux(_io_v_output_out_T_7049, _io_v_output_out_T_7050, _io_v_output_out_T_7077) @[Valu.scala 184:11]
    node _io_v_output_T_44 = cat(io_v_output_out_1_20, io_v_output_out_0_20) @[Cat.scala 33:92]
    node _io_v_output_T_45 = asSInt(_io_v_output_T_44) @[Valu.scala 192:24]
    node _T_63 = eq(io_sew, UInt<2>("h2")) @[Valu.scala 289:27]
    node _io_v_output_out_T_7078 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7079 = asUInt(sew_32_vd_0) @[Valu.scala 184:33]
    node _io_v_output_out_T_7080 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7081 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7082 = and(_io_v_output_out_T_7080, _io_v_output_out_T_7081) @[Valu.scala 185:29]
    node _io_v_output_out_T_7083 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7084 = bits(io_vs0, 0, 0) @[Valu.scala 186:56]
    node _io_v_output_out_T_7085 = eq(_io_v_output_out_T_7084, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7086 = and(_io_v_output_out_T_7083, _io_v_output_out_T_7085) @[Valu.scala 186:47]
    node _io_v_output_out_T_7087 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7088 = and(_io_v_output_out_T_7086, _io_v_output_out_T_7087) @[Valu.scala 186:68]
    node _io_v_output_out_T_7089 = asUInt(sew_32_vd_0) @[Valu.scala 186:92]
    node _io_v_output_out_T_7090 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7091 = bits(io_vs0, 0, 0) @[Valu.scala 187:60]
    node _io_v_output_out_T_7092 = eq(_io_v_output_out_T_7091, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7093 = and(_io_v_output_out_T_7090, _io_v_output_out_T_7092) @[Valu.scala 187:51]
    node _io_v_output_out_T_7094 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7095 = and(_io_v_output_out_T_7093, _io_v_output_out_T_7094) @[Valu.scala 187:72]
    node _io_v_output_out_T_7096 = asUInt(sew_32_a_0) @[Valu.scala 187:171]
    node _io_v_output_out_T_7097 = mux(_io_v_output_out_T_7095, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7096) @[Valu.scala 187:36]
    node _io_v_output_out_T_7098 = mux(_io_v_output_out_T_7088, _io_v_output_out_T_7089, _io_v_output_out_T_7097) @[Valu.scala 186:32]
    node _io_v_output_out_T_7099 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7100 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7101 = and(_io_v_output_out_T_7099, _io_v_output_out_T_7100) @[Valu.scala 189:28]
    node _io_v_output_out_T_7102 = lt(UInt<1>("h0"), UInt<3>("h4")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7103 = and(_io_v_output_out_T_7101, _io_v_output_out_T_7102) @[Valu.scala 189:43]
    node _io_v_output_out_T_7104 = asUInt(sew_32_vd_0) @[Valu.scala 189:64]
    node _io_v_output_out_T_7105 = mux(_io_v_output_out_T_7103, _io_v_output_out_T_7104, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7106 = mux(_io_v_output_out_T_7082, _io_v_output_out_T_7098, _io_v_output_out_T_7105) @[Valu.scala 185:11]
    node io_v_output_out_0_21 = mux(_io_v_output_out_T_7078, _io_v_output_out_T_7079, _io_v_output_out_T_7106) @[Valu.scala 184:11]
    node _io_v_output_out_T_7107 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7108 = asUInt(sew_32_vd_1) @[Valu.scala 184:33]
    node _io_v_output_out_T_7109 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7110 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7111 = and(_io_v_output_out_T_7109, _io_v_output_out_T_7110) @[Valu.scala 185:29]
    node _io_v_output_out_T_7112 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7113 = bits(io_vs0, 1, 1) @[Valu.scala 186:56]
    node _io_v_output_out_T_7114 = eq(_io_v_output_out_T_7113, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7115 = and(_io_v_output_out_T_7112, _io_v_output_out_T_7114) @[Valu.scala 186:47]
    node _io_v_output_out_T_7116 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7117 = and(_io_v_output_out_T_7115, _io_v_output_out_T_7116) @[Valu.scala 186:68]
    node _io_v_output_out_T_7118 = asUInt(sew_32_vd_1) @[Valu.scala 186:92]
    node _io_v_output_out_T_7119 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7120 = bits(io_vs0, 1, 1) @[Valu.scala 187:60]
    node _io_v_output_out_T_7121 = eq(_io_v_output_out_T_7120, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7122 = and(_io_v_output_out_T_7119, _io_v_output_out_T_7121) @[Valu.scala 187:51]
    node _io_v_output_out_T_7123 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7124 = and(_io_v_output_out_T_7122, _io_v_output_out_T_7123) @[Valu.scala 187:72]
    node _io_v_output_out_T_7125 = asUInt(sew_32_a_1) @[Valu.scala 187:171]
    node _io_v_output_out_T_7126 = mux(_io_v_output_out_T_7124, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7125) @[Valu.scala 187:36]
    node _io_v_output_out_T_7127 = mux(_io_v_output_out_T_7117, _io_v_output_out_T_7118, _io_v_output_out_T_7126) @[Valu.scala 186:32]
    node _io_v_output_out_T_7128 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7129 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7130 = and(_io_v_output_out_T_7128, _io_v_output_out_T_7129) @[Valu.scala 189:28]
    node _io_v_output_out_T_7131 = lt(UInt<1>("h1"), UInt<3>("h4")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7132 = and(_io_v_output_out_T_7130, _io_v_output_out_T_7131) @[Valu.scala 189:43]
    node _io_v_output_out_T_7133 = asUInt(sew_32_vd_1) @[Valu.scala 189:64]
    node _io_v_output_out_T_7134 = mux(_io_v_output_out_T_7132, _io_v_output_out_T_7133, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7135 = mux(_io_v_output_out_T_7111, _io_v_output_out_T_7127, _io_v_output_out_T_7134) @[Valu.scala 185:11]
    node io_v_output_out_1_21 = mux(_io_v_output_out_T_7107, _io_v_output_out_T_7108, _io_v_output_out_T_7135) @[Valu.scala 184:11]
    node _io_v_output_out_T_7136 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7137 = asUInt(sew_32_vd_2) @[Valu.scala 184:33]
    node _io_v_output_out_T_7138 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7139 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7140 = and(_io_v_output_out_T_7138, _io_v_output_out_T_7139) @[Valu.scala 185:29]
    node _io_v_output_out_T_7141 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7142 = bits(io_vs0, 2, 2) @[Valu.scala 186:56]
    node _io_v_output_out_T_7143 = eq(_io_v_output_out_T_7142, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7144 = and(_io_v_output_out_T_7141, _io_v_output_out_T_7143) @[Valu.scala 186:47]
    node _io_v_output_out_T_7145 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7146 = and(_io_v_output_out_T_7144, _io_v_output_out_T_7145) @[Valu.scala 186:68]
    node _io_v_output_out_T_7147 = asUInt(sew_32_vd_2) @[Valu.scala 186:92]
    node _io_v_output_out_T_7148 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7149 = bits(io_vs0, 2, 2) @[Valu.scala 187:60]
    node _io_v_output_out_T_7150 = eq(_io_v_output_out_T_7149, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7151 = and(_io_v_output_out_T_7148, _io_v_output_out_T_7150) @[Valu.scala 187:51]
    node _io_v_output_out_T_7152 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7153 = and(_io_v_output_out_T_7151, _io_v_output_out_T_7152) @[Valu.scala 187:72]
    node _io_v_output_out_T_7154 = asUInt(sew_32_a_2) @[Valu.scala 187:171]
    node _io_v_output_out_T_7155 = mux(_io_v_output_out_T_7153, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7154) @[Valu.scala 187:36]
    node _io_v_output_out_T_7156 = mux(_io_v_output_out_T_7146, _io_v_output_out_T_7147, _io_v_output_out_T_7155) @[Valu.scala 186:32]
    node _io_v_output_out_T_7157 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7158 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7159 = and(_io_v_output_out_T_7157, _io_v_output_out_T_7158) @[Valu.scala 189:28]
    node _io_v_output_out_T_7160 = lt(UInt<2>("h2"), UInt<3>("h4")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7161 = and(_io_v_output_out_T_7159, _io_v_output_out_T_7160) @[Valu.scala 189:43]
    node _io_v_output_out_T_7162 = asUInt(sew_32_vd_2) @[Valu.scala 189:64]
    node _io_v_output_out_T_7163 = mux(_io_v_output_out_T_7161, _io_v_output_out_T_7162, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7164 = mux(_io_v_output_out_T_7140, _io_v_output_out_T_7156, _io_v_output_out_T_7163) @[Valu.scala 185:11]
    node io_v_output_out_2_15 = mux(_io_v_output_out_T_7136, _io_v_output_out_T_7137, _io_v_output_out_T_7164) @[Valu.scala 184:11]
    node _io_v_output_out_T_7165 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7166 = asUInt(sew_32_vd_3) @[Valu.scala 184:33]
    node _io_v_output_out_T_7167 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7168 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7169 = and(_io_v_output_out_T_7167, _io_v_output_out_T_7168) @[Valu.scala 185:29]
    node _io_v_output_out_T_7170 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7171 = bits(io_vs0, 3, 3) @[Valu.scala 186:56]
    node _io_v_output_out_T_7172 = eq(_io_v_output_out_T_7171, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7173 = and(_io_v_output_out_T_7170, _io_v_output_out_T_7172) @[Valu.scala 186:47]
    node _io_v_output_out_T_7174 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7175 = and(_io_v_output_out_T_7173, _io_v_output_out_T_7174) @[Valu.scala 186:68]
    node _io_v_output_out_T_7176 = asUInt(sew_32_vd_3) @[Valu.scala 186:92]
    node _io_v_output_out_T_7177 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7178 = bits(io_vs0, 3, 3) @[Valu.scala 187:60]
    node _io_v_output_out_T_7179 = eq(_io_v_output_out_T_7178, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7180 = and(_io_v_output_out_T_7177, _io_v_output_out_T_7179) @[Valu.scala 187:51]
    node _io_v_output_out_T_7181 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7182 = and(_io_v_output_out_T_7180, _io_v_output_out_T_7181) @[Valu.scala 187:72]
    node _io_v_output_out_T_7183 = asUInt(sew_32_a_3) @[Valu.scala 187:171]
    node _io_v_output_out_T_7184 = mux(_io_v_output_out_T_7182, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7183) @[Valu.scala 187:36]
    node _io_v_output_out_T_7185 = mux(_io_v_output_out_T_7175, _io_v_output_out_T_7176, _io_v_output_out_T_7184) @[Valu.scala 186:32]
    node _io_v_output_out_T_7186 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7187 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7188 = and(_io_v_output_out_T_7186, _io_v_output_out_T_7187) @[Valu.scala 189:28]
    node _io_v_output_out_T_7189 = lt(UInt<2>("h3"), UInt<3>("h4")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7190 = and(_io_v_output_out_T_7188, _io_v_output_out_T_7189) @[Valu.scala 189:43]
    node _io_v_output_out_T_7191 = asUInt(sew_32_vd_3) @[Valu.scala 189:64]
    node _io_v_output_out_T_7192 = mux(_io_v_output_out_T_7190, _io_v_output_out_T_7191, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7193 = mux(_io_v_output_out_T_7169, _io_v_output_out_T_7185, _io_v_output_out_T_7192) @[Valu.scala 185:11]
    node io_v_output_out_3_15 = mux(_io_v_output_out_T_7165, _io_v_output_out_T_7166, _io_v_output_out_T_7193) @[Valu.scala 184:11]
    node io_v_output_lo_20 = cat(io_v_output_out_1_21, io_v_output_out_0_21) @[Cat.scala 33:92]
    node io_v_output_hi_20 = cat(io_v_output_out_3_15, io_v_output_out_2_15) @[Cat.scala 33:92]
    node _io_v_output_T_46 = cat(io_v_output_hi_20, io_v_output_lo_20) @[Cat.scala 33:92]
    node _io_v_output_T_47 = asSInt(_io_v_output_T_46) @[Valu.scala 192:24]
    node _T_64 = eq(io_sew, UInt<1>("h0")) @[Valu.scala 292:27]
    node _io_v_output_out_T_7194 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7195 = asUInt(sew_8_vd_0) @[Valu.scala 184:33]
    node _io_v_output_out_T_7196 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7197 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7198 = and(_io_v_output_out_T_7196, _io_v_output_out_T_7197) @[Valu.scala 185:29]
    node _io_v_output_out_T_7199 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7200 = bits(io_vs0, 0, 0) @[Valu.scala 186:56]
    node _io_v_output_out_T_7201 = eq(_io_v_output_out_T_7200, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7202 = and(_io_v_output_out_T_7199, _io_v_output_out_T_7201) @[Valu.scala 186:47]
    node _io_v_output_out_T_7203 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7204 = and(_io_v_output_out_T_7202, _io_v_output_out_T_7203) @[Valu.scala 186:68]
    node _io_v_output_out_T_7205 = asUInt(sew_8_vd_0) @[Valu.scala 186:92]
    node _io_v_output_out_T_7206 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7207 = bits(io_vs0, 0, 0) @[Valu.scala 187:60]
    node _io_v_output_out_T_7208 = eq(_io_v_output_out_T_7207, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7209 = and(_io_v_output_out_T_7206, _io_v_output_out_T_7208) @[Valu.scala 187:51]
    node _io_v_output_out_T_7210 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7211 = and(_io_v_output_out_T_7209, _io_v_output_out_T_7210) @[Valu.scala 187:72]
    node _io_v_output_out_T_7212 = asUInt(sew_8_a_0) @[Valu.scala 187:171]
    node _io_v_output_out_T_7213 = mux(_io_v_output_out_T_7211, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7212) @[Valu.scala 187:36]
    node _io_v_output_out_T_7214 = mux(_io_v_output_out_T_7204, _io_v_output_out_T_7205, _io_v_output_out_T_7213) @[Valu.scala 186:32]
    node _io_v_output_out_T_7215 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7216 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7217 = and(_io_v_output_out_T_7215, _io_v_output_out_T_7216) @[Valu.scala 189:28]
    node _io_v_output_out_T_7218 = lt(UInt<1>("h0"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7219 = and(_io_v_output_out_T_7217, _io_v_output_out_T_7218) @[Valu.scala 189:43]
    node _io_v_output_out_T_7220 = asUInt(sew_8_vd_0) @[Valu.scala 189:64]
    node _io_v_output_out_T_7221 = mux(_io_v_output_out_T_7219, _io_v_output_out_T_7220, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7222 = mux(_io_v_output_out_T_7198, _io_v_output_out_T_7214, _io_v_output_out_T_7221) @[Valu.scala 185:11]
    node io_v_output_out_0_22 = mux(_io_v_output_out_T_7194, _io_v_output_out_T_7195, _io_v_output_out_T_7222) @[Valu.scala 184:11]
    node _io_v_output_out_T_7223 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7224 = asUInt(sew_8_vd_1) @[Valu.scala 184:33]
    node _io_v_output_out_T_7225 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7226 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7227 = and(_io_v_output_out_T_7225, _io_v_output_out_T_7226) @[Valu.scala 185:29]
    node _io_v_output_out_T_7228 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7229 = bits(io_vs0, 1, 1) @[Valu.scala 186:56]
    node _io_v_output_out_T_7230 = eq(_io_v_output_out_T_7229, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7231 = and(_io_v_output_out_T_7228, _io_v_output_out_T_7230) @[Valu.scala 186:47]
    node _io_v_output_out_T_7232 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7233 = and(_io_v_output_out_T_7231, _io_v_output_out_T_7232) @[Valu.scala 186:68]
    node _io_v_output_out_T_7234 = asUInt(sew_8_vd_1) @[Valu.scala 186:92]
    node _io_v_output_out_T_7235 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7236 = bits(io_vs0, 1, 1) @[Valu.scala 187:60]
    node _io_v_output_out_T_7237 = eq(_io_v_output_out_T_7236, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7238 = and(_io_v_output_out_T_7235, _io_v_output_out_T_7237) @[Valu.scala 187:51]
    node _io_v_output_out_T_7239 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7240 = and(_io_v_output_out_T_7238, _io_v_output_out_T_7239) @[Valu.scala 187:72]
    node _io_v_output_out_T_7241 = asUInt(sew_8_a_1) @[Valu.scala 187:171]
    node _io_v_output_out_T_7242 = mux(_io_v_output_out_T_7240, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7241) @[Valu.scala 187:36]
    node _io_v_output_out_T_7243 = mux(_io_v_output_out_T_7233, _io_v_output_out_T_7234, _io_v_output_out_T_7242) @[Valu.scala 186:32]
    node _io_v_output_out_T_7244 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7245 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7246 = and(_io_v_output_out_T_7244, _io_v_output_out_T_7245) @[Valu.scala 189:28]
    node _io_v_output_out_T_7247 = lt(UInt<1>("h1"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7248 = and(_io_v_output_out_T_7246, _io_v_output_out_T_7247) @[Valu.scala 189:43]
    node _io_v_output_out_T_7249 = asUInt(sew_8_vd_1) @[Valu.scala 189:64]
    node _io_v_output_out_T_7250 = mux(_io_v_output_out_T_7248, _io_v_output_out_T_7249, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7251 = mux(_io_v_output_out_T_7227, _io_v_output_out_T_7243, _io_v_output_out_T_7250) @[Valu.scala 185:11]
    node io_v_output_out_1_22 = mux(_io_v_output_out_T_7223, _io_v_output_out_T_7224, _io_v_output_out_T_7251) @[Valu.scala 184:11]
    node _io_v_output_out_T_7252 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7253 = asUInt(sew_8_vd_2) @[Valu.scala 184:33]
    node _io_v_output_out_T_7254 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7255 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7256 = and(_io_v_output_out_T_7254, _io_v_output_out_T_7255) @[Valu.scala 185:29]
    node _io_v_output_out_T_7257 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7258 = bits(io_vs0, 2, 2) @[Valu.scala 186:56]
    node _io_v_output_out_T_7259 = eq(_io_v_output_out_T_7258, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7260 = and(_io_v_output_out_T_7257, _io_v_output_out_T_7259) @[Valu.scala 186:47]
    node _io_v_output_out_T_7261 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7262 = and(_io_v_output_out_T_7260, _io_v_output_out_T_7261) @[Valu.scala 186:68]
    node _io_v_output_out_T_7263 = asUInt(sew_8_vd_2) @[Valu.scala 186:92]
    node _io_v_output_out_T_7264 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7265 = bits(io_vs0, 2, 2) @[Valu.scala 187:60]
    node _io_v_output_out_T_7266 = eq(_io_v_output_out_T_7265, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7267 = and(_io_v_output_out_T_7264, _io_v_output_out_T_7266) @[Valu.scala 187:51]
    node _io_v_output_out_T_7268 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7269 = and(_io_v_output_out_T_7267, _io_v_output_out_T_7268) @[Valu.scala 187:72]
    node _io_v_output_out_T_7270 = asUInt(sew_8_a_2) @[Valu.scala 187:171]
    node _io_v_output_out_T_7271 = mux(_io_v_output_out_T_7269, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7270) @[Valu.scala 187:36]
    node _io_v_output_out_T_7272 = mux(_io_v_output_out_T_7262, _io_v_output_out_T_7263, _io_v_output_out_T_7271) @[Valu.scala 186:32]
    node _io_v_output_out_T_7273 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7274 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7275 = and(_io_v_output_out_T_7273, _io_v_output_out_T_7274) @[Valu.scala 189:28]
    node _io_v_output_out_T_7276 = lt(UInt<2>("h2"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7277 = and(_io_v_output_out_T_7275, _io_v_output_out_T_7276) @[Valu.scala 189:43]
    node _io_v_output_out_T_7278 = asUInt(sew_8_vd_2) @[Valu.scala 189:64]
    node _io_v_output_out_T_7279 = mux(_io_v_output_out_T_7277, _io_v_output_out_T_7278, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7280 = mux(_io_v_output_out_T_7256, _io_v_output_out_T_7272, _io_v_output_out_T_7279) @[Valu.scala 185:11]
    node io_v_output_out_2_16 = mux(_io_v_output_out_T_7252, _io_v_output_out_T_7253, _io_v_output_out_T_7280) @[Valu.scala 184:11]
    node _io_v_output_out_T_7281 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7282 = asUInt(sew_8_vd_3) @[Valu.scala 184:33]
    node _io_v_output_out_T_7283 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7284 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7285 = and(_io_v_output_out_T_7283, _io_v_output_out_T_7284) @[Valu.scala 185:29]
    node _io_v_output_out_T_7286 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7287 = bits(io_vs0, 3, 3) @[Valu.scala 186:56]
    node _io_v_output_out_T_7288 = eq(_io_v_output_out_T_7287, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7289 = and(_io_v_output_out_T_7286, _io_v_output_out_T_7288) @[Valu.scala 186:47]
    node _io_v_output_out_T_7290 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7291 = and(_io_v_output_out_T_7289, _io_v_output_out_T_7290) @[Valu.scala 186:68]
    node _io_v_output_out_T_7292 = asUInt(sew_8_vd_3) @[Valu.scala 186:92]
    node _io_v_output_out_T_7293 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7294 = bits(io_vs0, 3, 3) @[Valu.scala 187:60]
    node _io_v_output_out_T_7295 = eq(_io_v_output_out_T_7294, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7296 = and(_io_v_output_out_T_7293, _io_v_output_out_T_7295) @[Valu.scala 187:51]
    node _io_v_output_out_T_7297 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7298 = and(_io_v_output_out_T_7296, _io_v_output_out_T_7297) @[Valu.scala 187:72]
    node _io_v_output_out_T_7299 = asUInt(sew_8_a_3) @[Valu.scala 187:171]
    node _io_v_output_out_T_7300 = mux(_io_v_output_out_T_7298, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7299) @[Valu.scala 187:36]
    node _io_v_output_out_T_7301 = mux(_io_v_output_out_T_7291, _io_v_output_out_T_7292, _io_v_output_out_T_7300) @[Valu.scala 186:32]
    node _io_v_output_out_T_7302 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7303 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7304 = and(_io_v_output_out_T_7302, _io_v_output_out_T_7303) @[Valu.scala 189:28]
    node _io_v_output_out_T_7305 = lt(UInt<2>("h3"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7306 = and(_io_v_output_out_T_7304, _io_v_output_out_T_7305) @[Valu.scala 189:43]
    node _io_v_output_out_T_7307 = asUInt(sew_8_vd_3) @[Valu.scala 189:64]
    node _io_v_output_out_T_7308 = mux(_io_v_output_out_T_7306, _io_v_output_out_T_7307, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7309 = mux(_io_v_output_out_T_7285, _io_v_output_out_T_7301, _io_v_output_out_T_7308) @[Valu.scala 185:11]
    node io_v_output_out_3_16 = mux(_io_v_output_out_T_7281, _io_v_output_out_T_7282, _io_v_output_out_T_7309) @[Valu.scala 184:11]
    node _io_v_output_out_T_7310 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7311 = asUInt(sew_8_vd_4) @[Valu.scala 184:33]
    node _io_v_output_out_T_7312 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7313 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7314 = and(_io_v_output_out_T_7312, _io_v_output_out_T_7313) @[Valu.scala 185:29]
    node _io_v_output_out_T_7315 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7316 = bits(io_vs0, 4, 4) @[Valu.scala 186:56]
    node _io_v_output_out_T_7317 = eq(_io_v_output_out_T_7316, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7318 = and(_io_v_output_out_T_7315, _io_v_output_out_T_7317) @[Valu.scala 186:47]
    node _io_v_output_out_T_7319 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7320 = and(_io_v_output_out_T_7318, _io_v_output_out_T_7319) @[Valu.scala 186:68]
    node _io_v_output_out_T_7321 = asUInt(sew_8_vd_4) @[Valu.scala 186:92]
    node _io_v_output_out_T_7322 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7323 = bits(io_vs0, 4, 4) @[Valu.scala 187:60]
    node _io_v_output_out_T_7324 = eq(_io_v_output_out_T_7323, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7325 = and(_io_v_output_out_T_7322, _io_v_output_out_T_7324) @[Valu.scala 187:51]
    node _io_v_output_out_T_7326 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7327 = and(_io_v_output_out_T_7325, _io_v_output_out_T_7326) @[Valu.scala 187:72]
    node _io_v_output_out_T_7328 = asUInt(sew_8_a_4) @[Valu.scala 187:171]
    node _io_v_output_out_T_7329 = mux(_io_v_output_out_T_7327, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7328) @[Valu.scala 187:36]
    node _io_v_output_out_T_7330 = mux(_io_v_output_out_T_7320, _io_v_output_out_T_7321, _io_v_output_out_T_7329) @[Valu.scala 186:32]
    node _io_v_output_out_T_7331 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7332 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7333 = and(_io_v_output_out_T_7331, _io_v_output_out_T_7332) @[Valu.scala 189:28]
    node _io_v_output_out_T_7334 = lt(UInt<3>("h4"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7335 = and(_io_v_output_out_T_7333, _io_v_output_out_T_7334) @[Valu.scala 189:43]
    node _io_v_output_out_T_7336 = asUInt(sew_8_vd_4) @[Valu.scala 189:64]
    node _io_v_output_out_T_7337 = mux(_io_v_output_out_T_7335, _io_v_output_out_T_7336, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7338 = mux(_io_v_output_out_T_7314, _io_v_output_out_T_7330, _io_v_output_out_T_7337) @[Valu.scala 185:11]
    node io_v_output_out_4_10 = mux(_io_v_output_out_T_7310, _io_v_output_out_T_7311, _io_v_output_out_T_7338) @[Valu.scala 184:11]
    node _io_v_output_out_T_7339 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7340 = asUInt(sew_8_vd_5) @[Valu.scala 184:33]
    node _io_v_output_out_T_7341 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7342 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7343 = and(_io_v_output_out_T_7341, _io_v_output_out_T_7342) @[Valu.scala 185:29]
    node _io_v_output_out_T_7344 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7345 = bits(io_vs0, 5, 5) @[Valu.scala 186:56]
    node _io_v_output_out_T_7346 = eq(_io_v_output_out_T_7345, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7347 = and(_io_v_output_out_T_7344, _io_v_output_out_T_7346) @[Valu.scala 186:47]
    node _io_v_output_out_T_7348 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7349 = and(_io_v_output_out_T_7347, _io_v_output_out_T_7348) @[Valu.scala 186:68]
    node _io_v_output_out_T_7350 = asUInt(sew_8_vd_5) @[Valu.scala 186:92]
    node _io_v_output_out_T_7351 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7352 = bits(io_vs0, 5, 5) @[Valu.scala 187:60]
    node _io_v_output_out_T_7353 = eq(_io_v_output_out_T_7352, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7354 = and(_io_v_output_out_T_7351, _io_v_output_out_T_7353) @[Valu.scala 187:51]
    node _io_v_output_out_T_7355 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7356 = and(_io_v_output_out_T_7354, _io_v_output_out_T_7355) @[Valu.scala 187:72]
    node _io_v_output_out_T_7357 = asUInt(sew_8_a_5) @[Valu.scala 187:171]
    node _io_v_output_out_T_7358 = mux(_io_v_output_out_T_7356, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7357) @[Valu.scala 187:36]
    node _io_v_output_out_T_7359 = mux(_io_v_output_out_T_7349, _io_v_output_out_T_7350, _io_v_output_out_T_7358) @[Valu.scala 186:32]
    node _io_v_output_out_T_7360 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7361 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7362 = and(_io_v_output_out_T_7360, _io_v_output_out_T_7361) @[Valu.scala 189:28]
    node _io_v_output_out_T_7363 = lt(UInt<3>("h5"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7364 = and(_io_v_output_out_T_7362, _io_v_output_out_T_7363) @[Valu.scala 189:43]
    node _io_v_output_out_T_7365 = asUInt(sew_8_vd_5) @[Valu.scala 189:64]
    node _io_v_output_out_T_7366 = mux(_io_v_output_out_T_7364, _io_v_output_out_T_7365, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7367 = mux(_io_v_output_out_T_7343, _io_v_output_out_T_7359, _io_v_output_out_T_7366) @[Valu.scala 185:11]
    node io_v_output_out_5_10 = mux(_io_v_output_out_T_7339, _io_v_output_out_T_7340, _io_v_output_out_T_7367) @[Valu.scala 184:11]
    node _io_v_output_out_T_7368 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7369 = asUInt(sew_8_vd_6) @[Valu.scala 184:33]
    node _io_v_output_out_T_7370 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7371 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7372 = and(_io_v_output_out_T_7370, _io_v_output_out_T_7371) @[Valu.scala 185:29]
    node _io_v_output_out_T_7373 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7374 = bits(io_vs0, 6, 6) @[Valu.scala 186:56]
    node _io_v_output_out_T_7375 = eq(_io_v_output_out_T_7374, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7376 = and(_io_v_output_out_T_7373, _io_v_output_out_T_7375) @[Valu.scala 186:47]
    node _io_v_output_out_T_7377 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7378 = and(_io_v_output_out_T_7376, _io_v_output_out_T_7377) @[Valu.scala 186:68]
    node _io_v_output_out_T_7379 = asUInt(sew_8_vd_6) @[Valu.scala 186:92]
    node _io_v_output_out_T_7380 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7381 = bits(io_vs0, 6, 6) @[Valu.scala 187:60]
    node _io_v_output_out_T_7382 = eq(_io_v_output_out_T_7381, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7383 = and(_io_v_output_out_T_7380, _io_v_output_out_T_7382) @[Valu.scala 187:51]
    node _io_v_output_out_T_7384 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7385 = and(_io_v_output_out_T_7383, _io_v_output_out_T_7384) @[Valu.scala 187:72]
    node _io_v_output_out_T_7386 = asUInt(sew_8_a_6) @[Valu.scala 187:171]
    node _io_v_output_out_T_7387 = mux(_io_v_output_out_T_7385, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7386) @[Valu.scala 187:36]
    node _io_v_output_out_T_7388 = mux(_io_v_output_out_T_7378, _io_v_output_out_T_7379, _io_v_output_out_T_7387) @[Valu.scala 186:32]
    node _io_v_output_out_T_7389 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7390 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7391 = and(_io_v_output_out_T_7389, _io_v_output_out_T_7390) @[Valu.scala 189:28]
    node _io_v_output_out_T_7392 = lt(UInt<3>("h6"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7393 = and(_io_v_output_out_T_7391, _io_v_output_out_T_7392) @[Valu.scala 189:43]
    node _io_v_output_out_T_7394 = asUInt(sew_8_vd_6) @[Valu.scala 189:64]
    node _io_v_output_out_T_7395 = mux(_io_v_output_out_T_7393, _io_v_output_out_T_7394, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7396 = mux(_io_v_output_out_T_7372, _io_v_output_out_T_7388, _io_v_output_out_T_7395) @[Valu.scala 185:11]
    node io_v_output_out_6_10 = mux(_io_v_output_out_T_7368, _io_v_output_out_T_7369, _io_v_output_out_T_7396) @[Valu.scala 184:11]
    node _io_v_output_out_T_7397 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7398 = asUInt(sew_8_vd_7) @[Valu.scala 184:33]
    node _io_v_output_out_T_7399 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7400 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7401 = and(_io_v_output_out_T_7399, _io_v_output_out_T_7400) @[Valu.scala 185:29]
    node _io_v_output_out_T_7402 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7403 = bits(io_vs0, 7, 7) @[Valu.scala 186:56]
    node _io_v_output_out_T_7404 = eq(_io_v_output_out_T_7403, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7405 = and(_io_v_output_out_T_7402, _io_v_output_out_T_7404) @[Valu.scala 186:47]
    node _io_v_output_out_T_7406 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7407 = and(_io_v_output_out_T_7405, _io_v_output_out_T_7406) @[Valu.scala 186:68]
    node _io_v_output_out_T_7408 = asUInt(sew_8_vd_7) @[Valu.scala 186:92]
    node _io_v_output_out_T_7409 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7410 = bits(io_vs0, 7, 7) @[Valu.scala 187:60]
    node _io_v_output_out_T_7411 = eq(_io_v_output_out_T_7410, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7412 = and(_io_v_output_out_T_7409, _io_v_output_out_T_7411) @[Valu.scala 187:51]
    node _io_v_output_out_T_7413 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7414 = and(_io_v_output_out_T_7412, _io_v_output_out_T_7413) @[Valu.scala 187:72]
    node _io_v_output_out_T_7415 = asUInt(sew_8_a_7) @[Valu.scala 187:171]
    node _io_v_output_out_T_7416 = mux(_io_v_output_out_T_7414, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7415) @[Valu.scala 187:36]
    node _io_v_output_out_T_7417 = mux(_io_v_output_out_T_7407, _io_v_output_out_T_7408, _io_v_output_out_T_7416) @[Valu.scala 186:32]
    node _io_v_output_out_T_7418 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7419 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7420 = and(_io_v_output_out_T_7418, _io_v_output_out_T_7419) @[Valu.scala 189:28]
    node _io_v_output_out_T_7421 = lt(UInt<3>("h7"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7422 = and(_io_v_output_out_T_7420, _io_v_output_out_T_7421) @[Valu.scala 189:43]
    node _io_v_output_out_T_7423 = asUInt(sew_8_vd_7) @[Valu.scala 189:64]
    node _io_v_output_out_T_7424 = mux(_io_v_output_out_T_7422, _io_v_output_out_T_7423, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7425 = mux(_io_v_output_out_T_7401, _io_v_output_out_T_7417, _io_v_output_out_T_7424) @[Valu.scala 185:11]
    node io_v_output_out_7_10 = mux(_io_v_output_out_T_7397, _io_v_output_out_T_7398, _io_v_output_out_T_7425) @[Valu.scala 184:11]
    node _io_v_output_out_T_7426 = lt(UInt<4>("h8"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7427 = asUInt(sew_8_vd_8) @[Valu.scala 184:33]
    node _io_v_output_out_T_7428 = geq(UInt<4>("h8"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7429 = lt(UInt<4>("h8"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7430 = and(_io_v_output_out_T_7428, _io_v_output_out_T_7429) @[Valu.scala 185:29]
    node _io_v_output_out_T_7431 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7432 = bits(io_vs0, 8, 8) @[Valu.scala 186:56]
    node _io_v_output_out_T_7433 = eq(_io_v_output_out_T_7432, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7434 = and(_io_v_output_out_T_7431, _io_v_output_out_T_7433) @[Valu.scala 186:47]
    node _io_v_output_out_T_7435 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7436 = and(_io_v_output_out_T_7434, _io_v_output_out_T_7435) @[Valu.scala 186:68]
    node _io_v_output_out_T_7437 = asUInt(sew_8_vd_8) @[Valu.scala 186:92]
    node _io_v_output_out_T_7438 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7439 = bits(io_vs0, 8, 8) @[Valu.scala 187:60]
    node _io_v_output_out_T_7440 = eq(_io_v_output_out_T_7439, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7441 = and(_io_v_output_out_T_7438, _io_v_output_out_T_7440) @[Valu.scala 187:51]
    node _io_v_output_out_T_7442 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7443 = and(_io_v_output_out_T_7441, _io_v_output_out_T_7442) @[Valu.scala 187:72]
    node _io_v_output_out_T_7444 = asUInt(sew_8_a_8) @[Valu.scala 187:171]
    node _io_v_output_out_T_7445 = mux(_io_v_output_out_T_7443, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7444) @[Valu.scala 187:36]
    node _io_v_output_out_T_7446 = mux(_io_v_output_out_T_7436, _io_v_output_out_T_7437, _io_v_output_out_T_7445) @[Valu.scala 186:32]
    node _io_v_output_out_T_7447 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7448 = gt(UInt<4>("h8"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7449 = and(_io_v_output_out_T_7447, _io_v_output_out_T_7448) @[Valu.scala 189:28]
    node _io_v_output_out_T_7450 = lt(UInt<4>("h8"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7451 = and(_io_v_output_out_T_7449, _io_v_output_out_T_7450) @[Valu.scala 189:43]
    node _io_v_output_out_T_7452 = asUInt(sew_8_vd_8) @[Valu.scala 189:64]
    node _io_v_output_out_T_7453 = mux(_io_v_output_out_T_7451, _io_v_output_out_T_7452, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7454 = mux(_io_v_output_out_T_7430, _io_v_output_out_T_7446, _io_v_output_out_T_7453) @[Valu.scala 185:11]
    node io_v_output_out_8_5 = mux(_io_v_output_out_T_7426, _io_v_output_out_T_7427, _io_v_output_out_T_7454) @[Valu.scala 184:11]
    node _io_v_output_out_T_7455 = lt(UInt<4>("h9"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7456 = asUInt(sew_8_vd_9) @[Valu.scala 184:33]
    node _io_v_output_out_T_7457 = geq(UInt<4>("h9"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7458 = lt(UInt<4>("h9"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7459 = and(_io_v_output_out_T_7457, _io_v_output_out_T_7458) @[Valu.scala 185:29]
    node _io_v_output_out_T_7460 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7461 = bits(io_vs0, 9, 9) @[Valu.scala 186:56]
    node _io_v_output_out_T_7462 = eq(_io_v_output_out_T_7461, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7463 = and(_io_v_output_out_T_7460, _io_v_output_out_T_7462) @[Valu.scala 186:47]
    node _io_v_output_out_T_7464 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7465 = and(_io_v_output_out_T_7463, _io_v_output_out_T_7464) @[Valu.scala 186:68]
    node _io_v_output_out_T_7466 = asUInt(sew_8_vd_9) @[Valu.scala 186:92]
    node _io_v_output_out_T_7467 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7468 = bits(io_vs0, 9, 9) @[Valu.scala 187:60]
    node _io_v_output_out_T_7469 = eq(_io_v_output_out_T_7468, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7470 = and(_io_v_output_out_T_7467, _io_v_output_out_T_7469) @[Valu.scala 187:51]
    node _io_v_output_out_T_7471 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7472 = and(_io_v_output_out_T_7470, _io_v_output_out_T_7471) @[Valu.scala 187:72]
    node _io_v_output_out_T_7473 = asUInt(sew_8_a_9) @[Valu.scala 187:171]
    node _io_v_output_out_T_7474 = mux(_io_v_output_out_T_7472, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7473) @[Valu.scala 187:36]
    node _io_v_output_out_T_7475 = mux(_io_v_output_out_T_7465, _io_v_output_out_T_7466, _io_v_output_out_T_7474) @[Valu.scala 186:32]
    node _io_v_output_out_T_7476 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7477 = gt(UInt<4>("h9"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7478 = and(_io_v_output_out_T_7476, _io_v_output_out_T_7477) @[Valu.scala 189:28]
    node _io_v_output_out_T_7479 = lt(UInt<4>("h9"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7480 = and(_io_v_output_out_T_7478, _io_v_output_out_T_7479) @[Valu.scala 189:43]
    node _io_v_output_out_T_7481 = asUInt(sew_8_vd_9) @[Valu.scala 189:64]
    node _io_v_output_out_T_7482 = mux(_io_v_output_out_T_7480, _io_v_output_out_T_7481, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7483 = mux(_io_v_output_out_T_7459, _io_v_output_out_T_7475, _io_v_output_out_T_7482) @[Valu.scala 185:11]
    node io_v_output_out_9_5 = mux(_io_v_output_out_T_7455, _io_v_output_out_T_7456, _io_v_output_out_T_7483) @[Valu.scala 184:11]
    node _io_v_output_out_T_7484 = lt(UInt<4>("ha"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7485 = asUInt(sew_8_vd_10) @[Valu.scala 184:33]
    node _io_v_output_out_T_7486 = geq(UInt<4>("ha"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7487 = lt(UInt<4>("ha"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7488 = and(_io_v_output_out_T_7486, _io_v_output_out_T_7487) @[Valu.scala 185:29]
    node _io_v_output_out_T_7489 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7490 = bits(io_vs0, 10, 10) @[Valu.scala 186:56]
    node _io_v_output_out_T_7491 = eq(_io_v_output_out_T_7490, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7492 = and(_io_v_output_out_T_7489, _io_v_output_out_T_7491) @[Valu.scala 186:47]
    node _io_v_output_out_T_7493 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7494 = and(_io_v_output_out_T_7492, _io_v_output_out_T_7493) @[Valu.scala 186:68]
    node _io_v_output_out_T_7495 = asUInt(sew_8_vd_10) @[Valu.scala 186:92]
    node _io_v_output_out_T_7496 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7497 = bits(io_vs0, 10, 10) @[Valu.scala 187:60]
    node _io_v_output_out_T_7498 = eq(_io_v_output_out_T_7497, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7499 = and(_io_v_output_out_T_7496, _io_v_output_out_T_7498) @[Valu.scala 187:51]
    node _io_v_output_out_T_7500 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7501 = and(_io_v_output_out_T_7499, _io_v_output_out_T_7500) @[Valu.scala 187:72]
    node _io_v_output_out_T_7502 = asUInt(sew_8_a_10) @[Valu.scala 187:171]
    node _io_v_output_out_T_7503 = mux(_io_v_output_out_T_7501, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7502) @[Valu.scala 187:36]
    node _io_v_output_out_T_7504 = mux(_io_v_output_out_T_7494, _io_v_output_out_T_7495, _io_v_output_out_T_7503) @[Valu.scala 186:32]
    node _io_v_output_out_T_7505 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7506 = gt(UInt<4>("ha"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7507 = and(_io_v_output_out_T_7505, _io_v_output_out_T_7506) @[Valu.scala 189:28]
    node _io_v_output_out_T_7508 = lt(UInt<4>("ha"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7509 = and(_io_v_output_out_T_7507, _io_v_output_out_T_7508) @[Valu.scala 189:43]
    node _io_v_output_out_T_7510 = asUInt(sew_8_vd_10) @[Valu.scala 189:64]
    node _io_v_output_out_T_7511 = mux(_io_v_output_out_T_7509, _io_v_output_out_T_7510, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7512 = mux(_io_v_output_out_T_7488, _io_v_output_out_T_7504, _io_v_output_out_T_7511) @[Valu.scala 185:11]
    node io_v_output_out_10_5 = mux(_io_v_output_out_T_7484, _io_v_output_out_T_7485, _io_v_output_out_T_7512) @[Valu.scala 184:11]
    node _io_v_output_out_T_7513 = lt(UInt<4>("hb"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7514 = asUInt(sew_8_vd_11) @[Valu.scala 184:33]
    node _io_v_output_out_T_7515 = geq(UInt<4>("hb"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7516 = lt(UInt<4>("hb"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7517 = and(_io_v_output_out_T_7515, _io_v_output_out_T_7516) @[Valu.scala 185:29]
    node _io_v_output_out_T_7518 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7519 = bits(io_vs0, 11, 11) @[Valu.scala 186:56]
    node _io_v_output_out_T_7520 = eq(_io_v_output_out_T_7519, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7521 = and(_io_v_output_out_T_7518, _io_v_output_out_T_7520) @[Valu.scala 186:47]
    node _io_v_output_out_T_7522 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7523 = and(_io_v_output_out_T_7521, _io_v_output_out_T_7522) @[Valu.scala 186:68]
    node _io_v_output_out_T_7524 = asUInt(sew_8_vd_11) @[Valu.scala 186:92]
    node _io_v_output_out_T_7525 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7526 = bits(io_vs0, 11, 11) @[Valu.scala 187:60]
    node _io_v_output_out_T_7527 = eq(_io_v_output_out_T_7526, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7528 = and(_io_v_output_out_T_7525, _io_v_output_out_T_7527) @[Valu.scala 187:51]
    node _io_v_output_out_T_7529 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7530 = and(_io_v_output_out_T_7528, _io_v_output_out_T_7529) @[Valu.scala 187:72]
    node _io_v_output_out_T_7531 = asUInt(sew_8_a_11) @[Valu.scala 187:171]
    node _io_v_output_out_T_7532 = mux(_io_v_output_out_T_7530, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7531) @[Valu.scala 187:36]
    node _io_v_output_out_T_7533 = mux(_io_v_output_out_T_7523, _io_v_output_out_T_7524, _io_v_output_out_T_7532) @[Valu.scala 186:32]
    node _io_v_output_out_T_7534 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7535 = gt(UInt<4>("hb"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7536 = and(_io_v_output_out_T_7534, _io_v_output_out_T_7535) @[Valu.scala 189:28]
    node _io_v_output_out_T_7537 = lt(UInt<4>("hb"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7538 = and(_io_v_output_out_T_7536, _io_v_output_out_T_7537) @[Valu.scala 189:43]
    node _io_v_output_out_T_7539 = asUInt(sew_8_vd_11) @[Valu.scala 189:64]
    node _io_v_output_out_T_7540 = mux(_io_v_output_out_T_7538, _io_v_output_out_T_7539, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7541 = mux(_io_v_output_out_T_7517, _io_v_output_out_T_7533, _io_v_output_out_T_7540) @[Valu.scala 185:11]
    node io_v_output_out_11_5 = mux(_io_v_output_out_T_7513, _io_v_output_out_T_7514, _io_v_output_out_T_7541) @[Valu.scala 184:11]
    node _io_v_output_out_T_7542 = lt(UInt<4>("hc"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7543 = asUInt(sew_8_vd_12) @[Valu.scala 184:33]
    node _io_v_output_out_T_7544 = geq(UInt<4>("hc"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7545 = lt(UInt<4>("hc"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7546 = and(_io_v_output_out_T_7544, _io_v_output_out_T_7545) @[Valu.scala 185:29]
    node _io_v_output_out_T_7547 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7548 = bits(io_vs0, 12, 12) @[Valu.scala 186:56]
    node _io_v_output_out_T_7549 = eq(_io_v_output_out_T_7548, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7550 = and(_io_v_output_out_T_7547, _io_v_output_out_T_7549) @[Valu.scala 186:47]
    node _io_v_output_out_T_7551 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7552 = and(_io_v_output_out_T_7550, _io_v_output_out_T_7551) @[Valu.scala 186:68]
    node _io_v_output_out_T_7553 = asUInt(sew_8_vd_12) @[Valu.scala 186:92]
    node _io_v_output_out_T_7554 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7555 = bits(io_vs0, 12, 12) @[Valu.scala 187:60]
    node _io_v_output_out_T_7556 = eq(_io_v_output_out_T_7555, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7557 = and(_io_v_output_out_T_7554, _io_v_output_out_T_7556) @[Valu.scala 187:51]
    node _io_v_output_out_T_7558 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7559 = and(_io_v_output_out_T_7557, _io_v_output_out_T_7558) @[Valu.scala 187:72]
    node _io_v_output_out_T_7560 = asUInt(sew_8_a_12) @[Valu.scala 187:171]
    node _io_v_output_out_T_7561 = mux(_io_v_output_out_T_7559, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7560) @[Valu.scala 187:36]
    node _io_v_output_out_T_7562 = mux(_io_v_output_out_T_7552, _io_v_output_out_T_7553, _io_v_output_out_T_7561) @[Valu.scala 186:32]
    node _io_v_output_out_T_7563 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7564 = gt(UInt<4>("hc"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7565 = and(_io_v_output_out_T_7563, _io_v_output_out_T_7564) @[Valu.scala 189:28]
    node _io_v_output_out_T_7566 = lt(UInt<4>("hc"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7567 = and(_io_v_output_out_T_7565, _io_v_output_out_T_7566) @[Valu.scala 189:43]
    node _io_v_output_out_T_7568 = asUInt(sew_8_vd_12) @[Valu.scala 189:64]
    node _io_v_output_out_T_7569 = mux(_io_v_output_out_T_7567, _io_v_output_out_T_7568, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7570 = mux(_io_v_output_out_T_7546, _io_v_output_out_T_7562, _io_v_output_out_T_7569) @[Valu.scala 185:11]
    node io_v_output_out_12_5 = mux(_io_v_output_out_T_7542, _io_v_output_out_T_7543, _io_v_output_out_T_7570) @[Valu.scala 184:11]
    node _io_v_output_out_T_7571 = lt(UInt<4>("hd"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7572 = asUInt(sew_8_vd_13) @[Valu.scala 184:33]
    node _io_v_output_out_T_7573 = geq(UInt<4>("hd"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7574 = lt(UInt<4>("hd"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7575 = and(_io_v_output_out_T_7573, _io_v_output_out_T_7574) @[Valu.scala 185:29]
    node _io_v_output_out_T_7576 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7577 = bits(io_vs0, 13, 13) @[Valu.scala 186:56]
    node _io_v_output_out_T_7578 = eq(_io_v_output_out_T_7577, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7579 = and(_io_v_output_out_T_7576, _io_v_output_out_T_7578) @[Valu.scala 186:47]
    node _io_v_output_out_T_7580 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7581 = and(_io_v_output_out_T_7579, _io_v_output_out_T_7580) @[Valu.scala 186:68]
    node _io_v_output_out_T_7582 = asUInt(sew_8_vd_13) @[Valu.scala 186:92]
    node _io_v_output_out_T_7583 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7584 = bits(io_vs0, 13, 13) @[Valu.scala 187:60]
    node _io_v_output_out_T_7585 = eq(_io_v_output_out_T_7584, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7586 = and(_io_v_output_out_T_7583, _io_v_output_out_T_7585) @[Valu.scala 187:51]
    node _io_v_output_out_T_7587 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7588 = and(_io_v_output_out_T_7586, _io_v_output_out_T_7587) @[Valu.scala 187:72]
    node _io_v_output_out_T_7589 = asUInt(sew_8_a_13) @[Valu.scala 187:171]
    node _io_v_output_out_T_7590 = mux(_io_v_output_out_T_7588, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7589) @[Valu.scala 187:36]
    node _io_v_output_out_T_7591 = mux(_io_v_output_out_T_7581, _io_v_output_out_T_7582, _io_v_output_out_T_7590) @[Valu.scala 186:32]
    node _io_v_output_out_T_7592 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7593 = gt(UInt<4>("hd"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7594 = and(_io_v_output_out_T_7592, _io_v_output_out_T_7593) @[Valu.scala 189:28]
    node _io_v_output_out_T_7595 = lt(UInt<4>("hd"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7596 = and(_io_v_output_out_T_7594, _io_v_output_out_T_7595) @[Valu.scala 189:43]
    node _io_v_output_out_T_7597 = asUInt(sew_8_vd_13) @[Valu.scala 189:64]
    node _io_v_output_out_T_7598 = mux(_io_v_output_out_T_7596, _io_v_output_out_T_7597, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7599 = mux(_io_v_output_out_T_7575, _io_v_output_out_T_7591, _io_v_output_out_T_7598) @[Valu.scala 185:11]
    node io_v_output_out_13_5 = mux(_io_v_output_out_T_7571, _io_v_output_out_T_7572, _io_v_output_out_T_7599) @[Valu.scala 184:11]
    node _io_v_output_out_T_7600 = lt(UInt<4>("he"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7601 = asUInt(sew_8_vd_14) @[Valu.scala 184:33]
    node _io_v_output_out_T_7602 = geq(UInt<4>("he"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7603 = lt(UInt<4>("he"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7604 = and(_io_v_output_out_T_7602, _io_v_output_out_T_7603) @[Valu.scala 185:29]
    node _io_v_output_out_T_7605 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7606 = bits(io_vs0, 14, 14) @[Valu.scala 186:56]
    node _io_v_output_out_T_7607 = eq(_io_v_output_out_T_7606, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7608 = and(_io_v_output_out_T_7605, _io_v_output_out_T_7607) @[Valu.scala 186:47]
    node _io_v_output_out_T_7609 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7610 = and(_io_v_output_out_T_7608, _io_v_output_out_T_7609) @[Valu.scala 186:68]
    node _io_v_output_out_T_7611 = asUInt(sew_8_vd_14) @[Valu.scala 186:92]
    node _io_v_output_out_T_7612 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7613 = bits(io_vs0, 14, 14) @[Valu.scala 187:60]
    node _io_v_output_out_T_7614 = eq(_io_v_output_out_T_7613, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7615 = and(_io_v_output_out_T_7612, _io_v_output_out_T_7614) @[Valu.scala 187:51]
    node _io_v_output_out_T_7616 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7617 = and(_io_v_output_out_T_7615, _io_v_output_out_T_7616) @[Valu.scala 187:72]
    node _io_v_output_out_T_7618 = asUInt(sew_8_a_14) @[Valu.scala 187:171]
    node _io_v_output_out_T_7619 = mux(_io_v_output_out_T_7617, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7618) @[Valu.scala 187:36]
    node _io_v_output_out_T_7620 = mux(_io_v_output_out_T_7610, _io_v_output_out_T_7611, _io_v_output_out_T_7619) @[Valu.scala 186:32]
    node _io_v_output_out_T_7621 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7622 = gt(UInt<4>("he"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7623 = and(_io_v_output_out_T_7621, _io_v_output_out_T_7622) @[Valu.scala 189:28]
    node _io_v_output_out_T_7624 = lt(UInt<4>("he"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7625 = and(_io_v_output_out_T_7623, _io_v_output_out_T_7624) @[Valu.scala 189:43]
    node _io_v_output_out_T_7626 = asUInt(sew_8_vd_14) @[Valu.scala 189:64]
    node _io_v_output_out_T_7627 = mux(_io_v_output_out_T_7625, _io_v_output_out_T_7626, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7628 = mux(_io_v_output_out_T_7604, _io_v_output_out_T_7620, _io_v_output_out_T_7627) @[Valu.scala 185:11]
    node io_v_output_out_14_5 = mux(_io_v_output_out_T_7600, _io_v_output_out_T_7601, _io_v_output_out_T_7628) @[Valu.scala 184:11]
    node _io_v_output_out_T_7629 = lt(UInt<4>("hf"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7630 = asUInt(sew_8_vd_15) @[Valu.scala 184:33]
    node _io_v_output_out_T_7631 = geq(UInt<4>("hf"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7632 = lt(UInt<4>("hf"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7633 = and(_io_v_output_out_T_7631, _io_v_output_out_T_7632) @[Valu.scala 185:29]
    node _io_v_output_out_T_7634 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7635 = bits(io_vs0, 15, 15) @[Valu.scala 186:56]
    node _io_v_output_out_T_7636 = eq(_io_v_output_out_T_7635, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7637 = and(_io_v_output_out_T_7634, _io_v_output_out_T_7636) @[Valu.scala 186:47]
    node _io_v_output_out_T_7638 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7639 = and(_io_v_output_out_T_7637, _io_v_output_out_T_7638) @[Valu.scala 186:68]
    node _io_v_output_out_T_7640 = asUInt(sew_8_vd_15) @[Valu.scala 186:92]
    node _io_v_output_out_T_7641 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7642 = bits(io_vs0, 15, 15) @[Valu.scala 187:60]
    node _io_v_output_out_T_7643 = eq(_io_v_output_out_T_7642, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7644 = and(_io_v_output_out_T_7641, _io_v_output_out_T_7643) @[Valu.scala 187:51]
    node _io_v_output_out_T_7645 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7646 = and(_io_v_output_out_T_7644, _io_v_output_out_T_7645) @[Valu.scala 187:72]
    node _io_v_output_out_T_7647 = asUInt(sew_8_a_15) @[Valu.scala 187:171]
    node _io_v_output_out_T_7648 = mux(_io_v_output_out_T_7646, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7647) @[Valu.scala 187:36]
    node _io_v_output_out_T_7649 = mux(_io_v_output_out_T_7639, _io_v_output_out_T_7640, _io_v_output_out_T_7648) @[Valu.scala 186:32]
    node _io_v_output_out_T_7650 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7651 = gt(UInt<4>("hf"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7652 = and(_io_v_output_out_T_7650, _io_v_output_out_T_7651) @[Valu.scala 189:28]
    node _io_v_output_out_T_7653 = lt(UInt<4>("hf"), UInt<5>("h10")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7654 = and(_io_v_output_out_T_7652, _io_v_output_out_T_7653) @[Valu.scala 189:43]
    node _io_v_output_out_T_7655 = asUInt(sew_8_vd_15) @[Valu.scala 189:64]
    node _io_v_output_out_T_7656 = mux(_io_v_output_out_T_7654, _io_v_output_out_T_7655, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7657 = mux(_io_v_output_out_T_7633, _io_v_output_out_T_7649, _io_v_output_out_T_7656) @[Valu.scala 185:11]
    node io_v_output_out_15_5 = mux(_io_v_output_out_T_7629, _io_v_output_out_T_7630, _io_v_output_out_T_7657) @[Valu.scala 184:11]
    node io_v_output_lo_lo_lo_8 = cat(io_v_output_out_1_22, io_v_output_out_0_22) @[Cat.scala 33:92]
    node io_v_output_lo_lo_hi_8 = cat(io_v_output_out_3_16, io_v_output_out_2_16) @[Cat.scala 33:92]
    node io_v_output_lo_lo_13 = cat(io_v_output_lo_lo_hi_8, io_v_output_lo_lo_lo_8) @[Cat.scala 33:92]
    node io_v_output_lo_hi_lo_8 = cat(io_v_output_out_5_10, io_v_output_out_4_10) @[Cat.scala 33:92]
    node io_v_output_lo_hi_hi_8 = cat(io_v_output_out_7_10, io_v_output_out_6_10) @[Cat.scala 33:92]
    node io_v_output_lo_hi_13 = cat(io_v_output_lo_hi_hi_8, io_v_output_lo_hi_lo_8) @[Cat.scala 33:92]
    node io_v_output_lo_21 = cat(io_v_output_lo_hi_13, io_v_output_lo_lo_13) @[Cat.scala 33:92]
    node io_v_output_hi_lo_lo_8 = cat(io_v_output_out_9_5, io_v_output_out_8_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_hi_8 = cat(io_v_output_out_11_5, io_v_output_out_10_5) @[Cat.scala 33:92]
    node io_v_output_hi_lo_13 = cat(io_v_output_hi_lo_hi_8, io_v_output_hi_lo_lo_8) @[Cat.scala 33:92]
    node io_v_output_hi_hi_lo_8 = cat(io_v_output_out_13_5, io_v_output_out_12_5) @[Cat.scala 33:92]
    node io_v_output_hi_hi_hi_8 = cat(io_v_output_out_15_5, io_v_output_out_14_5) @[Cat.scala 33:92]
    node io_v_output_hi_hi_13 = cat(io_v_output_hi_hi_hi_8, io_v_output_hi_hi_lo_8) @[Cat.scala 33:92]
    node io_v_output_hi_21 = cat(io_v_output_hi_hi_13, io_v_output_hi_lo_13) @[Cat.scala 33:92]
    node _io_v_output_T_48 = cat(io_v_output_hi_21, io_v_output_lo_21) @[Cat.scala 33:92]
    node _io_v_output_T_49 = asSInt(_io_v_output_T_48) @[Valu.scala 192:24]
    node _T_65 = eq(io_sew, UInt<1>("h1")) @[Valu.scala 294:34]
    node _io_v_output_out_T_7658 = lt(UInt<1>("h0"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7659 = asUInt(sew_16_vd_0) @[Valu.scala 184:33]
    node _io_v_output_out_T_7660 = geq(UInt<1>("h0"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7661 = lt(UInt<1>("h0"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7662 = and(_io_v_output_out_T_7660, _io_v_output_out_T_7661) @[Valu.scala 185:29]
    node _io_v_output_out_T_7663 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7664 = bits(io_vs0, 0, 0) @[Valu.scala 186:56]
    node _io_v_output_out_T_7665 = eq(_io_v_output_out_T_7664, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7666 = and(_io_v_output_out_T_7663, _io_v_output_out_T_7665) @[Valu.scala 186:47]
    node _io_v_output_out_T_7667 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7668 = and(_io_v_output_out_T_7666, _io_v_output_out_T_7667) @[Valu.scala 186:68]
    node _io_v_output_out_T_7669 = asUInt(sew_16_vd_0) @[Valu.scala 186:92]
    node _io_v_output_out_T_7670 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7671 = bits(io_vs0, 0, 0) @[Valu.scala 187:60]
    node _io_v_output_out_T_7672 = eq(_io_v_output_out_T_7671, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7673 = and(_io_v_output_out_T_7670, _io_v_output_out_T_7672) @[Valu.scala 187:51]
    node _io_v_output_out_T_7674 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7675 = and(_io_v_output_out_T_7673, _io_v_output_out_T_7674) @[Valu.scala 187:72]
    node _io_v_output_out_T_7676 = asUInt(sew_16_a_0) @[Valu.scala 187:171]
    node _io_v_output_out_T_7677 = mux(_io_v_output_out_T_7675, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7676) @[Valu.scala 187:36]
    node _io_v_output_out_T_7678 = mux(_io_v_output_out_T_7668, _io_v_output_out_T_7669, _io_v_output_out_T_7677) @[Valu.scala 186:32]
    node _io_v_output_out_T_7679 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7680 = gt(UInt<1>("h0"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7681 = and(_io_v_output_out_T_7679, _io_v_output_out_T_7680) @[Valu.scala 189:28]
    node _io_v_output_out_T_7682 = lt(UInt<1>("h0"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7683 = and(_io_v_output_out_T_7681, _io_v_output_out_T_7682) @[Valu.scala 189:43]
    node _io_v_output_out_T_7684 = asUInt(sew_16_vd_0) @[Valu.scala 189:64]
    node _io_v_output_out_T_7685 = mux(_io_v_output_out_T_7683, _io_v_output_out_T_7684, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7686 = mux(_io_v_output_out_T_7662, _io_v_output_out_T_7678, _io_v_output_out_T_7685) @[Valu.scala 185:11]
    node io_v_output_out_0_23 = mux(_io_v_output_out_T_7658, _io_v_output_out_T_7659, _io_v_output_out_T_7686) @[Valu.scala 184:11]
    node _io_v_output_out_T_7687 = lt(UInt<1>("h1"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7688 = asUInt(sew_16_vd_1) @[Valu.scala 184:33]
    node _io_v_output_out_T_7689 = geq(UInt<1>("h1"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7690 = lt(UInt<1>("h1"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7691 = and(_io_v_output_out_T_7689, _io_v_output_out_T_7690) @[Valu.scala 185:29]
    node _io_v_output_out_T_7692 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7693 = bits(io_vs0, 1, 1) @[Valu.scala 186:56]
    node _io_v_output_out_T_7694 = eq(_io_v_output_out_T_7693, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7695 = and(_io_v_output_out_T_7692, _io_v_output_out_T_7694) @[Valu.scala 186:47]
    node _io_v_output_out_T_7696 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7697 = and(_io_v_output_out_T_7695, _io_v_output_out_T_7696) @[Valu.scala 186:68]
    node _io_v_output_out_T_7698 = asUInt(sew_16_vd_1) @[Valu.scala 186:92]
    node _io_v_output_out_T_7699 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7700 = bits(io_vs0, 1, 1) @[Valu.scala 187:60]
    node _io_v_output_out_T_7701 = eq(_io_v_output_out_T_7700, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7702 = and(_io_v_output_out_T_7699, _io_v_output_out_T_7701) @[Valu.scala 187:51]
    node _io_v_output_out_T_7703 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7704 = and(_io_v_output_out_T_7702, _io_v_output_out_T_7703) @[Valu.scala 187:72]
    node _io_v_output_out_T_7705 = asUInt(sew_16_a_1) @[Valu.scala 187:171]
    node _io_v_output_out_T_7706 = mux(_io_v_output_out_T_7704, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7705) @[Valu.scala 187:36]
    node _io_v_output_out_T_7707 = mux(_io_v_output_out_T_7697, _io_v_output_out_T_7698, _io_v_output_out_T_7706) @[Valu.scala 186:32]
    node _io_v_output_out_T_7708 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7709 = gt(UInt<1>("h1"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7710 = and(_io_v_output_out_T_7708, _io_v_output_out_T_7709) @[Valu.scala 189:28]
    node _io_v_output_out_T_7711 = lt(UInt<1>("h1"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7712 = and(_io_v_output_out_T_7710, _io_v_output_out_T_7711) @[Valu.scala 189:43]
    node _io_v_output_out_T_7713 = asUInt(sew_16_vd_1) @[Valu.scala 189:64]
    node _io_v_output_out_T_7714 = mux(_io_v_output_out_T_7712, _io_v_output_out_T_7713, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7715 = mux(_io_v_output_out_T_7691, _io_v_output_out_T_7707, _io_v_output_out_T_7714) @[Valu.scala 185:11]
    node io_v_output_out_1_23 = mux(_io_v_output_out_T_7687, _io_v_output_out_T_7688, _io_v_output_out_T_7715) @[Valu.scala 184:11]
    node _io_v_output_out_T_7716 = lt(UInt<2>("h2"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7717 = asUInt(sew_16_vd_2) @[Valu.scala 184:33]
    node _io_v_output_out_T_7718 = geq(UInt<2>("h2"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7719 = lt(UInt<2>("h2"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7720 = and(_io_v_output_out_T_7718, _io_v_output_out_T_7719) @[Valu.scala 185:29]
    node _io_v_output_out_T_7721 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7722 = bits(io_vs0, 2, 2) @[Valu.scala 186:56]
    node _io_v_output_out_T_7723 = eq(_io_v_output_out_T_7722, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7724 = and(_io_v_output_out_T_7721, _io_v_output_out_T_7723) @[Valu.scala 186:47]
    node _io_v_output_out_T_7725 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7726 = and(_io_v_output_out_T_7724, _io_v_output_out_T_7725) @[Valu.scala 186:68]
    node _io_v_output_out_T_7727 = asUInt(sew_16_vd_2) @[Valu.scala 186:92]
    node _io_v_output_out_T_7728 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7729 = bits(io_vs0, 2, 2) @[Valu.scala 187:60]
    node _io_v_output_out_T_7730 = eq(_io_v_output_out_T_7729, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7731 = and(_io_v_output_out_T_7728, _io_v_output_out_T_7730) @[Valu.scala 187:51]
    node _io_v_output_out_T_7732 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7733 = and(_io_v_output_out_T_7731, _io_v_output_out_T_7732) @[Valu.scala 187:72]
    node _io_v_output_out_T_7734 = asUInt(sew_16_a_2) @[Valu.scala 187:171]
    node _io_v_output_out_T_7735 = mux(_io_v_output_out_T_7733, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7734) @[Valu.scala 187:36]
    node _io_v_output_out_T_7736 = mux(_io_v_output_out_T_7726, _io_v_output_out_T_7727, _io_v_output_out_T_7735) @[Valu.scala 186:32]
    node _io_v_output_out_T_7737 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7738 = gt(UInt<2>("h2"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7739 = and(_io_v_output_out_T_7737, _io_v_output_out_T_7738) @[Valu.scala 189:28]
    node _io_v_output_out_T_7740 = lt(UInt<2>("h2"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7741 = and(_io_v_output_out_T_7739, _io_v_output_out_T_7740) @[Valu.scala 189:43]
    node _io_v_output_out_T_7742 = asUInt(sew_16_vd_2) @[Valu.scala 189:64]
    node _io_v_output_out_T_7743 = mux(_io_v_output_out_T_7741, _io_v_output_out_T_7742, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7744 = mux(_io_v_output_out_T_7720, _io_v_output_out_T_7736, _io_v_output_out_T_7743) @[Valu.scala 185:11]
    node io_v_output_out_2_17 = mux(_io_v_output_out_T_7716, _io_v_output_out_T_7717, _io_v_output_out_T_7744) @[Valu.scala 184:11]
    node _io_v_output_out_T_7745 = lt(UInt<2>("h3"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7746 = asUInt(sew_16_vd_3) @[Valu.scala 184:33]
    node _io_v_output_out_T_7747 = geq(UInt<2>("h3"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7748 = lt(UInt<2>("h3"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7749 = and(_io_v_output_out_T_7747, _io_v_output_out_T_7748) @[Valu.scala 185:29]
    node _io_v_output_out_T_7750 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7751 = bits(io_vs0, 3, 3) @[Valu.scala 186:56]
    node _io_v_output_out_T_7752 = eq(_io_v_output_out_T_7751, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7753 = and(_io_v_output_out_T_7750, _io_v_output_out_T_7752) @[Valu.scala 186:47]
    node _io_v_output_out_T_7754 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7755 = and(_io_v_output_out_T_7753, _io_v_output_out_T_7754) @[Valu.scala 186:68]
    node _io_v_output_out_T_7756 = asUInt(sew_16_vd_3) @[Valu.scala 186:92]
    node _io_v_output_out_T_7757 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7758 = bits(io_vs0, 3, 3) @[Valu.scala 187:60]
    node _io_v_output_out_T_7759 = eq(_io_v_output_out_T_7758, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7760 = and(_io_v_output_out_T_7757, _io_v_output_out_T_7759) @[Valu.scala 187:51]
    node _io_v_output_out_T_7761 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7762 = and(_io_v_output_out_T_7760, _io_v_output_out_T_7761) @[Valu.scala 187:72]
    node _io_v_output_out_T_7763 = asUInt(sew_16_a_3) @[Valu.scala 187:171]
    node _io_v_output_out_T_7764 = mux(_io_v_output_out_T_7762, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7763) @[Valu.scala 187:36]
    node _io_v_output_out_T_7765 = mux(_io_v_output_out_T_7755, _io_v_output_out_T_7756, _io_v_output_out_T_7764) @[Valu.scala 186:32]
    node _io_v_output_out_T_7766 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7767 = gt(UInt<2>("h3"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7768 = and(_io_v_output_out_T_7766, _io_v_output_out_T_7767) @[Valu.scala 189:28]
    node _io_v_output_out_T_7769 = lt(UInt<2>("h3"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7770 = and(_io_v_output_out_T_7768, _io_v_output_out_T_7769) @[Valu.scala 189:43]
    node _io_v_output_out_T_7771 = asUInt(sew_16_vd_3) @[Valu.scala 189:64]
    node _io_v_output_out_T_7772 = mux(_io_v_output_out_T_7770, _io_v_output_out_T_7771, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7773 = mux(_io_v_output_out_T_7749, _io_v_output_out_T_7765, _io_v_output_out_T_7772) @[Valu.scala 185:11]
    node io_v_output_out_3_17 = mux(_io_v_output_out_T_7745, _io_v_output_out_T_7746, _io_v_output_out_T_7773) @[Valu.scala 184:11]
    node _io_v_output_out_T_7774 = lt(UInt<3>("h4"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7775 = asUInt(sew_16_vd_4) @[Valu.scala 184:33]
    node _io_v_output_out_T_7776 = geq(UInt<3>("h4"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7777 = lt(UInt<3>("h4"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7778 = and(_io_v_output_out_T_7776, _io_v_output_out_T_7777) @[Valu.scala 185:29]
    node _io_v_output_out_T_7779 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7780 = bits(io_vs0, 4, 4) @[Valu.scala 186:56]
    node _io_v_output_out_T_7781 = eq(_io_v_output_out_T_7780, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7782 = and(_io_v_output_out_T_7779, _io_v_output_out_T_7781) @[Valu.scala 186:47]
    node _io_v_output_out_T_7783 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7784 = and(_io_v_output_out_T_7782, _io_v_output_out_T_7783) @[Valu.scala 186:68]
    node _io_v_output_out_T_7785 = asUInt(sew_16_vd_4) @[Valu.scala 186:92]
    node _io_v_output_out_T_7786 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7787 = bits(io_vs0, 4, 4) @[Valu.scala 187:60]
    node _io_v_output_out_T_7788 = eq(_io_v_output_out_T_7787, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7789 = and(_io_v_output_out_T_7786, _io_v_output_out_T_7788) @[Valu.scala 187:51]
    node _io_v_output_out_T_7790 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7791 = and(_io_v_output_out_T_7789, _io_v_output_out_T_7790) @[Valu.scala 187:72]
    node _io_v_output_out_T_7792 = asUInt(sew_16_a_4) @[Valu.scala 187:171]
    node _io_v_output_out_T_7793 = mux(_io_v_output_out_T_7791, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7792) @[Valu.scala 187:36]
    node _io_v_output_out_T_7794 = mux(_io_v_output_out_T_7784, _io_v_output_out_T_7785, _io_v_output_out_T_7793) @[Valu.scala 186:32]
    node _io_v_output_out_T_7795 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7796 = gt(UInt<3>("h4"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7797 = and(_io_v_output_out_T_7795, _io_v_output_out_T_7796) @[Valu.scala 189:28]
    node _io_v_output_out_T_7798 = lt(UInt<3>("h4"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7799 = and(_io_v_output_out_T_7797, _io_v_output_out_T_7798) @[Valu.scala 189:43]
    node _io_v_output_out_T_7800 = asUInt(sew_16_vd_4) @[Valu.scala 189:64]
    node _io_v_output_out_T_7801 = mux(_io_v_output_out_T_7799, _io_v_output_out_T_7800, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7802 = mux(_io_v_output_out_T_7778, _io_v_output_out_T_7794, _io_v_output_out_T_7801) @[Valu.scala 185:11]
    node io_v_output_out_4_11 = mux(_io_v_output_out_T_7774, _io_v_output_out_T_7775, _io_v_output_out_T_7802) @[Valu.scala 184:11]
    node _io_v_output_out_T_7803 = lt(UInt<3>("h5"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7804 = asUInt(sew_16_vd_5) @[Valu.scala 184:33]
    node _io_v_output_out_T_7805 = geq(UInt<3>("h5"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7806 = lt(UInt<3>("h5"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7807 = and(_io_v_output_out_T_7805, _io_v_output_out_T_7806) @[Valu.scala 185:29]
    node _io_v_output_out_T_7808 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7809 = bits(io_vs0, 5, 5) @[Valu.scala 186:56]
    node _io_v_output_out_T_7810 = eq(_io_v_output_out_T_7809, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7811 = and(_io_v_output_out_T_7808, _io_v_output_out_T_7810) @[Valu.scala 186:47]
    node _io_v_output_out_T_7812 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7813 = and(_io_v_output_out_T_7811, _io_v_output_out_T_7812) @[Valu.scala 186:68]
    node _io_v_output_out_T_7814 = asUInt(sew_16_vd_5) @[Valu.scala 186:92]
    node _io_v_output_out_T_7815 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7816 = bits(io_vs0, 5, 5) @[Valu.scala 187:60]
    node _io_v_output_out_T_7817 = eq(_io_v_output_out_T_7816, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7818 = and(_io_v_output_out_T_7815, _io_v_output_out_T_7817) @[Valu.scala 187:51]
    node _io_v_output_out_T_7819 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7820 = and(_io_v_output_out_T_7818, _io_v_output_out_T_7819) @[Valu.scala 187:72]
    node _io_v_output_out_T_7821 = asUInt(sew_16_a_5) @[Valu.scala 187:171]
    node _io_v_output_out_T_7822 = mux(_io_v_output_out_T_7820, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7821) @[Valu.scala 187:36]
    node _io_v_output_out_T_7823 = mux(_io_v_output_out_T_7813, _io_v_output_out_T_7814, _io_v_output_out_T_7822) @[Valu.scala 186:32]
    node _io_v_output_out_T_7824 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7825 = gt(UInt<3>("h5"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7826 = and(_io_v_output_out_T_7824, _io_v_output_out_T_7825) @[Valu.scala 189:28]
    node _io_v_output_out_T_7827 = lt(UInt<3>("h5"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7828 = and(_io_v_output_out_T_7826, _io_v_output_out_T_7827) @[Valu.scala 189:43]
    node _io_v_output_out_T_7829 = asUInt(sew_16_vd_5) @[Valu.scala 189:64]
    node _io_v_output_out_T_7830 = mux(_io_v_output_out_T_7828, _io_v_output_out_T_7829, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7831 = mux(_io_v_output_out_T_7807, _io_v_output_out_T_7823, _io_v_output_out_T_7830) @[Valu.scala 185:11]
    node io_v_output_out_5_11 = mux(_io_v_output_out_T_7803, _io_v_output_out_T_7804, _io_v_output_out_T_7831) @[Valu.scala 184:11]
    node _io_v_output_out_T_7832 = lt(UInt<3>("h6"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7833 = asUInt(sew_16_vd_6) @[Valu.scala 184:33]
    node _io_v_output_out_T_7834 = geq(UInt<3>("h6"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7835 = lt(UInt<3>("h6"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7836 = and(_io_v_output_out_T_7834, _io_v_output_out_T_7835) @[Valu.scala 185:29]
    node _io_v_output_out_T_7837 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7838 = bits(io_vs0, 6, 6) @[Valu.scala 186:56]
    node _io_v_output_out_T_7839 = eq(_io_v_output_out_T_7838, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7840 = and(_io_v_output_out_T_7837, _io_v_output_out_T_7839) @[Valu.scala 186:47]
    node _io_v_output_out_T_7841 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7842 = and(_io_v_output_out_T_7840, _io_v_output_out_T_7841) @[Valu.scala 186:68]
    node _io_v_output_out_T_7843 = asUInt(sew_16_vd_6) @[Valu.scala 186:92]
    node _io_v_output_out_T_7844 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7845 = bits(io_vs0, 6, 6) @[Valu.scala 187:60]
    node _io_v_output_out_T_7846 = eq(_io_v_output_out_T_7845, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7847 = and(_io_v_output_out_T_7844, _io_v_output_out_T_7846) @[Valu.scala 187:51]
    node _io_v_output_out_T_7848 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7849 = and(_io_v_output_out_T_7847, _io_v_output_out_T_7848) @[Valu.scala 187:72]
    node _io_v_output_out_T_7850 = asUInt(sew_16_a_6) @[Valu.scala 187:171]
    node _io_v_output_out_T_7851 = mux(_io_v_output_out_T_7849, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7850) @[Valu.scala 187:36]
    node _io_v_output_out_T_7852 = mux(_io_v_output_out_T_7842, _io_v_output_out_T_7843, _io_v_output_out_T_7851) @[Valu.scala 186:32]
    node _io_v_output_out_T_7853 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7854 = gt(UInt<3>("h6"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7855 = and(_io_v_output_out_T_7853, _io_v_output_out_T_7854) @[Valu.scala 189:28]
    node _io_v_output_out_T_7856 = lt(UInt<3>("h6"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7857 = and(_io_v_output_out_T_7855, _io_v_output_out_T_7856) @[Valu.scala 189:43]
    node _io_v_output_out_T_7858 = asUInt(sew_16_vd_6) @[Valu.scala 189:64]
    node _io_v_output_out_T_7859 = mux(_io_v_output_out_T_7857, _io_v_output_out_T_7858, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7860 = mux(_io_v_output_out_T_7836, _io_v_output_out_T_7852, _io_v_output_out_T_7859) @[Valu.scala 185:11]
    node io_v_output_out_6_11 = mux(_io_v_output_out_T_7832, _io_v_output_out_T_7833, _io_v_output_out_T_7860) @[Valu.scala 184:11]
    node _io_v_output_out_T_7861 = lt(UInt<3>("h7"), io_vstart) @[Valu.scala 184:16]
    node _io_v_output_out_T_7862 = asUInt(sew_16_vd_7) @[Valu.scala 184:33]
    node _io_v_output_out_T_7863 = geq(UInt<3>("h7"), io_vstart) @[Valu.scala 185:16]
    node _io_v_output_out_T_7864 = lt(UInt<3>("h7"), io_vl) @[Valu.scala 185:36]
    node _io_v_output_out_T_7865 = and(_io_v_output_out_T_7863, _io_v_output_out_T_7864) @[Valu.scala 185:29]
    node _io_v_output_out_T_7866 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 186:39]
    node _io_v_output_out_T_7867 = bits(io_vs0, 7, 7) @[Valu.scala 186:56]
    node _io_v_output_out_T_7868 = eq(_io_v_output_out_T_7867, UInt<1>("h0")) @[Valu.scala 186:60]
    node _io_v_output_out_T_7869 = and(_io_v_output_out_T_7866, _io_v_output_out_T_7868) @[Valu.scala 186:47]
    node _io_v_output_out_T_7870 = eq(io_vma, UInt<1>("h0")) @[Valu.scala 186:78]
    node _io_v_output_out_T_7871 = and(_io_v_output_out_T_7869, _io_v_output_out_T_7870) @[Valu.scala 186:68]
    node _io_v_output_out_T_7872 = asUInt(sew_16_vd_7) @[Valu.scala 186:92]
    node _io_v_output_out_T_7873 = eq(io_vm, UInt<1>("h0")) @[Valu.scala 187:43]
    node _io_v_output_out_T_7874 = bits(io_vs0, 7, 7) @[Valu.scala 187:60]
    node _io_v_output_out_T_7875 = eq(_io_v_output_out_T_7874, UInt<1>("h0")) @[Valu.scala 187:64]
    node _io_v_output_out_T_7876 = and(_io_v_output_out_T_7873, _io_v_output_out_T_7875) @[Valu.scala 187:51]
    node _io_v_output_out_T_7877 = eq(io_vma, UInt<1>("h1")) @[Valu.scala 187:82]
    node _io_v_output_out_T_7878 = and(_io_v_output_out_T_7876, _io_v_output_out_T_7877) @[Valu.scala 187:72]
    node _io_v_output_out_T_7879 = asUInt(sew_16_a_7) @[Valu.scala 187:171]
    node _io_v_output_out_T_7880 = mux(_io_v_output_out_T_7878, UInt<64>("hffffffffffffffff"), _io_v_output_out_T_7879) @[Valu.scala 187:36]
    node _io_v_output_out_T_7881 = mux(_io_v_output_out_T_7871, _io_v_output_out_T_7872, _io_v_output_out_T_7880) @[Valu.scala 186:32]
    node _io_v_output_out_T_7882 = eq(io_vta, UInt<1>("h0")) @[Valu.scala 189:20]
    node _io_v_output_out_T_7883 = gt(UInt<3>("h7"), io_vl) @[Valu.scala 189:35]
    node _io_v_output_out_T_7884 = and(_io_v_output_out_T_7882, _io_v_output_out_T_7883) @[Valu.scala 189:28]
    node _io_v_output_out_T_7885 = lt(UInt<3>("h7"), UInt<4>("h8")) @[Valu.scala 189:50]
    node _io_v_output_out_T_7886 = and(_io_v_output_out_T_7884, _io_v_output_out_T_7885) @[Valu.scala 189:43]
    node _io_v_output_out_T_7887 = asUInt(sew_16_vd_7) @[Valu.scala 189:64]
    node _io_v_output_out_T_7888 = mux(_io_v_output_out_T_7886, _io_v_output_out_T_7887, UInt<64>("hffffffffffffffff")) @[Valu.scala 189:12]
    node _io_v_output_out_T_7889 = mux(_io_v_output_out_T_7865, _io_v_output_out_T_7881, _io_v_output_out_T_7888) @[Valu.scala 185:11]
    node io_v_output_out_7_11 = mux(_io_v_output_out_T_7861, _io_v_output_out_T_7862, _io_v_output_out_T_7889) @[Valu.scala 184:11]
    node io_v_output_lo_lo_14 = cat(io_v_output_out_1_23, io_v_output_out_0_23) @[Cat.scala 33:92]
    node io_v_output_lo_hi_14 = cat(io_v_output_out_3_17, io_v_output_out_2_17) @[Cat.scala 33:92]
    node io_v_output_lo_22 = cat(io_v_output_lo_hi_14, io_v_output_lo_lo_14) @[Cat.scala 33:92]
    node io_v_output_hi_lo_14 = cat(io_v_output_out_5_11, io_v_output_out_4_11) @[Cat.scala 33:92]
    node io_v_output_hi_hi_14 = cat(io_v_output_out_7_11, io_v_output_out_6_11) @[Cat.scala 33:92]
    node io_v_output_hi_22 = cat(io_v_output_hi_hi_14, io_v_output_hi_lo_14) @[Cat.scala 33:92]
    node _io_v_output_T_50 = cat(io_v_output_hi_22, io_v_output_lo_22) @[Cat.scala 33:92]
    node _io_v_output_T_51 = asSInt(_io_v_output_T_50) @[Valu.scala 192:24]
    node _GEN_10 = mux(_T_65, _io_v_output_T_51, asSInt(UInt<1>("h0"))) @[Valu.scala 197:13 294:47 295:23]
    node _GEN_11 = mux(_T_64, _io_v_output_T_49, _GEN_10) @[Valu.scala 292:41 293:41]
    node _GEN_12 = mux(_T_63, _io_v_output_T_47, _GEN_11) @[Valu.scala 289:41 290:22]
    node _GEN_13 = mux(_T_62, _io_v_output_T_45, _GEN_12) @[Valu.scala 286:39 287:21]
    node _GEN_14 = mux(_T_61, io_vs1, _GEN_13) @[Valu.scala 283:37 284:29]
    node _GEN_15 = mux(_T_60, _GEN_14, asSInt(UInt<1>("h0"))) @[Valu.scala 197:13 282:38]
    node _GEN_16 = mux(_T_54, _GEN_9, _GEN_15) @[Valu.scala 259:38]
    node _GEN_17 = mux(_T_48, _GEN_4, _GEN_16) @[Valu.scala 238:37]
    node _GEN_18 = mux(_T_47, _io_v_output_T_23, _GEN_17) @[Valu.scala 233:70 235:25]
    node _GEN_19 = mux(_T_43, _io_v_output_T_21, _GEN_18) @[Valu.scala 230:69 232:25]
    node _GEN_20 = mux(_T_39, _io_v_output_T_19, _GEN_19) @[Valu.scala 227:69 229:25]
    node _GEN_21 = mux(_T_35, _io_v_output_T_17, _GEN_20) @[Valu.scala 224:68 226:25]
    node _GEN_22 = mux(_T_31, _io_v_output_T_15, _GEN_21) @[Valu.scala 219:70 221:25]
    node _GEN_23 = mux(_T_27, _io_v_output_T_13, _GEN_22) @[Valu.scala 216:69 218:25]
    node _GEN_24 = mux(_T_23, _io_v_output_T_11, _GEN_23) @[Valu.scala 213:69 215:25]
    node _GEN_25 = mux(_T_19, _io_v_output_T_9, _GEN_24) @[Valu.scala 210:69 212:21]
    node _GEN_26 = mux(_T_15, _io_v_output_T_7, _GEN_25) @[Valu.scala 206:74 207:25]
    node _GEN_27 = mux(_T_11, _io_v_output_T_5, _GEN_26) @[Valu.scala 204:70 205:25]
    node _GEN_28 = mux(_T_7, _io_v_output_T_3, _GEN_27) @[Valu.scala 202:71 203:25]
    node _GEN_29 = mux(_T_3, _io_v_output_T_1, _GEN_28) @[Valu.scala 200:65 201:25]
    node out8_0 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_1 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_2 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_3 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_4 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_5 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_6 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_7 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_8 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_9 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_10 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_11 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_12 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_13 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_14 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out8_15 = asSInt(UInt<8>("h0")) @[Valu.scala 80:{19,19}]
    node out16_0 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_1 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_2 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_3 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_4 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_5 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_6 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out16_7 = asSInt(UInt<16>("h0")) @[Valu.scala 81:{20,20}]
    node out32_0 = asSInt(UInt<32>("h0")) @[Valu.scala 82:{20,20}]
    node out32_1 = asSInt(UInt<32>("h0")) @[Valu.scala 82:{20,20}]
    node out32_2 = asSInt(UInt<32>("h0")) @[Valu.scala 82:{20,20}]
    node out32_3 = asSInt(UInt<32>("h0")) @[Valu.scala 82:{20,20}]
    node out64_0 = asSInt(UInt<64>("h0")) @[Valu.scala 83:{20,20}]
    node out64_1 = asSInt(UInt<64>("h0")) @[Valu.scala 83:{20,20}]
    io_v_output <= asSInt(bits(_GEN_29, 127, 0))
    io_vs0_o <= io_vs0 @[Valu.scala 301:14]
    io_vs3 <= io_vd @[Valu.scala 300:12]

  module configure :
    input clock : Clock
    input reset : UInt<1>
    input io_zimm : UInt<32>
    input io_rs1 : UInt<5>
    input io_rd : UInt<5>
    input io_rs1_readdata : SInt<32>
    input io_current_vl : SInt<32>
    output io_lmul : UInt<32>
    output io_vl : SInt<32>
    output io_rd_out : UInt<5>
    output io_avl_o : SInt<32>
    output io_valmax_o : SInt<32>

    node vlmul = bits(io_zimm, 2, 0) @[Vconfigure.scala 21:24]
    node vsew = bits(io_zimm, 5, 3) @[Vconfigure.scala 22:22]
    node _T = eq(vlmul, UInt<3>("h5")) @[Vconfigure.scala 30:17]
    node _T_1 = eq(vsew, UInt<1>("h0")) @[Vconfigure.scala 32:20]
    node _T_2 = eq(vsew, UInt<1>("h1")) @[Vconfigure.scala 34:25]
    node _T_3 = eq(vsew, UInt<2>("h2")) @[Vconfigure.scala 36:25]
    node _valmax_T = shr(asSInt(UInt<2>("h1")), 2) @[Vconfigure.scala 37:27]
    node _GEN_0 = mux(_T_3, _valmax_T, asSInt(UInt<1>("h0"))) @[Vconfigure.scala 36:38 37:20 23:26]
    node _GEN_1 = mux(_T_2, asSInt(UInt<2>("h1")), _GEN_0) @[Vconfigure.scala 34:38 35:20]
    node _GEN_2 = mux(_T_1, asSInt(UInt<3>("h2")), _GEN_1) @[Vconfigure.scala 32:33 33:20]
    node _T_4 = eq(vlmul, UInt<3>("h6")) @[Vconfigure.scala 43:22]
    node _T_5 = eq(vsew, UInt<1>("h0")) @[Vconfigure.scala 45:20]
    node _T_6 = eq(vsew, UInt<1>("h1")) @[Vconfigure.scala 47:25]
    node _T_7 = eq(vsew, UInt<2>("h2")) @[Vconfigure.scala 49:25]
    node _GEN_3 = mux(_T_7, asSInt(UInt<2>("h1")), asSInt(UInt<1>("h0"))) @[Vconfigure.scala 49:38 50:20 23:26]
    node _GEN_4 = mux(_T_6, asSInt(UInt<3>("h2")), _GEN_3) @[Vconfigure.scala 47:38 48:20]
    node _GEN_5 = mux(_T_5, asSInt(UInt<4>("h4")), _GEN_4) @[Vconfigure.scala 45:33 46:20]
    node _T_8 = eq(vlmul, UInt<3>("h7")) @[Vconfigure.scala 55:22]
    node _T_9 = eq(vsew, UInt<1>("h0")) @[Vconfigure.scala 57:20]
    node _T_10 = eq(vsew, UInt<1>("h1")) @[Vconfigure.scala 59:25]
    node _T_11 = eq(vsew, UInt<2>("h2")) @[Vconfigure.scala 61:25]
    node _T_12 = eq(vsew, UInt<2>("h3")) @[Vconfigure.scala 63:25]
    node _GEN_6 = mux(_T_12, asSInt(UInt<2>("h1")), asSInt(UInt<1>("h0"))) @[Vconfigure.scala 63:37 64:20 23:26]
    node _GEN_7 = mux(_T_11, asSInt(UInt<3>("h2")), _GEN_6) @[Vconfigure.scala 61:38 62:20]
    node _GEN_8 = mux(_T_10, asSInt(UInt<4>("h4")), _GEN_7) @[Vconfigure.scala 59:38 60:20]
    node _GEN_9 = mux(_T_9, asSInt(UInt<5>("h8")), _GEN_8) @[Vconfigure.scala 57:33 58:20]
    node _y0_T = bits(vlmul, 1, 1) @[Vconfigure.scala 67:24]
    node _y0_T_1 = eq(_y0_T, UInt<1>("h0")) @[Vconfigure.scala 67:18]
    node _y0_T_2 = bits(vlmul, 0, 0) @[Vconfigure.scala 67:37]
    node _y0_T_3 = eq(_y0_T_2, UInt<1>("h0")) @[Vconfigure.scala 67:31]
    node _y0_T_4 = and(_y0_T_1, _y0_T_3) @[Vconfigure.scala 67:28]
    node _y0_T_5 = bits(vlmul, 2, 2) @[Vconfigure.scala 67:49]
    node y0 = or(_y0_T_4, _y0_T_5) @[Vconfigure.scala 67:41]
    node _y1_T = bits(vlmul, 2, 2) @[Vconfigure.scala 68:24]
    node _y1_T_1 = eq(_y1_T, UInt<1>("h0")) @[Vconfigure.scala 68:18]
    node _y1_T_2 = bits(vlmul, 1, 1) @[Vconfigure.scala 68:37]
    node _y1_T_3 = eq(_y1_T_2, UInt<1>("h0")) @[Vconfigure.scala 68:31]
    node _y1_T_4 = and(_y1_T_1, _y1_T_3) @[Vconfigure.scala 68:28]
    node _y1_T_5 = bits(vlmul, 0, 0) @[Vconfigure.scala 68:49]
    node y1 = and(_y1_T_4, _y1_T_5) @[Vconfigure.scala 68:41]
    node _y2_T = bits(vlmul, 2, 2) @[Vconfigure.scala 69:24]
    node _y2_T_1 = eq(_y2_T, UInt<1>("h0")) @[Vconfigure.scala 69:18]
    node _y2_T_2 = bits(vlmul, 1, 1) @[Vconfigure.scala 69:36]
    node _y2_T_3 = and(_y2_T_1, _y2_T_2) @[Vconfigure.scala 69:28]
    node _y2_T_4 = bits(vlmul, 0, 0) @[Vconfigure.scala 69:49]
    node _y2_T_5 = eq(_y2_T_4, UInt<1>("h0")) @[Vconfigure.scala 69:43]
    node y2 = and(_y2_T_3, _y2_T_5) @[Vconfigure.scala 69:40]
    node _y3_T = bits(vlmul, 2, 2) @[Vconfigure.scala 70:24]
    node _y3_T_1 = eq(_y3_T, UInt<1>("h0")) @[Vconfigure.scala 70:18]
    node _y3_T_2 = bits(vlmul, 1, 1) @[Vconfigure.scala 70:36]
    node _y3_T_3 = and(_y3_T_1, _y3_T_2) @[Vconfigure.scala 70:28]
    node _y3_T_4 = bits(vlmul, 0, 0) @[Vconfigure.scala 70:48]
    node y3 = and(_y3_T_3, _y3_T_4) @[Vconfigure.scala 70:40]
    node io_lmul_lo = cat(y1, y0) @[Cat.scala 33:92]
    node io_lmul_hi = cat(y3, y2) @[Cat.scala 33:92]
    node _io_lmul_T = cat(io_lmul_hi, io_lmul_lo) @[Cat.scala 33:92]
    node _T_13 = eq(vsew, UInt<1>("h0")) @[Vconfigure.scala 73:19]
    node _valmax_T_1 = cat(io_lmul, UInt<4>("h0")) @[Cat.scala 33:92]
    node _valmax_T_2 = asSInt(_valmax_T_1) @[Vconfigure.scala 74:44]
    node _T_14 = eq(vsew, UInt<1>("h1")) @[Vconfigure.scala 75:25]
    node _valmax_T_3 = cat(io_lmul, UInt<3>("h0")) @[Cat.scala 33:92]
    node _valmax_T_4 = asSInt(_valmax_T_3) @[Vconfigure.scala 76:45]
    node _T_15 = eq(vsew, UInt<2>("h2")) @[Vconfigure.scala 77:25]
    node _valmax_T_5 = cat(io_lmul, UInt<2>("h0")) @[Cat.scala 33:92]
    node _valmax_T_6 = asSInt(_valmax_T_5) @[Vconfigure.scala 78:45]
    node _T_16 = eq(vsew, UInt<2>("h3")) @[Vconfigure.scala 79:25]
    node _valmax_T_7 = cat(io_lmul, UInt<1>("h0")) @[Cat.scala 33:92]
    node _valmax_T_8 = asSInt(_valmax_T_7) @[Vconfigure.scala 80:45]
    node _GEN_10 = mux(_T_16, _valmax_T_8, asSInt(UInt<1>("h0"))) @[Vconfigure.scala 79:37 80:19 23:26]
    node _GEN_11 = mux(_T_15, _valmax_T_6, _GEN_10) @[Vconfigure.scala 77:38 78:19]
    node _GEN_12 = mux(_T_14, _valmax_T_4, _GEN_11) @[Vconfigure.scala 75:38 76:19]
    node _GEN_13 = mux(_T_13, _valmax_T_2, _GEN_12) @[Vconfigure.scala 73:32 74:18]
    node _GEN_14 = mux(_T_8, _GEN_9, _GEN_13) @[Vconfigure.scala 55:35]
    node _GEN_15 = mux(_T_8, UInt<1>("h1"), _io_lmul_T) @[Vconfigure.scala 25:13 55:35 71:17]
    node _GEN_16 = mux(_T_4, _GEN_5, _GEN_14) @[Vconfigure.scala 43:35]
    node _GEN_17 = mux(_T_4, UInt<1>("h1"), _GEN_15) @[Vconfigure.scala 25:13 43:35]
    node _GEN_18 = mux(_T, _GEN_2, _GEN_16) @[Vconfigure.scala 30:30]
    node _GEN_19 = mux(_T, UInt<1>("h1"), _GEN_17) @[Vconfigure.scala 25:13 30:30]
    node _avl_T = neq(io_rs1, UInt<1>("h0")) @[Vconfigure.scala 84:18]
    node _avl_T_1 = neq(io_rd, UInt<1>("h0")) @[Vconfigure.scala 85:15]
    node _avl_T_2 = eq(io_rs1, UInt<1>("h0")) @[Vconfigure.scala 85:40]
    node _avl_T_3 = and(_avl_T_1, _avl_T_2) @[Vconfigure.scala 85:30]
    node _avl_T_4 = eq(io_rs1, UInt<1>("h0")) @[Vconfigure.scala 86:16]
    node _avl_T_5 = eq(io_rd, UInt<1>("h0")) @[Vconfigure.scala 86:33]
    node _avl_T_6 = and(_avl_T_4, _avl_T_5) @[Vconfigure.scala 86:24]
    node _avl_T_7 = mux(_avl_T_6, io_current_vl, asSInt(UInt<1>("h0"))) @[Vconfigure.scala 86:8]
    node valmax = _GEN_18 @[Vconfigure.scala 23:26]
    node _avl_T_8 = mux(_avl_T_3, valmax, _avl_T_7) @[Vconfigure.scala 85:8]
    node _avl_T_9 = mux(_avl_T, io_rs1_readdata, _avl_T_8) @[Vconfigure.scala 84:10]
    node avl = _avl_T_9 @[Vconfigure.scala 24:23 84:4]
    node _T_17 = leq(avl, valmax) @[Vconfigure.scala 88:15]
    node _GEN_20 = mux(_T_17, avl, valmax) @[Vconfigure.scala 88:25 89:14 91:14]
    io_lmul <= pad(_GEN_19, 32)
    io_vl <= asSInt(bits(_GEN_20, 31, 0))
    io_rd_out <= io_rd @[Vconfigure.scala 94:10]
    io_avl_o <= asSInt(bits(avl, 31, 0)) @[Vconfigure.scala 96:10]
    io_valmax_o <= asSInt(bits(valmax, 31, 0)) @[Vconfigure.scala 95:13]

  module MDU :
    input clock : Clock
    input reset : UInt<1>
    input io_src_a : UInt<32>
    input io_src_b : UInt<32>
    input io_op : UInt<5>
    input io_valid : UInt<1>
    output io_ready : UInt<1>
    output io_output_valid : UInt<1>
    output io_output_bits : UInt<32>

    node _result_T = eq(io_op, UInt<1>("h0")) @[MDU.scala 34:16]
    node _result_T_1 = eq(io_op, UInt<2>("h3")) @[MDU.scala 34:33]
    node _result_T_2 = or(_result_T, _result_T_1) @[MDU.scala 34:24]
    node _result_T_3 = mul(io_src_a, io_src_b) @[MDU.scala 34:58]
    node _result_T_4 = eq(io_op, UInt<2>("h2")) @[MDU.scala 35:16]
    node _result_T_5 = asSInt(io_src_a) @[MDU.scala 35:59]
    node _result_T_6 = cvt(io_src_b) @[MDU.scala 35:66]
    node _result_T_7 = mul(_result_T_5, _result_T_6) @[MDU.scala 35:66]
    node _result_T_8 = tail(_result_T_7, 1) @[MDU.scala 35:66]
    node _result_T_9 = asSInt(_result_T_8) @[MDU.scala 35:66]
    node _result_T_10 = asUInt(_result_T_9) @[MDU.scala 35:78]
    node _result_T_11 = eq(io_op, UInt<1>("h1")) @[MDU.scala 36:16]
    node _result_T_12 = asSInt(io_src_a) @[MDU.scala 36:59]
    node _result_T_13 = asSInt(io_src_b) @[MDU.scala 36:77]
    node _result_T_14 = mul(_result_T_12, _result_T_13) @[MDU.scala 36:66]
    node _result_T_15 = asUInt(_result_T_14) @[MDU.scala 36:85]
    node _result_T_16 = mux(_result_T_11, _result_T_15, UInt<1>("h0")) @[Mux.scala 101:16]
    node _result_T_17 = mux(_result_T_4, _result_T_10, _result_T_16) @[Mux.scala 101:16]
    node _result_T_18 = mux(_result_T_2, _result_T_3, _result_T_17) @[Mux.scala 101:16]
    reg r_ready : UInt<1>, clock with :
      reset => (UInt<1>("h0"), r_ready) @[MDU.scala 41:29]
    reg r_counter : UInt<6>, clock with :
      reset => (UInt<1>("h0"), r_counter) @[MDU.scala 42:29]
    reg r_dividend : UInt<32>, clock with :
      reset => (UInt<1>("h0"), r_dividend) @[MDU.scala 43:29]
    reg r_quotient : UInt<32>, clock with :
      reset => (UInt<1>("h0"), r_quotient) @[MDU.scala 44:29]
    node _is_div_rem_u_T = eq(io_op, UInt<3>("h5")) @[MDU.scala 48:39]
    node _is_div_rem_u_T_1 = eq(io_op, UInt<3>("h7")) @[MDU.scala 48:57]
    node _is_div_rem_u_T_2 = or(_is_div_rem_u_T, _is_div_rem_u_T_1) @[MDU.scala 48:48]
    node _is_div_rem_s_T = eq(io_op, UInt<3>("h4")) @[MDU.scala 49:39]
    node _is_div_rem_s_T_1 = eq(io_op, UInt<3>("h6")) @[MDU.scala 49:56]
    node _is_div_rem_s_T_2 = or(_is_div_rem_s_T, _is_div_rem_s_T_1) @[MDU.scala 49:47]
    node is_div_rem_s = _is_div_rem_s_T_2 @[MDU.scala 49:{32,32}]
    node is_div_rem_u = _is_div_rem_u_T_2 @[MDU.scala 48:{32,32}]
    node _T = or(is_div_rem_s, is_div_rem_u) @[MDU.scala 50:23]
    node _dividend_T = bits(io_src_a, 31, 31) @[MDU.scala 51:53]
    node _dividend_T_1 = and(is_div_rem_s, _dividend_T) @[MDU.scala 51:42]
    node _dividend_T_2 = sub(UInt<1>("h0"), io_src_a) @[MDU.scala 51:59]
    node _dividend_T_3 = tail(_dividend_T_2, 1) @[MDU.scala 51:59]
    node dividend = mux(_dividend_T_1, _dividend_T_3, io_src_a) @[MDU.scala 51:28]
    node _divisor_T = bits(io_src_b, 31, 31) @[MDU.scala 52:53]
    node _divisor_T_1 = and(is_div_rem_s, _divisor_T) @[MDU.scala 52:42]
    node _divisor_T_2 = sub(UInt<1>("h0"), io_src_b) @[MDU.scala 52:59]
    node _divisor_T_3 = tail(_divisor_T_2, 1) @[MDU.scala 52:59]
    node divisor = mux(_divisor_T_1, _divisor_T_3, io_src_b) @[MDU.scala 52:28]
    node _T_1 = eq(io_valid, UInt<1>("h1")) @[MDU.scala 53:23]
    node _T_2 = neq(r_counter, UInt<1>("h0")) @[MDU.scala 58:30]
    node _T_3 = sub(r_counter, UInt<1>("h1")) @[MDU.scala 59:52]
    node _T_4 = tail(_T_3, 1) @[MDU.scala 59:52]
    node _T_5 = dshl(divisor, _T_4) @[MDU.scala 59:40]
    node _T_6 = geq(r_dividend, _T_5) @[MDU.scala 59:29]
    node _r_dividend_T = sub(r_counter, UInt<1>("h1")) @[MDU.scala 60:67]
    node _r_dividend_T_1 = tail(_r_dividend_T, 1) @[MDU.scala 60:67]
    node _r_dividend_T_2 = dshl(divisor, _r_dividend_T_1) @[MDU.scala 60:55]
    node _r_dividend_T_3 = sub(r_dividend, _r_dividend_T_2) @[MDU.scala 60:45]
    node _r_dividend_T_4 = tail(_r_dividend_T_3, 1) @[MDU.scala 60:45]
    node _r_quotient_T = sub(r_counter, UInt<1>("h1")) @[MDU.scala 61:63]
    node _r_quotient_T_1 = tail(_r_quotient_T, 1) @[MDU.scala 61:63]
    node _r_quotient_T_2 = dshl(UInt<1>("h1"), _r_quotient_T_1) @[MDU.scala 61:51]
    node _r_quotient_T_3 = add(r_quotient, _r_quotient_T_2) @[MDU.scala 61:45]
    node _r_quotient_T_4 = tail(_r_quotient_T_3, 1) @[MDU.scala 61:45]
    node _GEN_0 = mux(_T_6, _r_dividend_T_4, r_dividend) @[MDU.scala 43:29 59:59 60:31]
    node _GEN_1 = mux(_T_6, _r_quotient_T_4, r_quotient) @[MDU.scala 44:29 59:59 61:31]
    node _GEN_2 = mux(_T_6, r_ready, UInt<1>("h1")) @[MDU.scala 41:29 59:59 63:25]
    node _r_counter_T = sub(r_counter, UInt<1>("h1")) @[MDU.scala 65:37]
    node _r_counter_T_1 = tail(_r_counter_T, 1) @[MDU.scala 65:37]
    node _r_ready_T = eq(r_counter, UInt<1>("h1")) @[MDU.scala 66:38]
    node _GEN_3 = mux(_T_2, _GEN_0, r_dividend) @[MDU.scala 43:29 58:38]
    node _GEN_4 = mux(_T_2, _GEN_1, r_quotient) @[MDU.scala 44:29 58:38]
    node _GEN_5 = mux(_T_2, _r_ready_T, r_ready) @[MDU.scala 58:38 66:24 41:29]
    node _GEN_6 = mux(_T_2, _r_counter_T_1, r_counter) @[MDU.scala 58:38 65:24 42:29]
    node _GEN_7 = mux(_T_2, UInt<1>("h0"), UInt<1>("h1")) @[MDU.scala 46:21 58:38 68:29]
    node _GEN_8 = mux(_T_1, UInt<1>("h0"), _GEN_5) @[MDU.scala 53:32 54:24]
    node _GEN_9 = mux(_T_1, UInt<6>("h20"), _GEN_6) @[MDU.scala 53:32 55:24]
    node _GEN_10 = mux(_T_1, dividend, _GEN_3) @[MDU.scala 53:32 56:24]
    node _GEN_11 = mux(_T_1, UInt<1>("h0"), _GEN_4) @[MDU.scala 53:32 57:24]
    node _GEN_12 = mux(_T_1, UInt<1>("h0"), _GEN_7) @[MDU.scala 46:21 53:32]
    node _GEN_13 = mux(_T, _GEN_8, r_ready) @[MDU.scala 41:29 50:39]
    node _GEN_14 = mux(_T, _GEN_9, r_counter) @[MDU.scala 42:29 50:39]
    node _GEN_15 = mux(_T, _GEN_10, r_dividend) @[MDU.scala 43:29 50:39]
    node _GEN_16 = mux(_T, _GEN_11, r_quotient) @[MDU.scala 44:29 50:39]
    node _GEN_17 = mux(_T, _GEN_12, UInt<1>("h0")) @[MDU.scala 46:21 50:39]
    node _T_7 = eq(io_op, UInt<1>("h0")) @[MDU.scala 73:16]
    node result = _result_T_18 @[MDU.scala 32:22 33:12]
    node _io_output_bits_T = bits(result, 31, 0) @[MDU.scala 74:33]
    node _T_8 = eq(io_op, UInt<1>("h1")) @[MDU.scala 76:22]
    node _T_9 = eq(io_op, UInt<2>("h3")) @[MDU.scala 76:40]
    node _T_10 = or(_T_8, _T_9) @[MDU.scala 76:31]
    node _T_11 = eq(io_op, UInt<2>("h2")) @[MDU.scala 76:59]
    node _T_12 = or(_T_10, _T_11) @[MDU.scala 76:50]
    node _io_output_bits_T_1 = bits(result, 63, 32) @[MDU.scala 77:33]
    node _T_13 = eq(io_op, UInt<3>("h4")) @[MDU.scala 79:22]
    node _io_output_bits_T_2 = bits(io_src_a, 31, 31) @[MDU.scala 80:39]
    node _io_output_bits_T_3 = bits(io_src_b, 31, 31) @[MDU.scala 80:56]
    node _io_output_bits_T_4 = neq(_io_output_bits_T_2, _io_output_bits_T_3) @[MDU.scala 80:44]
    node _io_output_bits_T_5 = orr(io_src_b) @[MDU.scala 80:72]
    node _io_output_bits_T_6 = and(_io_output_bits_T_4, _io_output_bits_T_5) @[MDU.scala 80:61]
    node _io_output_bits_T_7 = sub(UInt<1>("h0"), r_quotient) @[MDU.scala 80:76]
    node _io_output_bits_T_8 = tail(_io_output_bits_T_7, 1) @[MDU.scala 80:76]
    node _io_output_bits_T_9 = mux(_io_output_bits_T_6, _io_output_bits_T_8, r_quotient) @[MDU.scala 80:30]
    node _T_14 = eq(io_op, UInt<3>("h5")) @[MDU.scala 81:22]
    node _T_15 = eq(io_op, UInt<3>("h6")) @[MDU.scala 83:22]
    node _io_output_bits_T_10 = bits(io_src_a, 31, 31) @[MDU.scala 84:39]
    node _io_output_bits_T_11 = sub(UInt<1>("h0"), r_dividend) @[MDU.scala 84:44]
    node _io_output_bits_T_12 = tail(_io_output_bits_T_11, 1) @[MDU.scala 84:44]
    node _io_output_bits_T_13 = mux(_io_output_bits_T_10, _io_output_bits_T_12, r_dividend) @[MDU.scala 84:30]
    node _T_16 = eq(io_op, UInt<3>("h7")) @[MDU.scala 85:22]
    node _GEN_18 = mux(_T_16, r_dividend, UInt<1>("h0")) @[MDU.scala 85:31 86:24 88:24]
    node _GEN_19 = mux(_T_15, _io_output_bits_T_13, _GEN_18) @[MDU.scala 83:30 84:24]
    node _GEN_20 = mux(_T_14, r_quotient, _GEN_19) @[MDU.scala 81:31 82:24]
    node _GEN_21 = mux(_T_13, _io_output_bits_T_9, _GEN_20) @[MDU.scala 79:30 80:24]
    node _GEN_22 = mux(_T_12, _io_output_bits_T_1, _GEN_21) @[MDU.scala 76:70 77:24]
    node _GEN_23 = mux(_T_12, UInt<1>("h1"), _GEN_17) @[MDU.scala 76:70 78:25]
    node _GEN_24 = mux(_T_7, _io_output_bits_T, _GEN_22) @[MDU.scala 73:24 74:24]
    node _GEN_25 = mux(_T_7, UInt<1>("h1"), _GEN_23) @[MDU.scala 73:24 75:25]
    io_ready <= r_ready @[MDU.scala 72:18]
    io_output_valid <= _GEN_25
    io_output_bits <= _GEN_24
    r_ready <= mux(reset, UInt<1>("h1"), _GEN_13) @[MDU.scala 41:{29,29}]
    r_counter <= mux(reset, UInt<6>("h20"), _GEN_14) @[MDU.scala 42:{29,29}]
    r_dividend <= bits(mux(reset, UInt<32>("h0"), _GEN_15), 31, 0) @[MDU.scala 43:{29,29}]
    r_quotient <= bits(mux(reset, UInt<32>("h0"), _GEN_16), 31, 0) @[MDU.scala 44:{29,29}]

  module Execute :
    input clock : Clock
    input reset : UInt<1>
    input io_immediate : UInt<32>
    input io_readData1 : UInt<32>
    input io_readData2 : UInt<32>
    input io_pcAddress : UInt<32>
    input io_func7 : UInt<7>
    input io_func3 : UInt<3>
    input io_mem_result : UInt<32>
    input io_wb_result : UInt<32>
    input io_ex_mem_regWrite : UInt<1>
    input io_mem_wb_regWrite : UInt<1>
    input io_id_ex_ins : UInt<32>
    input io_ex_mem_ins : UInt<32>
    input io_mem_wb_ins : UInt<32>
    input io_ctl_aluSrc : UInt<1>
    input io_ctl_aluOp : UInt<2>
    input io_ctl_aluSrc1 : UInt<2>
    input io_func6 : UInt<6>
    input io_v_ctl_aluop : UInt<3>
    input io_v_ctl_exsel : UInt<4>
    input io_v_ctl_regwrite : UInt<1>
    input io_v_ctl_opBsel : UInt<1>
    input io_v_ctl_v_load : UInt<1>
    input io_v_ctl_v_ins : UInt<1>
    input io_v_ctl_vset : UInt<1>
    input io_vs1_data : SInt<128>
    input io_vs2_data : SInt<128>
    input io_vl : SInt<32>
    input io_vstart : SInt<32>
    input io_vs3_data : SInt<128>
    input io_vma : UInt<1>
    input io_vta : UInt<1>
    input io_vm : UInt<1>
    input io_vs0 : SInt<128>
    input io_vd_addr : UInt<5>
    input io_v_sew : UInt<3>
    input io_zimm : SInt<32>
    input io_v_addi_imm : SInt<32>
    input io_vec_mem_res : SInt<128>
    input io_vec_wb_res : SInt<128>
    input io_fu_ex_reg_vd : UInt<5>
    input io_fu_mem_reg_vd : UInt<5>
    input io_fu_reg_vs1 : UInt<5>
    input io_fu_reg_vs2 : UInt<5>
    input io_fu_reg_vs3 : UInt<5>
    input io_fu_ex_reg_write : UInt<1>
    input io_fu_mem_reg_write : UInt<1>
    input io_v_MemWrite : UInt<1>
    output io_vec_alu_res : SInt<128>
    output io_vec_vl : SInt<32>
    output io_vec_rd_out : UInt<5>
    output io_vec_avl_o : SInt<32>
    output io_vec_valmax_o : SInt<32>
    output io_vs3_data_o : SInt<128>
    output io_writeData : UInt<32>
    output io_ALUresult : UInt<32>
    output io_vs0_o : SInt<128>
    output io_stall : UInt<1>

    inst alu of ALU @[Execute.scala 73:19]
    inst aluCtl of AluControl @[Execute.scala 74:22]
    inst ForwardingUnit of ForwardingUnit @[Execute.scala 75:18]
    inst Vec_aluCtl of Alu_Control @[Execute.scala 125:26]
    inst vec_alu of VALU @[Execute.scala 136:23]
    inst vec_config of configure @[Execute.scala 203:26]
    inst mdu of MDU @[Execute.scala 235:22]
    node _T = bits(io_ex_mem_ins, 11, 7) @[Execute.scala 81:32]
    node _T_1 = bits(io_mem_wb_ins, 11, 7) @[Execute.scala 82:33]
    node _T_2 = bits(io_id_ex_ins, 19, 15) @[Execute.scala 83:29]
    node _T_3 = bits(io_id_ex_ins, 24, 20) @[Execute.scala 84:29]
    node _inputMux1_T = eq(ForwardingUnit.io_forwardA, UInt<1>("h0")) @[Execute.scala 97:20]
    node _inputMux1_T_1 = eq(ForwardingUnit.io_forwardA, UInt<1>("h1")) @[Execute.scala 98:20]
    node _inputMux1_T_2 = eq(ForwardingUnit.io_forwardA, UInt<2>("h2")) @[Execute.scala 99:20]
    node _inputMux1_T_3 = mux(_inputMux1_T_2, io_wb_result, UInt<1>("h0")) @[Mux.scala 101:16]
    node _inputMux1_T_4 = mux(_inputMux1_T_1, io_mem_result, _inputMux1_T_3) @[Mux.scala 101:16]
    node inputMux1 = mux(_inputMux1_T, io_readData1, _inputMux1_T_4) @[Mux.scala 101:16]
    node _inputMux2_T = eq(ForwardingUnit.io_forwardB, UInt<1>("h0")) @[Execute.scala 105:20]
    node _inputMux2_T_1 = eq(ForwardingUnit.io_forwardB, UInt<1>("h1")) @[Execute.scala 106:20]
    node _inputMux2_T_2 = eq(ForwardingUnit.io_forwardB, UInt<2>("h2")) @[Execute.scala 107:20]
    node _inputMux2_T_3 = mux(_inputMux2_T_2, io_wb_result, UInt<1>("h0")) @[Mux.scala 101:16]
    node _inputMux2_T_4 = mux(_inputMux2_T_1, io_mem_result, _inputMux2_T_3) @[Mux.scala 101:16]
    node inputMux2 = mux(_inputMux2_T, io_readData2, _inputMux2_T_4) @[Mux.scala 101:16]
    node _aluIn1_T = eq(io_ctl_aluSrc1, UInt<1>("h1")) @[Execute.scala 114:23]
    node _aluIn1_T_1 = eq(io_ctl_aluSrc1, UInt<2>("h2")) @[Execute.scala 115:23]
    node _aluIn1_T_2 = mux(_aluIn1_T_1, UInt<1>("h0"), inputMux1) @[Mux.scala 101:16]
    node aluIn1 = mux(_aluIn1_T, io_pcAddress, _aluIn1_T_2) @[Mux.scala 101:16]
    node aluIn2 = mux(io_ctl_aluSrc, inputMux2, io_immediate) @[Execute.scala 118:19]
    node _aluCtl_io_f7_T = bits(io_func7, 5, 5) @[Execute.scala 121:27]
    node _T_4 = eq(ForwardingUnit.io_forwardA, UInt<1>("h1")) @[Execute.scala 140:20]
    node _vec_alu_io_in_A_T = asSInt(io_mem_result) @[Execute.scala 141:38]
    node _T_5 = eq(ForwardingUnit.io_forwardA, UInt<2>("h2")) @[Execute.scala 142:26]
    node _vec_alu_io_in_A_T_1 = asSInt(io_wb_result) @[Execute.scala 143:37]
    node _vec_alu_io_in_A_T_2 = asSInt(io_readData1) @[Execute.scala 145:37]
    node _GEN_0 = mux(_T_5, _vec_alu_io_in_A_T_1, _vec_alu_io_in_A_T_2) @[Execute.scala 142:34 143:21 145:21]
    node _GEN_1 = mux(_T_4, _vec_alu_io_in_A_T, _GEN_0) @[Execute.scala 140:28 141:21]
    node _T_6 = eq(ForwardingUnit.io_forwardA, UInt<1>("h1")) @[Execute.scala 148:20]
    node _T_7 = eq(ForwardingUnit.io_forwardA, UInt<2>("h2")) @[Execute.scala 150:26]
    node _GEN_2 = mux(_T_7, io_vec_wb_res, io_vs1_data) @[Execute.scala 150:34 151:20 153:20]
    node _GEN_3 = mux(_T_6, io_vec_mem_res, _GEN_2) @[Execute.scala 148:28 149:20]
    node _T_8 = eq(ForwardingUnit.io_forwardC, UInt<1>("h1")) @[Execute.scala 156:20]
    node _T_9 = eq(ForwardingUnit.io_forwardC, UInt<2>("h2")) @[Execute.scala 159:26]
    node _GEN_4 = mux(_T_9, io_vec_wb_res, io_vs3_data) @[Execute.scala 159:34 160:19 163:19]
    node _GEN_5 = mux(_T_8, io_vec_mem_res, _GEN_4) @[Execute.scala 156:28 157:19]
    node _T_10 = eq(io_v_ctl_exsel, UInt<2>("h3")) @[Execute.scala 167:23]
    node _T_11 = eq(io_v_ctl_opBsel, UInt<1>("h1")) @[Execute.scala 167:56]
    node _T_12 = and(_T_10, _T_11) @[Execute.scala 167:37]
    node _T_13 = eq(io_v_ctl_exsel, UInt<3>("h4")) @[Execute.scala 169:29]
    node _T_14 = eq(io_v_ctl_opBsel, UInt<1>("h1")) @[Execute.scala 169:62]
    node _T_15 = and(_T_13, _T_14) @[Execute.scala 169:43]
    node _T_16 = eq(ForwardingUnit.io_forwardB, UInt<1>("h1")) @[Execute.scala 172:22]
    node _vec_alu_io_in_B_T = asSInt(io_mem_result) @[Execute.scala 173:40]
    node _T_17 = eq(ForwardingUnit.io_forwardB, UInt<2>("h2")) @[Execute.scala 174:28]
    node _vec_alu_io_in_B_T_1 = asSInt(io_wb_result) @[Execute.scala 175:39]
    node _vec_alu_io_in_B_T_2 = asSInt(io_readData2) @[Execute.scala 177:39]
    node _GEN_6 = mux(_T_17, _vec_alu_io_in_B_T_1, _vec_alu_io_in_B_T_2) @[Execute.scala 174:36 175:23 177:23]
    node _GEN_7 = mux(_T_16, _vec_alu_io_in_B_T, _GEN_6) @[Execute.scala 172:30 173:23]
    node _GEN_8 = mux(_T_15, io_v_addi_imm, _GEN_7) @[Execute.scala 169:70 170:21]
    node _GEN_9 = mux(_T_12, io_zimm, _GEN_8) @[Execute.scala 167:64 168:21]
    node _T_18 = eq(ForwardingUnit.io_forwardB, UInt<1>("h1")) @[Execute.scala 181:20]
    node _T_19 = eq(ForwardingUnit.io_forwardB, UInt<2>("h2")) @[Execute.scala 183:26]
    node _GEN_10 = mux(_T_19, io_vec_wb_res, io_vs2_data) @[Execute.scala 183:34 184:20 186:20]
    node _GEN_11 = mux(_T_18, io_vec_mem_res, _GEN_10) @[Execute.scala 181:28 182:20]
    node _vec_alu_io_vl_T = asUInt(io_vl) @[Execute.scala 192:26]
    node _vec_alu_io_vstart_T = asUInt(io_vstart) @[Execute.scala 198:34]
    node _T_20 = eq(io_v_ctl_vset, UInt<1>("h1")) @[Execute.scala 205:22]
    node _vec_config_io_zimm_T = bits(io_id_ex_ins, 30, 20) @[Execute.scala 206:39]
    node _vec_config_io_rs1_T = bits(io_id_ex_ins, 19, 15) @[Execute.scala 207:38]
    node _vec_config_io_rd_T = bits(io_id_ex_ins, 11, 7) @[Execute.scala 208:37]
    node _T_21 = eq(ForwardingUnit.io_forwardA, UInt<1>("h1")) @[Execute.scala 209:22]
    node _vec_config_io_rs1_readdata_T = asSInt(io_mem_result) @[Execute.scala 210:51]
    node _T_22 = eq(ForwardingUnit.io_forwardA, UInt<2>("h2")) @[Execute.scala 211:29]
    node _vec_config_io_rs1_readdata_T_1 = asSInt(io_wb_result) @[Execute.scala 212:50]
    node _vec_config_io_rs1_readdata_T_2 = asSInt(io_readData1) @[Execute.scala 214:50]
    node _GEN_12 = mux(_T_22, _vec_config_io_rs1_readdata_T_1, _vec_config_io_rs1_readdata_T_2) @[Execute.scala 211:38 212:34 214:34]
    node _GEN_13 = mux(_T_21, _vec_config_io_rs1_readdata_T, _GEN_12) @[Execute.scala 209:30 210:34]
    node _GEN_14 = mux(_T_20, _vec_config_io_zimm_T, UInt<1>("h0")) @[Execute.scala 205:31 206:24 218:24]
    node _GEN_15 = mux(_T_20, _vec_config_io_rs1_T, UInt<1>("h0")) @[Execute.scala 205:31 207:23 219:23]
    node _GEN_16 = mux(_T_20, _vec_config_io_rd_T, UInt<1>("h0")) @[Execute.scala 205:31 208:22 220:22]
    node _GEN_17 = mux(_T_20, _GEN_13, asSInt(UInt<1>("h0"))) @[Execute.scala 205:31 221:32]
    node _GEN_18 = mux(_T_20, io_vl, io_vl) @[Execute.scala 205:31 216:30 222:30]
    reg src_a_reg : UInt<32>, clock with :
      reset => (UInt<1>("h0"), src_a_reg) @[Execute.scala 242:28]
    reg src_b_reg : UInt<32>, clock with :
      reset => (UInt<1>("h0"), src_b_reg) @[Execute.scala 243:28]
    reg op_reg : UInt<3>, clock with :
      reset => (UInt<1>("h0"), op_reg) @[Execute.scala 244:28]
    reg div_en : UInt<1>, clock with :
      reset => (UInt<1>("h0"), div_en) @[Execute.scala 245:28]
    reg f7_reg : UInt<6>, clock with :
      reset => (UInt<1>("h0"), f7_reg) @[Execute.scala 246:28]
    reg counter : UInt<6>, clock with :
      reset => (UInt<1>("h0"), counter) @[Execute.scala 247:28]
    node _T_23 = eq(io_func7, UInt<1>("h1")) @[Execute.scala 249:19]
    node _T_24 = eq(io_func3, UInt<1>("h0")) @[Execute.scala 249:40]
    node _T_25 = eq(io_func3, UInt<1>("h1")) @[Execute.scala 249:60]
    node _T_26 = or(_T_24, _T_25) @[Execute.scala 249:48]
    node _T_27 = eq(io_func3, UInt<2>("h2")) @[Execute.scala 249:80]
    node _T_28 = or(_T_26, _T_27) @[Execute.scala 249:68]
    node _T_29 = eq(io_func3, UInt<2>("h3")) @[Execute.scala 249:100]
    node _T_30 = or(_T_28, _T_29) @[Execute.scala 249:88]
    node _T_31 = and(_T_23, _T_30) @[Execute.scala 249:27]
    node _GEN_19 = mux(_T_31, UInt<1>("h1"), UInt<1>("h0")) @[Execute.scala 249:109 250:20 252:20]
    node _T_32 = eq(io_func7, UInt<1>("h1")) @[Execute.scala 255:19]
    node _T_33 = not(div_en) @[Execute.scala 255:30]
    node _T_34 = and(_T_32, _T_33) @[Execute.scala 255:27]
    node _T_35 = eq(io_func3, UInt<3>("h4")) @[Execute.scala 255:51]
    node _T_36 = eq(io_func3, UInt<3>("h5")) @[Execute.scala 255:71]
    node _T_37 = or(_T_35, _T_36) @[Execute.scala 255:59]
    node _T_38 = eq(io_func3, UInt<3>("h6")) @[Execute.scala 255:91]
    node _T_39 = or(_T_37, _T_38) @[Execute.scala 255:79]
    node _T_40 = eq(io_func3, UInt<3>("h7")) @[Execute.scala 255:111]
    node _T_41 = or(_T_39, _T_40) @[Execute.scala 255:99]
    node _T_42 = and(_T_34, _T_41) @[Execute.scala 255:38]
    reg mdu_io_valid_REG : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mdu_io_valid_REG) @[Execute.scala 256:30]
    node _GEN_20 = mux(_T_42, mdu_io_valid_REG, _GEN_19) @[Execute.scala 255:120 256:20]
    node _GEN_21 = mux(_T_42, UInt<1>("h1"), div_en) @[Execute.scala 255:120 257:14 245:28]
    node _GEN_22 = mux(_T_42, aluIn1, src_a_reg) @[Execute.scala 255:120 258:17 242:28]
    node _GEN_23 = mux(_T_42, aluIn2, src_b_reg) @[Execute.scala 255:120 259:17 243:28]
    node _GEN_24 = mux(_T_42, io_func3, op_reg) @[Execute.scala 255:120 260:14 244:28]
    node _GEN_25 = mux(_T_42, io_func7, f7_reg) @[Execute.scala 255:120 261:14 246:28]
    node _GEN_26 = mux(_T_42, UInt<1>("h1"), UInt<1>("h0")) @[Execute.scala 233:12 255:120 262:16]
    node _T_43 = lt(counter, UInt<6>("h20")) @[Execute.scala 268:21]
    node _counter_T = add(counter, UInt<1>("h1")) @[Execute.scala 274:28]
    node _counter_T_1 = tail(_counter_T, 1) @[Execute.scala 274:28]
    node _GEN_27 = mux(_T_43, UInt<1>("h1"), _GEN_26) @[Execute.scala 268:28 269:18]
    node _GEN_28 = mux(_T_43, src_a_reg, src_a_reg) @[Execute.scala 268:28 270:22 278:22]
    node _GEN_29 = mux(_T_43, src_b_reg, src_b_reg) @[Execute.scala 268:28 271:22 279:22]
    node _GEN_30 = mux(_T_43, op_reg, op_reg) @[Execute.scala 268:28 272:22 280:22]
    node _GEN_31 = mux(_T_43, _counter_T_1, UInt<1>("h0")) @[Execute.scala 268:28 274:17 281:17]
    node _GEN_32 = mux(_T_43, _GEN_20, UInt<1>("h0")) @[Execute.scala 268:28 276:22]
    node _GEN_33 = mux(_T_43, _GEN_21, UInt<1>("h0")) @[Execute.scala 268:28 277:22]
    node _GEN_34 = mux(div_en, _GEN_27, _GEN_26) @[Execute.scala 266:17]
    node _GEN_35 = mux(div_en, _GEN_28, aluIn1) @[Execute.scala 266:17 236:18]
    node _GEN_36 = mux(div_en, _GEN_29, aluIn2) @[Execute.scala 266:17 237:18]
    node _GEN_37 = mux(div_en, _GEN_30, io_func3) @[Execute.scala 266:17 238:18]
    node _GEN_38 = mux(div_en, _GEN_31, counter) @[Execute.scala 266:17 247:28]
    node _GEN_39 = mux(div_en, _GEN_32, _GEN_20) @[Execute.scala 266:17]
    node _GEN_40 = mux(div_en, _GEN_33, _GEN_21) @[Execute.scala 266:17]
    node _T_44 = eq(f7_reg, UInt<1>("h1")) @[Execute.scala 285:27]
    node _T_45 = and(div_en, _T_44) @[Execute.scala 285:17]
    node _T_46 = and(_T_45, mdu.io_ready) @[Execute.scala 285:35]
    node _io_ALUresult_T = mux(mdu.io_output_valid, mdu.io_output_bits, UInt<1>("h0")) @[Execute.scala 286:26]
    node _T_47 = eq(io_func7, UInt<1>("h1")) @[Execute.scala 288:25]
    node _T_48 = and(_T_47, mdu.io_ready) @[Execute.scala 288:33]
    node _io_ALUresult_T_1 = mux(mdu.io_output_valid, mdu.io_output_bits, UInt<1>("h0")) @[Execute.scala 289:26]
    node _GEN_41 = mux(_T_48, _io_ALUresult_T_1, alu.io_result) @[Execute.scala 288:49 289:20 291:29]
    node _GEN_42 = mux(_T_46, _io_ALUresult_T, _GEN_41) @[Execute.scala 285:51 286:20]
    io_vec_alu_res <= vec_alu.io_v_output @[Execute.scala 199:18]
    io_vec_vl <= vec_config.io_vl @[Execute.scala 225:13]
    io_vec_rd_out <= vec_config.io_rd_out @[Execute.scala 227:17]
    io_vec_avl_o <= vec_config.io_avl_o @[Execute.scala 228:16]
    io_vec_valmax_o <= vec_config.io_valmax_o @[Execute.scala 229:19]
    io_vs3_data_o <= _GEN_5
    io_writeData <= inputMux2 @[Execute.scala 299:16]
    io_ALUresult <= _GEN_42
    io_vs0_o <= vec_alu.io_vs0_o @[Execute.scala 200:12]
    io_stall <= _GEN_34
    alu.clock <= clock
    alu.reset <= reset
    alu.io_input1 <= aluIn1 @[Execute.scala 131:17]
    alu.io_input2 <= aluIn2 @[Execute.scala 132:17]
    alu.io_aluCtl <= aluCtl.io_out @[Execute.scala 133:17]
    aluCtl.clock <= clock
    aluCtl.reset <= reset
    aluCtl.io_aluOp <= io_ctl_aluOp @[Execute.scala 122:19]
    aluCtl.io_f7 <= _aluCtl_io_f7_T @[Execute.scala 121:16]
    aluCtl.io_f3 <= io_func3 @[Execute.scala 120:16]
    aluCtl.io_aluSrc <= io_ctl_aluSrc @[Execute.scala 123:20]
    ForwardingUnit.clock <= clock
    ForwardingUnit.reset <= reset
    ForwardingUnit.io_ex_reg_rd <= _T @[Execute.scala 81:16]
    ForwardingUnit.io_mem_reg_rd <= _T_1 @[Execute.scala 82:17]
    ForwardingUnit.io_reg_rs1 <= _T_2 @[Execute.scala 83:14]
    ForwardingUnit.io_reg_rs2 <= _T_3 @[Execute.scala 84:14]
    ForwardingUnit.io_ex_regWrite <= io_ex_mem_regWrite @[Execute.scala 79:18]
    ForwardingUnit.io_mem_regWrite <= io_mem_wb_regWrite @[Execute.scala 80:19]
    ForwardingUnit.io_ex_reg_vd <= io_fu_ex_reg_vd @[Execute.scala 86:16]
    ForwardingUnit.io_mem_reg_vd <= io_fu_mem_reg_vd @[Execute.scala 87:17]
    ForwardingUnit.io_reg_vs1 <= io_fu_reg_vs1 @[Execute.scala 88:14]
    ForwardingUnit.io_reg_vs2 <= io_fu_reg_vs2 @[Execute.scala 89:14]
    ForwardingUnit.io_reg_vs3 <= io_fu_reg_vs3 @[Execute.scala 90:14]
    ForwardingUnit.io_ex_reg_write <= io_fu_ex_reg_write @[Execute.scala 91:19]
    ForwardingUnit.io_mem_reg_write <= io_fu_mem_reg_write @[Execute.scala 92:20]
    Vec_aluCtl.clock <= clock
    Vec_aluCtl.reset <= reset
    Vec_aluCtl.io_func3 <= io_func3 @[Execute.scala 127:23]
    Vec_aluCtl.io_aluOp <= io_v_ctl_aluop @[Execute.scala 129:23]
    Vec_aluCtl.io_func6 <= io_func6 @[Execute.scala 128:23]
    vec_alu.clock <= clock
    vec_alu.reset <= reset
    vec_alu.io_in_A <= _GEN_1
    vec_alu.io_in_B <= _GEN_9
    vec_alu.io_vs1 <= _GEN_3
    vec_alu.io_vs2 <= _GEN_11
    vec_alu.io_vs0 <= io_vs0 @[Execute.scala 197:18]
    vec_alu.io_vd <= io_vs3_data @[Execute.scala 196:17]
    vec_alu.io_vl <= _vec_alu_io_vl_T @[Execute.scala 192:17]
    vec_alu.io_vstart <= _vec_alu_io_vstart_T @[Execute.scala 198:21]
    vec_alu.io_vma <= io_vma @[Execute.scala 194:18]
    vec_alu.io_vta <= io_vta @[Execute.scala 193:18]
    vec_alu.io_vm <= io_vm @[Execute.scala 195:17]
    vec_alu.io_vd_addr <= io_vd_addr @[Execute.scala 189:22]
    vec_alu.io_aluc <= Vec_aluCtl.io_aluc @[Execute.scala 188:19]
    vec_alu.io_sew <= io_v_sew @[Execute.scala 190:18]
    vec_alu.io_v_ins <= io_v_ctl_v_ins @[Execute.scala 191:20]
    vec_config.clock <= clock
    vec_config.reset <= reset
    vec_config.io_zimm <= pad(_GEN_14, 32)
    vec_config.io_rs1 <= _GEN_15
    vec_config.io_rd <= _GEN_16
    vec_config.io_rs1_readdata <= _GEN_17
    vec_config.io_current_vl <= _GEN_18
    mdu.clock <= clock
    mdu.reset <= reset
    mdu.io_src_a <= _GEN_35
    mdu.io_src_b <= _GEN_36
    mdu.io_op <= pad(_GEN_37, 5)
    mdu.io_valid <= _GEN_39
    src_a_reg <= mux(reset, UInt<32>("h0"), _GEN_22) @[Execute.scala 242:{28,28}]
    src_b_reg <= mux(reset, UInt<32>("h0"), _GEN_23) @[Execute.scala 243:{28,28}]
    op_reg <= mux(reset, UInt<3>("h0"), _GEN_24) @[Execute.scala 244:{28,28}]
    div_en <= mux(reset, UInt<1>("h0"), _GEN_40) @[Execute.scala 245:{28,28}]
    f7_reg <= bits(mux(reset, UInt<6>("h0"), _GEN_25), 5, 0) @[Execute.scala 246:{28,28}]
    counter <= mux(reset, UInt<6>("h0"), _GEN_38) @[Execute.scala 247:{28,28}]
    mdu_io_valid_REG <= UInt<1>("h1") @[Execute.scala 256:30]

  module MemoryFetch :
    input clock : Clock
    input reset : UInt<1>
    input io_aluResultIn : UInt<32>
    input io_v_addr : UInt<32>
    input io_v_ins : UInt<1>
    input io_writeData : UInt<32>
    input io_v_writeData : UInt<32>
    input io_writeEnable : UInt<1>
    input io_readEnable : UInt<1>
    output io_readData : UInt<32>
    output io_stall : UInt<1>
    input io_f3 : UInt<3>
    input io_dccmReq_ready : UInt<1>
    output io_dccmReq_valid : UInt<1>
    output io_dccmReq_bits_addrRequest : UInt<32>
    output io_dccmReq_bits_dataRequest : UInt<32>
    output io_dccmReq_bits_activeByteLane : UInt<4>
    output io_dccmReq_bits_isWrite : UInt<1>
    output io_dccmRsp_ready : UInt<1>
    input io_dccmRsp_valid : UInt<1>
    input io_dccmRsp_bits_dataResponse : UInt<32>

    node _T = eq(io_v_ins, UInt<1>("h1")) @[MemoryFetch.scala 29:17]
    node _GEN_0 = mux(_T, io_v_addr, io_aluResultIn) @[MemoryFetch.scala 29:25 30:10 33:10]
    node _GEN_1 = mux(_T, io_v_writeData, io_writeData) @[MemoryFetch.scala 29:25 31:10 34:10]
    reg offset : UInt<2>, clock with :
      reset => (UInt<1>("h0"), offset) @[MemoryFetch.scala 39:23]
    reg funct3 : UInt<3>, clock with :
      reset => (UInt<1>("h0"), funct3) @[MemoryFetch.scala 40:23]
    node offsetSW = bits(io_aluResultIn, 1, 0) @[MemoryFetch.scala 41:32]
    node _T_1 = eq(io_dccmRsp_valid, UInt<1>("h0")) @[MemoryFetch.scala 43:8]
    node _offset_T = bits(io_aluResultIn, 1, 0) @[MemoryFetch.scala 45:29]
    node _GEN_2 = mux(_T_1, io_f3, funct3) @[MemoryFetch.scala 43:26 44:12 47:12]
    node _GEN_3 = mux(_T_1, _offset_T, offset) @[MemoryFetch.scala 43:26 45:12 48:12]
    node _wdata_0_T = bits(io_writeData, 7, 0) @[MemoryFetch.scala 51:27]
    node _wdata_1_T = bits(io_writeData, 15, 8) @[MemoryFetch.scala 52:27]
    node _wdata_2_T = bits(io_writeData, 23, 16) @[MemoryFetch.scala 53:27]
    node _wdata_3_T = bits(io_writeData, 31, 24) @[MemoryFetch.scala 54:27]
    node _T_2 = eq(io_f3, UInt<1>("h0")) @[MemoryFetch.scala 57:32]
    node _T_3 = and(io_writeEnable, _T_2) @[MemoryFetch.scala 57:23]
    node _T_4 = eq(offsetSW, UInt<1>("h0")) @[MemoryFetch.scala 58:19]
    node _T_5 = eq(offsetSW, UInt<1>("h1")) @[MemoryFetch.scala 60:25]
    node _wdata_0_T_1 = bits(io_writeData, 15, 8) @[MemoryFetch.scala 61:31]
    node _wdata_1_T_1 = bits(io_writeData, 7, 0) @[MemoryFetch.scala 62:31]
    node _wdata_2_T_1 = bits(io_writeData, 23, 16) @[MemoryFetch.scala 63:31]
    node _wdata_3_T_1 = bits(io_writeData, 31, 24) @[MemoryFetch.scala 64:31]
    node _T_6 = eq(offsetSW, UInt<2>("h2")) @[MemoryFetch.scala 66:25]
    node _wdata_0_T_2 = bits(io_writeData, 15, 8) @[MemoryFetch.scala 67:31]
    node _wdata_1_T_2 = bits(io_writeData, 23, 16) @[MemoryFetch.scala 68:31]
    node _wdata_2_T_2 = bits(io_writeData, 7, 0) @[MemoryFetch.scala 69:31]
    node _wdata_3_T_2 = bits(io_writeData, 31, 24) @[MemoryFetch.scala 70:31]
    node _wdata_0_T_3 = bits(io_writeData, 15, 8) @[MemoryFetch.scala 73:31]
    node _wdata_1_T_3 = bits(io_writeData, 23, 16) @[MemoryFetch.scala 74:31]
    node _wdata_2_T_3 = bits(io_writeData, 31, 24) @[MemoryFetch.scala 75:31]
    node _wdata_3_T_3 = bits(io_writeData, 7, 0) @[MemoryFetch.scala 76:31]
    node _GEN_4 = mux(_T_6, _wdata_0_T_2, _wdata_0_T_3) @[MemoryFetch.scala 66:33 67:16 73:16]
    node _GEN_5 = mux(_T_6, _wdata_1_T_2, _wdata_1_T_3) @[MemoryFetch.scala 66:33 68:16 74:16]
    node _GEN_6 = mux(_T_6, _wdata_2_T_2, _wdata_2_T_3) @[MemoryFetch.scala 66:33 69:16 75:16]
    node _GEN_7 = mux(_T_6, _wdata_3_T_2, _wdata_3_T_3) @[MemoryFetch.scala 66:33 70:16 76:16]
    node _GEN_8 = mux(_T_6, UInt<3>("h4"), UInt<4>("h8")) @[MemoryFetch.scala 66:33 71:38 77:38]
    node _GEN_9 = mux(_T_5, _wdata_0_T_1, _GEN_4) @[MemoryFetch.scala 60:33 61:16]
    node _GEN_10 = mux(_T_5, _wdata_1_T_1, _GEN_5) @[MemoryFetch.scala 60:33 62:16]
    node _GEN_11 = mux(_T_5, _wdata_2_T_1, _GEN_6) @[MemoryFetch.scala 60:33 63:16]
    node _GEN_12 = mux(_T_5, _wdata_3_T_1, _GEN_7) @[MemoryFetch.scala 60:33 64:16]
    node _GEN_13 = mux(_T_5, UInt<2>("h2"), _GEN_8) @[MemoryFetch.scala 60:33 65:38]
    node _GEN_14 = mux(_T_4, UInt<1>("h1"), _GEN_13) @[MemoryFetch.scala 58:27 59:38]
    node _GEN_15 = mux(_T_4, _wdata_0_T, _GEN_9) @[MemoryFetch.scala 51:12 58:27]
    node _GEN_16 = mux(_T_4, _wdata_1_T, _GEN_10) @[MemoryFetch.scala 52:12 58:27]
    node _GEN_17 = mux(_T_4, _wdata_2_T, _GEN_11) @[MemoryFetch.scala 53:12 58:27]
    node _GEN_18 = mux(_T_4, _wdata_3_T, _GEN_12) @[MemoryFetch.scala 54:12 58:27]
    node _T_7 = eq(io_f3, UInt<1>("h1")) @[MemoryFetch.scala 81:39]
    node _T_8 = and(io_writeEnable, _T_7) @[MemoryFetch.scala 81:30]
    node _T_9 = eq(offsetSW, UInt<1>("h0")) @[MemoryFetch.scala 83:19]
    node _T_10 = eq(offsetSW, UInt<1>("h1")) @[MemoryFetch.scala 86:25]
    node _wdata_0_T_4 = bits(io_writeData, 23, 16) @[MemoryFetch.scala 89:31]
    node _wdata_1_T_4 = bits(io_writeData, 7, 0) @[MemoryFetch.scala 90:31]
    node _wdata_2_T_4 = bits(io_writeData, 15, 8) @[MemoryFetch.scala 91:31]
    node _wdata_3_T_4 = bits(io_writeData, 31, 24) @[MemoryFetch.scala 92:31]
    node _wdata_2_T_5 = bits(io_writeData, 7, 0) @[MemoryFetch.scala 96:31]
    node _wdata_3_T_5 = bits(io_writeData, 15, 8) @[MemoryFetch.scala 97:31]
    node _wdata_0_T_5 = bits(io_writeData, 23, 16) @[MemoryFetch.scala 98:31]
    node _wdata_1_T_5 = bits(io_writeData, 31, 24) @[MemoryFetch.scala 99:31]
    node _GEN_19 = mux(_T_10, UInt<3>("h6"), UInt<4>("hc")) @[MemoryFetch.scala 86:33 88:38 95:38]
    node _GEN_20 = mux(_T_10, _wdata_0_T_4, _wdata_0_T_5) @[MemoryFetch.scala 86:33 89:16 98:16]
    node _GEN_21 = mux(_T_10, _wdata_1_T_4, _wdata_1_T_5) @[MemoryFetch.scala 86:33 90:16 99:16]
    node _GEN_22 = mux(_T_10, _wdata_2_T_4, _wdata_2_T_5) @[MemoryFetch.scala 86:33 91:16 96:16]
    node _GEN_23 = mux(_T_10, _wdata_3_T_4, _wdata_3_T_5) @[MemoryFetch.scala 86:33 92:16 97:16]
    node _GEN_24 = mux(_T_9, UInt<2>("h3"), _GEN_19) @[MemoryFetch.scala 83:27 85:38]
    node _GEN_25 = mux(_T_9, _wdata_0_T, _GEN_20) @[MemoryFetch.scala 51:12 83:27]
    node _GEN_26 = mux(_T_9, _wdata_1_T, _GEN_21) @[MemoryFetch.scala 52:12 83:27]
    node _GEN_27 = mux(_T_9, _wdata_2_T, _GEN_22) @[MemoryFetch.scala 53:12 83:27]
    node _GEN_28 = mux(_T_9, _wdata_3_T, _GEN_23) @[MemoryFetch.scala 54:12 83:27]
    node _GEN_29 = mux(_T_8, _GEN_24, UInt<4>("hf")) @[MemoryFetch.scala 104:36 81:52]
    node _GEN_30 = mux(_T_8, _GEN_25, _wdata_0_T) @[MemoryFetch.scala 51:12 81:52]
    node _GEN_31 = mux(_T_8, _GEN_26, _wdata_1_T) @[MemoryFetch.scala 52:12 81:52]
    node _GEN_32 = mux(_T_8, _GEN_27, _wdata_2_T) @[MemoryFetch.scala 53:12 81:52]
    node _GEN_33 = mux(_T_8, _GEN_28, _wdata_3_T) @[MemoryFetch.scala 54:12 81:52]
    node _GEN_34 = mux(_T_3, _GEN_14, _GEN_29) @[MemoryFetch.scala 57:45]
    node _GEN_35 = mux(_T_3, _GEN_15, _GEN_30) @[MemoryFetch.scala 57:45]
    node _GEN_36 = mux(_T_3, _GEN_16, _GEN_31) @[MemoryFetch.scala 57:45]
    node _GEN_37 = mux(_T_3, _GEN_17, _GEN_32) @[MemoryFetch.scala 57:45]
    node _GEN_38 = mux(_T_3, _GEN_18, _GEN_33) @[MemoryFetch.scala 57:45]
    node wdata_1 = _GEN_36 @[MemoryFetch.scala 37:19]
    node wdata_0 = _GEN_35 @[MemoryFetch.scala 37:19]
    node io_dccmReq_bits_dataRequest_lo = cat(wdata_1, wdata_0) @[MemoryFetch.scala 107:46]
    node wdata_3 = _GEN_38 @[MemoryFetch.scala 37:19]
    node wdata_2 = _GEN_37 @[MemoryFetch.scala 37:19]
    node io_dccmReq_bits_dataRequest_hi = cat(wdata_3, wdata_2) @[MemoryFetch.scala 107:46]
    node _io_dccmReq_bits_dataRequest_T = cat(io_dccmReq_bits_dataRequest_hi, io_dccmReq_bits_dataRequest_lo) @[MemoryFetch.scala 107:46]
    node _io_dccmReq_bits_addrRequest_T = and(io_aluResultIn, UInt<13>("h1fff")) @[MemoryFetch.scala 108:50]
    node _io_dccmReq_bits_addrRequest_T_1 = shr(_io_dccmReq_bits_addrRequest_T, 2) @[MemoryFetch.scala 108:67]
    node _io_dccmReq_valid_T = or(io_writeEnable, io_readEnable) @[MemoryFetch.scala 110:42]
    node _io_dccmReq_valid_T_1 = mux(_io_dccmReq_valid_T, UInt<1>("h1"), UInt<1>("h0")) @[MemoryFetch.scala 110:26]
    node _io_stall_T = or(io_writeEnable, io_readEnable) @[MemoryFetch.scala 112:31]
    node _io_stall_T_1 = eq(io_dccmRsp_valid, UInt<1>("h0")) @[MemoryFetch.scala 112:52]
    node _io_stall_T_2 = and(_io_stall_T, _io_stall_T_1) @[MemoryFetch.scala 112:49]
    node _rdata_WIRE = validif(UInt<1>("h0"), UInt<32>("h0"))
    node _rdata_T = mux(io_dccmRsp_valid, io_dccmRsp_bits_dataResponse, _rdata_WIRE) @[MemoryFetch.scala 114:15]
    node _T_11 = eq(funct3, UInt<2>("h2")) @[MemoryFetch.scala 118:17]
    node _T_12 = eq(funct3, UInt<1>("h0")) @[MemoryFetch.scala 122:24]
    node _T_13 = eq(offset, UInt<1>("h0")) @[MemoryFetch.scala 124:21]
    node rdata = _rdata_T @[MemoryFetch.scala 38:19 114:9]
    node _io_readData_T = bits(rdata, 7, 7) @[MemoryFetch.scala 126:43]
    node _io_readData_T_1 = bits(_io_readData_T, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_2 = mux(_io_readData_T_1, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_3 = bits(rdata, 7, 0) @[MemoryFetch.scala 126:53]
    node _io_readData_T_4 = cat(_io_readData_T_2, _io_readData_T_3) @[Cat.scala 33:92]
    node _T_14 = eq(offset, UInt<1>("h1")) @[MemoryFetch.scala 127:28]
    node _io_readData_T_5 = bits(rdata, 15, 15) @[MemoryFetch.scala 129:44]
    node _io_readData_T_6 = bits(_io_readData_T_5, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_7 = mux(_io_readData_T_6, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_8 = bits(rdata, 15, 8) @[MemoryFetch.scala 129:55]
    node _io_readData_T_9 = cat(_io_readData_T_7, _io_readData_T_8) @[Cat.scala 33:92]
    node _T_15 = eq(offset, UInt<2>("h2")) @[MemoryFetch.scala 130:28]
    node _io_readData_T_10 = bits(rdata, 23, 23) @[MemoryFetch.scala 132:44]
    node _io_readData_T_11 = bits(_io_readData_T_10, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_12 = mux(_io_readData_T_11, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_13 = bits(rdata, 23, 16) @[MemoryFetch.scala 132:55]
    node _io_readData_T_14 = cat(_io_readData_T_12, _io_readData_T_13) @[Cat.scala 33:92]
    node _T_16 = eq(offset, UInt<2>("h3")) @[MemoryFetch.scala 133:28]
    node _io_readData_T_15 = bits(rdata, 31, 31) @[MemoryFetch.scala 135:44]
    node _io_readData_T_16 = bits(_io_readData_T_15, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_17 = mux(_io_readData_T_16, UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_18 = bits(rdata, 31, 24) @[MemoryFetch.scala 135:55]
    node _io_readData_T_19 = cat(_io_readData_T_17, _io_readData_T_18) @[Cat.scala 33:92]
    node _GEN_39 = validif(_T_16, _io_readData_T_19) @[MemoryFetch.scala 133:41 135:23]
    node _GEN_40 = mux(_T_15, _io_readData_T_14, _GEN_39) @[MemoryFetch.scala 130:41 132:23]
    node _GEN_41 = mux(_T_14, _io_readData_T_9, _GEN_40) @[MemoryFetch.scala 127:41 129:23]
    node _GEN_42 = mux(_T_13, _io_readData_T_4, _GEN_41) @[MemoryFetch.scala 124:34 126:23]
    node _T_17 = eq(funct3, UInt<3>("h4")) @[MemoryFetch.scala 141:24]
    node _T_18 = eq(offset, UInt<1>("h0")) @[MemoryFetch.scala 143:21]
    node _io_readData_T_20 = mux(UInt<1>("h0"), UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_21 = bits(rdata, 7, 0) @[MemoryFetch.scala 145:50]
    node _io_readData_T_22 = cat(_io_readData_T_20, _io_readData_T_21) @[Cat.scala 33:92]
    node _T_19 = eq(offset, UInt<1>("h1")) @[MemoryFetch.scala 146:27]
    node _io_readData_T_23 = mux(UInt<1>("h0"), UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_24 = bits(rdata, 15, 8) @[MemoryFetch.scala 148:50]
    node _io_readData_T_25 = cat(_io_readData_T_23, _io_readData_T_24) @[Cat.scala 33:92]
    node _T_20 = eq(offset, UInt<2>("h2")) @[MemoryFetch.scala 149:27]
    node _io_readData_T_26 = mux(UInt<1>("h0"), UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_27 = bits(rdata, 23, 16) @[MemoryFetch.scala 151:50]
    node _io_readData_T_28 = cat(_io_readData_T_26, _io_readData_T_27) @[Cat.scala 33:92]
    node _T_21 = eq(offset, UInt<2>("h3")) @[MemoryFetch.scala 152:27]
    node _io_readData_T_29 = mux(UInt<1>("h0"), UInt<24>("hffffff"), UInt<24>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_30 = bits(rdata, 31, 24) @[MemoryFetch.scala 154:50]
    node _io_readData_T_31 = cat(_io_readData_T_29, _io_readData_T_30) @[Cat.scala 33:92]
    node _GEN_43 = validif(_T_21, _io_readData_T_31) @[MemoryFetch.scala 152:40 154:23]
    node _GEN_44 = mux(_T_20, _io_readData_T_28, _GEN_43) @[MemoryFetch.scala 149:40 151:23]
    node _GEN_45 = mux(_T_19, _io_readData_T_25, _GEN_44) @[MemoryFetch.scala 146:40 148:23]
    node _GEN_46 = mux(_T_18, _io_readData_T_22, _GEN_45) @[MemoryFetch.scala 143:34 145:23]
    node _T_22 = eq(funct3, UInt<3>("h5")) @[MemoryFetch.scala 160:24]
    node _T_23 = eq(offset, UInt<1>("h0")) @[MemoryFetch.scala 162:21]
    node _io_readData_T_32 = mux(UInt<1>("h0"), UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_33 = bits(rdata, 15, 0) @[MemoryFetch.scala 164:49]
    node _io_readData_T_34 = cat(_io_readData_T_32, _io_readData_T_33) @[Cat.scala 33:92]
    node _T_24 = eq(offset, UInt<1>("h1")) @[MemoryFetch.scala 165:28]
    node _io_readData_T_35 = mux(UInt<1>("h0"), UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_36 = bits(rdata, 23, 8) @[MemoryFetch.scala 167:49]
    node _io_readData_T_37 = cat(_io_readData_T_35, _io_readData_T_36) @[Cat.scala 33:92]
    node _T_25 = eq(offset, UInt<2>("h2")) @[MemoryFetch.scala 168:28]
    node _io_readData_T_38 = mux(UInt<1>("h0"), UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_39 = bits(rdata, 31, 16) @[MemoryFetch.scala 170:49]
    node _io_readData_T_40 = cat(_io_readData_T_38, _io_readData_T_39) @[Cat.scala 33:92]
    node _GEN_47 = validif(_T_25, _io_readData_T_40) @[MemoryFetch.scala 168:41 170:23]
    node _GEN_48 = mux(_T_24, _io_readData_T_37, _GEN_47) @[MemoryFetch.scala 165:41 167:23]
    node _GEN_49 = mux(_T_23, _io_readData_T_34, _GEN_48) @[MemoryFetch.scala 162:34 164:23]
    node _T_26 = eq(funct3, UInt<1>("h1")) @[MemoryFetch.scala 176:24]
    node _T_27 = eq(offset, UInt<1>("h0")) @[MemoryFetch.scala 178:21]
    node _io_readData_T_41 = bits(rdata, 15, 15) @[MemoryFetch.scala 180:44]
    node _io_readData_T_42 = bits(_io_readData_T_41, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_43 = mux(_io_readData_T_42, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_44 = bits(rdata, 15, 0) @[MemoryFetch.scala 180:55]
    node _io_readData_T_45 = cat(_io_readData_T_43, _io_readData_T_44) @[Cat.scala 33:92]
    node _T_28 = eq(offset, UInt<1>("h1")) @[MemoryFetch.scala 181:28]
    node _io_readData_T_46 = bits(rdata, 23, 23) @[MemoryFetch.scala 183:44]
    node _io_readData_T_47 = bits(_io_readData_T_46, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_48 = mux(_io_readData_T_47, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_49 = bits(rdata, 23, 8) @[MemoryFetch.scala 183:55]
    node _io_readData_T_50 = cat(_io_readData_T_48, _io_readData_T_49) @[Cat.scala 33:92]
    node _T_29 = eq(offset, UInt<2>("h2")) @[MemoryFetch.scala 184:28]
    node _io_readData_T_51 = bits(rdata, 31, 31) @[MemoryFetch.scala 186:44]
    node _io_readData_T_52 = bits(_io_readData_T_51, 0, 0) @[Bitwise.scala 77:15]
    node _io_readData_T_53 = mux(_io_readData_T_52, UInt<16>("hffff"), UInt<16>("h0")) @[Bitwise.scala 77:12]
    node _io_readData_T_54 = bits(rdata, 31, 16) @[MemoryFetch.scala 186:55]
    node _io_readData_T_55 = cat(_io_readData_T_53, _io_readData_T_54) @[Cat.scala 33:92]
    node _GEN_50 = validif(_T_29, _io_readData_T_55) @[MemoryFetch.scala 184:41 186:23]
    node _GEN_51 = mux(_T_28, _io_readData_T_50, _GEN_50) @[MemoryFetch.scala 181:41 183:23]
    node _GEN_52 = mux(_T_27, _io_readData_T_45, _GEN_51) @[MemoryFetch.scala 178:34 180:23]
    node _GEN_53 = validif(_T_26, _GEN_52) @[MemoryFetch.scala 176:38]
    node _GEN_54 = mux(_T_22, _GEN_49, _GEN_53) @[MemoryFetch.scala 160:38]
    node _GEN_55 = mux(_T_17, _GEN_46, _GEN_54) @[MemoryFetch.scala 141:38]
    node _GEN_56 = mux(_T_12, _GEN_42, _GEN_55) @[MemoryFetch.scala 122:38]
    node _GEN_57 = mux(_T_11, rdata, _GEN_56) @[MemoryFetch.scala 118:31 120:19]
    node _GEN_58 = validif(io_readEnable, _GEN_57) @[MemoryFetch.scala 117:23]
    node _T_30 = bits(io_aluResultIn, 31, 28) @[MemoryFetch.scala 201:40]
    node _T_31 = eq(_T_30, UInt<4>("h8")) @[MemoryFetch.scala 201:49]
    node _T_32 = and(io_writeEnable, _T_31) @[MemoryFetch.scala 201:23]
    node _T_33 = asUInt(reset) @[MemoryFetch.scala 202:11]
    node _T_34 = eq(_T_33, UInt<1>("h0")) @[MemoryFetch.scala 202:11]
    node addr = _GEN_0 @[MemoryFetch.scala 25:22]
    node data = _GEN_1 @[MemoryFetch.scala 26:22]
    io_readData <= _GEN_58
    io_stall <= _io_stall_T_2 @[MemoryFetch.scala 112:12]
    io_dccmReq_valid <= _io_dccmReq_valid_T_1 @[MemoryFetch.scala 110:20]
    io_dccmReq_bits_addrRequest <= pad(_io_dccmReq_bits_addrRequest_T_1, 32) @[MemoryFetch.scala 108:31]
    io_dccmReq_bits_dataRequest <= _io_dccmReq_bits_dataRequest_T @[MemoryFetch.scala 107:31]
    io_dccmReq_bits_activeByteLane <= _GEN_34
    io_dccmReq_bits_isWrite <= io_writeEnable @[MemoryFetch.scala 109:27]
    io_dccmRsp_ready <= UInt<1>("h1") @[MemoryFetch.scala 24:20]
    offset <= mux(reset, UInt<2>("h0"), _GEN_3) @[MemoryFetch.scala 39:{23,23}]
    funct3 <= mux(reset, UInt<3>("h0"), _GEN_2) @[MemoryFetch.scala 40:{23,23}]
    printf(clock, and(and(and(UInt<1>("h1"), _T_32), _T_34), UInt<1>("h1")), "%x\n", io_writeData) : printf @[MemoryFetch.scala 202:11]

  module PC :
    input clock : Clock
    input reset : UInt<1>
    input io_in : SInt<32>
    input io_halt : UInt<1>
    output io_out : SInt<32>
    output io_pc4 : SInt<32>
    output io_pc2 : SInt<32>

    reg pc_reg : SInt<32>, clock with :
      reset => (UInt<1>("h0"), pc_reg) @[PC.scala 13:23]
    node _io_pc4_T = add(pc_reg, asSInt(UInt<4>("h4"))) @[PC.scala 16:41]
    node _io_pc4_T_1 = tail(_io_pc4_T, 1) @[PC.scala 16:41]
    node _io_pc4_T_2 = asSInt(_io_pc4_T_1) @[PC.scala 16:41]
    node _io_pc4_T_3 = mux(io_halt, pc_reg, _io_pc4_T_2) @[PC.scala 16:16]
    node _io_pc2_T = add(pc_reg, asSInt(UInt<3>("h2"))) @[PC.scala 17:41]
    node _io_pc2_T_1 = tail(_io_pc2_T, 1) @[PC.scala 17:41]
    node _io_pc2_T_2 = asSInt(_io_pc2_T_1) @[PC.scala 17:41]
    node _io_pc2_T_3 = mux(io_halt, pc_reg, _io_pc2_T_2) @[PC.scala 17:16]
    io_out <= pc_reg @[PC.scala 15:10]
    io_pc4 <= _io_pc4_T_3 @[PC.scala 16:10]
    io_pc2 <= _io_pc2_T_3 @[PC.scala 17:10]
    pc_reg <= mux(reset, asSInt(UInt<32>("hfffffffc")), io_in) @[PC.scala 13:{23,23} 14:10]

  module VLSU :
    input clock : Clock
    input reset : UInt<1>
    input io_instr : UInt<32>
    input io_vtype : UInt<32>
    output io_UnitStride : UInt<2>
    output io_evl : UInt<8>
    output io_vs3_Addr : UInt<5>
    output io_lsuType : UInt<4>
    output io_eew : UInt<10>
    output io_nf : UInt<4>
    output io_emmul : SInt<6>
    output io_emul : UInt<4>

    node nf = bits(io_instr, 31, 29) @[vlsu.scala 20:22]
    node mew = bits(io_instr, 28, 28) @[vlsu.scala 21:23]
    node mop = bits(io_instr, 27, 26) @[vlsu.scala 22:23]
    node vm = bits(io_instr, 25, 25) @[vlsu.scala 23:22]
    node lsumop = bits(io_instr, 24, 20) @[vlsu.scala 24:26]
    node rs1 = bits(io_instr, 19, 15) @[vlsu.scala 25:23]
    node width = bits(io_instr, 14, 12) @[vlsu.scala 26:25]
    node vs3_addr = bits(io_instr, 11, 7) @[vlsu.scala 28:28]
    node opcode = bits(io_instr, 6, 0) @[vlsu.scala 29:26]
    node vlmul = bits(io_vtype, 2, 0) @[vlsu.scala 30:25]
    node vsew = bits(io_vtype, 5, 3) @[vlsu.scala 31:24]
    node _sew_T = eq(UInt<1>("h0"), vsew) @[Mux.scala 81:61]
    node _sew_T_1 = mux(_sew_T, UInt<4>("h8"), UInt<1>("h0")) @[Mux.scala 81:58]
    node _sew_T_2 = eq(UInt<1>("h1"), vsew) @[Mux.scala 81:61]
    node _sew_T_3 = mux(_sew_T_2, UInt<5>("h10"), _sew_T_1) @[Mux.scala 81:58]
    node _sew_T_4 = eq(UInt<2>("h2"), vsew) @[Mux.scala 81:61]
    node _sew_T_5 = mux(_sew_T_4, UInt<6>("h20"), _sew_T_3) @[Mux.scala 81:58]
    node _sew_T_6 = eq(UInt<2>("h3"), vsew) @[Mux.scala 81:61]
    node sew = mux(_sew_T_6, UInt<7>("h40"), _sew_T_5) @[Mux.scala 81:58]
    node _lmul_T = eq(UInt<1>("h0"), vlmul) @[Mux.scala 81:61]
    node _lmul_T_1 = mux(_lmul_T, UInt<1>("h1"), UInt<1>("h0")) @[Mux.scala 81:58]
    node _lmul_T_2 = eq(UInt<1>("h1"), vlmul) @[Mux.scala 81:61]
    node _lmul_T_3 = mux(_lmul_T_2, UInt<2>("h2"), _lmul_T_1) @[Mux.scala 81:58]
    node _lmul_T_4 = eq(UInt<2>("h2"), vlmul) @[Mux.scala 81:61]
    node _lmul_T_5 = mux(_lmul_T_4, UInt<3>("h4"), _lmul_T_3) @[Mux.scala 81:58]
    node _lmul_T_6 = eq(UInt<2>("h3"), vlmul) @[Mux.scala 81:61]
    node lmul = mux(_lmul_T_6, UInt<4>("h8"), _lmul_T_5) @[Mux.scala 81:58]
    node _eew_T = eq(UInt<1>("h0"), width) @[Mux.scala 81:61]
    node _eew_T_1 = mux(_eew_T, UInt<4>("h8"), UInt<1>("h0")) @[Mux.scala 81:58]
    node _eew_T_2 = eq(UInt<3>("h5"), width) @[Mux.scala 81:61]
    node _eew_T_3 = mux(_eew_T_2, UInt<5>("h10"), _eew_T_1) @[Mux.scala 81:58]
    node _eew_T_4 = eq(UInt<3>("h6"), width) @[Mux.scala 81:61]
    node _eew_T_5 = mux(_eew_T_4, UInt<6>("h20"), _eew_T_3) @[Mux.scala 81:58]
    node _eew_T_6 = eq(UInt<3>("h7"), width) @[Mux.scala 81:61]
    node eew = mux(_eew_T_6, UInt<7>("h40"), _eew_T_5) @[Mux.scala 81:58]
    reg emul : UInt<4>, clock with :
      reset => (UInt<1>("h0"), emul) @[vlsu.scala 68:17]
    node _T = eq(eew, sew) @[vlsu.scala 71:8]
    node _T_1 = eq(lmul, UInt<1>("h1")) @[vlsu.scala 71:25]
    node _T_2 = and(_T, _T_1) @[vlsu.scala 71:17]
    node _T_3 = eq(eew, UInt<4>("h8")) @[vlsu.scala 72:10]
    node _T_4 = eq(sew, UInt<5>("h10")) @[vlsu.scala 72:25]
    node _T_5 = and(_T_3, _T_4) @[vlsu.scala 72:18]
    node _T_6 = eq(eew, UInt<5>("h10")) @[vlsu.scala 72:43]
    node _T_7 = eq(sew, UInt<6>("h20")) @[vlsu.scala 72:59]
    node _T_8 = and(_T_6, _T_7) @[vlsu.scala 72:52]
    node _T_9 = or(_T_5, _T_8) @[vlsu.scala 72:35]
    node _T_10 = eq(eew, UInt<6>("h20")) @[vlsu.scala 72:77]
    node _T_11 = eq(sew, UInt<7>("h40")) @[vlsu.scala 72:93]
    node _T_12 = and(_T_10, _T_11) @[vlsu.scala 72:86]
    node _T_13 = or(_T_9, _T_12) @[vlsu.scala 72:69]
    node _T_14 = eq(lmul, UInt<2>("h2")) @[vlsu.scala 72:112]
    node _T_15 = and(_T_13, _T_14) @[vlsu.scala 72:104]
    node _T_16 = or(_T_2, _T_15) @[vlsu.scala 71:34]
    node _T_17 = eq(eew, UInt<4>("h8")) @[vlsu.scala 73:10]
    node _T_18 = eq(sew, UInt<6>("h20")) @[vlsu.scala 73:25]
    node _T_19 = and(_T_17, _T_18) @[vlsu.scala 73:18]
    node _T_20 = eq(eew, UInt<5>("h10")) @[vlsu.scala 73:43]
    node _T_21 = eq(sew, UInt<7>("h40")) @[vlsu.scala 73:59]
    node _T_22 = and(_T_20, _T_21) @[vlsu.scala 73:52]
    node _T_23 = or(_T_19, _T_22) @[vlsu.scala 73:35]
    node _T_24 = eq(lmul, UInt<3>("h4")) @[vlsu.scala 73:78]
    node _T_25 = and(_T_23, _T_24) @[vlsu.scala 73:70]
    node _T_26 = or(_T_16, _T_25) @[vlsu.scala 72:121]
    node _T_27 = eq(eew, UInt<4>("h8")) @[vlsu.scala 74:9]
    node _T_28 = eq(sew, UInt<7>("h40")) @[vlsu.scala 74:24]
    node _T_29 = and(_T_27, _T_28) @[vlsu.scala 74:17]
    node _T_30 = eq(lmul, UInt<4>("h8")) @[vlsu.scala 74:42]
    node _T_31 = and(_T_29, _T_30) @[vlsu.scala 74:34]
    node _T_32 = or(_T_26, _T_31) @[vlsu.scala 73:87]
    node _T_33 = eq(eew, UInt<5>("h10")) @[vlsu.scala 78:10]
    node _T_34 = eq(sew, UInt<4>("h8")) @[vlsu.scala 78:26]
    node _T_35 = and(_T_33, _T_34) @[vlsu.scala 78:19]
    node _T_36 = eq(eew, UInt<6>("h20")) @[vlsu.scala 78:43]
    node _T_37 = eq(sew, UInt<5>("h10")) @[vlsu.scala 78:59]
    node _T_38 = and(_T_36, _T_37) @[vlsu.scala 78:52]
    node _T_39 = or(_T_35, _T_38) @[vlsu.scala 78:35]
    node _T_40 = eq(eew, UInt<7>("h40")) @[vlsu.scala 78:77]
    node _T_41 = eq(sew, UInt<6>("h20")) @[vlsu.scala 78:93]
    node _T_42 = and(_T_40, _T_41) @[vlsu.scala 78:86]
    node _T_43 = or(_T_39, _T_42) @[vlsu.scala 78:69]
    node _T_44 = eq(lmul, UInt<1>("h1")) @[vlsu.scala 78:112]
    node _T_45 = and(_T_43, _T_44) @[vlsu.scala 78:104]
    node _T_46 = eq(eew, sew) @[vlsu.scala 79:8]
    node _T_47 = eq(lmul, UInt<2>("h2")) @[vlsu.scala 79:24]
    node _T_48 = and(_T_46, _T_47) @[vlsu.scala 79:16]
    node _T_49 = or(_T_45, _T_48) @[vlsu.scala 78:121]
    node _T_50 = eq(eew, UInt<4>("h8")) @[vlsu.scala 80:10]
    node _T_51 = eq(sew, UInt<5>("h10")) @[vlsu.scala 80:25]
    node _T_52 = and(_T_50, _T_51) @[vlsu.scala 80:18]
    node _T_53 = eq(eew, UInt<5>("h10")) @[vlsu.scala 80:43]
    node _T_54 = eq(sew, UInt<6>("h20")) @[vlsu.scala 80:59]
    node _T_55 = and(_T_53, _T_54) @[vlsu.scala 80:52]
    node _T_56 = or(_T_52, _T_55) @[vlsu.scala 80:35]
    node _T_57 = eq(eew, UInt<6>("h20")) @[vlsu.scala 80:77]
    node _T_58 = eq(sew, UInt<7>("h40")) @[vlsu.scala 80:93]
    node _T_59 = and(_T_57, _T_58) @[vlsu.scala 80:86]
    node _T_60 = or(_T_56, _T_59) @[vlsu.scala 80:69]
    node _T_61 = eq(lmul, UInt<3>("h4")) @[vlsu.scala 80:112]
    node _T_62 = and(_T_60, _T_61) @[vlsu.scala 80:104]
    node _T_63 = or(_T_49, _T_62) @[vlsu.scala 79:33]
    node _T_64 = eq(eew, UInt<4>("h8")) @[vlsu.scala 81:10]
    node _T_65 = eq(sew, UInt<6>("h20")) @[vlsu.scala 81:25]
    node _T_66 = and(_T_64, _T_65) @[vlsu.scala 81:18]
    node _T_67 = eq(eew, UInt<5>("h10")) @[vlsu.scala 81:43]
    node _T_68 = eq(sew, UInt<7>("h40")) @[vlsu.scala 81:59]
    node _T_69 = and(_T_67, _T_68) @[vlsu.scala 81:52]
    node _T_70 = or(_T_66, _T_69) @[vlsu.scala 81:35]
    node _T_71 = eq(lmul, UInt<4>("h8")) @[vlsu.scala 81:78]
    node _T_72 = and(_T_70, _T_71) @[vlsu.scala 81:70]
    node _T_73 = or(_T_63, _T_72) @[vlsu.scala 80:121]
    node _T_74 = eq(eew, UInt<6>("h20")) @[vlsu.scala 85:10]
    node _T_75 = eq(sew, UInt<4>("h8")) @[vlsu.scala 85:26]
    node _T_76 = and(_T_74, _T_75) @[vlsu.scala 85:19]
    node _T_77 = eq(eew, UInt<7>("h40")) @[vlsu.scala 85:43]
    node _T_78 = eq(sew, UInt<5>("h10")) @[vlsu.scala 85:59]
    node _T_79 = and(_T_77, _T_78) @[vlsu.scala 85:52]
    node _T_80 = or(_T_76, _T_79) @[vlsu.scala 85:35]
    node _T_81 = eq(lmul, UInt<1>("h1")) @[vlsu.scala 85:78]
    node _T_82 = and(_T_80, _T_81) @[vlsu.scala 85:70]
    node _T_83 = eq(eew, UInt<5>("h10")) @[vlsu.scala 86:10]
    node _T_84 = eq(sew, UInt<4>("h8")) @[vlsu.scala 86:26]
    node _T_85 = and(_T_83, _T_84) @[vlsu.scala 86:19]
    node _T_86 = eq(eew, UInt<6>("h20")) @[vlsu.scala 86:43]
    node _T_87 = eq(sew, UInt<5>("h10")) @[vlsu.scala 86:59]
    node _T_88 = and(_T_86, _T_87) @[vlsu.scala 86:52]
    node _T_89 = or(_T_85, _T_88) @[vlsu.scala 86:35]
    node _T_90 = eq(eew, UInt<7>("h40")) @[vlsu.scala 86:77]
    node _T_91 = eq(sew, UInt<6>("h20")) @[vlsu.scala 86:93]
    node _T_92 = and(_T_90, _T_91) @[vlsu.scala 86:86]
    node _T_93 = or(_T_89, _T_92) @[vlsu.scala 86:69]
    node _T_94 = eq(lmul, UInt<2>("h2")) @[vlsu.scala 86:112]
    node _T_95 = and(_T_93, _T_94) @[vlsu.scala 86:104]
    node _T_96 = or(_T_82, _T_95) @[vlsu.scala 85:87]
    node _T_97 = eq(eew, sew) @[vlsu.scala 87:8]
    node _T_98 = eq(lmul, UInt<3>("h4")) @[vlsu.scala 87:24]
    node _T_99 = and(_T_97, _T_98) @[vlsu.scala 87:16]
    node _T_100 = or(_T_96, _T_99) @[vlsu.scala 86:121]
    node _T_101 = eq(eew, UInt<4>("h8")) @[vlsu.scala 88:10]
    node _T_102 = eq(sew, UInt<5>("h10")) @[vlsu.scala 88:25]
    node _T_103 = and(_T_101, _T_102) @[vlsu.scala 88:18]
    node _T_104 = eq(eew, UInt<5>("h10")) @[vlsu.scala 88:43]
    node _T_105 = eq(sew, UInt<6>("h20")) @[vlsu.scala 88:59]
    node _T_106 = and(_T_104, _T_105) @[vlsu.scala 88:52]
    node _T_107 = or(_T_103, _T_106) @[vlsu.scala 88:35]
    node _T_108 = eq(eew, UInt<6>("h20")) @[vlsu.scala 88:77]
    node _T_109 = eq(sew, UInt<7>("h40")) @[vlsu.scala 88:93]
    node _T_110 = and(_T_108, _T_109) @[vlsu.scala 88:86]
    node _T_111 = or(_T_107, _T_110) @[vlsu.scala 88:69]
    node _T_112 = eq(lmul, UInt<4>("h8")) @[vlsu.scala 88:112]
    node _T_113 = and(_T_111, _T_112) @[vlsu.scala 88:104]
    node _T_114 = or(_T_100, _T_113) @[vlsu.scala 87:33]
    node _T_115 = eq(eew, UInt<7>("h40")) @[vlsu.scala 92:10]
    node _T_116 = eq(sew, UInt<4>("h8")) @[vlsu.scala 92:26]
    node _T_117 = and(_T_115, _T_116) @[vlsu.scala 92:19]
    node _T_118 = eq(lmul, UInt<1>("h1")) @[vlsu.scala 92:44]
    node _T_119 = and(_T_117, _T_118) @[vlsu.scala 92:36]
    node _T_120 = eq(eew, UInt<6>("h20")) @[vlsu.scala 93:10]
    node _T_121 = eq(sew, UInt<4>("h8")) @[vlsu.scala 93:26]
    node _T_122 = and(_T_120, _T_121) @[vlsu.scala 93:19]
    node _T_123 = eq(eew, UInt<7>("h40")) @[vlsu.scala 93:43]
    node _T_124 = eq(sew, UInt<5>("h10")) @[vlsu.scala 93:59]
    node _T_125 = and(_T_123, _T_124) @[vlsu.scala 93:52]
    node _T_126 = or(_T_122, _T_125) @[vlsu.scala 93:35]
    node _T_127 = eq(lmul, UInt<2>("h2")) @[vlsu.scala 93:78]
    node _T_128 = and(_T_126, _T_127) @[vlsu.scala 93:70]
    node _T_129 = or(_T_119, _T_128) @[vlsu.scala 92:53]
    node _T_130 = eq(eew, UInt<5>("h10")) @[vlsu.scala 94:10]
    node _T_131 = eq(sew, UInt<4>("h8")) @[vlsu.scala 94:26]
    node _T_132 = and(_T_130, _T_131) @[vlsu.scala 94:19]
    node _T_133 = eq(eew, UInt<7>("h40")) @[vlsu.scala 94:43]
    node _T_134 = eq(sew, UInt<6>("h20")) @[vlsu.scala 94:59]
    node _T_135 = and(_T_133, _T_134) @[vlsu.scala 94:52]
    node _T_136 = or(_T_132, _T_135) @[vlsu.scala 94:35]
    node _T_137 = eq(eew, UInt<6>("h20")) @[vlsu.scala 94:77]
    node _T_138 = eq(sew, UInt<5>("h10")) @[vlsu.scala 94:93]
    node _T_139 = and(_T_137, _T_138) @[vlsu.scala 94:86]
    node _T_140 = or(_T_136, _T_139) @[vlsu.scala 94:69]
    node _T_141 = eq(lmul, UInt<3>("h4")) @[vlsu.scala 94:112]
    node _T_142 = and(_T_140, _T_141) @[vlsu.scala 94:104]
    node _T_143 = or(_T_129, _T_142) @[vlsu.scala 93:87]
    node _T_144 = eq(eew, sew) @[vlsu.scala 95:8]
    node _T_145 = eq(lmul, UInt<4>("h8")) @[vlsu.scala 95:24]
    node _T_146 = and(_T_144, _T_145) @[vlsu.scala 95:16]
    node _T_147 = or(_T_143, _T_146) @[vlsu.scala 94:121]
    node _GEN_0 = mux(_T_147, UInt<4>("h8"), emul) @[vlsu.scala 68:17 96:3 97:9]
    node _GEN_1 = mux(_T_114, UInt<3>("h4"), _GEN_0) @[vlsu.scala 89:3 90:8]
    node _GEN_2 = mux(_T_73, UInt<2>("h2"), _GEN_1) @[vlsu.scala 82:3 83:9]
    node _GEN_3 = mux(_T_32, UInt<1>("h1"), _GEN_2) @[vlsu.scala 75:3 76:9]
    node _T_148 = eq(nf, UInt<1>("h0")) @[vlsu.scala 107:9]
    node _T_149 = eq(nf, UInt<1>("h1")) @[vlsu.scala 109:15]
    node _T_150 = eq(nf, UInt<2>("h2")) @[vlsu.scala 111:15]
    node _T_151 = eq(nf, UInt<2>("h3")) @[vlsu.scala 113:15]
    node _T_152 = eq(nf, UInt<3>("h4")) @[vlsu.scala 115:15]
    node _T_153 = eq(nf, UInt<3>("h5")) @[vlsu.scala 117:15]
    node _T_154 = eq(nf, UInt<3>("h6")) @[vlsu.scala 119:15]
    node _io_evl_T = eq(UInt<2>("h2"), UInt<1>("h0")) @[Mux.scala 81:61]
    node _io_evl_T_1 = mux(_io_evl_T, UInt<6>("h20"), UInt<5>("h10")) @[Mux.scala 81:58]
    node _io_evl_T_2 = eq(UInt<3>("h4"), UInt<1>("h0")) @[Mux.scala 81:61]
    node _io_evl_T_3 = mux(_io_evl_T_2, UInt<7>("h40"), _io_evl_T_1) @[Mux.scala 81:58]
    node _io_evl_T_4 = eq(UInt<4>("h8"), UInt<1>("h0")) @[Mux.scala 81:61]
    node _io_evl_T_5 = mux(_io_evl_T_4, UInt<8>("h80"), _io_evl_T_3) @[Mux.scala 81:58]
    node _io_UnitStride_T = eq(UInt<1>("h0"), lsumop) @[Mux.scala 81:61]
    node _io_UnitStride_T_1 = mux(_io_UnitStride_T, UInt<1>("h1"), UInt<1>("h0")) @[Mux.scala 81:58]
    node _io_UnitStride_T_2 = eq(UInt<4>("h8"), lsumop) @[Mux.scala 81:61]
    node _io_UnitStride_T_3 = mux(_io_UnitStride_T_2, UInt<2>("h2"), _io_UnitStride_T_1) @[Mux.scala 81:58]
    node _io_UnitStride_T_4 = eq(UInt<4>("hb"), lsumop) @[Mux.scala 81:61]
    node _io_UnitStride_T_5 = mux(_io_UnitStride_T_4, UInt<2>("h3"), _io_UnitStride_T_3) @[Mux.scala 81:58]
    node _lsuType_T = eq(UInt<1>("h1"), mop) @[Mux.scala 81:61]
    node _lsuType_T_1 = mux(_lsuType_T, UInt<2>("h2"), UInt<1>("h1")) @[Mux.scala 81:58]
    node _lsuType_T_2 = eq(UInt<2>("h2"), mop) @[Mux.scala 81:61]
    node _lsuType_T_3 = mux(_lsuType_T_2, UInt<2>("h3"), _lsuType_T_1) @[Mux.scala 81:58]
    node _lsuType_T_4 = eq(UInt<2>("h3"), mop) @[Mux.scala 81:61]
    node lsuType = mux(_lsuType_T_4, UInt<3>("h4"), _lsuType_T_3) @[Mux.scala 81:58]
    node _io_emmul_T = asSInt(emul) @[vlsu.scala 160:21]
    io_UnitStride <= _io_UnitStride_T_5 @[vlsu.scala 134:19]
    io_evl <= _io_evl_T_5 @[vlsu.scala 126:12]
    io_vs3_Addr <= UInt<5>("h0") @[vlsu.scala 147:13]
    io_lsuType <= pad(lsuType, 4) @[vlsu.scala 164:16]
    io_eew <= pad(eew, 10) @[vlsu.scala 163:12]
    io_nf <= UInt<4>("h0") @[vlsu.scala 162:11]
    io_emmul <= pad(_io_emmul_T, 6) @[vlsu.scala 160:13]
    io_emul <= emul @[vlsu.scala 161:13]
    emul <= mux(reset, UInt<4>("h0"), _GEN_3) @[vlsu.scala 68:{17,17}]

  module Realigner :
    input clock : Clock
    input reset : UInt<1>
    input io_ral_address_i : UInt<32>
    input io_ral_instruction_i : UInt<32>
    input io_ral_jmp : UInt<1>
    output io_ral_address_o : UInt<32>
    output io_ral_instruction_o : UInt<32>
    output io_ral_halt_o : UInt<1>

    node addri = bits(io_ral_address_i, 1, 1) @[Realigner.scala 36:31]
    reg lhw_reg : UInt<16>, clock with :
      reset => (UInt<1>("h0"), lhw_reg) @[Realigner.scala 49:24]
    node _lhw_reg_T = bits(io_ral_instruction_i, 31, 16) @[Realigner.scala 51:34]
    node _conc_instr_T = bits(io_ral_instruction_i, 15, 0) @[Realigner.scala 53:41]
    node _conc_instr_T_1 = cat(_conc_instr_T, lhw_reg) @[Cat.scala 33:92]
    node _io_ral_address_o_T = add(io_ral_address_i, UInt<3>("h4")) @[Realigner.scala 56:53]
    node _io_ral_address_o_T_1 = tail(_io_ral_address_o_T, 1) @[Realigner.scala 56:53]
    reg stateReg : UInt<2>, clock with :
      reset => (UInt<1>("h0"), stateReg) @[Realigner.scala 68:25]
    node _pc4_sel_T = eq(stateReg, UInt<2>("h1")) @[Realigner.scala 101:30]
    node _pc4_sel_T_1 = and(_pc4_sel_T, addri) @[Realigner.scala 101:42]
    node _pc4_sel_T_2 = not(io_ral_jmp) @[Realigner.scala 101:52]
    node _pc4_sel_T_3 = and(_pc4_sel_T_1, _pc4_sel_T_2) @[Realigner.scala 101:50]
    node pc4_sel = _pc4_sel_T_3 @[Realigner.scala 101:17 40:22]
    node _io_ral_address_o_T_2 = mux(pc4_sel, _io_ral_address_o_T_1, io_ral_address_i) @[Realigner.scala 56:26]
    node _conc_sel_T = eq(stateReg, UInt<2>("h2")) @[Realigner.scala 103:30]
    node conc_sel = _conc_sel_T @[Realigner.scala 103:17 41:22]
    node conc_instr = _conc_instr_T_1 @[Realigner.scala 50:24 53:14]
    node _io_ral_instruction_o_T = mux(conc_sel, conc_instr, io_ral_instruction_i) @[Realigner.scala 59:69]
    node _nop_sel_T = eq(stateReg, UInt<2>("h1")) @[Realigner.scala 102:30]
    node nop_sel = _nop_sel_T @[Realigner.scala 102:17 42:22]
    node _io_ral_instruction_o_T_1 = mux(nop_sel, UInt<32>("h13"), _io_ral_instruction_o_T) @[Realigner.scala 59:30]
    node _T = eq(UInt<2>("h0"), stateReg) @[Realigner.scala 71:19]
    node _GEN_0 = mux(addri, UInt<2>("h1"), UInt<2>("h0")) @[Realigner.scala 73:20 74:18 76:18]
    node _T_1 = eq(UInt<2>("h1"), stateReg) @[Realigner.scala 71:19]
    node _GEN_1 = mux(io_ral_jmp, UInt<2>("h1"), UInt<2>("h2")) @[Realigner.scala 81:27 82:20 84:20]
    node _GEN_2 = mux(addri, _GEN_1, UInt<2>("h0")) @[Realigner.scala 80:18 87:18]
    node _T_2 = eq(UInt<2>("h2"), stateReg) @[Realigner.scala 71:19]
    node _GEN_3 = mux(_T_2, _GEN_0, stateReg) @[Realigner.scala 71:19 68:25]
    node _GEN_4 = mux(_T_1, _GEN_2, _GEN_3) @[Realigner.scala 71:19]
    node _GEN_5 = mux(_T, _GEN_0, _GEN_4) @[Realigner.scala 71:19]
    node _io_ral_halt_o_T = eq(stateReg, UInt<2>("h1")) @[Realigner.scala 100:30]
    io_ral_address_o <= _io_ral_address_o_T_2 @[Realigner.scala 56:20]
    io_ral_instruction_o <= _io_ral_instruction_o_T_1 @[Realigner.scala 59:24]
    io_ral_halt_o <= _io_ral_halt_o_T @[Realigner.scala 100:17]
    lhw_reg <= mux(reset, UInt<16>("h0"), _lhw_reg_T) @[Realigner.scala 49:{24,24} 51:11]
    stateReg <= mux(reset, UInt<2>("h0"), _GEN_5) @[Realigner.scala 68:{25,25}]

  module CompressedDecoder :
    input clock : Clock
    input reset : UInt<1>
    input io_instruction_i : UInt<32>
    output io_is_comp : UInt<1>
    output io_instruction_o : UInt<32>

    node _T = bits(io_instruction_i, 1, 0) @[CompressedDecoder.scala 37:27]
    node _T_1 = eq(UInt<1>("h0"), _T) @[CompressedDecoder.scala 37:34]
    node _T_2 = bits(io_instruction_i, 15, 14) @[CompressedDecoder.scala 42:31]
    node _T_3 = eq(UInt<1>("h0"), _T_2) @[CompressedDecoder.scala 42:41]
    node _io_instruction_o_T = bits(io_instruction_i, 10, 7) @[CompressedDecoder.scala 47:70]
    node _io_instruction_o_T_1 = bits(io_instruction_i, 12, 11) @[CompressedDecoder.scala 47:95]
    node _io_instruction_o_T_2 = bits(io_instruction_i, 5, 5) @[CompressedDecoder.scala 47:121]
    node _io_instruction_o_T_3 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 48:47]
    node _io_instruction_o_T_4 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 48:143]
    node io_instruction_o_lo_lo = cat(_io_instruction_o_T_4, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi = cat(UInt<5>("h2"), UInt<3>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi = cat(io_instruction_o_lo_hi_hi, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo = cat(io_instruction_o_lo_hi, io_instruction_o_lo_lo) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi = cat(_io_instruction_o_T_2, _io_instruction_o_T_3) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo = cat(io_instruction_o_hi_lo_hi, UInt<2>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi = cat(UInt<2>("h0"), _io_instruction_o_T) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi = cat(io_instruction_o_hi_hi_hi, _io_instruction_o_T_1) @[Cat.scala 33:92]
    node io_instruction_o_hi = cat(io_instruction_o_hi_hi, io_instruction_o_hi_lo) @[Cat.scala 33:92]
    node _io_instruction_o_T_5 = cat(io_instruction_o_hi, io_instruction_o_lo) @[Cat.scala 33:92]
    node _T_4 = eq(UInt<1>("h1"), _T_2) @[CompressedDecoder.scala 42:41]
    node _io_instruction_o_T_6 = mux(UInt<1>("h0"), UInt<5>("h1f"), UInt<5>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_7 = bits(io_instruction_i, 5, 5) @[CompressedDecoder.scala 54:67]
    node _io_instruction_o_T_8 = bits(io_instruction_i, 12, 10) @[CompressedDecoder.scala 54:88]
    node _io_instruction_o_T_9 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 54:114]
    node _io_instruction_o_T_10 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 55:68]
    node _io_instruction_o_T_11 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 55:128]
    node io_instruction_o_lo_lo_1 = cat(_io_instruction_o_T_11, UInt<7>("h3")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_1 = cat(_io_instruction_o_T_10, UInt<3>("h2")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_1 = cat(io_instruction_o_lo_hi_hi_1, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_1 = cat(io_instruction_o_lo_hi_1, io_instruction_o_lo_lo_1) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_1 = cat(_io_instruction_o_T_9, UInt<4>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_1 = cat(_io_instruction_o_T_6, _io_instruction_o_T_7) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_1 = cat(io_instruction_o_hi_hi_hi_1, _io_instruction_o_T_8) @[Cat.scala 33:92]
    node io_instruction_o_hi_1 = cat(io_instruction_o_hi_hi_1, io_instruction_o_hi_lo_1) @[Cat.scala 33:92]
    node _io_instruction_o_T_12 = cat(io_instruction_o_hi_1, io_instruction_o_lo_1) @[Cat.scala 33:92]
    node _T_5 = eq(UInt<2>("h3"), _T_2) @[CompressedDecoder.scala 42:41]
    node _io_instruction_o_T_13 = mux(UInt<1>("h0"), UInt<5>("h1f"), UInt<5>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_14 = bits(io_instruction_i, 5, 5) @[CompressedDecoder.scala 61:67]
    node _io_instruction_o_T_15 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 61:88]
    node _io_instruction_o_T_16 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 61:129]
    node _io_instruction_o_T_17 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 62:66]
    node _io_instruction_o_T_18 = bits(io_instruction_i, 11, 10) @[CompressedDecoder.scala 62:108]
    node _io_instruction_o_T_19 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 62:134]
    node io_instruction_o_lo_lo_hi = cat(_io_instruction_o_T_19, UInt<2>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_lo_lo_2 = cat(io_instruction_o_lo_lo_hi, UInt<7>("h23")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_2 = cat(_io_instruction_o_T_17, UInt<3>("h2")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_2 = cat(io_instruction_o_lo_hi_hi_2, _io_instruction_o_T_18) @[Cat.scala 33:92]
    node io_instruction_o_lo_2 = cat(io_instruction_o_lo_hi_2, io_instruction_o_lo_lo_2) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi_1 = cat(UInt<2>("h1"), _io_instruction_o_T_16) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_2 = cat(io_instruction_o_hi_lo_hi_1, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_2 = cat(_io_instruction_o_T_13, _io_instruction_o_T_14) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_2 = cat(io_instruction_o_hi_hi_hi_2, _io_instruction_o_T_15) @[Cat.scala 33:92]
    node io_instruction_o_hi_2 = cat(io_instruction_o_hi_hi_2, io_instruction_o_hi_lo_2) @[Cat.scala 33:92]
    node _io_instruction_o_T_20 = cat(io_instruction_o_hi_2, io_instruction_o_lo_2) @[Cat.scala 33:92]
    node _T_6 = eq(UInt<2>("h2"), _T_2) @[CompressedDecoder.scala 42:41]
    node _GEN_0 = mux(_T_6, UInt<1>("h0"), UInt<1>("h0")) @[CompressedDecoder.scala 34:14 42:41 67:22]
    node _GEN_1 = mux(_T_6, io_instruction_i, io_instruction_i) @[CompressedDecoder.scala 35:20 42:41 68:28]
    node _GEN_2 = mux(_T_5, UInt<1>("h1"), _GEN_0) @[CompressedDecoder.scala 42:41 60:22]
    node _GEN_3 = mux(_T_5, _io_instruction_o_T_20, _GEN_1) @[CompressedDecoder.scala 42:41 61:28]
    node _GEN_4 = mux(_T_4, UInt<1>("h1"), _GEN_2) @[CompressedDecoder.scala 42:41 53:22]
    node _GEN_5 = mux(_T_4, _io_instruction_o_T_12, _GEN_3) @[CompressedDecoder.scala 42:41 54:28]
    node _GEN_6 = mux(_T_3, UInt<1>("h1"), _GEN_4) @[CompressedDecoder.scala 42:41 46:22]
    node _GEN_7 = mux(_T_3, _io_instruction_o_T_5, _GEN_5) @[CompressedDecoder.scala 42:41 47:28]
    node _T_7 = eq(UInt<1>("h1"), _T) @[CompressedDecoder.scala 37:34]
    node _T_8 = bits(io_instruction_i, 15, 13) @[CompressedDecoder.scala 80:31]
    node _T_9 = eq(UInt<1>("h0"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_21 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 86:58]
    node _io_instruction_o_T_22 = bits(_io_instruction_o_T_21, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_23 = mux(_io_instruction_o_T_22, UInt<6>("h3f"), UInt<6>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_24 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 86:81]
    node _io_instruction_o_T_25 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 86:103]
    node _io_instruction_o_T_26 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 87:47]
    node _io_instruction_o_T_27 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 87:90]
    node io_instruction_o_lo_hi_3 = cat(UInt<3>("h0"), _io_instruction_o_T_27) @[Cat.scala 33:92]
    node io_instruction_o_lo_3 = cat(io_instruction_o_lo_hi_3, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_3 = cat(_io_instruction_o_T_25, _io_instruction_o_T_26) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_3 = cat(_io_instruction_o_T_23, _io_instruction_o_T_24) @[Cat.scala 33:92]
    node io_instruction_o_hi_3 = cat(io_instruction_o_hi_hi_3, io_instruction_o_hi_lo_3) @[Cat.scala 33:92]
    node _io_instruction_o_T_28 = cat(io_instruction_o_hi_3, io_instruction_o_lo_3) @[Cat.scala 33:92]
    node _T_10 = eq(UInt<1>("h1"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_29 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 93:51]
    node _io_instruction_o_T_30 = bits(io_instruction_i, 8, 8) @[CompressedDecoder.scala 93:73]
    node _io_instruction_o_T_31 = bits(io_instruction_i, 10, 9) @[CompressedDecoder.scala 93:94]
    node _io_instruction_o_T_32 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 93:118]
    node _io_instruction_o_T_33 = bits(io_instruction_i, 7, 7) @[CompressedDecoder.scala 94:47]
    node _io_instruction_o_T_34 = bits(io_instruction_i, 2, 2) @[CompressedDecoder.scala 94:67]
    node _io_instruction_o_T_35 = bits(io_instruction_i, 11, 11) @[CompressedDecoder.scala 94:88]
    node _io_instruction_o_T_36 = bits(io_instruction_i, 5, 3) @[CompressedDecoder.scala 94:110]
    node _io_instruction_o_T_37 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 95:54]
    node _io_instruction_o_T_38 = bits(_io_instruction_o_T_37, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_39 = mux(_io_instruction_o_T_38, UInt<9>("h1ff"), UInt<9>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_40 = bits(io_instruction_i, 15, 15) @[CompressedDecoder.scala 95:99]
    node _io_instruction_o_T_41 = not(_io_instruction_o_T_40) @[CompressedDecoder.scala 95:82]
    node io_instruction_o_lo_lo_hi_1 = cat(UInt<4>("h0"), _io_instruction_o_T_41) @[Cat.scala 33:92]
    node io_instruction_o_lo_lo_3 = cat(io_instruction_o_lo_lo_hi_1, UInt<7>("h6f")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_3 = cat(_io_instruction_o_T_35, _io_instruction_o_T_36) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_4 = cat(io_instruction_o_lo_hi_hi_3, _io_instruction_o_T_39) @[Cat.scala 33:92]
    node io_instruction_o_lo_4 = cat(io_instruction_o_lo_hi_4, io_instruction_o_lo_lo_3) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi_2 = cat(_io_instruction_o_T_32, _io_instruction_o_T_33) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_4 = cat(io_instruction_o_hi_lo_hi_2, _io_instruction_o_T_34) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_3 = cat(_io_instruction_o_T_29, _io_instruction_o_T_30) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_4 = cat(io_instruction_o_hi_hi_hi_3, _io_instruction_o_T_31) @[Cat.scala 33:92]
    node io_instruction_o_hi_4 = cat(io_instruction_o_hi_hi_4, io_instruction_o_hi_lo_4) @[Cat.scala 33:92]
    node _io_instruction_o_T_42 = cat(io_instruction_o_hi_4, io_instruction_o_lo_4) @[Cat.scala 33:92]
    node _T_11 = eq(UInt<3>("h5"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_43 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 101:51]
    node _io_instruction_o_T_44 = bits(io_instruction_i, 8, 8) @[CompressedDecoder.scala 101:73]
    node _io_instruction_o_T_45 = bits(io_instruction_i, 10, 9) @[CompressedDecoder.scala 101:94]
    node _io_instruction_o_T_46 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 101:118]
    node _io_instruction_o_T_47 = bits(io_instruction_i, 7, 7) @[CompressedDecoder.scala 102:47]
    node _io_instruction_o_T_48 = bits(io_instruction_i, 2, 2) @[CompressedDecoder.scala 102:67]
    node _io_instruction_o_T_49 = bits(io_instruction_i, 11, 11) @[CompressedDecoder.scala 102:88]
    node _io_instruction_o_T_50 = bits(io_instruction_i, 5, 3) @[CompressedDecoder.scala 102:110]
    node _io_instruction_o_T_51 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 103:54]
    node _io_instruction_o_T_52 = bits(_io_instruction_o_T_51, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_53 = mux(_io_instruction_o_T_52, UInt<9>("h1ff"), UInt<9>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_54 = bits(io_instruction_i, 15, 15) @[CompressedDecoder.scala 103:99]
    node _io_instruction_o_T_55 = not(_io_instruction_o_T_54) @[CompressedDecoder.scala 103:82]
    node io_instruction_o_lo_lo_hi_2 = cat(UInt<4>("h0"), _io_instruction_o_T_55) @[Cat.scala 33:92]
    node io_instruction_o_lo_lo_4 = cat(io_instruction_o_lo_lo_hi_2, UInt<7>("h6f")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_4 = cat(_io_instruction_o_T_49, _io_instruction_o_T_50) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_5 = cat(io_instruction_o_lo_hi_hi_4, _io_instruction_o_T_53) @[Cat.scala 33:92]
    node io_instruction_o_lo_5 = cat(io_instruction_o_lo_hi_5, io_instruction_o_lo_lo_4) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi_3 = cat(_io_instruction_o_T_46, _io_instruction_o_T_47) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_5 = cat(io_instruction_o_hi_lo_hi_3, _io_instruction_o_T_48) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_4 = cat(_io_instruction_o_T_43, _io_instruction_o_T_44) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_5 = cat(io_instruction_o_hi_hi_hi_4, _io_instruction_o_T_45) @[Cat.scala 33:92]
    node io_instruction_o_hi_5 = cat(io_instruction_o_hi_hi_5, io_instruction_o_hi_lo_5) @[Cat.scala 33:92]
    node _io_instruction_o_T_56 = cat(io_instruction_o_hi_5, io_instruction_o_lo_5) @[Cat.scala 33:92]
    node _T_12 = eq(UInt<2>("h2"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_57 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 110:58]
    node _io_instruction_o_T_58 = bits(_io_instruction_o_T_57, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_59 = mux(_io_instruction_o_T_58, UInt<6>("h3f"), UInt<6>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_60 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 110:81]
    node _io_instruction_o_T_61 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 110:103]
    node _io_instruction_o_T_62 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 111:67]
    node io_instruction_o_lo_hi_6 = cat(UInt<3>("h0"), _io_instruction_o_T_62) @[Cat.scala 33:92]
    node io_instruction_o_lo_6 = cat(io_instruction_o_lo_hi_6, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_6 = cat(_io_instruction_o_T_61, UInt<5>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_6 = cat(_io_instruction_o_T_59, _io_instruction_o_T_60) @[Cat.scala 33:92]
    node io_instruction_o_hi_6 = cat(io_instruction_o_hi_hi_6, io_instruction_o_hi_lo_6) @[Cat.scala 33:92]
    node _io_instruction_o_T_63 = cat(io_instruction_o_hi_6, io_instruction_o_lo_6) @[Cat.scala 33:92]
    node _T_13 = eq(UInt<2>("h3"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_64 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 118:59]
    node _io_instruction_o_T_65 = bits(_io_instruction_o_T_64, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_66 = mux(_io_instruction_o_T_65, UInt<15>("h7fff"), UInt<15>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_67 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 118:82]
    node _io_instruction_o_T_68 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 118:105]
    node io_instruction_o_lo_7 = cat(_io_instruction_o_T_68, UInt<7>("h37")) @[Cat.scala 33:92]
    node io_instruction_o_hi_7 = cat(_io_instruction_o_T_66, _io_instruction_o_T_67) @[Cat.scala 33:92]
    node _io_instruction_o_T_69 = cat(io_instruction_o_hi_7, io_instruction_o_lo_7) @[Cat.scala 33:92]
    node _T_14 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 120:32]
    node _T_15 = eq(_T_14, UInt<5>("h2")) @[CompressedDecoder.scala 120:39]
    node _io_instruction_o_T_70 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 122:61]
    node _io_instruction_o_T_71 = bits(_io_instruction_o_T_70, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_72 = mux(_io_instruction_o_T_71, UInt<3>("h7"), UInt<3>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_73 = bits(io_instruction_i, 4, 3) @[CompressedDecoder.scala 122:84]
    node _io_instruction_o_T_74 = bits(io_instruction_i, 5, 5) @[CompressedDecoder.scala 122:107]
    node _io_instruction_o_T_75 = bits(io_instruction_i, 2, 2) @[CompressedDecoder.scala 122:128]
    node _io_instruction_o_T_76 = bits(io_instruction_i, 6, 6) @[CompressedDecoder.scala 123:51]
    node io_instruction_o_lo_lo_5 = cat(UInt<5>("h2"), UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_5 = cat(UInt<4>("h0"), UInt<5>("h2")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_7 = cat(io_instruction_o_lo_hi_hi_5, UInt<3>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_lo_8 = cat(io_instruction_o_lo_hi_7, io_instruction_o_lo_lo_5) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_7 = cat(_io_instruction_o_T_75, _io_instruction_o_T_76) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_5 = cat(_io_instruction_o_T_72, _io_instruction_o_T_73) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_7 = cat(io_instruction_o_hi_hi_hi_5, _io_instruction_o_T_74) @[Cat.scala 33:92]
    node io_instruction_o_hi_8 = cat(io_instruction_o_hi_hi_7, io_instruction_o_hi_lo_7) @[Cat.scala 33:92]
    node _io_instruction_o_T_77 = cat(io_instruction_o_hi_8, io_instruction_o_lo_8) @[Cat.scala 33:92]
    node _GEN_8 = mux(_T_15, _io_instruction_o_T_77, _io_instruction_o_T_69) @[CompressedDecoder.scala 118:28 120:62 122:31]
    node _T_16 = eq(UInt<3>("h4"), _T_8) @[CompressedDecoder.scala 80:41]
    node _T_17 = bits(io_instruction_i, 11, 10) @[CompressedDecoder.scala 129:35]
    node _T_18 = eq(UInt<1>("h0"), _T_17) @[CompressedDecoder.scala 129:44]
    node _io_instruction_o_T_78 = bits(io_instruction_i, 10, 10) @[CompressedDecoder.scala 134:63]
    node _io_instruction_o_T_79 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 134:106]
    node _io_instruction_o_T_80 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 134:148]
    node _io_instruction_o_T_81 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 135:89]
    node io_instruction_o_lo_lo_6 = cat(_io_instruction_o_T_81, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_6 = cat(_io_instruction_o_T_80, UInt<3>("h5")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_8 = cat(io_instruction_o_lo_hi_hi_6, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_9 = cat(io_instruction_o_lo_hi_8, io_instruction_o_lo_lo_6) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_8 = cat(_io_instruction_o_T_79, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_6 = cat(UInt<1>("h0"), _io_instruction_o_T_78) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_8 = cat(io_instruction_o_hi_hi_hi_6, UInt<5>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_9 = cat(io_instruction_o_hi_hi_8, io_instruction_o_hi_lo_8) @[Cat.scala 33:92]
    node _io_instruction_o_T_82 = cat(io_instruction_o_hi_9, io_instruction_o_lo_9) @[Cat.scala 33:92]
    node _T_19 = eq(UInt<1>("h1"), _T_17) @[CompressedDecoder.scala 129:44]
    node _io_instruction_o_T_83 = bits(io_instruction_i, 10, 10) @[CompressedDecoder.scala 141:63]
    node _io_instruction_o_T_84 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 141:106]
    node _io_instruction_o_T_85 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 141:148]
    node _io_instruction_o_T_86 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 142:89]
    node io_instruction_o_lo_lo_7 = cat(_io_instruction_o_T_86, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_7 = cat(_io_instruction_o_T_85, UInt<3>("h5")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_9 = cat(io_instruction_o_lo_hi_hi_7, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_10 = cat(io_instruction_o_lo_hi_9, io_instruction_o_lo_lo_7) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_9 = cat(_io_instruction_o_T_84, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_7 = cat(UInt<1>("h0"), _io_instruction_o_T_83) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_9 = cat(io_instruction_o_hi_hi_hi_7, UInt<5>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_10 = cat(io_instruction_o_hi_hi_9, io_instruction_o_hi_lo_9) @[Cat.scala 33:92]
    node _io_instruction_o_T_87 = cat(io_instruction_o_hi_10, io_instruction_o_lo_10) @[Cat.scala 33:92]
    node _T_20 = eq(UInt<2>("h2"), _T_17) @[CompressedDecoder.scala 129:44]
    node _io_instruction_o_T_88 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 148:62]
    node _io_instruction_o_T_89 = bits(_io_instruction_o_T_88, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_90 = mux(_io_instruction_o_T_89, UInt<6>("h3f"), UInt<6>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_91 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 148:85]
    node _io_instruction_o_T_92 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 148:106]
    node _io_instruction_o_T_93 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 148:148]
    node _io_instruction_o_T_94 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 149:89]
    node io_instruction_o_lo_lo_8 = cat(_io_instruction_o_T_94, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_10 = cat(UInt<3>("h7"), UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_11 = cat(io_instruction_o_lo_hi_10, io_instruction_o_lo_lo_8) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_10 = cat(UInt<2>("h1"), _io_instruction_o_T_93) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_8 = cat(_io_instruction_o_T_90, _io_instruction_o_T_91) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_10 = cat(io_instruction_o_hi_hi_hi_8, _io_instruction_o_T_92) @[Cat.scala 33:92]
    node io_instruction_o_hi_11 = cat(io_instruction_o_hi_hi_10, io_instruction_o_hi_lo_10) @[Cat.scala 33:92]
    node _io_instruction_o_T_95 = cat(io_instruction_o_hi_11, io_instruction_o_lo_11) @[Cat.scala 33:92]
    node _T_21 = eq(UInt<2>("h3"), _T_17) @[CompressedDecoder.scala 129:44]
    node _T_22 = bits(io_instruction_i, 6, 5) @[CompressedDecoder.scala 154:39]
    node _T_23 = eq(UInt<1>("h0"), _T_22) @[CompressedDecoder.scala 154:46]
    node _io_instruction_o_T_96 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 159:119]
    node _io_instruction_o_T_97 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 160:55]
    node _io_instruction_o_T_98 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 160:117]
    node io_instruction_o_lo_lo_9 = cat(_io_instruction_o_T_98, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_8 = cat(_io_instruction_o_T_97, UInt<3>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_11 = cat(io_instruction_o_lo_hi_hi_8, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_12 = cat(io_instruction_o_lo_hi_11, io_instruction_o_lo_lo_9) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_11 = cat(_io_instruction_o_T_96, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_9 = cat(UInt<2>("h1"), UInt<5>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_11 = cat(io_instruction_o_hi_hi_hi_9, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_12 = cat(io_instruction_o_hi_hi_11, io_instruction_o_hi_lo_11) @[Cat.scala 33:92]
    node _io_instruction_o_T_99 = cat(io_instruction_o_hi_12, io_instruction_o_lo_12) @[Cat.scala 33:92]
    node _T_24 = eq(UInt<1>("h1"), _T_22) @[CompressedDecoder.scala 154:46]
    node _io_instruction_o_T_100 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_101 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 166:94]
    node _io_instruction_o_T_102 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 167:55]
    node _io_instruction_o_T_103 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 167:117]
    node io_instruction_o_lo_lo_10 = cat(_io_instruction_o_T_103, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_12 = cat(UInt<3>("h4"), UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_13 = cat(io_instruction_o_lo_hi_12, io_instruction_o_lo_lo_10) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_12 = cat(UInt<2>("h1"), _io_instruction_o_T_102) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_10 = cat(_io_instruction_o_T_100, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_12 = cat(io_instruction_o_hi_hi_hi_10, _io_instruction_o_T_101) @[Cat.scala 33:92]
    node io_instruction_o_hi_13 = cat(io_instruction_o_hi_hi_12, io_instruction_o_hi_lo_12) @[Cat.scala 33:92]
    node _io_instruction_o_T_104 = cat(io_instruction_o_hi_13, io_instruction_o_lo_13) @[Cat.scala 33:92]
    node _T_25 = eq(UInt<2>("h2"), _T_22) @[CompressedDecoder.scala 154:46]
    node _io_instruction_o_T_105 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_106 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 173:94]
    node _io_instruction_o_T_107 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 174:55]
    node _io_instruction_o_T_108 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 174:117]
    node io_instruction_o_lo_lo_11 = cat(_io_instruction_o_T_108, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_13 = cat(UInt<3>("h6"), UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_14 = cat(io_instruction_o_lo_hi_13, io_instruction_o_lo_lo_11) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_13 = cat(UInt<2>("h1"), _io_instruction_o_T_107) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_11 = cat(_io_instruction_o_T_105, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_13 = cat(io_instruction_o_hi_hi_hi_11, _io_instruction_o_T_106) @[Cat.scala 33:92]
    node io_instruction_o_hi_14 = cat(io_instruction_o_hi_hi_13, io_instruction_o_hi_lo_13) @[Cat.scala 33:92]
    node _io_instruction_o_T_109 = cat(io_instruction_o_hi_14, io_instruction_o_lo_14) @[Cat.scala 33:92]
    node _T_26 = eq(UInt<2>("h3"), _T_22) @[CompressedDecoder.scala 154:46]
    node _io_instruction_o_T_110 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_111 = bits(io_instruction_i, 4, 2) @[CompressedDecoder.scala 180:94]
    node _io_instruction_o_T_112 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 181:55]
    node _io_instruction_o_T_113 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 181:117]
    node io_instruction_o_lo_lo_12 = cat(_io_instruction_o_T_113, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_14 = cat(UInt<3>("h7"), UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_lo_15 = cat(io_instruction_o_lo_hi_14, io_instruction_o_lo_lo_12) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_14 = cat(UInt<2>("h1"), _io_instruction_o_T_112) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_12 = cat(_io_instruction_o_T_110, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_14 = cat(io_instruction_o_hi_hi_hi_12, _io_instruction_o_T_111) @[Cat.scala 33:92]
    node io_instruction_o_hi_15 = cat(io_instruction_o_hi_hi_14, io_instruction_o_hi_lo_14) @[Cat.scala 33:92]
    node _io_instruction_o_T_114 = cat(io_instruction_o_hi_15, io_instruction_o_lo_15) @[Cat.scala 33:92]
    node _GEN_9 = mux(_T_26, UInt<1>("h1"), UInt<1>("h0")) @[CompressedDecoder.scala 154:46 179:30 34:14]
    node _GEN_10 = mux(_T_26, _io_instruction_o_T_114, io_instruction_i) @[CompressedDecoder.scala 154:46 180:36 35:20]
    node _GEN_11 = mux(_T_25, UInt<1>("h1"), _GEN_9) @[CompressedDecoder.scala 154:46 172:30]
    node _GEN_12 = mux(_T_25, _io_instruction_o_T_109, _GEN_10) @[CompressedDecoder.scala 154:46 173:36]
    node _GEN_13 = mux(_T_24, UInt<1>("h1"), _GEN_11) @[CompressedDecoder.scala 154:46 165:30]
    node _GEN_14 = mux(_T_24, _io_instruction_o_T_104, _GEN_12) @[CompressedDecoder.scala 154:46 166:36]
    node _GEN_15 = mux(_T_23, UInt<1>("h1"), _GEN_13) @[CompressedDecoder.scala 154:46 158:30]
    node _GEN_16 = mux(_T_23, _io_instruction_o_T_99, _GEN_14) @[CompressedDecoder.scala 154:46 159:36]
    node _GEN_17 = mux(_T_21, _GEN_15, UInt<1>("h0")) @[CompressedDecoder.scala 129:44 34:14]
    node _GEN_18 = mux(_T_21, _GEN_16, io_instruction_i) @[CompressedDecoder.scala 129:44 35:20]
    node _GEN_19 = mux(_T_20, UInt<1>("h1"), _GEN_17) @[CompressedDecoder.scala 129:44 147:26]
    node _GEN_20 = mux(_T_20, _io_instruction_o_T_95, _GEN_18) @[CompressedDecoder.scala 129:44 148:32]
    node _GEN_21 = mux(_T_19, UInt<1>("h1"), _GEN_19) @[CompressedDecoder.scala 129:44 140:26]
    node _GEN_22 = mux(_T_19, _io_instruction_o_T_87, _GEN_20) @[CompressedDecoder.scala 129:44 141:32]
    node _GEN_23 = mux(_T_18, UInt<1>("h1"), _GEN_21) @[CompressedDecoder.scala 129:44 133:26]
    node _GEN_24 = mux(_T_18, _io_instruction_o_T_82, _GEN_22) @[CompressedDecoder.scala 129:44 134:32]
    node _T_27 = eq(UInt<3>("h6"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_115 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 191:58]
    node _io_instruction_o_T_116 = bits(_io_instruction_o_T_115, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_117 = mux(_io_instruction_o_T_116, UInt<4>("hf"), UInt<4>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_118 = bits(io_instruction_i, 6, 5) @[CompressedDecoder.scala 191:81]
    node _io_instruction_o_T_119 = bits(io_instruction_i, 2, 2) @[CompressedDecoder.scala 191:104]
    node _io_instruction_o_T_120 = mux(UInt<1>("h0"), UInt<5>("h1f"), UInt<5>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_121 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 192:47]
    node _io_instruction_o_T_122 = bits(io_instruction_i, 13, 13) @[CompressedDecoder.scala 192:89]
    node _io_instruction_o_T_123 = bits(io_instruction_i, 11, 10) @[CompressedDecoder.scala 192:111]
    node _io_instruction_o_T_124 = bits(io_instruction_i, 4, 3) @[CompressedDecoder.scala 192:136]
    node _io_instruction_o_T_125 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 193:47]
    node io_instruction_o_lo_lo_hi_3 = cat(_io_instruction_o_T_124, _io_instruction_o_T_125) @[Cat.scala 33:92]
    node io_instruction_o_lo_lo_13 = cat(io_instruction_o_lo_lo_hi_3, UInt<7>("h63")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_9 = cat(UInt<2>("h0"), _io_instruction_o_T_122) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_15 = cat(io_instruction_o_lo_hi_hi_9, _io_instruction_o_T_123) @[Cat.scala 33:92]
    node io_instruction_o_lo_16 = cat(io_instruction_o_lo_hi_15, io_instruction_o_lo_lo_13) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi_4 = cat(_io_instruction_o_T_120, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_15 = cat(io_instruction_o_hi_lo_hi_4, _io_instruction_o_T_121) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_13 = cat(_io_instruction_o_T_117, _io_instruction_o_T_118) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_15 = cat(io_instruction_o_hi_hi_hi_13, _io_instruction_o_T_119) @[Cat.scala 33:92]
    node io_instruction_o_hi_16 = cat(io_instruction_o_hi_hi_15, io_instruction_o_hi_lo_15) @[Cat.scala 33:92]
    node _io_instruction_o_T_126 = cat(io_instruction_o_hi_16, io_instruction_o_lo_16) @[Cat.scala 33:92]
    node _T_28 = eq(UInt<3>("h7"), _T_8) @[CompressedDecoder.scala 80:41]
    node _io_instruction_o_T_127 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 199:58]
    node _io_instruction_o_T_128 = bits(_io_instruction_o_T_127, 0, 0) @[Bitwise.scala 77:15]
    node _io_instruction_o_T_129 = mux(_io_instruction_o_T_128, UInt<4>("hf"), UInt<4>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_130 = bits(io_instruction_i, 6, 5) @[CompressedDecoder.scala 199:81]
    node _io_instruction_o_T_131 = bits(io_instruction_i, 2, 2) @[CompressedDecoder.scala 199:104]
    node _io_instruction_o_T_132 = mux(UInt<1>("h0"), UInt<5>("h1f"), UInt<5>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_133 = bits(io_instruction_i, 9, 7) @[CompressedDecoder.scala 200:47]
    node _io_instruction_o_T_134 = bits(io_instruction_i, 13, 13) @[CompressedDecoder.scala 200:89]
    node _io_instruction_o_T_135 = bits(io_instruction_i, 11, 10) @[CompressedDecoder.scala 200:111]
    node _io_instruction_o_T_136 = bits(io_instruction_i, 4, 3) @[CompressedDecoder.scala 200:136]
    node _io_instruction_o_T_137 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 201:47]
    node io_instruction_o_lo_lo_hi_4 = cat(_io_instruction_o_T_136, _io_instruction_o_T_137) @[Cat.scala 33:92]
    node io_instruction_o_lo_lo_14 = cat(io_instruction_o_lo_lo_hi_4, UInt<7>("h63")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_hi_10 = cat(UInt<2>("h0"), _io_instruction_o_T_134) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_16 = cat(io_instruction_o_lo_hi_hi_10, _io_instruction_o_T_135) @[Cat.scala 33:92]
    node io_instruction_o_lo_17 = cat(io_instruction_o_lo_hi_16, io_instruction_o_lo_lo_14) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_hi_5 = cat(_io_instruction_o_T_132, UInt<2>("h1")) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_16 = cat(io_instruction_o_hi_lo_hi_5, _io_instruction_o_T_133) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_14 = cat(_io_instruction_o_T_129, _io_instruction_o_T_130) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_16 = cat(io_instruction_o_hi_hi_hi_14, _io_instruction_o_T_131) @[Cat.scala 33:92]
    node io_instruction_o_hi_17 = cat(io_instruction_o_hi_hi_16, io_instruction_o_hi_lo_16) @[Cat.scala 33:92]
    node _io_instruction_o_T_138 = cat(io_instruction_o_hi_17, io_instruction_o_lo_17) @[Cat.scala 33:92]
    node _GEN_25 = mux(_T_28, UInt<1>("h1"), UInt<1>("h0")) @[CompressedDecoder.scala 198:22 34:14 80:41]
    node _GEN_26 = mux(_T_28, _io_instruction_o_T_138, io_instruction_i) @[CompressedDecoder.scala 199:28 35:20 80:41]
    node _GEN_27 = mux(_T_27, UInt<1>("h1"), _GEN_25) @[CompressedDecoder.scala 190:22 80:41]
    node _GEN_28 = mux(_T_27, _io_instruction_o_T_126, _GEN_26) @[CompressedDecoder.scala 191:28 80:41]
    node _GEN_29 = mux(_T_16, _GEN_23, _GEN_27) @[CompressedDecoder.scala 80:41]
    node _GEN_30 = mux(_T_16, _GEN_24, _GEN_28) @[CompressedDecoder.scala 80:41]
    node _GEN_31 = mux(_T_13, UInt<1>("h1"), _GEN_29) @[CompressedDecoder.scala 117:22 80:41]
    node _GEN_32 = mux(_T_13, _GEN_8, _GEN_30) @[CompressedDecoder.scala 80:41]
    node _GEN_33 = mux(_T_12, UInt<1>("h1"), _GEN_31) @[CompressedDecoder.scala 109:22 80:41]
    node _GEN_34 = mux(_T_12, _io_instruction_o_T_63, _GEN_32) @[CompressedDecoder.scala 110:28 80:41]
    node _GEN_35 = mux(_T_11, UInt<1>("h1"), _GEN_33) @[CompressedDecoder.scala 100:22 80:41]
    node _GEN_36 = mux(_T_11, _io_instruction_o_T_56, _GEN_34) @[CompressedDecoder.scala 101:28 80:41]
    node _GEN_37 = mux(_T_10, UInt<1>("h1"), _GEN_35) @[CompressedDecoder.scala 80:41 92:22]
    node _GEN_38 = mux(_T_10, _io_instruction_o_T_42, _GEN_36) @[CompressedDecoder.scala 80:41 93:28]
    node _GEN_39 = mux(_T_9, UInt<1>("h1"), _GEN_37) @[CompressedDecoder.scala 80:41 85:22]
    node _GEN_40 = mux(_T_9, _io_instruction_o_T_28, _GEN_38) @[CompressedDecoder.scala 80:41 86:28]
    node _T_29 = eq(UInt<2>("h2"), _T) @[CompressedDecoder.scala 37:34]
    node _T_30 = bits(io_instruction_i, 15, 14) @[CompressedDecoder.scala 214:31]
    node _T_31 = eq(UInt<1>("h0"), _T_30) @[CompressedDecoder.scala 214:40]
    node _io_instruction_o_T_139 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_140 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 220:67]
    node _io_instruction_o_T_141 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 220:90]
    node _io_instruction_o_T_142 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 221:47]
    node io_instruction_o_lo_hi_17 = cat(UInt<3>("h1"), _io_instruction_o_T_142) @[Cat.scala 33:92]
    node io_instruction_o_lo_18 = cat(io_instruction_o_lo_hi_17, UInt<7>("h13")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_17 = cat(_io_instruction_o_T_139, _io_instruction_o_T_140) @[Cat.scala 33:92]
    node io_instruction_o_hi_18 = cat(io_instruction_o_hi_hi_17, _io_instruction_o_T_141) @[Cat.scala 33:92]
    node _io_instruction_o_T_143 = cat(io_instruction_o_hi_18, io_instruction_o_lo_18) @[Cat.scala 33:92]
    node _T_32 = eq(UInt<1>("h1"), _T_30) @[CompressedDecoder.scala 214:40]
    node _io_instruction_o_T_144 = mux(UInt<1>("h0"), UInt<4>("hf"), UInt<4>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_145 = bits(io_instruction_i, 3, 2) @[CompressedDecoder.scala 227:67]
    node _io_instruction_o_T_146 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 227:90]
    node _io_instruction_o_T_147 = bits(io_instruction_i, 6, 4) @[CompressedDecoder.scala 227:112]
    node _io_instruction_o_T_148 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 228:67]
    node io_instruction_o_lo_lo_15 = cat(_io_instruction_o_T_148, UInt<7>("h3")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_18 = cat(UInt<5>("h2"), UInt<3>("h2")) @[Cat.scala 33:92]
    node io_instruction_o_lo_19 = cat(io_instruction_o_lo_hi_18, io_instruction_o_lo_lo_15) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_17 = cat(_io_instruction_o_T_147, UInt<2>("h0")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_15 = cat(_io_instruction_o_T_144, _io_instruction_o_T_145) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_18 = cat(io_instruction_o_hi_hi_hi_15, _io_instruction_o_T_146) @[Cat.scala 33:92]
    node io_instruction_o_hi_19 = cat(io_instruction_o_hi_hi_18, io_instruction_o_hi_lo_17) @[Cat.scala 33:92]
    node _io_instruction_o_T_149 = cat(io_instruction_o_hi_19, io_instruction_o_lo_19) @[Cat.scala 33:92]
    node _T_33 = eq(UInt<2>("h2"), _T_30) @[CompressedDecoder.scala 214:40]
    node _T_34 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 233:32]
    node _T_35 = eq(_T_34, UInt<1>("h0")) @[CompressedDecoder.scala 233:37]
    node _T_36 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 235:34]
    node _T_37 = neq(_T_36, UInt<5>("h0")) @[CompressedDecoder.scala 235:40]
    node _io_instruction_o_T_150 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_151 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 240:71]
    node _io_instruction_o_T_152 = mux(UInt<1>("h0"), UInt<8>("hff"), UInt<8>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_153 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 240:109]
    node io_instruction_o_lo_20 = cat(_io_instruction_o_T_153, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_19 = cat(_io_instruction_o_T_150, _io_instruction_o_T_151) @[Cat.scala 33:92]
    node io_instruction_o_hi_20 = cat(io_instruction_o_hi_hi_19, _io_instruction_o_T_152) @[Cat.scala 33:92]
    node _io_instruction_o_T_154 = cat(io_instruction_o_hi_20, io_instruction_o_lo_20) @[Cat.scala 33:92]
    node _io_instruction_o_T_155 = mux(UInt<1>("h0"), UInt<12>("hfff"), UInt<12>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_156 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 245:72]
    node _io_instruction_o_T_157 = mux(UInt<1>("h0"), UInt<8>("hff"), UInt<8>("h0")) @[Bitwise.scala 77:12]
    node io_instruction_o_lo_21 = cat(_io_instruction_o_T_157, UInt<7>("h67")) @[Cat.scala 33:92]
    node io_instruction_o_hi_21 = cat(_io_instruction_o_T_155, _io_instruction_o_T_156) @[Cat.scala 33:92]
    node _io_instruction_o_T_158 = cat(io_instruction_o_hi_21, io_instruction_o_lo_21) @[Cat.scala 33:92]
    node _GEN_41 = mux(_T_37, UInt<1>("h1"), UInt<1>("h1")) @[CompressedDecoder.scala 235:62 239:26 244:26]
    node _GEN_42 = mux(_T_37, _io_instruction_o_T_154, _io_instruction_o_T_158) @[CompressedDecoder.scala 235:62 240:32 245:32]
    node _T_38 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 249:34]
    node _T_39 = neq(_T_38, UInt<5>("h0")) @[CompressedDecoder.scala 249:40]
    node _io_instruction_o_T_159 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_160 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 253:71]
    node _io_instruction_o_T_161 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 253:94]
    node _io_instruction_o_T_162 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 253:138]
    node io_instruction_o_lo_hi_19 = cat(UInt<3>("h0"), _io_instruction_o_T_162) @[Cat.scala 33:92]
    node io_instruction_o_lo_22 = cat(io_instruction_o_lo_hi_19, UInt<7>("h33")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_20 = cat(_io_instruction_o_T_159, _io_instruction_o_T_160) @[Cat.scala 33:92]
    node io_instruction_o_hi_22 = cat(io_instruction_o_hi_hi_20, _io_instruction_o_T_161) @[Cat.scala 33:92]
    node _io_instruction_o_T_163 = cat(io_instruction_o_hi_22, io_instruction_o_lo_22) @[Cat.scala 33:92]
    node _T_40 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 256:36]
    node _T_41 = eq(_T_40, UInt<5>("h0")) @[CompressedDecoder.scala 256:43]
    node _io_instruction_o_T_164 = mux(UInt<1>("h0"), UInt<12>("hfff"), UInt<12>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_165 = bits(io_instruction_i, 11, 7) @[CompressedDecoder.scala 263:74]
    node _io_instruction_o_T_166 = mux(UInt<1>("h0"), UInt<7>("h7f"), UInt<7>("h0")) @[Bitwise.scala 77:12]
    node io_instruction_o_lo_23 = cat(UInt<1>("h1"), UInt<7>("h67")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_21 = cat(_io_instruction_o_T_164, _io_instruction_o_T_165) @[Cat.scala 33:92]
    node io_instruction_o_hi_23 = cat(io_instruction_o_hi_hi_21, _io_instruction_o_T_166) @[Cat.scala 33:92]
    node _io_instruction_o_T_167 = cat(io_instruction_o_hi_23, io_instruction_o_lo_23) @[Cat.scala 33:92]
    node _GEN_43 = mux(_T_41, UInt<1>("h1"), UInt<1>("h1")) @[CompressedDecoder.scala 256:65 258:28 262:28]
    node _GEN_44 = mux(_T_41, UInt<32>("h100073"), _io_instruction_o_T_167) @[CompressedDecoder.scala 256:65 259:34 263:34]
    node _GEN_45 = mux(_T_39, UInt<1>("h1"), _GEN_43) @[CompressedDecoder.scala 249:62 252:26]
    node _GEN_46 = mux(_T_39, _io_instruction_o_T_163, _GEN_44) @[CompressedDecoder.scala 249:62 253:32]
    node _GEN_47 = mux(_T_35, _GEN_41, _GEN_45) @[CompressedDecoder.scala 233:50]
    node _GEN_48 = mux(_T_35, _GEN_42, _GEN_46) @[CompressedDecoder.scala 233:50]
    node _T_42 = eq(UInt<2>("h3"), _T_30) @[CompressedDecoder.scala 214:40]
    node _io_instruction_o_T_168 = mux(UInt<1>("h0"), UInt<4>("hf"), UInt<4>("h0")) @[Bitwise.scala 77:12]
    node _io_instruction_o_T_169 = bits(io_instruction_i, 8, 7) @[CompressedDecoder.scala 272:67]
    node _io_instruction_o_T_170 = bits(io_instruction_i, 12, 12) @[CompressedDecoder.scala 272:90]
    node _io_instruction_o_T_171 = bits(io_instruction_i, 6, 2) @[CompressedDecoder.scala 272:112]
    node _io_instruction_o_T_172 = bits(io_instruction_i, 11, 9) @[CompressedDecoder.scala 273:47]
    node io_instruction_o_lo_lo_16 = cat(UInt<2>("h0"), UInt<7>("h23")) @[Cat.scala 33:92]
    node io_instruction_o_lo_hi_20 = cat(UInt<3>("h2"), _io_instruction_o_T_172) @[Cat.scala 33:92]
    node io_instruction_o_lo_24 = cat(io_instruction_o_lo_hi_20, io_instruction_o_lo_lo_16) @[Cat.scala 33:92]
    node io_instruction_o_hi_lo_18 = cat(_io_instruction_o_T_171, UInt<5>("h2")) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_hi_16 = cat(_io_instruction_o_T_168, _io_instruction_o_T_169) @[Cat.scala 33:92]
    node io_instruction_o_hi_hi_22 = cat(io_instruction_o_hi_hi_hi_16, _io_instruction_o_T_170) @[Cat.scala 33:92]
    node io_instruction_o_hi_24 = cat(io_instruction_o_hi_hi_22, io_instruction_o_hi_lo_18) @[Cat.scala 33:92]
    node _io_instruction_o_T_173 = cat(io_instruction_o_hi_24, io_instruction_o_lo_24) @[Cat.scala 33:92]
    node _GEN_49 = mux(_T_42, UInt<1>("h1"), UInt<1>("h0")) @[CompressedDecoder.scala 214:40 271:22 34:14]
    node _GEN_50 = mux(_T_42, _io_instruction_o_T_173, io_instruction_i) @[CompressedDecoder.scala 214:40 272:28 35:20]
    node _GEN_51 = mux(_T_33, _GEN_47, _GEN_49) @[CompressedDecoder.scala 214:40]
    node _GEN_52 = mux(_T_33, _GEN_48, _GEN_50) @[CompressedDecoder.scala 214:40]
    node _GEN_53 = mux(_T_32, UInt<1>("h1"), _GEN_51) @[CompressedDecoder.scala 214:40 226:22]
    node _GEN_54 = mux(_T_32, _io_instruction_o_T_149, _GEN_52) @[CompressedDecoder.scala 214:40 227:28]
    node _GEN_55 = mux(_T_31, UInt<1>("h1"), _GEN_53) @[CompressedDecoder.scala 214:40 219:22]
    node _GEN_56 = mux(_T_31, _io_instruction_o_T_143, _GEN_54) @[CompressedDecoder.scala 214:40 220:28]
    node _T_43 = eq(UInt<2>("h3"), _T) @[CompressedDecoder.scala 37:34]
    node _GEN_57 = mux(_T_43, UInt<1>("h0"), UInt<1>("h0")) @[CompressedDecoder.scala 280:18 34:14 37:34]
    node _GEN_58 = mux(_T_43, io_instruction_i, io_instruction_i) @[CompressedDecoder.scala 281:24 35:20 37:34]
    node _GEN_59 = mux(_T_29, _GEN_55, _GEN_57) @[CompressedDecoder.scala 37:34]
    node _GEN_60 = mux(_T_29, _GEN_56, _GEN_58) @[CompressedDecoder.scala 37:34]
    node _GEN_61 = mux(_T_7, _GEN_39, _GEN_59) @[CompressedDecoder.scala 37:34]
    node _GEN_62 = mux(_T_7, _GEN_40, _GEN_60) @[CompressedDecoder.scala 37:34]
    node _GEN_63 = mux(_T_1, _GEN_6, _GEN_61) @[CompressedDecoder.scala 37:34]
    node _GEN_64 = mux(_T_1, _GEN_7, _GEN_62) @[CompressedDecoder.scala 37:34]
    node _T_44 = eq(io_instruction_i, UInt<32>("h0")) @[CompressedDecoder.scala 285:25]
    node _GEN_65 = mux(_T_44, UInt<1>("h0"), _GEN_63) @[CompressedDecoder.scala 285:47 287:18]
    node _GEN_66 = mux(_T_44, io_instruction_i, _GEN_64) @[CompressedDecoder.scala 285:47 288:24]
    io_is_comp <= _GEN_65
    io_instruction_o <= _GEN_66

  module Core :
    input clock : Clock
    input reset : UInt<1>
    output io_pin : UInt<32>
    output io_Vpin : UInt<128>
    input io_stall : UInt<1>
    input io_dmemReq_ready : UInt<1>
    output io_dmemReq_valid : UInt<1>
    output io_dmemReq_bits_addrRequest : UInt<32>
    output io_dmemReq_bits_dataRequest : UInt<32>
    output io_dmemReq_bits_activeByteLane : UInt<4>
    output io_dmemReq_bits_isWrite : UInt<1>
    output io_dmemRsp_ready : UInt<1>
    input io_dmemRsp_valid : UInt<1>
    input io_dmemRsp_bits_dataResponse : UInt<32>
    input io_imemReq_ready : UInt<1>
    output io_imemReq_valid : UInt<1>
    output io_imemReq_bits_addrRequest : UInt<32>
    output io_imemReq_bits_dataRequest : UInt<32>
    output io_imemReq_bits_activeByteLane : UInt<4>
    output io_imemReq_bits_isWrite : UInt<1>
    output io_imemRsp_ready : UInt<1>
    input io_imemRsp_valid : UInt<1>
    input io_imemRsp_bits_dataResponse : UInt<32>
    output io_rvfiUInt_0 : UInt<32>
    output io_rvfiUInt_1 : UInt<32>
    output io_rvfiUInt_2 : UInt<32>
    output io_rvfiUInt_3 : UInt<32>
    output io_rvfiSInt_0 : SInt<32>
    output io_rvfiSInt_1 : SInt<32>
    output io_rvfiSInt_2 : SInt<32>
    output io_rvfiSInt_3 : SInt<32>
    output io_rvfiSInt_4 : SInt<32>
    output io_rvfiBool_0 : UInt<1>
    output io_rvfiRegAddr_0 : UInt<5>
    output io_rvfiRegAddr_1 : UInt<5>
    output io_rvfiRegAddr_2 : UInt<5>
    output io_rvfiMode : UInt<2>
    output io_fcsr_o_data : UInt<32>

    inst InstructionFetch of InstructionFetch @[Core.scala 188:18]
    inst IDecode of InstructionDecode @[Core.scala 190:23]
    inst Execute of Execute @[Core.scala 193:18]
    inst MEM of MemoryFetch @[Core.scala 195:19]
    inst pc of PC @[Core.scala 203:18]
    inst vlsu of VLSU @[Core.scala 252:19]
    inst Realigner of Realigner @[Core.scala 534:20]
    inst CompressedDecoder of CompressedDecoder @[Core.scala 548:20]
    reg if_reg_pc : UInt<32>, clock with :
      reset => (UInt<1>("h0"), if_reg_pc) @[Core.scala 38:26]
    reg if_reg_ins : UInt<32>, clock with :
      reset => (UInt<1>("h0"), if_reg_ins) @[Core.scala 39:27]
    reg if_reg_lmul_v : UInt<4>, clock with :
      reset => (UInt<1>("h0"), if_reg_lmul_v) @[Core.scala 42:30]
    reg if_vc3 : UInt<4>, clock with :
      reset => (UInt<1>("h0"), if_vc3) @[Core.scala 43:23]
    reg if_reg_evl : UInt<8>, clock with :
      reset => (UInt<1>("h0"), if_reg_evl) @[Core.scala 44:27]
    reg if_reg_emul : UInt<4>, clock with :
      reset => (UInt<1>("h0"), if_reg_emul) @[Core.scala 45:28]
    reg if_reg_eew : UInt<10>, clock with :
      reset => (UInt<1>("h0"), if_reg_eew) @[Core.scala 46:27]
    reg if_reg_lsuType : UInt<4>, clock with :
      reset => (UInt<1>("h0"), if_reg_lsuType) @[Core.scala 47:31]
    reg if_reg_delay : UInt<4>, clock with :
      reset => (UInt<1>("h0"), if_reg_delay) @[Core.scala 48:28]
    reg id_reg_pc : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_pc) @[Core.scala 51:26]
    reg id_reg_rd1 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_rd1) @[Core.scala 52:27]
    reg id_reg_rd2 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_rd2) @[Core.scala 53:27]
    reg id_reg_imm : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_imm) @[Core.scala 54:27]
    reg id_reg_wra : UInt<5>, clock with :
      reset => (UInt<1>("h0"), id_reg_wra) @[Core.scala 55:27]
    reg id_reg_f7 : UInt<7>, clock with :
      reset => (UInt<1>("h0"), id_reg_f7) @[Core.scala 56:26]
    reg id_reg_f6 : UInt<6>, clock with :
      reset => (UInt<1>("h0"), id_reg_f6) @[Core.scala 57:26]
    reg id_reg_f3 : UInt<3>, clock with :
      reset => (UInt<1>("h0"), id_reg_f3) @[Core.scala 58:26]
    reg id_reg_ins : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_ins) @[Core.scala 59:27]
    reg id_reg_ctl_aluSrc : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_aluSrc) @[Core.scala 60:34]
    reg id_reg_ctl_aluSrc1 : UInt<2>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_aluSrc1) @[Core.scala 61:35]
    reg id_reg_ctl_memToReg : UInt<2>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_memToReg) @[Core.scala 62:36]
    reg id_reg_ctl_regWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_regWrite) @[Core.scala 63:36]
    reg id_reg_ctl_memRead : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_memRead) @[Core.scala 64:35]
    reg id_reg_ctl_memWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_memWrite) @[Core.scala 65:36]
    reg id_reg_ctl_branch : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_branch) @[Core.scala 66:34]
    reg id_reg_ctl_aluOp : UInt<2>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_aluOp) @[Core.scala 67:33]
    reg id_reg_ctl_jump : UInt<2>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_jump) @[Core.scala 68:32]
    reg id_reg_is_csr : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_is_csr) @[Core.scala 69:30]
    reg id_reg_csr_data : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_csr_data) @[Core.scala 70:32]
    reg id_reg_instruction : UInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_instruction) @[Core.scala 73:35]
    reg id_reg_vl_out : SInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_vl_out) @[Core.scala 74:30]
    reg id_reg_z_imm : SInt<11>, clock with :
      reset => (UInt<1>("h0"), id_reg_z_imm) @[Core.scala 75:29]
    reg id_reg_vtype_out : SInt<11>, clock with :
      reset => (UInt<1>("h0"), id_reg_vtype_out) @[Core.scala 76:33]
    reg id_reg_vstart_out : SInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_vstart_out) @[Core.scala 77:34]
    reg id_reg_vtype : SInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_vtype) @[Core.scala 78:29]
    reg id_reg_v_addi_imm : SInt<32>, clock with :
      reset => (UInt<1>("h0"), id_reg_v_addi_imm) @[Core.scala 79:34]
    reg id_reg_v0_data : SInt<128>, clock with :
      reset => (UInt<1>("h0"), id_reg_v0_data) @[Core.scala 80:31]
    reg id_reg_v1_data : SInt<128>, clock with :
      reset => (UInt<1>("h0"), id_reg_v1_data) @[Core.scala 81:31]
    reg id_reg_v2_data : SInt<128>, clock with :
      reset => (UInt<1>("h0"), id_reg_v2_data) @[Core.scala 82:31]
    reg id_reg_vs3_data : SInt<128>, clock with :
      reset => (UInt<1>("h0"), id_reg_vs3_data) @[Core.scala 83:32]
    reg id_reg_vs1_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), id_reg_vs1_addr) @[Core.scala 84:32]
    reg id_reg_vs2_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), id_reg_vs2_addr) @[Core.scala 85:32]
    reg id_reg_vd_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), id_reg_vd_addr) @[Core.scala 86:31]
    reg id_reg_lmul_v : UInt<4>, clock with :
      reset => (UInt<1>("h0"), id_reg_lmul_v) @[Core.scala 87:30]
    reg id_reg_evl : UInt<8>, clock with :
      reset => (UInt<1>("h0"), id_reg_evl) @[Core.scala 89:27]
    reg id_reg_emul : UInt<4>, clock with :
      reset => (UInt<1>("h0"), id_reg_emul) @[Core.scala 90:28]
    reg id_reg_eew : UInt<10>, clock with :
      reset => (UInt<1>("h0"), id_reg_eew) @[Core.scala 91:27]
    reg id_reg_lsuType : UInt<4>, clock with :
      reset => (UInt<1>("h0"), id_reg_lsuType) @[Core.scala 92:31]
    reg id_reg_ctl_RegWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_RegWrite) @[Core.scala 96:36]
    reg id_reg_ctl_opBsel : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_opBsel) @[Core.scala 99:34]
    reg id_reg_ctl_Ex_sel : UInt<4>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_Ex_sel) @[Core.scala 100:34]
    reg id_reg_ctl_nextPCsel : UInt<2>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_nextPCsel) @[Core.scala 101:37]
    reg id_reg_ctl_aluop : UInt<5>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_aluop) @[Core.scala 102:33]
    reg id_reg_ctl_vset : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_vset) @[Core.scala 103:32]
    reg id_reg_ctl_v_load : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_v_load) @[Core.scala 104:34]
    reg id_reg_ctl_v_ins : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_v_ins) @[Core.scala 105:33]
    reg id_reg_ctl_v_memRead : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_v_memRead) @[Core.scala 106:37]
    reg id_reg_ctl_v_MemWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), id_reg_ctl_v_MemWrite) @[Core.scala 107:38]
    reg ex_reg_branch : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_branch) @[Core.scala 114:30]
    reg ex_reg_zero : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_zero) @[Core.scala 115:28]
    reg ex_reg_result : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_result) @[Core.scala 116:30]
    reg ex_reg_wd : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_wd) @[Core.scala 117:26]
    reg ex_reg_wra : UInt<5>, clock with :
      reset => (UInt<1>("h0"), ex_reg_wra) @[Core.scala 118:27]
    reg ex_reg_ins : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ins) @[Core.scala 119:27]
    reg ex_reg_ctl_memToReg : UInt<2>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_memToReg) @[Core.scala 120:36]
    reg ex_reg_ctl_regWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_regWrite) @[Core.scala 121:36]
    reg ex_reg_ctl_memRead : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_memRead) @[Core.scala 122:35]
    reg ex_reg_ctl_memWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_memWrite) @[Core.scala 123:36]
    reg ex_reg_ctl_branch_taken : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_branch_taken) @[Core.scala 124:40]
    reg ex_reg_pc : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_pc) @[Core.scala 125:26]
    reg ex_reg_is_csr : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_is_csr) @[Core.scala 126:30]
    reg ex_reg_csr_data : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_csr_data) @[Core.scala 127:32]
    reg ex_reg_vec_alu_res : SInt<128>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vec_alu_res) @[Core.scala 130:35]
    reg ex_reg_vl : SInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vl) @[Core.scala 132:26]
    reg ex_reg_rd_out : UInt<5>, clock with :
      reset => (UInt<1>("h0"), ex_reg_rd_out) @[Core.scala 134:30]
    reg ex_reg_avl_o : SInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_avl_o) @[Core.scala 135:29]
    reg ex_reg_valmax_o : SInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_valmax_o) @[Core.scala 136:32]
    reg ex_reg_vs1_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vs1_addr) @[Core.scala 137:32]
    reg ex_reg_vs2_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vs2_addr) @[Core.scala 138:32]
    reg ex_reg_vd_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vd_addr) @[Core.scala 139:31]
    reg ex_reg_lmul_v : UInt<4>, clock with :
      reset => (UInt<1>("h0"), ex_reg_lmul_v) @[Core.scala 140:30]
    reg ex_reg_vset : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vset) @[Core.scala 142:28]
    reg ex_reg_ctl_v_memRead : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_v_memRead) @[Core.scala 143:37]
    reg ex_reg_ctl_v_MemWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_ctl_v_MemWrite) @[Core.scala 144:38]
    reg ex_reg_reg_write : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_reg_write) @[Core.scala 145:33]
    reg ex_reg_vtype : SInt<11>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vtype) @[Core.scala 146:29]
    reg ex_reg_evl : UInt<8>, clock with :
      reset => (UInt<1>("h0"), ex_reg_evl) @[Core.scala 147:27]
    reg ex_reg_emul : UInt<4>, clock with :
      reset => (UInt<1>("h0"), ex_reg_emul) @[Core.scala 148:28]
    reg ex_reg_eew : UInt<10>, clock with :
      reset => (UInt<1>("h0"), ex_reg_eew) @[Core.scala 149:27]
    reg ex_reg_lsuType : UInt<4>, clock with :
      reset => (UInt<1>("h0"), ex_reg_lsuType) @[Core.scala 150:31]
    reg ex_reg_read_data1 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), ex_reg_read_data1) @[Core.scala 151:34]
    reg ex_reg_vs3 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vs3) @[Core.scala 152:27]
    reg ex_reg_vs0 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), ex_reg_vs0) @[Core.scala 153:27]
    reg ex_reg_v_ins : UInt<1>, clock with :
      reset => (UInt<1>("h0"), ex_reg_v_ins) @[Core.scala 154:29]
    reg mem_reg_rd : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_rd) @[Core.scala 157:27]
    reg mem_reg_ins : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_ins) @[Core.scala 158:28]
    reg mem_reg_result : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_result) @[Core.scala 159:31]
    reg mem_reg_branch : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_branch) @[Core.scala 160:31]
    reg mem_reg_wra : UInt<5>, clock with :
      reset => (UInt<1>("h0"), mem_reg_wra) @[Core.scala 161:28]
    reg mem_reg_ctl_memToReg : UInt<2>, clock with :
      reset => (UInt<1>("h0"), mem_reg_ctl_memToReg) @[Core.scala 162:37]
    reg mem_reg_ctl_regWrite : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mem_reg_ctl_regWrite) @[Core.scala 163:37]
    reg mem_reg_pc : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_pc) @[Core.scala 164:27]
    reg mem_reg_is_csr : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mem_reg_is_csr) @[Core.scala 165:31]
    reg mem_reg_csr_data : UInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_csr_data) @[Core.scala 166:33]
    reg mem_reg_vec_alu_out : SInt<128>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_alu_out) @[Core.scala 169:36]
    reg mem_reg_vec_vl : SInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_vl) @[Core.scala 170:31]
    reg mem_reg_vtype : SInt<11>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vtype) @[Core.scala 171:30]
    reg mem_reg_vec_rd_out : UInt<5>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_rd_out) @[Core.scala 172:35]
    reg mem_reg_vec_avl_o : SInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_avl_o) @[Core.scala 173:34]
    reg mem_reg_vec_valmax_o : SInt<32>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_valmax_o) @[Core.scala 174:37]
    reg mem_reg_vec_vd_addr : UInt<5>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_vd_addr) @[Core.scala 175:36]
    reg mem_reg_lmul_v : UInt<4>, clock with :
      reset => (UInt<1>("h0"), mem_reg_lmul_v) @[Core.scala 177:31]
    reg mem_reg_vset : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vset) @[Core.scala 178:29]
    reg mem_reg_vec_reg_write : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mem_reg_vec_reg_write) @[Core.scala 179:38]
    reg mem_reg_v_ins : UInt<1>, clock with :
      reset => (UInt<1>("h0"), mem_reg_v_ins) @[Core.scala 180:30]
    reg lmul : UInt<3>, clock with :
      reset => (UInt<1>("h0"), lmul) @[Core.scala 218:19]
    reg vtype : UInt<32>, clock with :
      reset => (UInt<1>("h0"), vtype) @[Core.scala 219:20]
    reg vsew : UInt<3>, clock with :
      reset => (UInt<1>("h0"), vsew) @[Core.scala 220:19]
    reg valmax : UInt<8>, clock with :
      reset => (UInt<1>("h0"), valmax) @[Core.scala 221:21]
    node instruction = CompressedDecoder.io_instruction_o @[Core.scala 208:25 551:18]
    node _T = bits(instruction, 6, 0) @[Core.scala 222:17]
    node _T_1 = eq(_T, UInt<7>("h57")) @[Core.scala 222:22]
    node _T_2 = bits(instruction, 14, 12) @[Core.scala 222:52]
    node _T_3 = eq(_T_2, UInt<3>("h7")) @[Core.scala 222:59]
    node _T_4 = and(_T_1, _T_3) @[Core.scala 222:38]
    node _T_5 = bits(instruction, 31, 31) @[Core.scala 222:86]
    node _T_6 = eq(_T_5, UInt<1>("h0")) @[Core.scala 222:90]
    node _T_7 = bits(instruction, 31, 30) @[Core.scala 222:114]
    node _T_8 = eq(_T_7, UInt<2>("h3")) @[Core.scala 222:121]
    node _T_9 = or(_T_6, _T_8) @[Core.scala 222:100]
    node _T_10 = and(_T_4, _T_9) @[Core.scala 222:71]
    node _lmul_T = bits(instruction, 22, 20) @[Core.scala 224:22]
    node _vtype_T = bits(instruction, 30, 20) @[Core.scala 225:23]
    node _vsew_T = bits(instruction, 25, 23) @[Core.scala 226:22]
    node _y0_T = bits(lmul, 1, 1) @[Core.scala 227:17]
    node _y0_T_1 = eq(_y0_T, UInt<1>("h0")) @[Core.scala 227:12]
    node _y0_T_2 = bits(lmul, 0, 0) @[Core.scala 227:29]
    node _y0_T_3 = eq(_y0_T_2, UInt<1>("h0")) @[Core.scala 227:24]
    node _y0_T_4 = and(_y0_T_1, _y0_T_3) @[Core.scala 227:21]
    node _y0_T_5 = bits(lmul, 2, 2) @[Core.scala 227:40]
    node y0 = or(_y0_T_4, _y0_T_5) @[Core.scala 227:33]
    node _y1_T = bits(lmul, 2, 2) @[Core.scala 228:17]
    node _y1_T_1 = eq(_y1_T, UInt<1>("h0")) @[Core.scala 228:12]
    node _y1_T_2 = bits(lmul, 1, 1) @[Core.scala 228:29]
    node _y1_T_3 = eq(_y1_T_2, UInt<1>("h0")) @[Core.scala 228:24]
    node _y1_T_4 = and(_y1_T_1, _y1_T_3) @[Core.scala 228:21]
    node _y1_T_5 = bits(lmul, 0, 0) @[Core.scala 228:40]
    node y1 = and(_y1_T_4, _y1_T_5) @[Core.scala 228:33]
    node _y2_T = bits(lmul, 2, 2) @[Core.scala 229:17]
    node _y2_T_1 = eq(_y2_T, UInt<1>("h0")) @[Core.scala 229:12]
    node _y2_T_2 = bits(lmul, 1, 1) @[Core.scala 229:28]
    node _y2_T_3 = and(_y2_T_1, _y2_T_2) @[Core.scala 229:21]
    node _y2_T_4 = bits(lmul, 0, 0) @[Core.scala 229:40]
    node _y2_T_5 = eq(_y2_T_4, UInt<1>("h0")) @[Core.scala 229:35]
    node y2 = and(_y2_T_3, _y2_T_5) @[Core.scala 229:32]
    node _y3_T = bits(lmul, 2, 2) @[Core.scala 230:17]
    node _y3_T_1 = eq(_y3_T, UInt<1>("h0")) @[Core.scala 230:12]
    node _y3_T_2 = bits(lmul, 1, 1) @[Core.scala 230:28]
    node _y3_T_3 = and(_y3_T_1, _y3_T_2) @[Core.scala 230:21]
    node _y3_T_4 = bits(lmul, 0, 0) @[Core.scala 230:39]
    node y3 = and(_y3_T_3, _y3_T_4) @[Core.scala 230:32]
    node lmul_o_lo = cat(y1, y0) @[Cat.scala 33:92]
    node lmul_o_hi = cat(y3, y2) @[Cat.scala 33:92]
    node lmul_o = cat(lmul_o_hi, lmul_o_lo) @[Cat.scala 33:92]
    node _T_11 = eq(vsew, UInt<1>("h0")) @[Core.scala 233:13]
    node _valmax_T = cat(lmul_o, UInt<4>("h0")) @[Cat.scala 33:92]
    node _T_12 = eq(vsew, UInt<1>("h1")) @[Core.scala 235:19]
    node _valmax_T_1 = cat(lmul_o, UInt<3>("h0")) @[Cat.scala 33:92]
    node _T_13 = eq(vsew, UInt<2>("h2")) @[Core.scala 237:19]
    node _valmax_T_2 = cat(lmul_o, UInt<2>("h0")) @[Cat.scala 33:92]
    node _T_14 = eq(vsew, UInt<2>("h3")) @[Core.scala 239:19]
    node _valmax_T_3 = cat(lmul, UInt<1>("h0")) @[Cat.scala 33:92]
    node _GEN_0 = mux(_T_14, _valmax_T_3, valmax) @[Core.scala 239:31 240:14 221:21]
    node _GEN_1 = mux(_T_13, _valmax_T_2, _GEN_0) @[Core.scala 237:32 238:14]
    node _GEN_2 = mux(_T_12, _valmax_T_1, _GEN_1) @[Core.scala 235:32 236:12]
    node _GEN_3 = mux(_T_11, _valmax_T, _GEN_2) @[Core.scala 233:26 234:14]
    node _GEN_4 = mux(_T_10, _lmul_T, lmul) @[Core.scala 222:133 224:8 244:8]
    node _GEN_5 = mux(_T_10, _vtype_T, vtype) @[Core.scala 222:133 225:9 245:9]
    node _GEN_6 = mux(_T_10, _vsew_T, vsew) @[Core.scala 222:133 220:19 226:8]
    node _GEN_7 = mux(_T_10, _GEN_3, valmax) @[Core.scala 222:133 246:10]
    node _T_15 = eq(lmul, UInt<1>("h0")) @[Core.scala 260:15]
    node _T_16 = eq(lmul, UInt<1>("h1")) @[Core.scala 264:20]
    node _T_17 = eq(lmul, UInt<2>("h2")) @[Core.scala 268:20]
    node _T_18 = eq(lmul, UInt<2>("h3")) @[Core.scala 272:20]
    node _GEN_8 = mux(_T_18, UInt<3>("h7"), UInt<32>("h0")) @[Core.scala 272:33 273:21 256:27]
    node _GEN_9 = mux(_T_17, UInt<2>("h3"), _GEN_8) @[Core.scala 268:33 269:21]
    node _GEN_10 = mux(_T_16, UInt<1>("h1"), _GEN_9) @[Core.scala 264:34 265:21]
    node _GEN_11 = mux(_T_15, UInt<1>("h0"), _GEN_10) @[Core.scala 260:29 261:21]
    node _T_19 = eq(vlsu.io_emul, UInt<1>("h1")) @[Core.scala 278:22]
    node _T_20 = bits(instruction, 6, 0) @[Core.scala 278:44]
    node _T_21 = eq(_T_20, UInt<6>("h27")) @[Core.scala 278:49]
    node _T_22 = and(_T_19, _T_21) @[Core.scala 278:30]
    node _T_23 = eq(vlsu.io_emul, UInt<2>("h2")) @[Core.scala 281:27]
    node _T_24 = bits(instruction, 6, 0) @[Core.scala 281:49]
    node _T_25 = eq(_T_24, UInt<6>("h27")) @[Core.scala 281:54]
    node _T_26 = and(_T_23, _T_25) @[Core.scala 281:35]
    node _T_27 = eq(vlsu.io_emul, UInt<3>("h4")) @[Core.scala 284:27]
    node _T_28 = bits(instruction, 6, 0) @[Core.scala 284:49]
    node _T_29 = eq(_T_28, UInt<6>("h27")) @[Core.scala 284:54]
    node _T_30 = and(_T_27, _T_29) @[Core.scala 284:35]
    node _T_31 = eq(vlsu.io_emul, UInt<4>("h8")) @[Core.scala 287:27]
    node _T_32 = bits(instruction, 6, 0) @[Core.scala 287:49]
    node _T_33 = eq(_T_32, UInt<6>("h27")) @[Core.scala 287:54]
    node _T_34 = and(_T_31, _T_33) @[Core.scala 287:35]
    node _GEN_12 = mux(_T_34, UInt<6>("h20"), UInt<32>("h0")) @[Core.scala 287:70 288:14 277:28]
    node _GEN_13 = mux(_T_34, UInt<3>("h7"), UInt<32>("h0")) @[Core.scala 287:70 289:16 276:30]
    node _GEN_14 = mux(_T_30, UInt<5>("h10"), _GEN_12) @[Core.scala 284:70 285:14]
    node _GEN_15 = mux(_T_30, UInt<2>("h3"), _GEN_13) @[Core.scala 284:70 286:16]
    node _GEN_16 = mux(_T_26, UInt<4>("h8"), _GEN_14) @[Core.scala 281:70 282:14]
    node _GEN_17 = mux(_T_26, UInt<1>("h1"), _GEN_15) @[Core.scala 281:70 283:16]
    node _GEN_18 = mux(_T_22, UInt<3>("h4"), _GEN_16) @[Core.scala 278:65 279:14]
    node _GEN_19 = mux(_T_22, UInt<1>("h0"), _GEN_17) @[Core.scala 278:65 280:16]
    reg lmul_reg : UInt<32>, clock with :
      reset => (UInt<1>("h0"), lmul_reg) @[Core.scala 293:25]
    reg vc3 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), vc3) @[Core.scala 294:20]
    node vlmul_count = _GEN_11 @[Core.scala 256:27]
    node _T_35 = neq(lmul_reg, vlmul_count) @[Core.scala 295:19]
    node _T_36 = bits(instruction, 6, 0) @[Core.scala 295:49]
    node _T_37 = eq(_T_36, UInt<7>("h57")) @[Core.scala 295:54]
    node _T_38 = and(_T_35, _T_37) @[Core.scala 295:35]
    node _T_39 = bits(instruction, 14, 12) @[Core.scala 295:84]
    node _T_40 = neq(_T_39, UInt<3>("h7")) @[Core.scala 295:91]
    node _T_41 = and(_T_38, _T_40) @[Core.scala 295:70]
    node _lmul_reg_T = add(lmul_reg, UInt<1>("h1")) @[Core.scala 297:30]
    node _lmul_reg_T_1 = tail(_lmul_reg_T, 1) @[Core.scala 297:30]
    node _GEN_20 = mux(_T_41, UInt<1>("h1"), UInt<1>("h0")) @[Core.scala 295:103 296:26 302:26]
    node _GEN_21 = mux(_T_41, _lmul_reg_T_1, UInt<1>("h0")) @[Core.scala 295:103 297:18 301:18]
    node _GEN_22 = mux(_T_41, lmul_reg, lmul_reg) @[Core.scala 295:103 298:23 303:23]
    reg emul_reg : UInt<32>, clock with :
      reset => (UInt<1>("h0"), emul_reg) @[Core.scala 305:27]
    node emul_count = _GEN_19 @[Core.scala 276:30]
    node _T_42 = neq(emul_reg, emul_count) @[Core.scala 306:19]
    node _T_43 = bits(instruction, 6, 0) @[Core.scala 306:49]
    node _T_44 = eq(_T_43, UInt<6>("h27")) @[Core.scala 306:54]
    node _T_45 = and(_T_42, _T_44) @[Core.scala 306:34]
    node _T_46 = neq(vc3, UInt<3>("h4")) @[Core.scala 309:18]
    node _vc3_T = add(vc3, UInt<1>("h1")) @[Core.scala 310:23]
    node _vc3_T_1 = tail(_vc3_T, 1) @[Core.scala 310:23]
    node _if_vc3_T = add(emul_reg, UInt<1>("h0")) @[Core.scala 311:31]
    node _if_vc3_T_1 = tail(_if_vc3_T, 1) @[Core.scala 311:31]
    node _if_vc3_T_2 = add(emul_reg, UInt<1>("h1")) @[Core.scala 316:30]
    node _if_vc3_T_3 = tail(_if_vc3_T_2, 1) @[Core.scala 316:30]
    node _emul_reg_T = add(emul_reg, UInt<1>("h1")) @[Core.scala 317:32]
    node _emul_reg_T_1 = tail(_emul_reg_T, 1) @[Core.scala 317:32]
    node _GEN_23 = mux(_T_46, _vc3_T_1, UInt<1>("h0")) @[Core.scala 309:27 310:16 318:15]
    node _GEN_24 = mux(_T_46, _if_vc3_T_1, _if_vc3_T_3) @[Core.scala 309:27 311:19 316:18]
    node _GEN_25 = mux(_T_46, UInt<1>("h1"), UInt<1>("h0")) @[Core.scala 309:27 312:29 319:28]
    node _GEN_26 = mux(_T_46, emul_reg, _emul_reg_T_1) @[Core.scala 305:27 309:27 317:20]
    node _T_47 = eq(emul_reg, emul_count) @[Core.scala 321:27]
    node _T_48 = bits(instruction, 6, 0) @[Core.scala 321:57]
    node _T_49 = eq(_T_48, UInt<6>("h27")) @[Core.scala 321:62]
    node _T_50 = and(_T_47, _T_49) @[Core.scala 321:42]
    node _T_51 = neq(vc3, UInt<2>("h3")) @[Core.scala 324:18]
    node _T_52 = bits(instruction, 6, 0) @[Core.scala 324:40]
    node _T_53 = eq(_T_52, UInt<6>("h27")) @[Core.scala 324:45]
    node _T_54 = and(_T_51, _T_53) @[Core.scala 324:26]
    node _vc3_T_2 = add(vc3, UInt<1>("h1")) @[Core.scala 325:23]
    node _vc3_T_3 = tail(_vc3_T_2, 1) @[Core.scala 325:23]
    node _if_vc3_T_4 = add(emul_reg, UInt<1>("h0")) @[Core.scala 326:31]
    node _if_vc3_T_5 = tail(_if_vc3_T_4, 1) @[Core.scala 326:31]
    node _if_vc3_T_6 = add(lmul_reg, UInt<1>("h1")) @[Core.scala 331:30]
    node _if_vc3_T_7 = tail(_if_vc3_T_6, 1) @[Core.scala 331:30]
    node _GEN_27 = mux(_T_54, _vc3_T_3, UInt<1>("h0")) @[Core.scala 324:62 325:16 334:15]
    node _GEN_28 = mux(_T_54, _if_vc3_T_5, _if_vc3_T_7) @[Core.scala 324:62 326:19 331:18]
    node _GEN_29 = mux(_T_54, emul_reg, emul_reg) @[Core.scala 324:62 327:21 305:27]
    node _GEN_30 = mux(_T_54, UInt<1>("h1"), UInt<1>("h0")) @[Core.scala 324:62 328:28 333:28]
    node _GEN_31 = mux(_T_54, _GEN_21, UInt<1>("h0")) @[Core.scala 324:62 332:20]
    node _GEN_32 = mux(_T_50, _GEN_27, vc3) @[Core.scala 294:20 321:79]
    node _GEN_33 = mux(_T_50, _GEN_28, if_vc3) @[Core.scala 321:79 43:23]
    node _GEN_34 = mux(_T_50, _GEN_29, emul_reg) @[Core.scala 305:27 321:79]
    node _GEN_35 = mux(_T_50, _GEN_30, _GEN_20) @[Core.scala 321:79]
    node _GEN_36 = mux(_T_50, _GEN_31, _GEN_21) @[Core.scala 321:79]
    node _GEN_37 = mux(_T_45, _GEN_23, _GEN_32) @[Core.scala 306:71]
    node _GEN_38 = mux(_T_45, _GEN_24, _GEN_33) @[Core.scala 306:71]
    node _GEN_39 = mux(_T_45, _GEN_25, _GEN_35) @[Core.scala 306:71]
    node _GEN_40 = mux(_T_45, _GEN_26, _GEN_34) @[Core.scala 306:71]
    node _GEN_41 = mux(_T_45, _GEN_21, _GEN_36) @[Core.scala 306:71]
    reg delays : UInt<32>, clock with :
      reset => (UInt<1>("h0"), delays) @[Core.scala 340:25]
    node vlcount1 = _GEN_18 @[Core.scala 277:28]
    node _T_55 = neq(delays, vlcount1) @[Core.scala 341:18]
    node _T_56 = bits(instruction, 6, 0) @[Core.scala 341:45]
    node _T_57 = eq(_T_56, UInt<6>("h27")) @[Core.scala 341:50]
    node _T_58 = and(_T_55, _T_57) @[Core.scala 341:31]
    node _delays_T = add(delays, UInt<1>("h1")) @[Core.scala 343:23]
    node _delays_T_1 = tail(_delays_T, 1) @[Core.scala 343:23]
    node _GEN_42 = mux(_T_58, UInt<1>("h1"), _GEN_39) @[Core.scala 341:66 342:24]
    node _GEN_43 = mux(_T_58, _delays_T_1, delays) @[Core.scala 341:66 343:14 340:25]
    node _GEN_44 = mux(_T_58, delays, if_reg_delay) @[Core.scala 341:66 344:20 48:28]
    node _T_59 = bits(id_reg_ins, 31, 26) @[Core.scala 401:25]
    node _T_60 = mux(mem_reg_vset, mem_reg_vec_vl, IDecode.io_vl_out) @[Core.scala 412:43]
    node _T_61 = mux(ex_reg_vset, ex_reg_vl, _T_60) @[Core.scala 412:15]
    node _T_62 = bits(ex_reg_vtype, 7, 7) @[Core.scala 415:42]
    node _T_63 = bits(mem_reg_vtype, 7, 7) @[Core.scala 415:78]
    node _T_64 = bits(IDecode.io_vtypei_out, 7, 7) @[Core.scala 415:96]
    node _T_65 = mux(mem_reg_vset, _T_63, _T_64) @[Core.scala 415:50]
    node _T_66 = mux(ex_reg_vset, _T_62, _T_65) @[Core.scala 415:16]
    node _T_67 = bits(ex_reg_vtype, 6, 6) @[Core.scala 416:42]
    node _T_68 = bits(mem_reg_vtype, 6, 6) @[Core.scala 416:78]
    node _T_69 = bits(IDecode.io_vtypei_out, 6, 6) @[Core.scala 416:96]
    node _T_70 = mux(mem_reg_vset, _T_68, _T_69) @[Core.scala 416:50]
    node _T_71 = mux(ex_reg_vset, _T_67, _T_70) @[Core.scala 416:16]
    node _T_72 = bits(id_reg_ins, 25, 25) @[Core.scala 417:22]
    node _T_73 = bits(id_reg_ins, 11, 7) @[Core.scala 419:27]
    node _T_74 = bits(ex_reg_vtype, 5, 3) @[Core.scala 420:44]
    node _T_75 = bits(mem_reg_vtype, 5, 3) @[Core.scala 420:83]
    node _T_76 = bits(IDecode.io_vtypei_out, 5, 3) @[Core.scala 420:104]
    node _T_77 = mux(mem_reg_vset, _T_75, _T_76) @[Core.scala 420:55]
    node _T_78 = mux(ex_reg_vset, _T_74, _T_77) @[Core.scala 420:18]
    reg addrcount : UInt<32>, clock with :
      reset => (UInt<1>("h0"), addrcount) @[Core.scala 464:24]
    reg vlcount : UInt<32>, clock with :
      reset => (UInt<1>("h0"), vlcount) @[Core.scala 475:22]
    node _T_79 = asUInt(ex_reg_vl) @[Core.scala 478:29]
    node _T_80 = neq(vlcount, _T_79) @[Core.scala 478:15]
    node _T_81 = bits(ex_reg_ins, 6, 0) @[Core.scala 478:49]
    node _T_82 = eq(_T_81, UInt<6>("h27")) @[Core.scala 478:55]
    node _T_83 = and(_T_80, _T_82) @[Core.scala 478:36]
    node _eew_32_vs3_data_T = bits(Execute.io_vs3_data_o, 31, 0) @[Core.scala 479:66]
    node _eew_32_vs3_data_T_1 = asSInt(_eew_32_vs3_data_T) @[Core.scala 479:82]
    node _eew_32_vs3_data_T_2 = bits(Execute.io_vs3_data_o, 63, 32) @[Core.scala 479:66]
    node _eew_32_vs3_data_T_3 = asSInt(_eew_32_vs3_data_T_2) @[Core.scala 479:82]
    node _eew_32_vs3_data_T_4 = bits(Execute.io_vs3_data_o, 95, 64) @[Core.scala 479:66]
    node _eew_32_vs3_data_T_5 = asSInt(_eew_32_vs3_data_T_4) @[Core.scala 479:82]
    node _eew_32_vs3_data_T_6 = bits(Execute.io_vs3_data_o, 127, 96) @[Core.scala 479:66]
    node _eew_32_vs3_data_T_7 = asSInt(_eew_32_vs3_data_T_6) @[Core.scala 479:82]
    node _T_84 = eq(ex_reg_lsuType, UInt<1>("h1")) @[Core.scala 481:23]
    node eew_32_vs3_data_0 = _eew_32_vs3_data_T_1 @[Core.scala 479:{31,31}]
    node _MEM_io_v_writeData_T = asUInt(eew_32_vs3_data_0) @[Core.scala 483:52]
    node _MEM_io_v_addr_T = add(ex_reg_read_data1, addrcount) @[Core.scala 484:42]
    node _MEM_io_v_addr_T_1 = tail(_MEM_io_v_addr_T, 1) @[Core.scala 484:42]
    node _addrcount_T = add(addrcount, UInt<3>("h4")) @[Core.scala 485:30]
    node _addrcount_T_1 = tail(_addrcount_T, 1) @[Core.scala 485:30]
    node eew_32_vs3_data_1 = _eew_32_vs3_data_T_3 @[Core.scala 479:{31,31}]
    node _MEM_io_v_writeData_T_1 = asUInt(eew_32_vs3_data_1) @[Core.scala 483:52]
    node _MEM_io_v_addr_T_2 = add(ex_reg_read_data1, addrcount) @[Core.scala 484:42]
    node _MEM_io_v_addr_T_3 = tail(_MEM_io_v_addr_T_2, 1) @[Core.scala 484:42]
    node _addrcount_T_2 = add(addrcount, UInt<3>("h4")) @[Core.scala 485:30]
    node _addrcount_T_3 = tail(_addrcount_T_2, 1) @[Core.scala 485:30]
    node eew_32_vs3_data_2 = _eew_32_vs3_data_T_5 @[Core.scala 479:{31,31}]
    node _MEM_io_v_writeData_T_2 = asUInt(eew_32_vs3_data_2) @[Core.scala 483:52]
    node _MEM_io_v_addr_T_4 = add(ex_reg_read_data1, addrcount) @[Core.scala 484:42]
    node _MEM_io_v_addr_T_5 = tail(_MEM_io_v_addr_T_4, 1) @[Core.scala 484:42]
    node _addrcount_T_4 = add(addrcount, UInt<3>("h4")) @[Core.scala 485:30]
    node _addrcount_T_5 = tail(_addrcount_T_4, 1) @[Core.scala 485:30]
    node _GEN_45 = mux(_T_84, _MEM_io_v_writeData_T_2, UInt<1>("h0")) @[Core.scala 474:20 481:33 483:26]
    node _GEN_46 = mux(_T_84, _MEM_io_v_addr_T_5, UInt<1>("h0")) @[Core.scala 473:15 481:33 484:21]
    node _GEN_47 = mux(_T_84, _addrcount_T_5, addrcount) @[Core.scala 481:33 485:17 464:24]
    node _vlcount_T = eq(ex_reg_eew, UInt<4>("h8")) @[Core.scala 490:19]
    node _vlcount_T_1 = add(vlcount, UInt<3>("h4")) @[Core.scala 490:39]
    node _vlcount_T_2 = tail(_vlcount_T_1, 1) @[Core.scala 490:39]
    node _vlcount_T_3 = eq(ex_reg_eew, UInt<5>("h10")) @[Core.scala 491:19]
    node _vlcount_T_4 = add(vlcount, UInt<2>("h2")) @[Core.scala 491:40]
    node _vlcount_T_5 = tail(_vlcount_T_4, 1) @[Core.scala 491:40]
    node _vlcount_T_6 = eq(ex_reg_eew, UInt<6>("h20")) @[Core.scala 492:19]
    node _vlcount_T_7 = add(vlcount, UInt<1>("h1")) @[Core.scala 492:40]
    node _vlcount_T_8 = tail(_vlcount_T_7, 1) @[Core.scala 492:40]
    node _vlcount_T_9 = eq(ex_reg_eew, UInt<7>("h40")) @[Core.scala 493:19]
    node _vlcount_T_10 = add(vlcount, UInt<1>("h0")) @[Core.scala 493:40]
    node _vlcount_T_11 = tail(_vlcount_T_10, 1) @[Core.scala 493:40]
    node _vlcount_T_12 = mux(_vlcount_T_9, _vlcount_T_11, UInt<1>("h0")) @[Mux.scala 101:16]
    node _vlcount_T_13 = mux(_vlcount_T_6, _vlcount_T_8, _vlcount_T_12) @[Mux.scala 101:16]
    node _vlcount_T_14 = mux(_vlcount_T_3, _vlcount_T_5, _vlcount_T_13) @[Mux.scala 101:16]
    node _vlcount_T_15 = mux(_vlcount_T, _vlcount_T_2, _vlcount_T_14) @[Mux.scala 101:16]
    node _GEN_48 = mux(_T_83, _GEN_45, UInt<1>("h0")) @[Core.scala 474:20 478:72]
    node _GEN_49 = mux(_T_83, _GEN_46, UInt<1>("h0")) @[Core.scala 478:72 498:17]
    node _GEN_50 = mux(_T_83, _GEN_47, addrcount) @[Core.scala 464:24 478:72]
    node _GEN_51 = mux(_T_83, _vlcount_T_15, vlcount) @[Core.scala 478:72 489:11 475:22]
    node _T_85 = asUInt(pc.io_in) @[Core.scala 536:44]
    node func3 = bits(instruction, 14, 12) @[Core.scala 563:26]
    node _T_86 = bits(instruction, 6, 0) @[Core.scala 565:19]
    node _T_87 = eq(_T_86, UInt<6>("h33")) @[Core.scala 565:25]
    node _func7_T = bits(instruction, 31, 25) @[Core.scala 566:25]
    node _GEN_52 = mux(_T_87, _func7_T, UInt<1>("h0")) @[Core.scala 565:42 566:11 568:11]
    node func7 = bits(_GEN_52, 5, 0) @[Core.scala 564:19]
    node _IF_stall_T = eq(func7, UInt<1>("h1")) @[Core.scala 571:24]
    node _IF_stall_T_1 = eq(func3, UInt<3>("h4")) @[Core.scala 571:42]
    node _IF_stall_T_2 = eq(func3, UInt<3>("h5")) @[Core.scala 571:59]
    node _IF_stall_T_3 = or(_IF_stall_T_1, _IF_stall_T_2) @[Core.scala 571:50]
    node _IF_stall_T_4 = eq(func3, UInt<3>("h6")) @[Core.scala 571:76]
    node _IF_stall_T_5 = or(_IF_stall_T_3, _IF_stall_T_4) @[Core.scala 571:67]
    node _IF_stall_T_6 = eq(func3, UInt<3>("h7")) @[Core.scala 571:93]
    node _IF_stall_T_7 = or(_IF_stall_T_5, _IF_stall_T_6) @[Core.scala 571:84]
    node IF_stall = and(_IF_stall_T, _IF_stall_T_7) @[Core.scala 571:32]
    node _T_88 = or(io_stall, Execute.io_stall) @[Core.scala 573:24]
    node _T_89 = or(_T_88, IDecode.io_stall) @[Core.scala 573:36]
    node _T_90 = or(_T_89, IF_stall) @[Core.scala 573:48]
    node _pc_io_halt_T = or(Execute.io_stall, IDecode.io_stall) @[Core.scala 576:33]
    node _pc_io_halt_T_1 = or(_pc_io_halt_T, IF_stall) @[Core.scala 576:45]
    node _pc_io_halt_T_2 = not(io_imemReq_valid) @[Core.scala 576:60]
    node _pc_io_halt_T_3 = or(_pc_io_halt_T_1, _pc_io_halt_T_2) @[Core.scala 576:57]
    node ral_halt_o = Realigner.io_ral_halt_o @[Core.scala 209:29 543:26]
    node _pc_io_halt_T_4 = or(_pc_io_halt_T_3, ral_halt_o) @[Core.scala 576:79]
    node _pc_io_halt_T_5 = eq(UInt<1>("h0"), UInt<1>("h1")) @[Core.scala 576:108]
    node _pc_io_halt_T_6 = or(_pc_io_halt_T_4, _pc_io_halt_T_5) @[Core.scala 576:93]
    node _pc_io_halt_T_7 = mux(_pc_io_halt_T_6, UInt<1>("h1"), UInt<1>("h0")) @[Core.scala 576:20]
    node next_pc_selector = pad(_GEN_42, 32) @[Core.scala 292:34]
    node _npc_T = eq(next_pc_selector, UInt<1>("h1")) @[Core.scala 578:33]
    node _npc_T_1 = asSInt(IDecode.io_pcPlusOffset) @[Core.scala 578:108]
    node is_comp = CompressedDecoder.io_is_comp @[Core.scala 210:29 553:13]
    node _npc_T_2 = mux(is_comp, pc.io_pc2, pc.io_pc4) @[Core.scala 578:115]
    node _npc_T_3 = mux(IDecode.io_pcSrc, _npc_T_1, _npc_T_2) @[Core.scala 578:75]
    node _npc_T_4 = mux(IDecode.io_hdu_pcWrite, _npc_T_3, pc.io_out) @[Core.scala 578:55]
    node npc = mux(_npc_T, pc.io_out, _npc_T_4) @[Core.scala 578:16]
    node _if_reg_pc_T = asUInt(pc.io_out) @[Core.scala 582:34]
    node _GEN_53 = mux(IDecode.io_hdu_if_reg_write, _if_reg_pc_T, if_reg_pc) @[Core.scala 581:29 582:15 38:26]
    node _GEN_54 = mux(IDecode.io_hdu_if_reg_write, instruction, if_reg_ins) @[Core.scala 581:29 583:16 39:27]
    node _GEN_55 = mux(IDecode.io_ifid_flush, UInt<1>("h0"), _GEN_54) @[Core.scala 585:23 586:16]
    node _id_reg_ctl_regWrite_T = or(IDecode.io_ctl_regWrite, IDecode.io_ctl_v_RegWrite) @[Core.scala 605:42]
    node _IDecode_io_id_ex_rd_T = bits(id_reg_ins, 11, 7) @[Core.scala 664:28]
    node _IDecode_io_id_ex_branch_T = bits(id_reg_ins, 6, 0) @[Core.scala 665:36]
    node _IDecode_io_id_ex_branch_T_1 = eq(_IDecode_io_id_ex_branch_T, UInt<7>("h63")) @[Core.scala 665:42]
    node _IDecode_io_id_ex_branch_T_2 = mux(_IDecode_io_id_ex_branch_T_1, UInt<1>("h1"), UInt<1>("h0")) @[Core.scala 665:25]
    node _IDecode_io_ex_mem_rd_T = bits(ex_reg_ins, 11, 7) @[Core.scala 666:29]
    node _GEN_56 = mux(Execute.io_stall, id_reg_wra, IDecode.io_writeRegAddress) @[Core.scala 597:14 674:17 675:16]
    node _GEN_57 = mux(Execute.io_stall, id_reg_ctl_regWrite, _id_reg_ctl_regWrite_T) @[Core.scala 674:17 605:23 676:25]
    node _npc2_T = eq(UInt<1>("h0"), UInt<1>("h1")) @[Core.scala 700:30]
    node _npc2_T_1 = eq(next_pc_selector, UInt<1>("h1")) @[Core.scala 700:57]
    node _npc2_T_2 = or(_npc2_T, _npc2_T_1) @[Core.scala 700:37]
    node _npc2_T_3 = asSInt(IDecode.io_pcPlusOffset) @[Core.scala 700:133]
    node _npc2_T_4 = mux(is_comp, pc.io_pc2, pc.io_pc4) @[Core.scala 700:140]
    node _npc2_T_5 = mux(IDecode.io_pcSrc, _npc2_T_3, _npc2_T_4) @[Core.scala 700:100]
    node _npc2_T_6 = mux(IDecode.io_hdu_pcWrite, _npc2_T_5, pc.io_out) @[Core.scala 700:80]
    node npc2 = mux(_npc2_T_2, pc.io_out, _npc2_T_6) @[Core.scala 700:17]
    node _MEM_io_readEnable_T = mux(ex_reg_v_ins, ex_reg_ctl_v_memRead, ex_reg_ctl_memRead) @[Core.scala 710:27]
    node _MEM_io_writeEnable_T = mux(ex_reg_v_ins, ex_reg_ctl_v_MemWrite, ex_reg_ctl_memWrite) @[Core.scala 711:28]
    node _MEM_io_f3_T = bits(ex_reg_ins, 14, 12) @[Core.scala 712:26]
    node _T_91 = eq(mem_reg_ctl_memToReg, UInt<1>("h1")) @[Core.scala 725:29]
    node _T_92 = eq(mem_reg_ctl_memToReg, UInt<2>("h2")) @[Core.scala 728:35]
    node _wb_data_T = add(mem_reg_pc, UInt<3>("h4")) @[Core.scala 729:28]
    node _wb_data_T_1 = tail(_wb_data_T, 1) @[Core.scala 729:28]
    node _GEN_58 = mux(_T_92, _wb_data_T_1, mem_reg_result) @[Core.scala 728:44 729:15 733:15]
    node _GEN_59 = mux(_T_92, mem_reg_wra, mem_reg_wra) @[Core.scala 728:44 730:15 734:15]
    node _GEN_60 = mux(_T_91, MEM.io_readData, _GEN_58) @[Core.scala 725:38 726:13]
    node _GEN_61 = mux(_T_91, mem_reg_wra, _GEN_59) @[Core.scala 725:38 727:13]
    node _io_Vpin_T = asUInt(IDecode.io_vs3_data) @[Core.scala 747:26]
    reg npcDelay_0 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), npcDelay_0) @[Core.scala 753:23]
    reg npcDelay_1 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), npcDelay_1) @[Core.scala 753:23]
    reg npcDelay_2 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), npcDelay_2) @[Core.scala 753:23]
    reg npcDelay_3 : UInt<32>, clock with :
      reset => (UInt<1>("h0"), npcDelay_3) @[Core.scala 753:23]
    reg rsAddrDelay_0_0 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_0_0) @[Core.scala 754:53]
    reg rsAddrDelay_0_1 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_0_1) @[Core.scala 754:53]
    reg rsAddrDelay_0_2 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_0_2) @[Core.scala 754:53]
    reg rsAddrDelay_1_0 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_1_0) @[Core.scala 754:53]
    reg rsAddrDelay_1_1 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_1_1) @[Core.scala 754:53]
    reg rsAddrDelay_1_2 : UInt<5>, clock with :
      reset => (UInt<1>("h0"), rsAddrDelay_1_2) @[Core.scala 754:53]
    reg rsDataDelay_0_0 : SInt<32>, clock with :
      reset => (UInt<1>("h0"), rsDataDelay_0_0) @[Core.scala 755:53]
    reg rsDataDelay_0_1 : SInt<32>, clock with :
      reset => (UInt<1>("h0"), rsDataDelay_0_1) @[Core.scala 755:53]
    reg rsDataDelay_1_0 : SInt<32>, clock with :
      reset => (UInt<1>("h0"), rsDataDelay_1_0) @[Core.scala 755:53]
    reg rsDataDelay_1_1 : SInt<32>, clock with :
      reset => (UInt<1>("h0"), rsDataDelay_1_1) @[Core.scala 755:53]
    reg memAddrDelay : UInt<32>, clock with :
      reset => (UInt<1>("h0"), memAddrDelay) @[Core.scala 756:31]
    reg memWdataDelay : SInt<32>, clock with :
      reset => (UInt<1>("h0"), memWdataDelay) @[Core.scala 757:32]
    reg stallDelay_0 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), stallDelay_0) @[Core.scala 758:25]
    reg stallDelay_1 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), stallDelay_1) @[Core.scala 758:25]
    reg stallDelay_2 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), stallDelay_2) @[Core.scala 758:25]
    reg stallDelay_3 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), stallDelay_3) @[Core.scala 758:25]
    node _T_93 = asUInt(npc) @[Core.scala 777:25]
    node _T_94 = asSInt(id_reg_rd1) @[Core.scala 779:38]
    node _T_95 = asSInt(id_reg_rd2) @[Core.scala 780:38]
    node _T_96 = asSInt(ex_reg_wd) @[Core.scala 781:33]
    node wb_data = _GEN_60 @[Core.scala 722:21]
    node _T_97 = asSInt(wb_data) @[Core.scala 793:36]
    node _T_98 = asSInt(MEM.io_readData) @[Core.scala 794:44]
    node data = asSInt(UInt<32>("h0")) @[Core.scala 469:{20,20}]
    node next_pc_sel = UInt<32>("h0") @[Core.scala 471:{27,27}]
    node eew_32_vs3_data_3 = _eew_32_vs3_data_T_7 @[Core.scala 479:{31,31}]
    node wb_addr = _GEN_61 @[Core.scala 723:21]
    io_pin <= wb_data @[Core.scala 746:10]
    io_Vpin <= _io_Vpin_T @[Core.scala 747:11]
    io_dmemReq_valid <= MEM.io_dccmReq_valid @[Core.scala 684:14]
    io_dmemReq_bits_addrRequest <= MEM.io_dccmReq_bits_addrRequest @[Core.scala 684:14]
    io_dmemReq_bits_dataRequest <= MEM.io_dccmReq_bits_dataRequest @[Core.scala 684:14]
    io_dmemReq_bits_activeByteLane <= MEM.io_dccmReq_bits_activeByteLane @[Core.scala 684:14]
    io_dmemReq_bits_isWrite <= MEM.io_dccmReq_bits_isWrite @[Core.scala 684:14]
    io_dmemRsp_ready <= MEM.io_dccmRsp_ready @[Core.scala 685:18]
    io_imemReq_valid <= InstructionFetch.io_coreInstrReq_valid @[Core.scala 205:14]
    io_imemReq_bits_addrRequest <= InstructionFetch.io_coreInstrReq_bits_addrRequest @[Core.scala 205:14]
    io_imemReq_bits_dataRequest <= InstructionFetch.io_coreInstrReq_bits_dataRequest @[Core.scala 205:14]
    io_imemReq_bits_activeByteLane <= InstructionFetch.io_coreInstrReq_bits_activeByteLane @[Core.scala 205:14]
    io_imemReq_bits_isWrite <= InstructionFetch.io_coreInstrReq_bits_isWrite @[Core.scala 205:14]
    io_imemRsp_ready <= InstructionFetch.io_coreInstrResp_ready @[Core.scala 206:20]
    io_rvfiUInt_0 <= mem_reg_pc @[Core.scala 799:19]
    io_rvfiUInt_1 <= npcDelay_3 @[Core.scala 799:19]
    io_rvfiUInt_2 <= mem_reg_ins @[Core.scala 799:19]
    io_rvfiUInt_3 <= memAddrDelay @[Core.scala 799:19]
    io_rvfiSInt_0 <= _T_97 @[Core.scala 799:19]
    io_rvfiSInt_1 <= rsDataDelay_0_1 @[Core.scala 768:30]
    io_rvfiSInt_2 <= rsDataDelay_1_1 @[Core.scala 768:30]
    io_rvfiSInt_3 <= _T_98 @[Core.scala 799:19]
    io_rvfiSInt_4 <= memWdataDelay @[Core.scala 799:19]
    io_rvfiBool_0 <= stallDelay_3 @[Core.scala 799:19]
    io_rvfiRegAddr_0 <= wb_addr @[Core.scala 799:19]
    io_rvfiRegAddr_1 <= rsAddrDelay_0_2 @[Core.scala 765:33]
    io_rvfiRegAddr_2 <= rsAddrDelay_1_2 @[Core.scala 765:33]
    io_rvfiMode <= UInt<2>("h3") @[Core.scala 799:19]
    io_fcsr_o_data <= IDecode.io_fscr_o_data @[Core.scala 197:18]
    if_reg_pc <= mux(reset, UInt<32>("h0"), _GEN_53) @[Core.scala 38:{26,26}]
    if_reg_ins <= mux(reset, UInt<32>("h0"), _GEN_55) @[Core.scala 39:{27,27}]
    if_reg_lmul_v <= bits(mux(reset, UInt<4>("h0"), _GEN_22), 3, 0) @[Core.scala 42:{30,30}]
    if_vc3 <= bits(mux(reset, UInt<4>("h0"), _GEN_38), 3, 0) @[Core.scala 43:{23,23}]
    if_reg_evl <= mux(reset, UInt<8>("h0"), vlsu.io_evl) @[Core.scala 352:14 44:{27,27}]
    if_reg_emul <= mux(reset, UInt<4>("h0"), vlsu.io_emul) @[Core.scala 353:15 45:{28,28}]
    if_reg_eew <= mux(reset, UInt<10>("h0"), vlsu.io_eew) @[Core.scala 354:14 46:{27,27}]
    if_reg_lsuType <= mux(reset, UInt<4>("h0"), vlsu.io_lsuType) @[Core.scala 355:18 47:{31,31}]
    if_reg_delay <= bits(mux(reset, UInt<4>("h0"), _GEN_44), 3, 0) @[Core.scala 48:{28,28}]
    id_reg_pc <= mux(reset, UInt<32>("h0"), if_reg_pc) @[Core.scala 51:{26,26} 602:13]
    id_reg_rd1 <= mux(reset, UInt<32>("h0"), IDecode.io_readData1) @[Core.scala 52:{27,27} 594:14]
    id_reg_rd2 <= mux(reset, UInt<32>("h0"), IDecode.io_readData2) @[Core.scala 53:{27,27} 595:14]
    id_reg_imm <= mux(reset, UInt<32>("h0"), IDecode.io_immediate) @[Core.scala 54:{27,27} 596:14]
    id_reg_wra <= mux(reset, UInt<5>("h0"), _GEN_56) @[Core.scala 55:{27,27}]
    id_reg_f7 <= mux(reset, UInt<7>("h0"), IDecode.io_func7) @[Core.scala 56:{26,26} 600:13]
    id_reg_f6 <= mux(reset, UInt<6>("h0"), IDecode.io_func6) @[Core.scala 57:{26,26} 599:13]
    id_reg_f3 <= mux(reset, UInt<3>("h0"), IDecode.io_func3) @[Core.scala 58:{26,26} 598:13]
    id_reg_ins <= mux(reset, UInt<32>("h0"), if_reg_ins) @[Core.scala 59:{27,27} 601:14]
    id_reg_ctl_aluSrc <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_aluSrc) @[Core.scala 60:{34,34} 603:21]
    id_reg_ctl_aluSrc1 <= mux(reset, UInt<2>("h0"), IDecode.io_ctl_aluSrc1) @[Core.scala 61:{35,35} 611:22]
    id_reg_ctl_memToReg <= mux(reset, UInt<2>("h0"), IDecode.io_ctl_memToReg) @[Core.scala 604:23 62:{36,36}]
    id_reg_ctl_regWrite <= mux(reset, UInt<1>("h0"), _GEN_57) @[Core.scala 63:{36,36}]
    id_reg_ctl_memRead <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_memRead) @[Core.scala 606:22 64:{35,35}]
    id_reg_ctl_memWrite <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_memWrite) @[Core.scala 607:23 65:{36,36}]
    id_reg_ctl_branch <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_branch) @[Core.scala 608:21 66:{34,34}]
    id_reg_ctl_aluOp <= mux(reset, UInt<2>("h0"), IDecode.io_ctl_aluOp) @[Core.scala 609:20 67:{33,33}]
    id_reg_ctl_jump <= mux(reset, UInt<2>("h0"), IDecode.io_ctl_jump) @[Core.scala 610:19 68:{32,32}]
    id_reg_is_csr <= mux(reset, UInt<1>("h0"), IDecode.io_is_csr) @[Core.scala 612:17 69:{30,30}]
    id_reg_csr_data <= mux(reset, UInt<1>("h0"), IDecode.io_csr_o_data) @[Core.scala 613:19 70:{32,32}]
    id_reg_instruction <= mux(reset, UInt<32>("h0"), IDecode.io_id_instruction) @[Core.scala 382:24 73:{35,35}]
    id_reg_vl_out <= mux(reset, asSInt(UInt<32>("h0")), IDecode.io_vl_out) @[Core.scala 364:19 74:{30,30}]
    id_reg_z_imm <= asSInt(bits(mux(reset, asSInt(UInt<11>("h0")), IDecode.io_v_z_imm), 10, 0)) @[Core.scala 365:18 75:{29,29}]
    id_reg_vtype_out <= mux(reset, asSInt(UInt<11>("h0")), id_reg_vtype_out) @[Core.scala 76:{33,33,33}]
    id_reg_vstart_out <= mux(reset, asSInt(UInt<32>("h0")), IDecode.io_vstart_out) @[Core.scala 366:23 77:{34,34}]
    id_reg_vtype <= mux(reset, asSInt(UInt<32>("h0")), IDecode.io_vtypei_out) @[Core.scala 367:18 78:{29,29}]
    id_reg_v_addi_imm <= mux(reset, asSInt(UInt<32>("h0")), IDecode.io_v_addi_imm) @[Core.scala 368:23 79:{34,34}]
    id_reg_v0_data <= mux(reset, asSInt(UInt<128>("h0")), IDecode.io_vs0_data) @[Core.scala 369:20 80:{31,31}]
    id_reg_v1_data <= mux(reset, asSInt(UInt<128>("h0")), IDecode.io_vs1_data) @[Core.scala 370:20 81:{31,31}]
    id_reg_v2_data <= mux(reset, asSInt(UInt<128>("h0")), IDecode.io_vs2_data) @[Core.scala 371:20 82:{31,31}]
    id_reg_vs3_data <= mux(reset, asSInt(UInt<128>("h0")), IDecode.io_vs3_data) @[Core.scala 372:21 83:{32,32}]
    id_reg_vs1_addr <= mux(reset, UInt<5>("h0"), IDecode.io_vs1_addr) @[Core.scala 384:21 84:{32,32}]
    id_reg_vs2_addr <= mux(reset, UInt<5>("h0"), IDecode.io_vs2_addr) @[Core.scala 385:21 85:{32,32}]
    id_reg_vd_addr <= mux(reset, UInt<5>("h0"), IDecode.io_vd_addr) @[Core.scala 383:20 86:{31,31}]
    id_reg_lmul_v <= mux(reset, UInt<4>("h0"), if_reg_lmul_v) @[Core.scala 386:20 87:{30,30}]
    id_reg_evl <= mux(reset, UInt<8>("h0"), if_reg_evl) @[Core.scala 389:16 89:{27,27}]
    id_reg_emul <= mux(reset, UInt<4>("h0"), if_reg_emul) @[Core.scala 390:17 90:{28,28}]
    id_reg_eew <= mux(reset, UInt<10>("h0"), if_reg_eew) @[Core.scala 391:16 91:{27,27}]
    id_reg_lsuType <= mux(reset, UInt<4>("h0"), if_reg_lsuType) @[Core.scala 392:20 92:{31,31}]
    id_reg_ctl_RegWrite <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_RegWrite) @[Core.scala 373:25 96:{36,36}]
    id_reg_ctl_opBsel <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_opBsel) @[Core.scala 374:23 99:{34,34}]
    id_reg_ctl_Ex_sel <= mux(reset, UInt<4>("h0"), IDecode.io_ctl_v_Ex_sel) @[Core.scala 100:{34,34} 375:23]
    id_reg_ctl_nextPCsel <= mux(reset, UInt<2>("h0"), id_reg_ctl_nextPCsel) @[Core.scala 101:{37,37,37}]
    id_reg_ctl_aluop <= mux(reset, UInt<5>("h0"), IDecode.io_ctl_v_aluop) @[Core.scala 102:{33,33} 376:22]
    id_reg_ctl_vset <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_vset) @[Core.scala 103:{32,32} 377:21]
    id_reg_ctl_v_load <= bits(mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_load), 0, 0) @[Core.scala 104:{34,34} 378:23]
    id_reg_ctl_v_ins <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_ins) @[Core.scala 105:{33,33} 379:22]
    id_reg_ctl_v_memRead <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_memRead) @[Core.scala 106:{37,37} 380:26]
    id_reg_ctl_v_MemWrite <= mux(reset, UInt<1>("h0"), IDecode.io_ctl_v_memWrite) @[Core.scala 107:{38,38} 381:27]
    ex_reg_branch <= mux(reset, UInt<32>("h0"), ex_reg_branch) @[Core.scala 114:{30,30,30}]
    ex_reg_zero <= mux(reset, UInt<32>("h0"), ex_reg_zero) @[Core.scala 115:{28,28,28}]
    ex_reg_result <= mux(reset, UInt<32>("h0"), Execute.io_ALUresult) @[Core.scala 116:{30,30} 697:19]
    ex_reg_wd <= mux(reset, UInt<32>("h0"), Execute.io_writeData) @[Core.scala 117:{26,26} 696:15]
    ex_reg_wra <= mux(reset, UInt<5>("h0"), id_reg_wra) @[Core.scala 118:{27,27} 652:14]
    ex_reg_ins <= mux(reset, UInt<32>("h0"), id_reg_ins) @[Core.scala 119:{27,27} 653:14]
    ex_reg_ctl_memToReg <= mux(reset, UInt<2>("h0"), id_reg_ctl_memToReg) @[Core.scala 120:{36,36} 654:23]
    ex_reg_ctl_regWrite <= mux(reset, UInt<1>("h0"), id_reg_ctl_regWrite) @[Core.scala 121:{36,36} 655:23]
    ex_reg_ctl_memRead <= mux(reset, UInt<1>("h0"), id_reg_ctl_memRead) @[Core.scala 122:{35,35} 694:24]
    ex_reg_ctl_memWrite <= mux(reset, UInt<1>("h0"), id_reg_ctl_memWrite) @[Core.scala 123:{36,36} 695:25]
    ex_reg_ctl_branch_taken <= mux(reset, UInt<1>("h0"), ex_reg_ctl_branch_taken) @[Core.scala 124:{40,40,40}]
    ex_reg_pc <= mux(reset, UInt<32>("h0"), id_reg_pc) @[Core.scala 125:{26,26} 651:13]
    ex_reg_is_csr <= mux(reset, UInt<1>("h0"), id_reg_is_csr) @[Core.scala 126:{30,30} 656:17]
    ex_reg_csr_data <= mux(reset, UInt<1>("h0"), id_reg_csr_data) @[Core.scala 127:{32,32} 657:19]
    ex_reg_vec_alu_res <= mux(reset, asSInt(UInt<128>("h0")), Execute.io_vec_alu_res) @[Core.scala 130:{35,35} 435:22]
    ex_reg_vl <= mux(reset, asSInt(UInt<32>("h0")), Execute.io_vec_vl) @[Core.scala 132:{26,26} 437:13]
    ex_reg_rd_out <= mux(reset, UInt<5>("h0"), Execute.io_vec_rd_out) @[Core.scala 134:{30,30} 438:17]
    ex_reg_avl_o <= mux(reset, asSInt(UInt<32>("h0")), Execute.io_vec_avl_o) @[Core.scala 135:{29,29} 439:16]
    ex_reg_valmax_o <= mux(reset, asSInt(UInt<32>("h0")), Execute.io_vec_valmax_o) @[Core.scala 136:{32,32} 440:19]
    ex_reg_vs1_addr <= mux(reset, UInt<5>("h0"), ex_reg_vs1_addr) @[Core.scala 137:{32,32,32}]
    ex_reg_vs2_addr <= mux(reset, UInt<5>("h0"), ex_reg_vs2_addr) @[Core.scala 138:{32,32,32}]
    ex_reg_vd_addr <= mux(reset, UInt<5>("h0"), id_reg_vd_addr) @[Core.scala 139:{31,31} 447:18]
    ex_reg_lmul_v <= mux(reset, UInt<4>("h0"), id_reg_lmul_v) @[Core.scala 140:{30,30} 448:17]
    ex_reg_vset <= mux(reset, UInt<1>("h0"), id_reg_ctl_vset) @[Core.scala 142:{28,28} 409:15]
    ex_reg_ctl_v_memRead <= mux(reset, UInt<1>("h0"), id_reg_ctl_v_memRead) @[Core.scala 143:{37,37} 441:24]
    ex_reg_ctl_v_MemWrite <= mux(reset, UInt<1>("h0"), id_reg_ctl_v_MemWrite) @[Core.scala 144:{38,38} 442:25]
    ex_reg_reg_write <= mux(reset, UInt<1>("h0"), id_reg_ctl_RegWrite) @[Core.scala 145:{33,33} 444:20]
    ex_reg_vtype <= mux(reset, asSInt(UInt<11>("h0")), id_reg_z_imm) @[Core.scala 146:{29,29} 434:16]
    ex_reg_evl <= mux(reset, UInt<8>("h0"), id_reg_evl) @[Core.scala 147:{27,27} 450:14]
    ex_reg_emul <= mux(reset, UInt<4>("h0"), id_reg_emul) @[Core.scala 148:{28,28} 451:15]
    ex_reg_eew <= mux(reset, UInt<10>("h0"), id_reg_eew) @[Core.scala 149:{27,27} 452:14]
    ex_reg_lsuType <= mux(reset, UInt<4>("h0"), id_reg_lsuType) @[Core.scala 150:{31,31} 453:18]
    ex_reg_read_data1 <= mux(reset, UInt<32>("h0"), id_reg_rd1) @[Core.scala 151:{34,34} 454:21]
    ex_reg_vs3 <= mux(reset, asSInt(UInt<128>("h0")), Execute.io_vs3_data_o) @[Core.scala 152:{27,27} 455:14]
    ex_reg_vs0 <= mux(reset, asSInt(UInt<128>("h0")), Execute.io_vs0_o) @[Core.scala 153:{27,27} 436:14]
    ex_reg_v_ins <= mux(reset, UInt<1>("h0"), id_reg_ctl_v_ins) @[Core.scala 154:{29,29} 456:16]
    mem_reg_rd <= mux(reset, UInt<32>("h0"), MEM.io_readData) @[Core.scala 157:{27,27} 687:16]
    mem_reg_ins <= mux(reset, UInt<32>("h0"), ex_reg_ins) @[Core.scala 158:{28,28} 691:17]
    mem_reg_result <= mux(reset, UInt<32>("h0"), ex_reg_result) @[Core.scala 159:{31,31} 688:20]
    mem_reg_branch <= mux(reset, UInt<32>("h0"), mem_reg_branch) @[Core.scala 160:{31,31,31}]
    mem_reg_wra <= mux(reset, UInt<5>("h0"), ex_reg_wra) @[Core.scala 161:{28,28} 702:15]
    mem_reg_ctl_memToReg <= mux(reset, UInt<2>("h0"), ex_reg_ctl_memToReg) @[Core.scala 162:{37,37} 703:24]
    mem_reg_ctl_regWrite <= mux(reset, UInt<1>("h0"), ex_reg_ctl_regWrite) @[Core.scala 163:{37,37} 690:26]
    mem_reg_pc <= mux(reset, UInt<32>("h0"), ex_reg_pc) @[Core.scala 164:{27,27} 692:16]
    mem_reg_is_csr <= mux(reset, UInt<1>("h0"), ex_reg_is_csr) @[Core.scala 165:{31,31} 704:18]
    mem_reg_csr_data <= mux(reset, UInt<1>("h0"), ex_reg_csr_data) @[Core.scala 166:{33,33} 705:20]
    mem_reg_vec_alu_out <= mux(reset, asSInt(UInt<128>("h0")), ex_reg_vec_alu_res) @[Core.scala 169:{36,36} 503:23]
    mem_reg_vec_vl <= mux(reset, asSInt(UInt<32>("h0")), ex_reg_vl) @[Core.scala 170:{31,31} 505:18]
    mem_reg_vtype <= mux(reset, asSInt(UInt<11>("h0")), ex_reg_vtype) @[Core.scala 171:{30,30} 506:17]
    mem_reg_vec_rd_out <= mux(reset, UInt<5>("h0"), ex_reg_rd_out) @[Core.scala 172:{35,35} 507:22]
    mem_reg_vec_avl_o <= mux(reset, asSInt(UInt<32>("h0")), ex_reg_avl_o) @[Core.scala 173:{34,34} 508:21]
    mem_reg_vec_valmax_o <= mux(reset, asSInt(UInt<32>("h0")), ex_reg_valmax_o) @[Core.scala 174:{37,37} 509:24]
    mem_reg_vec_vd_addr <= mux(reset, UInt<5>("h0"), ex_reg_vd_addr) @[Core.scala 175:{36,36} 511:23]
    mem_reg_lmul_v <= mux(reset, UInt<4>("h0"), ex_reg_lmul_v) @[Core.scala 177:{31,31} 512:18]
    mem_reg_vset <= mux(reset, UInt<1>("h0"), ex_reg_vset) @[Core.scala 178:{29,29} 504:16]
    mem_reg_vec_reg_write <= mux(reset, UInt<1>("h0"), ex_reg_reg_write) @[Core.scala 179:{38,38} 510:25]
    mem_reg_v_ins <= mux(reset, UInt<1>("h0"), mem_reg_v_ins) @[Core.scala 180:{30,30,30}]
    InstructionFetch.clock <= clock
    InstructionFetch.reset <= reset
    InstructionFetch.io_address <= Realigner.io_ral_address_o @[Core.scala 540:26]
    InstructionFetch.io_stall <= _T_90 @[Core.scala 573:12]
    InstructionFetch.io_coreInstrReq_ready <= io_imemReq_ready @[Core.scala 205:14]
    InstructionFetch.io_coreInstrResp_valid <= io_imemRsp_valid @[Core.scala 206:20]
    InstructionFetch.io_coreInstrResp_bits_dataResponse <= io_imemRsp_bits_dataResponse @[Core.scala 206:20]
    IDecode.clock <= clock
    IDecode.reset <= reset
    IDecode.io_id_instruction <= if_reg_ins @[Core.scala 617:21]
    IDecode.io_writeData <= wb_data @[Core.scala 738:16]
    IDecode.io_writeReg <= wb_addr @[Core.scala 741:15]
    IDecode.io_pcAddress <= if_reg_pc @[Core.scala 618:16]
    IDecode.io_ctl_writeEnable <= mem_reg_ctl_regWrite @[Core.scala 742:22]
    IDecode.io_id_ex_mem_read <= id_reg_ctl_memRead @[Core.scala 659:21]
    IDecode.io_ex_mem_mem_read <= ex_reg_ctl_memRead @[Core.scala 660:22]
    IDecode.io_dmem_resp_valid <= io_dmemRsp_valid @[Core.scala 619:22]
    IDecode.io_id_ex_rd <= _IDecode_io_id_ex_rd_T @[Core.scala 664:15]
    IDecode.io_ex_mem_rd <= _IDecode_io_ex_mem_rd_T @[Core.scala 666:16]
    IDecode.io_id_ex_branch <= _IDecode_io_id_ex_branch_T_2 @[Core.scala 665:19]
    IDecode.io_ex_mem_ins <= ex_reg_ins @[Core.scala 623:17]
    IDecode.io_mem_wb_ins <= mem_reg_ins @[Core.scala 624:17]
    IDecode.io_ex_ins <= id_reg_ins @[Core.scala 622:13]
    IDecode.io_ex_result <= Execute.io_ALUresult @[Core.scala 667:16]
    IDecode.io_ex_mem_result <= ex_reg_result @[Core.scala 625:20]
    IDecode.io_mem_wb_result <= wb_data @[Core.scala 737:20]
    IDecode.io_id_ex_regWr <= id_reg_ctl_regWrite @[Core.scala 629:18]
    IDecode.io_ex_mem_regWr <= ex_reg_ctl_regWrite @[Core.scala 630:19]
    IDecode.io_csr_Ex <= id_reg_is_csr @[Core.scala 668:13]
    IDecode.io_csr_Mem <= ex_reg_is_csr @[Core.scala 714:14]
    IDecode.io_csr_Wb <= mem_reg_is_csr @[Core.scala 743:13]
    IDecode.io_csr_Ex_data <= id_reg_csr_data @[Core.scala 669:18]
    IDecode.io_csr_Mem_data <= ex_reg_csr_data @[Core.scala 715:19]
    IDecode.io_csr_Wb_data <= mem_reg_csr_data @[Core.scala 744:18]
    IDecode.io_dmem_data <= io_dmemRsp_bits_dataResponse @[Core.scala 745:16]
    IDecode.io_write_data <= mem_reg_vec_alu_out @[Core.scala 523:17]
    IDecode.io_wb_addr <= mem_reg_vec_vd_addr @[Core.scala 521:14]
    IDecode.io_wb_RegWrite <= mem_reg_vec_reg_write @[Core.scala 520:18]
    IDecode.io_id_lmul_count <= mem_reg_lmul_v @[Core.scala 522:20]
    IDecode.io_id_lmul_vs1in_vs2in <= if_reg_lmul_v @[Core.scala 387:28]
    IDecode.io_id_vc3 <= pad(if_vc3, 5) @[Core.scala 388:15]
    IDecode.io_vtypei <= mem_reg_vtype @[Core.scala 526:13]
    IDecode.io_vl <= mem_reg_vec_vl @[Core.scala 525:9]
    IDecode.io_ctl_vset <= mem_reg_vset @[Core.scala 524:15]
    IDecode.io_csr_i_misa is invalid
    IDecode.io_csr_i_mhartid is invalid
    Execute.clock <= clock
    Execute.reset <= reset
    Execute.io_immediate <= id_reg_imm @[Core.scala 640:16]
    Execute.io_readData1 <= id_reg_rd1 @[Core.scala 641:16]
    Execute.io_readData2 <= id_reg_rd2 @[Core.scala 642:16]
    Execute.io_pcAddress <= id_reg_pc @[Core.scala 643:16]
    Execute.io_func7 <= id_reg_f7 @[Core.scala 645:12]
    Execute.io_func3 <= id_reg_f3 @[Core.scala 644:12]
    Execute.io_mem_result <= ex_reg_result @[Core.scala 713:17]
    Execute.io_wb_result <= wb_data @[Core.scala 739:16]
    Execute.io_ex_mem_regWrite <= ex_reg_ctl_regWrite @[Core.scala 706:22]
    Execute.io_mem_wb_regWrite <= mem_reg_ctl_regWrite @[Core.scala 740:22]
    Execute.io_id_ex_ins <= id_reg_ins @[Core.scala 661:16]
    Execute.io_ex_mem_ins <= ex_reg_ins @[Core.scala 662:17]
    Execute.io_mem_wb_ins <= mem_reg_ins @[Core.scala 663:17]
    Execute.io_ctl_aluSrc <= id_reg_ctl_aluSrc @[Core.scala 646:17]
    Execute.io_ctl_aluOp <= id_reg_ctl_aluOp @[Core.scala 647:16]
    Execute.io_ctl_aluSrc1 <= id_reg_ctl_aluSrc1 @[Core.scala 648:18]
    Execute.io_func6 <= _T_59 @[Core.scala 401:12]
    Execute.io_v_ctl_aluop <= bits(id_reg_ctl_aluop, 2, 0) @[Core.scala 402:18]
    Execute.io_v_ctl_exsel <= id_reg_ctl_Ex_sel @[Core.scala 403:18]
    Execute.io_v_ctl_regwrite <= id_reg_ctl_RegWrite @[Core.scala 404:21]
    Execute.io_v_ctl_opBsel <= id_reg_ctl_opBsel @[Core.scala 405:19]
    Execute.io_v_ctl_v_load <= id_reg_ctl_v_load @[Core.scala 406:19]
    Execute.io_v_ctl_v_ins <= id_reg_ctl_v_ins @[Core.scala 407:18]
    Execute.io_v_ctl_vset <= id_reg_ctl_vset @[Core.scala 408:17]
    Execute.io_vs1_data <= id_reg_v1_data @[Core.scala 410:15]
    Execute.io_vs2_data <= id_reg_v2_data @[Core.scala 411:15]
    Execute.io_vl <= _T_61 @[Core.scala 412:9]
    Execute.io_vstart <= id_reg_vstart_out @[Core.scala 413:13]
    Execute.io_vs3_data <= id_reg_vs3_data @[Core.scala 414:15]
    Execute.io_vma <= _T_66 @[Core.scala 415:10]
    Execute.io_vta <= _T_71 @[Core.scala 416:10]
    Execute.io_vm <= _T_72 @[Core.scala 417:9]
    Execute.io_vs0 <= id_reg_v0_data @[Core.scala 418:10]
    Execute.io_vd_addr <= _T_73 @[Core.scala 419:14]
    Execute.io_v_sew <= _T_78 @[Core.scala 420:12]
    Execute.io_zimm <= id_reg_vtype @[Core.scala 421:11]
    Execute.io_v_addi_imm <= id_reg_v_addi_imm @[Core.scala 422:17]
    Execute.io_vec_mem_res <= ex_reg_vec_alu_res @[Core.scala 502:18]
    Execute.io_vec_wb_res <= mem_reg_vec_alu_out @[Core.scala 519:17]
    Execute.io_fu_ex_reg_vd <= ex_reg_vd_addr @[Core.scala 428:19]
    Execute.io_fu_mem_reg_vd <= mem_reg_vec_vd_addr @[Core.scala 429:20]
    Execute.io_fu_reg_vs1 <= id_reg_vs1_addr @[Core.scala 424:17]
    Execute.io_fu_reg_vs2 <= id_reg_vs2_addr @[Core.scala 425:17]
    Execute.io_fu_reg_vs3 <= id_reg_vd_addr @[Core.scala 426:17]
    Execute.io_fu_ex_reg_write <= ex_reg_reg_write @[Core.scala 445:22]
    Execute.io_fu_mem_reg_write <= mem_reg_vec_reg_write @[Core.scala 431:23]
    Execute.io_v_MemWrite <= id_reg_ctl_v_MemWrite @[Core.scala 446:17]
    MEM.clock <= clock
    MEM.reset <= reset
    MEM.io_aluResultIn <= ex_reg_result @[Core.scala 708:22]
    MEM.io_v_addr <= _GEN_49
    MEM.io_v_ins <= ex_reg_v_ins @[Core.scala 707:15]
    MEM.io_writeData <= ex_reg_wd @[Core.scala 709:20]
    MEM.io_v_writeData <= _GEN_48
    MEM.io_writeEnable <= _MEM_io_writeEnable_T @[Core.scala 711:22]
    MEM.io_readEnable <= _MEM_io_readEnable_T @[Core.scala 710:21]
    MEM.io_f3 <= _MEM_io_f3_T @[Core.scala 712:13]
    MEM.io_dccmReq_ready <= io_dmemReq_ready @[Core.scala 684:14]
    MEM.io_dccmRsp_valid <= io_dmemRsp_valid @[Core.scala 685:18]
    MEM.io_dccmRsp_bits_dataResponse <= io_dmemRsp_bits_dataResponse @[Core.scala 685:18]
    pc.clock <= clock
    pc.reset <= reset
    pc.io_in <= npc2 @[Core.scala 701:12]
    pc.io_halt <= _pc_io_halt_T_7 @[Core.scala 576:14]
    lmul <= mux(reset, UInt<3>("h0"), _GEN_4) @[Core.scala 218:{19,19}]
    vtype <= mux(reset, UInt<32>("h0"), _GEN_5) @[Core.scala 219:{20,20}]
    vsew <= mux(reset, UInt<3>("h0"), _GEN_6) @[Core.scala 220:{19,19}]
    valmax <= mux(reset, UInt<8>("h0"), _GEN_7) @[Core.scala 221:{21,21}]
    vlsu.clock <= clock
    vlsu.reset <= reset
    vlsu.io_instr <= instruction @[Core.scala 254:15]
    vlsu.io_vtype <= vtype @[Core.scala 255:15]
    lmul_reg <= mux(reset, UInt<32>("h0"), _GEN_41) @[Core.scala 293:{25,25}]
    vc3 <= mux(reset, UInt<5>("h0"), _GEN_37) @[Core.scala 294:{20,20}]
    emul_reg <= mux(reset, UInt<32>("h0"), _GEN_40) @[Core.scala 305:{27,27}]
    delays <= mux(reset, UInt<32>("h0"), _GEN_43) @[Core.scala 340:{25,25}]
    addrcount <= mux(reset, UInt<32>("h0"), _GEN_50) @[Core.scala 464:{24,24}]
    vlcount <= mux(reset, UInt<32>("h0"), _GEN_51) @[Core.scala 475:{22,22}]
    Realigner.clock <= clock
    Realigner.reset <= reset
    Realigner.io_ral_address_i <= _T_85 @[Core.scala 536:26]
    Realigner.io_ral_instruction_i <= InstructionFetch.io_instruction @[Core.scala 537:26]
    Realigner.io_ral_jmp <= IDecode.io_pcSrc @[Core.scala 538:26]
    CompressedDecoder.clock <= clock
    CompressedDecoder.reset <= reset
    CompressedDecoder.io_instruction_i <= Realigner.io_ral_instruction_o @[Core.scala 550:22]
    npcDelay_0 <= _T_93 @[Core.scala 799:19]
    npcDelay_1 <= npcDelay_0 @[Core.scala 771:23]
    npcDelay_2 <= npcDelay_1 @[Core.scala 771:23]
    npcDelay_3 <= npcDelay_2 @[Core.scala 771:23]
    rsAddrDelay_0_0 <= IDecode.io_rs_addr_0 @[Core.scala 764:25]
    rsAddrDelay_0_1 <= rsAddrDelay_0_0 @[Core.scala 762:31]
    rsAddrDelay_0_2 <= rsAddrDelay_0_1 @[Core.scala 762:31]
    rsAddrDelay_1_0 <= IDecode.io_rs_addr_1 @[Core.scala 764:25]
    rsAddrDelay_1_1 <= rsAddrDelay_1_0 @[Core.scala 762:31]
    rsAddrDelay_1_2 <= rsAddrDelay_1_1 @[Core.scala 762:31]
    rsDataDelay_0_0 <= _T_94 @[Core.scala 799:19]
    rsDataDelay_0_1 <= rsDataDelay_0_0 @[Core.scala 767:25]
    rsDataDelay_1_0 <= _T_95 @[Core.scala 799:19]
    rsDataDelay_1_1 <= rsDataDelay_1_0 @[Core.scala 767:25]
    memAddrDelay <= mux(reset, UInt<32>("h0"), ex_reg_result) @[Core.scala 756:{31,31} 799:19]
    memWdataDelay <= mux(reset, asSInt(UInt<32>("h0")), _T_96) @[Core.scala 757:{32,32} 799:19]
    stallDelay_0 <= IDecode.io_hdu_if_reg_write @[Core.scala 799:19]
    stallDelay_1 <= stallDelay_0 @[Core.scala 772:25]
    stallDelay_2 <= stallDelay_1 @[Core.scala 772:25]
    stallDelay_3 <= stallDelay_2 @[Core.scala 772:25]

  extmodule sram_top :
    input clk_i : UInt<1>
    input rst_i : UInt<1>
    input csb_i : UInt<1>
    input we_i : UInt<1>
    input wmask_i : UInt<4>
    input addr_i : UInt<13>
    input wdata_i : UInt<32>
    output rdata_o : UInt<32>
    defname = sram_top
    parameter IFILE_IN = ""

  module SRamTop :
    input clock : Clock
    input reset : UInt<1>
    output io_req_ready : UInt<1>
    input io_req_valid : UInt<1>
    input io_req_bits_addrRequest : UInt<32>
    input io_req_bits_dataRequest : UInt<32>
    input io_req_bits_activeByteLane : UInt<4>
    input io_req_bits_isWrite : UInt<1>
    input io_rsp_ready : UInt<1>
    output io_rsp_valid : UInt<1>
    output io_rsp_bits_dataResponse : UInt<32>

    inst sram of sram_top @[SRamTop.scala 21:22]
    reg validReg : UInt<1>, clock with :
      reset => (UInt<1>("h0"), validReg) @[SRamTop.scala 14:27]
    node _clk_T = asUInt(clock) @[SRamTop.scala 23:36]
    node _clk_T_1 = bits(_clk_T, 0, 0) @[SRamTop.scala 23:38]
    node _rst_T = asUInt(reset) @[SRamTop.scala 25:24]
    node _T = eq(io_req_bits_isWrite, UInt<1>("h0")) @[SRamTop.scala 40:30]
    node _T_1 = and(io_req_valid, _T) @[SRamTop.scala 40:27]
    node _T_2 = and(io_req_valid, io_req_bits_isWrite) @[SRamTop.scala 49:34]
    node _GEN_0 = mux(_T_2, UInt<1>("h0"), UInt<1>("h1")) @[SRamTop.scala 29:19 49:58 54:27]
    node _GEN_1 = validif(_T_2, UInt<1>("h0")) @[SRamTop.scala 49:58 55:26]
    node _GEN_2 = validif(_T_2, io_req_bits_activeByteLane) @[SRamTop.scala 49:58 56:29]
    node _GEN_3 = validif(_T_2, io_req_bits_addrRequest) @[SRamTop.scala 49:58 57:28]
    node _GEN_4 = validif(_T_2, io_req_bits_dataRequest) @[SRamTop.scala 49:58 58:29]
    node _GEN_5 = mux(_T_2, UInt<1>("h1"), UInt<1>("h0")) @[SRamTop.scala 49:58 59:22 62:22]
    node _GEN_6 = mux(_T_1, UInt<1>("h1"), _GEN_5) @[SRamTop.scala 40:52 43:22]
    node _GEN_7 = mux(_T_1, UInt<1>("h0"), _GEN_0) @[SRamTop.scala 40:52 44:27]
    node _GEN_8 = mux(_T_1, UInt<1>("h1"), _GEN_1) @[SRamTop.scala 40:52 45:26]
    node _GEN_9 = mux(_T_1, io_req_bits_addrRequest, _GEN_3) @[SRamTop.scala 40:52 46:28]
    node _GEN_10 = validif(_T_1, sram.rdata_o) @[SRamTop.scala 40:52 48:19]
    node _GEN_11 = validif(eq(_T_1, UInt<1>("h0")), _GEN_2) @[SRamTop.scala 40:52]
    node _GEN_12 = validif(eq(_T_1, UInt<1>("h0")), _GEN_4) @[SRamTop.scala 40:52]
    node rdata = _GEN_10 @[SRamTop.scala 18:21]
    node clk = _clk_T_1 @[SRamTop.scala 23:{23,23}]
    node rst = _rst_T @[SRamTop.scala 24:19 25:9]
    io_req_ready <= UInt<1>("h1") @[SRamTop.scala 16:18]
    io_rsp_valid <= validReg @[SRamTop.scala 15:18]
    io_rsp_bits_dataResponse <= sram.rdata_o @[SRamTop.scala 67:30]
    validReg <= mux(reset, UInt<1>("h0"), _GEN_6) @[SRamTop.scala 14:{27,27}]
    sram.clk_i <= clk @[SRamTop.scala 27:19]
    sram.rst_i <= rst @[SRamTop.scala 28:19]
    sram.csb_i <= _GEN_7
    sram.we_i <= _GEN_8
    sram.wmask_i <= _GEN_11
    sram.addr_i <= bits(_GEN_9, 12, 0)
    sram.wdata_i <= _GEN_12

  extmodule sram_top_1 :
    input clk_i : UInt<1>
    input rst_i : UInt<1>
    input csb_i : UInt<1>
    input we_i : UInt<1>
    input wmask_i : UInt<4>
    input addr_i : UInt<13>
    input wdata_i : UInt<32>
    output rdata_o : UInt<32>
    defname = sram_top
    parameter IFILE_IN = "/home/maira/vaquita/asm.txt"

  module SRamTop_1 :
    input clock : Clock
    input reset : UInt<1>
    output io_req_ready : UInt<1>
    input io_req_valid : UInt<1>
    input io_req_bits_addrRequest : UInt<32>
    input io_req_bits_dataRequest : UInt<32>
    input io_req_bits_activeByteLane : UInt<4>
    input io_req_bits_isWrite : UInt<1>
    input io_rsp_ready : UInt<1>
    output io_rsp_valid : UInt<1>
    output io_rsp_bits_dataResponse : UInt<32>

    inst sram of sram_top_1 @[SRamTop.scala 21:22]
    reg validReg : UInt<1>, clock with :
      reset => (UInt<1>("h0"), validReg) @[SRamTop.scala 14:27]
    node _clk_T = asUInt(clock) @[SRamTop.scala 23:36]
    node _clk_T_1 = bits(_clk_T, 0, 0) @[SRamTop.scala 23:38]
    node _rst_T = asUInt(reset) @[SRamTop.scala 25:24]
    node _T = eq(io_req_bits_isWrite, UInt<1>("h0")) @[SRamTop.scala 40:30]
    node _T_1 = and(io_req_valid, _T) @[SRamTop.scala 40:27]
    node _T_2 = and(io_req_valid, io_req_bits_isWrite) @[SRamTop.scala 49:34]
    node _GEN_0 = mux(_T_2, UInt<1>("h0"), UInt<1>("h1")) @[SRamTop.scala 29:19 49:58 54:27]
    node _GEN_1 = validif(_T_2, UInt<1>("h0")) @[SRamTop.scala 49:58 55:26]
    node _GEN_2 = validif(_T_2, io_req_bits_activeByteLane) @[SRamTop.scala 49:58 56:29]
    node _GEN_3 = validif(_T_2, io_req_bits_addrRequest) @[SRamTop.scala 49:58 57:28]
    node _GEN_4 = validif(_T_2, io_req_bits_dataRequest) @[SRamTop.scala 49:58 58:29]
    node _GEN_5 = mux(_T_2, UInt<1>("h1"), UInt<1>("h0")) @[SRamTop.scala 49:58 59:22 62:22]
    node _GEN_6 = mux(_T_1, UInt<1>("h1"), _GEN_5) @[SRamTop.scala 40:52 43:22]
    node _GEN_7 = mux(_T_1, UInt<1>("h0"), _GEN_0) @[SRamTop.scala 40:52 44:27]
    node _GEN_8 = mux(_T_1, UInt<1>("h1"), _GEN_1) @[SRamTop.scala 40:52 45:26]
    node _GEN_9 = mux(_T_1, io_req_bits_addrRequest, _GEN_3) @[SRamTop.scala 40:52 46:28]
    node _GEN_10 = validif(_T_1, sram.rdata_o) @[SRamTop.scala 40:52 48:19]
    node _GEN_11 = validif(eq(_T_1, UInt<1>("h0")), _GEN_2) @[SRamTop.scala 40:52]
    node _GEN_12 = validif(eq(_T_1, UInt<1>("h0")), _GEN_4) @[SRamTop.scala 40:52]
    node rdata = _GEN_10 @[SRamTop.scala 18:21]
    node clk = _clk_T_1 @[SRamTop.scala 23:{23,23}]
    node rst = _rst_T @[SRamTop.scala 24:19 25:9]
    io_req_ready <= UInt<1>("h1") @[SRamTop.scala 16:18]
    io_rsp_valid <= validReg @[SRamTop.scala 15:18]
    io_rsp_bits_dataResponse <= sram.rdata_o @[SRamTop.scala 67:30]
    validReg <= mux(reset, UInt<1>("h0"), _GEN_6) @[SRamTop.scala 14:{27,27}]
    sram.clk_i <= clk @[SRamTop.scala 27:19]
    sram.rst_i <= rst @[SRamTop.scala 28:19]
    sram.csb_i <= _GEN_7
    sram.we_i <= _GEN_8
    sram.wmask_i <= _GEN_11
    sram.addr_i <= bits(_GEN_9, 12, 0)
    sram.wdata_i <= _GEN_12

  module Tracer :
    input clock : Clock
    input reset : UInt<1>
    input io_rvfiUInt_0 : UInt<32>
    input io_rvfiUInt_1 : UInt<32>
    input io_rvfiUInt_2 : UInt<32>
    input io_rvfiUInt_3 : UInt<32>
    input io_rvfiSInt_0 : SInt<32>
    input io_rvfiSInt_1 : SInt<32>
    input io_rvfiSInt_2 : SInt<32>
    input io_rvfiSInt_3 : SInt<32>
    input io_rvfiSInt_4 : SInt<32>
    input io_rvfiBool_0 : UInt<1>
    input io_rvfiRegAddr_0 : UInt<5>
    input io_rvfiRegAddr_1 : UInt<5>
    input io_rvfiRegAddr_2 : UInt<5>
    input io_rvfiMode : UInt<2>

    reg clkCycle : UInt<32>, clock with :
      reset => (UInt<1>("h0"), clkCycle) @[Tracer.scala 18:31]
    node _clkCycle_T = add(clkCycle, UInt<1>("h1")) @[Tracer.scala 19:24]
    node _clkCycle_T_1 = tail(_clkCycle_T, 1) @[Tracer.scala 19:24]
    node _T = neq(io_rvfiUInt_2, UInt<1>("h0")) @[Tracer.scala 44:50]
    node _T_1 = and(io_rvfiBool_0, _T) @[Tracer.scala 44:28]
    node _T_2 = asUInt(reset) @[Tracer.scala 45:11]
    node _T_3 = eq(_T_2, UInt<1>("h0")) @[Tracer.scala 45:11]
    clkCycle <= mux(reset, UInt<32>("h0"), _clkCycle_T_1) @[Tracer.scala 18:{31,31} 19:12]
    printf(clock, and(and(and(UInt<1>("h1"), _T_1), _T_3), UInt<1>("h1")), "ClkCycle: %d, pc_rdata: %x, pc_wdata: %x, insn: %x, mode: %d, rs1_addr: %d, rs1_rdata: %x, rs2_addr: %d, rs2_rdata: %x, rd_addr: %d, rd_wdata: %x, mem_addr: %x, mem_rdata: %x, mem_wdata: %x\n", clkCycle, io_rvfiUInt_0, io_rvfiUInt_1, io_rvfiUInt_2, io_rvfiMode, io_rvfiRegAddr_1, io_rvfiSInt_1, io_rvfiRegAddr_2, io_rvfiSInt_2, io_rvfiRegAddr_0, io_rvfiSInt_0, io_rvfiUInt_3, io_rvfiSInt_3, io_rvfiSInt_4) : printf @[Tracer.scala 45:11]

  module Top :
    input clock : Clock
    input reset : UInt<1>
    output io_pin : UInt<32>
    output io_v_pin : UInt<128>
    output io_fcsr : UInt<32>

    inst core of Core @[Top.scala 17:26]
    inst dmem of SRamTop @[Top.scala 21:20]
    inst imem of SRamTop_1 @[Top.scala 22:20]
    inst tracer of Tracer @[Top.scala 37:24]
    io_pin <= core.io_pin @[Top.scala 33:10]
    io_v_pin <= core.io_Vpin @[Top.scala 49:12]
    io_fcsr <= core.io_fcsr_o_data @[Top.scala 34:11]
    core.clock <= clock
    core.reset <= reset
    core.io_stall <= UInt<1>("h0") @[Top.scala 19:17]
    core.io_dmemReq_ready <= dmem.io_req_ready @[Top.scala 31:15]
    core.io_dmemRsp_valid <= dmem.io_rsp_valid @[Top.scala 30:19]
    core.io_dmemRsp_bits_dataResponse <= dmem.io_rsp_bits_dataResponse @[Top.scala 30:19]
    core.io_imemReq_ready <= imem.io_req_ready @[Top.scala 26:15]
    core.io_imemRsp_valid <= imem.io_rsp_valid @[Top.scala 25:19]
    core.io_imemRsp_bits_dataResponse <= imem.io_rsp_bits_dataResponse @[Top.scala 25:19]
    dmem.clock <= clock
    dmem.reset <= reset
    dmem.io_req_valid <= core.io_dmemReq_valid @[Top.scala 31:15]
    dmem.io_req_bits_addrRequest <= core.io_dmemReq_bits_addrRequest @[Top.scala 31:15]
    dmem.io_req_bits_dataRequest <= core.io_dmemReq_bits_dataRequest @[Top.scala 31:15]
    dmem.io_req_bits_activeByteLane <= core.io_dmemReq_bits_activeByteLane @[Top.scala 31:15]
    dmem.io_req_bits_isWrite <= core.io_dmemReq_bits_isWrite @[Top.scala 31:15]
    dmem.io_rsp_ready <= core.io_dmemRsp_ready @[Top.scala 30:19]
    imem.clock <= clock
    imem.reset <= reset
    imem.io_req_valid <= core.io_imemReq_valid @[Top.scala 26:15]
    imem.io_req_bits_addrRequest <= core.io_imemReq_bits_addrRequest @[Top.scala 26:15]
    imem.io_req_bits_dataRequest <= core.io_imemReq_bits_dataRequest @[Top.scala 26:15]
    imem.io_req_bits_activeByteLane <= core.io_imemReq_bits_activeByteLane @[Top.scala 26:15]
    imem.io_req_bits_isWrite <= core.io_imemReq_bits_isWrite @[Top.scala 26:15]
    imem.io_rsp_ready <= core.io_imemRsp_ready @[Top.scala 25:19]
    tracer.clock <= clock
    tracer.reset <= reset
    tracer.io_rvfiUInt_0 <= core.io_rvfiUInt_0 @[Top.scala 45:19]
    tracer.io_rvfiUInt_1 <= core.io_rvfiUInt_1 @[Top.scala 45:19]
    tracer.io_rvfiUInt_2 <= core.io_rvfiUInt_2 @[Top.scala 45:19]
    tracer.io_rvfiUInt_3 <= core.io_rvfiUInt_3 @[Top.scala 45:19]
    tracer.io_rvfiSInt_0 <= core.io_rvfiSInt_0 @[Top.scala 45:19]
    tracer.io_rvfiSInt_1 <= core.io_rvfiSInt_1 @[Top.scala 45:19]
    tracer.io_rvfiSInt_2 <= core.io_rvfiSInt_2 @[Top.scala 45:19]
    tracer.io_rvfiSInt_3 <= core.io_rvfiSInt_3 @[Top.scala 45:19]
    tracer.io_rvfiSInt_4 <= core.io_rvfiSInt_4 @[Top.scala 45:19]
    tracer.io_rvfiBool_0 <= core.io_rvfiBool_0 @[Top.scala 45:19]
    tracer.io_rvfiRegAddr_0 <= core.io_rvfiRegAddr_0 @[Top.scala 45:19]
    tracer.io_rvfiRegAddr_1 <= core.io_rvfiRegAddr_1 @[Top.scala 45:19]
    tracer.io_rvfiRegAddr_2 <= core.io_rvfiRegAddr_2 @[Top.scala 45:19]
    tracer.io_rvfiMode <= core.io_rvfiMode @[Top.scala 47:24]
