TimeQuest Timing Analyzer report for ad706_test
Thu May 05 14:50:09 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 13. Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'
 14. Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 15. Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 33. Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 34. Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 35. Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 52. Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 53. Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 54. Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; ad706_test                                        ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE30F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  33.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; uart:u3|clkdiv:u0|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|clkdiv:u0|clkout } ;
; uart:u3|uart_stat.000    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|uart_stat.000 }    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                             ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 35.81 MHz  ; 35.81 MHz       ; clk                      ;      ;
; 130.57 MHz ; 130.57 MHz      ; uart:u3|clkdiv:u0|clkout ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -26.926 ; -5799.831     ;
; uart:u3|clkdiv:u0|clkout ; -6.659  ; -212.335      ;
; uart:u3|uart_stat.000    ; -1.213  ; -77.362       ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.607 ; -10.273       ;
; uart:u3|uart_stat.000    ; -0.463 ; -15.854       ;
; clk                      ; 0.205  ; 0.000         ;
+--------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.439  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                 ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -26.926 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 27.489     ;
; -26.780 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 27.343     ;
; -26.750 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 27.313     ;
; -26.669 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.436     ; 27.234     ;
; -26.551 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.424     ; 27.128     ;
; -26.530 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.441     ; 27.090     ;
; -26.523 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.436     ; 27.088     ;
; -26.508 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.436     ; 27.073     ;
; -26.448 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.424     ; 27.025     ;
; -26.446 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 27.009     ;
; -26.443 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.441     ; 27.003     ;
; -26.405 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.982     ;
; -26.384 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.944     ;
; -26.370 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.934     ;
; -26.363 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.457     ; 26.907     ;
; -26.300 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.863     ;
; -26.270 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.833     ;
; -26.261 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.457     ; 26.805     ;
; -26.224 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.788     ;
; -26.217 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.457     ; 26.761     ;
; -26.215 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.779     ;
; -26.116 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.679     ;
; -26.113 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.662     ;
; -26.075 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.436     ; 26.640     ;
; -26.075 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.635     ;
; -25.988 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.548     ;
; -25.967 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.516     ;
; -25.954 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.452     ; 26.503     ;
; -25.929 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.436     ; 26.494     ;
; -25.929 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.489     ;
; -25.928 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.505     ;
; -25.923 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.436     ; 26.488     ;
; -25.914 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.436     ; 26.479     ;
; -25.893 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.807     ;
; -25.832 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.395     ;
; -25.825 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.402     ;
; -25.798 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.375     ;
; -25.783 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.435     ; 26.349     ;
; -25.782 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.359     ;
; -25.774 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.334     ;
; -25.748 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.312     ;
; -25.747 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.661     ;
; -25.732 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.646     ;
; -25.723 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 26.650     ;
; -25.719 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.612     ;
; -25.686 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.249     ;
; -25.681 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.435     ; 26.247     ;
; -25.656 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.219     ;
; -25.636 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.199     ;
; -25.631 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.195     ;
; -25.628 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.439     ; 26.190     ;
; -25.620 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 26.547     ;
; -25.615 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.175     ;
; -25.610 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.457     ; 26.154     ;
; -25.602 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.166     ;
; -25.593 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.437     ; 26.157     ;
; -25.577 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 26.504     ;
; -25.573 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.466     ;
; -25.563 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.456     ;
; -25.543 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.436     ;
; -25.531 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.457     ; 26.075     ;
; -25.528 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.088     ;
; -25.525 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.435     ; 26.091     ;
; -25.499 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.436     ; 26.064     ;
; -25.490 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.424     ; 26.067     ;
; -25.482 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.439     ; 26.044     ;
; -25.480 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.439     ; 26.042     ;
; -25.476 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 26.039     ;
; -25.469 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.441     ; 26.029     ;
; -25.433 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 25.996     ;
; -25.429 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.457     ; 25.973     ;
; -25.425 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.439     ; 25.987     ;
; -25.418 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.439     ; 25.980     ;
; -25.417 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.310     ;
; -25.411 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 25.974     ;
; -25.406 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.439     ; 25.968     ;
; -25.387 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.108     ; 26.280     ;
; -25.387 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.424     ; 25.964     ;
; -25.385 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.457     ; 25.929     ;
; -25.370 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.452     ; 25.919     ;
; -25.357 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.436     ; 25.922     ;
; -25.353 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.436     ; 25.918     ;
; -25.344 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.424     ; 25.921     ;
; -25.338 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.436     ; 25.903     ;
; -25.337 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.251     ;
; -25.329 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.436     ; 25.894     ;
; -25.319 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 25.864     ;
; -25.319 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.441     ; 25.879     ;
; -25.305 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 26.222     ;
; -25.292 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.439     ; 25.854     ;
; -25.275 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.452     ; 25.824     ;
; -25.248 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.103     ; 26.146     ;
; -25.246 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.425     ; 25.822     ;
; -25.235 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.425     ; 25.811     ;
; -25.191 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.105     ;
; -25.189 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.435     ; 25.755     ;
; -25.179 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.436     ; 25.744     ;
; -25.176 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.087     ; 26.090     ;
; -25.175 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.424     ; 25.752     ;
; -25.168 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.425     ; 25.744     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                 ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.659 ; uart:u3|k[1]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.581      ;
; -6.545 ; uart:u3|k[5]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.467      ;
; -6.388 ; uart:u3|k[1]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.310      ;
; -6.349 ; uart:u3|k[4]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.269      ;
; -6.328 ; uart:u3|k[4]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.250      ;
; -6.300 ; uart:u3|k[4]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.220      ;
; -6.290 ; uart:u3|k[6]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.212      ;
; -6.273 ; uart:u3|k[5]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.195      ;
; -6.227 ; uart:u3|k[2]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.149      ;
; -6.137 ; uart:u3|k[1]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.057      ;
; -6.088 ; uart:u3|k[2]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.008      ;
; -6.076 ; uart:u3|k[2]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.996      ;
; -6.056 ; uart:u3|k[4]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 6.978      ;
; -6.013 ; uart:u3|k[2]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 6.935      ;
; -5.900 ; uart:u3|k[1]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.820      ;
; -5.720 ; uart:u3|k[6]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 6.642      ;
; -5.666 ; uart:u3|k[5]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.586      ;
; -5.629 ; uart:u3|k[3]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.549      ;
; -5.580 ; uart:u3|k[3]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.500      ;
; -5.451 ; uart:u3|Time_wait[2]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.342      ;
; -5.426 ; uart:u3|Time_wait[7]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.317      ;
; -5.383 ; uart:u3|k[3]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 6.305      ;
; -5.313 ; uart:u3|Time_wait[13]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.204      ;
; -5.306 ; uart:u3|k[6]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.226      ;
; -5.300 ; uart:u3|k[5]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.220      ;
; -5.214 ; uart:u3|Time_wait[6]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.105      ;
; -5.198 ; uart:u3|Time_wait[8]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.089      ;
; -5.163 ; uart:u3|Time_wait[1]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.054      ;
; -5.161 ; uart:u3|Time_wait[5]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 6.052      ;
; -5.106 ; uart:u3|Time_wait[12]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.997      ;
; -5.104 ; uart:u3|Time_wait[0]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.995      ;
; -5.099 ; uart:u3|Time_wait[4]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.990      ;
; -5.018 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.036      ; 6.055      ;
; -5.005 ; uart:u3|k[3]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.927      ;
; -4.992 ; uart:u3|Time_wait[15]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.883      ;
; -4.963 ; uart:u3|Time_wait[9]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.854      ;
; -4.913 ; uart:u3|Time_wait[3]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.804      ;
; -4.821 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.138     ; 5.684      ;
; -4.802 ; uart:u3|Time_wait[10]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.693      ;
; -4.801 ; uart:u3|Time_wait[14]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.692      ;
; -4.719 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.035      ; 5.755      ;
; -4.692 ; uart:u3|Time_wait[11]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 5.583      ;
; -4.678 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.055      ; 5.734      ;
; -4.633 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.076     ; 5.558      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.597 ; uart:u3|k[3]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.516      ;
; -4.571 ; uart:u3|uart_ad[75][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.144     ; 5.428      ;
; -4.510 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.046      ; 5.557      ;
; -4.488 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.262     ; 5.227      ;
; -4.480 ; uart:u3|uart_ad[9][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.048      ; 5.529      ;
; -4.476 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.054      ; 5.531      ;
; -4.453 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.033      ; 5.487      ;
; -4.448 ; uart:u3|uart_cnt[11]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.076     ; 5.373      ;
; -4.435 ; uart:u3|uart_ad[106][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.023      ; 5.459      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.423 ; uart:u3|k[6]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.342      ;
; -4.418 ; uart:u3|uart_cnt[13]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.076     ; 5.343      ;
; -4.414 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.069      ; 5.484      ;
; -4.410 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.139     ; 5.272      ;
; -4.398 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.119     ; 5.280      ;
; -4.395 ; uart:u3|uart_ad[32][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.002      ; 5.398      ;
; -4.393 ; uart:u3|uart_ad[106][3] ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.026      ; 5.420      ;
; -4.377 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.076     ; 5.302      ;
; -4.376 ; uart:u3|uart_ad[33][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.101     ; 5.276      ;
; -4.372 ; uart:u3|uart_ad[35][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.003      ; 5.376      ;
; -4.358 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.042      ; 5.401      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.338 ; uart:u3|uart_cnt[12]    ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 5.260      ;
; -4.334 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.078     ; 5.257      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.286 ; uart:u3|k[0]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 5.205      ;
; -4.278 ; uart:u3|uart_ad[105][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.033      ; 5.312      ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'                                                                                                ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.213 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.822      ; 1.594      ;
; -0.854 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.814      ; 1.558      ;
; -0.757 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.776      ; 1.591      ;
; -0.720 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.569      ;
; -0.718 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.961      ; 1.541      ;
; -0.665 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.503      ;
; -0.662 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.919      ; 1.267      ;
; -0.646 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.828      ; 1.526      ;
; -0.641 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.488      ;
; -0.620 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.786      ; 1.458      ;
; -0.612 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.471      ;
; -0.606 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.784      ; 1.446      ;
; -0.602 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.449      ;
; -0.601 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.774      ; 1.428      ;
; -0.598 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.426      ;
; -0.596 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.796      ; 1.444      ;
; -0.594 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.795      ; 1.441      ;
; -0.594 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.560      ;
; -0.593 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.784      ; 1.435      ;
; -0.588 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.784      ; 1.429      ;
; -0.588 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.816      ; 1.587      ;
; -0.588 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.796      ; 1.567      ;
; -0.587 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.783      ; 1.423      ;
; -0.587 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.444      ;
; -0.587 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.924      ; 1.375      ;
; -0.585 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.786      ; 1.427      ;
; -0.585 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.412      ;
; -0.582 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.416      ;
; -0.580 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.815      ; 1.577      ;
; -0.575 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.422      ;
; -0.571 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.535      ;
; -0.571 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.773      ; 1.400      ;
; -0.569 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.801      ; 1.552      ;
; -0.568 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.432      ;
; -0.568 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.792      ; 1.412      ;
; -0.567 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.841      ; 1.589      ;
; -0.566 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.404      ;
; -0.566 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.412      ;
; -0.565 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.831      ; 1.578      ;
; -0.564 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.814      ; 1.442      ;
; -0.563 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.783      ; 1.398      ;
; -0.562 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.831      ; 1.584      ;
; -0.562 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.792      ; 1.537      ;
; -0.562 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.792      ; 1.406      ;
; -0.560 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.396      ;
; -0.558 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.814      ; 1.428      ;
; -0.558 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.420      ;
; -0.558 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.796      ; 1.537      ;
; -0.557 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.800      ; 1.539      ;
; -0.556 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.829      ; 1.575      ;
; -0.556 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.531      ;
; -0.556 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.774      ; 1.382      ;
; -0.555 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.843      ; 1.580      ;
; -0.555 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.844      ; 1.582      ;
; -0.554 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.774      ; 1.381      ;
; -0.554 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.415      ;
; -0.553 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.774      ; 1.380      ;
; -0.552 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.420      ;
; -0.552 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.538      ;
; -0.552 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.528      ;
; -0.552 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.783      ; 1.393      ;
; -0.552 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.806      ; 1.417      ;
; -0.551 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.400      ;
; -0.551 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.402      ;
; -0.551 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.788      ; 1.392      ;
; -0.550 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.400      ;
; -0.549 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.394      ;
; -0.549 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.823      ; 1.429      ;
; -0.548 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.784      ; 1.390      ;
; -0.547 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.402      ;
; -0.547 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.807      ; 1.410      ;
; -0.546 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.397      ;
; -0.544 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.530      ;
; -0.544 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.805      ; 1.417      ;
; -0.544 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.840      ; 1.566      ;
; -0.542 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.830      ; 1.440      ;
; -0.542 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.398      ;
; -0.541 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.384      ;
; -0.541 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.802      ; 1.396      ;
; -0.540 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.386      ;
; -0.540 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.533      ;
; -0.539 ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.405      ;
; -0.539 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.795      ; 1.386      ;
; -0.538 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.808      ; 1.398      ;
; -0.536 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.825      ; 1.413      ;
; -0.536 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.813      ; 1.414      ;
; -0.535 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.386      ;
; -0.533 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.795      ; 1.384      ;
; -0.531 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.801      ; 1.388      ;
; -0.531 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.366      ;
; -0.530 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.807      ; 1.389      ;
; -0.530 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.813      ; 1.399      ;
; -0.529 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.844      ; 1.431      ;
; -0.528 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.792      ; 1.377      ;
; -0.528 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.816      ; 1.402      ;
; -0.528 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.931      ; 1.314      ;
; -0.526 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.383      ;
; -0.525 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.788      ; 1.371      ;
; -0.524 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.797      ; 1.379      ;
; -0.523 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.792      ; 1.371      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.607 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.154      ; 4.040      ;
; -0.337 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.147      ; 4.303      ;
; -0.224 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 4.147      ; 4.416      ;
; -0.059 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.147      ; 4.081      ;
; 0.052  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.147      ; 4.192      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.079  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 4.154      ; 4.226      ;
; 0.451  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.483  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.777      ;
; 0.528  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 0.823      ;
; 0.759  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.054      ;
; 0.760  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.055      ;
; 0.760  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.054      ;
; 0.761  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.056      ;
; 0.761  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.055      ;
; 0.762  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.057      ;
; 0.762  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.056      ;
; 0.763  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.058      ;
; 0.763  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.058      ;
; 0.763  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.764  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.764  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.059      ;
; 0.764  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.058      ;
; 0.765  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.059      ;
; 0.777  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.071      ;
; 0.780  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.074      ;
; 0.784  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.079      ;
; 0.785  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.079      ;
; 0.789  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.083      ;
; 0.794  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.088      ;
; 0.802  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.096      ;
; 0.809  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.103      ;
; 0.810  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.104      ;
; 0.812  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.106      ;
; 0.813  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.107      ;
; 0.829  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.123      ;
; 0.851  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.146      ;
; 0.854  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.148      ;
; 0.926  ; uart:u3|uart_ad[108][2]     ; uart:u3|txdata[2]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.361      ; 1.519      ;
; 0.942  ; uart:u3|wrsig               ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.235      ;
; 1.025  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.390      ; 1.647      ;
; 1.052  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.346      ;
; 1.053  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.347      ;
; 1.053  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.347      ;
; 1.114  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.409      ;
; 1.114  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.409      ;
; 1.115  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.083      ; 1.410      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.463 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.096      ; 0.663      ;
; -0.463 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.096      ; 0.663      ;
; -0.463 ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.096      ; 0.663      ;
; -0.463 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.096      ; 0.663      ;
; -0.461 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.094      ; 0.663      ;
; -0.460 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.093      ; 0.663      ;
; -0.459 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.092      ; 0.663      ;
; -0.459 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.092      ; 0.663      ;
; -0.458 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.091      ; 0.663      ;
; -0.451 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.084      ; 0.663      ;
; -0.451 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.084      ; 0.663      ;
; -0.451 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.084      ; 0.663      ;
; -0.450 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.083      ; 0.663      ;
; -0.450 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.083      ; 0.663      ;
; -0.449 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.082      ; 0.663      ;
; -0.448 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 0.663      ;
; -0.448 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 0.663      ;
; -0.448 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 0.663      ;
; -0.442 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.075      ; 0.663      ;
; -0.439 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.072      ; 0.663      ;
; -0.438 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.071      ; 0.663      ;
; -0.438 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.071      ; 0.663      ;
; -0.431 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.064      ; 0.663      ;
; -0.430 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.063      ; 0.663      ;
; -0.427 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.060      ; 0.663      ;
; -0.423 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.056      ; 0.663      ;
; -0.421 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.054      ; 0.663      ;
; -0.421 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.054      ; 0.663      ;
; -0.417 ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.050      ; 0.663      ;
; -0.410 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.043      ; 0.663      ;
; -0.410 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.043      ; 0.663      ;
; -0.409 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.042      ; 0.663      ;
; -0.408 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.041      ; 0.663      ;
; -0.402 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.051      ; 0.679      ;
; -0.302 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.437      ; 1.165      ;
; -0.253 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.357      ; 1.134      ;
; -0.065 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.191      ; 1.156      ;
; -0.058 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.192      ; 1.164      ;
; -0.048 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.217      ; 1.199      ;
; -0.046 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.230      ; 1.214      ;
; -0.042 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.220      ; 1.208      ;
; -0.030 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.204      ; 1.204      ;
; -0.025 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.239      ; 1.244      ;
; -0.024 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.204      ; 1.210      ;
; 0.058  ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.197      ; 1.285      ;
; 0.109  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.084      ; 1.223      ;
; 0.110  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.082      ; 1.222      ;
; 0.118  ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.236      ; 1.384      ;
; 0.119  ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.217      ; 1.366      ;
; 0.121  ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.219      ; 1.370      ;
; 0.129  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.228      ; 1.387      ;
; 0.131  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.080      ; 1.241      ;
; 0.151  ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.092      ; 1.273      ;
; 0.153  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.092      ; 1.275      ;
; 0.155  ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.051      ; 1.236      ;
; 0.156  ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.202      ; 1.388      ;
; 0.160  ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.085      ; 1.275      ;
; 0.166  ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 1.277      ;
; 0.167  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.096      ; 1.293      ;
; 0.172  ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.111      ; 1.313      ;
; 0.178  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.084      ; 1.292      ;
; 0.181  ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.097      ; 1.308      ;
; 0.181  ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.110      ; 1.321      ;
; 0.184  ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.091      ; 1.305      ;
; 0.185  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.070      ; 1.285      ;
; 0.185  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.094      ; 1.309      ;
; 0.187  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 1.298      ;
; 0.190  ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.062      ; 1.282      ;
; 0.193  ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.062      ; 1.285      ;
; 0.195  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.094      ; 1.319      ;
; 0.196  ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.052      ; 1.278      ;
; 0.197  ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.053      ; 1.280      ;
; 0.199  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.083      ; 1.312      ;
; 0.201  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.070      ; 1.301      ;
; 0.201  ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.073      ; 1.304      ;
; 0.202  ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.095      ; 1.327      ;
; 0.202  ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.070      ; 1.302      ;
; 0.202  ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.101      ; 1.333      ;
; 0.203  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.043      ; 1.276      ;
; 0.204  ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.052      ; 1.286      ;
; 0.205  ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.088      ; 1.323      ;
; 0.205  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.094      ; 1.329      ;
; 0.205  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.082      ; 1.317      ;
; 0.206  ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.114      ; 1.350      ;
; 0.206  ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.051      ; 1.287      ;
; 0.206  ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.044      ; 1.280      ;
; 0.207  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.060      ; 1.297      ;
; 0.208  ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.065      ; 1.303      ;
; 0.212  ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.059      ; 1.301      ;
; 0.212  ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.076      ; 1.318      ;
; 0.213  ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.073      ; 1.316      ;
; 0.214  ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.056      ; 1.300      ;
; 0.215  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.062      ; 1.307      ;
; 0.216  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.061      ; 1.307      ;
; 0.216  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.081      ; 1.327      ;
; 0.218  ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.061      ; 1.309      ;
; 0.218  ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.085      ; 1.333      ;
; 0.219  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.063      ; 1.312      ;
; 0.219  ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.077      ; 1.326      ;
; 0.220  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.063      ; 1.313      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.205 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.958      ; 3.666      ;
; 0.450 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.746      ;
; 0.451 ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.462 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.758      ;
; 0.493 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.958      ; 3.454      ;
; 0.498 ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; volt_cal:u2|ch1_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; volt_cal:u2|ch1_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; volt_cal:u2|ch2_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.793      ;
; 0.499 ; volt_cal:u2|ch7_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; volt_cal:u2|ch5_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; volt_cal:u2|ch4_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; volt_cal:u2|ch4_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; volt_cal:u2|ch3_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; volt_cal:u2|ch1_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.794      ;
; 0.500 ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch7_data_reg[26]                                                                            ; volt_cal:u2|ch7_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch7_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch1_data_reg[19]                                                                            ; volt_cal:u2|ch1_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; volt_cal:u2|ch8_data_reg[26]                                                                            ; volt_cal:u2|ch8_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch7_vol[4]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch7_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch5_data_reg[19]                                                                            ; volt_cal:u2|ch5_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch5_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch8_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; volt_cal:u2|ch8_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch7_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch6_data_reg[22]                                                                            ; volt_cal:u2|ch6_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; volt_cal:u2|ch1_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.797      ;
; 0.514 ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.809      ;
; 0.515 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.811      ;
; 0.515 ; volt_cal:u2|bcd:bcd7_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.810      ;
; 0.516 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.811      ;
; 0.516 ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.811      ;
; 0.517 ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.812      ;
; 0.524 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; ad7606:u1|state.READ_CH8                                                                                ; ad7606:u1|state.READ_DONE                                                                               ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.820      ;
; 0.526 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.821      ;
; 0.526 ; ad7606:u1|ad_ch1[9]                                                                                     ; volt_cal:u2|ch1_reg[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.821      ;
; 0.527 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.528 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.823      ;
; 0.530 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.825      ;
; 0.531 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.826      ;
; 0.533 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.828      ;
; 0.533 ; ad7606:u1|state.READ_CH4                                                                                ; ad7606:u1|state.READ_CH5                                                                                ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.828      ;
; 0.538 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.833      ;
; 0.539 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.835      ;
; 0.539 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.834      ;
; 0.539 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.834      ;
; 0.544 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.839      ;
; 0.544 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.545 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.840      ;
; 0.545 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.841      ;
; 0.546 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.841      ;
; 0.546 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.841      ;
; 0.546 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.841      ;
; 0.546 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.841      ;
; 0.549 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.843      ;
; 0.550 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.845      ;
; 0.550 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.845      ;
; 0.550 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.845      ;
; 0.550 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.551 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.846      ;
; 0.553 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.847      ;
; 0.554 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.849      ;
; 0.557 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.852      ;
; 0.561 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.084      ; 0.857      ;
; 0.563 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.858      ;
; 0.563 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.858      ;
; 0.565 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.860      ;
; 0.568 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.863      ;
; 0.570 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.865      ;
; 0.571 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.865      ;
; 0.575 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.870      ;
; 0.576 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.871      ;
; 0.577 ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[8]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.871      ;
; 0.577 ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.871      ;
; 0.577 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.083      ; 0.872      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][2]    ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][3]   ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][2]|datac   ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][1]   ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac  ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][1]|datad   ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][0]|datad  ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][0]|datad   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][0]|datad   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][0]   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][3]   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][1]   ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][2]|datad  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][3]|datad  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][0]|datad  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][3]|datad  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][0]|datad  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datad   ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][2]|datad   ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][0]|datad   ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][3]|datad   ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][0]  ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][0]  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][1]|datad ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][2]|datad ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][3]|datad ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[37][0]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][0]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][0]|datad   ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][1]|datad   ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][3]|datad   ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][1]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][2]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][0]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datad  ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][2]|datad   ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][2]|datad ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][1]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][1]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][0]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][0]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][2]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][3]|datad  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][3]   ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][1]|datad ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][1]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][3]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][1]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][1]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][1]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][0]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[94][0]|datad  ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][2]   ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][2]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][0]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][2]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][1]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][2]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][2]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][3]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][1]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][2]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][3]|datad  ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][3]   ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][3]|datad ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][3]|datad ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][0]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][1]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][0]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][1]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][3]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][0]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][1]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][2]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][3]   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][1]|datad ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][2]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][3]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][3]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][1]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][2]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][1]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[74][2]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][0]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][1]|datad   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][3]|datad   ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[80][1]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[88][2]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][0]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][1]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][3]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[94][1]|datad  ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[94][2]|datad  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][0]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][0]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][2]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][1]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][2]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][3]|datad ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][0]|datad  ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 5.172 ; 5.417 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 5.694 ; 5.765 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 5.312 ; 5.276 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 4.599 ; 4.663 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 5.008 ; 5.165 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 5.469 ; 5.557 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 5.348 ; 5.511 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.515 ; 5.476 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 4.973 ; 4.984 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 4.558 ; 4.632 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 5.424 ; 5.447 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 5.260 ; 5.336 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 4.558 ; 4.615 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 4.915 ; 4.995 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.694 ; 5.765 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.407 ; 5.468 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 4.613 ; 4.714 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.721 ; 4.747 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 4.454 ; 4.668 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -2.853 ; -3.140 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -1.632 ; -1.918 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -3.240 ; -3.353 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -2.040 ; -2.321 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -3.283 ; -3.488 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -2.688 ; -2.925 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -3.616 ; -3.823 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -1.821 ; -2.053 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -2.825 ; -2.956 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -2.658 ; -2.865 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -2.611 ; -2.797 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -1.632 ; -1.918 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -2.290 ; -2.470 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -3.601 ; -3.742 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -3.328 ; -3.526 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -2.997 ; -3.196 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -3.344 ; -3.519 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -2.740 ; -2.866 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -0.935 ; -1.343 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; ad_convstab ; clk                      ; 9.741  ; 9.301  ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.886  ; 8.613  ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 9.068  ; 8.738  ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.962 ; 10.553 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 11.954 ; 11.521 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; ad_convstab ; clk                      ; 9.393  ; 8.964  ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.578  ; 8.308  ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 8.753  ; 8.428  ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.571 ; 10.171 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 11.485 ; 11.062 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+-----------+-----------------+--------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name               ; Note ;
+-----------+-----------------+--------------------------+------+
; 38.58 MHz ; 38.58 MHz       ; clk                      ;      ;
; 137.7 MHz ; 137.7 MHz       ; uart:u3|clkdiv:u0|clkout ;      ;
+-----------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -24.919 ; -5333.911     ;
; uart:u3|clkdiv:u0|clkout ; -6.262  ; -192.856      ;
; uart:u3|uart_stat.000    ; -1.124  ; -63.076       ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.574 ; -9.362        ;
; uart:u3|uart_stat.000    ; -0.468 ; -16.716       ;
; clk                      ; 0.338  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.310  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -24.919 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.389     ; 25.532     ;
; -24.793 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.389     ; 25.406     ;
; -24.754 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.389     ; 25.367     ;
; -24.575 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 25.191     ;
; -24.449 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 25.065     ;
; -24.410 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 25.026     ;
; -24.393 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.389     ; 25.006     ;
; -24.364 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.974     ;
; -24.360 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.982     ;
; -24.270 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.880     ;
; -24.267 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.880     ;
; -24.247 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.869     ;
; -24.238 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.848     ;
; -24.234 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.856     ;
; -24.228 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.841     ;
; -24.203 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.817     ;
; -24.186 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.799     ;
; -24.153 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.405     ; 24.750     ;
; -24.077 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.691     ;
; -24.066 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.680     ;
; -24.049 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.665     ;
; -24.040 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.405     ; 24.637     ;
; -24.027 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.405     ; 24.624     ;
; -23.982 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.584     ;
; -23.923 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.539     ;
; -23.918 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.531     ;
; -23.884 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.500     ;
; -23.884 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.500     ;
; -23.871 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.481     ;
; -23.859 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.783     ;
; -23.858 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.385     ; 24.475     ;
; -23.856 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.458     ;
; -23.819 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 24.421     ;
; -23.804 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.426     ;
; -23.792 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.405     ;
; -23.785 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.690     ;
; -23.777 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.387     ;
; -23.753 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.366     ;
; -23.745 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.355     ;
; -23.733 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.657     ;
; -23.699 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.321     ;
; -23.694 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.618     ;
; -23.691 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.313     ;
; -23.682 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.292     ;
; -23.678 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.300     ;
; -23.660 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.273     ;
; -23.659 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.564     ;
; -23.652 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.266     ;
; -23.625 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.241     ;
; -23.620 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.525     ;
; -23.603 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 24.534     ;
; -23.582 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.192     ;
; -23.548 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.453     ;
; -23.546 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.160     ;
; -23.535 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.148     ;
; -23.533 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.155     ;
; -23.526 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.140     ;
; -23.523 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.390     ; 24.135     ;
; -23.516 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.129     ;
; -23.515 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 24.129     ;
; -23.504 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.120     ;
; -23.491 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.405     ; 24.088     ;
; -23.490 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 24.421     ;
; -23.488 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.098     ;
; -23.480 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.096     ;
; -23.477 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 24.408     ;
; -23.456 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.392     ; 24.066     ;
; -23.455 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.389     ; 24.068     ;
; -23.422 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.327     ;
; -23.420 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.042     ;
; -23.407 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 24.029     ;
; -23.398 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.405     ; 23.995     ;
; -23.397 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.390     ; 24.009     ;
; -23.392 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 24.008     ;
; -23.383 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.097     ; 24.288     ;
; -23.378 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 23.994     ;
; -23.358 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.970     ;
; -23.358 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.386     ; 23.974     ;
; -23.339 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.386     ; 23.955     ;
; -23.337 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.949     ;
; -23.332 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.385     ; 23.949     ;
; -23.325 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.249     ;
; -23.312 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.924     ;
; -23.307 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.919     ;
; -23.299 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 23.901     ;
; -23.289 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.901     ;
; -23.289 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.405     ; 23.886     ;
; -23.285 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.405     ; 23.882     ;
; -23.272 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.405     ; 23.869     ;
; -23.262 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.386     ; 23.878     ;
; -23.254 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.380     ; 23.876     ;
; -23.248 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.380     ; 23.870     ;
; -23.220 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.390     ; 23.832     ;
; -23.200 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 24.126     ;
; -23.199 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.123     ;
; -23.189 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.392     ; 23.799     ;
; -23.186 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 23.808     ;
; -23.185 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.389     ; 23.798     ;
; -23.182 ; volt_cal:u2|bcd:bcd7_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.093     ; 24.091     ;
; -23.168 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 24.092     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                  ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.262 ; uart:u3|k[1]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 7.193      ;
; -6.180 ; uart:u3|k[5]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 7.111      ;
; -6.029 ; uart:u3|k[1]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.961      ;
; -5.977 ; uart:u3|k[4]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.908      ;
; -5.945 ; uart:u3|k[5]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.877      ;
; -5.943 ; uart:u3|k[4]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.873      ;
; -5.921 ; uart:u3|k[6]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.852      ;
; -5.881 ; uart:u3|k[2]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.812      ;
; -5.874 ; uart:u3|k[4]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 6.803      ;
; -5.742 ; uart:u3|k[4]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.674      ;
; -5.692 ; uart:u3|k[1]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 6.621      ;
; -5.691 ; uart:u3|k[2]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.623      ;
; -5.652 ; uart:u3|k[2]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 6.581      ;
; -5.651 ; uart:u3|k[2]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.581      ;
; -5.453 ; uart:u3|k[1]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.383      ;
; -5.419 ; uart:u3|k[6]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.351      ;
; -5.352 ; uart:u3|k[5]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 6.281      ;
; -5.292 ; uart:u3|k[3]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.222      ;
; -5.196 ; uart:u3|k[3]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 6.125      ;
; -5.170 ; uart:u3|Time_wait[2]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 6.073      ;
; -5.144 ; uart:u3|Time_wait[7]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 6.047      ;
; -5.039 ; uart:u3|Time_wait[13]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.942      ;
; -5.004 ; uart:u3|k[3]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.935      ;
; -4.968 ; uart:u3|k[6]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.073     ; 5.897      ;
; -4.961 ; uart:u3|Time_wait[6]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.864      ;
; -4.956 ; uart:u3|k[5]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 5.886      ;
; -4.937 ; uart:u3|Time_wait[8]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.840      ;
; -4.884 ; uart:u3|Time_wait[1]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.787      ;
; -4.882 ; uart:u3|Time_wait[5]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.785      ;
; -4.837 ; uart:u3|Time_wait[12]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.740      ;
; -4.836 ; uart:u3|Time_wait[0]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.739      ;
; -4.830 ; uart:u3|Time_wait[4]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.733      ;
; -4.736 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.029      ; 5.767      ;
; -4.731 ; uart:u3|Time_wait[15]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.634      ;
; -4.709 ; uart:u3|Time_wait[9]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.612      ;
; -4.691 ; uart:u3|k[3]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 5.623      ;
; -4.656 ; uart:u3|Time_wait[3]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.559      ;
; -4.553 ; uart:u3|Time_wait[10]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.456      ;
; -4.551 ; uart:u3|Time_wait[14]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.454      ;
; -4.469 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.039      ; 5.510      ;
; -4.463 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.028      ; 5.493      ;
; -4.459 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.140     ; 5.321      ;
; -4.458 ; uart:u3|Time_wait[11]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 5.361      ;
; -4.342 ; uart:u3|uart_ad[75][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.138     ; 5.206      ;
; -4.288 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.067     ; 5.223      ;
; -4.270 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.032      ; 5.304      ;
; -4.234 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.027      ; 5.263      ;
; -4.230 ; uart:u3|uart_ad[9][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.038      ; 5.270      ;
; -4.228 ; uart:u3|uart_ad[106][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.021      ; 5.251      ;
; -4.227 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.253     ; 4.976      ;
; -4.220 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.038      ; 5.260      ;
; -4.183 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.140     ; 5.045      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.181 ; uart:u3|k[3]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.109      ;
; -4.168 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.118     ; 5.052      ;
; -4.154 ; uart:u3|uart_ad[33][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.098     ; 5.058      ;
; -4.153 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.052      ; 5.207      ;
; -4.149 ; uart:u3|uart_ad[106][3] ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.024      ; 5.175      ;
; -4.134 ; uart:u3|uart_ad[32][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.001      ; 5.137      ;
; -4.131 ; uart:u3|uart_ad[35][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.007      ; 5.140      ;
; -4.129 ; uart:u3|uart_cnt[11]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.067     ; 5.064      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.128 ; uart:u3|k[6]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 5.056      ;
; -4.108 ; uart:u3|uart_cnt[13]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.067     ; 5.043      ;
; -4.107 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.033      ; 5.142      ;
; -4.065 ; uart:u3|uart_ad[5][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.032      ; 5.099      ;
; -4.058 ; uart:u3|uart_ad[105][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.027      ; 5.087      ;
; -4.050 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.068     ; 4.984      ;
; -4.042 ; uart:u3|uart_ad[63][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.011     ; 5.033      ;
; -4.016 ; uart:u3|uart_ad[52][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.012      ; 5.030      ;
; -4.012 ; uart:u3|uart_ad[9][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.035      ; 5.049      ;
; -4.002 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.069     ; 4.935      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -4.000 ; uart:u3|k[0]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 4.928      ;
; -3.989 ; uart:u3|uart_cnt[12]    ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 4.920      ;
; -3.989 ; uart:u3|uart_cnt[12]    ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 4.920      ;
; -3.989 ; uart:u3|uart_cnt[12]    ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 4.920      ;
; -3.989 ; uart:u3|uart_cnt[12]    ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 4.920      ;
; -3.989 ; uart:u3|uart_cnt[12]    ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 4.920      ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.124 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.785      ; 1.522      ;
; -0.767 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.779      ; 1.484      ;
; -0.644 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.747      ; 1.519      ;
; -0.620 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.925      ; 1.491      ;
; -0.610 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.762      ; 1.494      ;
; -0.584 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.883      ; 1.214      ;
; -0.553 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.757      ; 1.433      ;
; -0.533 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.448      ;
; -0.531 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.765      ; 1.419      ;
; -0.510 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.754      ; 1.386      ;
; -0.504 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.397      ;
; -0.501 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.760      ; 1.383      ;
; -0.500 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.762      ; 1.385      ;
; -0.499 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.776      ; 1.516      ;
; -0.494 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.762      ; 1.386      ;
; -0.493 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.754      ; 1.486      ;
; -0.492 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.506      ;
; -0.491 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.379      ;
; -0.489 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.751      ; 1.366      ;
; -0.488 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.755      ; 1.370      ;
; -0.488 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.751      ; 1.363      ;
; -0.488 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.490      ;
; -0.486 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.751      ; 1.361      ;
; -0.484 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.756      ; 1.366      ;
; -0.484 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.749      ; 1.356      ;
; -0.484 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.885      ; 1.321      ;
; -0.481 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.759      ; 1.367      ;
; -0.479 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.753      ; 1.365      ;
; -0.475 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.759      ; 1.358      ;
; -0.475 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.802      ; 1.516      ;
; -0.473 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.795      ; 1.507      ;
; -0.473 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.358      ;
; -0.470 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.771      ; 1.372      ;
; -0.469 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.366      ;
; -0.468 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.773      ; 1.367      ;
; -0.468 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.757      ; 1.348      ;
; -0.468 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.795      ; 1.512      ;
; -0.468 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.745      ; 1.339      ;
; -0.467 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.511      ;
; -0.466 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.803      ; 1.509      ;
; -0.465 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.793      ; 1.505      ;
; -0.465 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.754      ; 1.458      ;
; -0.464 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.474      ;
; -0.463 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.465      ;
; -0.462 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.772      ; 1.361      ;
; -0.461 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.753      ; 1.336      ;
; -0.460 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.756      ; 1.340      ;
; -0.460 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.462      ;
; -0.460 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.755      ; 1.339      ;
; -0.458 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.367      ;
; -0.458 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.766      ; 1.346      ;
; -0.458 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.748      ; 1.337      ;
; -0.457 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.777      ; 1.368      ;
; -0.457 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.800      ; 1.497      ;
; -0.456 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.352      ;
; -0.455 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.341      ;
; -0.455 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.765      ; 1.347      ;
; -0.455 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.459      ;
; -0.453 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.343      ;
; -0.452 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.767      ; 1.460      ;
; -0.451 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.769      ; 1.460      ;
; -0.451 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.745      ; 1.318      ;
; -0.451 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.338      ;
; -0.450 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.337      ;
; -0.450 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.794      ; 1.381      ;
; -0.450 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.771      ; 1.344      ;
; -0.450 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.754      ; 1.332      ;
; -0.449 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.772      ; 1.461      ;
; -0.449 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.342      ;
; -0.448 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.338      ;
; -0.448 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.333      ;
; -0.447 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.772      ; 1.348      ;
; -0.445 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.773      ; 1.353      ;
; -0.443 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.764      ; 1.334      ;
; -0.441 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.772      ; 1.454      ;
; -0.441 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.788      ; 1.352      ;
; -0.440 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.772      ; 1.334      ;
; -0.439 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.804      ; 1.371      ;
; -0.439 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.750      ; 1.313      ;
; -0.439 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.322      ;
; -0.438 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.754      ; 1.319      ;
; -0.438 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.771      ; 1.456      ;
; -0.437 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.760      ; 1.323      ;
; -0.437 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.331      ;
; -0.437 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.775      ; 1.349      ;
; -0.436 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.770      ; 1.328      ;
; -0.436 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.750      ; 1.310      ;
; -0.435 ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.771      ; 1.339      ;
; -0.435 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.769      ; 1.330      ;
; -0.435 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.321      ;
; -0.433 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.776      ; 1.337      ;
; -0.432 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.763      ; 1.321      ;
; -0.431 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.776      ; 1.342      ;
; -0.429 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.759      ; 1.316      ;
; -0.428 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.336      ;
; -0.426 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.761      ; 1.315      ;
; -0.426 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.756      ; 1.310      ;
; -0.425 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.782      ; 1.337      ;
; -0.423 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.887      ; 1.252      ;
; -0.422 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.747      ; 1.295      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.574 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.830      ; 3.711      ;
; -0.142 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.822      ; 4.135      ;
; -0.137 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.822      ; 3.640      ;
; -0.036 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 3.822      ; 4.241      ;
; -0.022 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.822      ; 3.755      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.195  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 3.830      ; 3.980      ;
; 0.400  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.669      ;
; 0.448  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.716      ;
; 0.492  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.760      ;
; 0.702  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.970      ;
; 0.704  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.973      ;
; 0.705  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.974      ;
; 0.706  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.975      ;
; 0.707  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.976      ;
; 0.708  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.977      ;
; 0.708  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.977      ;
; 0.709  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.978      ;
; 0.709  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.978      ;
; 0.710  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.979      ;
; 0.711  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.980      ;
; 0.711  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.980      ;
; 0.712  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.980      ;
; 0.720  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 0.988      ;
; 0.727  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 0.996      ;
; 0.732  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.001      ;
; 0.732  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.001      ;
; 0.737  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.005      ;
; 0.745  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.014      ;
; 0.751  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.020      ;
; 0.752  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.021      ;
; 0.755  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.024      ;
; 0.755  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.024      ;
; 0.774  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.043      ;
; 0.799  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.067      ;
; 0.801  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.069      ;
; 0.814  ; uart:u3|uart_ad[108][2]     ; uart:u3|txdata[2]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.329      ; 1.358      ;
; 0.843  ; uart:u3|wrsig               ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.070      ; 1.108      ;
; 0.906  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.352      ; 1.473      ;
; 0.942  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.210      ;
; 0.943  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.211      ;
; 0.962  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.073      ; 1.230      ;
; 1.025  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.294      ;
; 1.025  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.294      ;
; 1.025  ; uart:u3|k[0]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.074      ; 1.294      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                  ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.468 ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.035      ; 0.597      ;
; -0.465 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.032      ; 0.597      ;
; -0.464 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.031      ; 0.597      ;
; -0.463 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.030      ; 0.597      ;
; -0.463 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.030      ; 0.597      ;
; -0.461 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.028      ; 0.597      ;
; -0.460 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 0.597      ;
; -0.460 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 0.597      ;
; -0.459 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.026      ; 0.597      ;
; -0.458 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.025      ; 0.597      ;
; -0.457 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 0.597      ;
; -0.457 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 0.597      ;
; -0.457 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 0.597      ;
; -0.456 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.023      ; 0.597      ;
; -0.455 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.022      ; 0.597      ;
; -0.454 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.021      ; 0.597      ;
; -0.454 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.021      ; 0.597      ;
; -0.454 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.021      ; 0.597      ;
; -0.450 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.017      ; 0.597      ;
; -0.449 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.016      ; 0.597      ;
; -0.447 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.014      ; 0.597      ;
; -0.446 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.013      ; 0.597      ;
; -0.443 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.010      ; 0.597      ;
; -0.437 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.004      ; 0.597      ;
; -0.436 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.003      ; 0.597      ;
; -0.433 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 0.597      ;
; -0.432 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.999      ; 0.597      ;
; -0.432 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.999      ; 0.597      ;
; -0.430 ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.997      ; 0.597      ;
; -0.427 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.994      ; 0.597      ;
; -0.426 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.993      ; 0.597      ;
; -0.425 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.992      ; 0.597      ;
; -0.423 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.990      ; 0.597      ;
; -0.413 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.997      ; 0.614      ;
; -0.348 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.359      ; 1.041      ;
; -0.303 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.284      ; 1.011      ;
; -0.130 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.131      ; 1.031      ;
; -0.123 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.132      ; 1.039      ;
; -0.113 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.166      ; 1.083      ;
; -0.111 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.153      ; 1.072      ;
; -0.101 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.149      ; 1.078      ;
; -0.091 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.178      ; 1.117      ;
; -0.087 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.135      ; 1.078      ;
; -0.084 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.137      ; 1.083      ;
; -0.011 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.133      ; 1.152      ;
; 0.026  ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.174      ; 1.230      ;
; 0.045  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.023      ; 1.098      ;
; 0.047  ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.146      ; 1.223      ;
; 0.048  ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.149      ; 1.227      ;
; 0.050  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.164      ; 1.244      ;
; 0.059  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.022      ; 1.111      ;
; 0.069  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.026      ; 1.125      ;
; 0.071  ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.136      ; 1.237      ;
; 0.079  ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.032      ; 1.141      ;
; 0.088  ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.025      ; 1.143      ;
; 0.089  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.032      ; 1.151      ;
; 0.098  ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.021      ; 1.149      ;
; 0.099  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.035      ; 1.164      ;
; 0.104  ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.134      ;
; 0.106  ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.046      ; 1.182      ;
; 0.107  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.024      ; 1.161      ;
; 0.108  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.013      ; 1.151      ;
; 0.108  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 1.165      ;
; 0.111  ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.046      ; 1.187      ;
; 0.114  ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.008      ; 1.152      ;
; 0.115  ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.030      ; 1.175      ;
; 0.116  ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.010      ; 1.156      ;
; 0.119  ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.149      ;
; 0.120  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.033      ; 1.183      ;
; 0.120  ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.031      ; 1.181      ;
; 0.121  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.007      ; 1.158      ;
; 0.121  ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.015      ; 1.166      ;
; 0.121  ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.151      ;
; 0.122  ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.152      ;
; 0.124  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.022      ; 1.176      ;
; 0.124  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.990      ; 1.144      ;
; 0.124  ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.041      ; 1.195      ;
; 0.126  ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.015      ; 1.171      ;
; 0.126  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.028      ; 1.184      ;
; 0.127  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.014      ; 1.171      ;
; 0.130  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 1.187      ;
; 0.130  ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.998      ; 1.158      ;
; 0.130  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.009      ; 1.169      ;
; 0.131  ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.009      ; 1.170      ;
; 0.131  ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.029      ; 1.190      ;
; 0.131  ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.991      ; 1.152      ;
; 0.132  ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.028      ; 1.190      ;
; 0.133  ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.049      ; 1.212      ;
; 0.133  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.027      ; 1.190      ;
; 0.134  ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.004      ; 1.168      ;
; 0.134  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.033      ; 1.197      ;
; 0.134  ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.000      ; 1.164      ;
; 0.135  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.008      ; 1.173      ;
; 0.136  ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.008      ; 1.174      ;
; 0.137  ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.014      ; 1.181      ;
; 0.137  ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.017      ; 1.184      ;
; 0.137  ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.017      ; 1.184      ;
; 0.140  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.006      ; 1.176      ;
; 0.141  ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.039      ; 1.210      ;
; 0.141  ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 1.015      ; 1.186      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.338 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.701      ; 3.504      ;
; 0.399 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399 ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.669      ;
; 0.400 ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.414 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.684      ;
; 0.422 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.701      ; 3.088      ;
; 0.467 ; volt_cal:u2|ch1_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; volt_cal:u2|ch1_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; volt_cal:u2|ch2_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.737      ;
; 0.468 ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; volt_cal:u2|ch4_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; volt_cal:u2|ch7_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch7_vol[4]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; volt_cal:u2|ch7_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; volt_cal:u2|ch5_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch4_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch7_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch3_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch1_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch7_data_reg[26]                                                                            ; volt_cal:u2|ch7_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.740      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.740      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[19]                                                                            ; volt_cal:u2|ch5_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch8_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.740      ;
; 0.470 ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch1_data_reg[19]                                                                            ; volt_cal:u2|ch1_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch8_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.740      ;
; 0.470 ; volt_cal:u2|ch8_data_reg[26]                                                                            ; volt_cal:u2|ch8_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch7_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch5_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; volt_cal:u2|ch6_data_reg[22]                                                                            ; volt_cal:u2|ch6_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.741      ;
; 0.472 ; volt_cal:u2|ch1_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.741      ;
; 0.473 ; volt_cal:u2|bcd:bcd7_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.743      ;
; 0.475 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.745      ;
; 0.477 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.747      ;
; 0.481 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.750      ;
; 0.482 ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.752      ;
; 0.482 ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.752      ;
; 0.484 ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.754      ;
; 0.484 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.753      ;
; 0.486 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.755      ;
; 0.489 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.759      ;
; 0.490 ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.760      ;
; 0.490 ; ad7606:u1|state.READ_CH8                                                                                ; ad7606:u1|state.READ_DONE                                                                               ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.760      ;
; 0.492 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; ad7606:u1|ad_ch1[9]                                                                                     ; volt_cal:u2|ch1_reg[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.495 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.765      ;
; 0.496 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.766      ;
; 0.497 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.766      ;
; 0.498 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.767      ;
; 0.498 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.767      ;
; 0.498 ; ad7606:u1|state.READ_CH4                                                                                ; ad7606:u1|state.READ_CH5                                                                                ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.768      ;
; 0.500 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.770      ;
; 0.500 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.770      ;
; 0.501 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.771      ;
; 0.501 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.770      ;
; 0.503 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.772      ;
; 0.504 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.773      ;
; 0.504 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.773      ;
; 0.505 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.775      ;
; 0.506 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.775      ;
; 0.506 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.775      ;
; 0.506 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.775      ;
; 0.506 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.775      ;
; 0.506 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.775      ;
; 0.507 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.777      ;
; 0.507 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.776      ;
; 0.510 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.780      ;
; 0.521 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.790      ;
; 0.522 ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.792      ;
; 0.525 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.795      ;
; 0.526 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.795      ;
; 0.527 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.796      ;
; 0.528 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.797      ;
; 0.528 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.797      ;
; 0.528 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.797      ;
; 0.528 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.797      ;
; 0.530 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.799      ;
; 0.530 ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.075      ; 0.800      ;
; 0.534 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.803      ;
; 0.537 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.806      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][1]   ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][3]   ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][2]    ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][2]   ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][2]|datac   ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][1]   ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][3]   ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][0]|datad  ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][3]|datad  ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][0]|datad  ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][0]|datad  ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][0]   ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][2]|datad  ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][3]|datad  ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][1]|datad  ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[50][2]|datad  ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][0]|datad  ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][0]  ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][3]   ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][0]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][2]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][2]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][3]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][1]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][3]|datad  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][0]  ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][3]   ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][2]|datad ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][3]|datad ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][0]|datad  ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][1]|datad  ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][2]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][1]|datad ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][2]|datad ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][1]|datad ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][1]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[37][0]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][0]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][3]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][0]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][0]|datad   ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][0]|datad  ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][0]|datad   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][1]|datad  ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][0]|datad   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][2]|datad  ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][3]|datad  ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][1]|datad   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][0]   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][3]   ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][1]|datad  ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][2]|datad  ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][0]|datad  ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datad   ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[8][2]|datad   ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][1]|datad  ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datad  ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][0]   ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][0]   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][3]|datad  ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][2]|datad   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][3]|datad   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][2]   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][2]   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][3]   ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][3]|datad ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[108][1]|datad ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][1]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][2]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][1]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][2]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[38][2]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][1]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][0]|datad   ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][1]|datad   ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][1]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[66][0]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][0]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][1]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][1]|datac  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[94][0]|datad  ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][1]   ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][2]   ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][2]   ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][1]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][0]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][3]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][3]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][3]|datad   ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][0]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][3]|datad  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][3]|datac  ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][0]   ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][0]|datad ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][0]|datad ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][2]|datad ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][2]|datad  ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[24][1]|datad  ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][2]|datad  ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 4.696 ; 4.801 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 5.344 ; 5.032 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 4.957 ; 4.602 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 4.262 ; 4.066 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 4.664 ; 4.496 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 5.100 ; 4.863 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 4.952 ; 4.844 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.152 ; 4.789 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 4.628 ; 4.336 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 4.215 ; 4.036 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 5.058 ; 4.757 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 4.909 ; 4.661 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 4.231 ; 4.012 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 4.584 ; 4.348 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.344 ; 5.032 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.052 ; 4.781 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 4.289 ; 4.097 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.385 ; 4.129 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 4.172 ; 4.019 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -2.603 ; -2.698 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -1.458 ; -1.591 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -3.002 ; -2.885 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -1.832 ; -1.974 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -3.034 ; -3.003 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -2.461 ; -2.495 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -3.318 ; -3.332 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -1.632 ; -1.712 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -2.595 ; -2.530 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -2.438 ; -2.454 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -2.391 ; -2.384 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -1.458 ; -1.591 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -2.091 ; -2.075 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -3.348 ; -3.226 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -3.092 ; -3.030 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -2.773 ; -2.737 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -3.097 ; -3.035 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -2.524 ; -2.442 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -0.804 ; -1.025 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; ad_convstab ; clk                      ; 9.008  ; 8.321  ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.209  ; 7.765  ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 8.418  ; 7.877  ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.239 ; 9.507  ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 11.165 ; 10.432 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 8.668  ; 8.002 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.907  ; 7.474 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 8.110  ; 7.583 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 9.858  ; 9.147 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 10.706 ; 9.996 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -10.894 ; -1974.313     ;
; uart:u3|clkdiv:u0|clkout ; -2.279  ; -55.127       ;
; uart:u3|uart_stat.000    ; 0.082   ; 0.000         ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.361 ; -5.313        ;
; uart:u3|uart_stat.000    ; -0.275 ; -12.688       ;
; clk                      ; -0.052 ; -0.052        ;
+--------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1423.331     ;
; uart:u3|clkdiv:u0|clkout ; -1.000 ; -66.000       ;
; uart:u3|uart_stat.000    ; 0.345  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -10.894 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.671     ;
; -10.883 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.660     ;
; -10.842 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.619     ;
; -10.831 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.608     ;
; -10.831 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.608     ;
; -10.779 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.556     ;
; -10.748 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.515     ;
; -10.728 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.495     ;
; -10.722 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.501     ;
; -10.717 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.502     ;
; -10.697 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.482     ;
; -10.685 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.452     ;
; -10.682 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.461     ;
; -10.659 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.438     ;
; -10.654 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.439     ;
; -10.627 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.401     ;
; -10.610 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.384     ;
; -10.604 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.378     ;
; -10.588 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.365     ;
; -10.587 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.361     ;
; -10.564 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.338     ;
; -10.562 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.341     ;
; -10.549 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.326     ;
; -10.547 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.321     ;
; -10.536 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.313     ;
; -10.528 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.305     ;
; -10.522 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.301     ;
; -10.517 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.293     ;
; -10.511 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.287     ;
; -10.508 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.284     ;
; -10.505 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.290     ;
; -10.502 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.278     ;
; -10.499 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.278     ;
; -10.486 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.263     ;
; -10.486 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.263     ;
; -10.485 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.270     ;
; -10.480 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.207     ; 11.260     ;
; -10.475 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.252     ;
; -10.471 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.207     ; 11.251     ;
; -10.454 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.230     ;
; -10.449 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.215     ; 11.221     ;
; -10.448 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.224     ;
; -10.446 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.225     ;
; -10.442 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.227     ;
; -10.432 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.199     ;
; -10.428 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.195     ;
; -10.423 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.200     ;
; -10.408 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.175     ;
; -10.403 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.188     ;
; -10.394 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.215     ; 11.166     ;
; -10.386 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.215     ; 11.158     ;
; -10.373 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.206     ; 11.154     ;
; -10.365 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 11.132     ;
; -10.363 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.295     ;
; -10.359 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 11.304     ;
; -10.354 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.286     ;
; -10.352 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.284     ;
; -10.343 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.275     ;
; -10.341 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 11.293     ;
; -10.337 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.111     ;
; -10.336 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.113     ;
; -10.324 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.101     ;
; -10.321 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 11.273     ;
; -10.320 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.094     ;
; -10.319 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.042     ; 11.264     ;
; -10.315 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.092     ;
; -10.314 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.088     ;
; -10.310 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.219     ; 11.078     ;
; -10.308 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.093     ;
; -10.300 ; volt_cal:u2|bcd:bcd2_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.232     ;
; -10.296 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.042     ; 11.241     ;
; -10.291 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.065     ;
; -10.291 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 11.223     ;
; -10.288 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.073     ;
; -10.286 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.065     ;
; -10.278 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 11.230     ;
; -10.273 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.050     ;
; -10.272 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.049     ;
; -10.265 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.044     ;
; -10.259 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 11.036     ;
; -10.251 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.025     ;
; -10.245 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.202     ; 11.030     ;
; -10.240 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.016     ;
; -10.234 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.212     ; 11.009     ;
; -10.234 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.010     ;
; -10.230 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.212     ; 11.005     ;
; -10.225 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.208     ; 11.004     ;
; -10.224 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.212     ; 10.999     ;
; -10.219 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.215     ; 10.991     ;
; -10.213 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.206     ; 10.994     ;
; -10.204 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.208     ; 10.983     ;
; -10.202 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 10.978     ;
; -10.202 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.208     ; 10.981     ;
; -10.194 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 10.970     ;
; -10.193 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 10.969     ;
; -10.191 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.203     ; 10.975     ;
; -10.191 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.202     ; 10.976     ;
; -10.190 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 10.966     ;
; -10.182 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 10.958     ;
; -10.181 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.203     ; 10.965     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                  ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.279 ; uart:u3|k[5]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.232      ;
; -2.255 ; uart:u3|k[1]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.208      ;
; -2.208 ; uart:u3|k[6]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.161      ;
; -2.185 ; uart:u3|k[2]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.138      ;
; -2.168 ; uart:u3|k[4]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.119      ;
; -2.153 ; uart:u3|k[1]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.106      ;
; -2.148 ; uart:u3|k[4]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.099      ;
; -2.143 ; uart:u3|k[4]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.096      ;
; -2.120 ; uart:u3|k[5]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 3.073      ;
; -2.066 ; uart:u3|k[1]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.017      ;
; -2.026 ; uart:u3|k[2]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.977      ;
; -2.017 ; uart:u3|k[4]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.970      ;
; -2.016 ; uart:u3|k[2]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.969      ;
; -2.013 ; uart:u3|k[2]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.964      ;
; -2.002 ; uart:u3|k[5]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.953      ;
; -2.001 ; uart:u3|k[1]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.952      ;
; -1.932 ; uart:u3|k[3]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.883      ;
; -1.892 ; uart:u3|k[6]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.845      ;
; -1.885 ; uart:u3|Time_wait[2]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.815      ;
; -1.880 ; uart:u3|Time_wait[7]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.810      ;
; -1.876 ; uart:u3|k[3]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.827      ;
; -1.810 ; uart:u3|Time_wait[13]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.740      ;
; -1.776 ; uart:u3|Time_wait[1]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.706      ;
; -1.773 ; uart:u3|Time_wait[5]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.703      ;
; -1.769 ; uart:u3|k[5]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.720      ;
; -1.768 ; uart:u3|k[3]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.721      ;
; -1.756 ; uart:u3|Time_wait[6]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.686      ;
; -1.754 ; uart:u3|Time_wait[8]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.684      ;
; -1.727 ; uart:u3|Time_wait[0]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.657      ;
; -1.727 ; uart:u3|Time_wait[4]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.657      ;
; -1.720 ; uart:u3|Time_wait[12]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.650      ;
; -1.693 ; uart:u3|k[6]            ; uart:u3|txdata[2]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.644      ;
; -1.661 ; uart:u3|Time_wait[15]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.591      ;
; -1.651 ; uart:u3|Time_wait[9]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.581      ;
; -1.638 ; uart:u3|Time_wait[3]    ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.568      ;
; -1.575 ; uart:u3|Time_wait[10]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.505      ;
; -1.572 ; uart:u3|Time_wait[14]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.502      ;
; -1.548 ; uart:u3|k[3]            ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.501      ;
; -1.531 ; uart:u3|uart_ad[52][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.051      ; 2.569      ;
; -1.515 ; uart:u3|Time_wait[11]   ; uart:u3|uart_stat.000 ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.057     ; 2.445      ;
; -1.457 ; uart:u3|uart_ad[47][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.017     ; 2.427      ;
; -1.451 ; uart:u3|uart_ad[51][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.052      ; 2.490      ;
; -1.431 ; uart:u3|uart_ad[75][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.028     ; 2.390      ;
; -1.414 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.030     ; 2.371      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.394 ; uart:u3|k[3]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.343      ;
; -1.377 ; uart:u3|uart_ad[36][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.051      ; 2.415      ;
; -1.366 ; uart:u3|uart_ad[50][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.050      ; 2.403      ;
; -1.348 ; uart:u3|uart_ad[9][3]   ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.052      ; 2.387      ;
; -1.344 ; uart:u3|uart_ad[106][2] ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.041      ; 2.372      ;
; -1.332 ; uart:u3|uart_ad[93][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.048      ; 2.367      ;
; -1.331 ; uart:u3|uart_ad[46][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 2.246      ;
; -1.330 ; uart:u3|uart_cnt[11]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.030     ; 2.287      ;
; -1.325 ; uart:u3|uart_ad[106][3] ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.044      ; 2.356      ;
; -1.324 ; uart:u3|uart_cnt[13]    ; uart:u3|txdata[0]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.030     ; 2.281      ;
; -1.323 ; uart:u3|k[1]            ; uart:u3|txdata[4]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.272      ;
; -1.286 ; uart:u3|k[4]            ; uart:u3|txdata[4]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.235      ;
; -1.285 ; uart:u3|uart_ad[78][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.016     ; 2.256      ;
; -1.284 ; uart:u3|uart_ad[63][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.025      ; 2.296      ;
; -1.281 ; uart:u3|uart_ad[36][0]  ; uart:u3|txdata[0]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.049      ; 2.317      ;
; -1.280 ; uart:u3|uart_ad[5][2]   ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.017     ; 2.250      ;
; -1.280 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.030     ; 2.237      ;
; -1.279 ; uart:u3|uart_ad[50][3]  ; uart:u3|txdata[3]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.062      ; 2.328      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.278 ; uart:u3|k[6]            ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.227      ;
; -1.275 ; uart:u3|k[0]            ; uart:u3|txdata[3]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.228      ;
; -1.263 ; uart:u3|uart_cnt[12]    ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.032     ; 2.218      ;
; -1.252 ; uart:u3|k[6]            ; uart:u3|txdata[1]     ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.203      ;
; -1.250 ; uart:u3|uart_ad[36][2]  ; uart:u3|txdata[2]     ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; 0.052      ; 2.289      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.248 ; uart:u3|uart_cnt[12]    ; uart:u3|k[8]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.034     ; 2.201      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[0]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[1]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[2]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[3]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[4]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[5]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[6]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
; -1.246 ; uart:u3|k[1]            ; uart:u3|k[7]          ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.038     ; 2.195      ;
+--------+-------------------------+-----------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.082 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.392      ; 0.694      ;
; 0.209 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.389      ; 0.684      ;
; 0.261 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.373      ; 0.692      ;
; 0.275 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.688      ;
; 0.285 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.378      ; 0.672      ;
; 0.299 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.440      ; 0.642      ;
; 0.314 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.376      ; 0.641      ;
; 0.315 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.399      ; 0.663      ;
; 0.320 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.645      ;
; 0.322 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.429      ; 0.534      ;
; 0.327 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.382      ; 0.634      ;
; 0.328 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.435      ; 0.610      ;
; 0.337 ; volt_cal:u2|bcd:bcd5_ist|resb[0] ; uart:u3|uart_ad[65][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.376      ; 0.683      ;
; 0.342 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.379      ; 0.617      ;
; 0.345 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.383      ; 0.682      ;
; 0.347 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.613      ;
; 0.347 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.613      ;
; 0.347 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.373      ; 0.606      ;
; 0.347 ; volt_cal:u2|bcd:bcd4_ist|resb[0] ; uart:u3|uart_ad[51][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.373      ; 0.606      ;
; 0.347 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.383      ; 0.679      ;
; 0.348 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.377      ; 0.609      ;
; 0.348 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.383      ; 0.614      ;
; 0.349 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.379      ; 0.610      ;
; 0.349 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.617      ;
; 0.349 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.375      ; 0.605      ;
; 0.349 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.393      ; 0.688      ;
; 0.350 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.378      ; 0.608      ;
; 0.351 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.376      ; 0.669      ;
; 0.353 ; volt_cal:u2|bcd:bcd2_ist|resb[0] ; uart:u3|uart_ad[23][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.373      ; 0.599      ;
; 0.355 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.378      ; 0.606      ;
; 0.355 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.605      ;
; 0.355 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.377      ; 0.601      ;
; 0.356 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.377      ; 0.601      ;
; 0.356 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.445      ; 0.591      ;
; 0.356 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.668      ;
; 0.356 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.392      ; 0.680      ;
; 0.356 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.669      ;
; 0.357 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.670      ;
; 0.358 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.670      ;
; 0.358 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.378      ; 0.600      ;
; 0.359 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.390      ; 0.611      ;
; 0.359 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.382      ; 0.603      ;
; 0.359 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.378      ; 0.599      ;
; 0.360 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.386      ; 0.610      ;
; 0.360 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.404      ; 0.687      ;
; 0.360 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.383      ; 0.666      ;
; 0.360 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.391      ; 0.615      ;
; 0.361 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.386      ; 0.668      ;
; 0.361 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.386      ; 0.605      ;
; 0.361 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.400      ; 0.686      ;
; 0.361 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.371      ; 0.590      ;
; 0.361 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.377      ; 0.596      ;
; 0.361 ; volt_cal:u2|bcd:bcd1_ist|resc[0] ; uart:u3|uart_ad[8][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.372      ; 0.590      ;
; 0.362 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.400      ; 0.682      ;
; 0.362 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.387      ; 0.609      ;
; 0.362 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.598      ;
; 0.362 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.388      ; 0.605      ;
; 0.362 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.669      ;
; 0.362 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.598      ;
; 0.362 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.599      ;
; 0.363 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.596      ;
; 0.363 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.393      ; 0.612      ;
; 0.363 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.406      ; 0.686      ;
; 0.363 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.372      ; 0.589      ;
; 0.363 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.388      ; 0.607      ;
; 0.363 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.596      ;
; 0.364 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.600      ;
; 0.364 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.405      ; 0.684      ;
; 0.365 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.372      ; 0.587      ;
; 0.366 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.388      ; 0.601      ;
; 0.366 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.387      ; 0.665      ;
; 0.366 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.384      ; 0.597      ;
; 0.367 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.377      ; 0.590      ;
; 0.367 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.399      ; 0.679      ;
; 0.367 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.594      ;
; 0.367 ; volt_cal:u2|bcd:bcd1_ist|resb[0] ; uart:u3|uart_ad[9][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.374      ; 0.591      ;
; 0.368 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.390      ; 0.606      ;
; 0.368 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.402      ; 0.677      ;
; 0.369 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.590      ;
; 0.369 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.382      ; 0.592      ;
; 0.369 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.389      ; 0.599      ;
; 0.370 ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.386      ; 0.599      ;
; 0.370 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.381      ; 0.590      ;
; 0.370 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.382      ; 0.592      ;
; 0.370 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.389      ; 0.604      ;
; 0.371 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.390      ; 0.598      ;
; 0.372 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.389      ; 0.596      ;
; 0.372 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.587      ;
; 0.372 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.396      ; 0.603      ;
; 0.373 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.388      ; 0.594      ;
; 0.374 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.399      ; 0.611      ;
; 0.374 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.382      ; 0.588      ;
; 0.374 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.586      ;
; 0.374 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.388      ; 0.594      ;
; 0.374 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.386      ; 0.592      ;
; 0.374 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.380      ; 0.586      ;
; 0.375 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.376      ; 0.581      ;
; 0.375 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.393      ; 0.598      ;
; 0.375 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.376      ; 0.580      ;
; 0.376 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.383      ; 0.586      ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.361 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.884      ; 1.732      ;
; -0.360 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.884      ; 1.733      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; -0.287 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.892      ; 1.814      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.167  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.892      ; 1.768      ;
; 0.185  ; uart:u3|wrsig               ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.307      ;
; 0.197  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.319      ;
; 0.223  ; uart:u3|uart_stat.001       ; uart:u3|wrsig               ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.345      ;
; 0.300  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.422      ;
; 0.302  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.424      ;
; 0.303  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.425      ;
; 0.303  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; uart:u3|uart_cnt[1]         ; uart:u3|uart_cnt[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|uart_cnt[3]         ; uart:u3|uart_cnt[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|uart_cnt[5]         ; uart:u3|uart_cnt[5]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.426      ;
; 0.304  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; uart:u3|uart_cnt[6]         ; uart:u3|uart_cnt[6]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|uart_cnt[7]         ; uart:u3|uart_cnt[7]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.427      ;
; 0.305  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.428      ;
; 0.306  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.428      ;
; 0.306  ; uart:u3|uart_ad[108][2]     ; uart:u3|txdata[2]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.191      ; 0.601      ;
; 0.306  ; uart:u3|uart_cnt[2]         ; uart:u3|uart_cnt[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|uart_cnt[4]         ; uart:u3|uart_cnt[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.313  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.435      ;
; 0.314  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.436      ;
; 0.315  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.437      ;
; 0.316  ; uart:u3|uart_cnt[0]         ; uart:u3|uart_cnt[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.437      ;
; 0.320  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.442      ;
; 0.325  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.447      ;
; 0.328  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.450      ;
; 0.329  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.451      ;
; 0.330  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.452      ;
; 0.330  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.452      ;
; 0.341  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.463      ;
; 0.345  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.203      ; 0.652      ;
; 0.345  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[7]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.467      ;
; 0.348  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.470      ;
; 0.365  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.884      ; 1.958      ;
; 0.372  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.884      ; 1.965      ;
; 0.374  ; uart:u3|wrsig               ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.495      ;
; 0.410  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[5]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.531      ;
; 0.410  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[6]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.531      ;
; 0.410  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.531      ;
; 0.452  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
; 0.452  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.038      ; 0.574      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                  ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.275 ; volt_cal:u2|bcd:bcd5_ist|resa[3] ; uart:u3|uart_ad[66][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.521      ; 0.276      ;
; -0.275 ; volt_cal:u2|bcd:bcd3_ist|resa[0] ; uart:u3|uart_ad[38][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.521      ; 0.276      ;
; -0.274 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.520      ; 0.276      ;
; -0.274 ; volt_cal:u2|bcd:bcd1_ist|resa[0] ; uart:u3|uart_ad[10][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.520      ; 0.276      ;
; -0.272 ; volt_cal:u2|bcd:bcd3_ist|resa[3] ; uart:u3|uart_ad[38][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.518      ; 0.276      ;
; -0.271 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.517      ; 0.276      ;
; -0.271 ; volt_cal:u2|bcd:bcd2_ist|resa[2] ; uart:u3|uart_ad[24][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.517      ; 0.276      ;
; -0.270 ; volt_cal:u2|bcd:bcd6_ist|resa[0] ; uart:u3|uart_ad[80][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.516      ; 0.276      ;
; -0.269 ; volt_cal:u2|bcd:bcd1_ist|resa[1] ; uart:u3|uart_ad[10][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.276      ;
; -0.269 ; volt_cal:u2|bcd:bcd8_ist|resa[2] ; uart:u3|uart_ad[108][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.276      ;
; -0.269 ; volt_cal:u2|bcd:bcd2_ist|resa[0] ; uart:u3|uart_ad[24][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.276      ;
; -0.268 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.276      ;
; -0.268 ; volt_cal:u2|bcd:bcd6_ist|resa[2] ; uart:u3|uart_ad[80][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.276      ;
; -0.268 ; volt_cal:u2|bcd:bcd5_ist|resa[2] ; uart:u3|uart_ad[66][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.276      ;
; -0.267 ; volt_cal:u2|bcd:bcd4_ist|resa[2] ; uart:u3|uart_ad[52][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.513      ; 0.276      ;
; -0.266 ; volt_cal:u2|bcd:bcd8_ist|resa[0] ; uart:u3|uart_ad[108][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.512      ; 0.276      ;
; -0.265 ; volt_cal:u2|bcd:bcd6_ist|resa[1] ; uart:u3|uart_ad[80][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.276      ;
; -0.265 ; volt_cal:u2|bcd:bcd5_ist|resa[1] ; uart:u3|uart_ad[66][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.276      ;
; -0.264 ; volt_cal:u2|bcd:bcd7_ist|resa[1] ; uart:u3|uart_ad[94][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.510      ; 0.276      ;
; -0.263 ; volt_cal:u2|bcd:bcd4_ist|resa[3] ; uart:u3|uart_ad[52][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.509      ; 0.276      ;
; -0.263 ; volt_cal:u2|bcd:bcd4_ist|resa[0] ; uart:u3|uart_ad[52][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.509      ; 0.276      ;
; -0.261 ; volt_cal:u2|bcd:bcd2_ist|resa[1] ; uart:u3|uart_ad[24][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.507      ; 0.276      ;
; -0.260 ; volt_cal:u2|bcd:bcd6_ist|resa[3] ; uart:u3|uart_ad[80][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.506      ; 0.276      ;
; -0.260 ; volt_cal:u2|bcd:bcd8_ist|resa[3] ; uart:u3|uart_ad[108][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.506      ; 0.276      ;
; -0.258 ; volt_cal:u2|bcd:bcd7_ist|resb[0] ; uart:u3|uart_ad[93][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.504      ; 0.276      ;
; -0.256 ; volt_cal:u2|bcd:bcd3_ist|resa[2] ; uart:u3|uart_ad[38][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.502      ; 0.276      ;
; -0.256 ; volt_cal:u2|bcd:bcd7_ist|resa[0] ; uart:u3|uart_ad[94][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.502      ; 0.276      ;
; -0.255 ; volt_cal:u2|bcd:bcd5_ist|resa[0] ; uart:u3|uart_ad[66][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.501      ; 0.276      ;
; -0.252 ; volt_cal:u2|bcd:bcd6_ist|resb[0] ; uart:u3|uart_ad[79][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.498      ; 0.276      ;
; -0.250 ; volt_cal:u2|bcd:bcd4_ist|resa[1] ; uart:u3|uart_ad[52][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.496      ; 0.276      ;
; -0.250 ; volt_cal:u2|bcd:bcd8_ist|resa[1] ; uart:u3|uart_ad[108][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.496      ; 0.276      ;
; -0.249 ; volt_cal:u2|bcd:bcd3_ist|resa[1] ; uart:u3|uart_ad[38][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.495      ; 0.276      ;
; -0.249 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.495      ; 0.276      ;
; -0.246 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.499      ; 0.283      ;
; -0.228 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.651      ; 0.453      ;
; -0.196 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.619      ; 0.453      ;
; -0.130 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.565      ; 0.465      ;
; -0.124 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.569      ; 0.475      ;
; -0.124 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.572      ; 0.478      ;
; -0.124 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.554      ; 0.460      ;
; -0.122 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.555      ; 0.463      ;
; -0.111 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.559      ; 0.478      ;
; -0.108 ; volt_cal:u2|bcd:bcd8_ist|resb[0] ; uart:u3|uart_ad[107][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.559      ; 0.481      ;
; -0.092 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.570      ; 0.508      ;
; -0.069 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.559      ; 0.520      ;
; -0.063 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.482      ;
; -0.062 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.512      ; 0.480      ;
; -0.059 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.570      ; 0.541      ;
; -0.058 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.568      ; 0.540      ;
; -0.054 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.512      ; 0.488      ;
; -0.049 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.572      ; 0.553      ;
; -0.047 ; volt_cal:u2|bcd:bcd1_ist|resa[2] ; uart:u3|uart_ad[10][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.517      ; 0.500      ;
; -0.044 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.518      ; 0.504      ;
; -0.043 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.560      ; 0.547      ;
; -0.042 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.527      ; 0.515      ;
; -0.041 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.521      ; 0.510      ;
; -0.041 ; volt_cal:u2|bcd:bcd7_ist|resa[2] ; uart:u3|uart_ad[94][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.503      ;
; -0.039 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.526      ; 0.517      ;
; -0.038 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.503      ;
; -0.036 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.520      ; 0.514      ;
; -0.036 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.566      ; 0.560      ;
; -0.035 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.509      ;
; -0.033 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.524      ; 0.521      ;
; -0.032 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.521      ; 0.519      ;
; -0.032 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.507      ; 0.505      ;
; -0.032 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.529      ; 0.527      ;
; -0.032 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.520      ; 0.518      ;
; -0.032 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.505      ; 0.503      ;
; -0.031 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.518      ; 0.517      ;
; -0.030 ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.506      ; 0.506      ;
; -0.030 ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.498      ; 0.498      ;
; -0.030 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.515      ;
; -0.030 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.513      ; 0.513      ;
; -0.029 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.515      ;
; -0.027 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.512      ; 0.515      ;
; -0.027 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.501      ; 0.504      ;
; -0.027 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.509      ; 0.512      ;
; -0.027 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.509      ; 0.512      ;
; -0.027 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.514      ;
; -0.027 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.513      ; 0.516      ;
; -0.026 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.514      ; 0.518      ;
; -0.026 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.501      ; 0.505      ;
; -0.026 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.520      ; 0.524      ;
; -0.025 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.523      ; 0.528      ;
; -0.025 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.503      ; 0.508      ;
; -0.025 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.515      ; 0.520      ;
; -0.025 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.516      ;
; -0.024 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.507      ; 0.513      ;
; -0.024 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.503      ; 0.509      ;
; -0.023 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.499      ; 0.506      ;
; -0.023 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.511      ; 0.518      ;
; -0.022 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.504      ; 0.512      ;
; -0.022 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.510      ; 0.518      ;
; -0.022 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.495      ; 0.503      ;
; -0.022 ; volt_cal:u2|bcd:bcd3_ist|resb[0] ; uart:u3|uart_ad[37][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.496      ; 0.504      ;
; -0.021 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.503      ; 0.512      ;
; -0.021 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.517      ; 0.526      ;
; -0.021 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.499      ; 0.508      ;
; -0.020 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.504      ; 0.514      ;
; -0.020 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.505      ; 0.515      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.052 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 1.295      ; 1.462      ;
; 0.185  ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                        ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                    ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                               ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                         ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.191  ; volt_cal:u2|ch1_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.191  ; volt_cal:u2|ch2_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd2_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.192  ; volt_cal:u2|ch7_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch5_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch5_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch4_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch4_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch3_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.192  ; volt_cal:u2|ch1_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch7_data_reg[26]                                                                            ; volt_cal:u2|ch7_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch7_vol[4]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch7_vol[5]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch4_data_reg[26]                                                                            ; volt_cal:u2|ch4_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch7_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd7_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch6_data_reg[19]                                                                            ; volt_cal:u2|ch6_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch1_vol[11]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch1_vol[7]                                                                                  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.193  ; volt_cal:u2|ch8_data_reg[26]                                                                            ; volt_cal:u2|ch8_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch7_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch5_data_reg[19]                                                                            ; volt_cal:u2|ch5_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch5_vol[6]                                                                                  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][2]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch4_vol[13]                                                                                 ; volt_cal:u2|bcd:bcd4_ist|rhex[3][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch1_data_reg[19]                                                                            ; volt_cal:u2|ch1_vol[4]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.194  ; volt_cal:u2|ch8_vol[8]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][0]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.195  ; volt_cal:u2|ch8_vol[9]                                                                                  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][1]                                                                     ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch6_data_reg[22]                                                                            ; volt_cal:u2|ch6_vol[7]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch1_vol[15]                                                                                 ; volt_cal:u2|bcd:bcd1_ist|rhex[3][3]                                                                     ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.200  ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.322      ;
; 0.201  ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.323      ;
; 0.202  ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.324      ;
; 0.203  ; ad7606:u1|state.READ_CH8                                                                                ; ad7606:u1|state.READ_DONE                                                                               ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.205  ; ad7606:u1|ad_ch1[9]                                                                                     ; volt_cal:u2|ch1_reg[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.327      ;
; 0.206  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[12]                                                                      ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.207  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.207  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.207  ; volt_cal:u2|bcd:bcd7_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.209  ; ad7606:u1|state.READ_CH4                                                                                ; ad7606:u1|state.READ_CH5                                                                                ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.331      ;
; 0.210  ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.332      ;
; 0.213  ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.335      ;
; 0.214  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.336      ;
; 0.214  ; volt_cal:u2|bcd:bcd7_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexd[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.336      ;
; 0.215  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd3_ist|rhex[3][2]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexd[17]                                                                      ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.339      ;
; 0.219  ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.341      ;
; 0.219  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.341      ;
; 0.219  ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|ad_convstab                                                                                   ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.342      ;
; 0.220  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.342      ;
; 0.221  ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.343      ;
; 0.222  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.344      ;
; 0.222  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.344      ;
; 0.223  ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.345      ;
; 0.223  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.345      ;
; 0.223  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.345      ;
; 0.224  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.346      ;
; 0.224  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.224  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.224  ; volt_cal:u2|bcd:bcd2_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.346      ;
; 0.224  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.346      ;
; 0.224  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.346      ;
; 0.224  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.346      ;
; 0.225  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][2]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[7]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.225  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.347      ;
; 0.226  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.348      ;
; 0.226  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.348      ;
; 0.227  ; volt_cal:u2|bcd:bcd5_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.349      ;
; 0.228  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[8]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.350      ;
; 0.229  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[9]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.351      ;
; 0.230  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.352      ;
; 0.230  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.352      ;
; 0.231  ; volt_cal:u2|bcd:bcd6_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexc[10]                                                                      ; clk                      ; clk         ; 0.000        ; 0.038      ; 0.353      ;
; 0.235  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[5]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.356      ;
; 0.235  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                       ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.356      ;
; 0.240  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[11]                                                                      ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.361      ;
; 0.241  ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[8]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.362      ;
; 0.241  ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[3]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.362      ;
; 0.241  ; ad7606:u1|ad_ch7[15]                                                                                    ; volt_cal:u2|ch7_reg[9]                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.362      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[11] ;
+--------+--------------+----------------+------------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                      ;
+-------+--------------+----------------+-----------------+-----------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                  ;
+-------+--------------+----------------+-----------------+-----------------------+------------+-------------------------+
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][2]  ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[46][1]  ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][1]|dataa ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][2]|dataa ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][1]  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][2]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][0]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][0]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][1]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][2]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][3]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][1]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][2]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][3]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][3]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[32][1]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[32][2]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][0]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][1]   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][2]   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][0]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][1]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][3]   ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][3]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][0]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][3]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][0]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][3]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][0]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][1] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][2] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][1] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][2] ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][1]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[18][1]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[18][2]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][3]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][2]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][3]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][1]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][2]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][3]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][3]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][2]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][1]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][3] ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][2]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][0]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][1]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][2]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][0]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][2]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][0]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][3]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][3]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][0]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][2]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][3]  ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][1]   ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][1]|datad ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][2]|datad ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][1] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][2] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][3] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][1] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][0] ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][0]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][3]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][0]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][3]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][3]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[74][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[74][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[88][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[88][2]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][1]  ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][2]  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][0]|datad ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][0]|datad ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][1]|datad ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][2]|datad ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][0]|datac ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][2]|datac ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][3]|datac ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][3]|datad ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][0] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][2] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][3] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][3] ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][2]  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][2]  ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][3]  ;
+-------+--------------+----------------+-----------------+-----------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 2.255 ; 3.003 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 2.412 ; 3.382 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 2.226 ; 3.132 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 1.960 ; 2.840 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 2.128 ; 3.058 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 2.320 ; 3.268 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 2.323 ; 3.287 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 2.320 ; 3.233 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 2.084 ; 2.986 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 1.943 ; 2.814 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 2.295 ; 3.238 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 2.223 ; 3.161 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 1.927 ; 2.815 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 2.074 ; 2.997 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 2.412 ; 3.382 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 2.280 ; 3.241 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 1.939 ; 2.850 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 1.972 ; 2.861 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 1.865 ; 2.845 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -1.244 ; -2.048 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -0.731 ; -1.504 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -1.362 ; -2.186 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -0.907 ; -1.670 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -1.384 ; -2.230 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -1.162 ; -1.982 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -1.568 ; -2.438 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -0.803 ; -1.561 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -1.181 ; -1.971 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -1.137 ; -1.947 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -1.088 ; -1.879 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -0.731 ; -1.504 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -0.990 ; -1.782 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -1.505 ; -2.364 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -1.397 ; -2.240 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -1.235 ; -2.082 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -1.409 ; -2.268 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -1.116 ; -1.917 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -0.408 ; -1.263 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 4.444 ; 4.540 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 4.182 ; 4.240 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 4.229 ; 4.305 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 5.047 ; 5.259 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 5.510 ; 5.686 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 4.297 ; 4.385 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 4.049 ; 4.102 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 4.095 ; 4.165 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 4.880 ; 5.081 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 5.305 ; 5.471 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -26.926   ; -0.607  ; N/A      ; N/A     ; -3.201              ;
;  clk                      ; -26.926   ; -0.052  ; N/A      ; N/A     ; -3.201              ;
;  uart:u3|clkdiv:u0|clkout ; -6.659    ; -0.607  ; N/A      ; N/A     ; -1.487              ;
;  uart:u3|uart_stat.000    ; -1.213    ; -0.468  ; N/A      ; N/A     ; 0.310               ;
; Design-wide TNS           ; -6089.528 ; -26.127 ; 0.0      ; 0.0     ; -1825.085           ;
;  clk                      ; -5799.831 ; -0.052  ; N/A      ; N/A     ; -1726.943           ;
;  uart:u3|clkdiv:u0|clkout ; -212.335  ; -10.273 ; N/A      ; N/A     ; -98.142             ;
;  uart:u3|uart_stat.000    ; -77.362   ; -16.716 ; N/A      ; N/A     ; 0.000               ;
+---------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Times                                                                                     ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+-------+-------+------------+--------------------------+
; ad_busy      ; clk                      ; 5.172 ; 5.417 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; 5.694 ; 5.765 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; 5.312 ; 5.276 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; 4.599 ; 4.663 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; 5.008 ; 5.165 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; 5.469 ; 5.557 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; 5.348 ; 5.511 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; 5.515 ; 5.476 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; 4.973 ; 4.984 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; 4.558 ; 4.632 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; 5.424 ; 5.447 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; 5.260 ; 5.336 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; 4.558 ; 4.615 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; 4.915 ; 4.995 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; 5.694 ; 5.765 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; 5.407 ; 5.468 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; 4.613 ; 4.714 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; 4.721 ; 4.747 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; 4.454 ; 4.668 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+-------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port    ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+--------------+--------------------------+--------+--------+------------+--------------------------+
; ad_busy      ; clk                      ; -1.244 ; -2.048 ; Rise       ; clk                      ;
; ad_data[*]   ; clk                      ; -0.731 ; -1.504 ; Rise       ; clk                      ;
;  ad_data[0]  ; clk                      ; -1.362 ; -2.186 ; Rise       ; clk                      ;
;  ad_data[1]  ; clk                      ; -0.907 ; -1.670 ; Rise       ; clk                      ;
;  ad_data[2]  ; clk                      ; -1.384 ; -2.230 ; Rise       ; clk                      ;
;  ad_data[3]  ; clk                      ; -1.162 ; -1.982 ; Rise       ; clk                      ;
;  ad_data[4]  ; clk                      ; -1.568 ; -2.438 ; Rise       ; clk                      ;
;  ad_data[5]  ; clk                      ; -0.803 ; -1.561 ; Rise       ; clk                      ;
;  ad_data[6]  ; clk                      ; -1.181 ; -1.971 ; Rise       ; clk                      ;
;  ad_data[7]  ; clk                      ; -1.137 ; -1.947 ; Rise       ; clk                      ;
;  ad_data[8]  ; clk                      ; -1.088 ; -1.879 ; Rise       ; clk                      ;
;  ad_data[9]  ; clk                      ; -0.731 ; -1.504 ; Rise       ; clk                      ;
;  ad_data[10] ; clk                      ; -0.990 ; -1.782 ; Rise       ; clk                      ;
;  ad_data[11] ; clk                      ; -1.505 ; -2.364 ; Rise       ; clk                      ;
;  ad_data[12] ; clk                      ; -1.397 ; -2.240 ; Rise       ; clk                      ;
;  ad_data[13] ; clk                      ; -1.235 ; -2.082 ; Rise       ; clk                      ;
;  ad_data[14] ; clk                      ; -1.409 ; -2.268 ; Rise       ; clk                      ;
;  ad_data[15] ; clk                      ; -1.116 ; -1.917 ; Rise       ; clk                      ;
; rst_n        ; uart:u3|clkdiv:u0|clkout ; -0.408 ; -1.025 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+--------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; ad_convstab ; clk                      ; 9.741  ; 9.301  ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.886  ; 8.613  ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 9.068  ; 8.738  ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.962 ; 10.553 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 11.954 ; 11.521 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 4.297 ; 4.385 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 4.049 ; 4.102 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 4.095 ; 4.165 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 4.880 ; 5.081 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 5.305 ; 5.471 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_cs         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_rd         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_reset      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; first_data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_busy                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2152         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2152         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 191   ; 191  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu May 05 14:50:05 2016
Info: Command: quartus_sta ad706_test -c ad706_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 176 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad706_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name uart:u3|clkdiv:u0|clkout uart:u3|clkdiv:u0|clkout
    Info (332105): create_clock -period 1.000 -name uart:u3|uart_stat.000 uart:u3|uart_stat.000
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -26.926
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.926     -5799.831 clk 
    Info (332119):    -6.659      -212.335 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -1.213       -77.362 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.607       -10.273 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.463       -15.854 uart:u3|uart_stat.000 
    Info (332119):     0.205         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1726.943 clk 
    Info (332119):    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.439         0.000 uart:u3|uart_stat.000 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -24.919
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.919     -5333.911 clk 
    Info (332119):    -6.262      -192.856 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -1.124       -63.076 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.574        -9.362 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.468       -16.716 uart:u3|uart_stat.000 
    Info (332119):     0.338         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201     -1726.943 clk 
    Info (332119):    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.310         0.000 uart:u3|uart_stat.000 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.894
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.894     -1974.313 clk 
    Info (332119):    -2.279       -55.127 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.082         0.000 uart:u3|uart_stat.000 
Info (332146): Worst-case hold slack is -0.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.361        -5.313 uart:u3|clkdiv:u0|clkout 
    Info (332119):    -0.275       -12.688 uart:u3|uart_stat.000 
    Info (332119):    -0.052        -0.052 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1423.331 clk 
    Info (332119):    -1.000       -66.000 uart:u3|clkdiv:u0|clkout 
    Info (332119):     0.345         0.000 uart:u3|uart_stat.000 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 539 megabytes
    Info: Processing ended: Thu May 05 14:50:09 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


