FILE_TYPE = CONNECTIVITY;
{Allegro Design Entry HDL 16.6-p007 (v16-6-112F) 10/10/2012}
"PAGE_NUMBER" = 62;
0"NC";
1"A7_PCIE_GTP_D5_P";
2"A7_GTP_PCIE_D5_N";
3"A7_PCIE_GTP_D5_N";
4"A7_GTP_PCIE_D6_P";
5"A7_PCIE_GTP_D6_P";
6"A7_GTP_PCIE_D6_N";
7"A7_PCIE_GTP_D6_N";
8"A7_GTP_PCIE_D7_P";
9"A7_PCIE_GTP_D7_P";
10"A7_GTP_PCIE_D7_N";
11"A7_GTP_PCIE_D8_P";
12"A7_PCIE_GTP_D8_P";
13"A7_PCIE_GTP_D8_N";
14"A7_GTP_PCIE_D9_N";
15"CLK_A7_125M_B213_P";
16"CLK_A7_125M_B213_N";
17"A7_PCIE_GTP_D9_P";
18"A7_GTP_PCIE_D1_N";
19"A7_PCIE_GTP_D1_N";
20"A7_GTP_PCIE_D2_P";
21"A7_PCIE_GTP_D2_P";
22"A7_GTP_PCIE_D2_N";
23"A7_PCIE_GTP_D2_N";
24"A7_GTP_PCIE_D3_P";
25"A7_PCIE_GTP_D3_P";
26"A7_GTP_PCIE_D4_P";
27"A7_PCIE_GTP_D4_P";
28"A7_GTP_PCIE_D4_N";
29"A7_PCIE_GTP_D4_N";
30"A7_GTP_PCIE_D0_P";
31"A7_PCIE_GTP_D0_P";
32"A7_GTP_PCIE_D0_N";
33"A7_PCIE_GTP_D0_N";
34"A7_GTP_PCIE_D1_P";
35"A7_PCIE_GTP_D1_P";
36"A7_GTP_PCIE_D3_N";
37"A7_PCIE_GTP_D3_N";
38"A7_GTP_PCIE_D5_P";
39"A7_PCIE_GTP_D7_N";
40"A7_GTP_PCIE_D8_N";
41"A7_GTP_PCIE_D9_P";
42"A7_PCIE_GTP_D9_N";
%"XC7A200TFFG1156"
"14","(-5650,4400)","0","ic","I1";
;
VALUE"XC7A200TFFG1156"
CDS_LIB"ic"
CDS_LMAN_SYM_OUTLINE"-125,1250,725,-100";
"AG20"16;
"AH20"15;
"AM20"42;
"AM22"14;
"AL20"17;
"AL22"41;
"AK21"13;
"AP23"40;
"AJ21"12;
"AN23"11;
"E13"39;
"A13"10;
"F13"9;
"B13"8;
"E15"7;
"C14"6;
"F15"5;
"D14"4;
"H14"0;
"G14"0;
"G16"0;
"H16"0;
"C16"3;
"A15"2;
"D16"1;
"B15"38;
"E17"29;
"A17"28;
"F17"27;
"B17"26;
"AK17"37;
"AP17"36;
"AJ17"25;
"AN17"24;
"AM16"23;
"AP15"22;
"AL16"21;
"AN15"20;
"AG16"0;
"AH16"0;
"AH14"0;
"AG14"0;
"AK15"19;
"AM14"18;
"AJ15"35;
"AL14"34;
"AK13"33;
"AP13"32;
"AJ13"31;
"AN13"30;
END.
