# 处理器

## 单周期数据通路

### 数字逻辑基础

根据是否含有存储器，数字逻辑部件分为两类：

- **组合逻辑**不含存储器，对数据进行操作，给定输入时输出唯一确定；

- **状态逻辑**量（又称时序逻辑）含有存储器。至少拥有两个输入：时钟、待写入的数据；一个输出：存储着的数据。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107162034514.png" alt="image-20250107162034514" style="zoom:80%;" />

只有在时钟信号的上升沿，才允许向状态单元写入数据；这样的时钟方法称为**边沿触发的时钟（edge-triggered clock）**。

**多选器（MUX）**从多个数据中选择一个作为输出，选择哪个数据取决于选择控制信号。

**总线（bus）**表示数据信息多于一位的信号线，在数字电路图中加粗表示并标记位宽。

因为 MIPS-32 采用 32 位字，当总线为 32 位时不必写出位宽。

### MIPS核心子集、指令周期

选取以下 9 条指令构成一个 **MIPS 核心子集**，作为本章实现的指令集：

- R 型指令：`add`、`sub`、`and`、`or`、`slt`；
- 访存指令：`lw`、`sw`；
- 决策指令：`beg`、`j`。

> 使用这个 MIPS 子集可以说明建立数据通路和控制单元的关键原理，和其他体系结构的基本思想是相通的。

一条 MIPS 指令的执行分为五个阶段，统称为一个**指令周期（instruction cycle）**：

1. **IF 取指令**：根据 PC 所给地址，从存储器中取出指令；
2. **ID 译码与读寄存器**：分析指令字段，读取一个或两个寄存器；
3. **EX 运算**：ALU 运算 R 型指令的结果 or 访存指令的地址 or `beq` 两源操作数是否相等；
4. **MEM 访存与分支**：访存指令向存储器进行读写，分支指令完成分支；
5. **WB 写回**：将结果送回某寄存器。

### 数据通路概图

左图表示数据的流向，右图在左图的基础上添加了必要的多选器和控制信号。

![image-20250107163451482](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107163451482.png)

### 数据通路部件：取指令周期 IF

**IF 取指令**：根据 PC 所给地址，从存储器中取出指令。

将存储器中的指令和数据分别看待，由此形成指令存储器和数据存储器。

- **指令存储器**存放程序的指令，输入一个地址时输出其指向的指令；
- **程序计数器（PC）**保存当前指令的地址；

将一个 ALU 完全用作**加法器（Add）**，用来计算 PC + 4，即下一条指令的地址。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107170235109.png" alt="image-20250107170235109" style="zoom:80%;" />

### 数据通路部件：译码与读寄存器周期 ID

ID 译码与读寄存器：分析指令字段，读取一个或两个寄存器。

**寄存器堆（reg file）**含有 32 个通用寄存器。

对应 R 型指令的三操作数格式，寄存器堆接收 3 个寄存器编号，其中至多两个寄存器用于读（R 型和 `beq` 读两个，`sw` 读一个），至多一个寄存器用于写（R 型写回 `rd`、`lw` 写回 `rt`)。读取时，输出 `rs` 和 `rt` 寄存器中的数据。

为了支持写入数据，需要一个 32 位的写数据端口作为输入。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107170635461.png" alt="image-20250107170635461" style="zoom:67%;" />

### 数据通路部件：运算周期 EX

**EX 运算**：ALU 运算 R 型指令的结果 or 访存指令的地址 or `beq` 两源操作数是否相等。

> 作出 IF、ID、EX 阶段的局部数据通路。

1. 对于 R 型指令，ALU 执行相应的算数 or 逻辑运算，并输出结果；

   <img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107172518551.png" alt="image-20250107172518551" style="zoom:80%;" />

2. 对于访存指令，ALU 计算基地址和偏移量的和，得到数据的真正地址；

   <img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107172814868.png" alt="image-20250107172814868" style="zoom:67%;" />

3. 对于分支指令，ALU 将两源操作数相减，根据结果是否为 0，判断两数是否相等。与此同时，另一个加法器得到符号扩展并左移两位的 PC 相对地址，将其与 PC + 4 相加得到**分支目标地址**。

   ![image-20250107173624062](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107173624062.png)

---

![image-20250107172425199](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107172425199.png)

### 数据通路部件：访存与分支周期 MEM、写回周期 WB

- **MEM 访存分支**：证访存指令向存储器进行读写，分支指令完成分支；
- **WB 写回**：将结果送回某寄存器。

访存指令在第四阶段才真正读/写数据存储器，ALU 计算基址和偏移量的和，得到真正地址并输入数据存储器。

`lw` 从数据存储器读取数据并输出，`sw` 向数据存储器写入数据。

`beq` 分支指令在这个周期不访存，但会将 PC + 4 or 分支目标地址写回 PC，决定分支是否发生。

因此，将第四阶段统称为访存分支周期。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250107174036933.png" alt="image-20250107174036933" style="zoom: 80%;" />

第五阶段，R 型指令将运算结果写回 `rd` 寄存器，`lw` 指令将存储器数据写回 `rt` 寄存器。

### MIPS 核心子集数据通路

![image-20250108202353055](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108202353055.png)

### 指令周期小结

<table>
    <thead>
        <tr>
            <th>指令类型</th>
            <th>IF取指令</th>
            <th>ID译码与读reg</th>
            <th>EX运算</th>
            <th>MEM访存分支</th>
            <th>WB写回</th>
        </tr>
    </thead>
    <tbody>
        <tr>
            <td>R型</td>
            <td>根据PC从存储器中取出指令</td>
            <td>取源操作数 rs 和 rt</td>
            <td>执行运算</td>
            <td>-</td>
            <td>将ALU运算结果写回 rd</td>
        </tr>
        <tr>
            <td>lw</td>
            <td>根据PC从存储器中取出指令</td>
            <td>取基址寄存器 rs 偏移量符号扩展</td>
            <td>计算内存地址</td>
            <td>读数据存储器，取得数据</td>
            <td>将访存数据写回 rt</td>
        </tr>
        <tr>
            <td>sw</td>
            <td>根据PC从存储器中取出指令</td>
            <td>取基址寄存器 rs 偏移量符号扩展</td>
            <td>计算内存地址</td>
            <td>写数据存储器</td>
            <td>-</td>
        </tr>
        <tr>
            <td>beq</td>
            <td>根据PC从存储器中取出指令</td>
            <td>取 rs 和 rt，字地址符号扩展并左移两位</td>
            <td>比较 rs 和 rt 算分支目标地址</td>
            <td>地址写回 PC</td>
            <td>-</td>
        </tr>
    </tbody>
</table>

在单周期实现中，每条指令都在一个时钟周期内完成，CPI 为 1。注意到只有 `lw` 使用全部 5 个阶段，因此基本可以肯定，**时钟周期取决于 `lw` 的执行时长**。其他指令只用 4 个阶段，但仍然要花费 5 个阶段的时间。多周期实现可以缩减时钟周期到 1 个阶段的长度，一条指令占用几个阶段，就执行几个周期。虽然 CPI 变成了 4 或 5，但时钟周期缩短到 $\frac{1}{5}$，运行速度反而更快。

## 单周期控制单元

### ALU 控制线

ALU 可以执行加 `add`、减 `sub`、与 `and`、或 `or`、小于则置位 `slt` 五种运算（或非 `nor` 不讨论）。具体执行什么运算，由 4 位 ALU 控制线决定。

![image-20250108211452860](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108211452860.png)

当 Ainvert、Bnegate 都无效时，Operation 控制右方多路选择器从 `a & b`，`a | b`，`a + b` 中选择一个作为输出。

当执行减法时，转化为补码加法，由 Binvert 和 Carryln 合二为一的 Bnegate 有效：

![image-20250108211613901](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108211613901.png)

![image-20250108211628933](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108211628933.png)

> `add` 的控制线为 `0010`，`sub` 的控制线为 `0110`。

### ALU 控制单元

主控制单元根据指令操作码，向 **ALU 控制单元**输出一个 2 位控制信号 **ALUOp（ALU 操作码）**。

- 当 ALUOp 为 **00** 时，表示这条指令是**访存指令**，需要 ALU 将基址和偏移量相加（ALU 控制线：0010）；
- 当 ALUOp 为 **01** 时，表示这条指令是**分支指令 `beq`**，需要 ALU 将两源操作数相减（ALU 控制线：0110）；
- 当 ALUOp 为 **10** 时，表示这是条 **R 型指令**，由 `funct` 字段进一步指定需要 ALU 完成的功能

判定为 R 型指令后，ALU 控制单元将 6 位功能码 `funct` 字段映射到加 0010、减 0110、与 0000、或 0001、小于则置位 0111 中的一个。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108213143859.png" alt="image-20250108213143859" style="zoom:80%;" />

ALU 控制线由主控制单元，发出的 ALUOp、R 型指令中的 funct 字段两级共同决定，这种多级译码方式有利于提高控制器性能。

### 控制信号：指令存储器、寄存器堆、ALU

> 一个程序在运行前将指令写入指令存储器，不需要专门的写使能控制信号来“批准”写入。
>
> <img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108215732402.png" alt="image-20250108215732402" style="zoom:67%;" />

指令存储器每周期进行一次读操作，是**只读**且必读的，不需要专门的读使能控制信号来“批准”读出。

![image-20250108222201844](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108222201844.png)

**8 条 MIPS 核心子集指令都会读寄存器**，无需读使能控制信号（因为读取之后，进不进行操作都不会影响）。但是，<u>只有 R 型指令和 `lw` 指令会写回寄存器堆</u>；因此要有寄存器堆写使能控制信号 RegWrite；并用启用 rd 控制信号 RegDst 决定写回 rd 还是 rt。

`j` 指令呢？什么时候需要读/写使能控制信号？

对 ALU，除了上述两位 ALUOp 信号，还需要启用立即数（作为 ALU 源）控制信号 ALUSrc 为 1 时选取符号扩展后的立即数作为 ALU 源操作数，为 0 时选取 rt 作为 ALU 源操作数。

### 控制信号：数据存储器、写回

只有 `lw` 读数据存储器，只有 `sw` 写数据存储器；因此，数据存储器需要读、写控制信号各一个：

- **（数据）存储器读使能控制信号 MemRead**；
- **（数据）存储器写使能控制信号 MemWrite**。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108222434494.png" alt="image-20250108222434494" style="zoom:67%;" />

> 这两个信号可以理解为 `lw`、`sw` 使用的。
>
> 因为指令存储器不需要读写使能控制信号，所以不必强调是“数据”存储器。

R 型指令从 <u>ALU</u> 写回寄存器，`lw` 从<u>存储器</u>写回寄存器。

为了选择写回寄存器的数据来源，需要一个**存储器写回控制信号 MemtoReg**：

- 为 1 时，将存储器数据写回；
- 为 0 时，将 ALU 运算结果写回。

### 控制信号：分支

分析分支指令 `beq` 使用的控制信号：

1. 仅当遇到 `beq` 指令才可能分支；
2. 分支条件为真，即 ALU 运算 `rs - rt = 0` 时才分支。

使用一个与门（AND gate）进行与运算，当两个输入均为 1 时，才输出 1。当分支控制信号 Branch 和 ALU 零标志 Zero 同时为真，才将 PC 源控制信号 PCSrc 置为 1。选择将分支目标地址写回 PC，完成分支。

只要其中一个条件为假（当然包括两个都为假），选择 PC + 4 写回 PC，取消分支。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250108232740156.png" alt="image-20250108232740156" style="zoom:80%;" />

### 控制信号小结

指令周期第二阶段 ID，所谓的“指令译码“就是**主控制单元**将操作码（不包括功能码）翻译成**控制信号**，并发送到对应器件的过程。

主控制单元共发出 8 个（共 9 位）控制信号，由指令 Op 字段和 R 型 funct 字段译码而得。

> 注意，控制单元只发出 Branch 信号，而不直接发出 PCSrc 信号。

| 控制信号名 | 无效时的含义                                            | 有效时的含义                                   |
| ---------- | ------------------------------------------------------- | ---------------------------------------------- |
| RegDst     | 写寄存器的目标寄存器号来自 rt 字段（位 20:16）          | 写寄存器的目标寄存器号来自 rd 字段（位 15:11） |
| RegWrite   | 无                                                      | 寄存器堆写使能有效                             |
| ALUSrc     | 第二个 ALU 操作数来自寄存器堆的第二个输出（读取数据 2） | 第二个 ALU 操作数为指令低 16 位的符号扩展      |
| PCSrc      | PC 由 PC + 4 取代                                       | PC 由分支目标地址取代                          |
| MemRead    | 无                                                      | 数据存储器读使能有效                           |
| MemWrite   | 无                                                      | 数据存储器写使能有效                           |
| MemtoReg   | 写入寄存器的数据来自 ALU                                | 写入寄存器的数据来自数据存储器                 |

> ALUOp 的操作码有**两位**（与其他不同）， 00（代表访存指令，0010），01（代表 `beq` 指令，0110），10（R 型，还要继续根据 funct判断）。

### 带控制的 MIPS 核心子集数据通路

![image-20250109000742805](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109000742805.png)

### 控制信号分析：`lw`

以 `lw $t0, 12($s0)` 为例：

![image-20250109001749461](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109001749461.png)

| 控制信号名称 | 功能           | 值   |
| ------------ | -------------- | ---- |
| RegDst       | 启用 rd        | 0    |
| ALUSrc       | 立即数输入 ALU | 1    |
| MemtoReg     | 存储器写回     | 1    |
| RegWrite     | 写寄存器堆     | 1    |
| MemRead      | 读存储器       | 1    |
| MemWrite     | 写存储器       | 0    |
| Branch       | 分支           | 0    |
| ALUOp1       | ALU 操作码     | 0    |
| ALUOp2       | ALU 操作码     | 0    |

### 控制信号分析：`beq`

以 `beq $t0，$zero，Loop` 为例，其中 `$t0 = 0`，`Loop` 的 16 位 PC 相对字偏移量为 0008H。

![image-20250109003537142](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109003537142.png)

| 控制信号名称 | 功能           | 值   |
| ------------ | -------------- | ---- |
| RegDst       | 启用 rd        | ❌    |
| ALUSrc       | 立即数输入 ALU | 1    |
| MemtoReg     | 存储器写回     | ❌    |
| RegWrite     | 写寄存器堆     | 0    |
| MemRead      | 读存储器       | 0    |
| MemWrite     | 写存储器       | 0    |
| Branch       | 分支           | 1    |
| ALUOp1       | ALU 操作码     | 0    |
| ALUOp2       | ALU 操作码     | 1    |

> `beq` 指令使用的时候并不需要写入寄存器，因此 RegWrite 被设为 0，但无法进行寄存器写入操作时，**MemtoReg、RegDst 变成无关项（使用 ❌ 来表示）**，不影响整条指令的执行。

### 指令控制信号表：`j` 指令扩充

对 R 型、访存、分支指令，控制信号分别为：

| 指令  | RegDst | ALUSrc | MemtoReg | RegWrite | MemRead | MemWrite | Branch | ALUOp1 | ALUOp0 | Jump |
| ----- | ------ | ------ | -------- | -------- | ------- | -------- | ------ | ------ | ------ | ---- |
| R 型  | 1      | 0      | 0        | 1        | 0       | 0        | 0      | 1      | 0      | 0    |
| `lw`  | 0      | 1      | 1        | 1        | 1       | 0        | 0      | 0      | 0      | 0    |
| `sw`  | ❌      | 1      | ❌        | 0        | 0       | 1        | 0      | 0      | 0      | 0    |
| `beq` | ❌      | 0      | ❌        | 0        | 0       | 0        | 1      | 0      | 1      | 0    |
| `j`   | ❌      | ❌      | ❌        | 0        | ❌       | 0        | 0      | ❌      | ❌      | 1    |

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109010345794.png" alt="image-20250109010345794" style="zoom:67%;" />

## 复习（一）

1. 组合逻辑和状态/时序逻辑的划分依据是什么？状态单元采用什么时钟方法？<u>后者相较于前者含有存储器；边沿触发。</u>

2. 选取哪 9 条指令作为本章实现数据通路的 MIPS 核心子集？<u>R 型（`add`、`sub`、`and`、`or`、`slt`）、`beq`、`j`、`lw`、`sw`。</u>

3. MIPS 指令周期包含五个阶段，各阶段的名称、作用、使用部件分别是什么？

   1. **IF**：根据 PC 给出的地址，从指令寄存器中将指令取出；PCC、ADD、IM。

      > 在取值周期，**已经计算出了 PC + 4**。

   2. **ID**：将指令译码，并且读寄存器；Reg file、Mux、主控制单元（在该阶段翻译 9 位控制信号）、SE（进行符号拓展）。

   3. **EX**：执行运算的阶段；ALU、Add、<< 2、MUX。

   4. **MEM**：使用 `sw` 和 `lw` 对数据存储器进行操作；DM。

   5. **WB**：将 R 型指令下，ALU 所得或是 `lw` 指令下，将数据存入寄存器中；MUX。

4. 单周期实现机制为什么性能不佳？<u>因为要使用执行时间最长的那个指令（`lw`）来确定时钟周期的长度。</u>
5. 说明 ALU 控制信号的两级译码过程。2 位 ALUOp 和 4 位 ALU 控制线有什么区别和联系？<u>由主控制单元发出两位的 ALUOp，00 对应访存指令（0010），01 对应分支指令（0110），10 对应 R 型指令；然后进入第二级译码阶段，需要通过 funct 来判断。</u>
6. 什么情况下需要读/写使能控制信号？<u>部分周期、部分指令进行读/写时，才需要读/写使能信号进行拓展。</u>
7. 主控制单元发出哪 8 个控制信号？各自有什么作用？
8. PCSrc 由哪两个信号共同决定？Branch、Zero。
9. 自行分析 R 型指令、`sw` 指令的控制信号，熟悉带控制的数据通路图和指令控制信号表。
10. 画出带控制的 MIPS 核心子集数据通路（含 `j` 指令）。

## 流水线数据通路与控制

### 指令周期和流水级

![image-20250109020030281](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109020030281.png)

单周期实现中，任一时刻只有部分硬件在运行。将指令执行过程分散在五个周期，每周期只执行一个阶段。

指令 1 进入 ID 周期后，指令 2 可以使用 IF 部分的硬件，指令 1 进入 EX 周期后，指令 2 可以使用 ID 部分的硬件，指令 3 可以使用 IF 部分的硬件.....

与指令周期的五个阶段相对应，把数据通路分为五个**流水级**，形成**流水线（pipeline）**。

> 在流水线中，可以称 XX 阶段为 XX 周期。

### 流水线时钟周期的长度 T 和数量 cycles

假设五个阶段各需 200ps，将最慢阶段的 200ps 作为时钟周期。<u>和单周期相比，执行 4 条指令、10000 条指令的的加速比分别为多少？</u>

4 条指令下，流水线的执行时间为 $8 \times 200 = 1600 \text{ps}$，而单周期为 $1000 \times 4 = 4000 \text{ps}$，因此加速比为 $S_n = \frac{4000}{1600} = 2.5$。类似的 10000 条指令下，加速比为 $S_n \approx 5$，趋近于其流水级数。

> u 是 10 的负 6 次方，n 是 10 的负 9 次方，p 是 10 的负 12 次方。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109022206482.png" alt="image-20250109022206482" style="zoom:80%;" />

![image-20250109022708219](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109022708219.png)

> **理想**条件为：
>
> 1. 每个流水级时间**等长**；
> 2. 流水线**没有开销**；
> 3. 指令数**足够大**。

假设五个阶段需要的时间分别为 200ps、100ps、200ps、200ps、100ps，仍然将最慢阶段的 200ps 作为时钟周期。

<u>`lw` 后跟一条 `add` 指令，能否砍掉 `add` 的 MEM 流水周期？</u>

![image-20250109025007242](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109025007242.png)

省略流水周期可能导致两条指令抢占同一流水级的硬件部件，引发结构冒险（structural hazard）。（解决方法，添加硬件）

![](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109024326885.png)

### 流水线性能

只观察一条指令，流水线是否改善了它的执行时间？由下图，对于一条指令来说，流水线并没右改善，甚至可能恶化。

![image-20250109025538916](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109025538916.png)

流水线并不减少单条指令的执行时间，而是通过增加指令**吞吐率**来提高性能，即在同一时间处理<u>多条指令的不同阶段</u>，实现**指令级并行**。

理想情况下，流水线 CPI 为 1（对于多条指令而言，可以说一个周期处理一个指令），IC 不变，由时钟周期长度决定的**吞吐率**（在一个时钟周期中，吐出一条指令，拖入一条指令），是评价流水线性能的重要指标。

为提高流水线性能 200，可进一步划分流水级、缩短时钟周期。在 IC 和 CPI 不变的情况下，**进一步缩短 T**，减少 CPU 执行时间，提高吞吐率。

> 过度划分流水级会导致调度开销增大、分支性能下降，抵消性能提升

MIPS 是一种精心为流水线设计的指令集，很容易避免结构冒险。

### 流水线寄存器

任一时刻，每个流水级只被一条指令占用，用一条数据通路执行 5 条 MIPS 指令，不会造成结构冒险。

但每条指令使用和生成的数据各不相同，为了保留指令各自的数据，需要在两个流水级之间，插入**流水线寄存器**，以左右两个流水级命名
分别叫做 IF/ID、ID/EX、EX/MEM、MEM/WB。

![image-20250109032031488](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109032031488.png)

![image-20250109032047323](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109032047323.png)

### 流水线分析：`lw`

>  约定状态/时序单元左半边涂灰表示**写入**，右半边涂灰表示**读取**；组合单元涂灰表示使用。

- **IF**：一切指令都要取指令，将 PC + 4 和指令传给 IF/ID；
- **ID**：一切指令都要译码产生控制信号，除 `j` 以外均要读取寄存器；PC + 4 继续传给 ID/EX，rs 和 rt 的数据、扩展后的立即数也要传给 ID/EX；
- **EX**：多选器根据 ALUSrc 选择 ALU 源操作数和 rs 相加，ALU 结果、Zero 标志位、分支目标地址都要传给 EX/MEM。
- **MEM**：从数据存储器中读取数据，和 ALU 运算结果一并传给 MEM/WB。
- **WB**：将访存读取的数据写回寄存器堆。<u>为了写回 rt，我们缺少什么信息？保存 rt 的寄存器号。</u>

![image-20250109032536101](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109032536101.png)

为确定 `lw` 写回哪个寄存器，rt 的寄存器号要从 ID 级一直传递到 WB 级，进行跨流水级的数据传送，改进后的流水线数据通路如下图（所有使用过的部件涂灰）：

![image-20250109061011600](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109061011600.png)

### 流水线图

**多周期流水线图**从总体上描述流水线指令序列，可以转化为一系列**单周期流水线图**，刻画同一周期内五个流水级的工作情况。

![image-20250109061458869](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109061458869.png)

### 流水线控制

**流水线控制信号**和单周期控制信号的种类、数量、功能完全相同。但是每条指令在 ID 级产生控制信号后，下一周期会被后续指令覆盖。

<u>考虑指令序列 `add`-`lw`-`sw` ？</u>
`add` 从 EX 级进入 MEM 级以后，`lw` 进入 EX 级但 EX 中的控制信号还是 `add` 的信号，`add` 也需要把自己的信号移动到 MEM 级之中。

因此，控制信号也需要从 ID 级依次传到 EX 级、MEM 级、WB 级。

EX 级使用该级的信号（ALUSrc 和 ALUOp）后不再使用，可以丢弃，MEM 级同理。**这就是跨流水级的控制信号传送**。

![image-20250109062401628](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109062401628.png)

### 带控制的流水线数据通路、指令控制信号表

![image-20250109062858079](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109062858079.png)

注意 EX 级最下面的多选器，为了减少传递过程中寄存器的使用，故在 EX 级便做了 RegDst 的判断。此时它的控制信号有：RegDst、ALUOp、ALUSrc。
## 流水线冒险

### 数据相关与数据冒险、寄存器先写后读

`$v0` 寄存器（`$2`）被五条指令使用。

其中，`sub` 指令将结果 -20 写入 `$v0`，另外 4 条指令预期读取数据 -20，与 `sub` 指令**数据相关**。但是，`sub` 指令在 CC5 才将 -20 写入 `$v0`，`and` 和 `or` 在 CC3/CC4 就要读取 -20。

此时 `$v0` 的值还是10，于是产生**数据冒险（data hazard）**，约定寄存器**前半拍写**，后半拍读。在 CC5 中 `sub` 先写结果 -20，再由 `add` 读取，<u>可避免一次冒险</u>。

![image-20250109065507660](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109065507660.png)

### ALU-ALU旁路、MEM-ALU旁路

实际上，`and` 和 `or` 要使用的数据 -20 在 CC3 就已经由 ALU 计算生成我们可以从 EX/MEM 寄存器将数据直接传给 `and` 指令的 ALU，从 MEM/WB 寄存器将数据传给 `or` 指令的 ALU。这种跳过寄存器写回、直接从流水线寄存器取得数据的方法称为**转发（forward）**或**旁路（bypass）**程序。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109070122644.png" alt="image-20250109070122644" style="zoom:67%;" />

其中，`and` 指令将 `sub` 的 ALU 运算结果作为 ALU 的 rs 输入，形成 **ALU-ALU 旁路**（EX-EX 旁路）。

![image-20250109070335764](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109070335764.png)

`or` 指令将 `sub` 的 ALU 运算结果（MEM 级）作为 ALU 的 rt 输入，称为 **MEM-ALU 旁路**。

**配备两种旁路，则称为*全旁路***。

> ALU-ALU 之间不可以有其他指令，MEM-ALU 之间必须间隔一条指令。（都是正好对齐）

### 取数-使用型数据冒险、阻塞

考虑指令序列：

```assembly
lw $t0, 12($0)
add $t1, $t0, $t0
```

<u>能否通过旁路机制解决这一数据冒险？</u>

下一条指令使用 `lw` 的目标寄存器 rt 时，访存读出的数据在 MEM 级才产生。尝试添加旁路，发现数据流向和时间相反。对这种**取数-使用型数据冒险**，必须在 `lw` 指令后添加一个**气泡/阻塞周期**。

`add` 指令已经执行 IF 和 ID 周期，我们并不是真的塞入一条**空指令 `nop`**，而是把 `add` 的<u>控制信号全部清零、使其不改变任何状态单元</u>，将其变为空指令。同时将 `add` 指令的地址（PC + 4 - 4）重新写回 PC，在 `lw` 的 EX 周期重新执行 `add` 指令。阻塞由**冒险检测单元**控制实现。

![image-20250109071110782](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109071110782.png)

### 分支引发的控制冒险

分支指令 `beq` 在 MEM 级才能决定是否分支，此前 `beq` 后的三条指令都已被取到流水线分支成功却执行了。分支失败才应该执行的指令（或反过来）就产生了分支冒险，是一种典型的**控制冒险（control hazard）**。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109072329716.png" alt="image-20250109072329716" style="zoom:67%;" />

当我们猜测每个分支语句发生的概率很小，如循环中用于退出循环的：
```assembly
beq reg1, $zero, Exiti
```

我们可以采取总是**假设分支不发生**的策略，执行那些紧跟在 `beq` 后的指令，<u>跳过分支</u>。如果预测失败不产生额外并销，且预测成功率能达到 50%，就能减少 50% 的分支冒险开销。

> 与假设分支不发生相对应，也有总是假设分支发生的策略，不作讨论。

### 分支预测

我们可以采取总是**假设分支不发生**的**静态分支预测**策略。

通过向数据通路添加称为**分支预测缓存（分支历史记录）**的小型索引存储器区，保存近几次分支的记录，进而预测分支是否发生，这样的策略称为**动态分支预测**。

> 动态分支预测的准确率通常高达 90%。

考虑一个循环，进行 9 次循环分支（分支发生）后退出（分支不发生）。

使用**单预测位**（初始化为表示不分支的 0）会产生两次预测错误：

- 进入第 1 次循环后，要继续循环分支，然而预测位为 0，预测不分支，产生一次预测错误；
- 进入第 9 次循环后，不再循环分支，然而预测位为 1，预测分支，产生第立次预测错误。

### 双预测位动态分支预测

使用**双预测位**时，则只会产生一次预测错误。两个预测位表示 0～3 这 4 个数，初始化为 0。

分支一次 +1 且不超过 3，不分支一次 -1 且不超过 0。

- 当预测位为 0、1 时，预测分支不发生；
- 当预测位为 2、3 时，预测分支发生。

形成下面的有限状态机 ：

![image-20250109073652617](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109073652617.png)

> 过去曾采用延迟分支策略，随着集成度的提高，已经被动态分支预测取代，后来产生了相关预测、竞争预测等新的分支预测方法。

![](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109073858517.png)

### 缩短分支延迟

在此前的分析中，`beq` 在 MEM 级才能决定是否分支如果能将整个分支过程提前到 EX 级，就能将分支错误时的开销从 3 条指令（3 个周期）缩短到 2 条指令（2 个周期）。提前到 ID 级，就能将分支错误开销进一步降低到 1 条指令（如下图的第二条）。

![image-20250109074358318](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109074358318.png)

这种**缩短分支延迟**的策略需要提前 2 件事：

1. 计算分支目标地址；
2. 判断分支条件。

> PC + 4 的值在 IF 周期已经计算出来，完全可以在 ID 周期计算出分支目标地址。

在 ID 级从寄存器堆取出 rs 和 rt 的数据，送入一个**相等检测单元**（比 ALU 简单的）。判断相等以后，即可向控制 PCSrc 的多选器发出信号。将分支目标地址写回 PC，在 ID 级完成分支。

---

如果 `beq` 的上一条指令是 R 型指令，且需要比较 R 型指令的运算结果。在将 R 型 ALU 结果旁路到 IF/ID 寄存器的基础上，还要将 `beq` 指令阻塞 1 个周期（因为要比较的结果在 EX 级才可得出，因此要想在 ID 级检测，则将 `beq` 阻塞）。

分析：如果 `beq` 比较上一条 `lw` 指令取得的数据，需要阻塞 2 个周期（在 MEM 级才可以有数据）。

![image-20250109075714890](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109075714890.png)

分支在 ID 级完成，作出多周期流水线图说明如下指令序列的执行情况：

![image-20250109080016339](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109080016339.png)

![image-20250109080352691](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109080352691.png)

### 带冒险控制的单周期流水线图

![image-20250109080420718](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109080420718.png)

**观察理解**：

1. 支持旁路的**旁路单元**；
2. 支持阻塞的**冒险检测单元**；
3. 用于在 ID 级比较两数是否相等的**相等检测单元**。

### 异常 x86 和 ARM 处理器指令级并行加速

异常（中断）是另一种控制冒险。

**异常**源于指令本身，如算术溢出、请求系统调用、使用未定义的指令；**中断**源于指令外部，如I/O请求、硬件故障（部分硬件故障也属于异常）。为了保存发生异常的地址和原因，需要向数据通路添加**异常程计数器 EPC** 和 **Cause** 寄存器。ARM Cortex-A8 采用三阶段、14 级的流水线结构，Intel Core i7 920 采用更复杂的流水线，通过将 x86 指令翻译成微操作来简化流水线实现。

流水线和**多发射**都通过重叠执行多条指令，来开发指令级并行。多发射由编译器实现时称为**静态多发射（超长指令字VLIW）**，由硬件实现时称为**动态多发射 (超标量）**。受限于功耗，现在的处理器一般采用相对简单的流水线，利用指令级并行循环展开CH3改进后的矩阵乘法程序，实现了性能翻倍。

## 复习（二）

1. 解释 5 个流水级和 4 个流水线寄存器的关系；

   ![image-20250109081342657](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109081342657.png)

2. 流水线中的时钟周期长度由什么决定？如何计算流水线时钟周期数？<u>使用流水级中最长的时间作为时钟周期数；$\text{cycles} = \text{IC} + n - 1$</u>。

3. 在什么样的理想情况下，流水线的加速比趋近于流水线级数（也叫流水线深度）？

   - 指令数足够大；
   - 流水级是等长的；
   - 不引入额外开销。

4. 流水线的吞吐率由什么决定？如何提高吞吐率？<u>由时钟周期长度 T 决定；进一步划分流水线，降低时钟周期长度。</u>

5. 在流水线上执行 `lw` 指令，什么信息需要从 ID 级一直保留到 WB 级？<u>rt 的寄存器号。</u>

6. 对 `sw` 进行流水线分析；

7. 流水线中的控制信号在何处产生？在逐级传送的过程中会不会减少？<u>ID 级产生；会。</u>

8. 如何读写寄存器堆，可以减少一次数据冒险？<u>采用前半拍进行写，后半拍进行读。</u>

9. ALU-ALU旁路和全旁路有什么区别？<u>还需要 MEM-ALU 旁路才构成全旁路。</u>

10. 在什么情况下，需要通过阻塞来解决数据冒险？<u>取数-使用型。</u>

11. 动态分支根据什么来预测分支是否发生？为什么单预测位机制会导致两次预测错误？<u>采取了预测位，在分支预测缓存存储这个预测位，根据这个预测位根据一些算法来判断是否分支；进入循环和退出循环。</u>

12. 为了缩短分支延迟，在 ID 级添加了什么部件？此时 `beq` 指令是否会被阻塞？<u>相等检测单元；当 `beq` 之前是 `lw` 指令，则阻塞两个周期，R 型指令则阻塞一个周期。</u> 

## 习题

对单周期指令 `AND Rd, Rs, Rt`：

1. 控制单元生成哪些信号？
2. 使用哪些功能单元？
3. 哪些功能单元会产生不被使用的输出？哪些功能单元不产生输出？

![image-20250109085112755](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109085112755.png)

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109085134275.png" alt="image-20250109085134275" style="zoom:67%;" />

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109095121902.png" alt="image-20250109095121902" style="zoom:80%;" />

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109095653951.png" alt="image-20250109095653951" style="zoom:67%;" />

> 一般地，没有旁路的时候，一般需要两个堵塞。

![image-20250109102204434](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109102204434.png)

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109103432244.png" alt="image-20250109103432244" style="zoom:67%;" />

在时钟周期中，同一个部件只允许操作一次，如果合二为一了，使用 `lw` 指令就会与设计理念相悖。而多周期数据通路，一个周期访问单一部件，所以不可能在一个时钟周期中访问两个。

<img src="https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109103827805.png" alt="image-20250109103827805" style="zoom:50%;" />

因为 `j` 已经实现了，所以实现 `link`，通过修改多路选择器，使得 PC + 4 存入 `$ra` 中，以达到 `jal` 的目的：

![image-20250109104038676](https://leafalice-image.oss-cn-hangzhou.aliyuncs.com/img/image-20250109104038676.png)

最右边的多路选择器要扩充为 3 选 1 选择器，新增的是 PC + 4，因此 MemtoReg 信号要修改为 2 位的信号；同时，要修改最左边的寄存器扩充为 3 选 1 选择器，将 `$ra` 寄存器的编号作为新的输入，RegDst 
