<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:37.3637</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0056438</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다중 계층 시스템-인-패키지를 제조하는 반도체 디바이스 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A MULTI-TIER  SYSTEM-IN-PACKAGE</inventionTitleEng><openDate>2024.11.12</openDate><openNumber>10-2024-0161588</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/495</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 제1 기판과 제1 기판의 제1 표면 위에 배치된 제1 전기 구성요소를 갖는다. 제1 봉지재는 제1 전기 구성요소 및 제1 기판의 제1 표면 위에 증착된다. 모듈식 상호연결 유닛은 제1 기판의 제2 표면 위에 배치된다. 제2 봉지재는 제1 기판의 제2 표면 위에 증착된다. 제2 기판은 제1 기판의 제2 표면 위에 배치되고 그리고 모듈식 상호연결 유닛을 통해 제1 기판에 전기적으로 연결된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 제조하는 방법으로, 상기 방법은: 복수의 전기 구성요소를 제공하는 단계; 모듈을 형성하기 위해 복수의 전기 구성요소 위에 제1 봉지재를 증착하는 단계; 모듈을 반도체 다이에 인접하게 배치하는 단계; 반도체 다이 및 모듈 위에 제2 봉지재를 증착하는 단계; 및 제2 봉지재, 모듈 및 반도체 다이 위에 빌드-업 상호연결 구조를 형성하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 복수의 전기 구성요소를 제공하는 단계는: 수동 구성요소를 제공하는 단계; 및 제2 반도체 다이를 제공하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 방법은: 제1 전도성 층을 형성하는 단계; 제2 전도성 층을 형성하는 단계; 및 제1 봉지재를 증착하기 전에, 전기 구성요소를 제1 전도성 층 및 제2 전도성 층 위에 배치하는 단계;를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제1 봉지재를 증착하기 전에 리드프레임 위에 전기 구성요소를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 습윤성 측면을 포함하도록 빌드-업 상호연결 구조를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 재분배 층을 구비하도록 모듈을 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 디바이스를 제조하는 방법으로, 상기 방법은: 전기 구성요소를 제공하는 단계; 모듈을 형성하기 위해 전기 구성요소 위에 제1 봉지재를 증착하는 단계; 모듈을 반도체 다이에 인접하게 배치하는 단계; 및 반도체 다이 및 모듈 위에 제2 봉지재를 증착하는 단계;를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 방법은: 제2 반도체 다이를 제공하는 단계; 및 전기 구성요소 및 제2 반도체 다이 위에 제1 봉지재를 배치하는 단계;를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 방법은: 제1 전도성 층을 형성하는 단계; 제2 전도성 층을 형성하는 단계; 및 제1 봉지재를 증착하기 전에 전기 구성요소를 제1 전도성 층 및 제2 전도성 층 위에 배치하는 단계;를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 제2 봉지재를 증착하기 전에 모듈 위에 빌드-업 상호연결 구조를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스이며, 상기 반도체 디바이스는: 복수의 전기 구성요소; 모듈을 형성하기 위해 복수의 전기 구성요소 위에 증착된 제1 봉지재;모듈에 인접하여 배치된 반도체 다이; 반도체 다이 및 모듈 위에 증착된 제2 봉지재; 및 제2 봉지재, 모듈 및 반도체 다이 위에 형성된 빌드-업 상호연결 구조;를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 복수의 전기 구성요소는 수동 구성요소 및 제2 반도체 다이를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 반도체 디바이스는: 접촉 패드; 및 전도성 비아;를 더 포함하며, 접촉 패드 및 전도성 비아는 복수의 전기 구성요소와 제1 봉지재 내의 빌드-업 상호연결 구조 사이에 적층되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 전기 구성요소와 제1 봉지재 내의 빌드-업 상호연결 구조 사이에 배치된 리드 프레임을 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 모듈은 재분배 층을 포함하는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이승현</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>PARK, YeJin</engName><name>박예진</name></inventorInfo><inventorInfo><address>대한민국 경기도 성남시 분...</address><code> </code><country> </country><engName>LEE, HunTeak</engName><name>이헌택</name></inventorInfo><inventorInfo><address>대한민국 인천 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.05.04</priorityApplicationDate><priorityApplicationNumber>18/312,133</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.29</receiptDate><receiptNumber>1-1-2024-0464742-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.05.22</receiptDate><receiptNumber>9-1-2024-9005211-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240056438.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b92fcee5d8e41b0469da1553473bf17b66799895a18cb0405426426c6aa99b38f1d7c141f00a1cd683dd1aa5bc441faaee542f144e0bf4ee</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc1d832a3b5acd337b03ccf494bd52958583c173fd51dc4ef547743f26196926ea191a4d94fc372e318911e2e3f802ffe4c7233a70f921da5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>