# Simulação de um PWM em VHDL

Ambos os arquivos foram desenvolvidos com base no curso do Jordan Christman, com as adaptações necessárias.

O arquivo com início de nome "tb_" é o arquivo da bancada de testes (testbench), e apenas é utilizado para que a simulação seja realizada.
