TimeQuest Timing Analyzer report for entrega4
Fri Nov 01 14:40:31 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 23. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 31. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; entrega4                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   5.8%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; topLevel.sdc  ; OK     ; Fri Nov 01 14:40:30 2019 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 64.9 MHz ; 64.9 MHz        ; CLOCK_50   ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+-------+------------------+
; Clock    ; Slack ; End Point TNS    ;
+----------+-------+------------------+
; CLOCK_50 ; 4.591 ; 0.000            ;
+----------+-------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 2.250 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.585 ; 0.000                          ;
+----------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                       ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 4.591 ; SW[0]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.353     ;
; 4.591 ; SW[0]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.353     ;
; 4.591 ; SW[0]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.353     ;
; 4.818 ; SW[1]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.126     ;
; 4.818 ; SW[1]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.126     ;
; 4.818 ; SW[1]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.126     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.861 ; SW[0]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.083     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 4.894 ; SW[0]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 15.050     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.088 ; SW[1]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.856     ;
; 5.101 ; SW[0]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.912      ; 14.809     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.121 ; SW[1]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.946      ; 14.823     ;
; 5.328 ; SW[1]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.912      ; 14.582     ;
; 5.331 ; SW[0]     ; RAM:RAM1|ram_s~4299 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.621     ;
; 5.331 ; SW[0]     ; RAM:RAM1|ram_s~4305 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.621     ;
; 5.331 ; SW[0]     ; RAM:RAM1|ram_s~4303 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.621     ;
; 5.331 ; SW[0]     ; RAM:RAM1|ram_s~4300 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.621     ;
; 5.331 ; SW[0]     ; RAM:RAM1|ram_s~4297 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.621     ;
; 5.370 ; SW[0]     ; RAM:RAM1|ram_s~5521 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.927      ; 14.555     ;
; 5.370 ; SW[0]     ; RAM:RAM1|ram_s~5516 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.927      ; 14.555     ;
; 5.394 ; SW[0]     ; RAM:RAM1|ram_s~2283 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.548     ;
; 5.396 ; SW[1]     ; RAM:RAM1|ram_s~2667 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.532     ;
; 5.396 ; SW[1]     ; RAM:RAM1|ram_s~2674 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.532     ;
; 5.396 ; SW[1]     ; RAM:RAM1|ram_s~2671 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.532     ;
; 5.414 ; SW[0]     ; RAM:RAM1|ram_s~2667 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.514     ;
; 5.414 ; SW[0]     ; RAM:RAM1|ram_s~2674 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.514     ;
; 5.414 ; SW[0]     ; RAM:RAM1|ram_s~2671 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.930      ; 14.514     ;
; 5.438 ; SW[0]     ; RAM:RAM1|ram_s~4497 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.926      ; 14.486     ;
; 5.441 ; SW[0]     ; RAM:RAM1|ram_s~4302 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.962      ; 14.519     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2859 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2862 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2863 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2861 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2860 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2858 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.445 ; SW[1]     ; RAM:RAM1|ram_s~2857 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.472     ;
; 5.448 ; SW[0]     ; RAM:RAM1|ram_s~5265 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.960      ; 14.510     ;
; 5.457 ; SW[0]     ; RAM:RAM1|ram_s~7054 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.922      ; 14.463     ;
; 5.457 ; SW[0]     ; RAM:RAM1|ram_s~7058 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.922      ; 14.463     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2859 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2862 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2863 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2861 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2860 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2858 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.463 ; SW[0]     ; RAM:RAM1|ram_s~2857 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.919      ; 14.454     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2670 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2673 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2669 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2672 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2668 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2666 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.490 ; SW[1]     ; RAM:RAM1|ram_s~2665 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.452     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2670 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2673 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2669 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2672 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2668 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2666 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.508 ; SW[0]     ; RAM:RAM1|ram_s~2665 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.944      ; 14.434     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5515 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5522 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5519 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5517 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5520 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.514 ; SW[0]     ; RAM:RAM1|ram_s~5514 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.948      ; 14.432     ;
; 5.555 ; SW[0]     ; RAM:RAM1|ram_s~2962 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.963      ; 14.406     ;
; 5.558 ; SW[1]     ; RAM:RAM1|ram_s~4299 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.394     ;
; 5.558 ; SW[1]     ; RAM:RAM1|ram_s~4305 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.394     ;
; 5.558 ; SW[1]     ; RAM:RAM1|ram_s~4303 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.394     ;
; 5.558 ; SW[1]     ; RAM:RAM1|ram_s~4300 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.394     ;
; 5.558 ; SW[1]     ; RAM:RAM1|ram_s~4297 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.954      ; 14.394     ;
; 5.572 ; SW[1]     ; RAM:RAM1|ram_s~2866 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.921      ; 14.347     ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.250 ; KEY[0]    ; detectorBorda:K0|saidaQ ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.880      ; 3.189      ;
; 6.514 ; SW[0]     ; RAM:RAM1|ram_s~2286     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.023      ; 7.723      ;
; 6.514 ; SW[0]     ; RAM:RAM1|ram_s~2290     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.023      ; 7.723      ;
; 6.514 ; SW[0]     ; RAM:RAM1|ram_s~2285     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.023      ; 7.723      ;
; 6.514 ; SW[0]     ; RAM:RAM1|ram_s~2288     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.023      ; 7.723      ;
; 6.514 ; SW[0]     ; RAM:RAM1|ram_s~2284     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.023      ; 7.723      ;
; 6.569 ; SW[0]     ; RAM:RAM1|ram_s~4465     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 7.815      ;
; 6.569 ; SW[0]     ; RAM:RAM1|ram_s~4461     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 7.815      ;
; 6.569 ; SW[0]     ; RAM:RAM1|ram_s~4464     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 7.815      ;
; 6.569 ; SW[0]     ; RAM:RAM1|ram_s~4460     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 7.815      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2411     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2414     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2417     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2418     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2415     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2413     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2416     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2412     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2410     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.618 ; SW[0]     ; RAM:RAM1|ram_s~2409     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.025      ; 7.829      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6251     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6254     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6257     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6258     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6255     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6253     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6256     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6252     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6250     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.728 ; SW[0]     ; RAM:RAM1|ram_s~6249     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.061      ; 7.975      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4139     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4142     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4145     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4146     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4143     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4141     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4144     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4140     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4138     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.746 ; SW[0]     ; RAM:RAM1|ram_s~4137     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.045      ; 7.977      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3435     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3438     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3442     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3439     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3437     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3440     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3436     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3434     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.770 ; SW[0]     ; RAM:RAM1|ram_s~3433     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.029      ; 7.985      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5035     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5038     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5041     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5042     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5039     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5037     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5040     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5036     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5034     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.789 ; SW[0]     ; RAM:RAM1|ram_s~5033     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.035      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2923     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2926     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2929     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2930     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2927     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2925     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2928     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2924     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.790 ; SW[0]     ; RAM:RAM1|ram_s~2921     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.060      ; 8.036      ;
; 6.794 ; SW[0]     ; RAM:RAM1|ram_s~5547     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.042      ; 8.022      ;
; 6.794 ; SW[0]     ; RAM:RAM1|ram_s~5552     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.042      ; 8.022      ;
; 6.794 ; SW[0]     ; RAM:RAM1|ram_s~5548     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.042      ; 8.022      ;
; 6.794 ; SW[0]     ; RAM:RAM1|ram_s~5546     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.042      ; 8.022      ;
; 6.794 ; SW[0]     ; RAM:RAM1|ram_s~5545     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.042      ; 8.022      ;
; 6.797 ; KEY[1]    ; detectorBorda:K1|saidaQ ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.711      ; 6.694      ;
; 6.801 ; SW[0]     ; RAM:RAM1|ram_s~3307     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.058      ; 8.045      ;
; 6.804 ; SW[0]     ; RAM:RAM1|ram_s~5361     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.064      ; 8.054      ;
; 6.804 ; SW[0]     ; RAM:RAM1|ram_s~5362     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.064      ; 8.054      ;
; 6.804 ; SW[0]     ; RAM:RAM1|ram_s~5359     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.064      ; 8.054      ;
; 6.804 ; SW[0]     ; RAM:RAM1|ram_s~5360     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.064      ; 8.054      ;
; 6.805 ; SW[0]     ; RAM:RAM1|ram_s~459      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.043      ; 8.034      ;
; 6.805 ; SW[0]     ; RAM:RAM1|ram_s~466      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.043      ; 8.034      ;
; 6.805 ; SW[0]     ; RAM:RAM1|ram_s~463      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.043      ; 8.034      ;
; 6.805 ; SW[0]     ; RAM:RAM1|ram_s~461      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.043      ; 8.034      ;
; 6.805 ; SW[0]     ; RAM:RAM1|ram_s~464      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.043      ; 8.034      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1131     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1134     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1137     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1138     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1135     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1133     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1136     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1132     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1130     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.806 ; SW[0]     ; RAM:RAM1|ram_s~1129     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.028      ; 8.020      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~3531     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.048      ; 8.042      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~3529     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.048      ; 8.042      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~5483     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.044      ; 8.038      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~5486     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.044      ; 8.038      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~5489     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.044      ; 8.038      ;
; 6.808 ; SW[0]     ; RAM:RAM1|ram_s~5490     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 3.044      ; 8.038      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.88 MHz ; 69.88 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 5.690 ; 0.000           ;
+----------+-------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 2.119 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.610 ; 0.000                         ;
+----------+-------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                        ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 5.690 ; SW[0]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.981     ;
; 5.690 ; SW[0]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.981     ;
; 5.690 ; SW[0]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.981     ;
; 5.888 ; SW[1]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.783     ;
; 5.888 ; SW[1]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.783     ;
; 5.888 ; SW[1]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.672      ; 13.783     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 5.945 ; SW[0]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.727     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.604     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.143 ; SW[1]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.529     ;
; 6.223 ; SW[0]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.638      ; 13.414     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.266 ; SW[1]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.406     ;
; 6.419 ; SW[0]     ; RAM:RAM1|ram_s~5521 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.654      ; 13.234     ;
; 6.419 ; SW[0]     ; RAM:RAM1|ram_s~5516 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.654      ; 13.234     ;
; 6.421 ; SW[1]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.638      ; 13.216     ;
; 6.430 ; SW[0]     ; RAM:RAM1|ram_s~2283 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.240     ;
; 6.472 ; SW[0]     ; RAM:RAM1|ram_s~5265 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.686      ; 13.213     ;
; 6.480 ; SW[0]     ; RAM:RAM1|ram_s~4497 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.655      ; 13.174     ;
; 6.484 ; SW[0]     ; RAM:RAM1|ram_s~4299 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.681      ; 13.196     ;
; 6.484 ; SW[0]     ; RAM:RAM1|ram_s~4305 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.681      ; 13.196     ;
; 6.484 ; SW[0]     ; RAM:RAM1|ram_s~4303 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.681      ; 13.196     ;
; 6.484 ; SW[0]     ; RAM:RAM1|ram_s~4300 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.681      ; 13.196     ;
; 6.484 ; SW[0]     ; RAM:RAM1|ram_s~4297 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.681      ; 13.196     ;
; 6.509 ; SW[0]     ; RAM:RAM1|ram_s~7054 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.649      ; 13.139     ;
; 6.509 ; SW[0]     ; RAM:RAM1|ram_s~7058 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.649      ; 13.139     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5515 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5522 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5519 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5517 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5520 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.546 ; SW[0]     ; RAM:RAM1|ram_s~5514 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.675      ; 13.128     ;
; 6.565 ; SW[1]     ; RAM:RAM1|ram_s~2667 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.090     ;
; 6.565 ; SW[1]     ; RAM:RAM1|ram_s~2674 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.090     ;
; 6.565 ; SW[1]     ; RAM:RAM1|ram_s~2671 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.090     ;
; 6.574 ; SW[0]     ; RAM:RAM1|ram_s~4302 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.688      ; 13.113     ;
; 6.585 ; SW[0]     ; RAM:RAM1|ram_s~2962 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.689      ; 13.103     ;
; 6.585 ; SW[0]     ; RAM:RAM1|ram_s~2667 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.070     ;
; 6.585 ; SW[0]     ; RAM:RAM1|ram_s~2674 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.070     ;
; 6.585 ; SW[0]     ; RAM:RAM1|ram_s~2671 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.656      ; 13.070     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2859 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2862 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2863 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2861 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2860 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2858 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.600 ; SW[1]     ; RAM:RAM1|ram_s~2857 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.045     ;
; 6.617 ; SW[1]     ; RAM:RAM1|ram_s~5521 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.654      ; 13.036     ;
; 6.617 ; SW[1]     ; RAM:RAM1|ram_s~5516 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.654      ; 13.036     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2859 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2862 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2863 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2861 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2860 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2858 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.620 ; SW[0]     ; RAM:RAM1|ram_s~2857 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.646      ; 13.025     ;
; 6.628 ; SW[1]     ; RAM:RAM1|ram_s~2283 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.042     ;
; 6.630 ; SW[0]     ; RAM:RAM1|ram_s~4747 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.042     ;
; 6.630 ; SW[0]     ; RAM:RAM1|ram_s~4753 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.042     ;
; 6.630 ; SW[0]     ; RAM:RAM1|ram_s~4745 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.673      ; 13.042     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2670 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2673 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2669 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2672 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2668 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2666 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.648 ; SW[1]     ; RAM:RAM1|ram_s~2665 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.022     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2670 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2673 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2669 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2672 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2668 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2666 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
; 6.668 ; SW[0]     ; RAM:RAM1|ram_s~2665 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 2.671      ; 13.002     ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                             ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.119 ; KEY[0]    ; detectorBorda:K0|saidaQ ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.603      ; 2.774      ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2286     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.735      ; 6.974      ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2290     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.735      ; 6.974      ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2285     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.735      ; 6.974      ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2288     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.735      ; 6.974      ;
; 6.068 ; SW[0]     ; RAM:RAM1|ram_s~2284     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.735      ; 6.974      ;
; 6.123 ; SW[0]     ; RAM:RAM1|ram_s~4465     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.775      ; 7.069      ;
; 6.123 ; SW[0]     ; RAM:RAM1|ram_s~4461     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.775      ; 7.069      ;
; 6.123 ; SW[0]     ; RAM:RAM1|ram_s~4464     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.775      ; 7.069      ;
; 6.123 ; SW[0]     ; RAM:RAM1|ram_s~4460     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.775      ; 7.069      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2411     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2414     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2417     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2418     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2415     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2413     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2416     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2412     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2410     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.164 ; SW[0]     ; RAM:RAM1|ram_s~2409     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.737      ; 7.072      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6251     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6254     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6257     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6258     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6255     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6253     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6256     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6252     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6250     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.255 ; SW[0]     ; RAM:RAM1|ram_s~6249     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.776      ; 7.202      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4139     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4142     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4145     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4146     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4143     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4141     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4144     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4140     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4138     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.300 ; SW[0]     ; RAM:RAM1|ram_s~4137     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.230      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3435     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3438     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3442     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3439     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3437     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3440     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3436     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3434     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.303 ; SW[0]     ; RAM:RAM1|ram_s~3433     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.215      ;
; 6.313 ; KEY[1]    ; detectorBorda:K1|saidaQ ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.591      ; 6.075      ;
; 6.327 ; SW[0]     ; RAM:RAM1|ram_s~5547     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.254      ;
; 6.327 ; SW[0]     ; RAM:RAM1|ram_s~5552     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.254      ;
; 6.327 ; SW[0]     ; RAM:RAM1|ram_s~5548     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.254      ;
; 6.327 ; SW[0]     ; RAM:RAM1|ram_s~5546     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.254      ;
; 6.327 ; SW[0]     ; RAM:RAM1|ram_s~5545     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.254      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1131     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1134     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1137     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1138     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1135     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1133     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1136     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1132     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1130     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.337 ; SW[0]     ; RAM:RAM1|ram_s~1129     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.741      ; 7.249      ;
; 6.354 ; SW[0]     ; RAM:RAM1|ram_s~3531     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.762      ; 7.287      ;
; 6.354 ; SW[0]     ; RAM:RAM1|ram_s~3529     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.762      ; 7.287      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5483     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5486     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5489     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5490     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5487     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5485     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5488     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5484     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5482     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.356 ; SW[0]     ; RAM:RAM1|ram_s~5481     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.759      ; 7.286      ;
; 6.359 ; SW[0]     ; RAM:RAM1|ram_s~3307     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.303      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5611     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5614     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5617     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5618     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5613     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5616     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5612     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5610     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.368 ; SW[0]     ; RAM:RAM1|ram_s~5609     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.756      ; 7.295      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2923     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2926     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2929     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2930     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2927     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2925     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2928     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2924     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.369 ; SW[0]     ; RAM:RAM1|ram_s~2921     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.773      ; 7.313      ;
; 6.375 ; SW[0]     ; RAM:RAM1|ram_s~5577     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.764      ; 7.310      ;
; 6.375 ; SW[0]     ; RAM:RAM1|ram_s~5579     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.764      ; 7.310      ;
; 6.375 ; SW[0]     ; RAM:RAM1|ram_s~5582     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.764      ; 7.310      ;
; 6.375 ; SW[0]     ; RAM:RAM1|ram_s~5585     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 2.764      ; 7.310      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; 10.027 ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 2.157 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.237 ; 0.000                         ;
+----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 10.027 ; SW[0]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.462      ;
; 10.027 ; SW[0]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.462      ;
; 10.027 ; SW[0]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.462      ;
; 10.126 ; SW[1]     ; RAM:RAM1|ram_s~2959 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.363      ;
; 10.126 ; SW[1]     ; RAM:RAM1|ram_s~2960 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.363      ;
; 10.126 ; SW[1]     ; RAM:RAM1|ram_s~2956 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 8.363      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.162 ; SW[0]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.330      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.192 ; SW[0]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.300      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2955 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2958 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2961 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2957 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2954 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.261 ; SW[1]     ; RAM:RAM1|ram_s~2953 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.231      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2443 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2446 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2449 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2450 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2447 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2445 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2448 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2444 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2442 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.291 ; SW[1]     ; RAM:RAM1|ram_s~2441 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.505      ; 8.201      ;
; 10.434 ; SW[0]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.471      ; 8.024      ;
; 10.444 ; SW[0]     ; RAM:RAM1|ram_s~5521 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.490      ; 8.033      ;
; 10.444 ; SW[0]     ; RAM:RAM1|ram_s~5516 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.490      ; 8.033      ;
; 10.474 ; SW[0]     ; RAM:RAM1|ram_s~4497 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.489      ; 8.002      ;
; 10.490 ; SW[0]     ; RAM:RAM1|ram_s~2283 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.501      ; 7.998      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5515 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5522 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5519 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5517 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5520 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.522 ; SW[0]     ; RAM:RAM1|ram_s~5514 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.972      ;
; 10.533 ; SW[1]     ; RAM:RAM1|ram_s~4459 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.471      ; 7.925      ;
; 10.537 ; SW[0]     ; RAM:RAM1|ram_s~7054 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.935      ;
; 10.537 ; SW[0]     ; RAM:RAM1|ram_s~7058 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.935      ;
; 10.543 ; SW[1]     ; RAM:RAM1|ram_s~5521 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.490      ; 7.934      ;
; 10.543 ; SW[1]     ; RAM:RAM1|ram_s~5516 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.490      ; 7.934      ;
; 10.553 ; SW[0]     ; RAM:RAM1|ram_s~5265 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.515      ; 7.949      ;
; 10.560 ; SW[0]     ; RAM:RAM1|ram_s~2962 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.516      ; 7.943      ;
; 10.573 ; SW[1]     ; RAM:RAM1|ram_s~4497 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.489      ; 7.903      ;
; 10.589 ; SW[1]     ; RAM:RAM1|ram_s~2283 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.501      ; 7.899      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5515 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5522 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5519 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5517 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5520 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.621 ; SW[1]     ; RAM:RAM1|ram_s~5514 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.507      ; 7.873      ;
; 10.629 ; SW[0]     ; RAM:RAM1|ram_s~5518 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 7.860      ;
; 10.629 ; SW[0]     ; RAM:RAM1|ram_s~5513 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.502      ; 7.860      ;
; 10.636 ; SW[1]     ; RAM:RAM1|ram_s~7054 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.836      ;
; 10.636 ; SW[1]     ; RAM:RAM1|ram_s~7058 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.836      ;
; 10.647 ; SW[1]     ; RAM:RAM1|ram_s~2667 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.825      ;
; 10.647 ; SW[1]     ; RAM:RAM1|ram_s~2674 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.825      ;
; 10.647 ; SW[1]     ; RAM:RAM1|ram_s~2671 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.485      ; 7.825      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7185 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7186 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7183 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7184 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7178 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.648 ; SW[1]     ; RAM:RAM1|ram_s~7177 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.497      ; 7.836      ;
; 10.652 ; SW[1]     ; RAM:RAM1|ram_s~5265 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.515      ; 7.850      ;
; 10.656 ; SW[0]     ; RAM:RAM1|ram_s~2194 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.841      ;
; 10.656 ; SW[0]     ; RAM:RAM1|ram_s~2192 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.841      ;
; 10.656 ; SW[0]     ; RAM:RAM1|ram_s~2188 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.841      ;
; 10.657 ; SW[0]     ; RAM:RAM1|ram_s~4299 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.840      ;
; 10.657 ; SW[0]     ; RAM:RAM1|ram_s~4305 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.840      ;
; 10.657 ; SW[0]     ; RAM:RAM1|ram_s~4303 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.840      ;
; 10.657 ; SW[0]     ; RAM:RAM1|ram_s~4300 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.840      ;
; 10.657 ; SW[0]     ; RAM:RAM1|ram_s~4297 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.510      ; 7.840      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2859 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2862 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2863 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2861 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2860 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2858 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2857 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.478      ; 7.806      ;
; 10.659 ; SW[1]     ; RAM:RAM1|ram_s~2962 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.516      ; 7.844      ;
; 10.662 ; SW[0]     ; RAM:RAM1|ram_s~6544 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.831      ;
; 10.662 ; SW[0]     ; RAM:RAM1|ram_s~6537 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.831      ;
; 10.665 ; SW[0]     ; RAM:RAM1|ram_s~4491 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.828      ;
; 10.665 ; SW[0]     ; RAM:RAM1|ram_s~4494 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.828      ;
; 10.665 ; SW[0]     ; RAM:RAM1|ram_s~4498 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.828      ;
; 10.665 ; SW[0]     ; RAM:RAM1|ram_s~4493 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 1.506      ; 7.828      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                             ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 2.157 ; KEY[0]    ; detectorBorda:K0|saidaQ ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.473      ; 1.660      ;
; 4.191 ; SW[0]     ; RAM:RAM1|ram_s~2286     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.530      ; 3.805      ;
; 4.191 ; SW[0]     ; RAM:RAM1|ram_s~2290     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.530      ; 3.805      ;
; 4.191 ; SW[0]     ; RAM:RAM1|ram_s~2285     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.530      ; 3.805      ;
; 4.191 ; SW[0]     ; RAM:RAM1|ram_s~2288     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.530      ; 3.805      ;
; 4.191 ; SW[0]     ; RAM:RAM1|ram_s~2284     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.530      ; 3.805      ;
; 4.210 ; SW[0]     ; RAM:RAM1|ram_s~4465     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.568      ; 3.862      ;
; 4.210 ; SW[0]     ; RAM:RAM1|ram_s~4461     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.568      ; 3.862      ;
; 4.210 ; SW[0]     ; RAM:RAM1|ram_s~4464     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.568      ; 3.862      ;
; 4.210 ; SW[0]     ; RAM:RAM1|ram_s~4460     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.568      ; 3.862      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2411     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2414     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2417     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2418     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2415     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2413     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2416     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2412     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2410     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.250 ; SW[0]     ; RAM:RAM1|ram_s~2409     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.532      ; 3.866      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6251     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6254     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6257     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6258     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6255     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6253     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6256     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6252     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6250     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.263 ; SW[0]     ; RAM:RAM1|ram_s~6249     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.916      ;
; 4.290 ; SW[0]     ; RAM:RAM1|ram_s~5547     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.549      ; 3.923      ;
; 4.290 ; SW[0]     ; RAM:RAM1|ram_s~5552     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.549      ; 3.923      ;
; 4.290 ; SW[0]     ; RAM:RAM1|ram_s~5548     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.549      ; 3.923      ;
; 4.290 ; SW[0]     ; RAM:RAM1|ram_s~5546     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.549      ; 3.923      ;
; 4.290 ; SW[0]     ; RAM:RAM1|ram_s~5545     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.549      ; 3.923      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4139     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4142     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4145     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4146     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4143     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4141     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4144     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4140     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4138     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.295 ; SW[0]     ; RAM:RAM1|ram_s~4137     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.554      ; 3.933      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5483     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5486     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5489     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5490     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5487     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5485     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5488     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5484     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5482     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.308 ; SW[0]     ; RAM:RAM1|ram_s~5481     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.553      ; 3.945      ;
; 4.310 ; SW[0]     ; RAM:RAM1|ram_s~3531     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.953      ;
; 4.310 ; SW[0]     ; RAM:RAM1|ram_s~3529     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.953      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2923     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2926     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2929     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2930     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2927     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2925     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2928     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2924     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.314 ; SW[0]     ; RAM:RAM1|ram_s~2921     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.564      ; 3.962      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3499     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3502     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3505     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3506     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3503     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3501     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3504     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3500     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3498     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3497     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.559      ; 3.959      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3435     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3438     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3442     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3439     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3437     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3440     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3436     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3434     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.316 ; SW[0]     ; RAM:RAM1|ram_s~3433     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.537      ; 3.937      ;
; 4.318 ; SW[0]     ; RAM:RAM1|ram_s~5361     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.573      ; 3.975      ;
; 4.318 ; SW[0]     ; RAM:RAM1|ram_s~5362     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.573      ; 3.975      ;
; 4.318 ; SW[0]     ; RAM:RAM1|ram_s~5359     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.573      ; 3.975      ;
; 4.318 ; SW[0]     ; RAM:RAM1|ram_s~5360     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.573      ; 3.975      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5035     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5038     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5041     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5042     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5039     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5037     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5040     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5036     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5034     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.319 ; SW[0]     ; RAM:RAM1|ram_s~5033     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.569      ; 3.972      ;
; 4.320 ; SW[0]     ; RAM:RAM1|ram_s~1131     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 1.536      ; 3.940      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.591 ; 2.119 ; N/A      ; N/A     ; 9.237               ;
;  CLOCK_50        ; 4.591 ; 2.119 ; N/A      ; N/A     ; 9.237               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 286722   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 286722   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+----------+----------+------+---------------+
; Target   ; Clock    ; Type ; Status        ;
+----------+----------+------+---------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained   ;
; KEY[1]   ;          ; Base ; Unconstrained ;
+----------+----------+------+---------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri Nov 01 14:40:28 2019
Info: Command: quartus_sta entrega4 -c entrega4
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'topLevel.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at topLevel.sdc(23): LEDG[*] could not be matched with a port File: D:/Insper/Design de Computadores/descomp/Mips/Entrega Tipo I/topLevel.sdc Line: 23
Warning (332049): Ignored set_false_path at topLevel.sdc(23): Argument <to> is an empty collection File: D:/Insper/Design de Computadores/descomp/Mips/Entrega Tipo I/topLevel.sdc Line: 23
    Info (332050): set_false_path -from * -to [get_ports LEDG[*]] File: D:/Insper/Design de Computadores/descomp/Mips/Entrega Tipo I/topLevel.sdc Line: 23
Warning (332060): Node: KEY[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register registradorGenerico:PC|DOUT[2] is being clocked by KEY[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.591
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.591               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 2.250
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.250               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.585               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: KEY[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register registradorGenerico:PC|DOUT[2] is being clocked by KEY[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.690
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.690               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 2.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.119               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.610
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.610               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: KEY[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register registradorGenerico:PC|DOUT[2] is being clocked by KEY[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 10.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.027               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 2.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.157               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.237
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.237               0.000 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Fri Nov 01 14:40:31 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


