{
  "custom": {
    "high": {
      "name": "high",
      "label": "HIGH",
      "ports": {
        "in": [],
        "out": [
          {
            "id": "a8bcf1d4-2ecf-4cc9-80da-60a0c65d7762",
            "label": "o"
          }
        ]
      },
      "code": {
        "type": "graph",
        "data": {
          "blocks": [
            {
              "id": "a8bcf1d4-2ecf-4cc9-80da-60a0c65d7762",
              "type": "io.output",
              "x": 418,
              "y": 99
            },
            {
              "id": "2578d60a-d3de-4567-932c-3d32cb0449cb",
              "type": "driver.driver1",
              "x": 208,
              "y": 99
            }
          ],
          "wires": [
            {
              "source": {
                "block": "2578d60a-d3de-4567-932c-3d32cb0449cb",
                "port": "out"
              },
              "target": {
                "block": "a8bcf1d4-2ecf-4cc9-80da-60a0c65d7762",
                "port": "in"
              }
            }
          ]
        }
      }
    }
  },
  "driver": {
    "driver0": {
      "name": "driver0",
      "label": "\"0\"",
      "ports": {
        "in": [],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      },
      "code": {
        "type": "verilog",
        "data": "assign out = 1'b0;"
      }
    },
    "driver1": {
      "name": "driver1",
      "label": "\"1\"",
      "ports": {
        "in": [],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      },
      "code": {
        "type": "verilog",
        "data": "assign out = 1'b1;"
      }
    }
  },
  "io": {
    "input": {
      "name": "input",
      "label": "",
      "ports": {
        "in": [],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      }
    },
    "output": {
      "name": "output",
      "label": "",
      "ports": {
        "in": [
          {
            "id": "in",
            "label": ""
          }
        ],
        "out": []
      }
    }
  },
  "logic": {
    "and": {
      "name": "and",
      "label": "AND",
      "ports": {
        "in": [
          {
            "id": "a",
            "label": ""
          },
          {
            "id": "b",
            "label": ""
          }
        ],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      },
      "code": {
        "type": "verilog",
        "data": "assign out = a & b;"
      }
    },
    "not": {
      "name": "not",
      "label": "NOT",
      "ports": {
        "in": [
          {
            "id": "in",
            "label": ""
          }
        ],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      },
      "code": {
        "type": "verilog",
        "data": "assign out = ! in;"
      }
    },
    "or": {
      "name": "or",
      "label": "OR",
      "ports": {
        "in": [
          {
            "id": "a",
            "label": ""
          },
          {
            "id": "b",
            "label": ""
          }
        ],
        "out": [
          {
            "id": "out",
            "label": ""
          }
        ]
      },
      "code": {
        "type": "verilog",
        "data": "assign out = a | b;"
      }
    }
  }
}
