# ULA\_Multiplicador\_Divisor

Implementa√ß√£o em Verilog de:

* **ULA (Unidade L√≥gica e Aritm√©tica) de 8 bits**
* **Multiplicador de 8 bits**
* **Divisor de 8 bits**

## üìÅ Estrutura do Projeto

```
ULA_Multiplicador_Divisor/
‚îú‚îÄ‚îÄ ULA_8bits/
‚îÇ   ‚îú‚îÄ‚îÄ ULA_8b.v
‚îÇ   ‚îú‚îÄ‚îÄ mux_4x1.v
‚îÇ   ‚îú‚îÄ‚îÄ tb_ULA_8b.v
|   ‚îî‚îÄ‚îÄ Unidade_L√≥gico_Aritm√©tica.pdf
‚îú‚îÄ‚îÄ Multiplicador/
‚îÇ   ‚îú‚îÄ‚îÄ multi_8b.v
‚îÇ   ‚îú‚îÄ‚îÄ mux8x1_16b.v
‚îÇ   ‚îú‚îÄ‚îÄ tb_multi_8b.v
|   ‚îî‚îÄ‚îÄ Multiplicador_8bits.pdf
‚îú‚îÄ‚îÄ Divisor/
‚îÇ   ‚îú‚îÄ‚îÄ div_8b.v
‚îÇ   ‚îú‚îÄ‚îÄ tb_div_8b.v
|   ‚îî‚îÄ‚îÄ Divisor_8bits.pdf
‚îî‚îÄ‚îÄ README.md
```

## ‚öôÔ∏è Descri√ß√£o dos M√≥dulos

### ULA (Unidade L√≥gica e Aritm√©tica)

* A ULA implementada neste projeto √© b√°sica e s√≥ realiza quatro opera√ß√µes. Para mais informa√ß√µes acesse o arquivo *Unidade_L√≥gico_Aritm√©tica.pdf*.

* **Opera√ß√µes**: Soma, AND, OR, NOT.
* **Entradas**: Dois operandos de 8 bits e c√≥digo da opera√ß√£o (x, y).
* **Sa√≠das**: Resultado de 8 bits e flags de carry|overflow|zero|negativo.

### Multiplicador

* O multiplicador foi implementado com uma ULA completa, mas em abordagem comportamental. Para mais informa√ß√µes acesse o arquivo *Multiplicador_8bits.pdf*.

* **Opera√ß√£o**: Multiplica√ß√£o de dois operandos de 8 bits.
* **Sa√≠da**: Resultado de 16 bits.

> *Se tiver curiosidade, a branch multiplicador_ula possui um multiplicador sem a implementa√ß√£o de uma ULA.*

### Divisor
* Para mais informa√ß√µes acesse o arquivo *Divisor_8bits.pdf*.

* **Opera√ß√£o**: Divis√£o de dois operandos de 8 bits.
* **Sa√≠das**: Quociente (8bits) e resto(16bits).

## üß™ Testes

Cada m√≥dulo possui um testbench correspondente:

* `tb_ULA_8b.v`
* `tb_multi_8b.v.v`
* `tb_div_8b.v`

Para simular:

1. Utilize uma ferramenta de simula√ß√£o compat√≠vel com Verilog, como ModelSim ou Icarus Verilog. Neste projeto foi utilizado o ModelSim com o Quartus Lite 20.1.
2. Compile o m√≥dulo e seu testbench.
3. Execute a simula√ß√£o.
